WO2008035727A1 - Condensateur en céramique stratifiée - Google Patents

Condensateur en céramique stratifiée Download PDF

Info

Publication number
WO2008035727A1
WO2008035727A1 PCT/JP2007/068240 JP2007068240W WO2008035727A1 WO 2008035727 A1 WO2008035727 A1 WO 2008035727A1 JP 2007068240 W JP2007068240 W JP 2007068240W WO 2008035727 A1 WO2008035727 A1 WO 2008035727A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode layer
alloy
reacts
ceramic capacitor
metal
Prior art date
Application number
PCT/JP2007/068240
Other languages
English (en)
French (fr)
Inventor
Mitsuhiro Kusano
Toshiki Nagamoto
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to JP2008535378A priority Critical patent/JP4983799B2/ja
Priority to EP07807604.9A priority patent/EP2065908B1/en
Priority to CN2007800348234A priority patent/CN101517673B/zh
Publication of WO2008035727A1 publication Critical patent/WO2008035727A1/ja
Priority to US12/420,609 priority patent/US7589954B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to a multilayer ceramic capacitor, and more particularly to a multilayer ceramic capacitor that becomes a CR composite electronic component by including an external electrode that is also provided with a function as a resistance element.
  • the external electrode has a specific resistance of 6.9 X 10_ 6 while Cu and / or Ni is contained in the main composition of the conductive material in the external electrode.
  • a multilayer ceramic capacitor as a CR composite electronic component with ⁇ 'cm or more is described.
  • an external electrode is provided with a first conductive layer made of a hardly oxidizable metal, and formed thereon and insulated from the conductive oxide. Formed with a three-layer structure of a second conductive layer made of a mixture of a conductive oxide and a third conductive layer made of a hardly oxidizable metal, and thereby forming an ESR. It is described to increase.
  • Patent Document 3 in a multilayer ceramic capacitor having an internal electrode containing N or Ni alloy, the external electrode reacts with N or Ni alloy. It is described that a conductive layer including a composite oxide and a glass component is provided. Further, it is described that an In—Sn composite oxide is preferably used as the composite oxide. [0006] However, the techniques described in Patent Documents 1 to 3 described above have the following problems to be solved.
  • the second conductive layer in the external electrode is composed mainly of, for example, ruthenium oxide, a ruthenium oxide compound, or graphite. Can be obtained.
  • Pd Ag Pt Au Rh Ir and Ru are selected as the hardly oxidizable metal constituting the first and third conductive layers in the external electrode. Since at least one expensive metal is used, there is a problem that the material cost for the first and third conductive layers increases.
  • Patent Document 1 Japanese Patent Laid-Open No. 11 54368
  • Patent Document 2 Japanese Patent Laid-Open No. 2001-223132
  • Patent Document 3 Pamphlet of International Publication No. 2006/022258
  • an object of the present invention is to provide a multilayer ceramic capacitor having an external electrode capable of solving the above-described problems.
  • the present invention relates to a ceramic laminate formed by laminating a plurality of ceramic layers, an internal electrode formed along a specific interface between ceramic layers inside the ceramic laminate, and a ceramic laminate.
  • An external electrode formed on the outer surface of the substrate and electrically connected to a specific one of the internal electrodes, wherein the internal electrode comprises N or Ni alloy.
  • the internal electrode comprises N or Ni alloy.
  • the external electrode includes a resistive electrode layer in contact with a specific one of the ceramic laminate and the internal electrode.
  • the resistance electrode layer contains a composite oxide that reacts with N or Ni alloy, a glass component, and a metal that reacts with Ni or Ni alloy.
  • the composite oxide is contained in a proportion of 26 to 79% by weight
  • the glass component is contained in a proportion of 20 to 56% by weight
  • the metal is contained in a proportion of 1 to 18% by weight. Is done.
  • the metal that reacts with the N alloy or Ni alloy is preferably Ni and / or Cu.
  • the composite oxide that reacts with Ni or Ni alloy may be an In—Sn composite oxide. preferable.
  • the external electrode includes a conductive layer in contact with a specific one of the ceramic laminate and the internal electrode, and a resistance electrode layer in contact with the outer surface of the conductive layer.
  • the conductive layer is mainly composed of a metal that reacts with Ni or a Ni alloy, and the resistive electrode layer contains 26 to 79 weights of N or a complex oxide that reacts with a Ni alloy, as in the first aspect described above.
  • the glass component is contained in a proportion of 20 to 56% by weight, and a metal that reacts with Ni or a Ni alloy is contained in a proportion of 1 to 18% by weight.
  • the metal that is the main component of the conductive layer is preferably Ni and / or Cu.
  • the metal reacting with Ni or the Ni alloy in the resistive electrode layer is Ni and / or Cu.
  • the composite oxide that reacts with the Ni alloy is preferably an In—Sn composite oxide.
  • the outer electrode layer may be formed on the outer electrode by baking so as to be in contact with the outer surface of the resistance electrode layer.
  • the outer electrode layer preferably includes a glass component having a glass softening point of 30 ° C. or more lower than the glass softening point of the glass component included in the resistance electrode layer.
  • the glass component contained in the outer electrode layer has the same composition system as the glass component contained in the resistance electrode layer.
  • “same composition system” means that the main glass constituent materials are the same.
  • a part of the complex oxide that reacts with Ni or Ni alloy contained in the resistive electrode layer in contact with the internal electrode reacts with N or Ni alloy ( Since it is replaced by a metal that forms a solid solution or a compound), N can obtain sufficient bondability with the internal electrode containing Ni alloy, and also improve the weather resistance. Is possible.
  • a conductive layer mainly composed of a metal that reacts with Ni or a Ni alloy is formed so as to be in contact with the internal electrode, and then Ni is touched to the outer surface of the conductive layer.
  • the conductive layer can give good bonding properties to both the internal electrode and the resistive electrode layer. That Therefore, it is possible to obtain a stronger bonded state and higher weather resistance.
  • the conductive layer because of the presence of the conductive layer, it is possible to obtain a stable ESR regardless of the number of internal electrodes stacked and the degree of exposure.
  • N and / or Cu in the resistance electrode layer is stronger when Ni and / or Cu is used as the metal that reacts with the Ni alloy, and in the second aspect, as the metal that is the main component of the conductive layer. A joined state can be obtained and weather resistance can be further improved.
  • the outer electrode layer when the outer electrode layer is formed by baking so as to be in contact with the outer electrode, the outer electrode layer is softened by virtue of the glass component contained in the resistor electrode layer.
  • a glass component having a glass softening point of 30 ° C or lower than the point is included, fluctuation of the resistance value due to the formation of the outer electrode layer can be suppressed, and the resistance value of the multilayer ceramic capacitor can be stabilized. can do.
  • the glass component force contained in the outer electrode layer is the same composition system as the glass component contained in the resistance electrode layer, the resistance value of the multilayer ceramic capacitor can be made more stable.
  • FIG. 1 is a front view schematically showing a multilayer ceramic capacitor 1 according to a first embodiment of the present invention, with a cross section facing in the stacking direction.
  • FIG. 2 is a front view schematically showing a multilayer ceramic capacitor 11 according to a second embodiment of the present invention with a cross section in the stacking direction.
  • FIG. 3 is a front view schematically showing a multilayer ceramic capacitor 21 according to a third embodiment of the present invention, with a cross section in the stacking direction.
  • FIG. 4 is a front view schematically showing a multilayer ceramic capacitor 31 according to a fourth embodiment of the present invention with a cross section in the stacking direction.
  • FIG. 5 is a plan view showing a first typical example of a multilayer ceramic capacitor to which the present invention can be applied.
  • FIG. 6 is a plan view showing a second typical example of a multilayer ceramic capacitor to which the present invention can be applied.
  • FIG. 1 shows a multilayer ceramic capacitor 1 according to the first embodiment of the present invention.
  • the multilayer ceramic capacitor 1 includes a rectangular parallelepiped ceramic multilayer body 3 in which a plurality of ceramic layers 2 made of a dielectric ceramic are laminated. Inside the ceramic laminate 3, internal electrodes 4 and 5 are formed along specific interfaces between the ceramic layers 2. The internal electrodes 4 and 5 contain N or Ni alloy as a conductive component. The internal electrodes 4 and the internal electrodes 5 are alternately arranged and face each other with the ceramic layer 2 interposed therebetween, thereby forming a capacitance.
  • External electrodes 6 and 7 are formed on the outer surface of the ceramic laminate 3 and on opposite ends. One external electrode 6 is electrically connected to the internal electrode 4, and the other external electrode 7 is electrically connected to the internal electrode 5.
  • each of the external electrodes 6 and 7 is in contact with the ceramic multilayer body 3 and the resistance electrode layer 8 in contact with any force of the internal electrodes 4 and 5, and on the resistance electrode layer 8 And a metal plating layer 9 to be formed.
  • the resistance electrode layer 8 is provided to provide a function as a resistance element to the external electrodes 6 and 7, and is a composite oxide that reacts with Ni or Ni alloy contained in the internal electrodes 4 and 5. And a glass component and a metal that reacts with Ni alloy.
  • the composite oxide that reacts with N or Ni alloy is a conductive component having a predetermined resistance value. the above The glass component is an electrically insulating component.
  • the metal that reacts with the N alloy and the Ni alloy is a feature of the present invention, and the N alloy acts to improve the bondability with the internal electrodes 4 and 5 containing the Ni alloy.
  • In-Sn composite oxide is preferably used as the composite oxide that reacts with N or Ni alloy.
  • This In—Sn composite oxide is usually SnO;
  • the resistance electrode layer 8 includes an In-Sn composite oxide powder, glass frit, N Applies a paste obtained by kneading a powder of a metal that reacts with Ni alloy and an organic vehicle containing an organic binder onto the edge of the ceramic laminate 3 and baked in an N atmosphere, for example.
  • the solid solution of both hardly progresses and sufficient conductivity cannot be obtained. Therefore, as the In—Sn composite oxide, one that has been heat-treated at a high temperature in advance and sufficiently dissolved is used.
  • In—Sn composite oxide Sn contained therein reacts with N alloy.
  • the power of In—Sn composite oxide for example, La—Cu composite oxide or Sr—Fe composite oxide can also be used.
  • La-Cu complex oxide Cu force.
  • Sr-Fe complex oxide Fe reacts with N or Ni alloy.
  • Ni, Cu, Fe, or the like is used as the metal that reacts with the N alloy or Ni alloy contained in the resistance electrode layer 8, and Ni and / or Cu are preferably used.
  • the metal that reacts with Ni or Ni alloy is a metal that forms a solid solution or a compound with Ni or Ni alloy.
  • each component in the resistive electrode layer 8 a composite that reacts with Ni or Ni alloy
  • the oxide is contained in a proportion of 26 to 79% by weight, preferably 55 to 60% by weight
  • the glass component is contained in a proportion of 20 to 56% by weight, preferably 40 to 45% by weight.
  • the metal which reacts with Ni or Ni alloy is contained in a proportion of! ⁇ 18% by weight.
  • the resistance electrode layer 8 When the content of the above glass component is! /, This is less than 20% by weight! /, And the resistance electrode layer 8 lacks in the bonding property between the composite oxide powders. If it exceeds 56% by weight, glass flow occurs in the firing process, and the shape of the resistive electrode layer 8 cannot be maintained. Further, since the glass component functions as an electrical insulating component, the resistance value of the resistive electrode layer 8 can be adjusted by changing the content of the glass component within the above range. Capacitor 1 ESR can be adjusted.
  • the metal plating layer 9 is formed as necessary, and although not shown in detail, a Ni plating layer as a base and a Sn or solder plating layer formed thereon are provided. It is preferable to have
  • the resistance electrode layer 8 includes an N atmosphere because a composite oxide such as an In-Sn composite oxide contained therein has sufficient reduction resistance.
  • the resistance electrode layer 8 contains a metal that reacts with Ni or a Ni alloy. This metal acts to provide a stronger bonding state between the resistance electrode layer 8 and the internal electrodes 4 and 5 and to improve the weather resistance.
  • the metal that reacts with the N or Ni alloy is contained in the resistive electrode layer 8 in an amount of 1 to 18% by weight. If the content is less than 1% by weight, the above effect due to the inclusion of the metal is not sufficient. On the other hand, if the content exceeds 18% by weight, N metal reacts with the Ni alloy. The resistance given by the composite oxide and the glass component The function as an anti-element is not substantially exhibited.
  • the content of the composite oxide that reacts with N or Ni alloy in the resistive electrode layer 8 is the content of the glass component and the metal that reacts with N or Ni alloy.
  • the remaining amount is preferably 26 to 79% by weight.
  • the presence of the metal plating layer 9 further improves the weather resistance of the multilayer ceramic capacitor 1, and provides good solderability to the external electrodes 6 and 7 when the multilayer ceramic capacitor 1 is mounted. Can be given.
  • FIG. 2 shows a multilayer ceramic capacitor 11 according to the second embodiment of the present invention.
  • the multilayer ceramic capacitor 11 shown in FIG. 2 includes many elements in common with the multilayer ceramic capacitor 1 shown in FIG. Therefore, in FIG. 2, elements corresponding to those shown in FIG. 1 are denoted by the same reference numerals, and redundant description is omitted.
  • each of the external electrodes 6 and 7 further includes an outer electrode layer 12.
  • the outer electrode layer 12 is formed between the resistance electrode layer 8 and the metal plating layer 9 so as to be in contact with the outer surface of the resistance electrode layer 8.
  • a paste containing a metal powder such as Cu powder or Cu alloy powder, a glass frit, and an organic vehicle is applied on the resistive electrode layer 8 so as to cover it, and is baked.
  • the glass component contained therein diffuses into the resistance electrode layer 8 and the resistance value fluctuates.
  • the glass softening point of the glass component contained in the outer electrode layer 12 is not too low compared to the glass softening point of the glass component contained in the resistive electrode layer 8. is there. Therefore, more specifically, the glass component of the glass frit contained in the paste used to form the outer electrode layer 12 is the glass frit contained in the paste used to form the resistance electrode layer 8. It preferably has a glass softening point at a temperature 30 ° C lower than the glass softening point of the glass component.
  • the above resistance value is a resistance component gas such as a composite oxide contained in the resistive electrode layer 8. It is known that it varies depending on the amount dissolved in the glass. In order to solve this problem, it is preferable that the composition system of the glass component contained in the outer electrode layer 12 is the same as the composition system of the glass component contained in the resistance electrode layer 8. Therefore, the glass component of the glass frit contained in the paste used to form the outer electrode layer 12 has the same composition system as the glass component of the glass frit contained in the paste used to form the resistance electrode layer 8. It is said. As a result, the resistance value of the multilayer ceramic capacitor 11 can be made more stable, and the controllability of the ESR of the multilayer ceramic capacitor 11 can be made better by the force S.
  • a resistance component gas such as a composite oxide contained in the resistive electrode layer 8. It is known that it varies depending on the amount dissolved in the glass.
  • the composition system of the glass component contained in the outer electrode layer 12 is the same as the composition system of the glass component contained in the resistance electrode layer
  • the presence of the outer electrode layer 12 can further improve the weather resistance of the multilayer ceramic capacitor 11, and can be used for forming the metal plating layer 9. It is possible to provide the multilayer ceramic capacitor 11 with sufficient plating resistance during the process.
  • FIG. 3 shows a multilayer ceramic capacitor 21 according to a third embodiment of the present invention.
  • the multilayer ceramic capacitor 21 shown in FIG. 3 also has many elements in common with the multilayer ceramic capacitor 1 shown in FIG. Therefore, in FIG. 3, elements corresponding to those shown in FIG. 1 are denoted by the same reference numerals, and redundant description is omitted.
  • the multilayer ceramic capacitor 21 shown in FIG. 3 is characterized in that each of the external electrodes 6 and 7 further includes a conductive layer 22.
  • the conductive layer 22 is formed to be in contact with the ceramic laminate 3 and the internal electrode 4 or 5, and the resistance electrode layer 8 is formed to be in contact with the outer surface of the conductive layer 22.
  • the conductive layer 22 is mainly composed of a metal that reacts with N or Ni alloy contained in the internal electrodes 4 and 5. As such a metal, Ni, Cu, Fe, etc. are used, for example, Preferably, Ni and / or Cu are used.
  • the conductive layer 22 is coated on the end of the ceramic laminate 3 with a paste containing a metal powder that reacts with N or Ni alloy as described above, a glass frit, and an organic vehicle. Formed by baking.
  • the resistive electrode layer 8 is made conductive by a paste containing a composite oxide powder that reacts with Ni or a Ni alloy, a glass frit, a metal powder that reacts with N or a Ni alloy, and an organic binder. Applying and baking on the edge of the ceramic laminate 3 to cover layer 22 Formed. At this time, the glass frit contained in the paste for forming the conductive layer 22 and the glass frit contained in the paste for forming the resistance electrode layer 8 are preferably of the same composition system.
  • the conductive layer 22 can realize a strong bonding state with respect to the internal electrodes 4 and 5 and the resistive electrode layer 8, and the internal electrode Stable ESR can be given without being affected by the number of layers 4 and 5 and the degree of exposure.
  • FIG. 4 shows a multilayer ceramic capacitor 31 according to the fourth embodiment of the present invention.
  • the multilayer ceramic capacitor 31 shown in FIG. 4 includes many elements in common with the multilayer ceramic capacitor 1, 11, or 21 shown in FIGS. Accordingly, in FIG. 4, elements corresponding to those shown in FIGS. 1 to 3 are denoted by the same reference numerals, and redundant description is omitted.
  • the multilayer ceramic capacitor 31 shown in FIG. 4 includes a conductive layer 22 on the ceramic laminate 3, a resistive electrode layer 8 on the conductive layer 22, and an outer surface on the resistive electrode layer 8 in each of the external electrodes 6 and 7.
  • a special feature is that the metal layer 9 is formed on the electrode layer 12 and the outer electrode layer 12, respectively.
  • the force S exerting the effect obtained in the first to third embodiments is used.
  • FIG. 1 to FIG. 4 show forces, which are front views schematically showing the multilayer ceramic capacitors 1, 11, 21, and 31, respectively, with cross-sections facing in the stacking direction.
  • the stack 3 is viewed in the plane direction, it is not clear whether the external electrodes 6 and 7 are formed on the short side or the long side of the ceramic stack 3.
  • the present invention applies to the case where the external electrodes 6 and 7 are formed on the short side of the ceramic multilayer body 3 as in the multilayer ceramic capacitor la shown in FIG.
  • the present invention can also be applied to the one formed on the long side of the ceramic laminate 3.
  • a multilayer ceramic capacitor having the structure shown in FIG. 2 was produced as a sample.
  • a ceramic laminate for a multilayer ceramic capacitor was prepared by a known method so that the internal electrode contains Ni and the capacitance is 1 F.
  • This ceramic laminate has 115 ceramic layers and has a force of about 1600 ⁇ mX about 800 ⁇ m X about 450 ⁇ , and the internal electrode is about 1300 mX about 600 m flat. It was formed on each ceramic layer so that the thickness was as follows.
  • the external electrode of the multilayer ceramic capacitor according to this experimental example was formed on the long side of the ceramic multilayer body in the coating process described later, like the multilayer ceramic capacitor lb shown in FIG.
  • a paste used for forming the resistance electrode layer was produced as follows.
  • the SnO powder is mixed with the InO powder so that the SnO powder has a content of 5% by weight.
  • Sn composite oxide powder was prepared.
  • a glass frit having an average particle diameter of about 1 m was prepared.
  • the In-Sn composite oxide powder, glass frit, and metal powder prepared as described above were mixed with an organic vehicle containing 20% by weight of acrylic resin, and the resistance was reduced by roll dispersion treatment.
  • An electrode layer paste was obtained.
  • the volume ratio of (total of In—Sn composite oxide powder and metal powder): (glass frit): (organic vehicle) was 11 • 25: 13. 75: 75.
  • the total weight of (In Sn composite oxide powder and metal powder): (glass frit) is 60:40. The content ratio is shown in the “Metal content ratio” column in Table 1.
  • the above-mentioned paste for resistance electrode layer was applied to each end portion of the ceramic laminate prepared as described above by a dip method and dried at a temperature of 150 ° C. for 10 minutes. After this drying The coating thickness was about 30 ⁇ m.
  • the ceramic laminate having the resistance electrode layer paste applied and dried as described above is passed through a continuous belt furnace, and the maximum temperature is 70 in an N atmosphere (oxygen concentration: 10 ppm or less).
  • a heat treatment was performed for 15 minutes at 0 ° C. to form a resistance electrode layer.
  • an outer electrode layer is formed on the resistance electrode layer by baking, and further, Ni plating and Sn plating are performed to form a metal plate.
  • a coated layer was formed to obtain a multilayer ceramic capacitor as a sample.
  • the glass frit contained in the outer electrode layer paste the same glass frit contained in the resistance electrode layer paste was used.
  • the capacitance and ESR of the multilayer ceramic capacitor thus obtained were determined.
  • the multilayer ceramic capacitor of each sample was subjected to a thermal shock test (-55 ° C to 125 ° C, 1000 cycles) while mounted on a glass epoxy substrate, and the capacitance and ESR after the test were measured. Asked.
  • Table 1 shows the average value and variation (3 CV) of the electrostatic capacity and ESR of each of the ten samples after the initial and after the thermal shock test.
  • ESR electrostatic capacity
  • the resistive electrode layer 2 contains Ag.
  • Samples 2 to 5 having a content ratio of 18% by weight or less had sufficient bondability at the initial stage, and sufficient electrostatic capacity could be obtained.
  • Samples 6 and 7 samples having an Ag content ratio of 19 to 25% by weight resulted in a decrease in bondability and a decrease in capacitance.
  • a decrease in capacitance was observed after the thermal shock test. This is thought to be due to the decrease in the content of In-Sn composite oxide with the increase in the content ratio of Ag contained in the internal electrode, which hardly dissolves with Ni.
  • the resistive electrode layer contains Cu
  • the resistive electrode layer contains Ni
  • Cu in samples 8 to 13, the resistive electrode layer contains Cu
  • Ni in samples 14 to 19, the resistive electrode layer contains Ni.
  • Cu or Ni when Cu or Ni was contained, sufficient capacitance could be obtained regardless of the increase in the content ratio. This is because Cu and Ni This is because the metal reacts with Ni contained in the internal electrode.
  • the ESR was lowered to several ⁇ ⁇ , and the function of increasing the ESR could not be substantially achieved. This is presumably because metal conduction by Cu or Ni, which is a conductive metal, is the main factor, and the In-Sn composite oxide and glass cannot substantially function as a resistance element.
  • a ceramic multilayer body for a multilayer ceramic capacitor was prepared by a known method so that the internal electrode contains Ni and the capacitance is 1 F.
  • this ceramic laminate has a ceramic layer strength of 15 layers and a size of about 1600 m X about 800 m X about 450 m, and the internal electrode is about 1300 mm.
  • X was formed on each ceramic layer to have a planar dimension of about 600 m and a thickness of 1 m.
  • the external electrodes of the multilayer ceramic capacitor according to this experimental example were also formed on the long side of the ceramic multilayer body in the coating process described later, like the multilayer ceramic capacitor lb shown in FIG.
  • the exposure degree of the internal electrode is about 0.10 as shown in Table 2. , About 0.20 and about 0.25, were prepared.
  • a paste containing N powder or Cu powder shown in the column of "conductive layer” in Table 2 was prepared. More specifically, a small amount of glass frit (B—Si—Zn—Ba—Ca—A1 glass, glass softening point: about 560 ° C, average particle size: about 1 m) is added to Cu powder. And mixed with an organic vehicle containing 20% acrylic resin by weight. The paste was obtained by roll dispersion treatment. The mixing ratio of this paste was (metal powder) :( glass frit) :( organic vehicle) and the volume ratio was 22.5: 2.5: 75.
  • glass frit B—Si—Zn—Ba—Ca—A1 glass, glass softening point: about 560 ° C, average particle size: about 1 m
  • the conductive layer paste described above is applied to each end of the ceramic laminate prepared as described above with different degrees of exposure of the internal electrodes by a dip method. Dried for minutes. During this time, the mutual coating thickness was about 15 m.
  • the ceramic laminate coated with the conductive layer paste was passed through a continuous belt furnace, and N
  • the resistive electrode layer paste used in Sample 15 in Experimental Example 1 was prepared, the resistive electrode layer was formed by the same method as in Experimental Example 1, and the outer electrode layer and A multilayer ceramic capacitor as a sample was obtained by forming a metal plating layer.
  • the capacitance and ESR of the multilayer ceramic capacitor according to each sample thus obtained were determined.
  • a deflection test (amount of deflection: 2 mm) was performed with the multilayer ceramic capacitor of each sample mounted on a glass epoxy substrate, and the capacitance and ESR after the deflection test were determined.
  • ESR is affected by the bonding area with the internal electrode when the conductive layer is not formed as in Sample 2;! , E SR decreased.
  • a ceramic laminate similar to that in Experimental Example 1 was prepared.
  • a resistive electrode layer was formed by the same method as in Experimental Example 1 using the paste according to Sample 15 shown in Table 1 in Experimental Example 1.
  • the paste for forming the outer electrode layer includes Cu powder, glass frit and organic vehicle, and the volume ratio of (Cu powder) :( glass frit) :( organic vehicle) is 20: 5: 75.
  • the Cu powder used was a blend of spherical powder having a particle size of 1 m and spherical powder having a particle size of 0.5 ⁇ m in a ratio of 1: 1.
  • the glass frit six types having “glass composition” and “glass softening point” shown in Table 3 were used. Then, these Cu powder and glass frit, 20wt 0/0 added into organic vehicle containing acrylic resin were mixed, dispersed and kneaded by a roll dispersion treatment, to obtain a pair one strike for the outer electrode layer.
  • the outer electrode layer paste according to each sample was applied on the resistance electrode layer formed as described above by the dipping method and dried at a temperature of 150 ° C. for 10 minutes. The coating thickness after drying was about 80 ⁇ m.
  • the outer electrode layer was formed by heat treatment at a maximum temperature of 680 ° C for 15 minutes.
  • ESR ESR before the outer electrode layer formation
  • ESR change rate ESR after the outer electrode layer formation relative to the ESR before the outer electrode layer formation. The rate of change of ESR is shown.
  • the “ESR” and “ESR change rate” shown in Table 1 are average values for 10 samples.
  • the glass component of Sample 32 is the same as the glass component contained in the resistive electrode layer. Therefore, the resistance electrode layer and the outer electrode layer in Sample 32 are the same as the resistance electrode layer and the outer electrode layer in Sample 15 in Experimental Example 1.
  • the glass component contained in the outer electrode layer has the same composition system as the glass component contained in the resistance electrode layer, and the glass softening point of the glass component contained in the outer electrode layer is the resistance electrode layer.
  • Sample 3 with a glass softening point 30 ° C lower than the glass softening point of the glass component contained in the sample 3;! -33 shows a stable resistance value with a small ESR change rate of + 5%. I was able to get it.
  • the force S was used to minimize the ESR change rate.
  • the glass softening point of the glass component contained in the outer electrode layer is 30 ° C lower than the glass softening point of the glass component contained in the resistance electrode layer! /, A force S having a glass softening point equal to or higher than the temperature S, outer Samples 34 and 35, which have a composition system in which the glass component contained in the electrode layer and the glass component contained in the resistive electrode layer are different, have a slightly high ESR change rate of about +10 to + 20%. Then, the ESR change rate was extremely low.
  • the sample has the same composition system, but the glass softening point of the glass component contained in the outer electrode layer is lower than the temperature 30 ° C lower than the glass softening point of the glass component contained in the resistance electrode layer.
  • the ESR change rate exceeded + 100%.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

明 細 書
積層セラミックコンデンサ
技術分野
[0001] この発明は、積層セラミックコンデンサに関するもので、特に、抵抗素子としての機 能をも与えられた外部電極を備えることによって、 CR複合電子部品となる積層セラミ ックコンデンサに関するものである。
背景技術
[0002] CPU周辺においてデカップリング用途で積層セラミックコンデンサを用いる場合、 積層セラミックコンデンサの等価直列抵抗 (ESR)が低すぎるため、回路上で並列共 振による発振が生じ、インピーダンスの増大が生じるという問題がある。そのため、こ れらの用途に向けられる積層セラミックコンデンサでは、数 10〜数 ΙΟΟΟπι Ωに ESR を制御したいという要望がある。この要望に応え得るものとして、積層セラミックコンデ ンサに備える外部電極に、抵抗素子としての機能をも与えたものが提案されて!/、る。
[0003] たとえば、特開平 11 54368号公報（特許文献 1)では、外部電極において導電 材の主組成に Cuおよび/または Niを含有させながらも、外部電極の比抵抗を 6. 9 X 10_6 Ω 'cm以上とした、 CR複合電子部品としての積層セラミックコンデンサが記 載されている。
[0004] 次に、特開 2001— 223132号公報（特許文献 2)では、外部電極を、難酸化性金 属からなる第 1の導電層と、その上に形成されかつ導電性酸化物と絶縁性酸化物と を混合したものからなる第 2の導電層と、その上に形成されかつ難酸化性金属からな る第 3の導電層との 3層構造をもって形成し、それによつて、 ESRを高めることが記載 されている。
[0005] 次に、国際公開第 2006/022258号パンフレット（特許文献 3)では、 Nほたは Ni 合金を含む内部電極を備える積層セラミックコンデンサにおいて、外部電極が、 Nほ たは Ni合金と反応する複合酸化物とガラス成分とを含む導電層を備えることが記載 されている。また、上記複合酸化物として、好ましくは、 In— Sn複合酸化物が用いら れることが記載されている。 [0006] しかしながら、上述した特許文献 1ないし 3の各々に記載の技術には、次のような解 決されるべき課題がある。
[0007] 特許文献 1に記載の技術では、外部電極が Cuおよび/または Niと!/、つた導電性 金属を主成分としているので、 Cuおよび/または Niが焼結し、金属伝導が主となる ため、十分な抵抗 (ESR)を得ることは困難である。また、異種金属を添加し、合金化 することで、抵抗値を増大させることも記載されている力 このような合金化による抵 抗値の増大は、 10_6 Ω 'cmから 10 10_5 Ω 'cm程度のものである。これは、たと えば平面寸法が 2. Omm X l . 2mmの積層セラミックコンデンサの端面に膜厚 100 で外部電極を形成したとしても、外部電極の抵抗成分は 10_6〜； 10_7 Ω 'cm程 度であり、十分な抵抗を発現するのは困難である。
[0008] これに対して、特許文献 2に記載の技術では、外部電極における第 2の導電層が、 たとえば、酸化ルテニウム、酸化ルテニウム化合物または黒鉛を主成分とするもので あるので、十分な抵抗を得ることができる。し力、しながら、特許文献 2に記載の技術で は、外部電極における第 1および第 3の導電層を構成する難酸化性金属として、たと えば、 Pd Ag Pt Au Rh Irおよび Ruから選ばれる少なくとも 1種といった高価な 金属が用いられるため、第 1および第 3の導電層のための材料コストが高くなつてしま うという問題がある。また、特許文献 2に記載の技術では、外部電極が 3層構造である ばかりでなぐ第 1ないし第 3の導電層の各々が焼付けによって形成される厚膜から なるものであるため、外部電極全体としての厚みが増大し、部品の小型化を阻害する という問題もある。
[0009] 上述した特許文献 1および 2の各々に記載の技術において遭遇した問題は、特許 文献 3に記載の技術によって解決することができる。簡単に言えば、特許文献 3に記 載の技術によれば、十分な抵抗を得ることができ、 3層構造を必要とせず、さらに、高 価な金属を用いる必要がなレ、。
[0010] しかしながら、特許文献 3に記載される技術では、外部電極に備える、たとえば In— Sn複合酸化物のような Niまたは Ni合金と反応する複合酸化物とガラス成分とを含む 導電層について、その耐候性や内部電極との接合強度が十分とは言えず、熱衝撃 やたわみなどに対し、良好な接合状態を十分に維持することが困難である。また、特 許文献 3では、外部電極が与える抵抗を制御するため、 Agを添加することが開示さ れているが、 Agは内部電極に含まれる Niと固溶域をほとんど有しておらず、そのた め、 Agの増大に伴い、内部電極との接合性が低下するという問題もある。これらの内 部電極との良好な接合が阻害されるという問題は、積層セラミックコンデンサが与える 静電容量の低下をもたらすことになる。
特許文献 1：特開平 11 54368号公報
特許文献 2：特開 2001— 223132号公報
特許文献 3：国際公開第 2006/022258号パンフレット
発明の開示
発明が解決しょうとする課題
[0011] そこで、この発明の目的は、上述したような問題を解決し得る外部電極を備える積 層セラミックコンデンサを提供しょうとすることである。
課題を解決するための手段
[0012] この発明は、複数のセラミック層が積層されてなる、セラミック積層体と、セラミック積 層体の内部において、セラミック層間の特定の界面に沿って形成された、内部電極と 、セラミック積層体の外表面上に形成されかつ内部電極の特定のものと電気的に接 続された、外部電極とを備え、内部電極が、 Nほたは Ni合金を含んでいる、積層セラ ミックコンデンサに向けられるものであって、上述した技術的課題を解決するため、次 のような構成を備えることを特徴としてレ、る。
[0013] すなわち、この発明の第 1の局面では、外部電極は、セラミック積層体および内部 電極の特定のものと接する抵抗電極層を備える。抵抗電極層は、 Nほたは Ni合金と 反応する複合酸化物と、ガラス成分と、 Niまたは Ni合金と反応する金属とを含有する 。そして、この抵抗電極層において、上記複合酸化物は、 26〜79重量％の割合で、 上記ガラス成分は 20〜56重量％の割合、および、上記金属は 1〜； 18重量％の割合 で含有される。
[0014] 上記 Nほたは Ni合金と反応する金属は、 Niおよび/または Cuであることが好まし い。
[0015] 上記 Niまたは Ni合金と反応する複合酸化物は、 In— Sn複合酸化物であることが 好ましい。
[0016] この発明の第 2の局面では、外部電極は、セラミック積層体および内部電極の特定 のものと接する導通層と、導通層の外面に接する抵抗電極層とを備える。導通層は、 Niまたは Ni合金と反応する金属を主成分とし、抵抗電極層は、前述した第 1の局面 の場合と同様、 Nほたは Ni合金と反応する複合酸化物を 26〜79重量％の割合で、 ガラス成分を 20〜56重量％の割合で、および、 Niまたは Ni合金と反応する金属を 1 〜； 18重量％の割合で、それぞれ含有する。
[0017] この第 2の局面において、導通層の主成分となる金属は、 Niおよび/または Cuで あることが好ましい。
[0018] また、第 1の局面の場合と同様、第 2の局面においても、抵抗電極層における Niま たは Ni合金と反応する金属は、 Niおよび/または Cuであることが好ましぐ Niまたは Ni合金と反応する複合酸化物は、 In— Sn複合酸化物であることが好ましい。
[0019] この発明において、外部電極には、抵抗電極層の外面に接するように、外側電極 層が焼付けにより形成されてもよい。この場合、外側電極層は、抵抗電極層に含まれ るガラス成分のガラス軟化点より 30°C低い温度以上のガラス軟化点を有するガラス 成分を含むことが好ましい。特に、外側電極層に含まれるガラス成分が、抵抗電極層 に含まれるガラス成分と同一組成系であること力 より好ましい。なお、ガラス成分に 関して、「同一組成系」とは、主なガラス構成材料が同一であることを言う。
発明の効果
[0020] この発明によれば、第 1の局面では、内部電極と接する抵抗電極層に含まれる、 Ni または Ni合金と反応する複合酸化物の一部が、 Nほたは Ni合金と反応（固溶または 化合物を形成)する金属によって置換されていることになるので、 Nほたは Ni合金を 含む内部電極との間で十分な接合性を得ることができ、また、耐候性を高めることが できる。
[0021] また、第 2の局面では、内部電極と接するように、 Niまたは Ni合金と反応する金属 を主成分とする導通層を形成した上で、この導通層の外面に接するように、 Niまたは Ni合金と反応する金属を含有する抵抗電極層が形成されているので、導通層は、内 部電極に対しても、抵抗電極層に対しても、良好な接合性を与えることができ、その ため、より強固な接合状態を得ることができ、かつ、より高い耐候性を得ることができる 。また、導通層の存在のため、内部電極の積層数や露出度合いにかかわらず、安定 した ESRを得ること力 Sできる。
[0022] 抵抗電極層における Nほたは Ni合金と反応する金属として、第 2の局面では、さら に導通層の主成分となる金属として、 Niおよび/または Cuが用いられると、より強固 な接合状態を得ることができ、耐候性をより向上させることができる。
[0023] この発明において、抵抗電極層に含まれる、 Niまたは Ni合金と反応する複合酸化 物として、 In— Sn複合酸化物が用いられると、より強固な接合状態を得ることができ
[0024] この発明において、外部電極に、抵抗電極層の外面に接するように、外側電極層 が焼付けにより形成されるとき、この外側電極層が、抵抗電極層に含まれるガラス成 分のガラス軟化点より 30°C低い温度以上のガラス軟化点を有するガラス成分を含ん でいると、外側電極層の形成による抵抗値の変動を抑制することができ、積層セラミ ックコンデンサの抵抗値を安定なものとすることができる。特に、外側電極層に含まれ るガラス成分力 抵抗電極層に含まれるガラス成分と同一組成系であると、積層セラ ミックコンデンサの抵抗値をより安定なものとすることができる。
図面の簡単な説明
[0025] [図 1]この発明の第 1の実施形態による積層セラミックコンデンサ 1を、積層方向に向く 断面をもって図解的に示す正面図である。
[図 2]この発明の第 2の実施形態による積層セラミックコンデンサ 11を、積層方向に向 く断面をもって図解的に示す正面図である。
[図 3]この発明の第 3の実施形態による積層セラミックコンデンサ 21を、積層方向に向 く断面をもって図解的に示す正面図である。
[図 4]この発明の第 4の実施形態による積層セラミックコンデンサ 31を、積層方向に向 く断面をもって図解的に示す正面図である。
[図 5]この発明が適用され得る積層セラミックコンデンサの第 1の典型例を示す平面 図である。
[図 6]この発明が適用され得る積層セラミックコンデンサの第 2の典型例を示す平面 図である。
符号の説明
[0026] 1 , 11 , 21 , 31 , la, lb 積層セラミックコンデンサ
2 セラミック層
3 セラミック積層体
4, 5 内部電極
6, 7 外部電極
8 抵抗電極層
12 外側電極層
22 導通層
発明を実施するための最良の形態
[0027] 図 1は、この発明の第 1の実施形態による積層セラミックコンデンサ 1を示している。
[0028] 積層セラミックコンデンサ 1は、誘電体セラミックからなる複数のセラミック層 2が積層 されてなる、直方体状のセラミック積層体 3を備えている。セラミック積層体 3の内部に は、セラミック層 2間の特定の界面に沿って内部電極 4および 5が形成されている。内 部電極 4および 5は、導電成分として Nほたは Ni合金を含んでいる。内部電極 4と内 部電極 5とは、交互に配置され、かつ、間にセラミック層 2を介在させた状態で互いに 対向しており、それによつて、静電容量を形成している。
[0029] セラミック積層体 3の外表面上であって、相対向する端部上には、外部電極 6およ び 7が形成されている。一方の外部電極 6は内部電極 4と電気的に接続され、他方の 外部電極 7は内部電極 5と電気的に接続される。
[0030] このような積層セラミックコンデンサ 1において、外部電極 6および 7の各々は、セラミ ック積層体 3に接するとともに内部電極 4および 5のいずれ力、と接する抵抗電極層 8と 、その上に形成される金属めつき層 9とを備えている。
[0031] 抵抗電極層 8は、外部電極 6および 7に対して抵抗素子としての機能をも与えるた めのものであり、内部電極 4および 5に含まれる Niまたは Ni合金と反応する複合酸化 物と、ガラス成分と、 Nほたは Ni合金と反応する金属とを含有している。上記 Nほた は Ni合金と反応する複合酸化物は、所定の抵抗値を有する導電成分である。上記 ガラス成分は、電気絶縁成分である。上記 Nほたは Ni合金と反応する金属は、この 発明の特徴となるもので、 Nほたは Ni合金を含む内部電極 4および 5との接合性を 向上させるように作用する。
[0032] Nほたは Ni合金と反応する複合酸化物としては、好ましくは、 In— Sn複合酸化物 が用いられる。この In— Sn複合酸化物は、通常、 In Oに対し、 SnOを;!〜 20重量
2 3 2
%程度固溶させて合成される。ここで、 SnOの比率が上記範囲を下回ると、 In— Sn
2
複合酸化物の導電性が低下し、他方、上記範囲を上回ると、 SnOを固溶させるため
2
に必要な熱処理が高温 '長時間となるため、粒成長が進み、粉末として用いるには長 時間の粉砕加工を必要とする。
[0033] なお、 Nほたは Ni合金と反応する複合酸化物として In— Sn複合酸化物が用いら れる場合、抵抗電極層 8は、 In— Sn複合酸化物粉末とガラスフリットと Nほたは Ni合 金と反応する金属の粉末と有機バインダを含む有機ビヒクルとを混練して得られたぺ 一ストを、セラミック積層体 3の端部上に塗布し、たとえば N雰囲気中で焼き付けるこ
2
とによって形成される。この場合、予め合成された In— Sn複合酸化物粉末に代えて 、 In O粉末および SnO粉末を個々に含むペーストを用いると、 700°C程度の温度
2 3 2
では両者の固溶はほとんど進まず、十分な導電性を得ることはできない。そのため、 I n— Sn複合酸化物としては、予め高温で熱処理して十分に固溶したものが用いられ
[0034] In— Sn複合酸化物の場合、そこに含まれる Snが Nほたは Ni合金と反応する。この ような複合酸化物としては、 In— Sn複合酸化物のほ力、、たとえば、 La— Cu複合酸化 物または Sr—Fe複合酸化物を用いることもできる。 La— Cu複合酸化物の場合には Cu力 また、 Sr— Fe複合酸化物の場合には Feが、それぞれ、 Nほたは Ni合金と反 応する。
[0035] 抵抗電極層 8に含有される Nほたは Ni合金と反応する金属としては、たとえば、 Ni 、 Cu、 Feなどが用いられ、好ましくは、 Niおよび/または Cuが用いられる。ここで、 N iまたは Ni合金と反応する金属とは、 Niまたは Ni合金と固溶または化合物形成する 金属のことである。
[0036] 抵抗電極層 8における各成分の含有率に関して、 Niまたは Ni合金と反応する複合 酸化物は、 26〜79重量％の割合、好ましくは、 55〜60重量％の割合で含有され、 ガラス成分は、 20〜56重量％の割合、好ましくは、 40〜45重量％の割合で含有さ れ、 Niまたは Ni合金と反応する金属は、；!〜 18重量％の割合で含有される。
[0037] 上記のガラス成分の含有量につ!/、ては、これが 20重量％より少な!/、と、複合酸化 物粉末間の接合性が悪ぐ抵抗電極層 8の欠落が生じ、これが 56重量％を超えると 、焼成過程でガラス流動が生じ、抵抗電極層 8の形状を維持できなくなる。また、ガラ ス成分は電気絶縁成分として機能するものであるので、その含有量を上記の範囲内 で変えることによって、抵抗電極層 8の抵抗値を調整することができ、結果として、積 層セラミックコンデンサ 1の ESRを調整することができる。
[0038] 金属めつき層 9は、必要に応じて形成されるもので、詳細には図示しないが、下地と しての Niめっき層とその上に形成される Snまたははんだめつき層とを備えることが好 ましい。
[0039] 以上のような積層セラミックコンデンサ 1において、抵抗電極層 8は、そこに含まれる In— Sn複合酸化物のような複合酸化物が十分な耐還元性を有しているため、 N雰
2 囲気のような中性ないしは還元性雰囲気中での焼付けが可能である。また、この焼 付け工程において、抵抗電極層 8が In— Sn複合酸化物を含んでいる場合には、内 部電極 4および 5に含まれる Nほたは Ni合金との間で Ni— Sn金属間化合物が生成 され、 La— Cu複合酸化物を含んでいる場合には、 Ni— Cu金属間化合物が生成さ れ、 Sr— Fe複合酸化物を含んでいる場合には、 Ni— Fe金属間化合物が生成される 。これらの金属間化合物は、抵抗電極層 8と内部電極 4および 5との間で信頼性の高 い電気的接続状態を確保するように作用する。
[0040] 抵抗電極層 8には、上述した複合酸化物に加えて、 Niまたは Ni合金と反応する金 属が含まれている。この金属は、抵抗電極層 8と内部電極 4および 5との間でより強固 な接合状態を与え、かつ、耐候性を向上させるように作用する。
[0041] 上述の Nほたは Ni合金と反応する金属は、抵抗電極層 8において 1〜； 18重量％ 含有される。含有量が 1重量％より少ないと、前記金属を含ませることによる上述の効 果の発現が十分でなくなり、他方、 18重量％を超えると、 Nほたは Ni合金と反応する 金属による金属伝導が主になり、前記複合酸化物および前記ガラス成分が与える抵 抗素子としての機能を実質的に発現しなくなってしまう。
[0042] また、以上から、抵抗電極層 8における Nほたは Ni合金を反応する複合酸化物の 含有量は、前記ガラス成分と前記 Nほたは Ni合金と反応する金属との含有量の残部 である 26〜79重量％の割合であることが好ましい。
[0043] また、金属めつき層 9の存在は、積層セラミックコンデンサ 1の耐候性をより向上させ 、また、積層セラミックコンデンサ 1を実装する際に良好なはんだ付け性を外部電極 6 および 7に対して与えることができる。
[0044] 図 2は、この発明の第 2の実施形態による積層セラミックコンデンサ 11を示している 。図 2に示した積層セラミックコンデンサ 11は、図 1に示した積層セラミックコンデンサ 1と共通する多くの要素を備えている。したがって、図 2において、図 1に示した要素 に相当する要素には同様の参照符号を付し、重複する説明は省略する。
[0045] 図 2に示した積層セラミックコンデンサ 11は、外部電極 6および 7の各々において、 外側電極層 12をさらに備えていることを特徴としている。外側電極層 12は、抵抗電 極層 8の外面に接するように、抵抗電極層 8と金属めつき層 9との間に形成される。外 側電極層 12は、たとえば、 Cu粉末または Cu合金粉末のような金属粉末とガラスフリ ットと有機ビヒクルとを含むペーストを、抵抗電極層 8上に、これを覆うように塗布し、 焼き付けることによって形成されることカできる。
[0046] ここで、外側電極層 12の形成のための焼き付け工程において、そこに含まれるガラ ス成分は、抵抗電極層 8中へと拡散し、抵抗値が変動することがわかっている。この 問題を改善するためには、外側電極層 12に含まれるガラス成分のガラス軟化点を、 抵抗電極層 8に含まれるガラス成分のガラス軟化点と比較して、低くしすぎないことが 重要である。そこで、より具体的には、外側電極層 12を形成するために用いられるぺ 一ストに含まれるガラスフリットのガラス成分は、抵抗電極層 8を形成するために用い られるペーストに含まれるガラスフリットのガラス成分のガラス軟化点より 30°C低い温 度以上のガラス軟化点を有していることが好ましい。これによつて、外側電極層 12の 形成による抵抗値の変動を抑制することができ、積層セラミックコンデンサ 11の抵抗 値を安定なものとすることができる。
[0047] また、上記の抵抗値は、抵抗電極層 8に含まれる複合酸化物のような抵抗成分のガ ラス中への溶解量により変動することがわかっている。この問題を解決するため、外 側電極層 12中に含まれるガラス成分の組成系を、抵抗電極層 8中に含まれるガラス 成分の組成系と同一にすることが好ましい。そこで、外側電極層 12を形成するため に用いられるペーストに含まれるガラスフリットのガラス成分は、抵抗電極層 8を形成 するために用いられるペーストに含まれるガラスフリットのガラス成分と同一組成系の ものとされる。これによつて、積層セラミックコンデンサ 11の抵抗値をより安定なものと することができ、積層セラミックコンデンサ 11の ESRの制御性をより良好なものとする こと力 Sでさる。
[0048] 第 2の実施形態によれば、外側電極層 12の存在により、積層セラミックコンデンサ 1 1の耐候性をより向上させることができるとともに、金属めつき層 9の形成のためのめつ き工程に際しての十分な耐めっき性を積層セラミックコンデンサ 11に対して与えるこ と力 Sできる。
[0049] 図 3は、この発明の第 3の実施形態による積層セラミックコンデンサ 21を示している 。図 3に示した積層セラミックコンデンサ 21についても、図 1に示した積層セラミックコ ンデンサ 1と共通する多くの要素を備えている。したがって、図 3において、図 1に示し た要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
[0050] 図 3に示した積層セラミックコンデンサ 21は、外部電極 6および 7の各々において、 導通層 22をさらに備えていることを特徴としている。導通層 22は、セラミック積層体 3 および内部電極 4または 5と接するように形成され、抵抗電極層 8は、導通層 22の外 面に接するように形成される。導通層 22は、内部電極 4および 5に含まれる Nほたは Ni合金と反応する金属を主成分としている。このような金属として、たとえば、 Ni、 Cu 、 Feなどが用いられ、好ましくは、 Niおよび/または Cuが用いられる。
[0051] 導通層 22は、たとえば、上記のような Nほたは Ni合金と反応する金属の粉末とガラ スフリットと有機ビヒクルとを含むペーストを、セラミック積層体 3の端部上に塗布し、焼 き付けることによって形成される。
[0052] 抵抗電極層 8は、前述したように、 Niまたは Ni合金と反応する複合酸化物粉末とガ ラスフリットと Nほたは Ni合金と反応する金属粉末と有機バインダとを含むペーストを 、導通層 22を覆うように、セラミック積層体 3の端部上に塗布し、焼き付けることによつ て形成される。このとき、導通層 22を形成するためのペーストに含まれるガラスフリット と抵抗電極層 8を形成するためのペーストに含まれるガラスフリットとは互いに同じ組 成系のものであることが好ましい。
[0053] 第 3の実施形態によれば、導通層 22が、内部電極 4および 5に対しても、抵抗電極 層 8に対しても、強固な接合状態を実現することができるとともに、内部電極 4および 5 の積層数や露出度合いに影響されることなぐ安定した ESRを与えることができる。
[0054] 図 4は、この発明の第 4の実施形態による積層セラミックコンデンサ 31を示している 。図 4に示した積層セラミックコンデンサ 31は、図 1ないし図 3にそれぞれ示した積層 セラミックコンデンサ 1、 11または 21と共通する多くの要素を備えている。したがって、 図 4において、図 1ないし図 3に示した要素に相当する要素には同様の参照符号を 付し、重複する説明は省略する。
[0055] 図 4に示した積層セラミックコンデンサ 31は、外部電極 6および 7の各々において、 セラミック積層体 3上に導通層 22、導通層 22上に抵抗電極層 8、抵抗電極層 8上に 外側電極層 12、および、外側電極層 12上に金属めつき層 9がそれぞれ形成されて いることを特 ί毁としている。
[0056] 第 4の実施形態によれば、第 1ないし第 3の実施形態において得られた効果を奏す ること力 Sでさる。
[0057] 図 1ないし図 4は、それぞれ、積層セラミックコンデンサ 1、 1 1、 21および 31を、積層 方向に向く断面をもって図解的に示す正面図である力 図 1ないし図 4からは、セラミ ック積層体 3を平面方向に見たとき、外部電極 6および 7がセラミック積層体 3の短辺 側に形成されるか、長辺側に形成されるかが明らかではない。この発明は、図 5に示 した積層セラミックコンデンサ laのように、外部電極 6および 7がセラミック積層体 3の 短辺側に形成されるものに対しても、図 6に示した積層セラミックコンデンサ lbのよう に、セラミック積層体 3の長辺側に形成されるものに対しても適用することができる。
[0058] 次に、この発明による効果を確認するために実施した実験例について説明する。
[0059] (実験例 1)
実験例 1では、図 2に示したような構造を有する積層セラミックコンデンサを試料とし て作製した。 [0060] まず、公知の方法により、内部電極が Niを含み、静電容量が 1 Fとなるように設計 された積層セラミックコンデンサのためのセラミック積層体を用意した。このセラミック 積層体は、セラミック層数カ 115層であり、力、つ約 1600〃 mX約 800〃 m X約 450 πιの寸法であり、また、内部電極については、約 1300 mX約 600 mの平面寸 法で、厚みが となるように各セラミック層上に形成した。なお、本実験例に係る 積層セラミックコンデンサの外部電極については、後述する塗布工程において、図 6 に示した積層セラミックコンデンサ lbのように、セラミック積層体の長辺側に形成した
[0061] 他方、抵抗電極層を形成するために用いるペーストを、次のようにして作製した。
[0062] Niまたは Ni合金と反応する複合酸化物として、 In O粉末と SnO粉末との合計量
2 3 2
に対して、 SnO粉末が 5重量％の含有率となるように、 In O粉末に SnO粉末を混
2 2 3 2 合し、大気中において 1400°Cの温度で 5時間の仮焼を行ない、 SnOを十分に固溶
2
させた後、平均粒径約 1 mになるまで粉砕処理を施すことによって得られた、 In—
Sn複合酸化物粉末を用意した。
[0063] また、 B— Si— Zn— Ba— Ca— A1系ガラスからなり、ガラス軟化点が約 560°Cであり
、平均粒径が約 1 mのガラスフリットを用意した。
[0064] さらに、表 1の「金属の種類」の欄に示す金属からなる平均粒径約 1 mの金属粉 末を用意した。
[0065] 次に、上記のように用意された In— Sn複合酸化物粉末、ガラスフリットおよび金属 粉末に、 20重量％のアクリル樹脂を含む有機ビヒクルを加えて混合し、ロール分散 処理によって、抵抗電極層用ペーストを得た。このペーストにおいて、（In— Sn複合 酸化物粉末と金属粉末との合計）： (ガラスフリット）： (有機ビヒクル)の体積比率は 11 • 25 : 13. 75 : 75とした。また、ペースト中の有機ビヒクノレを除く固形分において、 (In Sn複合酸化物粉末と金属粉末との合計）： (ガラスフリット）の重量比率を 60 : 40と しな力 、固形分中の金属粉末の含有比率を、表 1の「金属の含有比率」の欄に示す よつにした。
[0066] 次に、前述のように用意されたセラミック積層体の各端部に、上述の抵抗電極層用 ペーストをディップ法により塗布し、 150°Cの温度で 10分間乾燥した。この乾燥後の 塗布厚は約 30 μ mであった。
[0067] 次に、上述のように抵抗電極層用ペーストが塗布され乾燥されたセラミック積層体を 、連続ベルト炉に通し、 N雰囲気（酸素濃度： lOppm以下）中において最高温度 70
2
0°Cで 15分間保持する熱処理を施し、抵抗電極層を形成した。
[0068] 次に、 Cu粉末、ガラスフリットおよび有機ビヒクルを含むペーストを用いて、抵抗電 極層上に外側電極層を焼付けにより形成し、さらに、 Niめっきおよび Snめっきを施す ことによって、金属めつき層を形成し、試料となる積層セラミックコンデンサを得た。な お、外側電極層用ペーストに含まれるガラスフリットとしては、抵抗電極層用ペースト に含まれるガラスフリットと同じものを用いた。
[0069] このようにして得られた積層セラミックコンデンサについて、静電容量および ESRを 求めた。また、各試料に係る積層セラミックコンデンサについて、ガラスエポキシ基板 上に実装した状態で熱衝撃試験（― 55°C〜； 125°C、 1000サイクル)を実施し、試験 後の静電容量および ESRを求めた。
[0070] 表 1には、試料数 10個についての初期および熱衝撃試験後の各々の静電容量お よび ESRの平均値およびばらつき（3CV)が示されている。なお、表 1の「ESR」にお いて空欄となっているものは、単に測定しなかっただけである。
[0071] [表 1]
試料 金属 金属 初期 熱衝撃試験後 番号 の種類 の含有率 静電容量 ESR 静電容量 ESR
平均値 3CV 平均値 3CV 平均値 3CV 平均値 3CV
(重量％) ( ) (mQ) (%) ） (%) CmQ) (%)
1 1.07 4.2 145 18.6 0.92 26.9
2 Ag 1 1.07 4.1 139 16.7 0.93 32.8
3 Ag 6 1.07 4.3 101 18.1 0.89 36.5 一 一
4 Ag 9 1.07 4.2 72 16.3 0.72 105.1
Ag 18 1.07 4.8 35 15.8 0.70 89.5
一 _ ― フ Ag 25 0.83 25.9 一 一 0.53 123.9
8 Cu 1.07 4.3 138 15.6 1.07 4.2 136 15.8
9 Cu 6 1.07 3.9 108 13.8 1.07 3.9 110 16.8
10 Cu 9 1.07 4.5 82 16.9 1.07 3.8 81 15.9
11 Cu 18 1.07 3.3 29 18.8 1.07 4.4 31 17.2
12 Cu 19 1.07 4.2 3.5 14.5 1.07 4.3 3.5 16.5
13 Cu 25 1.07 4.5 2.3 13.1 1.07 4.2 2.1 14.7
14 Ni 1.07 4.3 142 15.3 1.07 3.9 143 15.1
15 Ni 6 1.07 4.2 98 17.2 1.07 4.2 102 18.8
16 Ni 9 1.07 3.9 70 14.6 1.07 3.8 70 13.6
17 Ni 18 1.07 4.8 27 15.1 1.07 4.8 26 13.8
18 Ni 1.07 4.0 3.5 15.2 1.07 4.0 3.8 15.1
19 Ni 25 1.07 4.6 2.5 13.1 1.07 4.9 2.6 14.1
[0072] 表 1を参照して、試料 1に示すように、抵抗電極層に金属粉末を含有させない場合 、初期の段階での内部電極との接合性は十分であり、十分な静電容量と所望の ESR を得ることができたが、熱衝撃試験後では静電容量の低下が認められた。
[0073] 試料 2〜7では、抵抗電極層 2に Agが含有されている。 Agが含有される場合、その 含有比率が 18重量％以下の試料 2〜5では、初期段階において、接合性が十分で あり、十分な静電容量を得ることができた。しかしながら、試料 6および 7のように、 Ag の含有比率が 19〜25重量％の試料では、接合性が低下し、静電容量の低下がもた らされた。また、 Agを含む試料 2〜7では、熱衝撃試験後において、いずれも静電容 量の低下が認められた。これは、内部電極に含まれる Niとほとんど固溶しない Agの 含有比率の増加に伴って、 In— Sn複合酸化物の含有量が減少したために生じたも のと考えられる。
[0074] 試料 8〜； 13では、抵抗電極層に Cuが含有され、試料 14〜； 19では、抵抗電極層に Niが含有されている。このように、 Cuまたは Niが含有されている場合、その含有比率 の増加にかかわらず、十分な静電容量を得ることができた。これは、 Cuおよび Niが 内部電極に含まれる Niと反応する金属であるためである。しかしながら、 Cuまたは Ni の含有比率が 19〜25重量％である試料 12、 13、 18および 19では、 ESRが数 πι Ω にまで低下し、 ESRを高める機能を実質的に果たし得なくなった。これは、導電金属 である Cuまたは Niによる金属伝導が主となり、 In— Sn複合酸化物およびガラスが与 える抵抗素子としての機能を実質的に発現し得なくなつたためであると考えられる。
[0075] 以上の結果から、抵抗電極層に、 Cuまたは Niといった、内部電極に含まれる Niと 反応する金属と含有させることにより、内部電極との接合性を向上させ、熱衝撃試験 後も十分な接合を維持できることがわかる。また、抵抗電極層による ESRの制御機能 を発現させるためには、上記の Cuまたは Niの含有比率は 18重量％以下でなければ ならないことがわかる。
[0076] (実験例 2)
実験例 2では、図 4に示したような構造を有する積層セラミックコンデンサを試料とし て作製した。
[0077] まず、公知の方法により、内部電極が Niを含み、静電容量が 1 Fとなるように設計 された積層セラミックコンデンサのためのセラミック積層体を用意した。このセラミック 積層体は、実験例 1の場合と同様、セラミック層数力 15層であり、かつ約 1600 m X約 800 mX約 450 mの寸法であり、また、内部電極については、約 1300〃 m X約 600 mの平面寸法で、厚みが 1 mとなるように各セラミック層上に形成した。 なお、本実験例に係る積層セラミックコンデンサの外部電極についても、後述する塗 布工程において、図 6に示した積層セラミックコンデンサ lbのように、セラミック積層体 の長辺側に形成した。
[0078] そして、セラミック積層体の端面の研磨状態を変化させることによって、内部電極の 露出度合い（内部電極の露出面積/セラミック層の露出面積）を、表 2に示すように、 約 0. 10、約 0. 20、約 0. 25の 3種類に変ィ匕させたものを用意した。
[0079] 他方、導通層を形成するために用いるペーストとして、表 2の「導通層」の欄に示し た Nほたは Cu粉末を含むものを作製した。より詳細には、 Nほたは Cu粉末に、ガラ スフリット（B— Si— Zn— Ba— Ca— A1系ガラス、ガラス軟化点：約 560°C、平均粒径： 約 1 m)を微量添加し、 20重量％のアクリル樹脂を含む有機ビヒクルをこれらに混 合し、ロール分散処理によって、ペーストを得た。このペーストの調合比、（金属粉末) ： (ガラスフリット）： (有機ビヒクル）の体積比で 22· 5 : 2. 5 : 75とした。
[0080] 次に、前述のようにして用意された内部電極の露出度合いの異なるセラミック積層 体の各端部に、上述の導通層用ペーストをディップ法により塗布し、 150°Cの温度で 10分間乾燥した。この間相互の塗布厚は約 15 mであった。
[0081] 次に、導通層用ペーストが塗布されたセラミック積層体を、連続ベルト炉に通し、 N
2 雰囲気（酸素濃度： lOppm以下）中において最高温度 850°Cで 15分間保持する熱 処理を施し、導通層が形成されたセラミック積層体を得た。なお、試料 2；! 23につ いては、このような導通層を形成しなかった。
[0082] 次に、実験例 1における試料 15において用いた抵抗電極層用ペーストを用意し、 実験例 1の場合と同様の方法により、抵抗電極層を形成し、さらに、外側電極層およ び金属めつき層を形成することによって、試料となる積層セラミックコンデンサを得た。
[0083] このようにして得られた各試料に係る積層セラミックコンデンサについて、静電容量 および ESRを求めた。また、各試料に係る積層セラミックコンデンサをガラスエポキシ 基板上に実装した状態でたわみ試験 (たわみ量： 2mm)を行ない、たわみ試験後の 静電容量および ESRを求めた。
[0084] これらの結果が表 2に示されている。なお、表 2に示した静電容量および ESRは、 試料数 10個についての平均値である。
[0085] [表 2]
Figure imgf000018_0001
表 2を参照して、試料 2；! 23のように、導通層を形成しなかった場合、 ESRは、内 部電極との接合面積の影響を受けるため、内部電極の露出度合いの増加に伴い、 E SRが低下した。
[0087] これに対して、試料 24〜29のように、導通層を形成した場合、内部電極の露出度 合いにかかわらず、安定した ESRを得ることができた。
[0088] また、導通層を形成しなかった試料 2；!〜 23では、たわみ試験後において、静電容 量の低下が生じたが、導通層を形成した試料 24〜29では、たわみ試験後において 静電容量の低下が生じず、より好まし!/、結果が得られた。
[0089] 以上のような結果から、導通層を形成することにより、内部電極および抵抗電極層 の各々に対してより強固な接合状態を実現することができ、かつ、内部電極の露出度 合いの変動による ESRの変動を抑制できることがわかる。
[0090] (実験例 3)
実験例 3では、図 2に示した積層セラミックコンデンサ 11における金属めつき層 9を 形成する前の段階のものを試料として作製しながら、外側電極層 12を形成するため に用いるペーストに含まれるガラスフリットとしていくつかの種類のものを用い、ガラス の組成およびガラス軟化点が ESRに対して及ぼす影響を調査した。
[0091] まず、実験例 1の場合と同様のセラミック積層体を用意した。次に、抵抗電極層を形 成するために、実験例 1における表 1に示した試料 15に係るペーストを用い、実験例 1と同様の方法により抵抗電極層を形成した。
[0092] 他方、外側電極層を形成するためのペーストとして、 Cu粉末、ガラスフリットおよび 有機ビヒクルを含み、（Cu粉末）：（ガラスフリット）： (有機ビヒクル）の体積比率を 20 : 5 ： 75としたものを用意した。ここで、 Cu粉末としては、粒径 1 mの球形粉末と粒径 0 . 5〃mの球形粉末とを 1 : 1の割合でブレンドしたものを用いた。また、ガラスフリットと しては、表 3に示す「ガラス組成」および「ガラス軟化点」を有する 6種類のものを用い た。そして、これら Cu粉末およびガラスフリットを、 20重量0 /0のアクリル樹脂を含む有 機ビヒクル中に加えて混合し、ロール分散処理により分散 ·混練し、外側電極層用ぺ 一ストを得た。
[0093] 次に、各試料に係る外側電極層用ペーストを、前述のようにして形成された抵抗電 極層上にディップ法により塗布し、 150°Cの温度で 10分間乾燥した。この乾燥後の 塗布厚は約 80 μ mであった。 [0094] 次に、上述のように外側電極層用ペーストが塗布され乾燥されたセラミック積層体を 、連続ベルト炉に通し、 N雰囲気（酸素濃度： lOppm以下、 H 0 = 0. 5cc/N = 1
2 2 2
00L)中において最高温度 680°Cで 15分間保持する熱処理を施し、外側電極層を 形成した。
[0095] このような工程を経て得られた各試料について、上述の外側電極層形成前の ESR を測定するとともに、外側電極層形成後の ESRを測定し、 ESR変化率を求めた。
[0096] 表 1において、「ESR」の欄には、外側電極層形成前の ESRが示され、「ESR変化 率」の欄には、外側電極層形成前の ESRに対する外側電極層形成後の ESRの変化 率が示されている。なお、表 1に示した「ESR」および「ESR変化率」は、試料数 10個 についての平均値である。
[0097] [表 3]
Figure imgf000020_0001
[0098] 表 3において、試料 32に係るガラス成分は、抵抗電極層に含まれるガラス成分と同 じである。したがって、試料 32における抵抗電極層および外側電極層は、実験例 1 における試料 15における抵抗電極層および外側電極層と同じである。
[0099] 表 3からわかるように、外側電極層に含まれるガラス成分が抵抗電極層に含まれる ガラス成分と同一組成系でありかつ外側電極層に含まれるガラス成分のガラス軟化 点が抵抗電極層に含まれるガラス成分のガラス軟化点より 30°C低い温度以上のガラ ス軟化点を有する試料 3；!〜 33によれば、 ESR変化率が + 5%以内と小さぐ安定し た抵抗値を得ることができた。中でも、外側電極層に含まれるガラス成分が抵抗電極 層に含まれるガラス成分と同じものである試料 32によれば、 ESR変化率を最も小さく すること力 Sでさた。
[0100] また、外側電極層に含まれるガラス成分のガラス軟化点が抵抗電極層に含まれる ガラス成分のガラス軟化点より 30°C低!/、温度以上のガラス軟化点を有する力 S、外側 電極層に含まれるガラス成分と抵抗電極層に含まれるガラス成分とが異なる組成系 である試料 34および 35では、 ESR変化率が + 10〜+ 20%程度とやや高いが、試 料 36と比較すると、極めて低い ESR変化率であった。
[0101] これらに対して、同一組成系であるが、外側電極層に含まれるガラス成分のガラス 軟化点が抵抗電極層に含まれるガラス成分のガラス軟化点より 30°C低い温度よりも 低い試料 36では、 ESR変化率が + 100%を超えた。
[0102] これらの結果から、外側電極層に含まれるガラス成分のガラス軟化点を抵抗電極層 に含まれるガラス成分のガラス軟化点より 30°C低い温度以上とすることにより、安定し た抵抗ィ直を得ること力できること力わ力、る。さらに、外側電極層に含まれるガラス成分 の組成系を抵抗電極層に含まれるガラス成分の組成系と同一にすることにより、より 安定した抵抗ィ直を得ること力 Sでさること力 Sゎカゝる。
[0103] なお、実験例 3では、外側電極層に含まれる金属として、 Cuを用いた力 Cu以外 の、たとえば Cu合金などであっても、同様の結果が得られることが確認されている。

Claims

請求の範囲
[1] 複数のセラミック層が積層されてなる、セラミック積層体と、
前記セラミック積層体の内部において、前記セラミック層間の特定の界面に沿って 形成された、内部電極と、
前記セラミック積層体の外表面上に形成されかつ前記内部電極の特定のものと電 気的に接続された、外部電極と
を備え、
前記内部電極は、 Niまたは Ni合金を含み、
前記外部電極は、前記セラミック積層体および前記内部電極の特定のものと接す る抵抗電極層を備え、
前記抵抗電極層は、前記 Niまたは Ni合金と反応する複合酸化物を 26〜79重量 %の割合で、ガラス成分を 20〜56重量％の割合で、および、前記 Niまたは Ni合金 と反応する金属を;!〜 18重量％の割合で、それぞれ含有する、
積層セラミックコンデンサ。
[2] 前記 Nほたは Ni合金と反応する金属は、 Niおよび/または Cuである、請求項 1に 記載の積層セラミックコンデンサ。
[3] 前記 Nほたは Ni合金と反応する複合酸化物は、 In— Sn複合酸化物である、請求 項 1または 2に記載の積層セラミックコンデンサ。
[4] 複数のセラミック層が積層されてなる、セラミック積層体と、
前記セラミック積層体の内部において、前記セラミック層間の特定の界面に沿って 形成された、内部電極と、
前記セラミック積層体の外表面上に形成されかつ前記内部電極の特定のものと電 気的に接続された、外部電極と
を備え、
前記内部電極は、 Niまたは Ni合金を含み、
前記外部電極は、前記セラミック積層体および前記内部電極の特定のものと接す る導通層と、前記導通層の外面に接する抵抗電極層とを備え、
前記導通層は、前記 Nほたは Ni合金と反応する金属を主成分とし、 前記抵抗電極層は、前記 Niまたは Ni合金と反応する複合酸化物を 26〜79重量
%の割合で、ガラス成分を 20〜56重量％の割合で、および、前記 Niまたは Ni合金 と反応する金属を;!〜 18重量％の割合で、それぞれ含有する、
積層セラミックコンデンサ。
[5] 前記導通層の前記主成分となる金属は、 Niおよび/または Cuである、請求項 4に 記載の積層セラミックコンデンサ。
[6] 前記抵抗電極層における前記 Nほたは Ni合金と反応する金属は、 Niおよび/ま たは Cuである、請求項 4に記載の積層セラミックコンデンサ。
[7] 前記 Nほたは Ni合金と反応する複合酸化物は、 In— Sn複合酸化物である、請求 項 4な!/、し 6の!/、ずれかに記載の積層セラミックコンデンサ。
[8] 前記外部電極は、前記抵抗電極層の外面に接するように、焼付けにより形成される 外側電極層をさらに備え、前記外側電極層は、前記抵抗電極層に含まれる前記ガラ ス成分のガラス軟化点より 30°C低い温度以上のガラス軟化点を有するガラス成分を 含む、請求項 1または 4に記載の積層セラミックコンデンサ。
[9] 前記外側電極層に含まれる前記ガラス成分は、前記抵抗電極層に含まれる前記ガ ラス成分と同一組成系である、請求項 8に記載の積層セラミックコンデンサ。
PCT/JP2007/068240 2006-09-22 2007-09-20 Condensateur en céramique stratifiée WO2008035727A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008535378A JP4983799B2 (ja) 2006-09-22 2007-09-20 積層セラミックコンデンサ
EP07807604.9A EP2065908B1 (en) 2006-09-22 2007-09-20 Laminated ceramic capacitor
CN2007800348234A CN101517673B (zh) 2006-09-22 2007-09-20 层叠陶瓷电容器
US12/420,609 US7589954B2 (en) 2006-09-22 2009-04-08 Multilayer ceramic capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006257603 2006-09-22
JP2006-257603 2006-09-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/420,609 Continuation US7589954B2 (en) 2006-09-22 2009-04-08 Multilayer ceramic capacitor

Publications (1)

Publication Number Publication Date
WO2008035727A1 true WO2008035727A1 (fr) 2008-03-27

Family

ID=39200551

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/068240 WO2008035727A1 (fr) 2006-09-22 2007-09-20 Condensateur en céramique stratifiée

Country Status (6)

Country Link
US (1) US7589954B2 (ja)
EP (1) EP2065908B1 (ja)
JP (1) JP4983799B2 (ja)
KR (1) KR101099213B1 (ja)
CN (1) CN101517673B (ja)
WO (1) WO2008035727A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115426A (ja) * 2011-11-30 2013-06-10 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
KR20150039479A (ko) * 2013-10-02 2015-04-10 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20150073923A (ko) * 2015-06-15 2015-07-01 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
US9111682B2 (en) 2011-01-21 2015-08-18 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
US9672984B2 (en) 2014-06-25 2017-06-06 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP2017126704A (ja) * 2016-01-15 2017-07-20 株式会社村田製作所 複合電子部品
US20220319777A1 (en) * 2021-03-31 2022-10-06 Tdk Corporation Laminated electronic component

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4952723B2 (ja) * 2007-02-14 2012-06-13 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
KR100935994B1 (ko) * 2008-04-01 2010-01-08 삼성전기주식회사 적층형 칩 커패시터
JP5293506B2 (ja) * 2009-08-31 2013-09-18 Ｔｄｋ株式会社 セラミック電子部品及びセラミック電子部品の製造方法
KR101079546B1 (ko) * 2009-12-30 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터
TWI406379B (zh) * 2010-02-25 2013-08-21 Inpaq Technology Co Ltd 晶粒尺寸半導體元件封裝及其製造方法
KR101525643B1 (ko) * 2011-05-20 2015-06-03 삼성전기주식회사 적층형 세라믹 전자부품
JP2013048231A (ja) 2011-08-29 2013-03-07 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
KR101477334B1 (ko) * 2011-08-29 2014-12-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20130037485A (ko) * 2011-10-06 2013-04-16 삼성전기주식회사 적층 세라믹 커패시터 및 이의 제조방법
US8988855B2 (en) * 2011-10-31 2015-03-24 Murata Manufacturing Co., Ltd. Method of manufacturing ceramic electronic component including heating an electrode layer to form a conductive layer including an alloy particle
KR101532114B1 (ko) 2011-11-11 2015-06-29 삼성전기주식회사 적층 세라믹 전자부품
KR101580349B1 (ko) * 2012-01-31 2015-12-24 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP5799948B2 (ja) 2012-02-03 2015-10-28 株式会社村田製作所 セラミック電子部品及びその製造方法
EP2824682A4 (en) * 2012-03-05 2015-09-23 Murata Manufacturing Co ELECTRONIC COMPONENT
KR101645625B1 (ko) 2012-03-05 2016-08-05 가부시키가이샤 무라타 세이사쿠쇼 전자 부품, 전자 부품과 접합 대상물의 접합 구조체의 형성방법
KR101376828B1 (ko) * 2012-03-20 2014-03-20 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP2014011419A (ja) * 2012-07-03 2014-01-20 Taiyo Yuden Co Ltd コンデンサ
KR101420517B1 (ko) * 2012-10-31 2014-07-16 삼성전기주식회사 적층 세라믹 캐패시터 및 이를 포함하는 인쇄회로기판
KR101489815B1 (ko) * 2013-07-11 2015-02-04 삼성전기주식회사 적층 세라믹 커패시터
KR101452127B1 (ko) * 2013-08-12 2014-10-16 삼성전기주식회사 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판
KR20160000753A (ko) 2014-06-25 2016-01-05 삼성전기주식회사 박막형 커패시터 소자 및 이의 제조 방법
JP2016136561A (ja) * 2015-01-23 2016-07-28 Tdk株式会社 積層コンデンサ
JP6524734B2 (ja) * 2015-03-19 2019-06-05 株式会社村田製作所 電子部品およびこれを備えた電子部品連
US10068710B2 (en) * 2015-07-17 2018-09-04 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing same
JP6508098B2 (ja) * 2016-03-17 2019-05-08 株式会社村田製作所 電子部品及び電子部品の製造方法
KR102059441B1 (ko) 2017-01-02 2019-12-27 삼성전기주식회사 커패시터 부품
US10777359B2 (en) * 2017-01-25 2020-09-15 Holy Stone Enterprise Co., Ltd. Multilayer ceramic capacitor
KR102076153B1 (ko) 2018-05-02 2020-02-11 삼성전기주식회사 적층형 커패시터
CN109883199A (zh) * 2018-12-17 2019-06-14 浙江智造热成型科技有限公司 大型无尘陶瓷加热炉
JP6939762B2 (ja) * 2018-12-25 2021-09-22 株式会社村田製作所 積層セラミック電子部品およびその実装構造
US11133464B2 (en) * 2019-08-20 2021-09-28 4DS Memory, Limited Conductive amorphous oxide contact layers
KR20220096544A (ko) * 2020-12-31 2022-07-07 삼성전기주식회사 전자 부품
JP2022123936A (ja) * 2021-02-15 2022-08-25 株式会社村田製作所 積層セラミックコンデンサ
JP2022136819A (ja) * 2021-03-08 2022-09-21 Tdk株式会社 セラミック電子部品
KR20230064236A (ko) * 2021-11-03 2023-05-10 삼성전기주식회사 적층형 커패시터
KR20230068021A (ko) * 2021-11-10 2023-05-17 삼성전기주식회사 적층형 커패시터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154368A (ja) 1997-07-30 1999-02-26 Tdk Corp Ｃｒ複合電子部品とその製造方法
JP2001223132A (ja) 1999-11-29 2001-08-17 Tdk Corp 電子部品およびその製造方法
JP2003124051A (ja) * 2001-10-11 2003-04-25 Kyoto Elex Kk 積層セラミックコンデンサー外部電極用ペースト組成物
JP2006022258A (ja) 2004-07-09 2006-01-26 Mitsubishi Rayon Co Ltd 組成物、成形物および硬化塗膜の製造方法
JP2006202649A (ja) * 2005-01-21 2006-08-03 Murata Mfg Co Ltd 導電性ペースト、および積層セラミック電子部品

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3831497B2 (ja) * 1997-10-06 2006-10-11 Ｔｄｋ株式会社 Ｃｒ複合電子部品とその製造方法
JP2000277371A (ja) * 1999-03-29 2000-10-06 Taiyo Yuden Co Ltd 積層セラミック電子部品
JP2001126946A (ja) * 1999-10-28 2001-05-11 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
KR100465140B1 (ko) * 1999-11-02 2005-01-13 티디케이가부시기가이샤 적층 콘덴서
JP2001307947A (ja) * 2000-04-25 2001-11-02 Tdk Corp 積層チップ部品及びその製造方法
JP2001345231A (ja) * 2000-05-31 2001-12-14 Murata Mfg Co Ltd 導電性ペーストおよびセラミック電子部品
JP2002050536A (ja) 2000-07-31 2002-02-15 Murata Mfg Co Ltd 耐還元性誘電体セラミックおよび積層セラミックコンデンサ
JP3775366B2 (ja) * 2001-09-27 2006-05-17 株式会社村田製作所 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP2003123535A (ja) * 2001-10-19 2003-04-25 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP3744439B2 (ja) 2002-02-27 2006-02-08 株式会社村田製作所 導電性ペーストおよび積層セラミック電子部品
JP2004128328A (ja) * 2002-10-04 2004-04-22 Tdk Corp 電子部品およびその製造方法
US7339780B2 (en) * 2004-06-09 2008-03-04 Ferro Corporation Copper termination inks containing lead free and cadmium free glasses for capacitors
WO2006022258A1 (ja) * 2004-08-27 2006-03-02 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサおよびその等価直列抵抗調整方法
WO2006022060A1 (ja) * 2004-08-27 2006-03-02 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサおよびその等価直列抵抗調整方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154368A (ja) 1997-07-30 1999-02-26 Tdk Corp Ｃｒ複合電子部品とその製造方法
JP2001223132A (ja) 1999-11-29 2001-08-17 Tdk Corp 電子部品およびその製造方法
JP2003124051A (ja) * 2001-10-11 2003-04-25 Kyoto Elex Kk 積層セラミックコンデンサー外部電極用ペースト組成物
JP2006022258A (ja) 2004-07-09 2006-01-26 Mitsubishi Rayon Co Ltd 組成物、成形物および硬化塗膜の製造方法
JP2006202649A (ja) * 2005-01-21 2006-08-03 Murata Mfg Co Ltd 導電性ペースト、および積層セラミック電子部品

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111682B2 (en) 2011-01-21 2015-08-18 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
JP2013115426A (ja) * 2011-11-30 2013-06-10 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
KR20150039479A (ko) * 2013-10-02 2015-04-10 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101598253B1 (ko) * 2013-10-02 2016-02-26 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
US9583265B2 (en) 2013-10-02 2017-02-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same
US9672984B2 (en) 2014-06-25 2017-06-06 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
KR20150073923A (ko) * 2015-06-15 2015-07-01 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101983183B1 (ko) * 2015-06-15 2019-05-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP2017126704A (ja) * 2016-01-15 2017-07-20 株式会社村田製作所 複合電子部品
US20220319777A1 (en) * 2021-03-31 2022-10-06 Tdk Corporation Laminated electronic component
US11935700B2 (en) * 2021-03-31 2024-03-19 Tdk Corporation Laminated electronic component with differing glass content electrodes

Also Published As

Publication number Publication date
EP2065908B1 (en) 2018-09-12
JPWO2008035727A1 (ja) 2010-01-28
US20090190285A1 (en) 2009-07-30
KR101099213B1 (ko) 2011-12-27
CN101517673A (zh) 2009-08-26
JP4983799B2 (ja) 2012-07-25
CN101517673B (zh) 2011-12-21
EP2065908A1 (en) 2009-06-03
EP2065908A4 (en) 2011-04-27
KR20090042850A (ko) 2009-04-30
US7589954B2 (en) 2009-09-15

Similar Documents

Publication Publication Date Title
WO2008035727A1 (fr) Condensateur en céramique stratifiée
KR100884205B1 (ko) 적층 세라믹 커패시터 및 그 등가 직렬 저항 조정방법
JP4038621B2 (ja) 積層セラミックコンデンサおよびその等価直列抵抗調整方法
CN104658756B (zh) 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板
JP4952723B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6623574B2 (ja) 積層セラミックコンデンサ
WO2001033588A1 (fr) Condensateur multicouche
KR101719838B1 (ko) 도전성 수지 조성물 및 이를 포함하는 적층 세라믹 전자 부품
KR101138143B1 (ko) 저항 페이스트 및 적층 세라믹 콘덴서
US11062847B2 (en) Capacitor component and method for manufacturing the same
CN112992535A (zh) 多层电子组件
JP2023099415A (ja) 積層型電子部品
JP2010212503A (ja) 積層セラミックコンデンサ
JP2006202857A (ja) 積層セラミック電子部品および積層セラミック電子部品の製造方法
US20240062966A1 (en) Multilayer electronic component
US20030086237A1 (en) Ceramic electronic parts and method for maufacturing the same
JP2023106281A (ja) セラミック電子部品
JPH1187167A (ja) 端子電極用ペーストおよびそれを用いたセラミック電子部品とその製造方法
JP2023095737A (ja) 積層型電子部品
KR20230150442A (ko) 도전성 페이스트 및 적층형 전자 부품
KR20240076515A (ko) 적층형 전자 부품
JP2023099459A (ja) 積層型電子部品
JP2002313664A (ja) 導電性ペーストおよび積層セラミック電子部品
KR20210061776A (ko) 적층 세라믹 콘덴서
JP2000252156A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780034823.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07807604

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008535378

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2007807604

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020097005474

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE