KR20230150442A - 도전성 페이스트 및 적층형 전자 부품 - Google Patents

도전성 페이스트 및 적층형 전자 부품 Download PDF

Info

Publication number
KR20230150442A
KR20230150442A KR1020220049804A KR20220049804A KR20230150442A KR 20230150442 A KR20230150442 A KR 20230150442A KR 1020220049804 A KR1020220049804 A KR 1020220049804A KR 20220049804 A KR20220049804 A KR 20220049804A KR 20230150442 A KR20230150442 A KR 20230150442A
Authority
KR
South Korea
Prior art keywords
electrode
glass
disposed
alkali metal
electronic components
Prior art date
Application number
KR1020220049804A
Other languages
English (en)
Inventor
구근회
경산
김성진
이영수
이호열
김익섭
이경렬
최창학
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020220049804A priority Critical patent/KR20230150442A/ko
Priority to US18/072,913 priority patent/US20230343514A1/en
Priority to JP2022193811A priority patent/JP2023160719A/ja
Priority to CN202310189026.4A priority patent/CN116936257A/zh
Publication of KR20230150442A publication Critical patent/KR20230150442A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • C03C8/18—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions containing free metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04—Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dispersion Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시형태에 따른 도전성 페이스트는 Cu 입자를 포함하는 도전성 분말; 및 알칼리 금속을 포함하는 산화물을 포함하는 글라스 프릿; 을 포함하며, 상기 알칼리 금속의 함량은 상기 Cu 입자 대비 0.16wt% 이상 0.35wt% 이하일 수 있다.

Description

도전성 페이스트 및 적층형 전자 부품{CONDUCTIVE PASTE AND MULTILAYER ELECTRONIC COMPONENT}
본 발명은 도전성 페이스트 및 적층형 전자 부품에 관한 것이다.
적층형 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점을 인하여 다양한 전자 장치의 부품으로 사용될 수 있다. 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터에 대한 소형화 및 고용량화의 요구가 증대되고 있다.
또한, 최근 자동차용 전장 부품에 대한 업계의 관심이 높아지면서 적층 세라믹 커패시터 역시 자동차 혹은 인포테인먼트 시스템에 사용되기 위하여 고신뢰성 특성이 요구되고 있다.
적층형 전자 부품을 소형화하기 위해 소결 전극을 박층화하는 경우, 외부 전극의 치밀도를 향상시키기 위해서는 글라스 도선성 금속 입자의 간격을 채우기 위해 글라스 성분이 더 많이 필요하게 된다.
그러나 소결 전극 내 글라스 성분이 과도하게 많아지면, 도전성 금속 입자 사이의 간격이 멀어지게 되므로 도금액에 대한 내식성 및 외부 수분 침투에 대한 내습 신뢰성 불량이 발생할 수 있다.
이러한 문제점을 해결하기 위해 종래에는 바륨(Ba)-아연(Zn)-붕소(B)계 산화물을 포함하는 글라스를 사용하여 내산성을 확보하려는 시도가 있었다. 그러나 이러한 내산성 글라스의 경우 구리(Cu) 금속과의 젖음성(wettability)이 낮아 글라스의 뭉침이 발생하는 문제가 발생하게 된다.
이러한 글라스의 뭉침으로 인해 소결 전극에는 공극(pore)이 다수 발생하게 되어 치밀도가 낮아지며, 오히려, 도금액에 대한 내식성 및 외부 수분 침투에 대한 내습 신뢰성 불량이 다시 발생할 수 있다.
따라서, 글라스 함량의 증가를 최소화하면서도, 소결 전극의 치밀도를 개선하여 내산성 및 내습 신뢰성을 향상시킬 수 있는 글라스의 조성 및 적층형 전자 부품의 구성이 필요한 실정이다.
본 발명의 여러 목적 중 하나는 내산성 글라스를 과도하게 소결 전극에 포함시키는 경우 오히려 소결 전극의 치밀도가 낮아지는 문제점을 해결하기 위함이다.
본 발명의 여러 목적 중 하나는 글라스 함량의 증가 없이도 소결 전극의 치밀도를 향상시키기 위함이다.
본 발명의 여러 목적 중 하나는 글라스를 포함하는 소결 전극 상에 도금층을 형성하는 경우 글라스 침식으로 인해 적층형 전자 부품의 신뢰성이 열화되는 문제점을 해결하기 위함이다.
다만, 본 발명의 목적은 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
본 발명의 일 실시형태에 따른 도전성 페이스트는 Cu 입자를 포함하는 도전성 분말; 및 알칼리 금속을 포함하는 산화물을 포함하는 글라스 프릿; 을 포함하며, 상기 알칼리 금속의 함량은 상기 Cu 입자 대비 0.16wt% 이상 0.35wt% 이하이다.
본 발명의 일 실시형태에 따른 적층형 전자 부품은 복수의 유전체층 및 상기 유전체층과 제1 방향으로 번갈아 배치되는 제1 및 제2 내부 전극을 포함하는 바디; 상기 바디의 외측에 배치되어 상기 제1 내부 전극과 연결되는 제1 전극층; 및 상기 바디의 외측에 배치되어 상기 제2 내부 전극과 연결되는 제2 전극층; 을 포함하며, 상기 제1 및 제2 전극층은 금속 및 글라스를 포함하고, 상기 금속은 Cu를 포함하고, 상기 글라스는 알칼리 금속을 포함하는 산화물을 포함하며, 상기 알칼리 금속의 함량은 상기 Cu 대비 0.069wt% 이상 0.149wt% 이하이다.
본 발명의 여러 효과 중 하나 중 하나는 소결 전극에 포함되는 글라스가 알칼리 금속을 포함하는 산화물을 포함하고, 그 함량을 조절함으로써 글라스 전체 함량의 증가 없이도 소결 전극의 치밀도를 향상시키는 것이다.
본 발명의 여러 효과 중 하나는 소결 전극의 밴드부의 끝단과 바디의 경계면 상에 알칼리 금속을 포함하는 산화물을 포함하는 실링부를 형성하여 적층형 전자 부품의 내산성 및 내습 신뢰성을 향상시키는 것이다.
본 발명의 여러 효과 중 하나는 초소형 적층형 전자 부품의 경우에도 소결 전극의 치밀도를 향상시켜 우수한 내산성 및 내습 신뢰성을 확보하는 것이다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 더 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품을 개략적으로 도시한 사시도이다.
도 2는 도 1의 I-I` 단면도이다.
도 3은 도 1의 II-II` 단도이다.
도 4는 도 1의 바디를 분해하여 도시한 분해 사시도이다.
도 5는 알칼리 금속 산화물의 첨가 여부에 따른 바인더 분해 경향을 나타낸 그래프이다.
도 6a 및 도 6b는 알칼리 금속 산화물의 첨가 여부에 따른 전극층의 치밀도를 주사전자현미경으로 관찰한 이미지이다.
도 7은 도전성 페이스트에 포함된 Cu 입자 대비 글라스 프릿에 포함된 알칼리 금속의 함량에 따른 소성 후 전극층의 포어 개수를 나타낸 그래프이다.
도 8은 본 발명의 일 실시예에 따른 적층형 전자 부품을 개략적으로 도시한 사시도이다.
도 9는 도 8의 III-III` 단면도이다.
도 10은 도 9의 P2영역 확대도이다.
도 11a 및 도 11b는 전극층의 밴드부 끝단에 형성된 실링부를 관찰한 이미지이다.
도 12a 및 도 12b는 실링부의 형성 여부에 따라 도금층이 배치되는 형상을 주사전자현미경으로 관찰한 이미지이다.
도 13은 도 2의 P1영역 확대도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 더욱 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, 제1 방향은 적층 방향 또는 두께(T) 방향, 제2 방향은 길이(L) 방향, 제3 방향은 폭(W) 방향으로 정의될 수 있다.
도전성 페이스트
본 발명의 일 실시형태에 따른 적층형 전자 부품은 Cu 입자를 포함하는 도전성 분말; 및 알칼리 금속을 포함하는 산화물을 포함하는 글라스 프릿; 을 포함하며, 상기 알칼리 금속의 함량은 상기 Cu 입자 대비 0.16wt% 이상 0.35wt% 이하이다.
본 발명의 일 실시형태에 따른 도전성 분말은 소성 후 내부 전극과의 접촉성, 전기적 연결성 및 소결성을 확보하기 위해 Cu 입자를 포함할 수 있으나, 이에 제한되는 것은 아니며, 필요에 따라 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
상기 도전성 분말에 포함되는 도전성 금속 입자는 도전성 페이스트가 적층 세라믹 커패시터와 같은 적층형 전자 부품의 단자 전극으로 사용되는 경우 내부 전극과의 전기적 연결성을 확보하는 역할을 수행할 수 있다.
구체적으로, 상기 도전성 페이스트를 소결하는 경우 상기 도전성 금속 입자 상호간 네킹(necking) 현상이 일어나 상호 연결되어 전기적 도통을 확보할 수 있다. 한편, 네킹(necking)이 일어나지 않은 입자 상호간에도 호핑 전도(hopping conduction)이 일어날 정도로 충분히 가까이 위치하는 경우 전기적 도통을 확보할 수 있다.
상기 도전성 금속은 구형 금속과 플레이크(Flake)형의 금속이 혼합된 형태일 수 있으며, 이를 통해 소성 후 치밀성 및 전기적 연결성을 향상시킬 수 있다.
상기 도전성 분말의 도전성 금속 입자의 평균 입경은 특별히 제한되지 않으나, 글라스 성분, 유기 바인더 및 유기 용제와 혼합되는 경우 분산성을 향상시키기 위해 구형 입자의 경우 평균 입경이 0.5 내지 5.0 μm일 수 있으며, 플레이크(Flake)형 입자의 경우 평균 장반경이 100 nm 내지 6 μm일 수 있다.
상기 도전성 페이스트는 소결시 상기 도전성 분말 상호간의 빈 공간을 채울 수 있도록 글라스 프릿(glass frit)을 포함할 수 있다.
상기 글라스 프릿은 Si를 포함하는 산화물을 포함할 수 있다. Si를 포함하는 산화물은 유리 망목구조 형성 산화물(glass network former)로서, 글라스 프릿의 연화 온도 및 내산성을 향상시키는 역할을 수행할 수 있다. 상기 Si를 포함하는 산화물은 SiO2일 수 있다.
상기 Si의 함량이 Cu 입자 대비 0.16wt% 미만인 경우 유리 망목구조가 약하여 내산성이 약화될 수 있으며, 0.35wt%를 초과하는 경우 연화 온도가 과도하게 높아질 수 있다.
따라서, 일 실시예에서 상기 Si의 함량은 Cu 입자 대비 0.16wt% 이상 0.35wt% 이하일 수 있다. 이에 따라, 적절한 연화 온도 및 내산성을 확보할 수 있다.
상기 글라스 프릿은 Ba를 포함하는 산화물을 포함할 수 있다. Ba를 포함하는 산화물은 글라스 프릿의 고온 작업성을 향상시키고 화학적 내구성을 향상시키는 역할을 수행할 수 있다. 상기 Ba를 포함하는 산화물은 BaO일 수 있다.
상기 글라스 프릿은 Zn을 포함하는 산화물을 포함할 수 있다. Zn을 포함하는 산화물 글라스 프릿의 융점 및 연화 온도를 낮추는 역할을 하고, 환원제로 작용하여 내부 전극의 Ni과 외부 전극의 Cu의 접촉성을 향상시키는 역할을 수행 할 수 있다. 상기 Zn을 포함하는 산화물은 ZnO일 수 있다.
상기 글라스 프릿은 B를 포함하는 산화물을 포함할 수 있다. B를 포함하는 산화물은 글라스 프릿의 전이온도, 연화 온도 등을 감소시키는 역할을 수행할 수 있다. 상기 B를 포함하는 산화물은 B2O3일 수 있다.
따라서, 일 실시예에 따른 도전성 페이스트의 상기 글라스 프릿은 Ba, Zn, 및 B 중 적어도 하나를 포함하는 산화물을 더 포함할 수 있다. 이에 따라 화학적 내구성, 고온 작업성, 내부 전극과의 접촉성을 향상시킬 수 있으며, 적절한 전이온도 및 연화온도를 가질 수 있다.
본 발명의 일 실시형태에 따르면, 상기 글라스 프릿은 알칼리 금속을 포함하는 산화물을 포함할 수 있다.
도전성 페이스트의 Cu 입자가 소결되는 경우 Cu 입자 사이 빈 공간을 글라스 프릿이 채울 수 있다. 그러나 외부 전극이 박층화될수록 Cu 입자 상호간의 네킹(necking)은 잘 일어나지만, 먼저 closing 된 Cu 입자의 내부를 글라스 프릿이 채울 수 없게 되는 확률이 높아지게 된다.
따라서, 외부 전극이 박층화될수록 외부 전극의 치밀도 향상을 위한 글라스 프릿의 함량이 더 많아지게 된다.
한편, 글라스 프릿의 함량이 많아질수록 소성 후 외부 전극은 도금액에 의하여 침식이 더 많이 발생하게 되며, 이에 따라 적층형 전자 부품의 내습 신뢰성이 열화될 수 있다.
이에, Ba, Zn, 및 B 중 적어도 하나를 포함하는 산화물을 포함하는 내산성 글라스 프릿을 도전성 페이스트에 첨가하여 외부 전극을 형성하는 경우, 상기 내산성 글라스 프릿은 Cu 입자와의 젖음성이 낮기 때문에 글라스 성분끼리 뭉치는 현상이 발생하게 되며, 소성 후 외부 전극에 다량의 공극(pore)을 형성시키는 문제가 발생할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 글라스 프릿은 알칼리 금속을 포함하는 산화물을 포함할 수 있다. 이에 따라 글라스 프릿의 함량을 지나치게 증가시키지 않으면서도 소성 후 외부 전극의 치밀도를 향상시킬 수 있다.
도 5는 알칼리 금속 산화물의 첨가 여부에 따른 바인더 분해 경향을 나타낸 그래프이다.
구체적으로, 도 5는 열중량 분석법(TGA, Thermogravimetric Analysis)을 통해 도전성 페이스트에 포함되는 바인더의 상대 질량(Relative weight)을 온도에 따라 측정한 것이다.
도 5를 참조하면, 글라스 프릿에 알칼리 금속 산화물을 첨가하지 않은 비교예의 경우 바인더의 열분해 개시온도가 상대적으로 높고, 곡선의 기울기가 급격하게 변하는 것을 확인할 수 있다.
한편, 글라스 프릿에 알칼리 금속 산화물을 첨가한 실시예의 경우, 바인더의 열분해 개시온도가 상대적으로 낮고, 곡선의 기울기가 비교예 대비 완만하게 변하는 것을 확인할 수 있다.
따라서, 글라스 프릿에 알칼리 금속 산화물을 첨가하는 경우, 도전성 페이스트에 포함되는 바인더의 열분해 개시온도를 낮추고, 균일한 속도로 바인더가 제거되도록 하여 Cu 입자의 급격한 산화 및 급격한 네킹(necking)이 일어나는 것을 억제할 수 있다. 이에 따라 후술할 적층형 전자 부품에 알칼리 금속 산화물을 첨가한 글라스 프릿을 포함하는 도전성 페이스트를 적용하여 외부 전극을 형성하는 경우, 외부 전극의 치밀도를 향상시켜 절연저항(IR, Insulation Resistance) 열화를 억제하고 내습 신뢰성을 향상시킬 수 있다.
본 발명의 일 실시형태에 따르면, 상기 알칼리 금속의 함량은 상기 Cu 입자 대비 0.16wt% 이상 0.35wt% 이하인 것이 바람직하다.
상기 알칼리 금속의 함량이 상기 Cu 입자 대비 0.16wt% 미만인 경우, Cu의 소결 개시 온도 대비 글라스 프릿의 전이온도(TG)가 내려가게 되어 소성 후 전극층의치밀도를 확보하기 어려울 수 있으며, 0.35wt%를 초과하는 경우에도 알칼리 금속 산화물에 의한 소결 조제의 역할이 제한되어 마찬가지로 소성 후 전극층의 치밀도를 확보하기 어려울 수 있다.
한편, 알칼리 금속의 종류는 특별히 제한되지 않는다. 다만, 상기 알칼리 금속이 Li 또는 K인 경우 Field strength를 낮춰 글라스의 젖음성을 향상시킬 수 있다. 또한, 글라스에 알칼리 금속이 포함되는 경우 글라스의 네트워크 결합을 일부 끊게 되어 글라스의 전이온도(Tg)를 조절할 수 있다.
이 외에도, 상기 도전성 페이스트는 에틸셀룰로오스, 니트로셀룰로오스, 아크릴계 수지와 같은 바인더 및 용제를 포함할 수 있으며, 필요에 따라 분사제나 활성제 등이 포함될 수 있다.
한편, 본 발명의 일 실시형태 및 다양한 실시예에 따른 도전성 페이스트는 후술하는 본 발명의 일 실시형태 및 다양한 실시예에 따른 적층형 전자 부품의 외부 전극에 포함되는 전극층을 형성할 때 사용될 수 있다.
그러나 반드시 상기 도전성 페이스트를 적용해야 하는 것은 아니며, 외부 전극에 포함되는 전극층의 치밀도를 향상시켜 내산성 및 내습 신뢰성을 확보하는 도전성 페이스트의 다양한 조성을 적용할 수 있다.
적층형 전자 부품
도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품을 개략적으로 도시한 사시도이다.
도 2는 도 1의 I-I` 단면도이다.
도 3은 도 1의 II-II` 단도이다.
도 4는 도 1의 바디를 분해하여 도시한 분해 사시도이다.
이하, 도 1 내지 4를 참조하여, 본 발명의 일 실시형태에 따른 적층형 전자 부품(100)에 대하여 상세히 설명하되, 상술한 도전성 페이스트에서 설명한 내용과 중복되는 부분은 중복되는 설명을 피하기 위하여 생략하도록 한다.
도 1 내지 4를 참조하면, 본 발명의 일 실시형태에 따른 적층형 전자 부품(100)은 복수의 유전체층(111) 및 상기 유전체층과 제1 방향으로 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함하는 바디(110); 상기 바디의 외측에 배치되어 상기 제1 내부 전극과 연결되는 제1 전극층(131); 및 상기 바디의 외측에 배치되어 상기 제2 내부 전극과 연결되는 제2 전극층(141); 을 포함하며, 상기 제1 및 제2 전극층은 금속 및 글라스를 포함하고, 상기 금속은 Cu를 포함하고, 상기 글라스는 알칼리 금속을 포함하는 산화물을 포함하며, 상기 알칼리 금속의 함량은 상기 Cu 대비 0.069wt% 이상 0.149wt% 이하이다.
바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 제1 방향(두께 방향)으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 제2 방향(길이 방향)으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 제3 방향(폭 방향)으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다. 상기 티탄산바륨계 재료는 BaTiO3계 세라믹 분말을 포함할 수 있으며, 상기 세라믹 분말의 예시로, BaTiO3, BaTiO3에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1-xCax)TiO3 (0<x<1), Ba(Ti1-yCay)O3 (0<y<1), (Ba1-xCax)(Ti1-yZry)O3 (0<x<1, 0<y<1)또는 Ba(Ti1-yZry)O3 (0<y<1) 등을 들 수 있다.
또한, 상기 유전체층(111)을 형성하는 원료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 결합제, 분산제 등이 첨가될 수 있다.
한편, 유전체층(111)의 평균 두께(td)는 특별히 한정할 필요는 없다.
다만, 일반적으로 유전체층을 0.6μm 미만의 두께로 얇게 형성하는 경우, 특히 유전체층의 두께가 0.35μm 이하인 경우에는 신뢰성이 저하될 우려가 있었다.
본 발명의 일 실시형태에 따르면, 알칼리 금속의 함량을 Cu 대비 0.069wt% 이상 0.149wt% 이하로 조절하여 제1 및 제2 전극층(131, 141)의 치밀성을 확보할 수 있기 때문에, 유전체층(111)의 평균 두께(td)가 0.35μm 이하인 경우에도 적층형 전자 부품(100)의 신뢰성 향상에 도움이 될 수 있다.
상기 유전체층(111)의 평균 두께(td)는 상기 제1 및 제2 내부 전극(121, 122) 사이에 배치되는 유전체층(111)의 평균 두께를 의미할 수 있다.
유전체층(111)의 평균 두께는 바디(110)의 길이 및 두께 방향(L-T) 단면을 1만 배율의 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 유전체층을 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.
한편, 바디(110)는 바디(110)의 내부에 배치되며, 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부(Ac)와 상기 용량 형성부(Ac)의 상부 및 하부에 형성된 커버부(112, 113)를 포함할 수 있다.
또한, 상기 용량 형성부(Ac)는 커패시터의 용량 형성에 기여하는 부분으로서, 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
상기 상부 커버부(112) 및 하부 커버부(113)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 상하면에 각각 두께 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
상기 상부 커버부(112) 및 하부 커버부(113)는 내부 전극을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다.
즉, 상기 상부 커버부(112) 및 하부 커버부(113)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
한편, 커버부(112, 113)의 평균 두께(tc)는 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 커버부(112, 113)의 평균 두께(tc)는 15μm 이하일 수 있다. 또한, 본 발명의 일 실시형태에 따르면, 알칼리 금속의 함량을 Cu 대비 0.069wt% 이상 0.149wt% 이하로 조절하여 제1 및 제2 전극층의 치밀성을 확보할 수 있기 때문에, 커버부(112, 113)의 평균 두께(tc)가 15μm 이하인 경우에도 적층형 전자 부품(100)의 신뢰성 향상에 도움이 될 수 있다.
커버부(112, 113)의 평균 두께(tc)는 제1 방향 크기를 의미할 수 있으며, 용량 형성부(Ac)의 상부 또는 하부에서 등간격의 5개 지점에서 측정한 커버부(112, 113)의 제1 방향 크기를 평균한 값일 수 있다.
또한, 상기 용량 형성부(Ac)의 측면에는 마진부(114, 115)가 배치될 수 있다.
마진부(114, 115)는 바디(110)의 제5 면(5)에 배치된 마진부(114)와 제6 면(6)에 배치된 마진부(115)를 포함한다. 즉, 마진부(114, 115)는 상기 세라믹 바디(110)의 폭 방향 양 측면에 배치될 수 있다.
마진부(114, 115)는 도 3에 도시된 바와 같이, 상기 바디(110)를 폭-두께(W-T) 방향으로 자른 단면에서 제1 및 제2 내부 전극(121, 122)의 양 끝단과 바디(110)의 경계면 사이의 영역을 의미할 수 있다.
마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
마진부(114, 115)는 세라믹 그린시트 상에 마진부가 형성될 곳을 제외하고 도전성 페이스트를 도포하여 내부 전극을 형성함으로써 형성된 것일 수 있다.
또한, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극이 바디의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 양측면에 폭 방향으로 적층하여 마진부(114, 115)를 형성할 수도 있다.
한편, 마진부의 폭은 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 마진부(114, 115)의 평균 폭은 15μm 이하일 수 있다. 또한, 본 발명의 일 실시형태에 따르면, 알칼리 금속의 함량을 Cu 대비 0.069wt% 이상 0.149wt% 이하로 조절하여 제1 및 제2 전극층의 치밀성을 확보할 수 있기 때문에, 마진부(114, 115)의 평균 폭이 15μm 이하인 경우에도 적층형 전자 부품(100)의 신뢰성 향상에 도움이 될 수 있다.
내부 전극(121, 122)은 유전체층(111)과 교대로 적층된다.
내부 전극(121, 122)는 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다. 제1 및 제2 내부 전극(121, 122)은 바디(110)를 구성하는 유전체층(111)을 사이에 두고 서로 대향하도록 번갈아 배치되며, 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다.
도 2를 참조하면, 제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다.
도 3을 참조하면, 바디(110)는 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트와 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트를 번갈아 적층한 후, 소성하여 형성할 수 있다.
내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 전기 전도성이 우수한 재료를 사용할 수 있다. 예를 들어, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함할 수 있다.
또한, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함하는 내부 전극용 도전성 페이스트를 세라믹 그린 시트에 인쇄하여 형성할 수 있다. 상기 내부 전극용 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
한편, 내부 전극(121, 122)의 평균 두께(te)는 특별히 한정할 필요는 없다.
다만, 일반적으로 내부 전극을 0.6μm 미만의 두께로 얇게 형성하는 경우, 특히 내부 전극의 두께가 0.35μm 이하인 경우에는 신뢰성이 저하될 우려가 있었다.
본 발명의 일 실시형태에 따르면, 알칼리 금속의 함량을 Cu 대비 0.069wt% 이상 0.149wt% 이하로 조절하여 제1 및 제2 전극층의 치밀성을 확보할 수 있기 때문에, 내부 전극(121, 122)의 평균 두께가 0.35μm 이하인 경우에도 적층형 전자 부품(100)의 신뢰성 향상에 도움이 될 수 있다.
따라서, 내부 전극(121, 122)의 두께가 평균 0.35μm 이하인 경우에 본 발명에 따른 효과가 보다 현저해질 수 있으며, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성할 수 있다.
상기 내부 전극(121, 122)의 평균 두께(te)는 내부 전극(121, 122)의 평균 두께를 의미할 수 있다.
내부 전극(121, 122)의 평균 두께는 바디(110)의 길이 및 두께 방향(L-T) 단면을 1만 배율의 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 내부 전극을 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 내부 전극으로 확장하여 평균값을 측정하면, 내부 전극의 평균 두께를 더욱 일반화할 수 있다.
외부 전극(130, 140)은 바디(110)에 배치되고 내부 전극(121, 122)과 연결된다.
도 2에 도시된 형태와 같이, 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되어, 제1 및 제2 내부 전극(121, 122)과 각각 연결된 제1 및 제2 외부 전극(130, 140)을 포함할 수 있다.
본 실시 형태에서는 적층형 전자 부품(100)이 2개의 외부 전극(130, 140)을 갖는 구조를 설명하고 있지만, 외부 전극(130, 140)의 개수나 형상 등은 내부 전극(121, 122)의 형태나 기타 다른 목적에 따라 바뀔 수 있을 것이다.
한편, 외부 전극(130, 140)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하여 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있으며, 나아가 다층 구조를 가질 수 있다.
예를 들어, 외부 전극(130, 140)은 바디(110)에 배치되는 전극층(131, 141) 및 전극층 상에 배치된 도금층(132, 142)을 포함할 수 있다.
한편, 전극층(131, 141)은 바디(110)의 외측에 배치되어 상기 제1 내부 전극(121)과 연결되는 제1 전극층(131) 및 상기 바디의 외측에 배치되어 상기 제2 내부 전극(1220과 연결되는 제2 전극층을 포함할 수 있다.
제1 및 제2 전극층(131, 141)은 구체적으로, 바디 상의 일부 면 상에 배치되어 제1 및 제2 내부 전극 각각과 직접 접촉하여 전기적 연결성을 확보하는 역할을 수행할 수 있다.
본 발명의 일 실시형태에 따르면, 제1 및 제2 전극층(131, 141)은 금속 및 글라스를 포함하고, 상기 금속은 Cu를 포함한다.
제1 및 제2 전극층(131, 141)이 금속으로 Cu를 포함하는 경우 제1 및 제2 전극층(131, 141)의 소성 시 분위기 조절이 용이할 수 있다. 구체적으로, 내부 전극(121, 122)에 포함되는 니켈 금속의 산화를 방지하고 유전체층(111)에 포함되는 BaTiO3의 환원을 방지할 수 있는 분위기에서 제1 및 제2 전극층(131, 141)을 소성할 수 있다.
또한, 제1 및 제2 전극층(131, 141)은 바디(110) 상에 상기 금속을 포함한 도전성 페이스트를 인쇄, 전사, 디핑하는 방식으로 형성될 수 있으나 이에 제한되는 것은 아니다.
제1 및 제2 도금층(131, 142)은 상기 제1 및 제2 전극층(131, 141) 상에 배치될 수 있다. 본 발명의 일 실시예에 따르면, 제1 도금층(132)은 상기 제1 전극층(131) 상에 배치되며, 제2 도금층(142)은 상기 제2 전극층(141) 상에 배치될 수 있다. 상기 제1 및 제2 도금층(132, 142)은 실장 특성을 향상시키는 역할을 수행할 수 있다.
도금층(141, 142)의 종류는 특별히 한정하지 않으며, Cu, Ni, Sn, Ag, Au, Pd 및 이들의 합금 중 하나 이상을 포함하는 도금층일 수 있고, 복수의 층으로 형성될 수 있다.
도금층(132, 142)에 대한 보다 구체적인 예를 들면, 도금층(132, 142)은 Ni 도금층 또는 Sn 도금층일 수 있으며, 전극층(131, 141) 상에 Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있고, Sn 도금층, Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있다. 또한, 도금층(132, 142은 복수의 Ni 도금층 및/또는 복수의 Sn 도금층을 포함할 수도 있다.
한편, 본 발명의 일 실시형태에 따른 제1 및 제2 전극층(131 141)은 글라스를 포함하며, 상기 글라스는 알칼리 금속을 포함하는 산화물을 포함한다.
상기 글라스는 제1 및 제2 전극층이 도전성 페이스트를 소결하여 형성되는 소성(firing) 전극인 경우 금속 입자간의 소결성을 확보하는 역할을 수행할 수 있다.
글라스에 포함되는 성분은 상술한 본 발명의 일 실시형태 및 다양한 실시예에 따른 도전성 페이스트의 글라스 프릿에 포함된 성분과 동일할 수 있다. 상기 글라스 프릿은 Cu 입자 사이에 채워져 소결성을 확보하고 기계적인 강도를 향상시키는 것에 기여할 수 있다.
한편, 제1 및 제2 전극층(131, 141)을 박층화 하는 경우 소결성을 확보하기 위해 도전성 페이스트에 글라스 프릿의 함량을 증가시켜야 하는 경우, 도금액에 의한 침식이 발생할 수 있으며, 내산성 글라스 프릿을 사용하는 경우에도 Cu 입자와의 젖음성이 낮아 글라스 뭉침이 발생하는 문제가 발생할 수 있다. 이에 따라 소성 후 제1 및 제2 전극층(131, 141)에 다량에 공극(pore)이 발생하여 제1 및 제2 전극층(131, 141)상에 제1 및 제2 도금층(132, 142)을 형성하는 경우 도금액에 의한 침식에 의해 적층형 전자 부품(100)의 신뢰성이 낮아질 수 있다.
본 발명의 일 실시형태에 따르면, 상기 글라스는 알칼리 금속을 포함하는 산화물을 포함함으로써 Cu에 비해 과량의 글라스를 포함하지 않아도 소결성을 확보할 수 있으며, Cu 입자와의 젖음성도 우수하기 때문에 글라스 뭉침이 발생하는 현상 또한 억제할 수 있다. 이에 따라 제1 및 제2 전극층에 다량의 공극(pore)이 형성되는 것을 억제하여 도금액 침식에 의한 적층형 전자 부품(100)의 신뢰성을 향상시킬 수 있다.
본 발명의 일 실시형태에 따르면, 상기 알칼리 금속의 함량은 Cu 대비 0.069wt% 이상 0.149wt% 이하이다. 이에 따라 글라스 성분의 과도한 증가 없이도 치밀한 제1 및 제2 전극층(131, 141)을 형성할 수 있어 적층형 전자 부품(100)의 내습 신뢰성을 향상시킬 수 있다.
상기 알칼리 금속의 함량이 상기 Cu 1대비 0.069wt% 미만인 경우, Cu의 소결 개시 온도 대비 글라스 프릿의 전이온도(Tg)가 내려가게 되어 소결을 방해하게 되는 결과 제1 및 제2 전극층(131, 141)의 치밀도가 낮아지고, 상기 Cu 대비 0.149wt%를 초과하는 경우, 알칼리 금속 산화물에 의한 소결 조제의 역할이 제한되어 오히려 제1 및 제2 전극층(131, 141)의 치밀도가 낮아질 수 있다.
본 발명의 일 실시형태 및 다양한 실시예에 따른 도전성 페이스트를 사용하여 상기 제1 및 제2 전극층(131, 141)을 형성하는 경우, 상기 제1 및 제2 전극층은 금속 및 글라스를 포함하고, 상기 금속은 Cu를 포함하며, 상기 글라스는 알칼리 금속을 포함하는 산화물을 포함할 수 있다.
한편, 알칼리 금속의 종류는 특별히 제한되지 않는다. 다만, 상기 알칼리 금속이 Li 또는 K인 경우 Field strength를 낮춰 글라스의 젖음성을 향상시킬 수 있다. 또한 글라스에 알칼리 금속이 포함되는 경우 글라스의 네트워크 결합을 일부 끊게 되어 글라스의 전이온도(Tg)를 조절할 수 있다.
일 실시예에서, 상기 글라스는 Ba, Zn, 및 B 중 적어도 하나를 포함하는 산화물을 포함할 수 있다. 이에 따라 글라스의 내산성을 향상시켜 적층형 전자 부품의 내습 신뢰성 및 내산성을 향상시킬 수 있다. 한편, 내산성을 향상시키기 위해 상기 글라스가 Ba, Zn, 및 B 중 적어도 하나를 포함하는 산화물을 포함하는 경우 Cu 입자와의 젖음성이 낮기 때문에 글라스 성분끼리 뭉치는 현상이 발생하게 되며, 소성 후 제1 및 제2 전극층(131, 141)에 다량의 공극(pore)을 형성시키는 문제가 발생할 수 있다.
그러나 본 발명의 일 실시형태에 따르면, 상기 글라스는 알칼리 금속을 포함하는 산화물을 포함하며, 상기 알칼리 금속의 함량은 상기 Cu 대비 0.069wt% 이상 0.149wt% 이하를 만족하도록 함으로써 제1 및 제2 전극층(131, 141)의 치밀도를 향상시켜 공극(pore)의 형성을 억제할 수 있다. 따라서, 상기 글라스가 Ba, Zn, 및 B 중 적어도 하나를 포함하는 산화물을 포함하는 경우 본 발명의 일 실시형태에 따른 적층형 전자 부품의 내산성 및 내습 신뢰성 향상효과가 더욱 현저해질 수 있다.
제1 및 제2 전극층(131, 141)의 평균 두께는 특별히 제한되지 않는다. 다만 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 제1 및 제2 전극층(131, 141)의 평균 두께는 20㎛이하일 수 있다. 다만, 제1 및 제2 전극층(131, 141)의 두께가 5㎛ 미만인 경우에는 소결성을 확보하기 위해 글라스의 비중이 높아져 신뢰성이 저하될 우려가 있다.
따라서, 제1 및 제2 전극층(131, 141)의 평균 두께는 5㎛ 이상 20㎛ 이하일 수 있으며, 더 바람직하게는 7㎛ 이상 15㎛ 이하일 수 있다.
본 발명의 일 실시형태에 따르면, 알칼리 금속의 함량을 Cu 0.069wt% 이상 0.149wt% 이하로 조절하여 제1 및 제2 전극층(131, 141)의 치밀성을 확보할 수 있기 때문에, 제1 및 제2 전극층(131, 141)의 평균 두께가 20㎛ 이하인 경우에도 우수한 신뢰성을 확보할 수 있다.
도 13은 도 2의 P1영역 확대도이다.
도 13을 참조하면, 제1 전극층(131)의 평균 두께는 제3 방향 중심부에서 제1 및 제2 방향으로 절단한 단면을 관찰하여 측정될 수 있으며, 제3 면 또는 제4 면 상에 배치된 제1 방향으로 등간격인 5개 지점에서 측정한 제1 접속부(131a)의 제2 방향 크기를 평균한 값일 수 있다. 구체적으로, 바디의 폭 방향(제3 방향) 중심부에서 길이 방향(제2 방향) 및 두께 방향(제1 방향)으로 절단한 단면(L-T 단면)에서, 최하부에 배치된 내부 전극에서부터 최상부에 배치된 내부 전극(121)까지 제1 방향으로 균등한 간격을 가지는 5개 지점(P1, P2, P3, P4, P5)에서 제1 접속부(131a)의 제2 방향 크기의 평균값일 수 있으며, 제2 전극층(141)의 평균 두께 또한 마찬가지로 측정될 수 있다.
적층형 전자 부품(100)의 사이즈는 특별히 한정할 필요는 없다.
다만, 소형화 및 고용량화를 동시에 달성하기 위해서는 유전체층 및 내부 전극의 두께를 얇게 하여 적층수를 증가시켜야 하기 때문에, 1005 (길이Х폭, 1.0mmХ0.5mm) 이하의 사이즈를 가지는 적층형 전자 부품(100)에서 본 발명에 따른 신뢰성 및 단위 부피당 용량 향상 효과가 보다 현저해질 수 있다.
따라서, 제조 오차, 외부 전극 크기 등을 고려하면 적층형 전자 부품(100)의 길이가 1.1mm 이하이고, 폭이 0.55mm 이하인 경우, 본 발명에 따른 신뢰성 향상 효과가 보다 현저해질 수 있다. 여기서, 적층형 전자 부품(100)의 길이는 적층형 전자 부품(100)의 제2 방향 최대 크기를 의미하며, 적층형 전자 부품(100)의 폭은 적층형 전자 부품(100)의 제3 방향 최대 크기를 의미할 수 있다.
이하에서는 일 실시예에 따른 적층형 전자 부품(100`)에 대해 상세히 설명하되, 상술한 본 발명의 일 실시형태에 따른 적층형 전자 부품(100)과 중복되는 서술은 생략한다.
도 8을 참조하면, 일 실시예에 따른 적층형 전자 부품(100`)은, 상기 제1 전극층(131)은 상기 제3 면(3) 상에 배치되어 상기 제1 내부 전극(121)과 연결되는 제1 접속부(131a) 및 상기 제1 접속부로부터 상기 제1, 제2, 제5, 및 제6 면(1, 2, 5, 6)의 일부까지 연장되는 제1 밴드부(131b)를 포함하며, 상기 제2 전극층(141)은 상기 제4 면 상에 배치되어 상기 제2 내부 전극(122)과 연결되는 제2 접속부(141a) 및 상기 제2 접속부로부터 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되는 제2 밴드부(141b)를 포함하고, 상기 제1 밴드부의 끝단으로부터 상기 바디의 외표면 상의 일부로 연장되어 배치되는 제1 실링부(151); 및 상기 제2 밴드부의 끝단으로부터 상기 바디의 외표면 상의 일부로 연장되어 배치되는 제2 실링부(152); 를 포함할 수 있다.
일 실시예에 따른 적층형 전자 부품(100`)에 따르면, 제1 전극층은 상기 제1 전극층(131)은 상기 제3 면(3) 상에 배치되어 상기 제1 내부 전극(121)과 연결되는 제1 접속부(131a) 및 상기 제1 접속부로부터 상기 제1, 제2, 제5, 및 제6 면(1, 2, 5, 6)의 일부까지 연장되는 제1 밴드부(131b)를 포함하며, 상기 제2 전극층(141)은 상기 제4 면 상에 배치되어 상기 제2 내부 전극(122)과 연결되는 제2 접속부(141a) 및 상기 제2 접속부로부터 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되는 제2 밴드부(141b)를 포함할 수 있다.
상기 제1 및 제2 접속부(131a, 141a)는 제1 및 제2 내부 전극(121, 122)과 각각 직접적으로 접촉하여 전기적 도통을 확보하는 역할을 한다.
상기 제1 및 제2 밴드부(131b, 141b)는 각각 상기 제1 및 제2 접속부(131a, 141a)로부터 바디(110)의 제1, 제2, 제5, 및 제6 면(1, 2, 5, 6) 중 적어도 어느 한 면의 일부까지 연장되어 배치되어 실장성을 확보하고 적층형 전자 부품(100`)의 기계적 강도를 향상시키는 역할을 한다.
한편, 상기 제1 및 제2 밴드부(131b, 141b)는 바디의 상기 제1, 제2, 제5 및 제6 면상의 일부까지 연장되어 배치되므로 바디 상에 밴드부의 끝단이 배치될 수 있다. 이러한 제1 및 제2 밴드부(131b, 141b)의 끝단은 외부 수분 침투의 경로가 될 수 있으며, 도금시 도금액이 침투하는 주요 경로가 될 수 있다.
또한, 제1 및 제2 밴드부(131b, 141b)의 끝단으로 갈수록 제1 및 제2 밴드부(131b, 141b)의 두께는 점차 감소하므로 제1 및 제2 밴드부(131b, 141b)의 끝단은 외부 수분의 침투 및 도금액의 침식에 취약할 수 있다.
게다가, 제1 및 제2 전극층(131, 141)이 금속 및 글라스를 포함하는 소성 전극인 경우 제1 및 제2 전극층(131, 141)의 치밀성이 부족한 경우 외부 수분의 침투 및 도금액 침식에 더욱 취약할 수 있다.
도 9는 도 8의 III-III` 단면도이고, 도 10은 도 9의 P2영역 확대도이다.
도 9 및 도 10을 참조하면, 일 실시예에 따른 적층형 전자 부품(100`)은 상기 제1 전극층(131) 상에 배치되는 제1 도금층(132); 및 상기 제2 전극층(141) 상에 배치되는 제2 도금층(142); 을 포함하며, 상기 제1 도금층은 상기 제1 실링부(151)의 적어도 일부를 덮도록 배치되며, 상기 제2 도금층은 상기 제2 실링부(152)의 적어도 일부를 덮도록 배치될 수 있다.
도 12a 및 도 12b는 실링부의 형성 여부에 따라 도금층이 배치되는 형상을 주사전자현미경으로 관찰한 이미지이다.
도 12a는, 상기 제1 및 제2 밴드부(131b, 141b)의 끝단에 상기 제1 및 제2 실링부(151, 152)가 형성된 상태에서, 제1 및 제2 전극층(131, 141) 상에 제1 및 제2 도금층(132, 142)를 형성하는 경우에 해당한다.
도 12를 참조하면, 제1 및 제2 실링부(151, 152)가 도금액에 의해 전부 침식되기 전에 도금이 완료되는 경우 도금액은 제1 및 제2 밴드부(131b, 141b)의 끝단을 침식하지 않는다. 즉, 제1 및 제2 실링부(151, 152)에 의해 도금액이 제1 및 제2 밴드부(131b, 141b)의 끝단으로 침투되는 현상을 지연 및 완충시킬 수 있다.
따라서, 제1 및 제2 도금층(132, 142)은 제1 및 제2 밴드부(131b, 142b)가 바디(110)와 접하는 틈까지 연장되어 배치되지 않을 수 있다. 바꾸어 말하면, 상기 제1 도금층(132)은 상기 제1 실링부(151)의 적어도 일부를 덮도록 배치되며, 상기 제2 도금층(142)은 상기 제2 실링부(152)의 적어도 일부를 덮도록 배치될 수 있다.
이에 따라 제1 및 제2 실링부(151, 152)가 도금액이 제1 및 제2 밴드부(131b, 141b)와 바디(110) 사이의 틈으로 침투하는 현상을 완화 또는 억제하여 적층형 전자 부품(100`)의 내습 신뢰성 및 도금액에 대한 내산성을 향상시킬 수 있다.
반면에, 도 12b는 제1 및 제2 실링부(151, 152)가 형성되지 않은 상태에서 제1 및 제2 도금층(132b, 142)을 형성하는 경우에 해당하며, 제1 및 제2 도금층(131, 142)이 제1 및 제2 밴드부(131b, 141b)의 끝단에 직접적으로 형성되므로, 제1 및 제2 밴드부(131b, 141b)와 바디(110) 사이 틈으로 침투하는 현상을 억제하지 못하는 것을 확인할 수 있다.
제1 및 제2 실링부(151, 152)의 평균 길이(L1)의 하한은 특별히 제한되지 않으며, 외부 습기 또는 도금액이 바디(110)의 내부로 침투할 수 있는 경로를 차단할 수 있을 정도로 충분히 형성되는 것이 바람직하다.
한편, 제1 및 제2 실링부(151, 152)의 평균 길이(L1)는 5㎛ 이하인 것이 바람직하나 특별히 제한되는 것은 아니며, 제1 및 제2 전극층(131, 141)에 포함되는 글라스의 함량에 따라 달라질 수 있다.
한편, 제1 및 제2 실링부(151, 12)의 평균 길이(L1)는 제1 및 제2 방향(L-T) 단면을 1만 배율의 주사전자현미경(SEM)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 제2 실링부가 제1 내지 제4 사분면에서 존재할 수 있고, 상기 4개의 제1 및 2 실링부의 최대 길이를 측정하여 평균값을 측정할 수 있다. 또한, 제3 방향의 임의의 10개 지점에서 절단한 제1 및 제2 방향(L-T) 단면에서 제1 및 제2 실링부의 평균 길이(L1)를 측정함으로써 더욱 일반화할 수 있다.
도 11a 및 도 11b는 전극층의 밴드부 끝단에 형성된 실링부를 관찰한 이미지이다.
도 11a 및 11b는는 전극층에 포함되는 글라스가 알칼리 금속을 포함하는 산화물을 포함하는 경우로서, 제1 및 제2 밴드부(131b, 141b)의 끝단으로부터 상기 바디(110)의 외표면 상의 일부로 연장되어 배치되는 제1 및 제2 실링부(151, 152)가 형성되는 것을 확인할 수 있다.
제1 및 제2 실링부(151, 152)의 성분은 특별히 제한되지 않는다. 다만, 제1 및 제2 실링부(151, 152)는 제1 및 제2 전극층(131, 141)에 포함된 글라스 성분이 바디(110)의 표면으로 젖어 들어가며 형성될 수 있다.
따라서, 일 실시예에서는 상기 제1 및 제2 실링부(151, 152)는 상기 제1 및 제2 전극층(131, 141)에 포함된 글라스와 동일한 물질을 포함함으로써, 적층형 전자 부품(100`)의 내습 신뢰성 및 도금액에 대한 내산성을 향상시킬 수 있다.
(실시예)
Li2O 및 K2O를 첨가한 글라스 프릿에 Cu 입자, 유기 비히클을 혼합하여 도전성 페이스트를 제작하였다.
유전체층(111)과 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함하는 소성 후의 바디(110)에 소수 플라즈마 처리를 진행 한 후, 제작된 상기 페이스트를 정반위에 펼치고 상기 바디(110)의 외측에 상기 도전성 페이스트를 도포 및 건조하였다.
이후 650℃~900℃에서 상기 도전성 페이스트를 소성처리 하여 전극층(131, 141)을 형성하여 샘플을 제작하였다.
이후, 각 샘플을 Ni 도금액에 침적한 후 각 시험번호 별로 전극층(131, 141)형성된 공극(pore)의 개수를 측정하여 전극층의 치밀도를 확인하였다.
하기 표 1은 도전성 페이스트에 포함된 Cu 입자의 함량 및 알칼리 금속의 함량의 비율에 따른 소성 후 전극층에 형성된 공극(pore) 개수를 측정하여 치밀도를 평가한 것이다.
도 6a 및 도 6b는 알칼리 금속 산화물의 첨가 여부에 따른 전극층의 치밀도를 주사전자현미경으로 관찰한 이미지이다.
전극층에 형성된 공극(pore)의 개수는 0402 사이즈 샘플의 제1 방향 및 제3 방향(W-T)면을 500배의 배율에서 주사전자현미경(SEM)으로 촬영한 이미지를 ImageJ 프로그램을 이용하여 대비/밝기를 조절하여 상대적으로 어두운 부분의 개수를 측정하였다.
도 6a 및 6b를 참조하면, 도 6a에서는 글라스 프릿이 알칼리 금속을 포함하는 경우로서, 공극(어두운 부분)의 개수가 적음을 확인할 수 있으며, 도 6b에서는 글라스 프릿이 알칼리 금속을 포함하지 않는 경우로서, 공극(어두은 부분)의 개수가 도 6a 대비 증가함을 확인할 수 있다.
이때, 시험번호당 임의의 9개의 샘플에서 촬영한 이미지를 이용하여 동일한 방법으로 pore의 개수를 측정한 후 평균값을 취했다.
시험번호 Cu(g) Si(g) Li(g) K(g) 알칼리 금속(g) 포어 개수
1 100 0.52 0 0 0 250
2 100 0.54 0.07 0.05 0.12 188
3 100 0.55 0.09 0.07 0.16 47
4 100 0.57 0.13 0.10 0.23 5
5 100 0.59 0.17 0.13 0.30 23
6 100 0.60 0.20 0.15 0.35 38
7 100 0.65 0.32 0.24 0.57 53
8 100 0.72 0.52 0.39 0.91 162
9 100 1.02 1.31 0.99 2.30 1000
시험번호 1은 글라스 프릿이 알칼리 금속을 포함하지 않는 경우로서, 소성 후 전극층의 포어 개수가 250개로, 치밀한 전극층을 형성하지 못함을 확인할 수 있다.
시험번호 2는 글라스 프릿에 포함되는 알칼리 금속의 함량이 Cu 입자의 함량 대비 0.16wt% 미만인 경우로서, 소성 후 전극층의 포어 개수가 188개 이므로 치밀한 전극층을 형성하지 못함을 확인할 수 있다.
시험번호 3 내지 6은 글라스 프릿에 포함되는 알칼리 금속의 함량이 Cu 입자의 함량 대비 0.16wt% 이상 0.35wt% 이하인 경우로서, 소성 후 전극층의 포어 개수가 50개 미만이므로 치밀도가 우수함을 확인할 수 있다.
시험번호 7 내지 9는 글라스 프릿에 포함되는 알칼리 금속의 함량이 Cu 입자의 함량 대비 0.35wt%를 초과하는 경우로서, 소성 후 전극층의 포어 개수가 50개를 초과하므로 치밀도가 우수하지 않음을 확인할 수 있다.
도 7은 도전성 페이스트에 포함된 Cu 입자 대비 글라스 프릿에 포함된 알칼리 금속의 함량에 따른 소성 후 전극층의 포어 개수를 나타낸 그래프이다.
도 7을 참조하면, 상기 표 1의 결과와 같이 도전성 페이스트에 포함된 Cu 입자 대비 글라스 프릿에 포함된 알칼리 금속의 함량에 따라 소성 후 전극층의 포어 개수를 제어할 수 있음을 확인할 수 있다.
따라서, 본 발명의 일 실시형태에 따른 도전성 페이스트는 글라스 프릿에 포함되는 알칼리 금속의 함량을 Cu 입자의 함량 대비 0.16wt% 이상 0.35wt% 이하로 조절함으로써 소성 후 전극층에 형성되는 포어의 개수를 줄여 전극층의 치밀도를 향상시킬 수 있다.
더 바람직하게는 상기 알칼리 금속의 함량을 Cu 입자의 함량 대비 0.23wt% 이상 0.30 wt% 이하로 조절함으로써 소성 후 전극층에 형성되는 포어의 개수를 25개 미만으로 제어할 수 있으며, 이를 통해 전극층의 치밀도를 더욱 향상시킬 수 있다.
한편, 하기 표 2는 표 1의 시험번호 1 내지 9에 해당하는 샘플에 도금층을 형성하여 적층형 전자 부품을 제작한 후, 최종 제품에서 전극층에 포함된 Cu 대비 알칼리 금속의 함량을 측정한 것이다.
최종 제품에서, 전극층(131, 141)에 포함된 Cu 대비 알칼리 금속의 함량을 측정하는 방법은 특별히 제한되지 않는다. 예를 들어, 적층형 전자 부품(100)을 7ml의 염산에 넣어 180℃에서 1시간 처리하여 필터링 한 후, 유도 결합 플라즈마 질량 분석(ICP-MS, Inductively Coupled Plasma-Mass Spectrometry)을 통해 Cu 및 알칼리 금속의 함량(ppm)을 측정한 후, 이를 Cu 대비 알칼리 금속의 wt%로 환산할 수 있다.
시험번호 Cu(g) Li(g) K(g) 알칼리 금속(g) 포어 개수
1 100 0 0 0 250
2 100 0.033 0.017 0.050 188
3 100 0.046 0.023 0.069 47
4 100 0.066 0.033 0.098 5
5 100 0.086 0.043 0.129 23
6 100 0.099 0.050 0.149 38
7 100 0.165 0.083 0.248 53
8 100 0.264 0.132 0.396 162
9 100 0.660 0.330 0.990 1000
시험번호 1은 글라스가 알칼리 금속을 포함하지 않는 경우로서, 소성 후 전극층의 포어 개수가 250개이며, 전극층의 치밀도가 우수하지 않으므로, 적층형 전자 부품의 내습 신뢰성이 우수하지 않음을 확인할 수 있다.
시험번호 2는 글라스에 포함되는 알칼리 금속의 함량이 전극층에 포함되는 Cu 대비 0.069wt% 미만인 경우로서, 소성 후 전극층의 포어 개수가 188개 이며, 전극층의 치밀한 전극층을 형성하지 못하므로 적층형 전자 부품의 내습신뢰성이 우수하지 않음을 확인할 수 있다.
시험번호 3 내지 6은 글라스에 포함되는 알칼리 금속의 함량이 전극층에 포함되는 Cu 대비 0.069wt% 이상 0.149wt% 이하인 경우로서, 소성 후 전극층의 포어 개수가 50개 미만이고, 전극층의 치밀도가 우수하므로 적층형 전자 부품의 내습 신뢰성이 우수함을 확인할 수 있다.
시험번호 7 내지 9는 글라스에 포함되는 알칼리 금속의 함량이 전극층에 포함되는 Cu 대비 0.149wt%를 초과하는 경우로서, 소성 후 전극층의 포어 개수가 50개를 초과하며, 전극층의 치밀도가 우수하지 못하므로 적층형 전자 부품의 내습 신뢰성이 우수하지 않음을 확인할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 전극층은 금속 및 글라스를 포함하고, 상기 금속은 Cu를 포함하고, 상기 글라스는 알칼리 금속을 포함하는 산화물을 포함하며, 상기 알칼리 금속의 함량은 상기 Cu 대비 0.069wt% 이상 0.149wt% 이하로 조절함으로써 소성 후 전극층에 형성되는 포어의 개수를 25개 미만으로 제어할 수 있으며, 적층형 전자 부품의 내습 신뢰성을 향상시킬 수 있다.
또한, 본 개시에서 사용된 '일 실시예'라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일 실시예들은 다른 일 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일 실시예에서 설명된 사항이 다른 일 실시예에서 설명되어 있지 않더라도, 다른 일 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일 실시예에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일 실시예를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 100`: 적층형 전자 부품
110: 바디
111: 유전체층
112, 113: 커버부
114, 115: 마진부
121, 122: 제1 및 제2 내부 전극
130, 140: 제1 및 제2 외부 전극
131, 141: 제1 및 제2 전극층
132, 142: 제1 및 제2 도금층
131a, 141a: 제1 및 제2 접속부
131b, 141b: 제1 및 제2 밴드부
151, 152: 제1 및 제2 실링부

Claims (15)

  1. Cu 입자를 포함하는 도전성 분말; 및
    알칼리 금속을 포함하는 산화물을 포함하는 글라스 프릿; 을 포함하며,
    상기 알칼리 금속의 함량은 상기 Cu 입자 대비 0.16wt% 이상 0.35wt% 이하인
    도전성 페이스트.
  2. 제1항에 있어서,
    상기 글라스 프릿은 Si를 포함하는 산화물을 더 포함하며, 상기 Si의 함량은 상기 Cu 입자 대비 0.55wt% 이상 0.60wt% 이하인
    도전성 페이스트.
  3. 제1항에 있어서,
    상기 글라스 프릿은 Ba, Zn, 및 B 중 적어도 하나를 포함하는 산화물을 더 포함하는
    도전성 페이스트.
  4. 복수의 유전체층 및 상기 유전체층과 제1 방향으로 번갈아 배치되는 제1 및 제2 내부 전극을 포함하는 바디;
    상기 바디의 외측에 배치되어 상기 제1 내부 전극과 연결되는 제1 전극층; 및
    상기 바디의 외측에 배치되어 상기 제2 내부 전극과 연결되는 제2 전극층; 을 포함하며,
    상기 제1 및 제2 전극층은 금속 및 글라스를 포함하고,
    상기 금속은 Cu를 포함하고,
    상기 글라스는 알칼리 금속을 포함하는 산화물을 포함하며,
    상기 알칼리 금속의 함량은 상기 Cu 대비 0.069wt% 이상 0.149wt% 이하인
    적층형 전자 부품.
  5. 제4항에 있어서,
    상기 알칼리 금속은 Li 및 K 중 적어도 하나인
    적층형 전자 부품.
  6. 제4항에 있어서,
    상기 글라스는 Ba, Zn, 및 B 중 적어도 하나를 포함하는 산화물을 더 포함하는
    적층형 전자 부품.
  7. 제4항에 있어서,
    상기 제1 전극층 상에 배치되는 제1 도금층; 및
    상기 제2 전극층 상에 배치되는 제2 도금층; 을 포함하는
    적층형 전자 부품.
  8. 제4항에 있어서,
    상기 제1 및 제2 전극층의 평균 두께는 5㎛ 이상 20㎛이하인
    적층형 전자 부품.
  9. 제4항에 있어서,
    상기 바디는 상기 유전체층과 번갈아 배치되는 상기 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 용량 형성부 및 상기 용량 형성부의 상기 제1 방향 상면 및 하면에 배치되는 커버부를 포함하며,
    상기 커버부의 평균 두께는 15μm 이하인
    적층형 전자 부품.
  10. 제4항에 있어서,
    상기 유전체층의 평균 두께는 0.35㎛ 이하인
    적층형 전자 부품.
  11. 제4항에 있어서,
    상기 제1 및 제2 내부 전극의 평균 두께는 0.35㎛이하인
    적층형 전자 부품.
  12. 제4항에 있어서,
    상기 바디는 상기 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하고,
    상기 적층형 전자 부품의 상기 제2 방향 최대 크기는 1.1mm 이하이고, 상기 제3 방향 최대 크기는 0.55mm 이하인
    적층형 전자 부품.
  13. 제4항에 있어서,
    상기 바디는 상기 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하고,
    상기 제1 전극층은 상기 제3 면 상에 배치되어 상기 제1 내부 전극과 연결되는 제1 접속부 및 상기 제1 접속부로부터 상기 제1, 제2, 제5, 및 제6 면의 일부까지 연장되는 제1 밴드부를 포함하며,
    상기 제2 전극층은 상기 제4 면 상에 배치되어 상기 제2 내부 전극과 연결되는 제2 접속부 및 상기 제2 접속부로부터 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되는 제2 밴드부를 포함하고,
    상기 제1 밴드부의 끝단으로부터 상기 바디의 외표면 상의 일부로 연장되어 배치되는 제1 실링부; 및
    상기 제2 밴드부의 끝단으로부터 상기 바디의 외표면 상의 일부로 연장되어 배치되는 제2 실링부; 를 포함하는
    적층형 전자 부품.
  14. 제13항에 있어서,
    상기 제1 전극층 상에 배치되는 제1 도금층; 및
    상기 제2 전극층 상에 배치되는 제2 도금층; 을 포함하며,
    상기 제1 도금층은 상기 제1 실링부의 적어도 일부를 덮도록 배치되며, 상기 제2 도금층은 상기 제2 실링부의 적어도 일부를 덮도록 배치되는
    적층형 전자 부품.
  15. 제13항에 있어서,
    상기 제1 및 제2 실링부는 상기 글라스와 동일한 물질을 포함하는
    적층형 전자 부품.
KR1020220049804A 2022-04-22 2022-04-22 도전성 페이스트 및 적층형 전자 부품 KR20230150442A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220049804A KR20230150442A (ko) 2022-04-22 2022-04-22 도전성 페이스트 및 적층형 전자 부품
US18/072,913 US20230343514A1 (en) 2022-04-22 2022-12-01 Conductive paste and multilayer electronic component
JP2022193811A JP2023160719A (ja) 2022-04-22 2022-12-02 導電性ペースト及び積層型電子部品
CN202310189026.4A CN116936257A (zh) 2022-04-22 2023-02-28 导电膏和多层电子组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220049804A KR20230150442A (ko) 2022-04-22 2022-04-22 도전성 페이스트 및 적층형 전자 부품

Publications (1)

Publication Number Publication Date
KR20230150442A true KR20230150442A (ko) 2023-10-31

Family

ID=88385254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220049804A KR20230150442A (ko) 2022-04-22 2022-04-22 도전성 페이스트 및 적층형 전자 부품

Country Status (4)

Country Link
US (1) US20230343514A1 (ko)
JP (1) JP2023160719A (ko)
KR (1) KR20230150442A (ko)
CN (1) CN116936257A (ko)

Also Published As

Publication number Publication date
JP2023160719A (ja) 2023-11-02
US20230343514A1 (en) 2023-10-26
CN116936257A (zh) 2023-10-24

Similar Documents

Publication Publication Date Title
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
CN104517730A (zh) 多层陶瓷电容器及具有该多层陶瓷电容器的板
US20130148261A1 (en) Conductive paste for external electrode, multilayer ceramic electronic component using the same, and method of manufacturing the same
US11062847B2 (en) Capacitor component and method for manufacturing the same
KR20190121148A (ko) 적층형 커패시터
KR20220052164A (ko) 적층형 전자 부품
KR102624876B1 (ko) 적층형 전자 부품
US11664164B2 (en) Multilayer electronic component
KR20230104447A (ko) 적층형 전자 부품
KR101813284B1 (ko) 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품
KR20230102525A (ko) 적층형 전자 부품
KR20230150442A (ko) 도전성 페이스트 및 적층형 전자 부품
KR20220068567A (ko) 적층형 전자 부품
KR20190116181A (ko) 적층형 전자 부품
KR20190116167A (ko) 적층형 전자 부품
US12073998B2 (en) Multilayer electronic component
EP4415012A1 (en) Multilayer electronic component
KR102441653B1 (ko) 세라믹 전자 부품
US11735367B2 (en) Multilayer electronic component
KR102449365B1 (ko) 세라믹 전자 부품
US20240212935A1 (en) Multilayer electronic component
US20240161976A1 (en) Multilayer electronic component
KR20240102406A (ko) 적층형 전자 부품
KR20230124372A (ko) 적층 세라믹 커패시터
KR20230103349A (ko) 적층형 전자 부품