WO2006137415A1 - 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム - Google Patents

半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム Download PDF

Info

Publication number
WO2006137415A1
WO2006137415A1 PCT/JP2006/312355 JP2006312355W WO2006137415A1 WO 2006137415 A1 WO2006137415 A1 WO 2006137415A1 JP 2006312355 W JP2006312355 W JP 2006312355W WO 2006137415 A1 WO2006137415 A1 WO 2006137415A1
Authority
WO
WIPO (PCT)
Prior art keywords
image
analysis
layout
defect
superimposed
Prior art date
Application number
PCT/JP2006/312355
Other languages
English (en)
French (fr)
Inventor
Masahiro Takeda
Kazuhiro Hotta
Original Assignee
Hamamatsu Photonics K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics K.K. filed Critical Hamamatsu Photonics K.K.
Priority to EP06767014.1A priority Critical patent/EP1901080B1/en
Priority to KR1020077024956A priority patent/KR101277407B1/ko
Publication of WO2006137415A1 publication Critical patent/WO2006137415A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Definitions

  • the present invention relates to a semiconductor failure analysis apparatus for analyzing a failure of a semiconductor device.
  • Patent Document 1 Japanese Patent Laid-Open No. 2003-86689
  • Patent Document 2 Japanese Patent Laid-Open No. 2003-303746
  • the present invention has been made to solve the above problems, and a semiconductor failure analysis apparatus and semiconductor failure analysis capable of efficiently analyzing a failure of a semiconductor device using an observation image.
  • the purpose is to provide a method, a semiconductor failure analysis program, and a semiconductor failure analysis system.
  • a semiconductor failure analysis apparatus for analyzing defects using an observation image of a vise, (1) inspection information acquisition means for acquiring inspection information including at least a pattern image that is a normal observation image of a semiconductor device as an observation image (2) layout information acquisition means for acquiring layout information including a layout image of a semiconductor device, (3) failure analysis means for analyzing a defect of a semiconductor device with reference to the observation image, (4 And (5) information display control means for displaying information on the analysis of the failure of the semiconductor device on the display means, and (5) the information display control means displays a pattern image and a layout image as an image of the semiconductor device to be displayed on the display means.
  • the superimposed image generation means for generating the superimposed image and the layout image transmittance for the pattern image in the superimposed image are set. And having a transparently rate setting means.
  • a semiconductor failure analysis method is a semiconductor failure analysis method for analyzing a failure using an observation image of a semiconductor device, and (a) a pattern which is at least a normal observation image of a semiconductor device
  • An inspection information acquisition step for acquiring inspection information including an image as an observation image
  • a layout information acquisition step for acquiring layout information including a layout image of the semiconductor device
  • a semiconductor device with reference to the observation image for analyzing the failure of the chair;
  • an information display step for displaying information on the analysis of the failure of the semiconductor device on the display means; and (e) a pattern as an image of the semiconductor device to be displayed on the display means.
  • a semiconductor failure analysis program is a program for causing a computer to execute a semiconductor failure analysis for analyzing a failure using an observation image of a semiconductor device, and (a) at least a semiconductor device (B) Layout information acquisition processing for acquiring layout information including a layout image of a semiconductor device, (c) A defect analysis process for analyzing a defect of a semiconductor device with reference to the observed image, and (d) information for displaying information on the analysis of the defect of the semiconductor device on a display means (E) a superimposed image generation process for generating a superimposed image by superimposing a pattern image and a layout image as a semiconductor device image to be displayed on the display means; and (f) a layout image for the pattern image in the superimposed image. It is characterized by causing a computer to execute a transmittance setting process for setting a transmittance.
  • the transmittance of the layout image is made variable with respect to the pattern image, and the transmittance is set to a desired value to superimpose the images.
  • each of the pattern image, the layout image, and their overlap can be easily confirmed by appropriately setting the transmittance. Therefore, it is possible to reliably and efficiently analyze the defect of the semiconductor device using the observation image.
  • the pattern image and the layout image are associated with each other as described above, so that the defect observation is the same as the pattern image.
  • An image can also be associated with a layout image.
  • a semiconductor failure analysis system includes the above-described semiconductor failure analysis device, inspection information supply means for supplying inspection information to the semiconductor failure analysis device, and a layout for the semiconductor failure analysis device. It is characterized by comprising layout information supply means for supplying information and display means for displaying information on the analysis of the failure of the semiconductor device. According to the semiconductor failure analysis system having such a configuration, as described above, it is possible to reliably and efficiently analyze a failure of a semiconductor device using an observation image. The invention's effect
  • a superimposed image in which a pattern image and a layout image are superimposed is displayed.
  • the pattern image, the layout image, and the overlap thereof are generated by making the transmittance of the layout image variable with respect to the pattern image and superimposing the image with the transmittance set to a desired value. It can be easily confirmed by setting the transmittance appropriately. Therefore, it is possible to reliably and efficiently analyze the defect of the semiconductor device using the observation image.
  • FIG. 1 is a block diagram showing a configuration of an embodiment of a failure analysis system including a semiconductor failure analysis apparatus.
  • FIG. 2 is a block diagram showing a specific configuration of the semiconductor failure analysis apparatus shown in FIG. 1.
  • FIG. 3 is a diagram schematically showing a semiconductor failure analysis method.
  • FIG. 4 is a schematic diagram showing an example of an image of a semiconductor device displayed on a display device.
  • FIG. 5 is a schematic diagram showing another example of an image of a semiconductor device displayed on the display device.
  • FIG. 6 is a schematic diagram showing another example of an image of a semiconductor device displayed on the display device.
  • FIG. 7 is a diagram schematically showing acquisition of a defect observation image.
  • FIG. 8 is a configuration diagram showing an example of a semiconductor inspection apparatus.
  • FIG. 9 is a configuration diagram showing a side force of the semiconductor inspection apparatus shown in FIG.
  • FIG. 10 is a block diagram showing an example of an analysis window displayed on the display device.
  • FIG. 11 is a configuration diagram showing an example of an operation screen displayed in the analysis operation area.
  • FIG. 12 is a block diagram showing another example of the operation screen displayed in the analysis operation area
  • FIG. 13 is a configuration diagram showing another example of the operation screen displayed in the analysis operation area.
  • FIG. 14 is a configuration diagram showing an example of a display window displayed on the display device.
  • 1 ... Semiconductor failure analysis system, 10 ... Semiconductor failure analysis device, 11 ... Inspection information acquisition unit, 12 ... Layout information acquisition unit, 13 ... Failure analysis unit, 131 ... Area setting unit, 132 Network information analysis unit 133 Position adjustment unit 134 Additional analysis information acquisition unit 14
  • Analysis screen display control unit 141 Superimposed image generation unit 142 First transmission rate setting unit 143 ... second transmittance setting unit, 144 ... analysis screen generation unit, 15 ... layout image display control unit, 20 ... inspection information supply device, 20A ... semiconductor inspection device, 21 ...
  • observation unit 22 ⁇ Control unit, 23... Inspection information processing unit, 24 ⁇ Display device, 30 ⁇ Layout information supply device, 40 ⁇ Display device, 45 ⁇ Input device, p l ... Pattern image, P2 ... Defective observation image, ⁇ 3 ⁇ Layout image, ⁇ 4 ⁇ Emission image, P5 to OBIRCH image, P6 to P8 ... Superimposed image, ⁇ 1 to ⁇ 6 ⁇ Emission area B1 ⁇ : ⁇ 6 ... analysis area, C1 ⁇ C4 "'net.
  • FIG. 1 is a block diagram schematically showing a configuration of an embodiment of a failure analysis system including a semiconductor failure analysis apparatus according to the present invention.
  • This failure analysis system 1 is for analyzing a semiconductor device as an object of analysis and using the observed image, and includes a semiconductor failure analysis device 10, an inspection information supply device 20, and an outside layer information supply device. 30, a display device 40, and an input device 45.
  • a semiconductor failure analysis apparatus 10 and the failure analysis system 1 will be described together with a semiconductor failure analysis method.
  • the semiconductor failure analysis device 10 is an analysis device for inputting data necessary for failure analysis of a semiconductor device and executing analysis processing of the failure.
  • the defect analysis apparatus 10 includes an inspection information acquisition unit 11, a layout information acquisition unit 12, a defect analysis unit 13, an analysis screen display control unit 14, and a layout image display control unit 15. .
  • the defect analysis apparatus 10 is connected with a display apparatus 40 for displaying information related to defect analysis and an input apparatus 45 used for inputting instructions and information necessary for defect analysis.
  • Data used for defect analysis performed in the defect analysis apparatus 10 is inspection information. Obtained by the obtaining unit 11 and the layout information obtaining unit 12.
  • the inspection information acquisition unit 11 includes a pattern image P1 that is a normal observation image of a semiconductor device, and a defect observation image P2 that includes reaction information resulting from a defect obtained by performing a defect inspection. (Inspection information acquisition step). Further, the outside layer information acquisition unit 12 acquires layout information including a layout image P3 indicating the configuration of a net or the like in the semiconductor device (layout information acquisition step).
  • an inspection information supply device 20 is connected to the inspection information acquisition unit 11, and inspection information such as the pattern image P 1 and the defect observation image P 2 is transferred from the supply device 20 to the acquisition unit 11. Have been supplied.
  • the inspection information supply device 20 for example, an emission microscope device can be used.
  • the defect observation image P2 is a light emission image.
  • An OBIRCH device can be used as the inspection information supply device 20.
  • the defect observation image P2 is an OBIRCH image.
  • other types of semiconductor inspection devices may be used as the supply device 20.
  • the inspection information supply apparatus 20 stores those image data.
  • a data storage device is used.
  • the data storage device in this case may be provided inside the failure analysis device 10 or may be an external device. Such a configuration is useful when the observation image is first taken by the semiconductor inspection apparatus and the software of the defect analysis apparatus 10 is executed on another computer. In this case, it is possible to share the work of failure analysis without occupying the semiconductor inspection device.
  • the images Pl and P2 are acquired with the semiconductor device mounted on the stage. The For this reason, both images are acquired as images aligned with each other.
  • a layout information supply device 30 is connected to the layout information acquisition unit 12 via a network, and layout information such as a layout image P3 is supplied from the supply device 30 to the acquisition unit 12.
  • layout information supply device 30 for example, a layout image can be obtained from design information such as arrangement of elements and nets (wirings) constituting a semiconductor device. You can use the workstation that starts the CAD software of the layout viewer that generates image P3!
  • the defect analysis apparatus 10 communicates with the layout information supply apparatus 30 as necessary. It is preferable to use a configuration to go and obtain information. Alternatively, it may be configured to read information from the layout information acquisition unit 12 together with the layout image P3!
  • the failure analysis apparatus 10 is provided with a layout image display control unit 15.
  • This layout image display control unit 15 is configured by image transfer software, for example, an X terminal, and separately from the display of the superimposed image by the analysis screen display control unit 14 described later, the layout image P3 drawn in the layout information supply device 30 Is displayed on a predetermined display window or the like of the display device 40 (layout image display step). Thereby, the efficiency of failure analysis using the images P1 to P3 can be improved.
  • a layout image display control unit 15 may be omitted if unnecessary.
  • the defect analysis unit 13 is an analysis unit that analyzes all defects of the semiconductor device with reference to the defect observation image P2 (defect analysis step).
  • the defect analysis unit 13 refers to other inspection information from the inspection information supply device 20 or layout information from the layout information supply device 30 in addition to the defect observation image P2 as necessary.
  • the defect analysis unit 13 may analyze the defect of the semiconductor device with reference to the observation image.
  • the analysis screen display control unit 14 is information display control means for causing the display device 40 to display information about the analysis of the failure of the semiconductor device (information display step).
  • Information displayed on the display device 40 by the analysis screen display control unit 14 includes, for example, an image of the semiconductor device to be analyzed, analysis conditions in the failure analysis performed on the semiconductor device, and the failure analysis unit 13. There are analysis results of defects in semiconductor devices.
  • FIG. 2 shows a specific configuration of a part of the semiconductor failure analysis apparatus 10 shown in FIG. FIG.
  • specific configurations of the failure analysis unit 13 and the analysis screen display control unit 14 in the failure analysis apparatus 10 will be described.
  • the failure analysis unit 13 includes an area setting unit 131 and a net information analysis unit 132.
  • FIG. 3 is a diagram schematically showing a failure analysis method executed by the region setting unit 131 and the net information analysis unit 132.
  • the region setting unit 131 is a setting unit that sets an analysis region corresponding to reaction information in the image P2 with reference to the defect observation image P2 for the semiconductor device to be analyzed.
  • the defect observation image P2 a light emission image acquired by an emission microscope apparatus is considered.
  • the region setting unit 131 sets six analysis regions B1 to B6 corresponding to the light emitting regions, as shown in FIG.
  • the analysis area is set manually according to an operator input from the input device 45 using a keyboard or a mouse.
  • the area setting unit 131 may be automatically configured.
  • the shape of the analysis region to be set is not particularly limited, but it is preferable to set it to a rectangular shape as shown in FIG. In setting the analysis area, it is preferable to set the analysis area wider than the reaction area in the defect observation image P2 in consideration of the positional accuracy of the stage on which the semiconductor device is placed at the time of inspection.
  • the net information analysis unit 132 analyzes a plurality of nets (wirings) included in the layout of the semiconductor device with reference to the analysis region set by the region setting unit 131. Specifically, for a plurality of nets, nets that pass through the analysis region are extracted. In addition, when multiple analysis areas are set, the number of passes through the analysis area of the extracted net is acquired.
  • nets C1 to C6 that pass through the analysis region are compared to the six analysis regions B1 to B6 set by the region setting unit 131.
  • C4 has been extracted.
  • net C1 has the number of passes through the analysis area.
  • Net C2 which has the largest number of three times, has two passes, and nets C3 and C4 have one pass each.
  • a position adjustment unit 133 is provided in response to the fact that the inspection information acquisition unit 11 acquires the pattern image P1 in addition to the defect observation image P2. Yes.
  • the position adjustment unit 133 refers to the pattern image P1 and the layout image P3, and positions the observation image from the inspection information supply device 20 including at least the non-turn image P1 and the layout image P3 from the layout information supply device 30.
  • Align Positioning step. For this alignment, for example, a method can be used in which three appropriate points are specified in the pattern image P1, and three corresponding points are specified in the layout image P3, and the alignment is performed from these coordinates.
  • the defect analysis unit 13 is provided with an additional analysis information acquisition unit 134.
  • the additional analysis information acquisition unit 134 acquires, from an external device, additional analysis information on a semiconductor device failure obtained by an analysis method different from the analysis method described above by the region setting unit 131 and the net information analysis unit 132. To do.
  • the acquired additional analysis information is referred to together with the analysis result obtained by the net information analysis unit 132.
  • the analysis screen display control unit 14 includes a superimposed image generation unit 141, a first transmittance setting unit 142, a second transmittance setting unit 143, and an analysis screen generation unit 144.
  • 4 to 6 are schematic diagrams illustrating examples of semiconductor device images generated by the superimposed image generation unit 141 and displayed on the display device 40, respectively.
  • Information such as images necessary for failure analysis in the failure analysis device 10 or information obtained as an analysis result is displayed on the display device 40 as an analysis screen by the analysis screen display control unit 14 as necessary. Is done.
  • the superimposed image generation unit 141 performs half-processing. As the conductor device image, a superimposed image (overlay image) is generated by superimposing the pattern image P1 and the layout image P3 (superimposed image generation step). And this superimposed image power failure analysis! It is displayed on the display device 40 as all information.
  • FIG. 4 is a diagram illustrating an example of a superimposed image generated by the superimposed image generation unit 141.
  • FIG. 4 (a) illustrates an image superimposing method
  • FIG. 4 (b) illustrates a generated superimposed image.
  • a superimposed image P6 is generated by superimposing a layout image P3 and a light emission image P4, which is a defect observation image P2, in this order on the pattern image P1.
  • the defect observation image P2 is not limited to the light emission image P4, and other defect observation images P2 such as an OBIRCH image P5 may be used.
  • the OBIRCH image P5 may be further superimposed together with the light emission image P4.
  • the layout image P3 may be superimposed on the pattern image P1 to form a superimposed image.
  • a first transmittance setting unit 142 and a second transmittance setting unit 143 are further provided for the superimposed image generation unit 141.
  • the first transmittance setting unit 142 is a transmittance setting means for setting the transmittance of the layout image P3 with respect to the pattern image P1 in the superimposed image P6 (transmittance setting step).
  • the second transmittance setting unit 143 is second transmittance setting means for setting the transmittance of the defect observation image P2 with respect to the pattern image P1 and the layout image P3 in the superimposed image P6 (second transmittance setting). Step).
  • FIG. 5 is a diagram showing another example of the superimposed image generated by the superimposed image generation unit 141.
  • FIG. 5 (a) shows an image superimposing method
  • FIG. 5 (b) is generated.
  • a superimposed image is shown.
  • a superimposed image P7 is generated by superimposing the pattern image Pl, the layout image P3, and the defect observation image P2 as in the image example of FIG.
  • the first transmittance setting unit 142 sets the transmittance of the layout image P3 superimposed on the lower pattern image P1 to 50%! /
  • FIG. 6 is a diagram showing still another example of the superimposed image generated by the superimposed image generation unit 141.
  • FIG. 6 (a) shows an image superimposing method
  • FIG. 6 (b) shows a generation.
  • the superimposed image is shown.
  • the pattern image P1 is not shown.
  • the pattern image Pl, the layout image P3, and the defect observation image P2 are superimposed.
  • the superimposed image P8 is generated.
  • the second transmittance setting unit 144 sets the transmittance of the defect observation image P2 superimposed on the lower pattern image P1 and layout image P3 to 50%. is doing.
  • the setting of the image transmittance in the first transmittance setting unit 142 and the second transmittance setting unit 143 is based on an operator input from the input device 45 using a keyboard or a mouse. Accordingly, manual operation is preferable.
  • the transmittance setting units 142 and 143 may be automatically configured according to predetermined conditions.
  • the analysis screen display control unit 14 may cause the display device 40 to display the analysis result of the failure of the semiconductor device by the failure analysis unit 13 as necessary.
  • the display of such an analysis result for example, there is a configuration in which information is displayed based on the net extracted by the net information analysis unit 132 and the number of times the net has passed through the analysis area.
  • Such an analysis result may be displayed as an image including an analysis region and a net, for example, as shown in FIG. 3 (c), or the extracted net name and the analysis of the net may be displayed. It may be displayed by a net list that lists the count of the number of times the area has passed.
  • the extracted net may be highlighted on the layout image as shown in FIG.
  • various display methods can be used, such as changing the color of the analysis area through which the net passes.
  • the analysis screen display control unit 14 shown in FIG. 2 further includes an analysis screen generation unit 144.
  • the analysis screen generation unit 144 is a generation unit that generates an analysis screen (for example, an analysis window screen) including information on the failure analysis of the semiconductor device as a screen to be displayed on the display device 40 (analysis screen generation step). .
  • the analysis screen displayed on the display device 40 will be specifically described later.
  • a pattern image P1 obtained as an observation image by a semiconductor inspection apparatus and a network of semiconductor devices are analyzed for a semiconductor device to be analyzed.
  • the superimposed image generation unit 141 of the analysis screen display control unit 14 a superimposed image in which the pattern image P 1 and the layout image P 3 are superimposed is generated and displayed on the display device 40.
  • the superimposed image by the pattern image and the layout image it becomes easy to execute the defect analysis while associating the observation image with the layout image, and the efficiency is improved.
  • the failure analysis of the semiconductor device executed by the failure analysis apparatus 10 it may be necessary to perform the analysis while associating the observation image such as the noturn image P1 with the layout image P3.
  • the superimposed image generated as described above it becomes easy to execute the failure analysis while associating the observation image with the layout image P3, and the efficiency can be improved.
  • the transmittance of the layout image P3 is variable with respect to the pattern image P1, and the transmittance is set to a desired value by the first transmittance setting unit 142, so that the image is superimposed. It is carried out.
  • each of the information about the pattern image P1, the information about the layout image P3, and the information about their overlap (correspondence) is appropriately set to the transmittance. It can be easily confirmed by setting or changing. Therefore, by using the above-described superimposed image, it is possible to reliably and efficiently analyze the defect of the semiconductor device using the observation image.
  • defect observation image P2 When the defect observation image P2 is acquired together with the pattern image P1 as the observation image, the pattern image P1 and the layout image P3 are associated with each other as described above to observe the same as the non-turn image P1.
  • the defect observation image P2 which is an image that is aligned with each other, can also be associated with the layout image P3 at the same time.
  • defect analysis using a physical analyzer that uses an electron beam or ion beam for example, defect analysis using a transmission electron microscope
  • defect observation is performed only by superimposing the pattern image P1 and the layout image P3. Is possible.
  • the defect analysis system 1 including the semiconductor defect analysis apparatus 10, the inspection information supply apparatus 20, the layout information supply apparatus 30, and the display apparatus 40, the observation image is used.
  • Semiconductor device failure analysis can be performed reliably and efficiently A semiconductor failure analysis system is realized.
  • the pattern image P1 and the layout image P3 and the defect observation image P2 are further superimposed to form a superimposed image P6.
  • the defect observation image P2 is superimposed on the pattern image P1 and the layout image P3, and the transmittance of the defect observation image P2 is made variable with respect to the pattern image P1 and the layout image P3. 2
  • the transmittance setting unit 143 By setting the transmittance to a desired value by the transmittance setting unit 143 and performing image superimposition, each of the information about each of the images P1 to P3 and their overlap (correspondence) is converted to the transmittance.
  • Appropriate settings or changes make it easy to confirm and improve the efficiency of defect prayer. For example, if such a superimposed image is used, it is possible to easily confirm where the abnormal part (for example, the light emission part in the light emission image) in the defective observation image P2 is positioned on the layout of the semiconductor device.
  • the pattern image P1 which is a normal observation image of a semiconductor device, is an image that normally has no pixels that can be handled as transparent elements.
  • the layout image P3 has fewer pixels that can be handled as transparent elements due to the layout configuration that has many nets, but there are pixels that can be handled as transparent elements to some extent due to the regularity of the layout. . Therefore, by generating a superimposed image with the pattern image P1 as the lower side and the layout image P3 as the upper side as described above, the lower pattern image P1 is recognized through the pixels that can be handled as transparent elements in the layout image P3. Is possible.
  • the pattern image P1 and the layout image P3 and the defect observation image P2 are superimposed, it is preferable to superimpose the defect observation image P2 on the noturn image P1 and the layout image P3. That is, in the defect observation image P2 such as the light emission image P4 and the OBIRCH image P5, the arrangement of data pixels is usually local, and there are more pixels that can be handled as transparent elements than the pattern image P1 and the layout image P3. Therefore, by generating a superimposed image with the pattern image P1 and the layout image P3 on the lower side and the defect observation image P2 on the upper side as described above, the pattern image Pl, the defect observation image P2, and the layout image P3 can be compared with each other. versus Easy attachment and the like.
  • the order of superimposing the images P1 to P3 in such a superimposed image is not limited to the order described above, and various settings may be made according to the specific characteristics of each image. It's okay.
  • Each RGB color element at the point p ′ of the superimposed image P8 is as follows, where T is the transmittance of the defective observation image P2 with respect to the layout image P3, and T is represented by the error elements 3 ⁇ 4 ⁇ , g, b.
  • an analysis region is set corresponding to the reaction information caused by the failure in the failure observation image ⁇ 2, and analysis is performed in each net constituting the semiconductor device. Defect analysis is performed by extracting nets that pass through the area. In this case, by setting the analysis area appropriately, it is possible to estimate a net with a high possibility of failure (suspected bad net) by the net passing through the analysis area, and to efficiently execute the failure analysis.
  • various methods other than this method may be used. In general, the defect analysis unit 13 may analyze the defect of the semiconductor device with reference to the observation image.
  • reaction information resulting from the defect in defect observation image ⁇ 2 is not limited to the case where the reaction part itself is a defective part. It is preferable to use an analysis method that takes this into consideration, since a part where a reaction occurs due to a defective part (for example, a defective net) is included.
  • the defect observation image P2 in FIG. 3A for example, another observation image such as an OBIRCH image as described above may be used.
  • an image obtained by one observation under a single condition can be used, but not limited thereto, for example, as shown in FIG. 7, the image acquired under the first condition.
  • the defect observation image shown in Fig. 7 (c) is a superposition of the defect observation image in Fig. 7 (a) and the defect observation image in Fig. 7 (b) acquired under a second condition different from the first condition. Can be used!
  • the observation position is changed from the first condition (for example, defect observation is performed). There may also be changes in the position and range of the image. In such a case, as shown in FIG. 7 (f), it is preferable to superimpose images in consideration of the observation position change information.
  • the analysis result obtained under the first condition may be stored in a storage means, and the analysis result obtained under the second condition may be added. By performing these operations a number of times, the efficiency and accuracy of failure analysis can be improved, for example, by making the distribution of the passage frequency of the net remarkable.
  • the position adjustment unit 133 of the defect analysis unit 13 is configured to perform image alignment with reference to the pattern image P1 and the layout image P3. .
  • the position adjustment unit 133 of the defect analysis unit 13 is configured to perform image alignment with reference to the pattern image P1 and the layout image P3. .
  • the superimposed image of the pattern image P1 and the layout image P3 described above is also useful for performing this alignment.
  • the defect observation image P2 is acquired together with the pattern image P1 as the observation image
  • the pattern image P1 is acquired in a state of being aligned with the defect observation image P2. Matching is valid.
  • the additional analysis information acquisition unit 134 of the failure analysis unit 13 performs additional processing for the failure of the semiconductor device obtained by another analysis method.
  • the additional analysis information for example, suspected bad net information Yes.
  • the accuracy of semiconductor device failure analysis can be further improved.
  • the processing corresponding to the failure analysis method executed in the semiconductor failure analysis apparatus 10 shown in FIG. 1 can be realized by a semiconductor failure analysis program for causing a computer to execute semiconductor failure analysis.
  • the failure analysis apparatus 10 includes a CPU that operates each software program necessary for semiconductor failure analysis processing, a ROM that stores the above software programs, and a RAM that temporarily stores data during program execution. And can be configured by In such a configuration, the above-described failure analysis apparatus 10 can be realized by executing a predetermined failure analysis program by the CPU.
  • the above-described program for causing the CPU to execute each process for analyzing a semiconductor failure can be recorded on a computer-readable recording medium and distributed.
  • a recording medium executes or stores a magnetic medium such as a hard disk and a flexible disk, an optical medium such as a CD-ROM and a DVD-ROM, a magneto-optical medium such as a floppy disk, or a program instruction.
  • Specially arranged hardware devices such as RAM, ROM, and semiconductor non-volatile memory are included.
  • FIG. 8 is a configuration diagram showing an example of a semiconductor inspection apparatus applicable as the inspection information supply apparatus 20 shown in FIG.
  • FIG. 9 is a configuration diagram showing the semiconductor inspection apparatus shown in FIG. 8 from the side.
  • the semiconductor inspection apparatus 20A includes an observation unit 21 and a control unit 22.
  • a semiconductor device S to be inspected (an analysis target by the defect analysis apparatus 10) is placed on a stage 218 provided in the observation unit 21. Further, in this configuration example, a test fixture 219 for applying an electrical signal or the like necessary for failure analysis to the semiconductor device S is installed. For example, the semiconductor device S is disposed so that the back surface thereof faces the objective lens 220.
  • the observation unit 21 includes a high-sensitivity camera 210 installed in the B sound box, a laser scanning optical system (LSM) unit 212, optical systems 222 and 224, an XYZ stage 2 And 15.
  • the camera 210 and the LSM unit 212 are image acquisition means for acquiring an observation image (pattern image Pl, defect observation image P2) of the semiconductor device S.
  • the optical system 222, 224 and the objective lens 220 provided on the semiconductor device S side of the optical system 222, 224 are for guiding an image (optical image) from the semiconductor device S to an image acquisition unit.
  • a light guide optical system is configured.
  • a plurality of objective lenses 220 each having a different magnification are installed so as to be switchable.
  • the test fixture 219 is an inspection means for performing an inspection for defect analysis of the semiconductor device S.
  • the LSM unit 212 also has a function as an inspection unit in addition to the function as the image acquisition unit described above.
  • the optical system 222 is a camera optical system that guides light from the semiconductor device S incident through the objective lens 220 to the power camera 210.
  • the camera optical system 222 has an imaging lens 222 a for forming an image enlarged by the objective lens 220 at a predetermined magnification on a light receiving surface inside the camera 210.
  • a beam splitter 224a of the optical system 224 is interposed between the objective lens 220 and the imaging lens 222a.
  • the high sensitivity camera 210 for example, a cooled CCD camera or the like is used.
  • light from the semiconductor device S to be analyzed for defects is guided to the camera 210 through an optical system including the objective lens 220 and the camera optical system 222. Then, an observation image such as the pattern image P1 of the semiconductor device S is acquired by the camera 210. It is also possible to obtain a light emission image that is a defect observation image P2 of the semiconductor device S. In this case, the light generated from the semiconductor device S with the voltage applied by the test fixture 219 is guided to the camera 210 via the optical system, and a light emission image is acquired by the camera 210.
  • the LSM unit 212 includes a laser light introducing optical fiber 212a for irradiating infrared laser light, a collimator lens 212b for converting the laser light emitted from the optical fiber 212a into parallel light, and a lens 212b.
  • a beam splitter 212e that reflects the laser beam converted into parallel light
  • an XY scanner 212f that scans the laser beam reflected by the beam splitter 212e in the XY direction and emits the laser beam to the semiconductor device S side. .
  • the LSM unit 212 receives the light collected by the condenser lens 212d and the condenser lens 212d that collects the light transmitted through the beam splitter 212e when the semiconductor device S side force is also incident through the XY scanner 212f. And a detection optical fiber 212c for detection.
  • the optical system 224 is an optical system for the LSM unit that guides light between the semiconductor device S and the objective lens 220 and the XY scanner 212f of the LSM unit 212.
  • the LSM unit optical system 224 includes a beam splitter 224a that reflects a part of light incident from the semiconductor device S via the objective lens 220, and an optical path of the light reflected by the beam splitter 224a. It includes a mirror 224b that converts the light path toward the lens 212 and a lens 224c that collects the light reflected by the mirror 224b.
  • the infrared laser light emitted from the laser light source via the laser light introducing optical fiber 212a is converted into the lens 212b, the beam splitter 212e, the XY scanner 212f, the optical system 224, and the objective lens 220. Is irradiated to the semiconductor device S.
  • the reflected / scattered light from the semiconductor device S with respect to this incident light reflects the circuit pattern provided in the semiconductor device S.
  • the reflected light from the semiconductor device S passes through the optical path opposite to the incident light, reaches the beam splitter 212e, and passes through the beam splitter 212e. Then, the light transmitted through the beam splitter 212e enters the detection optical fiber 212c through the lens 212d, and is detected by the photodetector connected to the detection optical fiber 212c.
  • the intensity of the light detected by the photodetector via the detection optical fiber 212c is an intensity reflecting the circuit pattern provided in the semiconductor device S! / ⁇ The Therefore, the pattern image P1 of the semiconductor device S and the like can be clearly obtained when the infrared laser beam is scanned on the semiconductor device S by the XY scanner 212f.
  • the control unit 22 includes a camera control unit 25la, an LSM control unit 251b, an OBIRCH control unit 251c, and a stage control unit 252.
  • the camera control unit 251a, the LSM control unit 251b, and the OBIRCH control unit 251c are semiconductor devices that are executed by the observation unit 21 by controlling operations of the image acquisition unit, the detection unit, and the like in the observation unit 21.
  • S Observation control means to control acquisition of observation images and setting of observation conditions
  • the camera control unit 251a and the LSM control unit 251b control the acquisition of the observation image of the semiconductor device S by controlling the operations of the high sensitivity camera 210 and the LSM unit 212, respectively.
  • the OBIRCH control unit 251c is for acquiring an OBIRCH (Optical Beam Induced Resistance Change) image that can be used as a defect observation image. The current change of the current is extracted.
  • OBIRCH Optical Beam Induced Resistance Change
  • the stage control unit 252 controls the operation of the XYZ stage 215 in the observation unit 21, thereby setting the observation point of the semiconductor device S to be an inspection point in the inspection apparatus 20A, or its alignment and focusing. Control etc.
  • an inspection information processing unit 23 is provided for the observation unit 21 and the control unit 22.
  • the inspection information processing unit 23 collects observation image data of the semiconductor device S acquired by the observation unit 21, supplies inspection information including the pattern image P1 and the defect observation image P2 to the defect analysis apparatus 10 (see FIG. 1), etc. Perform the process.
  • a display device 24 may be connected to the inspection information processing unit 23. Note that FIG. 9 omits the illustration of the inspection information processing unit 23 and the display device 24.
  • an analysis screen display control unit 14 and an example of an analysis screen (analysis window) displayed on the display device 40 For specific examples of the method for displaying the semiconductor device superimposed image on the display device 40 by the semiconductor failure analysis apparatus 10 shown in FIG. 1 and the failure analysis method by the failure analysis apparatus 10, an analysis screen display control unit 14 and an example of an analysis screen (analysis window) displayed on the display device 40.
  • Such an analysis screen is generated by the analysis screen generation unit 144 in the configuration shown in FIG.
  • FIG. 10 is a configuration diagram showing an example of an analysis window (defect analysis navigation window) displayed on the display device 40.
  • the analysis window 400 is an analysis screen used for displaying the superimposed image generated by the superimposed image generation unit 141 and setting the transmittance of the image by the transmittance setting units 142 and 143.
  • the analysis window 400 is located on the left side of the screen and is used for defect analysis of the semiconductor device pattern image Pl, defect observation image P2, layout image P3, and the like. It has an image display area 401 used for displaying an image, and a display adjustment area 402 for instructing adjustment of image display conditions in the image display area 401 at the center of the screen.
  • an analysis operation area 403 used for inputting necessary instructions and information on analysis processing performed by the defect analysis unit 13 and information from the inspection information supply device 20 are displayed.
  • Communication operation that controls the communication state between the inspection information acquisition operation area 404 that controls acquisition, the layout information acquisition operation area 405 that controls the acquisition of information from the layout information supply apparatus 30, and the supply apparatuses 20 and 30 Region 406 is provided.
  • the analysis process executed in the defect analysis apparatus 10 is controlled by the operator using these areas 403 to 406.
  • the analysis window 400 shown in FIG. 10 includes the image display area 401 in which the superimposed image generated by the superimposed image generation unit 141 can be displayed, and the failure analysis performed by the failure analysis unit 13. And an analysis operation area 403 used for the operation.
  • the analysis screen having such a configuration, it is possible for the operator to use the failure analysis apparatus 10 for convenience when performing failure analysis.
  • an image other than the superimposed image may be displayed as necessary.
  • this analysis window 400 it is possible to adjust the generation condition of the superimposed image including the transmittance of the image by the display adjustment area 402 provided in the center of the screen.
  • the pattern image display switching button 402a for switching ON / OFF of the display of the pattern image P1
  • the layout image display switching button 402b for switching ON / OFF of the display of the layout image P3, in the descending order
  • Three display switching buttons a defect observation image display switching button 402c for switching ON / OFF of the display of the defect observation image P2, are provided.
  • the display adjustment area 402 is provided with a first transmittance setting knob 402d for setting the transmittance of the layout image P3 with respect to the pattern image P1 between the display switching buttons 402a and 402b. Yes.
  • the setting of the transmittance in the first transmittance setting unit 142 of the analysis screen display control unit 14 is performed by operating the setting knob 402d.
  • display The adjustment region 402 is provided with a second transmittance setting knob 402e for setting the transmittance of the defect observation image P2 with respect to the pattern image P1 and the layout image P3 between the display switching buttons 402b and 402c.
  • the setting of the transmittance in the second transmittance setting unit 143 of the analysis screen display control unit 14 is performed by operating the setting knob 402e.
  • the superimposed image generation unit 141 generates the superimposed image. Can be suitably and easily controlled as required by the operator.
  • various configurations may be used for the specific configuration of such an analysis screen.
  • the display switching buttons 402a to 402c may not be provided, and only the transmittance setting knobs 402d and 402e may be provided.
  • the operation screen displayed in the analysis operation area 403 is switched between three screens: a position adjustment operation screen 410, an area setting operation screen 420, and an analysis operation screen 430 shown in FIGS. Is possible.
  • the position adjustment operation screen 410 in FIG. 11 is used to control processing executed by the position adjustment unit 133 (see FIG. 2) of the failure analysis unit 13.
  • the area setting operation screen 420 in FIG. 12 is used for controlling processing executed by the area setting unit 131.
  • the analysis operation screen 430 in FIG. 13 is used to control processing executed by the net information analysis unit 132 and display the obtained analysis result.
  • the position adjustment operation screen 410 shown in FIG. 11 will be described.
  • this configuration example as a specific method of alignment between the observation images P1, P2 and the layout image P3 by the position adjustment unit 133, three appropriate points are designated in the pattern image P1, and the layout image is further displayed.
  • P3 a method is used in which three corresponding points are designated and alignment is performed from these coordinates. In such a method, it is also possible to perform alignment by specifying four or more points as necessary.
  • the operation screen 410 alignment data setting for setting three points used for alignment for each of the pattern image Pl and the layout image P3.
  • Region 411 is provided.
  • the three points can be set by, for example, a method of setting a point by operating the mouse on the image displayed in the image display area 401 of the analysis window 400, or! / ⁇ A method of inputting as data can be used.
  • the registration of the image using the three points is performed, for example, by calculating the inclination of the pattern image P1 and the layout image P3 for the set position force of the three points, and inclining the pattern image P1 and the defect observation image P2. This is done by correction.
  • the layout image P3 is the true value of the design data, it is preferable to incline the pattern image P1 with respect to the layout image P3.
  • the layout image P3 may be tilted with respect to the pattern image P1 according to the obtained tilt.
  • an image adjustment area 412 is further provided on the operation screen 410 of FIG.
  • alignment is performed by performing operations such as rotation of pattern image P1 ( ⁇ correction), movement of layout image P3 (fine adjustment of position), zoom of layout image (enlargement and reduction). It is possible to make fine adjustments manually.
  • a button display area 413 on which necessary operation buttons are displayed is provided below the areas 411 and 412.
  • This operation screen 420 is provided with an analysis area setting area 421 for issuing instructions necessary for setting a plurality of analysis areas by the area setting section 131, and an analysis area display area 422 for displaying information on the set analysis areas. ing.
  • the coordinate data corresponding to the four analysis areas 1 to 4 are displayed in the display area 422 mm.
  • attribute 1 and attribute 2 can be set for each of the analysis regions 1 to 4.
  • attribute “S1” is set as attribute 1 for analysis area 1
  • attribute “S2” is set as attribute 2 for analysis area 2
  • attribute “S3” is set for analysis area 3.
  • attribute “S4” is set as attribute 2 for analysis area 4.
  • the above-described attributes are stored linked to position information of the analysis area (for example, upper left and lower right coordinates in the rectangular analysis area).
  • this information can be saved to and read from a file. For example, when analyzing the same position on different devices, Reading the saved file information may save you the trouble of drawing the area again and setting the attribute again, and what attribute (for example, non-defective light emission) the reaction part has. It is useful to know if
  • This operation screen 430 is provided with a failure analysis instruction area 431 for issuing instructions necessary for executing the failure analysis by the net information analysis unit 132 and an analysis result display area 432 for displaying the obtained analysis results.
  • a failure analysis instruction area 431 for issuing instructions necessary for executing the failure analysis by the net information analysis unit 132
  • an analysis result display area 432 for displaying the obtained analysis results.
  • a net name obtained as an analysis result and a list of count numbers (net list) indicating the number of times of passing through the analysis area of the net are displayed.
  • a button display area 433 in which necessary operation buttons are displayed is provided below the areas 431 and 432.
  • the defect analysis instruction area 431 includes a first instruction area 431a for selecting whether or not to use the analysis area for defect analysis with respect to attributes set for the analysis area, and a specific analysis.
  • a second instruction area 43 lb is provided for specifying the conditions (analysis 1 to analysis 3) and instructing the execution of the analysis.
  • the attributes checked in the first indication region 431a are used as an analysis region selection method.
  • the analysis area with the attribute and the analysis area with no attribute set are used for defect analysis, and the analysis area with the attribute not checked in the first indication area 431a (attribute S3 in the example of Fig. 13) is analyzed for failure analysis.
  • V can be used for selection.
  • the second instruction area 431b for instructing the analysis condition for example, when the defect observation image is a light emission image, only a net having a wiring end in the analysis area is extracted.
  • the defect observation image is a light emission image
  • specific conditions for net extraction such as extracting nets that pass through the analysis area in addition to nets with wiring ends in the analysis area.
  • a possible configuration is preferable.
  • a configuration may be adopted in which the selection is automatically made according to the type of defect observation image.
  • the nets constituting the semiconductor device are wired so as to connect circuits such as transistors, and there are end points of the nets joined to the transistors.
  • the light emission is mainly weak light emission due to transistor switching, and abnormal light emission is mainly caused by the leakage current of the transistor.
  • light emission due to switching occurs even in non-defective products, but this can be distinguished by adding attributes to the analysis area.
  • nets whose end points are present in the reaction area of the luminescent image are related to the circuit causing the luminescence, and the net passing through the reaction area is irrelevant to the circuit causing the luminescence. belongs to. Therefore, in the failure analysis using the light emission image, it is preferable to extract only the net having the wiring end in the analysis region as described above.
  • the OBIRCH image is mainly centered on the detection of defects in the net, and can also detect defects such as transistor portions. Therefore, in the failure analysis using the OBIRCH image, it is preferable to extract the net passing through the analysis region in addition to the net having the wiring end in the analysis region as described above.
  • the “detail” button in the button display area 433 can be used to display the net list display window 440 shown in FIG.
  • the display window 440 has a net list display area 441 located on the left side of the screen and a graph display area 442 that is displayed on the right side of the screen and displays the net list as a graph (histogram). The By using such a display window 440, the operator can easily grasp the obtained failure analysis result.
  • the selected net can be highlighted on the layout image by the “highlight” button in the lower button display area 443.
  • the netlist display area 441 or the graph is displayed for the net determined to be defective based on the analysis information.
  • the display area 442 may be colored and shown.
  • the analysis area through which the net passes may be displayed in a different color to notify the operator.
  • the semiconductor failure analysis apparatus, failure analysis method, failure analysis program, and failure analysis system according to the present invention can be variously modified without being limited to the above-described embodiments and configuration examples.
  • the analysis screen for displaying the superimposed image generated by the superimposed image generation unit 141 on the display device 40 is not limited to the force exemplified by the analysis window 400 in FIG. An analysis screen can be used.
  • the semiconductor defect analysis apparatus is a semiconductor defect analysis apparatus that analyzes a defect using an observation image of a semiconductor device, and (1) at least a normal semiconductor device Inspection information acquisition means for acquiring inspection information including a pattern image as an observation image as an observation image, (2) layout information acquisition means for acquiring layout information including a layout image of a semiconductor device, and (3) the observation image And (4) information display control means for displaying information on the semiconductor device failure analysis on the display means, and (5) information display control.
  • the means includes superimposed image generation means for generating a superimposed image in which a pattern image and a layout image are superimposed as an image of a semiconductor device to be displayed on the display means. And using the configuration that chromatic and transmittance setting means for setting a transmittance of the layout image relative to the pattern image in the superimposed image.
  • the semiconductor defect analysis method is a semiconductor defect analysis method for analyzing a defect using an observation image of a semiconductor device, and (a) at least a pattern image which is a normal observation image of a semiconductor device is obtained.
  • An inspection information acquisition step for acquiring inspection information included as an observation image;
  • a layout information acquisition step for acquiring layout information including a layout image of the semiconductor device; and
  • a semiconductor device with reference to the observation image is a defect analysis step for analyzing a defect;
  • an information display step for displaying information on the analysis of the defect of the semiconductor device on the display means; and (e) a pattern image as an image of the semiconductor device displayed on the display means.
  • the semiconductor failure analysis program is a program for causing a computer to perform semiconductor failure analysis for analyzing defects using an observation image of a semiconductor device.
  • Inspection information acquisition processing for acquiring inspection information including at least a pattern image, which is a normal observation image of a semiconductor device, as an observation image; and
  • Layout for acquiring layout information including a layout image of a semiconductor device.
  • Information acquisition processing for analyzing a defect of a semiconductor device with reference to the observation image; and (d) information for displaying information on analysis of a semiconductor device failure on a display means. Display processing,
  • a superimposed image generation process for generating a superimposed image in which a pattern image and a layout image are superimposed as a semiconductor device image to be displayed on the display means; and (f) the transmittance of the layout image with respect to the pattern image in the superimposed image.
  • the above-described semiconductor defect analysis apparatus inspection information supply means for supplying inspection information to the semiconductor defect analysis apparatus, and layout information to the semiconductor defect analysis apparatus are provided.
  • the layout information supply means to be supplied and the display means for displaying the previous information according to the analysis of the defect of the semiconductor device are used.
  • the inspection information acquisition unit acquires a defect observation image including reaction information resulting from the defect, which is obtained by further inspecting the defect as an observation image.
  • the superimposed image generating means generates a superimposed image obtained by superimposing the pattern image and layout image and the defect observation image, and the information display control means includes the pattern image and layout in the superimposed image in addition to the transmittance setting means. It is preferable to have a second transmittance setting means for setting the transmittance of the defective observation image with respect to the image.
  • the inspection information acquisition step as the observation image, a defect observation image including reaction information resulting from the defect obtained by performing an inspection on the defect is acquired, and a superimposed image is obtained.
  • a superimposed image is generated by superimposing the pattern image and the layout image and further the defect observation image, and in addition to the transmittance setting step, the transmittance of the defect observation image with respect to the pattern image and the layout image in the superimposed image is determined. It is preferable to provide a second transmittance setting step for setting.
  • the defect analysis program acquires a defect observation image including reaction information caused by a defect, which is obtained as a result of the inspection information acquisition process further performing a defect inspection as an observation image.
  • the superimposed image generation process can be used for pattern images and layout images.
  • a second transmittance setting process for setting the transmittance of the defect observation image with respect to the pattern image and the layout image in the superimposed image is generated in addition to the transmittance setting process. It is preferable to make it execute.
  • the defect observation image is further superimposed, and the transmittance is made variable so that the pattern image, the layout image, the defective observation image, and the overlap thereof.
  • the transmittance is made variable so that the pattern image, the layout image, the defective observation image, and the overlap thereof.
  • the defect analysis means has a position adjustment means that refers to the pattern image and the layout image and performs alignment between the observation image including at least the pattern image and the layout image. It is preferable.
  • the defect analysis method preferably includes a position adjustment step of referring to the pattern image and the layout image and performing alignment between the observation image including at least the pattern image and the layout image.
  • the failure analysis program may refer to the pattern image and the layout image, and cause the computer to execute a position adjustment process for performing alignment between the observation image including at least the pattern image and the layout image. preferable.
  • the pattern image and the layout image are referred to, and the observation image including the pattern image and the defective observation image It is preferable to perform alignment with the layout image.
  • the above-described alignment is effective because the pattern image is acquired in a state of being aligned with the defect observation image.
  • the failure analysis apparatus displays the superimposed image generated by the superimposed image generation means as a screen to be displayed on the display means by the information display control means.
  • An analysis screen having an image display area for analysis and an analysis operation area used for operations relating to defect analysis performed by the defect analysis means.
  • generation means to produce can be used.
  • the defect analysis method includes an image display area for displaying the superimposed image generated in the superimposed image generation step as a screen to be displayed on the display means, and a defect analysis performed in the defect analysis step.
  • a method including an analysis screen generation step for generating an analysis screen having an analysis operation region used for all operations can be used.
  • the defect analysis program is used for an image display area for displaying the superimposed image generated by the superimposed image generation process as a screen to be displayed on the display means, and an operation for defect analysis performed by the defect analysis process. It is possible to use a configuration that causes a computer to execute an analysis screen generation process for generating an analysis screen having an analysis operation area.
  • the failure analysis apparatus may include a layout image display control unit that displays a layout image on the display unit, in addition to the display of the superimposed image by the information display control unit.
  • the defect analysis method may include a layout image display step for displaying the layout image on the display means separately from the display of the superimposed image.
  • the failure analysis program may cause the computer to execute a layout image display process for displaying the layout image on the display unit separately from the display of the superimposed image.
  • the present invention can be used as a semiconductor failure analysis apparatus, failure analysis method, failure analysis program, and failure analysis system capable of reliably and efficiently analyzing a failure of a semiconductor device using an observation image. It is.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Biochemistry (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Chemical & Material Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Quality & Reliability (AREA)
  • Analytical Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

　半導体デバイスのパターン画像Ｐ１を少なくとも取得する検査情報取得部１１と、レイアウト画像Ｐ３を取得するレイアウト情報取得部１２と、半導体デバイスの不良についての解析を行う不良解析部１３と、不良解析についての情報を表示装置４０に表示させる解析画面表示制御部１４とによって不良解析装置１０を構成する。解析画面表示制御部１４は、表示装置４０に表示させる半導体デバイスの画像としてパターン画像Ｐ１とレイアウト画像Ｐ３とを重畳した重畳画像を生成するとともに、重畳画像でのパターン画像Ｐ１に対するレイアウト画像Ｐ３の透過率を設定する。これにより、半導体デバイスの不良の解析を確実かつ効率良く行うことが可能な半導体不良解析装置、解析方法、解析プログラム、及び解析システムが実現される。

Description

半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解 析システム 技術分野
[0001] 本発明は、半導体デバイスの不良について解析を行うための半導体不良解析装置
、不良解析方法、不良解析プログラム、及び不良解析システムに関するものである。 背景技術
[0002] 半導体デバイスの不良を解析するための観察画像を取得する半導体検査装置とし ては、従来、ェミッション顕微鏡、 OBIRCH装置、時間分解ェミッション顕微鏡などが 用いられている。これらの検査装置では、不良観察画像として取得される発光画像や OBIRCH画像を用いて、半導体デバイスの故障箇所などの不良を解析することがで きる (例えば、特許文献 1、 2参照)。
特許文献 1：特開 2003 - 86689号公報
特許文献 2：特開 2003 - 303746号公報
発明の開示
発明が解決しょうとする課題
[0003] 近年、半導体不良解析にぉ ヽて、解析対象となる半導体デバイスの微細化や高集 積ィ匕が進んでおり、上記した検査装置等を用いた不良箇所の解析を迅速に行うこと が困難になってきている。したがって、このような半導体デバイスについて不良箇所 の解析を行うためには、観察画像カゝら半導体デバイスの不良箇所を推定するための 解析処理の効率を向上することが必要不可欠である。
[0004] 本発明は、以上の問題点を解決するためになされたものであり、観察画像を用いた 半導体デバイスの不良の解析を効率良く行うことが可能な半導体不良解析装置、半 導体不良解析方法、半導体不良解析プログラム、及び半導体不良解析システムを提 供することを目的とする。
課題を解決するための手段
[0005] このような目的を達成するために、本発明による半導体不良解析装置は、半導体デ バイスの観察画像を用いて、その不良を解析する半導体不良解析装置であって、 (1 )少なくとも半導体デバイスの通常の観察画像であるパターン画像を観察画像として 含む検査情報を取得する検査情報取得手段と、 (2)半導体デバイスのレイアウト画 像を含むレイアウト情報を取得するレイアウト情報取得手段と、 (3)上記観察画像を 参照して半導体デバイスの不良についての解析を行う不良解析手段と、（4)半導体 デバイスの不良の解析についての情報を表示手段に表示させる情報表示制御手段 とを備え、（5)情報表示制御手段は、表示手段に表示させる半導体デバイスの画像 としてパターン画像とレイアウト画像とを重畳した重畳画像を生成する重畳画像生成 手段と、重畳画像でのパターン画像に対するレイアウト画像の透過率を設定する透 過率設定手段とを有することを特徴とする。
[0006] また、本発明による半導体不良解析方法は、半導体デバイスの観察画像を用いて 、その不良を解析する半導体不良解析方法であって、（a)少なくとも半導体デバイス の通常の観察画像であるパターン画像を観察画像として含む検査情報を取得する 検査情報取得ステップと、 (b)半導体デバイスのレイアウト画像を含むレイアウト情報 を取得するレイアウト情報取得ステップと、（c)上記観察画像を参照して半導体デバ イスの不良についての解析を行う不良解析ステップと、 (d)半導体デバイスの不良の 解析についての情報を表示手段に表示させる情報表示ステップと、（e)表示手段に 表示させる半導体デバイスの画像としてパターン画像とレイアウト画像とを重畳した重 畳画像を生成する重畳画像生成ステップと、 (f)重畳画像でのパターン画像に対す るレイアウト画像の透過率を設定する透過率設定ステップとを備えることを特徴とする
[0007] また、本発明による半導体不良解析プログラムは、半導体デバイスの観察画像を用 い、その不良を解析する半導体不良解析をコンピュータに実行させるためのプロダラ ムであって、（a)少なくとも半導体デバイスの通常の観察画像であるパターン画像を 観察画像として含む検査情報を取得する検査情報取得処理と、 (b)半導体デバイス のレイアウト画像を含むレイアウト情報を取得するレイアウト情報取得処理と、（c)上 記観察画像を参照して半導体デバイスの不良についての解析を行う不良解析処理 と、（d)半導体デバイスの不良の解析についての情報を表示手段に表示させる情報 表示処理と、 (e)表示手段に表示させる半導体デバイスの画像としてパターン画像と レイアウト画像とを重畳した重畳画像を生成する重畳画像生成処理と、 (f)重畳画像 でのパターン画像に対するレイアウト画像の透過率を設定する透過率設定処理とを コンピュータに実行させることを特徴とする。
[0008] 上記した半導体不良解析装置、不良解析方法、及び不良解析プログラムにおいて は、ェミッション顕微鏡装置や OBIRCH装置などの半導体検査装置によって観察画 像として取得されるパターン画像と、半導体デバイスのレイアウト画像とを取得する。 そして、パターン画像とレイアウト画像とを重畳した重畳画像を生成して表示手段に 表示している。このように、パターン画像及びレイアウト画像による重畳画像を用いる ことにより、観察画像とレイアウト画像とを対応付けつつ不良解析を実行することが容 易となり、その効率が向上する。
[0009] さら〖こ、上記構成では、パターン画像に対して、レイアウト画像の透過率を可変とし 、透過率を所望の値に設定して画像の重畳を行っている。これにより、パターン画像 、レイアウト画像、及びそれらの重なり合いのそれぞれを、透過率を適当に設定する ことによって簡単に確認可能となる。したがって、観察画像を用いた半導体デバイス の不良の解析を確実かつ効率良く行うことが可能となる。また、観察画像としてバタ ーン画像と合わせて不良観察画像が取得される場合には、上記のようにパターン画 像とレイアウト画像とを対応付けることにより、パターン画像と同じく観察画像である不 良観察画像についても、レイアウト画像との対応付けが可能となる。
[0010] また、本発明による半導体不良解析システムは、上記した半導体不良解析装置と、 半導体不良解析装置に対して、検査情報を供給する検査情報供給手段と、半導体 不良解析装置に対して、レイアウト情報を供給するレイアウト情報供給手段と、半導 体デバイスの不良の解析についての情報を表示する表示手段とを備えることを特徴 とする。このような構成の半導体不良解析システムによれば、上記したように、観察画 像を用いた半導体デバイスの不良の解析を確実かつ効率良く行うことが可能となる。 発明の効果
[0011] 本発明の半導体不良解析装置、不良解析方法、不良解析プログラム、及び半導体 不良解析システムによれば、パターン画像とレイアウト画像とを重畳した重畳画像を 生成するとともに、パターン画像に対して、レイアウト画像の透過率を可変とし、透過 率を所望の値に設定して画像の重畳を行うことにより、パターン画像、レイアウト画像 、及びそれらの重なり合いのそれぞれを、透過率を適当に設定することによって簡単 に確認可能となる。したがって、観察画像を用いた半導体デバイスの不良の解析を 確実かつ効率良く行うことが可能となる。
図面の簡単な説明
[図 1]図 1は、半導体不良解析装置を含む不良解析システムの一実施形態の構成を 示すブロック図である。
[図 2]図 2は、図 1に示した半導体不良解析装置の具体的な構成を示すブロック図で ある。
[図 3]図 3は、半導体不良解析方法について模式的に示す図である。
[図 4]図 4は、表示装置に表示される半導体デバイスの画像の一例を示す模式図で ある。
[図 5]図 5は、表示装置に表示される半導体デバイスの画像の他の例を示す模式図 である。
[図 6]図 6は、表示装置に表示される半導体デバイスの画像の他の例を示す模式図 である。
[図 7]図 7は、不良観察画像の取得について模式的に示す図である。
[図 8]図 8は、半導体検査装置の一例を示す構成図である。
[図 9]図 9は、図 8に示した半導体検査装置を側面力 示す構成図である。
[図 10]図 10は、表示装置に表示される解析ウィンドウの一例を示す構成図である。
[図 11]図 11は、解析操作領域に表示される操作画面の一例を示す構成図である。
[図 12]図 12は、解析操作領域に表示される操作画面の他の例を示す構成図である
[図 13]図 13は、解析操作領域に表示される操作画面の他の例を示す構成図である
[図 14]図 14は、表示装置に表示される表示ウィンドウの一例を示す構成図である 符号の説明 [0013] 1…半導体不良解析システム、 10…半導体不良解析装置、 11…検査情報取得部 、 12· ··レイアウト情報取得部、 13· ··不良解析部、 131· ··領域設定部、 132· ··ネット 情報解析部、 133· ··位置調整部、 134…付加解析情報取得部、 14· ··解析画面表示 制御部、 141…重畳画像生成部、 142…第 1透過率設定部、 143…第 2透過率設定 部、 144· ··解析画面生成部、 15· ··レイアウト画像表示制御部、 20…検査情報供給 装置、 20A…半導体検査装置、 21· ··観察部、 22· ··制御部、 23…検査情報処理部 、 24· ··表示装置、 30· ··レイアウト情報供給装置、 40· ··表示装置、 45· ··入力装置、 pl…パターン画像、 P2…不良観察画像、 Ρ3· ··レイアウト画像、 Ρ4· ··発光画像、 P 5〜OBIRCH画像、 P6〜P8…重畳画像、 Α1〜Α6· ··発光領域、 B1〜： Β6…解析 領域、 C1〜C4"'ネット。
発明を実施するための最良の形態
[0014] 以下、図面とともに本発明による半導体不良解析装置、不良解析方法、不良解析 プログラム、及び不良解析システムの好適な実施形態について詳細に説明する。な お、図面の説明においては同一要素には同一符号を付し、重複する説明を省略す る。また、図面の寸法比率は、説明のものと必ずしも一致していない。
[0015] 図 1は、本発明による半導体不良解析装置を含む不良解析システムの一実施形態 の構成を概略的に示すブロック図である。本不良解析システム 1は、半導体デバイス を解析対象とし、その観察画像を用いて不良の解析を行うためのものであり、半導体 不良解析装置 10と、検査情報供給装置 20と、レイァ外情報供給装置 30と、表示装 置 40と、入力装置 45とを備えている。以下、半導体不良解析装置 10及び不良解析 システム 1の構成について、半導体不良解析方法とともに説明する。
[0016] 半導体不良解析装置 10は、半導体デバイスの不良解析に必要なデータを入力し て、その不良の解析処理を実行するための解析装置である。本実施形態による不良 解析装置 10は、検査情報取得部 11と、レイアウト情報取得部 12と、不良解析部 13と 、解析画面表示制御部 14と、レイアウト画像表示制御部 15とを有している。また、不 良解析装置 10には、不良解析に関する情報を表示するための表示装置 40と、不良 解析に必要な指示や情報の入力に用いられる入力装置 45とが接続されて 、る。
[0017] 不良解析装置 10において実行される不良解析に用いられるデータは、検査情報 取得部 11及びレイアウト情報取得部 12によって取得される。検査情報取得部 11は、 半導体デバイスの通常の観察画像であるパターン画像 P1、及び不良についての検 查を行って得られた、不良に起因する反応情報が含まれる不良観察画像 P2を含む 検査情報を取得する (検査情報取得ステップ)。また、レイァ外情報取得部 12は、半 導体デバイスでのネットなどの構成を示すレイアウト画像 P3を含むレイアウト情報を 取得する（レイアウト情報取得ステップ)。
[0018] 図 1においては、検査情報取得部 11に対して、検査情報供給装置 20が接続され ており、パターン画像 P1及び不良観察画像 P2などの検査情報は供給装置 20から 取得部 11へと供給されている。この検査情報供給装置 20としては、例えば、エミッシ ヨン顕微鏡装置を用いることができる。この場合、不良観察画像 P2は発光画像となる 。また、検査情報供給装置 20として、 OBIRCH装置を用いることができる。この場合 、不良観察画像 P2は OBIRCH画像となる。あるいは、これら以外の種類の半導体検 查装置を供給装置 20として用いても良い。
[0019] また、パターン画像 P1及び不良観察画像 P2があら力じめ半導体検査装置によつ て取得されている場合には、検査情報供給装置 20としては、それらの画像データを 記憶しているデータ記憶装置が用いられる。この場合のデータ記憶装置は、不良解 析装置 10の内部に設けられていても良ぐあるいは外部装置であっても良い。このよ うな構成は、半導体検査装置で観察画像を先に撮りためておき、不良解析装置 10の ソフトウェアを別のコンピュータ上で実行するような場合に有用である。この場合、半 導体検査装置を占有することなぐ不良解析の作業を分担して進めることができる。
[0020] また、ェミッション顕微鏡装置や OBIRCH装置などの半導体検査装置で取得され るパターン画像 P1及び不良観察画像 P2については、ステージ上に半導体デバイス を載置した状態で画像 Pl、 P2が取得される。このため、両者は互いに位置合わせが された画像として取得される。
[0021] 一方、レイアウト情報取得部 12に対して、レイアウト情報供給装置 30がネットワーク を介して接続されており、レイアウト画像 P3などのレイアウト情報は供給装置 30から 取得部 12へと供給されている。このレイアウト情報供給装置 30としては、例えば、半 導体デバイスを構成する素子やネット (配線)の配置などの設計情報からレイアウト画 像 P3を生成するレイアウト'ビューァの CADソフトが起動されて!、るワークステーショ ンを用いることができる。
[0022] ここで、例えば半導体デバイスに含まれる複数のネットの個々の情報など、レイァゥ ト画像 P3以外のレイアウト情報については、不良解析装置 10において、必要に応じ てレイアウト情報供給装置 30と通信を行って情報を取得する構成を用いることが好ま しい。あるいは、レイアウト画像 P3と合わせてレイアウト情報取得部 12から情報を読 み込んでおく構成としても良!、。
[0023] また、本実施形態においては、不良解析装置 10にレイアウト画像表示制御部 15が 設けられている。このレイアウト画像表示制御部 15は、画像転送ソフトウェア、例えば 、 X端末によって構成され、後述する解析画面表示制御部 14による重畳画像の表示 とは別に、レイアウト情報供給装置 30において描画されたレイアウト画像 P3を表示装 置 40での所定の表示ウィンドウなどに表示する（レイアウト画像表示ステップ)。これ により、画像 P1〜P3を用いた不良解析の効率を向上することができる。ただし、この ようなレイアウト画像表示制御部 15については、不要であれば設けなくても良い。
[0024] 検査情報取得部 11、及びレイアウト情報取得部 12によって取得されたパターン画 像 Pl、不良観察画像 P2、及びレイアウト画像 P3は、不良解析部 13へと入力される。 不良解析部 13は、不良観察画像 P2を参照して半導体デバイスの不良につ 、ての 解析を行う解析手段である（不良解析ステップ)。また、この不良解析部 13は必要に 応じて、不良観察画像 P2に加えて、検査情報供給装置 20からの他の検査情報、あ るいはレイアウト情報供給装置 30からのレイアウト情報等を参照する。なお、一般に は、不良解析部 13は、観察画像を参照して半導体デバイスの不良についての解析 を行えば良い。
[0025] また、解析画面表示制御部 14は、半導体デバイスの不良の解析についての情報 を表示装置 40に表示させる情報表示制御手段である（情報表示ステップ)。解析画 面表示制御部 14によって表示装置 40に表示される情報としては、例えば、解析対 象の半導体デバイスの画像、半導体デバイスに対して実行される不良解析での解析 条件、不良解析部 13による半導体デバイスの不良の解析結果などがある。
[0026] 図 2は、図 1に示した半導体不良解析装置 10の一部について、その具体的な構成 を示すブロック図である。ここでは、不良解析装置 10における不良解析部 13、及び 解析画面表示制御部 14の具体的な構成を示して ヽる。
[0027] まず、不良解析部 13の構成について説明する。本実施形態による不良解析部 13 は、領域設定部 131と、ネット情報解析部 132とを有している。また、図 3は、領域設 定部 131及びネット情報解析部 132によって実行される不良解析方法について模式 的に示す図である。
[0028] 領域設定部 131は、解析対象の半導体デバイスに対し、不良観察画像 P2を参照 し、画像 P2での反応情報に対応して解析領域を設定する設定手段である。ここで、 不良観察画像 P2の例としてェミッション顕微鏡装置によって取得される発光画像を 考える。例えば、図 3 (a)に示す例では、不良解析において参照される反応情報とし て、発光画像中に A1〜A6の 6つの発光領域 (不良に起因する反応領域）が存在す る。このような画像に対して、領域設定部 131は、図 3 (b)に示すように、発光領域に 対応して 6つの解析領域 B1〜B6を設定する。
[0029] このような解析領域の設定は、キーボードやマウスなどを用いた入力装置 45からの 操作者の入力に応じて手動で行うことが好ましい。あるいは、領域設定部 131におい て自動で行われる構成としても良い。また、設定される解析領域の形状については、 特に制限されないが、図 3 (b)に示すように矩形状に設定することが、解析の容易さ などの点で好ましい。なお、このような解析領域の設定においては、検査時に半導体 デバイスを載置するステージの位置精度等を考慮して、不良観察画像 P2での反応 領域に対して広めに設定することが好ま 、。
[0030] ネット情報解析部 132は、半導体デバイスのレイアウトに含まれる複数のネット（配 線)について、領域設定部 131で設定された解析領域を参照して解析を行う。具体 的には、複数のネットについて、解析領域を通過するネットを抽出する。また、複数の 解析領域が設定されている場合には、その抽出されたネットの解析領域の通過回数 を取得する。
[0031] 上記した例では、図 3 (c)に示すように、領域設定部 131で設定された 6つの解析 領域 B1〜B6に対して、解析領域を通過するネットとして 4本のネット C1〜C4が抽出 されている。また、これらのネット C1〜C4のうち、ネット C1は解析領域の通過回数が 3回で最も多ぐネット C2は通過回数が 2回、ネット C3、 C4は通過回数がそれぞれ 1 回となっている。
[0032] なお、このようなネット情報の解析では、必要に応じて、レイアウト情報取得部 12を 介してレイアウト情報供給装置 30との間で通信を行って、解析を実行することが好ま しい。このような構成としては、例えば、ネット情報解析部 132が、レイアウト情報供給 装置 30に対してネットの抽出、及び解析領域の通過回数の取得を指示し、その結果 を受け取る構成がある。
[0033] 本実施形態の不良解析部 13においては、検査情報取得部 11が不良観察画像 P2 に加えてパターン画像 P1を取得していることに対応して、位置調整部 133が設けら れている。位置調整部 133は、パターン画像 P1及びレイアウト画像 P3を参照して、 ノターン画像 P1を少なくとも含む検査情報供給装置 20からの観察画像と、レイアウト 情報供給装置 30からのレイアウト画像 P3との間で位置合わせを行う (位置調整ステ ップ)。この位置合わせは、例えば、パターン画像 P1において適当な 3点を指定し、 さらにレイアウト画像 P3において対応する 3点を指定して、それらの座標から位置合 わせを行う方法を用いることができる。
[0034] また、不良解析部 13には、付加解析情報取得部 134が設けられている。付加解析 情報取得部 134は、領域設定部 131及びネット情報解析部 132による上記した解析 方法とは別の解析方法によって得られた半導体デバイスの不良についての付加的な 解析情報を外部装置などから取得する。この取得された付加解析情報は、ネット情 報解析部 132で得られた解析結果と合わせて参照される。
[0035] 次に、解析画面表示制御部 14の構成について説明する。本実施形態による解析 画面表示制御部 14は、重畳画像生成部 141と、第 1透過率設定部 142と、第 2透過 率設定部 143と、解析画面生成部 144とを有している。また、図 4〜図 6は、それぞれ 重畳画像生成部 141によって生成されて表示装置 40に表示される半導体デバイス の画像の例を示す模式図である。
[0036] 不良解析装置 10での不良解析に必要な画像などの情報、あるいは解析結果とし て得られた情報は、必要に応じて解析画面表示制御部 14によって解析画面として表 示装置 40に表示される。特に、本実施形態では、重畳画像生成部 141において、半 導体デバイスの画像として、パターン画像 P1とレイアウト画像 P3とを重畳した重畳画 像 (オーバーレイ画像）が生成される（重畳画像生成ステップ)。そして、この重畳画 像力 不良解析につ！ヽての情報として表示装置 40に表示される。
[0037] 図 4は、重畳画像生成部 141において生成される重畳画像の一例を示す図であり 、図 4 (a)は画像の重畳方法を、図 4 (b)は生成された重畳画像を示している。この画 像例では、パターン画像 P1の上に、レイアウト画像 P3、及び不良観察画像 P2である 発光画像 P4をこの順で重畳させて、重畳画像 P6を生成している。ここで、不良観察 画像 P2については、発光画像 P4に限らず、例えば OBIRCH画像 P5など他の不良 観察画像 P2を用いても良い。あるいは、図 4 (a)に破線で示すように、発光画像 P4と 併せて、 OBIRCH画像 P5をさらに重畳させても良い。また、不良観察画像 P2が不 要な場合には、パターン画像 P1の上にレイアウト画像 P3のみを重畳させて重畳画像 としても良い。
[0038] 図 2に示す構成では、重畳画像生成部 141に対して、さらに第 1透過率設定部 142 と、第 2透過率設定部 143とが設けられている。第 1透過率設定部 142は、重畳画像 P6におけるパターン画像 P1に対するレイアウト画像 P3の透過率を設定する透過率 設定手段である (透過率設定ステップ)。また、第 2透過率設定部 143は、重畳画像 P 6におけるパターン画像 P1及びレイアウト画像 P3に対する不良観察画像 P2の透過 率を設定する第 2の透過率設定手段である (第 2の透過率設定ステップ)。
[0039] 図 5は、重畳画像生成部 141において生成される重畳画像の他の例を示す図であ り、図 5 (a)は画像の重畳方法を、図 5 (b)は生成された重畳画像を示している。この 画像例では、図 4の画像例と同様に、パターン画像 Pl、レイアウト画像 P3、及び不良 観察画像 P2を重畳させて重畳画像 P7を生成している。また、この重畳画像 P7では 、第 1透過率設定部 142において、下側のパターン画像 P1に対して、その上に重畳 されるレイアウト画像 P3の透過率を 50%に設定して！/、る。
[0040] また、図 6は、重畳画像生成部 141において生成される重畳画像のさらに他の例を 示す図であり、図 6 (a)は画像の重畳方法を、図 6 (b)は生成された重畳画像を示し ている。この画像例では、パターン画像 P1について図示を省略している力 図 4の画 像例と同様に、パターン画像 Pl、レイアウト画像 P3、及び不良観察画像 P2を重畳さ せて重畳画像 P8を生成している。また、この重畳画像 P8では、第 2透過率設定部 1 43において、下側のパターン画像 P1及びレイアウト画像 P3に対して、その上に重畳 される不良観察画像 P2の透過率を 50%に設定している。
[0041] なお、このような第 1透過率設定部 142及び第 2透過率設定部 143における画像の 透過率の設定については、キーボードやマウスなどを用いた入力装置 45からの操作 者の入力に応じて手動で行うことが好ましい。あるいは、透過率設定部 142、 143に ぉ 、て所定の条件によって自動で行われる構成としても良 、。
[0042] また、解析画面表示制御部 14は、上記したように、必要に応じて、不良解析部 13 による半導体デバイスの不良の解析結果を表示装置 40に表示させても良 、。このよ うな解析結果の表示としては、例えば、ネット情報解析部 132で抽出されたネット、及 びそのネットの解析領域の通過回数にっ 、ての情報を表示させる構成がある。このよ うな解析結果の表示は、例えば、図 3 (c)に示すように解析領域及びネットを含む画 像によって表示しても良ぐあるいは、抽出されたネットの名称、及びそのネットの解 析領域の通過回数のカウント数を一覧表示したネットリストなどによって表示しても良 い。また、解析領域及びネットを含む画像を用いる場合には、図 3 (c)に示すように、 抽出されたネットをレイアウト画像上でハイライト表示しても良い。また、抽出されたネ ットをマウス操作等によって選択した場合に、そのネットが通過している解析領域の色 を変えて表示するなど、具体的には様々な表示方法を用いて良 、。
[0043] また、図 2に示す解析画面表示制御部 14においては、さらに解析画面生成部 144 が設けられている。解析画面生成部 144は、表示装置 40に表示させる画面として、 半導体デバイスの不良解析にっ 、ての情報を含む解析画面 (例えば解析ウィンドウ 画面)を生成する生成手段である (解析画面生成ステップ)。なお、このような表示装 置 40に表示される解析画面については、具体的には後述する。
[0044] 上記実施形態による半導体不良解析装置、不良解析方法、及び不良解析システ ムの効果にっ 、て説明する。
[0045] 図 1に示した半導体不良解析装置 10、及び不良解析方法においては、解析対象 の半導体デバイスに対し、半導体検査装置によって観察画像として取得されるバタ ーン画像 P1と、半導体デバイスのネットなどの構成についての情報を含むレイアウト 画像 P3とを取得する。そして、解析画面表示制御部 14の重畳画像生成部 141にお いて、パターン画像 P1とレイアウト画像 P3とを重畳した重畳画像を生成して表示装 置 40に表示している。このように、パターン画像及びレイアウト画像による重畳画像を 用いることにより、観察画像とレイアウト画像とを対応付けつつ不良解析を実行するこ とが容易となり、その効率が向上する。
[0046] すなわち、不良解析装置 10で実行される半導体デバイスの不良解析においては、 ノターン画像 P1などの観察画像と、レイアウト画像 P3とを対応付けながら解析を行う ことが必要となる場合がある。これに対して、上記のように生成される重畳画像を用い ることにより、観察画像とレイアウト画像 P3とを対応付けつつ不良解析を実行すること が容易となり、その効率を向上することができる。
[0047] さらに、上記構成では、パターン画像 P1に対して、レイアウト画像 P3の透過率を可 変とし、第 1透過率設定部 142によってその透過率を所望の値に設定して画像の重 畳を行っている。これにより、表示装置 40に表示される重畳画像において、パターン 画像 P1についての情報、レイアウト画像 P3についての情報、及びそれらの重なり合 い (対応関係）についての情報のそれぞれを、透過率を適当に設定または変更する ことによって簡単に確認可能となる。したがって、上記した重畳画像を用いることによ り、観察画像を用いた半導体デバイスの不良の解析を確実かつ効率良く行うことが可 能となる。
[0048] また、観察画像としてパターン画像 P1と合わせて不良観察画像 P2が取得される場 合には、上記のようにパターン画像 P1とレイアウト画像 P3とを対応付けることにより、 ノターン画像 P1と同じく観察画像であって互いに位置合わせがされた状態の画像 である不良観察画像 P2についても、同時にレイアウト画像 P3との間で対応付けを行 うことが可能となる。なお、電子線やイオンビームを使用する物理解析装置を用いた 不良解析 (例えば、透過型電子顕微鏡を用いた不良解析)などにおいては、パター ン画像 P1とレイアウト画像 P3との重畳のみによる不良観察が可能である。
[0049] また、上記した半導体不良解析装置 10と、検査情報供給装置 20と、レイアウト情報 供給装置 30と、表示装置 40とによって構成される不良解析システム 1によれば、観 察画像を用いた半導体デバイスの不良の解析を確実かつ効率良く行うことが可能な 半導体不良解析システムが実現される。
[0050] 図 4に示した例においては、パターン画像 P1及びレイアウト画像 P3と、さらに不良 観察画像 P2とを重畳させて重畳画像 P6としている。このように、パターン画像 P1及 びレイアウト画像 P3にカ卩えて、さらに不良観察画像 P2を重畳するとともに、パターン 画像 P1及びレイアウト画像 P3に対して、不良観察画像 P2の透過率を可変とし、第 2 透過率設定部 143によって透過率を所望の値に設定して画像の重畳を行うことによ り、各画像 P1〜P3及びそれらの重なり合い（対応関係）についての情報のそれぞれ を、透過率を適当に設定または変更することによって簡単に確認可能となり、不良解 祈の効率をさらに向上することができる。例えば、このような重畳画像を用いれば、不 良観察画像 P2での異常箇所 (例えば発光画像での発光箇所)が半導体デバイスの レイアウト上でどこに位置するの力 などを容易に確認できる。
[0051] ここで、重畳画像における各画像 P1〜P3の重畳については、パターン画像 P1と、 レイアウト画像 P3とを重畳する場合、パターン画像 P1の上にレイアウト画像 P3を重 畳することが好ましい。すなわち、半導体デバイスの通常の観察画像であるパターン 画像 P1は、通常は透明要素として扱える画素が無い画像である。一方、レイアウト画 像 P3は、多数のネットが存在するレイアウトの構成などのために透明要素として扱え る画素が少なくなるものの、そのレイアウトの規則性などにより、ある程度の透明要素 として扱える画素が存在する。したがって、上記のようにパターン画像 P1を下側とし、 レイアウト画像 P3を上側として重畳画像を生成することにより、レイアウト画像 P3での 透明要素として扱える画素を通して、下にあるパターン画像 P1を認識することが可能 となる。
[0052] また、パターン画像 P1及びレイアウト画像 P3と、不良観察画像 P2とを重畳する場 合、ノターン画像 P1及びレイアウト画像 P3の上に不良観察画像 P2を重畳すること が好ましい。すなわち、発光画像 P4や OBIRCH画像 P5などの不良観察画像 P2は 、通常はデータ画素の配置が局所的となり、透明要素として扱える画素がパターン画 像 P1やレイアウト画像 P3に比べて多い。したがって、上記のようにパターン画像 P1 及びレイアウト画像 P3を下側とし、不良観察画像 P2を上側として重畳画像を生成す ることにより、パターン画像 Pl、不良観察画像 P2、及びレイアウト画像 P3の相互の対 応付け等が容易となる。
[0053] ただし、このような重畳画像における各画像 P1〜P3の重畳の順序については、上 記した順序に限定されるものではなぐそれぞれの画像の具体的な特性などに応じ て様々に設定してよい。
[0054] ここで、重畳画像生成部 141にお 、て重畳画像を生成する際の具体的な生成方法
(透過率の設定方法)の一例について、図 6に示したレイアウト画像 P3及び不良観察 画像 P2の重畳画像 P8を用いて説明する。重畳画像 P8上にある点 p'に対応する不 良観察画像 P2上の点を p、レイアウト画像 P3上の点を pとし、各点における RGB力
1 2
ラー要素 ¾τ、 g、 bで表し、レイアウト画像 P3に対する不良観察画像 P2の透過率を T とすると、重畳画像 P8の点 p'での各 RGBカラー要素は、以下のようになる。
p，（r) =T'p (r) + (l -T) -p (r)
2 1
p， (g) =T-p (g) + (l -T) -p (g)
2 1
p' (b) =T-p (b) + (l -T) -p (b)
2 1
このように、重畳される画像のデータ要素 p、 pから、重畳画像での各点のデータ要
2 1
素 p'を求めることにより、重畳画像を好適に生成することができる。例えば、上記式か らゎ力るように、透過率 T=0であれば、重畳画像は不良観察画像 Ρ2となる。また、 透過率 T= lであれば、重畳画像はレイアウト画像 Ρ3となる。また、透過率 Τが 0〜1 の間の値であれば、重畳画像は、図 6 (b)に示したように、不良観察画像 Ρ2の下にレ ィアウト画像 Ρ3が透けて見える画像となる。
[0055] また、本実施形態の不良解析装置 10においては、不良観察画像 Ρ2での不良に起 因する反応情報に対応して解析領域を設定し、半導体デバイスを構成する各ネット のうちで解析領域を通過するネットを抽出して不良解析を行っている。この場合、解 析領域を好適に設定することで、解析領域を通過するネットによって、不良の可能性 が高いネット (被疑不良ネット)が推定でき、不良解析を効率的に実行できる。ただし 、不良解析部 13における具体的な解析方法については、このような方法以外にも、 様々な方法を用いて良い。一般には、不良解析部 13は、観察画像を参照して半導 体デバイスの不良についての解析を行えば良い。なお、不良観察画像 Ρ2での不良 に起因する反応情報は、その反応箇所自体が不良箇所である場合のみでなぐ他の 不良箇所 (例えば不良ネット）に起因して反応が発生している箇所が含まれるので、 このことが考慮された解析方法を用いることが好まし 、。
[0056] また、不良観察画像 P2としては、図 3 (a)にお 、ては発光画像を例示した力 例え ば、上記したように OBIRCH画像などの他の観察画像を用いても良い。また、不良 観察画像としては、単一条件での 1回の観察で得られた画像を用いることができるが 、それに限らず、例えば図 7に示すように、第 1の条件で取得された図 7 (a)の不良観 察画像と、第 1の条件とは異なる第 2の条件で取得された図 7 (b)の不良観察画像と を重ね合わせた図 7 (c)に示す不良観察画像を用いても良!、。
[0057] また、上記した第 2の条件での不良観察画像の取得にぉ 、て、図 7 (d)及び (e)に 示すように、第 1の条件から観察位置の変更 (例えば不良観察画像の位置や範囲の 変更）がある場合も考えられる。このような場合には、図 7 (f)に示すように、観察位置 の変更情報を考慮して画像の重ね合わせを行うことが好ましい。あるいは、第 1の条 件下において得られた解析結果を記憶手段に保管しておき、第 2の条件下において 得られた解析結果を加算する方法を用いても良い。これらを多数回行うことにより、例 えばネットの通過頻度の分布を顕著にすることができるなど、不良解析の効率及び確 実性を向上することができる。
[0058] また、上記実施形態においては、不良解析装置 10において、不良解析部 13の位 置調整部 133が、パターン画像 P1及びレイアウト画像 P3を参照して画像の位置合 わせを行う構成としている。このように、パターン画像 P1を用いてレイアウト画像 P3と の位置合わせを行うことにより、観察画像を用いた半導体デバイスの不良の解析の 精度を向上することができる。また、上記したパターン画像 P1及びレイアウト画像 P3 の重畳画像は、この位置合わせを行う上でも有用である。特に、観察画像としてバタ ーン画像 P1と合わせて不良観察画像 P2が取得される場合には、パターン画像 P1 は不良観察画像 P2に対して位置が合った状態で取得されるため、上記した位置合 わせが有効である。
[0059] また、上記実施形態においては、不良解析装置 10において、不良解析部 13の付 加解析情報取得部 134が、別の解析方法によって得られた半導体デバイスの不良 につ 、ての付加的な解析情報、例えば被疑不良ネットの情報を取得する構成として いる。このような付加解析情報を参照することにより、半導体デバイスの不良の解析 の精度をさらに向上することができる。
[0060] 図 1に示した半導体不良解析装置 10において実行される不良解析方法に対応す る処理は、半導体不良解析をコンピュータに実行させるための半導体不良解析プロ グラムによって実現可能である。例えば、不良解析装置 10は、半導体不良解析の処 理に必要な各ソフトウェアプログラムを動作させる CPUと、上記ソフトウェアプログラム などが記憶される ROMと、プログラム実行中に一時的にデータが記憶される RAMと によって構成することができる。このような構成において、 CPUによって所定の不良 解析プログラムを実行することにより、上記した不良解析装置 10を実現することがで きる。
[0061] また、半導体不良解析のための各処理を CPUによって実行させるための上記プロ グラムは、コンピュータ読取可能な記録媒体に記録して頒布することが可能である。 このような記録媒体には、例えば、ハードディスク及びフレキシブルディスクなどの磁 気媒体、 CD— ROM及び DVD— ROMなどの光学媒体、フロプティカルディスクな どの磁気光学媒体、あるいはプログラム命令を実行または格納するように特別に配置 された、例えば RAM、 ROM、及び半導体不揮発性メモリなどのハードウヱアデバイ スなどが含まれる。
[0062] 図 8は、図 1に示した検査情報供給装置 20として適用が可能な半導体検査装置の 一例を示す構成図である。また、図 9は、図 8に示した半導体検査装置を側面から示 す構成図である。
[0063] 本構成例による半導体検査装置 20Aは、観察部 21と、制御部 22とを備えている。
検査対象 (不良解析装置 10による解析対象）となる半導体デバイス Sは、観察部 21 に設けられたステージ 218上に載置されている。さらに、本構成例においては、半導 体デバイス Sに対して不良解析に必要な電気信号等を印加するためのテストフィクス チヤ 219が設置されている。半導体デバイス Sは、例えば、その裏面が対物レンズ 22 0に対面するように配置される。
[0064] 観察部 21は、 B音箱内に設置された高感度カメラ 210と、レーザスキャン光学系（LS M : Laser Scanning Microscope)ユニット 212と、光学系 222、 224と、 XYZステージ 2 15とを有している。これらのうち、カメラ 210及び LSMユニット 212は、半導体デバイ ス Sの観察画像 (パターン画像 Pl、不良観察画像 P2)を取得するための画像取得手 段である。
[0065] また、光学系 222、 224、及び光学系 222、 224の半導体デバイス S側に設けられ た対物レンズ 220は、半導体デバイス Sからの画像 (光像)を画像取得手段へと導く ための導光光学系を構成している。本構成例においては、図 8及び図 9に示すように 、それぞれ異なる倍率を有する複数の対物レンズ 220が切り換え可能に設置されて いる。また、テストフィクスチヤ 219は、半導体デバイス Sの不良解析のための検査を 行う検査手段である。また、 LSMユニット 212は、上記した画像取得手段としての機 能と合わせて、検査手段としての機能も有している。
[0066] 光学系 222は、対物レンズ 220を介して入射された半導体デバイス Sからの光を力 メラ 210へと導くカメラ用光学系である。カメラ用光学系 222は、対物レンズ 220によ つて所定の倍率で拡大された画像をカメラ 210内部の受光面に結像させるための結 像レンズ 222aを有している。また、対物レンズ 220と結像レンズ 222aとの間には、光 学系 224のビームスプリッタ 224aが介在している。高感度カメラ 210としては、例えば 冷却 CCDカメラ等が用いられる。
[0067] このような構成において、不良の解析対象となっている半導体デバイス Sからの光 は、対物レンズ 220及びカメラ用光学系 222を含む光学系を介してカメラ 210へと導 かれる。そして、カメラ 210によって、半導体デバイス Sのパターン画像 P1などの観察 画像が取得される。また、半導体デバイス Sの不良観察画像 P2である発光画像を取 得することも可能である。この場合には、テストフィクスチヤ 219によって電圧を印加し た状態で半導体デバイス Sから発生した光が光学系を介してカメラ 210へと導かれ、 カメラ 210によって発光画像が取得される。
[0068] LSMユニット 212は、赤外レーザ光を照射するためのレーザ光導入用光ファイバ 2 12aと、光ファイバ 212aから照射されたレーザ光を平行光とするコリメータレンズ 212 bと、レンズ 212bによって平行光とされたレーザ光を反射するビームスプリッタ 212e と、ビームスプリッタ 212eで反射されたレーザ光を XY方向に走査して半導体デバイ ス S側へと出射する XYスキャナ 212fとを有して 、る。 [0069] また、 LSMユニット 212は、半導体デバイス S側力も XYスキャナ 212fを介して入射 され、ビームスプリッタ 212eを透過した光を集光するコンデンサレンズ 212dと、コン デンサレンズ 212dによって集光された光を検出するための検出用光ファイバ 212cと を有している。
[0070] 光学系 224は、半導体デバイス S及び対物レンズ 220と、 LSMユニット 212の XYス キヤナ 212fとの間で光を導く LSMユニット用光学系である。 LSMユニット用光学系 2 24は、半導体デバイス Sから対物レンズ 220を介して入射された光の一部を反射す るビームスプリッタ 224aと、ビームスプリッタ 224aで反射された光の光路を LSMュ- ット 212に向力う光路へと変換するミラー 224bと、ミラー 224bで反射された光を集光 するレンズ 224cとを有して!/、る。
[0071] このような構成において、レーザ光源からレーザ光導入用光ファイバ 212aを介して 出射された赤外レーザ光は、レンズ 212b、ビームスプリッタ 212e、 XYスキャナ 212f 、光学系 224、及び対物レンズ 220を通過して半導体デバイス Sへと照射される。
[0072] この入射光に対する半導体デバイス Sからの反射散乱光は、半導体デバイス Sに設 けられている回路パターンを反映している。半導体デバイス Sからの反射光は、入射 光とは逆の光路を通過してビームスプリッタ 212eへと到達し、ビームスプリッタ 212e を透過する。そして、ビームスプリッタ 212eを透過した光は、レンズ 212dを介して検 出用光ファイバ 212cへと入射し、検出用光ファイバ 212cに接続された光検出器によ つて検出される。
[0073] 検出用光ファイバ 212cを介して光検出器によって検出される光の強度は、上記し たように、半導体デバイス Sに設けられて 、る回路パターンを反映した強度となって!/ヽ る。したがって、 XYスキャナ 212fによって赤外レーザ光が半導体デバイス S上を X— Y走査することにより、半導体デバイス Sのパターン画像 P1などを鮮明に取得するこ とがでさる。
[0074] 制御部 22は、カメラ制御部 25 laと、 LSM制御部251bと、 OBIRCH制御部 251c と、ステージ制御部 252とを有している。これらのうち、カメラ制御部 251a、 LSM制御 部 251b、及び OBIRCH制御部 251cは、観察部 21における画像取得手段及び検 查手段等の動作を制御することによって、観察部 21で実行される半導体デバイス S の観察画像の取得や観察条件の設定などを制御する観察制御手段を構成している
[0075] 具体的には、カメラ制御部 251a及び LSM制御部 251bは、それぞれ高感度カメラ 210及び LSMユニット 212の動作を制御することによって、半導体デバイス Sの観察 画像の取得を制御する。また、 OBIRCH制御部 251cは、不良観察画像として用い ることが可能な OBIRCH (Optical Beam Induced Resistance Change)画像を取得す るためのものであり、レーザ光を走査した際に発生する半導体デバイス Sでの電流変 化等を抽出する。
[0076] ステージ制御部 252は、観察部 21における XYZステージ 215の動作を制御するこ とによって、本検査装置 20Aにおける検査箇所となる半導体デバイス Sの観察箇所 の設定、あるいはその位置合わせ、焦点合わせ等を制御する。
[0077] また、これらの観察部 21及び制御部 22に対して、検査情報処理部 23が設けられ ている。検査情報処理部 23は、観察部 21において取得された半導体デバイス Sの 観察画像のデータ収集、パターン画像 P1及び不良観察画像 P2を含む検査情報の 不良解析装置 10への供給（図 1参照)などの処理を行う。また、必要があれば、この 検査情報処理部 23に対して、表示装置 24を接続する構成としても良い。なお、図 9 にお!/、ては、検査情報処理部 23及び表示装置 24につ 、て図示を省略して 、る。
[0078] 図 1に示した半導体不良解析装置 10による表示装置 40への半導体デバイスの重 畳画像の表示方法、及び不良解析装置 10による不良解析方法等の具体例につい て、解析画面表示制御部 14によって表示装置 40に表示される解析画面 (解析ウィン ドウ）の例とともに説明する。このような解析画面は、図 2に示した構成において、解析 画面生成部 144によって生成される。
[0079] 図 10は、表示装置 40に表示される解析ウィンドウ（不良解析ナビゲーシヨンウィンド ゥ）の一例を示す構成図である。この解析ウィンドウ 400は、本実施例において、重畳 画像生成部 141で生成される重畳画像の表示、及び透過率設定部 142、 143での 画像の透過率の設定に用いられる解析画面となって ヽる。
[0080] 具体的には、解析ウィンドウ 400は、画面の左側に位置して、半導体デバイスのパ ターン画像 Pl、不良観察画像 P2、レイアウト画像 P3などの不良解析に用いられる各 画像の表示に用いられる画像表示領域 401と、画面の中央に位置して、画像表示領 域 401での画像の表示条件の調整を指示するための表示調整領域 402とを有して いる。
[0081] 解析ウィンドウ 400の画面の右側には、不良解析部 13で行われる解析処理につい ての必要な指示及び情報の入力に用いられる解析操作領域 403と、検査情報供給 装置 20からの情報の取得を制御する検査情報取得操作領域 404と、レイアウト情報 供給装置 30からの情報の取得を制御するレイアウト情報取得操作領域 405と、供給 装置 20、 30との間での通信状態を制御する通信操作領域 406とが設けられている。 不良解析装置 10において実行される解析処理は、これらの領域 403〜406を用い て操作者によって制御される。
[0082] このように、図 10に示す解析ウィンドウ 400は、重畳画像生成部 141で生成された 重畳画像を表示することが可能な画像表示領域 401と、不良解析部 13で行われる 不良の解析についての操作に用いられる解析操作領域 403とを有する構成となって いる。このような構成の解析画面を用いることにより、不良解析装置 10を用いて操作 者が不良解析を実行する上での利便性が図られる。なお、画像表示領域 401に表 示される半導体デバイスの画像については、必要に応じて重畳画像以外の画像を表 示しても良い。
[0083] また、この解析ウィンドウ 400では、画面の中央に設けられた表示調整領域 402に より、画像の透過率を含む重畳画像の生成条件を調整することが可能となっている。 具体的には、この表示調整領域 402には下力 順に、パターン画像 P1の表示の ON ZOFFを切り換えるパターン画像表示切換ボタン 402a、レイアウト画像 P3の表示の ONZOFFを切り換えるレイアウト画像表示切換ボタン 402b、及び不良観察画像 P2 の表示の ONZOFFを切り換える不良観察画像表示切換ボタン 402cの 3つの表示 切換ボタンが設けられて 、る。
[0084] さらに、表示調整領域 402には、表示切換ボタン 402a、 402bの間に、パターン画 像 P1に対するレイアウト画像 P3の透過率を設定するための第 1透過率設定つまみ 4 02dが設けられている。解析画面表示制御部 14の第 1透過率設定部 142における 透過率の設定は、この設定つまみ 402dを操作することによって行われる。また、表示 調整領域 402には、表示切換ボタン 402b、 402cの間に、パターン画像 P1及びレイ アウト画像 P3に対する不良観察画像 P2の透過率を設定するための第 2透過率設定 つまみ 402eが設けられて 、る。解析画面表示制御部 14の第 2透過率設定部 143に おける透過率の設定は、この設定つまみ 402eを操作することによって行われる。
[0085] このように、表示切換ボタン 402a〜402cと、透過率設定つまみ 402d、 402eとを 有する表示調整領域 402を解析画面に設けることにより、重畳画像生成部 141にお ける重畳画像の生成条件を、操作者の必要に応じて、好適かつ容易に制御すること ができる。なお、このような解析画面の具体的な構成については、図 10に示した構成 例以外にも様々な構成を用いて良い。例えば、表示調整領域 402において表示切 換ボタン 402a〜402cを設けず、透過率設定つまみ 402d、 402eのみを設ける構成 としても良い。
[0086] 続 、て、解析ウィンドウ 400の画面の右側に設けられた解析操作領域 403の構成 例について説明する。本実施例においては、解析操作領域 403に表示される操作 画面は、図 11〜図 13にそれぞれ示す位置調整操作画面 410、領域設定操作画面 420、及び解析操作画面 430の 3つの画面で切り換えることが可能となっている。こ れらの操作画面のうち、図 11の位置調整操作画面 410は、不良解析部 13の位置調 整部 133 (図 2参照)で実行される処理の制御に用いられる。また、図 12の領域設定 操作画面 420は、領域設定部 131で実行される処理の制御に用いられる。また、図 1 3の解析操作画面 430は、ネット情報解析部 132で実行される処理の制御、及び得 られた解析結果の表示に用いられる。
[0087] まず、図 11に示す位置調整操作画面 410について説明する。この構成例では、位 置調整部 133による観察画像 P 1、 P2とレイアウト画像 P3との間での位置合わせの 具体的な方法として、パターン画像 P1において適当な 3点を指定し、さらにレイアウト 画像 P3にお 、て対応する 3点を指定して、それらの座標から位置合わせを行う方法 を用いている。なお、このような方法では、必要に応じて 4点以上の点を指定して位 置合わせを行うこととしても良い。
[0088] これに対応して、操作画面 410には、パターン画像 Pl、及びレイアウト画像 P3のそ れぞれについて位置合わせに用いる 3点を設定するための位置合わせデータ設定 領域 411が設けられている。この 3点の設定には、例えば、解析ウィンドウ 400の画像 表示領域 401に表示された画像上にぉ ヽてマウス操作で点を設定する方法、ある!/ヽ は設定した 、点の座標を数値データとして入力する方法等を用いることができる。ま た、 3点を用いた画像の位置合わせは、例えば、設定された 3点の位置力もパターン 画像 P1とレイアウト画像 P3との傾きを計算し、パターン画像 P1及び不良観察画像 P 2を傾ける Θ補正によって行われる。なお、 Θ補正については、レイアウト画像 P3が 設計データの真値であるため、パターン画像 P1をレイアウト画像 P3に対して傾けるこ とが好適である。ただし、求められた傾きにしたがってレイアウト画像 P3をパターン画 像 P1に対して傾けるようにしても良 、。
[0089] また、図 11の操作画面 410には、さらに画像調整領域 412が設けられている。この 画像調整領域 412では、パターン画像 P1の回転（ Θ補正）、レイアウト画像 P3の移 動 (位置の微調整)、レイアウト画像のズーム (拡大 Z縮小)等の操作を行うことで、位 置合わせの微調整を手動で行うことが可能となっている。また、領域 411、 412の下 方には、必要な操作ボタンが表示されたボタン表示領域 413が設けられている。
[0090] 次に、図 12に示す領域設定操作画面 420について説明する。この操作画面 420 には、領域設定部 131による複数の解析領域の設定に必要な指示を出す解析領域 設定領域 421と、設定された解析領域の情報を表示する解析領域表示領域 422と が設けられている。図 12では、表示領域 422〖こおいて、解析領域 1〜4の 4つの解析 領域に対応する座標データが表示されて 、る。
[0091] また、この構成例では、解析領域 1〜4のそれぞれに対して、属性 1、属性 2の 2種 類の属性が設定可能となっている。図 12では、解析領域 1に対して属性「S1」が属 性 1として設定され、解析領域 2に対して属性「S2」が属性 2として設定され、解析領 域 3に対して属性「S3」が属性 1として設定され、解析領域 4に対して属性「S4」が属 性 2として設定されている。また、領域 421、 422の下方には、必要な操作ボタンが表 示されたボタン表示領域 423が設けられて!/、る。
[0092] ここで、上記した属性は、解析領域の位置情報 (例えば矩形の解析領域での左上 及び右下の座標）とリンクして格納される。また、これらの情報は、ファイルなどへの保 存及び読込が可能となっている。例えば、違うデバイスで同じ位置を解析する場合、 保存したファイルの情報を読み込むことで、再度領域を描いたり、その属性を再度設 定する手間が省ける場合があり、また、その反応箇所がどのような属性 (例えば良品 発光など）を有しているかを知る上で有用である。
[0093] 次に、図 13に示す解析操作画面 430について説明する。この操作画面 430には、 ネット情報解析部 132による不良解析の実行に必要な指示を出す不良解析指示領 域 431と、得られた解析結果を表示する解析結果表示領域 432とが設けられている 。図 13では、表示領域 432において、解析結果として得られたネットの名称、及びネ ットの解析領域の通過回数を示すカウント数の一覧 (ネットリスト）が表示されている。 また、領域 431、 432の下方には、必要な操作ボタンが表示されたボタン表示領域 4 33が設けられている。
[0094] また、不良解析指示領域 431には、解析領域に対して設定された属性について、 その解析領域を不良解析に用いるかどうかを選択するための第 1指示領域 431aと、 具体的な解析の条件 (解析 1〜解析 3)の指定及び解析実行の指示を行うための第 2 指示領域 43 lbとが設けられている。この場合の解析領域の選択方法としては、例え ば、ネット情報解析部 132による不良解析において、第 1指示領域 431aでチヱックが された属性（図 13の例での属性 Sl、 S2、 S4)を有する解析領域、及び属性が設定 されていない解析領域を不良解析に用いることとし、第 1指示領域 431aでチェックが されていない属性（図 13の例での属性 S3)を有する解析領域を不良解析に用いな V、こととする選択方法を用いることができる。
[0095] このような構成は、例えば、不良の有無にかかわらず常に発光する箇所 (例えば良 品発光の箇所）について、それを示す属性を対応する解析領域に設定しておき、そ の解析領域を不良解析の対象カゝら外すような場合など、様々な場合に有用である。 これにより、半導体デバイスの不良の解析の効率を向上することができる。
[0096] さらに、解析条件を指示するための第 2指示領域 431bについては、例えば、不良 観察画像が発光画像であった場合には、解析領域内に配線端を有するネットのみを 抽出し、また、 OBIRCH画像であった場合には、解析領域内に配線端を有するネッ トに加えて解析領域内を通過するネットをも抽出するなど、ネット抽出の具体的な条 件の設定を行うことが可能な構成とすることが好ましい。また、このような条件設定に ついては、不良観察画像の種類等に応じて自動的に選択される構成としても良い。
[0097] 詳述すると、半導体デバイスを構成するネットは、トランジスタなどの回路を結ぶよう に配線されており、トランジスタに接合されるネットの端点が存在する。発光は、主にト ランジスタのスイッチングによる微弱発光であり、異常な発光は、主としてトランジスタ のリーク電流により発生する。また、スイッチングに伴う発光は良品でも発生するが、こ れは解析領域に属性を付加することで区別が可能である。このような発光画像では、 多くの場合、発光画像の反応領域内に端点が存在するネットは、発光原因の回路に 関係するもので、反応領域を通過するネットは、発光原因の回路とは無関係のもので ある。したがって、発光画像を用いた不良解析では、上記のように解析領域内に配線 端を有するネットのみを抽出することが好ましい。
[0098] 一方、 OBIRCH画像は、主にネット中の不良の検出が中心であり、また、トランジス タ部分等の不良の検出も可能である。したがって、 OBIRCH画像を用いた不良解析 では、上記のように解析領域内に配線端を有するネットに加えて解析領域内を通過 するネットをも抽出することが好ましい。
[0099] また、本構成例では、ボタン表示領域 433にある「詳細」ボタンにより、図 14に示す ネットリスト表示ウィンドウ 440を表示することが可能となって 、る。この表示ウィンドウ 4 40は、画面の左側に位置するネットリスト表示領域 441と、画面の右側に位置してネ ットリストをグラフ化 (ヒストグラム化）して表示するグラフ表示領域 442とを有して 、る。 このような表示ウィンドウ 440を用いることにより、得られた不良解析結果の操作者に よる把握が容易となる。
[0100] また、図 14の表示ウィンドウ 440では、下方のボタン表示領域 443の「ハイライト」ボ タンにより、選択されたネットをレイアウト画像上でハイライト表示することが可能となつ ている。また、図 2に関して上記したように付加解析情報取得部 134によって付カロ的 な解析情報が取得された場合には、その解析情報で不良と判断されたネットについ て、ネットリスト表示領域 441またはグラフ表示領域 442中で着色して示すなどの構 成としても良い。また、レイアウト画像上のネットを、キーボードやマウスなどの入力手 段で選択した場合には、そのネットが通過している解析領域の色を変えて表示し、操 作者に知らせる構成としても良い。 [0101] 本発明による半導体不良解析装置、不良解析方法、不良解析プログラム、及び不 良解析システムは、上記した実施形態及び構成例に限られるものではなぐ様々な 変形が可能である。例えば、重畳画像生成部 141で生成された重畳画像を表示装 置 40に表示するための解析画面としては、図 10に解析ウィンドウ 400を例示した力 このような構成に限らず、様々な構成の解析画面を用いることが可能である。
[0102] ここで、上記実施形態による半導体不良解析装置では、半導体デバイスの観察画 像を用いて、その不良を解析する半導体不良解析装置であって、（1)少なくとも半導 体デバイスの通常の観察画像であるパターン画像を観察画像として含む検査情報を 取得する検査情報取得手段と、 (2)半導体デバイスのレイアウト画像を含むレイアウト 情報を取得するレイアウト情報取得手段と、 (3)上記観察画像を参照して半導体デ バイスの不良についての解析を行う不良解析手段と、（4)半導体デバイスの不良の 解析についての情報を表示手段に表示させる情報表示制御手段とを備え、（5)情報 表示制御手段は、表示手段に表示させる半導体デバイスの画像としてパターン画像 とレイアウト画像とを重畳した重畳画像を生成する重畳画像生成手段と、重畳画像で のパターン画像に対するレイアウト画像の透過率を設定する透過率設定手段とを有 する構成を用いている。
[0103] また、半導体不良解析方法では、半導体デバイスの観察画像を用いて、その不良 を解析する半導体不良解析方法であって、（a)少なくとも半導体デバイスの通常の観 察画像であるパターン画像を観察画像として含む検査情報を取得する検査情報取 得ステップと、 (b)半導体デバイスのレイアウト画像を含むレイアウト情報を取得する レイアウト情報取得ステップと、（c)上記観察画像を参照して半導体デバイスの不良 についての解析を行う不良解析ステップと、 (d)半導体デバイスの不良の解析につい ての情報を表示手段に表示させる情報表示ステップと、 (e)表示手段に表示させる 半導体デバイスの画像としてパターン画像とレイアウト画像とを重畳した重畳画像を 生成する重畳画像生成ステップと、 (f)重畳画像でのパターン画像に対するレイァゥ ト画像の透過率を設定する透過率設定ステップとを備える構成を用いて ヽる。
[0104] また、半導体不良解析プログラムでは、半導体デバイスの観察画像を用い、その不 良を解析する半導体不良解析をコンピュータに実行させるためのプログラムであって 、（a)少なくとも半導体デバイスの通常の観察画像であるパターン画像を観察画像と して含む検査情報を取得する検査情報取得処理と、 (b)半導体デバイスのレイアウト 画像を含むレイアウト情報を取得するレイアウト情報取得処理と、 (c)上記観察画像 を参照して半導体デバイスの不良についての解析を行う不良解析処理と、 (d)半導 体デバイスの不良の解析についての情報を表示手段に表示させる情報表示処理と、
(e)表示手段に表示させる半導体デバイスの画像としてパターン画像とレイアウト画 像とを重畳した重畳画像を生成する重畳画像生成処理と、 (f)重畳画像でのパター ン画像に対するレイアウト画像の透過率を設定する透過率設定処理とをコンピュータ に実行させる構成を用いて 、る。
[0105] また、半導体不良解析システムでは、上記した半導体不良解析装置と、半導体不 良解析装置に対して、検査情報を供給する検査情報供給手段と、半導体不良解析 装置に対して、レイアウト情報を供給するレイアウト情報供給手段と、半導体デバイス の不良の解析にっ 、ての情報を表示する表示手段とを備える構成を用いて 、る。
[0106] ここで、不良解析装置は、検査情報取得手段が、観察画像としてさらに、不良につ いての検査を行って得られた、不良に起因する反応情報を含む不良観察画像を取 得し、重畳画像生成手段が、パターン画像及びレイアウト画像とさらに不良観察画像 とを重畳した重畳画像を生成するとともに、情報表示制御手段が、透過率設定手段 に加えて、重畳画像でのパターン画像及びレイアウト画像に対する不良観察画像の 透過率を設定する第 2の透過率設定手段を有することが好ましい。
[0107] 同様に、不良解析方法は、検査情報取得ステップにおいて、観察画像としてさらに 、不良についての検査を行って得られた、不良に起因する反応情報を含む不良観察 画像を取得し、重畳画像生成ステップにおいて、パターン画像及びレイアウト画像と さらに不良観察画像とを重畳した重畳画像を生成するとともに、透過率設定ステップ に加えて、重畳画像でのパターン画像及びレイアウト画像に対する不良観察画像の 透過率を設定する第 2の透過率設定ステップを備えることが好ましい。
[0108] 同様に、不良解析プログラムは、検査情報取得処理が、観察画像としてさらに、不 良についての検査を行って得られた、不良に起因する反応情報を含む不良観察画 像を取得し、重畳画像生成処理が、パターン画像及びレイアウト画像とさらに不良観 察画像とを重畳した重畳画像を生成するとともに、透過率設定処理に加えて、重畳 画像でのパターン画像及びレイアウト画像に対する不良観察画像の透過率を設定す る第 2の透過率設定処理をコンピュータに実行させることが好ましい。
[0109] このように、ノターン画像及びレイアウト画像に加えて、さらに不良観察画像を重畳 するとともに、その透過率を可変とすることにより、パターン画像、レイアウト画像、不 良観察画像、及びそれらの重なり合いのそれぞれを、透過率を適当に設定すること によって簡単に確認可能となる。したがって、観察画像を用いた半導体デバイスの不 良の解析の効率をさらに向上することができる。
[0110] また、不良解析装置は、不良解析手段が、パターン画像とレイアウト画像とを参照し 、パターン画像を少なくとも含む観察画像と、レイアウト画像との間の位置合わせを行 う位置調整手段を有することが好ましい。同様に、不良解析方法は、パターン画像と レイアウト画像とを参照し、パターン画像を少なくとも含む観察画像と、レイアウト画像 との間の位置合わせを行う位置調整ステップを備えることが好ましい。同様に、不良 解析プログラムは、パターン画像とレイアウト画像とを参照し、パターン画像を少なくと も含む観察画像と、レイアウト画像との間の位置合わせを行う位置調整処理をコンビ ユータに実行させることが好ましい。また、観察画像としてパターン画像と合わせて不 良観察画像が取得される場合には、上記した位置調整において、パターン画像とレ ィアウト画像とを参照し、パターン画像及び不良観察画像を含む観察画像と、レイァ ゥト画像との間の位置合わせを行うことが好ましい。
[0111] このように、パターン画像を用いてレイアウト画像との位置合わせを行うことにより、 半導体デバイスの不良の解析の精度を向上することができる。特に、観察画像として ノターン画像と合わせて不良観察画像が取得される場合には、パターン画像は不良 観察画像に対して位置が合った状態で取得されるため、上記した位置合わせが有効 である。
[0112] また、表示手段に対する重畳画像の具合的な表示構成については、不良解析装 置は、情報表示制御手段が、表示手段に表示させる画面として重畳画像生成手段 で生成された重畳画像を表示するための画像表示領域と、不良解析手段で行われ る不良の解析についての操作に用いられる解析操作領域とを有する解析画面を生 成する解析画面生成手段を有する構成を用いることができる。同様に、不良解析方 法は、表示手段に表示させる画面として重畳画像生成ステップで生成された重畳画 像を表示するための画像表示領域と、不良解析ステップで行われる不良の解析につ Vヽての操作に用いられる解析操作領域とを有する解析画面を生成する解析画面生 成ステップを備える方法を用いることができる。同様に、不良解析プログラムは、表示 手段に表示させる画面として重畳画像生成処理で生成された重畳画像を表示する ための画像表示領域と、不良解析処理で行われる不良の解析についての操作に用 いられる解析操作領域とを有する解析画面を生成する解析画面生成処理をコンビュ ータに実行させる構成を用いることができる。
[0113] また、不良解析装置は、情報表示制御手段による重畳画像の表示とは別に、レイァ ゥト画像を表示手段に表示させるレイアウト画像表示制御手段を備えることとしても良 い。同様に、不良解析方法は、重畳画像の表示とは別に、レイアウト画像を表示手段 に表示させるレイアウト画像表示ステップを備えることとしても良い。同様に、不良解 析プログラムは、重畳画像の表示とは別に、レイアウト画像を表示手段に表示させる レイアウト画像表示処理をコンピュータに実行させることとしても良い。
産業上の利用可能性
[0114] 本発明は、観察画像を用いた半導体デバイスの不良の解析を確実かつ効率良く行 うことが可能な半導体不良解析装置、不良解析方法、不良解析プログラム、及び不 良解析システムとして利用可能である。

Claims

請求の範囲
[1] 半導体デバイスの観察画像を用い、その不良を解析する半導体不良解析装置で あって、
少なくとも半導体デバイスの通常の観察画像であるパターン画像を観察画像として 含む検査情報を取得する検査情報取得手段と、
前記半導体デバイスのレイアウト画像を含むレイアウト情報を取得するレイアウト情 報取得手段と、
前記観察画像を参照して前記半導体デバイスの不良についての解析を行う不良解 析手段と、
前記半導体デバイスの不良の解析についての情報を表示手段に表示させる情報 表示制御手段とを備え、
前記情報表示制御手段は、前記表示手段に表示させる前記半導体デバイスの画 像として前記パターン画像と前記レイアウト画像とを重畳した重畳画像を生成する重 畳画像生成手段と、前記重畳画像での前記パターン画像に対する前記レイアウト画 像の透過率を設定する透過率設定手段とを有することを特徴とする半導体不良解析 装置。
[2] 前記検査情報取得手段は、前記観察画像としてさらに、不良についての検査を行 つて得られた、不良に起因する反応情報を含む不良観察画像を取得し、
前記重畳画像生成手段は、前記パターン画像及び前記レイアウト画像とさらに前 記不良観察画像とを重畳した前記重畳画像を生成するとともに、
前記情報表示制御手段は、前記透過率設定手段に加えて、前記重畳画像での前 記パターン画像及び前記レイアウト画像に対する前記不良観察画像の透過率を設 定する第 2の透過率設定手段を有することを特徴とする請求項 1記載の不良解析装 置。
[3] 前記不良解析手段は、前記パターン画像と前記レイアウト画像とを参照し、前記パ ターン画像を少なくとも含む前記観察画像と、前記レイアウト画像との間の位置合わ せを行う位置調整手段を有することを特徴とする請求項 1または 2記載の不良解析装 置。
[4] 前記情報表示制御手段は、前記表示手段に表示させる画面として前記重畳画像 生成手段で生成された前記重畳画像を表示するための画像表示領域と、前記不良 解析手段で行われる不良の解析についての操作に用いられる解析操作領域とを有 する解析画面を生成する解析画面生成手段を有することを特徴とする請求項 1〜3 のいずれか一項記載の不良解析装置。
[5] 前記情報表示制御手段による前記重畳画像の表示とは別に、前記レイアウト画像 を前記表示手段に表示させるレイアウト画像表示制御手段を備えることを特徴とする 請求項 1〜4のいずれか一項記載の不良解析装置。
[6] 半導体デバイスの観察画像を用い、その不良を解析する半導体不良解析方法で あって、
少なくとも半導体デバイスの通常の観察画像であるパターン画像を観察画像として 含む検査情報を取得する検査情報取得ステップと、
前記半導体デバイスのレイアウト画像を含むレイアウト情報を取得するレイアウト情 報取得ステップと、
前記観察画像を参照して前記半導体デバイスの不良についての解析を行う不良解 析ステップと、
前記半導体デバイスの不良の解析についての情報を表示手段に表示させる情報 表示ステップと、
前記表示手段に表示させる前記半導体デバイスの画像として前記パターン画像と 前記レイアウト画像とを重畳した重畳画像を生成する重畳画像生成ステップと、 前記重畳画像での前記パターン画像に対する前記レイアウト画像の透過率を設定 する透過率設定ステップと
を備えることを特徴とする半導体不良解析方法。
[7] 前記検査情報取得ステップにおいて、前記観察画像としてさらに、不良についての 検査を行って得られた、不良に起因する反応情報を含む不良観察画像を取得し、 前記重畳画像生成ステップにお!、て、前記パターン画像及び前記レイアウト画像と さらに前記不良観察画像とを重畳した前記重畳画像を生成するとともに、
前記透過率設定ステップに加えて、前記重畳画像での前記パターン画像及び前 記レイアウト画像に対する前記不良観察画像の透過率を設定する第 2の透過率設定 ステップを備えることを特徴とする請求項 6記載の不良解析方法。
[8] 前記パターン画像と前記レイアウト画像とを参照し、前記パターン画像を少なくとも 含む前記観察画像と、前記レイアウト画像との間の位置合わせを行う位置調整ステツ プを備えることを特徴とする請求項 6または 7記載の不良解析方法。
[9] 前記表示手段に表示させる画面として前記重畳画像生成ステップで生成された前 記重畳画像を表示するための画像表示領域と、前記不良解析ステップで行われる不 良の解析についての操作に用いられる解析操作領域とを有する解析画面を生成す る解析画面生成ステップを備えることを特徴とする請求項 6〜8のいずれか一項記載 の不良解析方法。
[10] 前記重畳画像の表示とは別に、前記レイアウト画像を前記表示手段に表示させる レイアウト画像表示ステップを備えることを特徴とする請求項 6〜9のいずれか一項記 載の不良解析方法。
[11] 半導体デバイスの観察画像を用い、その不良を解析する半導体不良解析をコンビ ユータに実行させるためのプログラムであって、
少なくとも半導体デバイスの通常の観察画像であるパターン画像を観察画像として 含む検査情報を取得する検査情報取得処理と、
前記半導体デバイスのレイアウト画像を含むレイアウト情報を取得するレイアウト情 報取得処理と、
前記観察画像を参照して前記半導体デバイスの不良についての解析を行う不良解 析処理と、
前記半導体デバイスの不良の解析についての情報を表示手段に表示させる情報 表示処理と、
前記表示手段に表示させる前記半導体デバイスの画像として前記パターン画像と 前記レイアウト画像とを重畳した重畳画像を生成する重畳画像生成処理と、 前記重畳画像での前記パターン画像に対する前記レイアウト画像の透過率を設定 する透過率設定処理と
をコンピュータに実行させる半導体不良解析プログラム。
[12] 前記検査情報取得処理は、前記観察画像としてさらに、不良についての検査を行 つて得られた、不良に起因する反応情報を含む不良観察画像を取得し、
前記重畳画像生成処理は、前記パターン画像及び前記レイアウト画像とさらに前 記不良観察画像とを重畳した前記重畳画像を生成するとともに、
前記透過率設定処理に加えて、前記重畳画像での前記パターン画像及び前記レ ィアウト画像に対する前記不良観察画像の透過率を設定する第 2の透過率設定処 理をコンピュータに実行させる請求項 11記載の不良解析プログラム。
[13] 前記パターン画像と前記レイアウト画像とを参照し、前記パターン画像を少なくとも 含む前記観察画像と、前記レイアウト画像との間の位置合わせを行う位置調整処理 をコンピュータに実行させる請求項 11または 12記載の不良解析プログラム。
[14] 前記表示手段に表示させる画面として前記重畳画像生成処理で生成された前記 重畳画像を表示するための画像表示領域と、前記不良解析処理で行われる不良の 解析についての操作に用いられる解析操作領域とを有する解析画面を生成する解 析画面生成処理をコンピュータに実行させる請求項 11〜13のいずれか一項記載の 不良解析プログラム。
[15] 前記重畳画像の表示とは別に、前記レイアウト画像を前記表示手段に表示させる レイアウト画像表示処理をコンピュータに実行させる請求項 11〜14のいずれか一項 記載の不良解析プログラム。
[16] 請求項 1〜5のいずれか一項記載の半導体不良解析装置と、
前記半導体不良解析装置に対して、前記検査情報を供給する検査情報供給手段 と、
前記半導体不良解析装置に対して、前記レイアウト情報を供給するレイアウト情報 供給手段と、
前記半導体デバイスの不良の解析についての情報を表示する表示手段と を備えることを特徴とする半導体不良解析システム。
PCT/JP2006/312355 2005-06-22 2006-06-20 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム WO2006137415A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP06767014.1A EP1901080B1 (en) 2005-06-22 2006-06-20 Semiconductor failure analyzing apparatus, semiconductor failure analyzing method, semiconductor failure analyzing program and semiconductor failure analyzing system
KR1020077024956A KR101277407B1 (ko) 2005-06-22 2006-06-20 반도체 불량 해석 장치, 불량 해석 방법, 불량 해석프로그램 및 불량 해석 시스템

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005182629A JP5000104B2 (ja) 2005-06-22 2005-06-22 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
JP2005-182629 2005-06-22

Publications (1)

Publication Number Publication Date
WO2006137415A1 true WO2006137415A1 (ja) 2006-12-28

Family

ID=37570444

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/312355 WO2006137415A1 (ja) 2005-06-22 2006-06-20 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム

Country Status (7)

Country Link
US (1) US7752594B2 (ja)
EP (1) EP1901080B1 (ja)
JP (1) JP5000104B2 (ja)
KR (1) KR101277407B1 (ja)
CN (1) CN101208609A (ja)
TW (1) TWI421959B (ja)
WO (1) WO2006137415A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015098342A1 (ja) * 2013-12-26 2015-07-02 浜松ホトニクス株式会社 画像処理方法、画像処理装置、画像処理プログラム、及び画像処理プログラムを記憶した記憶媒体
WO2021250984A1 (ja) * 2020-06-08 2021-12-16 浜松ホトニクス株式会社 半導体検査方法及び半導体検査装置
CN116302841A (zh) * 2023-04-13 2023-06-23 银川兴诚电子科技有限公司 一种工业物联网安全监测方法及系统

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5005893B2 (ja) * 2005-06-22 2012-08-22 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
WO2007114930A2 (en) * 2006-03-31 2007-10-11 Teseda Corporation Secure test-for-yield chip diagnostics management system and method
JP5087236B2 (ja) * 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5091430B2 (ja) * 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP4931483B2 (ja) * 2006-06-14 2012-05-16 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
US8115170B2 (en) * 2007-01-09 2012-02-14 International Business Machines Corporation Method and apparatus for creating time-resolved emission images of integrated circuits using a single-point single-photon detector and a scanning system
US20090007033A1 (en) * 2007-06-28 2009-01-01 Hitesh Suri Method to transfer failure analysis-specific data between data between design houses and fab's/FA labs
US7873936B2 (en) * 2008-01-04 2011-01-18 International Business Machines Corporation Method for quantifying the manufactoring complexity of electrical designs
JP2009168476A (ja) 2008-01-11 2009-07-30 Hitachi High-Technologies Corp 欠陥検査方法、及び欠陥検査システム
JP5021503B2 (ja) * 2008-01-15 2012-09-12 株式会社日立ハイテクノロジーズ パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム
US8312413B2 (en) * 2010-01-22 2012-11-13 International Business Machines Corporation Navigating analytical tools using layout software
US8539389B2 (en) * 2010-09-27 2013-09-17 Teseda Corporation Correlation of device manufacturing defect data with device electrical test data
US9939488B2 (en) 2011-08-31 2018-04-10 Teseda Corporation Field triage of EOS failures in semiconductor devices
US8907697B2 (en) 2011-08-31 2014-12-09 Teseda Corporation Electrical characterization for a semiconductor device pin
US8412991B2 (en) 2011-09-02 2013-04-02 Teseda Corporation Scan chain fault diagnosis
JP5841427B2 (ja) * 2011-12-28 2016-01-13 株式会社キーエンス 画像処理装置及び画像処理方法
US9443051B2 (en) 2012-08-22 2016-09-13 Mentor Graphics Corporation Generating root cause candidates for yield analysis
JP2014236124A (ja) * 2013-06-03 2014-12-15 三菱電機株式会社 半導体装置、半導体装置の検査方法
US10650509B2 (en) 2016-09-08 2020-05-12 Synopsys, Inc. Video overlay
US10247777B1 (en) 2016-11-10 2019-04-02 Teseda Corporation Detecting and locating shoot-through timing failures in a semiconductor integrated circuit
WO2018225159A1 (ja) * 2017-06-06 2018-12-13 三菱電機株式会社 情報処理装置および加工不良特定方法
JP6871070B2 (ja) 2017-06-06 2021-05-12 浜松ホトニクス株式会社 半導体デバイス検査方法
CN107564446A (zh) * 2017-09-30 2018-01-09 深圳市华星光电半导体显示技术有限公司 一种面板点灯机、面板点灯测试系统及测试方法
US10671052B2 (en) * 2017-11-15 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Synchronized parallel tile computation for large area lithography simulation
US11023648B2 (en) 2017-12-12 2021-06-01 Siemens Industry Software Inc. Puzzle-based pattern analysis and classification

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04138574A (ja) * 1990-09-28 1992-05-13 Hitachi Ltd 回路情報表示装置
JPH08250560A (ja) * 1995-01-09 1996-09-27 Mitsubishi Electric Corp 電子ビームテストシステムを使用する故障解析方法
JPH1063235A (ja) * 1996-08-19 1998-03-06 Dainippon Printing Co Ltd 画像処理装置
JPH1116974A (ja) * 1997-06-26 1999-01-22 Nec Corp Ｌｓｉの異常発光箇所特定方法およびその装置
JP2003086689A (ja) * 2001-06-27 2003-03-20 Hitachi Ltd 半導体の不良解析用ｃａｄツール及び半導体の不良解析方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185324B1 (en) * 1989-07-12 2001-02-06 Hitachi, Ltd. Semiconductor failure analysis system
JP2932794B2 (ja) 1991-11-05 1999-08-09 日本電気株式会社 回路接続検証装置
US5240866A (en) * 1992-02-03 1993-08-31 At&T Bell Laboratories Method for characterizing failed circuits on semiconductor wafers
JPH0933599A (ja) * 1995-05-15 1997-02-07 Hitachi Ltd パターン検査方法および検査装置
US6292582B1 (en) 1996-05-31 2001-09-18 Lin Youling Method and system for identifying defects in a semiconductor
JP3436456B2 (ja) 1996-06-14 2003-08-11 三菱電機株式会社 エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム
JP3519872B2 (ja) 1996-07-01 2004-04-19 三洋電機株式会社 半導体集積回路装置の故障解析システム
US20020024603A1 (en) * 1996-10-02 2002-02-28 Nikon Corporation Image processing apparatus, method and recording medium for controlling same
JP3660561B2 (ja) * 1999-11-10 2005-06-15 株式会社東芝 半導体集積回路の故障解析装置
JP3950608B2 (ja) 2000-01-18 2007-08-01 株式会社ルネサステクノロジ エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法
US20020060650A1 (en) * 2000-10-25 2002-05-23 Asahi Kogaku Kogyo Kabushiki Kaisha Schematic illustration drawing apparatus and method
JP3678133B2 (ja) * 2000-10-30 2005-08-03 株式会社日立製作所 検査システムおよび半導体デバイスの製造方法
TW533422B (en) * 2000-11-28 2003-05-21 Advantest Corp Fail analysis device
US6598211B2 (en) * 2001-03-30 2003-07-22 Intel Corporation Scaleable approach to extracting bridges from a hierarchically described VLSI layout
JP4095265B2 (ja) * 2001-09-06 2008-06-04 キヤノン株式会社 画像処理装置、画像処理方法、コンピュータ読み取り可能な記憶媒体、及びコンピュータプログラム
GB2389178B (en) 2001-12-31 2004-10-27 Orbotech Ltd Method for inspecting patterns
JP2003282665A (ja) 2002-03-22 2003-10-03 Hitachi Ltd 半導体不良解析ツール、システム、不要解析方法および半導体装置の製造方法
JP4283487B2 (ja) 2002-04-08 2009-06-24 株式会社ルネサステクノロジ 半導体の不良解析方法及びそのシステム
EP1543451A4 (en) * 2002-07-12 2010-11-17 Cadence Design Systems Inc PROCESS AND SYSTEM FOR CONTEX-SPECIFIC MASK WRITING
JP4429593B2 (ja) * 2002-11-22 2010-03-10 パナソニック株式会社 半導体装置のレイアウト検証方法
JP2004355717A (ja) * 2003-05-29 2004-12-16 Renesas Technology Corp 半導体装置の不良解析方法
US7339388B2 (en) * 2003-08-25 2008-03-04 Tau-Metrix, Inc. Intra-clip power and test signal generation for use with test structures on wafers
US7155689B2 (en) * 2003-10-07 2006-12-26 Magma Design Automation, Inc. Design-manufacturing interface via a unified model
TW200517983A (en) * 2003-10-15 2005-06-01 Matsushita Electric Ind Co Ltd Method for analyzing defect of multilayer wiring structure and defect analyzing device
JP2005158780A (ja) 2003-11-20 2005-06-16 Hitachi Ltd パターン欠陥検査方法及びその装置
US20060098862A1 (en) * 2004-11-10 2006-05-11 International Business Machines Corporation Nanoscale defect image detection for semiconductors
JP5006520B2 (ja) * 2005-03-22 2012-08-22 株式会社日立ハイテクノロジーズ 欠陥観察装置及び欠陥観察装置を用いた欠陥観察方法
JP5005893B2 (ja) * 2005-06-22 2012-08-22 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
US8041103B2 (en) * 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
JP4931483B2 (ja) * 2006-06-14 2012-05-16 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04138574A (ja) * 1990-09-28 1992-05-13 Hitachi Ltd 回路情報表示装置
JPH08250560A (ja) * 1995-01-09 1996-09-27 Mitsubishi Electric Corp 電子ビームテストシステムを使用する故障解析方法
JPH1063235A (ja) * 1996-08-19 1998-03-06 Dainippon Printing Co Ltd 画像処理装置
JPH1116974A (ja) * 1997-06-26 1999-01-22 Nec Corp Ｌｓｉの異常発光箇所特定方法およびその装置
JP2003086689A (ja) * 2001-06-27 2003-03-20 Hitachi Ltd 半導体の不良解析用ｃａｄツール及び半導体の不良解析方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1901080A4 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015098342A1 (ja) * 2013-12-26 2015-07-02 浜松ホトニクス株式会社 画像処理方法、画像処理装置、画像処理プログラム、及び画像処理プログラムを記憶した記憶媒体
US9536300B2 (en) 2013-12-26 2017-01-03 Hamamatsu Photonics K.K. Image processing method, image processing system, and storage medium storing image processing program
JPWO2015098342A1 (ja) * 2013-12-26 2017-03-23 浜松ホトニクス株式会社 画像処理方法、画像処理装置、画像処理プログラム、及び画像処理プログラムを記憶した記憶媒体
US9734571B2 (en) 2013-12-26 2017-08-15 Hamamatsu Photonics K.K. Image processing method, image processing system, and storage medium storing image processing program
JP2019134169A (ja) * 2013-12-26 2019-08-08 浜松ホトニクス株式会社 画像処理方法、画像処理装置、画像処理プログラム、及び画像処理プログラムを記憶した記憶媒体
WO2021250984A1 (ja) * 2020-06-08 2021-12-16 浜松ホトニクス株式会社 半導体検査方法及び半導体検査装置
CN116302841A (zh) * 2023-04-13 2023-06-23 银川兴诚电子科技有限公司 一种工业物联网安全监测方法及系统
CN116302841B (zh) * 2023-04-13 2023-12-08 北京浩太同益科技发展有限公司 一种工业物联网安全监测方法及系统

Also Published As

Publication number Publication date
EP1901080A1 (en) 2008-03-19
US20070011519A1 (en) 2007-01-11
TW200707616A (en) 2007-02-16
TWI421959B (zh) 2014-01-01
EP1901080A4 (en) 2015-10-14
KR20080027223A (ko) 2008-03-26
CN101208609A (zh) 2008-06-25
JP5000104B2 (ja) 2012-08-15
JP2007003306A (ja) 2007-01-11
KR101277407B1 (ko) 2013-06-20
US7752594B2 (en) 2010-07-06
EP1901080B1 (en) 2016-11-30

Similar Documents

Publication Publication Date Title
WO2006137415A1 (ja) 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
JP5091430B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP3802716B2 (ja) 試料の検査方法及びその装置
JP5005893B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP4035242B2 (ja) 回路パターンの検査方法及び検査装置
TWI390228B (zh) Semiconductor poor analytical devices, poor analytical methods, and poor analytical procedures
TWI397105B (zh) Semiconductor poor analytical devices, poor analytical methods, and poor analytical procedures
JP4177375B2 (ja) 回路パターンの検査方法及び検査装置
JP5155602B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP4216902B1 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP2006074065A (ja) 試料の検査装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680022712.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020077024956

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2006767014

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006767014

Country of ref document: EP