JP4035242B2 - 回路パターンの検査方法及び検査装置 - Google Patents

回路パターンの検査方法及び検査装置 Download PDF

Info

Publication number
JP4035242B2
JP4035242B2 JP34029798A JP34029798A JP4035242B2 JP 4035242 B2 JP4035242 B2 JP 4035242B2 JP 34029798 A JP34029798 A JP 34029798A JP 34029798 A JP34029798 A JP 34029798A JP 4035242 B2 JP4035242 B2 JP 4035242B2
Authority
JP
Japan
Prior art keywords
inspection
screen
wafer
image
conditions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34029798A
Other languages
English (en)
Other versions
JP2000161932A5 (ja
JP2000161932A (ja
Inventor
真理 野副
和久 町田
真紀 伊藤
康継 宇佐見
高志 広井
洋 森岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP34029798A priority Critical patent/JP4035242B2/ja
Priority to US09/450,856 priority patent/US6476913B1/en
Publication of JP2000161932A publication Critical patent/JP2000161932A/ja
Priority to US09/832,220 priority patent/US6759655B2/en
Priority to US09/832,219 priority patent/US6421122B2/en
Priority to US09/832,217 priority patent/US6480279B2/en
Priority to US09/832,222 priority patent/US6388747B2/en
Priority to US09/832,218 priority patent/US6567168B2/en
Priority to US10/115,079 priority patent/US6504609B2/en
Priority to US10/116,059 priority patent/US6919564B2/en
Priority to US10/116,134 priority patent/US6493082B2/en
Priority to US10/287,706 priority patent/US6903821B2/en
Publication of JP2000161932A5 publication Critical patent/JP2000161932A5/ja
Priority to US11/931,856 priority patent/US7957579B2/en
Application granted granted Critical
Publication of JP4035242B2 publication Critical patent/JP4035242B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置や液晶等微細な回路パターンを有する基板製造方法及び装置に係わり、特に半導体装置やフォトマスクのパターン検査技術に係わり、半導体装置製造過程途中のウエハ上のパターン検査技術,電子線を使用して比較検査する技術に関する。
【0002】
【従来の技術】
半導体ウエハの検査を一例として説明する。
【0003】
半導体装置は、半導体ウエハ上に主にホトマスクに形成されたパターンをリソグラフィー処理およびエッチング処理により転写する工程を繰り返すことにより製造される。半導体装置の製造過程において、リソグラフィー処理やエッチング処理その他各種加工処理の良否,異物発生等は、半導体装置の歩留まりに大きく影響を及ぼすため、異常や不良発生を早期にあるいは事前に検知するために製造過程の半導体ウエハ上のパターンを検査する方法は従来から実施されている。
【0004】
半導体ウエハ上のパターンに存在する欠陥を検査する方法としては、半導体ウエハに白色光を照射し、光学画像を用いて複数のLSIの同種の回路パターンを比較する欠陥検査装置が実用化されており、例えば光学画像を用いた検査方法では、特開平3−167456 号公報に記載されているように、基板上の光学照明された領域を時間遅延積分センサで結像し、その画像と予め入力されている設計情報とを比較することにより欠陥を検出する方式が開示されている。
【0005】
また、回路パターンの微細化や回路パターン形状の複雑化、材料の多様化に伴い、光学画像による欠陥検出が困難になってきたため、光学画像よりも分解能の高い電子線画像を用いて回路パターンを比較検査する方法が提案されてきた。電子線を用いたパターンの比較検査装置として、J. Vac. Sci. Tech. B, Vol. 9, No.6, pp. 3005 - 3009(1991)、J. Vac. Sci. Tech. B, Vol. 10, No.6, pp. 2804 - 2808(1992)、および特開平5-258703号公報とUSP5,502,306に、通常のSEMの100倍以上(10nA以上)の電子線電流をもった電子線を導電性基板(X線マスク等)に照射し、発生する二次電子・反射電子・透過電子のいずれかを検出し、その信号から形成された画像を比較検査することにより欠陥を自動検出する方法が開示されている。このように、光学式外観検査および光学式外観検査に比べて欠陥検出性能の高い電子線走査方式のウエハ自動外観検査で微細なパターンの検査を実施し、回路パターン形成過程で発生した各種欠陥を検出できるようになった。
【0006】
上記欠陥検査においては、隣接する同等の回路パターンの画像を形成しこれらを比較して欠陥を自動検出するものであるが、検査においては様々なパターンレイアウトのウエハあるいは様々な材料のパターンに対応する必要がある。隣接するパターン同士を正確に比較するためには、パターンの配置すなわちウエハ上のチップ(ダイ)やショットの配列を予め求めて当該被検査ウエハの検査条件としておく必要がある。また、様々な材料において検査に適した画像を形成するためには、画像の明るさやパターン/下地のコントラストを適正な値に設定し当該被検査ウエハの検査条件としておく必要がある。しかし、上記従来装置においてはこれらの検査条件設定の手順や操作方法については記載がなく、その操作が煩雑で、新規に検査対象となるウエハについて適切な検査条件を一通り設定するのに1〜数時間を要していた。半導体製造ラインにおいては、複数の製品(すなわち複数の回路パターン配列)、且つ複数の工程(すなわち複数の材料および複数の詳細な回路パターン形状)についてパターン検査を実施するため、膨大な数の検査条件を設定する必要があり、その結果、検査における各操作、特に検査条件設定操作に膨大な時間を要するという問題があった。
【0007】
上記問題点に対して、検査作業と同時に並行してデータ処理やパラメータ設定を実行できる技術として特開昭63−32604 号公報に、検査と同時にデータ処理パラメータ設定を行うための操作部と制御部および機構部の信号授受方法が開示されている。しかし、本方式では信号授受についての記載はあるが、複雑で入力パラメータ数の多い検査装置についての操作性やパラメータ用データ構造に関する記載がなかった。
【0008】
【発明が解決しようとする課題】
上記従来技術に記載したように、半導体装置をはじめとする各種微細な回路パターンに対して光学式外観検査や光学式検査方式では検出できない各種欠陥を、電子線を試料表面に走査し発生する二次荷電粒子を検出する方式の外観検査により検出することが可能になった。
【0009】
しかし、基板上の回路パターンの画像を取得し、隣接する同等のパターンと比較する方式の各種検査においては、基板であるウエハ上に形成された回路パターンの配列、すなわちショットの配列や、その中のチップ(ダイ)配列、さらにその中のメモリセル・周辺回路・ロジック回路・テストパターン等の配列を予め検査条件として設定しておく必要があり、さらに被検査ウエハのパターン詳細形状や材質に応じて照射光の条件や検出条件,画像比較条件,欠陥判定条件等を各々設定する必要がある。また、半導体装置プロセス条件変更の都度これらの条件も適切に変更する必要がある。このような場合に、以下のような問題点があった。例えば数多くのパラメータを順次入力・設定する際に、操作画面は入力に応じて順次切り替わるがその順序と項目がオペレータには不明であった。そのため、入力が不要な項目についても一度画面表示し確認してから次画面に遷移するようになっており効率が悪かった。また、既入力データを再度確認したり再入力する際に、前画面に戻れない、あるいは現在の入力段階が不明なため戻る画面の階層が不明であるために数多くの操作を経なければ前画面に戻れない等の問題点があった。さらに、別の従来装置においては、操作用ワークステーション上に複数のパラメータ入力画面をウインドウ形式で表示することができるが、本方式においても複数のウインドウが重なって表示されるため、下に隠れた画面についてはその情報を見ることができず画面選択操作をすることが困難であった。これらの問題により、前述のように膨大な数の入力項目を、品種・工程毎に多数作成が必要なため、検査そのものが高速であってもその準備の効率が悪く、時間を要するため、早期に新製品・新工程に検査を適用することが困難となっていた。また、検査条件を設定する際に、検査装置を使用して条件を設定しなければならないので、結果として検査時間が少なくなり、スループットが低下していた。また、検査を高速化しても、その後の目視確認を同一の検査装置で行うとなると、検査にかけられる時間が少なくなり、結果としてスループットが低下するという問題点があった。
【0010】
本発明の第一の目的は、白色光・レーザ光、あるいは電子線を照射して形成された画像を用いて微細な回路パターンを検査する技術において、検査に必要な各種条件を設定する際にその操作性効率を向上するための技術を提供することにある。
【0011】
本発明の第二の目的は、上記検査条件設定時の操作性を向上するための操作画面表示方法および操作画面レイアウトを提供することにある。
【0012】
本発明の第三の目的は、上記検査条件等を設定する操作画面を用いた検査および検査条件設定操作方法および機能を提供することにある。
【0013】
本発明の第四の目的は、上記の課題を解決し、短時間で効率よく検査のための各種条件設定を実行できる技術を提供し、回路パターンを高精度に検査する技術を早期に多種・多工程の半導体装置その他の微細回路パターンに適用することにより、従来の方法より早く半導体装置等のプロセス不良を摘出し、検査結果を製造条件に反映し、半導体装置等の信頼性を高めるとともに不良率を低減するのに寄与する検査方法を供与することにある。
【0014】
【課題を解決するための手段】
半導体装置をはじめとする微細な回路パターンを有する基板の画像を取得し、
隣接する同等のパターンと比較する方式の各種検査においては、基板であるウエハ上に形成された回路パターンの配列、すなわちショットの配列や、その中のチップ(ダイ)配列、さらにその中のメモリセル・周辺回路・ロジック回路・テストパターン等の配列を予め検査条件として設定しておく必要があり、さらに被検査ウエハのパターン詳細形状や材質に応じて照射光の条件や検出条件、画像比較条件,欠陥判定条件等を各々設定する必要があった。また、半導体装置のプロセス条件変更の都度これらの条件も適切に変更する必要があった。これらの各種検査条件を効率よく設定するという上記目的を達成するため、本発明に係わる回路パターンの検査方法および検査装置について以下に述べる。
【0015】
従来の外観検査方法および外観検査装置においては、被検査基板に白色光,レーダ光などの光あるいは電子線等を照射して被検査基板の画像を取得し、該画像を一時記憶して隣接する同等のパターンが形成された箇所、例えば隣接するメモリセルや隣接するチップ等のパターンが同じように形成された箇所と比較して、その画像信号の差により欠陥の有無を判定していた。
【0016】
本発明者らの検討によると、入力する項目の概要およびそのフロー,現在の操作ステータスおよび操作画面の階層が常時表示されていれば次画面への遷移の要否,前画面までの入力状況の把握ができ、入力操作が簡易になるということを見出した。また、必要に応じて先の入力画面や既に入力済の画面を簡易に選択して遷移することにより複雑かつ数多くの入力操作を軽減できることを見出した。さらに、入力順序や現在のステータスについてインジケータを設けることにより、複雑な入力項目であってもオペレータが画面の指示に従うことにより順次入力することが可能になるということを見出した。これらの条件を満たす操作画面の生成および操作方法・機能により、入力順序の間違いがなくなり、現状を把握でき、不要な画面遷移を避け、各種パラメータ設定操作を実行することが可能となる。このような検査方法を実現するために検討した内容を以下に述べる。
【0017】
第一の手段は、関連のある条件項目を同一画面から入力できるように画面を作成し、各画面に「項目名」をつけるようにした。また、該画面にて入力・生成されたデータは同一のデータファイルとして仮保存・保存されるようにした。例えば、電子線を照射して画像を取得する検査方式においては、電子線照射条件に関する入力項目、すなわち照射エネルギーを設定する項目および設定後に画面を確認する操作と確認したことを入力する項目を同一画面にて実行できるように画面を生成した。また、半導体装置等のパターン配列を設定する画面として、(1)ショット・チップ(ダイ)のサイズと配列および原点と定義するチップを入力する画面と(2)チップ内のメモリセル配置を入力し、その配列を画像から確認して最終設定する画面の2種類の画面を生成し、各画面内で設定された内容は画面毎に同一データファイルとして仮保存・保存されるようにした。これにより、類似の操作やその場の確認をまとめて操作でき、かつまとめて同一のデータファイルとして保存できるので、後に検査条件の当該部分のみを変更する際に遷移すべき画面を低減し、数値を変更すべきファイル数を低減できるようになる。また、まとめて操作することができるようになるので操作そのものの効率も向上する。
【0018】
第二の手段は、第一の手段にて生成した画面の「項目名」を該当する画面の上下左右のいずれかの端にタブ形式で該画面と一体化させて表示するというものである。また、複数の画面が存在する場合には、画面そのものは重ねて表示し、タブ部分を同一端でかつタブに書かれている項目名が読める程度に位置をずらして並べて表示することにより、オペレータが入力を所望している項目名はタブの部分から容易に判別できる。
【0019】
第三の手段は、上記第二の手段で述べたタブ(項目名)を通常作業順序に則して配列し、なおかつ現在作業中の画面に該当するタブ部分の色を他のタブとは別の色で表示するというものである。これにより、通常作業の手順が配列として表示される上、現在パラメータ入力中の画面のタブを他の画面のタブと異なる表示にすることにより全体作業のいずれの段階のものかを認識できるようになる。
【0020】
第四の手段は、上記第一から第三の手段で述べた画面およびタブによる操作において、通常作業手順で順次パラメータを入力し、画面終了時に当該画面での入力が完了したことを示すキ−あるいは画面中ボタン等を入力することにより当該画面の表示を終了し、次画面へ自動的に遷移するようにしたものである。これにより、通常作業においては順次画面を入力し、完了を指示することを繰り返すことによりすべての画面ですべてのパラメータ入力を実施できる。
【0021】
第五の手段は、上記第四の手段で述べた画面遷移および操作において、入力が不要な画面をとばして先に進む画面および既に入力が完了しているが戻りたい画面については、対応する所望のタブすなわち項目名を画面内で選択することにより当該画面を呼び出して表示し、かつ遷移後の画面に対応するタブを「現在作業中」として色を変えて表示するようにする。これにより、不要な画面を遷移することなく所望の項目のみを入力できる上、既入力項目を簡易に再入力したり数値を確認することが可能となる。
【0022】
第六の手段は、上記第一から第五の手段で述べた画面遷移およびタブによる操作において、例えば自動検査シーケンスのように入力順序が変更にならない事項、あるいはレシピ作成において装置ハードウエア等の制約によりパラメータの入力順序が決まっている事項については、個々の入力項目や個々のシーケンス項目をタブとして表示せずに順序が決まっている入力全体を一つのタブとし、該タブ内部の個々の入力項目名および検査シーケンス項目名は現状のステータスが明確に判るように現状進行中の項目名の背景色を他の項目あるいは他のタブの背景色とは別の色に表示するようにしたものである。これにより、オペレータが誤って入力順序を所定の順序とは異なる方法で入力する可能性がなくなり、これに加えて現状の詳細な進行中の作業項目が明確になる。
【0023】
以上で述べた各種手段により、半導体装置をはじめとする微細な回路パターンを有する基板の画像を取得し、隣接する同等のパターンと比較する方式の各種検査においては、基板ウエハ上に形成された回路パターンの配列、すなわちショットの配列や、その中のチップ(ダイ)配列、さらにその中のメモリセル・周辺回路・ロジック回路・テストパターン等の配列を予め検査条件として設定したり、さらに被検査ウエハのパターン詳細形状や材質に応じて照射光の条件や検出条件,画像比較条件,欠陥判定条件等を各々設定したり、半導体装置のプロセス条件変更の都度これらの条件を適切に変更する際に、検査条件ファイルを所定の手順で入力することが簡易になり、効率が向上するようになる。また、現状の作業進行状態をタブやインジケータの背景色を変更すること等で明示しているため、他の作業に遷移することが簡易になり検査条件作成効率が向上する。従って、多様な製品あるいは工程の半導体装置に対して早期に高精度な検査を適用できるようになる。さらに、入力順序が可変な項目はタブに、決まっているものはインジケータとして表示するため、入力順序等を誤るポテンシャルが低減した。そのため、専門に訓練されたオペレータでなくても簡易に検査条件が設定できるようになった。従って、これまでに述べてきた検査方法および装置構成により、回路パターンの画像を取得して比較検査することにより該パターン上に発生した欠陥を自動的に検出するための各種装置パラメータが簡易に設定できる。
【0024】
これらの検査方法と検査装置を用いて、回路パターンを有する基板、例えば製造過程における半導体装置を検査することにより、多種の製品および多種の工程の半導体装置について、従来の技術では対応に膨大な時間を要していた検査パラメータ設定が短時間に効率よくできるようになり、その結果として所望の外観検査を所望の製品・工程に早期に適用でき、且つ条件設定が条件設定のために用いるウエハ等の工完に影響を与えないですむ。その結果、プロセス加工によって生じたパターンの形状不良や微細な異物等の内容を早期に把握でき、プロセスあるいは製造装置条件等に潜在している問題を顕在化することができるようになる。これにより、従来方法および従来装置よりも高速且つ高精度に半導体装置をはじめとする各種基板の製造プロセスにおける不良の原因を対策することができ、高い歩留まりすなわち良品率を確保できると同時に不良発生を検知してから対策までのTATを短縮することが可能となる。
【0025】
【発明の実施の形態】
以下、本発明の実施例の検査方法、および装置の一例について、図面を参照しながら詳細に説明する。
【0026】
(実施例1)
本実施例では、電子線を用いて画像を形成し、隣接する同等の回路パターン同士で画像を比較して欠陥の有無を検出する検査方法および検査装置において、検査に必要な各種パラメータを設定する方法について記載する。ここでは、ウエハ上に形成された半導体装置の回路パターンを検査する場合について述べる。
【0027】
まず、本実施例における回路パターン検査装置16の構成を図2に示す。回路パターン検査装置16は、室内が真空排気される検査室17と、検査室17内に試料基板(被検査基板)24を搬送するための予備室(本実施例では図示せず)を備えており、この予備室は検査室17とは独立して真空排気できるように構成されている。また、回路パターン検査装置16は上記検査室17と予備室の他に制御部21,操作部20から構成されている。検査室17内は大別して、電子光学系18,二次電子検出部35,試料室23,光学顕微鏡19から構成されている。電子光学系18は、電子銃25,電子線引き出し電極26,コンデンサレンズ27,ブランキング偏向器28,走査偏向器30,絞り29,対物レンズ31,反射板32,ExB偏向器33から構成されている。二次電子検出部35のうち、二次電子検出器35が検査室17内の対物レンズ31の上方に配置されている。二次電子検出器35の出力信号は、検査室17の外に設置されたプリアンプ36で増幅され、AD変換機37によりディジタルデータとなる。試料室23は、試料台45,ステージとしてのXステージ46およびYステージ47,位置モニタ測長器48,被検査基板高さ測定器49から構成されている。光学顕微鏡19は、検査室17の室内における電子光学系18の近傍であって、互いに影響を及ぼさない程度離れた位置に設備されており、電子光学系18と光学顕微鏡19の間の距離は既知である。そして、Xステージ46またはYステージ47が電子光学系18と光学顕微鏡19の間において、既知の距離を往復移動するようになっている。光学顕微鏡(光顕)19は白色光源50,光学レンズ51,CCDカメラ52により構成されている。白色光源50,CCDカメラ52等は、真空排気された検査室17の外部に設置する構成でも良い。操作部20は、第一画像記憶部53,第二画像記憶部54,比較演算部55,欠陥判定処理部56より構成されている。画像表示部88により、画像記憶部53および54に取り込まれた電子線画像と、CCDカメラ52にて撮像された光学画像、および比較演算部55で比較処理された後の差画像等を任意に選択して表示することができる。装置各部の動作命令および動作条件は、制御部21から入出力される。制御部21には、予め電子線発生時の加速電圧,電子線偏向幅,偏向速度,二次電子検出装置の信号取り込みタイミング、試料台移動速度等々の条件が、目的に応じて任意にあるいは選択して設定できるよう入力されている。制御部21は、補正制御回路58を用いて、位置モニタ測長器48,被検査基板高さ測定器49の信号から位置や高さのずれをモニタし、その結果より補正信号を生成し、電子線が常に正しい位置に照射されるよう対物レンズ電源70や走査偏向器30に補正信号を送る。
【0028】
被検査基板24の画像を取得するためには、細く絞った電子線34を該被検査基板24に照射し、二次電子71を発生させ、これらを電子線34の走査およびステージ46,47の移動と同期して検出することで該被検査基板24表面の画像を得る。本実施例の回路パターン検査装置においては、通常SEMに比べ約100倍以上の、例えば100nAの大電流電子線を一回のみ走査することにより画像を形成する構成とし、高速画像取得を実現することができる。
【0029】
電子銃25には拡散補給型の熱電界放出電子源が使用されている。この電子銃25を用いることにより、従来の例えばタングステン(W)フィラメント電子源や、冷電界放出型電子源に比べて安定した電子線電流を確保することができるため、明るさ変動の少ない電子線画像が得られる上、電子線電流を大きく設定できる。電子線電流を大きく設定するために、電子銃にショットキー型電子源を使用することもできる。これにより、一回走査で高S/N電子線画像を取得する高速検査を実現することができる。電子線34は、電子銃25と引き出し電極26との間に電圧を印加することで電子銃25から引き出される。電子線34の加速は、電子銃25に高電圧の負の電位を印加することでなされる。これにより、電子線34はその電位に相当するエネルギーで試料台45の方向に進み、コンデンサレンズ27で収束され、さらに対物レンズ31により細く絞られて試料台45上のステージ46,47の上に搭載された被検査基板24(半導体ウエハ,チップあるいは液晶,マスク等微細回路パターンを有する基板)に照射される。なお、ブランキング偏向器28には、走査信号およびブランキング信号を発生する信号発生器59が接続され、コンデンサレンズ27および対物レンズ31には、各々レンズ電源70が接続されている。被検査基板24には、高圧電源73により負の電圧を印加できるようになっている。この高圧電源73の電圧を調節することにより一次電子線を減速し、電子銃25の電位を変えずに被検査基板24への電子線照射エネルギーを最適な値に調節することができる。
【0030】
被検査基板24上に電子線34を照射することによって発生した二次電子71は、基板24に印加された負の電圧により加速される。被検査基板24上方に、ExB偏向器33が配置されており、これにより加速された二次電子71は所定の方向へ偏向される。ExB偏向器33にかける電圧と磁界の強度により、偏向量を調整することができる。また、この電磁界は、試料に印加した負の電圧に連動させて可変させることができる。ExB偏向器33により偏向された二次電子71は、所定の条件で反射板32に衝突する。この反射板32は、試料に照射する電子線(以下一次電子線と呼ぶ)用偏向器のシールドパイプと一体で円錐形状をしている。この反射板32に加速された二次電子71が衝突すると、反射板32からは数V〜50eVのエネルギーを持つ第二の二次電子72が発生する。
【0031】
二次電子検出部35は、真空排気された検査室17内には二次電子検出器35が、検査室17の外にはプリアンプ36,AD変換器37,光変換手段38,光伝送手段39,電気変換手段40,高圧電源41,プリアンプ駆動電源42,AD変換器駆動電源43,逆バイアス電源44から構成されている。既に記述したように、二次電子検出部35のうち、二次電子検出器35が検査室17内の対物レンズ31の上方に配置されている。二次電子検出器35,プリアンプ36,AD変換器37,光変換手段38,プリアンプ駆動電源42,AD変換器駆動電源43は、高圧電源41により正の電位にフローティングしている。上記反射板32に衝突して発生した第二の二次電子72は、この吸引電界により検出器35へ導かれる。二次電子検出器35は、電子線34が被検査基板24に照射されている間に発生した二次電子71がその後加速されて反射板32に衝突して発生した第二の二次電子72を、電子線34の走査のタイミングと同期して検出するように構成されている。二次電子検出器35の出力信号は、検査室17の外に設置されたプリアンプ36で増幅され、AD変換器37によりディジタルデータとなる。AD変換器37は、半導体検出器35が検出したアナログ信号をプリアンプ36によって増幅された後に直ちにディジタル信号に変換して、制御部21を介して操作部20に伝送するように構成されている。検出したアナログ信号を検出直後にディジタル化してから伝送するので、従来の装置よりも高速で且つS/N比の高い信号を得ることができる。
【0032】
ステージ46,47上には被検査基板24が搭載されており、検査実行時にはステージ46,47を静止させて電子線34を二次元に走査する方法と、検査実行時にステージ46,47をY方向に連続して一定速度で移動されるようにして電子線74をX方向に直線に走査する方法のいずれかを選択できる。ある特定の比較的小さい領域を検査する場合には前者のステージを静止させて検査する方法、比較的広い領域を検査する時には、ステージを連続的に一定速度で移動して検査する方法が有効である。なお、電子線34をブランキングする必要がある時には、ブランキング偏向器28により電子線34が偏向されて、電子線が絞り29を通過しないように制御できる。
【0033】
位置モニタ測長器48として、本実施例ではレーザ干渉による測長計を用いた。Xステージ46およびYステージ47の位置が実時間でモニタでき、制御部21に転送されるようになっている。また、Xステージ46,Yステージ47の各種データも同様に各々のドライバから制御部21に転送されるように構成されている。制御部21はこれらのデータに基づいて電子線34が照射されている領域や位置が正確に把握できるようになっており、必要に応じて実時間で電子線34の照射位置の位置ずれを補正制御回路58より補正するようになっている。また、被検査基板毎に、電子線を照射した領域を記憶できるようになっている。
【0034】
光学式高さ測定器(被検査基板高さ測定器)49は、電子ビーム以外の測定方式である光学式測定器、例えばレーザ干渉測定器や反射光の位置で変化を測定する反射光式測定器が使用されており、ステージ上46,47に搭載された被検査基板24の高さを実時間で測定するように構成されている。本実施例では、スリットを通過した細長い白色光を透明な窓越しに該被検査基板24に照射し、反射光の位置を位置検出モニタにて検出し、位置の変動から高さの変化量を算出する方式を用いた。この光学式高さ測定器49の測定データに基づいて、電子線34を細く絞るための対物レンズ31の焦点距離がダイナミックに補正され、常に非検査領域に焦点が合った電子線34を照射できるようになっている。また、被検査基板24の反りや高さ歪みを電子線照射前に予め測定しており、そのデータをもとに対物レンズ31の検査領域毎の補正条件を設定するように構成することも可能である。
【0035】
制御部21は、二次電子検出器35よりのアナログ信号をディジタル信号に変換された信号を記憶する記憶手段81,記憶手段81に記憶されたディジタル信号をディジタル処理する画像処理回路82,画像処理回路82の処理パラメータを設定する検査条件設定部83,画像処理回路82の処理結果である欠陥情報を保持する欠陥バッファ84、及び、全体を制御する全体制御部85よりなる。
【0036】
操作部20は、図3に示すようにモニタ95,キーボード96,マウス97および制御部98を備えている。モニタ95の画面は、基板の位置の表示と移動指示をするマップ部87,画像情報を表示する画像表示部88,画像取得指示部89と画像処理指示部90と処理条件設定部91とを備えて構成される。
【0037】
これらの構成により、以下のように動作して検査条件を設定する。
【0038】
即ち、マップ部87には現在のステージの位置,画像表示領域88には光学顕微鏡19の光顕像が表示されている。マップ部87をクリックすることで、ステージ46,47を移動して条件を設定する場所を選定する。画像取得指示部89をクリックすることで電子線34を基板24に照射し、発生する二次電子71を二次電子検出器35で検出し、検出した信号をAD変換器37でディジタル信号に変換し、記憶手段81に所定の領域のディジタル画像を取得する。
【0039】
処理条件設定部91で処理条件を設定し、画像処理指示部90をクリックする。検査条件設定部83の検査条件を設定し、記憶手段81に記憶されたディジタル画像を設定条件で画像処理回路82において画像処理して欠陥を抽出し、欠陥バッファ84に記憶する。マップ87を画像取閑した領域を視覚認識できるように拡大表示し、欠陥データバッファ84に記憶した欠陥の位置を表示する。表示した点をクリックすることで、該欠陥位置の記憶手段81上の画像を画像表示部88に表示する。マップ部87のクリックを繰り返すことで本来検出したい欠陥が検出され、しかも余分の欠陥が検出されていないかどうかオペレータが判断する。
【0040】
判断の結果検査条件が不適切な場合には、再度処理条件設定部91で処理条件を設定し、画像処理指示部90をクリックし、検査を実行する。これら作業を繰り返すことで、検査に好適な検査条件を探索する。1箇所での条件確認が終了すると、必要に応じてマップ部87を縮小表示にし、画像表示部88を光学顕微鏡19での光顕像表示に切り替えて条件設定場所を再選択し、画像取得から条件設定までを繰り返す。これら操作によりオペレータの条件設定を支援する。
【0041】
検査条件を設定している時に1回の電子線の照射で取得した基板の画像を用いて画像処理の条件設定できるため、適切な条件が設定される。1回のみの電子線照射が望ましい。このように使い勝手の良い基板検査方法、及び基板検査装置を提供できる。特に検査条件の最適化を迅速かつ容易に図ることができる。
【0042】
本実施例において検査を実行するために必要な各種パラメータについて以下に示す。
【0043】
検査を実行するためには、被検査基板に固有のパラメータや、装置の動作条件を決めるパラメータ等がある。被検査基板に固有のパラメータは、大きく2種類に分けられる。一つは、「品種ファイル」と呼ばれるパラメータで、製造プロセス途中の層によって変わらないパラメータである。内容は、例えばウエハサイズ,オリエンテーションフラットあるいはノッチの形状,半導体製品の露光ショットサイズ,チップ(ダイ)サイズ,ショットおよびチップの配列,検査領域の有効領域であるショットおよびチップ,原点とするチップの番号,メモリセル領域(領域数および各領域の座標),メモリセルの繰り返し単位のサイズ等である。これらが上記「品種ファイル」としてテーブル化されている。もう一つは、「工程ファイル」と呼ばれるパラメータで、製造プロセス途中の層により表面の材料や形状の状態が異なるので調整を要するパラメータである。内容は、例えば電子線照射条件(電子ビームを試料に照射する際の照射エネルギー),検出系の各種ゲインおよびオフセット値,試料毎の画像の明るさを調整するための階調変換値,アライメントを実施するためのアライメントマーク座標およびアライメントマークの画像,検査を実施するチップおよびチップ内領域およびサンプリング率等の検査領域条件,検査の際の画素サイズ,欠陥を検出するための画像処理の条件として固定しきい値・浮動しきい値の選択,画像入力時あるいは処理時のフィルタ,位置合わせのずれ許容値,画像比較時の明るさばらつき許容値等、さらに、ウエハの合否判定を実施するための許容欠陥数あるいは欠陥密度,不良発生チップ数あるいは不良発生チップ率等で、これらが上記「工程ファイル」として登録されている。検査の際には、この「品種ファイル」「工程ファイル」を指定することにより、特定の半導体製品,特定の製造工程に対応した検査条件を呼び出すことができる。
【0044】
従来の検査装置においては、特定の半導体装置製品に関係する共通情報をテーブル化した「品種ファイル」と、個別の検査工程特有の情報をテーブル化した
「工程ファイル」に適切に分けていなかったため、たとえば特定の半導体製品について、既に別の工程のウエハで検査条件が設定されていたとしても、別の工程の検査条件を設定する際に、既に作成された条件を流用することが困難という問題があった。例えば同一品種では共通となるパラメータ、例えば、チップマトリクスやメモリセルの領域設定等を、検査工程が変わる都度、再度入力する必要があった。本願においては、上記に示したように「品種ファイル」と「工程ファイル」を適切に分離し、図4に示すように一つの半導体製品について品種ファイルの下位に工程ファイルを複数持つようなファイル構造にしたので、例えば同一の製品で工程が異なるウエハの検査条件を設定する際に、既に作成された検査ファイルのうちチップサイズ等、特定の製品で共通のパラメータについて条件を流用することができるようになり、複数回同じパラメータを設定・入力することが不要となった。さらに画面操作が容易になったので検査条件作成の効率を上げることが可能となった。
【0045】
上記「品種ファイル」と「工程ファイル」をまとめて以下「レシピ」と呼ぶ。また、これらの各種パラメータを入力・登録する一連の操作を以下「レシピ作成」と呼ぶ。
【0046】
以下に、レシピ作成の方法およびそれを実現するための操作画面について説明する。図5に検査装置の画面例を示す。画面は大まかに5つの領域に分割されている。領域〈1〉は画面上部に配置され、左側に現在の年月日と時間が表示されている。その横に装置名および装置IDが、さらに右側にはレシピ名として品種ファイル名と工程ファイル名が、一番右側にはオペレータ名が表示されている。その下に領域〈2〉が配置され、領域〈2〉には操作や状態の説明をする「ガイダンス」が表示される。画面中央には領域〈3〉が配置され、操作や進行状態により表示内容が変わる。画面右側には領域〈4〉が配置され、複数の画面で共通に必要となる操作のためのボタンが表示されている。ボタンは、例えば「印刷」や「ファイル保存」「開始」「終了」等が該当する。画面上でこのボタンをマウスでクリックする等で押すと、各動作を実行する。例えば「印刷」を押すと、表示画面のハードコピーを実行する。「ファイル保存」を押すと、現在作成中のレシピを保存するための画面すなわち保存する品種ファイルおよび工程ファイルの名前を指定する画面が表示される。画面下部には、領域〈5〉が配置され、操作内容によりモードを分けているモード名が表示されている。例えば「検査」を押すと自動検査を実行するモードになり、「レシピ作成」を押すと上記パラメータを入力するモードになり、「ユーティリティ」を押すと装置固有のパラメータ管理や電子光学系・機構系・検出系・画像処理系各部の調整を実施するモードになる。これらの領域配置のうち、領域〈1〉,領域〈5〉は画面規格に基づいて構成されている。この規格では画面上部の左端に日付、右端にオペレータ名を表示すること、操作のモード名を画面下部に表示することとしている。
【0047】
レシピ作成のフローを図6に示す。まず、初期画面において領域〈5〉のモードの中から「レシピ作成」を選択(図6のフローチャートS6)しボタンを押す。そうすると、レシピ作成のための画面に切り替わる。レシピ作成モードの最初の画面で、被検査ウエハをロードしてレシピを作成するシーケンスと、既に作成されているレシピについて特定のパラメータ条件の数値のみを変更するだけ、すなわちウエハをロードしないで数値設定するシーケンスのどちらかを選択(図6のフローチャートS7)する。本実施例では、被検査ウエハをロードしてレシピを作成する方法について説明する。被検査ウエハが搭載されたウエハカセットを検査装置のローダに設置(図6のフローチャートS8)し、レシピ作成の条件すなわち新規に品種ファイルと工程ファイルを作成するのか、あるいは既に作成されたファイルを変更するのかを指定(図6のフローチャートS9)する。「新規作成」を選択した場合には、デフォルトで入力されている品種ファイルおよび工程ファイルが画面に呼び出される。また、既に登録されている品種ファイルあるいは工程ファイルの変更を指定した場合には、既登録の品種および工程ファイルが呼び出される。これらの指定が完了したら、画面よりウエハロードすなわちレシピ作成開始を指定するボタンを押すことによりウエハがロードされる。ウエハロードを開始すると同時に、電子線の照射条件を設定(図6のフローチャートS10)する。電子線条件を変更すると、その都度電子ビームの焦点や非点を調整する「ビーム校正」(図6のフローチャートS11)が必要になる。そのため、本実施例の検査方法およびレシピ作成方法ではビームの校正(図6のフローチャートS11)を行う前に予め電子線照射条件の指定(図6のフローチャートS10)をしておくようになっている。電子線照射条件が入力され、ウエハロードを完了したら、電子線照射条件で指定された条件となるようにリターディング電圧が試料台および試料に印加される。そして、ビーム校正(図6のフローチャートS11)では、試料台上に貼り付けてある電子ビーム校正用パターンの箇所が電子線照射光学系の直下に来るようにステージが自動的に移動し、電子線を該校正用パターンに照射する。校正用パターン上で倍率や歪み等が補正され、焦点および非点をツマミで調整したら、次のステップに進む。次は、試料上の指定した箇所に電子線を照射し、試料上の画像コントラストを確認の上試料上で焦点および非点を再度調整(図6のフローチャートS12)する。この際、電子線を連続して試料に照射し続けると、試料にコンタミネーションが付着したり帯電により試料のコントラストが変動してしまうので、所定の時間間隔で電子線を1回照射して画像を取得しては画面に表示するという動作を繰り返す。この画面において、パターン部分と下地とのコントラストが得られない場合には、電子線照射条件の変更を指定(図6のフローチャートS13)する。そうすると、電子線照射条件が変更(図6のフローチャートS10)され、再度ビーム校正を実施(図6のフローチャートS11)した後に同様にコントラストを確認(図6のフローチャートS12)することができる。ここで入力された電子線照射条件および焦点・非点の条件は、工程ファイル内のパラメータとして格納される。
【0048】
電子線条件が決まり、コントラストが確認され、試料上で焦点および非点が調整されたら、該ウエハのショットおよびチップのサイズと配列を入力(図6のフローチャートS14)する。ショットサイズとショットマトリクスを入力し、ショット内チップの配列が入力されたら、ウエハ周辺部のショットあるいはチップの有無を指定する。ここで設定されたショットおよびチップ配列は、品種ファイル内のパラメータとして格納される。
【0049】
次に、アライメント条件を設定(図6のフローチャートS15)する。図7を用いて本実施例の検査方法および検査装置のアライメント方法概略を示す。平行に並んだ2つのチップ(図7の130,131)を指定する。チップが指定されたら、1点目のチップ(図7の130)に指定した箇所にステージを移動する。アライメント用に形成されたパターンあるいはアライメントに適したパターン(図7の132)を光学顕微鏡画像にて探索し、見つかったら当該箇所を指定する。そして、当該パターンの光学顕微鏡画像および電子線画像を取得し、画像をアライメント用に保存する画像(図7の133)として、すなわち工程ファイル内のアライメントパラメータとして登録するとともに、該パターンの座標(X1,Y1)も同様に登録する。次に2点目のチップ(図7の131)に移動し、2点目チップ(図7の131)における同等のパターン箇所(図7の132)を探索し、その箇所の座標(X3,Y3)も同様に登録する。これでアライメントを実行するために必要な画像およびウエハ上のアライメント用パターン位置が確定される。次に、指定したアライメント用パターン座標とチップ原点とのオフセット値を入力し、工程ファイル内のアライメントパラメータとしてする。これにより、アライメント実行後には、レシピ作成における各種座標を算出するための各チップの原点が確定する。レシピ作成においては、ウエハ上の各種処理を実行する座標を指定するパラメータが多いため、このように最初にアライメント条件を確定し工程ファイル内パラメータとして登録してから、アライメントまで実行(図6のフローチャートS15)する。
【0050】
アライメント条件が設定され、アライメントが実行された後に、チップ内のメモリセル領域設定(図6のフローチャートS16)に移る。メモリセル領域設定は、メモリ製品あるいはチップ内にメモリセルを有する製品についてのみ設定を必要とする。任意のチップを選択し、そのチップ内の各メモリセルマットの位置を光学顕微鏡画像で探索し指定する。そして同じ位置を再度電子線画像で表示し、より高倍率で高精度な座標登録を行う。メモリマットの位置指定が完了したら、メモリマット内の繰り返しパターンについて、繰り返し単位すなわちピッチを入力(S16)する。繰り返しピッチは、数値入力も可能であるし、画面に高倍率でパターンの画像を取得・表示してカーソル等で繰り返し単位を入力して自動計測することもできる。このようにして入力されたメモリセル領域のデータおよび繰り返しピッチは、品種ファイル内のパラメータとして登録される。
【0051】
次に、検査領域を指定(図6のフローチャートS17)する。検査領域の指定では、検査チップおよびチップ内の検査領域の2種類が指定できる。デフォルト条件では、ウエハ上有効領域として設定した全チップ,全領域を検査することになっているが、検査時間を短縮したい場合や、全チップを検査する必要がない場合、また、チップ内の特定領域のみを検査したい場合には、任意に指定することができる。さらに、上記指定した領域に対して検査サンプリング率を指定することができる。サンプリング率100%の場合には、指定された検査領域を全部検査する。例えばサンプリング率50%の場合には、指定された検査領域の50%だけを一走査毎に飛ばす、すなわち、例えば一回の走査幅が100μmの場合には、100μm幅で一列検査したら次の100μmは飛ばして検査領域が縞状になるように検査する。このようにして入力された検査領域データは、工程ファイル内のパラメータとして格納される。
【0052】
検査領域の指定(図6のフローチャートS17)が完了したら、検査時の画像の明るさを調整するキャリブレーション設定(図6のフローチャートS18)に移る。キャリブレーションは、画像を取得しその明るさ分布より信号量に応じたゲイン調整や明るさ補正を行うものである。まず、任意のチップを画面から選択し、該チップ内でキャリブレーションを行うための画像を取得する座標を指定し登録する。そして、実際に自動キャリブレーションを実行し、結果を確認する。ここで入力された内容、すなわちキャリブレーションを実施する座標値と、明るさのゲインとオフセット値は、工程ファイル内のパラメータとして登録される。
【0053】
キャリブレーション条件の設定およびキャリブレーション(図6のフローチャートS18)が完了したら、これまでに設定された各種条件で実際に画像を取得して、欠陥を検出するための画像処理条件を設定するステップ(図6のフローチャートS19)に移行する。まず、画像を取得する際に、検出信号にかけるフィルタの種類を選択する。例えばノイズを抑制するためのフィルタや明るさの差を強調するフィルタ等複数のフィルタが登録されており、その中から所望のフィルタを選択する。そして実際に検査と同条件で1チップ内の小領域の画像を取得する。この場合、画像を取得する箇所が任意に指定することができる。ここで、小領域とは、例えば電子線の走査幅である100μmの幅で1チップ分の長さの画像の領域を指す。画像を取得したら、欠陥と判定するためのしきい値を入力し、取得画像の中で欠陥と判定された箇所の画像を表示させ、実際に欠陥を検出しているかどうか、誤検出があるかどうかを確認の上、しきい値を適切な値に調整する。しきい値を入力し、画像処理を実行し、欠陥検出や誤検出状況を確認し、再度しきい値を入力し直すことを繰り返して最適な検査条件を決定する。この一連の作業を「小領域試し検査」と呼ぶ。しきい値は、複数の項目のしきい値の組み合わせで決まる場合もある。ここで設定されたしきい値やフィルタ等のパラメータは、工程ファイル内のパラメータとして格納される。
【0054】
以上の各種入力により、検査に必要な各種パラメータを設定することができるが、実際の半導体ウエハにおいては、ウエハ面内のプロセスばらつきやウエハ間あるいは製造のロット間でプロセスのばらつきを生じているので、上記小領域試し検査(図6のフローチャートS19)での画像処理条件設定だけでは不十分であり、最終的にばらつき分を考慮して欠陥判定のしきい値を決める必要がある。そのため、上記しきい値設定完了後にさらに被検査ウエハ全面の中で任意の領域を設定し、これまで設定された条件で検査を実行(図6のフローチャートS20)し、欠陥検出レベルや誤検出レベルを確認の上、最終的に適切な条件であればこれまでに入力した各種パラメータを、品種ファイルと工程ファイルの中に登録する。このステップを最終試し検査と呼ぶ。
【0055】
これまでの各種ステップでの入力が完了したら、結果を品種ファイル名と工程ファイル名を指定して保存(図6のフローチャートS21)し、ウエハをアンロード(図6のフローチャートS22)してレシピ作成の一連の設定作業を終了(図6のフローチャートS23)する。
【0056】
以上がレシピ作成の大まかなフローである。上記フローでは、電子線照射条件選択(図6のフローチャートS10)から最終試し検査(図6のフローチャートS20)までの各条件設定項目の間の各処理は、画面内の項目名を表示したタブを選択することにより自由に任意の処理項目に進んだり戻ったりすることが可能である。
【0057】
レシピ作成においては、実際の半導体製品ウエハそのものを用いて画像等を取得し、その画像からパラメータを決定する項目が多い。しかし、前述のように項目によっては、数値のみを変更する場合もある。例えば、検査領域(検査チップ)を変更する場合には、被検査ウエハは必要ない。以下にレシピ作成で想定される条件設定や変更の内容と、その際にレシピ作成モードで必要な処理項目の関係の一例を記載する。品種ファイル,工程ファイルとも新規に条件ファイルを作成する場合には、上記に述べたすべての項目で条件を入力する。既にレシピを作成してある製品および工程と同一の製品であり、工程が異なるウエハについてレシピを作成する場合には、チップ配列やメモリセル領域については既存の品種ファイルのデータをそのまま適用できるが、それ以外の電子線照射条件やアライメント条件,キャリブレーション条件,検査領域,画像処理のフィルタやしきい値等については、被検査ウエハの材料や表面形状に最適な条件を設定する。また、既にレシピが作成されている製品・工程のウエハで、アライメントマークを変更する場合には、アライメントマークの座標および保存する画像,原点からのオフセット等ファイルの一部を変更するだけで良い。従って、電子線照射条件やチップ配列,キャリブレーション条件,検査領域等は既存のファイル条件をそのまま流用できる。さらに検査領域の設定を変更するだけの場合には、ウエハをロードする必要はなく、検査領域のみを変更し、その他の検査条件は流用できるので、不要な画面を通る必要は無い。従来の検査装置では、レシピを作成あるいは変更,修正を行う場合には、必ずウエハを検査装置内にロードさせなければならなかった。本実施例では、数値変更のみの場合にはウエハをロードしなくても変更できるようにするため、図6のフローに示したように、レシピ作成の最初にウエハロード有無を選択し「数値入力のみの変更」と指定することにより、ウエハをロードしなくても検査に必要な品種ファイルや工程ファイルを呼び出し、数値変更のみで対応できる特定のパラメータについては数値のみを変更できるようにした。このように、ウエハをロードする必要のある項目と不要の項目でレシピ作成のシーケンスを分離することにより、不要の項目については被検査ウエハをロードすること無くレシピを作成・変更できるようになる。
【0058】
図8から図11に、本実施例の検査装置のレシピ作成モードにおける画面の例を示す。本実施例においては、前述の一連のパラメータ入力内容を、大きくコントラスト確認・電子線照射条件変更のための「コントラスト」画面,チップサイズおよび配列を入力するための「チップマトリクス」画面,アライメントにおける各種条件設定とアライメントを実行するための「アライメント」画面,メモリセル領域を設定するための「セル領域」画面,検査領域を指定するための「検査領域」画面,明るさ調整用パターンを指定し明るさ調整を実行する「キャリブレーション」画面,小領域の画像を取得し欠陥検出しきい値を決めるための「試し検査」画面,ウエハ面内のばらつきも含めてしきい値の妥当性を確認するための「最終試し検査」画面に分けている。そして、図8から図11に示すように各画面に共通して図8領域3内の所定の領域(図8の〈100〉)に上記項目名をタブ形式で項目名をずらして全体が見渡せるようにして表示した。また、進行中あるいは入力中の画面については、選択されていることが表示されるようにした。例えば、現在入力中の画面中のタブ部分(図9の〈102〉)については、背景色をその他の項目名の背景色と異なる色で表示するようにした。さらに、入力情報が変更された部分の項目名が他の項目名と異なる表示にするようにした。これにより、変更した部分の履歴を把握することが容易になる。これらにより全体の流れを把握することができ、現在入力している項目を把握することができるようになった。また、項目名を図5領域〈3〉内の上部に表示し、画面のワークエリアと分けて配置したことにより、項目名の部分が見易く且つ選択し易くなった。
【0059】
また、タブ部分は、レシピ作成の手順の順序で表示してあり、各項目の入力を1画面にて表示するようにし、各画面に共通して画面の右下部分に「設定確認」ボタン(図10の〈103〉)を設け、「設定確認」ボタンが押されると当該画面の入力パラメータが仮登録され、次の画面に自動的に移行するようにした。従って、移行する画面毎に順番に各画面内の所定のパラメータを入力すれば、一連のレシピ作成ができるようになっている。また、タブの部分を画面内で指定することにより、既入力した画面でも自由に戻ることができる。従来の検査装置では、図12に示したように、レシピ作成のシーケンスは固定されており、一度入力が完了してしまうと既入力画面に戻ることが不可能であった。そのため、既入力部分については、入力順序を変更したり、入力項目を飛ばしたり、入力項目の数値の再確認等が行えず、一度レシピ作成を終了し再度始めからやり直す必要があった。また、シーケンスで遷移する画面の全項目が表示されていなかったため、全体のフローにおける現在の項目の位置や進捗を把握することが困難であった。また、図13に示す別の従来装置の例では、入力項目が細分化されており、一つの項目についてさらにサブメニューを、さらに詳細な項目についてはサブサブメニューを持っているツリー構造になっており、画面全体が切り替わってしまうものであった。そのため、サブメニューに入ってしまうと、元の画面まで一つ一つ戻らなくては次の項目に遷移することができなかった。また、サブメニュー表示になってしまうとメインメニューが表示されなくなるので、現在入力している項目の進捗や位置づけを把握することが困難であった。本実施例の検査方法および検査装置では、図1に示すようにタブ形式にして常に画面に現在の入力項目と全体のフローを識別できるように表示し、タブ表示の部分については各項目とも並列な階層とし、入力が必要な一つの項目、例えばセル領域設定については、一画面内で入力が完了する、すなわちサブメニュー画面に切り替わらずに入力ができる画面構成としたので、上記不具合を解決することができた。例えば、前述の「コントラスト」画面と「試し検査」画面の項目が同時に表示され、且つ項目名を選択することで画面の切り替えができることにより、画像処理パラメータを設定したあと再度画像の調整を実施したり、コントラストを決めるパラメータを変更して再度画像処理条件を変更したりすることが容易にとなる。また、「コントラスト」画面と「アライメント」画面と「キャリブレーション」画面を同時に表示し、項目名を選択することで画面切り替えをできるようにしたことにより、「コントラスト」画面で画像のコントラストを決めるパラメータが変更された際にアライメント用の画像の再取得および再登録や画像の明るさを調整するキャリブレーション調整も簡易に再調整及び再設定できるようになる。さらに、同一の製品で工程が異なるウエハについてレシピ作成を実施する場合には、「コントラスト」「アライメント」「キャリブレーション」「試し検査」の各画面のパラメータを変更する必要があるので、これらの画面の項目名が同時に表示され、項目名を指定することにより、該当する項目の画面にジャンプできるので、上記各画面のパラメータ変更および設定が容易になる。「コントラスト」調整をしない場合には、「アライメント」画面と「キャリブレーション」画面と「試し検査」画面が同時に表示されていると便利である。図1には、本実施例の画面階層の詳細が示される。
【0060】
すなわち、検査用あるいは検査条件設定用の操作画面に操作内容あるいは入力内容を表示する領域を備え、前記操作画面が、逆列に表示される画面階層とされ、該画面階層を使用して検査条件を決定することを行う。
【0061】
検査用あるいは検査条件設定用の操作画面に操作内容あるいは入力内容を表示する領域を備え、前記操作画面が、アライメント実行,メモリセル領域設定,検査領域設定,キャリブレーション実行,小領域試し検査および最終試し検査画面から構成され、前記操作内容あるいは入力内容を表示する領域を使用してこれらの画面を任意に選択し遷移させる。
【0062】
前記画面は、電子線照射入力,ビーム校正,コントラスト確認あるいはチップ/ショット マトクリス入力などの操作条件入力画面を含む。
【0063】
次に、これまでに述べてきたレシピ作成で設定された条件を用いて実際にウエハを検査する方法について以下説明する。
【0064】
図14に検査のフローを示す。該検査のフローに沿った検査時の操作画面の例を図15から図18に示す。初期画面で領域(図5の〈5〉)のモードの中から「検査」を選択してボタン押す(図14のS36)と自動検査を実施するモードになる。最初に図15に示した検査条件入力画面にになる。図15において、図14のフローに従い上記検査条件や被検査ウエハの情報等の入力(図14のS37)が完了すると、被検査ウエハは搬送用予備室を経て真空排気された検査室にロード(図14のS39)される。ロード(図14のS39)が完了すると、試料台および試料にリターディング電圧が印加される。印加電圧は、前記レシピ作成でウエハへの照射エネルギーを設定した際のパラメータに従って設定される。そして試料台に貼り付けてある電子ビーム校正用パターンの箇所が電子線照射光学系の直下に来るようにステージが自動的に移動(図14のS40)し、電子線を該校正用パターンに照射する。被検査基板あるいは校正用パターンに電子線を照射し続けると、ウエハ表面の帯電状態が変化してしまい、画像として信号を検出する際に帯電の影響によりコントラストが変動してしまう上、コンタミネーションが付着する。これを抑制するために電子線画像を取得したり検査している場合以外は、電子線はブランキング電極により光学系途中に設けられたブランキングプレートに照射され、試料には照射されないようになっている。校正用パターンの画像を取得し、画像の倍率,ひずみ等が算出され、電子ビームの補正条件が求まる。次に、別の校正用パターンに移動して、該校正用パターンの画像を見ながら焦点および非点を操作卓のツマミ(エンコーダ)で調整し(図14のS41)、終了したら次のステップに進む。次は、試料台上にセットされた被検査基板上パターンの向きと、電子ビーム走査の向きとの回転ずれを補正するために、アライメント(図14のS42)を実施する。既にレシピ作成にて図7で説明したように、予めアライメントターゲットとして指定した箇所の光学顕微鏡画像と電子線画像(図7の133)はメモリに登録され、この画像名および指定したアライメントターゲットの座標(2点;X1,Y1,X3,Y3)は、工程ファイルの中に登録されている。アライメントでは、上記1点目のチップ(図7の130)上のアライメント用パターン(図7の132)が存在すると検査条件ファイル上で登録された座標に試料台を移動し、まず光学顕微鏡にて画像を取得し、画像処理により既登録の光学顕微鏡画像と一致する箇所を自動で探索し、検出されたら検出点の座標を演算により算出する。検出された座標に基づき同一箇所の電子線画像を取得し、画像処理により既登録の電子線画像と一致する箇所を自動的に探索し、検出されたら検出点の座標(X1,Y1)を演算により算出し、1点目の座標として記憶する。次に、回路パターンのマトリクス上で平行な位置にある2点目のチップ(図7の131)上でアライメントパターンが存在すると思われる箇所(X2,Y2)にステージが移動する。そのため、1点目と同様に光学顕微鏡画像と電子線画像で各々画像処理により既登録画像と一致する箇所を探索し、検出された箇所の座標(X3,Y3)を演算により算出し、2点目の座標として記憶する。(X2,Y2)と(X3,Y3)2点間の座標ずれ、すなわちX方向およびY方向のずれ量より、ステージ移動方向に対する被検査基板上の回路パターン配列の回転量θを求め、この回転量θより電子線を走査する方向および位置の補正量を決定する。また、アライメントパターン(X1,Y1,X3,Y3)の位置を検知し、該座標値からのオフセット値を算出して、検査領域や検査開始点を被検査ウエハ上の回路パターンの位置にあわせて検知することができる。
【0065】
アライメント(図14のS42)が終了すると、自動的に被検査試料の信号量を調整するキャリブレーション(図14のS43)工程に進む。予めレシピ作成にて工程ファイルにキャリブレーションを実施する場所と、適切な明るさの設定値が登録してある。キャリブレーションでは、自動的に上記登録された座標の電子線画像を取得し、画像データより明るさヒストグラムを取得し、予め設定したヒストグラムと同等の値になるように、明るさのゲイン値等を調整する。これにより、被検査ウエハからの信号レベルが変動しても装置の感度が多少ばらついても、検査の都度いつも同等の明るさに調整されるので、実質的な感度条件は同等になる。
【0066】
キャリブレーション(図14のS43)が完了したら検査(図14のS44)を開始する。被検査ウエハ上の検査領域や繰り返しパターンが存在する領域、繰り返しパターン内の繰り返しピッチすなわち比較単位等のデータは、予め品種ファイルに登録されており、該データに基づき制御部からの命令でステージの移動と電子ビームの走査が行われる。
【0067】
図19に検査のためのステージおよびビーム走査の方法を示す。検査領域(図19の151)を検査するためには、ステージは(図19の153)点を始点として矢印(図19の152)の方向に順次進み、その間電子ビームはステージの移動と同期してステージ移動方向と直交する一方向に走査するので、試料面上では拡大図(図19の154)の如く電子線が照射されることとなる。まず開始点(図19の153)が電子光学系の下方にくるようにステージが移動し、連続して矢印(図19の152)の方向に進み、検査領域が検査視野内に入った時点で所定の幅でビームの走査が開始される。一列分が進んだら、ステージは折り返してビーム走査幅分ずれた次の列を走査し、検査領域が検査視野に入った時点で再度ビーム走査が行われる。ビーム走査は、ステージの移動速度や位置ずれをモニタしながら逐次補正される。また、前記のアライメントの結果に基づき回路パターンとステージ移動方向の回転ずれにあわせて走査位置を補正する。さらに、ウエハの高さ変動を光学式高さ検出器にてモニタし、高さの変動にあわせてビームの照射位置および焦点条件を補正する。ウエハに対する焦点の条件は、予めレシピ作成にて工程ファイルに登録されている。上記方法でウエハに電子線を走査して、ウエハ表面より発生した二次電子信号を検出し、電子線画像信号を取得する。画像データは、検査条件において設定された繰り返しピッチ分ずつ記憶された後に、即座に信号レベルの規格化,各種画像処理を施してから比較し差信号を抽出される。差画像となった画像データは、次に所定のしきい値と比較され、しきい値より差信号の値が大きい箇所が欠陥と判定されて、該欠陥候補の位置情報X・Yや該欠陥候補のサイズdx・dyの情報が算出される。上記欠陥と判定するためのしきい値や、画像処理で用いるフィルタの種類等も予め工程ファイルに登録されている。上記検査にて検出された欠陥は、図18操作画面上にウエハマップとして逐次表示される。
【0068】
このようにして設定した領域の検査が終了したら、図14の検査フローの通り、検出された欠陥のマップや欠陥座標等のデータを印刷あるいは外部通信等の手段によって出力(図14のS46)する。出力内容および出力先は予め検査開始時に指定48することが可能である。出力先の指定画面を図16に示す。出力先としては、FDやMO等の媒体,印刷,外部への通信を単独あるいは複数指定することができる。いずれの出力においても、出力されるデータの内容や形式を所望の形式に変換することができる。従って、上位のデータ収集システムに出力することが可能である。同様に、上位システムから所望の形式でデータを受信することができる。従って、本実施例の検査装置において検査された欠陥のデータと他の検査装置で検査された結果等を突き合わせたり、検査条件の一部をダウンロードすることが可能である。例えば、前記レシピ作成の中で説明した、ウエハ上のショットおよびチップマトリックスのデータを、既に設定されている他の検査装置の品種ファイルからダウンロードすることができる。
【0069】
また、検査終了後に欠陥箇所の画像を再度取得して目視確認するかどうかを指定(図14のS50)することができる。目視確認有無を選択する画面を図17に示す。該指定に基づき、欠陥の確認を指定した場合には、検査が終了すると検出された欠陥の一つ目の座標にステージが移動し、停止した後にステージが停止した状態で電子ビームをX・Yに走査して画像を取得し画面に表示する。これは、自動検査においては検出された欠陥の座標や欠陥サイズは記憶されるが、欠陥部の画像データは記憶されていないので、画像を得るためには再度画像を取得する操作が必要であるためである。本実施例においては、オペレータが表示された欠陥の画像および欠陥の各種情報より内容を分類し、分類コードを入力することにより欠陥データファイルに欠陥分類の情報が追加された状態で外部に出力したり保存したりすることが可能である。
【0070】
欠陥の出力(図14のS46)および欠陥の確認(図14のS45)が終了したら、終了ボタンを押すことにより被検査ウエハを自動的にアンロード(図14のS47)し検査を終了する。
【0071】
本発明の検査モードの操作画面の特徴を、図15から図18を用いて説明する。本発明では、画面内の所定の位置(図15の〈104〉)に検査シーケンスの全体のフローすなわち処理項目を処理順に表示するようにした。処理項目を、
「条件入力」「ウエハロード」「ビーム校正」「アライメント」「キャリブレーション」「検査」「結果表示」「欠陥確認」「アンロード」の9項目に分けて、それを順番に配列してある。検査処理が進行すると、現在の処理項目に該当する部分の背景色がその他の項目の背景色と異なる色で表示されるようになっている。さらに、当該処理中の項目名におけるさらに詳細な処理については、ガイダンス領域(図15の〈105〉)に逐次処理中の詳細内容を表示する。これらにより、現在の処理の進捗を一目でモニタ・把握することができ、且つ処理途中でエラーの発生無くすなわち問題無く進行していることを確認することができる。従来装置では、大まかな項目がガイダンス表示されるのみであったので、全体の検査フローを把握したり、処理がどこまで進んだかを把握することが困難であった。また、ガイダンスの内容が粗かったため、途中で問題が発生してもそれを検知することが困難であった。本発明の操作画面により、これらの操作上の不具合を解決することができた。
【0072】
本実施例では、上記「条件入力」「ウエハロード」「ビーム校正」「アライメント」「キャリブレーション」「検査」「結果表示」「欠陥確認」「アンロード」の9項目について述べたが、これ以外の項目についても必要に応じて適宜対応可能である。
【0073】
これまでに述べてきた検査装置および検査方法により、電子線画像を比較検査して微細な回路パターン上に発生した微小な欠陥を検出する装置において、検査や検査条件を決定するための操作を効率よく行うことが可能となる。その結果、多数の半導体製品の、多数のプロセス工程において検査条件を設定する際に、検査を遅延させることなく即座に短時間で検査条件を設定し、登録することが可能になる。従って、オペレータが要する時間を節約することができるとともに、製品の待ち時間が大幅に短縮され、不良発生を検知するためのTATを短縮することが可能となる。
【0074】
(実施例2)
実施例1と同じ内容については説明を繰り返さない。
【0075】
本願の検査方法および検査装置が適用される対象は、大きく分けて2種類ある。一つは半導体製造工程途中のウエハであり、もう一つは半導体用のマスク・レチクル等である。半導体製品では、主にメモリ回路が主体の製品,ロジック回路製品,バイポーラメモリ・ロジック製品,BiCMOS製品,マイクロプロセッサ製品等様々な製品に適用可能である。また、マスクおよびレチクルでは、位相シフトレチクルやX線露光用マスク,エキシマ露光用レチクル等、様々なマスク・レチクルに適用することが可能である。
【0076】
本実施例では、本発明の回路パターン検査装置および方法を用いて半導体ウエハを検査した適用例について述べる。図20は半導体装置の製造プロセスを示している。図20に示すように、半導体装置は多数のパターン形成工程を繰り返している。パターン形成工程は、大まかに、成膜・感光レジスト塗布・感光・現像・エッチング・レジスト除去・洗浄の各ステップにより構成されている。この各ステップにおいて加工のための製造条件が最適化されていないと基板上に形成する半導体装置の回路パターンが正常に形成されない。図21(a)および図21(b)に製造過程における半導体ウエハ上に形成された回路パターンの概略を示す。図21(a)は正常に加工された回路パターン、図21(b)は加工不良が発生したパターンを示す。例えば図20の成膜過程で異常が発生するとパーティクルが発生し、半導体ウエハ表面に付着し、図21(b)中の孤立欠陥等になる。また、感光時に感光のための露光装置の焦点や露光時間等の条件が最適でないと、レジストの照射する光の量や強さが多すぎる箇所や足りない箇所が発生し、図21(b)中のショートや断線,パターン細りとなる。感光時のマスク・レチクルに欠陥があると、感光単位であるショット毎に同一箇所に同様のパターン形状異常が発生する。またエッチング量が最適化されていない場合およびエッチング途中に生成された薄膜やパーティクルにより、ショートや突起,孤立欠陥,開口不良等が発生する。洗浄時には、洗浄層の汚れや剥離した膜や異物の再付着により微小なパーティクルが発生し、乾燥時の水切れ条件により表面に酸化膜の厚さむらを発生し易い。
【0077】
従来の検査装置においては、検査を半導体装置の製造プロセスに適用し、欠陥発生の有無を検知することが可能であった。しかし、ウエハ上に形成された回路パターンの配列、すなわちショットの配列や、その中のチップ(ダイ)配列、さらにその中のメモリセル・周辺回路・ロジック回路・テストパターン等の配列を予め検査条件として設定しておく必要があり、さらに被検査ウエハのパターン詳細形状や材質に応じて照射光の条件や検出条件,画像比較条件,欠陥判定条件等の膨大なパラメータを各々設定する必要があった。また、半導体装置プロセス条件変更の都度これらの条件も適切に変更する必要があった。このように膨大な数の入力項目を、品種・工程毎に多数作成が必要なため、検査そのものが高速であってもその準備の効率が悪く、時間を要するため、早期に新製品・新工程に検査を適用することが困難となっていた。また、検査条件を設定する際に、検査装置を使用して条件を設定しなければならないので、結果として検査時間が少なくなり、スループットが低下していた。また、検査を高速化しても、その後の目視確認を同一の検査装置で行うとなると、検査にかけられる時間が少なくなり、結果としてスループットが低下するという問題点があった。本発明の回路パターン検査方法および装置を上記半導体装置の製造プロセスに適用することにより、高感度に欠陥を検出できるだけでなく、検査適用工程を設定し、該工程のウエハを用いて検査条件を設定する際の設定効率向上により、検査工程仕掛かりウエハの待ち時間がなくなり、深刻な異常の発生を早期に検知することができるようになる。その結果、当該不良発生工程に早期に異常対策処置を講ずることができ、これらの不良が発生しないよう加工条件を最適化することができるようになる。例えば、現像工程後に回路パターン検査工程が実施されて、ホトレジストパターンの欠陥や断線が検出された場合には、感光工程の露光装置の露光条件や焦点条件が最適でないという事態が推定され、焦点条件あるいは露光量の調整等によってこれらの条件が即座に改善される。また、これらの欠陥が各ショット間で共通して発生しているか否かを欠陥分布から調べることにより、パターン形成に用いられているホトマスク・レチクルの欠陥が推定され、ホトマスク・レチクルの検査や交換がいち早く実施される。その他の工程についても同様であり、本願の回路パターンの検査方法および装置を適用し、検査工程を実施することにより、各種欠陥が検出され、検出された欠陥の内容によって各製造工程の異常の原因が推定される。
【0078】
上記検査の適用方法として、ウエハ製造ラインにおいては以下に述べる方法で検査を適用することができる。
【0079】
まず、検査領域についてであるが、メモリ製品の検査では、ウエハ内におけるメモリセルの占有面積が比較的大きいので、工程や目的に応じてメモリセルのみを検査領域、メモリセル+直接周辺回路の検査,チップ全体の検査のように使い分けることが考えられる。一方、ロジック製品については、チップ内のメモリ部分の占有面積が少なかったりメモリ部が存在しないものもあるので、チップ全体を検査する場合が多くなるが、必要に応じてチップ内の特定パターン領域のみを検査したり、逆に特定パターンを除く領域を検査したりする。また、メモリ部とロジック部の両方が混合した半導体製品では、メモリセル部分はメモリセルの繰り返し単位で高感度な検査、その他の部分はチップ同士の比較検査を実施することが考えられる。次に、ウエハ内での被検査チップの設定であるが、ウエハ全体の分布および各チップの詳細なレベルを把握したい場合にはウエハ全面(100%)を検査領域とする。しかし、ウエハ全体の検査では、数時間から数十時間かかってしまうので、多数のウエハを検査することができない。通常のレベル把握においては、ウエハ内全部の10〜50%を検査すれば、プロセス変動や異常発生を検知することが可能である。ウエハ内の領域設定の方法としては、被検査チップをランダムに選択する方法,ウエハ上に配列された特定のチップ列あるいは行を選択する方法,前記第1の実施例で述べたチップ内を走査するサンプリング率を変える方法、さらにチップ選択とサンプリング率設定を組み合わせる方法等がある。例えば、検査においてウエハ全体の分布を把握することが目的の場合には、全チップを被検査チップとし、所望の検査時間とするためにサンプリング率を変える。1〜2時間で検査を終了したい場合には、サンプリング率を25%以下に設定する。一方、チップを特定してチップあたりの欠陥レベルを把握したい目的の場合には、数個のチップを選択し、サンプリング率100%で検査する。このようにして、検査の目的に応じた種々の検査領域が設定可能である。
【0080】
さらに、検査が必要な複数の製品および工程のウエハをどの程度の頻度で検査するかについては、例えば半導体製品の開発においては種々のプロセス条件を変えながら最適化すると考えられるので、条件変更の都度検査することが望ましい。一方、プロセス条件がほぼ確定している場合には、検査が必要な製品および工程のウエハを1週間あたり数枚程度検査し、且つプロセス条件変更時に検査することが望ましい。さらにプロセスが安定している製造ラインにおいては、1枚/週・製品・工程程度検査することによりプロセスの変動やレベルを把握することが可能である。しかし、目的に応じてこれ以外のウエハ抜き取り方法も考えられる。
【0081】
このように半導体装置の製造過程において回路パターン検査方法および装置をインラインで実施することにより、各種製造条件の変動や異常発生を検査実時間内に検知することができるため、多量の不良発生を未然に防ぐことができる。また、本願の回路パターンの検査方法および装置を適用し、短時間に効率よく正確に被検査ウエハの検査条件を決定することが可能となり、その結果、より高精度な検査を適用できるので不良発生を高感度に検知することができる。また、検査条件を決定するための時間を大幅に短縮できるので、製品の待ち時間やオペレータの占有時間を短縮でき、不良を従来装置・方法よりも早期に検知できるので半導体装置の生産性を高めることができるようになる。
【0082】
これら結果は、必要に応じて突き合わせたり相関評価を実施することが可能であり、データの検索を個別の端末(パソコン等)から実施することができる。さらに、欠陥を検出した場合には、その発生箇所の情報を検索し、不良解析装置で各種解析を実施し、その解析結果をさらに分析結果として保存することができる。
【0083】
その他、本実施例で掲げた以外の検査装置および解析装置についても、データ収集解析システムへ接続することは可能であり、実施例1で述べた検査装置も接続されることを想定している。
【0084】
以上、本発明の代表的な装置の構成および、回路パターンの検査方法について、電子線を照射して高速に電子線画像を取得し比較検査する方法,具体的な検査のフローおよび各部の作用,検査条件を決定するためのフロー、そして、検査および検査条件設定の操作画面と操作方法,検査条件設定画面の階層,本発明の回路パターン検査を実施することによる半導体装置その他回路パターンを有する基板の製造プロセスの生産性を向上する方法等の一部の実施例について説明してきたが、本発明の範囲を逸脱しない範囲で、請求項目に掲げた複数の特徴を組み合わせた検査方法および検査装置についても可能である。
【0085】
【発明の効果】
本発明によって得られる代表的な効果を以下に簡単に説明する。
【0086】
従来の検査方法および装置では微細な回路パターンを形成した基板の表面を電子線を用いて検査し、回路パターン上に発生した欠陥の有無を検出することは可能であったが、検査条件を設定する手順が複雑で効率が悪かった。これに対し、本発明の回路パターン検査装置を用いて回路パターンを有する半導体装置等の基板を検査する場合には、検査条件を決めるための項目が並列に表示された画面階層になっているので、全体のフローの把握と進捗の把握,入力手順の高効率化を図ることができるようになった。
【0087】
また、検査においても検査フローの表示および進捗状況を画面内で顕在化させているので、現在の状況をより詳細に把握することが可能になり、検査操作およびレシピ作成操作とも操作性が大幅に向上した。しかも、本発明の検査方法および装置を用いれば、検査開始を遅延することなく検査条件を短時間で高精度に作成することができる。
【0088】
従って、本検査を基板製造プロセスへ適用することにより、上記従来技術では効率が悪かったためにオペレータ占有時間が長い、あるいは検査条件設定に膨大な時間や手間を要する等の問題を解決し、被検査基板や検査工程の数が増加しても検査開始に影響を与えることなく検査条件を設定できるようになるため、基板製造プロセスにいち早く異常対策処理を講ずることができ、その結果半導体装置その他の基板の不良率を低減し生産性を高めることができる。また、上記検査を適用することにより、異常発生をいち早く検知することができ、従来よりも早期に対策を講ずることができるので、多量の不良発生を未然に防止することができ、さらにその結果、不良の発生そのものを低減させることができるので、半導体装置等の信頼性を高めることができ、新製品等の開発効率が向上し、且つ製造コストが削減できる。
【図面の簡単な説明】
【図1】検査条件設定画面階層構造を示す図。
【図2】回路パターン検査装置の装置構成を示す図。
【図3】図1の一部構成図。
【図4】検査条件ファイルの階層を説明する図。
【図5】検査時の画面構成を示す図。
【図6】検査フローを示す図。
【図7】アライメント方法を示す図。
【図8】レシピ作成時の第一の画面構成を示す図。
【図9】レシピ作成時の第二の画面構成を示す図。
【図10】レシピ作成時の第三の画面構成を示す図。
【図11】レシピ作成時の第四の画面構成を示す図。
【図12】従来装置の検査条件設定方法を示す図。
【図13】検査条件設定(レシピ作成)フローを示す図。
【図14】本発明実施例1の検査条件設定画面階層構造を示す図。
【図15】検査モードの第1の操作画面図。
【図16】検査モードの第2の操作画面図。
【図17】検査モードの第3の操作画面図。
【図18】検査モードの第4の操作画面図。
【図19】ステージおよびビーム走査の方法を示す図。
【図20】半導体装置の製造プロセスフローを説明する図。
【図21】半導体装置回路パターンと欠陥内容を説明する図。
【符号の説明】
16…回路パターン検査装置、17…検査室、18…電子光学系、19…光学顕微鏡、20…操作部、21…制御部、23…試料室、24…被検査基板、25…電子銃、26…電子線引き出し電極、27…コンデンサレンズ、28…ブランキング偏向器、29…絞り、30…走査偏向器、31…対物レンズ、32…反射板、33…ExB偏向器、34…電子線、35…二次電子検出器、36…プリアンプ、37…AD変換器、38…光変換手段、39…光伝送手段、40…電気変換手段、41…高圧電源、42…プリアンプ駆動電源、43…AD変換器駆動電源、44…逆バイアス電源、45…試料台、46…Xステージ、47…Yステージ、48…位置モニタ測長器、49…被検査基板高さ測定器、50…白色光源、51…光学レンズ、52…CCDカメラ、53…第一画像記憶部、54…第二画像記憶部、55…比較演算部、56…欠陥判定処理部、58…補正制御回路、59…走査偏光器、70…対物レンズ電源、71…二次電子、72…第二の二次電子、95…モニタ、100…検査フロー表示領域、101…ガイダンス表示領域。

Claims (7)

  1. 回路パターンが形成されたウェハに光、レーザ光あるいは荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較することにより前記回路パターン上の欠陥を検査する検査手段とを備えたウェハ検査装置において、
    前記検査に必要な検査条件を設定するための操作画面が表示されるモニタと、
    該操作画面上で該検査条件を設定入力するための入力手段とを備え、
    前記操作画面には、複数の検査条件に応じた操作画面が、該検査条件を示すタブと共に複数個重ねて表示されることを特徴とするウェハ検査装置。
  2. 請求項1に記載のウェハ検査装置において、
    現在入力中の操作画面に対応するタブは、他の操作画面に対応するタブとは異なる背景色で前記モニタに表示されることを特徴とするウェハ検査装置。
  3. 請求項1に記載のウェハ検査装置において、
    前記操作画面は、前記検査条件の設定シーケンスに沿った順序で階層的に重ねて表示されることを特徴とするウェハ検査装置。
  4. 請求項3に記載のウェハ検査装置において、
    前記操作画面に対応するタブが画面上でずらされて表示されることにより、前記設定シーケンス全体が見渡せるように表示されることを特徴とするウェハ検査装置。
  5. 請求項1に記載のウェハ検査装置において、
    前記タブを選択することにより前記操作画面が当該選択したタブに対応する操作画面に切り替わることを特徴とするウェハ検査装置。
  6. 請求項1に記載のウェハ検査装置において、
    前記操作入力画面上に、前記検査条件で設定する項目の入力順序や現在のステータスを示すインジケータが表示されることを備えたことを特徴とするウェハ検査装置。
  7. 請求項1に記載のウェハ検査装置において、
    前記操作画面は、
    前記荷電粒子線の照射条件変更ないし該荷電粒子線照射により得られる画像のコントラスト確認のための「コントラスト」画面、
    前記ウェハ上に形成されたチップのチップサイズおよび配列を入力するための「チップマトリクス」画面、
    前記照射手段のアライメント上の各種条件設定とアライメントを実行するための「アライメント」画面、
    前記チップ内のメモリセル領域を設定するための「セル領域」画面、
    前記ウェハ上で検査領域を指定するための「検査領域」画面、
    明るさ調整用パターンを指定し明るさ調整を実行する「キャリブレーション」画面、
    小領域の画像を取得し欠陥検出しきい値を決めるための「試し検査」画面、
    ウエハ面内のばらつきも含めてしきい値の妥当性を確認するための「最終試し検査」画面、のいずれかを含むことを特徴とするウェハ検査装置。
JP34029798A 1998-11-30 1998-11-30 回路パターンの検査方法及び検査装置 Expired - Fee Related JP4035242B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP34029798A JP4035242B2 (ja) 1998-11-30 1998-11-30 回路パターンの検査方法及び検査装置
US09/450,856 US6476913B1 (en) 1998-11-30 1999-11-29 Inspection method, apparatus and system for circuit pattern
US09/832,218 US6567168B2 (en) 1998-11-30 2001-04-11 Inspection method, apparatus and system for circuit pattern
US09/832,219 US6421122B2 (en) 1998-11-30 2001-04-11 Inspection method, apparatus and system for circuit pattern
US09/832,217 US6480279B2 (en) 1998-11-30 2001-04-11 Inspection method, apparatus and system for circuit pattern
US09/832,222 US6388747B2 (en) 1998-11-30 2001-04-11 Inspection method, apparatus and system for circuit pattern
US09/832,220 US6759655B2 (en) 1998-11-30 2001-04-11 Inspection method, apparatus and system for circuit pattern
US10/115,079 US6504609B2 (en) 1998-11-30 2002-04-04 Inspection method, apparatus and system for circuit pattern
US10/116,134 US6493082B2 (en) 1998-11-30 2002-04-05 Inspection method, apparatus and system for circuit pattern
US10/116,059 US6919564B2 (en) 1998-11-30 2002-04-05 Inspection method, apparatus and system for circuit pattern
US10/287,706 US6903821B2 (en) 1998-11-30 2002-11-05 Inspection method, apparatus and system for circuit pattern
US11/931,856 US7957579B2 (en) 1998-11-30 2007-10-31 Pattern inspection method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34029798A JP4035242B2 (ja) 1998-11-30 1998-11-30 回路パターンの検査方法及び検査装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005346042A Division JP4177375B2 (ja) 2005-11-30 2005-11-30 回路パターンの検査方法及び検査装置

Publications (3)

Publication Number Publication Date
JP2000161932A JP2000161932A (ja) 2000-06-16
JP2000161932A5 JP2000161932A5 (ja) 2006-03-02
JP4035242B2 true JP4035242B2 (ja) 2008-01-16

Family

ID=18335603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34029798A Expired - Fee Related JP4035242B2 (ja) 1998-11-30 1998-11-30 回路パターンの検査方法及び検査装置

Country Status (1)

Country Link
JP (1) JP4035242B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4526661B2 (ja) * 2000-06-28 2010-08-18 株式会社日立製作所 検査装置および検査方法
EP1179841A3 (de) * 2000-07-07 2004-10-06 Leica Microsystems Jena GmbH Verfahren und Vorrichtung zur Benutzerführung bei der optischen Vermessung von Schichten und Substraten und Software
JP4253189B2 (ja) * 2001-02-16 2009-04-08 周司 宮崎 半導体評価装置のユーザインターフェース
JP2002303586A (ja) 2001-04-03 2002-10-18 Hitachi Ltd 欠陥検査方法及び欠陥検査装置
JP2004349515A (ja) 2003-05-23 2004-12-09 Hitachi High-Technologies Corp Sem式外観検査装置,レビュー装置、およびアライメント座標設定方法
US9002497B2 (en) * 2003-07-03 2015-04-07 Kla-Tencor Technologies Corp. Methods and systems for inspection of wafers and reticles using designer intent data
JP5180428B2 (ja) * 2005-06-21 2013-04-10 株式会社日立ハイテクノロジーズ 走査型電子顕微鏡用撮像レシピ作成装置及びその方法並びに半導体パターンの形状評価装置
JP4654093B2 (ja) 2005-08-31 2011-03-16 株式会社日立ハイテクノロジーズ 回路パターン検査方法及びその装置
JP4953427B2 (ja) 2006-06-21 2012-06-13 東京エレクトロン株式会社 基板処理装置、表示方法、記録媒体及びプログラム
US7898653B2 (en) 2006-12-20 2011-03-01 Hitachi High-Technologies Corporation Foreign matter inspection apparatus
JP5090725B2 (ja) * 2006-12-20 2012-12-05 株式会社日立ハイテクノロジーズ 異物検査装置
JP2009175001A (ja) * 2008-01-24 2009-08-06 Fuji Electric Systems Co Ltd 欠陥検査装置
JP2009300426A (ja) * 2008-05-16 2009-12-24 Nuflare Technology Inc レチクル欠陥検査装置およびレチクル欠陥検査方法
JP5286004B2 (ja) * 2008-09-12 2013-09-11 株式会社日立ハイテクノロジーズ 基板の検査装置、および、基板の検査方法
JP5154527B2 (ja) * 2009-09-16 2013-02-27 株式会社日立ハイテクノロジーズ 異物検査装置
JP5520135B2 (ja) * 2010-05-21 2014-06-11 パナソニック デバイスSunx株式会社 画像処理装置
JP5163731B2 (ja) * 2010-12-06 2013-03-13 株式会社日立製作所 欠陥候補の画像表示方法
JP5710314B2 (ja) * 2011-02-25 2015-04-30 株式会社東芝 マスク検査方法およびその装置
JP6579682B2 (ja) * 2014-07-18 2019-09-25 株式会社ミツトヨ 画像測定装置
JP2019145304A (ja) * 2018-02-20 2019-08-29 株式会社日立ハイテクサイエンス 荷電粒子ビーム装置、荷電粒子ビーム装置のステージ駆動範囲制限方法およびプログラム

Also Published As

Publication number Publication date
JP2000161932A (ja) 2000-06-16

Similar Documents

Publication Publication Date Title
JP4035242B2 (ja) 回路パターンの検査方法及び検査装置
US7599054B2 (en) Pattern inspection apparatus
US6759655B2 (en) Inspection method, apparatus and system for circuit pattern
US8036447B2 (en) Inspection apparatus for inspecting patterns of a substrate
JP4588138B2 (ja) 回路パターンの検査装置
JP4728144B2 (ja) 回路パターンの検査装置
JP4922962B2 (ja) 回路パターンの検査方法及び検査装置
JP4564728B2 (ja) 回路パターンの検査装置
JP4177375B2 (ja) 回路パターンの検査方法及び検査装置
JP3836735B2 (ja) 回路パターンの検査装置
JP2000193594A (ja) 回路パターン検査方法およびその装置
JP2006216611A (ja) パターン検査装置
JP3665194B2 (ja) 回路パターンの検査方法及び検査装置
JP4603448B2 (ja) 回路パターンの検査装置
JP2008147679A (ja) 電子線応用装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees