JP4564728B2 - 回路パターンの検査装置 - Google Patents

回路パターンの検査装置 Download PDF

Info

Publication number
JP4564728B2
JP4564728B2 JP2003201458A JP2003201458A JP4564728B2 JP 4564728 B2 JP4564728 B2 JP 4564728B2 JP 2003201458 A JP2003201458 A JP 2003201458A JP 2003201458 A JP2003201458 A JP 2003201458A JP 4564728 B2 JP4564728 B2 JP 4564728B2
Authority
JP
Japan
Prior art keywords
inspection
die
image
inspected
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003201458A
Other languages
English (en)
Other versions
JP2005044912A (ja
Inventor
安彦 奈良
正明 野尻
功一 早川
高志 広井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2003201458A priority Critical patent/JP4564728B2/ja
Priority to US10/896,895 priority patent/US7292327B2/en
Publication of JP2005044912A publication Critical patent/JP2005044912A/ja
Priority to US11/907,562 priority patent/US7532328B2/en
Application granted granted Critical
Publication of JP4564728B2 publication Critical patent/JP4564728B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • G01N21/95607Inspecting patterns on the surface of objects using a comparative method
    • G01N2021/95615Inspecting patterns on the surface of objects using a comparative method with stored comparision signal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Image Input (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置やフォトマスクの製造工程における回路パターンの検査装置に関する。
【0002】
【従来の技術】
半導体装置やフォトマスクに形成された回路パターンの製造工程においては、製造不良や異物付着などの欠陥の発生が避けがたく、検査対象に白色光を照射し光学画像を用いて複数のLSIの同種の回路パターンを比較し欠陥を抽出する光学式パターン検査装置や、走査型電子顕微鏡(Scanning Electron Microscope)の技術を応用して、光学画像よりも分解能の高い電子線画像を用いて回路パターンを比較し欠陥を抽出するSEM式パターン検査装置が実用化されている。
【0003】
このSEM式パターン検査装置では、光学式パターン検査装置に比較して検査速度が遅いため、半導体ウェハ上の半導体チップすなわちダイを全て検査するのでなく、検査対象ダイを指定できるようになっている(例えば、特許文献1参照)。このものでは、オペレータは検査するダイを領域として指定できるが、指定されたダイの内部での比較検査順を変更可能にすることは記載されていない。また、画像比較検査は隣接するダイ同士を順に比較していく方式であるので、検査したいダイの比較対照となる参照ダイを任意に指定できるようにはなっていない。このことは、半導体ウェハやフォトマスクの一端のダイと他端のダイ同士の比較ができないので、このような比較でしか検出できない欠陥は検出することができない。このような欠陥は、半導体ウェハやフォトマスクのダイの緩やかな製造状態の違いに起因するものであるが、その製造状態の違いを検査時に検出することができないという問題点があった。
【0004】
【特許文献1】
特開2000−162143号公報(図13,図14)。
【0005】
【発明が解決しようとする課題】
本発明の目的は、上記従来の問題点を解決し、回路パターンの画像比較検査時の画面機能を改良して、使い勝手のよい回路パターンの検査装置を提供することにある。
【0006】
【課題を解決するための手段】
上記目的を達成するために、本発明は、回路パターンが形成された複数のダイを有する基板表面に光,レーザ光または荷電粒子線を照射する照射手段と、該照射によって前記基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して得られる第1の画像信号と第2の画像信号を記憶する記憶手段と、前記ダイの検査順の設定のための画面を表示する操作部と、前記記憶手段に記憶された前記第1の画像信号と第2の画像信号を比較する比較手段と、該比較手段での比較結果から欠陥を判別する判別手段とを備え、前記操作部には、前記画面に表示された複数のダイがクリックされることにより指定されたダイの順番の番号が表示され、前記比較手段は、前記指定された順番のダイ同士を前記順番通りに比較し、前記指定されたダイの検査順番の指定後に画面上で追加指示のダイの挿入処理が可能である構成を備えたものである。
【0007】
【発明の実施の形態】
以下、本発明による回路パターンの検査装置の実施例について、図面を参照しながら詳細に説明する。本実施例では、レジストパターン,CONT系開口パターン,エッチング後Fineパターン(拡散系),エッチング後Fineパターン(配線系)などの欠陥を対象としている。
【0008】
図1は、回路パターン検査装置の概略構成を示す縦断面図である。回路パターン検査装置16は、室内が真空排気される検査室17と、検査室17内に被検査基板24を搬送するための予備室(図示せず)を備えており、この予備室は検査室17とは独立して真空排気できるように構成されている。なお、この構成は、電子線を用いるためであって、レーザ光等の場合は真空排気構造にする必要はない。また、回路パターン検査装置16は上記検査室17と予備室の他に、制御部21及び操作部20から構成されている。
【0009】
検査室17は大別して、電子光学系18,二次電子検出部62,試料室23,光学顕微鏡部19から構成されている。電子光学系18は、電子銃25,電子線引き出し電極26,コンデンサレンズ27,ブランキング偏向器28,絞り29,走査偏向器30,対物レンズ31,反射板32,ExB偏向器33から構成され、照射手段を形成している。
【0010】
一次電子線34は、電子銃25と引き出し電極26との間に電圧を印加することで、電子銃25から引き出され、一次電子線34の加速は、電子銃25に高電圧の負の電位を印加することでなされる。一次電子線34はその電位に相当するエネルギーで被検査基板24の方向に進み、コンデンサレンズ27で収束され、さらに対物レンズ31により細く絞られて被検査基板24に照射される。被検査基板24は半導体ウェハ,チップあるいは液晶,マスク等微細回路パターンを有する基板等である。なお、ブランキング偏向器28や走査偏向器30には、走査信号およびブランキング信号を発生する走査信号発生器59が接続され、コンデンサレンズ27および対物レンズ31には、各々レンズ電源が接続されている。
【0011】
補正制御回路58は、位置モニタ測長器48,被検査基板高さ測定器49の信号から位置や高さのずれをモニタし、その結果より補正信号を生成し、一次電子線34が常に正しい位置に照射されるように対物レンズ電源70や走査信号発生器59に補正信号を送る。
【0012】
被検査基板24の画像を取得するためには、細く絞った一次電子線34を該被検査基板24に照射し、二次電子71を発生させ、これらを一次電子線34の走査およびXステージ47,Yステージ46の移動と同期して検出することで被検査基板24の表面の画像を得る。
【0013】
二次電子検出部62のうち、二次電子検出器35が検査室17内の対物レンズ31の上方に配置されている。二次電子検出器35の出力信号は、検査室17の外に設置されたプリアンプ36で増幅され、AD変換器37によりデジタルデータとなる。試料室23は、試料台45,Xステージ47,Yステージ46,位置モニタ測長器48,被検査基板高さ測定器49から構成されている。また、被検査基板24の回転の微調整のために、Xステージ47の上に回転ステージ(図示せず)を設けてもよい。
【0014】
光学顕微鏡部19は光源50,光学レンズ51,CCDカメラ52により構成され、検査室17の室内における電子光学系18の近傍であって、互いに影響を及ぼさない程度離れた位置に設置されている。電子光学系18と光学顕微鏡部19の間の距離は既知として、両者の間の被検査基板24上の座標の互換性をもたせている。
【0015】
Xステージ47またはYステージ46によって、被検査基板24は、電子光学系18と光学顕微鏡部19の間の既知の距離を往復移動できるようになっている。また、回転ステージ(図示せず)あるいは被検査基板24を載置した試料台(図示せず)の任意の側を傾けて、一次電子線34が被検査基板24に照射される角度を可変できるように構成してもよい。
【0016】
制御部21は、全体制御部85と以下の装置から構成される。二次電子検出部62からの信号を記憶する記憶手段81,記憶されたディジタル信号を処理する画像処理回路82,画像処理回路82の処理パラメータを設定する検査条件設定部83,画像処理回路82の処理結果である欠陥情報を保持する欠陥データバッファ84を持つ。
【0017】
操作部20には、取得した画像の表示画面,検査における各種指定のためのツールが設けられている。記憶手段81に記憶された画像を表示させるツールである第一記憶画像表示ボタン53、および第二記憶画像表示ボタン54,欠陥抽出のための画像比較の結果を表示させる比較結果表示ボタン55,欠陥画像を表示させる欠陥表示ボタン56を有し、これらの指示に応じて画像表示部88には、選択された電子線画像や欠陥画像などが表示される。また、被検査基板24上の検査領域の位置の表示や検査領域設定の指示を行うときに用いられるマップ部87が設けられている。マップ部87や画像表示部88の下方には、画像の取得指示を行うための画像取得指示部89,取得した画像のコントラストなどの画像処理を調整するための画像処理指示部90,電子光学条件,ステージ制御条件,真空排気条件などの各種条件を設定する処理条件設定部91が設けられている。
また、図示しないが検査モード,レシピモードなどの操作内容により各モードを切替えるためのモード切替部を設けてもよい。
【0018】
回路パターン検査装置16の各部の動作命令や動作条件は、操作部20から入出力される。操作部20では、電子線発生時の加速電圧,電子線偏向幅,偏向速度,二次電子検出部の信号取り込みタイミング,ステージ移動速度等々の条件が目的に応じて設定できるように、予め入力されている。
【0019】
半導体ウェハに半導体装置を形成する製造工程において、半導体ウェハの回路パターンの欠陥を検出する自動検査においては、欠陥を早期に見つけ出しその原因を早期に究明し、早期に対策することが、製造歩留りの向上につながるため、回路パターン検査装置においては検査速度が速いことが必須である。本実施例のような電子線を用いた検査装置では、通常のSEMのようにpAオーダーの電子線電流の電子線を低速で走査したり、多数回の走査や各々の画像の重ね合せを行うと、検査速度が非常に遅くなってしまう。また、絶縁材料への帯電を抑制するためにも、電子線走査は高速で一回あるいは数回程度にする必要がある。
【0020】
したがって、本実施例の回路パターン検査装置では、通常のSEMに比べて約100倍以上、例えば100nAの大電流電子線を一回のみ走査することにより画像を形成する構成とした。走査幅は100μmとし、1画素は0.1μm2とし、1回の走査を1μsで行うようにした。
【0021】
また、電子銃25には拡散補給型の熱電界放出電子源を使用する。この電子銃25を用いることにより、従来のタングステン(W)フィラメント電子源や、冷電界放出型電子源に比べて、安定した電子線電流を確保することができるため、明るさ変動の少ない電子線画像が得られる。また、この電子銃25により電子線電流を大きく設定できるので、高速検査が実現できる。
【0022】
被検査基板24には、リターディング電源73により負の電圧が印加される。
被検査基板に形成された回路パターンの構造,材料によって、一次電子線34のエネルギーを変えた方がよい場合があり、リターディング電源73の電圧を調節することにより、一次電子線34を減速し、電子銃25の電位を変えずに被検査基板24への電子線照射エネルギーを最適な値に調節することができる。被検査基板24上に一次電子線34を照射することによって発生した二次電子71は、被検査基板24に印加された負の電圧により加速される。
【0023】
被検査基板24の上方に、ExB偏向器33が配置され、これにより加速された二次電子71は所定の方向へ偏向される。ExB偏向器33にかける電圧と磁界の強度により、偏向量を調整することができる。また、この電磁界は、被検査基板24に印加した負のリターディング電圧に連動させて可変させることができる。ExB偏向器33により偏向された二次電子71は、所定の条件で反射板32に衝突する。この反射板32は、被検査基板24に照射する一次電子線34に対する走査偏向器30のシールドパイプと円錐とが一体となった形状をしている。この反射板32に加速された二次電子71が衝突すると、反射板32から数eV〜50eVのエネルギーを持つ第二の二次電子72が発生する。
【0024】
二次電子検出器35は、一次電子線34が被検査基板24に照射されている間に発生した二次電子71がその後加速されて反射板32に衝突して発生した第二の二次電子72を一次電子線34が走査されるタイミングと連動して検出するように構成されている。
【0025】
二次電子検出器35,プリアンプ36,AD変換器37,プリアンプ駆動電源42,AD変換器駆動電源43,逆バイアス電源44は、高圧電源41により正の電位にフローティングしている。反射板32に衝突して発生した第二の二次電子72は、正の電位により発生する吸引電界によって、二次電子検出器35へ導かれる。
【0026】
二次電子検出部62では、真空排気された検査室17内の二次電子検出器35からの検出信号が、検査室17の外のプリアンプ36へ送られて増幅され、AD変換器37によりデジタルデータとなる。AD変換器37は、二次電子検出器35が検出したアナログ信号をプリアンプ36によって増幅された後に直ちにデジタル信号に変換して、制御部21に送るように構成されている。検出したアナログ信号を、検出直後にデジタル化してから送信するので、高速で且つSN比の高い信号を得ることができる。
【0027】
検査実行時には、Xステージ47,Yステージ46を静止させて被検査基板24に一次電子線34を二次元状に走査する。あるいは、Xステージ47、またはYステージ46を連続して一定速度で移動させ、一次電子線34を略直角方向に走査する。ある特定の比較的小さい領域を検査する場合には前者のステージを静止させて検査する方法、比較的広い領域を検査するときは、ステージを連続的に一定速度で移動して検査する方法が有効である。
【0028】
被検査基板24に一次電子線34を照射しないようにするには、走査偏向器30ではなく、ブランキング偏向器28で偏向させ、絞り29で遮断するようにしている。これによって、一次電子線34を走査するときに、往復走査ばかりでなく、片道走査も可能となり、被検査基板24への電子線照射の程度を制御できるようになる。
【0029】
Xステージ47,Yステージ46が移動したときの位置の測定は、どこに一次電子線34が当っているかを知るために重要である。位置モニタ測長器48として、本実施例ではレーザ干渉による測長計を用いている。Xステージ47およびYステージ46の位置が実時間でモニタでき、その情報は制御部21へ送信される。また、位置モニタ測長器48のみでなく、Xステージ47やYステージ46の移動を駆動するモータの回転数等のデータも測定され、モータのドライバから制御部21に送信されるように構成されている。制御部21はこれらのデータに基づいて、一次電子線34が照射されている領域や位置を正確に把握することができる。一次電子線34の照射位置の位置ずれがあった場合には、位置補正データを制御部21から補正制御回路58へ送り、走査信号発生器59へ補正された偏向信号を送る。これにより、実時間で位置ずれを補正することができる。
【0030】
被検査基板高さ測定器49は、電子線以外の測定方式である光学式測定器、例えばレーザ干渉測定器や反射光の位置で変化を測定する反射光式測定器を使用する。Xステージ47,Yステージ46に搭載された被検査基板24の高さを実時間で測定するように構成されている。本実施例では、スリットを通過した細長い白色光を透明な窓越しに被検査基板24に照射し、反射光の位置を位置検出モニタにて検出し、位置の変動から高さの変化量を算出する方式を用いている。
【0031】
この被検査基板高さ測定器49の測定データに基づいて、一次電子線34を細く絞るための対物レンズ31の焦点距離がダイナミックに補正され、常に非検査領域に焦点が合った一次電子線34を照射できるようになっている。また、被検査基板24の反りや高さ歪みを電子線照射前に予め測定しており、そのデータをもとに対物レンズ31の検査領域毎の補正条件を設定するように構成することも可能である。
【0032】
二次電子検出器35で検出された被検査基板24の画像信号は、プリアンプ36で増幅され、AD変換器37でデジタル化された後に光変換手段38で光信号に変換され、光伝送手段39によって伝送される。電気変換手段40にて再び電気信号に変換された後に、制御部21の記憶手段81に記憶される。
【0033】
欠陥抽出は記憶手段81に記憶された第一の画像信号と第二の画像信号とを比較し、両者の差を抽出することで行われる。画像処理回路82で、第一の画像信号と第二の画像信号との位置合わせ、信号レベルの規格化,ノイズ信号を除去するための各種画像処理を施し、双方の画像信号を比較演算する。比較演算された差画像信号の絶対値を画素ごとに所定のしきい値と比較し、所定のしきい値よりも差画像信号レベルが大きい場合にその画素を欠陥候補と判定し、その画像信号と位置データなどを欠陥データバッファ84へ格納する。
【0034】
次に、検査時の条件設定について説明する。操作部20の画面には、現在のステージの位置を示すマップ部87と、光学顕微鏡部19の光顕像が表示されている画像表示部88が表示される。このマップ部87をクリックすることで、Xステージ47,Yステージ46を移動して条件を設定する場所を選定する。また、操作部20の画像取得指示部89をクリックすることで、一次電子線34を被検査基板24に照射し発生する二次電子71または第二の二次電子72を二次電子検出部62で検出し、ディジタル信号に変換して記憶手段81に所定領域のディジタル画像を取得する。
【0035】
操作部20の処理条件設定部91で画像処理条件を設定し、画像処理指示部90をクリックすると、その設定された処理条件で画像処理が実行される。また、制御部21の検査条件設定部83で設定された条件に基づき、記憶手段81に記憶されたディジタル画像を画像処理回路82で処理して欠陥を抽出し、欠陥の座標データや欠陥の画像を欠陥データバッファ84に記憶する。
【0036】
図2は操作部20の画面構成を示す画面図であり、図1に示した操作部20を詳しく説明するものである。図2において、マップ部87には検査条件を設定するために画像を取得した領域が他と区別して表示されており、その領域をクリックし拡大ボタン101を押すと、その領域が拡大され、拡大されたマップ部87に記号化され表示された欠陥をクリックすると、その欠陥が含まれる領域の画像が画像表示部88に表示される。
【0037】
これらの作業を繰り返すことで、検査に好適な検査条件を探索する。1箇所での条件確認が終了すると、縮小ボタン102を押して再びマップ部87を縮小表示し、画像表示部88を光学顕微鏡像に切替えて条件設定場所を再選択し、画像取得から条件設定までを繰り返す。
【0038】
次に、検査を実行するために必要な各種パラメータについて説明する。パラメータには、被検査基板に固有のパラメータや装置の動作条件を決めるパラメータがある。
【0039】
被検査基板に固有のパラメータは、大きく2種類に分けられる。一つは、「品種ファイル」と呼ばれるパラメータで、製造プロセス途中の層によって変わらないパラメータである。例えば、被検査基板24のサイズ,オリエンテーションフラットあるいはノッチの形状,半導体製品の露光ショットサイズ,チップ(またはダイ)サイズ,メモリセル領域,メモリセルの繰り返し単位のサイズ等である。これらは「品種ファイル」としてテーブル化されている。
【0040】
もう一つは、「工程ファイル」と呼ばれるパラメータで、製造プロセス途中の層により表面の材料や形状の状態が異なるので調整を要するパラメータである。
例えば、電子線照射条件,検出系の各種ゲイン,欠陥を検出するための画像処理の条件等で、これらが「工程ファイル」として登録されている。
【0041】
検査の際には、この「品種ファイル」と「工程ファイル」を指定することにより、特定の半導体製品,特定の製造工程に対応した検査条件を呼び出すことができる。本実施例では、「品種ファイル」と「工程ファイル」をまとめて「レシピ」と呼ぶ。また、これらの各種パラメータを入力・登録する一連の操作を「レシピ作成」と呼ぶ。
【0042】
以下、レシピ作成の方法及びそれを実行する操作画面について説明する。図2に示したレシピ作成時の画面は大まかに5つの領域に分割されている。領域103は画面上部に配置され、装置名や装置ID,レシピ名として品種ファイル名と工程ファイル名などが表示されている。領域104には操作や状態の説明をするガイダンスが表示される。画面中央の領域105では、操作や進行状態により表示内容が変わる。図2の例では、マップ部87と画像表示部88とが表示されている。画面右側の領域106には、複数の画面で共通に必要となる操作ボタンが表示され、操作ボタンの例として「開始」,「ウェハロード」,「ウェハアンロード」,「画面印刷」,「ファイル保存」,「画像保存」,「終了」などがある。
例えば、ファイル保存ボタンを押すと、現在作成中のレシピを保存する品種ファイル,工程ファイルの名前を指定する画面が表示される。また、画像保存ボタンを押すと、現在、表示中の画像を画像ファイルとして保存するための名称を指定する画面が表示される。
【0043】
画面下部の操作領域107はモード名が表示される。例えば、検査ボタン108を押すと自動検査を実行する検査モードになり、レシピ作成ボタン109を押すと、上述のパラメータを入力する等の検査条件を設定するレシピ作成モードになる。
【0044】
なお、現在使用している装置と同じ型式の別の装置でも同じレシピを使用できるならば、レシピ作成が一度ですみ便利である。通常、レシピは別の装置へ送信できないが、検査結果はどの装置でも入力でき、検査結果である欠陥情報ファイルには検査条件が含まれている。したがって、欠陥情報ファイルを別の装置へ入力すれば、検査条件を何もないところから新たに作成する必要がなく、便利である。検査条件の中に変更すべき条件がある場合には、以下に述べるレシピ作成モードで変更することができる。
【0045】
図3は、レシピ作成モードの処理を示すフローチャートである。また、図4は、レシピ作成モードにおける画面図である。図2に示した画面において、レシピ作成ボタン109を押すと、図1に示す操作部20の画面が図4に示すレシピ作成時に表示される画面に切替わる。この画面で開始ボタン401を押す(図3のステップ301)。次に、被検査基板が収容されたカセットの棚番表示領域402に表示された棚番を指定してレシピファイルの呼び出しを行い(ステップ302)、品種条件入力領域403で品種条件が新規か変更かの指定,ロットID入力領域404でロットIDの入力,ウェハID入力領域405で被検査基板のIDの入力を行う(ステップ303)。品種条件の変更では、被検査基板を装置へロードする/しないに関わらず、レシピ作成条件が変更できる。通常は、被検査基板をロードしての変更となる。
【0046】
次に、ウェハロードボタン406を押してカセットから被検査基板を検査装置へロードする(ステップ304)。検査装置は、被検査基板のオリエンテーションフラットまたはノッチを検出し、試料交換室で被検査基板を試料ホルダに保持させ、試料ホルダを検査室のステージに移載する。また、図4に示す画面には、ウェハをロード中であることを示す表示408が、他との色分け等により示される。
【0047】
次に、検査装置はビームの校正を行う(ステップ305)。校正条件は予め保存されたデフォルトレシピファイル条件に基づく校正であり、今回の被検査基板に合せて必要な補正を行い、変更された条件を保存する。条件項目としては、一次電子線の照射条件,偏向補正量,基準座標の補正量,焦点パラメータの補正量等である。
【0048】
次に、被検査基板上の指定した位置に一次電子線を照射して画像コントラストを確認の上、焦点,非点を再調整する(ステップ306)。画像は図2に示したように、画面中央の領域105の画像表示部88に表示される。充分なコントラストが得られない場合は(ステップ307)、前のステップに戻って電子線照射条件の変更を行う(ステップ305)。ここで、指定された照射条件,焦点,非点の条件はレシピパラメータとして工程ファイルに格納される。
【0049】
一次電子線の照射条件がきまり、コントラストが確認されたら、ダイ/ショットマトリクス確認を行う(ステップ308)。はじめに、当該被検査基板のショットのサイズとマトリクス(配列)、及びショット内のダイ(チップ)のサイズとマトリクス(配列)を入力する。次に、被検査基板周辺部のショット、あるいはダイの有無を指定する。ここで設定されたショット及びダイのマトリクスはレシピファイル内のパラメータとして格納される。
【0050】
次に、アライメント条件入力しアライメントを実行する(ステップ309)。
詳細には、(1)アライメントチップを複数点指定し、(2)1チップ目原点へ移動し、(3)光学顕微鏡モニタへ切替え、(4)1チップ目のアライメントマーク位置へマニュアル移動し、(5)光学画像を登録し、(6)SEM像モードに切替え、(7)アライメントマーク位置へマニュアルで微調整し、(8)SEM画像を登録し、(9)アライメント座標を登録する。
【0051】
また、アライメント実行の詳細は、(1)1点目移動、(2)画像入力・探索・マッチング、(3)2点目移動、(4)画像入力・探索・マッチング、(5)残点への移動,探索,マッチング、(6)傾き・位置・チップ間隔補正である。
【0052】
また、チップ原点のオフセット設定の詳細は、(1)最終点アライメントマークへ移動、(2)アライメントマーク位置指定(SEM画像モード)、(3)1点目チップ原点へ移動、(4)チップ原点位置指定(SEM画像モード)、(5)チップ原点−アライメントマークのオフセット算出・登録である。チップ原点のオフセットとは、アライメント座標とそのマークが在るチップの原点座標との距離である。
【0053】
このように、指定したアライメント用パターン座標とチップ原点とのオフセット値を入力して、工程ファイル内のアライメントパラメータとして登録する。レシピ作成においては、ウェハ上の各種処理を実行する座標を指定するパラメータが多いので、最初にアライメント条件を確定,登録して、アライメントまで実行する。
【0054】
次に、チップ内のメモリセル領域設定を行う(ステップ310)。その詳細は、(1)セル領域入力、(2)セルピッチ入力、(3)(1)と(2)の登録である。セル領域の入力は光学式顕微鏡像及び電子線画像を用いて行われる。
【0055】
次に、ダイ領域設定を行う(ステップ311)。その詳細は、(1)ダイ領域入力、(2)ダイ非検査領域入力、(3)(1)と(2)の登録である。ダイ領域の入力も光学式顕微鏡像,電子線画像を用いて行われる。
【0056】
次に、検査領域を指定する(ステップ312)。検査領域の指定では、検査ダイ及びダイ内の検査領域の2種類が指定できる。全ダイを検査する必要のない場合、また、ダイ内の特定領域のみを検査したい場合には任意に指定できる。さらに、指定した領域に対してさらに検査領域または検査しない領域を指定するために検査サンプリング率の指定やとばし方法を指定することもできる。また、X方向への検査かY方向への検査かも指定できる。ダイ領域や検査領域のデータは、工程ファイル内のパラメータとして格納される。
【0057】
検査領域の指定が完了したら、検査時の明るさを調整するキャリブレーション設定に移る(ステップ313)。キャリブレーションは画像を取得し、その明るさの分布より、信号量に応じたハードウェアのゲイン調整や明るさ補正を行うものである。実際には、キャリブレーションを行うダイの指定とダイ内の座標を指定して実施される。キャリブレーションを実施する座標値と、明るさのゲインと、オフセット値は、工程ファイル内のパラメータとして格納される。
【0058】
次に、これまでに設定された各種条件で実際に画像を取得して、欠陥を検出するための画像処理条件を設定する(ステップ314)。まず、画像を取得する際に、検出信号にかけるフィルタの種類を選択する。そして、実際に検査と同条件で1つのチップ内の小領域の画像を取得する。ここで、小領域とは、例えば一次電子線の走査幅を100μmとしたとき、その幅で1つのチップ分の長さの領域を指す。画像を取得したら、欠陥と判定するための閾値を入力し、欠陥と判定された箇所の画像を表示させる。これを繰り返して、最適な検査条件を決定する。
この一連の作業を「小領域試し検査」と呼ぶ。ここで設定された閾値やファイル等のパラメータは、工程内ファイルのパラメータとして格納される。以上の各種入力により、検査に必要な各種パラメータを設定することができる。
【0059】
しかし、被検査基板である半導体ウェハは、ウェハ面内や製造ロット間のプロセスのばらつきが存在するので、小領域試し検査のみでの画像処理条件設定では不十分であり、これらばらつき分を考慮して欠陥判定の閾値を決める必要がある。したがって、作成したレシピによる検査の結果を評価してから、各種パラメータを品種ファイル,工程ファイルへ登録する。
【0060】
まず、作成したレシピファイルによって最終検査を行う(ステップ315)。
すなわち詳細には、(1)ステージ定速連続移動,位置・高さのモニタし、(2)ビーム走査,実時間補正(ステージ,Zセンサの追従補正)し、(3)2次電子検出,AD変換,画像メモリ入力し、(4)画像処理,比較判定し、(5)Nストライプ毎にビーム補正し、(6)欠陥数・欠陥位置表示を行う。
【0061】
次に結果のレビューで、欠陥検出レベルや誤検出レベルを確認し(ステップ316)、適切な条件であれば、これまで入力したレシピの各種パラメータを、図4に示す品種ファイル表示領域409で示された品種ファイルと、工程ファイル表示領域410で示された工程ファイルの中に登録し(ステップ317)、ウェハアンロードボタン407を押して被検査基板のアンロードを行い(ステップ318)。終了ボタン411を押してレシピ作成モードを終了する(ステップ319)。
【0062】
ここで、上記レシピ作成モードにより改良された点を説明する。従来の検査装置では、オペレータは検査するダイを領域として指定するだけで、変更可能なものは比較の方向(例えば、X方向,Y方向)程度であり、指定したダイの内部での比較検査の順番に対しては、全く変更できなかった。
【0063】
例えば、半導体ウェハ一枚において、X方向端部のダイ同士やY方向の端部同士を比較することにより半導体ウェハ内のばらつきが判ることが可能だとしても、従来の検査装置では、隣接するダイ同士の比較しかできないので、半導体ウェハ内のばらつきが判らないことになる。また、半導体ウェハ一枚内に複数種類の半導体チップを製造する場合、異なる種類同士の比較検査は意味がないにもかかわらず、従来の検査装置では隣接する半導体チップを順番に比較検査してしまうので、得られる検査結果には予め異なることがわかっていて検査結果から除去したい無駄な欠陥情報(虚報)が含まれてしまうことになる。
【0064】
そこで、本実施例では、オペレータが検査領域を設定する場合に、検査するダイの順番をオペレータが任意に指定できる操作画面を提供し、指定された順番にダイの比較検査を実行するようにした。
【0065】
図5は、ダイの検査順の設定を示す画面図である。オペレータは、図3に示したフローチャートのステップ312で、図2に示した画面を用いて検査ダイの順番を指定する。図2に示す画面内の検査領域指示領域110で「ランダム」を指定し、マップ部87に表示されたダイ501を図5に示すように順番にクリックしていく。指定されたダイはその順番の番号が表示される。さらに、指定された順番に図5に示すような矢印が表示されると、検査の順番がわかりやすい。検査はこの順番通りのダイ同士を比較して行われる。また、一連の順番を設定した後に、途中に追加指示のダイがあった場合には挿入処理が可能である。この場合は図5に示す途中追加ボタン502を押して挿入する順番の一つ前のダイをクリックし、挿入したいダイをクリックする。追加されたダイ以降のダイ番号は、全体的に番号が一個ずつ変化して再番号が付与される。
【0066】
また、ダイ指定中または後に間違った場合や、検査不要なダイがあった場合には、途中削除ボタン503を押してから削除するダイをクリックすることにより削除処理が行われ、削除されたダイ以降のダイ番号は一個ずつ自動的に小さくなる。
【0067】
このようにして、半導体ウェハの内部に製造上の分布、例えば外周部のダイ同士で比較すると検査結果が異なるような場合には、外周部のダイ同士のみを一度に設定,比較する検査ができるので、半導体ウェハ内の分布に差があるかどうかのチェックを行うことができ、さらに、検査が不要な外周部以外のダイの検査が実行されないので時間の短縮になり、効率のよい検査が可能となる。
【0068】
また、検査結果に虚報を含ませないようにするため、比較したくないダイ同士を指定しないようにすることによって、虚報にもかかわらず異常と認識してしまう誤認を防止することができる。
【0069】
次に、比較するダイを固定にする場合の画面操作について説明する。先に述べたように、従来の検査装置では、オペレータは検査するダイを領域として指定するだけで、指定されたダイの内部での比較検査順に対しては、全くの変更の術がなかった。この場合、検査対象ダイが比較される参照ダイは、隣接したダイか、または、ステージ移動の順に依存するダイとなる。半導体ウェハ内にプロセス上の原因でダイの製造状態に緩やかな分布がある場合、すなわち、隣接したダイの比較では微小な変化のため異常として検知できないが、半導体ウェハの端部同士の比較,周囲と中央付近の比較,検査のはじめの方と終わりの方の比較であれば検知できるような異常を検出したい場合には、本実施例が有効である。
【0070】
図6は、参照ダイの固定設定を示す画面図である。検査領域指示領域110で「参照ダイ固定」を選択し、図2に示したマップ部87で比較時の参照としたい参照ダイ601を指定する。検査は常にこの指定された参照ダイ601と比較検査されることになる。
【0071】
参照ダイ601の他に複数の参照ダイ602を指定することもできる。例えば、図6に示すように、参照ダイ601は検査ダイ列603と比較し、参照ダイ602は検査ダイ列604と比較するようにできる。
【0072】
このようにすることによって、半導体ウェハに製造上の異常の緩やかな分布を持っている場合には、参照ダイを固定して検査すると半導体ウェハ全体の異常の緩やかな分布を検出することができる。また、半導体ウェハ内部のダイを固定のダイと常に比較するため、ダイの異常の相対的分布ではなく、絶対的分布を検知することが可能となる。
【0073】
なお、固定ダイの選択方法により、欠陥検出感度を調節することが可能になる。すなわち、欠陥の多いダイを比較参照ダイにすることにより、半導体ウェハ全体の欠陥数にオフセットをはかせることができる。こうすると、非致命欠陥が検出されず検査後の欠陥の観察時の対象欠陥が少なくなるので、観察の効率をあげることが可能となる。
【0074】
また、一つの半導体ウェハ上に複数種類の半導体チップを設けても、必要なものだけの検査ができるので、効率のよい検査を行うことができる。
【0075】
このような検査対象の設定は、本実施例のSEM画像の場合ばかりでなく、光学式顕微鏡の画像やレーザ光を用いて取得した画像についても同じ考え方で適用可能である。
【0076】
上述したように、本発明によれば、チップ検査,ウェハ抜き取り検査等を画面を見ながら迅速に処理できるので、製品全体に及ぶ欠陥あるいは特定領域における欠陥を迅速に検知することができる。また、プロセス条件の変動を確実に検知し、プロセスにフィードバックすると同時に差工数や払い出し予算の調整にフィードバックすることができる。
【0077】
本発明の検査装置を基板製品プロセスへ適用することにより、製品装置や条件等の異常を画面を参照することによって早期に且つ高精度に発見することができるため、基板製造プロセスにいち早く異常対策処理を溝ずることができる。その結果、半導体装置その他の基板の不良率を低減し生産性を高めることができる。
【0078】
【発明の効果】
本発明によれば、回路パターンの画像比較検査時の画面機能を改良して、使い勝手のよい回路パターンの検査装置を提供することができる。
【図面の簡単な説明】
【図1】回路パターン検査装置の概略構成を示す縦断面図。
【図2】操作部の画面構成を示す画面図。
【図3】レシピ作成モードの処理を示すフローチャート。
【図4】レシピ作成モードにおける画面図。
【図5】ダイの検査順の設定を示す画面図。
【図6】参照ダイの固定設定を示す画面図。
【符号の説明】
16…回路パターン検査装置、17…検査室、18…電子光学系、19…光学顕微鏡部、20…操作部、21…制御部、23…試料室、24…被検査基板、25…電子銃、26…引き出し電極、27…コンデンサレンズ、28…ブランキング偏向器、29…絞り、30…走査偏向器、31…対物レンズ、32…反射板、33…ExB偏向器、34…一次電子線、35…二次電子検出器、36…プリアンプ、37…AD変換器、38…光変換手段、39…光伝送手段、40…電気変換手段、41…高圧電源、42…プリアンプ駆動電源、43…AD変換器駆動電源、44…逆バイアス電源、45…試料台、46…Yステージ、47…Xステージ、48…位置モニタ測長器、49…被検査基板高さ測定器、50…光源、51…光学レンズ、52…CCDカメラ、53…第一記憶画像表示ボタン、54…第二記憶画像表示ボタン、55…比較結果表示ボタン、56…欠陥表示ボタン、58…補正制御回路、59…走査信号発生器、62…二次電子検出部、70…対物レンズ電源、71…二次電子、72…第二の二次電子、73…リターディング電源、81…記憶手段、82…画像処理回路、83…検査条件設定部、84…欠陥データバッファ、85…全体制御部、87…マップ部、88…画像表示部、89…画像取得指示部、90…画像処理指示部、91…処理条件設定部。

Claims (1)

  1. 回路パターンが形成された複数のダイを有する基板表面に光,レーザ光または荷電粒子線を照射する照射手段と、
    該照射によって前記基板から発生する信号を検出する検出手段と、
    該検出手段によって検出された信号を画像化して得られる第1の画像信号と第2の画像信号を記憶する記憶手段と、
    前記ダイの検査順の設定のための画面を表示する操作部と、
    前記記憶手段に記憶された前記第1の画像信号と第2の画像信号を比較する比較手段と、
    該比較手段での比較結果から欠陥を判別する判別手段とを備え、
    前記操作部には、前記画面に表示された複数のダイがクリックされることにより指定されたダイの順番の番号が表示され、
    前記比較手段は、前記指定された順番ダイ同士を前記順番通りに比較し、
    前記指定されたダイの検査順番の指定後に画面上で追加指示のダイの挿入処理が可能であることを特徴とする回路パターンの検査装置。
JP2003201458A 2003-07-25 2003-07-25 回路パターンの検査装置 Expired - Fee Related JP4564728B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003201458A JP4564728B2 (ja) 2003-07-25 2003-07-25 回路パターンの検査装置
US10/896,895 US7292327B2 (en) 2003-07-25 2004-07-23 Circuit-pattern inspection apparatus
US11/907,562 US7532328B2 (en) 2003-07-25 2007-10-15 Circuit-pattern inspection apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003201458A JP4564728B2 (ja) 2003-07-25 2003-07-25 回路パターンの検査装置

Publications (2)

Publication Number Publication Date
JP2005044912A JP2005044912A (ja) 2005-02-17
JP4564728B2 true JP4564728B2 (ja) 2010-10-20

Family

ID=34189765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003201458A Expired - Fee Related JP4564728B2 (ja) 2003-07-25 2003-07-25 回路パターンの検査装置

Country Status (2)

Country Link
US (2) US7292327B2 (ja)
JP (1) JP4564728B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586032B1 (ko) * 2004-07-26 2006-06-01 삼성전자주식회사 기판 정렬 방법 및 장치, 이를 이용한 기판의 패턴 검사방법 및 장치
JP4413767B2 (ja) * 2004-12-17 2010-02-10 株式会社日立ハイテクノロジーズ パターン検査装置
US20060171593A1 (en) 2005-02-01 2006-08-03 Hitachi High-Technologies Corporation Inspection apparatus for inspecting patterns of a substrate
JP4603448B2 (ja) * 2005-08-31 2010-12-22 株式会社日立ハイテクノロジーズ 回路パターンの検査装置
TWI519779B (zh) * 2005-02-17 2016-02-01 荏原製作所股份有限公司 電子射線裝置
JP4634236B2 (ja) * 2005-06-24 2011-02-16 株式会社日立ハイテクノロジーズ 電子式パターン検査装置
JP2007071678A (ja) 2005-09-07 2007-03-22 Hitachi High-Technologies Corp 検査システム
JP4738114B2 (ja) * 2005-09-16 2011-08-03 株式会社東芝 マスク欠陥検査方法
JP4266971B2 (ja) * 2005-09-22 2009-05-27 アドバンスド・マスク・インスペクション・テクノロジー株式会社 パターン検査装置、パターン検査方法、及び検査対象試料
JP4908925B2 (ja) * 2006-02-08 2012-04-04 株式会社日立ハイテクノロジーズ ウェハ表面欠陥検査装置およびその方法
JP2007281084A (ja) * 2006-04-04 2007-10-25 Hitachi High-Technologies Corp 回路パターン検査装置及び方法
CN101461026B (zh) * 2006-06-07 2012-01-18 Fei公司 与包含真空室的装置一起使用的滑动轴承
JP5022648B2 (ja) * 2006-08-11 2012-09-12 東京エレクトロン株式会社 欠陥検査方法および欠陥検査装置
US8045145B1 (en) * 2007-06-06 2011-10-25 Kla-Tencor Technologies Corp. Systems and methods for acquiring information about a defect on a specimen
JP2009277648A (ja) * 2008-04-17 2009-11-26 Hitachi High-Technologies Corp 検査装置、および、検査方法
JP2010048587A (ja) * 2008-08-20 2010-03-04 Hitachi High-Technologies Corp パターン欠陥検査装置および方法
JP5286004B2 (ja) * 2008-09-12 2013-09-11 株式会社日立ハイテクノロジーズ 基板の検査装置、および、基板の検査方法
JP2010282810A (ja) * 2009-06-04 2010-12-16 Hitachi High-Technologies Corp 基板検査装置
JP5379571B2 (ja) * 2009-06-19 2013-12-25 株式会社アドバンテスト パターン検査装置及びパターン検査方法
JP5154527B2 (ja) * 2009-09-16 2013-02-27 株式会社日立ハイテクノロジーズ 異物検査装置
KR101522804B1 (ko) * 2011-01-26 2015-05-26 가부시키가이샤 히다치 하이테크놀로지즈 패턴 매칭 장치 및 기록 매체
JP5745981B2 (ja) * 2011-09-26 2015-07-08 三菱電機株式会社 半導体チップテスト方法、半導体チップテスト装置
KR102071735B1 (ko) * 2012-03-19 2020-01-30 케이엘에이 코포레이션 반도체 소자의 자동화 검사용 레시피 생성을 위한 방법, 컴퓨터 시스템 및 장치
JP6241121B2 (ja) * 2012-09-14 2017-12-06 株式会社リコー 画像検査装置、画像検査システム及び画像検査方法
CN103794451B (zh) * 2012-10-31 2016-03-16 中芯国际集成电路制造(上海)有限公司 监测扫描电子显微镜的电子束状态的方法和装置
JP2015194484A (ja) * 2014-03-18 2015-11-05 株式会社リコー 画像検査装置、画像形成システム及び画像検査プログラム
US10127651B2 (en) * 2016-01-15 2018-11-13 Kla-Tencor Corporation Defect sensitivity of semiconductor wafer inspectors using design data with wafer image data
KR20180076592A (ko) 2016-12-28 2018-07-06 삼성전자주식회사 반도체 장치의 계측 방법
CN110197797B (zh) * 2018-02-27 2021-07-02 上海微电子装备(集团)股份有限公司 一种缺陷检测用标准片
US20210031507A1 (en) * 2018-04-25 2021-02-04 Hewlett-Packard Development Company, L.P. Identifying differences between images
US20210010915A1 (en) * 2019-07-12 2021-01-14 Illinois Tool Works Inc. Methods and apparatus to control staging of test specimens
CN112563147B (zh) * 2020-12-07 2023-05-12 英特尔产品(成都)有限公司 用于检测半导体芯片产品脱袋的方法、装置和系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1242815A (en) * 1987-03-20 1988-10-04 Pak K. Leung Defect detection method of semiconductor wafer patterns
US4806774A (en) * 1987-06-08 1989-02-21 Insystems, Inc. Inspection system for array of microcircuit dies having redundant circuit patterns
JP3148353B2 (ja) * 1991-05-30 2001-03-19 ケーエルエー・インストルメンツ・コーポレーション 電子ビーム検査方法とそのシステム
JP2984633B2 (ja) * 1997-08-29 1999-11-29 日本電気株式会社 参照画像作成方法およびパターン検査装置
JP4006119B2 (ja) 1998-11-30 2007-11-14 株式会社日立製作所 回路パターン検査装置、および回路パターン検査方法
JP3493312B2 (ja) 1998-11-30 2004-02-03 株式会社日立製作所 回路パターンの検査装置および検査方法
US6476913B1 (en) 1998-11-30 2002-11-05 Hitachi, Ltd. Inspection method, apparatus and system for circuit pattern
JP3357001B2 (ja) * 1998-12-02 2002-12-16 株式会社東京精密 半導体集積装置のパターン検査装置及びパターン検査方法
US6252412B1 (en) * 1999-01-08 2001-06-26 Schlumberger Technologies, Inc. Method of detecting defects in patterned substrates
US6252981B1 (en) * 1999-03-17 2001-06-26 Semiconductor Technologies & Instruments, Inc. System and method for selection of a reference die
JP2001156132A (ja) 1999-11-25 2001-06-08 Hitachi Ltd 荷電粒子線照射装置
JP3652589B2 (ja) 2000-08-01 2005-05-25 大日本スクリーン製造株式会社 欠陥検査装置
US7109483B2 (en) * 2000-11-17 2006-09-19 Ebara Corporation Method for inspecting substrate, substrate inspecting system and electron beam apparatus
JP2002228606A (ja) 2001-01-31 2002-08-14 Hitachi Ltd 電子線式回路パターンの検査方法および装置
JP4101489B2 (ja) 2001-09-12 2008-06-18 株式会社日立製作所 欠陥検査方法及びその装置
KR100474571B1 (ko) * 2002-09-23 2005-03-10 삼성전자주식회사 웨이퍼의 패턴 검사용 기준 이미지 설정 방법과 이 설정방법을 이용한 패턴 검사 방법 및 장치
JP4229767B2 (ja) * 2003-06-30 2009-02-25 株式会社東京精密 画像欠陥検査方法、画像欠陥検査装置及び外観検査装置

Also Published As

Publication number Publication date
US20050043903A1 (en) 2005-02-24
US7532328B2 (en) 2009-05-12
JP2005044912A (ja) 2005-02-17
US7292327B2 (en) 2007-11-06
US20080174772A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
JP4564728B2 (ja) 回路パターンの検査装置
JP4922962B2 (ja) 回路パターンの検査方法及び検査装置
JP4154282B2 (ja) 回路パターンの検査装置
US7696487B2 (en) Circuit pattern inspection apparatus
US20090194690A1 (en) Inspection Method And Inspection System Using Charged Particle Beam
US8086022B2 (en) Electron beam inspection system and an image generation method for an electron beam inspection system
JP4588138B2 (ja) 回路パターンの検査装置
JP3836735B2 (ja) 回路パターンの検査装置
JP4537891B2 (ja) 回路パターンの検査装置および検査方法
JP4746659B2 (ja) 回路パターンの検査方法
JP2006216611A (ja) パターン検査装置
JP4177375B2 (ja) 回路パターンの検査方法及び検査装置
JP4230899B2 (ja) 回路パターン検査方法
JP5135115B2 (ja) 荷電粒子線を用いた検査方法および検査装置
JP4603448B2 (ja) 回路パターンの検査装置
JP4634236B2 (ja) 電子式パターン検査装置
JP4317765B2 (ja) 荷電粒子線を用いた検査方法および検査装置
JP2004157135A (ja) 回路パターンの検査方法及び検査装置
JP5135116B2 (ja) 荷電粒子線を用いた検査方法および検査装置
JP2008277863A (ja) 回路パターンの検査装置
JP2008032742A (ja) 回路パターンの検査装置
JP2010282810A (ja) 基板検査装置
JP2008166635A (ja) 回路パターンの検査装置、および、回路パターンの検査方法
JP2010080565A (ja) 基板の検査装置、および、基板の検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050729

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060511

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071227

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080201

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080229

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100625

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees