JP4006119B2 - 回路パターン検査装置、および回路パターン検査方法 - Google Patents
回路パターン検査装置、および回路パターン検査方法 Download PDFInfo
- Publication number
- JP4006119B2 JP4006119B2 JP34029398A JP34029398A JP4006119B2 JP 4006119 B2 JP4006119 B2 JP 4006119B2 JP 34029398 A JP34029398 A JP 34029398A JP 34029398 A JP34029398 A JP 34029398A JP 4006119 B2 JP4006119 B2 JP 4006119B2
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- image
- defect
- circuit pattern
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置や液晶等微細な回路パターンを有する基板製造方法及び装置に係わり、特に半導体装置やフォトマスクのパターン検査技術に係わり、半導体装置製造過程途中のウエハ上のパターン検査技術,電子線を使用して比較検査する技術に関する。
【0002】
【従来の技術】
半導体ウエハの検査を一例として説明する。
【0003】
半導体装置は、半導体ウエハ上にホトマスクに形成されたパターンをリソグラフィー処理およびエッチング処理により転写する工程を繰り返すことにより製造される。半導体装置の製造過程において、リソグラフィー処理やエッチング処理その他の良否,異物発生等は、半導体装置の歩留まりに大きく影響を及ぼすため、異常や不良発生を早期にあるいは事前に検知するために製造過程の半導体ウエハ上のパターンを検査する方法は従来から実施されている。
【0004】
半導体ウエハ上のパターンに存在する欠陥を検査する方法としては、半導体ウエハに白色光を照射し、光学画像を用いて複数のLSIの同種の回路パターンを比較する欠陥検査装置が実用化されており、検査方式の概要は「月間セミコンダクタワールド」1995年8月号pp96−99に述べられている。また、光学画像を用いた検査方法では、特開平3−167456号公報に記載されているように、基板上の光学照明された領域を時間遅延積分センサで結像し、その画像と予め入力されている設計特性を比較することにより欠陥を検出する方式や、特公平6−58220号公報に記載されているように、画像取得時の画像劣化をモニタしそれを画像検出時に補正することにより安定した光学画像での比較検査を行う方法が開示されている。このような光学式の検査方式で製造過程における半導体ウエハを検査した場合、光が透過してしまうシリコン酸化膜や感光性フォトレジスト材料を表面に有するパターンの残渣や欠陥は検出できなかった。また、光学系の分解能以下となるエッチング残りや微小導通穴の非開口不良は検出できなかった。さらに、配線パターンの段差底部に発生した欠陥は検出できなかった。
【0005】
上記のように、回路パターンの微細化や回路パターン形状の複雑化,材料の多様化に伴い、光学画像による欠陥検出が困難になってきたため、光学画像よりも分解能の高い電子線画像を用いて回路パターンを比較検査する方法が提案されてきている。電子線画像により回路パターンを比較解査する場合に、実用的な検査時間を得るためには走査電子顕微鏡(Scanning Electron Microscopy、以下SEMと略す)による観察と比べて非常に高速に画像を取得する必要がある。そして、高速で取得した画像の分解能と画像のSN比を確保する必要がある。
【0006】
電子線を用いたパターンの比較検査装置として、J. Vac. Sci. Tech. B, Vol.9,No.6, pp.3005−3009(1991)、J. Vac. Sci. Tech. B, Vol.10,No.6, pp. 2804−2808(1992)、および特開平5−258703 号公報とUSP5,502,306に、通常のSEMの100倍以上(10nA以上)の電子線電流をもった電子線を導電性基板(X線マスク等)に照射し、発生する二次電子・反射電子・透過電子のいずれかを検出し、その信号から形成された画像を比較検査することにより欠陥を自動検出する方法が開示されている。
【0007】
また、絶縁物を有する回路基板を電子線で検査あるいは観察する方法としては、特開昭59−155941号公報および「電子,イオンビームハンドブック」(日刊工業新聞社)pp622−623に、帯電の影響を少なくするために、2keV以下の低加速電子線照射により安定な画像を取得する方法が開示されている。さらに、特開平2−15546号公報には半導体基板の裏からイオンを照射する方法、特開平6−338280号公報には光を半導体基板の表面に照射することにより、絶縁物への帯電を打ち消す方法が開示されている。
【0008】
また、大電流でなおかつ低加速の電子線では、空間電荷効果により高分解能な画像を得ることが困難となるが、これを解決する方法として、特開平5−258703号公報に、試料直前で高加速電子線を減速し、試料上で実質的に低加速電子線として照射する方法が開示されている。
【0009】
高速に電子線画像を取得する方法としては、試料台を連続的に移動しながら試料台上の半導体ウエハに電子線を連続照射し取得する方法が特開昭59−160948号および特開平5−258703号公報に開示されている。また、従来のSEMで用いられてきた二次電子の検出装置として、シンチレータ(Al蒸着された蛍光体)とライトガイドと光電子増倍管による構成が用いられているが、このタイプの検出装置は、蛍光体による発光を検出するため、周波数応答性が悪く、高速に電子線画像を形成するには不適切である。この問題を解決するために、高周波の二次電子信号を検出する検出装置として、半導体検出器を用いた検出手段が特開平5−258703号公報に開示されている。
【0010】
【発明が解決しようとする課題】
従来の装置にあっては、ウエハ外観検査装置の画面機能が充分に生かされていなかった。そのためウエハ外観検査が必ずしも容易に行われるものとは限らず、使い勝手が悪かった。
【0011】
本発明はかかる点に鑑みてなされたもので、ウエハ外観検査装置の画面機能を改良し、使い勝手のよい回路パターンの検査装置および検査方法を提供することを目的とする。特に、検査領域の設定を使い勝手がよく、かつ迅速に行うことのできる回路パターンの検査装置および検査方法を提供することを目的とする。
【0012】
SEMを使用したパターン付きウエハ検査装置には、次のような問題点がある。検査対象であるパターンを構成する材料が導電性を有する材料である必要があるため、ウエハ上にレジストやシリコン酸化膜等の絶縁性を有する材料によって形成されたパターン、および絶縁性を有する材料によって形成された部分と導電性を有する材料によって形成された部分とが混在するパターンについては、SEMによる電子線画像形成には極めて長い時間を要するため、ICの製造方法において実用することができない。すなわち、SEMを使用したパターン付きウエハ検査装置によってウエハ全面のパターンを検査すると、極めて膨大な時間が消費され、その間製造が停滞するため、SEMを使用したパターン付きウエハ検査方法は実用に供することができない。検査中に製造を進行させると、ICの製造プロセスにおいてランダムに発生した不良を未然に検出することができないため、不良発生率を低減することができず、結局、生産性の向上に寄与することができない。つまり、ICの製造方法におけるプロセス条件変動や、装置誤動作等による不良発生を早期に的確に検出することにより、プロセス条件や装置条件,管理方法等へ対策をフィードバックし、以って不良発生率を低減させることができない。
【0013】
本発明は、光学的に検出困難な微細構造で、しかも絶縁性を有する材料によって形成されたパターンおよび絶縁性を有する材料と導電性を有する材料とによって形成されたパターンについてもSEMによって検査することができる検査技術を提供することにある。
【0014】
本発明は、この検査技術を用いて実用に供すことのできる検査装置を提供し、パターン付きウエハを検査し、その結果を製造条件に反映することができる半導体集積回路装置の製造方法および装置を提供することにある。
【0015】
従来の装置にあっては、ウエハ外観検査装置の画面機能が充分に生かされていなかったため、実用的にウエハ外観検査が必ずしも容易に行われるものとは限らず、使い勝手が悪かった。
【0016】
本発明は、かかる点にも鑑みてなされたものであって、ウエハ外観検査装置の断面機能を改良し、実用的に使い勝手のよい回路パターンの検査装置および検査方法を提供するものである。
【0017】
【課題を解決するための手段】
レジストパターン,CONT系開口パターン,エッチング後Fineパターン(拡散系),エッチング後Fineパターン(配線系)などの項目について欠陥画像を記憶し、これらの画像を同一の画面に対応して形成表示するようにした。
【0018】
本発明は具体的には次に掲げる装置および方法を提供する。
【0019】
本発明は、回路パターンが形成された基板を搭載するステージと、前記基板の表面の複数の被検査領域を一次電子線で走査する走査手段と、前記一次電子線により前記複数の被検査領域から二次的に発生する信号を検出する二次信号検出手段と、検出された信号から前記複数の被検査領域の電子線画像を形成する電子線画像形成手段と、該電子線画像を記憶する画像記憶手段とを備えた半導体回路パターン検査装置において、
前記ステージを一方向に連続的に定速で移動しながら、前記走査手段によって一次電子線をステージ移動方向とは直交または交叉する方向に走査することにより、前記被検査領域内の異領域について比較画像を連続取得する画像取得手段を有し、
設定されたチップ内検査領域内の第一の比較画像と第二の比較画像を比較する比較手段を有し、
上述の比較の結果から回路パターン上の欠陥を判別する欠陥判別手段を有し、
欠陥数・欠陥位置を表示する欠陥表示画面を形成する欠陥表示画面形成手段と、
該欠陥表示画面から欠陥位置を指定する欠陥位置指定手段と、
指定された欠陥位置について、基板に電子線を照射して再取得した二次元一回走査SEM画像を表示する欠陥箇所・検査画像モニタ手段とを含んで構成されること
を特徴とする半導体回路パターン検査装置を提供する。
【0025】
本発明は、更に表示画面にスケール表示がなされることを特徴とする半導体回路パターン検査装置を提供する。
【0026】
本発明は、回路パターンが形成された基板を搭載するステージと、前記基板の表面の複数の被検査領域を一次電子線で走査する走査手段と、前記一次電子線により前記複数の被検査領域から二次的に発生する信号を検出する二次信号検出手段と、検出された信号から前記複数の被検査領域の電子線画像を形成する電子線画像形成手段と、該電子線画像を記憶する画像記憶手段とを備えた半導体回路パターン検査装置による半導体回路パターン検査方法において、
画像取得手段によって、前記ステージを一方向に連続的に定速で移動しながら、前記走査手段によって一次電子線をステージ移動方向とは直交または交叉する方向に走査することにより、前記被検査領域内の異領域について比較画像を連続取得し、
比較手段によって設定されたチップ内検査領域内の第一の比較画像と第二の比較画像を比較し、
欠陥判別手段によって上述の比較の結果から回路パターン上の欠陥を判別し、
欠陥表示画面形成手段によって形成された欠陥表示画面に欠陥数・欠陥位置を表示し、
欠陥位置指定手段によって該欠陥表示画面から欠陥位置を指定し、
欠陥箇所・検査画像モニタ手段によって指定された欠陥位置について、基板に電子線を照射して再取得した二次元一回走査SEM画像を表示すること
を特徴とする半導体回路パターン検査方法を提供する。
【0027】
本発明は、更に表示画面にスケール表示をすることを特徴とする半導体回路パターン検査方法を提供する。
【0028】
【発明の実施の形態】
以下、本発明の実施例の検査方法、および装置の一例について、図面を参照しながら詳細に説明する。
【0029】
実施例の回路パターン検査装置1の構成を図1に示す。回路パターン検査装置1は、室内が真空排気される検査室2と、検査室2内に被検査基板9を搬送するための予備室(本実施例では図示せず)を備えており、この予備室は検査室2とは独立して真空排気できるように構成されている。また、回路パターン検査装置1は上記検査室2と予備室の他に制御部6,画像処理部5から構成されている。検査室2内は大別して、電子光学系3,二次電子検出部7,試料室8,光学顕微鏡部4から構成されている。電子光学系3は、電子銃10,電子線引き出し電極11,コンデンサレンズ12,ブランキング偏向器13,走査偏向器15,絞り14,対物レンズ16,反射板17,ExB偏向器18から構成されている。二次電子検出部7のうち、二次電子検出器20が検査室2内の対物レンズ16の上方に配置されている。二次電子検出器20の出力信号は、検査室2の外に設置されたプリアンプ21で増幅され、AD変換機22によりデジタルデータとなる。試料室8は、試料台30,Xステージ31,Yステージ32,回転ステージ33,位置モニタ測長器34,被検査基板高さ測定器35から構成されている。光学顕微鏡部4は、検査室2の室内における電子光学系3の近傍であって、互いに影響を及ぼさない程度離れた位置に設備されており、電子光学系3と光学顕微鏡部4の間の距離は既知である。そして、Xステージ31またはYステージ32が電子光学系3と光学顕微鏡部4の間の既知の距離を往復移動するようになっている。光学顕微鏡部4は光源40,光学レンズ41,CCDカメラ42により構成されている。画像処理部5は、第一画像記憶部46,第二画像記憶部47,演算部48,欠陥判定部49より構成されている。取り込まれた電子線画像あるいは光学画像はモニタ50に表示される。装置各部の動作命令および動作条件は、制御部6から入力される。制御部6には、あらかじめ電子線発生時の加速電圧,電子線偏向幅,偏向速度,二次電子検出装置の信号取り込みタイミング,試料台移動速度等々の条件が、目的に応じて任意にあるいは選択して設定できるよう入力されている。制御部6は、補正制御回路43を用いて、位置モニタ測長器34,被検査基板高さ測定器35の信号から位置や高さのずれをモニタし、その結果より補正信号を生成し、電子線が常に正しい位置に照射されるよう対物レンズ電源45や走査信号発生器44に補正信号を送る。
【0030】
被検査基板9の画像を取得するためには、細く絞った一次電子線19を該被検査基板9に照射し、二次電子51を発生させ、これらを一次電子線19の走査およびステージ31,32の移動と同期して検出することで該被検査基板9表面の画像を得る。本発明の課題で述べたように、本発明の自動検査では検査速度が速いことが必須となる。従って、通常のSEMのようにpAオーダーの電子線電流の電子線を低速で走査したり、多数回の走査および各々の画像の重ね合せは行わない。また、絶縁材料への帯電を抑制するためにも、電子線走査は高速で一回あるいは数回程度にする必要がある。そこで本実施例では、通常SEMに比べ約100倍以上の、例えば100nAの大電流電子線を一回のみ走査することにより画像を形成する構成とした。走査幅は100μmとし、1画素は0.1μm□とし、1回の走査を1μsで行うようにした。
【0031】
電子銃10には拡散補給型の熱電界放出電子源が使用されている。この電子銃10を用いることにより、従来の例えばタングステン(W)フィラメント電子源や、冷電界放出型電子源に比べて安定した電子線電流を確保することができるため、明るさ変動の少ない電子線画像が得られる。また、この電子銃10により電子線電流を大きく設定することができるため、後述するような高速検査を実現できる。一次電子線19は、電子銃10と引き出し電極11との間に電圧を印加することで電子銃10から引き出される。一次電子線19の加速は、電子銃10に高電圧の負の電位を印加することでなされる。これにより、一次電子線19はその電位に相当するエネルギーで試料台30の方向に進み、コンデンサレンズ12で収束され、さらに対物レンズ16により細く絞られて試料台30上のXステージ31、Yステージ32の上に搭載された被検査基板9(半導体ウエハ,チップあるいは液晶,マスク等微細回路パターンを有する基板)に照射される。なお、ブランキング偏向器13には、走査信号およびブランキング信号を発生する走査信号発生器44が接続され、コンデンサレンズ12および対物レンズ16には、各々レンズ電源45が接続されている。被検査基板9には、リターディング電源36により負の電圧を印加できるようになっている。このリターディング電源36の電圧を調節することにより一次電子線を減速し、電子銃10の電位を変えずに被検査基板9への電子線照射エネルギーを最適な値に調節することができる。
【0032】
被検査基板9上に一次電子線19を照射することによって発生した二次電子51は、被検査基板9に印加された負の電圧により加速される。被検査基板9上方に、ExB偏向器18が配置され、これにより加速された二次電子51は所定の方向へ偏向される。ExB偏向器18にかける電圧と磁界の強度により、偏向量を調整することができる。また、この電磁界は、試料に印加した負の電圧に連動させて可変させることができる。ExB偏向器18により偏向された二次電子51は、所定の条件で反射板17に衝突する。この反射板17は、試料に照射する電子線(以下一次電子線と呼ぶ)の偏向器のシールドパイプと一体で円錐形状をしている。この反射板17に加速された二次電子51が衝突すると、反射板17からは数V〜50eVのエネルギーを持つ第二の二次電子52が発生する。
【0033】
二次電子検出部7は、真空排気された検査室2内には二次電子検出器20が、検査室2の外にはプリアンプ21,AD変換器22,光変換手段23,光伝送手段24,電気変換手段25,高圧電源26,プリアンプ駆動電源27,AD変換器駆動電源28,逆バイアス電源29から構成されている。既に記述したように、二次電子検出部7のうち、二次電子検出器20が検査室2内の対物レンズ16の上方に配置されている。二次電子検出器20,プリアンプ21,AD変換器22,光変換手段23,プリアンプ駆動電源27,AD変換器駆動電源28は、高圧電源26により正の電位にフローティングしている。上記反射板17に衝突して発生した第二の二次電子52は、この吸引電界により二次電子検出器20へ導かれる。二次電子検出器20は、一次電子線19が被検査基板9に照射されている間に発生した二次電子51がその後加速されて反射板17に衝突して発生した第二の二次電子52を、一次電子線19の走査のタイミングと連動して検出するように構成されている。二次電子検出器20の出力信号は、検査室2の外に設置されたプリアンプ21で増幅され、AD変換器22によりデジタルデータとなる。AD変換器22は、二次電子検出器20が検出したアナログ信号をプリアンプ21によって増幅された後に直ちにデジタル信号に変換して、画像処理部5に伝送するように構成されている。検出したアナログ信号を検出直後にデジタル化してから伝送するので、従来よりも高速で且つSN比の高い信号を得ることができる。
【0034】
Xステージ31、Yステージ32上には被検査基板9が搭載されており、検査実行時にはXステージ31、Yステージ32を静止させて一次電子線19を二次元に走査する方法と、検査実行時にXステージ31、Yステージ32をY方向に連続して一定速度で移動されるようにして一次電子線19をX方向に直線に走査する方法のいずれかを選択できる。ある特定の比較的小さい領域を検査する場合には前者のステージを静止させて検査する方法、比較的広い領域を検査するときは、ステージを連続的に一定速度で移動して検査する方法が有効である。なお、一次電子線19をブランキングする必要がある時には、ブランキング偏向器13により一次電子線19が偏向されて、電子線が絞り14を通過しないように制御できる。
【0035】
位置モニタ測長器34として、本実施例ではレーザ干渉による測長計を用いた。Xステージ31およびYステージ32の位置が実時間でモニタでき、制御部6に転送されるようになっている。また、Xステージ31,Yステージ32、そして回転ステージ33のモータの回転数等のデータも同様に各々のドライバから制御部6に転送されるように構成されており、制御部6はこれらのデータに基づいて一次電子線19が照射されている領域や位置が正確に把握できるようになっており、必要に応じて実時間で一次電子線19の照射位置の位置ずれを補正制御回路43より補正するようになっている。また、被検査基板毎に、電子線を照射した領域を記憶できるようになっている。
【0036】
被検査基板高さ測定器35は、電子ビーム以外の測定方式である光学式測定器、例えばレーザ干渉測定器や反射光の位置で変化を測定する反射光式測定器が使用されており、Xステージ31、Yステージ32上に搭載された被検査基板9の高さを実時間で測定するように構成されている。本実施例では、スリットを通過した細長い白色光を透明な窓越しに該被検査基板9に照射し、反射光の位置を位置検出モニタにて検出し、位置の変動から高さの変化量を算出する方式を用いた。この被検査基板高さ測定器35の測定データに基づいて、一次電子線19を細く絞るための対物レンズ16の焦点距離がダイナミックに補正され、常に非検査領域に焦点が合った一次電子線19を照射できるようになっている。また、被検査基板9の反りや高さ歪みを電子線照射前に予め測定しており、そのデータをもとに対物レンズ16の検査領域毎の補正条件を設定するように構成することも可能である。
【0037】
画像処理部5は第一画像記憶部46と第二画像記憶部47,演算部48,欠陥判定部49,モニタ50により構成されている。上記二次電子検出器20で検出された被検査基板9の画像信号は、プリアンプ21で増幅され、AD変換器22でデジタル化された後に光変換手段23で光信号に変換され、光伝送手段24によって伝送され、電気変換手段25にて再び電気信号に変換された後に第一画像記憶部46あるいは第二画像記憶部47に記憶される。演算部48は、この記憶された画像信号をもう一方の記憶部の画像信号との位置合わせ,信号レベルの規格化,ノイズ信号を除去するための各種画像処理を施し、双方の画像信号を比較演算する。欠陥判定部49は、演算部48にて比較演算された差画像信号の絶対値を所定のしきい値と比較し、所定のしきい値よりも差画像信号レベルが大きい場合にその画素を欠陥候補と判定し、モニタ50にその位置や欠陥数等を表示する。
【0038】
これまで回路パターン検査装置1の全体の構成について説明してきたが、このうちの二次電子51の検出手段について、その構成と作用をさらに詳細に説明する。一次電子線19は、固体に入射すると内部に進入しながらそれぞれの深さにおいて殻内電子を励起してエネルギーを失っていく。また、それとともに一次電子線が後方に散乱された反射電子が、やはり固体内で電子を励起させながら表面へ向かって進む現象が生ずる。これら複数の過程を経て、殻内電子は固体表面から表面障壁を超えて二次電子となって数V〜50eVのエネルギーを持って真空中へ出る。一次電子線と固体表面のなす角度が浅いほど、一次電子線の進入距離とその位置から固体表面までの距離との比が小さくなり、二次電子が表面から放出されやすくなる。したがって、二次電子の発生は一次電子線と固体表面の角度に依存しており、二次電子発生量が試料表面の凹凸や材料を示す情報となる。
【0039】
図2は二次電子51の検出するための電子光学系3,二次電子検出部7の主要構成図を示す。一次電子線19は被検査基板9へ照射され、被検査基板9表面にて二次電子51を発生させる。この二次電子51は、被検査基板9に印加された負の高電圧により加速される。二次電子51は、加速されるとともに対物レンズ16,ExB偏向器18により収束,偏向され反射板17に衝突する。この反射板17は、検出器への印加電圧等が一次電子線に影響を及ぼすのを防止するためのシールドパイプと一体でテーパーをもった円錐状をしている。平均で照射電子数の約5倍の二次電子を放出させるような構成として二次電子増倍効果を持たせた。上記の加速された二次電子51が衝突することにより、反射板17からは数V〜50eVのエネルギーを持つ第二の二次電子52が発生する。この第二の二次電子52は、二次電子検出器20と二次電子検出器20に取り付けた吸引電極53により生成される吸引電界により二次電子検出器20前面へ吸引される。
【0040】
ExB偏向器18の電磁界は、被検査基板9に印加する負の高電圧に連動して可変設定することができる。以上の構成により、被検査基板9表面で発生した二次電子51がExB偏向器18を通過する際に95%以上が通過できるようにし、反射板17にてこの95%の二次電子51が約5倍の量に増倍されて第二の二次電子52が発生することができる。
【0041】
二次電子検出器20として、本実施例ではPIN型半導体検出器を用いた。
【0042】
PIN型半導体検出器は通常のPN型半導体検出器よりも応答性が速く、逆バイアス電圧電源により逆バイアス電圧を印加することによりサンプリング周波数が〜100MHzの高周波の二次電子信号を検出することができる。この二次電子検出器20および検出回路であるプリアンプ21,AD変換器22,光変換手段23を正の電圧にフローティングしている。上記反射板17で生じた第二の二次電子52は、吸引電界により二次電子検出器20に吸引され、高エネルギー状態で二次電子検出器20に入射して表面層で一定のエネルギーを消失した後に電子正孔対を生成し、電流となって電気信号に変換される。本実施例で用いた二次電子検出器20は、信号検出感度も非常に高く、表面層でのエネルギー損失を考慮すると、吸引電界により加速されて入射した第二の二次電子52は約1000倍に増幅された電気信号になる。この電気信号はプリアンプ21によりさらに増幅され、この増幅された信号(アナログ信号)はAD変換器22によりデジタル信号に変換される。そして、AD変換器22の出力を各ビット毎に光変換手段23,光伝送手段24,電気変換手段25をそれぞれ設け、パラレルで伝送した。この構成によれば、個々の伝送手段はAD変換器22のクロック周波数と同じ伝送速度があれば良い。さて、光変換手段23により光デジタル信号に変換された信号は、光伝送手段24により電気変換手段25へ伝送され、ここで光デジタル信号から再び電気信号に変換され、画像処理部5へ送られる。このように光信号に変換してから伝送するのは、二次電子検出器20から光変換手段23までの構成要素が高電圧電源26により正の高電位にフローティングされているからであり、本実施例の構成により、高電位レベルの信号をアースレベルの信号に変換できる。また、本実施例では、光変換手段23として電気信号を光信号に変換する発光素子を、光伝送手段24として光信号を伝送する光ファイバケーブルを、電気変換手段25として光信号を電気信号に変換する受光素子を用いた。光ファイバケーブルは高絶縁材料で形成されているため、高電位レベルの信号をアース電位レベルの信号に容易に変換できる。さらに、デジタル信号を光伝送しているため、光伝送時における信号の劣化が全くない。その結果、従来の技術であるアナログ信号を光伝送する構成と比べてノイズの影響の少ない画像を得ることができる。
【0043】
なお、上記の実施例では、二次電子検出器20は逆バイアス電源29により逆バイアス電圧を印加されていたが、逆バイアス電圧を印加しない構成にしても良い。また、本実施例では二次電子検出器20にPIN型半導体検出器を用いたが、他のタイプの半導体検出器、例えばショットキー型半導体検出器やアバランシェ型半導体検出器等を用いても良い。また、応答性,感度等の条件を満たせば、MCP(マイクロチャネルプレート)を検出器として用いることも可能である。
【0044】
次に、前記回路パターン検査装置1により被検査基板9として製造過程のパターン加工が施された半導体ウエハを検査した場合の作用について説明する。まず、図1には記載されていないが、被検査基板9の搬送手段により半導体ウエハは試料交換室へロードされる。そこでこの被検査基板9は試料ホルダに搭載され、保持固定された後に真空排気され、試料交換室がある程度の真空度に達したら検査のための検査室2に移載される。検査室2では、試料台30,Xステージ31、Yステージ32,回転ステージ33の上に試料ホルダごと載せられ、保持固定される。セットされた被検査基板9は、予め登録された所定の検査条件に基づきXステージ31、Yステージ32のXおよびY方向の移動により光学顕微鏡部4の下の所定の第一の座標に配置され、モニタ50により被検査基板9上に形成された回路パターンの光学顕微鏡画像が観察され、位置回転補正用に予め記憶された同じ位置の同等の回路パターン画像と比較され、第一の座標の位置補正値が算出される。次に第一の座標から一定距離離れ第一の座標と同等の回路パターンが存在する第二の座標に移動し、同様に光学顕微鏡画像が観察され、位置回転補正用に記憶された回路パターン画像と比較され、第二の座標の位置補正値および第一の座標に対する回転ずれ量が算出される。この算出された回転ずれ量分、回転ステージ33は回転し、その回転量を補正する。なお、本実施例では回転ステージ33の回転により回転ずれ量を補正しているが、回転ステージ33無しで、算出された回転ずれの量に基づき電子線の走査偏向量を補正する方法でも補正できる。この光学顕微鏡画像観察においては、光学顕微鏡画像のみならず電子線画像でも観察可能な回路パターンが選定される。また、今後の位置補正のために、第一の座標,光学顕微鏡画像観察による第一の回路パターンの位置ずれ量,第二の座標,光学顕微鏡画像観察による第二の回路パターンの位置ずれ量が記憶され、制御部6に転送される。
【0045】
さらに、光学顕微鏡による画像が用いられて、被検査基板9上に形成された回路パターンが観察され、被検査基板9上の回路パターンのチップの位置やチップ間の距離、あるいはメモリセルのような繰り返しパターンの繰り返しピッチ等が予め測定され、制御部6に測定値が入力される。また、被検査基板9上における被検査チップおよびチップ内の被検査領域が光学顕微鏡の画像から設定され、上記と同様に制御部6に入力される。光学顕微鏡の画像は、比較的低い倍率によって観察が可能であり、また、被検査基板9の表面が例えばシリコン酸化膜等により覆われている場合には下地まで透過して観察可能であるので、チップの配列やチップ内の回路パターンのレイアイトを簡便に観察することができ、検査領域の設定を容易にできるためである。
【0046】
以上のようにして光学顕微鏡部4による所定の補正作業や検査領域設定等の準備作業が完了すると、Xステージ31およびYステージ32の移動により、被検査基板9が電子光学系3の下に移動される。被検査基板9が電子光学系3の下に配置されると、上記光学顕微鏡部4により実施された補正作業や検査領域の設定と同様の作業を電子線画像により実施する。この際の電子線画像の取得は、次の方法でなされる。上記光学顕微鏡画像による位置合せにおいて記憶され補正された座標値に基づき、光学顕微鏡部4で観察されたものと同じ回路パターンに、一次電子線19が走査信号発生器44によりXY方向に二次元に走査されて照射される。この電子線の二次元走査により、被観察部位から発生する二次電子51が上記の二次電子検出のための各部の構成および作用によって検出されることにより、電子線画像が取得される。既に光学顕微鏡画像により簡便な検査位置確認や位置合せ、および位置調整が実施され、且つ回転補正も予め実施されているため、光学画像に比べ分解能が高く高倍率で高精度に位置合せや位置補正,回転補正を実施することができる。なお、一次電子線19を被検査試料9に照射すると、その箇所が帯電する。検査の際にその帯電の影響を避けるために、上記位置回転補正あるいは検査領域設定等の検査前準備作業において一次電子線19を照射する回路パターンは予め被検査領域外に存在する回路パターンを選択するか、あるいは被検査チップ以外のチップにおける同等の回路パターンを制御部6から自動的に選択できるようにしておく。これにより、検査時に上記検査前準備作業により一次電子線19を照射した影響が検査画像に及ぶことはない。
【0047】
次に、検査が実施される。検査時に被検査基板9に照射する一次電子線19の条件は、以下の方法にて求めた。まず、一般に電子線画像におけるSN比は、試料に照射する電子線の単位画素あたりの照射電子数Sの平方根と相関がある。画像同士を比較検査する場合には、電子線画像のSN比は正常部と欠陥部の信号量を検知できる値である必要があり、最低SN比は10以上が必要であり、好ましくは50以上が必要である。前述のように、電子線画像のSN比は、試料に照射する電子線の単位画素あたりの照射電子数Sの平方根と相関があるため、SN比10を得るためには単一画素あたり少なくとも100個以上の電子が必要となり、SN比50を得るためには少なくとも2500個以上の電子が照射されなくてはならない。
【0048】
また、この回路パターン検査方法を適用するねらいは、前述の通り光学式パターン検査方法では検出が不可能な微小の欠陥を検知することであり、すなわち微小な画素における画像間の差を認識する必要があった。これを達成するために、本実施例では画素サイズを0.1μm とした。従って、最低限必要とされる単一画素あたりの電子数と上記画素サイズから、必要とされる単位面積あたりの電子線照射量は0.16μC/cm2になり、好ましくは4μC/cm2となる。この電子照射量を通常のSEMの電子線電流(数pAから数百pA程度)により得ようとすると、例えば20pAの電子線電流によって1cm2の領域に0.16μC/cm2の電子を照射するには8000秒を要し、さらに4μC/cm2の電子を照射するには20万秒を要する。しかしながら、回路パターンの検査、例えば半導体ウエハの検査において要求される検査速度は600s/cm2以下、好ましくは300s/cm2以下であり、これよりも検査時間が長くなると半導体製造においては検査の実用性がきわめて低くなる。したがって、これらの条件を満たし、実用的な検査時間で必要な電子線を試料に照射するためには、電子線電流を最低でも270pA(1.6μC/cm2,600s/cm2)以上、好ましくは13nA(4μC/cm2,300s/cm2)以上に設定する必要がある。そこで、本実施例の回路パターンの検査方法では、13nA以上の大電流電子線を用いて一回の走査により電子線画像を形成することにした。
【0049】
そして、通常のSEMに比べ約100倍以上の大電流(270nA以上、好ましくは13nA以上)の電子線を用いてただ一回の走査によって電子線画像を形成することは、検査速度の点から必要とされるだけでなく、以下に述べる理由により、下地膜あるいは表面パターンが絶縁材料により形成された回路パターンを検査するのに必要である。
【0050】
絶縁材料を有する回路パターンの電子線画像を通常のSEMにより取得すると、帯電の影響により実際の形状とは異なる電子線画像が得られたり、視野倍率によりコントラストがまったく異なることが多い。これは、微弱な電子線電流(数pAから数百pA)を局所的に繰り返し走査することにより、あるいは視野倍率を変える際に焦点や非点補正のために画像形成に必要な電子線量以上に電子線を局所的に走査することにより、電子線照射量がある一ヶ所に集中して照射され、その部分の帯電が不均等になるためである。その結果、絶縁材料で形成されたパターンの電子線画像の品質は、視野により全く異なってしまうので、このような画像は電子線画像を比較する検査には適用できない。従って、絶縁材料を有する回路パターンについても導電性の材料の回路パターンと同様に検査できるようにするために、通常のSEMに比べ約100倍以上の大電流電子線を用いて一回の走査により電子線画像を形成することとした。すなわち、本実施例では、単位面積あたり、および単位時間あたりの試料への電子線照射量が一定であって、比較検査を行うのに足る画質を形成するために必要な電子線量により、しかも、半導体ウエハ等の検査方法の実用性に適した走査速度により、電子線を一回走査することで電子線画像を取得することとした。そして、上記のように通常のSEMに比べ約100倍以上の大電流電子線を用いて一回の走査により絶縁材料を有する回路パターンの電子線画像を取得したところ、一視野内の電子線画像を構成する各種回路パターンの構成材料や構造に依存して帯電量や画像のコントラストがそれぞれ異なること、同種の材料の同等のパターン同士では同様な画像コントラストが得られることを確認した。なお、大電流電子線による走査は本実施例では一回のみとしているが、実質的に前述の作用が実現される範囲で数回の場合もあり得る。
【0051】
次に、電子線画像のコントラストに影響する照射条件について述べる。電子線画像のコントラストは、試料に照射した電子線により発生し検出される二次電子の量により形成され、例えば材料等の相違により二次電子の発生量が異なることにより明るさの差となる。図3(a)と図3(b)は、電子線照射条件のコントラストへの影響を示すグラフであり、図3(a)は照射条件が適切な場合を示し図3(b)は照射条件が不適切な場合を示している。また、縦軸は画像の明るさと相関が大である帯電の程度、横軸には電子線の照射時間である。実線Aは、試料にホトレジストを用いた場合、点線Bは試料に配線材料を用いた場合である。
【0052】
図3(a)より、照射時間が少ない時間領域Cでは各材料の明るさ変動が少なく、照射時間が比較的多くなってくる時間領域Dだと照射時間による明るさの変化が大きくなり、最終的に照射時間が多い時間領域Eでは再び照射時間による明るさ変動が少なくなる。また、図3(b)より、照射条件が適切でない場合には、照射時間が少ない時間領域Cにおいても、照射時間に対する明るさ変動が大きく、安定した画像を得るのが困難である。従って、高速に且つ安定した電子線画像を取得するためには図3(a)の照射条件にて画像を取得することが重要である。
【0053】
上記電子線の試料への照射条件としては、単位面積あたりの電子線の照射量,電子線電流値,電子線の走査速度,試料に照射する電子線の照射エネルギーが挙げられる。そのため、これらパラメータは回路パターンの形状や材料毎にその最適値を求める必要がある。そのためには、試料に照射する電子線の照射エネルギーを自由に調整制御する必要がある。そのため、前述のように本実施例では試料である被検査基板9にリターディング電源36により一次電子を減速するための負の電圧を印加し、この電圧を調整することにより一次電子線19の照射エネルギーを適宜調整できるように構成している。これにより、電子銃10に印加する加速電圧を変化させる場合には一次電子線19の軸変化が発生し各種調整が必要になるのに対し、本実施例ではそのような調整を行わずに同様の効果を得ることができる。
【0054】
次に、検査を行うための電子線画像を形成する一次電子線19の走査方法について述べる。通常のSEMでは、ステージが静止した状態で電子線を二次元に走査し、ある領域の画像を形成する。この方法によると、広領域をくまなく検査する場合には、画像取得領域毎に、静止して電子線を走査する時間の他に、移動時間としてステージの加速・減速・位置整定を加算した時間がかかる。そのため、検査時間全体では長時間を要してしまう。そのため、本発明では、ステージを一方向に連続的に定速で移動しながら、電子線をステージ移動方向と直交または交叉する向きに高速に一方向に走査することにより、被検査領域の画像を取得する検査方法を用いた。これにより、所定距離の一走査幅分の電子線取得時間は、所定距離をステージが移動する時間のみとなる。
【0055】
図4(a)には、上記方法によりYステージ32がY方向に連続して定速移動している際に一次電子線19が走査する方法の一例を示している。一次電子線19を走査信号発生器44により走査する際に、実線で示した一方向のみ電子線を試料である被検査基板9に照射し、破線で示した電子線の振り戻しの間は被検査基板9に一次電子線19が照射されないようにブランキングすることにより、被検査基板9上に空間的,時間的に均一に電子線を照射することができる。ブランキングは、ブランキング偏向器13により一次電子線19を偏向して、絞り14を通過しないようにすることにより実施される。
【0056】
図4(b)には、別の走査方法の一例として、一次電子線19が等速度で往復走査する方法を示している。一次電子線19が一端から他端まで等速度で走査されると、Xステージ31、Yステージ32が一ピッチ送られ、電子線が反対の向きに元の端まで等速度で走査される。この方法の場合には、電子線の振り戻し時間を省略することができる。
【0057】
なお、電子線が照射されている領域または位置は、Xステージ31、Yステージ32に設置された位置モニタ測長器34の測定データが時々刻々と制御部6に転送されることにより、詳細に把握される。本実施例ではレーザ干渉計を採用している。同様に、一次電子線19が照射されている領域あるいは位置の高さの変動は、被検査基板高さ測定器35の測定データが時々刻々と制御部6に転送されることにより詳細に把握される。これらのデータに基づき、電子線の照射位置や焦点位置のずれを演算し、補正制御回路43によりこれらの位置ずれを自動的に補正する。従って、高精度で精密な電子線の操作方法が確保される。
【0058】
以上の一次電子線19の走査方法により、試料である被検査基板9の全面あるいは予め設定した検査領域に電子線が照射され、前述した原理により二次電子51が発生し、前述した方法により二次電子51,52が検出される。前述の各部の構成およびその作用により、良質の画像を得ることができる。例えば、前述の構成および方法で反射板17に照射することにより約20倍の二次電子増倍効果を得ることができるとともに、従来の方法よりも一次電子線への収差の影響を抑制することができる。また、同様の構成でExB偏向器にかける電磁界を調節することにより、被検査基板9表面から発生した反射電子を二次電子と同様に反射板17に照射して得られた第二の二次電子52を検出することも容易に行える。また、ExB偏向器18の電界および磁界を、試料に印加する負の高電圧に連動して調整制御することで、試料毎に異なる照射条件においても二次電子を効率良く検出できる。また、二次電子検出器20を用いて二次電子を検出し、検出された画像信号を検出直後にデジタル化してから光伝送する方法により、各種変換・伝送において発生するノイズの影響を小さくし、SN比の高い画像信号データを得ることができる。検出した信号から電子線画像を形成する過程においては、画像処理部5が制御部6から指定された電子線照射位置の所望の画素に、対応した時間毎の検出信号を、その信号レベルに応じた明るさ階調値として第一の記憶部46または第二画像記憶部47に逐次記憶させる。電子線照射位置と、検出時間で対応づけられた二次電子量が対応されることにより、試料回路パターンの電子線画像が二次元的に形成される。このようにして、高精度でSN比の高い良質な電子線画像を取得できるようになった。
【0059】
画像処理部5へ画像信号が転送されると、第一の領域の電子線画像が第一記憶部46に記憶される。演算部48は、この記憶された画像信号をもう一方の記憶部の画像信号との位置合せ,信号レベルの規格化,ノイズ信号を除去するための各種画像処理を施す。続いて、第二の領域の電子線画像が第二画像記憶部47に記憶され、同様の演算処理を施されながら、第二の領域の電子線画像と第一の電子線画像の同一の回路パターンおよび場所の画像信号を比較演算する。欠陥判定部49は、演算部48にて比較演算された差画像信号の絶対値を所定のしきい値と比較し、所定のしきい値よりも差画像信号レベルが大きい場合にその画素を欠陥候補と判定し、モニタ50にその位置や欠陥数等を表示する。次いで、第三に領域の電子線画像が第一記憶部46に記憶され、同様の演算を施されながら先に第二画像記憶部47に記憶された第二の領域の電子線画像と比較演算され、欠陥判定される。以降、この動作が繰り返されることにより、すべての検査領域について画像処理が実行されていく。
【0060】
前述の検査方法により、高精度で良質な電子線画像を取得し比較検査することにより、微細な回路パターン上に発生した微小な欠陥を、実用性に則した検査時間で検出することができる。また、電子線を用いて画像を取得することにより、光学式パターン検査方法では光が透過してしまい検査できなかったシリコン酸化膜やレジスト膜で形成されたパターンやこれらの材料の異物・欠陥が検査できるようになる。さらに、回路パターンを形成している材料が絶縁物の場合にも安定して検査を実施することができる。
【0061】
次に、この回路パターン検査装置1および方法を用いて半導体ウエハを検査した適用例について述べる。図5は半導体装置の製造プロセスを示している。図5に示すように、半導体装置は多数のパターン形成工程を繰り返している。パターン形成工程は、大まかに、成膜・感光レジスト塗布・感光・現像・エッチング・レジスト除去・洗浄の各ステップにより構成されている。この各ステップにおいて加工のための製造条件が最適化されていないと基板上に形成する半導体装置の回路パターンが正常に形成されない。図6(a)および図6(b)に製造過程における半導体ウエハ上に形成された回路パターンの概略を示す。図6(a)は正常に加工された回路パターン、図6(b)は加工不良が発生したパターンを示す。例えば図5の成膜過程で異常が発生するとパーティクルが発生し、半導体ウエハ表面に付着し、図6(b)中の孤立欠陥等になる。また、感光時に感光のための露光装置の焦点や露光時間等の条件が最適でないと、レジストの照射する光の量や強さが多すぎる箇所や足りない箇所が発生し、図6(b)中のショートや断線,パターン細りとなる。感光時のマスク・レチクルに欠陥があると、感光単位であるショット毎に同一箇所に同様のパターン形状異常が発生する。またエッチング量が最適化されていない場合およびエッチング途中に生成された薄膜やパーティクルにより、ショートや突起,孤立欠陥,開口不良等が発生する。洗浄時には、洗浄層の汚れや剥離した膜や異物の再付着により微小なパーティクルが発生し、乾燥時の水切れ条件により表面に酸化膜の厚さむらを発生し易い。
【0062】
従って、実施例1の回路パターン検査方法および装置1を半導体装置の製造プロセスに適用することにより、異常の発生を高精度且つ早期に検知することができ、当該工程に異常対策処置を講ずることができ、これらの不良が発生しないよう加工条件を最適化することができるようになる。例えば、現像工程後に回路パターン検査工程が実施されて、ホトレジストパターンの欠陥や断線が検出された場合には、感光工程の露光装置の露光条件や焦点条件が最適でないという事態が推定され、焦点条件あるいは露光量の調整等によってこれらの条件が即座に改善される。また、これらの欠陥が各ショット間で共通して発生しているか否かを欠陥分布から調べることにより、パターン形成に用いられているホトマスク・レチクルの欠陥が推定され、ホトマスク・レチクルの検査や交換がいち早く実施される。その他の工程についても同様であり、本発明の回路パターンの検査方法および装置を適用し、検査工程を実施することにより、各種欠陥が検出され、検出された欠陥の内容によって各製造工程の異常の原因が推定される。
【0063】
このように半導体装置の製造過程において回路パターン検査方法および装置1をインラインで実施することにより、各種製造条件の変動や異常発生を検査実時間内に検知することができるため、多量の不良発生を未然に防ぐことができる。また、回路パターンの検査方法および装置を適用し、検出された欠陥の程度や発生頻度等から当該半導体装置全体の良品取得率を予測することができ、半導体装置の生産性を高めることができるようになる。
【0064】
図7は、図1に示すモニタ50に表示される実際の検査領域画面図である。図は、検査対象チップ指定画面である。
【0065】
有効チップの中で、検査の対象とするチップと検査のサンプリング率を設定する画面である。
【0066】
アクション/処理および処理内容は次の通りである。
【0067】
【0068】
更に詳述する。
図7に示す検査領域の画面では、ウエハマップ101及びチップ内マップ上の有効チップの中で、検査の対象とする領域を指定する。デフォルトはウエハ中の全チップが検査対象領域となっているので、所望のチップまたは領域を指定して検査領域を指定することができる。あるいは、検査したくないチップまたは領域を指定して、非検査領域を指定することもできる。この場合に、右側画面105に表示されたSEM画像をも参照して検査領域を設定してもよい。その後、検査のサンプリング率を設定する。画面右下には検査対象となっている検査チップ数表示部106,チップ総数表示部107,検査面積表示部108,サンプリング率入力領域103,検査予想時間表示部109で検査結果が表示される(検査結果表示後)。以下に検査領域について説明する。
【0069】
(1)ウエハマップ101上で検査対象とする領域をクリック、またはドラッグ(チップ選択)して指定する。
【0070】
(2)「チップ」ボタン110でチップ内マップの画面に切替え、領域をクリック、またはドラッグ(セル領域選択)して指定する。
図8はチップ内指示を示す。図に示すようにチップ内指定をドラッグで領域を短形形状で指定することにより行う。指定された領域を矢印で示す。指定された領域には色が付けられる。
【0071】
(3)サンプリング率をサンプリング率入力領域103のコンボボックスより選択する。
図9はそのコンボボックスを示す。サンプリング率として3.175% が選択されたことを示す。
サンプリング率は、検査範囲のビーム検査本数の比率を表し、図10はその指示例を示す。図において(イ)は100%(全部)、(ロ)は50%(1本おきに走査、(ハ)は25%(4本おきに検査)を指定した例である。
【0072】
(4)設定ボタン102をクリックして指定した内容を決定する。画面はキャリブレーション画面に切替わる。
【0073】
(5)キャンセルボタン104は設定した操作を取り消すことができる。
【0074】
図11は、最終試し検査画面図である。この図は、試し検査用チップ設定画面である。
作成したレシピを基に、実際の検査と同じ処理を行ってレシピデータを確認するものである。
【0075】
アクション/処理および処理内容は次の通りである。
【0076】
【0077】
なお、最終試し検査の結果を保存することができる。これは保存ボタン112を指定することによって指示できる。
【0078】
図12は欠陥確認画面である。図12において、ウエハマップ上の欠陥マークをマウスクリックするか、欠陥IDフィールド113で欠陥IDを入力する事により該当する部分の画像が表示される。分類コードフィールド114での分類コードの入力により、追加が可能である。
【0079】
ウエハマップ101上でマウスにより該当する欠陥位置を指定するか、欠陥IDフィールド113からIDを指定すると、左下に該当する欠陥の情報が表示される。この状態で右側のスーパインポーズ画面115に欠陥の画像が表示される。
【0080】
ウエハマップ101と欠陥IDフィールド113は連動しており、マップ上で指定されれば、欠陥IDフィールド113の該当するIDが表示され、欠陥IDフィールド113を入力すればマップ上の該当する位置がマーキングされる。
【0081】
該当する欠陥の分類がわかればこのフィールドに入力する。
【0082】
欠陥がSEM高倍によってスーパインポーズ画面115に詳細に表示される。
【0083】
図13は、検査結果表示図である。欠陥116の欠陥数,欠陥チップ数が表示される。
【0084】
図14は、欠陥確認処理の画面図である。現在表示している欠陥位置を更に強調することができたり、右側の画面に表示されるSEM画像の表示を待つことなくウエハマップ101上における欠陥情報を次々に見ることができ、迅速な欠陥情報が得られる。
【0085】
また、ウエハマップ表示画面およびSEM画像表示画面上にスケール117,118を表示することができる。これによってマップ拡大に伴った場合のスケール表示ならびにSEM画像についてのスケール表示が可能になって、欠陥の大きさがよく確実に把握することができる。
【0086】
チップ数はチップボタン110によって見ることができる。
【0087】
【発明の効果】
本発明によれば、チップ検査,ウエハ抜き取り頻度検査を画面を見ながら迅速に行うことができ、製品全体に及ぶ欠陥あるいは特定領域における欠陥を迅速に検知することができ、プロセス条件の変動を確実に検知し、プロセスにフィードバックすると同時に差工数や払い出し予算の調整にフィードバックすることができる。
【0088】
また、本発明によれば、微細パターン形成
工程/レジスト現像後、微細パターン
形成工程/エッチング後、穴パターン
形成工程,洗浄後の検査欠陥を画面表示によって迅速に検知することができる。
【0089】
本検査を基板製品プロセスへ適用することにより、上記従来技術では検出し得なかった欠陥、すなわち製品装置や条件等の異常を画面形成表示手段によって形成された画面を参照することによって早期に且つ高精度に発見することができるため、基板製造プロセスにいち早く異常対策処理を溝ずることができ、その結果半導体装置その他の基板の不良率を低減し生産性を高めることができる。また、上記検査を適用することにより、異常発生をいち早く検知することができるので、多量の不良発生を未然に防止することができ、さらにその結果、不良の発生そのものを低減させることができるので、半導体装置等の信頼性を高めることができ、新製品等の開発効率が向上し、且つ製造コストが削減できる。
【図面の簡単な説明】
【図1】回路パターン検査装置の装置構成を示す図。
【図2】電子光学系と二次電子検出部の主要部構成を示す図。
【図3】電子線照射条件のコントラストへの影響を説明する図。
【図4】電子線の走査方法を説明する図。
【図5】半導体装置製造プロセスフローを説明する図。
【図6】半導体装置回路パターンと欠陥内容を説明する図。
【図7】レシピ作成GUIコマンドレベル機能仕様画面図。
【図8】検査領域設定説明図。
【図9】サンプリング率設定説明図。
【図10】サンプリング率設定説明図。
【図11】レシピ作成GUIコマンドレベル機能仕様画面図。
【図12】検査モニタGUIの機能仕様画面図。
【図13】欠陥確認モニタGUIの機能仕様画面図。
【図14】欠陥確認モニタGUIの機能仕様画面図。
【符号の説明】
1…回路パターン検査装置、2…検査室、3…電子光学系、4…光学顕微鏡部、5…画像処理部、6…制御部、7…二次電子検出部、8…試料室、9…被検査基板、10…電子銃、11…引き出し電極、12…コンデンサレンズ、13…ブランキング偏向器、14…絞り、15…走査偏向器、16…対物レンズ、17…反射板、18…ExB偏向器、19…一次電子線、20…二次電子検出器、21…プリアンプ、22…AD変換機、23…光変換手段、24…光伝送手段、25…電気変換手段、26…高圧電源、27…プリアンプ駆動電源、28…AD変換器駆動電源、29…逆バイアス電源、30…試料台、31…Xステージ、32…Yステージ、33…回転ステージ、34…位置モニタ測長器、35…被検査基板高さ測定器、36…リターディング電源、40…白色光源、41…光学レンズ、42…CCDカメラ、43…補正制御回路、44…走査信号発生器、45…対物レンズ電源、46…第一記憶部、47…第二画像記憶部、48…演算部、49…欠陥判定部、50…モニタ。
Claims (4)
- 回路パターンが形成された基板を搭載するステージと、前記基板の表面の複数の被検査領域を一次電子線で走査する走査手段と、前記一次電子線により前記複数の被検査領域から二次的に発生する信号を検出する二次信号検出手段と、検出された信号から前記複数の被検査領域の電子線画像を形成する電子線画像形成手段と、該電子線画像を記憶する画像記憶手段とを備えた半導体回路パターン検査装置において、
前記ステージを一方向に連続的に定速で移動しながら、前記走査手段によって一次電子線をステージ移動方向とは直交または交叉する方向に走査することにより、前記被検査領域内の異領域について比較画像を連続取得する画像取得手段を有し、
設定されたチップ内検査領域内の第一の比較画像と第二の比較画像を比較する比較手段を有し、
上述の比較の結果から回路パターン上の欠陥を判別する欠陥判別手段を有し、
欠陥数・欠陥位置を表示する欠陥表示画面を形成する欠陥表示画面形成手段と、
該欠陥表示画面から欠陥位置を指定する欠陥位置指定手段と、
指定された欠陥位置について、基板に電子線を照射して再取得した二次元一回走査SEM画像を表示する欠陥箇所・検査画像モニタ手段とを含んで構成されること
を特徴とする半導体回路パターン検査装置。 - 請求項1において、
表示画面にスケール表示がなされること
を特徴とする半導体回路パターン検査装置。 - 回路パターンが形成された基板を搭載するステージと、前記基板の表面の複数の被検査領域を一次電子線で走査する走査手段と、前記一次電子線により前記複数の被検査領域から二次的に発生する信号を検出する二次信号検出手段と、検出された信号から前記複数の被検査領域の電子線画像を形成する電子線画像形成手段と、該電子線画像を記憶する画像記憶手段とを備えた半導体回路パターン検査装置による半導体回路パターン検査方法において、
画像取得手段によって、前記ステージを一方向に連続的に定速で移動しながら、前記走査手段によって一次電子線をステージ移動方向とは直交または交叉する方向に走査することにより、前記被検査領域内の異領域について比較画像を連続取得し、
比較手段によって設定されたチップ内検査領域内の第一の比較画像と第二の比較画像を比較し、
欠陥判別手段によって上述の比較の結果から回路パターン上の欠陥を判別し、
欠陥表示画面形成手段によって形成された欠陥表示画面に欠陥数・欠陥位置を表示し、
欠陥位置指定手段によって該欠陥表示画面から欠陥位置を指定し、
欠陥箇所・検査画像モニタ手段によって指定された欠陥位置について、基板に電子線を照射して再取得した二次元一回走査SEM画像を表示すること
を特徴とする半導体回路パターン検査方法。 - 請求項3において、
表示画面にスケール表示をすること
を特徴とする半導体回路パターン検査方法。
Priority Applications (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34029398A JP4006119B2 (ja) | 1998-11-30 | 1998-11-30 | 回路パターン検査装置、および回路パターン検査方法 |
US09/450,856 US6476913B1 (en) | 1998-11-30 | 1999-11-29 | Inspection method, apparatus and system for circuit pattern |
US09/832,218 US6567168B2 (en) | 1998-11-30 | 2001-04-11 | Inspection method, apparatus and system for circuit pattern |
US09/832,222 US6388747B2 (en) | 1998-11-30 | 2001-04-11 | Inspection method, apparatus and system for circuit pattern |
US09/832,219 US6421122B2 (en) | 1998-11-30 | 2001-04-11 | Inspection method, apparatus and system for circuit pattern |
US09/832,217 US6480279B2 (en) | 1998-11-30 | 2001-04-11 | Inspection method, apparatus and system for circuit pattern |
US09/832,220 US6759655B2 (en) | 1998-11-30 | 2001-04-11 | Inspection method, apparatus and system for circuit pattern |
US10/115,079 US6504609B2 (en) | 1998-11-30 | 2002-04-04 | Inspection method, apparatus and system for circuit pattern |
US10/116,134 US6493082B2 (en) | 1998-11-30 | 2002-04-05 | Inspection method, apparatus and system for circuit pattern |
US10/116,059 US6919564B2 (en) | 1998-11-30 | 2002-04-05 | Inspection method, apparatus and system for circuit pattern |
US10/287,706 US6903821B2 (en) | 1998-11-30 | 2002-11-05 | Inspection method, apparatus and system for circuit pattern |
US11/931,856 US7957579B2 (en) | 1998-11-30 | 2007-10-31 | Pattern inspection method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34029398A JP4006119B2 (ja) | 1998-11-30 | 1998-11-30 | 回路パターン検査装置、および回路パターン検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000161948A JP2000161948A (ja) | 2000-06-16 |
JP4006119B2 true JP4006119B2 (ja) | 2007-11-14 |
Family
ID=18335569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34029398A Expired - Fee Related JP4006119B2 (ja) | 1998-11-30 | 1998-11-30 | 回路パターン検査装置、および回路パターン検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4006119B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4677701B2 (ja) * | 2001-09-28 | 2011-04-27 | 株式会社日立製作所 | パターン検査方法及び検査結果確認装置 |
EP2365512A3 (en) | 2000-06-27 | 2012-01-04 | Ebara Corporation | Inspection system by charged particle beam |
JP4526661B2 (ja) * | 2000-06-28 | 2010-08-18 | 株式会社日立製作所 | 検査装置および検査方法 |
JP3603779B2 (ja) * | 2000-11-01 | 2004-12-22 | 株式会社日立製作所 | 電子検出装置,荷電粒子ビーム装置,半導体集積回路装置、および半導体集積回路装置の加工,観察,検査方法 |
EP1339100A1 (en) | 2000-12-01 | 2003-08-27 | Ebara Corporation | Inspection method and apparatus using electron beam, and device production method using it |
AU2003299056A1 (en) * | 2002-09-26 | 2004-04-19 | Lam Research Corporation | User interface for quantifying wafer non-uniformities and graphically explore significance |
US7239737B2 (en) * | 2002-09-26 | 2007-07-03 | Lam Research Corporation | User interface for quantifying wafer non-uniformities and graphically explore significance |
JP4564728B2 (ja) | 2003-07-25 | 2010-10-20 | 株式会社日立ハイテクノロジーズ | 回路パターンの検査装置 |
JP4204458B2 (ja) * | 2003-12-26 | 2009-01-07 | 株式会社日立ハイテクサイエンスシステムズ | 電子線装置による半導体ウェハの検査方法 |
JP5134188B2 (ja) * | 2004-10-15 | 2013-01-30 | ケーエルエー−テンカー コーポレイション | 試料上の欠陥を分析する装置 |
JP4560720B2 (ja) * | 2004-11-16 | 2010-10-13 | ノーリツ鋼機株式会社 | 乳剤傷判定方法及び乳剤傷判定システム |
JP4764436B2 (ja) * | 2008-02-14 | 2011-09-07 | 株式会社日立ハイテクノロジーズ | 外観検査方法及び検査装置 |
JP5135115B2 (ja) * | 2008-08-08 | 2013-01-30 | 株式会社日立ハイテクノロジーズ | 荷電粒子線を用いた検査方法および検査装置 |
JP5131105B2 (ja) * | 2008-09-12 | 2013-01-30 | 株式会社日立製作所 | パターン検査方法及び装置 |
JP2010112833A (ja) * | 2008-11-06 | 2010-05-20 | Hitachi High-Technologies Corp | 電子線式基板検査装置 |
JP5163731B2 (ja) * | 2010-12-06 | 2013-03-13 | 株式会社日立製作所 | 欠陥候補の画像表示方法 |
JP5927067B2 (ja) * | 2012-07-06 | 2016-05-25 | 株式会社日立ハイテクノロジーズ | 計測検査装置、及び計測検査方法 |
-
1998
- 1998-11-30 JP JP34029398A patent/JP4006119B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000161948A (ja) | 2000-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3791095B2 (ja) | 回路パターンの検査方法及び検査装置 | |
US7952074B2 (en) | Method and apparatus for inspecting integrated circuit pattern | |
JP4248382B2 (ja) | 荷電粒子ビームによる検査方法および検査装置 | |
US6583634B1 (en) | Method of inspecting circuit pattern and inspecting instrument | |
JP4006119B2 (ja) | 回路パターン検査装置、および回路パターン検査方法 | |
JP2001313322A (ja) | 荷電粒子ビームによる検査方法および検査装置 | |
JP2007134573A (ja) | 回路パターンの検査装置 | |
JP2002118158A (ja) | 回路パターンの検査方法及び検査装置 | |
JP4041630B2 (ja) | 回路パターンの検査装置および検査方法 | |
JP4537891B2 (ja) | 回路パターンの検査装置および検査方法 | |
JP2006216611A (ja) | パターン検査装置 | |
JP2005181347A (ja) | 回路パターンの検査装置、検査システム、および検査方法 | |
JP3493312B2 (ja) | 回路パターンの検査装置および検査方法 | |
JP3896996B2 (ja) | 回路パターンの検査装置および検査方法 | |
JP4274247B2 (ja) | 回路パターンの検査方法及び検査装置 | |
JP2009027190A (ja) | 回路パターンの検査方法 | |
JP2007281500A (ja) | 回路パターンの検査装置、検査システム、および検査方法 | |
JP2006024921A (ja) | 荷電粒子ビームによる検査方法および検査装置 | |
JPH11260306A (ja) | 電子ビーム検査装置およびその方法ならびに荷電粒子線応用装置およびその方法 | |
JP3765988B2 (ja) | 電子線式外観検査装置 | |
JP2000215834A (ja) | 荷電粒子線を用いた検査装置および検査方法 | |
JP2000164661A (ja) | 回路パターンの検査装置 | |
JP2004157135A (ja) | 回路パターンの検査方法及び検査装置 | |
JP4603448B2 (ja) | 回路パターンの検査装置 | |
JP4090173B2 (ja) | 回路パターン検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040723 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041101 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070827 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |