JP5131105B2 - パターン検査方法及び装置 - Google Patents
パターン検査方法及び装置 Download PDFInfo
- Publication number
- JP5131105B2 JP5131105B2 JP2008234197A JP2008234197A JP5131105B2 JP 5131105 B2 JP5131105 B2 JP 5131105B2 JP 2008234197 A JP2008234197 A JP 2008234197A JP 2008234197 A JP2008234197 A JP 2008234197A JP 5131105 B2 JP5131105 B2 JP 5131105B2
- Authority
- JP
- Japan
- Prior art keywords
- defect
- image
- pattern
- inspection
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Image Processing (AREA)
- Image Analysis (AREA)
- Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
以下に述べる2つの例は、2値画像で欠陥判定をする対象物に対してパターンの検出に同期してパターンが欠陥かどうかを判定すると共に特定のマスク領域の欠陥を無視して検査している。
以下に述べる2つの例は、パターン情報よりパターン境界部分の誤差を許容する目的で境界部分に不感帯を設けて検査している。
また、例えば冗長配線のされている電源配線層では配線の一部に接続が無くてもその他の場所で接続があれば正常である。この為、ラフにパターンを形成し、接続の無いパターンが数多く存在する場合がある。接続の有り無しで検出画像誤差が検出され、欠陥と誤判定される。
特開平5−258703号公報、特開平11−160247号公報に開示されている従来の光学式、又は電子線式パターン検査装置では、非検査領域が設定できない。
(第1の実施の形態)
本発明の第1の実施の形態を説明する。図8に第1の実施の形態の構成を示す。電子線2を発生させる電子線源1、及び電子線源1からの電子線2を電極で加速して取出し静電又は磁界重畳レンズで一定場所に仮想光源101を作る電子銃102と仮想光源101よりの電子線2を一定場所に収束させるコンデンサレンズ103と電子銃102で収束した位置の近傍に設置し電子線2のON/OFFを制御をするブランキングプレート104と電子線2をXY方向に偏向する偏向器105と電子線2を対象物基板5上に収束させる対物レンズ4よりなる電子光学系106、及び対象物基板であるウェーハ31を真空に保持する試料室107、及びウェーハ31を搭載し任意の位置の画像検出を可能とするリターディング電圧108を印可したステージ6、及び対象物基板5からの二次電子等7を検出する検出器8、及び検出器8で検出した検出信号をA/D変換器しデジタル画像を得るA/D変換器9、及びデジタル画像を記憶しておくメモリ109、及びメモリ109に記憶した記憶画像とA/D変換したデジタル画像を比較して、差がある場所を欠陥候補40として検出する画像処理回路10、欠陥候補40の座標、投影長、画像情報等の特徴量を記憶する欠陥候補記憶部41、装置全体の制御と欠陥候補記憶部41に記憶されたパターン欠陥11の特徴量を受け取り、マスク領域42を領域情報として持ち、マスク領域42(図5に表示)上に有るものをマスク欠陥43(図5に表示)としてフラグを立てる全体制御部110(全体制御部110からの制御線は図上では省略)、及びパターン欠陥11の表示と特定のパターン欠陥11の位置の画像表示とマスク領域42を表示または編集を行う操作画面45、及び操作を指示するキーボード120とマウス121とつまみ122(いずれも非表示)、及びウェーハ31の高さを測定し対物レンズ4の電流値をオフセット112を加算して制御することで検出されるディジタル画像の焦点位置を一定に保つZセンサ113、及びカセット114内のウェーハ31を試料室107に出し入れするローダ116(図示せず)、及びウェーハ31の外形形状を基準にウェーハ31を位置決めするオリフラ検出器117(図示せず)、及びウェーハ31上のパターンを観察する為の光学式顕微鏡118、及びステージ6上に設けた標準試料片119よりなる。
まず、ローダ116(図示せず)に指示を出し、ローダ116はウェーハ31をカセット114から取出し、オリフラ検出器117(図示せず)で外形形状を基準にウェーハを位置決めし、ステージ6にウェーハ31を搭載し、試料室107内を真空にする。搭載と共に、電子光学系106とリターディング電圧108の条件を設定し、ブランキングプレート104に電圧を印可して電子線2をOFFする。ステージを標準試料片119に移動し、Zセンサ113の出力を有功にして、電子光学系106による電子線2の焦点位置をZセンサ113の検出値+オフセット112の一定に保ち、偏向器105をラスタスキャンし、スキャンに同期してブランキングプレート104の電圧を切り、電子線2を必要なときのみウェーハ31に照射し、その時ウェーハ31より発生する反射電子又は二次電子を検出器8で検出、A/D変換器9でデジタル画像とする。オフセット112を変更してデジタル画像を複数枚検出し、検出毎に全体制御部110で最も画像の微分値の画像内総和が最高となる最適オフセット111を、現在のオフセット値として設定する。
うにしておく。分類終了後に、レシピ作成項目選択ボタンで図14に示したマスク領域の設定画面に遷移させる。また、検査終了ボタンで試し検査初期画面に戻る。
本発明の第2の実施の形態を説明する。図16に第2の実施の形態の構成を示す。電子線2を発生させる電子線源1、及び電子線源1からの電子線2を電極で加速して取出し静電又は磁界重畳レンズで一定場所に仮想光源101を作る電子銃102と仮想光源101よりの電子線2を一定場所に収束させるコンデンサレンズ103と電子銃102で収束した位置の近傍に設置し電子線2のON/OFFを制御をするブランキングプレート104と電子線2をXY方向に偏向する偏向器105と電子線2を対象物基板5上に収束させる対物レンズ4よりなる電子光学系106、及び対象物基板であるウェーハ31を真空に保持する試料室107、及びウェーハ31を搭載し任意の位置の画像検出を可能とするリターディング電圧108を印可したステージ6、及び対象物基板5からの二次電子等7を検出する検出器8、及び検出器8で検出した検出信号をA/D変換器しデジタル画像を得るA/D変換器9、及びデジタル画像を記憶しておくメモリ109、及びメモリ109に記憶した記憶画像とA/D変換したデジタル画像を比較して、指定された画像処理領域200毎に画像処理条件201を変更して差がある場所をパターン欠陥11として検出する画像処理回路202、パターン欠陥11の座標、投影長、画像情報等の特徴量203を受け取る全体制御部110(全体制御部110からの制御線は図上では省略)、及びパターン欠陥11の表示と特定のパターン欠陥11の位置の画像表示と画像処理領域200を表示または編集等を行う操作画面45、及び操作を指示するキーボード120とマウス121とつまみ122(いずれも非表示)、及びウェーハ31の高さを測定し対物レンズ4の電流値をオフセット112を加算して制御することで検出されるディジタル画像の焦点位置を一定に保つZセンサ113、及びカセット114内のウェーハ31を試料室107に出し入れするローダ116(図示せず)、及びウェーハ31の外形形状を基準にウェーハ31を位置決めするオリフラ検出器117(図示せず)、及びウェーハ31上のパターンを観察する為の光学式顕微鏡118、及びステージ6上に設けた標準試料片119よりなる。
オフセット112に予め測定しておいたウェーハ固有のオフセットを加算して設定し、Zセンサ113を有効にし、図3に示した走査線33に沿ってステージ6をY方向走査し、ステージ走査に同期して偏向器105をX方向に走査し、有効走査時にブランキングプレート104の電圧を切り電子線2をウェーハ31に照射、走査する。ウェーハ31より発生する反射電子又は二次電子を検出器8で検出、A/D変換器9でストライプ領域34のデジタル画像を得、メモリ109に記憶する。ステージ6の走査終了後Zセンサ113を無効とする。ステージ走査を繰り返すことで必要な領域全面の検査をする。ウェーハ31の全面を検査する場合には図12に示した順で検査する。
本発明の第3の実施の形態を説明する。
図18に第3の実施の形態の構成を示す。電子線2を発生させる電子線源1、及び電子線源1からの電子線2を電極で加速して取出し静電又は磁界重畳レンズで一定場所に仮想光源101を作る電子銃102と仮想光源101よりの電子線2を一定場所に収束させるコンデンサレンズ103と電子銃102で収束した位置の近傍に設置し電子線2のON/OFFを制御をするブランキングプレート104と電子線2をXY方向に偏向する偏向器105と電子線2を対象物基板5上に収束させる対物レンズ4よりなる電子光学系106、及び対象物基板であるウェーハ31を真空に保持する試料室107、及びウェーハ31を搭載し任意の位置の画像検出を可能とするリターディング電圧108を印可したステージ6、及び対象物基板5からの二次電子等7を検出する検出器8、及び検出器8で検出した検出信号をA/D変換器しデジタル画像を得るA/D変換器9、及びデジタル画像を記憶しておくメモリ109、及びメモリ109に記憶した記憶画像とA/D変換したデジタル画像を比較して、差がある場所を欠陥候補40として検出する画像処理回路10、欠陥候補40の座標、投影長、画像情報等の特徴量203を記憶しておく欠陥候補記憶部41、及び欠陥候補40の特徴量203を受け取り、予め指定された指定特徴量250に一致する欠陥候補40であるかどうかを判定する特徴量確認部251、及び特徴量確認部251で一致すると判定された欠陥候補40について特徴量毎に指定された画像処理条件201で欠陥判定を行い、パターン欠陥11を判定する詳細画像処理部252、及び詳細画像処理部252よりのパターン欠陥11を受け取る全体制御部110(全体制御部110からの制御線は図上では省略)、及びパターン欠陥11の表示と特定のパターン欠陥11の位置の画像表示と画像処理領域200を表示または編集等を行う操作画面45、及び操作を指示するキーボード120とマウス121とつまみ122(いずれも非表示)、及びウェーハ31の高さを測定し対物レンズ4の電流値をオフセット112を加算して制御することで検出されるディジタル画像の焦点位置を一定に保つZセンサ113、及びカセット114内のウェーハ31を試料室107に出し入れするローダ116(図示せず)、及びウェーハ31の外形形状を基準にウェーハ31を位置決めするオリフラ検出器117(図示せず)、及びウェーハ31上のパターンを観察する為の光学式顕微鏡118、及びステージ6上に設けた標準試料片119よりなる。
27・・記憶画像 31・・ウェーハ 32・・ダイ 33・・走査線 40・・欠陥候補 41・・欠陥候補記憶部 42・・マスク領域 43・・マスク欠陥 44・・マスク設定部 45・・操作画面 55・・マップ表示部 56・・画像表示部 57・・真の欠陥 101・・仮想光源 102・・電子銃 106・・電子光学系 107・・試料室 108・・リターディング電圧 110・・全体制御部 113・・Zセンサ 118・・光学式顕微鏡 119・・標準試料片 120・・キーボード 130・・棚番選択部品 131・・レシピ選定部品 132・・レシピ作成開始部品 133・・レシピ作成終了ボタン 134・・レシピ保存ボタン 141・・画像切替ボタン 142・・レシピ作成項目選択ボタン 143・・検査開始ボタン 144・・検査終了ボタン 150・・欠陥表示編集部品 151・・表示切替ボタン 160・・新領域作成ボタン 161・・完了ボタン 200・・画像処理領域 201・・画像処理条件 205・・画像処理領域設定画面 207・・欠陥再表示ボタン 208・・特殊条件有効/無効ボタン 250・・指定特徴量 251・・特徴量確認部 252・・詳細画像処理部 255・・実/メモリ画像切り替えボタン 260・・画像処理特徴量設定画面 261・・着目分類番号 264・・特徴量指定部品 265・・画像処理条件設定部品 266・・新規特徴量作成ボタン 330・・検査開始ボタン。
Claims (3)
- 対象物基板上の欠陥を検査するパターン検査方法であって、
前記対象物基板を撮像して前記対象物基板のディジタル画像を得るステップと、
前記得たディジタル画像に基づいて欠陥候補を検出するステップと、
前記検出した欠陥候補のうち、ユーザの指定により前記欠陥候補を真の欠陥と検出したくない欠陥とに分類し、前記欠陥候補の特徴量を用いて前記検出したくない欠陥を識別可能なように表示し、ユーザの指定により前記検出したくない欠陥を欠陥検査の対象外となるようにマスク領域を設定し、前記マスク領域内に存在する前記検出したくない欠陥を保持するステップと、
前記検出した欠陥候補のうち、前記マスク領域外に存在する前記真の欠陥を検出し、保持するステップと、
前記検出した真の欠陥の情報を画面上に表示するステップと、
前記マスク領域内に存在する前記検出したくない欠陥に関する情報を、前記マスク領域外に存在する真の欠陥の情報とは独立に表示又は非表示を切り替えて前記画面上に表示するステップと、
を有することを特徴とするパターン検査方法。 - 請求項1記載のパターン検査方法であって、
前記検出した真の欠陥の情報を前記画面上に表示するステップでは、前記欠陥の画像とともに前記欠陥の位置情報を前記画面上に表示することを特徴とするパターン検査方法。 - 請求項1又は2記載のパターン検査方法であって、
予め設定した前記対象物基板上におけるマスク領域は、前記対象物基板の設計情報に基づいて設定したものであること特徴とするパターン検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008234197A JP5131105B2 (ja) | 2008-09-12 | 2008-09-12 | パターン検査方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008234197A JP5131105B2 (ja) | 2008-09-12 | 2008-09-12 | パターン検査方法及び装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000347443A Division JP4206192B2 (ja) | 1998-11-30 | 2000-11-09 | パターン検査方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009053197A JP2009053197A (ja) | 2009-03-12 |
JP5131105B2 true JP5131105B2 (ja) | 2013-01-30 |
Family
ID=40504372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008234197A Expired - Lifetime JP5131105B2 (ja) | 2008-09-12 | 2008-09-12 | パターン検査方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5131105B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5604208B2 (ja) * | 2010-07-28 | 2014-10-08 | 株式会社日立ハイテクノロジーズ | 欠陥検出装置及びコンピュータプログラム |
JP2022043365A (ja) * | 2018-11-19 | 2022-03-16 | 株式会社日立ハイテク | 検査装置、検査方法、欠陥検出プログラム |
CN114170229B (zh) * | 2022-02-14 | 2022-05-13 | 北京阿丘科技有限公司 | 印制电路板缺陷图像配准方法、装置、设备及存储介质 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2524532B2 (ja) * | 1989-10-11 | 1996-08-14 | 日立電子エンジニアリング株式会社 | ウエハ異物検査装置 |
JP2963483B2 (ja) * | 1990-02-23 | 1999-10-18 | 株式会社日立製作所 | 薄膜製品の製造方法 |
JPH09318489A (ja) * | 1996-05-28 | 1997-12-12 | Omron Corp | 液晶表示板検査装置 |
JP3752849B2 (ja) * | 1997-07-04 | 2006-03-08 | 株式会社日立製作所 | パターン欠陥検査装置及びパターン欠陥検査方法 |
JP4006119B2 (ja) * | 1998-11-30 | 2007-11-14 | 株式会社日立製作所 | 回路パターン検査装置、および回路パターン検査方法 |
JP2000275033A (ja) * | 1999-01-20 | 2000-10-06 | Nissan Motor Co Ltd | 表面欠陥検査装置 |
-
2008
- 2008-09-12 JP JP2008234197A patent/JP5131105B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2009053197A (ja) | 2009-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4206192B2 (ja) | パターン検査方法及び装置 | |
JP3788279B2 (ja) | パターン検査方法及び装置 | |
US7049587B2 (en) | Apparatus for inspecting a specimen | |
JP4413767B2 (ja) | パターン検査装置 | |
US8581976B2 (en) | Method and apparatus for reviewing defects of semiconductor device | |
US7656171B2 (en) | Method and apparatus for reviewing defects by detecting images having voltage contrast | |
US7626163B2 (en) | Defect review method and device for semiconductor device | |
US7071468B2 (en) | Circuit pattern inspection method and its apparatus | |
JP4035242B2 (ja) | 回路パターンの検査方法及び検査装置 | |
JP4588138B2 (ja) | 回路パターンの検査装置 | |
JP5131105B2 (ja) | パターン検査方法及び装置 | |
JP4177375B2 (ja) | 回路パターンの検査方法及び検査装置 | |
JP3836735B2 (ja) | 回路パターンの検査装置 | |
JP2014025763A (ja) | 欠陥検査方法、及び欠陥検査装置 | |
JP2000193594A (ja) | 回路パターン検査方法およびその装置 | |
JP4677701B2 (ja) | パターン検査方法及び検査結果確認装置 | |
JP5163731B2 (ja) | 欠陥候補の画像表示方法 | |
JP2009282016A (ja) | 半導体ウェハの検査方法、及び半導体ウェハの検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5131105 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |