KR102071735B1 - 반도체 소자의 자동화 검사용 레시피 생성을 위한 방법, 컴퓨터 시스템 및 장치 - Google Patents

반도체 소자의 자동화 검사용 레시피 생성을 위한 방법, 컴퓨터 시스템 및 장치 Download PDF

Info

Publication number
KR102071735B1
KR102071735B1 KR1020147029209A KR20147029209A KR102071735B1 KR 102071735 B1 KR102071735 B1 KR 102071735B1 KR 1020147029209 A KR1020147029209 A KR 1020147029209A KR 20147029209 A KR20147029209 A KR 20147029209A KR 102071735 B1 KR102071735 B1 KR 102071735B1
Authority
KR
South Korea
Prior art keywords
inspection
recipe
die
map
tuning
Prior art date
Application number
KR1020147029209A
Other languages
English (en)
Other versions
KR20140138994A (ko
Inventor
웰 코엔 드
세드릭 카레테
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20140138994A publication Critical patent/KR20140138994A/ko
Application granted granted Critical
Publication of KR102071735B1 publication Critical patent/KR102071735B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0208—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the configuration of the monitoring system
    • G05B23/0216—Human interface functionality, e.g. monitoring system providing help to the user in the selection of tests or in its configuration
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0224—Process history based detection method, e.g. whereby history implies the availability of large amounts of data
    • G05B23/0227—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions
    • G05B23/0229—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions knowledge based, e.g. expert systems; genetic algorithms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2201/00—Features of devices classified in G01N21/00
    • G01N2201/06—Illumination; Optics
    • G01N2201/068—Optics, miscellaneous
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/37—Measurements
    • G05B2219/37224—Inspect wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

반도체 소자의 자동화 검사용 레시피 생성을 위한 방법, 컴퓨터 시스템 및 장치가 개시된다. 검사 레시피를 생성하기 위해 기준 데이터 집합이 이용된다. 자동 검사는 기준 데이터 집합(기준 웨이퍼맵)의 다이의 이미지에 대해 초기 레시피에 의해 실행된다. 자동 검사로부터의 검출된 검사 결과는 분류되고 분류된 검사 결과는 다이 내 결함의 전문가 분류와 비교된다. 오버킬 및 언더킬 번호들이 자동으로 생성된다. 오버킬 및 언더킬 번호에 따라서, 검사 레시피 파라미터가 수정된다. 자동 검사는 검출 및/또는 분류가 미리 규정된 임계치 미만인 경우에 반복된다.

Description

반도체 소자의 자동화 검사용 레시피 생성을 위한 방법, 컴퓨터 시스템 및 장치{METHOD, COMPUTER SYSTEM AND APPARATUS FOR RECIPE GENERATION FOR AUTOMATED INSPECTION SEMICONDUCTOR DEVICES}
관련 출원의 교차 참조
이 특허 출원은 2012년 3월 19일자 출원한 미국 가특허 출원 제61/612,507호를 우선권 주장하며, 이 우선권 출원의 전체 내용은 여기에서의 인용에 의해 본원에 통합된다.
기술 분야
본 발명은 반도체 소자의 자동화 검사용 레시피를 생성하는 방법에 관한 것이다.
본 발명은 또한 검사용 컴퓨터 시스템에 관한 것이다.
본 발명은 또한 검사용 장치에 관한 것이다.
한국 특허 출원 KR 20010037026A에는 웨이퍼 검사 처리에서 레시피 파라미터를 확립하는 방법이 개시되어 있다. 이 방법은 레시피 파라미터를 확립하는데 걸리는 시간을 단축하고 운용자의 경험에 의해 야기되는 정밀도 변화를 감소시키기 위해 사용되고, 따라서 검사 장치의 레시피 파라미터는 동일한 처리를 받는 웨이퍼를 검사하는데 상기 레시피 파라미터를 이용할 수 있도록 라이브러리에 저장된다. 광학적 또는 전기적 레시피 파라미터는 검사 대상 웨이퍼의 특성에 따라 변화한다. 파라미터들은 라이브러리에 저장된다. 검사중인 웨이퍼의 특성이 입력된다. 검사중인 웨이퍼의 입력된 특성에 대응하는 레시피 파라미터가 라이브러리로부터 판독되어 자동으로 확립된다.
특허 US-6,959,251 B2에는 반도체 웨이퍼에서 동작하는 검사, 계측 및 재검토 시스템을 효율적으로 구성하기 위한 기술이 설명되어 있다. 구체적으로, 이것은 각 시스템이 반도체 웨이퍼를 정확하게 검사하게 하는 레시피의 구성을 수반한다. 관련 정보가 이들 도구로부터 수집되고 레시피를 완료하는데 필요한 시간을 감소시키는 방법으로 상기 정보를 사용자에게 제시한다.
국제 특허 출원 WO 2009/148876 A1에는 검출 알고리즘의 파라미터(들)의 값을 선택하기 위해 사용되는 정보를 발생하기 위한 방법 및 시스템이 설명되어 있다. 사용자의 중재 없이, 검사 시스템을 이용하여 웨이퍼 영역에 대하여 스캔이 수행된다. 이 방법은 또한 검출 알고리즘의 파라미터(들)의 값을 선택하기 위해 사용되는 전체 결함의 미리 정해진 최대 수에 기초하여 상기 스캔 결과로부터 결함의 일부를 선택하는 단계를 포함한다. 이 방법은 더 나아가 스캔 다음에 웨이퍼에 대한 추가적인 스캔을 수행하지 않고 검사 레시피에 대하여 사용되는 검출 알고리즘의 파라미터(들)의 값을 선택하기 위해 사용할 수 있는 정보를 저장하는 단계를 포함한다.
웨이퍼 테스트 레시피를 확립하기 위한 방법 및 시스템은 US 2009/290782 A1에 개시되어 있다. 카메라는 생산된 웨이퍼로부터 다수의 다이의 이미지를 획득한다. 소프트웨어는 상기 이미지의 적어도 일부를 이용하여 전형적인 다이 이미지의 테스트 기준으로서 사용되는 기준 이미지를 구성한다. 기준 이미지에 기초해서 다이 패턴의 단일 및/또는 반복성 요소가 "관심 구역"(zone of interest)으로서 규정된다. 검출 정책(Detection-Policy)이 각각의 관심 구역마다 또는 유사한 관심 구역의 그룹마다 결정되고, 각각의 검출 정책에 의해 사용되는 알고리즘을 결정한다. 각각의 검출 정책 알고리즘의 파라미터들이 결정된다. 보고 정책은 웨이퍼의 특정 로트의 검사 중에 사용될 수 있는 결함 부류의 특정 이름의 집합을 규정함으로써 결정된다. "웨이퍼 테스트 레시피"의 생성은 전형적인 다이 이미지의 테스트 기준, 규정된 관심 구역, 결정된 검출 정책, 결정된 검출 정책 알고리즘의 파라미터, 결정된 보고 정책 및 결정된 검사 정책을 통합하여 생성된다.
종래의 방법 및 시스템에 따라서, 초기 레시피가 하나의 웨이퍼에서 실행된다. 사용자는 오프라인으로 그 결과들을 취하고 개별적인 다이 이미지/결과를 재검토함으로써 레시피의 수행을 판단한다. 오버킬(overkill)인 일부 양품 다이가 거절되고 언더킬(underkill)인 일부 불량 다이가 수용된다. 동조(tuning)의 목적은 오버킬 및 언더킬 모두를 최소화하기 위한 것이다. 사용자는 검사 레시피의 하나 이상의 파라미터를 자신의 최상의 지식에 따라 수정하고, 레시피의 새로운 버전을 세이브하며 전체 웨이퍼를 재검사한다. 새로 생성된 결과들은 하나씩 다시 재검토되고, 그 결과들이 아직 만족스럽지 않으면 레시피를 다시 수정한다. 이러한 시퀀스는 오버킬/언더킬 결과가 사양 내에 들어올 때까지 복수 회 반복된다.
종래의 방법은 각각의 동조 반복에 장시간이 걸리고, 완전한 웨이퍼를 재검사해야 하며, 개별 다이/결함 레벨에서 결과들을 재검토해야 하는 등의 여러 가지 단점이 있다. 레시피 변경은 레시피의 다른 버전에서 세이브되어야 한다. 사용자는 이러한 레시피 관리에 책임이 있다.
추가로, 검사 결과에는 좋지 않은 피드백이 있다. 레시피 개발이 수작업 활동이고 결과 재검토가 사용자가 관리할 수 있는 다이들의 집합으로 제한되기 때문에, 사용자는 재검토를 위해 관심 다이를 계속하여 추적하여야 한다. 이용가능한 기준이 없고 사용자는 관심 다이에 대한 예측된 결과를 계속하여 추적하여야 한다. 동조는 한번에 1 웨이퍼의 다이에서만 행하여질 수 있다. 전형적으로, 사용자는 복수의 웨이퍼/로트의 다이에서 동조하기를 원한다. 1 웨이퍼에 대한 레시피의 개선은 이러한 개선이 또한 다른 웨이퍼의 레시피 개선이라는 것을 반드시 의미하는 것이 아니다.
피드백이 제한되기 때문에 동조된 레시피로 되기 위해 다수의 반복이 필요하고, 레시피 변경의 영향을 판단하는 것이 쉽지 않다. 이 때문에 반복 횟수가 크고 양품 레시피로 되는 시간을 증가시킨다.
본 발명은 반도체 소자의 자동화 검사용의 레시피 생성 방법을 제공하는 것을 목적으로 하고, 여기에서의 레시피 생성은 더 적은 시간이 소요되고 레시피로 얻어진 검사 결과에 대하여 피드백을 제공한다.
상기 목적은 하기의 단계를 포함한 반도체 소자의 자동화 검사용의 검사 레시피 생성 방법에 의해 달성된다:
ㆍ 검사 레시피 생성을 위해 기준 데이터 집합을 이용하는 단계;
ㆍ 상기 기준 데이터 집합의 다이의 이미지에서 초기 레시피로 자동 검사를 실시하는 단계;
ㆍ 상기 자동 검사로부터의 검출된 검사 결과를 분류하고 상기 분류된 검사 결과를 다이 내 결함의 전문가 분류와 비교하는 단계;
ㆍ 오버킬 및 언더킬 번호들을 자동으로 생성하는 단계; 및
ㆍ 상기 검출 및/또는 분류가 미리 규정된 임계치 미만이면 검사 레시피 파라미터를 수정하고 상기 자동 검사를 반복하는 단계.
본 발명의 다른 하나의 목적은 반도체 소자의 자동화 검사용의 레시피 생성을 위한 컴퓨터 시스템을 제공하는 것이고, 여기에서의 레시피 생성은 더 적은 시간이 소요되고 레시피로 얻어진 검사 결과에 대하여 피드백을 제공한다.
상기 목적은 하기의 요소를 포함한, 반도체 소자의 자동화 검사용의 검사 레시피 생성을 위한 컴퓨터 시스템에 의해 달성된다:
ㆍ 검사 레시피 생성을 위해 기준 데이터 집합을 이용하고 상기 기준 데이터 집합의 다이의 이미지에서 초기 레시피로 자동 검사를 실시하는 컴퓨터;
ㆍ 적어도 상기 기준 데이터를 표시하는 제1 창(window)과, 적어도 테스트 데이터를 표시하는 제2 창과, 동조 맵(tune map)을 표시하는 제3 창과, 오버킬 및 언더킬 번호와 관련하여, 분류된 검사 결과와 다이 내 결함의 전문가 분류 간의 비교를 가능하게 하는 분류표를 표시하는 제4 창을 구비한 다이얼로그;
ㆍ 오버킬 및 언더킬 번호들의 자동 생성 및 디스플레이; 및
ㆍ 상기 검출 및/또는 분류가 미리 규정된 임계치 미만이면 검사 레시피 파라미터의 수정 및 상기 자동 검사의 반복.
본 발명의 또 다른 목적은 반도체 소자의 자동화 검사용의 레시피 생성을 위한 장치를 제공하는 것이고, 여기에서의 레시피 생성은 더 적은 시간이 소요되고 레시피로 얻어진 검사 결과에 대하여 피드백을 제공하며, 신뢰성 있고 시간 소모가 적은 검사 결과를 획득한다.
상기 목적은 하기의 요소를 포함한, 반도체 소자의 자동화 검사용의 검사 레시피 생성을 위한 장치에 의해 달성된다:
ㆍ 적어도 입사 광 조명 시스템 및 반도체 소자의 표면으로부터 광- 이 광은 추가 분석을 위해 전기 이미지 데이터로 변환되는 것임 -을 수신하도록 배열된 카메라를 구비한 검사 시스템;
ㆍ 검사 레시피 생성을 위해 기준 데이터 집합을 이용하고 상기 기준 데이터 집합의 다이의 이미지에서 초기 레시피로 자동 검사를 실시하는 컴퓨터; 및
ㆍ 제1 창, 제2 창, 제3 창 및 제4 창으로 세분되고, 여기에서 상기 제1 창은 적어도 상기 기준 데이터를 표시하는 것이고, 상기 제2 창은 적어도 테스트 데이터를 표시하는 것이며, 상기 제3 창은 동조 맵을 표시하는 것이고, 상기 제4 창은 자동으로 생성 및 디스플레이되는 오버킬 및 언더킬 번호와 관련하여, 분류된 검사 결과의 이미지와 결함에 대한 전문가 분류의 이미지 간의 비교를 가능하게 하는 분류표를 표시하는 것인, 적어도 하나의 디스플레이.
반도체 소자의 자동화 검사용의 검사 레시피 생성을 위한 본 발명의 방법은 동조 맵의 생성을 위한 검사 시스템을 반드시 필요로 하지 않는다. 사용자는 검사 레시피 생성을 위해 이전에 저장된 기준 데이터 집합을 이용하여 오프라인으로 작업할 수 있고 상기 검사 레시피 생성을 위해 이전에 저장된 기준 데이터 집합을 로드할 수 있다. 기준 데이터는 동조 맵 또는 기준 맵으로서 구성된다. 동조 맵 또는 기준 맵을 컴퓨터에 업로드하기 전에, 기존의 기준 맵 또는 기존의 동조 맵의 개선(refining), 동조(tuning) 및 수정이 실시된다. 추가로, 기존의 검사 레시피가 저장되고 컴퓨터에 업로드된다. 기존의 검사 레시피를 컴퓨터에 업로드하기 전에, 기존의 초기 검사 레시피의 개선, 동조 및 수정이 실시된다. 방법은 메모리에 저장된 검사 레시피에 대하여 실시될 수 있고, 검사 레시피를 개조하기 위해 검사 파라미터가 테스트 및/또는 동조될 수 있다.
동조 맵은 관심 다이를 포함하고 사용자는 다이 분류를 선택할 수 있다. 다른 반도체 소자로부터의 다이가 동조 맵에 추가된다. 분류표는 기준 데이터 집합(동조 맵 또는 기준 맵)과 테스트 데이터 집합 간의 비교 결과를 나타내고, 상기 테스트 데이터 집합은 검사 레시피를 이용한 검사의 결과이다.
많은 경우에, 본 발명의 방법은 컴퓨터 및 다이얼로그(디스플레이)를 구비한 검사 시스템에서 구현된다. 다이얼로그를 통하여, 사용자 또는 프로세스 엔지지어는 반도체 소자의 자동화 검사용의 검사 레시피의 생성에 영향을 주고 그 생성을 모니터링할 수 있다. 이 경우에, 사용자는 오프라인으로 작업하지 않는다. 사용자는 메모리에서의 레시피 설정과 함께 처크(chuck)에서 반도체 소자(웨이퍼)를 재검사할 수 있다. 그 결과는 다시 재검사할 때 클리어된다. 기준 웨이퍼맵은 다이얼로그에서 디스플레이된다. 이것은 전형적으로 재검사 대상 다이를 특정하기 위해 사용되는 이전 검사의 출력 웨이퍼맵이다.
검사 레시피 생성을 위해 기준 데이터 집합(동조 맵 또는 기준 맵)을 이용하기 전에, 데이터 집합 및 초기 레시피의 생성이 실시된다. 처크에 웨이퍼가 없는 경우에, 반도체 소자(웨이퍼)는 검사 시스템에 로드되고 구성(setup) 및 동조 정렬이 실시된다. 그 다음에, 로드된 반도체 소자의 자동 검사가 실시된다. 그 결과는 다이 레벨에서 재검토된다. 다이가 분류되고 다이 이미지가 모든 결함 정보와 함께 동조 맵에 추가된다. 상기 분류는 시스템에 의해 자동으로 수행되고 필요에 따라 사용자에 의해 변경될 수 있다(=전문가 분류). 만일 동조 맵의 다이의 지식 데이터베이스가 충분히 크지 않으면 새로운 반도체 소자가 검사 시스템에 로드된다. 새로 로드된 반도체 소자의 자동 검사가 그에 따라서 실행된다.
기준 웨이퍼맵과 테스트 웨이퍼맵은 동일한 다이얼로그에서 이용할 수 있다. 다시 말하면, 기준 웨이퍼맵과 테스트 웨이퍼맵은 디스플레이(사용자 인터페이스)에서 나란히 나타난다. 기준 웨이퍼맵과 테스트 웨이퍼맵은 웨이퍼맵 중의 하나에서 다이 또는 분류를 선택할 때 다른 웨이퍼맵의 대응하는 다이가 또한 선택되도록 링크된다.
전형적으로, 테스트 다이얼로그의 사용자는 전체 웨이퍼의 재검사를 원하지 않고 소정 다이 또는 다이의 소정 부류만을 재검사하기 원할 수 있다. 한가지 가능성은 단일 다이를 재검사하는 것이다. 여기에서, 최종의 검사 결과는 기준 웨이퍼맵으로서 사용된다. 사용자는 기준 웨이퍼맵의 다이에서 클릭함으로써 단순히 결과들을 재검토할 수 있고, 선택된 다이는 사용자가 검사 처리를 시작한 후에 재검사될 것이다. 검사되지 않은 모든 다이는 테스트 웨이퍼맵에서 "검사 대상"의 상태를 가질 것이다. 추가의 가능성은 소정 부류의 다이를 재검사하는 것이다. 다이들은 디스플레이에 나타난 분류표에서 각 부류의 이름을 클릭함으로써 가준 웨이퍼맵에서 강조된다. 그 부류를 다시 클릭함으로써 선택이 해제될 수 있다. 기준 웨이퍼맵에서 다이를 선택하지 않거나 기준 웨이퍼맵에서 다이의 부류가 강조되지 않으면 정규의 재검사가 실행된다.
본 발명의 방법은 반도체 소자의 자동화 검사용의 검사 레시피를 구성, 동조 또는 최적화하기 위해 사용될 수 있다. 바람직하게, 반도체 소자는 패턴화 웨이퍼이다(LED 또는 MEMS를 포함함).
본 발명의 한가지 가능한 실시형태는 초기 검사 레시피를 생성하기 위해 반도체 소자(웨이퍼)를 검사 시스템에 로드하는 것이다. 검사 시스템에 의해, 웨이퍼 정렬의 동조, 다이 정렬의 동조 및 기준 이미지에 대한 최적 이미지 집합의 생성이 실행된다. 구성이 완료된 때 웨이퍼의 자동 검사가 시작되고, 이때 검사 레시피가 사용된다. 검사 과정에서 포착된 이미지(비트맵)는 적당한 기억 장치에 세이브된다. 이미지는 웨이퍼의 다이들을 포함한다. 검사 처리 중에 적어도 하나의 다이가 이미지화되고 일반적으로는 웨이퍼 표면상의 모든 다이가 이미지화된다.
검사 이미지는 다이 레벨에서 재검토되고 다이들은 결함 유형(예를 들면, 스크래치, 입자, 에피 결함 등...)에 따라서 전문가에 의해 분류된다. 동조 맵이 생성되고, 이때 동조 맵은 검사 이미지 다이 또는 샘플을 포함하고 다이마다의 진실 결함(truth defect) 분류를 보정하거나 기초를 만든다(ground). 검사된 웨이퍼의 모든 다이를 동조 맵에 추가할 필요는 없다. 사용자는 대표성이 있는 다이들만을 추가한다. 동조 맵은 통과를 위한 예(올바른 다이) 및 관심 있는 모든 결함 부류를 가진 일종의 지식 데이터베이스이다. 동조 맵은 복수의 결함 부류를 포함할 수 있고, 대안적으로 각각 하나의 결함 부류만을 포함하는 복수의 동조 맵을 사용할 수 있다. 동조 맵 또는 기준 맵은 검사 시스템에 로드되는 기준 데이터 집합이다. 오프라인 검사는 동조 맵/기준 맵의 하나 이상의 다이의 검사 레시피를 이용하여 실행된다.
오프라인 검사는 반드시 검사 시스템의 컴퓨터에서 실행될 필요가 없다. 사용자 또는 프로세스 엔지니어는 동조 맵/기준 맵을 원격 컴퓨터에 로드하여 검사 레시피 생성을 실행할 수 있다.
검사 결과는 분석 및 해석된다. 오버킬 및 언더킬 번호들이 자동으로 생성된다. 만일 검사 결과가 "충분히 양호"이고 동조 맵/지식 데이터베이스가 충분히 크면(이것은 모든 통과 및 결함 유형이 커버된다는 것을 의미한다), 검사 레시피 생성의 처리가 종료된다. 검사 결과가 "충분히 양호"가 아닌 경우에는 검사 레시피의 파라미터(예를 들면, 임계치, 피처 사이즈(feature size) 등)가 수정된다. 레시피 파라미터의 수정을 자동으로 행하는 것도 또한 가능하다.
만일 동조 맵/지식 데이터베이스가 충분히 크지 않으면(이것은 모든 통과 및 결함 유형이 커버되지 않는다는 것을 의미한다), 새로운 웨이퍼가 검사 시스템에 로드된다. 새로운 웨이퍼에 의해, 자동 검사의 전체 공정, 검사 결과의 재검토, 동조 맵에 대한 다이의 추가, 동조 맵의 로딩, 검사 결과의 분석/해석 및 오버킬 및 언더킬의 자동 생성이 다시 실행된다. 만일 검사 결과가 "충분히 양호"이고 동조 맵/지식 데이터베이스가 충분히 크면 검사 레시피 생성 처리가 종료된다.
본 발명의 주요 장점은 레시피가 오프라인(=검사 도구를 필요로 하지 않음)으로 동조(또는 최적화)될 수 있다는 점이다. 레시피의 동조는 저장된 레시피 및 저장된 웨이퍼맵에 기초를 둔다. 동조 맵의 개념은 언더킬/오버킬에 대하여 레시피를 동조할 때 '완전 기준'(perfect reference)으로서 소용되는 '완전하게 분류된 다이'의 데이터베이스를 구성하는데 도움을 준다. 수 개의 데이터 집합이 '기준 맵'으로서 로드될 수 있다(세이브된 이미지와 함께). 복수의 웨이퍼로부터의 데이터에 의해 기준 웨이퍼맵을 구축하는 것이 가능하다. 기준 웨이퍼맵의 생성에 필요한 데이터 집합은 하나 또는 복수의 동조 맵으로부터 로드될 수 있다. 검사 결과를 생성하기 위해 웨이퍼 또는 반도체 소자를 먼저 검사할 필요는 없다. 다른 하나의 가능성은 검사 시스템에서의 검사로부터 또는 동조 환경에서의 검사로부터의 결과 웨이퍼맵을 이용하는 것이다. 기준 맵을 이용하지 않는 것도 또한 가능하고, 그 경우에 실제 검사는 세이브된 이미지를 이용하지 않고 검사 시스템에서 실행될 것이다. 포착된 이미지로부터 레시피가 생성되고 동조된다.
레시피를 획득하기 위한 전체 동조 처리에서 동조 구획(tune pane)이 사용된다. 검사 및 분류 파라미터는 동조 구획에 나타난 최단노선(shortcut)을 통하여 도달될 수 있다. 더욱이, 검사 및 분류 파라미터는 동조 구획에서 동작하기 전에 레시피를 세이브할 필요 없이 편집될 수 있다.
로드된 기준 웨이퍼맵은 재검사할 필요가 있다. 검사 처리는 메모리의 검사 레시피를 실행시킬 것이다. 기준 웨이퍼맵은 사용자가 이전에 검사한 웨이퍼의 이미지를 재검사하기 원할 것이기 때문에 최종의 동작으로부터 취해진다. 사용자가 오프라인으로 작업하는 경우에, 새로운 기준 웨이퍼맵을 로드하는 가능성이 제공된다. 새로운 기준 웨이퍼맵을 성공적으로 로드한 후에, 기준 웨이퍼맵이 재검토되고 사용자는 재검사 대상의 다이를 결정할 수 있다.
기준 웨이퍼맵의 라이브러리를 이용하는 것도 또한 가능하다. 기준 웨이퍼맵은 전형적으로 소정의 검사 레시피에 대한 각각의 결과를 가진 맵이다. 레시피 자체는 다이 이미지의 집합에 대하여 유효화된다. 사용자는 그가 검사 레시피를 유효화하기 원하는 소정의 다이 이미지를 선택한다. 이러한 이미지는 시간에 따라 수집되고 반드시 하나의 단일 웨이퍼로부터 올 필요가 없다. 사용자가 검사 레시피를 한정하기 원하는 이미지의 양은 수 개 내지 수백 개까지 변할 수 있다. 동조 맵(지식 베이스)이 생성되고 시간에 따라 늘어날 수 있다.
본 발명은 반도체 소자의 자동화 검사용 검사 레시피 생성을 위한 장치로 구현된다. 이 장치는 적어도 입사광 조명 시스템을 구비한 검사 시스템을 갖는다. 필요한 응용에 따라서, 적어도 하나의 암시야 조명 시스템이 또한 구현된다. 카메라는 반도체 소자(웨이퍼)의 표면으로부터 광을 수신하도록 배열되고, 광은 추가 분석을 위한 전기 이미지 데이터로 변환된다. 검사 시스템의 컴퓨터는 검사 레시피 생성을 위해 기준 데이터 집합을 이용하고 자동 검사를 실시한다. 자동 검사는 기준 데이터 집합의 다이의 이미지에서 초기 레시피로 실시될 수 있다. 적어도 하나의 디스플레이 또는 다이얼로그에 의해 인간-기계 인터페이스가 실현된다. 디스플레이는 제1 창, 제2 창, 제3 창 및 제4 창으로 세분된다. 제1 창은 적어도 기준 데이터("기준 웨이퍼맵", "기준 웨이퍼맵 - 결과 이미지", "기준 웨이퍼맵 - 웨이퍼 표면 결함 리스트" 및 "기준 웨이퍼맵 - 웨이퍼 다이 리스트")를 표시한다. 제2 창은 적어도 테스트 데이터("테스트 웨이퍼맵", "테스트 웨이퍼맵 - 결과 이미지", "테스트 웨이퍼맵 - 웨이퍼 표면 결함 리스트" 및 "테스트 웨이퍼맵 - 웨이퍼 다이 리스트")를 표시한다. 제3 창은 다이의 선택 및 배열 가능성과 함께 동조 맵을 표시한다. 제4 창은 분류된 검사 결과의 이미지와 결함의 전문가 분류의 이미지 간의 비교를 가능하게 하는 분류표를 표시한다. 이것은 자동으로 생성 및 디스플레이되는 오버킬 및 언더킬 번호와 관련하여 행하여진다. 입력 장치는 검사 레시피 파라미터의 수정을 가능하게 하고 만일 검출 및/또는 분류가 미리 규정된 임계치 미만이면 자동 검사를 반복하게 한다. 기준 데이터 집합은 컴퓨터에 업로드되는 저장된 기준 맵 또는 동조 맵이다. 기준 맵 또는 동조 맵의 개선, 동조 및 수정은 컴퓨터로의 업로드 전에 실행된다. 기존의 검사 레시피가 저장되고 컴퓨터에 업로드된다. 기존의 초기 검사 레시피의 개선, 동조 및 수정은 컴퓨터로의 업로드 전에 실행된다.
이제, 본 발명의 특징 및 동작 모드를 첨부 도면과 함께하는 본 발명에 대한 이하의 상세한 설명에서 더 구체적으로 설명한다.
도 1은 각각 웨이퍼 또는 디스크형 물체일 수 있는 반도체 소자의 검사를 위한 검사 시스템의 개략도이다.
도 2는 각각 디스크형 물체 또는 웨이퍼일 수 있는 반도체 소자의 표면의 이미지를 포착하기 위한 개략적인 광학 구성을 보인 도이다.
도 3은 반도체 소자의 자동화 검사용 레시피 생성을 위한 방법의 흐름도이다.
도 4는 사용자 인터페이스에서 사용자에게 제시되는 다이얼로그의 개략도이다.
도 5는 동조 구획의 기준 섹션인 사용자 인터페이스의 제1 창을 보인 도이다.
도 6은 동조 구획의 테스트 섹션인 사용자 인터페이스의 제3 창을 보인 도이다.
도 7은 동조 구획의 동조 맵 섹션인 사용자 인터페이스의 제3 창을 보인 도이다.
도 8은 동조 구획의 분류표인 사용자 인터페이스의 제4 창을 보인 도이다.
동일한 참조 번호는 도면 전반에 걸쳐 동일한 요소를 나타낸다. 또한 각 도면에서는 그 도면의 설명에 필요한 참조 번호만을 표시한다. 도시된 실시형태는 단순히 본 발명이 실행될 수 있는 방법의 예를 나타낸다. 이러한 실시형태는 본 발명을 제한하는 것으로 해석되어서는 안된다.
도 1의 개략도는 각각 웨이퍼 또는 디스크형 물체일 수 있는 반도체 소자(100)의 검사를 위한 검사 시스템(1)을 보인 것이다. 이 실시형태에 따라서, 본 실시형태의 검사 시스템(1)은 반도체 소자(100)(웨이퍼)용의 적어도 하나의 카트리지 요소(3)를 구비한다. 검사 유닛(5)에는 개별 반도체 소자(100)의 이미지 또는 이미지 데이터가 각각 기록되어 있다. 반도체 소자(100)용의 적어도 하나의 카트리지 요소(3)와 검사 유닛(5) 사이에는 적어도 하나의 운송 장치(9)가 제공된다. 시스템(1)은 하우징(11)에 의해 둘러싸인다. 또한, 컴퓨터 시스템(15)이 검사 시스템(1)에 통합되고, 이 컴퓨터 시스템(15)은 측정된 개별 웨이퍼로부터 이미지 또는 이미지 데이터를 수신하고 이들을 처리한다. 추가로, 컴퓨터 시스템(15)은 반도체 소자(100) 검사용의 레시피를 설계하기 위해 사용될 수 있다. 검사 시스템(1)은 인터페이스(13)(디스플레이, 다이얼로그) 및 키보드(14)를 구비한다. 입력 장치(14)(키보드, 마우스 등)에 의해, 사용자는 검사 시스템(1)의 제어를 위한 데이터 입력 또는 레시피 생성을 개선하기 위한 파라미터의 입력을 수행할 수 있고, 이러한 입력은 언더킬 및/또는 오버킬을 최소화하기 위해 반도체 소자의 검사용으로 사용된다. 인터페이스(13)를 통해 사용자는 정보를 취득하고 레시피 설계에 대하여 피드백할 수 있다.
도 2는 반도체 소자(100)의 표면(100S)의 적어도 일부의 이미지를 기록하기 위한 검사 시스템(1)의 광학적 구성(20)을 보인 개략도이다. 반도체 소자(100)의 일부는 개별 다이(230)일 수 있다. 반도체 소자(100)는 웨이퍼일 수 있다. 웨이퍼는 X-좌표 방향(X) 및 Y-좌표 방향(Y)으로 이동할 수 있는 스테이지(2) 상에 배치된다. 반도체 소자(100)의 표면(100S)을 조명하기 위해 적어도 하나의 입사광 조명 시스템(4)이 제공된다. 도 2에 도시된 실시형태에 따라서, 검사 시스템(1)에는 적어도 입사광 조명 시스템(4) 및/또는 적어도 하나의 암시야 조명 시스템(6)이 제공된다. 검출기 또는 카메라(8)에 의해, 반도체 소자(100)의 표면(100S)으로부터의 광은 전기 신호로 변환되고 추가 분석을 위한 이미지 데이터로서 사용될 수 있다. 여기에서 도시한 실시형태에 있어서, 입사광 조명 시스템(4)으로부터의 광은 빔 스플리터(12)에 의해 카메라(8)의 검출 빔 경로(10)에 결합된다. 반도체 소자(100)의 전체 표면(100S)은 소위 곡류 스캔(meander scan)으로 기록된다. 여기에는 항상 반도체 소자(100)의 표면(100S) 일부의 스트립(16)이 기록된다. 스테이지(2)가 반도체 소자(100)의 표면(100S)에 있는 개별 다이(230)의 X-위치 및 Y-위치로 이동하는 것도 또한 가능하다. 개별 다이(230)는 기록되어 나중의 재검사를 위해 사용될 수 있다.
도 3은 스크래치로부터 자동화 검사를 위한 레시피의 생성 및 기존 레시피의 개선, 동조 및 수정을 가능하게 하는 방법의 흐름도이다. 스크래치로부터의 레시피의 생성은 엔트리 포인트(300)가 사용될 때 행하여지고, 기존 레시피의 개선, 동조 및 수정은 엔트리 포인트(321)가 사용될 때 행하여진다. 상기 2가지 버전의 방법은 뒤에서 더 자세히 설명한다. 이 방법의 핵심 요소는 전문가 분류 및 자동화 검사의 결과를 포함할 수 있는 관련 정보 및 다이의 검사 이미지를 포함한 동조 맵(206T)(도 7 참조)이다. 동조 맵이 이용가능인 경우, 이 동조 맵의 개념은 동조 맵의 이미지 데이터에 대하여 오프라인으로 자동화 검사를 실시할 수 있게 하고, 이것은 검사 시스템(1)이 필요 없음을 의미한다. 동조 맵의 검사 이미지를 이용한 자동화 검사 후에, 검사 결과는 전문가 분류와 비교되고 및/또는 동조 맵에 세이브되어 있는 이전 검사의 검사 결과와 비교될 수 있다. 그 다음에, 상기 결과들의 비교는 레시피에 의해 달성될 수 있는 검사 결과를 개선(오버킬 및 언더킬의 최소화)하기 위해 레시피 파라미터를 동조 또는 수정하기 위해 사용될 수 있다. 검사 이미지 및 관련 정보는 동조 맵이 복수의 웨이퍼로부터의 데이터를 포함하도록 동조 맵에 추가되거나 동조 맵으로부터 제거될 수 있다. 복수의 웨이퍼의 다이 이미지를 사용하는 것은 소정의 결함 유형이 일부 웨이퍼에만 존재하고 다른 결함 유형이 다른 웨이퍼에만 존재할 수 있기 때문에 중요하다. 더 나아가, 동조 맵은 기존 결함 유형의 수행이 열화하지 않도록 보장하면서 새로운 결함 유형을 검사 레시피에 추가할 수 있게 한다. 예를 들어서, 만일 결함 유형 K, L, M이 이미 검출된 기존 레시피에 새로운 결함 유형 N이 추가되면, 상기 새로운 결함 유형은 추가적인 검사 방법/알고리즘을 사용할 필요가 있고 및/또는 이미 사용된 검사 방법의 파라미터들이 새로운 결함 유형 N을 검출하기 위해 변경되어야 할 수 있다. 이것은 이미 존재하는 기존의 결함 유형 K, L, M에 대한 검사 결과의 열화를 가져올 수 있다. 모든 결함 유형을 포함하는 동조 맵에 의해, 이미 존재하는 결함 유형에 대한 검사 결과의 이러한 열화는 즉시 보여져서 그러한 열화가 고려되고 언더킬/오버킬이 최소화될 수 있다.
도 3의 흐름도는 검사 시스템(1)을 이용한 반도체 소자(100)의 자동화 검사용의 레시피 생성을 위한 방법의 실시형태를 보인 것이다. 여기에서 도시한 실시형태는 스크래치로부터의 검사 레시피 생성을 설명한다. 시작 단계(300)에서는 기존의 검사 레시피가 없고 이용가능한 특정 유형의 웨이퍼에 대한 동조 맵(기준 데이터 집합)이 없다. 웨이퍼 로딩 및 초기 레시피 단계(302)에서, 웨이퍼(100)가 검사 시스템(1)에 로드되고, 조명이 선택되며, 웨이퍼 속성(예를 들면, 다이 크기, 다이 피치 등)을 포함한 초기 검사 레시피가 생성되고, 웨이퍼 정렬 단계가 구성 및 동조된다. 정렬 단계 중에, 웨이퍼의 x-y 축이 검출되고, 웨이퍼가 미리 규정된 방위로 회전된다(일반적으로 처크를 회전시킴으로써), 그에 따라서, 웨이퍼의 적어도 일부가 스캔되고(검사 이미지가 획득됨), 시스템(1)에 로드된 때 임의의 동일 유형의 웨이퍼에 대하여 웨이퍼의 x-y 축이 자동으로 검출될 수 있도록 검사 레시피의 정렬 섹션에서 특징(feature)들이 규정된다. 상기 정렬은 비 다이스 웨이퍼(un-diced wafer)인 경우 웨이퍼 레벨로 또는 다이스/톱니모양 웨이퍼인 경우 웨이퍼 레벨 및 다이 레벨로 행하여질 수 있다. 후자의 경우에, 대략적인 웨이퍼 레벨 정렬을 위한 특징들 및 정교한 이미지 데이터 기반 다이 레벨 정렬을 위한 특징들이 찾아진다. 초기 레시피의 검사 파라미터들은 미리 규정된 파라미터 집합 또는 사용자가 선택한 임의의 값으로 설정된다. 단계 302 다음에는 초기 검사 레시피에 의한 자동 검사 실행 단계(304)가 이어진다. 분류 단계(308)에서, 다이들이 전문가에 의해 분류된다. 다이 이미지 및 모든 결함 정보가 동조 맵(206T)(도 7 참조)에 추가된다. 동조 맵(206T)은 통과 다이 및 관심 있는 결함 부류로부터의 모든 다이를 내포한 지식 데이터베이스이다. 동조 맵(206T)은 수 개의 웨이퍼(100)로부터의 다이들을 포함할 수 있다. 다이 이미지의 이미지 포맷은 bmp, tiff, gif와 같은 비트맵일 수 있고 바람직하게는 무손실이다. 추가의 단계(310)에서, 기존의 동조 맵(206T)(단계 308에서 생성된 것)이 기준 웨이퍼맵(210)으로서 로드된다. 로딩 단계(310) 후에, 기준 맵(210)의 다이의 이미지에서의 자동 검사 단계(312)가 검사 레시피를 이용하여 실행된다. 자동 검사 단계(312)는 단일 다이, 모든 다이, 소정 부류의 다이 등에서 실시될 수 있다. 분석 단계(314)에서, 검사 결과가 분석되고 해석된다. 검사 결과는 다이의 결함에 대한 전문가 분류(기준 맵)와 비교된다. 검사 결과는 다른 무엇보다도 특히 오버킬 및 언더킬 정보를 포함한다. 이 정보에 기초해서, 사용자는 제1 결정 단계(316)에서 검출 및/또는 분류 결과가 충분히 양호한지 결정한다. 만일 그 결정이 "예"이면 방법은 제2 결정 단계(318)로 진행한다. 만일 상기 결정이 "아니오"이면, 방법은 레시피 파라미터 수정 단계(317)로 진행한다. 수정된 레시피 파라미터는 자동 검사 단계(312)에 영향을 미친다. 제2 결정 단계(318)에서는 지식 데이터베이스가 충분히 큰지 체크한다. 만일 체크 결과가 "예"이면, 방법은 종료 단계(320)로 진행한다. 만일 상기 제2 결정 단계(318)에서의 결정이 "아니오"이면, 검사 시스템에 새로운 웨이퍼(100)를 로드하는 단계(319)가 실행된다. 새로운 웨이퍼의 자동 검사(304)가 실행되어 추가의 다이 이미지 및 결함/분류 정보를 제공하고 동조 맵/지식 베이스를 증가시킨다.
도 3의 흐름도는 다른 실시형태(321)를 또한 보여주고 있고, 이 실시형태에서 사용자는 동조 맵 또는 웨이퍼의 검사 결과가 이용가능인 경우에 반도체 소자의 자동화 검사를 위해 기존의 검사 레시피를 개선, 동조 및 수정할 수 있다. 검사 결과가 로드된 경우에, 그 검사 결과는 동조 맵에 복사/로드될 것이다. 레시피 및 동조 맵은 로딩 단계(322)에서 로드되고, 그 다음에, 로드 단계(322)에서 로드된 동조 맵이 검사 레시피 생성 방법의 기준 맵으로서 로드되는 단계(310)가 이어진다. 검사 레시피를 개선, 동조 및 수정하는 방법은 로딩 단계(310) 후에 시작하고, 그 다음에, 로드된 기준 맵(210)의 다이의 이미지에 대한 자동 검사 단계(312)가 상기 로드된 검사 레시피를 이용하여 실행된다. 자동 검사 단계(312)는 단일 다이, 모든 다이, 소정 부류의 다이 등에 대해서 실시될 수 있다. 분석 단계(314)에 의해, 검사 결과가 분석되고 해석된다. 검사 결과는 전문가 분류와 비교된다. 검사 결과는 검사 품질을 결정하기 위해 사용자가 재검토하는 오버킬 및/또는 언더킬에 관한 정보를 포함한다. 제1 결정 단계(316)에서 검출 및/또는 분류 결과가 충분히 양호한지에 대한 결정이 이루어진다. 만일 316에서의 결정이 "예"이면 방법은 제2 결정 단계(318)로 진행한다. 만일 316에서의 결정이 "아니오"이면, 방법은 레시피 파라미터 수정 단계(317)로 진행한다. 수정된 레시피 파라미터는 자동 검사 단계(312)에 영향을 미친다. 제2 결정 단계(318)에서는 지식 데이터베이스가 충분히 큰지에 대한 결정이 이루어진다. 만일 제2 결정 단계(318)에서의 결정이 "아니오"이면, 검사 시스템에 새로운 웨이퍼(100)를 로딩하는 단계(319)가 실행된다. 새로운 웨이퍼의 자동 검사(304)가 실행되어 추가의 다이 이미지 및 결함/분류 정보를 제공하고 동조 맵/지식 베이스를 증가시킨다. 만일 318에서의 체크 결과가 "예"이면, 방법은 종료 단계(320)로 진행한다. 318에서의 결정이 "예"인 경우 방법은 오프라인으로 작업하고 검사 시스템(1)을 필요로 하지 않는다는 점에 주목한다.
도 4는 사용자 인터페이스(13)(도 1 참조)를 통해 사용자에게 제시되는 다이얼로그(200)의 개략도이다. 사용자 인터페이스는 예를 들면 검사 시스템(1)의 사용자 인터페이스(13)이고 또는 레시피 동조가 오프라인으로 실행되는 종래의 워크스테이션(도시 생략됨)의 사용자 인터페이스(13)일 수도 있다. 사용자가 오프라인으로 작업하는 경우에는 레시피 동조를 위한 관련 데이터가 워크스테이션에 로드된다. 다이얼로그(200)는 제1 창(201)에서 제시되는 동조 구획(다이얼로그(200))의 기준 섹션(202), 제2 창(203)에서 제시되는 동조 구획(다이얼로그(200))의 테스트 섹션(204), 제3 창(205)에서 제시되는 동조 구획(다이얼로그(200))의 동조 맵 섹션(206) 및 제4 창(207)에서 제시되는 동조 구획(다이얼로그(200))의 분류표 섹션(208)을 표시한다. 동조 구획(다이얼로그(200))은 전체 동조 처리에서 사용될 수 있다.
도 5는 사용자 인터페이스(13)를 통해 제시되는 제1 창(201)의 실시형태를 보인 것이다. 제1 창(201)은 다이얼로그(200)(동조 구획)의 기준 섹션(202)이다. 기준 섹션(202)은 기준 웨이퍼맵(210) 및 전체 웨이퍼(100)의 작은 이미지(211)를 표시하며, 이에 따라서 사용자는 웨이퍼(100) 표면의 어느 부분이 기준 웨이퍼맵(210)과 함께 디스플레이되는지에 대한 표시를 취득한다. 기준 웨이퍼맵(210)은 다양한 방법으로 획득될 수 있다. 한가지 가능성은 기준 웨이퍼맵(210)이 동일한 웨이퍼 유형 또는 다른 웨이퍼 유형의 이전 기준 웨이퍼맵(210)이 저장되어 있는 기억 장치(도시 생략됨)로부터 로드되는 것이다. 동조 맵(260T)을 로드하는 것도 또한 가능하다. 기준 웨이퍼맵(210)은 검사 시스템(1)에서 웨이퍼(100)를 가동함으로써 생성될 수 있다. 웨이퍼(100)는 생산 공정 중에 검사할 필요가 있는 하나의 로트로부터의 웨이퍼일 수 있다. 전술한 바와 같이, 지식 베이스의 크기는 검사 시스템(1)에 로드되는 웨이퍼의 양을 결정한다.
제1 창(201)은 기준 웨이퍼맵(210)의 적어도 하나의 결과 이미지(212)를 또한 표시한다. 결과 이미지(212)의 작은 이미지(213)는 기준 웨이퍼맵(210)의 결과 이미지(212)에서 디스플레이되고, 따라서 사용자는 디스플레이된 결과 이미지(212) 내의 위치에 대한 정보를 수신할 수 있다.
제1 창(201)은 상기 결과 이미지(212) 아래에 기준 웨이퍼맵(210)의 웨이퍼 표면 결함 리스트(214)를 나타낸다. 웨이퍼 표면 결함 리스트(214)는 기준 웨이퍼맵(210)에서 발견되는 결함에 대한 정보를 제공한다. 표시된 정보는 "다이 ID", "다이 분류", 웨이퍼(100)의 표면에서의 결함과 관련된 다이의 "X-위치", 웨이퍼(100)의 표면에서의 결함과 관련된 다이의 "Y-위치", 결함의 "면적", 결함의 "길이", 결함의 "폭", 결함의 "콘트라스트" 및 결함의 "신장도"로 구성된다. 여기에서 제시된 결함 정보는 폐쇄형 리스트가 아니라는 점이 이 기술에 숙련된 사람에게는 절대적으로 명확하다. 선택 바(215)는 사용자가 특정의 결함 유형을 선택하고 웨이퍼 표면 결함 리스트(214)를 상기 선택된 결함 유형에 따라서 분류할 수 있게 한다. 스크롤 바(216)는 사용자가 웨이퍼 표면 결함 리스트(214) 내에서 항행(navigate)할 수 있게 한다.
제1 창(201)은 웨이퍼 표면 결함 리스트(214) 아래에 기준 웨이퍼맵(210)의 웨이퍼 다이 리스트(217)를 표시한다. 웨이퍼 다이 리스트(217)는 기준 웨이퍼맵(210)에서 발견되는 결함에 대한 정보를 제공한다. 표시된 정보는 "다이 ID", "다이 분류", 웨이퍼(100)의 표면에서의 결함과 관련된 다이의 "결함 크기", "표면 결함의 수, "표면 결함 분류의 수", 결함의 "폭" 및 결함의 "신장도"로 구성된다. 여기에서 제시된 결함 정보는 폐쇄형 리스트가 아니라는 점이 이 기술에 숙련된 사람에게는 절대적으로 명확하다. 선택 바(218)는 사용자가 특정의 다이를 선택하고 웨이퍼 다이 리스트(217)를 상기 선택된 다이에 따라서 분류할 수 있게 한다. 스크롤 바(219)는 사용자가 웨이퍼 다이 리스트(214) 내에서 항행할 수 있게 한다. 제1 창(201)의 하부에는 다이얼로그(200)의 최단노선 섹션(209)이 디스플레이된다. 최단노선 섹션(209)은 "다이 이미지 설정...", "정렬 파라미터", "표면 영역" 또는 "분류 파라미터"와 같은 레시피 편집 구획에 대한 직접 접근을 가능하게 한다. 테스트 실시 전에 최단노선 섹션(209)을 세이브할 필요는 없다. 최단노선 섹션(209)은 사용자가 구성가능한 툴바이다. 툴바는 최단노선에 대한 링크를 제공하는 복수의 각종 버튼(2091, 2091, ..., 209N)을 표시한다. 최단노선의 상기 버튼(2091, 2091, ..., 209N) 중의 하나를 클릭하면 관련 파라미터들이 표시될 것이다.
도 6은 동조 구획(다이얼로그(200))의 테스트 섹션(204)인 사용자 인터페이스(13)의 제2 창(203)을 보인 것이다. 테스트 섹션(204)은 테스트 웨이퍼맵(220) 및 전체 웨이퍼(100)의 작은 이미지(221)를 표시하며, 이에 따라서 사용자는 웨이퍼(100) 표면의 어느 부분이 테스트 웨이퍼맵(220)과 함께 디스플레이되는지에 대한 표시를 취득한다. 테스트 웨이퍼맵(220)은 기준 웨이퍼맵(210)과 함께 실행된 최근 실시의 결과를 표시한다. 제2 창(203)은 테스트 웨이퍼맵(220)의 적어도 하나의 결과 이미지(222)를 또한 표시한다. 결과 이미지(222)의 작은 이미지(223)는 테스트 웨이퍼맵(220)의 결과 이미지(222)에서 디스플레이되고, 따라서 사용자는 디스플레이된 결과 이미지(222) 내의 위치에 대한 정보를 수신할 수 있다. 제2 창(203)은 테스트 웨이퍼맵(220)의 결과 이미지(222) 아래에 테스트 웨이퍼맵(220)의 웨이퍼 표면 결함 리스트(224)를 표시한다. 웨이퍼 표면 결함 리스트(224)는 테스트 웨이퍼맵(220)에서 발견되는 결함에 대한 정보를 제공한다. 표시된 정보는 "다이 ID", "다이 분류", "결함 분류", 테스트 웨이퍼맵(220)의 웨이퍼(100)의 표면에서의 결함과 관련된 다이의 "X-위치", 테스트 웨이퍼맵(220)의 웨이퍼(100)의 표면에서의 결함과 관련된 다이의 "Y-위치", 결함의 "면적", 결함의 "길이", 결함의 "폭", 결함의 "콘트라스트" 및 결함의 "신장도"로 구성된다. 여기에서 제시된 결함 정보는 폐쇄형 리스트가 아니라는 점이 이 기술에 숙련된 사람에게는 절대적으로 명확하다. 선택 바(225)는 사용자가 특정의 결함 유형을 선택하고 웨이퍼 표면 결함 리스트(224)를 상기 선택된 결함 유형에 따라서 분류할 수 있게 한다. 스크롤 바(226)는 사용자가 웨이퍼 표면 결함 리스트(224) 내에서 항행할 수 있게 한다. 제2 창(203)은 테스트 웨이퍼맵(220)의 웨이퍼 표면 결함 리스트(224) 아래에 테스트 웨이퍼맵(220)의 웨이퍼 다이 리스트(227)를 표시한다. 웨이퍼 다이 리스트(227)는 테스트 웨이퍼맵(220)에서 발견되는 결함에 대한 정보를 제공한다. 표시된 정보는 "다이 ID", "다이 분류", 웨이퍼(100)의 표면에서의 결함과 관련된 다이의 "결함 크기", "표면 결함의 수, "표면 결함 분류의 수", 결함의 "폭" 및 결함의 "신장도"로 구성된다. 여기에서 제시된 결함 정보는 폐쇄형 리스트가 아니라는 점이 이 기술에 숙련된 사람에게는 절대적으로 명확하다. 선택 바(228)는 사용자가 특정의 다이를 선택하고 웨이퍼 다이 리스트(227)를 상기 선택된 다이에 따라서 분류할 수 있게 한다. 스크롤 바(229)는 사용자가 웨이퍼 다이 리스트(224) 내에서 항행할 수 있게 한다.
도 7은 동조 구획(다이얼로그(200))의 동조 맵 섹션(206T)인 사용자 인터페이스(13)의 제3 창(205)을 보인 것이다. 동조 맵(206T)은 관심 다이(230)들을 포함한다. 복수의 웨이퍼(100)로부터의 다이(230)들이 사용자에 의해 동조 맵(206T)에 추가될 수 있다. 추가로, 사용자는 다이 분류를 선택할 수 있다. 상이한 분류는 개별 다이(230)의 상이한 음영으로 표시되어 있다. 사용자는 수 개의 버튼(231)을 선택할 수 있고, 그 버튼에 의해 동조 맵(206T)에 표시된 관심 다이(230)에 영향을 줄 수 있다. 가능한 동작은 버튼(231)에 적혀있다.
도 8은 동조 구획(다이얼로그(200))의 분류표(208)인 사용자 인터페이스(13)의 제4 창(207)을 보인 것이다. 분류표(208)는 기준 웨이퍼맵(210)과 테스트 웨이퍼맵(220) 간의 비교 결과를 표시한다. 분류표(208)는 선택 입력으로서 사용되고, 여기에서, 예를 들면, 강조된 다이가 검사될 것이다. 더욱이, 분류표(208)는 언더킬 또는 오버킬의 추적을 용이하게 하고, 상이한 실시들 간의 차이가 쉽게 모니터링된다.
지금까지 본 발명을 특정 실시형태를 참조하여 설명하였다. 그러나, 이 기술에 숙련된 사람이라면 첨부된 특허 청구범위의 범위로부터 벗어나지 않고 각종의 변경 및 수정이 가능하다는 것을 이해할 것이다.
1 검사 시스템 2 스테이지
3 카트리지 요소 4 입사광 조명 시스템
5 검사 유닛 6 암시야 조명 시스템
8 카메라 9 운송 장치
10 검출 빔 경로 11 하우징
12 빔 스플리터 13 인터페이스, 다이얼로그, 동조 구획
14 키보드 15 컴퓨터 시스템
100 반도체 소자, 웨이퍼 100S 반도체 소자 표면
200 다이얼로그 / 동조 구획 201 제1 창
202 기준 섹션 203 제2 창
204 테스트 섹션 205 제3 창
206 동조 맵 섹션 206T 동조 맵
207 분류표 섹션 208 제4 창
209 최단노선 섹션 2091, 2092, ..., 209N 각종 버튼
210 기준 웨이퍼맵 211 작은 이미지
212 결과 이미지 213 결과 이미지의 작은 이미지
214 웨이퍼 표면 결함 리스트 215 선택 바
216 스크롤 바 217 웨이퍼 다이 리스트
218 선택 바 219 스크롤 바
220 테스트 웨이퍼맵 222 결과 이미지
223 결과 이미지의 작은 이미지 224 웨이퍼 표면 결함 리스트
225 선택 바 226 스크롤 바
227 웨이퍼 다이 리스트 228 선택 바
229 스크롤 바 230 관심 다이
231 수 개의 버튼 300 시작
302 로딩 단계 304 자동 검사
308 분류 단계 310 로딩 단계
312 검사 단계 314 분석 단계
316 제1 결정 단계 317 수정 단계
318 제2 결정 단계 319 로딩
320 끝
321 개선 및/또는 동조 및/또는 수정 단계 322 로딩 단계
X X-좌표 방향 Y Y-좌표 방향
Z Z-좌표 방향

Claims (26)

  1. 반도체 소자의 자동화 검사용의 검사 레시피 생성 방법에 있어서,
    ㆍ 검사 레시피 생성을 위해 기준 데이터 집합을 이용하는 단계와,
    ㆍ 상기 기준 데이터 집합의 다이의 이미지에 대해 초기 레시피로 자동 검사를 실시하는 단계와,
    ㆍ 상기 자동 검사로부터의 검출된 검사 결과를 분류하고 상기 분류된 검사 결과를 다이 내 결함의 전문가 분류와 비교하는 단계와,
    ㆍ 오버킬(overkill) 및 언더킬(underkill) 번호들을 자동으로 생성하는 단계와,
    ㆍ 상기 분류된 검사 결과와 상기 전문가 분류 간의 비교의 결과가 미리 규정된(predefined) 임계치 미만인 경우 검사 레시피 파라미터를 반복적으로 개선하기 위해 세이브된 다이의 이미지를 사용하여 상기 검사 레시피 파라미터를 수정하고 상기 자동 검사를 반복하는 단계를 포함하는 검사 레시피 생성 방법.
  2. 제1항에 있어서, 상기 기준 데이터 집합은 컴퓨터에 업로드되는 저장된 기준 맵 또는 동조 맵인 것인 검사 레시피 생성 방법.
  3. 제2항에 있어서, 상기 컴퓨터에 업로드하기 전에, 기존의 기준 맵 또는 기존의 동조 맵의 개선(refine), 동조 및 수정을 실행하는 검사 레시피 생성 방법.
  4. 제1항에 있어서, 기존의 검사 레시피는, 저장되어 있고 컴퓨터에 업로드되는 것인 검사 레시피 생성 방법.
  5. 제4항에 있어서, 상기 컴퓨터에 업로드하기 전에, 기존의 초기 검사 레시피의 개선, 동조 및 수정을 실행하는 검사 레시피 생성 방법.
  6. 제2항에 있어서, 상기 동조 맵은 관심 다이(die of interest)를 포함하고 다이 분류는 사용자가 선택할 수 있는 것인 검사 레시피 생성 방법.
  7. 제6항에 있어서, 상이한 반도체 소자로부터의 다이들이 상기 동조 맵에 추가되는 것인 검사 레시피 생성 방법.
  8. 제1항에 있어서, 분류표는 상기 기준 데이터 집합과 테스트 데이터 집합 간의 비교 결과를 나타내고, 상기 테스트 데이터 집합은 테스트 맵인 것인 검사 레시피 생성 방법.
  9. 제1항에 있어서, 검사 레시피 생성을 위해 기준 데이터 집합을 이용하기 전에, 상기 데이터 집합 및 초기 레시피의 생성은,
    ㆍ 반도체 소자를 검사 시스템에 로드하고 구성(setup) 및 동조 정렬을 실행하는 단계와,
    ㆍ 상기 로드된 반도체 소자의 자동 검사를 실시하는 단계와,
    ㆍ 다이 레벨에서 결과를 재검토(review)하는 단계와,
    ㆍ 다이를 분류하고 다이 이미지 및 모든 결함 정보를 동조 맵에 추가하는 단계를 포함하는 것인 검사 레시피 생성 방법.
  10. 제9항에 있어서, 동조 맵의 다이의 지식 데이터베이스가 충분히 크지 않은 경우, 새로운 반도체 소자를 검사 시스템에 로드하고, 새로 로드된 반도체 소자의 자동 검사를 실행하는 검사 레시피 생성 방법.
  11. 반도체 소자의 자동화 검사용의 검사 레시피 생성을 위한 컴퓨터 시스템에 있어서,
    ㆍ 검사 레시피 생성을 위해 기준 데이터 집합을 이용하고 상기 기준 데이터 집합의 다이의 이미지에 대해 초기 레시피로 자동 검사를 실시하는 컴퓨터와,
    ㆍ 적어도 상기 기준 데이터를 표시하는 제1 창, 적어도 테스트 데이터를 표시하는 제2 창, 동조 맵을 표시하는 제3 창, 및 오버킬 및 언더킬 번호와 관련하여, 분류된 검사 결과와 다이 내 결함의 전문가 분류 간의 비교를 가능하게 하는 분류표를 표시하는 제4 창을 구비한 다이얼로그와,
    ㆍ 오버킬 및 언더킬 번호의 자동 생성부 및 디스플레이와,
    ㆍ 상기 분류된 검사 결과와 상기 전문가 분류 간의 비교의 결과가 미리 규정된 임계치 미만인 경우 검사 레시피 파라미터를 반복적으로 개선하기 위해 세이브된 다이의 이미지를 사용하는 상기 검사 레시피 파라미터의 수정부 및 상기 자동 검사의 반복부를 포함하는 컴퓨터 시스템.
  12. 제11항에 있어서, 상기 기준 데이터 집합은 상기 컴퓨터에 업로드되는 저장된 기준 맵 또는 동조 맵인 것인 컴퓨터 시스템.
  13. 제12항에 있어서, 상기 컴퓨터에 업로드하기 전에, 기존의 기준 맵 또는 기존의 동조 맵의 개선, 동조 및 수정을 실행하는 컴퓨터 시스템.
  14. 제11항에 있어서, 기존의 검사 레시피는 저장되어 있고 컴퓨터 시스템에 업로드되는 것인 컴퓨터 시스템.
  15. 제12항에 있어서, 상기 컴퓨터에 업로드하기 전에, 기존의 초기 검사 레시피의 개선, 동조 및 수정을 실행하는 것인 컴퓨터 시스템.
  16. 제11항에 있어서, 상기 동조 맵은 관심 다이를 포함하고, 다이 분류는 상기 다이얼로그를 통해 사용자가 선택할 수 있는 것인 컴퓨터 시스템.
  17. 제16항에 있어서, 상이한 반도체 소자로부터의 다이들이 상기 동조 맵에 추가되고 상기 다이얼로그의 제3 창에서 디스플레이되는 것인 컴퓨터 시스템.
  18. 제11항에 있어서, 상기 제4 창의 분류표는 상기 기준 데이터 집합과 테스트 데이터 집합 간의 비교 결과를 표시하고, 상기 테스트 데이터 집합은 테스트 맵인 것인 컴퓨터 시스템.
  19. 제11항에 있어서, 검사 시스템이 상기 컴퓨터 시스템에 접속되고, 상기 검사 시스템은 로드된 반도체 소자의 자동 검사를 실시하기 위해 사용되는 것인 컴퓨터 시스템.
  20. 반도체 소자의 자동화 검사용의 검사 레시피 생성을 위한 장치에 있어서,
    - 적어도 입사 광 조명 시스템, 및 반도체 소자의 표면으로부터 광 - 상기 광은 추가 분석을 위해 전기 이미지 데이터로 변환됨 - 을 수신하도록 배열된 카메라를 구비한 검사 시스템과,
    - 세이브된 다이의 이미지를 사용하여 검사 레시피 파라미터를 반복적으로 개선함으로써 상기 검사 레시피 파라미터를 수정하기 위해, 검사 레시피 생성을 위한 기준 데이터 집합을 이용하고 상기 기준 데이터 집합의 다이의 이미지에 대해 초기 레시피로 자동 검사를 실시하는 컴퓨터와,
    - 제1 창, 제2 창, 제3 창 및 제4 창으로 세분되는 적어도 하나의 디스플레이로서, 상기 제1 창은 적어도 상기 기준 데이터를 표시하는 것이고, 상기 제2 창은 적어도 테스트 데이터를 표시하는 것이며, 상기 제3 창은 동조 맵을 표시하는 것이고, 상기 제4 창은 자동으로 생성 및 디스플레이되는 오버킬 및 언더킬 번호와 관련하여, 결함의 전문가 분류의 이미지와 분류된 검사 결과의 이미지 간의 비교를 가능하게 하는 분류표를 표시하는 것인, 적어도 하나의 디스플레이를 포함하는 검사 레시피 생성 장치.
  21. 제20항에 있어서, 입력 장치는, 상기 분류된 검사 결과와 상기 전문가 분류 간의 비교의 결과가 미리 규정된 임계치 미만인 경우 상기 검사 레시피 파라미터의 수정 및 상기 자동 검사의 반복을 가능하게 하는 것인 검사 레시피 생성 장치.
  22. 제21항에 있어서, 상기 기준 데이터 집합은 컴퓨터에 업로드되는 저장된 기준 맵 또는 동조 맵이고, 상기 컴퓨터에 업로드하기 전에, 상기 기준 맵 또는 상기 동조 맵의 개선, 동조 및 수정을 실행하는 것인 검사 레시피 생성 장치.
  23. 제20항에 있어서, 기존의 검사 레시피는 저장되어 있고 상기 컴퓨터에 업로드되며, 상기 컴퓨터에 업로드하기 전에, 기존의 초기 검사 레시피의 개선, 동조 및 수정을 실행하는 것인 검사 레시피 생성 장치.
  24. 반도체 소자의 자동화 검사용의 검사 레시피 생성 방법에 있어서,
    ㆍ 반도체 소자를 검사 시스템에 로드하고 구성 및 동조 정렬을 실행하는 단계와,
    ㆍ 로드된 반도체 소자의 자동 검사를 실시하는 단계와,
    ㆍ 결과를 다이 레벨에서 재검토하는 단계와,
    ㆍ 다이를 분류하고 다이 이미지 및 모든 결함 정보를 동조 맵에 추가하는 단계와,
    ㆍ 동조 맵을 기준 맵으로서 로드하는 단계와,
    ㆍ 상기 기준 맵의 다이의 이미지에 대해 초기 레시피로 자동 검사를 실시하는 단계와,
    ㆍ 상기 자동 검사로부터의 검출된 검사 결과를 분류하고 상기 분류된 검사 결과를 다이 내 결함의 전문가 분류와 비교하는 단계와,
    ㆍ 오버킬 및 언더킬 번호들을 자동으로 생성하는 단계와,
    ㆍ 상기 분류된 검사 결과와 상기 전문가 분류 간의 비교의 결과가 미리 규정된 임계치 미만인 경우 검사 레시피 파라미터를 반복적으로 개선하기 위해 세이브된 다이의 이미지를 사용하여 상기 검사 레시피 파라미터를 수정하고 상기 자동 검사를 반복하는 단계와,
    ㆍ 지식 데이터베이스가 충분히 크지 않은 경우, 새로운 반도체 소자를 상기 검사 시스템에 로드하고, 상기 지식 데이터베이스를 증가시키기 위해 상기 새로 로드된 반도체 소자의 자동 검사를 다시 실시하는 단계를 포함하는 검사 레시피 생성 방법.
  25. 제24항에 있어서, 상기 동조 맵은 관심 다이의 이미지를 포함하고 다이 분류는 사용자에 의해 선택될 수 있고, 상이한 반도체 소자로부터의 다이들의 이미지가 상기 동조 맵에 추가되는 것인 검사 레시피 생성 방법.
  26. 제24항에 있어서, 분류표는 상기 기준 맵과 테스트 맵 간의 비교 결과를 표시하는 것인 검사 레시피 생성 방법.
KR1020147029209A 2012-03-19 2013-03-13 반도체 소자의 자동화 검사용 레시피 생성을 위한 방법, 컴퓨터 시스템 및 장치 KR102071735B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261612507P 2012-03-19 2012-03-19
US61/612,507 2012-03-19
PCT/IB2013/051964 WO2013140302A1 (en) 2012-03-19 2013-03-13 Method, computer system and apparatus for recipe generation for automated inspection semiconductor devices

Publications (2)

Publication Number Publication Date
KR20140138994A KR20140138994A (ko) 2014-12-04
KR102071735B1 true KR102071735B1 (ko) 2020-01-30

Family

ID=49221919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147029209A KR102071735B1 (ko) 2012-03-19 2013-03-13 반도체 소자의 자동화 검사용 레시피 생성을 위한 방법, 컴퓨터 시스템 및 장치

Country Status (9)

Country Link
US (1) US9739720B2 (ko)
EP (1) EP2828882B1 (ko)
JP (1) JP6173423B2 (ko)
KR (1) KR102071735B1 (ko)
CN (1) CN104303264B (ko)
MY (1) MY171987A (ko)
SG (1) SG11201405765XA (ko)
TW (1) TWI594205B (ko)
WO (1) WO2013140302A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043264B2 (en) 2012-04-19 2018-08-07 Applied Materials Israel Ltd. Integration of automatic and manual defect classification
US9595091B2 (en) 2012-04-19 2017-03-14 Applied Materials Israel, Ltd. Defect classification using topographical attributes
US9858658B2 (en) 2012-04-19 2018-01-02 Applied Materials Israel Ltd Defect classification using CAD-based context attributes
US9715723B2 (en) 2012-04-19 2017-07-25 Applied Materials Israel Ltd Optimization of unknown defect rejection for automatic defect classification
US9607233B2 (en) 2012-04-20 2017-03-28 Applied Materials Israel Ltd. Classifier readiness and maintenance in automatic defect classification
US9714905B1 (en) * 2013-06-23 2017-07-25 Kla-Tencor Corp. Wafer inspection recipe setup
US10114368B2 (en) 2013-07-22 2018-10-30 Applied Materials Israel Ltd. Closed-loop automatic defect inspection and classification
KR102336909B1 (ko) * 2014-12-02 2021-12-08 세메스 주식회사 웨이퍼 검사 방법
KR102179989B1 (ko) * 2016-04-13 2020-11-17 케이엘에이 코포레이션 전기적 설계 의도에 기초한 결함 분류 시스템 및 방법
US9911634B2 (en) * 2016-06-27 2018-03-06 Globalfoundries Inc. Self-contained metrology wafer carrier systems
US10931143B2 (en) 2016-08-10 2021-02-23 Globalfoundries U.S. Inc. Rechargeable wafer carrier systems
US10496781B2 (en) 2016-12-19 2019-12-03 Kla Tencor Corporation Metrology recipe generation using predicted metrology images
US10565702B2 (en) * 2017-01-30 2020-02-18 Dongfang Jingyuan Electron Limited Dynamic updates for the inspection of integrated circuits
US20220230314A1 (en) * 2021-01-15 2022-07-21 Kulicke And Soffa Industries, Inc. Intelligent pattern recognition systems for wire bonding and other electronic component packaging equipment, and related methods
CN114399508A (zh) * 2022-03-25 2022-04-26 杭州广立微电子股份有限公司 晶圆数据的处理方法、装置、电子装置和存储介质
US20230314336A1 (en) * 2022-03-31 2023-10-05 Kla Corporation Multi-mode optical inspection
US11922619B2 (en) 2022-03-31 2024-03-05 Kla Corporation Context-based defect inspection
CN116580025B (zh) * 2023-07-12 2024-04-02 宁德时代新能源科技股份有限公司 缺陷过滤方法、装置、计算机设备和存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050043903A1 (en) * 2003-07-25 2005-02-24 Yasuhiko Nara Circuit-pattern inspection apparatus
US20060265145A1 (en) * 2004-09-30 2006-11-23 Patrick Huet Flexible hybrid defect classification for semiconductor manufacturing
US20070047800A1 (en) * 2005-08-31 2007-03-01 Takashi Hiroi Method and apparatus for inspecting defects of circuit patterns
US20100194422A1 (en) * 2007-10-19 2010-08-05 Fujitsu Limited Semiconductor integrated circuit device operating frequency determining apparatus, determining method and computer-readable information recording medium

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335491B1 (ko) 1999-10-13 2002-05-04 윤종용 공정 파라미터 라이브러리를 내장한 웨이퍼 검사장비 및 웨이퍼 검사시의 공정 파라미터 설정방법
US6959251B2 (en) 2002-08-23 2005-10-25 Kla-Tencor Technologies, Corporation Inspection system setup techniques
JP3944439B2 (ja) 2002-09-26 2007-07-11 株式会社日立ハイテクノロジーズ 電子線を用いた検査方法および検査装置
US20050075841A1 (en) 2003-08-05 2005-04-07 Netanel Peles Automated defect classification system and method
US6985220B1 (en) * 2003-08-20 2006-01-10 Kla-Tencor Technologies Corporation Interactive threshold tuning
KR100598096B1 (ko) * 2003-12-01 2006-07-07 삼성전자주식회사 패턴 검사 장치 및 검사 방법
JP4746841B2 (ja) 2004-01-23 2011-08-10 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4176041B2 (ja) * 2004-04-14 2008-11-05 オリンパス株式会社 分類装置及び分類方法
JP4413767B2 (ja) 2004-12-17 2010-02-10 株式会社日立ハイテクノロジーズ パターン検査装置
KR20080065584A (ko) 2005-09-01 2008-07-14 캠텍 리미티드 검사 레시피의 확립을 위한 방법 및 시스템
JP2007071678A (ja) 2005-09-07 2007-03-22 Hitachi High-Technologies Corp 検査システム
JP2007311418A (ja) * 2006-05-16 2007-11-29 Toshiba Corp 検査レシピ作成方法および検査レシピ作成装置
US20090088997A1 (en) 2007-09-28 2009-04-02 Hitachi High Technologies Corporation Data processing system
JP5159373B2 (ja) 2008-03-06 2013-03-06 オリンパス株式会社 基板検査方法
US8000922B2 (en) 2008-05-29 2011-08-16 Kla-Tencor Corp. Methods and systems for generating information to be used for selecting values for one or more parameters of a detection algorithm
JP2011017609A (ja) * 2009-07-09 2011-01-27 Panasonic Corp 欠陥検査装置および欠陥検査方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050043903A1 (en) * 2003-07-25 2005-02-24 Yasuhiko Nara Circuit-pattern inspection apparatus
US20060265145A1 (en) * 2004-09-30 2006-11-23 Patrick Huet Flexible hybrid defect classification for semiconductor manufacturing
US20070047800A1 (en) * 2005-08-31 2007-03-01 Takashi Hiroi Method and apparatus for inspecting defects of circuit patterns
US20100194422A1 (en) * 2007-10-19 2010-08-05 Fujitsu Limited Semiconductor integrated circuit device operating frequency determining apparatus, determining method and computer-readable information recording medium

Also Published As

Publication number Publication date
EP2828882B1 (en) 2019-09-18
WO2013140302A1 (en) 2013-09-26
US20150006103A1 (en) 2015-01-01
JP2015514311A (ja) 2015-05-18
TWI594205B (zh) 2017-08-01
CN104303264B (zh) 2017-06-09
JP6173423B2 (ja) 2017-08-02
US9739720B2 (en) 2017-08-22
KR20140138994A (ko) 2014-12-04
EP2828882A4 (en) 2016-04-06
SG11201405765XA (en) 2014-10-30
CN104303264A (zh) 2015-01-21
EP2828882A1 (en) 2015-01-28
TW201351346A (zh) 2013-12-16
MY171987A (en) 2019-11-11

Similar Documents

Publication Publication Date Title
KR102071735B1 (ko) 반도체 소자의 자동화 검사용 레시피 생성을 위한 방법, 컴퓨터 시스템 및 장치
US9601393B2 (en) Selecting one or more parameters for inspection of a wafer
KR101144545B1 (ko) 반도체 제조를 위한 탄력적 혼성 결함 분류
JP4230838B2 (ja) 欠陥検査装置における検査レシピ設定方法および欠陥検査方法
US7760929B2 (en) Grouping systematic defects with feedback from electrical inspection
JP5134188B2 (ja) 試料上の欠陥を分析する装置
US20090228217A1 (en) Defect inspection method
US9165356B2 (en) Defect inspection method and defect inspection device
KR102472309B1 (ko) 검사를 위한 모드 선택
KR20180037323A (ko) 표본 상의 결함들을 분류하기 위한 컴퓨터-구현 방법 및 시스템
CN108352336A (zh) 确定样品上所关注图案的一或多个特性
KR20190057402A (ko) 검사 관련 알고리즘을 설정하는데 사용되는 트레이닝 세트의 최적화
US20070274609A1 (en) Image Search Apparatus, Image Search System, Image Search Method, and Program for Executing Image Search Method
JP2004239728A (ja) パターン検査方法及び装置
KR102574356B1 (ko) 얕은 딥 러닝을 이용한 차분 필터 및 애퍼처 선택을 위한 시스템 및 방법
JP2007198968A (ja) 画像分類方法及び画像分類装置
JP5374225B2 (ja) ウェハ検査条件決定方法、ウェハ検査条件決定システム及びウェハ検査システム
KR20220100621A (ko) 결함 검사 시스템 및 결함 검사 방법
JP4788131B2 (ja) 欠陥解析方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant