JP6173423B2 - 自動検査半導体デバイスのレシピ生成のための方法、コンピュータシステムおよび装置 - Google Patents

自動検査半導体デバイスのレシピ生成のための方法、コンピュータシステムおよび装置 Download PDF

Info

Publication number
JP6173423B2
JP6173423B2 JP2015501018A JP2015501018A JP6173423B2 JP 6173423 B2 JP6173423 B2 JP 6173423B2 JP 2015501018 A JP2015501018 A JP 2015501018A JP 2015501018 A JP2015501018 A JP 2015501018A JP 6173423 B2 JP6173423 B2 JP 6173423B2
Authority
JP
Japan
Prior art keywords
inspection
map
die
recipe
tune
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015501018A
Other languages
English (en)
Other versions
JP2015514311A (ja
Inventor
ウェル コーエン デ
ウェル コーエン デ
セドリック カレッテ
セドリック カレッテ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Corp filed Critical KLA Corp
Publication of JP2015514311A publication Critical patent/JP2015514311A/ja
Application granted granted Critical
Publication of JP6173423B2 publication Critical patent/JP6173423B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/7065Defects, e.g. optical inspection of patterned layer for defects
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • G05B23/0205Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0208Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the configuration of the monitoring system
    • G05B23/0216Human interface functionality, e.g. monitoring system providing help to the user in the selection of tests or in its configuration
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • G05B23/0205Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0224Process history based detection method, e.g. whereby history implies the availability of large amounts of data
    • G05B23/0227Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions
    • G05B23/0229Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions knowledge based, e.g. expert systems; genetic algorithms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2201/00Features of devices classified in G01N21/00
    • G01N2201/06Illumination; Optics
    • G01N2201/068Optics, miscellaneous
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/37Measurements
    • G05B2219/37224Inspect wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

関連出願の相互参照
本特許出願は、参照により本明細書中に組み込まれる、2012年3月19日付で出願された米国特許仮出願第61/612,507号の優先権を主張する。
本発明は、半導体デバイスの自動検査用のレシピ作製のための方法に関する。
本発明はまた、検査のためのコンピュータシステムにも関する。
本発明はまた、検査のための装置にも関する。
韓国特許出願第KR20010037026A号は、ウェハ検査プロセスでレシピパラメータを確立するための方法を開示する。この方法を使用して、レシピパラメータを確立するためにかかる時間を短縮し、オペレータの経験によって生じる精度の変動を減少させ、したがって、レシピパラメータが同じプロセスを経験するウェハの検査で使用されるように、検査装置のレシピパラメータをライブラリに保存する。光または電気的レシピパラメータは検査されるウェハの特徴によって変化する。パラメータをライブラリに保存する。検査でウェハの特徴を入力する。検査でウェハの入力された特徴に対応するレシピパラメータがライブラリから読み出され、自動的に確立される。
米国特許第6,959,251B2号は、検査を効率的にセットアップするための技術、計量学、および半導体ウェハで機能するためのレビューシステムを記載する。特に、これは各システムが半導体ウェハを正確に検査することを可能にするレシピのセットアップを含む。関連情報をこれらのツールから集め、レシピを完成するために要する時間を減少させるような方法で情報をユーザーに提供する。
国際特許出願公開第2009/148876A1号は、検出アルゴリズムのパラメータの値を選択するために使用される情報を生成するための方法およびシステムを記載する。ユーザーが介入しなくても、検査システムを使用してウェハの領域のスキャンを実施する。方法はまた、検出アルゴリズムのパラメータの値を選択するために使用される全欠陥の所定の最大数に基づいてスキャンの結果から欠陥の一部を選択することも含む。方法は、スキャンの後でウェハのさらなるスキャンを実施することなく検査レシピのために使用される検出アルゴリズムのパラメータの値を選択するために使用することができる情報を保存することをさらに含む。
ウェハ試験レシピを確立するための方法およびシステムは米国特許第2009/290782A1号で開示されている。カメラは製造されたウェハからの複数のダイの画像を取得する。ソフトウェアは画像の少なくとも一部を使用し、典型的なダイ画像の試験基準として使用される参照画像を構成する。参照画像に基づいて、ダイパターンの単一および/または反復可能な要素は、「関心対象のゾーン」として定義される。検出ポリシーは、関心対象のゾーンのそれぞれについて、または関心対象の類似ゾーンの群について決定され、検出ポリシーのそれぞれによって使用され得るアルゴリズムを決定する。検出ポリシーのアルゴリズムのそれぞれのパラメータが決定される。報告ポリシーは、ウェハの特定のロットの検査中に使用することができる欠陥クラスの特定の名称のセットを規定することによって決定される。「ウェハ試験レシピ」の作成は、典型的なダイ画像の試験基準、関心対象の規定されたゾーン、決定された検出ポリシー、決定された検出ポリシーのアルゴリズムのパラメータ、決定された報告ポリシーおよび決定された検査ポリシーをまとめることによって作成される。
先行技術の方法またはシステムにしたがって、初期レシピを1つのウェハに関して実行する。ユーザーは結果をオフラインで得、個々のダイ画像/結果を再検討することによってレシピの性能を判断する。いくつかの良好なダイが拒絶され(オーバーキル)、またいくつかの不良なダイが許容される(アンダーキル)。チューニングの目的は、オーバーキルおよびアンダーキル両方を最小にすることである。ユーザーは自身の知っている限りで検査レシピの1以上のパラメータを修正し、そしてレシピの新しいバージョンを保存し、全ウェハを再検査する。新たに得られた結果を個別に再度検討し、結果がまた満足できない場合はレシピを再度修正する。オーバーキル/アンダーキル結果が仕様の範囲内になるまでこのシーケンスを複数回繰り返す。
チューニング反復の各々に時間がかかり、ウェハ全部を再検査しなければならず、結果を個々のダイ/欠陥レベルに関して再検討しなければならない点で旧式法は多くの欠点がある。レシピの変更はレシピの別のバージョンに保存されなければならない。ユーザーはこのレシピ管理の責任を負う。
さらに、検査結果に関して良好なフィードバックがない。ユーザーは再検討のために関心対象のダイのトラックを保管しなければならない。なぜなら、レシピ開発は手作業であり、結果の再検討はユーザーによって管理可能であるダイのセットに限定されるからである。利用可能な参照はなく、ユーザーは関心対象のダイについて予想される結果のトラックを保管しなければならない。チューニングは一度に1つのウェハのダイに関してのみ実施することができる。一般的には、複数のウェハ/ロットのダイに関して調整をしたい。1つのウェハについてのレシピの改善は、これが必ずしも他のウェハについてのレシピの改善であることを意味しない。
チューニングされたレシピにするためには、限定されたフィードバックのために多数回の反復が必要であり、レシピ変化の影響を判断することは容易ではない。これによって反復回数が多くなり、良好なレシピにするための時間を増す。
半導体デバイスの自動検査のためのレシピ生成のための方法を提供することが本発明の1つの目的であり、この場合、レシピ生成はあまり時間をかけず、そのレシピで得られる検査結果に関してフィードバックを提供する。
この目的は、半導体デバイスの自動検査のための検査レシピ生成のための方法であって、以下のステップ:
・検査レシピ生成のための参照データセットを使用するステップ;
・この参照データセットのダイの画像に関する初期レシピで自動検査を実施するステップ;
・自動検査から検出された検査結果を分類し、そして分類された検査結果をダイにおける欠陥のエキスパート分類と比較するステップ;
・オーバーキルおよびアンダーキル数を自動的に生成するステップ;ならびに
・検出および/または分類が所定の閾値よりも低い場合は、検査レシピパラメータを修正し、そして自動検査を繰り返すステップ
を含む方法によって達成される。
半導体デバイスの自動検査のためのレシピ生成のためのコンピュータシステムを提供することが本発明のさらなる目的であり、この場合、レシピ生成はあまり時間がかからず、そのレシピで得られる検査結果に関するフィードバックを提供する。
その目的は、半導体デバイスの自動検査のための検査レシピ生成のためのコンピュータシステムによって達成され、この場合、コンピュータシステムは:
・検査レシピ生成のための参照データセットを使用するため、そして参照データセットのダイの画像に関する初期レシピで自動検査を実施するためのコンピュータ;
・少なくとも参照データを示す第1ウィンドウ、少なくとも試験データを示す第2ウィンドウ;チューンマップを示す第3ウィンドウならびにオーバーキルおよびアンダーキル数に関して、分類された検査結果とダイ中の欠陥のエキスパート分類との比較を可能にする分類表を示す第4ウィンドウを有する、ダイアログ;
・オーバーキルおよびアンダーキル数の自動生成および表示;ならびに
・検出および/または分類が所定の閾値よりも低い場合に、検査レシピパラメータの修正ならびに自動検査の反復を含む。
本発明のさらなる目的は、半導体デバイスの自動検査のためのレシピ生成のための装置を提供することであり、この場合、レシピ生成はあまり時間がかからず、そのレシピで得られる検査結果に関するフィードバックを提供し、信頼性があり、かつあまり時間がかからない検査結果を得る。
上記目的は:
・少なくとも入射光照明システム;半導体デバイスの表面から光を受容するように配置されたカメラを有する検査システムであって、光がさらなる分析のために電気画像データに変換される、検査システム;
・検査レシピ生成のために参照データセットを使用し、そして参照データセットのダイの画像に関する初期レシピで自動検査を実施するためのコンピュータ;および
・第1ウィンドウ、第2ウィンドウ、第3ウィンドウおよび第4ウィンドウに細分される少なくとも1つのディスプレイであって、第1ウィンドウが少なくとも参照データを示し、第2ウィンドウが少なくとも試験データを示し;第3ウィンドウがチューンマップを示し、第4ウィンドウが、自動的に生成され、表示されるオーバーキルおよびアンダーキル数に関して、分類された検査結果と画像の欠陥のエキスパート分類との比較を可能にする分類表を示す、ディスプレイ
を含む半導体デバイスの自動検査のための検査レシピ生成のための装置によって達成される。
半導体デバイスの自動検査のための検査レシピ生成のための本発明の方法は、チューンマップの生成のための検査システムを必ずしも必要とするわけではない。ユーザーは、検査レシピ生成のための前もって保存された参照データセットを使用してオフラインで作業することができ、ロードすることができる。参照データはチューンマップまたは参照マップとして設定される。チューンマップまたは参照マップをコンピュータにアップロードする前に、既存の参照マップまたは既存のチューンマップのリファイニング、チューニングおよび修正を実施する。さらに、既存の検査レシピを保存し、コンピュータにアップロードする。既存の検査レシピをコンピュータにアップロードする前に、既存の初期検査レシピのリファイニング、チューニングおよび修正を実施する。方法をメモリに保存された検査レシピに関して実施することができ、検査レシピを調整するために、検査パラメータを試験および/またはチューニングすることができる。
チューンマップは関心対象のダイを含み、ダイ分類はユーザーによって選択可能である。異なる半導体デバイスからのダイをチューンマップに加える。分類表は参照データセット(チューンマップまたは参照マップ)と試験データセットとの間の比較結果を示し、ここで、試験データセットは検査レシピを使用した検査の結果である。
多くの場合、本発明の方法は、コンピュータとダイアログ(ディスプレイ)とを有する検査システムで実施される。ダイアログによって、ユーザーまたはプロセスエンジニアは半導体デバイスの自動検査のための検査レシピの生成に影響を及ぼすことができ、モニターすることができる。この場合、ユーザーはオフラインで作業しない。ユーザーは、メモリ中のレシピセッティングを用いてチャック上で半導体デバイス(ウェハ)を再検査することができる。再検査する場合、結果は消去される。参照ウェハマップをダイアログに表示する。それは典型的には、再検査されるダイを指定するために用いられる事前検査の出力ウェハマップである。
検査レシピ生成のための参照データセット(チューンマップまたは参照マップ)を使用する前に、データセットおよび初期レシピの生成を実施する。チャック上にウェハが無い場合、半導体デバイス(ウェハ)を検査システムにロードし、セットアップおよびチューンアラインメントを実施する。次いで、ロードされた半導体デバイスの自動検査を実施する。結果をダイレベルで再検討する。ダイを分類し、ダイ画像をすべての欠陥情報とともにチューンマップに加える。分類はシステムによって自動的に実施され、必要ならユーザーによって無効にすることができる(=エキスパート分類)。チューンマップのダイの知識データベースが十分大きくない場合は、新規半導体デバイスを検査システムにロードする。新たにロードされた半導体デバイスの自動検査をそれに応じて実施する。
参照ウェハマップおよび試験ウェハマップは同じダイアログで利用可能である。換言すれば、参照ウェハマップおよび試験ウェハマップはディスプレイ(ユーザーインターフェース)上で並んで示される。参照ウェハマップおよび試験ウェハマップは、ウェハマップのうちの1つでダイまたは分類を選択する場合、他のウェハマップ中の対応するダイも選択されるようにリンクされる。
一般的には、試験ダイアログのユーザーは、全ウェハを再検査したいのではなく、あるダイまたはあるクラスのダイだけを再検査したいと思う。1つの可能性は、単一のダイを再検査することである。ここでは、最新の検査結果を参照ウェハマップとして使用する。ユーザーは参照ウェハマップ中のダイをクリックすることによって簡単に結果を再検討することができ、選択されたダイは、ユーザーが検査プロセスでの実施を開始した後に再検査される。検査されなかったすべてのダイは、試験ウェハマップ中で「検査予定」の状態を取得する。別の可能性は、ダイのクラスを再検査することである。ダイは、ディスプレイ上で示された分類表中で各クラスの名称をクリックすることによって参照ウェハマップ中でハイライトされる。選択は、クラスを再度クリックすることによって取り消すことができる。参照ウェハマップ中でダイが選択されない場合、または参照ウェハマップ中でダイのクラスがハイライトされない場合、通常の再検査が実施される。
本発明の方法は、半導体デバイスの自動検査のための検査レシピのセットアップ、チューニングまたは最適化のために使用することができる。好ましくは、半導体デバイスはパターン化されたウェハ(LEDまたはMEMSを含む)である。
本発明の1つの可能な実施形態は、初期検査レシピを作成するために検査システム中に半導体デバイス(ウェハ)がロードされるものである。検査システムを用いて、ウェハアラインメントのチューニング、ダイアラインメントのチューニングおよび参照画像の最適画像セットの作成を実施する。一旦セットアップが終了したら、検査レシピが使用されるウェハの自動検査が開始する。検査中に取得される画像(ビットマップ)を適切なストレージデバイスに保存する。画像はウェハ上のダイを含む。検査プロセスの間に、少なくとも1つダイを画像化し、通常、ウェハの表面上のすべてのダイを画像化する。
検査画像はダイレベルに関して再検討され、ダイは欠陥タイプ(例えば、スクラッチ、粒子、エピ欠陥など)にしたがって専門家により分類される。チューンマップが生成され、この場合、チューンマップは検査画像ダイまたはサンプルとダイごとの正確またはグラウンドトルース(ground truth)欠陥分類とを含む。検査したウェハのすべてのダイをチューンマップに加える必要はない。ユーザーは、代表的なダイのみを加える。チューンマップは、合格(正しいダイ)および関心対象のすべての欠陥クラスの例を含む知識データベースの1種である。チューンマップは複数の欠陥クラスを含み得るか、またはそれぞれが1つの欠陥クラスのみを含む複数のチューンマップを使用することができる。チューンマップまたは参照マップは、検査システムにロードされる参照データセットである。チューンマップ/参照マップの1つまたは複数のダイの検査レシピを使用してオフライン検査を実施する。
オフライン検査は必ずしも検査システムのコンピュータで実施する必要はない。ユーザーまたはプロセスエンジニアは、チューンマップ/参照マップをリモートコンピュータにロードすることができ、検査レシピ生成を実施することができる。
検査結果を分析し、解釈する。オーバーキルおよびアンダーキル数が自動的に生成される。検査結果が「十分良好」であり、かつチューンマップ/知識データベースが十分大きい場合、つまり、すべての合格および欠陥タイプが網羅される場合、検査レシピ生成のためのプロセスは終了する。検査結果が「十分良好」でない場合、検査レシピのパラメータ(例えば、閾値、特徴サイズなど)を修正する。レシピパラメータの修正を自動的に実施することも可能である。
チューンマップ/知識データベースが十分大きくない場合、つまりすべての合格および欠陥タイプが網羅されるわけではない場合、新しいウェハを検査システムにロードする。新しいウェハを用いて、自動検査の全プロセス、検査結果の再検討、チューンマップへのダイの添加、チューンマップのローディング、検査結果の分析/解釈ならびにオーバーキルおよびアンダーキルの自動生成を再度実施する。検査結果が「十分良好」であり、チューンマップ/知識データベースが十分大きい場合、検査レシピ生成のためのプロセスは終了する。
本発明の主な利益は、レシピをオフラインで(=検査ツールの必要なしに)チューニング(または最適化)できることである。レシピのチューニングは、保存されたレシピおよび保存されたウェハマップに基づく。チューンマップの概念は、アンダーキル/オーバーキルのレシピをチューニングする場合に「完全な参照」としての役割を果たす、「完全に分類されたダイ」のデータベースをセットアップするのに役立つ。いくつかのデータセットを「参照マップ」(保存された画像を含む)としてロードすることができる。複数のウェハからのデータで参照ウェハマップを構築することが可能である。参照ウェハマップの生成のために必要なデータセットを1つまたは複数のチューンマップからロードすることができる。検査結果を生成するために、ウェハまたは半導体デバイスをまず検査する必要がない。別の可能性は、検査システムでの検査またはチューニング環境での検査から結果のウェハマップを使用することである。参照マップを使用しないことも可能であり、その場合、保存された画像を利用しないで検査システムで実際の検査を実施する。取得した画像から、レシピを作成し、チューニングする。
レシピを得るための全チューニングプロセスのためにチューンペインを使用する。検査および分類パラメータはチューンペインで示されるショートカットにより到達することができる。さらに、チューンペインで実施する前にレシピを保存する必要がなく、検査および分類パラメータを編集することができる。
ロードされた参照ウェハマップを再検査することが必要である。検査プロセスは、メモリの検査レシピを実行するだけである。参照ウェハマップは最新の実施から取得される。なぜなら、ユーザーは前に検査されたウェハの画像を再検査することを希望するからである。ユーザーがオフラインで作業する場合、新しい参照ウェハマップをロードする可能性が与えられる。新しい参照ウェハマップのロードが成功した後、参照ウェハマップを再検討することができ、ユーザーは再検査されるダイについて判定することができる。
参照ウェハマップのライブラリを使用することも可能である。参照ウェハマップは典型的にはある検査レシピの各結果を有するマップである。レシピはそれ自体、ダイ画像のセットに基づいて実証される。ユーザーは、検査レシピを実証したいと思うあるダイ画像を選択する。これらの画像は長時間にわたって集められ、単一のウェハからのものである必要はない。ユーザーが検査レシピを認定したいと思う画像の量は数個から数百個まで様々であり得る。長時間に及ぶ可能性があるチューンマップ(知識ベース)が作成される。
本発明は、半導体デバイスの自動検査のための検査レシピ生成のための装置で実施される。装置は、少なくとも入射光照明システムを有する検査システムを有する。必要とされる適用に応じて、少なくとも1つの暗視野照明システムも実装される。カメラは、半導体デバイス(ウェハ)の表面からの光を受容するように配置され、光はさらなる分析のために電気画像データに変換される。検査システムのコンピュータは、検査レシピ生成および自動検査を実施するための参照データセットを使用する。自動検査は、参照データセットのダイの画像に関する初期レシピで実施することができる。マン−マシンインターフェースは、少なくとも1つのディスプレイまたはダイアログで実現される。ディスプレイは、第1ウィンドウ、第2ウィンドウ、第3ウィンドウおよび第4ウィンドウに細分される。第1ウィンドウは、少なくとも参照データ(「参照ウェハマップ」、「参照ウェハマップ−結果画像」、「参照ウェハマップ−ウェハ表面欠陥リスト」および「参照ウェハマップ−ウェハダイリスト」)を示す。第2ウィンドウは、少なくとも試験データ(「試験ウェハマップ」、「試験ウェハマップ−結果画像」、「試験ウェハマップ−ウェハ表面欠陥リスト」および「試験ウェハマップ−ウェハダイリスト」)を示す。第3ウィンドウは、ダイを選択し、配置する可能性を有するチューンマップを示す。第4ウィンドウは、分類された検査結果の画像と欠陥のエキスパート分類の画像との間の比較を可能にする分類表を示す。これは、自動的に生成・表示されるオーバーキルおよびアンダーキル数に関して実施される。入力装置は、検出および/または分類が所定の閾値より低い場合に、検査レシピパラメータの修正および自動検査の反復を可能にする。参照データセットは保存された参照マップまたはチューンマップであり、これはコンピュータにアップロードされる。参照マップまたはチューンマップのリファイニング、チューニングおよび修正は、コンピュータへのアップロードの前に実施される。既存の検査レシピを保存し、コンピュータにアップロードする。既存の初期検査レシピのリファイニング、チューニングおよび修正をコンピュータへのアップロードの前に実施する。
本発明の特性および操作様式を添付の図面とあわせて以下の発明を実施するための形態でさらに十分に記載する。
図1は、半導体デバイス、それぞれウェハまたはディスク状物体の検査のための検査システムの概略図を示す。 図2は、半導体デバイスの表面、それぞれディスク状物体またはウェハの画像を取得するための概略的な光学装置を示す。 図3は、半導体デバイスの自動検査のためのレシピ生成のための方法の流れ図を示す。 図4は、ユーザーインターフェース上でユーザーに提示されるダイアログの概略図を示す。 図5は、チューンペインの参照セクションであるユーザーインターフェースの第1ウィンドウを示す。 図6は、チューンペインの試験セクションであるユーザーインターフェースの第2ウィンドウを示す。 図7は、チューンペインのチューンマップセクションであるユーザーインターフェースの第3ウィンドウを示す。 図8は、チューンペインの分類表であるユーザーインターフェースの第4ウィンドウを示す。
同じ参照番号は、様々な図面全体にわたって同じエレメントを指す。さらに、各図の説明に必要な参照番号のみを図面に示す。図示した実施形態は本発明をどのように実施することができるかの単なる例を表す。これは、本発明を限定するとみなされるべきではない。
図1の概略図は、半導体デバイス100、それぞれウェハまたはディスク状物体の検査のための検査システム1を示す。この実施形態によると、この実施形態の検査システム1は半導体デバイス100(ウェハ)の少なくとも1つのカートリッジエレメント3を有する。検査ユニット5で、個々の半導体デバイス100の画像または画像データがそれぞれ記録される。少なくとも1つの輸送装置9が半導体デバイス100の少なくとも1つのカートリッジエレメント3と検査ユニット5との間で提供される。システム1はハウジング11に囲まれている。さらに、コンピュータシステム15は、検査システム1中に一体化され、測定された個々のウェハからの画像または画像データを受け取り、それらを加工する。さらに、コンピュータシステム15を使用して、半導体デバイス100の検査のためのレシピを設計することができる。検査システム1はインターフェース13(ディスプレイ、ダイアログ)およびキーボード14を備える。入力装置14(キーボード、マウスなど)を用いて、ユーザーは、アンダーキルおよび/またはオーバーキルを最小限に抑えるために検査半導体デバイスのために使用される、検査システム1の制御のためのデータ入力またはレシピ作成を改善するためのパラメータの入力を実施することができる。インターフェース13上で、ユーザーはレシピデザインについての情報およびフィードバックを得ることができる。
図2は、半導体デバイス100の表面100Sの少なくとも一部の画像を記録するための検査システム1の光学装置20の概略図を示す。半導体デバイス100の一部は、個々のダイ230であり得る。半導体デバイス100はウェハであり得る。ウェハをX座標方向XおよびY座標方向Yに移動可能なステージ2上に配置する。半導体デバイス100の表面100Sを照明するために、少なくとも1つの入射光照明システム4が提供される。図2で示される実施形態によると、検査システム1は、少なくとも入射光照明システム4および/または少なくとも1つの暗視野照明システム6を備える。検出器またはカメラ8を用いて、半導体デバイス100の表面100Sからの光を電気シグナルに変換することができ、さらなる分析のための画像データとして使用することができる。ここで示される実施形態では、入射光照明システム4からの光をビームスプリッター12によってカメラ8の検出ビーム路程10中に連結させる。半導体デバイス100の全表面100Sをいわゆる蛇行スキャン(meander scan)で記録する。その時に、常に半導体デバイス100の表面100Sの一部のストリップ16が記録される。ステージ2はさらに、半導体デバイス100の表面100S上の個々のダイ230のX位置およびY位置に移動することが可能である。個々のダイ230を記録して後の再検査のために使用することができる。
図3は、スクラッチからの自動検査のためのレシピの生成、そして既存のレシピのリファイニング、チューニング、および修正を可能にする方法の流れ図である。スクラッチからのレシピの生成は、エントリーポイント300が用いられる場合に行われ、既存のレシピのリファイニング、チューニング、および修正はエントリーポイント321が使用される場合に実施される。方法の両バージョンを以下の段落でさらに詳細に概説する。この方法の重要なエレメントは、ダイの検査画像と、エキスパート分類および自動検査の結果を含み得る関連情報とを含むチューンマップ206T(図7を参照のこと)である。チューンマップが利用可能であると、チューンマップの概念により、チューンマップの画像データに関して自動検査をオフラインで実施することが可能になり、このことは、検査システム1を必要とすることがないことを意味する。チューンマップの検査画像を使用する自動検査後、検査結果をエキスパート分類と比較および/またはチューンマップに保存された事前の検査の検査結果と比較することができる。これらの結果の比較を次いで使用して、レシピで達成することができる検査結果を改善(オーバーおよびアンダーキルを最小化)するために、レシピパラメータをチューニングまたは修正することができる。チューンマップが複数のウェハからのデータを含み得るように、検査画像および関連情報をチューンマップに加えることができ、チューンマップから除去することができる。複数のウェハのダイ画像の使用は重要である。なぜなら、ある欠陥タイプはあるウェハ上だけに存在する可能性があり、一方、他の欠陥タイプは他のウェハ上だけに存在する可能性があるからである。さらに、チューンマップは、既存の欠陥タイプの性能が低下しないことを確実にしながら、新しい欠陥タイプを検査レシピに加えることを可能にする。例えば、新しい欠陥タイプNが、欠陥タイプK、L、Mを既に検出できる既存のレシピに加えられる場合、新しい欠陥タイプはさらなる検査方法/アルゴリズムの使用を必要とする可能性がある、および/または既に使用された検査方法のパラメータは、新しい欠陥タイプNを検出するために変更する必要があり得る。この結果、既存の欠陥タイプK、L、Mに関する検査結果が低下する可能性がある。すべての欠陥タイプを含むチューンマップがあれば、既存の欠陥タイプに関するこの検査結果の低下は、直ちに見ることができるので、説明がつき、アンダーキル/オーバーキルを最小限に抑えることができるであろう。
図3の流れ図は、検査システム1を使用する半導体デバイス100の自動検査のためのレシピ生成のための方法の実施形態を示す。ここで示される実施形態はスクラッチからの検査レシピ生成を説明する。開始時300に、利用可能なウェハの特定のタイプについて既存の検査レシピおよびチューンマップ(参照データセット)はない。ウェハローディングおよび初期レシピステップ302において、ウェハ100を検査システム1にロードし、照明を選択し、ウェハ特性(例えば、ダイサイズ、ダイピッチなど)を含む初期検査レシピを生成し、そしてウェハアラインメントステップをセットアップし、チューニングする。アラインメントステップの間、ウェハのx−y軸が検出され、ウェハを所定の配向に回転させる(通常、チャックを回転させることによる)。したがって、ウェハの少なくとも一部をスキャニング(検査画像を取得)し、システム1にロードされた場合にウェハのx−y軸を同じタイプのウェハについて自動的に検出することができるように、検査レシピのアラインメントセクション中に特徴を規定する。アラインメントは、非角切(un-diced)ウェハの場合はウェハ−レベルで実施することができるか、または角切(diced)/切込み(sawn)ウェハの場合はウェハレベルおよびダイレベルで実施することができる。後者の場合、およそのウェハレベルアラインメントの特徴および微細画像データに基づくダイ−レベルアラインメントの特徴が見いだされる。初期レシピの検査パラメータを所定のパラメータセットまたは任意のユーザーが選択した値にセットする。ステップ302に続いて初期検査レシピで自動検査304を実施する。分類ステップ308で、ダイは専門家によって分類される。ダイ画像およびすべての欠陥情報をチューンマップ206T(図7を参照のこと)に加える。チューンマップ206Tは、合格ダイおよび関心対照の欠陥クラスからのすべてのダイを含む知識データベースである。チューンマップ206Tはいくつかのウェハ100からのダイを含み得る。ダイ画像の画像フォーマットは、bmp、tiff、gifなどのビットマップであってよく、好ましくはロスレスであり得る。さらなるステップ310において、既存のチューンマップ206T(ステップ308で生成)を参照ウェハマップ210としてロードする。ローディングステップ310後、検査レシピを使用することによって、参照マップ210のダイの画像に関する自動検査ステップ312を実施する。自動検査ステップ312は、1つのダイ、すべてのダイ、ダイのクラスなどで実施することができる。分析ステップ314を使用して、検査結果を分析し、解釈する。検査結果をダイ中の欠陥のエキスパート分類(参照マップ)と比較する。検査結果は、とりわけオーバーキルおよびアンダーキル情報を含む。この情報に基づいて、ユーザーは、第1判定ステップ316において、検出および/または分類結果が十分良好であるかどうかを判定する。判定が「はい」である場合、方法は第2の判定ステップ318へ進む。判定が「いいえ」である場合、方法はレシピパラメータの修正ステップ317へ進む。修正されたレシピパラメータは自動検査ステップ312に影響を及ぼす。第2の判定ステップ318において、知識データベースが十分大きいかどうかをチェックする。チェックの結果が「はい」である場合、方法は終了320に進む。第2の判定ステップ318での判定が「いいえ」である場合、新しいウェハ100の検査システムへのローディング319を実施する。チューンマップ/知識データベースを増大させるためにさらなるダイ画像および欠陥/分類情報を提供するために、新しいウェハの自動検査304を実施する。
図3の流れ図はさらに実施形態321を示し、ここでは、ユーザーは、ウェハのチューンマップまたは検査結果が利用可能であるならば、半導体デバイスの自動検査のための既存の検査レシピをリファイニング、チューニング、および修正することができる。検査結果がロードされる場合、これはチューンマップにコピー/ロードされる。レシピおよびチューンマップはローディングステップ322にロードされ、ローディングステップ322に続いてステップ310を行い、ここで、ローディングステップ322でロードされたチューンマップは、検査レシピ生成のための方法の参照マップとしてロードされる。検査レシピリファイニング、チューニング、修正のための方法は、ロードされた参照マップ210のダイの画像についての自動検査ステップ312と共にローディングステップ310が、ロードされた検査レシピを使用することによって実施された後に開始される。自動検査ステップ312は、1つのダイ、全部のダイ、ダイのクラスなどに関して実施することができる。分析ステップ314を使用して、検査結果を分析し、解釈する。検査結果をエキスパート分類と比較する。検査結果はオーバーキルおよび/またはアンダーキルに関する情報を含み、これをユーザーは再検討して、検査品質に関して判定する。第1判定ステップ316において、検出および/または分類結果が十分良好であるかどうかの判定を下す。316での判定が「はい」である場合、方法は第2の判定ステップ318に進む。316での判定が「いいえ」である場合、方法はレシピパラメータの修正ステップ317に進む。修正されたレシピパラメータは自動検査ステップ312に影響を及ぼす。第2の判定ステップ318では、知識データベースが十分大きいかどうかについて判定を下す。第2判定ステップ318での判定が「いいえ」である場合、新しいウェハ100の検査システムへのローディング319を実施する。チューンマップ/知識データベースを増加するためにさらなるダイ画像および欠陥/分類情報を提供するために、新しいウェハの自動検査304を実施する。318でのチェックの結果が「はい」である場合、方法は終了320まで進む。318での判定が「はい」である場合、方法はオフラインで動作し、検査システム1を必要としないことに留意する。
図4は、ユーザーインターフェース13(図1を参照のこと)でユーザーに提示されるダイアログ200の概略図を示す。ユーザーインターフェースは、例えば検査システム1のユーザーインターフェース13であるか、またはそれを用いてレシピチューニングがオフラインで実施される従来型ワークステーション(図示せず)のユーザーインターフェース13であり得る。ユーザーがオフラインで作業する場合、レシピチューニングの関連データをワークステーションにロードする。ダイアログ200は、第1ウィンドウ201で提示されるチューンペイン(ダイアログ200)の参照セクション202を示す。第2ウィンドウ203で提示されるチューンペイン(ダイアログ200)の試験セクション204。第3ウィンドウ205で提示されるチューンペイン(ダイアログ200)のチューンマップセクション206。第4ウィンドウ207で提示されるチューンペイン(ダイアログ200)の分類表セクション208。チューンペイン(ダイアログ200)を全チューニングプロセスのために使用することができる。
図5は、ユーザーインターフェース13上に提示される第1ウィンドウ201の実施形態を示す。第1ウィンドウ201はダイアログ200(チューンペイン)の参照セクション202である。参照セクション202は、ウェハ100の表面のどの部分が参照ウェハマップ210で表示されるかの目安をユーザーが得られるように、参照ウェハマップ210および全ウェハ100の小画像211を示す。参照ウェハマップ210は様々な方法で得ることができる。1つの可能性は、同じウェハタイプまたは異なるウェハタイプの先の参照ウェハマップ210が保存されているストレージデバイス(図示せず)から参照ウェハマップ210をロードすることである。チューンマップ260Tをロードすることが可能である。参照ウェハマップ210は、検査システム1でウェハ100を実施することによって生成させることができる。ウェハ100は、製造プロセスの間に検査する必要がある1つのロットからのウェハであり得る。前述のように、知識データベースのサイズは、検査システム1にロードされるウェハの量を決定する。
第1ウィンドウ201はさらに、参照ウェハマップ210の少なくとも1つの結果画像212を示す。結果画像212の小画像213は、ユーザーが表示された結果画像212内の位置についての情報を受け取れるように、参照ウェハマップ210の結果画像212中に表示される。
第1ウィンドウ201は、結果画像212の下に、参照ウェハマップ210のウェハ表面欠陥リスト214を示す。ウェハ表面欠陥リスト214は、参照ウェハマップ210で見いだされる欠陥についての情報を提供する。示される情報は、「ダイID」、「ダイ分類」、ウェハ100の表面上の欠陥を有するダイの「X位置」、ウェハ100の表面上の欠陥を有するダイの「Y位置」、欠陥の「面積」、欠陥の「長さ」、欠陥の「幅」;欠陥の「コントラスト」および欠陥の「伸び」から構成される。ここで提示される欠陥の情報は非公開のリストではないことは当業者に明白である。選択バー215によって、ユーザーが、特定の欠陥タイプを選択すること、そして選択された欠陥のタイプにしたがってウェハ表面欠陥リスト214を仕分けすることが可能になる。スクロールバー216によって、ウェハ表面欠陥リスト214内でユーザーのナビゲートが可能になる。
第1ウィンドウ201は、ウェハ表面欠陥リスト214の下に、参照ウェハマップ210のウェハダイリスト217を示す。ウェハダイリスト217は、参照ウェハマップ210で見いだされる欠陥についての情報を提供する。示される情報は、「ダイID」、「ダイ分類」、ウェハ100の表面上の欠陥を有するダイの「欠陥サイズ」、「表面欠陥の数」、「表面欠陥分類の数」、欠陥の「幅」および欠陥の「伸び」から構成される。ここで提示される欠陥の情報が非公開のリストでないことは当業者には明白である。選択バー218によって、ユーザーが特定のダイを選択すること、そして選択されたダイによってウェハダイリスト217を仕分けすることが可能になる。スクロールバー219によって、ウェハダイリスト217内でのユーバーのナビゲートが可能になる。第1ウィンドウ201の下に、ダイアログ200のショートカットセクション209が表示される。ショートカットセクション209は:「ダイ画像セット・・・」、「アラインメントパラメータ」、「表面領域」または「分類パラメータ」のようなレシピ編集ペインへの直接アクセスを可能にする。試験実施の前にそれを保存する必要はない。ショートカットセクション209はツールバーであり、これはユーザーが設定することができる。ツールバーは複数の様々なボタン209、209、・・・、209を示し、これはショートカットへのリンクを提供する。ショートカットのボタン209、209、・・・、209のうちの1つをクリックすると、関連するパラメータが示される。
図6は、チューンペイン(ダイアログ200)の試験セクション204であるユーザーインターフェース13の第2ウィンドウ203を示す。試験セクション204は、ウェハ100の表面のどの部分が試験ウェハマップ220で表示されているかの目安をユーザーが得られるように、試験ウェハマップ220および全ウェハ100の小画像221を示す。試験ウェハマップ220は、参照ウェハマップ210で実施された最新の実施の結果を示す。第2ウィンドウ203はさらに、試験ウェハマップ220の少なくとも1つの結果画像222を示す。結果画像222の小画像223は、ユーザーが表示された結果画像222内の位置についての情報を受け取るように、試験ウェハマップ220の結果画像222中に表示される。第2ウィンドウ203は、試験ウェハマップ220の結果画像222の下に、試験ウェハマップ220のウェハ表面欠陥リスト224を示す。ウェハ表面欠陥リスト224は、試験ウェハマップ220で見いだされる欠陥についての情報を提供する。示される情報は、「ダイID」、「ダイ分類」、「欠陥分類」、試験ウェハマップ220のウェハの表面上の欠陥を有するダイの「X位置」、試験ウェハマップ220のウェハの表面上の欠陥を有するダイの「Y位置」、欠陥の「面積」、欠陥の「長さ」、欠陥の「幅」;欠陥の「コントラスト」および欠陥の「伸び」から構成される。ここで提示される欠陥の情報が非公開のリストでないことは当業者には明白である。選択バー225によって、ユーザーが特定の欠陥タイプを選択し、選択された欠陥のタイプにしたがってウェハ表面欠陥リスト224を仕分けすることが可能になる。スクロールバー226はウェハ表面欠陥リスト224内でユーザーのナビゲートを可能にする。第2ウィンドウ203は、試験ウェハマップ222のウェハ表面欠陥リスト224の下に試験ウェハマップ220のウェハダイリスト227を示す。ウェハダイリスト227は、試験ウェハマップ220中で見いだされる欠陥についての情報を提供する。示される情報は、「ダイID」、「ダイ分類」、ウェハ100の表面上の欠陥を有するダイの「欠陥サイズ」、「表面欠陥の数」、「表面欠陥分類の数」、欠陥の「幅」および欠陥の「伸び」から構成される。ここで提示される欠陥の情報は非公開のリストではないことは当業者には明白である。選択バー228により、ユーザーが特定のダイを選択し、選択されたダイにしたがってウェハダイリスト227を仕分けすることが可能になる。スクロールバー229はウェハダイリスト227内でのユーザーのナビゲートを可能にする。
図7は、チューンペイン(ダイアログ200)のチューンマップセクション206Tであるユーザーインターフェース13の第3ウィンドウ205を示す。チューンマップ206Tは関心対象のダイ230を含む。複数のウェハ100からのダイ230をユーザーがチューンマップ206Tに加えることができる。さらに、ダイ分類はユーザーによって選択され得る。様々な分類を様々な濃淡の個々のダイ230で示す。ユーザーは、チューンマップ206Tで示される関心対象のダイ230に影響を及ぼすいくつかのボタン231を選択することができる。可能な動作はボタン231上に書かれている。
図8は、ユーザーインターフェース13の第4ウィンドウ207が、チューンペイン(ダイアログ200)の分類表208であることを示す。分類表208は、参照ウェハマップ210と試験ウェハマップ220との間の比較結果を示す。分類表208は選択入力として使用され、ここで、例えばハイライトされたダイを検査する。さらに、分類表208は、アンダーキルまたはオーバーキルの容易なトラッキングを可能にし、異なる実施間の差は容易にモニターされる。
本発明を特定の実施形態を参照して記載してきた。しかしながら、以下の特許請求の範囲から逸脱することなく改変および修正をなすことができることは、当業者には明らかである。
1 検査システム、2 ステージ、3 カートリッジエレメント、4 入射光照明システム、5 検査ユニット、6 暗視野照明システム、8 カメラ、9 輸送装置、10 検出ビーム路程、11 ハウジング、12 ビームスプリッター、13 インターフェース、ダイアログ、チューンペイン、14 キーボード、15 コンピュータシステム、100 半導体デバイス、ウェハ、100S 表面半導体デバイス、200 ダイアログ/チューンペイン、201 第1ウィンドウ、202 参照セクション、203 第2ウィンドウ、204 試験セクション、205 第3ウィンドウ、206 チューンマップセクション、206T チューンマップ、207 分類表セクション、208 第4ウィンドウ、209 ショートカットセクション、209、209,・・・,209 様々なボタン、210 参照ウェハマップ、211 小画像、212 結果画像、213 結果画像の小画像、214 ウェハ表面欠陥リスト、215 選択バー、216 スクロールバー、217 ウェハダイリスト、218 選択バー、219 スクロールバー、220 試験ウェハマップ、222 結果画像、223 結果画像の小画像、224 ウェハ表面欠陥リスト、225 選択バー、226 スクロールバー、227 ウェハダイリスト、228 選択バー、229 スクロールバー、230 関心対象のダイ、231 複数のボタン、300 開始、302 ローディングステップ、304 自動検査、308 分類ステップ、310 ローディングステップ、312 検査ステップ、314 分析ステップ、316 第1判定ステップ、317 修正ステップ、318 第2判定ステップ、319 ローディング、320 終了、321 リファイニングおよび/またはチューニングおよび/または修正ステップ、322 ローディングステップ、X X座標方向、Y Y座標方向、Z Z座標方向。

Claims (26)

  1. 半導体デバイスの自動検査のための検査レシピ生成のための方法であって、以下のステップ:
    検査レシピ生成のために参照データセットを使用するステップ;
    参照データセットのダイの画像に関する初期レシピで自動検査を実施するステップ;
    自動検査からの検出された検査結果を分類するステップ;
    前記分類された検査結果をダイにおける欠陥のエキスパート分類と比較するステップ;
    前記分類された検査結果と前記ダイにおける欠陥のエキスパート分類との比較に基づいてオーバーキルおよびアンダーキル数を自動的に生成するステップ;ならびに
    前記分類された検査結果と前記ダイにおける欠陥のエキスパート分類との比較の結果が所定の閾値より低い場合は、検査レシピパラメータを修正し、自動検査を繰り返すステップ
    を含む、方法。
  2. 参照データセットが、保存された参照マップまたはコンピュータにアップロードされたチューンマップである、請求項1記載の方法。
  3. 既存の参照マップまたは既存のチューンマップのリファイニング、チューニングおよび修正が、コンピュータへのアップロードの前に実施される、請求項2記載の方法。
  4. 既存の検査レシピが保存され、コンピュータにアップロードされる、請求項1記載の方法。
  5. 既存の初期検査レシピのリファイニング、チューニングおよび修正をコンピュータへのアップロードの前に実施する、請求項4記載の方法。
  6. 前記チューンマップが関心対象のダイを含み、ダイ分類がユーザーによって選択可能である、請求項記載の方法。
  7. 異なる半導体デバイス由来のダイをチューンマップに加える、請求項6記載の方法。
  8. 分類表が参照データセットと試験データセットとの間の比較結果を示し、前記試験データセットが試験マップである、請求項1記載の方法。
  9. 検査レシピ生成のために参照データセットを使用する前に、データセットの生成および初期レシピの生成が次のステップ:
    半導体デバイスを検査システムにロードし、そしてセットアップおよびチューンアラインメントを実施するステップ;
    ロードされた半導体デバイスの自動検査を実施するステップ;
    ダイレベルで結果を再検討するステップ;および
    ダイを分類し、ダイ画像およびすべての欠陥情報をチューンマップに加えるステップ
    を含む、請求項1記載の方法。
  10. チューンマップのダイの知識データベースが十分大きくない場合は新しい半導体デバイスを検査システムにロードし、前記新たにロードされた半導体デバイスの自動検査を実施する、請求項9記載の方法。
  11. 半導体デバイスの自動検査のための検査レシピ生成のためのコンピュータシステムであって:
    検査レシピ生成のための参照データセットを使用し、そして前記参照データセットのダイの画像に関する初期レシピで自動検査を実施するためのコンピュータ;
    少なくとも前記参照データを示す第1ウィンドウと、少なくとも試験データを示す第2ウィンドウと;チューンマップを示す第3ウィンドウと、オーバーキルおよびアンダーキル数に関して、分類された検査結果とダイにおける欠陥のエキスパート分類との比較を可能にする分類表を示す第4ウィンドウとを有する、ダイアログ;
    オーバーキルおよびアンダーキル数の自動生成および表示;ならびに
    前記分類された検査結果と前記ダイにおける欠陥のエキスパート分類との比較の結果が所定の閾値よりも低い場合は、検査レシピパラメータの修正および自動検査の反復
    を含む、コンピュータシステム。
  12. 参照データセットが保存された参照マップまたはコンピュータにアップロードされるチューンマップである、請求項11記載のコンピュータシステム。
  13. 既存の参照マップまたは既存のチューンマップのリファイニング、チューニングおよび修正をコンピュータへのアップロード前に実施する、請求項12記載のコンピュータシステム。
  14. 既存の検査レシピを保存し、コンピュータシステムにアップロードする、請求項11記載のコンピュータシステム。
  15. 既存の初期検査レシピのリファイニング、チューニングおよび修正をコンピュータへのアップロード前に実施する、請求項12記載のコンピュータシステム。
  16. チューンマップが関心対象のダイを含み、ダイ分類がダイアログによりユーザーによって選択可能である、請求項11記載のコンピュータシステム。
  17. 異なる半導体デバイスからのダイがチューンマップに加えられ、そしてダイアログの第3ウィンドウで表示される、請求項16記載のコンピュータシステム。
  18. 第4ウィンドウの分類表が、参照データセットと試験データセットとの比較結果を示し、前記試験データセットが試験マップである、請求項11記載のコンピュータシステム。
  19. 検査システムがコンピュータシステムに接続され、検査システムを使用して、ロードされた半導体デバイスの自動検査を実施する、請求項11記載のコンピュータシステム。
  20. 半導体デバイスの自動検査のための検査レシピ生成のための装置であって:
    少なくとも入射光照明システム;半導体デバイスの表面から光を受容するように配置されたカメラを有する検査システムであって、光がさらなる分析のために電気画像データに変換される、検査システム;
    検査レシピ生成のための参照データセットを使用するため、そして参照データセットのダイの画像に関する初期レシピで自動検査を実施するためのコンピュータ;および
    少なくとも1つのディスプレイであって、第1ウィンドウと第2ウィンドウと第3ウィンドウと第4ウィンドウに細分される、ディスプレイであって;前記第1ウィンドウは少なくとも参照データを示し、前記第2ウィンドウは少なくとも試験データを示し;前記第3ウィンドウはチューンマップを示し、そして前記第4ウィンドウは、自動的に生成・表示されるオーバーキルおよびアンダーキル数に関して、分類された検査結果と欠陥のエキスパート分類の画像との間の比較を可能にする分類表を示す、ディスプレイ
    を含む、装置。
  21. 検出および/または分類が所定の閾値より低い場合に、入力装置が検査レシピパラメータの修正および自動検査の反復を可能にする、請求項20記載の装置。
  22. 参照データセットが保存された参照マップまたはチューンマップであり、これをコンピュータにアップロードし;コンピュータへのアップロード前に、参照マップまたはチューンマップのリファイニング、チューニングおよび修正を実施する、請求項21記載の装置。
  23. 既存の検査レシピを保存し、そしてコンピュータにアップロードし、コンピュータへのアップロードの前に既存の初期検査レシピのリファイニング、チューニングおよび修正を実施する、請求項20記載の装置。
  24. 半導体デバイスの自動検査用の検査レシピ生成のための方法であって、以下のステップ:
    半導体デバイスを検査システム中にロードし、セットアップおよびチューンアラインメントを実施するステップ;
    ロードされた半導体デバイスの自動検査を行うステップ;
    結果をダイレベルで再検討するステップ;
    ダイを分類し、ダイ画像およびすべての欠陥情報をチューンマップに加えるステップ;
    チューンマップを参照マップとしてロードするステップ;
    参照マップのダイの画像に関する初期レシピで自動検査を実施するステップ;
    自動検査から検出された検査結果を分類するステップ;
    前記分類された検査結果とダイにおける欠陥のエキスパート分類とを比較するステップ;
    前記分類された検査結果と前記ダイにおける欠陥のエキスパート分類との比較に基づいてオーバーキルおよびアンダーキル数を自動的に生成するステップ;ならびに
    前記分類された検査結果と前記ダイにおける欠陥のエキスパート分類との比較の結果が所定の閾値より低い場合は、検査レシピパラメータを修正し、自動検査を繰り返し、そして修正されたパラメータを用いて自動検査を再度実施するステップ;ならびに
    知識データベースが十分大きくない場合は新規半導体デバイスを検査システムにロードし、知識データベースを増加させるために、新しくロードされた半導体デバイスの自動検査を再度実施するステップ
    を含む、方法。
  25. チューンマップが関心対象のダイの画像を含み、ダイ分類がユーザーによって選択可能であり、異なる半導体デバイスからのダイの画像がチューンマップに加えられる、請求項24記載の方法。
  26. 分類表が、参照マップと試験マップとの間の比較結果を示す、請求項24記載の方法。
JP2015501018A 2012-03-19 2013-03-13 自動検査半導体デバイスのレシピ生成のための方法、コンピュータシステムおよび装置 Active JP6173423B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261612507P 2012-03-19 2012-03-19
US61/612,507 2012-03-19
PCT/IB2013/051964 WO2013140302A1 (en) 2012-03-19 2013-03-13 Method, computer system and apparatus for recipe generation for automated inspection semiconductor devices

Publications (2)

Publication Number Publication Date
JP2015514311A JP2015514311A (ja) 2015-05-18
JP6173423B2 true JP6173423B2 (ja) 2017-08-02

Family

ID=49221919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015501018A Active JP6173423B2 (ja) 2012-03-19 2013-03-13 自動検査半導体デバイスのレシピ生成のための方法、コンピュータシステムおよび装置

Country Status (9)

Country Link
US (1) US9739720B2 (ja)
EP (1) EP2828882B1 (ja)
JP (1) JP6173423B2 (ja)
KR (1) KR102071735B1 (ja)
CN (1) CN104303264B (ja)
MY (1) MY171987A (ja)
SG (1) SG11201405765XA (ja)
TW (1) TWI594205B (ja)
WO (1) WO2013140302A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595091B2 (en) 2012-04-19 2017-03-14 Applied Materials Israel, Ltd. Defect classification using topographical attributes
US9715723B2 (en) 2012-04-19 2017-07-25 Applied Materials Israel Ltd Optimization of unknown defect rejection for automatic defect classification
US9858658B2 (en) 2012-04-19 2018-01-02 Applied Materials Israel Ltd Defect classification using CAD-based context attributes
US10043264B2 (en) 2012-04-19 2018-08-07 Applied Materials Israel Ltd. Integration of automatic and manual defect classification
US9607233B2 (en) 2012-04-20 2017-03-28 Applied Materials Israel Ltd. Classifier readiness and maintenance in automatic defect classification
US9714905B1 (en) * 2013-06-23 2017-07-25 Kla-Tencor Corp. Wafer inspection recipe setup
US10114368B2 (en) 2013-07-22 2018-10-30 Applied Materials Israel Ltd. Closed-loop automatic defect inspection and classification
KR102336909B1 (ko) * 2014-12-02 2021-12-08 세메스 주식회사 웨이퍼 검사 방법
CN108886007B (zh) * 2016-04-13 2020-03-27 科磊股份有限公司 用于基于电设计意图的缺陷分类的系统及方法
US9911634B2 (en) * 2016-06-27 2018-03-06 Globalfoundries Inc. Self-contained metrology wafer carrier systems
US10931143B2 (en) 2016-08-10 2021-02-23 Globalfoundries U.S. Inc. Rechargeable wafer carrier systems
US10496781B2 (en) * 2016-12-19 2019-12-03 Kla Tencor Corporation Metrology recipe generation using predicted metrology images
US10565702B2 (en) * 2017-01-30 2020-02-18 Dongfang Jingyuan Electron Limited Dynamic updates for the inspection of integrated circuits
US12118726B2 (en) * 2021-01-15 2024-10-15 Kulicke And Soffa Industries, Inc. Intelligent pattern recognition systems for wire bonding and other electronic component packaging equipment, and related methods
CN114399508A (zh) * 2022-03-25 2022-04-26 杭州广立微电子股份有限公司 晶圆数据的处理方法、装置、电子装置和存储介质
US20230314336A1 (en) * 2022-03-31 2023-10-05 Kla Corporation Multi-mode optical inspection
US11922619B2 (en) 2022-03-31 2024-03-05 Kla Corporation Context-based defect inspection
CN116580025B (zh) * 2023-07-12 2024-04-02 宁德时代新能源科技股份有限公司 缺陷过滤方法、装置、计算机设备和存储介质

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335491B1 (ko) 1999-10-13 2002-05-04 윤종용 공정 파라미터 라이브러리를 내장한 웨이퍼 검사장비 및 웨이퍼 검사시의 공정 파라미터 설정방법
US6959251B2 (en) 2002-08-23 2005-10-25 Kla-Tencor Technologies, Corporation Inspection system setup techniques
JP3944439B2 (ja) 2002-09-26 2007-07-11 株式会社日立ハイテクノロジーズ 電子線を用いた検査方法および検査装置
JP4564728B2 (ja) 2003-07-25 2010-10-20 株式会社日立ハイテクノロジーズ 回路パターンの検査装置
US20050075841A1 (en) * 2003-08-05 2005-04-07 Netanel Peles Automated defect classification system and method
US6985220B1 (en) * 2003-08-20 2006-01-10 Kla-Tencor Technologies Corporation Interactive threshold tuning
KR100598096B1 (ko) 2003-12-01 2006-07-07 삼성전자주식회사 패턴 검사 장치 및 검사 방법
JP4746841B2 (ja) 2004-01-23 2011-08-10 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4176041B2 (ja) * 2004-04-14 2008-11-05 オリンパス株式会社 分類装置及び分類方法
US7142992B1 (en) * 2004-09-30 2006-11-28 Kla-Tencor Technologies Corp. Flexible hybrid defect classification for semiconductor manufacturing
JP4413767B2 (ja) 2004-12-17 2010-02-10 株式会社日立ハイテクノロジーズ パターン検査装置
JP4654093B2 (ja) 2005-08-31 2011-03-16 株式会社日立ハイテクノロジーズ 回路パターン検査方法及びその装置
EP1928583A4 (en) 2005-09-01 2010-02-03 Camtek Ltd METHOD AND SYSTEM FOR ESTABLISHING A TEST PROCEDURE
JP2007071678A (ja) * 2005-09-07 2007-03-22 Hitachi High-Technologies Corp 検査システム
JP2007311418A (ja) * 2006-05-16 2007-11-29 Toshiba Corp 検査レシピ作成方法および検査レシピ作成装置
US20090088997A1 (en) * 2007-09-28 2009-04-02 Hitachi High Technologies Corporation Data processing system
JP5104873B2 (ja) * 2007-10-19 2012-12-19 富士通株式会社 半導体集積回路装置の動作周波数決定装置および決定方法ならびに決定プログラム
JP5159373B2 (ja) * 2008-03-06 2013-03-06 オリンパス株式会社 基板検査方法
US8000922B2 (en) 2008-05-29 2011-08-16 Kla-Tencor Corp. Methods and systems for generating information to be used for selecting values for one or more parameters of a detection algorithm
JP2011017609A (ja) 2009-07-09 2011-01-27 Panasonic Corp 欠陥検査装置および欠陥検査方法

Also Published As

Publication number Publication date
WO2013140302A1 (en) 2013-09-26
KR102071735B1 (ko) 2020-01-30
EP2828882A4 (en) 2016-04-06
US9739720B2 (en) 2017-08-22
US20150006103A1 (en) 2015-01-01
EP2828882B1 (en) 2019-09-18
CN104303264B (zh) 2017-06-09
KR20140138994A (ko) 2014-12-04
MY171987A (en) 2019-11-11
TWI594205B (zh) 2017-08-01
TW201351346A (zh) 2013-12-16
EP2828882A1 (en) 2015-01-28
SG11201405765XA (en) 2014-10-30
CN104303264A (zh) 2015-01-21
JP2015514311A (ja) 2015-05-18

Similar Documents

Publication Publication Date Title
JP6173423B2 (ja) 自動検査半導体デバイスのレシピ生成のための方法、コンピュータシステムおよび装置
JP7216822B2 (ja) 画素レベル画像定量のための深層学習式欠陥検出及び分類方式の使用
JP6326465B2 (ja) ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の1つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのための方法
KR101995618B1 (ko) 자동화된 검사 시나리오 생성
JP4750444B2 (ja) 外観検査方法及びその装置
US9601393B2 (en) Selecting one or more parameters for inspection of a wafer
JP5496955B2 (ja) ウェーハについての不均一性の定量化および有意性の図解化のためのユーザインタフェース
KR102330733B1 (ko) 적응형 뉴슨스 필터
JP5134188B2 (ja) 試料上の欠陥を分析する装置
TWI744540B (zh) 用於高效處理窗口探索之混合檢測系統
KR20180037323A (ko) 표본 상의 결함들을 분류하기 위한 컴퓨터-구현 방법 및 시스템
JP2006506816A (ja) 欠陥分析器
KR20190057402A (ko) 검사 관련 알고리즘을 설정하는데 사용되는 트레이닝 세트의 최적화
US20240062356A1 (en) Data-driven prediction and identification of failure modes based on wafer-level analysis and root cause analysis for semiconductor processing
US9714905B1 (en) Wafer inspection recipe setup
KR102621486B1 (ko) 광학 및 전자빔 검사의 결합을 통한 반도체 핫-스팟 및 프로세스-윈도우의 발견
TWI805875B (zh) 使用淺層深度學習的差值濾波器及孔徑選擇之系統與方法
TWI763140B (zh) 缺陷檢測系統及缺陷檢測方法
JP7390851B2 (ja) 欠陥分類装置、欠陥分類プログラム
JP2006515468A (ja) ウェーハについての不均一性の定量化および有意性の図解化のためのユーザインタフェース

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170704

R150 Certificate of patent or registration of utility model

Ref document number: 6173423

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250