CN108886007B - 用于基于电设计意图的缺陷分类的系统及方法 - Google Patents

用于基于电设计意图的缺陷分类的系统及方法 Download PDF

Info

Publication number
CN108886007B
CN108886007B CN201780022980.7A CN201780022980A CN108886007B CN 108886007 B CN108886007 B CN 108886007B CN 201780022980 A CN201780022980 A CN 201780022980A CN 108886007 B CN108886007 B CN 108886007B
Authority
CN
China
Prior art keywords
design
sets
interest
patterns
defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780022980.7A
Other languages
English (en)
Other versions
CN108886007A (zh
Inventor
P·俄珀鲁里
T·杰亚瑞曼
A·梁
S·坎都库里
S·凯卡瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/285,111 external-priority patent/US10209628B2/en
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Priority claimed from PCT/US2017/026220 external-priority patent/WO2017180399A1/en
Publication of CN108886007A publication Critical patent/CN108886007A/zh
Application granted granted Critical
Publication of CN108886007B publication Critical patent/CN108886007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

一种用于基于电设计性质而自动地分类一或多个缺陷的方法包含接收样品的所选区域的一或多个图像；接收与所述样品的所述所选区域相关联的一或多组设计数据；通过比较所述样品的所述所选区域的所述一或多个图像与所述一或多组设计数据而定位所述样品的所述所选区域的所述一或多个图像中的一或多个缺陷；从对应于所述一或多个缺陷的所述一或多组设计数据检索一或多个受关注图案；及基于包含于所述一或多个受关注图案中的一或多个标注电设计性质而分类所述样品的所述所选区域的所述一或多个图像中的所述一或多个缺陷。

Description

用于基于电设计意图的缺陷分类的系统及方法
优先权
本申请案根据35U.S.C.§119(e)要求2016年5月26日申请的标题为“基于电设计意图的缺陷分类方法(METHOD FOR DEFECT CLASSIFICATION BASED ON ELECTRICAL DESIGNINTENT)”且将普拉萨提·阿帕卢锐(Prasanti Uppaluri)、施拉普拉桑达利·吉阿曼(Thirupurasundari Jayaraman)、阿迪斯·亮(Ardis Liang)及斯里坎特·坎度库里(Srikanth Kandukuri)指定为发明人的第62/341,765号美国临时专利申请案的优先权，所述申请案的全部内容以引用的方式并入本文中。
技术领域
本发明大体上涉及晶片检验及检视，且更特定来说涉及在晶片检验及检视期间基于电设计意图而分类缺陷。
背景技术
制造半导体装置(例如逻辑及存储器装置)通常包含使用大量半导体制程处理衬底(例如半导体晶片)以形成半导体装置的各种特征及多个层级。可以布置制造多个半导体装置于单一半导体晶片上且接着多个半导体装置经分成个别半导体装置。
半导体装置可能会在制程期间出现缺陷。在半导体制程期间在各个步骤处执行检验过程以检测样本上的缺陷。检验过程是制造半导体装置(例如集成电路)的重要部分，在半导体装置的尺寸减小时对，检验过程对成功制造可接受半导体装置来说甚至变得更加重要。举例来说，当半导体装置的尺寸减小时，极其需要检测缺陷，因为即使相对较小的缺陷也可能会致使半导体装置中产生非所要偏差。因而，希望提供针对经改进晶片检验及缺陷分类的解决方案以解决制造问题并提供经改进晶片检验能力。
发明内容
根据本发明的一或多个实施例，揭示一种用于基于电设计性质而自动地分类一或多个缺陷的系统。在一个说明性实施例中，所述系统包含成像工具。在另一说明性实施例中，所述系统包含用户接口。在另一说明性实施例中，所述用户接口包含显示器及用户输入装置。在另一说明性实施例中，所述系统包含控制器。在另一说明性实施例中，所述控制器包含经配置以执行存储于存储器中的一组程序指令的一或多个处理器。在另一说明性实施例中，所述程序指令经配置以致使所述一或多个处理器接收样品的所选区域的一或多个图像。在另一说明性实施例中，所述程序指令经配置以致使所述一或多个处理器接收与所述样品的所述所选区域相关联的一或多组设计数据。在另一说明性实施例中，一组设计数据包含一或多个层。在另一说明性实施例中，层包含一或多组形状。在另一说明性实施例中，所述程序指令经配置以致使所述一或多个处理器通过比较所述样品的所述所选区域的所述一或多个图像与所述一或多组设计数据而定位所述样品的所述所选区域的所述一或多个图像中的一或多个缺陷。在另一说明性实施例中，所述程序指令经配置以致使所述一或多个处理器从对应于所述一或多个缺陷的所述一或多组设计数据检索一或多个受关注图案。在另一说明性实施例中，所述一或多个受关注图案包含一或多个标注电设计性质。在另一说明性实施例中，所述受关注图案由一或多个形状表示。在另一说明性实施例中，所述程序指令经配置以致使所述一或多个处理器基于所述一或多个标注电设计性质而分类所述样品的所述所选区域的所述一或多个图像中的所述一或多个缺陷。
根据本发明的一或多个实施例，揭示一种用于用于缺陷分类的使用电设计性质来标注一或多组设计数据的系统。在一个说明性实施例中，所述系统包含用户接口。在另一说明性实施例中，所述用户接口包含显示器及用户输入装置。在另一说明性实施例中，所述系统包含控制器。在另一说明性实施例中，所述控制器包含经配置以执行存储于存储器中的一组程序指令的一或多个处理器。在另一说明性实施例中，所述程序指令经配置以致使所述一或多个处理器接收一或多组设计数据。在另一说明性实施例中，一组设计数据包含一或多个层。在另一说明性实施例中，层包含一或多组形状。在另一说明性实施例中，所述程序指令经配置以致使所述一或多个处理器从所述用户输入装置接收所述一或多组设计数据中的受关注图案的选择。在另一说明性实施例中，所述受关注图案由一或多个形状表示。在另一说明性实施例中，所述程序指令经配置以致使所述一或多个处理器使用与所述所选受关注图案相关联的一或多个电设计性质来标注所述一或多组设计数据中的所述受关注图案。
根据本发明的一或多个实施例，揭示一种用于基于电设计性质而自动地分类一或多个缺陷的方法。在一个说明性实施例中，所述方法可包含(但不限于)接收样品的所选区域的一或多个图像。在另一说明性实施例中，所述方法可包含(但不限于)接收与所述样品的所述所选区域相关联的一或多组设计数据。在另一说明性实施例中，所述一或多组设计数据对应于所述样品的所述所选区域。在另一说明性实施例中，一组设计数据包含一或多个层。在另一说明性实施例中，层包含一或多组形状。在另一说明性实施例中，所述方法可包含(但不限于)通过比较所述样品的所述所选区域的所述一或多个图像与所述一或多组设计数据而定位所述样品的所述所选区域的所述一或多个图像中的一或多个缺陷。在另一说明性实施例中，所述方法可包含(但不限于)从对应于所述一或多个缺陷的所述一或多组设计数据检索一或多个受关注图案。在另一说明性实施例中，所述受关注图案由一或多个形状表示。在另一说明性实施例中，所述一或多个受关注图案包含一或多个标注电设计性质。在另一说明性实施例中，所述方法可包含(但不限于)基于所述一或多个标注电设计性质而分类所述样品的所述所选区域的所述一或多个图像中的所述一或多个缺陷。
根据本发明的一或多个实施例，揭示一种用于用于缺陷分类的使用电设计性质来标注一或多组设计数据的方法。在一个说明性实施例中，所述方法可包含(但不限于)接收一或多组设计数据。在另一说明性实施例中，一组设计数据包含一或多个层。在另一说明性实施例中，层包含一或多组形状。在另一说明性实施例中，所述方法可包含(但不限于)从所述用户输入装置接收所述一或多组设计数据中的受关注图案的选择。在另一说明性实施例中，所述受关注图案由一或多个形状表示。在另一说明性实施例中，所述方法可包含(但不限于)使用与所述所选受关注图案相关联的一或多个电设计性质来标注所述一或多组设计数据中的所述受关注图案。
应理解，前述一般描述及以下详细描述两者皆仅为示范性及阐释性的且并不一定限制本发明。并入本说明书中且构成本说明书的部分的附图说明本发明的主题。描述及图式一起用来说明本发明的原理。
附图说明
所属领域的技术人员可通过参考附图而更好地理解本发明的众多优点，其中：
图1A说明根据本发明的用于晶片检验的系统的框图。
图1B说明根据本发明的包含一或多个层的一组设计数据。
图2说明根据本发明的用于使用用于缺陷分类的一或多个电设计性质来标注一或多组设计数据的方法的过程流程图。
图3说明根据本发明的用于基于电设计性质而自动地分类一或多个缺陷的方法的过程流程图。
具体实施方式
现将详细参考所揭示的主题，所述主题在附图中说明。
大体上参考图1A到3，根据本发明揭示一种用于晶片电设计性质标注及缺陷分类的系统及方法。
本发明的实施例涉及一种用于使用电设计信号来标注设计数据的系统及方法，其中所述电设计性质归因于一或多个缺陷特性且用以确定缺陷对所述电装置或互连的重要性(危害程度)。
为本发明的目的，如本文中所使用的术语“设计”及“设计数据”一般意指集成电路(IC)的物理设计(布局)及通过复杂模拟或简单几何及布尔(Boolean)运算从所述物理设计导出的数据。举例来说，所述物理设计可存储于数据结构(例如图形数据系统(GDS)文件、任何其它标准机器可读文件、所属领域中已知的任何其它合适文件及设计数据库)中。以多种格式提供IC布局数据或芯片设计数据，包含(但不限于)GDSII及OASIS格式。GDSII文件是用于设计布局数据的表示的一类文件中的一者。此类文件的其它实例包含(但不限于)GL1及OASIS文件及专属文件格式(例如，主光罩设计文件(RDF)数据，其为加利福尼亚州米尔皮塔斯市的科磊公司(KLA-Tencor、Milpitas、Calif)(“KT”)所专属)。使用特定芯片的制造、逻辑及电意图编码设计数据。设计数据可为电子设计自动化(EDA)工具的输出。举例来说，从EDA工具输出的设计数据可由分析软件处理且被转换成RDF格式。
本文中应注意，由主光罩检验系统获取的主光罩的图像及/或其衍生物可用作用于设计的“代理”或“若干代理”。此主光罩图像或其衍生物可在使用设计的本文中所描述的任何实施例中用作用于设计布局的替代。所述设计可包含对扎法尔(Zafar)等人的2009年8月4日颁布的第7,570,796号美国专利案及对库尔卡尼(Kulkarni)等人的2010年3月9日颁布的第7,676,077号美国专利案中所描述的任何其它设计数据或设计数据代理，所述两个专利案的全文均以引用的方式并入本文中。另外，所述设计数据可为标准单元库数据、集成布局数据、用于一或多个层的设计数据、所述设计数据的衍生物及全部或部分芯片设计数据。
本文中另外应注意，来自晶片或主光罩的经仿真或所获得图像可用作用于设计的代理。图像分析还可用作用于设计分析的代理。举例来说，可从打印于晶片及/或主光罩上的设计的图像提取设计中的多边形，假设以充分分辨率获取晶片及/或主光罩的图像以使设计的多边形充分成像。
从芯片设计数据提取电意图可基于对用户可用的设计数据的类型而为自动的或手动的。规则驱动EDA工具类(例如布局对照电路图(LVS))可用以从设计数据自动地提取电意图。举例来说，LVS工具需要所有设计层，包含文本层，以及连接规则以自动地提取芯片设计的电意图。在完整组设计层对用户不可用的情况下，可提供用户驱动解决方案。然而，在规则驱动或用户驱动解决方案不可用的情况下，设计数据的电意图不可用以提取。因而，将希望使用设计的电意图来标注设计数据以在晶片检验及检视过程期间提供信息到用户或控制器以供使用。
本发明的额外实施例涉及一种用于接收样品检验图像及将在样品检验图像中发现的缺陷分类的系统及方法。可通过比较缺陷与使用电设计性质来标注的设计数据而分类所述缺陷，其中电设计性质包含缺陷特性及所述缺陷的重要性。缺陷的重要性由其位置定义。重要结构上的缺陷影响所述装置的电完整性。基于缺陷特性及对所述半导体晶片的重要等级而分类缺陷促进在制造之后的缺陷的适当分类，包含电图案的大部分或全部从所述半导体晶片丢失的情况。
为本发明的目的，缺陷可分类为空隙、短路、颗粒、残余、残膜或所属领域中已知的任何其它缺陷。缺陷可分类为干扰(具有低重要性的缺陷)或材料故障(具有高重要性的缺陷)。缺陷的重要性由其位置及在所述位置处的电意图定义。举例来说，在用于更佳可制造性的冗余电结构中的缺陷(其不影响所述装置的电完整性)比在单一电结构(例如材料故障)中的缺陷具较低重要性(例如干扰)。举例来说，在浮动网中或浮动网上的缺陷可能没有电力线或接地线中或电力线或接地线上的缺陷重要。
在其中存在缺陷的一些情况下，晶片可丢失电结构(例如，通路或接触)的全部或大部分。在此情况下，用户可能不具有关于所述电结构的足够信息以仅通过视觉检验正确地确定所述缺陷的影响，因为所述缺陷可定位于无任何形状的空区域中。因此，所述用户可错分类所述缺陷。举例来说，形状的丢失形状或部分可由于在检验下所述层中的形状数据的缺乏而错误地分类为干扰而非材料错误，或反之亦然。此错误分类可导致制造商收入损失，无论是呈干扰芯片的不必要重新打印的形式还是呈具材料故障的据信仅受干扰缺陷影响的芯片的替换及补偿的形式。因而，将希望在检验及检视过程期间在用于比较的设计数据内提供电意图以向检验者提供额外资源来确定缺陷的重要性。
为本发明的目的，术语电意图、电设计意图、电性质、电设计性质及电图案表示同义术语。
图1说明根据本发明的一或多个实施例的用于样品检验的系统100。在一个实施例中，系统100包含成像工具102。在另一实施例中，系统100包含安置于样品台106上的样品104。在另一实施例中，系统100包含控制器110。在另一实施例中，系统100包含用户接口120。
在另一实施例中，成像工具102经配置以检测样品104上的缺陷。举例来说，成像工具102可包含所属领域中已知的任何适当特征化工具，例如(但不限于)检验工具或检视工具。举例来说，成像工具102可包含(但不限于)电子束检验或检视工具(例如，SEM系统)。通过另一实例，成像工具102可包含(但不限于)光学检验工具。举例来说，所述光学检验工具可包含宽带等离子体(BBP)检验工具，包含(但不限于)基于激光维持等离子体(LSP)检验工具。在另一例子中，所述光学检验工具可包含窄带检验工具，例如(但不限于)激光扫描检验工具。另外，在光学检验的情况下，成像工具102可包含(但不限于)亮场成像工具或暗场成像工具。本文中应注意，成像工具102可包含经配置以检测从样品104的表面反射、散射、衍射及/或辐射的照明的任何光学系统。成像工具的实例大体上描述于2006年8月8日颁布的第7,092,082号美国专利案；2003年9月16日颁布的第6,621,570号美国专利案；及1998年9月9日颁布的第5,805,278号美国专利案中，所述专利案的全文各自以引用方式并入本文中。成像工具的实例还大体上描述于2014年4月4日颁布的第8,664,594号美国专利案、2014年4月8日颁布的第8,692,204号美国专利案、2014年4月15日颁布的第8,698,093号美国专利案、2014年5月6日颁布的第8,716,662号美国专利案、2015年4月29日申请的第14/699,781号美国专利申请案、2015年3月24日申请的第14/667,235号美国专利申请案及2014年8月13日申请的第14/459,155号美国专利申请案中，所述文献的全文各自以引用方式并入本文中。
在另一实施例中，尽管未展示，但成像工具102可包含照明源、检测器及用于执行检验的各种光学组件(例如，透镜、分光器等等)。举例来说，成像工具102的照明源可包含所属领域中已知的任何照明源。举例来说，所述照明源可包含(但不限于)宽带带光源或窄带光源。另外，所述照明源可经配置以引导光到安置于样品台106上的样品104的表面(经由各种光学组件)。此外，成像工具102的所述各种光学组件可经配置以将从样品104的所述表面反射及/或散射的光引导到成像工具102的所述检测器。通过另一实例，成像工具102的所述检测器可包含所属领域中已知的任何合适检测器。例如。所述检测器可包含(但不限于)光电倍增管(PMT)、电荷耦合装置(CCD)、延时积分(TDI)摄影机等等。另外，所述检测器的所述输出可通信地耦合到本文中进一步详细描述的控制器110。
在一个实施例中，样品104包含晶片。举例来说，样品104可包含(但不限于)半导体晶片。如贯穿本发明所使用，术语“晶片”一般意指由半导体材料或非半导体材料形成的衬底。举例来说，半导体或半导体材料可包含(但不限于)单晶硅、砷化镓及磷化铟。
在另一实施例中，样品104是基于一或多组设计数据而制造。在另一实施例中，一组设计数据包含一或多组层。举例来说，此类层可包含(但不限于)抗蚀剂、电介质材料、导电材料及半导电材料。所属领域中已知许多不同类型的此类层，且如本文中所使用的术语晶片希望涵盖其上可形成有全部类型的此类层的晶片。通过另一实例，形成于所述晶片上的所述一或多个层可在所述晶片内重复一或多次。此类材料层的形成及处理最终可产生完整装置。许多不同类型的装置可形成于晶片上，且如本文中使用的术语晶片希望涵盖其上制造有所属领域中已知的任何类型的装置的晶片。
在另一实施例中，层包含一或多组形状。举例来说，所述一或多组形状可在所述层内重复一或多次。通过另一实例，一组形状可为规则形状或不规则形状。在另一实施例中，形状是多边形。多边形在检验装置的设计数据时的实施方案大体上描述于2014年12月30日颁布的序列号为8,923,600的美国专利案及2014年2月12日申请的序列号为14/178,866的美国专利申请案中，所述文献的全文各自以引用方式并入本文中。
在另一实施例中，所述一或多组设计数据包含一或多个受关注图案。举例来说，所述一或多个受关注图案可在所述一或多组设计数据内重复一或多次。在另一实施例中，受关注图案可由一或多组形状表示。在另一实施例中，所述受关注图案可为界定于所述一或多组设计数据内的单元。本文中应注意，受关注图案可对应于所述一或多组设计数据的特定电意图。如贯穿本发明所使用，所述一或多组设计数据的电意图包含(但不限于)电力线、接地线、时序线、字线、位线、数据线、逻辑线等等。
图1B说明根据本发明的用于样品104的一组设计数据的一或多个层。在一个实施例中，所述组设计数据包含层130。在另一实施例中，层130包含一或多个多边形。举例来说，层130可具有重复多边形。举例来说，层130可具有一组重复多边形132。另外，层130可具有一组重复多边形134。通过另一实例，层130可具有单一多边形。举例来说，层130可具有单一多边形136。另外，层130可具有单一多边形138。通过另一实例，层130可具有一或多个额外多边形139。在另一实施例中，用户可使用一或多个电性质来标注所述一或多个多边形。在一个实例中，可针对SRAM位单元而使用电设计性质来标注所述一或多个多边形。举例来说，所述用户可将重复多边形132组标注为电压源。另外，所述用户可将重复多边形134组标注为接地。此外，所述用户可将多边形136标注为字线。此外，所述用户可将多边形138标注为位线。
本文中应注意，可使用相同或不同电设计性质来标注一或多个多边形132、134、136、138、139。本文中另外应注意，可使用一或多个电设计性质来标注层130上的额外或替代多边形。例如。一或多个多边形132、134、136、138、139无需使用一或多个电性质标注。通过另一实例，用户可使用一或多个电设计性质来标注图1B中所说明的所述多边形中的任何者。因此，上文描述不应解释为对本发明的限制而是仅为说明。
在另一实施例中，针对样品104的所述组设计数据包含在一或多个额外层上的一或多个额外多边形组。举例来说，针对样品104的所述组设计数据可包含在层上的一组多边形140。通过另一实例，针对样品104的所述组设计数据可包含在层上的一组多边形150。通过另一实例，针对样品104的所述组设计数据可包含在层上的一组多边形160。通过另一实例，针对样品104的所述组设计数据可包含在层上的一组多边形170。
在另一实施例中，多边形140、150、160、170组可在单独层上。然而，本文中应注意，多边形140、150、160、170组中的一或多者可在相同层上。另外，本文中应注意，多边形140、150、160、170组中的一或多者可在层130上，层130包含多边形132、134、136、138、139。因此，上文描述不应解释为对本发明的限制而是仅为说明。
再次参考图1A，在另一实施例中，样品台106可包含所属领域中已知的任何适当机械及/或机器组合件。举例来说，样品台106可经配置以致动样品104到所选位置或定向。举例来说，样品台106可包含或可经机械地耦合到一或多个致动器(例如电动机或伺服系统)，所述致动器经配置以根据所选检验或计量算法而平移或旋转用于定位、聚焦及/或扫描(其若干者在所属领域中已知)的样品104。
在一个实施例中，控制器110包含一或多个处理器112及存储器媒体114。在另一实施例中，一或多组程序指令116存储于存储器媒体114中。在另一实施例中，一或多个处理器112经配置以执行所述组程序指令116以执行贯穿本发明所描述的各个步骤中的一或多者。
在另一实施例中，用户接口120经通信地耦合到控制器110的一或多个处理器112。在另一实施例中，用户接口120包含显示装置122。在另一实施例中，用户接口120包含用户输入124。
在另一实施例中，控制器110经配置以通过可包含有线及/或无线部分的传输媒体而接收及/或获取来自其它系统或子系统的数据或信息(例如，来自成像工具102或来自成像工具102的所述组件中的任何者的一或多组信息或经由用户接口120接收的一或多个用户输入)。在另一实施例中，系统100的控制器110经配置以通过可包含有线及/或无线部分的传输媒体而将数据或信息(例如，本文中所揭示的一或多个过程的所述输出)传输到一或多个系统或子系统(例如，一或多个命令到成像工具102或到成像工具102的所述组件中的任何者或显示于用户接口120上的一或多个输出)。在此方面，所述传输媒体可用作控制器110与系统100的其它子系统之间的数据链路。在另一实施例中，控制器110经配置以经由传输媒体(例如，网络连接)而发送数据到外部系统。
在一个实例中，可使成像工具102的检测器以任何合适方式(例如，通过由图1中所展示的虚线所指示的一或多个传输媒体)耦合到控制器110，使得控制器110可接收由所述检测器产生的所述输出。通过另一实例，如果成像工具102包含一个以上检测器，那么控制器110可如上文所描述而耦合到所述多个检测器。本文中应注意，控制器110可经配置以使用由成像工具102收集并传输的检测数据、利用所属领域中已知的任何方法及/或算法来检测样品104上的一或多个缺陷以检测所述晶片上的缺陷。举例来说，成像工具102可经配置以接受来自包含(但不限于)控制器110的系统100的另一子系统的指令。一旦接收到来自控制器110的所述指令，成像工具102可在所述所提供指令中所识别的样品104的所述位置处执行检验过程(即检验方案)，将所述检验过程的所述结果传输到控制器110。
在一个实施例中，所述组程序指令116经编程以致使所述一或多个处理器使用电设计性质来标注一或多组设计数据。举例来说，所述组程序指令116可经编程以致使所述一或多个处理器接收一或多组设计数据。通过另一实例，所述组程序指令116可经编程以致使所述一或多个处理器接收所述一或多组设计数据中的受关注图案的选择。通过另一实例，所述组程序指令116可经编程以致使所述一或多个处理器使用一或多个电设计性质来标注所述所选受关注图案。通过另一实例，所述组程序指令116可经编程以致使所述一或多个处理器使用所述一或多个电设计性质来标注所述所选受关注图案的一或多个重复。
本文中应注意，控制器110可使用存储于存储器114中的电设计性质或使用用户输入电设计性质来标注具一或多组设计数据的所述受关注图案。本文中另外应注意，控制器110可自动标注受关注图案，或替代地在用户经由用户接口120反馈之后标注所述受关注图案。
在另一实施例中，所述组程序指令116替代地或另外经编程以致使所述一或多个处理器分析来自成像工具102的样品检验结果且分类所述结果内的一或多个缺陷。举例来说，所述组程序指令116可经编程以致使所述一或多个处理器接收样品的所选区域的一或多个图像。通过另一实例，所述组程序指令116可经编程以致使所述一或多个处理器接收与所述样品的所述所选区域相关联的一或多组设计数据。通过另一实例，所述组程序指令116可经编程以致使所述一或多个处理器定位所述样品的所述所选区域的所述一或多个图像中的一或多个缺陷。通过另一实例，所述组程序指令116可经编程以致使所述一或多个处理器从所述一或多组设计数据检索使用电设计性质标注的一或多个对应受关注图案。通过另一实例，所述组程序指令116可经编程以致使所述一或多个处理器基于所述一或多个经标注电设计性质而分类所述样品的所述所选区域的所述一或多个图像中的所述一或多个缺陷。
本文中应注意，控制器110可基于所述一或多组设计数据的所述电设计性质而自动地分类所述缺陷。另外，控制器110可在用户经由用户接口120反馈之后基于所述一或多组设计数据的所述电设计性质而分类所述缺陷。
在一个实施例中，控制器110的一或多个处理器112包含所属领域中已知的任何一或多个处理元件。就此意义来说，一或多个处理器112可包含经配置以执行算法及/或指令的任何微处理器装置。举例来说，一或多个处理器112可由桌上型计算机、主计算机系统、工作站、图像计算机、并行处理器、运载工具车载计算机、手持计算机(例如，平板计算机、智能电话或平板手机)或经配置以执行经配置以操作系统100的程序的其它计算机系统(例如，网络计算机)组成，如贯穿本发明所描述。应意识到，可由单一计算机系统或替代地多计算机系统实行贯穿本发明描述的步骤。一般来说，术语“处理器”可经广义定义以涵盖具有一或多个处理元件的任何装置，其执行来自非暂时性存储器媒体(例如存储器114)的程序指令116。此外，系统100的不同子系统(例如，成像工具102或用户接口120)可包含适于执行贯穿本发明所描述的步骤的至少一部分的处理器或逻辑元件。因此，上文描述不应解释为对本发明的限制而是仅为说明。
在一个实施例中，控制器110的存储器媒体114包含所属领域中已知的适于存储可由相关联的一或多个处理器112执行的程序指令116的任何存储媒体。举例来说，存储器媒体114可包含非暂时性存储器媒体。举例来说，存储器媒体114可包含(但不限于)只读存储器、随机存取存储器、磁性或光学存储器装置(例如磁盘)、磁带、固态磁盘等等。在另一实施例中，本文中应注意，存储器114经配置以提供显示信息到显示装置122及/或本文中所描述的各个步骤的所述输出。另外应注意，存储器114可容置于具一或多个处理器112的常见控制器外壳中。在替代实施例中，可相对于处理器112及控制器110的物理位置远程地定位存储器114。举例来说，控制器110的一或多个处理器112可存取可通过网络(例如，因特网、内部网络等等)存取的远程存储器(例如服务器)。在另一实施例中，存储器媒体114存储程序指令116用于致使一或多个处理器112执行贯穿本发明所描述的各个步骤。
在一个实施例中，显示装置122包含所属领域中已知的任何显示装置。举例来说，所述显示装置可包含(但不限于)液晶显示器(LCD)。通过另一实例，所述显示装置可包含(但不限于)基于有机发光二极管(OLED)的显示器。通过另一实例，所述显示装置可包含(但不限于)CRT显示器。所属领域的技术人员应意识到，多种显示装置可适于实施于本发明中且显示装置的特定选择可取决于多种因素，其包含(但不限于)外观尺寸、成本等等。在一般意义上，能与用户输入装置(例如，触摸屏幕、面板安装接口、键盘、鼠标、轨迹垫等等)集成的任何显示装置适于实施于本发明中。
在一个实施例中，用户输入装置124包含所属领域中已知的任何用户输入装置。举例来说，用户输入装置124可包含(但不限于)键盘、小键盘、触摸屏幕、杠杆、旋钮、滚轮、轨迹球、开关、刻度盘、滑杆、卷杆、滑件、把手、触摸垫、踏板、方向盘、操纵杆、面板输入装置等等。在触摸屏幕接口的情况中，所属领域的技术人员应意识到，大量触摸屏幕接口可适于实施于本发明中。举例来说，显示装置122可与触摸屏幕接口(例如(但不限于)电容性触摸屏幕、电阻性触摸屏幕、基于表面声波的触摸屏幕、基于红外线的触摸屏幕等等)集成。在一般意义上，能与显示装置的显示部分集成的任何触摸屏幕接口适于实施于本发明中。在另一实施例中，用户输入装置124可包含(但不限于)面板安装接口。
可进一步如本文中所描述的那样配置图1中所说明的系统100的实施例。另外，系统100可经配置以执行本文中所描述的方法实施例中的任何者的任何其它步骤。
图2说明描绘用于使用用于缺陷分类的电性质来标注一或多组设计数据的方法200的流程流程图。所述方法还可包含可通过所述输出获取子系统及/或计算机子系统或本文中所描述的系统执行的任何其它步骤。所述步骤可由可根据本文中所描述的实施例中的任何者配置的一或多个计算机系统执行。本文中应注意，方法200的步骤可由系统100全部或部分实施。然而，应意识到，方法200不受限于系统100，因为额外或替代系统级实施例可执行方法200的步骤的全部或部分。
在步骤202中，接收一或多组设计数据。举例来说，所述一或多组设计数据可呈RDF格式。在一个实施例中，一组设计数据包含一或多组层。在另一实施例中，层包含一或多组形状。在另一实施例中，形状是多边形。在另一实施例中，将所述一或多组设计数据显示于用户接口120上。
在步骤204中，接收所述一或多组设计数据中的受关注图案(POI)的选择。在一个实施例中，分析一或多组设计数据内的各个区域。举例来说，可将所述一或多组设计数据显示于用户接口120的显示装置122上。通过另一实例，用户可经由用户接口120的用户输入124而放大及缩小所述一或多组设计数据。在另一实施例中，在所述一或多组设计数据内识别一或多个受关注图案。在另一实施例中，从所述一或多个受关注图案选择特定受关注图案。举例来说，可由所述用户经由用户接口120的用户输入124而选择所述特定受关注图案。通过另一实例，所述特定受关注图案可包含特定宏、受关注单元或任意受关注图案。通过另一实例，所述受关注图案可由一或多个多边形表示。在另一实施例中，将所述所选受关注图案显示于用户接口120上。
在步骤206中，使用一或多个电设计性质来标注所述所选受关注图案。在一个实施例中，用户分析所述所选受关注图案。举例来说，所述用户可放大及缩小所述所选受关注图案以观看其一或多个多边形。在另一实施例中，所述用户选择所述所选受关注图案的所述多边形的部分。在另一实施例中，所述用户选择一或多个电设计性质来对所述所选受关注图案的所述多边形的所述所选部分进行标注。举例来说，可将所述一或多个电设计性质存储于控制器110的存储器114内且将其显示于用户接口120的显示器122上。举例来说，所述经存储一或多个电设计性质可包含用于所属领域中已知的任何芯片设计的所有可能电设计性质。另外，所述经存储一或多个电设计性质可为基于先前用户选择的性质、响应于由所述所选受关注图案的控制器110的识别或特定芯片设计的识别而实施的预编程指令的压缩列表。通过另一实例，可由所述用户经由用户接口120的用户输入124而输入所述一或多个电设计性质。在另一实施例中，将所述一或多个电设计性质显示于用户接口120上。在另一实施例中，将所述标注受关注图案存储于所述一或多组设计数据内。
在任选步骤208中，使用所述一或多个电设计性质来标注所述所选受关注图案的一或多个重复例子。在一个实施例中，图案搜寻功能针对所述先前所选受关注图案的重复例子而分析所述一或多组设计数据。在另一实施例中，所述图案搜寻功能使用所述先前标注一或多个电设计性质来标注所述重复例子。在另一实施例中，将所述所选受关注图案的所述一或多个重复例子显示于用户接口120上。在另一实施例中，将所述所选受关注图案的所述一或多个重复例子的所述一或多个电设计性质显示于用户接口120上。在另一实施例中，将所述受关注图案的所述标注一或多个重复例子存储于所述一或多组设计数据内。在另一实施例中，将所述图案搜寻功能的所述分析结果存储于所述一或多组设计数据内。本文中应注意，如果所述受关注图案是宏或受关注单元，那么可不需要所述图案搜寻，但所述图案搜寻仍可根据需要通过过程200实施。
应注意，可针对所述一或多组设计数据内的额外受关注图案重复过程200的步骤。
另外应注意，可在存储所述所选受关注图案的所述标注电设计性质之前实施所述图案搜寻功能。在此方面，将在使所述标注存储于所述一或多组设计数据内之前标注所述所选受关注图案的所有例子。因此，上文描述不应解释为对本发明的限制而是仅为说明。
标注一或多组设计数据内的所选受关注图案用以提供一或多个电设计性质以便在晶片检验期间确定缺陷的构造时使用。在一个实施例中，所述电设计性质包含缺陷类型特性(即，空隙、短路、紧束等等)、设计次特性(即，电力线、接地线、时序功能、数据功能等等)及对所述设计的重要等级(即，无害、干扰、材料及类似术语；权重标度系统；等等)中的任何者。
图3说明描绘用于基于电设计性质而自动地分类一或多个缺陷的方法300的过程流程图。所述方法还可包含可通过所述输出获取子系统及/或计算机子系统或本文中所描述的系统执行的任何其它步骤。所述步骤可由可根据本文中所描述的实施例中的任何者配置的一或多个计算机系统执行。本文中应注意，方法300的步骤可由系统100全部或部分实施。然而，应意识到，方法300不受限于系统100，因为额外或替代系统级实施例可执行方法300的步骤的全部或部分。
在步骤302中，接收样品的所选区域的一或多个图像。在一个实施例中，所述一或多个图像包含所述样品的所述所选区域的一或多个层的图像。在另一实施例中，所述一或多个图像包含所述样品的所述所选区域的层内的一或多个形状的图像。在另一实施例中，由控制器110从成像工具102接收所述一或多个图像。然而，应注意，可代替地由用户将来自先前晶片检验的所述一或多个结果上传到控制器110。在此方面，可使控制器110通信地耦合到成像工具102或与成像工具102分离。在另一实施例中，使所述样品的所述所选区域的一或多个层的所述一或多个图像显示于用户接口120上。
在步骤304中，接收与所述样品的所述所选区域相关联的一或多组设计数据。举例来说，可从存储器114检索所述一或多组设计数据。通过另一实例，可从用户接收所述一或多组设计数据。在一个实施例中，使用一或多个电设计性质来标注所述一或多组设计数据。在另一实施例中，将所述一或多组设计数据显示于用户接口120上。
在步骤306中，定位所述样品的所述所选区域的所述一或多个图像中的一或多个缺陷。在一个实施例中，控制器110比较所述样品的所述所选区域的所述一或多个图像与所述一或多组设计数据。在另一实施例中，控制器110将来自所述一或多组设计数据的所述一或多个图像之间的差别识别为所述一或多个图像中的缺陷。在另一实施例中，将所述一或多个缺陷显示于用户接口120上。
本文中应注意，所述样品的所述所选区域的所述一或多个图像中的所述缺陷可在不比较所述一或多个图像与所述一或多组设计数据的情况下定位，而是代替地可在步骤306中通过所属领域中已知的任何其它晶片检验及检视过程定位。因此，上文描述不应解释为对本发明的限制而是仅为说明。
在步骤308中，从所述一或多组设计数据检索使用电设计性质标注的一或多个对应受关注图案。为本发明的目的，使用电设计性质标注的对应受关注图案是设计芯片。在另一实施例中，所述一或多个设计芯片由围绕所述样品的所述所选区域的所述一或多个图像中的所述一或多个缺陷的位置的一或多个多边形表示。在另一实施例中，所述一或多个设计芯片具有范围从0.250到10微米的一或多个尺寸。举例来说，所述设计芯片的面积可为0.250×0.250微米。通过另一实例，所述设计芯片的面积可为1×1微米。通过另一实例，所述设计芯片的面积可为10×10微米。本文中应注意，所述设计芯片的形状不可为正方形，但代替地可为所属领域中已知的任何规则或不规则形状。因此，上文描述不应解释为对本发明的限制而是仅为说明。在另一实施例中，将所述一或多个电设计性质显示于用户接口120上。在另一实施例中，所述一或多个设计芯片包含一或多个标注电性质。举例来说，所述标注电性质可包含(但不限于)缺陷类型特性、设计次特性或对所述设计的重要等级。
在步骤310中，基于所述一或多个标注电设计性质而分类所述样品的所述所选区域的所述一或多个图像中的所述一或多个缺陷。举例来说，使用一或多个缺陷类型特性(即，空隙、短路、紧束等等)、设计次特性(即，电力线、接地线、时序功能、数据功能等等)及对所述设计的重要等级(即，无害、干扰、材料及类似术语；权重标度系统；等等)来分类所述一或多个缺陷。
应注意，可针对所述样品的所述所选区域的所述一或多个图像内的额外缺陷及对应受关注图案而重复过程300的步骤。
还应注意，基于缺陷类型特性及设计次特性而分类由晶片检验所致的在所述一或多个图像中找到的一或多个缺陷可通过将抑制产量的缺陷排定优先等级而帮助用户找到缺陷率的根源，从而潜在地减少用于检验所需的时间。在一个实施例中，缺陷的设计次特性使得用户能够将所述缺陷关联到芯片功能性中的特定故障。感知问题的实例包含(但不限于)缺陷位置(例如，电力线或接地线上的缺陷)的电意图、丢失电结构，包含(但不限于)触点或通路，或在重要时钟网上紧束。举例来说，在所选受关注图案是SRAM位单元的情况下，缺陷可经特性化为“空隙”且经次特性化为“SRAM区域中的位线上的空隙”。另外，缺陷可经特性化为“紧束”且经次特性化为“在电重要时钟网上紧束”。此处，设计次特性可帮助用户更快速地使“紧束”缺陷与芯片时序故障关联。
另外应注意，就对设计的重要性来说，所述界定缺陷可最小化产品浪费及对消费者及制造商或零售商两者的潜在损害。举例来说，缺陷可视作材料故障或干扰，取决于芯片的功能如何受影响。在正确地评估缺陷的重要性时，具干扰缺陷的芯片的处理可不同于具有由制造商或零售商导致的材料缺陷的芯片的处理。举例来说，具干扰缺陷的芯片可以较低价格售向期望市场，而非与含有材料缺陷的芯片一起批量报废。
在预期实施例中，控制器110在分类过程300期间需要来自用户的输入。举例来说，所述用户可在显示器122上经由用户输入124而在所述一或多组设计数据与所述样品的所述所选区域的所述一或多个图像之间切换。举例来说，显示器122可在一或多个缺陷的定位期间显示所述样品的所述一或多个图像及一或多组设计数据两者以进行侧到侧比较。另外，显示器122可将所述样品的所述一或多个图像及一或多组设计数据显示于重叠图形窗中。通过另一实例，控制器110可响应于用户企图而将经定位缺陷及具标注电性质数据的对应受关注图案显示于显示器122上。通过另一实例，控制器110可在继续进行分类过程200之前(包含(但不限于)“标注”、“节约”或“继续”企图)在显示缺陷及由一或多个电设计性质标注的对应受关注图案之后需要来自所述用户的输入。因此，上文描述不应解释为对本发明的限制而是仅为说明。
尽管已说明本发明的特定实施例，但应明白，所属领域的技术人员可在不脱离前述揭示内容的范围及精神的情况下做出本发明的各种修改及实施。因此，本发明的范围应仅受附加到此的权利要求书限制。

Claims (40)

1.一种用于基于电设计属性而自动地分类一或多个缺陷的系统，其包括：
成像工具，其经配置以获取样品的所选区域的一或多个图像，其中所述成像工具包括检测器、照明源以及一或多个光学组件；
用户接口，其中所述用户接口包含显示器及用户输入装置；及
控制器，其包含经配置以执行存储于存储器中的一组程序指令的一或多个处理器，其中所述程序指令经配置以致使所述一或多个处理器：
自所述成像工具接收所述样品的所述所选区域的所述一或多个图像；
接收与所述样品的所述所选区域相关联的设计文件，其中所述设计文件包括一或多组设计数据，其中一组设计数据包含一或多个层，其中层包含一或多组形状；
定位所述样品的所述所选区域的所述一或多个图像中的一或多个缺陷；
从所述设计文件检索一或多个受关注图案，其中所述一或多个受关注图案包含围绕所述一或多个缺陷的位置的一或多个形状，其中所述一或多个受关注图案包含一或多个标注电设计属性；且
通过比较所述一或多个缺陷与所述一或多个受关注图案，基于所述一或多个标注电设计属性而自动地分类所述样品的所述所选区域的所述一或多个图像中的所述一或多个缺陷。
2.根据权利要求1所述的用于基于电设计属性而自动地分类一或多个缺陷的系统，其中所述成像工具包含以下中的一或多者：
光学检验工具或SEM检视工具。
3.根据权利要求1所述的用于基于电设计属性而自动地分类一或多个缺陷的系统，其中形状是多边形。
4.根据权利要求1所述的用于基于电设计属性而自动地分类一或多个缺陷的系统，其中所述程序指令进一步经配置以致使所述一或多个处理器：
显示经自动分类的所述一或多个缺陷。
5.根据权利要求1所述的用于基于电设计属性而自动地分类一或多个缺陷的系统，其中所述一或多个受关注图案具有范围从0.250微米到10微米的至少一个尺寸。
6.根据权利要求1所述的用于基于电设计属性而自动地分类一或多个缺陷的系统，其中所述一或多个标注电设计属性包含缺陷类型特性、设计次特性或对所述设计的重要等级中的至少一者。
7.根据权利要求1所述的用于基于电设计属性而自动地分类一或多个缺陷的系统，其中所述程序指令进一步经配置以致使所述一或多个处理器：
生成所述一或多组设计数据；
从所述用户输入装置接收所述一或多组设计数据中的所述一或多个受关注图案的选择；
使用一或多个电设计属性来标注所述一或多组设计数据中的所述一或多个受关注图案；以及
从包括所述一或多个经标注的电设计属性的所述一或多个受关注图案生成所述设计文件。
8.根据权利要求7所述的用于基于电设计属性而自动地分类一或多个缺陷的系统，其中所述程序指令进一步经配置以致使所述一或多个处理器：
实施图案搜寻功能，其中所述图案搜寻功能使用所述一或多个电设计属性来标注所述一或多个受关注图案的一或多个重复。
9.根据权利要求8所述的用于基于电设计属性而自动地分类一或多个缺陷的系统，其中所述程序指令进一步经配置以致使所述一或多个处理器：
存储所述一或多个受关注图案的经标注的一或多个重复。
10.根据权利要求7所述的用于基于电设计属性而自动地分类一或多个缺陷的系统，其中所述程序指令进一步经配置以致使所述一或多个处理器：
将所述一或多组设计数据显示于所述用户接口的所述显示器上。
11.根据权利要求7所述的用于基于电设计属性而自动地分类一或多个缺陷的系统，其中所述程序指令进一步经配置以致使所述一或多个处理器：
显示所述一或多个电设计属性。
12.根据权利要求11所述的用于基于电设计属性而自动地分类一或多个缺陷的系统，其中所述程序指令进一步经配置以致使所述一或多个处理器：
接收所显示的一或多个电设计属性的选择。
13.根据权利要求7所述的用于基于电设计属性而自动地分类一或多个缺陷的系统，其中所述程序指令进一步经配置以致使所述一或多个处理器：
存储经标注的一或多个受关注图案。
14.根据权利要求1所述的用于基于电设计属性而自动地分类一或多个缺陷的系统，进一步包括：
半导体制程工具，其经配置以执行半导体装置生产过程中的一或多个半导体制程，其中所述程序指令进一步经配置以致使所述一或多个处理器：
提供一或多个控制信号以调整所述成像工具或所述半导体制程工具中的至少一者，以改进一或多个半导体装置生产过程的性能。
15.一种用于使用用于缺陷分类的电设计属性来标注一或多组设计数据的系统，其包括：
用户接口，其中所述用户接口包含显示器及用户输入装置；及
控制器，其包含经配置以执行存储于存储器中的一组程序指令的一或多个处理器，其中所述程序指令经配置以致使所述一或多个处理器：
生成一或多组设计数据，其中一组设计数据包含一或多个层，其中层包含一或多组形状；
从所述用户输入装置接收所述一或多组设计数据中的一或多个受关注图案的选择；
使用一或多个电设计属性来标注所述一或多组设计数据中的所述一或多个受关注图案；以及
从包括一或多个经标注的电设计属性的所述一或多个受关注图案生成设计文件，其中包括所述一或多个经标注的电设计属性的所述一或多个受关注图案可用来自动地分类样品的所选区域的一或多个图像中的一或多个缺陷，其中所述一或多个图像能由包括检测器、照明源以及一或多个光学组件的成像工具获取。
16.根据权利要求15所述的用于标注一或多组设计数据的系统，其中所述程序指令进一步经配置以致使所述一或多个处理器：
实施图案搜寻功能，其中所述图案搜寻功能使用所述一或多个电设计属性来标注所述一或多个受关注图案的一或多个重复。
17.根据权利要求16所述的用于标注一或多组设计数据的系统，其中所述程序指令进一步经配置以致使所述一或多个处理器：存储所述一或多个受关注图案的经标注的一或多个重复。
18.根据权利要求15所述的用于标注一或多组设计数据的系统，其中所述程序指令进一步经配置以致使所述一或多个处理器：
将所述一或多组设计数据显示于所述用户接口的所述显示器上。
19.根据权利要求15所述的用于标注一或多组设计数据的系统，其中所述程序指令进一步经配置以致使所述一或多个处理器：
显示所述一或多个电设计属性。
20.根据权利要求19所述的用于标注一或多组设计数据的系统，其中所述程序指令进一步经配置以致使所述一或多个处理器：
接收所显示的一或多个电设计属性的选择。
21.根据权利要求19所述的用于标注一或多组设计数据的系统，其中所显示的一或多个电设计属性存储于存储器中。
22.根据权利要求19所述的用于标注一或多组设计数据的系统，其中所显示的一或多个电设计属性是从用户接收的。
23.根据权利要求15所述的用于标注一或多组设计数据的系统，其中所述一或多个电设计属性包含缺陷类型特性、设计次特性或对所述设计的重要等级中的至少一者。
24.根据权利要求15所述的用于标注一或多组设计数据的系统，其中所述程序指令进一步经配置以致使所述一或多个处理器：
存储经标注的一或多个受关注图案。
25.一种用于基于电设计属性而自动地分类一或多个缺陷的方法，其包括：
从成像工具接收样品的所选区域的一或多个图像，其中所述成像工具经配置以获取所述样品的所选区域的一或多个图像，其中所述成像工具包括检测器、照明源以及一或多个光学组件；
接收与所述样品的所述所选区域相关联的设计文件，其中所述设计文件包括一或多组设计数据，其中一组设计数据包含一或多个层，其中层包含一或多组形状；
定位所述样品的所述所选区域的所述一或多个图像中的一或多个缺陷；
从所述设计文件检索一或多个受关注图案，其中所述一或多个受关注图案包括围绕所述一或多个缺陷的位置的一或多个形状，其中所述一或多个受关注图案包含一或多个标注电设计属性；且
通过比较所述一或多个缺陷与所述一或多个受关注图案，基于所述一或多个经标注的电设计属性而自动地分类所述样品的所述所选区域的所述一或多个图像中的所述一或多个缺陷。
26.根据权利要求25所述的用于基于电设计属性而自动地分类一或多个缺陷的方法，其进一步包括：
显示经自动分类的所述一或多个缺陷。
27.根据权利要求25所述的用于自动地分类一或多个缺陷的方法，其进一步包括：
生成所述一或多组设计数据；
从用户输入装置接收所述一或多组设计数据中的所述一或多个受关注图案的选择；
使用一或多个电设计属性来标注所述一或多组设计数据中的所述一或多个受关注图案；以及
从包括所述一或多个经标注的电设计属性的所述一或多个受关注图案生成所述设计文件。
28.根据权利要求27所述的用于自动地分类一或多个缺陷的方法，其进一步包括：
实施图案搜寻功能，其中所述图案搜寻功能使用所述一或多个电设计属性来标注所述一或多个受关注图案的一或多个重复。
29.根据权利要求28所述的用于自动地分类一或多个缺陷的方法，其进一步包括：
存储所述一或多个受关注图案的经标注的一或多个重复。
30.根据权利要求27所述的用于自动地分类一或多个缺陷的方法，其进一步包括：
将所述一或多组设计数据显示于用户接口的显示器上。
31.根据权利要求27所述的用于自动地分类一或多个缺陷的方法，其进一步包括：
显示所述一或多个电设计属性。
32.根据权利要求31所述的用于自动地分类一或多个缺陷的方法，其进一步包括：
接收所显示的一或多个电设计属性的选择。
33.根据权利要求27所述的用于自动地分类一或多个缺陷的方法，其进一步包括：
存储经标注的所述一或多个受关注图案。
34.一种用于使用用于缺陷分类的电设计属性来标注一或多组设计数据的方法，其包括：
生成一或多组设计数据，其中一组设计数据包含一或多个层，其中层包含一或多组形状；
从用户输入装置接收所述一或多组设计数据中的一或多个受关注图案的选择；及
使用一或多个电设计属性来标注所述一或多组设计数据中的所述一或多个受关注图案；以及
从包括一或多个经标注的电设计属性的所述一或多个受关注图案生成设计文件，其中包括所述一或多个经标注的电设计属性的所述一或多个受关注图案可用来自动地分类样品的所选区域的一或多个图像中的一或多个缺陷，其中所述一或多个图像能由包括检测器、照明源以及一或多个光学组件的成像工具获取。
35.根据权利要求34所述的用于使用电设计属性来标注一或多组设计数据的方法，其包括：
实施图案搜寻功能，其中所述图案搜寻功能使用所述一或多个电设计属性来标注所述一或多个受关注图案的一或多个重复。
36.根据权利要求35所述的用于使用电设计属性来标注一或多组设计数据的方法，其包括：
存储所述一或多个受关注图案的经标注的一或多个重复。
37.根据权利要求34所述的用于标注一或多组设计数据的方法，其进一步包括：
将所述一或多组设计数据显示于用户接口的显示器上。
38.根据权利要求34所述的用于标注一或多组设计数据的方法，其进一步包括：
显示与所选的受关注图案相关联的所述一或多个电设计属性。
39.根据权利要求38所述的用于标注一或多组设计数据的方法，其进一步包括：
接收所显示的一或多个电设计属性的选择。
40.根据权利要求34所述的用于标注一或多组设计数据的方法，其进一步包括：
存储经标注的一或多个受关注图案。
CN201780022980.7A 2016-04-13 2017-04-05 用于基于电设计意图的缺陷分类的系统及方法 Active CN108886007B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
IN201641012993 2016-04-13
IN201641012993 2016-04-13
US201662341765P 2016-05-26 2016-05-26
US62/341,765 2016-05-26
US15/285,111 2016-10-04
US15/285,111 US10209628B2 (en) 2016-05-26 2016-10-04 System and method for defect classification based on electrical design intent
PCT/US2017/026220 WO2017180399A1 (en) 2016-04-13 2017-04-05 System and method for defect classification based on electrical design intent

Publications (2)

Publication Number Publication Date
CN108886007A CN108886007A (zh) 2018-11-23
CN108886007B true CN108886007B (zh) 2020-03-27

Family

ID=61021419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780022980.7A Active CN108886007B (zh) 2016-04-13 2017-04-05 用于基于电设计意图的缺陷分类的系统及方法

Country Status (3)

Country Link
KR (1) KR102179989B1 (zh)
CN (1) CN108886007B (zh)
TW (1) TWI725165B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10970834B2 (en) * 2018-01-05 2021-04-06 Kla-Tencor Corporation Defect discovery using electron beam inspection and deep learning with real-time intelligence to reduce nuisance

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101120329A (zh) * 2004-10-12 2008-02-06 恪纳腾技术公司 用于分类样品上的缺陷的计算机实现的方法和系统
CN102089616A (zh) * 2008-06-03 2011-06-08 焕·J·郑 干涉缺陷检测和分类
CN103502801A (zh) * 2011-04-20 2014-01-08 株式会社日立高新技术 缺陷分类方法以及缺陷分类系统
CN104024838A (zh) * 2011-12-28 2014-09-03 株式会社日立高新技术 Gui、分类装置、分类方法、程序以及存储分类程序的存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621570B1 (en) * 1999-03-04 2003-09-16 Inspex Incorporated Method and apparatus for inspecting a patterned semiconductor wafer
JP2001168160A (ja) * 1999-12-07 2001-06-22 Sony Corp 半導体ウェハの検査システム
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8079005B2 (en) 2008-09-30 2011-12-13 Cadence Design Systems, Inc. Method and system for performing pattern classification of patterns in integrated circuit designs
KR102071735B1 (ko) * 2012-03-19 2020-01-30 케이엘에이 코포레이션 반도체 소자의 자동화 검사용 레시피 생성을 위한 방법, 컴퓨터 시스템 및 장치
US10043264B2 (en) * 2012-04-19 2018-08-07 Applied Materials Israel Ltd. Integration of automatic and manual defect classification
US10114368B2 (en) * 2013-07-22 2018-10-30 Applied Materials Israel Ltd. Closed-loop automatic defect inspection and classification
US9293298B2 (en) * 2013-12-23 2016-03-22 Kla-Tencor Corp. Defect discovery and inspection sensitivity optimization using automated classification of corresponding electron beam images

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101120329A (zh) * 2004-10-12 2008-02-06 恪纳腾技术公司 用于分类样品上的缺陷的计算机实现的方法和系统
CN102089616A (zh) * 2008-06-03 2011-06-08 焕·J·郑 干涉缺陷检测和分类
CN103502801A (zh) * 2011-04-20 2014-01-08 株式会社日立高新技术 缺陷分类方法以及缺陷分类系统
CN104024838A (zh) * 2011-12-28 2014-09-03 株式会社日立高新技术 Gui、分类装置、分类方法、程序以及存储分类程序的存储介质

Also Published As

Publication number Publication date
KR20180125173A (ko) 2018-11-22
CN108886007A (zh) 2018-11-23
TW201737384A (zh) 2017-10-16
TWI725165B (zh) 2021-04-21
KR102179989B1 (ko) 2020-11-17

Similar Documents

Publication Publication Date Title
KR102351672B1 (ko) 설계 기반 소자 위험성 평가
KR101285967B1 (ko) 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및시스템
US8194968B2 (en) Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US7904845B2 (en) Determining locations on a wafer to be reviewed during defect review
JP2010529683A (ja) 設計データ領域での検査データの位置を決める方法と装置
US9689923B2 (en) Adaptive electrical testing of wafers
US11410291B2 (en) System and method for generation of wafer inspection critical areas
US10209628B2 (en) System and method for defect classification based on electrical design intent
CN108780051B (zh) 用于界定设计数据的重复结构中的关注区域的系统及方法
CN108886007B (zh) 用于基于电设计意图的缺陷分类的系统及方法
WO2017180399A1 (en) System and method for defect classification based on electrical design intent

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant