TWI725165B - 用於基於電設計意圖之缺陷分類之系統及方法 - Google Patents

用於基於電設計意圖之缺陷分類之系統及方法 Download PDF

Info

Publication number
TWI725165B
TWI725165B TW106112295A TW106112295A TWI725165B TW I725165 B TWI725165 B TW I725165B TW 106112295 A TW106112295 A TW 106112295A TW 106112295 A TW106112295 A TW 106112295A TW I725165 B TWI725165 B TW I725165B
Authority
TW
Taiwan
Prior art keywords
sets
design
interest
electrical
patterns
Prior art date
Application number
TW106112295A
Other languages
English (en)
Other versions
TW201737384A (zh
Inventor
普拉山堤 俄帕魯里
席如普瑞桑德瑞 傑亞瑞曼
辰 梁
史立坎斯 坎都庫里
薩賈爾 凱卡爾
Original Assignee
美商克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/285,111 external-priority patent/US10209628B2/en
Application filed by 美商克萊譚克公司 filed Critical 美商克萊譚克公司
Publication of TW201737384A publication Critical patent/TW201737384A/zh
Application granted granted Critical
Publication of TWI725165B publication Critical patent/TWI725165B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

一種用於基於電設計性質而自動地分類一或多個缺陷之方法包含接收一樣品之一所選區域之一或多個影像；接收與該樣品之該所選區域相關聯之一或多組設計資料；藉由比較該樣品之該所選區域之該一或多個影像與該一或多組設計資料而定位該樣品之該所選區域之該一或多個影像中的一或多個缺陷；自對應於該一或多個缺陷之該一或多組設計資料擷取一或多個受關注圖案；及基於包含於該一或多個受關注圖案中之一或多個標註電設計性質而分類該樣品之該所選區域之該一或多個影像中的該一或多個缺陷。

Description

用於基於電設計意圖之缺陷分類之系統及方法
本發明大體上係關於晶圓檢測及檢視，且更特定言之係關於在晶圓檢測及檢視期間基於電設計意圖而分類缺陷。
製造半導體裝置(諸如邏輯及記憶體裝置)通常包含使用大量半導體製程處理一基板(諸如一半導體晶圓)以形成半導體裝置之各種特徵及多個層級。可以一配置製造多個半導體裝置於一單一半導體晶圓上且接著多個半導體裝置經分成個別半導體裝置。
半導體裝置可在製程期間發展出缺陷。在一半導體製程期間在各個步驟處執行檢測製程以偵測一樣本上之缺陷。檢測製程係製造半導體裝置(諸如積體電路)之一重要部分，其當半導體裝置之尺寸減小時對成功製造可接受半導體裝置而言甚至變得更加重要。例如，當半導體裝置之尺寸減小時，高度希望缺陷之偵測，因為甚至相對較小缺陷可致使半導體裝置中之非所要偏差。因而，將希望提供針對經改良晶圓檢測及缺陷分類之一解決方案以解決製造問題並提供經改良晶圓檢測能力。
根據本發明之一或多個實施例，揭示一種用於基於電設計性質而自 動地分類一或多個缺陷之系統。在一個說明性實施例中，該系統包含一成像工具。在另一說明性實施例中，該系統包含一使用者介面。在另一說明性實施例中，該使用者介面包含一顯示器及一使用者輸入裝置。在另一說明性實施例中，該系統包含一控制器。在另一說明性實施例中，該控制器包含經組態以執行儲存於記憶體中之一組程式指令的一或多個處理器。在另一說明性實施例中，該等程式指令經組態以致使該一或多個處理器接收一樣品之一所選區域之一或多個影像。在另一說明性實施例中，該等程式指令經組態以致使該一或多個處理器接收與該樣品之該所選區域相關聯之一或多組設計資料。在另一說明性實施例中，一組設計資料包含一或多個層。在另一說明性實施例中，一層包含一或多組形狀。在另一說明性實施例中，該等程式指令經組態以致使該一或多個處理器藉由比較該樣品之該所選區域之該一或多個影像與該一或多組設計資料而定位該樣品之該所選區域之該一或多個影像中的一或多個缺陷。在另一說明性實施例中，該等程式指令經組態以致使該一或多個處理器自對應於該一或多個缺陷之該一或多組設計資料擷取一或多個受關注圖案。在另一說明性實施例中，該一或多個受關注圖案包含一或多個標註電設計性質。在另一說明性實施例中，該受關注圖案由一或多個形狀表示。在另一說明性實施例中，該等程式指令經組態以致使該一或多個處理器基於該一或多個標註電設計性質而分類該樣品之該所選區域之該一或多個影像中的該一或多個缺陷。
根據本發明之一或多個實施例，揭示一種用於用於缺陷分類之使用電設計性質來標註一或多組設計資料的系統。在一個說明性實施例中，該系統包含一使用者介面。在另一說明性實施例中，該使用者介面包含一顯示器及一使用者輸入裝置。在另一說明性實施例中，該系統包含一控制 器。在另一說明性實施例中，該控制器包含經組態以執行儲存於記憶體中之一組程式指令的一或多個處理器。在另一說明性實施例中，該等程式指令經組態以致使該一或多個處理器接收一或多組設計資料。在另一說明性實施例中，一組設計資料包含一或多個層。在另一說明性實施例中，一層包含一或多組形狀。在另一說明性實施例中，該等程式指令經組態以致使該一或多個處理器自該使用者輸入裝置接收該一或多組設計資料中之一受關注圖案之一選擇。在另一說明性實施例中，該受關注圖案由一或多個形狀表示。在另一說明性實施例中，該等程式指令經組態以致使該一或多個處理器使用與該所選受關注圖案相關聯之一或多個電設計性質來標註該一或多組設計資料中之該受關注圖案。
根據本發明之一或多個實施例，揭示一種用於基於電設計性質而自動地分類一或多個缺陷之方法。在一個說明性實施例中，該方法可包含(但不限於)接收一樣品之一所選區域之一或多個影像。在另一說明性實施例中，該方法可包含(但不限於)接收與該樣品之該所選區域相關聯之一或多組設計資料。在另一說明性實施例中，該一或多組設計資料對應於該樣品之該所選區域。在另一說明性實施例中，一組設計資料包含一或多個層。在另一說明性實施例中，一層包含一或多組形狀。在另一說明性實施例中，該方法可包含(但不限於)藉由比較該樣品之該所選區域之該一或多個影像與該一或多組設計資料而定位該樣品之該所選區域之該一或多個影像中的一或多個缺陷。在另一說明性實施例中，該方法可包含(但不限於)自對應於該一或多個缺陷之該一或多組設計資料擷取一或多個受關注圖案。在另一說明性實施例中，該受關注圖案由一或多個形狀表示。在另一說明性實施例中，該一或多個受關注圖案包含一或多個標註電設計性質。 在另一說明性實施例中，該方法可包含(但不限於)基於該一或多個標註電設計性質而分類該樣品之該所選區域之該一或多個影像中的該一或多個缺陷。
根據本發明之一或多個實施例，揭示一種用於用於缺陷分類之使用電設計性質來標註一或多組設計資料的方法。在一個說明性實施例中，該方法可包含(但不限於)接收一或多組設計資料。在另一說明性實施例中，一組設計資料包含一或多個層。在另一說明性實施例中，一層包含一或多組形狀。在另一說明性實施例中，該方法可包含(但不限於)自該使用者輸入裝置接收該一或多組設計資料中之一受關注圖案之一選擇。在另一說明性實施例中，該受關注圖案由一或多個形狀表示。在另一說明性實施例中，該方法可包含(但不限於)使用與該所選受關注圖案相關聯之一或多個電設計性質來標註該一或多組設計資料中之該受關注圖案。
應理解，前述[發明內容]及以下[實施方式]兩者皆僅為例示性及闡釋性的且並不一定限制本發明。併入本說明書中且構成本說明書之一部分之隨附圖式繪示本發明之標的。描述及圖式一起用來說明本發明之原理。
100:系統
102:成像工具
104:樣品
106:樣品台
110:控制器
112:處理器
114:記憶體媒體
116:程式指令
120:使用者介面
122:顯示裝置
124:使用者輸入
130:層
132:多邊形
134:多邊形
136:多邊形
138:多邊形
139:多邊形
140:多邊形
150:多邊形
160:多邊形
170:多邊形
200:方法
202:步驟
204:步驟
206:步驟
208:步驟
300:方法
302:步驟
304:步驟
306:步驟
308:步驟
310:步驟
熟習技術者可藉由參考附圖而更佳地理解本發明之諸多優點，其中：圖1A繪示根據本發明之用於晶圓檢測之一系統之一方塊圖。
圖1B繪示根據本發明之包含一或多個層之一組設計資料。
圖2繪示根據本發明之用於用於缺陷分類之使用一或多個電設計性質來標註一或多組設計資料的一方法之一製程流程圖。
圖3繪示根據本發明之用於基於電設計性質而自動地分類一或多個缺 陷之一方法之一製程流程圖。
本申請案根據35 U.S.C.§ 119(e)主張2016年5月26日申請之題為METHOD FOR DEFECT CLASSIFICATION BASED ON ELECTRICAL DESIGN INTENT之名為Prasanti Uppaluri、Thirupurasundari Jayaraman、Ardis Liang及Srikanth Kandukuri作為發明者之美國臨時專利申請案第62/341,765號之優先權，該案之全部內容以引用的方式併入本文中。
現將詳細參考所揭示之標的物，該標的物在隨附圖式中經繪示。
大體上參考圖1A至圖3，根據本發明揭示一種用於晶圓電設計性質標註及缺陷分類之系統及方法。
本發明之實施例係關於一種用於使用電設計信號來標註設計資料的系統及方法，其中該等電設計性質歸因於一或多個缺陷特性且用以判定一缺陷對該等電裝置或互連之重要性(危害程度)。
為本發明之目的，如本文中所使用之術語「設計」及「設計資料」一般意指一積體電路(IC)之實體設計(佈局)及透過複雜模擬或簡單幾何及布林(Boolean)運算自該實體設計導出之資料。例如，該實體設計可經儲存於一資料結構(諸如一圖形資料系統(GDS)檔案、任何其他標準機械可讀檔案、本技術中已知之任何其他合適檔案及一設計資料庫)中。以多種格式提供IC佈局資料或晶片設計資料，包含(但不限於)GDSII及OASIS格式。一GDSII檔案係用於設計佈局資料之表示之一類檔案之一者。此等檔案之其他實例包含(但不限於)GL1及OASIS檔案及專屬檔案格式(諸如，主光罩設計檔案(RDF)資料，其為KLA-Tencor、Milpitas、Calif (「KT」)所專屬)。使用特定晶片之製造、邏輯及電意圖編碼設計資料。設計資料可為電子設計自動化(EDA)工具之一輸出。例如，自EDA工具輸出之設計資料可由分析軟體處理且被轉換成RDF格式。
本文中應注意，由一主光罩檢測系統獲取之一主光罩之一影像及/或其衍生物可用作用於設計之一「代理」或「若干代理」。此一主光罩影像或其之一衍生物可在使用一設計之本文中所描述之任何實施例中用作用於設計佈局的一替代。該設計可包含對Zafar等人之2009年8月4日頒佈之美國專利案第7,570,796號及對Kulkarni等人之2010年3月9日頒佈之美國專利案第7,676,077號中所描述之任何其他設計資料或設計資料代理，該等案兩者之全文以引用的方式併入本文中。另外，該設計資料可為標準單元庫資料、整合佈局資料、用於一或多個層之設計資料、該設計資料之衍生物及全部或部分晶片設計資料。
本文中進一步應注意，來自一晶圓或主光罩之經模擬或所獲得影像可用作用於設計之一代理。影像分析亦可用作用於設計分析之一代理。例如，可自列印於一晶圓及/或主光罩上之一設計之一影像提取設計中之多邊形，假設以充分解析度獲取晶圓及/或主光罩之影像以使設計之多邊形充分成像。
自晶片設計資料之電意圖之提取可基於對一使用者可用之設計資料之類型而為自動的或手動的。一規則驅動EDA工具類(諸如佈局對照電路圖(LVS))可用以自設計資料自動地提取電意圖。例如，LVS工具需要所有設計層，包含文本層，以及連接規則以自動地提取晶片設計之電意圖。在一完整組設計層對使用者不可用的情況下，可提供一使用者驅動解決方案。然而，在一規則驅動或使用者驅動不可用的情況下，設計資料之電意 圖不可用以提取。因而，將希望使用設計之電意圖來標註設計資料以在晶圓檢測及檢視製程期間提供資訊至一使用者或一控制器用於使用。
本發明之進一步實施例係關於一種用於接收樣品檢測影像及將在樣品檢測影像中發現之缺陷分類的系統及方法。可藉由比較一缺陷與使用電設計性質來標註之設計資料而分類該缺陷，其中電設計性質包含缺陷特性及該缺陷之重要性。一缺陷之重要性由其位置定義。重要結構上之缺陷影響該裝置之電完整性。基於缺陷特性及對該半導體晶圓之重要等級而分類缺陷促進在製造之後的缺陷之適當分類，包含一電圖案之大部分或全部自該半導體晶圓丟失的情況。
為本發明之目的，一缺陷可經分類為一空隙、短路、顆粒、殘餘、殘膜或本技術中已知之任何其他缺陷。缺陷可經分類為干擾(具有低重要性之缺陷)或材料故障(具有高重要性之缺陷)。一缺陷之重要性由其位置及在該位置處之電意圖定義。例如，在經設置用於更佳可製造性之冗餘電結構中之缺陷(其等不影響該裝置之電完整性)比在一單一電結構(例如材料故障)中之缺陷具較低重要性(例如干擾)。例如，在一浮動網中或其上之一缺陷可比一電力線或接地線中或其上之一缺陷較不重要。
在其中一缺陷係存在的一些情況下，一晶圓可丟失一電結構(例如，一通路或一接觸)之全部或一大部分。在此情況下，一使用者可能不具有關於該電結構之足夠資訊以僅通過視覺檢測正確地判定該缺陷之影響，因為該缺陷可經定位於無任何形狀之一空區域中。因此，該使用者可錯分類該缺陷。例如，一形狀之一丟失形狀或部分可由於在檢測下該層中之形狀資料之缺乏而經錯誤地分類為一干擾而非一材料錯誤，或反之亦然。此錯誤分類可導致製造商收入損失，呈干擾晶片之不必要重新列印之形式或具 材料故障之據信僅受干擾缺陷影響的晶片之替換及補償。因而，將希望在檢測及檢視製程期間在設計資料內提供用於比較之電意圖以為判定一缺陷之重要性為檢測者提供具一額外資源。
為本發明之目的，術語電意圖、電設計意圖、電性質、電設計性質及電圖案表示同義術語。
圖1繪示根據本發明之一或多個實施例之用於樣品檢測之一系統100。在一個實施例中，系統100包含一成像工具102。在另一實施例中，系統100包含經安置於一樣品台106上之一樣品104。在另一實施例中，系統100包含一控制器110。在另一實施例中，系統100包含一使用者介面120。
在另一實施例中，成像工具102經組態以偵測樣品104上之缺陷。例如，成像工具102可包含本技術中已知之任何適當特徵化工具，諸如(但不限於)一檢測工具或檢視工具。例如，成像工具102可包含(但不限於)一電子束檢測或檢視工具(例如，SEM系統)。藉由另一實例，成像工具102可包含(但不限於)一光學檢測工具。例如，該光學檢測工具可包含一寬頻帶電漿(BBP)檢測工具，包含(但不限於)一基於雷射維持電漿(LSP)檢測工具。在另一例項中，該光學檢測工具可包含一窄頻帶檢測工具，諸如(但不限於)一雷射掃描檢測工具。另外，在光學檢測的情況下，成像工具102可包含(但不限於)一亮場成像工具或一暗場成像工具。本文中應注意，成像工具102可包含經組態以偵測自一樣品104之一表面反射、散射、衍射及/或輻射之照明的任何光學系統。成像工具之實例大體上描述於2006年8月8日頒佈之美國專利案第7,092,082號；2003年9月16日頒佈之美國專利案第6,621,570號；及1998年9月9日頒佈之美國專利案第5,805,278號中， 該等案之全文各以引用方式併入本文中。成像工具之實例亦大體上描述於2014年4月4日頒佈之美國專利案第8,664,594號、2014年4月8日頒佈之美國專利案第8,692,204號、2014年4月15日頒佈之美國專利案第8,698,093號、2014年5月6日頒佈之美國專利案第8,716,662號、2015年4月29日申請之美國專利申請案第14/699,781號、2015年3月24日申請之美國專利申請案第14/667,235號及2014年8月13日申請之美國專利申請案第14/459,155號中，該等案之全文各以引用方式併入本文中。
在另一實施例中，儘管未展示，然成像工具102可包含一照明源、一偵測器及用於執行檢測之各種光學組件(例如，透鏡、分光器及類似者)。例如，成像工具102之照明源可包含本技術中已知之任何照明源。例如，該照明源可包含(但不限於)一寬頻帶光源或一窄頻帶光源。另外，該照明源可經組態以引導光至經安置於樣品台106上之樣品104之表面(經由各種光學組件)。進一步言之，成像工具102之該等各種光學組件可經組態以將自樣品104之該表面反射及/或散射之光引導至成像工具102之該偵測器。藉由另一實例，成像工具102之該偵測器可包含本技術中已知之任何合適偵測器。例如。該偵測器可包含(但不限於)一光電倍增管(PMT)、電荷耦合裝置(CCD)、延時積分(TDI)攝影機及類似者。另外，該偵測器之該輸出可經通信地耦合至本文中進一步詳細描述之一控制器110。
在一個實施例中，樣品104包含一晶圓。例如，樣品104可包含(但不限於)一半導體晶圓。如整份本發明所使用，術語「晶圓」一般意指由半導體材料或非半導體材料形成之基板。例如，一半導體或半導體材料可包含(但不限於)單晶矽、砷化鎵及磷化銦。
在另一實施例中，樣品104係基於一或多組設計資料而製造。在另一 實施例中，一組設計資料包含一或多組層。例如，此等層可包含(但不限於)一抗蝕劑、一介電材料、一導電材料及一半導電材料。本技術中已知許多不同類型之此等層，且如本文中所使用之術語晶圓意欲涵蓋其上可形成有全部類型之此等層之一晶圓。藉由另一實例，經形成於該晶圓上之該一或多個層可在該晶圓內重複一或多次。此等材料層之形成及處理最終可導致完成裝置。許多不同類型的裝置可形成於一晶圓上，且如本文中使用之術語晶圓意欲涵蓋其上製造本技術中已知之任何類型的裝置之一晶圓。
在另一實施例中，一層包含一或多組形狀。例如，該一或多組形狀可在該層內重複一或多次。藉由另一實例，一組形狀可為規則形狀或不規則形狀。在另一實施例中，一形狀係一多邊形。多邊形在檢測一裝置之設計資料時的實施方案大體上描述於2014年12月30日頒佈之美國專利案第8,923,600號及2014年2月12日美國專利申請案第14/178,866號中，該等案之全文各以引用方式併入本文中。
在另一實施例中，該一或多組設計資料包含一或多個受關注圖案。例如，該一或多個受關注圖案可在該一或多組設計資料內重複一或多次。在另一實施例中，一受關注圖案可由一或多組形狀表示。在另一實施例中，該受關注圖案可為經界定於該一或多組設計資料內之一單元。本文中應注意，一受關注圖案可對應於該一或多組設計資料之一特定電意圖。如貫穿本發明所使用者，該一或多組設計資料之電意圖包含(但不限於)一電力線、一接地線、一時序線、一字線、一位元線、一資料線、一邏輯線及類似者。
圖1B繪示根據本發明之用於樣品104之一組設計資料之一或多個層。在一個實施例中，該組設計資料包含一層130。在另一實施例中，層130 包含一或多個多邊形。例如，層130可具有重複多邊形。例如，層130可具有一組重複多邊形132。另外，層130可具有一組重複多邊形134。藉由另一實例，層130可具有單一多邊形。例如，層130可具有一單一多邊形136。另外，層130可具有一單一多邊形138。藉由另一實例，層130可具有一或多個額外多邊形139。在另一實施例中，一使用者可使用一或多個電性質來標註該一或多個多邊形。在一個實例中，可針對一SRAM位元單元而使用電設計性質來標註該一或多個多邊形。例如，該使用者可將重複多邊形132組標註為一電壓源。另外，該使用者可將重複多邊形134組標註為一接地。進一步言之，該使用者可將多邊形136標註為一字線。進一步言之，該使用者可將多邊形138標註為一位元線。
本文中應注意，可使用相同或不同電設計性質來標註一或多個多邊形132、134、136、138、139。本文中進一步應注意，可使用一或多個電設計性質來標註層130上之額外或替代多邊形。例如。一或多個多邊形132、134、136、138、139無需使用一或多個電性質標註。藉由另一實例，一使用者可使用一或多個電設計性質來標註圖1B中所繪示之該等多邊形之任何者。因此，上文描述不應解釋為對本發明之一限制而是僅為一圖解說明。
在另一實施例中，針對樣品104之該組設計資料包含在一或多個額外層上之一或多個額外多邊形組。例如，針對樣品104之該組設計資料可包含在一層上之一組多邊形140。藉由另一實例，針對樣品104之該組設計資料可包含在一層上之一組多邊形150。藉由另一實例，針對樣品104之該組設計資料可包含在一層上之一組多邊形160。藉由另一實例，針對樣品104之該組設計資料可包含在一層上之一組多邊形170。
在另一實施例中，多邊形140、150、160、170組可在單獨層上。然而，本文中應注意，多邊形140、150、160、170組之一或多者可在相同層上。另外，本文中應注意，多邊形140、150、160、170組之一或多者可在層130上，層130包含多邊形132、134、136、138、139。因此，上文描述不應解釋為對本發明之一限制而是僅為一圖解說明。
再次參考圖1A，在另一實施例中，樣品台106可包含本技術中已知之任何適當機械及/或機器總成。例如，樣品台106可經組態以致動樣品104至一所選位置或定向。例如，樣品台106可包含或可經機械地耦合至一或多個致動器(諸如一馬達或伺服系統)，該致動器經組態以根據一所選檢測或計量演算法而平移或旋轉用於定位、聚焦及/或掃描(其等之若干者在本技術中已知)之樣品104。
在一個實施例中，控制器110包含一或多個處理器112及一記憶體媒體114。在另一實施例中，一或多組程式指令116經儲存於記憶體媒體114中。在另一實施例中，一或多個處理器112經組態以執行該等組程式指令116以執行貫穿本發明所描述之各個步驟之一或多者。
在另一實施例中，使用者介面120經通信地耦合至控制器110之一或多個處理器112。在另一實施例中，使用者介面120包含一顯示裝置122。在另一實施例中，使用者介面120包含一使用者輸入124。
在另一實施例中，控制器110經組態以藉由可包含有線及/或無線部分之一傳輸媒體而接收及/或獲取來自其他系統或子系統之資料或資訊(例如，來自成像工具102或來自成像工具102之該等組件之任何者之一或多組資訊或經由使用者介面120接收之一或多個使用者輸入)。在另一實施例中，系統100之控制器110經組態以藉由可包含有線及/或無線部分之一傳 輸媒體而將資料或資訊(例如，本文中所揭示之一或多個製程之該輸出)傳輸至一或多個系統或子系統(例如，一或多個命令至成像工具102或至成像工具102之該等組件之任何者或顯示於使用者介面120上之一或多個輸出)。在此方面，該傳輸媒體可用作控制器110與系統100之其他子系統之間的一資料鏈路。在另一實施例中，控制器110經組態以經由一傳輸媒體(例如，網路連接)而發送資料至外部系統。
在一個實例中，可使成像工具102之一偵測器依任何合適方式(例如，藉由圖1中所展示之虛線所指示之一或多個傳輸媒體)耦合至控制器110，使得控制器110可接收由該偵測器產生之該輸出。藉由另一實例，若成像工具102包含一個以上偵測器，則控制器110可如上文所描述而經耦合至該多個偵測器。本文中應注意，控制器110可經組態以使用由成像工具102收集並傳輸之偵測資料、利用本技術中已知之任何方法及/或演算法來偵測樣品104上之一或多個缺陷以偵測該晶圓上之缺陷。例如，成像工具102可經組態以接受來自包含(但不限於)控制器110之系統100之另一子系統之指令。一旦接受來自控制器110之該等指令，成像工具102可在該等所提供指令中所識別之樣品104之該等位置處執行一檢測製程(即檢測方案)，將該檢測製程之該等結果傳輸至控制器110。
在一個實施例中，該組程式指令116經程式化以致使該一或多個處理器使用電設計性質來標註一或多組設計資料。例如，該組程式指令116可經程式化以致使該一或多個處理器接收一或多組設計資料。藉由另一實例，該組程式指令116可經程式化以致使該一或多個處理器接收該一或多組設計資料中之一受關注圖案之一選擇。藉由另一實例，該組程式指令116可經程式化以致使該一或多個處理器使用一或多個電設計性質來標註 該所選受關注圖案。藉由另一實例，該組程式指令116可經程式化以致使該一或多個處理器使用該一或多個電設計性質來標註該所選受關注圖案之一或多個重複。
本文中應注意，控制器110可使用儲存於記憶體114中之電設計性質或使用使用者輸入電設計性質來標註具一或多組設計資料之該等受關注圖案。本文中進一步應注意，控制器110可自動標註受關注圖案，或替代地標註以下經由使用者介面120之來自一使用者之回饋之該等受關注圖案。
在另一實施例中，該組程式指令116替代地或另外經程式化以致使該一或多個處理器分析來自成像工具102之樣品檢測結果且分類該等結果內之一或多個缺陷。例如，該組程式指令116可經程式化以致使該一或多個處理器接收一樣品之一所選區域之一或多個影像。藉由另一實例，程式指令116組可經程式化以致使該一或多個處理器接收與該樣品之該所選區域相關聯之一或多組設計資料。藉由另一實例，該組程式指令116可經程式化以致使該一或多個處理器定位該樣品之該所選區域之該一或多個影像中的一或多個缺陷。藉由另一實例，該組程式指令116可經程式化以致使該一或多個處理器自該一或多組設計資料擷取使用電設計性質標註之一或多個對應受關注圖案。藉由另一實例，該組程式指令116可經程式化以致使該一或多個處理器基於該一或多個經標註電設計性質而分類該樣品之該所選區域之該一或多個影像中的該一或多個缺陷。
本文中應注意，控制器110可基於該一或多組設計資料之該等電設計性質而自動地分類該等缺陷。另外，控制器110可基於以下經由使用者介面120之來自一使用者之回饋之該一或多組設計資料之該等電設計性質而分類該等缺陷。
在一個實施例中，控制器110之一或多個處理器112包含本技術中已知之任何一或多個處理元件。就此意義而言，一或多個處理器112可包含經組態以執行演算法及/或指令之任何微處理器裝置。例如，一或多個處理器112可由一桌上型電腦、主機電腦系統、工作站、影像電腦、平行處理器、運載工具車載電腦、手持電腦(例如，平板電腦、智慧型電話或平板手機)或經組態以執行經組態以操作系統100之一程式之其他電腦系統(例如，網路電腦)組成，如貫穿本發明所描述。應意識到，可由一單一電腦系統或替代地多電腦系統實行貫穿本發明描述之該等步驟。一般而言，術語「處理器」可經廣義定義以涵蓋具有一或多個處理元件之任何裝置，其執行來自一非暫時性記憶體媒體(例如記憶體114)之程式指令116。此外，系統100之不同子系統(例如，成像工具102或使用者介面120)可包含適於執行整份本發明所描述之步驟之至少一部分之處理器或邏輯元件。因此，上文描述不應解釋為對本發明之一限制而是僅為一圖解說明。
在一個實施例中，控制器110之記憶體媒體114包含本技術中已知之適於儲存可由相關聯一或多個處理器112執行之程式指令116的任何儲存媒體。例如，記憶體媒體114可包含一非暫時性記憶體媒體。例如，記憶體媒體114可包含(但不限於)一唯讀記憶體、一隨機存取記憶體、一磁性或光學記憶體裝置(例如磁碟)、一磁帶、一固態磁碟及類似者。在另一實施例中，本文中應注意，記憶體114經組態以提供顯示資訊至一顯示裝置122及/或本文中所描述之各個步驟之該輸出。進一步應注意，記憶體114可經容置於具一或多個處理器112之一常見控制器外殼中。在一替代實施例中，可相對於處理器112及控制器110之實體位置遠端地定位記憶體114。例如，控制器110之一或多個處理器112可存取可通過一網路(例 如，網際網路、內部網路及類似者)存取之一遠端記憶體(例如伺服器)。在另一實施例中，記憶體媒體114儲存程式指令116用於致使一或多個處理器112執行貫穿本發明所描述之各個步驟。
在一個實施例中，顯示裝置122包含本技術中已知之任何顯示裝置。例如，該顯示裝置可包含(但不限於)一液晶顯示器(LCD)。藉由另一實例，該顯示裝置可包含(但不限於)一基於有機發光二極體(OLED)之顯示器。藉由另一實例，該顯示裝置可包含(但不限於)一CRT顯示器。熟習此項技術者應意識到，多種顯示裝置可適於實施於本發明中及顯示裝置之特定選擇可取決於多種因素，其包含(但不限於)外觀尺寸、成本及類似者。在一般意義上，能與使用者輸入裝置(例如，觸控螢幕、面板安裝介面、鍵盤、滑鼠、軌跡墊及類似者)整合之任意顯示裝置適於實施於本發明中。
在一個實施例中，使用者輸入裝置124包含本技術中已知之任何使用者輸入裝置。例如，使用者輸入裝置124可包含(但不限於)鍵盤、小鍵盤、觸控螢幕、槓桿、旋鈕、滾輪、軌跡球、開關、刻度盤、滑桿、捲桿、滑件、把手、觸控墊、踏板、方向盤、操縱桿、面板輸入裝置或類似者。在一觸控螢幕介面之情況中，熟習此項技術者應意識到，大量觸控螢幕介面可適於實施於本發明中。例如，顯示裝置122可與一觸控螢幕介面(諸如(但不限於)一電容性觸控螢幕、一電阻性觸控螢幕、一基於表面聲波之觸控螢幕、一基於紅外線之觸控螢幕或類似者)整合。在一般意義上，能與一顯示裝置之顯示部分整合之任何觸控螢幕介面適於實施於本發明中。在另一實施例中，使用者輸入裝置124可包含(但不限於)一面板安裝介面。
可進一步如本文中所描述而組態圖1中所繪示之系統100之該等實施例。另外，系統100可經組態以執行本文中所描述之該(等)方法實施例之任何者之任何其他步驟。
圖2繪示描繪用於用於缺陷分類之使用電性質來標註一或多組設計資料的一方法200之一製程流程圖。該方法亦可包含可藉由該輸出獲取子系統及/或電腦子系統或本文中所描述之系統執行的任何其他步驟。該等步驟可由可根據本文中所描述之該等實施例之任何者組態的一或多個電腦系統執行。本文中應注意，方法200之該等步驟可由系統100全部或部分實施。然而，應意識到，方法200不受限於系統100，因為額外或替代系統層級實施例可執行方法200之該等步驟之全部或部分。
在一步驟202中，接收一或多組設計資料。例如，該一或多組設計資料可呈RDF格式。在一個實施例中，一組設計資料包含一或多組層。在另一實施例中，一層包含一或多組形狀。在另一實施例中，一形狀係一多邊形。在另一實施例中，將該一或多組設計資料顯示於使用者介面120上。
在一步驟204中，接收該一或多組設計資料中之一受關注圖案(POI)之一選擇。在一個實施例中，分析一或多組設計資料內之各個區域。例如，可將該一或多組設計資料顯示於使用者介面120之顯示裝置122上。藉由另一實例，一使用者可經由使用者介面120之使用者輸入124而放大及縮小該一或多組設計資料。在另一實施例中，在該一或多組設計資料內識別一或多個受關注圖案。在另一實施例中，自該一或多個受關注圖案選擇一特定受關注圖案。例如，可由該使用者經由使用者介面120之使用者輸入124而選擇該特定受關注圖案。藉由另一實例，該特定受關注圖案可包含一特定巨集、一受關注單元或一任意受關注圖案。藉由另一實例，該 受關注圖案可由一或多個多邊形表示。在另一實施例中，將該所選受關注圖案顯示於使用者介面120上。
在一步驟206中，使用一或多個電設計性質來標註該所選受關注圖案。在一個實施例中，一使用者分析該所選受關注圖案。例如，該使用者可放大及縮小該所選受關注圖案以觀看其一或多個多邊形。在另一實施例中，該使用者選擇該所選受關注圖案之該等多邊形之一部分。在另一實施例中，該使用者選擇一或多個電設計性質來對該所選受關注圖案之該等多邊形之該所選部分進行標註。例如，可將該一或多個電設計性質儲存於控制器110之記憶體114內且將其顯示於使用者介面120之顯示器122上。例如，該經儲存一或多個電設計性質可包含用於本技術中已知之任何晶片設計之所有可行電設計性質。另外，該經儲存一或多個電設計性質可為基於先前使用者選擇之性質、回應於由該所選受關注圖案之控制器110之識別或一特定晶片設計之識別而實施之預程式化指令的一壓縮列表。藉由另一實例，可由該使用者經由使用者介面120之使用者輸入124而輸入該一或多個電設計性質。在另一實施例中，將該一或多個電設計性質顯示於使用者介面120上。在另一實施例中，將該標註受關注圖案儲存於該一或多組設計資料內。
在一可選步驟208中，使用該一或多個電設計性質來標註該所選受關注圖案之一或多個重複例項。在一個實施例中，一圖案搜尋功能針對該先前所選受關注圖案之重複例項而分析該一或多組設計資料。在另一實施例中，該圖案搜尋功能使用該等先前標註一或多個電設計性質來標註該等重複例項。在另一實施例中，將該所選受關注圖案之該一或多個重複例項顯示於使用者介面120上。在另一實施例中，將該所選受關注圖案之該一或 多個重複例項之該一或多個電設計性質顯示於使用者介面120上。在另一實施例中，將該受關注圖案之該標註一或多個重複例項儲存於該一或多組設計資料內。在另一實施例中，將該圖案搜尋功能之該等分析結果儲存於該一或多組設計資料內。本文中應注意，若該受關注圖案係一巨集或一受關注單元，則可不需要該圖案搜尋，但該圖案搜尋仍可根據需要藉由製程200實施。
應注意，可針對該一或多組設計資料內之額外受關注圖案重重複程200之該等步驟。
進一步應注意，可在儲存該所選受關注圖案之該等標註電設計性質之前實施該圖案搜尋功能。在此方面，將在使該等標註儲存於該一或多組設計資料內之前標註該所選受關注圖案之所有例項。因此，上文描述不應解釋為對本發明之一限制而是僅為一圖解說明。
標註一或多組設計資料內之一所選受關注圖案用以提供一或多個電設計性質以當在晶圓檢測期間判定一缺陷之構造時使用。在一個實施例中，該等電設計性質包含一缺陷類型特性(即，空隙、短路、緊束或類似者)、設計次特性(即，一電力線、一接地線、一時序功能、一資料功能或類似者)及對該設計之一重要等級(即，無害、干擾、材料及類似術語；一權重標度系統；或類似者)之任何者。
圖3繪示描繪用於基於電設計性質而自動分類一或多個缺陷之一方法300之一製程流程圖。該方法亦可包含可藉由該輸出獲取子系統及/或電腦子系統或本文中所描述之系統執行的任何其他步驟。該等步驟可由可根據本文中所描述之該等實施例之任何者組態的一或多個電腦系統執行。本文中應注意，方法300之該等步驟可由系統100全部或部分實施。然而，應 意識到，方法300不受限於系統100，因為額外或替代系統層級實施例可執行方法300之該等步驟之全部或部分。
在一步驟302中，接收一樣品之一所選區域之一或多個影像。在一個實施例中，該一或多個影像包含該樣品之該所選區域之一或多個層之影像。在另一實施例中，該一或多個影像包含該樣品之該所選區域之一層內的一或多個形狀之影像。在另一實施例中，由控制器110自成像工具102接收該一或多個影像。然而，應注意，可代替地由一使用者而將來自一先前晶圓檢測之該一或多個結果上傳至控制器110。在此方面，可使控制器110通信地耦合至成像工具102或與成像工具102分離。在另一實施例中，使該樣品之該所選區域之一或多個層之該一或多個影像顯示於使用者介面120上。
在一步驟304中，接收與該樣品之該所選區域相關聯之一或多組設計資料。例如，可自記憶體114擷取該一或多組設計資料。藉由另一實例，可自一使用者接收該一或多組設計資料。在一個實施例中，使用一或多個電設計性質來標註該一或多組設計資料。在另一實施例中，將該一或多組設計資料顯示於使用者介面120上。
在一步驟306中，定位該樣品之該所選區域之該一或多個影像中的一或多個缺陷。在一個實施例中，控制器110比較該樣品之該所選區域之該一或多個影像與該一或多組設計資料。在另一實施例中，控制器110將來自該一或多組設計資料之該一或多個影像之間的一差別識別為該一或多個影像中之一缺陷。在另一實施例中，將該一或多個缺陷顯示於使用者介面120上。
本文中應注意，可在不比較該一或多個影像與該一或多組設計資料 的情況下定位該樣品之該所選區域之該一或多個影像中的該等缺陷，而代替地可在步驟306中藉由本技術中已知之任何其他晶圓檢測及檢視製程定位。因此，上文描述不應解釋為對本發明之一限制而是僅為一圖解說明。
在一步驟308中，自該一或多組設計資料擷取使用電設計性質標註之一或多個對應受關注圖案。為本發明之目的，使用電設計性質標註之一對應受關注圖案係一設計晶片。在另一實施例中，該一或多個設計晶片由圍繞該樣品之該所選區域之該一或多個影像中之該一或多個缺陷之該位置的一或多個多邊形表示。在另一實施例中，該一或多個設計晶片具有範圍自0.250微米至10微米之一或多個尺寸。例如，該設計晶片之面積可為0.250微米x0.250微米。藉由另一實例，該設計晶片之面積可為1微米x1微米。藉由另一實例，該設計晶片之面積可為10微米x10微米。本文中應注意，該設計晶片之形狀不可為正方形，但代替地可為本技術中已知之任何規則或不規則形狀。因此，上文描述不應解釋為對本發明之一限制而是僅為一圖解說明。在另一實施例中，將該一或多個電設計性質顯示於使用者介面120上。在另一實施例中，該一或多個設計晶片包含一或多個標註電性質。例如，該等標註電性質可包含(但不限於)一缺陷類型特性、一設計次特性或對該設計之一重要等級。
在一步驟310中，基於該一或多個標註電設計性質而分類該樣品之該所選區域之該一或多個影像中的該一或多個缺陷。例如，使用一或多個缺陷類型特性(即，空隙、短路、緊束或類似者)、設計次特性(即，一電力線、一接地線、一時序功能、一資料功能或類似者)及對該設計之重要等級(即，無害、干擾、材料及類似術語；一權重標度系統；或類似者)來分類該一或多個缺陷。
應注意，可針對該樣品之該所選區域之該一或多個影像內之額外缺陷及對應受關注圖案而重重複程300之該等步驟。
亦應注意，基於缺陷類型特性及設計次特性而分類由晶圓檢測所致之該一或多個影像中找到之一或多個缺陷可藉由將產量殺手缺陷排定優先等級而幫助一使用者找到缺陷率之根源，因此潛在地減少用於檢測所需之時間。在一個實施例中，一缺陷之設計次特性使得一使用者能夠將該缺陷連接至晶片功能性中之一特定故障。感知問題之實例包含(但不限於)缺陷位置(例如，一電力線或接地線上之缺陷)之電意圖、一丟失電結構，包含(但不限於)一接觸或一通路，或在一重要時脈網上緊束。例如，在所選受關注圖案係一SRAM位元單元的情況下，一缺陷可經特性化為一「空隙」且經次特性化為「一SRAM區域中之一位元線上之一空隙」。另外，一缺陷可經特性化為「緊束」且經次特性化為「在一電重要時脈網上緊束」。此處，設計次特性可幫助一使用者更快速地使「緊束」缺陷與一晶片時序故障關聯。
進一步應注意，就對設計之重要性而言，該等定義缺陷可最小化產品浪費及對消費者及製造商或零售商兩者之潛在損害。例如，一缺陷可視作一材料故障或一干擾，取決於一晶片之功能如何受影響。在正確地評估缺陷之重要性時，具一干擾缺陷之一晶片可不同於具由製造商或零售商之一材料缺陷之一晶片而處理。例如，具一干擾缺陷之一晶片可以一較低價格售與一期望市場，而非與含有一材料缺陷之晶片一起批量報廢。
在預期實施例中，控制器110在分類製程300期間需要來自一使用者之輸入。例如，該使用者可在顯示器122上經由使用者輸入124在該一或多組設計資料與該樣品之該所選區域之該一或多個影像之間切換。例如， 顯示器122可在一或多個缺陷之定位期間顯示該樣品之該一或多個影像及一或多組設計資料兩者用於側至側比較。另外，顯示器122可將該樣品之該一或多個影像及一或多組設計資料顯示於重疊圖形窗中。藉由另一實例，控制器110可回應於一使用者企圖而將一經定位缺陷及具標註電性質資料之該對應受關注圖案顯示於顯示器122上。藉由另一實例，控制器110可在繼續分類製程200之前(包含(但不限於)一「標註」、「節約」或「繼續」企圖)在一缺陷及由一或多個電設計性質標註之對應受關注圖案之顯示之後需要來自該使用者之輸入。因此，上文描述不應解釋為對本發明之一限制而是僅為一圖解說明。
儘管已繪示本發明之特定實施例，然應明白，熟習此項技術者可在不脫離前述揭示內容之範疇及精神之情況下做出本發明之各種修改及實施例。因此，本發明之範疇應僅受附加至此之申請專利範圍所限制。
300‧‧‧方法
302‧‧‧步驟
304‧‧‧步驟
306‧‧‧步驟
308‧‧‧步驟
310‧‧‧步驟

Claims (40)

  1. 一種用於基於電設計性質而自動地分類一或多個缺陷之系統，其包括：一成像工具，其經組態以獲取一樣品之一所選區域之一或多個影像，其中該成像工具包含一偵測器、一照明源及一或多個光學元件；一使用者介面，其中該使用者介面包含一顯示器及一使用者輸入裝置；及一控制器，其包含經組態以執行儲存於記憶體中之一組程式指令的一或多個處理器，其中該等程式指令經組態以致使該一或多個處理器：自該成像工具接收該樣品之該所選區域之該一或多個影像；接收與該樣品之該所選區域相關聯之一設計檔案，其中該設計檔案包含一或多組設計資料，其中一組設計資料包含一或多個層，其中一層包含一或多組形狀；定位該樣品之該所選區域之該一或多個影像中的一或多個缺陷；自該設計檔案擷取一或多個受關注圖案，其中該一或多個受關注圖案包含圍繞該一或多個缺陷之位置之一或多個形狀，其中該一或多個受關注圖案包含一或多個標註電設計性質；且藉由比較該一或多個缺陷與該一或多個受關注圖案而自動地基於該一或多個標註電設計性質而分類該樣品之該所選區域之該一 或多個影像中的該一或多個缺陷。
  2. 如請求項1之用於基於電設計性質而自動地分類一或多個缺陷之系統，其中該成像工具包含一光學檢測工具及/或一SEM檢視工具。
  3. 如請求項1之用於基於電設計性質而自動地分類一或多個缺陷之系統，其中一形狀係一多邊形。
  4. 如請求項1之用於基於電設計性質而自動地分類一或多個缺陷之系統，其中該等程式指令進一步經組態以致使該一或多個處理器：顯示該經自動分類之一或多個缺陷。
  5. 如請求項1之用於基於電設計性質而自動地分類一或多個缺陷之系統，其中該一或多個受關注圖案具有範圍自0.250微米至10微米之至少一個尺寸。
  6. 如請求項1之用於基於電設計性質而自動地分類一或多個缺陷之系統，其中該一或多個標註電性質包含一缺陷類型特性、一設計次特性或對該設計之一重要等級之至少一者。
  7. 如請求項1之用於基於電設計性質而自動地分類一或多個缺陷之系統，其中該等程式指令進一步經組態以致使該一或多個處理器：產生該一或多組設計資料； 自該使用者輸入裝置接收該一或多組設計資料中之該一或多個受關注圖案之一選擇；使用一或多個電設計性質來標註該一或多組設計資料中之該一或多個受關注圖案；及自包含該一或多個經標註之電設計性質之該一或多個受關注圖案來產生該設計檔案。
  8. 如請求項7之用於基於電設計性質而自動地分類一或多個缺陷之系統，其中該等程式指令進一步經組態以致使該一或多個處理器：實施一圖案搜尋功能，其中該圖案搜尋功能使用該一或多個電設計性質來標註該受關注之一或多個圖案之一或多個重複。
  9. 如請求項8之用於基於電設計性質而自動地分類一或多個缺陷之系統，其中該等程式指令進一步經組態以致使該一或多個處理器：儲存該受關注之一或多個圖案之該一或多個經標註重複。
  10. 如請求項7之用於基於電設計性質而自動地分類一或多個缺陷之系統，其中該等程式指令進一步經組態以致使該一或多個處理器：將該一或多組設計資料顯示於該使用者介面之該顯示器上。
  11. 如請求項7之用於基於電設計性質而自動地分類一或多個缺陷之系統，其中該等程式指令進一步經組態以致使該一或多個處理器：顯示該一或多個電設計性質。
  12. 如請求項11之用於基於電設計性質而自動地分類一或多個缺陷之系統，其中該等程式指令進一步經組態以致使該一或多個處理器：接收該所顯示一或多個電設計性質之一選擇。
  13. 如請求項7之用於基於電設計性質而自動地分類一或多個缺陷之系統，其中該等程式指令進一步經組態以致使該一或多個處理器：儲存該受關注之一或多個圖案。
  14. 如請求項1之用於基於電設計性質而自動地分類一或多個缺陷之系統，其進一步包括：一半導體製程工具，其經組態以執行一半導體裝置製造程序之一或多個半導體製程，其中該等程式指令經進一步組態以使得該一或多個處理器：提供一或多個控制信號以調整該成像工具或該半導體製程工具，以改良一或多個半導體裝置製造程序之效能。
  15. 一種用於使用用於缺陷分類之電設計性質來標註一或多組設計資料的系統，其包括：一使用者介面，其中該使用者介面包含一顯示器及一使用者輸入裝置；及一控制器，其包含經組態以執行儲存於記憶體中之一組程式指令的一或多個處理器，其中該等程式指令經組態以致使該一或多個處 理器：產生一或多組設計資料，其中一組設計資料包含一或多個層，其中一層包含一或多組形狀；自該使用者輸入裝置接收該一或多組設計資料中之一或多個受關注圖案之一選擇；使用一或多個電設計性質來標註該一或多組設計資料中之該一或多個受關注圖案；及自包含該一或多個經標註電設計性質之該一或多個受關注圖案來產生一設計檔案，其中包含該一或多個經標註電設計性質之該一或多個受關注圖案可利用以自動地分類一樣品之一所選區域之一或多個影像中之一或多個缺陷，其中該一或多個影像係由包含一偵測器、一照明源及一或多個光學元件之一成像工具獲取。
  16. 如請求項15之用於標註一或多組設計資料之系統，其中該等程式指令進一步經組態以致使該一或多個處理器：實施一圖案搜尋功能，其中該圖案搜尋功能使用該一或多個電設計性質來標註該一或多個受關注圖案之一或多個重複。
  17. 如請求項16之用於標註一或多組設計資料之系統，其中該等程式指令進一步經組態以致使該一或多個處理器：儲存該一或多個受關注圖案之該一或多個經標註重複。
  18. 如請求項15之用於標註一或多組設計資料之系統，其中該等程式指令進一步經組態以致使該一或多個處理器：將該一或多組設計資料顯示於該使用者介面之該顯示器上。
  19. 如請求項15之用於標註一或多組設計資料之系統，其中該等程式指令進一步經組態以致使該一或多個處理器：顯示該一或多個電設計性質。
  20. 如請求項19之用於標註一或多組設計資料之系統，其中該等程式指令進一步經組態以致使該一或多個處理器：接收該所顯示一或多個電設計性質之一選擇。
  21. 如請求項19之用於標註一或多組設計資料之系統，其中該所顯示一或多個電設計性質經儲存於記憶體中。
  22. 如請求項19之用於標註一或多組設計資料之系統，其中該所顯示一或多個電設計性質係自一使用者接收。
  23. 如請求項15之用於標註一或多組設計資料之系統，其中該一或多個電設計性質包含一缺陷類型特性、一設計次特性或對該設計之一重要等級之至少一者。
  24. 如請求項15之用於標註一或多組設計資料之系統，其中該等程式指令進一步經組態以致使該一或多個處理器：儲存該經標註之一或多個受關注圖案。
  25. 一種用於基於電設計性質而自動地分類一或多個缺陷之方法，其包括：自一成像工具接收一樣品之一所選區域之一或多個影像，其中該成像工具經組態以獲取該樣品之該所選區域之該一或多個影像，其中該成像工具包含一偵測器、一照明源及一或多個光學元件；接收與該樣品之該所選區域相關聯之一設計檔案，其中該設計檔案包含一或多組設計資料，其中一組設計資料包含一或多個層，其中一層包含一或多組形狀；定位該樣品之該所選區域之該一或多個影像中的一或多個缺陷；自該設計檔案擷取一或多個受關注圖案，其中該一或多個受關注圖案包含圍繞該一或多個缺陷之位置之一或多個形狀，其中該一或多個受關注圖案包含一或多個標註電設計性質；且藉由比較該一或多個缺陷與該一或多個受關注圖案而自動地基於該一或多個標註電設計性質而分類該樣品之該所選區域之該一或多個影像中的該一或多個缺陷。
  26. 如請求項25之用於基於電設計性質而自動地分類一或多個缺陷之方法，其進一步包括： 顯示該經自動分類之一或多個缺陷。
  27. 如請求項25之用於自動地分類一或多個缺陷之方法，其進一步包括：產生一或多組設計資料；自該使用者輸入裝置接收該一或多組設計資料中之該一或多個受關注圖案之一選擇；使用一或多個電設計性質來標註該一或多組設計資料中之該一或多個受關注圖案；及自包含該一或多個經標註之電設計性質之該一或多個受關注圖案來產生該設計檔案。
  28. 如請求項27之用於自動地分類一或多個缺陷之方法，其進一步包括：實施一圖案搜尋功能，其中該圖案搜尋功能使用該一或多個電設計性質來標註該一或多個受關注圖案之一或多個重複。
  29. 如請求項28之用於自動地分類一或多個缺陷之方法，其進一步包括：儲存該一或多個受關注圖案之該一或多個經標註重複。
  30. 如請求項27之用於自動地分類一或多個缺陷之方法，其進一步包括： 將該一或多組設計資料顯示於該使用者介面之該顯示器上。
  31. 如請求項27之用於自動地分類一或多個缺陷之方法，其進一步包括：顯示該一或多個電設計性質。
  32. 如請求項31之用於自動地分類一或多個缺陷之方法，其進一步包括：接收該所顯示一或多個電設計性質之一選擇。
  33. 如請求項27之用於自動地分類一或多個缺陷之方法，其進一步包括：儲存該經標註之一或多個受關注圖案。
  34. 一種用於使用用於缺陷分類之電設計性質來標註一或多組設計資料的方法，其包括：產生一或多組設計資料，其中一組設計資料包含一或多個層，其中一層包含一或多組形狀；自該使用者輸入裝置接收該一或多組設計資料中之一或多個受關注圖案之一選擇；及使用一或多個電設計性質來標註該一或多組設計資料中之該一或多個受關注圖案；及自包含該一或多個經標註之電設計性質之該一或多個受關注圖案 來產生一設計檔案，其中包含該一或多個經標註電設計性質之該一或多個受關注圖案可利用以自動地分類一樣品之一所選區域之一或多個影像中之一或多個缺陷，其中該一或多個影像係由包含一偵測器、一照明源及一或多個光學元件之一成像工具獲取。
  35. 如請求項34之用於使用電設計性質來標註一或多組設計資料的方法，其包括：實施一圖案搜尋功能，其中該圖案搜尋功能使用該一或多個電設計性質來標註該一或多個受關注圖案之一或多個重複。
  36. 如請求項35之用於使用電設計性質來標註一或多組設計資料的方法，其進一步包括：儲存該一或多個受關注圖案之該一或多個經標註重複。
  37. 如請求項34之用於使用電設計性質來標註一或多組設計資料的方法，其進一步包括：將該一或多組設計資料顯示於該使用者介面之該顯示器上。
  38. 如請求項34之用於使用電設計性質來標註一或多組設計資料的方法，其進一步包括：顯示與該所選受關注圖案相關聯之該一或多個電設計性質。
  39. 如請求項38之用於使用電設計性質來標註一或多組設計資料的方法，其進一步包括：接收該所顯示一或多個電設計性質之一選擇。
  40. 如請求項34之用於使用電設計性質來標註一或多組設計資料的方法，其進一步包括：儲存該經標註之一或多個受關注圖案。
TW106112295A 2016-04-13 2017-04-13 用於基於電設計意圖之缺陷分類之系統及方法 TWI725165B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
IN201641012993 2016-04-13
IN201641012993 2016-04-13
US201662341765P 2016-05-26 2016-05-26
US62/341,765 2016-05-26
US15/285,111 2016-10-04
US15/285,111 US10209628B2 (en) 2016-05-26 2016-10-04 System and method for defect classification based on electrical design intent

Publications (2)

Publication Number Publication Date
TW201737384A TW201737384A (zh) 2017-10-16
TWI725165B true TWI725165B (zh) 2021-04-21

Family

ID=61021419

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106112295A TWI725165B (zh) 2016-04-13 2017-04-13 用於基於電設計意圖之缺陷分類之系統及方法

Country Status (3)

Country Link
KR (1) KR102179989B1 (zh)
CN (1) CN108886007B (zh)
TW (1) TWI725165B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10970834B2 (en) * 2018-01-05 2021-04-06 Kla-Tencor Corporation Defect discovery using electron beam inspection and deep learning with real-time intelligence to reduce nuisance

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW466662B (en) * 1999-12-07 2001-12-01 Sony Corp Semiconductor wafer examination system
US6621570B1 (en) * 1999-03-04 2003-09-16 Inspex Incorporated Method and apparatus for inspecting a patterned semiconductor wafer
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
TW201351346A (zh) * 2012-03-19 2013-12-16 Kla Tencor Corp 用於自動化檢查半導體器件之配方產生之方法，電腦系統及裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180037323A (ko) * 2004-10-12 2018-04-11 케이엘에이-텐코 코포레이션 표본 상의 결함들을 분류하기 위한 컴퓨터-구현 방법 및 시스템
EP2286175A4 (en) * 2008-06-03 2017-04-12 Hwan J. Jeong Interferometric defect detection and classification
US8079005B2 (en) 2008-09-30 2011-12-13 Cadence Design Systems, Inc. Method and system for performing pattern classification of patterns in integrated circuit designs
JP5715873B2 (ja) * 2011-04-20 2015-05-13 株式会社日立ハイテクノロジーズ 欠陥分類方法及び欠陥分類システム
JP5719760B2 (ja) * 2011-12-28 2015-05-20 株式会社日立ハイテクノロジーズ 欠陥分類装置
US10043264B2 (en) * 2012-04-19 2018-08-07 Applied Materials Israel Ltd. Integration of automatic and manual defect classification
US10114368B2 (en) * 2013-07-22 2018-10-30 Applied Materials Israel Ltd. Closed-loop automatic defect inspection and classification
US9293298B2 (en) * 2013-12-23 2016-03-22 Kla-Tencor Corp. Defect discovery and inspection sensitivity optimization using automated classification of corresponding electron beam images

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621570B1 (en) * 1999-03-04 2003-09-16 Inspex Incorporated Method and apparatus for inspecting a patterned semiconductor wafer
TW466662B (en) * 1999-12-07 2001-12-01 Sony Corp Semiconductor wafer examination system
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
TW201351346A (zh) * 2012-03-19 2013-12-16 Kla Tencor Corp 用於自動化檢查半導體器件之配方產生之方法，電腦系統及裝置

Also Published As

Publication number Publication date
KR20180125173A (ko) 2018-11-22
CN108886007A (zh) 2018-11-23
CN108886007B (zh) 2020-03-27
TW201737384A (zh) 2017-10-16
KR102179989B1 (ko) 2020-11-17

Similar Documents

Publication Publication Date Title
JP5405453B2 (ja) 設計データ領域での検査データの位置を決める方法と装置
JP5965467B2 (ja) 検査データと組み合わせて設計データを使用するための方法及びシステム
US7711514B2 (en) Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
KR102351672B1 (ko) 설계 기반 소자 위험성 평가
TWI642124B (zh) 用於混合模式之晶圓檢測的方法及系統
US11410291B2 (en) System and method for generation of wafer inspection critical areas
US10209628B2 (en) System and method for defect classification based on electrical design intent
CN108780051B (zh) 用于界定设计数据的重复结构中的关注区域的系统及方法
TWI725165B (zh) 用於基於電設計意圖之缺陷分類之系統及方法
US20180143248A1 (en) Early development of a database of fail signatures for systematic defects in integrated circuit (ic) chips
US10387601B2 (en) Methods to store dynamic layer content inside a design file
WO2017180399A1 (en) System and method for defect classification based on electrical design intent