JP2007311418A - 検査レシピ作成方法および検査レシピ作成装置 - Google Patents
検査レシピ作成方法および検査レシピ作成装置 Download PDFInfo
- Publication number
- JP2007311418A JP2007311418A JP2006136789A JP2006136789A JP2007311418A JP 2007311418 A JP2007311418 A JP 2007311418A JP 2006136789 A JP2006136789 A JP 2006136789A JP 2006136789 A JP2006136789 A JP 2006136789A JP 2007311418 A JP2007311418 A JP 2007311418A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- sensitivity
- area
- wafer
- recipe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】高精度、かつ、高スループットで半導体ウェーハ欠陥検査用のレシピを作成する方法の提供。
【解決手段】半導体ウェーハの設計情報から、設定可能な検査情報であるウェーハパラメータと欠陥検査装置の感度パラメータとの少なくともいずれかを生成して欠陥検査のためのレシピに組み込む。検査対象の半導体ウェーハを実際に使用することがないので、欠陥検査装置を前記レシピ作成のために占有することがなく、前記装置のスループットを低下させることがなく前記検査を実施することができる。
【選択図】図1
【解決手段】半導体ウェーハの設計情報から、設定可能な検査情報であるウェーハパラメータと欠陥検査装置の感度パラメータとの少なくともいずれかを生成して欠陥検査のためのレシピに組み込む。検査対象の半導体ウェーハを実際に使用することがないので、欠陥検査装置を前記レシピ作成のために占有することがなく、前記装置のスループットを低下させることがなく前記検査を実施することができる。
【選択図】図1
Description
本発明は、検査レシピ作成方法および検査レシピ作成装置に関し、例えば半導体ウェーハの欠陥検査用のレシピ作成を対象とする。
従来、半導体ウェーハ欠陥検査装置用の測定レシピは、ウェーハを実際に使用して作成していた。このため、測定レシピを作成している間は、欠陥検査装置を占有してしまい、その分装置のスループットを低下させていた。また、欠陥検査装置の検出感度の調整も、トライ・アンド・エラー(Try & Error)で行っているため、膨大な時間を要している。
さらに、ダミー領域や電気的に不良にならない、またはなりにくい領域も検査しているので、電気的に不良になり得ない欠陥をも検出することになり、その除去作業に膨大な時間を費やしていた。そのため、欠陥検査のスループットが低下するという問題を引き起こしていた。
特開2002−323458号公報
本発明の目的は、高精度でかつ高スループットで欠陥検査用のレシピを作成することにある。
本発明によれば、
半導体ウェーハの欠陥を検査する欠陥検査装置に読み込み可能な検査レシピの作成方法であって、
半導体ウェーハの設計情報から設定可能な検査情報であるウェーハパラメータと、欠陥検査装置の感度に関するパラメータである感度パラメータの少なくともいずれかを、検査対象の半導体ウェーハを実際に使用することなく生成し、生成された前記ウェーハパラメータおよび前記感度パラメータの少なくともいずれかを検査レシピに組み込むことを特徴とする、検査レシピの作成方法が提供される。
半導体ウェーハの欠陥を検査する欠陥検査装置に読み込み可能な検査レシピの作成方法であって、
半導体ウェーハの設計情報から設定可能な検査情報であるウェーハパラメータと、欠陥検査装置の感度に関するパラメータである感度パラメータの少なくともいずれかを、検査対象の半導体ウェーハを実際に使用することなく生成し、生成された前記ウェーハパラメータおよび前記感度パラメータの少なくともいずれかを検査レシピに組み込むことを特徴とする、検査レシピの作成方法が提供される。
また、本発明によれば、
半導体ウェーハの欠陥を検査する外部の欠陥検査装置に読み込み可能な検査レシピを作成する検査レシピ作成装置であって、
半導体ウェーハの設計情報から設定可能な検査情報であるウェーハパラメータと、欠陥検査装置の感度に関するパラメータである感度パラメータの少なくともいずれかを、検査対象の半導体ウェーハを実際に使用することなく生成し、生成された前記ウェーハパラメータおよび前記感度パラメータの少なくともいずれかを用いて検査レシピを作成する検査レシピ作成装置が提供される。
半導体ウェーハの欠陥を検査する外部の欠陥検査装置に読み込み可能な検査レシピを作成する検査レシピ作成装置であって、
半導体ウェーハの設計情報から設定可能な検査情報であるウェーハパラメータと、欠陥検査装置の感度に関するパラメータである感度パラメータの少なくともいずれかを、検査対象の半導体ウェーハを実際に使用することなく生成し、生成された前記ウェーハパラメータおよび前記感度パラメータの少なくともいずれかを用いて検査レシピを作成する検査レシピ作成装置が提供される。
本発明によれば、高精度でかつ高スループットで欠陥検査用のレシピを作成することができる。
図面を参照しながら本発明の実施の一形態について説明する。なお、図面において、同一の部分には同一の参照番号を付し、その重複説明は省略する。
(1)検査レシピ作成装置
図1は、本発明にかかる検査レシピ作成装置の実施の一形態の概略構成を示すブロック図である。同図に示す検査レシピ作成装置1は、GDSデータ管理部12と、表示部14と、ダミー発生部16と、ダミーエリア検出部18と、チップ内検査領域サンプリング部22と、クリティカルエリア計算部32と、低クリティカルエリア検出部34と、検査除外エリア演算部40と、検査除外エリア保存部42と、検査エリア決定部44と、ウェーハパラメータ設定部46と、被覆率算出部52と、感度シミュレータ部56と、感度パラメータライブラリ保管部54と、感度パラメータ設定部58と、検査レシピ生成部60と、を備える。
図1は、本発明にかかる検査レシピ作成装置の実施の一形態の概略構成を示すブロック図である。同図に示す検査レシピ作成装置1は、GDSデータ管理部12と、表示部14と、ダミー発生部16と、ダミーエリア検出部18と、チップ内検査領域サンプリング部22と、クリティカルエリア計算部32と、低クリティカルエリア検出部34と、検査除外エリア演算部40と、検査除外エリア保存部42と、検査エリア決定部44と、ウェーハパラメータ設定部46と、被覆率算出部52と、感度シミュレータ部56と、感度パラメータライブラリ保管部54と、感度パラメータ設定部58と、検査レシピ生成部60と、を備える。
GDSデータ管理部12は、製品のレイアウトデータを格納する。このレイアウトデータは、半導体マスクのパターン形成に利用されるデータである。GDSデータ管理部12は、表示部14の他、ダミー発生部16、チップ内検査領域サンプリング部22、クリティカルエリア計算部32および被覆率算出部52へ接続され、それぞれからのアクセスに応じてレイアウトデータを提供する。ダミー発生部16およびクリティカルエリア計算部32は、それぞれダミーエリア検出部18および低クリティカルエリア検出部34へ接続される。また、検査除外エリア演算部40は、チップ内検査領域サンプリング部22、ダミーエリア検出部18および低クリティカルエリア検出部34へ接続されてサンプリング結果および検出結果を受け取って所定の演算を行う。検査除外エリア演算部40は、検査除外エリア保存部42に接続され、演算結果を送って保存させる。検査除外エリア演算部40は、表示部14にも接続され、ディスプレイなどの画面に演算結果を表示させる。
検査エリア決定部44は、検査除外エリア保存部42、表示部14およびウェーハパラメータ設定部46に接続され、検査エリアを最終的に決定してウェーハパラメータ設定部46に供給する。
被覆率算出部52は、感度パラメータライブラリ保管部54および感度シミュレータ部56に接続される。被覆率算出部52は、半導体ウェーハの表面において絶縁膜等のパターンがある部分と無い部分との比率である被覆率を算出し、算出結果を感度パラメータライブラリ保管部54および感度シミュレータ部56に供給する。感度パラメータ設定部58は、感度パラメータライブラリ保管部54、感度シミュレータ部56および検査レシピ生成部60に接続され、感度パラメータライブラリ保管部54に保管された最適感度と、感度シミュレータ部56によるシミュレーション結果とを用いて感度パラメータの値を算出し、その結果を検査レシピ生成部60に供給する。
(2)検査レシピ作成方法
図1の検査レシピ作成装置1の動作について、本発明にかかる検査レシピの作成方法の実施の形態として図2乃至図16を参照しながら説明する。
図1の検査レシピ作成装置1の動作について、本発明にかかる検査レシピの作成方法の実施の形態として図2乃至図16を参照しながら説明する。
図2は、ダミー発生部16、ダミーエリア検出部18、チップ内検査領域サンプリング部22、クリティカルエリア計算部32、低クリティカルエリア検出部34、検査除外エリア演算部40、検査除外エリア保存部42、および、検査エリア決定部44により、検査エリアを決定する手順を示すフローチャートである。
最初に、GDSデータ管理部12からのレイアウトデータの供給を受けてダミー発生部16がダミーパターンの生成・配置を行う(ステップS1)。図3にダミーパターンの例を示す。同図に示すように、本実施形態では矩形状のダミーパターンDPが生成される。
ダミーパターンは、その部位に欠陥が発生しても、電気的な回路に影響を及ぼさないので、検査においては無視することが望ましい。そこで、本実施形態の検査レシピ作成方法では、ダミーパターンのエリアを特定し、そのエリアを欠陥検査の検査エリアから除外する。
まず、ダミーエリア検出部18が、配置されたダミーパターンの領域を輪郭の座標値として検出する(図2、ステップS2)。本実施形態ではダミーパターンの領域は矩形輪郭の座標値として検出される。なお、接続される外部の検査装置が矩形以外の任意の形状を定義できる場合には、勿論矩形に限ることなく、定義された形状について検出すればよい。
ダミーパターンが自動で生成される場合は、ダミー発生部16のログ情報を参照することで生成されたダミーエリアの座標を取得することができる。また、手配置にてダミーパターンが生成される場合は、GDS上の特定レイヤをダミーパターン専用として定義することにより、ダミー領域を特定できるようにすれば良い。ダミーエリア検出部18は、検出したダミーパターンの領域の情報を検査除外エリア演算部40へ送る。
続いて、クリティカルエリア計算部32が、半導体レイアウト内のブロック毎に、クリティカルアリアとその実効値を計算する(ステップS3)。ここで、クリティカルエリアとは、あるサイズの欠陥が発生すると電気的不良を引き起こすエリア(またはその面積値)をいう。図4に検査を実施する層のみに着目したクリティカルエリアを示す。あるサイズ、ここでは平面視において半径rの円形の欠陥が、発生位置に応じて配線ショートを引き起こす場合(欠陥DF1,DF3,DF5)と、引き起こさない場合(欠陥DF11)があることを示している。配線W1間で配線ショートを引き起こす領域CAを図5に示す。配線W1の幅をL、配線W1間のスペース幅をS、欠陥DF1の半径をr、2r>Sであるとすると、図5の領域CAの幅は2r−Sと計算される。同様に2r<Sの場合は零、2r>L+2Sの場合は全エリアがCA領域となる。配線オープンも同様に考えることができる。後は実際の場合のクリティカルエリアの補正を考える。
ここで、クリティカルエリアの特定は、検査を実施する層を考慮するだけでは不十分な場合がある点に留意されたい。例えば、検査を実施する層のパターン密度が小さい(パターンが疎である)場合はクリティカアルエリアの実効値が低い。そこに図6に示すように、ピットのような小さい穴DF21が検査対象層LD1に存在する場合を考える。ピットのサイズがよほど大きくなければ問題はないと認められる場合でも、その直下の層で形成されるパターンPLの頂面が検査対象層LD1の底面に近接するときは、耐圧が持たない場合がある。また、検査工程でパターンが疎である領域にダストが存在する場合も、その層だけでは問題は少ないと思われても、図7に示すように、後に形成される検査実施層にコンタクトホールCHが形成される場合がある。この場合は、上からコンタクトホールCHが形成されて検査実施層LD5の上面に接するダストDF31にぶつかってコンタクトオープンとなり、電気的に絶縁され不良となってしまう。このような理由から、本実施形態では、検査を実施する層だけでなくその前後の層も考慮してクリティカルエリアの補正計算を行う。各層単独での計算自体が可能なので、前後の層を考慮に入れた補正計算については、重ね合わせの繰り返し計算を行うだけで技術的に難しいことはない。
欠陥サイズとクリティカルエリアの関係の一例を図8に示す。以下では、欠陥サイズとクリティカルエリアの関係を表す曲線をクリティカルエリアカーブと呼ぶ。クリティカルエリアカーブは、マスクパターンによって変化する。
次に、ブロック毎にクリティカルエリアの実効値を算出する。クリティカルエリアの実効値とは、欠陥の不良に対する弱さの指標であり、例えば図9に示すように、欠陥サイズ分布とクリティカルエリアカーブとを積分することにより得られる値である。欠陥サイズ分布は、欠陥サイズと欠陥密度との関係式で、ウェーハ製造ラインの欠陥検査装置等で検出される。クリティカルエリアの実効値は、その値が大きいほど不良に弱いパターンであることを表している。
続いて、各ブロックのクリティカルエリア実効値を、各ブロック面積で除算し、単位面積あたりのクリティカルエリア実効値を算出する(以下、「クリティカルエリア実効密度」と呼ぶ)。
次に、クリティカルエリア実効密度が所定の閾値を下回る場合に、そのブロックの領域をクリティカルエリアの実効値が低い領域として特定し(図2、ステップS4)、検査対象外とする。また、実効密度が小さい順にブロックの個数を指定して検査対象外としても良い。
以上の手順により検査対象外になったブロックの領域は、検査除外エリア演算部40により検査除外エリア保存部42に登録される。
次に、チップ内検査領域サンプリング部22は、チップ内の繰り返しパターンについて、検査エリアのサンプリングを行う。典型的にはメモリ製品などに存在する、繰り返しパターンの領域などは、指定したサンプリング率で検査エリアをサンプリングする。
たとえば、GDSデータを参照すれば、あるパターンが、複数の領域に配置されていることを認識することができる。図10は、あるパターンがチップC内で4カ所(符号Pa1〜Pa4で示す領域)配置されているレイアウトの一例を示す。
チップ内検査領域サンプリング部22は、このようなレイアウトデータの繰り返しを認識し、予め指定されたサンプリング率で検査エリアを決める(図2、ステップS5)。たとえば、サンプリング率を50%とすると、同一パターンが形成された領域の半分を検査対象外エリアとして認識される。図11は、図10に示す検査エリアPa1〜Pa4のうち領域Pa2とPa4とがサンプリングされた例を示す。検査対象外となった領域Pa2,Pa4は、検査除外エリア演算部40により検査除外エリア保存部42に登録される。
次いで、検査除外エリア演算部40は、以上の手順により検査除外エリア保存部42に登録された検査除外領域をレイアウトデータとともに表示部14の画面に表示する(図2、ステップS6)。本実施形態において、レイアウトデータとは、GDSデータ管理部12に保管されGDSデータ管理部12から送られたデータである。また、検査除外領域とは、本実施形態では図12に示すように、ダミー領域であるために除外された領域DAd、クリティカルエリアが小さいために除外された領域DAc、および、繰り返しパターンであるためにサンプリングにより除去された領域DArをいう。
次に、オペレータにより検査除外エリアの調整を行う(ステップS7)。調整された検査除外エリアは、反転処理され、検査エリアとして検査エリア決定部44から、ウェーハパラメータ設定部46に転送される(図2、ステップS8)。
最後に、検査装置毎に設定されている検査不可エリアを最小にするように、検査装置の仕様に応じて検査エリアを補正する(図2、ステップS9)。検査装置に依っては、ステージ精度や検査アルゴリズムの制約条件により、指定した領域の周縁部で有効な検査が行えない場合がある。その場合、実際に指定した領域よりも実効的な検査エリアが狭くなってしまうという欠点がある。そのため、予め検査エリアを拡張しておくことが必要になる。
まず、検査装置毎に、その仕様に応じて精度上検査できないエリアである検査不可エリアに応じた補正量を登録しておき、その補正量に従って、検査エリアを拡大する方向に補正する。図13の例を用いてより具体的に説明すると、領域AR1は、図2に示す手順により調整された検査除外エリアが反転処理されることにより決定した検査エリアを示す。オフセットOSは、有効な検査が行えない周縁部の幅を示し、例えば検査装置Aでは5μm、検査装置Bでは6μmである。そこで、このオフセットOSの分だけ検査エリアを予め拡張しておく。その際に、検査装置の方で領域の指定にマークが必要な場合は、オフセットOSの幅を有する周縁部よりも外側の領域に一番近いパターンをレイアウトデータから自動的に抽出し、そこに検査に必要のないパターンが含まれた場合は検査から除外する領域指定を行う。
ウェーハパラメータ設定部46は、ショットマップデータ、アライメントマーク座標および検査エリアを指定する。ショットマップデータは、チップサイズ、マップオフセット、および検査ショットを含む。ウェーハパラメータ設定部46の動作につき、図14のフローチャートを参照しながら説明する。
まず、ウェーハパラメータ設定部46は、ショットマップデータを取得し(ステップS11)、ウェーハパラメータの一つとしてセットする。検査エリアの情報は、上述の検査エリア決定部44から取得し(ステップS12)、同様にウェーハパラメータの一つとしてセットする。また、アライメントマークは、アライメントマークをマスク描画データに配置する際に座標を取得しておいたものを使用する(ステップS13)。以上の手順によりウェーハパラメータの設定が終了する。ウェーハパラメータ設定部46は、どのパラメータがどのような形式で必要になるかを検査装置ごとに予め登録しておきデータ変換の実行によりどの検査装置でも使用可能とすることができる。
実際に検査対象のウェーハが検査装置にセットされたとき、ウェーハパラメータ設定部46は、ショットマップデータを用いてチップ境界線を認識し、アライメントマークを使って、実ウェーハと合わせ込みを行う。検査装置がアライメントマークの座標だけでアライメントをとれる場合には問題無い。この一方、任意のパターンでアライメントを取る場合には、アライメントマークの座標も存在しないため、実ウェーハを見ながら装置のステージを動かし、基準となるパターンを撮影する。
本実施形態では、ウェーハパラメータの設定手順が完了すると、次に感度に関するパラメータの設定手順に移行する。
欠陥検査の最適感度は、ウェーハ上の膜厚、材質、マスクパターン等によって異なる。例えば、同じ製造工程であっても品種が異なれば、マスクパターンが異なるので、最適感度も異なる。そこで、感度に関係する特徴量を定義し、その特徴量毎に感度パラメータの値を、予めライブラリとして感度パラメータライブラリ保管部54に保管しておき、その新規製品の特徴量から最適な感度パラメータを感度パラメータライブラリ保管部54から取り出す方法を用いる。
本実施形態では、下層2と、下層2の上に形成された下層1と、下層1の上に形成された最上層とを備える半導体基板を検査対象とし、特徴量として、欠陥検査を行う時点での最上層の膜厚および材質、並びにマスクパターンの被覆率を取り上げる。膜厚は、外部の膜厚検査装置で測定した値を使用し、材質の情報は半導体製造の工程フローから取り出せば良い。ここで、被覆率とは、パターンがある部分と無い部分との比率、例えば配線がある部分と配線が無い部分との比率をいい、その情報はマスクデータから算出できる。
感度パラメータの具体的な設定手順について図15のフローチャートを参照しながら説明する。
まず、新規製品の特徴量を抽出し(ステップS21)、その新規製品についてライブラリが存在するかどうかをチェックする(ステップS22)。初期の段階ではライブラリが存在しないので、従来の技術と同様にして、トライ・アンド・エラーで感度パラメータをチューニングする(ステップS23)。感度のチューニングは、まず、欠陥検査を行い、欠陥レビュー装置で欠陥部分の画像を取得して確認し、検出された欠陥のサイズと、欠陥中の疑似欠陥の割合とを算出し、所定サイズの欠陥が一定数以上検出され、かつ、擬似欠陥の割合が指定の割合になるまで感度を調節し、欠陥検査から繰り返すことにより行う。最適感度が求まると、ライブラリに特徴量と感度パラメータの値を登録する(ステップS29)。感度パラメータのライブラリの一例を図16に示す。
ライブラリが存在する場合(図15、ステップS22)で、新規製品の感度パラメータを設定するときは、所定のルールに基づいて感度パラメータをライブラリより取り出し(ステップS24)、レシピにセットする。ここでは、所定のルールとして特徴量が一番近いルールを用いる。特徴量が複数ある場合には、以下のような評価関数を設定する。ここでは説明のため特徴量を3個とする。材質は光学定数で表す。ここでは光学定数として屈折率(検査装置の光源波長に対応)を用いる。
S =f(A,A’,B,B’,C,C’)
A:新規製品の特徴量としての材質(ここでは屈折率と仮定する)
A’:既存ライブラリの特徴量としての材質(ここでは屈折率と仮定する)
B:新規製品の特徴量としての膜厚
B’:既存ライブラリの特徴量としての膜厚
C:新規製品の特徴量としての被覆率
C’:既存ライブラリの特徴量としての被覆率
S =f(A,A’,B,B’,C,C’)
A:新規製品の特徴量としての材質(ここでは屈折率と仮定する)
A’:既存ライブラリの特徴量としての材質(ここでは屈折率と仮定する)
B:新規製品の特徴量としての膜厚
B’:既存ライブラリの特徴量としての膜厚
C:新規製品の特徴量としての被覆率
C’:既存ライブラリの特徴量としての被覆率
評価関数として例えば以下のものが挙げられる。新規製品と既存ライブラリの各特徴量について完全に一致していれば1、特徴量が数値であれば所定の範囲内において近いと判断できれば0.8、一致していないと判断すれば0とする。このようにして得られた特徴量の一致度の値Sが最大となる感度パラメータをライブラリより取り出せば良い。
取得した感度パラメータは、その製品の最適感度に比較的近い値になっており新規製品の特徴量に一致度が高いと考えられるが、完全に一致しているとはいえないので、必要があれば、欠陥レビューによるチューニングを行う。より具体的には、ウェーハ欠陥検査を経て(ステップS25)、欠陥レビュー装置で検出した欠陥を確認し(ステップS26)、検出感度が良好であれば(ステップS27)、最適感度として製品の特徴量に対応させてライブラリに登録する(ステップS29)。検出感度が不十分であれば、感度を調整した上で(ステップS28)、良好な感度が得られるまでステップS25およびS26の手順を繰り返す。
本実施形態によれば、検査レシピ作成装置1が備える感度シミュレータ56によりシミュレーションを実行して感度パラメータの値を算出することもできる。以下、そのシミュレーション手順を説明する。
入力パラメータとしてデバイス名、工程名を入力すると、感度シミュレータ56は、予め作成しておいたデータベース(図示せず)から以下の情報をリンクして取り出す。即ち、最表面と基板までの各層を構成するパターンの材質、光学定数(n値、k値)、膜厚(設計値またはQCの値)、パターン形状の他、検査装置名、検査装置の光学系のNAおよびレンズ収差、波長、検査光の入射角、反射光および散乱光、並びに、欠陥形状、欠陥サイズおよび欠陥材質の情報等である。電子ビーム欠陥検査においては、二次電子放出効率、電子ビームランディングエネルギ、または工程名にリンクさせて予め入力しておいた主要な管理すべき欠陥の材質、形状およびサイズ等をデータベース(図示せず)から取り出す。
続いて、マクスウェル方程式に基づいて有限要素法により計算を行う光学シミュレーションを実行する。光学シミュレーションは事前に実行して記憶しておいても良い。電子ビームを用いた検査装置の場合には電子軌道シミュレーションを行う。
光学シミュレーション結果を用いて工程中で管理したい欠陥画像のS/Nが良い光学条件を選択する。欠陥が複数ある場合はS/Nの平均値が高く、かつ、S/Nのばらつきが最小となる条件を選択する。ここで光学条件とは、波長、検査光の入射角、反射光および散乱光の選択並びに光源輝度の設定および検査感度等をいう。
膜厚などの特徴量(QC)データは、ロット/ウェーハ毎にバラツキを持つ。そのため、感度パラメータ設定部58は、上記特徴量から感度パラメータを算出する処理をロット/ウェーハ毎に行い、算出された感度パラメータをロット/ウェーハ毎に設定して検査レシピ生成部60に供給する。
最後に、検査レシピ生成部60は、以上の手順により設定されたウェーハパラメータおよび感度パラメータを用いて検査レシピを作成する。
本実施形態によれば、以下の効果が得られる。
1)オフラインで検査レシピを作成するので、検査装置の占有時間を最小限にすることができる。
2)ウェーハレスで、即ち、実際に検査を行う対象のウェーハを使用することなく、設計情報に基づいてウェーハパラメータを設定するので、ミスが非常に少ない。また、例えば各層でのパターンの疎密検査レシピを作成し、その後に繋ぎ合わせることにより、検査感度を向上させることができる。
3)適切な検査エリアを設定できるので、例えばスキャン方向に長い検査エリアを自動的に選択するように設定すれば、検査のスループットを大幅に向上させることができる。また、電気的不良を引き起こさない、または引き起こしにくい欠陥の検出を排除することもできるので、欠陥検出精度が向上する。
4)所定のルールに基づいてチップ内のサンプリングを行うので、ウェーハ面内の均一性を保持したまま、検査エリアのサンプリングが可能となる。
5)予め用意したライブラリから検索することにより、または、シミュレータを用いたシミュレーションにより、ウェーハレスで感度パラメータを設定するので、トライ・アンド・エラーの試行錯誤でチューニングを行っていた従来の技術と比較して、新製品のレシピ作成の時間を大幅に短縮することができる。例えば簡単なレシピであれば、従来30分必要であった作成時間が5分になり、また、難しいレシピでも、従来技術で240分掛かっていた作成時間が10分という微調整の時間にまで短縮される。
6)ロット/ウェーハ毎の特徴量(QC)データを利用することにより、ロット/ウェーハ間の製造バラツキによる感度の合わせ込みを行うことができる。いわば、検査装置のAPC(Auto Process Control)のような機能を発揮することもできる。
1)オフラインで検査レシピを作成するので、検査装置の占有時間を最小限にすることができる。
2)ウェーハレスで、即ち、実際に検査を行う対象のウェーハを使用することなく、設計情報に基づいてウェーハパラメータを設定するので、ミスが非常に少ない。また、例えば各層でのパターンの疎密検査レシピを作成し、その後に繋ぎ合わせることにより、検査感度を向上させることができる。
3)適切な検査エリアを設定できるので、例えばスキャン方向に長い検査エリアを自動的に選択するように設定すれば、検査のスループットを大幅に向上させることができる。また、電気的不良を引き起こさない、または引き起こしにくい欠陥の検出を排除することもできるので、欠陥検出精度が向上する。
4)所定のルールに基づいてチップ内のサンプリングを行うので、ウェーハ面内の均一性を保持したまま、検査エリアのサンプリングが可能となる。
5)予め用意したライブラリから検索することにより、または、シミュレータを用いたシミュレーションにより、ウェーハレスで感度パラメータを設定するので、トライ・アンド・エラーの試行錯誤でチューニングを行っていた従来の技術と比較して、新製品のレシピ作成の時間を大幅に短縮することができる。例えば簡単なレシピであれば、従来30分必要であった作成時間が5分になり、また、難しいレシピでも、従来技術で240分掛かっていた作成時間が10分という微調整の時間にまで短縮される。
6)ロット/ウェーハ毎の特徴量(QC)データを利用することにより、ロット/ウェーハ間の製造バラツキによる感度の合わせ込みを行うことができる。いわば、検査装置のAPC(Auto Process Control)のような機能を発揮することもできる。
(3)半導体装置の製造方法
上述した検査レシピ作成装置を用いて上述した作成方法で検査レシピを作成すれば、高精度でかつ高スループットで欠陥検査用の検査レシピが作成されるので、このように作成された検査レシピを用いた半導体ウェーハの欠陥検査を半導体装置の製造工程に適用することにより、高い歩留まりでかつ高いスループットで半導体装置を製造することができる。
上述した検査レシピ作成装置を用いて上述した作成方法で検査レシピを作成すれば、高精度でかつ高スループットで欠陥検査用の検査レシピが作成されるので、このように作成された検査レシピを用いた半導体ウェーハの欠陥検査を半導体装置の製造工程に適用することにより、高い歩留まりでかつ高いスループットで半導体装置を製造することができる。
以上、本発明の実施の形態について説明したが、本発明は上記形態に限ることなく、その技術的範囲内で種々変更して実施できることは勿論である。例えば、上記実施形態では、ウェーハパラメータの設定と感度パラメータの設定の双方を行うこととしたが、レイアウトの簡易さや製品の要求仕様に応じてこれらのうちのいずれかの設定のみを行うこととしても良い。また、上記実施形態では、ウェーハパラメータの設定手順の完了を待って感度パラメータの設定手順に移行することとしたが、これらの一連の手順を逆にしても良く、また、並行処理を行っても良い。
1:検査レシピ作成装置
12:GDSデータ管理部
14:レイアウト表示部
16:ダミー発生部
18:ダミーエリア検出部
22:チップ内検査領域サンプリング部
32:クリティカルエリア計算部
34:低クリティカルエリア検出部
40:検査除外エリア演算部
42:検査除外エリア保存部
44:検査エリア決定部
46:ウェーハパラメータ設定部
52:被覆率算出部
54:感度パラメータライブラリ保管部
56:感度シミュレータ部
58:感度パラメータ設定部
60:検査レシピ生成部
C:チップ
12:GDSデータ管理部
14:レイアウト表示部
16:ダミー発生部
18:ダミーエリア検出部
22:チップ内検査領域サンプリング部
32:クリティカルエリア計算部
34:低クリティカルエリア検出部
40:検査除外エリア演算部
42:検査除外エリア保存部
44:検査エリア決定部
46:ウェーハパラメータ設定部
52:被覆率算出部
54:感度パラメータライブラリ保管部
56:感度シミュレータ部
58:感度パラメータ設定部
60:検査レシピ生成部
C:チップ
Claims (5)
- 半導体ウェーハの欠陥を検査する欠陥検査装置に読み込み可能な検査レシピの作成方法であって、
半導体ウェーハの設計情報から設定可能な検査情報であるウェーハパラメータと、欠陥検査装置の感度に関するパラメータである感度パラメータの少なくともいずれかを、検査対象の半導体ウェーハを実際に使用することなく生成し、生成された前記ウェーハパラメータおよび前記感度パラメータの少なくともいずれかを検査レシピに組み込むことを特徴とする、検査レシピの作成方法。 - 前記ウェーハパラメータの生成は、前記設計情報に基づいて、電気的に影響が無い、または影響が小さいダミーパターンの領域を含む検査除外領域を定義することを含むことを特徴とする請求項1に記載の検査レシピの作成方法。
- 前記感度パラメータは、前記検査装置の感度に関する特徴量毎に予めライブラリとして保管され、任意のルールに従って前記ライブラリから取り出すことにより、または取り出して調整することにより生成されることを特徴とする請求項1に記載の検査レシピの作成方法。
- 前記感度パラメータは、前記検査装置の感度に関する特徴量からシミュレーションで算出されることにより生成されることを特徴とする請求項1に記載の検査レシピの作成方法。
- 半導体ウェーハの欠陥を検査する外部の欠陥検査装置に読み込み可能な検査レシピを作成する検査レシピ作成装置であって、
半導体ウェーハの設計情報から設定可能な検査情報であるウェーハパラメータと、欠陥検査装置の感度に関するパラメータである感度パラメータの少なくともいずれかを、検査対象の半導体ウェーハを実際に使用することなく生成し、生成された前記ウェーハパラメータおよび前記感度パラメータの少なくともいずれかを用いて検査レシピを作成する検査レシピ作成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006136789A JP2007311418A (ja) | 2006-05-16 | 2006-05-16 | 検査レシピ作成方法および検査レシピ作成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006136789A JP2007311418A (ja) | 2006-05-16 | 2006-05-16 | 検査レシピ作成方法および検査レシピ作成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007311418A true JP2007311418A (ja) | 2007-11-29 |
Family
ID=38844035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006136789A Withdrawn JP2007311418A (ja) | 2006-05-16 | 2006-05-16 | 検査レシピ作成方法および検査レシピ作成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007311418A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009192473A (ja) * | 2008-02-18 | 2009-08-27 | Hitachi High-Technologies Corp | 集積回路パターンの欠陥検査方法、及びその装置 |
JP2010092951A (ja) * | 2008-10-06 | 2010-04-22 | Hitachi High-Technologies Corp | レシピ作成システム、及びレシピ作成方法 |
JP2015514311A (ja) * | 2012-03-19 | 2015-05-18 | ケーエルエー−テンカー コーポレイション | 自動検査半導体デバイスのレシピ生成のための方法、コンピュータシステムおよび装置 |
-
2006
- 2006-05-16 JP JP2006136789A patent/JP2007311418A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009192473A (ja) * | 2008-02-18 | 2009-08-27 | Hitachi High-Technologies Corp | 集積回路パターンの欠陥検査方法、及びその装置 |
JP2010092951A (ja) * | 2008-10-06 | 2010-04-22 | Hitachi High-Technologies Corp | レシピ作成システム、及びレシピ作成方法 |
JP2015514311A (ja) * | 2012-03-19 | 2015-05-18 | ケーエルエー−テンカー コーポレイション | 自動検査半導体デバイスのレシピ生成のための方法、コンピュータシステムおよび装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10726192B2 (en) | Semiconductor Fab's defect operating system and method thereof | |
KR101370154B1 (ko) | 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템 | |
KR20190139967A (ko) | 디바이스 제조 프로세스의 수율의 예측 방법 | |
US8392855B2 (en) | Transferring pattern onto semiconductor substrate using optimum transfer condition determined for each divided area | |
US11120182B2 (en) | Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication | |
US20150110384A1 (en) | Image inspection method of die to database | |
KR20200014938A (ko) | 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법 | |
WO2014181577A1 (ja) | 重ね合わせ計測装置、重ね合わせ計測方法、及び重ね合わせ計測システム | |
JP2017523390A (ja) | 検査のための高解像度フルダイイメージデータの使用 | |
US8661373B2 (en) | Method for the real-time monitoring of integrated circuit manufacture through localized monitoring structures in OPC model space | |
JP4846635B2 (ja) | パターン情報生成方法 | |
JP2003142397A (ja) | 半導体装置の製造方法および製造システム | |
CN110727247B (zh) | 半导体厂缺陷操作系统及装置 | |
JP2020534558A (ja) | パターニングプロセス制御方法、デバイス製造方法 | |
JP4958616B2 (ja) | ホットスポット絞り込み装置、ホットスポット絞り込み方法、ホットスポット絞り込みプログラム、ホットスポット検査装置、および、ホットスポット検査方法 | |
CN113168116A (zh) | 用于确定影响半导体制造过程中的产率的根本原因的方法 | |
US20160110859A1 (en) | Inspection method for contact by die to database | |
KR20230153509A (ko) | 프로세스 제어를 위한 인-다이 계측 방법 및 시스템 | |
JP2007311418A (ja) | 検査レシピ作成方法および検査レシピ作成装置 | |
US8373845B2 (en) | Exposure control apparatus, manufacturing method of semiconductor device, and exposure apparatus | |
CN105278236A (zh) | 数据修正装置及方法、描画装置及方法、检查装置及方法和存储有程序的记录介质 | |
TWI758533B (zh) | 設計關鍵性分析擴充之製程窗合格取樣 | |
TWI681479B (zh) | 用於分析半導體晶圓之處理的方法及裝置 | |
JP2010050148A (ja) | 合わせずれ測定方法および合わせずれ検査マーク | |
US10699971B2 (en) | Method for processing of a further layer on a semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090804 |