JP2010080565A - 基板の検査装置、および、基板の検査方法 - Google Patents
基板の検査装置、および、基板の検査方法 Download PDFInfo
- Publication number
- JP2010080565A JP2010080565A JP2008245108A JP2008245108A JP2010080565A JP 2010080565 A JP2010080565 A JP 2010080565A JP 2008245108 A JP2008245108 A JP 2008245108A JP 2008245108 A JP2008245108 A JP 2008245108A JP 2010080565 A JP2010080565 A JP 2010080565A
- Authority
- JP
- Japan
- Prior art keywords
- image
- substrate
- defect
- stored
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analysing Materials By The Use Of Radiation (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】
同じ検査領域に繰り返し電子線を照射することなしに、検査条件を決定することができる基板の検査装置、および、基板の検査方法を提供する。
【解決手段】
本発明は、回路パターンが形成された基板に電子線を照射して発生する二次電子を検出し、検出された信号を画像化して記憶し、該記憶された画像を他の同一の回路パターンから形成された第二の画像と比較し、予め設定された欠陥判定条件に基づいて比較結果から基板の欠陥を抽出する基板の検査装置において、基板の一端から他端にわたる範囲の領域の画像を蓄積する記憶部と、該記憶部に蓄積された画像を利用して欠陥判定条件とは異なる欠陥判定条件で繰り返し欠陥判定する欠陥判定部とを備える構成を有する。
【選択図】図1
同じ検査領域に繰り返し電子線を照射することなしに、検査条件を決定することができる基板の検査装置、および、基板の検査方法を提供する。
【解決手段】
本発明は、回路パターンが形成された基板に電子線を照射して発生する二次電子を検出し、検出された信号を画像化して記憶し、該記憶された画像を他の同一の回路パターンから形成された第二の画像と比較し、予め設定された欠陥判定条件に基づいて比較結果から基板の欠陥を抽出する基板の検査装置において、基板の一端から他端にわたる範囲の領域の画像を蓄積する記憶部と、該記憶部に蓄積された画像を利用して欠陥判定条件とは異なる欠陥判定条件で繰り返し欠陥判定する欠陥判定部とを備える構成を有する。
【選択図】図1
Description
本発明は、半導体装置や液晶等微細な回路パターンを有する基板の欠陥検査技術に係わり、特に半導体装置製造過程途中の半導体ウエハに代表される基板の検査技術に関する。
半導体ウエハの検査を一例として説明する。半導体装置は、半導体ウエハ上にフォトマスクに形成されたパターンをリソグラフィー処理及びエッチング処理により転写する工程を繰り返すことにより製造される。半導体装置の製造過程において、リソグラフィー処理やエッチング処理その他の良否,異物発生等の欠陥は、半導体装置の歩留まりに大きく影響を及ぼす。したがって、このような製造過程における異常や不良発生を早期にあるいは事前に検知するために、製造過程の半導体ウエハを検査する各種装置が用いられている。
半導体ウエハ上のパターンに存在する欠陥や異物を検査する方法としては、半導体ウエハに光を照射し、光学画像を用いて複数のLSIの同種の回路パターンを比較する欠陥検査装置や、半導体ウエハに電子線等の荷電粒子線を照射し、発生する二次電子や反射電子を検出し、その信号を画像化し、欠陥と思われる欠陥候補を検出する欠陥検査装置が実用化されている。
電子線を照射する欠陥検査装置において、分解能やコントラストの適正な画像を得るために、オペレータは、レシピとよばれる電子光学系の条件を決め、装置に設定する(例えば、特許文献1参照)。
しかし、一度の電子線照射では欠陥検出条件が決定されず、同じ領域に電子線を何度も照射して欠陥検出条件が決まる場合がある。半導体ウエハ表面の場合、電子線を何度も照射すると、半導体ウエハ表面の帯電電位が変化して画像コントラストが変化してしまうことがある。したがって、欠陥検出条件を決める場合に、同じ検査領域に繰り返し電子線を照射することは、避けなければならない。
本発明の目的は、同じ検査領域に繰り返し電子線を照射することなしに、検査条件を決定することができる基板の検査装置、および、基板の検査方法を提供することである。
本発明の実施態様によれば、回路パターンが形成された基板に電子線を照射して発生する二次電子を検出し、検出された信号を画像化して記憶し、該記憶された画像を他の同一の回路パターンから形成された第二の画像と比較し、予め設定された欠陥判定条件に基づいて比較結果から基板の欠陥を抽出する基板の検査装置において、基板の一端から他端にわたる範囲の領域の画像を蓄積する記憶部と、該記憶部に蓄積された画像を利用して欠陥判定条件とは異なる欠陥判定条件で繰り返し欠陥判定する欠陥判定部とを備えるものである。
本発明によれば、基板の同じ検査領域に繰り返し電子線を照射することなしに、検査条件を決定することができる基板の検査装置、および、基板の検査方法を提供することができる。
以下、本発明の一実施例について、図面を参照しながら説明する。
図1は、電子線を用いた基板の検査装置の構成図であり、主要な構成を略縦断面図と機能図とで表している。検査装置1は、室内が真空排気される検査室2と、検査室2内に基板9を搬送するための予備室(図示せず)を備えており、この予備室は検査室2とは独立して真空排気できるように構成されている。また、基板の検査装置1は、検査室2と予備室の他に画像処理部5から構成されている。
検査室2内は大別して、電子光学系カラム3,試料室8,光学顕微鏡室4から構成されている。電子光学系カラム3は、電子銃10,引き出し電極11,コンデンサレンズ12,ブランキング偏向器13,絞り14,走査偏向器15,対物レンズ16,反射板17,E×B偏向器18,検出器20から構成され、一次電子線19を基板9へ照射するとともに、基板9から発生した二次電子を検出する。
試料室8は、試料台30,Xステージ31,Yステージ32,回転ステージ33,位置モニタ測長器34,基板高さ測定器35から構成されている。
光学顕微鏡室4は、検査室2の室内における電子光学系カラム3の近傍であって、互いに影響を及ぼさない程度離れた位置に配置されている。光学顕微鏡室4は光源40,光学レンズ41,CCDカメラ42により構成されている。
電子光学系カラム3と光学顕微鏡室4の間の距離は既知であり、Xステージ31又はYステージ32が電子光学系カラム3と光学顕微鏡室4の間の既知の距離を往復移動するようになっている。
二次電子検出部7は、二次電子検出器20からの出力信号を増幅するプリアンプ21,増幅信号をアナログからデジタルへ変換するAD変換器22を備え、それぞれを駆動するためのプリアンプ駆動電源27,AD変換器駆動電源28,逆バイアス電源29と、これらに電気を供給する高圧電源26を備える。増幅されたデジタル信号は光変換手段23で光信号に変換され、光伝送手段24を通って電気変換手段25で電気信号に変換され、画像処理部5の記憶部45へ送られる。なお、図示していないが、CCDカメラ42で取得した光学画像も同様にして、画像処理部5へ送られる。
画像処理部5は、記憶部45,画像処理回路46,欠陥データバッファ47,演算部48,全体制御部49から構成されている。記憶部45に記憶された信号は画像処理回路46で画像化されるとともに、特定位置はなれた画像同士の位置合わせ,信号レベルの規格化,ノイズ信号を除去するための各種画像処理を施し、画像信号を比較演算する。
演算部48は、比較演算された差画像信号の絶対値を所定のしきい値と比較し、所定のしきい値よりも差画像信号レベルが大きい場合に欠陥候補と判定し、インターフェース6にその位置や欠陥候補数等を送る。全体制御部49はこれらの画像処理や演算を制御し、状況を補正制御回路61へ送信する。
電子線画像あるいは光学画像は、インターフェース6の画像表示部56に表示される。検査装置1の各部の動作命令及び動作条件は、インターフェース6から指示命令が入力され、画像処理部5の全体制御部49から補正制御回路61へ送られる。インターフェース6では、一次電子線19の発生時の加速電圧,偏向幅,偏向速度,二次電子,検出部7の信号取り込みタイミング,Xステージ31やYステージ32の移動速度等の検査条件が、目的に応じて任意にあるいは選択して設定できる。インターフェース6は、例えば、ディスプレイの機能を有し、マップ表示部55には、検出された複数の欠陥の分布が、基板9を模式的に表したマップの上に記号化されて表示される。画像取得指示領域57は、検出された欠陥候補ごと、あるいは領域ごとに電子線画像あるいは光学画像を取得する指示を出す部分である。画像処理指示領域58は、取得した画像の明るさ調整やコントラスト調整を指示する部分である。処理条件設定指示部59は、一次電子線19を基板9に照射するときの偏向幅,偏向速度,対物レンズの焦点距離,焦点深度などの各種条件を設定する部分である。
補正制御回路61は、一次電子線19の発生時の加速電圧,偏向幅,偏向速度,二次電子検出部7の信号取り込みタイミング,Xステージ31やYステージ32の移動速度等が、画像処理部5の全体制御部49から送られた指示命令に従うように制御する。また、位置モニタ測長器34,基板高さ測定器35の信号から基板9の位置や高さをモニタし、その結果から補正信号を生成し、走査信号発生器43や対物レンズ電源44に補正信号を送り、一次電子線19が常に正しい位置に照射されるように偏向幅,偏向速度,対物レンズの焦点距離,焦点深度を変える。
電子銃10には、拡散補給型の熱電界放出電子源を使用している。この電子銃を用いることにより、従来の例えばタングステン・フィラメント電子源や、冷電界放出型電子源に比べて安定した電子線の電流を確保することができるため、明るさ変動の少ない電子線画像が得られる。また、この電子銃により、電子線電流を大きく設定することができるため、後述するような高速検査を実現できる。
一次電子線19は、荷電粒子源10と引き出し電極11との間に電圧を印加することで電子銃10から引き出される。一次電子線19の加速は、電子銃10に高電圧の負の電位を印加することで決まる。これにより、一次電子線19はその電位に相当するエネルギーで試料台30の方向に進み、コンデンサレンズ12で収束され、さらに対物レンズ16により細く絞られて試料台30に搭載された基板9に照射される。
ブランキング偏向器13,走査偏向器15は、ブランキング信号及び走査信号を発生する走査信号発生器43により制御される。ブランキング偏向器13は、一次電子線19が絞り14の開口部を通過しないように、一次電子線19を偏向し、一次電子線19の基板9への照射を防ぐことができる。一次電子線19は対物レンズ16により細く絞られているので、走査偏向器15により、基板9上で走査される。
自動検査装置には、速い検査速度が求められている。従って、通常のSEMのようにpAオーダーの電子線電流の電子線を低速で走査したり、多数回の走査及び各々の画像の重ね合せは行わない。また、絶縁材料への帯電を抑制するためにも、電子線走査は高速で一回あるいは数回程度にする必要がある。そこで本実施例では、通常のSEMに比べ約100倍以上の、例えば100nAの大電流電子線を一回のみ走査することにより画像を形成する構成とした。また、走査幅は例えば100マイクロメートルとし、1画素は0.1マイクロメートル四方とし、1回の走査を1マイクロ秒で行うようにした。
対物レンズ16には、対物レンズ電源44が接続されている。コンデンサレンズ12にも図示しないレンズ電源が接続されている。そしてこれらのレンズ強度はレンズ電源の電圧を変えることによって、補正制御回路61で調整される。
基板9には、リターディング電源36により負の電圧を印加できるようになっている。リターディング電源36の電圧を調節することにより、一次電子線19を減速させ、電子銃10の電位を変えることなしで基板9への電子線照射エネルギーを調節することができる。
Xステージ31,Yステージ32の上には基板9が搭載されている。検査実行時には、Xステージ31,Yステージ32を静止させ、一次電子線19を二次元に走査する方法と、Xステージ31を静止させ、Yステージ32をY方向に連続して一定速度で移動させながら一次電子線19をX方向に走査する方法とがある。ある特定の比較的小さい領域を検査する場合には、前者のステージを静止させて検査する方法が、比較的広い領域を検査するときは、後者のステージを連続的に一定速度で移動して検査する方法が有効である。
Xステージ31またはYステージ32の一方を連続的に移動させながら、基板9の画像を取得する場合、ステージの移動方向に対して略直角方向に一次電子線19を走査し、基板9から発生した二次電子を一次電子線19の走査及びステージの移動と同期して二次電子検出器20で検出する。基板9上に一次電子線19を照射することによって発生した二次電子は、基板9に印加された負の電圧により加速される。基板9の上方に、E×B偏向器18が配置され、これにより加速された二次電子は所定の方向へ偏向される。E×B偏向器18に印加する電圧で磁界の強度を変え、偏向量を調整することができる。また、E×B偏向器18の電磁界は、基板9に印加した負の電圧に連動させて可変させることができる。E×B偏向器18により偏向された二次電子は、所定の条件で反射板17に衝突する。この反射板17は、基板9に照射する一次電子線19の偏向器15のシールドパイプを兼ね、円錐形状をしている。この反射板17に加速された二次電子が衝突すると、反射板17からは数Vから50eVのエネルギーを持つ第二の二次電子が発生する。
位置モニタ測長器34として、本実施例ではレーザ干渉を原理とした測長計をX方向とY方向に用い、Xステージ31及びYステージ32の位置を一次電子線19を照射しながら測定し、補正制御回路61に送信されるように構成されている。また、Xステージ31,Yステージ32,回転ステージ33の各駆動モータの回転数も各々のドライバ回路から補正制御回路61に送信されるように構成されている。補正制御回路61は、これらのデータに基づいて一次電子線19が照射されている領域や位置が正確に把握できるようになっており、一次電子線19の照射位置の位置ずれを補正制御回路61より補正する。また、一次電子線19を照射した領域を記憶できるようになっている。
基板高さ測定器35には、電子線以外の測定方式である光学式測定器、例えばレーザ干渉測定器や反射光の位置で変化を測定する反射光式測定器が使用される。例えば、スリットを通過した細長い白色光を透明な窓越しに基板9に照射し、反射光の位置を位置検出モニタにて検出し、位置の変動から高さの変化量を算出する方式が知られている。基板高さ測定器35は、Xステージ31,Yステージ32に搭載され、基板9の高さを測定する。基板高さ測定器35の測定データに基づいて、一次電子線19を細く絞るための対物レンズ16の焦点距離がダイナミックに補正され、常に検査領域に焦点が合った一次電子線19を照射できるようになっている。また、基板9の反りや高さ歪みを一次電子線19の照射前に予め測定し、そのデータに基づいて対物レンズ16の検査領域毎の補正条件を設定するように構成することも可能である。
図2はインターフェース6のディスプレイに表示される画像の一例を示す画面図である。ディスプレイの画面の広い領域には、マップ表示部55と画像表示部56とが配置される。画面の下方には、モード切替えボタン60が配置され、「検査」「欠陥確認」「レシピ作成」「ユーティリティ」の各モードを選択できる。「レシピ作成」モードは、自動検査の条件を設定するモードである。「ユーティリティ」モードは、他のモードには現れない補助機能を呼び出すモードであり、通常は使用しない。
図3は、レシピ作成モードにおけるレシピの作成手順を示すフローチャートである。レシピ作成においては、得られた画像から真の欠陥候補を抽出できる画像処理条件を決定することが重要であり、作成された電子光学条件で試し検査を行い、取得した画像を画像処理して欠陥候補の検出を行い、レシピの妥当性をオペレータが判断する。
レシピ作成モードでは、オペレータは、はじめに基板が収納されたカセット棚番を指定し(ステップ301)、基板の仕様に合わせて使用するレシピを選択し(ステップ302)、基板を検査装置へロードし(ステップ303)、電子光学条件を調節して電子のビーム校正を行い(ステップ304)、画像のコントラストを確認する(ステップ305)。次に、基板上の検査対象を設定するために、ダイやショットのマトリクスを確認し(ステップ306)、座標合せのためにダイやショットのマトリクスを用いてアライメント条件を設定し実行し(ステップ307)、検査対象領域をセル領域設定(ステップ308)、ダイ領域設定(ステップ309)により設定して、基板全体の検査領域を確認して設定が完了する(ステップ310)。次に、画像処理のキャリブレーションを設定し実行し(ステップ311)、基板の中の小領域での試し検査を実行する(ステップ312)。
小領域での試し検査が終了したら、広領域の最終試し検査を行う(ステップ313)。広領域の最終試し検査の後、検査結果をレビューし(ステップ314)、レシピが確定したらレシピと検査結果を保存する(ステップ315)。最後に基板をアンロードし(ステップ316)、レシピ作成モードが終了する。
試し検査の手順には、ステップ312の小領域試し検査の後にステップ313の広領域最終試し検査を行う場合と、両ステップに替えてステップ317の広領域最終試し検査を行う場合とがある。
ステップ312の小領域試し検査は、小領域のみに電子線を照射して画像を取得し、画像処理を行って欠陥候補を抽出し、欠陥候補の状態によっては画像処理条件を変更して、再度、欠陥候補の画像を取得し、これを繰り返すものである。
図4は、小領域試し検査の概要を示す基板の平面図、図5は、小領域試し検査の手順を示すフローチャートである。図4(a)に示すように、基板9には多くのダイ401が形成され、その中の一つのダイをオペレータが選択すると、選択されたダイで試し検査が実行されることを記号402で表示する。次に、図4(b)に示すように、ダイ401の指定されたダイの中のメモリマット403の検査対象を選択し指定すると、選択されたメモリマットで試し検査が実行されることを記号402で表示する。図5に示す小領域試し検査の手順では、はじめに図4に示したようにして選択された対象領域の画像を取得してその画像データが画像処理装置へ保存され(ステップ501)、レシピ作成で設定された画像処理条件を呼び出して設定し(ステップ502)、画像処理装置で欠陥を検出し(ステップ503)、欠陥を確認する(ステップ504)。次に、欠陥検出結果が満足できるかどうかを判定し(ステップ505)、満足できない場合は、画像を取得せず、画像処理条件を変えて欠陥検出処理を行う。
このように、検出された結果を確認して、所望の欠陥候補の検出率が悪かったり、虚報が多い時には、画像処理条件を変更して欠陥検出処理を再度、実行する。画像処理条件を変更しながら最適な条件を決定する。利点は画像再取得を必要としないので、余分な荷電粒子線の照射を避けることができると共に、画像取得する時間を必要としないので、条件出し時間の短縮になる。欠点は画像を蓄積する領域を小さくしたので、基板全体に対する欠陥検出処理の適否を確認することができない。
図6は、広領域試し検査の概要を示す基板の平面図、図7は、広領域試し検査の手順を示すフローチャートであり、図3のステップ313の内容を説明するものである。図5に示した手順で決定した小領域試し検査の画像処理条件を用いて、広範囲の領域を検査し、小領域試し検査で決定した画像処理条件が、広範囲の領域の検査に摘要できるかどうか、欠陥検出率の低下、虚報の増大がないかを確認する。
図6において、基板9の一端から他端にわたるダイのうち、図4(b)に示したようなメモリマット部を検査領域として、記号602で示す領域で試し検査を行う。所望の結果が得られないときは、記号603で示す領域で試し検査を行う。例えば、基板外周で虚報が増加するなど所望の検出性能が出ていないときは、検査領域を変更して、同様な検査を実施する。この動作を所望の結果が得られるまで繰り返し実施する。
図7に示す広領域試し検査の手順では、はじめに広領域の検査領域を選択し指定し(ステップ701)、画像処理条件を設定し(ステップ702)、画像を取得しながら欠陥検出処理が行われ、結果をみて画像処理条件の適否を判定し(ステップ703)、適であれば終了し、否であればステップ701へ戻る(ステップ704)。
この手順の利点は、基板全体に対する検出性能が確認できることであるが、広範囲の領域に何度も電子線を照射してしまうこと、画像取得と検出処理の両方を実施するのでそれぞれの条件設定に時間がかかってしまうこと、さらに、毎回異なる検査領域を使用し、異なる欠陥密度の状態で検出条件を比較することから、定量的な判断ができないことが課題であった。
図8は、広領域試し検査の概要を示す基板の平面図、図9は、広領域試し検査の手順を示すフローチャートであり、図3のステップ317の内容を説明するものである。図8の記号802で示す広領域で画像を取得し、欠陥候補を検出する画像処理条件を決める。図9において、はじめに、広範囲の検査領域を選択し設定し(ステップ901)、画像処理条件を設定し(ステップ902)、画像を取得しながら欠陥を検出し(ステップ903)、図8に示す記号802で示す広領域の画像の取得が終了したら画像を確認し、必要に応じて画像処理条件を更新設定し(ステップ904)、取得した画像を用いて設定された画像処理条件で欠陥候補の検出を行う(ステップ905)。所望の結果が得られた場合は終了する(ステップ906)。所望の結果が得られていない場合は、画像処理条件を変更設定し(ステップ904)、画像を取得しないで欠陥検出処理を行う(ステップ905)。これを所望の結果が得られるまで繰り返す。
広範囲の領域の画像を利用して何度も繰り返して欠陥検出処理が実施できるので、余分な荷電粒子線の照射を避けると共に、常に同じ欠陥に対して比較できるので定量的な比較が可能となり、また、条件出しの時間を短縮することができる。
以上述べたように、本実施例によれば、余分な電子線の照射を避け、基板全体の欠陥検出性能を確認しつつ、短時間で画像処理条件を決定することができるので、レシピの作成時間を短縮することができる。
1 検査装置
5 画像処理部
6 インターフェース
9 基板
45 記憶部
46 画像処理回路
47 欠陥データバッファ
49 全体制御部
55 マップ表示部
56 画像表示部
5 画像処理部
6 インターフェース
9 基板
45 記憶部
46 画像処理回路
47 欠陥データバッファ
49 全体制御部
55 マップ表示部
56 画像表示部
Claims (5)
- 回路パターンが形成された基板に電子線を照射して発生する二次電子を検出し、検出された信号を画像化して記憶し、該記憶された画像を他の同一の回路パターンから形成された第二の画像と比較し、予め設定された欠陥判定条件に基づいて前記比較結果から前記基板の欠陥を抽出する基板の検査装置において、
前記基板の一端から他端にわたる範囲の領域の画像を蓄積する記憶部と、
該記憶部に蓄積された前記画像を利用して前記欠陥判定条件とは異なる欠陥判定条件で繰り返し欠陥判定する欠陥判定部とを備えたことを特徴とする基板の検査装置。 - 請求項1の記載において、前記欠陥判定部は、前記記憶部に蓄積された前記画像に対して、前記異なる欠陥判定条件で繰り返し連続して欠陥判定することを特徴とする基板の検査装置。
- 回路パターンが形成された基板に電子線を照射して発生する二次電子を検出し、検出された信号を画像化して記憶し、該記憶された画像を他の同一の回路パターンから形成された第二の画像と比較し、該比較結果から基板の欠陥を抽出する基板の検査装置において、
前記画像を記憶する記憶部と、
前記画像と前記第二の画像との間の位置合わせ、信号レベルの規格化,ノイズ信号の除去を行うとともに、画素間の信号レベルの差が予め定められた閾値を越えた場合に該差を欠陥として抽出する画像処理装置とを備え、
該画像処理装置による前記欠陥の抽出が所望の結果でない場合に、前記記憶部に記憶された画像を用いて前記画像と前記第二の画像との間の位置合わせ、信号レベルの規格化,ノイズ信号の除去を再度行うとともに、画素間の信号レベルの差が予め定められた閾値を越えた場合に該差を欠陥として抽出することを特徴とする基板の検査装置。 - 回路パターンが形成された基板に電子線を照射して発生する二次電子を検出し、検出された信号を画像化して記憶し、該記憶された画像を他の同一の回路パターンから形成された第二の画像と比較し、予め設定された欠陥判定条件に基づいて前記比較結果から前記基板の欠陥を抽出する基板の検査方法において、
前記基板の一端から他端にわたる範囲の領域の画像を蓄積し、該記憶部に蓄積された前記画像を利用して前記欠陥判定条件とは異なる欠陥判定条件で繰り返し欠陥判定することを特徴とする基板の検査方法。 - 請求項4の記載において、前記記憶部に蓄積された前記画像に対して、前記異なる欠陥判定条件で繰り返し連続して欠陥判定することを特徴とする基板の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008245108A JP2010080565A (ja) | 2008-09-25 | 2008-09-25 | 基板の検査装置、および、基板の検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008245108A JP2010080565A (ja) | 2008-09-25 | 2008-09-25 | 基板の検査装置、および、基板の検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010080565A true JP2010080565A (ja) | 2010-04-08 |
Family
ID=42210701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008245108A Pending JP2010080565A (ja) | 2008-09-25 | 2008-09-25 | 基板の検査装置、および、基板の検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010080565A (ja) |
-
2008
- 2008-09-25 JP JP2008245108A patent/JP2010080565A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4997076B2 (ja) | 荷電粒子線装置、及び荷電粒子線装置における画像生成方法 | |
JP4564728B2 (ja) | 回路パターンの検査装置 | |
JP4795883B2 (ja) | パターン検査・計測装置 | |
JP4154282B2 (ja) | 回路パターンの検査装置 | |
US8134697B2 (en) | Inspection apparatus for inspecting patterns of substrate | |
US7696487B2 (en) | Circuit pattern inspection apparatus | |
JP3791095B2 (ja) | 回路パターンの検査方法及び検査装置 | |
JP2008215969A (ja) | 荷電粒子線応用装置 | |
JP4537891B2 (ja) | 回路パターンの検査装置および検査方法 | |
JP2006216611A (ja) | パターン検査装置 | |
JP3836735B2 (ja) | 回路パターンの検査装置 | |
JP4746659B2 (ja) | 回路パターンの検査方法 | |
JP2009277648A (ja) | 検査装置、および、検査方法 | |
JP5135115B2 (ja) | 荷電粒子線を用いた検査方法および検査装置 | |
JP4230899B2 (ja) | 回路パターン検査方法 | |
JP4274247B2 (ja) | 回路パターンの検査方法及び検査装置 | |
JP4317765B2 (ja) | 荷電粒子線を用いた検査方法および検査装置 | |
JP4603448B2 (ja) | 回路パターンの検査装置 | |
JP4634236B2 (ja) | 電子式パターン検査装置 | |
JP2004157135A (ja) | 回路パターンの検査方法及び検査装置 | |
JP2010080565A (ja) | 基板の検査装置、および、基板の検査方法 | |
JP5135116B2 (ja) | 荷電粒子線を用いた検査方法および検査装置 | |
JP2008166635A (ja) | 回路パターンの検査装置、および、回路パターンの検査方法 | |
JP2005223355A (ja) | 回路パターン検査装置 | |
JP4090173B2 (ja) | 回路パターン検査装置 |