TWI390228B - Semiconductor poor analytical devices, poor analytical methods, and poor analytical procedures - Google Patents

Semiconductor poor analytical devices, poor analytical methods, and poor analytical procedures Download PDF

Info

Publication number
TWI390228B
TWI390228B TW095140076A TW95140076A TWI390228B TW I390228 B TWI390228 B TW I390228B TW 095140076 A TW095140076 A TW 095140076A TW 95140076 A TW95140076 A TW 95140076A TW I390228 B TWI390228 B TW I390228B
Authority
TW
Taiwan
Prior art keywords
wiring
analysis
semiconductor device
information
defect
Prior art date
Application number
TW095140076A
Other languages
English (en)
Other versions
TW200801554A (en
Inventor
Toshiyuki Majima
Akira Shimase
Hirotoshi Terada
Kazuhiro Hotta
Original Assignee
Hamamatsu Photonics Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics Kk filed Critical Hamamatsu Photonics Kk
Publication of TW200801554A publication Critical patent/TW200801554A/zh
Application granted granted Critical
Publication of TWI390228B publication Critical patent/TWI390228B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G01N2021/95615—Inspecting patterns on the surface of objects using a comparative method with stored comparision signal

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Engineering & Computer Science (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

半導體不良解析裝置，不良解析方法，以及不良解析程式
本發明，係有關於用以針對半導體裝置之不良而作解析之半導體不良解析裝置、不良解析方法、以及不良解析程式者。
作為取得用以解析半導體裝置之不良的觀察畫像之半導體檢查裝置，在先前，係使用有放射顯微鏡、OBIRCH(雷射光束誘發阻抗變化)裝置、時間分解放射顯微鏡等。在此些之檢查裝置中，使用作為不良觀察畫像而取得之發光畫像或是OBRICH畫像，可以解析出半導體裝置之故障場所等的不良(例如，參考專利文獻1、2)。
[專利文獻1]日本特開2003－86689號公報[專利文獻2]日本特開2003－303746號公報
近年來，在半導體不良解析中，成為解析對象之半導體裝置的細微化以及高積體化係在進行，而使用上述之檢查裝置的不良場所之解析係變為困難。故而，為了針對此種半導體裝置來進行不良場所的解析，將用以從不良觀察畫像來推斷半導體裝置之不良場所的解析處理之確實性以及其效率作提高一事係為必要不可欠缺。
本發明，係為了解決上述之問題點而進行者，其目的，係為提供一種：可使用不良觀察畫像而確實且有效率地進行對半導體裝置之不良的解析之半導體不良解析裝置、不良解析方法、以及不良解析程式。
為了達成此目的，本發明之半導體不良解析裝置，係為用以解析半導體裝置之不良的半導體不良解析裝置，其特徵為，具備有：(1)檢查資訊取得手段，其係為將針對不良所進行之檢查中所得到的包含有起因於不良之反應資訊的不良觀察畫像，作為半導體裝置之觀察畫像而取得；和(2)佈局(layout)資訊取得手段，其係取得半導體裝置之佈局資訊；和(3)不良解析手段。其係參考不良觀察畫像以及佈局資訊，而進行針對半導體裝置之不良的解析，(4)不良解析手段，係具備有：區域設定手段，其係用以參考不良觀察畫像，並對應於反應資訊而設定解析區域；和配線資訊解析手段，其係針對半導體裝置之佈局中所包含的複數之配線，參考解析區域並進行不良解析，(5)佈局資訊，係包含有：經由在半導體裝置之層積構造中的複數層之中各別的配線圖案之圖案資料群，而被記述有半導體裝置之複數之配線的構成之配線資訊，(6)配線資訊解析手段，係在從複數之配線之中，將通過解析區域之配線，作為不良之候補配線而抽出的同時，在候補配線之抽出中，係藉由使用圖案資料群而進行配線圖案的等電位追蹤，來抽出候補配線。
又，本發明之半導體不良解析方法，係為用以解析半導體裝置之不良的半導體不良解析方法，其特徵為，具備有：(1)檢查資訊取得步驟，其係為將針對不良所進行之檢查中所得到的包含有起因於不良之反應資訊的不良觀察畫像，作為半導體裝置之觀察畫像而取得；和(2)佈局(layout)資訊取得步驟，其係取得半導體裝置之佈局資訊；和(3)不良解析步驟。其係參考不良觀察畫像以及佈局資訊，而進行針對半導體裝置之不良的解析，(4)不良解析步驟，係具備有：區域設定步驟，其係用以參考不良觀察畫像，並對應於反應資訊而設定解析區域；和配線資訊解析步驟，其係針對半導體裝置之佈局中所包含的複數之配線，參考解析區域並進行不良解析，(5)佈局資訊，係包含有：經由在半導體裝置之層積構造中的複數層之中各別的配線圖案之圖案資料群，而被記述有半導體裝置之複數之配線的構成之配線資訊，(6)配線資訊解析步驟，係在從複數之配線之中，將通過解析區域之配線，作為不良之候補配線而抽出的同時，在候補配線之抽出中，係藉由使用圖案資料群而進行配線圖案的等電位追蹤，來抽出候補配線。
又，本發明之半導體不良解析程式，係為用以使電腦實行解析半導體裝置之不良的半導體不良解析的程式，其特徵為，使電腦實行：(1)檢查資訊取得處理，其係為將針對不良所進行之檢查中所得到的包含有起因於不良之反應資訊的不良觀察畫像，作為半導體裝置之觀察畫像而取得；和(2)佈局(layout)資訊取得處理，其係取得半導體裝置之佈局資訊；和(3)不良解析處理。其係參考不良觀察畫像以及佈局資訊，而進行針對半導體裝置之不良的解析，(4)不良解析處理，係具備有：區域設定處理，其係用以參考不良觀察畫像，並對應於反應資訊而設定解析區域；和配線資訊解析處理，其係針對半導體裝置之佈局中所包含的複數之配線，參考解析區域並進行不良解析，(5)佈局資訊，係包含有：經由在半導體裝置之層積構造中的複數層之中各別的配線圖案之圖案資料群，而被記述有半導體裝置之複數之配線的構成之配線資訊，(6)配線資訊解析處理，係在從複數之配線之中，將通過解析區域之配線，作為不良之候補配線而抽出的同時，在候補配線之抽出中，係藉由使用圖案資料群而進行配線圖案的等電位追蹤，來抽出候補配線。
在上述之半導體不良解析裝置、不良解析方法、以及不良解析程式中，係為取得對解析對象之半導體裝置作檢查而得到的發光畫像或是OBRICH畫像等之不良觀察畫像，以及關於半導體裝置之佈局的必要之資訊。而後，經由對應於不良觀察畫像中之反應資訊(例如反應場所的資訊)來設定解析區域，並從構成半導體裝置之各配線(網線)之中抽取出通過解析區域之網線，來進行半導體裝置之不良的解析。若藉由此種構成，則經由適當地設定解析區域，能藉由通過解析區域之配線，推定在半導體裝置中之成為不良的可能性較高之候補配線。
進而，在上述構成中，作為展示半導體裝置中之配線構成的資料，係為使用：經由身為此層積構造中之複數之層的各別之配線圖案的集合體之圖案資料群，而記述有半導體裝置的複數之配線的構成之配線資訊。而後，在不良之候補配線的抽出中，藉由進行在圖案資料群之中的配線圖案之等電位追蹤，來抽取出候補配線(候補網線)。若藉由此種構成，則使用較為容易獲得之例如GDS資料等的配線資訊，能將不良之候補配線的抽出有效率地實行。因此，能夠確實且有效率地進行使用不良觀察畫像的半導體裝置之不良解析。
若藉由本發明之半導體不良解析裝置、不良解析方法、以及不良解析程式，則成為能夠在將通過於不良觀察畫像中所被設定之解析區域的配線，作為不良候補配線而抽出的同時，使用經由在半導體裝置之層積構造中的複數之層的各別之配線圖案的圖案資料群，而記述有半導體裝置的複數之配線的構成之配線資訊，來在候補配線的抽出中，藉由進行使用有圖案資料群的配線圖案之等電位追蹤而抽取出候補配線，來有效率地實行候補配線之抽出，並確實且有效率地進行半導體裝置的不良解析。
以下，針對本發明之半導體不良解析裝置、不良解析方法、以及不良解析程式的適當之實施形態，和圖面一同作詳細之說明。另外，在圖面之說明中，針對相同之要素，附加同樣的符號，並省略重複之說明。又，圖面之尺寸比例，係並不一定是與所說明者相一致。
圖1，係為概略展示包含有本發明之半導體不良解析裝置的不良解析系統之其中一種實施形態的構成的區塊圖。本不良解析系統1，係以半導體裝置作為解析對象，並使用其觀察畫像以進行不良解析者，具備有：半導體解析裝置10；和檢查資訊供給裝置20；和佈局資訊供給裝置30；和顯示裝置40；和輸入裝置45。以下，針對半導體不良解析裝置10以及不良解析系統1之構成，和半導體不良解析方法一同作說明。
半導體不良解析裝置10，係輸入在半導體裝置之不良解析中所必要的資料，而用以實行其不良之解析處理的解析裝置。本實施形態中之不良解析裝置10，係具備有：檢查資訊取得部11；和佈局資訊取得部12；和不良解析部13；和解析畫面顯示控制部14；和佈局畫像顯示控制部15。又，在不良解析裝置10，係被連接有用以顯示有關於不良解析之資訊的顯示裝置40；和用以輸入在不良解析中所必要的指示或是資訊之輸入裝置45。
在不良解析裝置10中所被實行之不良解析當中所使用的資料，係經由檢查資訊取得部11以及佈局資訊取得部12而被取得，檢查資訊取得部11，係為取得：作為半導體裝置之觀察畫像，而為通常之觀察畫像的圖案畫像P1；以及進行針對不良之檢查所得到的，包含有起因於不良之反應資訊的不良觀察畫像P2(檢查資訊取得步驟)。又，佈局資訊取得部12，係為取得展示在半導體裝置中之配線等的構成之佈局資訊(佈局資訊取得步驟)。在圖1中，佈局資訊取得部12，係作為此半導體裝置之佈局資訊，而取得有佈局畫像P3。
在圖1中，對於檢查資訊取得部11，係連接有檢查資訊供給裝置20，而圖案畫像P1以及不良觀察畫像P2，係由供給裝置20而被供給至取得部11。作為此檢查資訊供給裝置20，舉例而言，係可使用放射顯微鏡裝置。在此情況下，不良觀察畫像P2係為發光畫像。又，作為檢查資訊供給裝置20，可使用OBIRCH裝置。在此情況下，不良觀察畫像P2係成為OBRICH畫像。又或是，亦可將此些以外之種類的半導體檢查裝置作為供給裝置20而使用。
又，在將圖案畫像P1以及不良觀察畫像P2事先經由半導體檢查裝置而取得的情況下，作為檢查資訊供給裝置20，係為使用將此些之畫像資料作記憶的資料記憶裝置。此時之資料記憶裝置，係可設置於不良解析裝置10之內部，或是亦可為外部裝置。此種構成，在以半導體檢查裝置預先將觀察畫像取得並儲存，而在別的電腦上實行不良解析裝置10之軟體之類的情況時，係為有用。此時，不會佔有半導體檢查裝置，而能將不良解析之作業作分擔來進行。
又，針對以放射顯微鏡裝置或是OBIRCH裝置等之半導體檢查裝置所取得之圖案畫像P1以及不良觀察畫像P2，係以在平台上載置有半導體裝置之狀態下來取得畫像P1、P2。因此，係作為將兩者之位置相互配合後的畫像來取得。又，在畫像P1、P2中之畫像上的座標系，舉例而言，係為對應於在半導體檢查裝置上之平台座標系而設定。
另一方面，對於佈局資訊取得部12，係經由網路(network)而連接有佈局資訊供給裝置30，而佈局畫像P3係從供給裝置30而被供給至取得部12。作為此種佈局資訊供給裝置30，舉例而言，係可使用起動有CAD軟體之工作站，而該CAD軟體係為從構成半導體裝置之元件或是網線(配線)之配置等的設計資訊，來產生佈局畫像P3的佈局圖檢閱器(layout viewer)之CAD軟體。
於此，針對例如被包含於半導體裝置中之複數的網線之個別的資訊等之佈局畫像P3以外的佈局資訊，在不良解析裝置10中，係以採用因應於需要而與佈局資訊供給裝置30進行通訊來取得資訊的構成為理想。或者是，亦可使用：和佈局畫像P3相配合，而從佈局資訊取得部12將資訊讀入的構成。
又，在佈局資訊供給裝置30中，作為被包含於佈局資訊中之半導體裝置的配線構成之資訊，舉例而言，係以GDS Ⅱ格式的資料而準備。GDS Ⅱ資料，係為經由在半導體裝置之層積構造中的複數之層的各別之配線圖案的圖案資料群，而記述有半導體裝置的複數之配線的構成之配線資訊，在半導體領域中係被廣泛使用。於GDS Ⅱ資料中，具體而言，上述之配線圖案，係經由被指定之矩形圖案，來表現起點、終點以及寬幅之資料的組合。
又，在本實施形態中，在不良解析裝置10中，係被設置有佈局畫像顯示控制部15。此佈局畫像顯示控制部15，係經由畫面轉送軟體，例如經由X終端而被構成，而具備有：將在佈局資訊供給裝置30中所被描畫的佈局畫像P3，顯示在顯示裝置40中之特定的顯示視窗等的功能。但是，針對此種佈局畫像顯示控制部15，若是不必要，則亦可不用設置。
經由檢查資訊取得部11、以及佈局資訊取得部12所取得之圖案畫像P1、不良觀察畫像P2、以及佈局畫像P3，係被輸入至不良解析部13。不良解析部13，係參考不良觀察畫像P2以及佈局資訊，而進行針對半導體裝置之不良的解析之解析手段。又，解析畫面顯示控制部14，係為將有關於由不良解析部13所致之半導體裝置的不良之解析結果的資訊，顯示在顯示裝置40上的資訊顯示控制手段。又，解析畫面顯示控制部14，係因應必要，而將除了解析結果以外的有關於半導體裝置之不良解析的資訊，顯示在特定之解析畫面。
圖2，係為展示在圖1中所示之半導體不良解析裝置10的不良解析部13之具體構成的區塊圖。本實施形態中之不良解析部13，係具備有：區域設定部131，和配線資訊解析部132。又，圖3以及圖4，係為針對經由區域設定部131以及配線資訊解析部132所實行的不良解析方法。作模式展示的圖。另外，在以下中，當將不良觀察畫像作模式展示的情況時，為了說明，針對例如在發光畫像中之發光區域等的反應區域，係經由附加有斜線的區域來作圖示。
區域設定部131，係對於解析對象之半導體裝置，參考不良觀察手段P2，而對應於畫像P2中之反應資訊來設定解析區域的設定手段。在此，作為不良觀察畫像P2之例，考慮經由放射顯微鏡裝置所取得的發光畫像。舉例而言，在圖3(a)所示之例中，作為在不良解析中所被參考的反應資訊，係在發光畫像中存在有A1~A6的6個之發光區域(反應區域)。對於此種畫像，區域設定部131，係如圖3(b)所示，對應於發光區域，而設定6個的解析區域B1~B6。
在本實施形態中，此區域設定部131，係具備有：解析區域設定部136，和遮罩區域設定部137。解析區域設定部136，係為對不良觀察畫像P2適用特定之亮度臨界值並進行解析區域之設定的設定手段。舉例而言，在圖4(a)所模式展示之例中，在身為不良觀察畫像P2之發光畫像中，係存在有3個之發光區域。
在解析區域設定部136中，對於此種不良觀察畫像P2，係將在畫像P2中之亮度分布與特定之亮度臨界值作比較，同時，舉例而言，選擇具備有亮度臨界值以上之亮度值的畫素。藉由此，如圖4(b)所示，作為被包含於不良觀察畫像P2中之反應資訊，反應區域A1~A3係被抽出。於此，當不良觀察畫像P2係為發光畫像時，在畫像P2中之亮度分布，係對應於在半導體裝置中之發光強度分布。又，經由亮度臨界值所抽出之反應區域A1~A3，係對應於發光區域。
進而，在解析區域設定部136中，係對應於如上述一般所抽出之反應區域A1~A3，而設定被使用於半導體裝置之不良解析的解析區域B1~B3。此種解析區域之設定，係以因應於從使用鍵盤或是滑鼠等之輸入裝置45而來的操作者之輸入而以手動進行為理想。或是，亦可以在解析區域設定部136中自動進行的方式來構成。又，針對所設定之解析區域的形狀，雖並未特別限制，但是以設定為如圖3(b)以及圖4(b)所示一般之矩形狀的區域(反應方塊)，在容易解析等之點上係為理想。
又，針對解析區域的具體之設定方法，除了上述之適用有亮度臨界值的方法之外，亦可使用各種的方法。舉例而言，亦可使用：並非在從不良觀察畫像抽出反應區域之後，再設定解析區域，而是從不良觀察畫像中直接地以自動又或是操作者所致之手動來設定解析區域的方法。
又，遮罩區域設定部137，係為進行在使用不良觀察畫像而進行不良解析時被作為遮罩而使用的遮罩區域之設定手段。解析區域設定部136，係使用經由在遮罩區域設定部137中所設定之遮罩區域而作遮罩處理後的不良觀察畫像，而參考此被遮罩處理後之不良觀察畫像，進行反應區域之抽出，以及解析區域的設定。另外，針對此種遮罩區域之設定、以及對不良觀察畫像的遮罩處理，若是不必要，則不進行亦可。
配線資訊解析部132，係為針對被包含於半導體裝置之佈局中的複數之網線(複數之配線)，參考以解析區域設定部136所設定之解析區域而進行解析的解析手段。具體而言，配線資訊解析部132，係針對複數之配線進行必要之解析，並將通過上述之解析區域的配線，作為不良之候補配線(候補網線)而抽出(配線資訊解析步驟)。又，當在解析區域設定部136設定有複數之解析區域時，配線資訊解析部132，係亦可針對複數之配線，在將通過複數之解析區域中的至少一個區域之候補配線抽出的同時，一併取得該候補配線之通過解析區域的通過次數(此配線所通過之解析區域的個數)。
在上述之例中，如圖3(c)所示，對在解析區域設定部136所設定之6個的解析區域B1~B6，作為通過解析區域之候補配線，係抽出有4根的配線C1~C4。又，在此些之候補配線C1~C4之中，配線C1之通過解析區域的次數係為3次而為最多，配線C2之通過次數係為2次，而配線C3、C4之通過次數係分別為1次。
另外，在此種配線資訊的解析中，因應必要，以經由佈局資訊取得部12而在與佈局資訊供給裝置30之間進行通訊，並實行解析為理想。作為此種構成，舉例而言，係為配線資訊解析部132對佈局資訊供給裝置30，指示其進行候補配線之抽出以及解析區域之通過次數的取得，並接收其結果的構成。
在本實施形態中，配線資訊解析部，具體而言，係利用：作為有關於半導體裝置之佈局的資訊，而被保持於佈局資訊供給裝置30之中，或是從佈局資訊供給裝置30而被供給至不良解析裝置10之相關於複數之配線的配線資訊，而實行配線解析。於此，作為此種配線資訊，關於佈局資訊供給裝置30，係利用由如上述之GDS Ⅱ資料等所得到的配線資訊。在此種配線資訊中，半導體裝置之複數的配線之構成，係經由以在半導體裝置之層積構造中的複數之層的各別之圖形所表示的配線圖案的圖案資料群而被記述。
配線資訊解析部132，係利用此種配線資訊，在參考解析區域所進行之不良候補配線之抽出中，藉由進行使用圖案資料群之配線圖案的等電位追蹤，而抽出候補配線。亦即是，在上述之配線資訊中，在半導體裝置之配線的構造，係作為複數之配線圖案的集合體而被記述。故而，藉由對於此種配線圖案，涵蓋複數之層而實行等電位追蹤，而能將成為解析對象之配線抽出。
又，在配線資訊解析部132中，因應必要，亦可進行從如上述般所抽出之複數的候補配線之中，選擇實際上成為不良之可能性較高的不良配線(被疑不良配線)的處理。作為此種不良配線(不良網線)的具體之選擇方法，舉例而言，係針對所抽出之複數的候補配線，假設通過解析區域之次數最多的候補配線為最可疑的配線，並作為第1的不良配線而選擇之。進而，在下一個可疑的不良配線之選擇中，係注目於第1的不良配線所未通過之解析區域，而進行第2的不良配線之選擇。又，若是有必要，則配線資訊解析部132，係進而以同樣的方法，來選擇第3以及其後的不良配線。
又，在本實施形態中，對配線資訊解析部132，係進而設置有解析對象選擇部135。解析對象選擇部135，係為對於成為不良解析之對象的半導體裝置之層積構造，因應於必要，而在配線資訊解析部132中進行作為不良解析之對象的層之選擇的選擇手段。此解析對象選擇部135所致之層的選擇，舉例而言，係可參考不良觀察畫像之取得條件等來進行。
又，此種不良解析中所必要的畫像等之資訊，或是作為解析結果所得到的資訊，係因應於必要，經由解析畫面顯示控制部14來作為解析畫面而顯示於顯示裝置40。特別是，在本實施形態中，解析畫面顯示控制部14，係將表示由上述之不良解析部13所致之解析結果的資訊，舉例而言，以解析區域設定部136所抽出之反應區域、以及關於對應於反應區域而設定之解析區域的資訊，或是以配線資訊解析部132所抽出之配線、以及關於此配線之通過解析區域的通過次數等的資訊，在顯示裝置40上作顯示(資訊顯示控制步驟)。
此種解析結果之顯示，舉例而言，係可經由如圖3(c)所示之包含有解析區域以及配線的畫像來顯示，或是，亦可經由配線之名稱以及通過次數的計數值等來顯示。具體而言，解析畫面顯示控制部14，係以將作為解析結果而將經由配線資訊解析部132所抽出的配線作一覽顯示後之配線的清單，顯示在顯示裝置40為理想。
又，當被設定有複數之解析區域的情況時，以將作為解析結果而經由配線資訊解析部132所抽出的候補配線(例如任意設定之配線的名稱)、以及此配線之通過解析區域的通過次數(例如顯示通過次數的計數值)作一覽顯示後之配線的清單，顯示在顯示裝置40為理想。藉由此，進行半導體裝置之不良解析的操作者，係可以良好的視覺辨認性，來進行由配線資訊解析部132所致之解析作業。又，針對配線之通過解析區域的次數，亦可將通過次數作圖表化而顯示，以更加提高其視覺辨認性。
此種之配線的清單，舉例而言，係可使用如圖5所示之配線的清單顯示視窗來顯示之。圖5所示之顯示視窗510，係具備有：位於畫面之左側的配線之清單顯示區域511；和位於畫面之右側的將配線之清單圖表化(直方圖化)而顯示的圖表顯示區域512。藉由使用此種顯示視窗510，則操作者之對解析結果的把握係變為容易。
又，在經由包含有所設定之解析區域、以及所抽出之配線的畫像來顯示解析結果的情況時，亦可如圖3(c)所示，將所抽出的配線(網線)在佈局畫像上以高亮(highlight)來顯示。又，當將所抽出的網線經由滑鼠操作等來選擇時，亦可將此網線所通過之解析區域的顏色作改變來顯示等，具體而言，係可使用各種的顯示方法。又，針對反應區域、以及解析區域的顯示，舉例而言，係可經由如圖4(b)所示之將反應區域與解析區域同時作展示的畫像來顯示，或是，亦可經由展示有反應區域又或是解析區域之其中一方的畫像來顯示。
在本實施形態之不良解析部13中，檢查資訊取得部11，係對應於在取得不良觀察畫像P2以外更進而取得有圖案畫像P1一事，而設置有位置調整部133。位置調整部133，係參考圖案畫像P1以及佈局畫像P3，而將包含有圖案畫像P1以及不良觀察畫像P2之由檢查資訊供給裝置而來的觀察畫像，與由佈局資訊供給裝置30而來的佈局畫像P3之間，進行位置的對準(位置調整步驟)。此位置對準，舉例而言，係可使用：在圖案畫像P1中指定適當的3點，並進而在佈局畫像P3中指定所對應之3點，而從此些之座標來進行位置對準的方法。
又，在不良解析部13中，係設置有附加解析資訊取得部134。附加解析資訊取得部134，係為將以與經由和區域設定部131以及配線資訊解析部132所致的上述之解析方法相異之其他解析方法所得到的相關於半導體裝置之不良的附加之解析資訊，從外部裝置等來取得(附加解析資訊取得步驟)。此被取得之附加解析資訊，係和以配線資訊解析部132所得到之解析結果一同被參考。
針對上述實施形態中之半導體不良解析裝置、以及半導體不良解析方法的效果作說明。
在圖1所示之半導體不良解析裝置10、以及不良解析方法中，經由檢查資訊取得部11以及佈局資訊取得部12，取得對解析對象之半導體裝置作檢查所得之不良觀察畫像P2，以及相關於半導體裝置之佈局的必要之資訊。而後，在區域設定部131中，對應起因於不良觀察畫像P2中之不良的反應資訊(例如反應場所的資訊，具體而言，係為發光畫像中之發光場所的資訊等)，設定解析區域，而在配線資訊解析部132中，經由從構成半導體裝置之各配線中抽取出通過解析區域之配線，而進行半導體裝置之不良解析。
若藉由此種構成，則藉由適當地設定解析區域(例如矩形狀的反應區塊)，能經由通過解析區域之網線，而從在半導體裝置中之龐大數量的配線之中，推測出成為不良之可能性高的配線(被懷疑為不良之配線)。例如，起因於不良觀察畫像P2中之不良的反應資訊，係並不僅是此反應場所本身為不良場所，而亦包含有起因於例如不良配線等之其他之不良場所而產生反應的場所。若藉由上述構成，則針對此種之不良配線，亦可使用解析區域而進行適當的縮小範圍以及推定。
進而，在上述構成中，作為展示半導體裝置中之配線構成的資料，係為使用：經由身為此層積構造中之複數之層的各別之配線圖案的集合體之圖案資料群，而記述有半導體裝置的複數之配線的構成之配線資訊。而後，在不良之候補配線的抽出中，藉由進行在圖案資料群之中的配線圖案之等電位追蹤，來抽取出候補配線。若藉由此種構成，則舉例而言，使用相較於DEF/LEF資料等係為較容易獲得之GDS Ⅱ資料等的配線資訊，能將不良之候補配線的抽出有效率地實行。因此，能夠確實且有效率地進行使用不良觀察畫像的半導體裝置之不良解析。
又，若藉由經由上述之半導體不良解析裝置10：和檢查資訊供給裝置20；和佈局資訊供給裝置30；和顯示裝置40所構成之不良解析系統1，則可實現：能將使用不良觀察畫像P2之半導體裝置的不良解析，確實且有效率地進行的半導體不良解析系統。
在此，針對在不良解析部13之配線資訊解析部132中所實行的等電位追蹤所致之候補配線的具體之抽出方法，係以對半導體裝置之複數層，設定出用於通過解析區域的候補配線之抽出的抽出層，以及用於進行配線圖案之等電位追蹤的追蹤層，而實行候補配線之抽出為理想。如此這般，在構成半導體裝置之複數層中，藉由因應於具體的層積構造以及裝置構造，或是被使用於解析之不良觀察畫像P2的種類，來分別設定抽出層以及追蹤層，能適當地實行配線圖案之等電位追蹤所致之候補配線的抽出。
又，作為候補配線之具體抽出方法，係以針對半導體裝置之複數層，設定使配線圖案之等電位追蹤結束的終端層，而實行候補配線之抽出為理想。如此這般，在構成半導體裝置之複數層中，藉由設定使等電位追蹤結束之終端層，則變為舉例而言，可將電容器之被連接有閘極的從指定為終端層，而將正在發光之電容器分離並作檢測等等，可實行各種之不良解析。
又，在此種可設定終端層之構成中，，配線資訊解析部132，作為配線圖案之等電位追蹤之中的追蹤模式，係具備有：僅抽出在前述終端層內成為終端的配線之第1模式，以及不參考前述終端層而進行配線之抽出的第2模式。若藉由此構成，則舉例而言，成為可因應於使用在不良解析中之不良觀察畫像的畫像取得條件、或是在半導體裝置中之反應的發生狀況等而切換配線圖案之追蹤模式。藉由此，能提高使用不良觀察畫像P2之半導體裝置的不良解析之確實性。
進而，在配線資訊解析部132中，針對配線圖案之等電位追蹤，係亦可採用：可設定限制所抽出之配線圖案(圖形)的數目之最大抽出圖案數的構成。藉由此，能適當地實行使用有經由GDS Ⅱ資料等所得到之配線資訊的配線圖案之追蹤所致之候補配線的抽出。另外，針對使用有圖案資料群之候補配線的抽出方法，其具體內容係於後述。
針對在不良解析部13之區域設定部中的解析區域之設定，於上述實施形態中，係對身為具備有複數之畫素的2維畫像之不良觀察畫像中的亮度分布，適用有亮度臨界值而抽取出反應區域，並根據此反應區域而設定解析區域。藉由此，能適當地設定被使用於不良解析中之解析區域。
又，針對對應於反應區域之解析區域的設定方法，舉例而言，係將解析區域的形狀設為矩形，並對在不良觀察畫像中所抽出之反應區域，以與其外接的方式來設定解析區域的方法。或者是，亦可使用對於反應區域，以在上下左右分別附加有寬幅w之余白的狀態下，來設定解析區域的方法。此種余白之附加，舉例而言，係在當取得觀察畫像時，考慮載置半導體裝置之平台的位置精確度等，而有必要對在不良觀察畫像P2中之反應區域設定較廣的解析區域的情況下為有效。又，針對解析區域的設定方法，除了此些方法之外，亦可使用各種的方法。
又，當如上述的例子一般之在解析區域設定部136中適用亮度臨界值而抽出反應區域時，亦可更進而經由將反應區域之面積和特定之面積臨界值作比較，而選擇用於解析區域之設定的反應區域，並設定對應於所選擇之反應區域的解析區域。藉由此，能將所抽出的反應區域之中於不良解析中係為不必要的區域(例如起因於雜訊或是細小垃圾的小區域)除去之後，再進行解析區域的設定。藉由此，能提高使用不良觀察畫像之半導體裝置的不良解析之確實性。
針對在解析區域設定部136中之解析區域的設定，係以將解析區域以對應於半導體裝置之佈局的佈局座標系來設定為理想。如此這般，藉由將從不良觀察畫像P2所抽出之解析區域，不以在檢查資訊側之畫像上的座標系，而以在佈局資訊側之佈局座標系來設定，能將從半導體裝置之佈局中所包含之複數的配線的由等電位追蹤所致之候補網線的抽出，參考以佈局座標系所設定之解析區域，而有效率地實行之。
又，藉由如此這般地將解析區域以佈局座標系來表現，能夠將在半導體裝置之不良解析中的解析區域之利用範圍更為擴張。藉由此，成為能提高在使用解析區域之半導體裝置的不良解析中之具體解析方法的自由度。或是，亦可將解析區域以畫像上之座標系來設定。在不良畫像P2等之畫像上的座標系，舉例而言，係如上述所示，為對應於在半導體檢查裝置上之平台座標系而設定。
又，當在上述一般之解析區域的設定中適用佈局座標系的情況時，針對圖案畫像P1以及不良觀察畫像P2等之半導體裝置的觀察畫像，亦可將其變換為佈局座標系並儲存之。又，針對圖案畫像P1、不良觀察畫像P2、以及佈局畫像P3之相互的關係，係以在觀察畫像P1、P2，以及佈局畫像P3之間，進行位置對準為理想。
圖6，係為針對半導體裝置之觀察畫像以及佈局畫像間的對應作模式展示的圖，圖6(a)係為展示圖案畫像P1、不良觀察畫像P2、以及佈局畫像P3間之對應關係，而圖6(b)係為展示將此些以圖案畫像P1、佈局畫像P3、以及不良觀察畫像P2的順序相重疊所得的重疊畫像P6。如此圖6所示，作為觀察畫像所取得之圖案畫像P1，和半導體裝置之佈局畫像P3，係具備有一定的對應關係。故而，在不良解析部13之位置調整部133中，係可參考圖案畫像P1與佈局畫像P3間之各部的對應關係，而進行畫像之位置對準。
如此這般，藉由使用在對不良觀察畫像P2作位置對準後之狀態下所取得的圖案畫像P1，並進行對佈局畫像P3之位置對準，能提高針對半導體裝置之佈局所包含的網線等之不良解析的精確度。又，針對此種位置對準的具體方法，舉例而言，係可使用圖案畫像P1之迴轉(θ修正)、佈局畫像P3之移動(位置之微調整)、佈局畫像之縮放(擴大/縮小)等，因應必要而使用各種之方法。
又，針對使用解析區域之半導體裝置的不良解析，不良解析部13之區域設定部131，係以構成為可對解析區域設定其屬性的構成為理想。又，此時，配線資訊解析部132，係亦可參考對於解析區域所設定之屬性，而針對此解析區域選擇是否使用於配線之抽出(是否使用於不良解析)。
進而，當設定有複數之解析區域的情況時，區域設定部131，係以構成為可對複數之解析區域分別設定其屬性的構成為理想。又，此時，配線資訊解析部132，係亦可參考對於複數之解析區域所分別設定之屬性，而針對各別之解析區域選擇是否使用於配線之抽出以及通過次數之取得。
對應於在圖1中所示之半導體不良解析裝置中所實行之不良解析方法的處理，係可經由用以使電腦實行半導體不良解析之半導體不良解析程式而實現。舉例而言，不良解析裝置10，係可經由：用以使在半導體不良解析之處理中所必要的各軟體程式動作的CPU；和記憶有上述之軟體程式等的ROM；和在程式實行中將資料作暫時記憶的RAM等來構成。在此種構成中，藉由以CPU來實行特定之不良解析程式，而能實現上述之不良解析裝置。
又，經由CPU來實行用以進行半導體不良解析之各處理的上述程式，係可記錄於電腦可讀取之記錄媒體中並傳播。在此種記錄媒體中，舉例而言，係包含有：硬碟以及軟碟等之磁性媒體、CD－ROM以及DVD－ROM等之光學媒體、軟磁光碟(floptical disk)等之磁性光學媒體、或是用以實行又或是儲存程式命令之特別配置的例如RAM、ROM、以及半導體不揮發性記憶體等的硬體裝置等。
圖7，係為展示可適用作為在圖1中所示之檢查資訊供給裝置20的其中一例之構成圖。又，圖8，係為由側面展示於圖7所示之半導體檢查裝置的構成圖。
本構成例之半導體檢查裝置20A，係具備有觀察部21，和控制部22。成為檢查對象(不良解析裝置10之解析對象)的半導體裝置S，係被載置於設置在觀察部21之平台218上。進而，在本實施例中，係設置有用以施加在對半導體裝置之不良解析中所必要的電性訊號等的測試裝置(testfixture)219。半導體裝置S，舉例而言，係以使其背面與對物透鏡220相對面的方式而被配置。
觀察部21，係具備有：被設置於暗箱內之高感度攝像機210；和雷射掃瞄光學系(LSM：Laser Scanning Microscope)單元212；和光學系222、224；和XYZ平台215。在此些中，攝像機10以及LSM單元212，係為用以取得半導體裝置S之觀察畫像(圖案畫像P1、不良畫像P2)的畫像取得手段。
又，光學系222、224、以及光學系222、224之設置於半導體裝置S側的對物透鏡220，係構成用以將從半導體裝置S而來之畫像(光像)，導引至畫像取得手段之導光光學系。在本構成例中，如圖7以及圖8所示，分別具備相異之倍率的複數之對物透鏡220，係可切換地被設置。又，測試裝置219，係為用以進行對半導體裝置S之不良解析的檢查之檢查手段。又，LSM單元212，係除上述之作為畫像取得手段的功能之外，亦具備有作為檢查手段之功能。
光學系222，係為將經由對物透鏡220所入射的從半導體裝置S而來之光，導引至攝像機210的攝像機用光學系。攝像機用光學系222，係具備有：用以將經由對物透鏡而被擴大為特定之倍率的畫像結像於攝像機210內部之受光面的結像透鏡222a。又，在對物透鏡220與結像透鏡222a之間，係介於存在有光學系224之偏光分光鏡224a。作為高感度攝像機210，舉例而言，係使用冷卻CCD攝像機等。
在此種構成中，從成為不良之解析對象的半導體裝置S而來之光，係經由包含有對物透鏡220以及攝像機用光學系222的光學系，而被導引至攝像機210。而後，經由攝像機210，取得半導體裝置S之圖案畫像P1等的觀察畫像。又，亦能夠取得作為半導體裝置S之不良觀察畫像P2的發光畫像。在此情況下，在經由測試裝置219而施加有電壓的狀態下，從半導體裝置S所產生的光，係經由光學系，而被導引至攝像機210，並經由攝像機210而取得發光畫像。
LSM單元212，係具備有：用以照射紅外雷射光之雷射光導入用光纖212a；和將從光纖212a所照射而來之雷射光設為平行光的平行光管透鏡212b；和將經由透鏡212b而變為平行光之雷射光反射的分光鏡212e；和使以分光鏡212e所反射之雷射光在XY方向作掃瞄並朝向半導體裝置S側射出的XY掃描器212f。
又，LSM單元212，係具備有：將從半導體裝置S側經由XY掃描器212f而射入，並透過分光器212e的光作集光的聚光透鏡212d；和用以檢測出經由聚光透鏡212d所集光之光的檢測用光纖212c。
光學系224，係為用以將光在半導體裝置S以及對物透鏡220，和LSM單元212之XY掃描器212f之間做導引的LSM單元用光學系。LSM單元用光學系224，係具備有：將從半導體裝置S經由對物透鏡220而射入之光的一部份作反射之分光器224a；和將以分光器224a所反射之光的光路變換為朝向LSM單元212之光路的反射鏡224b；和將以反射鏡224b所反射之光作集光的透鏡224c。
在此種構成中，從雷射光源起經由雷射光導入用光纖212a所射出的紅外雷射光，係通過透鏡212b、分光器212e、XY掃描器212f、光學系224、以及對物透鏡220，而照射至半導體裝置S。
從半導體裝置S而來之相對於此入射光的反射散射光，係為反映被設置在半導體裝置S之電路圖案。從半導體裝置S而來之反射光，係通過與入射光相逆向的光路，而到達分光器212e，並透過分光器212e。而後，透過分光器212e的光，係經由透鏡212d而射入檢測用光纖212c，並經由被連接於檢測用光纖212c之光檢測器而被檢測出。
經由檢測用光纖212c而被以光檢測器所檢測出的光之強度，係如上述所示，成為反映有被設置在半導體裝置S上之電路圖案的強度。故而，藉由以XY掃描器212f來使紅外雷射光在半導體裝置S上進行XY掃瞄，能將半導體裝置S之圖案畫像P1等鮮明地取得。
控制部22，係具備有；攝像機控制部251a；和LSM控制部251b；和OBIRCH控制部251c；和平台控制部252。此些之中，攝像機控制部251a、LSM控制部251b、以及OBIRCH控制部251c，係經由控制在觀察部21中之畫像取得手段以及檢查手段等的動作。而構成對以觀察部21所實行之半導體裝置S的觀察畫像之取得或是觀察條件之設定等做控制的觀察控制手段。
具體而言，攝像機控制部251a以及LSM控制部251b，係分別經由控制高感度攝像機210以及LSM單元212之動作，而控制半導體裝置S之觀察畫像的取得。又，OBIRCH控制部251c，係為用以取得可作為不良觀察畫像而使用之OBIRCH(Optical Beam Induced Resistance Change，雷射光束誘發阻抗變化)畫像者，並抽出當雷射光掃瞄時所產生的在半導體裝置S之電流變化等。
平台控制部252，係經由控制在觀察部21中之XYZ平台215的動作，來控制成為本檢查裝置20A中之檢查場所的半導體裝置S的觀察場所之設定、或是其定位、對焦等。
又，對此些之觀察部21以及控制部22，係設置有檢查資訊處理部23。檢查資訊處理部23，係進行對在觀察部21中所取得之半導體裝置S的觀察畫像之資料收集、將包含圖案畫像P1以及不良觀察畫像P2之檢查資訊供給至不良解析裝置10(參考圖1)等的處理。又，若有必要，則亦可採用對此檢查資訊處理部23，連接顯示裝置24的構成。另外，在圖8中，針對檢查資訊處理部23以及顯示裝置24，係省略其圖示。
針對本發明之半導體不良解析裝置、不良解析方法、以及不良解析程式的適當之實施形態，做更具體之說明。
首先，在圖1以及圖2所示之半導體不良解析裝置10中，針對以不良解析部13之配線資訊解析部132所進行的候補配線之抽出條件的設定之具體例子作說明。圖9，係為展示被顯示於顯示裝置40之，使用於候補配線的抽出條件之設定的抽出條件設定視窗之其中一例的構成圖。
在圖9所示之例中，針對在不良解析部13之配線資訊解析部132中所實行的等電位追蹤所致之候補配線的抽出處理，係成為可對半導體裝置之複數層，將用於通過解析區域的候補配線之抽出的抽出層(search layer)、用於進行配線圖案之等電位追蹤的追蹤層(trace layer)、以及用於結束配線圖案之等電位追蹤的終端層(break layer)，作為候補配線之抽出條件而設定之。
具體而言，在圖9之設定視窗520中，於等電位追蹤設定區域521，係被設置有抽出層設定部522、追蹤層設定部523、以及終端層設定部524之3個的層設定部。在配線資訊解析部132中，係參考以此些之設定部522~524所設定之抽出層、追蹤層、以及終端層，而進行等電位追蹤所致之候補配線的抽出。
另外，針對抽出層之設定，係以可在半導體裝置之層積構造中，指定複數之層為理想。又，當不需特別對層作指定時，係亦可將所有的層設定為抽出層。同樣的，針對追蹤層之設定，亦以可作複數層之指定為理想，且亦可將所有的層設定為追蹤層。
關於終端層之設定，係為當在配線之等電位追蹤中進行以閘極認識所致之終端處理的情況時所設定者，以可設定1個之終端層，又或是，若為必要，可指定複數之終端層的方式而構成。又，在被指定有終端層的情況時，作為等電位追蹤之模式，係被選擇為僅抽出在終端層內成為終端之配線的第1模式。相對於此，在未被指定有終端層的情況時，作為追蹤模式，係被選擇為不參考終端層內而進行配線之抽出的第2模式。如此這般，在圖9所示之例中，係成為終端層設定部524亦兼作為追蹤模式選擇部的構成。
又，在等電位追蹤設定區域521中，係在上述之層設定部522~524以外，更進而設置有最大抽出圖案數設定部525。藉由在此圖案數設定部525中設定最大抽出圖案數，在實行配線之等電位追蹤時，所追蹤之配線圖案的最大數係被限制。又，針對此設定部525，為了像是不需要對配線圖形圖案之最大數作限制之類的情況，係以成為能經由指定例如「0」來將最大抽出圖案數設定為無限大的構成為理想。
又，在本設定視窗520中，除了等電位追蹤設定區域521之外，係亦被設定有用以設定在實行配線解析所必要之其他條件的各種之設定區域。又，在此些之設定區域的下方，係被設置有顯示OK按鍵、適用按鍵、取消按鍵之各指示用按鍵的按鍵顯示區域526。
接下來，在圖1以及圖2所示之半導體不良解析裝置10中，針對以不良解析部13之配線資訊解析部132所進行的候補配線之抽出條件的設定之具體例子作說明。圖10~17，係為展示候補配線的抽出方法之例的圖。
在此，構成配線資訊中之圖案資料群的配線圖案，係設為經由在各層上之矩形圖案所表現者。又，針對半導體裝置之層積構造，作為用以說明之具體例，係考慮包含有1層金屬層(Met1)、2層金屬層(Met2)、3層金屬層(Met3)、4層金屬層(Met4)、以及多晶矽層(Poly)的構造。
又，在上述半導體裝置之層積構造中，作為連接上述各層之層，係假設為被設置有連接Met1－Met2之通孔1(Vial)、連接Met2－Met3之通孔2(Via2)、連接Met3－Met4之通孔3(Via3)、以及連接Met1－Poly之連接層(Cont)者。
在此種配線資訊中，在半導體裝置中之複數之配線的構成，係如圖10所示，作為以在其層積構造之各層中的矩形狀之配線圖案D(實線)、以及連接此些之通孔圖案又或是接觸孔圖案V(虛線)等之圖案資料的集合體之圖案資料群而被記述。對於如此這般而被記述的配線之圖形資訊，係可藉由涵蓋複數之層而進行使用有圖案資料群之配線圖案的等電位追蹤，來抽出必要之配線。又，經由進行等電位追蹤而被抽出之配線，係被附加有任意之名稱，而針對通過複數之解析區域的配線，係亦可藉由針對被抽出過1次之配線，不會再度進行等電位追蹤的設定，來達成時間之縮短。
圖11~15，係為將圖10所示之配線構造分解為在各層中之構造而展示的圖。圖11，係為展示在Met1層中之配線圖案D1、以及在連接Met1－Met2之通孔1層中的通孔圖案V1。圖12，係為展示在Met2層中之配線圖案D2、以及在連接Met2－Met3之通孔2層中的通孔圖案V2。圖13，係為展示在Met3層中之配線圖案D3、以及在連接Met3－Met4之通孔30層中的通孔圖案V3。圖14，係為展示在Met4層中之配線圖案D4。又，圖15，係為展示在Poly層中之配線圖案D0、以及在連接Met1－Poly之Cont層中的接觸孔圖案V0。又，在圖10~圖15之各圖中，以較粗之虛線所示之矩形狀的區域B，係為展示被使用於從不良觀察畫像所設定之候補配線之抽出的解析區域者。
對於在此種配線資訊中之圖案資料群，係參考在不良觀察畫像中所設定之解析區域B，而進行不良之候補配線的抽出。圖16，係作為等電位追蹤所致之候補配線的抽出結果之其中一例，而展示將抽出層設定為Met2、Met3之2個層，將追蹤層設定為Met1、Met2、Met3、Met4、Poly之5個層，而進行等電位追蹤後的結果。
又，在此例中，係為展示將終端層設定為Poly，而以僅抽出在Poly層內成為終端之的配線之具有閘極認識的追蹤模式來進行等電位追蹤後的結果。多晶矽層，係為被連接有電晶體之閘極的層。故而，藉由如此這般地設定終端層，能將發光中之電晶體作分離而檢測出。若藉由此種構成，則成為能提高半導體裝置之不良解析的精確度。
在此種候補配線之抽出條件中，在作為抽出層之Met2層、Met3層中的配線圖案D2、D3之中，位於解析區域B之內(通過解析區域B)的配線圖案，係作為具有構成不良之候補配線的可能性之配線圖案部分而被抽出。而後，以此被抽出之配線圖案作為起點，而進行等電位追蹤。此配線圖案之等電位追蹤，係以位在身為追蹤層之Met1、Met2、Met3、Met4、Poly之各層中的配線圖案作為對象，並參考此些之連接關係而進行之。
又，對等電位追蹤之結果，針對並未終端於被設定為終端層之Poly層內者，係從不良之候補配線中去除，而將終端於為在Poly層中之配線圖案D0的配線，作為候補配線而抽出。在圖16中，係以D0－V0－D1－V1－D2－V2－D3－V3－D4之順序，將藉由各層中之配線圖案以及通孔所連接之配線，作為候補配線而抽出之。
圖17，係作為等電位追蹤所致之候補配線的抽出結果之其他例子，而展示與上述之圖16的例相同之，將抽出層設定為Met2、Met3之2個層，將追蹤層設定為Met1、Met2、Met3、Met4、Poly之5個層，而進行等電位追蹤後的結果。又，在此例中，係展示：並不設定終端層，而以不參考終端層而進行配線之抽出的未具有閘極認識之追蹤模式來進行等電位追蹤後的結果。
在此，於圖17中，實線係展示終端於Poly層內之配線(於圖16所示之配線)，而虛線係展示除此之外所抽出的配線。在此種不具有閘極認識之模式中，相較於具有閘極認識之情況，係將更多之配線作為候補配線而抽出。此種候補配線之追蹤模式，係以因應於例如不良畫像之取得條件等之具體的解析條件，來作適當選擇為理想。
又，針對具體之候補配線的追蹤方法，除了以上的方法之外，亦可使用各種的方法。舉例而言，在上述之例中，係針對在使用GDS Ⅱ資料等之配線的等電位追蹤中，注目於電晶體之閘極的方法作說明，但是除此之外，係亦可使用例如注目於容易產生阻抗異常或是開啟不良的通孔，而進行配線解析等的方法。
又，當注目於電晶體而進行配線解析時，係亦可經由對配線取得終端電晶體之數目，並在清單內作顯示，或是，經由在佈局畫像上亦對配線終端電晶體的場所進行記號顯示，來對不良解析之操作者提供易於推定不良場所的環境。又，在進行候補配線之等電位追蹤時，作為所抽出之配線(等電位線)的名稱，賦予設計時之配線的名稱亦為理想。藉由此，在作等電位追蹤的同時，係可進行電晶體等級之解析，且亦可與不良診斷作連結。
接下來，在圖1以及圖2所示之半導體不良解析裝置10中，針對以不良解析部13之區域設定部131所進行的區域設定等，更進而作說明。
在上述之不良解析裝置10中，係以解析區域設定部136來設定解析區域，並參考此解析區域而進行針對半導體裝置之配線等的不良解析。在此，針對此解析區域之設定，係藉由如上述所示之作為佈局座標系上的區域來設定，而使其與其他的資料之間的區域資料之共用變為可能等，能擴大解析區域之利用範圍。
作為此種解析區域之利用方法的其中一例，係有：將對良品之半導體裝置所取得的觀察畫像作為標準，並參考此觀察畫像，而對在檢查其他之半導體裝置時的不良觀察畫像P2，進行必要的遮罩處理之方法。此時，作為具體之例子，在不良解析部13之遮罩區域設定部137中，係可使用：參考良品之半導體裝置的觀察畫像，而設定遮罩區域的方法。相對於此，解析區域設定部136，係以使用經由在遮罩區域設定部137中所設定之遮罩區域而作遮罩處理後的不良觀察畫像P2，而進行反應區域之抽出，以及解析區域的設定為理想。
如此這般，藉由使用將標準之半導體裝置作為對象而取得之標準觀察畫像，而設定與起因於良品之發光等的標準反應區域相對應之遮罩區域，成為在能將從不良觀察畫像所抽出之反應區域中並非起因於不良的區域去除之後，再進行解析區域的設定。藉由此，能提高使用不良觀察畫像之半導體裝置的不良解析之確實性。
舉例而言，當進行半導體裝置之開啟不良的解析時，雖亦有在使LSI動作後的狀態下進行發光解析一事係為有效的情況，但是在此種解析中，常會有除了在本來之不良場所以外的部分亦會產生發光的情形。又，除此之外，亦會有起因於其他原因而在不良場所以外的部分產生發光的情形。相對於此，藉由先對良品之半導體裝置進行發光解析，而後參考其結果來對不良觀察畫像P2進行遮罩處理，成為能確實實行針對本來之不良場所的不良解析。另外，關於對不良觀察畫像P2之遮罩處理的具體方法，舉例而言，係可使用：將遮罩區域內之各畫素的亮度值設為0的方法，或是將遮罩區域內之反應區域、解析區域消去的方法等。
又，針對此種之遮罩區域的指定，具體而言，係可使用各種之方法，例如對區域附加遮罩屬性等。又，在半導體裝置中之佈局上，當存在有事先即可預測其會產生發光的場所等之情況時，亦可針對此種場所，事先以佈局座標系來設定遮罩區域。又，針對對於不良觀察畫像之遮罩處理，係以藉由如上述所示一般用軟體來進行畫像之加工處理，而進行遮罩處理為理想。又，除了此種方法以外，舉例而言，亦可使用如在取得觀察畫像時，在半導體裝置與攝像裝置之間配置遮罩用之濾鏡(例如可對圖案作控制之液晶遮罩)等等，以硬體來進行遮罩處理的方法。
當將對良品等之標準半導體裝置所取得的標準觀察畫像與不良觀察畫像相配合而使用於不良解析時，以在標準觀察畫像與不良觀察畫像之間計算差分的方式，來進行不良解析處理之方法亦為有效。若舉具體例子，則係計算在良品的標準觀察畫像中的解析區域以及於不良品之不良觀察畫像中的解析區域之間的差分，並將在各別中所設定之解析區域的重疊之共通部分所包含者去除。藉由此，能將在良品中為OFF，而在不良品中為ON，以及在良品中為ON，而在不良品中為OFF的解析區域等之不一致部分，作為可疑的區域而抽出之。
又，作為在不良解析中所使用之不良觀察畫像P2，於圖3以及圖4中雖係例示發光畫像，但是舉例而言，在將OBIRCH等之其他觀察畫像作為不良觀察畫像P2而使用的情況時，亦可適用相同之不良解析方法。又，作為不良解析畫像，雖可使用在單一條件下之一次的觀察所得到之畫像，但是並不限定於此，舉例而言，如圖18所示，亦可使用將分別以相異之條件所取得的複數之不良觀察畫像相重疊後所產生之不良觀察畫像。
在圖18所示之例中，圖18(a)，係為展示從以第1條件所取得之發光畫像所抽出的反應區域A1、以及解析區域B1。又，圖18(b)，係為展示從以與第1條件相異之第2條件所取得之發光畫像所抽出的反應區域A2、以及解析區域B2。又，圖18(c)，係為展示從OBIRCH畫像中所抽出的反應區域A3、以及解析區域B3。
對於此些之圖18(a)~(c)所示的3種類之不良畫像，如圖18(d)所示，將此些之畫像(解析區域)重疊。藉由此，如圖18(e)所示，成為可利用解析區域B1~B3之3個的解析區域，而實行針對網線C的不良解析。又，就算是在進行此種之不良觀察畫像的重疊(解析區域之重疊)時，亦以使其座標系成為共通的佈局座標系為理想。
又，在使用解析區域之不良解析中，以因應於在半導體裝置之反應的產生狀況、以及畫像之取得條件，而在半導體裝置指定成為解析對象之層為理想。若藉由此種構成，則成為能參考不良觀察畫像之具體的取得方法等，來因應必要而對作為不良解析之對象的層作選擇、指定。藉由此，能提高使用不良觀察畫像之半導體裝置的不良解析之確實性。
作為此種方法，具體而言，當設定解析區域並進行配線的抽出時，係有當針對通過解析區域之配線的抽出時，指定所期望之層，而當針對不良解析時，對全部之層作指定等的方法。另外，針對此種層之選擇、指定，係如上述所示，可使用在經由配線資訊解析部132所實行之等電位追蹤之中，設定抽出層、以及追蹤層的構成。又或是，如圖2所示，在不良解析部13中，亦可除了配線資訊解析部132之外，另外設置有針對半導體裝置之層積構造進行作為不良解析之對象的層之選擇的解析對象選擇部135。
圖19，係為展示對作為解析對象之層的選擇方法之其中一例的圖。作為不良觀察畫像，當使用OBIRCH畫像時，係如圖19所示，被限定於在半導體裝置之層積構造中測定用的雷射光可到達之範圍。舉例而言，若是欲對半導體裝置從表面側起進行解析，則由於廣幅之電源線等會將雷射光遮斷，因此背面之解析係為不可欠缺。另一方面，當從半導體裝置之背面側來射入雷射光時，舉例而言，雷射光係只能到達從最下層起算約4層左右。故而，當不良觀察畫像係為OBIRCH畫像時，係以進行將此雷射光所能到達之範圍內的層，指定為在抽出通過解析區域內之網線時的解析對象層為理想。
本發明之半導體不良解析裝置、不良解析方法、以及不良解析程式，係並不限定於上述之實施形態以及構成例，而可作各種之變形。例如，針對使用圖案資料群之候補配線的等電位追蹤，於上述之例，雖係說明設定抽出層以及追蹤層而進行等電位追蹤的構成，但是並不限定於此種方法，係亦可不使用可設定抽出層或追蹤層的構成，而在配線圖案之抽出、追蹤中，均恆常使用將所有層作為對象的解析。
在此，於上述實施形態中之半導體不良解析裝置，係為用以解析半導體裝置之不良的半導體不良解析裝置，其特徵為，具備有：(1)檢查資訊取得手段，其係為將針對不良所進行之檢查中所得到的包含有起因於不良之反應資訊的不良觀察畫像，作為半導體裝置之觀察畫像而取得；和(2)佈局(layout)資訊取得手段，其係取得半導體裝置之佈局資訊；和(3)不良解析手段。其係參考不良觀察畫像以及佈局資訊，而進行針對半導體裝置之不良的解析，(4)不良解析手段，係具備有：區域設定手段，其係用以參考不良觀察畫像，並對應於反應資訊而設定解析區域；和配線資訊解析手段，其係針對半導體裝置之佈局中所包含的複數之配線，參考解析區域並進行不良解析，(5)佈局資訊，係包含有：經由在半導體裝置之層積構造中的複數層之中各別的配線圖案之圖案資料群，而被記述有半導體裝置之複數之配線的構成之配線資訊，(6)配線資訊解析手段，係使用：在從複數之配線之中，將通過解析區域之配線，作為不良之候補配線而抽出的同時，在候補配線之抽出中，係藉由使用圖案資料群而進行配線圖案的等電位追蹤，來抽出候補配線的構成。
又，半導體不良解析方法，係為用以解析半導體裝置之不良的半導體不良解析方法，其特徵為，具備有：(1)檢查資訊取得步驟，其係為將針對不良所進行之檢查中所得到的包含有起因於不良之反應資訊的不良觀察畫像，作為半導體裝置之觀察畫像而取得；和(2)佈局(layout)資訊取得步驟，其係取得半導體裝置之佈局資訊；和(3)不良解析步驟。其係參考不良觀察畫像以及佈局資訊，而進行針對半導體裝置之不良的解析，(4)不良解析步驟，係包含有：區域設定步驟，其係用以參考不良觀察畫像，並對應於反應資訊而設定解析區域；和配線資訊解析步驟，其係針對半導體裝置之佈局中所包含的複數之配線，參考解析區域並進行不良解析，(5)佈局資訊，係包含有：經由在半導體裝置之層積構造中的複數層之中各別的配線圖案之圖案資料群，而被記述有半導體裝置之複數之配線的構成之配線資訊，(6)配線資訊解析步驟，係使用：在從複數之配線之中，將通過解析區域之配線，作為不良之候補配線而抽出的同時，在候補配線之抽出中，係藉由使用圖案資料群而進行配線圖案的等電位追蹤，來抽出候補配線的構成。
又，半導體不良解析程式，係為用以使電腦實行解析半導體裝置之不良的半導體不良解析的程式，其特徵為，使電腦實行：(1)檢查資訊取得處理，其係為將針對不良所進行之檢查中所得到的包含有起因於不良之反應資訊的不良觀察畫像，作為半導體裝置之觀察畫像而取得；和(2)佈局(layout)資訊取得處理，其係取得半導體裝置之佈局資訊；和(3)不良解析處理。其係參考不良觀察畫像以及佈局資訊，而進行針對半導體裝置之不良的解析，(4)不良解析處理，係包含有：區域設定處理，其係用以參考不良觀察畫像，並對應於反應資訊而設定解析區域；和配線資訊解析處理，其係針對半導體裝置之佈局中所包含的複數之配線，參考解析區域並進行不良解析，(5)佈局資訊，係包含有：經由在半導體裝置之層積構造中的複數層之中各別的配線圖案之圖案資料群，而被記述有半導體裝置之複數之配線的構成之配線資訊，(6)配線資訊解析處理，係使用：在從複數之配線之中，將通過解析區域之配線，作為不良之候補配線而抽出的同時，在候補配線之抽出中，係藉由使用圖案資料群而進行配線圖案的等電位追蹤，來抽出候補配線的構成。
在此，針對候補配線的抽出，不良解析裝置，係以使配線資訊解析手段，對半導體裝置之複數層，設定出用於通過解析區域的候補配線之抽出的抽出層，以及用於進行配線圖案之等電位追蹤的追蹤層為理想。同樣地，不良解析方法，係以使配線資訊解析步驟，對半導體裝置之複數層，設定出用於通過解析區域的候補配線之抽出的抽出層，以及用於進行配線圖案之等電位追蹤的追蹤層為理想。同樣地，不良解析程式，係以使配線資訊解析處理，對半導體裝置之複數層，設定出用於通過解析區域的候補配線之抽出的抽出層，以及用於進行配線圖案之等電位追蹤的追蹤層為理想。
如此這般，在構成半導體裝置之複數層中，藉由因應於具體的層積構造以及裝置構造，來分別設定抽出層以及追蹤層，能適當地實行配線圖案之等電位追蹤所致之候補配線的抽出。
進而，作為候補配線之抽出，不良解析裝置，係以使配線資訊解析手段，針對半導體裝置之複數層，設定使配線圖案之等電位追蹤結束的終端層為理想。同樣地，不良解析方法，係以使配線資訊解析步驟，針對半導體裝置之複數層，設定使配線圖案之等電位追蹤結束的終端層為理想。同樣地，不良解析程式，係以使配線資訊解析處理，針對半導體裝置之複數層，設定使配線圖案之等電位追蹤結束的終端層為理想。
如此這般，在構成半導體裝置之複數層中，藉由設定使等電位追蹤結束之終端層，則變為舉例而言，可將被連接有電容器之閘極的層指定為終端層，而將正在發光之電容器分離並作檢測等等，可實行各種之不良解析。
又，在此種可設定終端層之構成中，不良解析裝置，係亦可使配線資訊解析手段，作為配線圖案之等電位追蹤之中的追蹤模式，具備有：僅抽出在前述終端層內成為終端的配線之第1模式，以及不參考前述終端層而進行配線之抽出的第2模式。
同樣地，不良解析方法，係亦可使配線資訊解析步驟，作為配線圖案之等電位追蹤之中的追蹤模式，具備有：僅抽出在前述終端層內成為終端的配線之第1模式，以及不參考前述終端層而進行配線之抽出的第2模式。
同樣地，不良解析程式，係亦可使配線資訊解析處理，作為配線圖案之等電位追蹤之中的追蹤模式，具備有：僅抽出在前述終端層內成為終端的配線之第1模式，以及不參考前述終端層而進行配線之抽出的第2模式。
若藉由此構成，則舉例而言，成為可因應於使用在不良解析中之不良觀察畫像的畫像取得條件、或是在半導體裝置中之反應的發生狀況等而切換配線圖案之追蹤模式。藉由此，能提高使用不良觀察畫像之半導體裝置的不良解析之確實性。
進而，不良解析裝置，係以使配線資訊解析手段，針對配線圖案之等電位追蹤，設定限制所抽出之配線圖案的數目之最大抽出圖案數為理想。同樣地，不良解析方法，係以使配線資訊解析步驟，針對配線圖案之等電位追蹤，設定限制所抽出之配線圖案的數目之最大抽出圖案數為理想。同樣地，不良解析程式，係以使配線資訊解析處理，針對配線圖案之等電位追蹤，設定限制所抽出之配線圖案的數目之最大抽出圖案數為理想。藉由此，能適當地實行使用有經由GDS資料等所得到之配線資訊的配線圖案之等電位追蹤所致之候補配線的抽出。
又，不良解析裝置，係以區域設定手段為將解析區域以對應於半導體裝置之佈局的佈局座標系來設定為理想。同樣地，不良解析方法，係以區域設定步驟為將解析區域以對應於半導體裝置之佈局的佈局座標系來設定為理想。同樣地，不良解析程式，係以區域設定處理為將解析區域以對應於半導體裝置之佈局的佈局座標系來設定為理想。
如此這般，藉由將從不良觀察畫像所抽出、設定之解析區域，不以在畫像上的座標系，而以佈局座標系來設定，能將從半導體裝置之佈局中所包含之複數的配線中之候補配線之抽出，參考以佈局座標系所設定之解析區域，而更有效率地實行之。
[產業上之利用可能性]
本發明，係可作為：可使用不良觀察畫像而確實且有效率地進行對半導體裝置之不良的解析之半導體不良解析裝置、不良解析方法、以及不良解析程式，而利用之。
1．．．半導體不良解析系統
10．．．半導體不良解析裝置
11．．．檢查資訊取得部
12．．．佈局資訊取得部
13．．．不良解析部
131．．．區域設定部
136．．．解析區域設定部
137．．．遮罩區域設定部
132．．．配線資訊解析部
133．．．位置調整部
134．．．附加解析資訊取得部
135．．．解析對象選擇部
14．．．解析畫面顯示控制部
15．．．佈局畫像顯示控制部
20．．．檢查資訊供給裝置
20A．．．半導體檢查裝置
21．．．觀察部
22．．．控制部
23．．．檢查資訊處理部
24．．．顯示裝置
30．．．佈局資訊供給裝置
40．．．顯示裝置
45．．．輸入裝置
P1．．．圖案畫像
P2．．．不良觀察畫像
P3．．．佈局畫像
P6．．．重疊畫像
A、A1~A6．．．發光區域
B、B1~B6．．．解析區域
C、C1~C4．．．網線(配線)
D、D0~D4．．．配線圖案
V、V0~V3．．．通孔圖案(via pattern)
[圖1]圖1，係為展示包含有半導體不良解析裝置的不良解析系統之其中一種實施形態的區塊圖。
[圖2]圖2，係為展示不良解析部之具體構成的區塊圖。
[圖3]圖3，係為針對半導體不良解析方法作模式展示的圖。
[圖4]圖4，係為針對反應區域之抽出以及解析區域之設定作模式展示的圖。
[圖5]圖5，係為展示顯示視窗之其中一例的構成圖。
[圖6]圖6，係為針對觀察畫像以及佈局畫像之對應作模式展示的圖。
[圖7]圖7，係為針對半導體檢查裝置之其中一例作展示的構成圖。
[圖8]圖8，係為由側面展示於圖7所示之半導體檢查裝置的構成圖。
[圖9]圖9，係為展示抽出條件設定視窗之其中一例的構成圖。
[圖10]圖10，係為針對以圖案資料群所記述的配線構造作模式展示的圖。
[圖11]圖11，係為展示在Met1層中之配線圖案的圖。
[圖12]圖12，係為展示在Met2層中之配線圖案的圖。
[圖13]圖13，係為展示在Met3層中之配線圖案的圖。
[圖14]圖14，係為展示在Met4層中之配線圖案的圖。
[圖15]圖15，係為展示在Poly層中之配線圖案的圖。
[圖16]圖16，係為針對經由等電位追蹤所致之候補配線之抽出結果的其中一例作展示的圖。
[圖17]圖17，係為針對經由等電位追蹤所致之候補配線之抽出結果的其他一例作展示的圖。
[圖18]圖18，係為針對使用有不良觀察畫像之解析處理的例子作模式展示的圖。
[圖19]圖19，係為針對對於作為ORBICH畫像中之解析對象的層之選擇的圖。
1．．．半導體不良解析系統
10．．．半導體不良解析裝置
11．．．檢查資訊取得部
12．．．佈局資訊取得部
13．．．不良解析部
14．．．解析畫面顯示控制部
15．．．佈局畫像顯示控制部
20．．．檢查資訊供給裝置
30．．．佈局資訊供給裝置
40．．．顯示裝置
45．．．輸入裝置
P1．．．圖案畫像
P2．．．不良觀察畫像
P3．．．佈局畫像

Claims (18)

  1. 一種半導體不良解析裝置，係為用以解析半導體裝置之不良的半導體不良解析裝置，其特徵為，具備有：檢查資訊取得手段，其係為將針對不良所進行之檢查中所得到的包含有起因於不良之反應資訊的不良觀察畫像，作為半導體裝置之觀察畫像而取得；和佈局(layout)資訊取得手段，其係取得前述半導體裝置之佈局資訊；和不良解析手段，其係參考前述不良觀察畫像以及前述佈局資訊，而進行針對前述半導體裝置之不良的解析，前述不良解析手段，係具備有：區域設定手段，其係用以參考前述不良觀察畫像，並對應於前述之反應資訊而設定解析區域；和配線資訊解析手段，其係針對前述半導體裝置之佈局中所包含的複數之配線，參考前述解析區域並進行不良解析，前述佈局資訊，係包含有：經由在前述半導體裝置之層積構造中的複數層之中各別的配線圖案之圖案資料群，而被記述有前述半導體裝置之前述複數之配線的構成之配線資訊， 前述配線資訊解析手段，係在從前述複數之配線之中，將通過前述解析區域之配線，作為不良之候補配線而抽出的同時，在前述候補配線之抽出中，係藉由使用前述圖案資料群而進行前述配線圖案的等電位追蹤，來抽出前述候補配線。
  2. 如申請專利範圍第1項所記載之不良解析裝置，其中，前述配線資訊解析手段，係對前述半導體裝置之前述複數之層，設定使用於抽出通過前述解析區域之前述候補配線的抽出層，以及用於進行前述配線圖案之前述等電位追蹤的追蹤層。
  3. 如申請專利範圍第1項或第2項所記載之不良解析裝置，其中，前述配線資訊解析手段，係對前述半導體裝置之前述複數層，設定使前述配線圖案之前述等電位追蹤結束的終端層。
  4. 如申請專利範圍第3項所記載之不良解析裝置，其中，前述配線資訊解析手段，作為前述配線圖案之前述等電位追蹤之中的追蹤模式，係具備有：僅抽出在前述終端層內成為終端的配線之第1模式，以及不參考前述終端層而進行配線之抽出的第2模式。
  5. 如申請專利範圍第1項或第2項所記載之不良解析裝置，其中，前述配線資訊解析手段，係針對前述配線圖案之前述等電位追蹤，設定限制所抽出之前述配線圖案數的最大抽出圖案數。
  6. 如申請專利範圍第1項或第2項所記載之不良解析 裝置，其中，前述區域設定手段，係將前述解析區域，以對應於前述半導體裝置之佈局的佈局座標系來設定。
  7. 一種半導體不良解析方法，係為用以解析半導體裝置之不良的半導體不良解析方法，其特徵為，具備有：檢查資訊取得步驟，其係為將針對不良所進行之檢查中所得到的包含有起因於不良之反應資訊的不良觀察畫像，作為半導體裝置之觀察畫像而取得；和佈局(layout)資訊取得步驟，其係取得前述半導體裝置之佈局資訊；和不良解析步驟，其係參考前述不良觀察畫像以及前述佈局資訊，而進行針對前述半導體裝置之不良的解析，前述不良解析步驟，係包含有：區域設定步驟，其係用以參考前述不良觀察畫像，並對應於前述之反應資訊而設定解析區域；和配線資訊解析步驟，其係針對前述半導體裝置之佈局中所包含的複數之配線，參考前述解析區域並進行不良解析，前述佈局資訊，係包含有：經由在前述半導體裝置之層積構造中的複數層之中各別的配線圖案之圖案資料群，而被記述有前述半導體裝置之前述複數之配線的構成之配線資訊，前述配線資訊解析步驟，係在從前述複數之配線之中，將通過前述解析區域之配線，作為不良之候補配線而抽出的同時，在前述候補配線之抽出中，係藉由使用前述圖 案資料群而進行前述配線圖案的等電位追蹤，來抽出前述候補配線。
  8. 如申請專利範圍第7項所記載之不良解析方法，其中，前述配線資訊解析步驟，係對前述半導體裝置之前述複數之層，設定使用於抽出通過前述解析區域之前述候補配線的抽出層，以及用於進行前述配線圖案之前述等電位追蹤的追蹤層。
  9. 如申請專利範圍第7項或第8項所記載之不良解析方法，其中，前述配線資訊解析步驟，係對前述半導體裝置之前述複數層，設定使前述配線圖案之前述等電位追蹤結束的終端層。
  10. 如申請專利範圍第9項所記載之不良解析方法，其中，前述配線資訊解析步驟，作為前述配線圖案之前述等電位追蹤之中的追蹤模式，係具備有：僅抽出在前述終端層內成為終端的配線之第1模式，以及不參考前述終端層而進行配線之抽出的第2模式。
  11. 如申請專利範圍第7項或第8項所記載之不良解析方法，其中，前述配線資訊解析步驟，係針對前述配線圖案之前述等電位追蹤，設定限制所抽出之前述配線圖案數的最大抽出圖案數。
  12. 如申請專利範圍第7項或第8項所記載之不良解析方法，其中，在前述區域設定步驟中，係將前述解析區域，以對應於前述半導體裝置之佈局的佈局座標系來設定。
  13. 一種半導體不良解析程式，係為用以使電腦實行解析半導體裝置之不良的半導體不良解析的程式，其特徵為，使電腦實行：檢查資訊取得處理，其係為將針對不良所進行之檢查中所得到的包含有起因於不良之反應資訊的不良觀察畫像，作為半導體裝置之觀察畫像而取得；和佈局(layout)資訊取得處理，其係取得前述半導體裝置之佈局資訊；和不良解析處理，其係參考前述不良觀察畫像以及前述佈局資訊，而進行針對前述半導體裝置之不良的解析，前述不良解析處理，係包含有：區域設定處理，其係用以參考前述不良觀察畫像，並對應於前述之反應資訊而設定解析區域；和配線資訊解析處理，其係針對前述半導體裝置之佈局中所包含的複數之配線，參考前述解析區域並進行不良解析，前述佈局資訊，係包含有：經由在前述半導體裝置之層積構造中的複數層之中各別的配線圖案之圖案資料群，而被記述有前述半導體裝置之前述複數之配線的構成之配線資訊，前述配線資訊解析處理，係在從前述複數之配線之中，將通過前述解析區域之配線，作為不良之候補配線而抽出的同時，在前述候補配線之抽出中，係藉由使用前述圖案資料群而進行前述配線圖案的等電位追蹤，來抽出前述 候補配線。
  14. 如申請專利範圍第13項所記載之不良解析程式，其中，前述配線資訊解析處理，係對前述半導體裝置之前述複數之層，設定使用於抽出通過前述解析區域之前述候補配線的抽出層，以及用於進行前述配線圖案之前述等電位追蹤的追蹤層。
  15. 如申請專利範圍第13項或第14項所記載之不良解析程式，其中，前述配線資訊解析處理，係對前述半導體裝置之前述複數層，設定使前述配線圖案之前述等電位追蹤結束的終端層。
  16. 如申請專利範圍第15項所記載之不良解析程式，其中，前述配線資訊解析處理，作為前述配線圖案之前述等電位追蹤之中的追蹤模式，係具備有：僅抽出在前述終端層內成為終端的配線之第1模式，以及不參考前述終端層而進行配線之抽出的第2模式。
  17. 如申請專利範圍第13項或第14項所記載之不良解析程式，其中，前述配線資訊解析處理，係針對前述配線圖案之前述等電位追蹤，設定限制所抽出之前述配線圖案數的最大抽出圖案數。
  18. 如申請專利範圍第13項或第14項所記載之不良解析程式，其中，在前述區域設定處理中，係將前述解析區域，以對應於前述半導體裝置之佈局的佈局座標系來設定。
TW095140076A 2006-06-14 2006-10-30 Semiconductor poor analytical devices, poor analytical methods, and poor analytical procedures TWI390228B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006165204A JP5087236B2 (ja) 2006-06-14 2006-06-14 半導体不良解析装置、不良解析方法、及び不良解析プログラム

Publications (2)

Publication Number Publication Date
TW200801554A TW200801554A (en) 2008-01-01
TWI390228B true TWI390228B (zh) 2013-03-21

Family

ID=38831493

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095140076A TWI390228B (zh) 2006-06-14 2006-10-30 Semiconductor poor analytical devices, poor analytical methods, and poor analytical procedures

Country Status (7)

Country Link
US (1) US7865012B2 (zh)
EP (1) EP2028502A4 (zh)
JP (1) JP5087236B2 (zh)
KR (1) KR101270384B1 (zh)
CN (1) CN101467056B (zh)
TW (1) TWI390228B (zh)
WO (1) WO2007144970A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4931483B2 (ja) * 2006-06-14 2012-05-16 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5021503B2 (ja) * 2008-01-15 2012-09-12 株式会社日立ハイテクノロジーズ パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム
JP5296739B2 (ja) * 2010-04-28 2013-09-25 浜松ホトニクス株式会社 半導体故障解析装置及び故障解析方法
JP5707127B2 (ja) * 2010-12-28 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置の不良解析方法
JP5396407B2 (ja) * 2011-01-28 2014-01-22 株式会社日立ハイテクノロジーズ パターン観察装置，レシピ作成装置，レシピ作成方法
US8555237B1 (en) * 2012-07-05 2013-10-08 Cadence Design Systems, Inc. Method and apparatus for design rule violation reporting and visualization
KR20220031996A (ko) 2019-07-10 2022-03-15 하마마츠 포토닉스 가부시키가이샤 반도체 디바이스 검사 방법 및 반도체 디바이스 검사 장치
CN111474465B (zh) * 2020-04-27 2022-06-24 上海精密计量测试研究所 用于emmi分析的扁平封装半导体器件夹具及分析方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185324B1 (en) 1989-07-12 2001-02-06 Hitachi, Ltd. Semiconductor failure analysis system
JP2941033B2 (ja) 1990-09-28 1999-08-25 株式会社日立製作所 回路情報表示装置
JP2932794B2 (ja) * 1991-11-05 1999-08-09 日本電気株式会社 回路接続検証装置
US5240866A (en) 1992-02-03 1993-08-31 At&T Bell Laboratories Method for characterizing failed circuits on semiconductor wafers
JP3686124B2 (ja) 1995-01-09 2005-08-24 株式会社ルネサステクノロジ 電子ビームテストシステムを使用する故障解析方法
JPH0933599A (ja) * 1995-05-15 1997-02-07 Hitachi Ltd パターン検査方法および検査装置
US6292582B1 (en) 1996-05-31 2001-09-18 Lin Youling Method and system for identifying defects in a semiconductor
JP3436456B2 (ja) 1996-06-14 2003-08-11 三菱電機株式会社 エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム
JP3519872B2 (ja) 1996-07-01 2004-04-19 三洋電機株式会社 半導体集積回路装置の故障解析システム
JPH1063235A (ja) 1996-08-19 1998-03-06 Dainippon Printing Co Ltd 画像処理装置
US20020024603A1 (en) 1996-10-02 2002-02-28 Nikon Corporation Image processing apparatus, method and recording medium for controlling same
JP2956658B2 (ja) 1997-06-26 1999-10-04 日本電気株式会社 Ｌｓｉの異常発光箇所特定方法およびその装置
FR2786011B1 (fr) * 1998-11-13 2001-01-19 Centre Nat Etd Spatiales Procede de comparaison d'images enregistrees formees de pixels representant des equipotentielles d'au moins une puce de circuit integre
JP3660561B2 (ja) 1999-11-10 2005-06-15 株式会社東芝 半導体集積回路の故障解析装置
IL133696A (en) * 1999-12-23 2006-04-10 Orbotech Ltd Cam reference inspection of multi-color and contour images
JP3950608B2 (ja) 2000-01-18 2007-08-01 株式会社ルネサステクノロジ エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法
US20020060650A1 (en) 2000-10-25 2002-05-23 Asahi Kogaku Kogyo Kabushiki Kaisha Schematic illustration drawing apparatus and method
JP3678133B2 (ja) 2000-10-30 2005-08-03 株式会社日立製作所 検査システムおよび半導体デバイスの製造方法
DE10196980T5 (de) 2000-11-28 2004-04-22 Advantest Corp. Fehleranalysevorrichtung
US6598211B2 (en) 2001-03-30 2003-07-22 Intel Corporation Scaleable approach to extracting bridges from a hierarchically described VLSI layout
JP4190748B2 (ja) * 2001-06-27 2008-12-03 株式会社ルネサステクノロジ 半導体不良解析用のｃａｄツール及び半導体不良解析方法
GB2389178B (en) * 2001-12-31 2004-10-27 Orbotech Ltd Method for inspecting patterns
JP2003282665A (ja) * 2002-03-22 2003-10-03 Hitachi Ltd 半導体不良解析ツール、システム、不要解析方法および半導体装置の製造方法
JP4283487B2 (ja) 2002-04-08 2009-06-24 株式会社ルネサステクノロジ 半導体の不良解析方法及びそのシステム
JP2005533283A (ja) 2002-07-12 2005-11-04 ケイデンス デザイン システムズ インコーポレイテッド コンテクスト特定のマスク書込のための方法及びシステム
US6891363B2 (en) 2002-09-03 2005-05-10 Credence Systems Corporation Apparatus and method for detecting photon emissions from transistors
US6943572B2 (en) 2002-09-03 2005-09-13 Credence Systems Corporation Apparatus and method for detecting photon emissions from transistors
JP4429593B2 (ja) 2002-11-22 2010-03-10 パナソニック株式会社 半導体装置のレイアウト検証方法
JP3966189B2 (ja) 2003-02-27 2007-08-29 オムロン株式会社 基板検査方法およびこの方法を用いた基板検査装置
JP4138574B2 (ja) 2003-05-21 2008-08-27 株式会社日立製作所 カーナビゲーション装置
JP2004355717A (ja) 2003-05-29 2004-12-16 Renesas Technology Corp 半導体装置の不良解析方法
US7155689B2 (en) 2003-10-07 2006-12-26 Magma Design Automation, Inc. Design-manufacturing interface via a unified model
JP2005158780A (ja) 2003-11-20 2005-06-16 Hitachi Ltd パターン欠陥検査方法及びその装置
US20060098862A1 (en) 2004-11-10 2006-05-11 International Business Machines Corporation Nanoscale defect image detection for semiconductors
JP5006520B2 (ja) * 2005-03-22 2012-08-22 株式会社日立ハイテクノロジーズ 欠陥観察装置及び欠陥観察装置を用いた欠陥観察方法
JP5000104B2 (ja) * 2005-06-22 2012-08-15 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
US8041103B2 (en) 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space

Also Published As

Publication number Publication date
KR101270384B1 (ko) 2013-06-05
TW200801554A (en) 2008-01-01
CN101467056B (zh) 2011-11-09
WO2007144970A1 (ja) 2007-12-21
KR20090027609A (ko) 2009-03-17
JP2007335605A (ja) 2007-12-27
US20070292018A1 (en) 2007-12-20
EP2028502A4 (en) 2011-11-23
EP2028502A1 (en) 2009-02-25
US7865012B2 (en) 2011-01-04
CN101467056A (zh) 2009-06-24
JP5087236B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
JP5000104B2 (ja) 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
JP5091430B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
TWI390228B (zh) Semiconductor poor analytical devices, poor analytical methods, and poor analytical procedures
TWI397105B (zh) Semiconductor poor analytical devices, poor analytical methods, and poor analytical procedures
JP2009170606A (ja) パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム
JP5005893B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5018868B2 (ja) 試料の観察方法およびその装置
TWI502668B (zh) Semiconductor defect analysis device, defect analysis method and defect analysis program
JP4216902B1 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム