CN101467056B - 半导体不良分析装置及方法 - Google Patents

半导体不良分析装置及方法 Download PDF

Info

Publication number
CN101467056B
CN101467056B CN2006800549775A CN200680054977A CN101467056B CN 101467056 B CN101467056 B CN 101467056B CN 2006800549775 A CN2006800549775 A CN 2006800549775A CN 200680054977 A CN200680054977 A CN 200680054977A CN 101467056 B CN101467056 B CN 101467056B
Authority
CN
China
Prior art keywords
bad
distribution
semiconductor devices
pattern
analysis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800549775A
Other languages
English (en)
Other versions
CN101467056A (zh
Inventor
真岛敏幸
嶋瀬朗
寺田浩敏
堀田和宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN101467056A publication Critical patent/CN101467056A/zh
Application granted granted Critical
Publication of CN101467056B publication Critical patent/CN101467056B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G01N2021/95615—Inspecting patterns on the surface of objects using a comparative method with stored comparision signal

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Engineering & Computer Science (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

由取得半导体器件的不良观察图像(P2)的检查信息取得部(11)、取得布图信息的布图信息取得部(12)、进行不良分析的不良分析部(13)构成不良分析装置(10)。不良分析部13，使用由多个层的每一层中的配线图案的图案数据组记述半导体器件的多个配线的构成的配线信息，将多个配线中通过分析区域的配线作为不良的候补配线而抽出，并且，在候补配线的抽出中，通过进行使用图案数据组的配线图案的等电位追踪，从而抽出候补配线。由此，实现了能够可靠且高效地进行使用不良观察图像的半导体器件的不良的分析的半导体不良分析装置、不良分析方法、以及不良分析程序。

Description

半导体不良分析装置及方法
技术领域
本发明涉及用于对半导体器件的不良(defect)进行分析的半导体不良分析装置、不良分析方法、以及不良分析程序。 
背景技术
作为取得用于分析半导体器件的不良的观察图像的半导体检查装置，目前使用放射显微镜、OBIRCH装置、时间分解放射显微镜等。借助这些检查装置，使用作为不良观察图像而取得的发光图像或OBIRCH图像，能够分析半导体器件的故障部位等的不良(例如，参照专利文献1、2)。 
专利文献1：日本专利申请公开第2003-86689号公报 
专利文献2：日本专利申请公开第2003-303746号公报 
发明内容
近年来，在半导体不良分析中，成为分析对象的半导体器件的微细化和高集成化正在进行，使用上述的检查装置的不良部位的分析变得困难。因此，为了对这种半导体器件进行不良部位的分析，提高用于从不良观察图像来推断半导体器件的不良部位的分析处理的可靠性及其效率是必要且不可缺的。 
本发明是为了解决上述的问题而提出的，其目的在于，提供一种能够可靠且高效地进行使用不良观察图像的半导体器件的不良分析的半导体不良分析装置、不良分析方法、以及不良分析程序。 
为了达到该目的，本发明的半导体不良分析装置是分析半导体器件的不良的半导体不良分析装置，其特征在于，具备：(1)检查信息取得模块，取得进行与不良相关的检查而得到的、包含起因于不良的反应信息的不良观察图像，以作为半导体器件的观察图像；(2)布图信息取得模块，取得半导体器件的布图信息；(3)不良分析模块，参 照不良观察图像和布图信息，进行与半导体器件的不良相关的分析，(4)不良分析模块具有：区域设定模块，用于参照不良观察图像，对应于反应信息而设定分析区域；配线信息分析模块，参照分析区域，对半导体器件的布图所包含的多个配线进行不良分析，(5)布图信息，包含由半导体器件的层叠构造中的多个层的每一层中的配线图案的图案数据组记述半导体器件的多个配线的构成的配线信息，(6)配线信息分析模块，将多个配线中通过分析区域的配线作为不良的候补配线而抽出，并且，在候补配线的抽出中，通过进行使用图案数据组的配线图案的等电位追踪，从而抽出候补配线。 
另外，本发明的半导体不良分析方法是分析半导体器件的不良的半导体不良分析方法，其特征在于，具备：(1)检查信息取得步骤，取得进行与不良相关的检查而得到的、包含起因于不良的反应信息的不良观察图像，以作为半导体器件的观察图像；(2)布图信息取得步骤，取得半导体器件的布图信息；(3)不良分析步骤，参照不良观察图像和布图信息，进行与半导体器件的不良相关的分析，(4)不良分析步骤包括：区域设定步骤，用于参照不良观察图像，对应于反应信息而设定分析区域；配线信息分析步骤，参照分析区域，对半导体器件的布图所包含的多个配线进行不良分析，(5)布图信息，包含由半导体器件的层叠构造中的多个层的每一层中的配线图案的图案数据组记述半导体器件的多个配线的构成的配线信息，(6)配线信息分析步骤，将多个配线中通过分析区域的配线作为不良的候补配线而抽出，并且，在候补配线的抽出中，通过进行使用图案数据组的配线图案的等电位追踪，从而抽出候补配线。 
另外，本发明的半导体不良分析程序是使计算机实行分析半导体器件的不良的半导体不良分析的程序，其特征在于，使计算机实行：(1)检查信息取得处理，取得进行与不良相关的检查而得到的、包含起因于不良的反应信息的不良观察图像，以作为半导体器件的观察图像；(2)布图信息取得处理，取得半导体器件的布图信息；(3)不良分析处理，参照不良观察图像和布图信息，进行与半导体器件的不良相关的分析，(4)不良分析处理包括：区域设定处理，用于参照不良观察图像，对应于反应信息而设定分析区域；配线信息分析处理，参照分 析区域，对半导体器件的布图所包含的多个配线进行不良分析，(5)布图信息，包含由半导体器件的层叠构造中的多个层的每一层中的配线图案的图案数据组记述半导体器件的多个配线的构成的配线信息，(6)配线信息分析处理，将多个配线中通过分析区域的配线作为不良的候补配线而抽出，并且，在候补配线的抽出中，通过进行使用图案数据组的配线图案的等电位追踪，从而抽出候补配线。 
在上述的半导体不良分析装置、不良分析方法、以及不良分析程序中，取得对分析对象的半导体器件进行检查而得到的发光图像或者OBIRCH图像等的不良观察图像、以及与半导体器件的布图相关的必要的信息。随后，通过对应于不良观察图像中的反应信息(例如反应部位的信息)而设定分析区域，抽出构成半导体器件的各配线(网路)中通过分析区域的配线，从而进行半导体器件的不良的分析。依照这种构成，通过恰当地设定分析区域，能够根据通过分析区域的配线，推测出半导体器件中的不良的可能性高的候补配线。 
而且，在上述构成中，作为示意半导体器件中的配线构成的数据，使用由图案数据组记述多个配线的构成的配线信息，该图案数据组是该层叠构造中的多个层的每一层中的配线图案的集合体。然后，在不良的候补配线的抽出中，通过进行图案数据组中的配线图案的等电位追踪，从而抽出候补配线(候补网路)。依照这种构成，使用入手比较容易的例如GDS数据等的配线信息，能够高效地实行不良的候补配线的抽出。因此，能够可靠且高效地进行使用不良观察图像的半导体器件的不良分析。 
依照本发明的半导体不良分析装置、不良分析方法、以及不良分析程序，将通过不良观察图像中所设定的分析区域的配线作为不良候补配线而抽出，并且，使用由半导体器件的层叠构造中的多个层的每一层中的配线图案的图案数据组记述多个配线的构成的配线信息，在候补配线的抽出中，通过进行使用图案数据组的配线图案的等电位追踪来抽出候补配线，从而高效地实行候补配线的抽出，可靠且高效地进行半导体器件的不良分析。 
附图说明
图1是包括半导体不良分析装置的不良分析系统的一个实施方式的构成的方框示意图。 
图2是不良分析部的具体的构成的方框示意图。 
图3是半导体不良分析方法的模式示意图。 
图4是反应区域的抽出以及分析区域的设定的模式示意图。 
图5是显示窗口的一个示例的构成示意图。 
图6是观察图像和布图图像的对应的模式示意图。 
图7是半导体检查装置的一个示例的构成示意图。 
图8是从侧面示意图7所示的半导体检查装置的构成图。 
图9是抽出条件设定窗口的一个示例的构成示意图。 
图10是由图案数据组记述的配线构造的模式示意图。 
图11是Met1层中的配线图案的示意图。 
图12是Met2层中的配线图案的示意图。 
图13是Met3层中的配线图案的示意图。 
图14是Met4层中的配线图案的示意图。 
图15是Poly层中的配线图案的示意图。 
图16是基于等电位追踪的候补配线的抽出结果的一个示例的示意图。 
图17是基于等电位追踪的候补配线的抽出结果的其它示例的示意图。 
图18是使用不良观察图像的分析处理的示例的模式示意图。 
图19是作为OBIRCH图像中的分析对象的层的选择的示意图。 
符号说明 
1：半导体不良分析系统；10：半导体不良分析装置；11：检查信息取得部；12：布图信息取得部；13：不良分析部；131：区域设定部；136：分析区域设定部；137：掩膜(mask)区域设定部；132：配线信息分析部；133：位置调整部；134：附加分析信息取得部；135：分析对象选择部；14：分析画面显示控制部；15：布图图像显示控制部；20：检查信息供给装置；20A：半导体检查装置；21：观察部22：控制部；23：检查信息处理部；24：显示装置；30：布图信息供给装置； 40：显示装置；45：输入装置；P1：图案图像；P2：不良观察图像；P3：布图图像；P6：重叠图像；A、A1～A6：发光区域；B、B1～B6：分析区域；C、C1～C4：网路(配线)；D、D0～D4：配线图案；V、V0～V3：通孔图案 
具体实施方式
以下，结合附图，详细地说明本发明的半导体不良分析装置、不良分析方法、以及不良分析程序的优选实施方式。并且，在附图的说明中，对相同的要素使用相同的符号，省略重复的说明。另外，附图的尺寸比例不一定与说明一致。 
图1是大致地示意包括本发明的半导体不良分析装置的不良分析系统的一个实施方式的构成的方框示意图。该不良分析系统1，将半导体器件作为分析对象，使用其观察图像，用于进行不良分析，并且，具备半导体不良分析装置10、检查信息供给装置20、布图信息供给装置30、显示装置40、以及输入装置45。以下，结合半导体不良分析方法，说明半导体不良分析装置10和不良分析系统1的构成。 
半导体不良分析装置10是用于输入半导体器件的不良分析所必需的数据，实行不良的分析处理的分析装置。本实施方式的不良分析装置10具备检查信息取得部11、布图信息取得部12、不良分析部13、分析画面显示控制部14、以及布图图像显示控制部15。另外，在不良分析装置10上连接有用于显示与不良分析相关的信息的显示装置40、以及用于不良分析所必需的指示或信息的输入的输入装置45。 
在不良分析装置10实行的不良分析中所使用的数据，由检查信息取得部11以及布图信息取得部12取得。检查信息取得部11，取得作为通常的观察图像的图案图像P1和不良观察图像P2以作为半导体器件的观察图像(检查信息取得步骤)，该不良观察图像P2包含进行与不良相关的检查而得到的、起因于不良的反应信息。另外，布图信息取得部12取得示意半导体器件中的配线等的构成的布图信息(布图信息取得步骤)。在图1中，布图信息取得部12，取得布图图像P3以作为该半导体器件的布图信息。 
在图1中，针对检查信息取得部11，连接有检查信息供给装置20， 从供给装置20向取得部11供给图案图像P1以及不良观察图像P2。作为该检查信息供给装置20，例如能够使用放射显微镜装置。在该情况下，不良观察图像P2为发光图像。另外，作为检查信息供给装置20，能够使用OBIRCH装置。在该情况下，不良观察图像P2为OBIRCH图像。或者，也可以使用除此以外的种类的半导体检查装置作为供给装置20。 
另外，在图案图像P1以及不良观察图像P2预先由半导体检查装置取得的情况下，作为检查信息供给装置20，使用存储这些图像数据的数据存储装置。这种情况下的数据存储装置，可以设在不良分析装置10的内部，或者，也可以为外部装置。这种构成，在由半导体检查装置预先取得并存储观察图像，并由其他的计算机运行不良分析装置10的软件的情况下有用。这种情况下，不占有半导体检查装置，分担推进不良分析的作业。 
另外，关于由放射显微镜装置或OBIRCH装置等的半导体检查装置取得的图案图像P1以及不良观察图像P2，在将半导体器件载置于平台上的状态下，取得图像P1、P2。因此，将两者作为相互对位的图像而取得。另外，图像P1、P2中的图像上的坐标系，例如对应于半导体检查装置上的平台坐标系而设定。 
另一方面，针对布图信息取得部12，经由网络(network)而连接有布图信息供给装置30，从供给装置30向取得部12供给布图图像P3。作为该布图信息供给装置30，例如能够使用起动有布图检阅器(layoutviewer)的CAD软件的工作站，该布图检阅器的CAD软件从构成半导体器件的元件或网路(配线)的配置等的设计信息产生布图图像P3。 
在此，关于例如半导体器件所包含的多个网路的各自的信息等的布图图像P3以外的布图信息，优选在不良分析装置10中使用必要时与布图信息供给装置30进行通讯并取得信息的构成。或者，也可以为对照布图图像P3，从布图信息取得部12读入信息的构成。 
另外，在布图信息供给装置30中，准备布图信息所包含的半导体器件的配线构成的信息，例如作为GDS II格式的数据。GDS II数据是由半导体器件的层叠构造中的多个层的每一层的配线图案的图案数据组记述半导体器件的多个配线的构成的配线信息，在半导体领域中被 广泛使用。GDS II数据中，具体而言，上述的配线图案是起点、终点、以及宽度的数据的组合，由所指定的矩形图案表现。 
另外，在本实施方式中，在不良分析装置10中设有布图图像显示控制部15。该布图图像显示控制部15，由画面转送软件，例如X终端构成，具有在显示装置40上的规定的显示窗口中显示在布图信息供给装置30中所描绘的布图图像P3的功能。但是，关于该布图图像显示控制部15，如果不是必要的，那么也可以不设置。 
向不良分析部13输入由检查信息取得部11和布图信息取得部12取得的图案图像P1、不良观察图像P2、以及布图图像P3。不良分析部13是参照不良观察图像P2以及布图信息，进行与半导体器件的不良相关的分析的分析模块。另外，分析画面显示控制部14是在显示装置40上显示由不良分析部13生成的与半导体器件的不良的分析结果相关的信息的信息显示控制模块。另外，分析画面显示控制部14在必要时，在规定的分析画面显示除了分析结果以外的与半导体器件的不良分析相关的信息。 
图2是图1所示的半导体不良分析装置10中的不良分析部13的具体的构成的方框示意图。本实施方式中的不良分析部13具有区域设定部131和配线信息分析部132。另外，图3和图4是由区域设定部131和配线信息分析部132实行的不良分析方法的模式示意图。此外，以下，在模式性地示意不良观察图像的情况下，为了说明，关于例如发光图像中的发光区域等的反应区域，由带有斜线的区域标识。 
区域设定部131是参照不良观察图像P2，对应于图像P2中的反应信息而对分析对象的半导体器件设定分析区域的设定模块。在此，作为不良观察图像P2的示例，考虑由放射显微镜装置取得的发光图像。例如，在图3(a)所示的示例中，作为在不良分析中所参照的反应信息，在发光图像中存在着A1～A6的6个发光区域(反应区域)。如图3(b)所示，区域设定部131对应于发光区域而对这种图像设定6个分析区域B1～B6。 
在本实施方式中，该区域设定部131具有分析区域设定部136和掩膜区域设定部137。分析区域设定部136是对不良观察图像P2应用规定的亮度临界值并进行分析区域的设定的设定模块。例如，在图4 (a)所示的示例中，在作为不良观察图像P2的发光图像中存在着3处发光区域。 
分析区域设定部136中，对这种不良观察图像P2，比较图像P2中的亮度分布和规定的亮度临界值，选择例如具有亮度临界值以上的亮度值的像素。由此，如图4(b)所示，抽出反应区域A1～A3以作为不良观察图像P2所包含的反应信息。在此，在不良观察图像P2为发光图像的情况下，图像P2中的亮度分布对应于半导体器件中的发光强度分布。另外，根据亮度临界值所抽出的反应区域A1～A3对应于发光区域。 
而且，分析区域设定部136中，对应于如上述般抽出的反应区域A1～A3而设定用于半导体器件的不良分析的分析区域B1～B3。这种分析区域的设定，优选按照来自使用键盘或鼠标等的输入装置45的操作者的输入，手动地进行。或者，也可以为在分析区域设定部136中自动地进行的构成。另外，所设定的分析区域的形状未被特别地限制，但是，从容易分析的观点出发，优选如图3(b)和图4(b)所示，设定为矩形状的区域(反应方块)。 
另外，关于分析区域的具体的设定方法，除了上述的应用亮度临界值的方法之外，也可以使用各种方法。例如，可以在从不良观察图像抽出反应区域之后，不再设定分析区域，而是使用从不良观察图像中直接地以自动或操作者的手动来设定分析区域的方法。 
另外，掩膜区域设定部137是进行掩膜区域的设定的设定模块，该掩膜区域在使用不良观察图像进行不良分析时被用作掩膜。分析区域设定部136使用利用掩膜区域设定部137中所设定的掩膜区域进行过掩膜处理的不良观察图像，参照进行过该掩膜处理的不良观察图像，进行反应区域的抽出以及分析区域的设定。此外，关于这种掩膜区域的设定以及对不良观察图像的掩膜处理，如果不是必要的，则也可以不进行。 
配线信息分析部132是参照由分析区域设定部136设定的分析区域，对半导体器件的布图所包含的多个网路(多个配线)进行分析的分析模块。具体而言，配线信息分析部132对多个配线进行必要的分析，抽出通过上述的分析区域的配线以作为不良的候补配线(候补网 路)(配线信息分析步骤)。另外，在分析区域设定部136中设定有多个分析区域的情况下，配线信息分析部132，可以对多个配线抽出通过多个分析区域的至少一个的候补配线，并且抽出该候补配线通过分析区域的通过次数(该配线通过的分析区域的个数)。 
上述的示例中，如图3(c)所示，对由分析区域设定部136设定的6个分析区域B1～B6抽出4根配线C1～C4以作为通过分析区域的候补配线。另外，在这些候补配线C1～C4中，配线C1的通过分析区域的通过次数为3次，为最多，配线C2的通过次数为2次，配线C3、C4的通过次数分别为1次。 
此外，优选这种配线信息的分析中，在必要时，经由布图信息取得部12而在与布图信息供给装置30之间进行通信，实行分析。作为这种构成，例如有这样的构成，即配线信息分析部132对布图信息供给装置30指示进行配线的抽出以及通过分析区域的通过次数的取得，并接收其结果。 
在本实施方式中，配线信息分析部132，具体而言，利用配线信息，实行配线分析，该配线信息作为与半导体器件的布图相关的信息，为保持于布图信息供给装置30中或者从布图信息供给装置30向不良分析装置10供给的与多个配线相关的配线信息。在此，利用与布图信息供给装置30相关的从上述的GDS II数据等得到的配线信息，以作为这种配线信息。这种配线信息中，半导体器件的多个配线的构成由配线图案的图案数据组记述，该配线图案由半导体器件的层叠构造中的多个层的每一个的图形表示。 
配线信息分析部132，利用这种配线信息，在参照分析区域而进行的不良的候补配线的抽出中，通过进行使用图案数据组的配线图案的等电位追踪，从而抽出候补配线。即，在上述的配线信息中，在半导体器件中的配线的构造作为多个配线图案的集合体而被记述。因此，通过在多个层上对这种配线图案实行等电位追踪，从而能够抽出作为分析对象的配线。 
另外，配线信息分析部132中，在必要时，从如上述般抽出的多个候补配线中，进行选择实际上成为不良的可能性高的不良配线(疑为不良配线)的处理。这种不良配线(不良网路)的具体的选择方法， 例如，关于所抽出的多个候补配线，假设通过分析区域的通过次数最多的候补配线为最可疑的配线，选择其作为第1不良配线。进而，关于次可疑的不良配线的选择，着眼于第1不良配线未通过的分析区域，进行第2不良配线的选择。另外，如果有必要，配线信息分析部132以同样的方法进一步选择第3以后的不良配线。 
另外，在本实施方式中，对配线信息分析部132还设有分析对象选择部135。分析对象选择部135是必要时对作为不良分析的对象的半导体器件的层叠构造进行配线信息分析部132中的作为不良分析的对象的层的选择的选择模块。由该分析对象选择部135进行的层的选择，例如能够参照不良观察图像的取得条件等来进行。 
另外，这些不良分析所必需的图像等的信息，或者作为分析结果而得到的信息，在必要时作为分析画面，由分析画面显示控制部14显示在显示装置40上。尤其是在本实施方式中，分析画面显示控制部14在显示装置40上显示表示上述不良分析部13的分析结果的信息，例如与由分析区域设定部136抽出的反应区域以及对应于反应区域而设定的分析区域相关的信息，或者，与由配线信息分析部132抽出的配线以及该配线通过分析区域的通过次数相关的信息等(信息显示控制步骤)。 
这些分析结果的显示，例如，如图3(c)所示，可以由包括分析区域以及配线的图像显示，或者，也可以由配线的名称以及通过次数的计数值等显示。具体而言，优选分析画面显示控制部14在显示装置40上显示将由配线信息分析部132抽出的配线一览显示的配线清单，以作为分析结果。 
另外，在设定有多个分析区域的情况下，作为分析结果，优选在显示装置40上显示将由配线信息分析部132抽出的候补配线(例如任意设定的配线的名称)以及该配线通过分析区域的通过次数(例如表示通过次数的计数值)一览显示的配线清单。由此，进行半导体器件的不良分析的操作者，能够视觉辨认性良好地进行基于配线信息分析部132的分析作业。另外，关于配线通过分析区域的通过次数，可以将通过次数图表化而进行显示，进一步提高其视觉辨认性。 
这种配线清单，例如，能够使用图5所示的配线清单显示窗口来 进行显示。图5所示的显示窗口510具有位于画面的左侧的配线清单显示区域511、以及位于画面的右侧并将配线清单图表化(柱状图化)而显示的图表显示区域512。通过使用这种显示窗口510，使得操作者对分析结果的把握变得容易。 
另外，在由包括所设定的分析区域以及所抽出的配线的图像来显示分析结果的情况下，如图3(c)所示，也可以在布图图像上高亮显示所抽出的配线。另外，在通过鼠标操作等来选择所抽出的配线的情况下，也可以使用改变该配线所通过的分析区域的颜色来进行显示的方法等，具体而言，可以使用各种显示方法。另外，关于反应区域以及分析区域的显示，例如，如图4(b)所示，可以由同时表示反应区域和分析区域的图像进行显示，或者，也可以由表示反应区域或分析区域的一者的图像进行显示。 
在本实施方式的不良分析部13中，检查信息取得部11不仅取得不良观察图像P2，还取得图案图像P1，与此相对应地设有位置调整部133。位置调整部133，参照图案图像P1以及布图图像P3，在包括图案图像P1以及不良观察图像P2的来自检查信息供给装置20的观察图像和来自布图信息供给装置30的布图图像P3之间进行对位(位置调整步骤)。该对位例如可以使用这样的方法，即在图案图像P1中指定适当的3点，并在布图图像P3中指定对应的3点，从这些坐标进行对位。 
另外，在不良分析部13中设有附加分析信息取得部134。附加分析信息取得部134，从外部装置等取得通过与区域设定部131以及配线信息分析部132的上述的分析方法不同的其它分析方法而得到的与半导体器件的不良相关的附加的分析信息(附加分析信息取得步骤)。对照由配线信息分析部132得到的分析结果，参照该所取得的附加分析信息。 
对上述实施方式的半导体不良分析装置以及半导体不良分析方法的效果进行说明。
在图1所示的半导体不良分析装置10以及不良分析方法中，经由检查信息取得部11以及布图信息取得部12，取得检查分析对象的半导体器件而得到的不良观察图像P2以及与半导体器件的布图相关的必要 的信息。然后，在区域设定部131，与起因于不良观察图像P2中的不良的反应信息(例如反应部位的信息，具体而言，是发光图像中的发光部位的信息等)相对应地设定分析区域，在配线信息分析部132，通过抽出构成半导体器件的各配线中通过分析区域的配线，从而进行半导体器件的不良分析。 
依照这种构成，通过恰当地设定分析区域(例如矩形状的反应方块)，根据通过分析区域的网路，能够从半导体器件中的庞大数量的配线中，推测出半导体器件中的成为不良的可能性高的配线(疑为不良配线)。例如，起因于不良观察图像P2中的不良的反应信息，不仅包括该反应部位本身为不良部位的情况，也包含起因于例如不良配线等的其它的不良部位而产生反应的部位。依照上述构成，也能够使用分析区域对这种不良配线等恰当地进行范围缩小和推测。 
而且，上述构成中，作为示意半导体器件中的配线构成的数据，使用由图案数据组记述多个配线的构成的配线信息，该图案数据组是该层叠构造中的多个层的每一层中的配线图案的集合体。然后，在不良的候补配线的抽出中，通过进行图案数据组中的配线图案的等电位追踪，从而抽出候补配线。依照这种构成，例如，能够使用从入手比DEF/LEF数据等容易的GDS II数据等得到的配线信息，高效地实行不良的候补配线的抽出。因此，能够可靠且高效地进行使用不良观察图像的半导体器件的不良分析。 
另外，依照由上述的半导体不良分析装置10、检查信息供给装置20、布图信息供给装置30、显示装置40构成的不良分析系统1，实现了能够可靠且高效地进行使用不良观察图像P2的半导体器件的不良分析的半导体不良分析系统。 
在此，关于基于不良分析部13的配线信息分析部132中所实行的等电位追踪的候补配线的具体的抽出方法，优选对半导体器件的多个层，设定用于通过分析区域的候补配线的抽出的抽出层、以及用于配线图案的等电位追踪的追踪层，实行候补配线的抽出。如此，在构成半导体器件的多个层中，根据具体的层叠构造以及器件构造，或者用于分析的不良观察图像P2的种类，分别设定抽出层以及追踪层，从而能够恰当地实行基于配线图案的等电位追踪的候补配线的抽出。
另外，作为候补配线的具体的抽出方法，优选对半导体器件的多个层设定配线图案的等电位追踪结束的终端层，实行候补配线的抽出。如此，在构成半导体器件的多个层中，通过设定使等电位追踪结束的终端层，从而能够实行各种的不良分析，例如，能够将连接有晶体管的栅极的层指定为终端层，单独地检测正在发光的晶体管等。 
另外，在能够如此地设定终端层的构成中，配线信息分析部132的构成可以为：具有仅抽出终端层内的成为终端的配线的第1模式、以及不参照终端层而进行配线的抽出的第2模式，以作为配线图案的等电位追踪的追踪模式。依照这样的构成，能够根据例如用于不良分析的不良观察图像的图像取得条件、或者半导体器件中的反应的发生状况等，切换配线图案的追踪模式。由此，提高了使用不良观察图像P2的半导体器件的不良分析的可靠性。 
而且，配线信息分析部132中，关于配线图案的等电位追踪，可以为能够设定限制所抽出的配线图案(图形)的数目的最大抽出图案数的构成。由此，能够恰当地实行基于配线图案的等电位追踪的候补配线的抽出，该配线图案的等电位追踪使用从GDS II数据等得到的配线信息。另外，关于使用图案数据组的候补配线的抽出方法，在后面具体地说明。 
关于不良分析部13的区域设定部131中的分析区域的设定，在上述实施方式中，对具有多个像素的二维图像，即不良观察图像中的亮度分布应用亮度临界值，抽出反应区域，并基于该反应区域而设定分析区域。由此，能够恰当地设定用于不良分析的分析区域。 
另外，关于与反应区域相对应的分析区域的设定方法，例如，能够使用将分析区域的形状设为矩形，并以相对于不良观察图像中所抽出的反应区域而外接的方式设定分析区域的方法。或者，也可以使用以在上下左右对反应区域分别附加有宽度w的空白的状态设定分析区域的方法。这种空白的附加，例如在考虑到观察图像取得时的载置半导体器件的平台的位置精确度等，且有必要对不良观察图像P2中的反应区域广阔地设定分析区域的情况下有效。另外，关于分析区域的设定方法，除了此些方法之外，也可以使用各种的方法。 
另外，在像上述的示例那样在分析区域设定部136中应用亮度临 界值，抽出反应区域的情况下，可以通过进而比较反应区域的面积和规定的面积临界值，选择用于分析区域的设定的反应区域，并对应于所选择的反应区域而设定分析区域。由此，能够在所抽出的反应区域中排除不良分析所不需要的区域(例如起因于噪声或垃圾的小区域)之后，再进行分析区域的设定。由此，提高了使用不良观察图像的半导体器件的不良分析的可靠性。 
关于分析区域设定部136中的分析区域的设定，优选在与半导体器件的布图相对应的布图坐标中设定分析区域。如此，不在检查信息侧的图像上的坐标系中，而在布图信息侧的布图坐标系中设定从不良观察图像P2抽出的分析区域，从而能够参照在布图坐标中所设定的分析区域，高效地实行来自半导体器件的布图所包含的多个配线的基于等电位追踪的不良配线的抽出。 
另外，通过如此地在布图坐标中表现分析区域，能够扩大半导体器件的不良分析中的分析区域的利用范围。由此，能够提高使用分析区域的半导体器件的不良分析中的具体的分析方法的自由度。或者，也可以在图像上的坐标系中设定分析区域。不良观察图像P2等中的图像上的坐标系，例如像上述那样，对应于半导体检查装置中的平台坐标系而设定。 
另外，在如上述般在分析区域的设定中应用布图坐标系的情况下，也可以将图案图像P1以及不良观察图像P2等的半导体器件的观察图像变换为布图坐标系并进行储存。另外，关于图案图像P1、不良观察图像P2、以及布图图像P3的相互的关系，优选在观察图像P1、P2和布图图像P3之间进行对位。 
图6是半导体器件的观察图像和布图图像的对应的模式示意图，图6(a)表示图案图像P1、不良观察图像P2、以及布图图像P3的对应关系，图6(b)表示以图案图像P1、布图图像P3、以及不良观察图像P2的顺序将其重叠而得到的重叠图像P6。如图6所示，作为观察图像而取得的图案图像P1和半导体器件的布图图像P3具有一定的对应关系。因此，在不良分析部13的位置调整部133中，能够参照图案图像P1和布图图像P3的各部的对应关系而进行图像的对位。 
如此，通过在位置重合的状态下对不良观察图像P2使用所取得的 图案图像P1，并进行与布图图像P3的对位，从而能够提高与半导体器件的布图所包含的网路等相关的不良分析的精度。另外，关于这种对位的具体的方法，例如，在必要时，能够使用图案图像P1的旋转(θ修正)、布图图像P3的移动(位置的微调整)、布图图像的缩放(放大/缩小)等各种方法。 
另外，关于使用分析区域的半导体器件的不良分析，优选不良分析部13的区域设定部131以能够对分析区域设定属性的方式构成。另外，这种情况下，配线信息分析部132可以参照对分析区域设定的属性，对该分析区域选择是否用于配线的抽出(是否用于不良分析)。 
而且，在设定有多个分析区域的情况下，优选区域设定部131以能够对多个分析区域分别设定属性的方式构成。另外，在这种情况下，配线信息分析部132可以参照对多个分析区域分别设定的属性，分别对分析区域选择是否用于配线的抽出以及通过次数的取得。 
与图1所示的半导体不良分析装置10中所实行的不良分析方法相对应的处理，能够由使计算机实行半导体不良分析的半导体不良分析程序实现。例如，不良分析装置10，能够由使半导体不良分析的处理所必需的各软件程序工作的CPU、存储上述软件程序等的ROM、以及在程序运行中暂时存储数据的RAM构成。这种构成中，通过由CPU运行规定的不良分析程序，能够实现上述的不良分析装置10。 
另外，通过CPU实行用于半导体不良分析的各处理的上述程序，能够记录于计算机可读取的记录媒体中并进行分发。这种记录媒体中，例如包括硬盘以及软盘等的磁性媒体、CD-ROM以及DVD-ROM等的光学媒体、光磁软盘(floptical disk)等的磁性光学媒体、或者以运行或储存程序命令的方式而特别配置的例如RAM、ROM、以及半导体非挥发性存储器等的硬件设备等。 
图7是能够作为图1所示的检查信息供给装置20而应用的半导体检查装置的一个示例的构成示意图。另外，图8是从侧面示意图7所示的半导体检查装置的构成图。 
本构成例的半导体检查装置20A具备观察部21和控制部22。作为检查对象(不良分析装置10的分析对象)的半导体器件S，被载置于设在观察部21的平台218上。而且，本构成例中，设置有用于对半 导体器件S施加不良分析所必需的电信号等的测试装置(testfixture)219。半导体器件S，例如以其背面面对物镜220的方式配置。 
观察部21具有设置于暗箱内的高灵敏度摄像机210，激光扫瞄光学系(LSM：Laser Scanning Microscope)单元212，光学系222、224，XYZ平台215。其中，摄像机210以及LSM单元212是用于取得半导体器件S的观察图像(图案图像P1、不良观察图像P2)的图像取得模块。 
另外，光学系222、224以及设在光学系222、224的半导体器件S侧的物镜220，构成用于将来自半导体器件S的图像(光像)导向图像取得模块的导光光学系。本构成例中，如图7和图8所示，可切换地设置有分别具有不同的倍率的多个物镜220。另外，测试装置219是进行用于半导体器件S的不良分析的检查的检查模块。另外，LSM单元212除了具有作为上述的图像取得模块的功能之外，还具有作为检查模块的功能。 
光学系222是将经由物镜220入射的来自半导体器件S的光导向摄像机210的摄像机用光学系。摄像机用光学系222具有成像透镜222a，该成像透镜222a用于使由物镜220以规定的倍率放大的图像成像于摄像机210内部的受光面。另外，在物镜220和成像透镜222a之间，存在着光学系224的分束器224a。高灵敏度摄像机210，例如可以使用冷却CCD摄像机等。 
这种构成中，来自作为不良的分析对象的半导体器件S的光，经由包括物镜220以及摄像机用光学系222的光学系而被导向摄像机210。随后，由摄像机210取得半导体器件S的图案图像P1等的观察图像。另外，也能够取得作为半导体器件S的不良观察图像P2的发光图像。在该情况下，在由测试装置219施加电压的状态下，从半导体器件S产生的光经由光学系而被导向摄像机210，由摄像机210取得发光图像。 
LSM单元212具有用于照射红外激光的激光导入用光纤212a、将从光纤212a照射的激光调整为平行光的准直透镜212b、反射由透镜212b调整为平行光的激光的分束器212e、使被分束器212e反射的激光在XY方向上扫瞄并向半导体器件S侧出射的XY扫描器212f。
另外，LSM单元212具有聚光透镜212d和检测用光纤212c。该聚光透镜212d将从半导体器件S侧经由XY扫描器212f入射并透过分束器212e的光聚光，该检测用光纤212c用于检测被聚光透镜212d聚光的光。 
光学系224是在半导体器件S以及物镜220和LSM单元212的XY扫描器212f之间引导光的LSM单元用光学系。LSM单元用光学系224具有反射从半导体器件S经由物镜220入射的光的一部份的分束器224a、将被分束器224a反射的光的光路变换为朝向LSM单元212的光路的反射镜224b、将被反射镜224b反射的光聚光的透镜224c。 
在这种构成中，从激光源经由激光导入用光纤212a出射的红外激光，通过透镜212b、分束器212e、XY扫描器212f、光学系224、以及物镜220而向半导体器件S照射。 
相对于该入射光的来自半导体器件S的反射散射光，反映了设在半导体器件S的电路图案。来自半导体器件S的反射光通过与入射光相反的光路而到达分束器212e，并透过分束器212e。然后，透过分束器212e的光经由透镜212d而向检测用光纤212c入射，被连接于检测用光纤212c的光检测器检测。 
经由检测用光纤212c而被光检测器检测的光的强度，如上所述，成为反映设在半导体器件S的电路图案的强度。因而，通过利用XY扫描器212f使红外激光在半导体器件S上进行X-Y扫瞄，从而能够鲜明地取得半导体器件S的图案图像P1等。 
控制部22具有摄像机控制部251a、LSM控制部251b、OBIRCH控制部251c、以及平台控制部252。其中，摄像机控制部251a、LSM控制部251b、以及OBIRCH控制部251c，构成观察控制模块，该观察控制模块通过控制观察部21中的图像取得模块以及检查模块等的动作，从而控制由观察部21实行的半导体器件S的观察图像的取得和观察条件的设定等。 
具体而言，摄像机控制部251a以及LSM控制部251b，通过分别控制高灵敏度摄像机210以及LSM单元212的动作，从而控制半导体器件S的观察图像的取得。另外，OBIRCH控制部251c用于取得能够用作不良观察图像的OBIRCH(Optical Beam Induced Resistance Change，光束诱发阻抗变化)图像，抽出激光扫瞄时所产生的半导体器件S中的电流变化等。 
平台控制部252通过控制观察部21中的XYZ平台215的动作，从而控制本检查装置20A中的作为检查部位的半导体器件S的观察部位的设定、或者对位、对焦等。 
另外，对这些观察部21以及控制部22设有检查信息处理部23。检查信息处理部23进行观察部21中所取得的半导体器件S的观察图像的数据收集、以及包括图案图像P1以及不良观察图像P2的检查信息的向不良分析装置10的供给(参照图1)等的处理。另外，如果有必要，那么也可以为对该检查信息处理部23连接显示装置24的构成。此外，图8中，省略了检查信息处理部23以及显示装置24的图示。 
进一步具体地说明本发明的半导体不良分析装置、不良分析方法、以及不良分析程序。 
首先，对图1和图2所示的半导体不良分析装置10中由不良分析部13的网路信息分析部132进行的候补配线的抽出方法的具体例进行说明。图9是显示于显示装置40，用于候补配线的抽出条件的设定的抽出条件设定窗口的一个示例的构成示意图。 
图9所示的示例中，关于基于由不良分析部13的配线信息分析部132实行的等电位追踪的候补配线的抽出处理，能够对半导体器件的多个层，设定用于通过分析区域的候补配线的抽出的抽出层(searchlayer)、用于配线图案的等电位追踪的追踪层(trace layer)、以及配线图案的等电位追踪结束的终端层(break layer)，以作为候补配线的抽出条件。 
具体而言，图9的设定窗口520中，在等电位追踪设定区域521，设有抽出层设定部522、追踪层设定部523、以及终端层设定部524的三个的层设定部。配线信息分析部132中，参照由这些设定部522～524设定的抽出层、追踪层、以及终端层，进行基于等电位追踪的候补配线的抽出。 
另外，关于抽出层的设定，优选能够在半导体器件的层叠构造中指定多个层。另外，尤其在没有必要指定层的情况下，以可将所有的层设定为抽出层。同样，关于追踪层的设定，优选能够指定多个层， 也可以将所有的层设定为追踪层。 
关于终端层的设定，其是在配线的等电位追踪中，当进行基于栅极识别的终端处理时而设定的，以能够设定一个终端层，或者必要时能够指定多个终端层的方式构成。另外，在指定终端层的情况下，作为等电位追踪的模式，选择仅抽出终端层内的成为终端的配线的第1模式。相对于此，在未指定终端层的情况下，作为追踪模式，选择不参照终端层而进行配线的抽出的第2模式。如此，在图9所示的示例中，成为终端层设定部524兼作为追踪模式选择部的构成。 
另外，在等电位追踪设定区域521中，除了设有上述的层设定部522～524以外，还设有最大抽出图案数设定部525。通过在该图案数设定部525中设定最大抽出图案数，从而在实行配线的等电位追踪时，限制所追踪的配线图案的最大数。另外，关于该设定部525，由于没有必要限制配线图形图案的最大数，因而优选例如通过指定“0”，从而能够将最大抽出图案数设定为无限大。 
另外，该设定窗口520中，除了等电位追踪设定区域521之外，还设有用于设定配线分析的实行所必需的其它条件的各种设定区域。另外，在这些的设定区域的下方，设有显示OK按键、应用按键、取消按键的各指示按键的按键显示区域526。 
接着，在图1和图2所示的半导体不良分析装置10中，对由不良分析部13的配线信息分析部132进行的候补配线的抽出条件的具体的示例进行说明。图10～17是候补配线的抽出方法的示例的示意图。 
在此，构成配线信息中的图案数据组的配线图案，由各层上的矩形图案表现。另外，关于半导体器件的层叠构造，作为用于说明的具体例，考虑包括1层金属层(Met1)、2层金属层(Met2)、3层金属层(Met3)、4层金属层(Met4)、以及多晶硅层(Poly)的构造。 
另外，上述半导体器件的层叠构造中，作为连接上述各层之间的层，设有连接Met1-Met2的通孔1(Via1)、连接Met2-Met3的通孔2(Via2)、连接Met3-Met4的通孔3(Via3)、以及连接Met1-Poly的连接层(Cont)。 
这种配线信息中，如图10所示，半导体器件中的多个配线的构成，作为图案数据组而被记述，该图案数据组是位于该层叠构造的各层的 矩形状的配线图案D(实线)、以及将其连接的通孔图案或接触孔图案V(虚线)等的图案数据的集合体。通过在多个层对如此记述的配线的图形信息进行使用图案数据组的配线图案的等电位追踪，从而能够抽出必要的配线。另外，通过进行等电位追踪而抽出的配线，被任意地附加名称，关于通过多个分析区域的配线，由于不再对被抽出过1次的配线进行等电位追踪，因而可以达成时间的缩短。 
图11～15是将图10所示的配线构造分解为各层中的构造而进行示意的图。图11示意Met1层中的配线图案D1以及连接Met1-Met2的Via1层中的通孔图案V1。图12示意Met2层中的配线图案D2以及连接Met2-Met3的Via2层中的通孔图案V2。图13示意Met3层中的配线图案D3以及连接Met3-Met4的Via3层中的通孔图案V3。图14示意Met4层中的配线图案D4。另外，图15示意Poly层中的配线图案D0以及连接Met1-Poly的Cont层中的接触孔图案V0。另外，在图10～图15的各图中，由较粗的虚线所示的矩形状的区域B表示从不良观察图像设定，用于候补配线的抽出的分析区域。 
参照不良观察图像中所设定的分析区域B，对这种配线信息中的图案数据组进行不良的候补配线的抽出。作为基于等电位追踪的候补配线的抽出结果的一个示例，图16示意了将抽出层设定为Met2、Met3的2个层，将追踪层设定为Met1、Met2、Met3、Met4、Poly的5个层，进行等电位追踪的结果。 
另外，在该示例中，展示了将终端层设定为Poly，以仅抽出Poly层内的成为终端的配线的具有栅极识别的追踪模式进行等电位追踪的结果。多晶硅层是连接有晶体管的栅极的层。因此，通过设定这种终端层，从而能够单独地检测正在发光的晶体管。依照这种构成，能够提高半导体器件的不良分析的精确度。 
这种候补配线的抽出条件中，位于抽出层即Met2层、Met3层的配线图案D2、D3中的位于分析区域B内(通过分析区域B)的配线图案，作为有可能构成不良的候补配线的配线图案部分而被抽出。然后，将所抽出的配线图案作为起点，进行等电位追踪。该配线图案的等电位追踪，将位于追踪层即Met1、Met2、Met3、Met4、Poly的各层的配线图案作为对象，参照它们的连接关系而进行。
另外，等电位追踪的结果是，从不良的候补配线除去被设定为终端层的Poly层内未成为终端的候补配线，将位于Poly层的配线图案D0中的成为终端的配线作为候补配线而抽出。在图16中，按照D0-V0-D1-V1-D2-V2-D3-V3-D4的顺序由各层中的配线图案以及通孔连接的配线作为候补配线而被抽出。 
与上述的图16的示例相同，作为基于等电位追踪的候补配线的抽出结果的其它示例，图17示意了将抽出层设定为Met2、Met3的2个层，将追踪层设定为Met1、Met2、Met3、Met4、Poly的5个层，进行等电位追踪的结果。另外，在该例中，示意了以不设定终端层，不参照终端层而进行配线的抽出的不具有栅极识别的追踪模式进行等电位追踪的结果。 
在此，图17中，实线表示Poly层内成为终端的配线(图16所示的配线)，虚线表示除此以外所抽出的配线。在像这样不具有栅极识别的模式中，与具有栅极识别的情况相比，将大量的配线作为候补配线而抽出。这种候补配线的追踪模式，优选例如根据不良观察图像的取得条件等具体的分析条件，适当地选择。 
另外，关于具体的候补配线的追踪方法，除了以上的方法之外，也可以使用各种方法。例如，在上述的示例中，说明了在使用GDS II数据等的配线的等电位追踪中着眼于晶体管的栅极的方法，但是，除此之外，也可以使用例如着眼于容易产生阻抗异常或关闭不良的通孔而进行配线分析等的方法。 
另外，在着眼于晶体管，进行配线分析的情况下，可以通过对配线取得终端晶体管的数目，在清单内作显示，或者，在布图图像上对配线终端晶体管的部位进行标记显示，从而提供不良分析的操作者易于推侧不良部位的环境。另外，在进行候补配线的等电位追踪时，作为所抽出的配线(等电位线)的名称，优选赋予设计时的配线的名称。由此，在等电位追踪的同时，能够进行晶体管等级的分析，与不良诊断的衔接也成为了可能。 
接着，对图1和图2所示的半导体不良分析装置10中由不良分析部13的区域设定部131进行的区域设定等进一步进行说明。 
上述的半导体不良分析装置10中，由分析区域设定部136设定分 析区域，参照该分析区域，进行与半导体器件的网路等相关的不良分析。在此，关于该分析区域的设定，通过如上所述将其设定为布图坐标系上的区域，从而能够在与其它的数据之间共享区域数据等，能够扩大分析区域的利用范围。 
作为这种分析区域的利用方法的一个示例，存在着这样一种方法，即以对良品的半导体器件所取得的观察图像为标准，并参照该标准观察图像，对检查其它的半导体器件时的不良观察图像P2进行必要的掩膜处理。这种情况下，具体而言，例如，可以使用这样一种方法，即在不良分析部13的掩膜区域设定部137中，参照良品的半导体器件的观察图像而设定掩膜区域。相对于此，优选分析区域设定部136使用利用由掩膜区域设定部137设定的掩膜区域进行过掩膜处理的不良观察图像P2，进行反应区域的抽出以及分析区域的设定。 
如此，通过使用将良品的半导体器件作为对象而取得的标准观察图像，与起因于良品发光等的区域相对应地设定掩膜区域，从而能够在从不良观察图像抽出的反应区域中排除并非起因于不良的区域之后，再进行分析区域的设定。由此，提高了使用不良观察图像的半导体器件的不良分析的可靠性。 
例如，在进行半导体器件的关闭不良的分析的情况下，虽然在使LSI工作的状态下进行发光分析有时是有效的，但是，在这种分析中，大多在除了本来的不良部位以外的部分也产生发光。并且，除此以外，有时候由于其它原因而在不良部位以外的部分产生发光。相对于此，通过事先对良品的半导体器件进行发光分析，并参照其结果，对不良观察图像P2进行掩膜处理，从而能够可靠地实行与本来的不良部位相关的不良分析。另外，关于对不良观察图像P2进行的掩膜处理的具体的方法，例如，能够使用在掩膜区域内使各像素的亮度值为0的方法，或者消去掩膜区域内的反应区域、分析区域的方法等。 
此外，关于这种的掩膜区域的指定，例如可以使用对区域附加掩膜属性的方法等，具体而言，可以使用各种方法。另外，在半导体器件中，在布图上存在着事先预测将产生发光的部位等的情况下，也可以事先在布图坐标系对这种部位设定掩膜区域。另外，关于对不良观察图像进行的掩膜处理，优选通过如上所述以软件方式来进行图像的 加工处理，从而进行掩膜处理。另外，除了这种方法以外，例如，也可以使用取得观察图像时在半导体器件和摄像装置之间配置掩膜用的过滤器(例如能够控制图案的液晶掩膜)等的方法，以硬件方式来进行掩膜处理。 
在不良分析中对照着不良观察图像而使用对良品等的标准的半导体器件取得的标准观察图像的情况下，通过在标准观察图像和不良观察图像之间取得差分来进行不良分析处理的方法也有效。具体而言，例如，在良品的标准观察图像中的分析区域和不良品的不良观察图像中的分析区域之间取得差分，并排除在各个中设定的分析区域中包含重叠的共通部分的分析区域。由此，能够将良品为OFF、不良品为ON的分析区域以及良品为ON、不良品为OFF的分析区域等的不一致部分作为可疑的区域抽出。 
另外，作为用于不良分析的不良观察图像P2，虽然在图3和图4中列举了发光图像，但是，例如在将OBIRCH等的其它观察图像作为不良观察图像P2使用的情况下，也可以应用相同的不良分析方法。另外，作为不良分析图像，虽然能够使用通过单一条件下的一次观察而得到的图像，但是并不限定于此，例如，如图18所示，也可以使用将分别在不同的条件下取得的多个不良观察图像重合而产生的不良观察图像。 
在图18所示的示例中，图18(a)表示从在第1条件下取得的发光图像抽出的反应区域A1以及分析区域B1。另外，图18(b)表示从在与第1条件不同的第2条件下取得的发光图像抽出的反应区域A2以及分析区域B2。另外，图18(c)表示从OBIRCH图像抽出的反应区域A3以及分析区域B3。 
对于这些图18(a)～(c)所示的三种的不良图像，如图18(d)所示，将这些图像(分析区域)重合。由此，如图18(e)所示，能够利用分析区域B1～B3的三个分析区域，实行与网路C相关的不良分析。另外，即使在进行这种不良观察图像的重合(分析区域的重合)的情况下，也优选该坐标系为共通的布图坐标系。 
另外，在使用分析区域的不良分析中，优选按照半导体器件中的反应的产生状况以及图像取得条件，在半导体器件中指定成为分析对 象的层。依照这种构成，能够参照不良观察图像的具体的取得方法等，在必要时选择、指定作为不良分析的对象的层。由此，提高使用不良观察图像的半导体器件的不良分析的可靠性。 
作为此种方法，具体而言，有这样一种方法，即在设定分析区域，进行配线抽出时，针对通过分析区域的配线的抽出，指定所期望的层，关于不良分析，指定全部的层等。另外，针对这种层的选择、指定，如上所述，能够使用在由配线信息分析部132实行的等电位追踪中，设定抽出层、以及追踪层的构成。或者，也可以如图2所示，在不良分析部13中，除了配线信息分析部132之外，另外设置对半导体器件的层叠构造进行作为不良分析的对象的层的选择的分析对象选择部135。 
图19是作为分析对象的层的选择方法的一个示例的示意图。在使用OBIRCH图像作为不良观察图像的情况下，如图19所示，测定用的激光在半导体器件的层叠构造中能够到达的范围受到限制。例如，如果从表面侧对半导体器件进行分析，那么，由于宽幅的电源线等遮挡激光，因而背面分析不可缺。另一方面，在从半导体器件的背面侧入射激光的情况下，激光例如只能从最下层到达四层左右。因此，在不良观察图像为OBIRCH图像的情况下，优选进行将位于该激光能够到达的范围内的层作为抽出通过分析区域内的网路时的分析对象的指定。 
本发明的半导体不良分析装置、不良分析方法、以及不良分析程序，并不限于上述的实施方式以及构成例，能够进行各种变形。例如，关于使用图案数据组的候补配线的等电位追踪，虽然在上述的示例中，对设定抽出层以及追踪层，进行等电位追踪的构成进行了说明，但是并不限定于这种方法，也可以不为能够设定抽出层或追踪层的构成，而在配线图案的抽出、追踪的同时，一直将所有层作为对象，进行分析。 
在此，上述实施方式的半导体不良分析装置是分析半导体器件的不良的半导体不良分析装置，具备：(1)检查信息取得模块，取得进行与不良相关的检查而得到的、包含起因于不良的反应信息的不良观察图像，以作为半导体器件的观察图像；(2)布图信息取得模块，取 得半导体器件的布图信息；(3)不良分析模块，参照不良观察图像和布图信息，进行与半导体器件的不良相关的分析，(4)不良分析模块具有：区域设定模块，用于参照不良观察图像，对应于反应信息而设定分析区域；配线信息分析模块，参照分析区域，对半导体器件的布图所包含的多个配线进行不良分析，(5)布图信息，包含由半导体器件的层叠构造中的多个层的每一层中的配线图案的图案数据组记述半导体器件的多个配线的构成的配线信息，(6)配线信息分析模块，将多个配线中通过分析区域的配线作为不良的候补配线而抽出，并且，在候补配线的抽出中，通过进行使用图案数据组的配线图案的等电位追踪，从而抽出候补配线。 
另外，半导体不良分析方法是分析半导体器件的不良的半导体不良分析方法，具备：(1)检查信息取得步骤，取得进行与不良相关的检查而得到的、包含起因于不良的反应信息的不良观察图像，以作为半导体器件的观察图像；(2)布图信息取得步骤，取得半导体器件的布图信息；(3)不良分析步骤，参照不良观察图像和布图信息，进行与半导体器件的不良相关的分析，(4)不良分析步骤包括：区域设定步骤，用于参照不良观察图像，对应于反应信息而设定分析区域；配线信息分析步骤，参照分析区域，对半导体器件的布图所包含的多个配线进行不良分析，(5)布图信息，包含由半导体器件的层叠构造中的多个层的每一层中的配线图案的图案数据组记述半导体器件的多个配线的构成的配线信息，(6)配线信息分析步骤，将多个配线中通过分析区域的配线作为不良的候补配线而抽出，并且，在候补配线的抽出中，通过进行使用图案数据组的配线图案的等电位追踪，从而抽出候补配线。 
另外，半导体不良分析程序是用于使计算机实行分析半导体器件的不良的半导体不良分析的程序，使计算机实行：(1)检查信息取得处理，取得进行与不良相关的检查而得到的、包含起因于不良的反应信息的不良观察图像，以作为半导体器件的观察图像；(2)布图信息取得处理，取得半导体器件的布图信息；(3)不良分析处理，参照不良观察图像和布图信息，进行与半导体器件的不良相关的分析，(4)不良分析处理包括：区域设定处理，用于参照不良观察图像，对应于 反应信息而设定分析区域；配线信息分析处理，参照分析区域，对半导体器件的布图所包含的多个配线进行不良分析，(5)布图信息，包含由半导体器件的层叠构造中的多个层的每一层中的配线图案的图案数据组记述半导体器件的多个配线的构成的配线信息，(6)配线信息分析处理，将多个配线中通过分析区域的配线作为不良的候补配线而抽出，并且，在候补配线的抽出中，通过进行使用图案数据组的配线图案的等电位追踪，从而抽出候补配线。 
在此，关于候补配线的抽出，优选不良分析装置的配线信息分析模块，对半导体器件的多个层设定用于通过分析区域的候补配线的抽出的抽出层、以及用于配线图案的等电位追踪的追踪层。同样地，优选不良分析方法的配线信息分析步骤，对半导体器件的多个层设定用于通过分析区域的候补配线的抽出的抽出层、以及用于配线图案的等电位追踪的追踪层。同样地，优选不良分析程序的配线信息分析处理，对半导体器件的多个层设定用于通过分析区域的候补配线的抽出的抽出层、以及用于配线图案的等电位追踪的追踪层。 
如此，在构成半导体器件的多个层中，通过根据具体的层叠构造以及装置构造，分别设定抽出层和追踪层，从而能够恰当地实行基于配线图案的等电位追踪的候补配线的抽出。 
而且，关于候补配线的抽出，优选不良分析装置的配线信息分析模块，对半导体器件的多个层设定配线图案的等电位追踪结束的终端层。同样地，优选不良分析方法的配线信息分析步骤，对半导体器件的多个层设定配线图案的等电位追踪结束的终端层。同样地，优选不良分析程序的配线信息分析处理，对半导体器件的多个层设定配线图案的等电位追踪结束的终端层。 
如此，在构成半导体器件的多个层中，通过设定等电位追踪结束的终端层，从而能够实行各种不良分析，例如，能够将连接有晶体管的栅极的层指定为终端层，单独地检测正在发光的晶体管等。 
另外，在能够如此地设定终端层的构成中，不良分析装置的配线信息分析模块，可以具有仅抽出终端层内成为终端的配线的第1模式、以及不参照终端层而进行配线的抽出的第2模式，以作为配线图案的等电位追踪中的追踪模式。
同样地，不良分析方法的配线信息分析步骤，可以具有仅抽出终端层内成为终端的配线的第1模式、以及不参照终端层而进行配线的抽出的第2模式，以作为配线图案的等电位追踪中的追踪模式。 
同样地，不良分析程序的配线信息分析处理，可以具有仅抽出终端层内成为终端的配线的第1模式、以及不参照终端层而进行配线的抽出的第2模式，以作为配线图案的等电位追踪中的追踪模式。 
依照这种构成，能够根据例如用于不良分析的不良观察图像的图像取得条件、或者半导体器件中的反应的发生状况等，切换配线图案的追踪模式。由此，能够提高使用不良观察图像的半导体器件的不良分析的可靠性。 
而且，优选不良分析装置的配线信息分析模块，对配线图案的等电位追踪设定限制所抽出的配线图案的数目的最大抽出图案数。同样地，优选不良分析方法的配线信息分析步骤，对配线图案的等电位追踪设定限制所抽出的配线图案的数目的最大抽出图案数。同样地，优选不良分析程序的配线信息分析处理，对配线图案的等电位追踪设定限制所抽出的配线图案的数目的最大抽出图案数。由此，能够恰当地实行基于使用GDS数据等的配线信息的配线图案的等电位追踪的候补配线的抽出。
另外，优选不良分析装置的区域设定模块，在与半导体器件的布图相对应的布图坐标系中设定分析区域。同样地，优选不良分析方法的区域设定步骤，在与半导体器件的布图相对应的布图坐标系中设定分析区域。同样地，优选不良分析程序的区域设定处理，在与半导体器件的布图相对应的布图坐标系中设定分析区域。 
如此，通过不在在图像上的坐标系中，而在布图坐标系中表现从不良观察图像抽出、设定的分析区域，从而能够参照在布图坐标系中设定的分析区域，高效地实行从半导体器件的布图所包含的多个配线抽出候补配线。 
产业上的利用可能性 
可以将本发明作为能够可靠且高效地进行使用不良观察图像的半导体器件的不良分析的半导体不良分析装置、不良分析方法、以及不 良分析程序而利用。

Claims (10)

1.一种半导体不良分析装置，分析半导体器件的不良，其特征在于，
具备：
检查信息取得模块，取得进行与不良相关的检查而得到的、包含起因于不良的反应信息的不良观察图像，以作为半导体器件的观察图像；
布图信息取得模块，取得所述半导体器件的布图信息；
不良分析模块，参照所述不良观察图像和所述布图信息，进行与所述半导体器件的不良相关的分析，
所述不良分析模块具有：
区域设定模块，用于参照所述不良观察图像，对应于所述的反应信息而设定分析区域；
配线信息分析模块，参照所述分析区域，对所述半导体器件的布图所包含的多个配线进行不良分析，
所述布图信息，包含配线信息，所述配线信息是由所述半导体器件的层叠构造中的多个层的每一层中的配线图案的图案数据组记述的所述半导体器件的所述多个配线的构成，
所述配线信息分析模块，将所述多个配线中通过所述分析区域的配线作为不良的候补配线而抽出，并且，在所述候补配线的抽出中，通过进行使用所述图案数据组的所述配线图案的等电位追踪，从而抽出所述候补配线，
所述配线信息分析模块，对所述半导体器件的所述多个层设定用于通过所述分析区域的所述候补配线的抽出的抽出层、以及用于所述配线图案的所述等电位追踪的追踪层。
2.如权利要求1所述的不良分析装置，其特征在于，
所述配线信息分析模块，对所述半导体器件的所述多个层设定所述配线图案的所述等电位追踪结束的终端层。
3.如权利要求2所述的不良分析装置，其特征在于，
所述配线信息分析模块，具有仅抽出所述终端层内成为终端的配线的第1模式、以及不参照所述终端层而进行配线的抽出的第2模式，以作为所述配线图案的所述等电位追踪中的追踪模式。
4.如权利要求1～3中的任一项所述的不良分析装置，其特征在于，
所述配线信息分析模块，对所述配线图案的所述等电位追踪设定限制所抽出的所述配线图案的数目的最大抽出图案数。
5.如权利要求1～3中的任一项所述的不良分析装置，其特征在于，
所述区域设定模块，在与所述半导体器件的布图相对应的布图坐标系中设定所述分析区域。
6.一种半导体不良分析方法，分析半导体器件的不良，其特征在于，
具备：
检查信息取得步骤，取得进行与不良相关的检查而得到的、包含起因于不良的反应信息的不良观察图像，以作为半导体器件的观察图像；
布图信息取得步骤，取得所述半导体器件的布图信息；
不良分析步骤，参照所述不良观察图像和所述布图信息，进行与所述半导体器件的不良相关的分析，
所述不良分析步骤包括：
区域设定步骤，用于参照所述不良观察图像，对应于所述的反应信息而设定分析区域；
配线信息分析步骤，参照所述分析区域，对所述半导体器件的布图所包含的多个配线进行不良分析，
所述布图信息，包含配线信息，所述配线信息是由所述半导体器件的层叠构造中的多个层的每一层中的配线图案的图案数据组记述的所述半导体器件的所述多个配线的构成，
所述配线信息分析步骤，将所述多个配线中通过所述分析区域的配线作为不良的候补配线而抽出，并且，在所述候补配线的抽出中，通过进行使用所述图案数据组的所述配线图案的等电位追踪，从而抽出所述候补配线，
所述配线信息分析步骤，对所述半导体器件的所述多个层设定用于通过所述分析区域的所述候补配线的抽出的抽出层、以及用于所述配线图案的所述等电位追踪的追踪层。
7.如权利要求6所述的不良分析方法，其特征在于，
所述配线信息分析步骤，对所述半导体器件的所述多个层设定所述配线图案的所述等电位追踪结束的终端层。
8.如权利要求7所述的不良分析方法，其特征在于，
所述配线信息分析步骤，具有仅抽出所述终端层内成为终端的配线的第1模式、以及不参照所述终端层而进行配线的抽出的第2模式，以作为所述配线图案的所述等电位追踪中的追踪模式。
9.如权利要求6～8中的任一项所述的不良分析方法，其特征在于，
所述配线信息分析步骤，对所述配线图案的所述等电位追踪设定限制所抽出的所述配线图案的数目的最大抽出图案数。
10.如权利要求6～8中的任一项所述的不良分析方法，其特征在于，
所述区域设定步骤，在与所述半导体器件的布图相对应的布图坐标系中设定所述分析区域。
CN2006800549775A 2006-06-14 2006-10-23 半导体不良分析装置及方法 Expired - Fee Related CN101467056B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP165204/2006 2006-06-14
JP2006165204A JP5087236B2 (ja) 2006-06-14 2006-06-14 半導体不良解析装置、不良解析方法、及び不良解析プログラム
PCT/JP2006/321064 WO2007144970A1 (ja) 2006-06-14 2006-10-23 半導体不良解析装置、不良解析方法、及び不良解析プログラム

Publications (2)

Publication Number Publication Date
CN101467056A CN101467056A (zh) 2009-06-24
CN101467056B true CN101467056B (zh) 2011-11-09

Family

ID=38831493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800549775A Expired - Fee Related CN101467056B (zh) 2006-06-14 2006-10-23 半导体不良分析装置及方法

Country Status (7)

Country Link
US (1) US7865012B2 (zh)
EP (1) EP2028502A4 (zh)
JP (1) JP5087236B2 (zh)
KR (1) KR101270384B1 (zh)
CN (1) CN101467056B (zh)
TW (1) TWI390228B (zh)
WO (1) WO2007144970A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4931483B2 (ja) * 2006-06-14 2012-05-16 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5021503B2 (ja) * 2008-01-15 2012-09-12 株式会社日立ハイテクノロジーズ パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム
JP5296739B2 (ja) * 2010-04-28 2013-09-25 浜松ホトニクス株式会社 半導体故障解析装置及び故障解析方法
JP5707127B2 (ja) * 2010-12-28 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置の不良解析方法
JP5396407B2 (ja) * 2011-01-28 2014-01-22 株式会社日立ハイテクノロジーズ パターン観察装置，レシピ作成装置，レシピ作成方法
US8555237B1 (en) * 2012-07-05 2013-10-08 Cadence Design Systems, Inc. Method and apparatus for design rule violation reporting and visualization
US11967061B2 (en) 2019-07-10 2024-04-23 Hamamatsu Photonics K.K. Semiconductor apparatus examination method and semiconductor apparatus examination apparatus
CN111474465B (zh) * 2020-04-27 2022-06-24 上海精密计量测试研究所 用于emmi分析的扁平封装半导体器件夹具及分析方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1434918A (zh) * 1999-12-23 2003-08-06 奥博泰克有限公司 用于检验多色和轮廓图像的cam(计算机辅助制造)参考

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185324B1 (en) * 1989-07-12 2001-02-06 Hitachi, Ltd. Semiconductor failure analysis system
JP2941033B2 (ja) 1990-09-28 1999-08-25 株式会社日立製作所 回路情報表示装置
JP2932794B2 (ja) * 1991-11-05 1999-08-09 日本電気株式会社 回路接続検証装置
US5240866A (en) * 1992-02-03 1993-08-31 At&T Bell Laboratories Method for characterizing failed circuits on semiconductor wafers
JP3686124B2 (ja) 1995-01-09 2005-08-24 株式会社ルネサステクノロジ 電子ビームテストシステムを使用する故障解析方法
JPH0933599A (ja) * 1995-05-15 1997-02-07 Hitachi Ltd パターン検査方法および検査装置
US6292582B1 (en) 1996-05-31 2001-09-18 Lin Youling Method and system for identifying defects in a semiconductor
JP3436456B2 (ja) 1996-06-14 2003-08-11 三菱電機株式会社 エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム
JP3519872B2 (ja) 1996-07-01 2004-04-19 三洋電機株式会社 半導体集積回路装置の故障解析システム
JPH1063235A (ja) 1996-08-19 1998-03-06 Dainippon Printing Co Ltd 画像処理装置
US20020024603A1 (en) * 1996-10-02 2002-02-28 Nikon Corporation Image processing apparatus, method and recording medium for controlling same
JP2956658B2 (ja) 1997-06-26 1999-10-04 日本電気株式会社 Ｌｓｉの異常発光箇所特定方法およびその装置
FR2786011B1 (fr) * 1998-11-13 2001-01-19 Centre Nat Etd Spatiales Procede de comparaison d'images enregistrees formees de pixels representant des equipotentielles d'au moins une puce de circuit integre
JP3660561B2 (ja) * 1999-11-10 2005-06-15 株式会社東芝 半導体集積回路の故障解析装置
JP3950608B2 (ja) 2000-01-18 2007-08-01 株式会社ルネサステクノロジ エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法
US20020060650A1 (en) * 2000-10-25 2002-05-23 Asahi Kogaku Kogyo Kabushiki Kaisha Schematic illustration drawing apparatus and method
JP3678133B2 (ja) * 2000-10-30 2005-08-03 株式会社日立製作所 検査システムおよび半導体デバイスの製造方法
TW533422B (en) * 2000-11-28 2003-05-21 Advantest Corp Fail analysis device
US6598211B2 (en) 2001-03-30 2003-07-22 Intel Corporation Scaleable approach to extracting bridges from a hierarchically described VLSI layout
JP4190748B2 (ja) * 2001-06-27 2008-12-03 株式会社ルネサステクノロジ 半導体不良解析用のｃａｄツール及び半導体不良解析方法
GB2389178B (en) 2001-12-31 2004-10-27 Orbotech Ltd Method for inspecting patterns
JP2003282665A (ja) * 2002-03-22 2003-10-03 Hitachi Ltd 半導体不良解析ツール、システム、不要解析方法および半導体装置の製造方法
JP4283487B2 (ja) 2002-04-08 2009-06-24 株式会社ルネサステクノロジ 半導体の不良解析方法及びそのシステム
EP1543451A4 (en) 2002-07-12 2010-11-17 Cadence Design Systems Inc PROCESS AND SYSTEM FOR CONTEX-SPECIFIC MASK WRITING
US6943572B2 (en) * 2002-09-03 2005-09-13 Credence Systems Corporation Apparatus and method for detecting photon emissions from transistors
US6891363B2 (en) * 2002-09-03 2005-05-10 Credence Systems Corporation Apparatus and method for detecting photon emissions from transistors
JP4429593B2 (ja) * 2002-11-22 2010-03-10 パナソニック株式会社 半導体装置のレイアウト検証方法
JP3966189B2 (ja) * 2003-02-27 2007-08-29 オムロン株式会社 基板検査方法およびこの方法を用いた基板検査装置
JP4138574B2 (ja) 2003-05-21 2008-08-27 株式会社日立製作所 カーナビゲーション装置
JP2004355717A (ja) * 2003-05-29 2004-12-16 Renesas Technology Corp 半導体装置の不良解析方法
US7155689B2 (en) * 2003-10-07 2006-12-26 Magma Design Automation, Inc. Design-manufacturing interface via a unified model
JP2005158780A (ja) * 2003-11-20 2005-06-16 Hitachi Ltd パターン欠陥検査方法及びその装置
US20060098862A1 (en) * 2004-11-10 2006-05-11 International Business Machines Corporation Nanoscale defect image detection for semiconductors
JP5006520B2 (ja) * 2005-03-22 2012-08-22 株式会社日立ハイテクノロジーズ 欠陥観察装置及び欠陥観察装置を用いた欠陥観察方法
JP5000104B2 (ja) * 2005-06-22 2012-08-15 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
US8041103B2 (en) 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1434918A (zh) * 1999-12-23 2003-08-06 奥博泰克有限公司 用于检验多色和轮廓图像的cam(计算机辅助制造)参考

Also Published As

Publication number Publication date
TW200801554A (en) 2008-01-01
CN101467056A (zh) 2009-06-24
KR20090027609A (ko) 2009-03-17
US20070292018A1 (en) 2007-12-20
WO2007144970A1 (ja) 2007-12-21
EP2028502A1 (en) 2009-02-25
US7865012B2 (en) 2011-01-04
JP5087236B2 (ja) 2012-12-05
TWI390228B (zh) 2013-03-21
KR101270384B1 (ko) 2013-06-05
JP2007335605A (ja) 2007-12-27
EP2028502A4 (en) 2011-11-23

Similar Documents

Publication Publication Date Title
CN101467056B (zh) 半导体不良分析装置及方法
CN101484818A (zh) 半导体不良分析装置、不良分析方法、以及不良分析程序
KR101277407B1 (ko) 반도체 불량 해석 장치, 불량 해석 방법, 불량 해석프로그램 및 불량 해석 시스템
US6334097B1 (en) Method of determining lethality of defects in circuit pattern inspection method of selecting defects to be reviewed and inspection system of circuit patterns involved with the methods
CN101460858B (zh) 半导体不良分析装置、不良分析方法、以及不良分析程序
US7105815B2 (en) Method and apparatus for collecting defect images
JP2006269489A (ja) 欠陥観察装置及び欠陥観察装置を用いた欠陥観察方法
JP2008294361A (ja) 欠陥観察装置及び欠陥観察方法
CN101208608A (zh) 半导体不良解析装置、不良解析方法、及不良解析程序
KR20180025321A (ko) 검사 도구에서의 동적 관리 영역 생성을 위한 시스템 및 방법
JP3619132B2 (ja) 電子顕微鏡
JP5155602B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5072543B2 (ja) 半導体装置の不良解析方法および不良解析装置
JP4216902B1 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
Welt et al. Automated visual inspection of infrared focal plane arrays

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111109

Termination date: 20141023

EXPY Termination of patent right or utility model