WO2005038899A1 - 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法 - Google Patents

高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法 Download PDF

Info

Publication number
WO2005038899A1
WO2005038899A1 PCT/JP2004/011050 JP2004011050W WO2005038899A1 WO 2005038899 A1 WO2005038899 A1 WO 2005038899A1 JP 2004011050 W JP2004011050 W JP 2004011050W WO 2005038899 A1 WO2005038899 A1 WO 2005038899A1
Authority
WO
WIPO (PCT)
Prior art keywords
heat treatment
wafer
oxygen
silicon wafer
atoms
Prior art date
Application number
PCT/JP2004/011050
Other languages
English (en)
French (fr)
Inventor
Kazunari Kurita
Shinsuke Sadamitsu
Hiroyuki Takao
Masataka Horai
Original Assignee
Sumco Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corporation filed Critical Sumco Corporation
Priority to EP04748184.1A priority Critical patent/EP1677344B1/en
Priority to JP2005514709A priority patent/JP4289354B2/ja
Priority to US10/576,321 priority patent/US7803228B2/en
Publication of WO2005038899A1 publication Critical patent/WO2005038899A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　本発明の高抵抗シリコンウェーハの製造方法によれば、ＣＺ法により得られた、高抵抗で炭素を含有するシリコンウェーハを用いて、昇温操作（ランピング）による第１熱処理と、高温熱処理および中温熱処理とからなる第２熱処理とを組み合わせることにより、効率的に酸素ドナーの生成を抑制でき、デバイス製造の工程における熱処理後においても、高抵抗が維持でき、抵抗率の変動を抑制した高抵抗シリコンウェーハを得ることができる。さらに、この高抵抗シリコンウェーハを用いれば、優れたエピタキシャルウェーハおよびＳＯＩウェーハを製造できるので、高周波通信デバイスまたはアナログ、デジタル混載デバイス等、広い分野で適用することができる。  

Description

明 細 書
高抵抗シリコンゥエーハの製造方法、並びにェピタキシャルゥエーハおよ び SOIゥヱーハの製造方法
技術分野
[0001] 本発明は、高周波通信デバイスまたはアナログ、デジタル混載デバイスの支持基板 等に使用される高抵抗シリコンゥヱーハの製造方法、並びに得られた高抵抗シリコン ゥエーハを用いたェピタキシャルゥエーハおよび SOIゥエーハの製造方法に関するも のである。
背景技術
[0002] CMOSプロセスにおいては、回路の RF特性（高周波特性： Radio Frequency)の飛 躍的な向上にともない、 RF領域における、低コスト RF—CMOS—LSIが現実化され るようになっている。例えば、携帯機器向けのトランシーバ IC、高速大容量の伝送に 適した無線 LANトランシーバ IC、またはアナログ、デジタル混載デバイスへの応用が 顕著である。
[0003] かって、 CMOSプロセスにおける RF特性が劣っていたことから、 RF—CMOS回路 での製造コストも高ぐ CMOSプロセスによる高周波回路の設計は積極的に取り組ま れていなかった。このため、従来の高周波回路の設計には、 GaAsなどの化合物半 導体による回路基板の主流であった。しかし、 GaAsなどの基板は RF特性が優れる ものの、製造費用が高価であり、ゥエーハ径の大口径化ゃ結晶欠陥制御性などに問 題がある。
[0004] これに対し、シリコンゥエーハはゥエーハ径の大口径化ゃ結晶欠陥の制御性に優れ るとともに、低廉な製造費用を特徴としている。このため、 RF— CMOS回路基板とし てシリコンゥヱーハの利用が考えられる力 S、通常、抵抗値 10 Ω cm以下のゥヱーハを 回路基板として用いた場合には、 RF— ICの性能向上に限界がある。
[0005] これは、 RF回路は、デジタル回路とは異なり、オンチップのインダクタ素子、高精度 の容量素子などのアナログ受動素子を利用しており、特に、インダクタはシリコンゥェ ーハ基板の寄生効果がその特性に大きく影響を及ぼすことから、プロセスの微細化 のみではデバイス性能の向上には限界がある。このため、デバイス性能の向上を図 るには、シリコンゥエーハの抵抗率を高抵抗にする必要がある。
[0006] また、アナログ、デジタル混載デバイスでは、デジタル回路で発生した深レ、基板ノィ ズをアナログ回路へ伝搬するのを抑制するため、高抵抗のシリコン基板を提供するこ とが要請される。
[0007] し力、しながら、チヨクラルスキー法（以下、「CZ法」という）で製造したシリコン結晶は 、石英坩堝を利用して結晶育成を行っているため、結晶中に過飽和な酸素を含有し 、この酸素がデバイス製造の熱処理工程において、サーマルドナーやニュードナーと レ、う酸素ドナーを形成することにより、デバイス製造の工程における熱処理後に基板 の抵抗率が変動するとレ、う事態が発生する。
[0008] 図 1は、酸素ドナー発生量とゥエーハの抵抗率との関係を模式的に示す図である。
抵抗率が 10 Ω cm程度の低抵抗ゥヱーハの場合、酸素ドナーの発生量に比しドーパ ント量が十分多いので、酸素ドナーが生じても抵抗率への影響は軽微である。ところ 力 高抵抗ゥヱーハの場合、ドーパント量が少ないため、その抵抗率は酸素ドナーの 発生量により大きく影響される。
[0009] 特に p型ゥエーハの場合、ァクセプターによる正孔でもたらされていた導電性は、ド ナ一による電子の供給により消滅して抵抗率が著しく上昇し、さらにドナーが増すと、 n型の半導体に反転し抵抗率が低下する。この酸素ドナーの発生しやすい温度域で の加熱は、デバイス製造の熱処理工程として、例えば、配線シンタリング工程でシン タリング熱処理が必然的におこなわれる。
[0010] デバイス製造後の抵抗率の変動を抑制するため、磁場印加による結晶育成 (MCZ 法)などを採用して、結晶中の固溶酸素濃度を低下することが試みられている。しか し、磁場印加による方法では、製造コストの増加とともに、結晶の大口径化にともない 固溶酸素濃度の下限値が 6 X 1017atomsZcm3に留まることが報告され、極低酸素 結晶の育成での技術的な限界も指摘されている。また、結晶の低酸素化にともない、 デバイス製造の工程における熱処理後において、結晶の機械的強度が劣化すること も懸念される。
[0011] このような問題を解決するため、近年、種々の提案がなされている。まず、国際公開 第 WO00/55397号パンフレット（以下、「文献 1」という）では、抵抗率が 100 Ω cm 以上で、初期格子間酸素（固溶酸素）濃度が 10— 25ppma (7. 9 X 1017— 19. 8 X 1017atoms/cm3[01d ASTM] )の、通常の酸素量を含む CZ法による単結晶をゥ工 ーハに加工し、これに酸素析出処理を施して、残留格子間酸素濃度を 8ppma (6. 4 X 10 X 1017atoms/cm3[01d ASTM] )以下にする方法が開示されてレ、る。この方 法で得られたゥヱーハは、デバイス製造過程で受ける熱処理にて、酸素ドナーの発 生が抑止され抵抗率の低下がないとしてレ、る。
[0012] また、特開 2000—100631号公報（以下、「文献 2」という）には、抵抗率が 100 Ω c m以上の高抵抗ゥヱ一八に、この DZ— IG処理を施すゥエーハおよびその条件に関 する発明が開示されている。これは、文献 1に記載の発明と同様、ゥエーハのいずれ の部分でも格子間酸素濃度が 8ppm以下であって、表面近傍の DZとバルタ部の酸 素析出物層とを有し、その上で DZと酸素析出物層との遷移領域の幅が 5 μ m以下 であるとするものである。
[0013] 上記の文献 1、 2で提案された方法によれば、酸素濃度が高く汎用されるシリコン結 晶を用いるので製造コストを抑制することができ、その後の酸素析出熱処理により残 存酸素濃度を低下させる。したがって、得られたシリコンゥエーハは、残存酸素濃度 を低下させてレ、ることから、デバイス製造の熱処理工程での酸素ドナーの発生を効 果的に抑制できる。また、残存酸素濃度を低下させるために酸素析出熱処理を行つ ていることから、ゥエーハ内部（バルタ部）に高密度の酸素析出欠陥を発生させ、ゲッ タリング能力の向上も期待できるとしている。
[0014] し力しながら、前記文献 1、 2で提案された方法は、前述の通り、高酸素濃度で、高 抵抗ゥエーハを製造したのち、長時間の酸素析出熱処理により高密度の酸素析出物 を形成し、残存酸素濃度を十分に低下させる方法であるが、熱処理条件の選定によ り残存酸素濃度を 8ppma以下に低下させることは必ずしも容易ではなレ、。その上、こ れらに起因して、幾つかの問題が発生する。
[0015] 第 1の問題は、シリコンゥエーハの残存酸素濃度を十分に、言い換えると、残存酸 素濃度を過剰に低下させることから、ゥエーハの機械的強度が著しく劣化する。この ため、熱処理中のゥヱ一八支持部などから発生したスリップ転位が酸素により固着さ れ、その結果、スリップ長が酸素濃度の上昇とともに低下することがある（例えば、
M.Akatsuka et al" Jpn. J. Appl. Phys., 36 (1997) L1422、参照）。
[0016] また、ゥエーハに強度を与える因子として酸素析出物があり、熱応力や自重応力が 小さい場合は、スリップ転位の運動を抑制し強度を高めることができるが、これらが大 きくなる場合には、酸素析出物自身力 Sスリップ転位源となり、強度が低下しゥエーハに 反りなどが発生するおそれがある（例えば、 K.Sueoka et al., Jpn. J. Appl. Phys., 36 (1997) 7095、参照）。
[0017] 第 2の問題は、長時間の酸素析出熱処理にともなう製造コストの増加である。バルタ 部の残存酸素濃度を減少させるには、高密度の酸素析出物の形成が必要となり、高 温、かつ長時間の加熱処理が必要になる。これにともなって酸素析出熱処理による 製造コストが高騰し、初期ゥヱ一八の製造コストを抑制できたとしても、最終製品のゥ エーハ価格は高価なものにならざるを得ない。
[0018] 第 3の問題は、酸素析出熱処理にともなう熱処理炉内での重金属汚染の懸念であ る。本発明者らの検討によれば、前記文献 2で提案される熱処理プロセスでは、加熱 時間は少なくとも 17時間が必要となり、最大で 47時間にも及ぶ。このような長時間の 酸素析出熱処理を必要とすることから、熱処理炉内における重金属汚染の可能性を 否定できない。
発明の開示
[0019] 本発明は、上述した高抵抗ゥエーハの製造に際し適用される酸素析出熱処理での 問題点に鑑みてなされたものであり、 CZ法で炭素を添加して育成された高抵抗ゥェ ーハに、昇温操作 (ランビング）による前熱処理と、高温熱処理および中温熱処理を 組み合わせて行うことにより、製造費用の低減が図れ、しかもデバイス製造の工程に おける熱処理後の酸素ドナーの発生を効果的に抑制でき、さらにゲッタリング能力、 ゥエーハの機械的強度を発揮することができる、高抵抗シリコンゥエーハの製造方法 を提供することを目的にしている。
[0020] 従来の高抵抗ゥエーハの製造で懸念される問題点を解消し、優れた特性を具備す る高抵抗シリコンゥエーハは、ェピタキシャルゥエーハとして、さらに十分に移動体通 信用の SOIゥエーハとして使用できるものであるから、本発明は、上記の高抵抗シリ コンゥエーハを用いたェピタキシャルゥエーハおよび SOIゥエーハの製造方法を提供 することも目的にしている。
[0021] 本発明者らは、上記の目的を達成するため、酸素析出熱処理の際に発生する、酸 素析出物の過剰生成やこれにともなうゥエーハ中の残存酸素濃度の顕著な低下に着 目して、高抵抗シリコンゥエー八における酸素析出物の生成挙動、さらに、これに影 響を受ける酸素ドナーの発生状況について検討を加えた。
[0022] その結果、ゥヱーハに炭素を添加することによって、酸素析出が促進されるとともに 、酸素ドナーの生成抑制、特にサーマルドナーの抑制に有効であることが明らかにな る。
[0023] 従来から、抵抗率の低いシリコンゥエーハでは、炭素添加が酸素ドナーの生成抑制 に有効であることは知られている（例えば、 A. B. Bean et all, J. Phys. Chem. Solids, 1972， Vol.33, pp 255-268、参照）。具体的には、 10 Ω cm以下の低い抵抗率の場合 には、酸素ドナーの抑制に必要な炭素添加濃度は 1 X 1018atomos/cm3である。
[0024] ところが、 100 Ω cm以上の高い抵抗率のシリコンゥヱーハに、このような高濃度な 炭素を添加した場合には、有転位化などの問題が予測される。しかし、初期抵抗率 力 S IOO Q cm以上の高抵抗ゥエーハであっても、単結晶化に影響を及ぼさない炭素 濃度範囲があり、この範囲内にコントロールして炭素を添加することによって、有転位 化などの問題を生ずることなぐ酸素析出を促進し、酸素ドナーの生成抑制にも効果 があることが分かる。
[0025] さらに、昇温操作 (ランビング）による前熱処理と、高温熱処理および中温熱処理を 組み合わせることにより、ニュードナーなどの酸素ドナーをより効果的に抑制できるこ とを見出した。具体的には、昇温レートをコントロールした第 1熱処理と、 1150°C以上 の高温熱処理およびその後の 1000 1150°Cの中温熱処理からなる第 2熱処理を 施すことにより、効果的に酸素ドナーの生成を抑制できる。
[0026] そして、高酸素濃度のゥヱーハを用いる場合には、昇温レートをコントロールした第 1熱処理で析出核の成長が充分に促進され、核成長が飽和した状態になることから、 さらに第 2熱処理の条件を変更することによつても、酸素ドナーの生成を抑制すること 力 Sできる。しかも、酸素析出物の過剰な生成が不要になることから、熱処理にともなう 製造コストの低減を実現できる。また、過剰な酸素析出が抑制されるため、ゥエーハ の機械的強度の劣化を改善できる。
[0027] 前記図 1に示すように、高抵抗シリコンゥエーハでは、その抵抗率が酸素ドナーの 発生量により大きく影響する。特に p型ゥエーハの場合には、生成される酸素ドナー が増すと、 n型の半導体に反転したり抵抗率が大きく変動する。この抵抗率の低下に よって、ゥエーハ内部の抵抗率が低くなりすぎると、デバイス使用領域よりも深い位置 を通る電流量が増加し、エネルギー損出や電流ノイズを発生させることから、デバイ ス特性を著しく悪化させることになる。
[0028] 生成される酸素ドナーは、酸素クラスターと推定されているサーマルドナー（Old
Donor)と微小な析出物が初期形態されたと考えられるニュードナー（New Donor)か らなる。これらの酸素ドナーは、前記の第 1熱処理および第 2熱処理によって溶解ま たは結合形態の変化を生じ、電気的に不活性化することにより生成が抑制されると推 察される。
[0029] 酸素ドナーに関する種々の検討の結果、本発明者らは、デバイス製造において採 用される熱処理を前提として、その熱処理後にゥエーハ内部に発生する酸素ドナー の許容量を明確にすることができた。すなわち、初期抵抗が 100 Ω cm以上の高抵抗 ゥエーハの場合に、デバイス製造における熱処理後の酸素ドナーの生成量が 1 X 10 13atoms/cm3以下であれば、その後のゥエーハ抵抗率を高抵抗に維持でき、抵抗 値の大きな変動を防ぎ、 n型反転やエネルギー損出や電流ノイズの発生を防止でき る。
[0030] さらに、本発明者らは、デバイス製造の工程における熱処理、すなわち、酸素ドナ 一形成熱処理後の酸素ドナー生成量と、同熱処理前のゥエーハ中の残存酸素量と は強い関係があることを明らかにした。
[0031] 図 2は、デバイス製造の工程における熱処理条件をパラメータとしたゥヱーハ残存 酸素量と熱処理後の酸素ドナー生成量の関係を模式的に示す図である。熱処理後 の酸素ドナーの発生量は、熱処理前におけるゥヱーハの残存酸素量に著しく依存し ており、デバイス製造で採用する熱処理条件が決定されると、ゥエーハ中の残存酸素 量と熱処理後に生成される酸素ドナー生成量との関係は一義的に定まる。 [0032] デバイス製造の工程における熱処理は、具体的には、配線シンタリング工程でのシ ンタリング熱処理が想定でき、その加熱条件は 400°Cで 1時間一 450°Cで 5時間であ る。ゥエーハ中の残存酸素が熱処理時に示す挙動予測から、図 2には熱処理条件が 4種 (A— D)が示されている力 例えば、熱処理条件 Aを 450°Cで 5時間の加熱処理 とし、熱処理条件 Dを 400°Cで 1時間の加熱処理とすることができる。
[0033] 前述の通り、初期抵抗が 100 Ω cm以上の高抵抗ゥエーハを用いる場合には、デバ イス製造の工程における熱処理後の酸素ドナーの生成量が 1 X 1013atoms/cm3以 下であれば、その後の抵抗率を高抵抗に維持でき、ゥエーハ内部での抵抗率の変動 を回避できる。したがって、デバイス製造の熱処理後の酸素ドナーの許容量を I X 10 13atomsZcm3以下とし、ゥヱーハ中の残存酸素量をコントロールできれば、酸素析 出物の過剰生成やこれにともなうゥエーハ中の残存酸素濃度の過剰な低下を回避で きる。
[0034] そこで、図 2に示す関係に基づけば、前記酸素ドナーの許容量を満足するゥエーハ 残存酸素濃度を、デバイス製造の工程における熱処理条件ごとに定めることができる 。熱処理条件 A— Dによって定められたゥヱーハ中の残存酸素濃度は、 a、 b、 cおよ び d (aく b < c < d)となる。
[0035] ここで、ゥエーハ中の残存酸素の下限を図 2に示す残存酸素濃度 aとし、一方、上 限を残存酸素濃度 dとすれば、デバイス製造の工程における熱処理条件と適宜組み 合わせることによって、デバイス製造の熱処理後においても、上記酸素ドナーの許容 量を満足することができる。
[0036] すなわち、酸素ドナーの許容量を明確にし、過剰に酸素ドナーの生成を抑制するこ と、言い換えると、過剰にゥエーハの残存酸素量を低減することをなくせば、長時間 の酸素析出熱処理を不要とし、製造コストの低減とともに、ゥエーハの機械的強度の 劣化を回避することができる。
[0037] 本発明は、上記検討および知見に基づいて完成されたものであり、下記の（1)一（ 5)の高抵抗シリコンゥヱーハの製造方法を要旨としている。
(1) CZ法により抵抗率が 100 Ω cm以上で、初期格子間酸素濃度が 8 X 1017atoms /cm3 (ASTM F121-1979)以上であり、さらに炭素濃度が 5 X 1015 5 X 1017atoms /cm3 (ASTM F123-1981)であるシリコンゥエーハを用いて、第 1熱処理として、少な くとち 700— 850°Cの温度領域における昇温レートを 0· 5— 10°C/minとし、 850— 1000°Cで 0. 5— 5時間の加熱処理を施し、さらに第 2熱処理として、 1150°C以上で 1一 2時間の加熱処理に弓 Iき続き、降温して 1000 1150°Cで 2 10時間の加熱処 理を施すことを特徴とする高抵抗シリコンゥエー八の製造方法である。
(2)前記（1)の高抵抗シリコンゥエーハの製造方法では、前記初期格子間酸素濃度 力 l3 X 1017atoms/cm3 (ASTM F121-1979)以上であるシリコンゥエーハを用いる 場合に、前記第 2熱処理として、 1150°C以上で 1一 2時間の加熱処理のみを施すの が望ましい。また、前記第 1熱処理および第 2熱処理は非酸化性雰囲気中で、連続し て行うのが望ましい。
(3)前記（1)の高抵抗シリコンゥヱーハの製造方法では、得られたシリコンゥヱーハに デバイス製造の工程における熱処理がおこなわれたとき、ゥヱーハ内部に発生する 酸素ドナー量が 1 X 1013atoms/cm3以下であるのが望ましい。
(4)前記（1)の高抵抗シリコンゥエーハの製造方法では、得られたシリコンゥヱーハの 残存酸素濃度が 6. 5 X 1017atoms/cm3 (ASTM F121-1979)以上で、力つ 13. 5
X 1017atoms/cm3 (ASTM F121-1979)以下であり、デバイス製造の工程における 熱処理がおこなわれたとき、ゥエーハ内部に発生する酸素ドナー量が 1 X 1013atom s/cm3以下であるのが望ましレ、。
(5)さらに、前記（1)の高抵抗シリコンゥヱーハの製造方法では、得られたシリコンゥ エーハの表面にェピタキシャル層を形成すること、または、得られた高抵抗シリコンゥ エーハを支持基板として SIMOX型 SOIゥエーハ、および貼り合わせ型 SOIゥエーハ を製造するのが望ましい。
図面の簡単な説明
図 1は、酸素ドナー発生量とゥエーハの抵抗率との関係を模式的に示す図である。 図 2は、デバイス製造の工程における熱処理条件をパラメータとしたゥエーハ残存 酸素量と熱処理後の酸素ドナー生成量の関係を模式的に示す図である。
図 3は、本発明の 2段熱処理の加熱温度および加熱時間の条件を示す図であり、 同（a)は第 1熱処理の加熱条件を、同（b)は第 2熱処理の加熱条件をそれぞれ示し ている。
図 4は、本発明の第 2熱処理における中温熱処理の加熱時間がゥエーハ残存酸素 濃度に及ぼす影響を示す図である。
図 5は、初期格子間酸素濃度が高いゥエーハを用レ、る場合における、本発明の第 2 熱処理での中温熱処理の加熱時間がゥエーハ残存酸素濃度に及ぼす影響を示す 図である。
図 6は、第 3熱処理の加熱温度および加熱時間の条件を示す図である。 図 7は、初期格子間酸素濃度が高いゥエーハを用レ、る場合における、第 3熱処理で の 1000°C熱処理の加熱時間がゥエーハ残存酸素濃度に及ぼす影響を示す図であ る。
発明を実施するための最良の形態
[0039] 本発明の製造方法では、抵抗率が 100 Ω cm以上で、初期格子間酸素濃度が 8 X 1017atoms/cm3 (ASTM F121-1979)以上であり、さらに炭素濃度が 5 X 1015— 5 X 1017atomos/cm3 (ASTM F123-1981)である CZ法によるシリコンゥエーハを対象と している。
[0040] 抵抗率が 100 Ω cm以上とするのは、デバイスの取り扱う周波数が高くなり、特に 2.
4GHzまたは 5. 2GHzを超えるようになってくると、従来の 10 Ω cm以下の低抵抗の 基板では、ノイズの発生や信号の減衰が顕著になるが、高抵抗にするとこれらの影響 を低減できるからである。
[0041] ゥエーハの初期格子間酸素（固溶酸素）濃度を 8 X 1017atoms/cm3 (ASTM
F121-1979)以上としているのは、通常の CZ法で製造される汎用のシリコン単結晶が 具備する固溶酸素を包含させることを意図するものである。しかし、ゥヱーハ内部（バ ルク部）の酸素は、ゲッタリング作用を有する BMD (Bulk
Micro Defect)を形成させる酸素析出物となって存在するのが望ましレ、。
[0042] 炭素は、電気的に中性でゲタリング作用を有する酸素析出物の形成を促進させた り、熱処理により格子間酸素（固溶酸素）が低下しゥエーハ強度が低下するときに、強 度を維持する効果があり、さらに、酸素析出を促進するとともに、酸素ドナーの生成 抑制にも効果がある。これを達成するため、 5 X 1015— 5 X 1017atomos/cm3 ( ASTM F123-1981)含有させる。
[0043] この場合、 5 X 1015atoms/cm3 (ASTM F123-1981)未満では、その効果が十分 現れず、多すぎる含有では CZ法の単結晶育成時に多結晶化や有転位化し易くなる ので、 5 X 1017atomsZcm3 (ASTM F123-1981)以下とする。炭素濃度をこの範囲 内にコントロールすることによって、有転位化などの問題を生ずることなぐ酸素析出 を促進し、酸素ドナーの生成抑制にも効果がある。
[0044] 本発明の製造方法では、上記の高抵抗シリコンゥエーハを用い、第 1熱処理と第 2 熱処理とからなる 2段熱処理を施すことを特徴としている。第 1熱処理は、少なくとも 7 00— 850。Cの温度領域における昇温レートを 0. 5 10°C/minとし、 850—1000 °Cで 0. 5— 5時間の加熱処理を施すことを必須としている。この第 1熱処理では、低 温からの昇温操作 (ランピング）により微小な析出核の形成およびその成長を促す。
[0045] 一方、第 2熱処理は、 1150°C以上で 1一 2時間の加熱処理に引き続き、 1000°C 1150°Cに降温して 2— 10時間の加熱処理を施すことを必須としている。第 2熱処理 では、外方拡散熱処理および析出物の成長促進を目的としている。
[0046] 図 3は、本発明の 2段熱処理の加熱温度および加熱時間の条件を示す図であり、 同（a)は第 1熱処理の加熱条件を、同（b)は第 2熱処理の加熱条件をそれぞれ示し ている。本発明のゥエーハ熱処理炉としては、例えば、横型炉が用いられる。
[0047] (第 1熱処理について）
第 1熱処理では、当該ゥヱーハを 550— 800°Cの温度範囲に調整された熱処理炉 内に投入したのち（a工程）、その後の昇温操作により、少なくとも 700— 850°Cの温 度領域における昇温レートを 0· 5— 10°C/minとする（b工程)。この b工程での昇温 操作により、ゥエーハ内部に酸素析出核を形成させ、その酸素析出核の密度を向上 させること力できる。
[0048] 次に、 850— 1000°Cの温度範囲で 0. 5— 5時間の熱処理を施す（c工程）。この c 工程では、後述する f工程の熱処理で内部の酸素析出核が消滅しない程度に、酸素 析出核の成長を促すものであるから、 850— 1000°Cの温度範囲で昇温操作 (ランピ
[0049] その後、降温し、ゥエーハを熱処理炉から取り出す（d工程)。ただし、第 2熱処理と 連続処理する場合には、ゥエーハを熱処理炉から取り出すことを要しない。
[0050] 上記 a工程で熱処理炉内の保持温度を 550°C— 800°Cとするのは、この温度範囲 が酸素析出核の成長を促進させる温度範囲であることによる。
[0051] 上記 b工程での昇温操作で重要な温度領域は 700— 850°Cである。この温度領域 での昇温レートを 0. 5 10°CZminとするのは、 0. 5°CZmin未満では微小析出核 の成長が可能であるが、熱処理が長時間となりコスト高となるのに対し、 10°C/min 超えの昇温レートでは微小析出核の成長が抑制され、析出核の密度を高めることが できなレ、ことによる。
[0052] 上記 c工程で 850— 1000°Cで 0. 5 5時間の加熱処理をするのは、 850°C未満ま たは 0. 5時間未満の加熱処理では析出核の成長が十分ではなぐ 1000°Cを超える 温度または 5時間を超える加熱処理では、析出核の成長が過多になるからである。 上記の加熱条件を満足する限りにおいては、上記 c工程では昇温操作 (ランピング） を行ってもよい。
[0053] (第 2熱処理について）
第 2熱処理では、当該ゥヱーハを熱処理炉内に投入したのち（e、 f工程）、昇温して 1150°C以上で 1一 2時間の熱処理を施す（g工程）。これに引き続いて 1000— 115 0°Cの温度範囲に降温して、 2— 10時間の熱処理を施す (h工程)。その後降温し、ゥ エーハを熱処理炉から取り出す（i工程）。
[0054] 上記 g工程で 1150°C以上の加熱温度としているのは、表面近傍の酸素濃度を外 方拡散により低下させるとともに、 COPなどの欠陥を溶解させ、ゥヱーハ表面近傍の 完全性を高めるためである。 1150°C未満では、 COPなどの欠陥密度を低下させる 能力が低くなる。一方、加熱温度が 1350°Cを超えると、ゥエーハへのスリップが発生 したり、プロセス中で金属汚染が発生するおそれがある。このため、 g工程での加熱 温度の上限は 1350°Cにするのが望ましい。
[0055] さらに、 g工程での加熱時間を 1一 2時間としているのは、 1時間未満では C〇Pなど の欠陥密度の低下が十分に行われず、また 2時間を超えるようになると、スリップや金 属汚染のおそれが発生するからである。
[0056] 上記 h工程で加熱温度を 1000 1150°Cとしているのは、 1000°C未満では酸素 析出物の成長が促進されず、 1150°Cを超える場合には、酸素析出物が溶解し、析 出密度の低下が生ずるからである。
[0057] さらに、 h工程での加熱時間を 2— 10時間としているのは、 2時間未満では酸素析 出物の成長が十分ではなぐ 10時間を超えると析出物の成長が過多となり、ゥエーノ、 の機械的強度の劣化を促進するおそれがあるからである。後述の図 4に示すように、 h工程での加熱時間を調整することにより、酸素析出物の成長を促し、ゥエーハ中の 残存酸素濃度をコントロールすることができる。
[0058] 一方、高酸素濃度のゥエーハを用レ、る場合には、第 1熱処理で微細な析出核の成 長が充分に促進され、核成長が飽和した状態になることから、第 2熱処理での酸素析 出物の成長促進が図れない場合がある。このような場合には、 h工程を省略すること ができる。
[0059] 第 2熱処理では、上記 i工程でゥヱ一八の取り出し温度を規定するものではないが、 その温度を 600— 800°Cにするのが望ましい。取り出し温度が 600°C未満になると、 酸素ドナーの生成の可能性があり、 800°Cを超える場合には取り出し中にスリップ（ 転移）が導入され易ぐゥエーハのヮレなどが発生するおそれがある。
[0060] (熱処理の雰囲気について）
第 1熱処理の雰囲気としては、酸化性雰囲気、または非酸化性雰囲気のいずれで あってもよい。非酸化性雰囲気を構成するガスとしては、アルゴン (Ar)、水素（H )ま
2 たはこれらの混合ガス (Ar+H )、若しくは窒素（N )に少量の酸素（3%〇）を含有
2 2 2 した混合ガスを用いるのが望ましい。
[0061] ところ力 酸化性雰囲気、または純 Nガス雰囲気で熱処理を施すと、ゥエーハ表面
2
に酸化膜または窒化膜が形成されるので、第 2熱処理を施す前に、これらの膜を除 去する工程 (フッ酸洗浄など）が新たに必要になる。したがって、第 1熱処理の雰囲気 としては、非酸化性雰囲気を用いるのが望ましい。この場合に、 Ar、 Hガスは高価で
2
あることから、コスト面や作業性の面で、 Nに少量の酸素（3%〇）を含有した混合ガ
2 2
スを用いるのがさらに望ましい。
[0062] 第 2熱処理の雰囲気は、非酸化性雰囲気を用いるのが望ましぐ Ar、 H 、 Ar+H
2 2
、および N (含む 3%0 )ガスを用いることができる。 N (含む 3%0 )ガスは、酸素外
2 2 2 2 方拡散作用があり、 DZ層（無欠陥層、 DZ : Denuded Zone)を形成することができるが 、ゥエーハ表層部に存在する COPを消滅させる作用がなレ、。このため、第 2熱処理の 雰囲気としては、非酸化性雰囲気を選択し、 Ar、 H、または Ar+ Hガスを採用する
2 2
のが望ましい。
[0063] 第 1熱処理および第 2熱処理を効率的に実施するには、両者のガス雰囲気を同じと し、同一の熱処理装置、または連続する熱処理炉を用いて連続して実施するのが望 ましレ、。この場合には、前記図 3に示す第 1熱処理の d工程および第 2熱処理の el 程を省略することができる。
[0064] (酸素ドナーの生成量）
本発明の製造方法では、得られたシリコンゥヱ一八にデバイス製造の工程における 熱処理がおこなわれたとき、ゥエーハ内部に発生する酸素ドナー量が 1 X 1013atom sZcm3以下であることが望ましレ、。
[0065] 例えば、 100 Ω cm以上の高抵抗ゥヱーハへの酸素ドナー形成熱処理として、 400 °Cで 1時間一 450°Cで 5時間の加熱処理が施される場合に、熱処理後の酸素ドナー の生成量が 1 X 1013atoms/cm3以下であれば、その後のゥエーハ抵抗率を高抵抗 のまま維持でき、抵抗値の大きな変動や n型反転を防ぎ、さらにエネルギー損出ゃ電 流ノイズの発生を防止できることによる。
[0066] (残存酸素濃度について）
本発明の製造方法では、得られたシリコンゥヱーハの残存酸素濃度が 6. 5 X 1017a toms/cm3 (ASTM F121-1979)以上で、力つ 13. 5 X 1017atoms/cm3 (ASTM F121-1979)以下であり、デバイス製造の工程における熱処理がおこなわれたとき、ゥ エーハ内部に発生する酸素ドナー量が 1 X 1013atoms/cm3以下であることが望ま しい。
[0067] 前記図 2は、ゥヱーハの残存酸素量とデバイス製造の工程における熱処理後の酸 素ドナーの生成量の関係を示す図である。まず、ゥエーハの残存酸素を過剰に低減 させないため、ゥエー八の残存酸素の下限濃度を検討する。この場合には、最も酸素 ドナーの生成を促す熱処理条件である、前記図 2に示す熱処理条件 Aを用いること になる。 [0068] 一方、デバイス製造の工程における熱処理条件のうち、最も酸素ドナーの生成が 少ない前記図 2に示す熱処理条件 Dを用いることによって、酸素ドナーの許容量に 対応するゥエーハの残存酸素の上限濃度を定めることができる。
[0069] ゥエーハの残存酸素の上下限濃度の検討に当たり、まず、デバイス製造での熱処 理条件 Aおよび Dを特定して、ゥヱーハの残存酸素量とデバイス製造の熱処理後の 酸素ドナーの生成量との関係を示すマスターテーブルを作成する。このマスターテー ブルの例としては、前記図 2に示す、熱処理条件 Aおよび Dをパラメータとしたゥエー ハ残存酸素量と熱処理後の酸素ドナー生成量との関係が示される。
[0070] これらのマスターテーブルに基づいて、熱処理後の酸素ドナーの許容量（上限値） である 1 X 1013atomsZcm3から、ゥエー八の残存酸素濃度 aおよび dを求めることに よって、本発明の高抵抗ゥヱ一八が具備することが望ましい下限および上限の残存 酸素濃度が定まる。
[0071] 具体的に、ゥエーハの残存酸素濃度 aおよび dを決定するために、 CZ法で育成し、 抵抗率が 2000 Q cmで、初期格子間酸素濃度 13— 15 X 1017atoms/cm3 (ASTM F121-1979)で、さらに炭素濃度 5 X 1016atomos/cm3 (ASTM F123-1981)の 8ィ ンチ、 p型ゥエーハに加工後、 650°Cで 1時間のドナーキラー熱処理を実施したサブ ゥエーハを準備した。
[0072] 準備したサブウェーハに、第 1熱処理として N (含む 3%0 )ガス雰囲気を用い、ゥ
2 2
エーハ投入温度 700°Cで昇温レートを l°C/minとし、 900°Cで 1時間の加熱処理を 施した。次いで、第 2熱処理として Arガス雰囲気を用レ、 1200°Cで 1時間の加熱処理 後に、 1000°Cに降温して 10時間の加熱処理を施した。
[0073] 得られたゥエーハに N (含む 3%0 )ガスを用いて、 450°Cで 5時間の酸素ドナー
2 2
形成熱処理を行って、前記図 2に示す、熱処理条件 Aをパラメータとしたゥヱーハ残 存酸素量と熱処理後の酸素ドナー生成量との関係を示すマスターテーブルを作成し た。同じ手順に沿って、 400°Cで 1時間の酸素ドナー形成熱処理を行って、前記図 2 に示す熱処理条件 Dのマスターテーブルを作成した。
[0074] これらのマスターテーブルに基づいて、熱処理後の酸素ドナーの許容量から、ゥヱ ーハの残存酸素の下限および上限の濃度を求めると、表 1の結果を得る。 [0075]
Figure imgf000017_0001
[0076] 表 1の結果から、本発明の方法で得られたシリコンゥエーハの残存酸素濃度は、 6.
5 X 1017atomsZcm3以上で、力つ 13. 5 X 1017atomsZcm3以下であるのが望ま しぐこれにより、デバイス製造の工程における熱処理がおこなわれたとき、ゥヱーハ 内部に発生する酸素ドナー量が 1 X 1013atoms/cm3以下を満足することができる。
[0077] (第 2熱処理における中温熱処理）
本発明の製造方法では、第 2熱処理における中温熱処理 (前記図 3の h工程）の加 熱時間を調整することにより、ゥヱーハ中の残存酸素濃度をコントロールすることがで きる。
[0078] 図 4は、本発明の第 2熱処理における中温熱処理の加熱時間がゥエーハ残存酸素 濃度に及ぼす影響を示す図である。ゥエーハ残存酸素濃度は、第 2熱処理における 中温熱処理条件に依存する。
[0079] このことを確認するため、 CZ法による 8インチ、 p型ゥエーハを準備し、試験 No. 1 一 6の供試材を作製した。供試材のサブウェーハ条件および熱処理条件は、次の通 りとした。
(1)サブウェーハの条件
a.炭素濃度 5 X 1016atomos/cm3 (ASTM F123- 1981)
b.抵抗率 600 Ω cm (試験 No. 1— 4)、
初期格子間酸素濃度 13. 5 X 1017atomsZcm3 (試験 No. 1 4) c.抵抗率 3000 Ω cm (試験 No. 5— 6)、
初期格子間酸素濃度 15 X 1017atoms/cm3 (試験 No. 5— 6)
d.ゥエーハに加工後、 650°C X lHrでドナーキラー熱処理を実施。
(2)第 1熱処理の条件
a. N (含む 3%〇）ガス雰囲気を用レ、、投入温度 700°Cで昇温レート l°CZmin
2 2
b. 900°C X lHrの等温熱処理（試験 No. 1、 3、 5)
c. 950°C X lHrの等温熱処理（試験 No. 2、 4、 6)
(3)第 2熱処理の条件
a. Arガス雰囲気を用レ、、ゥヱーハ投入温度 700°C
b. 1200°C X lHrの等温熱処理
c降温後、 1000°C X 2Hrの等温熱処理（試験 No. 1、 2)
d.降温後、 1000°C X 4Hrの等温熱処理（試験 No. 3、 4)
e.降温後、 1000°C X 6Hrの等温熱処理（試験 No. 5、 6)
[0080] 図 4に示す結果から、本発明の第 2熱処理における、降温後の 1000°Cの加熱時間 を 2時間、 4時間および 6時間と変化させることによって、ゥエーハ中の残存酸素濃度 を 6· 5 X 1017— 12. 0 X 1017atoms/cm3の範囲で制御できることが分かる。
[0081] ところが、本発明の製造方法では、前記図 4の結果にも拘わらず、初期格子間酸素
(固溶酸素）濃度が 13 X 1017atoms/cm3 (ASTM F121-1979)以上のシリコンゥヱ ーハを用いる場合には、第 2熱処理における中温熱処理（前記図 3の h工程）の加熱 時間がゥエーハ中の残存酸素濃度に及ぼす影響が少なくなる。
[0082] これは、ゥエーハの初期格子間酸素（固溶酸素)濃度が比較的に高い場合には、 第 1熱処理の昇温操作によって微小析出核の成長が充分に促進され、核成長が飽 和した状態になるためであり、その後、第 2熱処理の h工程で 2 10時間の加熱処理 を施しても、酸素析出物の成長に及ぼす影響が低下することによる。
[0083] 図 5は、初期格子間酸素濃度が高いゥエーハを用レ、る場合における、本発明の第 2 熱処理での中温熱処理の加熱時間がゥエーハ残存酸素濃度に及ぼす影響を示す 図である。初期格子間酸素濃度が高いゥエーハを用いる場合には、第 2熱処理にお ける h工程の加熱時間がゥエーハ残存酸素濃度に及ぼす影響は少なくなる。 [0084] このことを確認するため、 CZ法による 8インチ、 p型ゥエーハを用いて供試材を準備 したが、そのサブウェーハ条件および熱処理条件は、次の通りとした。
(1)サブウェーハの条件
a.炭素濃度 5 X 1016atomosZcm3 (ASTM
F123-1981)
b.抵抗率 3000 Ω cm
初期格子間酸素濃度 15 X 1017atomSZcm3
d.ゥヱーハに加工後、 650°C X lHrでドナーキラー熱処理を実施。
(2)第 1熱処理の条件
a. N (含む 3%〇）ガス雰囲気を用レ、、投入温度 700°Cで昇温レート l°CZmin
2 2
b. 900°C X lHrの等温熱処理
(3)第 2熱処理の条件
a. Arガス雰囲気を用い、ゥエーハ投入温度 700°C
b. 1200°C X lHrの等温熱処理
c降温後、 1000°C X 0Hr、 2Hr、 4Hrおよび 6Hrの等温熱処理
[0085] 図 5に示す結果から、初期格子間酸素濃度が高いゥエーハを用いる場合には、本 発明の第 2熱処理における、降温後の 1000°Cの加熱時間を 0— 6時間の範囲で変 動させても、ゥエーハ中の残存酸素濃度への影響が少なぐいずれの場合も 6· 5 X 1 017— 12. O X 1017atoms/cm3の範囲を満足することが分かる。
[0086] すなわち、初期格子間酸素濃度が 13 X 1017atoms/cmd以上と比較的高いゥェ ーハを使用する場合には、第 2熱処理の h工程での等温処理を省いたとしても、所定 のゥヱ一八中の残存酸素濃度を確保することができる。したがって、第 2熱処理の hェ 程での等温処理の省略し、第 2熱処理として、 1150°C以上で 1一 2時間の加熱処理 のみを施すことができる。これにより、高抵抗シリコンゥエーハの製造コストを大幅に削 減できるので望ましい。
[0087] さらに、初期格子間酸素濃度が高いゥエーハを用レ、る場合には、微小析出核の成 長を促進するための第 1熱処理の昇温操作を採用しない場合であっても、第 2熱処 理による昇温操作と高温熱処理によって、所定のゥヱーハ残存酸素濃度を確保でき ること力 S確認されている。以下、この熱処理を第 3熱処理として、その内容を若干説明 する。
[0088] 図 6は、第 3熱処理の加熱温度および加熱時間の条件を示す図である。例えば、第 3熱処理では、当該ゥヱーハを熱処理炉内に投入したのち (j工程）、その後の昇温操 作 (k工程）を経て、 1000°C程度の温度範囲で熱処理を施し (1工程）、さらに昇温し て高温熱処理 (m、 n工程）の後、降温し (o工程）、ゥエーハを熱処理炉から取り出す
[0089] 図 7は、初期格子間酸素濃度が高いゥエーハを用レ、る場合における、第 3熱処理で の 1000°C熱処理の加熱時間がゥエーハ残存酸素濃度に及ぼす影響を示す図であ る。 k工程における昇温レートは 1. 0°CZmin、 1. 5。C/minおよび 2. 0°CZminの 3種とした。図 7に示す結果から、 1000°C熱処理の加熱時間が OHrの場合でも、残 存酸素濃度は 8. 8 X 1017atoms/cm3の程度となる。したがって、第 3熱処理を採 用する場合でも、 k工程 (昇温操作）と 1工程（1000 °C熱処理）の組み合わせにより、 残存酸素濃度を 6. 35 X 1017— 13. l X 1017atoms/cm3の範囲で調整できること が分かる。
[0090] (ェピタキシャルゥヱーノヽ、 SOIゥヱーハの製造方法）
本発明では、得られた高抵抗シリコンゥヱーハの表面にェピタキシャル層を形成す ることにより、ェピタキシャルゥエーハを製造することができる。このように、本発明の製 造方法で製造された高抵抗シリコンゥエーハにェピタキシャル層を形成してェピタキ シャルゥヱーハを製造すれば、優れた特性を具備することから、例えば、移動体通信 用の SOIゥエーハの代替として最適なゥエーハを提供することができる。
[0091] ェピタキシャルゥヱ一八の製造条件については、本発明の製造方法で得られた高 抵抗シリコンゥエーハを用いる以外に特に限定するものではなぐ通常の条件を採用 すればよレ、。ェピタキシャルゥエーハの製造においては、使用するェピタキシャル成 長装置は、バレル型、パンケーキ型、枚様式など周知のェピタキシャル成長装置を 採用することができ、周知のェピタキシャル法を採用することができる。
[0092] 本発明では、得られた高抵抗シリコンゥヱーハを支持基板として SIMOX型 S〇Iゥ エーハを製造することができる。本発明の製造方法で製造された高抵抗シリコンゥェ ーハを支持基板として SIMOX型 SOIゥエーハを製造することにより、例えば、移動 体通信用の SOIゥエーハとして最適なものとなる。
[0093] SIMOX法による SOIゥヱーハの製造条件については、本発明の高抵抗シリコンゥ エーハを用いる以外には特に限定せず、慣用される条件を用いればよい。すなわち 、 SIMOXゥヱ一八の製造においては、酸素注入条件として加速電圧 180keV— 20 OkeVが通常用いられる力 この範囲よりも高電圧でも低電圧でも適用できる。
[0094] 酸素イオンのドーズ量としては 4 X 1017cnT2前後、または 1. 0 X 1018cnT2以上のド 一ズ量を用いるのが望ましいが、この範囲以外のドーズ量でも採用できる。ァニール 条件としては、良質な埋め込み酸化膜を得るために、 1300°C以上の温度を用いる のが望ましいが、これよりも低い温度でもよレ、。また、ァニールに用いる雰囲気は、酸 化性でも非酸化性でも使用することができる。
[0095] 本発明では、得られた高抵抗シリコンゥエーハを支持基板側ゥエーハとして貼り合 わせ型 SOIゥヱーハを製造することができる。本発明の製造方法で製造された高抵 抗シリコンゥエーハを支持基板側ゥエーハとして貼り合わせ型 SOIゥエーハを製造す ることにより、例えば、移動体通信用の SOIゥエーハとして最適なものとなる。
[0096] 貝占り合わせ型 SOIゥヱーハの製造条件については、本発明の高抵抗シリコンゥヱー ハを支持基板側ゥエーハとして用いる以外には、特に限定する必要はない。具体的 には、活性層側となる他のシリコンゥエーハを用意し、酸化雰囲気中で、活性層側ゥ エーハまたは/および支持基板ゥヱーハを 1000°C以上の温度で熱処理してゥエー ハ表面に熱酸化膜を形成する。
[0097] 次に、活性層側ゥエーハと支持基板側ゥエーハとを密着させた後、熱処理を施して 活性層側ゥエーハと支持基板側ゥエーハを強固に結合させ、貼り合わせゥエーハとす る。これらのゥヱ一八を結合させる熱処理条件としては、酸素または水蒸気を含む雰 囲気中で、 400 1200°Cで加熱処理を行えばよレ、。
[0098] さらに望ましくは、 900°Cの温度で熱処理することで、二枚のゥヱーハを強固に結合 させること力できる。なお、厚膜の SOIゥヱ一八を製造する場合には、活性層側ゥヱー ハにも、本発明方法で得られた高抵抗ゥエーハを使用するのが望ましい。
実施例 [0099] (実施例 1)
本発明の効果を確認するため、 CZ法で育成し、抵抗率が 2000 Ω cmで、初期格 子間酸素濃度が 10— 15 X 1017atoms/cm3 (ASTM F121-1979)で、さらに炭素濃 度が 5 X 1016atomos/cm3 (ASTM F123-1981)の 8インチ、 p型ゥエーハに加工後 、 650°Cで 1時間のドナーキラー熱処理を実施したサブウェーハを準備した。
[0100] 準備したサブウェーハに、第 1熱処理として N (含む 3%0 )ガス雰囲気を用い、ゥ
2 2
ヱーハ投入温度 700°Cで昇温レートを l°C/minとし、 900°Cで 1時間の加熱処理を 施した。次いで、第 2熱処理として Arガス雰囲気を用レ、 1200°Cで 1時間の加熱処理 後に、 1000°Cに降温して 10時間の加熱処理を施した。
[0101] 上記熱処理後に得られたゥエーハを用いて、横型枚様式のェピタキシャル成長炉 で約 1180°Cの水素ベータ処理後、原料ソースガスとしてトリクロロシランを用レ、、約 1 130°Cの温度でェピタキシャル層厚 5 μ mのシリコンェピタキシャル成長処理を行つ
[0102] 得られたェピタキシャルゥエーハに、デバイス製造の熱処理条件として、 N (含む 3
2
%0 )雰囲気中で 400°C X I時間の熱処理を行った後、ゥエーハ内部に発生する酸
2
素ドナー発生量を調査した。その結果、いずれのゥヱーハも、全て酸素ドナー量が 1 X 1013atoms/cm3以下であり、抵抗率に変動のないェピタキシャルゥエーハが得ら れたことを確認した。
[0103] (実施例 2)
初期格子間酸素濃度が比較的高いゥエーハの効果を確認するため、実施例 1と同 様に、抵抗率が 2000 Ω cmで、初期格子間酸素濃度が 13— 15 X 1017atoms/cm 3 (ASTM F121- 1979)で、さらに炭素濃度が 5 X 1016atomos/cm3 (ASTM
F123-1981)で、 650°Cで 1時間のドナーキラー熱処理を実施したサブウェーハを準 備した。
[0104] 実施例 1と同条件の第 1熱処理を施し、次いで、第 2熱処理として Arガス雰囲気を 用レ、 1200°Cで 1時間の加熱処理を施した後、中温熱処理を施すことなく直ちに 600 °Cで取り出した。得られたゥヱーハを用いて、横型枚様式のェピタキシャル成長炉で 、実施例 1と同条件のシリコンェピタキシャル成長処理を行った。 [0105] 得られたェピタキシャルゥエーハに、実施例 1と同条件で酸素ドナー発生量を調査 した結果、いずれのゥエーハも、全て酸素ドナー量が 1 X 1013atoms/cm3以下であ り、抵抗率に変動のないェピタキシャルゥエーハが得られたことを確認した。
[0106] (実施例 3)
実施例 1と同様に、抵抗率が 2000 Ω cmで、初期格子間酸素濃度が 10 15 X 10 17atoms/cm3 (ASTM F121- 1979)で、さらに炭素濃度が 5 X 1016atomos/cm3 ( ASTM F123-1981)の 8インチ、 p型サブウェーハを準備し、さらに、同じ条件の第 1熱 処理および第 2熱処理を施して、シリコンゥヱ一八を製造した。
[0107] 製造されたシリコンゥヱーハを用レ、、酸素イオンをゥヱーハ表面側から lOOkeVの加 速電圧で打ち込んだ。そして、このゥエーハを 700°Cに保持した熱処理炉に投入した 後、 1320°Cまで昇温し、 10時間保持した。その後、ゥヱーハを 700°Cまで冷却し、 熱処理炉から取り出して SIMOXゥヱーハを製造した。
[0108] 得られた SIMOX型 SOIゥエーハに、デバイス製造の熱処理条件として、 N (含む 3
2
%0 )雰囲気中で 400°C X I時間の熱処理を行った後、活性層および支持基板内
2
部に発生する酸素ドナー発生量を調査した。その結果、全て酸素ドナー量が 1 X 101 3atoms/cm3以下であり、抵抗率に変動のない SIMOX型 SOIゥエーハが得られた ことを確認した。
[0109] (実施例 4)
実施例 1と同様に、抵抗率が 2000 Ω cmで、初期格子間酸素濃度が 10— 15 X 10 17atoms/cm3 (ASTM F121-1979)で、さらに炭素濃度が 5 X 1016atomos/cm3 ( ASTM F123-1981)の 8インチ、 p型サブウェーハを準備し、さらに、同じ条件の第 1熱 処理および第 2熱処理を施して、シリコンゥヱ一八を製造した。
[0110] 製造されたシリコンゥヱーハを用レ、、酸化雰囲気中で 1000°Cの熱処理を行い、ゥ エーハ表面に熱酸化膜を形成した。次に、このゥエーハが支持基板となるように、活 性層となる他のゥヱ一八を密着させ、 1150°Cの温度で接合し貼り合わせた。その後 、活性層側ゥヱーハを厚さ 0. 5 z mまで研磨'エッチング処理することで貼り合わせ 型 SOIゥヱーハを製造した。
[0111] 得られた貼り合わせ型 SOIゥヱ一八に、デバイス製造の熱処理条件として、 N (含
2 む 3%0 )雰囲気中で 400°C X I時間の熱処理を行った後、支持基板内部に発生す
2
る酸素ドナー発生量を調査した。結果は、全て酸素ドナー量が 1 X 1013atoms/cm 3以下であり、抵抗率に変動のない貼り合わせ型 SOIゥエーハであることを確認した。 産業上の利用の可能性
本発明の高抵抗シリコンゥヱーハの製造方法によれば、 CZ法により得られた、高抵 抗で炭素を含有するシリコンゥヱーハを用いて、昇温操作 (ランビング）による第 1熱 処理と、高温熱処理および中温熱処理とからなる第 2熱処理とを組み合わせることに より、効率的に酸素ドナーの生成を抑制でき、デバイス製造の工程における熱処理 後においても、高抵抗が維持でき、抵抗率の変動を抑制した高抵抗シリコンゥエーハ を得ることができる。さらに、この高抵抗シリコンゥエーハを用いれば、優れたェピタキ シャルゥエーハおよび SOIゥエーハを製造できるので、高周波通信デバイスまたはァ ナログ、デジタル混載デバイス等、広い分野で適用することができる。

Claims

請求の範囲
[1] チヨクラルスキー法により抵抗率が 100 Ω cm以上で、初期格子間酸素濃度が 8 X
0 atoms/cm (ASTM F121-1979)以上であり、さらに炭素濃度が 5 X 10 — 5 X I
017atoms/cm3 (ASTM F123- 1981)であるシリコンゥ ハを用いて、
第 1熱処理として、少なくとも 700— 850°Cの温度領域における昇温レートを 0. 5—
10 C/minとし、 850 1000°Cで 0. 5— 5時間のカロ熱処理を施し、
さらに第 2熱処理として、 1150°C以上で 1一 2時間の加熱処理に引き続き、降温し て 1000— 1150°Cで 2— 10時間の加熱処理を施すことを特徴とする高抵抗シリコン ゥエーハの製造方法。
[2] 前記初期格子間酸素濃度が 13 X 1017atoms/cm3 (ASTM F121-1979)以上であ るシリコンゥ ハを用いる場合に、前記第 2熱処理として、 1150°C以上で 1 2時 間の加熱処理のみを施すことを特徴とする請求項 1に記載の高抵抗シリコンゥ ハ の製造方法。
[3] 前記第 1熱処理および第 2熱処理が非酸化性雰囲気中で、連続して行われること を特徴とする請求項 1または請求項 2に記載の高抵抗シリコンゥ ハの製造方法。
[4] 得られたシリコンゥヱ一八にデバイス製造の工程における熱処理がおこなわれたと き、ゥエーハ内部に発生する酸素ドナー量が 1 X 1013atoms/cm3以下であることを 特徴とする請求項 1 請求項 3のいずれかに記載の高抵抗シリコンゥ ハの製造 方法。
[5] 得られたシリコンゥヱ一八の残存酸素濃度が 6. 5 X 1017atoms/cm3 (ASTM
F121- 1979)以上で、かつ 13. 5 X 1017atoms/cm3 (ASTM F121- 1979)以下であり 、デバイス製造の工程における熱処理がおこなわれたとき、ゥヱ 内部に発生する 酸素ドナー量が 1 X 1013atoms/cm3以下であることを特徴とする請求項 1一請求項 3のいずれかに記載の高抵抗シリコンゥヱーハの製造方法。
[6] 前記請求項 1一請求項 5のいずれかに記載の製造方法により得られた高抵抗シリ コンゥ ハの表面にェピタキシャル層を形成することを特徴とするェピタキシャルゥ エーハの製造方法。
[7] 前記請求項 1一請求項 5のいずれかに記載の製造方法により得られた高抵抗シリ コンゥエーハを支持基板として SIMOX型 SOIゥエーハを製造することを特徴とする S OIゥヱーハの製造方法。
[8] 前記請求項 1一請求項 5のいずれかに記載の製造方法により得られた高抵抗シリ コンゥヱーハを支持基板側ゥヱ一八として貼り合わせ型 S〇Iゥヱーハを製造すること を特徴とする S〇Iゥヱ一八の製造方法。
PCT/JP2004/011050 2003-10-21 2004-08-02 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法 WO2005038899A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP04748184.1A EP1677344B1 (en) 2003-10-21 2004-08-02 Process for producing high resistivity silicon wafer, and process for producing epitaxial wafer and soi wafer
JP2005514709A JP4289354B2 (ja) 2003-10-21 2004-08-02 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法
US10/576,321 US7803228B2 (en) 2003-10-21 2004-08-02 Process for producing high-resistance silicon wafers and process for producing epitaxial wafers and SOI wafers

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-360251 2003-10-21
JP2003360251 2003-10-21

Publications (1)

Publication Number Publication Date
WO2005038899A1 true WO2005038899A1 (ja) 2005-04-28

Family

ID=34463410

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/011050 WO2005038899A1 (ja) 2003-10-21 2004-08-02 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法

Country Status (6)

Country Link
US (1) US7803228B2 (ja)
EP (1) EP1677344B1 (ja)
JP (1) JP4289354B2 (ja)
KR (1) KR100779341B1 (ja)
CN (1) CN100461349C (ja)
WO (1) WO2005038899A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207876A (ja) * 2006-01-31 2007-08-16 Sumco Corp 高周波ダイオードおよびその製造方法
JP2007207875A (ja) * 2006-01-31 2007-08-16 Sumco Corp シリコンウェーハおよびその製造方法
WO2008029918A1 (fr) * 2006-09-07 2008-03-13 Sumco Corporation Substrat à semi-conducteurs pour dispositif de formation d'image à semi-conducteurs, dispositif de formation d'image à semi-conducteurs et procédé pour les fabriquer
JP2009158891A (ja) * 2007-12-28 2009-07-16 Siltronic Ag アニールシリコンウエハの製造方法
JP2009164155A (ja) * 2007-12-28 2009-07-23 Siltronic Ag シリコンウエハの製造方法
JP2010114211A (ja) * 2008-11-05 2010-05-20 Shin Etsu Handotai Co Ltd エピタキシャルシリコンウェーハの製造方法
JP2012076982A (ja) * 2010-10-06 2012-04-19 Sumco Corp シリコンウェーハの製造方法
JP2013509697A (ja) * 2009-10-30 2013-03-14 ソイテック 半導体・オン・絶縁体型構造における応力の分布を制御するための方法およびこの方法に関連した構造
WO2015079777A1 (ja) * 2013-11-26 2015-06-04 株式会社Sumco エピタキシャルシリコンウェーハ、および、エピタキシャルシリコンウェーハの製造方法
US9111883B2 (en) 2011-12-06 2015-08-18 Shin-Etsu Handotai Co., Ltd. Method for evaluating silicon single crystal and method for manufacturing silicon single crystal
JP2018190903A (ja) * 2017-05-10 2018-11-29 グローバルウェーハズ・ジャパン株式会社 半導体ウェハの製造方法及び半導体ウェハ
WO2022038826A1 (ja) 2020-08-18 2022-02-24 信越半導体株式会社 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316745B2 (en) * 2002-07-17 2008-01-08 Sumco Corporation High-resistance silicon wafer and process for producing the same
WO2006082469A1 (en) * 2005-02-03 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Method for applying a high temperature treatment to a semimiconductor wafer
JP2006261632A (ja) * 2005-02-18 2006-09-28 Sumco Corp シリコンウェーハの熱処理方法
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8378384B2 (en) * 2007-09-28 2013-02-19 Infineon Technologies Ag Wafer and method for producing a wafer
US20090242939A1 (en) * 2008-03-25 2009-10-01 Sumco Corporation Wafer for backside illumination type solid imaging device, production method thereof and backside illumination solid imaging device
JP2009283533A (ja) * 2008-05-20 2009-12-03 Sumco Corp 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
JP5997552B2 (ja) * 2011-09-27 2016-09-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
KR102091500B1 (ko) * 2013-06-21 2020-03-20 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
FR3051968B1 (fr) * 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
WO2017214084A1 (en) 2016-06-08 2017-12-14 Sunedison Semiconductor Limited High resistivity single crystal silicon ingot and wafer having improved mechanical strength
JP6737066B2 (ja) 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
FR3058561B1 (fr) * 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
CN115369486B (zh) * 2022-10-26 2023-04-11 新美光(苏州)半导体科技有限公司 一种解决异常硅棒电阻虚高与导电类型反转的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055397A1 (fr) * 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
JP2000344598A (ja) * 1999-03-26 2000-12-12 Nippon Steel Corp シリコン半導体基板及びその製造方法
WO2001079593A1 (fr) * 2000-04-14 2001-10-25 Shin-Etsu Handotai Co.,Ltd. Plaquette de silicium, plaquette de silicium epitaxiale, plaquette de recuit et procede de production de ces plaquettes
JP2003286094A (ja) * 2002-03-27 2003-10-07 Sumitomo Mitsubishi Silicon Corp 半導体シリコン基板の製造方法
WO2003092065A1 (fr) * 2002-04-26 2003-11-06 Sumitomo Mitsubishi Silicon Corporation Tranche de silicium a haute resistance et son procede de production
WO2004008521A1 (ja) * 2002-07-17 2004-01-22 Sumitomo Mitsubishi Silicon Corporation 高抵抗シリコンウエーハ及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445975A (en) * 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
WO1998000860A1 (fr) * 1996-06-28 1998-01-08 Sumitomo Sitix Corporation Procede et dispositif de traitement thermique d'une plaquette en silicium monocristallin, plaquette en silicium monocristallin et procede de production d'une plaquette en silicium monocristallin
JPH10150048A (ja) 1996-11-15 1998-06-02 Sumitomo Sitix Corp 半導体基板
JP2000100631A (ja) 1998-09-22 2000-04-07 Hitachi Media Electoronics Co Ltd トランス
JP4605876B2 (ja) * 2000-09-20 2011-01-05 信越半導体株式会社 シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP2002184779A (ja) * 2000-12-13 2002-06-28 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法及びアニールウェーハ
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
TWI256076B (en) * 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
KR20040037031A (ko) * 2001-06-22 2004-05-04 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이온 주입에 의한 고유 게터링을 갖는 실리콘 온인슐레이터 구조 제조 방법
KR100920862B1 (ko) * 2001-12-21 2009-10-09 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055397A1 (fr) * 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
JP2000344598A (ja) * 1999-03-26 2000-12-12 Nippon Steel Corp シリコン半導体基板及びその製造方法
WO2001079593A1 (fr) * 2000-04-14 2001-10-25 Shin-Etsu Handotai Co.,Ltd. Plaquette de silicium, plaquette de silicium epitaxiale, plaquette de recuit et procede de production de ces plaquettes
JP2003286094A (ja) * 2002-03-27 2003-10-07 Sumitomo Mitsubishi Silicon Corp 半導体シリコン基板の製造方法
WO2003092065A1 (fr) * 2002-04-26 2003-11-06 Sumitomo Mitsubishi Silicon Corporation Tranche de silicium a haute resistance et son procede de production
WO2004008521A1 (ja) * 2002-07-17 2004-01-22 Sumitomo Mitsubishi Silicon Corporation 高抵抗シリコンウエーハ及びその製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207876A (ja) * 2006-01-31 2007-08-16 Sumco Corp 高周波ダイオードおよびその製造方法
JP2007207875A (ja) * 2006-01-31 2007-08-16 Sumco Corp シリコンウェーハおよびその製造方法
JP4650493B2 (ja) * 2006-09-07 2011-03-16 株式会社Ｓｕｍｃｏ 固体撮像素子用半導体基板およびその製造方法
US8492193B2 (en) 2006-09-07 2013-07-23 Sumco Corporation Semiconductor substrate for solid-state imaging sensing device as well as solid-state image sensing device and method for producing the same
JPWO2008029918A1 (ja) * 2006-09-07 2010-01-21 株式会社Sumco 固体撮像素子用半導体基板および固体撮像素子ならびにそれらの製造方法
JP2010109382A (ja) * 2006-09-07 2010-05-13 Sumco Corp 固体撮像素子およびその製造方法
KR101001124B1 (ko) * 2006-09-07 2010-12-14 가부시키가이샤 사무코 고체 촬상 디바이스용 반도체 기판 및 고체 촬상 디바이스 그리고 그것들의 제조 방법
JP4650584B2 (ja) * 2006-09-07 2011-03-16 株式会社Ｓｕｍｃｏ 固体撮像素子およびその製造方法
WO2008029918A1 (fr) * 2006-09-07 2008-03-13 Sumco Corporation Substrat à semi-conducteurs pour dispositif de formation d'image à semi-conducteurs, dispositif de formation d'image à semi-conducteurs et procédé pour les fabriquer
US8063466B2 (en) 2006-09-07 2011-11-22 Sumco Corporation Semiconductor substrate for solid-state image sensing device as well as solid-state image sensing device and method for producing the same
JP2009164155A (ja) * 2007-12-28 2009-07-23 Siltronic Ag シリコンウエハの製造方法
JP2009158891A (ja) * 2007-12-28 2009-07-16 Siltronic Ag アニールシリコンウエハの製造方法
JP2010114211A (ja) * 2008-11-05 2010-05-20 Shin Etsu Handotai Co Ltd エピタキシャルシリコンウェーハの製造方法
JP2013509697A (ja) * 2009-10-30 2013-03-14 ソイテック 半導体・オン・絶縁体型構造における応力の分布を制御するための方法およびこの方法に関連した構造
JP2012076982A (ja) * 2010-10-06 2012-04-19 Sumco Corp シリコンウェーハの製造方法
US9111883B2 (en) 2011-12-06 2015-08-18 Shin-Etsu Handotai Co., Ltd. Method for evaluating silicon single crystal and method for manufacturing silicon single crystal
WO2015079777A1 (ja) * 2013-11-26 2015-06-04 株式会社Sumco エピタキシャルシリコンウェーハ、および、エピタキシャルシリコンウェーハの製造方法
JP2015103703A (ja) * 2013-11-26 2015-06-04 株式会社Sumco エピタキシャルシリコンウェーハ、および、エピタキシャルシリコンウェーハの製造方法
JP2018190903A (ja) * 2017-05-10 2018-11-29 グローバルウェーハズ・ジャパン株式会社 半導体ウェハの製造方法及び半導体ウェハ
WO2022038826A1 (ja) 2020-08-18 2022-02-24 信越半導体株式会社 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ

Also Published As

Publication number Publication date
CN100461349C (zh) 2009-02-11
US7803228B2 (en) 2010-09-28
US20070066033A1 (en) 2007-03-22
EP1677344B1 (en) 2013-11-06
EP1677344A4 (en) 2008-12-17
KR20060063989A (ko) 2006-06-12
JP4289354B2 (ja) 2009-07-01
JPWO2005038899A1 (ja) 2007-02-01
EP1677344A1 (en) 2006-07-05
KR100779341B1 (ko) 2007-11-23
CN1871698A (zh) 2006-11-29

Similar Documents

Publication Publication Date Title
JP4289354B2 (ja) 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法
TWI246543B (en) High resistant silicon wafer and manufacturing method thereof
KR101410546B1 (ko) 실리콘웨이퍼 및 그의 제조방법
KR100916055B1 (ko) 실리콘 단결정의 육성 방법 및 실리콘 웨이퍼 및 그것을이용한 ｓｏｉ 기판
KR100319413B1 (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
JP3985768B2 (ja) 高抵抗シリコンウェーハの製造方法
CN108028170A (zh) 贴合式soi晶圆的制造方法
KR100887384B1 (ko) 고주파 다이오드 및 그 제조방법
JPH09199416A (ja) 半導体基板とその製造方法
JPH10229093A (ja) シリコンエピタキシャルウェーハの製造方法
JP2009231429A (ja) シリコンウェーハの製造方法
WO2002049091A1 (fr) Procede de fabrication d&#39;une tranche de recuit et tranche obtenue
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
US6579589B1 (en) Semiconductor wafer with crystal lattice defects, and process for producing this semiconductor wafer
JP2011054655A (ja) 高周波デバイス向けシリコンウェーハおよびその製造方法
JP5922858B2 (ja) 高抵抗シリコンウェーハの製造方法
JP2011054656A (ja) 高抵抗シリコンウェーハおよびその製造方法
JP2004087665A (ja) 高抵抗シリコンウエーハ
JP2011134983A (ja) シリコン半導体基板の製造方法
JP2011003806A (ja) 高抵抗シリコンウェーハおよびその製造方法
US20040259321A1 (en) Reducing processing induced stress
KR20060077811A (ko) 에피택셜 실리콘 웨이퍼 및 이의 제조 방법
JP2007235166A (ja) ｐ型シリコンウェーハ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480031061.9

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005514709

Country of ref document: JP

Ref document number: 1020067007474

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2004748184

Country of ref document: EP

Ref document number: 2007066033

Country of ref document: US

Ref document number: 10576321

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020067007474

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004748184

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10576321

Country of ref document: US