KR20060077811A - 에피택셜 실리콘 웨이퍼 및 이의 제조 방법 - Google Patents

에피택셜 실리콘 웨이퍼 및 이의 제조 방법 Download PDF

Info

Publication number
KR20060077811A
KR20060077811A KR1020040117780A KR20040117780A KR20060077811A KR 20060077811 A KR20060077811 A KR 20060077811A KR 1020040117780 A KR1020040117780 A KR 1020040117780A KR 20040117780 A KR20040117780 A KR 20040117780A KR 20060077811 A KR20060077811 A KR 20060077811A
Authority
KR
South Korea
Prior art keywords
silicon wafer
epitaxial
bmd
epitaxial layer
epitaxial silicon
Prior art date
Application number
KR1020040117780A
Other languages
English (en)
Inventor
최은석
배소익
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020040117780A priority Critical patent/KR20060077811A/ko
Publication of KR20060077811A publication Critical patent/KR20060077811A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 에피택셜 실리콘 웨이퍼 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 높은 수준의 BMD(bulk micro defect) 밀도를 가짐으로써 진성 게터링 능력 및 고온 강도 특성이 우수한 에피택셜 실리콘 웨이퍼 및 이의 제조 방법에 관한 것이다. 본 발명에 따른 에피택셜 실리콘 웨이퍼의 제조 방법은, 초기산소농도가 10 내지 15 ppma(parts per million atoms)이고, 1 × 1016 개/cm3 이하의 붕소 및 1 × 1012 내지 1 × 1015 개/cm3의 질소가 첨가되며, 비저항이 1 내지 100 Ωcm인 실리콘 웨이퍼 기판을 준비한 후 상기 실리콘 웨이퍼 기판에 에피택셜층을 형성한다. 본 발명에 따른 에피택셜 실리콘 웨이퍼는 상기의 제조 방법에 의해 제조되며 BMD 밀도가 108 내지 1010 개/cm3 의 범위에 속하고, 고온강도가 43 내지 60 MPa의 범위에 속할 수 있다.
에피택셜, 실리콘, BMD, 붕소, 질소

Description

에피택셜 실리콘 웨이퍼 및 이의 제조 방법{EPITAXIAL SILICON WAFER AND FABRICATION METHOD OF THE SAME}
도 1은 본 발명에 따른 에피택셜 실리콘 웨이퍼의 제조 방법의 열처리 단계에서 수행되는 열처리 방법을 도시한 도면이다.
도 2는 실리콘 웨이퍼 기판 내에 첨가되는 질소 농도에 대한 에피택셜 실리콘 웨이퍼의 BMD(bulk micro defect) 밀도를 도 1의 열처리 후에 측정하여 도시한 그래프이다.
도 3은 본 발명의 실시예 1에 사용되는 실리콘 웨이퍼 기판의 BMD 분포를 나타낸 도면이다.
도 4는 본 발명의 비교예에 사용되는 실리콘 웨이퍼 기판의 BMD 분포를 나타낸 도면이다.
도 5는 본 발명의 실시예 1에 따른 에피택셜 실리콘 웨이퍼의 BMD 분포를 나타낸 도면이다.
도 6은 본 발명의 비교예에 따른 에피택셜 실리콘 웨이퍼의 BMD 분포를 나타낸 도면이다.
도 7은 본 발명의 실험예 2에서 굽힘 강도 측정을 위해 사용하는 UTM(universal testing machine)을 개략적으로 도시한 개략도이다.
도 8은 실시예 1, 실시예 2 및 비교예에 따른 에피택셜 실리콘 웨이퍼의 변형률에 따른 굽힘 강도를 측정하여 도시한 그래프이다.
도 9는 실시예 1, 실시예 2 및 비교예에 따른 에피택셜 실리콘 웨이퍼에 도 1의 열처리를 한 후에 변형률에 따른 굽힘 강도를 측정하여 도시한 그래프이다.
본 발명은 에피택셜 실리콘 웨이퍼 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 높은 수준의 BMD(bulk micro defect) 밀도를 갖는 에피택셜 실리콘 웨이퍼 및 이의 제조 방법에 관한 것이다.
최근 정보기술(information technology, IT) 산업 등의 발달에 의해 이러한 정보기술 산업의 핵심 기술에 해당하는 반도체에 대한 관심이 높아지고 있다. 반도체는 컴퓨터, 가전제품, 휴대폰, 액정표시장치 등의 다양한 분야에 적용될 수 있어 이러한 반도체 기술에 대한 연구가 활발하게 진행되고 있다.
반도체 소자를 제조하기 위해서는 웨이퍼를 제조하고 웨이퍼에 소정의 이온을 주입하고 회로 패턴을 형상하는 단계 등을 거치게 된다. 이 때, 단결정 실리콘을 초크랄스키(czochralski, CZ) 법 또는 플로팅 존(floating zone, FZ) 법을 이용하여 잉곳(ingot) 형태로 성장시킨 후 이를 슬라이싱(slicing)하고, 래핑(lapping), 식각 및 폴리싱(polishing)하는 단계 등을 거쳐 실리콘 웨이퍼를 제조한다.
여러 분야에서 고집적의 반도체 소자가 적용됨에 따라 각 분야에 필요한 조건을 만족할 수 있는 우수한 특성을 갖는 웨이퍼가 요구되고 있고, 이에 따라 표면의 결함을 저감시키기 위해 일면에 에피택셜(epitaxial)층을 형성한 에피택셜 웨이퍼 등이 개발되었다. 이 때, 에피택셜층을 형성하기 위한 에피택셜 공정은 일반적으로 고온에서 이루어진다.
그런데, 고온의 에피택셜 공정에서 웨이퍼 내에 존재하는 BMD의 엠브리오(embryo)가 수축 및 재용해되어 임계 크기를 갖는 BMD 핵이 대부분 소멸되므로, 에피택셜 웨이퍼의 BMD 밀도가 매우 낮은 문제가 있다.
즉, 에피택셜 웨이퍼는 금속 불순물을 제거하는 진성 게터링 사이트(intrinsic gettering site) 역할을 하는 BMD 밀도가 낮아 충분한 게터링 능력을 가질 수 없다. 더욱이, 이러한 에피택셜 웨이퍼는 에피택셜 공정 이후에 게터링 능력을 향상시키기 위한 열처리를 한 경우에도 게터링에 충분한 BMD 밀도가 구현되지 않는 문제가 있다. 또한, 이러한 에피택셜 웨이퍼는 낮은 수준의 BMD 밀도 때문에 고온에서의 강도 특성이 저하될 수 있고 반도체 소자의 제조 공정 중 고온에서 휘거나 이송 도중에 파손되는 등의 문제가 발생할 수 있다.
한편, 고온의 에피택셜 공정에서 웨이퍼 내에 도핑된 원소가 에피택셜층으로 확산하는 자동도핑(auto doping) 현상이 발생할 수 있고, 이에 따라 자동도핑 현상에 의해 에피택셜층의 비저항 불균일 문제가 발생할 수 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 벌크 내에 BMD가 충분히 형성되어 충분한 진성 게터링 능력을 구현할 수 있고 고온에서도 높은 강도를 갖는 에피택셜 실리콘 웨이퍼 및 이를 제조하는 방법을 제공하는 것이다.
상기한 목적을 달성하기 위하여 본 발명에 따른 에피택셜 실리콘 웨이퍼의 제조 방법은, 초기산소농도가 10 내지 15 ppma(parts per million atoms)이고, 1 × 1016 개/cm3 이하의 붕소 및 1 × 1012 내지 1 × 1015 개/cm 3의 질소가 첨가되며, 비저항이 1 내지 100 Ωcm인 실리콘 웨이퍼 기판을 준비한 후 상기 실리콘 웨이퍼 기판에 에피택셜층을 형성한다.
상기 에피택셜층을 형성하는 단계에서는 1000 내지 1200℃의 온도에서 삼염화실란(trichlorosilane, SiHCl3)을 10 내지 16 g/분으로 주입하고 수소(H2)를 40 내지 60 SLM(standard liter per minute)으로 주입하여 단결정 실리콘으로 이루어지는 에피택셜층을 형성할 수 있다. 이 때, 화학 기상 증착법(chemical vapor deposition, CVD)이 적용될 수 있다.
상기 에피택셜층을 형성하는 단계 이후에, 상기 에피택셜 실리콘 웨이퍼에 700 내지 850℃ 에서 3 내지 6 시간을 유지한 후 1000 내지 1200℃에서 10 내지 24 시간 동안 유지하는 열처리를 수행할 수 있다.
한편, 본 발명에 따른 에피택셜 실리콘 웨이퍼는 상기의 제조 방법에 의해 제조되며 BMD(bulk micro defect) 밀도가 108 내지 1010개/cm3 의 범위에 속하고, 고 온강도가 43 내지 60 MPa 범위에 속할 수 있다.
이하, 본 발명에 따른 에피택셜 실리콘 웨이퍼의 제조 방법을 상세하게 설명하면 다음과 같다.
본 발명에 따른 에피택셜 실리콘 웨이퍼의 제조 방법은, 일정한 조성을 갖는 실리콘 웨이퍼 기판(이하 '기판'이라 한다)을 준비하는 단계 및 이러한 기판에 에피택셜층을 형성하는 단계를 포함한다. 이하에서 본 발명에 따른 에피택셜 실리콘 웨이퍼 제조 방법의 각 단계를 상세하게 설명한다.
먼저, 10 내지 15 ppma(parts per million atoms)의 초기산소농도를 가지며, 1 × 1016 개/cm3 이하의 붕소 및 1 × 1012 내지 1 × 1015 개/cm3의 질소가 첨가된 기판을 준비한다. 이 때, 기판은 반도체 소자에 적용되기에 적절하도록 비저항이 1 내지 100 Ωcm의 범위에 속하는 것이 바람직하다.
여기서, 본 발명에 사용되는 기판은 일례로 초크랄스키(czochralski, CZ) 법에 의해 성장시켜 제조될 수 있는데, 초크랄스키 법으로 성장 시 석영 도가니로부터 산소가 용해되어 단결정 실리콘으로 혼입될 수 있기 때문에 이에 따라 제조된 기판은 상기와 같이 10 내지 15 ppma의 초기산소농도를 가질 수 있다.
그리고, 1 × 1016 개/cm3를 초과하여 붕소가 첨가된 기판을 사용하는 경우에는 후속하는 에피택셜층 형성 단계에서 자동도핑(auto doping) 현상이 발생할 수 있다. 따라서, 이를 방지하기 위해 본 발명에서는 에피택셜 실리콘 웨이퍼의 제조에 있어서 붕소가 1 × 1016 개/cm3 이하 첨가된 기판을 사용한다. 따라서, 본 발명 에서는 자동도핑 현상에 의해 발생할 수 있는 비저항 불균일 문제를 방지하여 비저항을 안정화시킬 수 있다. 이러한 붕소는 단결정 실리콘의 성장 시 첨가될 수도 있고 별도의 공정으로 첨가될 수도 있다.
그리고, 본 발명에서 사용되는 기판에는 후속되는 고온의 에피택셜층 형성 단계를 거친 이후에도 충분한 게터링(gattering) 능력을 구현하면서 고온에서 높은 강도를 가질 수 있도록 1 × 1012 내지 1 × 1015 개/cm3 의 질소가 첨가된다. 이러한 질소의 양은 조대한 산화적층결함(oxidation-induced stacking fault, OiSF)을 일으키지 않으면서 미세한 BMD(bulk micro defect)의 생성을 촉진할 수 있는 농도로 결정된 것이다. 질소는 단결정 실리콘의 성장 시 첨가될 수도 있고 별도의 공정으로 첨가될 수도 있다.
다음으로, 이러한 실리콘 웨이퍼 기판에 단결정 실리콘으로 이루어지는 에피택셜층을 형성한다.
에피택셜층을 형성하는 방법은 일반적으로 기상 에피택셜 성장(vapor phase epitaxial growth, VPE), 액상 에피택셜 성장(liguid phase epitaxial growth, LPE), 고상 에피택셜 성장(solid phase epitaxial growth, SPE)으로 나뉠 수 있는데, 본 발명에서는 일례로 기상 에피택셜 성장에 의해 에피택셜층을 형성한다.
이 때, 화학 기상 증착법(chemical vapor deposition, CVD)이 적용될 수 있으며, 또는 에피택셜 로(epitaxial furnace)를 이용하여 에피택셜층을 형성할 수도 있다. 에피택셜층은 표면에서의 결정 결함을 제거할 수 있으면서 공정 비용 등을 고려하여 1 내지 10 ㎛의 두께를 갖도록 형성하는 것이 바람직하다.
본 발명에서는 단결정 실리콘으로 이루어지는 에피택셜 층을 형성하기 위해서 일례로, 삼염화실란(trichlorosilane, SiHCl3)을 원료 기체(source gas)로 사용하고 수소(H2)를 캐리어 기체(carrier gas)로 사용한다. 이러한 경우 단결정 실리콘으로 이루어지는 에피택셜층을 형성하는 반응식은 다음과 같다.
SiHCl3(gas) + H2(gas)→ Si(solid) + 3HCl(gas)
즉, 수소 기체는 캐리어 기체로서의 역할을 함과 동시에 상기 반응식에 나타난 바와 같이 삼염화실란을 분해하는 역할을 한다.
이 때, 삼염화실란은 10 내지 16 g/분으로 주입하고 수소는 40 내지 60 SLM(standard liter per minute)으로 주입하는 것이 바람직하다.
삼염화실란을 10 g/분 미만으로 주입하는 경우에는 에피택셜층의 성장 속도가 느려 에피택셜층 형성공정의 효율이 저감되는 문제가 있고, 삼염화실란을 16 g/분을 초과하여 주입하는 경우에는 에피택셜층이 다결정 실리콘으로 성장되거나 에피택셜층 내부에 적층결함이 형성될 수 있기 때문이다.
그리고, 수소를 40 SML 미만으로 주입하는 경우에는 수소의 삼염화실란을 분해 반응이 줄어들어 삼염화실란이 분해되지 않고 에피택셜층에 혼입되는 문제가 발생할 수 있고, 수소를 60 SML을 초과하여 주입하는 경우에는 에피택셜 공정에서의 압력이 증가되어 제조된 에피택셜 실리콘 웨이퍼의 질이 저하될 수 있기 때문이다.
에피택셜층을 형성하는 단계의 온도가 1000℃ 미만인 경우에는 에피택셜층 의 성장 속도가 낮은 문제가 있으며 1200℃를 초과하는 경우에는 에피택셜층을 이루는 실리콘이 다결정으로 성장할 수 있는 문제가 있기 때문에 에피택셜층의 형성 공정의 온도는 1000 내지 1200 ℃ 범위에 속하는 것이 바람직하다.
즉, 상기와 같은 본 발명에 따른 에피택셜 실리콘 웨이퍼의 제조 방법에 따르면 질소가 1 × 1012 내지 1 × 1015 개/cm3 첨가된 기판에 에피택셜층을 형성함으로써 고온의 에피택셜 형성 단계를 거친 이후에도 108 내지 1010개/cm3 의 BMD(bulk micro defect) 밀도를 가지면서 적층결함은 형성되지 않는 에피택셜 실리콘 웨이퍼를 제조할 수 있다.
이에 따라 충분한 게터링 능력이 구현될 수 있어 반도체 소자 공정에서 발생할 수 있는 금속물을 효과적으로 제거할 수 있다. 그리고, 많은 양의 BMD가 형성되어 전위(dislocation)의 이동을 방해하면서 강도를 저하시킬 수 있는 적층결함은 형성되지 않아 높은 강도를 갖는다. 즉, 본 발명에 따른 에피택셜 실리콘 웨이퍼의 고온강도가 43 내지 60 MPa 의 범위에 속할 수 있다. 이 때, 일반적으로 고온 강도라 함은 800 내지 1000 ℃에서 측정된 강도를 말한다.
이 때, 본 발명에 따른 에피택셜 실리콘 웨이퍼의 제조 방법은, 상기의 에피택셜층 형성 단계 이후에 진성 게터링 능력을 향상시키기 위해 도 1에 도시된 열처리를 수행하는 단계를 선택적으로 포함할 수 있다. 이는 질소가 첨가되지 않은 기판에 에피택셜층을 형성한 종래의 에피택셜 실리콘 웨이퍼에서는 고온의 에피택셜 공정 시 BMD 핵이 소멸하여 에피택셜 공정 이후에 게터링 능력을 향상시키는 열처리를 수행하여도 BMD 밀도를 향상시킬 수 없는 문제가 있었으나, 본 발명에서는 적정량의 질소가 첨가된 기판에 에피택셜층을 형성함으로써 에피택셜 공정 시 상당량의 BMD 밀도를 유지할 수 있기 때문에 가능하다.
이러한 열처리에서는 먼저 에피택셜 실리콘 웨이퍼를 700 내지 850℃ 의 온도 조건에서 3 내지 6 시간 동안 유지한다. 이러한 단계에서는 에피택셜 실리콘 웨이퍼 내부에서 BMD 핵으로 성장할 수 있는 사이트들을 임계 크기 이상의 크기를 갖도록 성장시켜, 에피택셜 실리콘 웨이퍼 내부에 높은 밀도의 BMD 핵을 생성시킨다. 이 때, 상기의 온도 조건과 유지 시간은 이러한 BMD 핵 생성에 적절한 조건으로 결정된 것이다.
이어서, 에피택셜 실리콘 웨이퍼를 1000 내지 1200℃ 의 온도 조건에서 10 내지 24 시간 동안 유지한다. 이러한 단계에서는 BMD 핵을 게터링에 적절한 크기로 성장시킨다. 이 때, 상기의 온도 조건과 유지 시간은 적절한 형상 및 크기를 갖는 BMD를 형성할 수 있도록 결정된 것이다.
한편, 본 발명에서 기판에 첨가되는 질소의 영향을 살펴보기 위해 기판 내에 첨가되는 질소 농도에 따른 에피택셜 실리콘 웨이퍼의 BMD 밀도를 측정하여 도 2에 나타내었다. 여기서, 에피택셜 실리콘 웨이퍼의 BMD 밀도는 도 1의 열처리를 수행한 이후에 측정되었다.
도 2에 나타난 바와 같이, 본 발명의 제조 방법에서와 같이 질소가 소정량 첨가되는 기판을 사용하여 제조된 에피택셜 실리콘 웨이퍼는 BMD 밀도가 108 내지 1010 개/cm3 의 범위에 속함을 알 수 있다. 즉, 본 발명에 따른 에피택셜 실리콘 웨이퍼는 소정량의 질소가 첨가된 기판을 이용하여 제조됨으로써 높은 수준의 BMD 밀도를 가질 수 있다.
이에 따라 본 발명에 따른 에피택셜 실리콘 웨이퍼에서는 많은 양의 BMD 가 게터링 사이트(gettering site)의 역할을 하여 반도체 소자 공정에서 발생할 수 있는 금속 불순물이 효과적으로 게터링될 수 있다. 또한, 많은 양의 BMD는 전위(dislocation)의 이동을 방해하여 높은 강도를 가질 수 있다.
이하에서는 본 발명의 실시예 및 비교예에 대하여 설명한 후 이를 이용한 실험예를 설명하고, 이러한 실험예의 결과를 통해 본 발명을 좀더 상세하게 설명한다. 이러한 실험예는 본 발명을 예시하는 것일 뿐 본 발명에 여기에 한정되는 것은 아니다.
실시예 1
초기산소농도가 10 내지 15 ppma이고 붕소가 1 × 1016 개/cm3 이하 첨가되며 비저항이 1 ∼ 100 Ωcm에 속하면서, 질소 농도가 1.04 × 1014 개/cm3인 기판을 준비한다. 이러한 기판을 실시예 1에 사용되는 기판이라 한다.
상기의 기판에 본 발명에 따른 에피택셜 형성 단계에 따라 에피택셜층을 형성하였다. 이를 실시예 1에 따른 웨이퍼라 한다.
실시예 2
초기산소농도가 10 내지 15 ppma이고 붕소가 1 × 1016 개/cm3 이하 첨가되며 비저항이 1 ∼ 100 Ωcm에 속하면서, 질소 농도가 3.49 × 1013 개/cm3인 기판을 준비한다. 이러한 기판을 실시예 2에 사용되는 기판이라 한다.
상기의 기판에 본 발명에 따른 에피택셜 형성 단계에 따라 에피택셜층을 형성하였다. 이를 실시예 2에 따른 웨이퍼라 한다.
비교예
초기산소농도가 10 내지 15 ppma이고 붕소가 1 × 1016 개/cm3 이하 첨가되며 비저항이 1 ∼ 100 Ωcm에 속하면서, 질소가 첨가되지 않는 기판을 준비한다. 이러한 기판을 비교예에 사용되는 기판이라 한다.
상기의 기판에 본 발명에 따른 에피택셜 형성 단계에 따라 에피택셜층을 형성하였다. 이를 비교예에 따른 웨이퍼라 한다.
실험예 1
실시예 1, 실시예 2 및 비교예에 사용되는 기판 각각에 도 1의 열처리를 한 후 BMD 밀도를 측정하고, 실시예 1, 실시예 2 및 비교예에 따른 웨이퍼 각각에 도 1의 열처리를 한 후 BMD 밀도를 측정하였다. 이러한 결과 및 이에 따른 BMD 밀도 비율을 계산하여 표 1에 나타내었다.
BMD 밀도 비율이라 함은 각 실시예에 사용된 기판에 존재하는 BMD 밀도에 대해 각 실시예에 따른 웨이퍼에 존재하는 BMD 밀도의 비율을 말한다. 즉, 에피택셜 공정 이전에 존재하는 BMD 밀도에 대해 에피택셜 공정 이후에 존재하는 BMD 밀도의 비율을 나타내는 것으로, BMD 밀도가 높을수록 에피택셜 공정 이후에도 높은 수준의 BMD 밀도를 가짐을 의미한다.
그리고, 실시예 1에 사용되는 기판의 BMD 분포를 도 3에 나타내었고 비교예에 사용되는 기판의 BMD 분포를 도 4에 나타내었다. 그리고, 실시예 1에 따른 웨이퍼의 BMD 분포를 도 5에 나타내었고 비교예에 사용되는 웨이퍼의 BMD 분포를 도 6에 나타내었다.
질소농도 [개/cm3] 기판의 BMD 밀도 [개/cm3] 웨이퍼의 BMD 밀도 [개/cm3] BMD 밀도 비율 [%]
실시예 1 1.04 × 1014 7.80 × 109 8.0 × 108 10. 2
실시예 2 3.49 × 1013 8.26 × 109 4.72 × 108 5.7
비교예 - 7.16 × 108 3.80 × 106 0.24
표 1의 기판의 BMD 밀도에 나타난 바와 같이, 질소가 첨가된 실시예 1 및 실시예 2에 사용되는 기판의 BMD 밀도가 비교예에 사용되는 기판의 BMD 밀도가 높은 것을 알 수 있다. 이는 도 3 및 도 4를 비교하여 알 수 있는데, 도 4의 도시한 비교예에 사용된 기판에서보다 도 3에 도시한 실시예 1에 사용된 기판에서 BMD가 더 조밀하게 형성되어 있음을 알 수 있다.
그리고, 표 1의 웨이퍼의 BMD 밀도에 나타난 바와 같이, 질소가 첨가된 기판에 에피택셜층을 형성한 실시예 1 및 실시예 2에 따른 웨이퍼는 BMD 밀도가 108 내지 1010 개/cm3 의 범위에 속하는 것을 알 수 있다. 반면, 질소가 첨가되지 않은 기 판에 에피택셜층을 형성한 비교예에 따른 웨이퍼는 BMD 밀도가 106 개/cm3 수준으로 충분한 게터링을 수행할 수 없는 BMD 밀도를 가짐을 알 수 있다.
즉, 질소가 첨가되는 기판을 사용하여 제조된 본 발명의 에피택셜 실리콘 웨이퍼는 질소가 첨가되지 않는 기판을 사용하여 제조된 종래의 에피택셜 실리콘 웨이퍼와 달리 충분한 게터링이 가능한 108 내지 1010 개/cm3 의 BMD 밀도를 가지며, 이에 따라 반도체 소자 공정 시 발생할 수 있는 금속 불순물을 효과적으로 게터링 할 수 있다.
그리고, 표 1의 BMD 밀도 비율을 살펴보면, 실시예 1 및 실시예 2 따른 웨이퍼는 각각 10.2 및 5.7 의 값을 가지는 반면 비교예에 따른 웨이퍼는 거의 0 에 가까운 값을 가짐을 알 수 있다. 즉, 실시예 1 및 실시예 2에 따른 웨이퍼는 비교예 에 따른 웨이퍼보다 높은 BMD 밀도 비율을 가지므로 에피택셜 공정을 거친 후에도 적정량의 BMD 밀도를 가짐을 알 수 있다.
이는 도 5 및 도 6을 비교하여 알 수 있는데, 실시예 1에 따른 웨이퍼에서는 BMD가 조밀하게 형성(도 5 참조)되어 있는 반면 비교예에 따른 웨이퍼에서는 BMD를 거의 발견할 수 없음(도 6 참조)을 알 수 있다. 이는 실시예 1에 따른 웨이퍼에서는 에피택셜 공정 이후에도 적정량의 BMD가 형성되는 반면 비교예에 따른 웨이퍼에서는 에피택셜 공정에서 BMD가 소멸하여 에피택셜 공정 이후에 BMD를 거의 발견할 수 없는 것이다.
즉, 본 발명에 따른 에피택셜 실리콘 웨이퍼는 질소가 첨가됨으로써 고온의 에피택셜 공정에서 BMD가 소멸되는 종래의 문제점이 방지되어 높은 수준의 BMD 밀도를 가질 수 있다.
실험예 2
실시예 1, 실시예 2 및 비교예에 따른 웨이퍼, 및 이러한 웨이퍼들 각각에 도 1의 열처리를 수행한 후 도 7에 도시한 UTM(universal testing machine)을 이용하여 측정하였다. 이 때, 굽힘 강도 측정시의 온도는 900℃로 고온에서의 굽힘 강도를 측정하였다.
즉, UTM 장치(40) 내에 어느 하나의 웨이퍼(50)를 위치시킨 후 장치를 작동시켜 굽힘 강도를 평가한다. 이 때, 3점 굽힘(도면 부호 42 참조) 또는 4 점 굽힘(도면 부호 44 참조)으로 굽힘 강도를 측정할 수 있다.
실시예 1, 실시예 2 및 비교예에 따른 웨이퍼에서 측정한 변형률에 따른 굽힘 강도를 도 8에 나타내었고, 실시예 1, 실시예 2 및 비교예에 따른 웨이퍼에 도 1의 열처리를 한 후에 측정한 변형률에 따른 굽힘 강도를 도 9에 나타내었다.
이 때, 도 8 및 도 9에 나타난 바와 같이 도 1의 열처리 여부와 관계 없이 실시예 1 및 실시예 2에 따른 웨이퍼가 비교예에 따른 웨이퍼보다 큰 굽힘 강도를 가짐을 알 수 있다. 이 때, 실시예 1 및 실시예 2에 따른 웨이퍼는 열처리 여부와 관계 없이 고온 강도가 43 MPa 내지 60 MPa 의 범위에 속함을 알 수 있다.
즉, 본 발명에 따른 에피택셜 실리콘 웨이퍼는 도 5에 도시된 바와 같이, 높은 수준의 BMD가 형성되면서 적층결함은 형성되지 않으므로, 높은 강도를 가질 수 있다. 따라서 고온 강도가 43 MPa 내지 60 MPa의 범위에 속할 수 있다.
이상을 통해 본 발명에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
본 발명에 따른 에피택셜 실리콘 웨이퍼의 제조 방법은 질소가 적절한 농도로 첨가된 실리콘 웨이퍼 기판에 에피택셜층을 형성하여 고온의 공정을 거친 후에도 높은 수준의 BMD 밀도를 가지며 고온 강도가 우수한 에피택셜 실리콘 웨이퍼를 제조할 수 있다.
따라서, 본 발명에 따른 에피택셜 실리콘 웨이퍼의 제조 방법에 의해 제조된 에피택셜 실리콘 웨이퍼는 높은 수준의 BMD 밀도를 가짐으로써 반도체 소자 공정에서 발생할 수 있는 금속 불순물을 효과적으로 게터링할 수 있다. 또한, 본 발명에 따른 실리콘 웨이퍼는 조대한 산화적층결함은 형성되지 않으면서 많은 양의 BMD가 형성되어 우수한 고온 강도를 가지고, 이에 따라 고온에서 휘거나 이송 도중에 파손되는 등의 문제를 방지할 수 있다.
즉, 본 발명에 따른 에피택셜 실리콘 웨이퍼는 품질이 우수하고 높은 신뢰성을 가진다.

Claims (6)

  1. 초기산소농도가 10 내지 15 ppma(parts per million atoms)이고, 1 × 1016 개/cm3 이하의 붕소 및 1 × 1012 내지 1 × 1015 개/cm3의 질소가 첨가되며, 비저항이 1 내지 100 Ωcm인 실리콘 웨이퍼 기판을 준비하는 단계; 및
    상기 실리콘 웨이퍼 기판에 에피택셜층을 형성하는 단계
    를 포함하는 에피택셜 실리콘 웨이퍼의 제조 방법.
  2. 제 1 항에 있어서,
    상기 에피택셜층을 형성하는 단계는 1000 내지 1200℃의 온도에서 이루어지는 에피택셜 실리콘 웨이퍼의 제조 방법.
  3. 제 1 항에 있어서,
    상기 에피택셜층을 형성하는 단계에서는, 삼염화실란(trichlorosilane, SiHCl3)을 10 내지 16 g/분으로 주입하고 수소(H2)를 40 내지 60 SLM(standard liter per minute)으로 주입하여 단결정 실리콘으로 이루어지는 에피택셜층을 형성하는 에피택셜 실리콘 웨이퍼의 제조 방법.
  4. 제 1 항에 있어서,
    상기 에피택셜층을 형성하는 단계에서는 화학 기상 증착법(chemical vapor deposition, CVD)으로 에피택셜층을 형성하는 에피택셜 실리콘 웨이퍼의 제조 방법.
  5. 제 1 항에 있어서,
    상기 에피택셜층을 형성하는 단계 이후에, 상기 에피택셜 실리콘 웨이퍼에 700 내지 850℃ 에서 3 내지 6 시간을 유지한 후 1000 내지 1200℃에서 10 내지 24 시간 동안 유지하는 열처리를 수행하는 단계를 포함하는 에피택셜 실리콘 웨이퍼의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항의 제조 방법에 의해 제조되는 에피택셜 실리콘 웨이퍼에 있어서,
    BMD(bulk micro defect) 밀도가 108 내지 1010개/cm3 의 범위에 속하고 고온강도가 43 내지 60 MPa 의 범위에 속하는 에피택셜 실리콘 웨이퍼.
KR1020040117780A 2004-12-31 2004-12-31 에피택셜 실리콘 웨이퍼 및 이의 제조 방법 KR20060077811A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117780A KR20060077811A (ko) 2004-12-31 2004-12-31 에피택셜 실리콘 웨이퍼 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117780A KR20060077811A (ko) 2004-12-31 2004-12-31 에피택셜 실리콘 웨이퍼 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060077811A true KR20060077811A (ko) 2006-07-05

Family

ID=37169814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117780A KR20060077811A (ko) 2004-12-31 2004-12-31 에피택셜 실리콘 웨이퍼 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20060077811A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008082151A1 (en) * 2006-12-29 2008-07-10 Siltron Inc. Silicon wafer with controlled distribution of embryos that become oxygen precipitates by succeeding annealing and its manufacturing method
WO2013062380A1 (en) * 2011-10-26 2013-05-02 Lg Innotek Co., Ltd. Wafer and method of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008082151A1 (en) * 2006-12-29 2008-07-10 Siltron Inc. Silicon wafer with controlled distribution of embryos that become oxygen precipitates by succeeding annealing and its manufacturing method
US8298926B2 (en) 2006-12-29 2012-10-30 Siltron Inc. Silicon wafer with controlled distribution of embryos that become oxygen precipitates by succeeding annealing and its manufacturing method
WO2013062380A1 (en) * 2011-10-26 2013-05-02 Lg Innotek Co., Ltd. Wafer and method of fabricating the same
US9281189B2 (en) 2011-10-26 2016-03-08 Lg Innotek Co., Ltd. Wafer and method of fabricating the same

Similar Documents

Publication Publication Date Title
TW505709B (en) A method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
JP3626364B2 (ja) エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ
KR100792773B1 (ko) 실리콘웨이퍼, 실리콘에피텍셜웨이퍼, 어닐웨이퍼 및이들의 제조방법
JP3381816B2 (ja) 半導体基板の製造方法
WO2001016408A1 (fr) Plaquette de silicium epitaxiale
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
US20010021574A1 (en) Method of manufacturing silicon epitaxial wafer
KR100347141B1 (ko) 에피택셜 실리콘 웨이퍼 제조 방법
US11621330B2 (en) Semiconductor wafer of monocrystalline silicon and method of producing the semiconductor wafer
KR100774070B1 (ko) 실리콘 에피텍셜 웨이퍼의 제조방법
KR20060077811A (ko) 에피택셜 실리콘 웨이퍼 및 이의 제조 방법
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
US6583024B1 (en) High resistivity silicon wafer with thick epitaxial layer and method of producing same
CN111733455B (zh) 共含锗和氮杂质的单晶硅片、其制备方法以及包含所述硅片的集成电路
KR100704945B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP4978396B2 (ja) エピタキシャルウェーハの製造方法
JP4126879B2 (ja) エピタキシャルウェーハの製造方法
JP2000077418A (ja) リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法
WO2017140507A1 (en) Fz silicon and method to prepare fz silicon
JP2010114211A (ja) エピタキシャルシリコンウェーハの製造方法
KR100734615B1 (ko) Ｎ-형 반도체 잉곳 및 그 제조 방법
JP3903643B2 (ja) エピタキシャルウェーハの製造方法
US20150011079A1 (en) Method for manufacturing silicon epitaxial wafer
KR20040054015A (ko) 실리콘웨이퍼 및 실리콘웨이퍼의 비저항 증가 방법
JP5333620B2 (ja) エピタキシャルシリコンウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application