WO2004055898A1 - 固体撮像素子およびその製造方法 - Google Patents

固体撮像素子およびその製造方法 Download PDF

Info

Publication number
WO2004055898A1
WO2004055898A1 PCT/JP2003/015939 JP0315939W WO2004055898A1 WO 2004055898 A1 WO2004055898 A1 WO 2004055898A1 JP 0315939 W JP0315939 W JP 0315939W WO 2004055898 A1 WO2004055898 A1 WO 2004055898A1
Authority
WO
WIPO (PCT)
Prior art keywords
imaging device
solid
state imaging
film
waveguide
Prior art date
Application number
PCT/JP2003/015939
Other languages
English (en)
French (fr)
Inventor
Tetsuya Komoguchi
Yoshiyuki Enomoto
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002362685A external-priority patent/JP4427949B2/ja
Priority claimed from JP2002373745A external-priority patent/JP4117545B2/ja
Priority claimed from JP2003320920A external-priority patent/JP4120543B2/ja
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to US10/538,943 priority Critical patent/US7442973B2/en
Priority to KR1020117001532A priority patent/KR101089684B1/ko
Publication of WO2004055898A1 publication Critical patent/WO2004055898A1/ja
Priority to US12/127,434 priority patent/US7842986B2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14629Reflectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses

Definitions

  • Solid-state imaging device and method of manufacturing the same
  • the present invention relates to a solid-state imaging device having a waveguide structure and a method for manufacturing the same.
  • the MOS sensor is one of the solid-state imaging devices that have been actively developed in recent years. Unlike the CCD sensor, this MOS sensor does not read out the charge accumulated in the light receiving section from the imaging area by reading the inside of the base, but instead stores the electric charge (voltage) near the light receiving section. ) The signal is read out to the signal line, and is read out of the imaging region through the signal line.
  • the signal line is called an output signal line and is disposed above the base. In addition to this output signal line, a signal line that supplies a signal to the readout electrode to read out the charge accumulated in the light receiving section first, a reset signal line to erase the charge in the pixel, etc.
  • signal lines are arranged above a flattening film that covers elements such as readout electrodes on the substrate.
  • the light receiving portion and signal lines in one pixel must be contained within a small area, and the signal lines are formed in multiple layers above the flattening film.
  • the signal line may be located at a position protruding above the light receiving unit.
  • FIG. 27 is a side sectional view showing an example of a waveguide structure according to the related art.
  • the waveguide 20 provided in the flattening film 11 covering the readout electrode 15 extends to the light receiving section 1. Was guiding the incident light.
  • the present invention is a solid-state imaging device devised to achieve the above object and a method of manufacturing the same.
  • the solid-state imaging device includes: a plurality of light receiving units formed in a base, receiving incident light to generate electric charges; and a flattening layer for flattening a predetermined element formed on the base. And a plurality of signal lines formed on the flattening layer; and a waveguide for guiding incident light to the light receiving portion through a space between the plurality of signal lines.
  • the present invention provides a step of forming an insulating film on a substrate having a light receiving section, a step of forming an opening in a portion of the insulating film corresponding to the light receiving section, Performing a step of forming a waveguide by embedding a material, wherein the waveguide guides incident light from the outside to the light-receiving unit.
  • the resist shape in the photo resist patterning for forming the opening is formed into a forward tapered shape, and the resist is formed by etching.
  • the forward tapered shape is transferred when the opening is formed, and a forward tapered shape portion is provided in which the size of the planar shape viewed from the light incident direction becomes smaller from the light incident side surface toward the light receiving portion side. It is characterized in that a formed opening is formed.
  • the present invention provides a step of forming an insulating film on a substrate having a light receiving section, a step of forming an opening in a portion of the insulating film corresponding to the light receiving section, Performing a step of forming a waveguide by embedding a material, wherein the waveguide guides incident light from the outside to the light-receiving unit.
  • the etching condition in the etching process for forming the opening is an etching condition for forming a forward tapered shape while suppressing isotropic etching, and a plane viewed from the light incident direction.
  • An opening having a forward tapered one-shaped portion whose size decreases from the surface on the light incident side toward the light receiving portion is formed.
  • the present invention is a method for manufacturing a solid-state imaging device in which a hole formed by embedding a high-refractive-index layer in a low-refractive-index layer is provided on a light-receiving section, Forming a layer, forming an opening in the low-refractive-index layer, and embedding the high-refractive-index layer in the opening a plurality of times to form the hole.
  • the present invention provides a photoelectric conversion unit formed on a semiconductor substrate, an upper layer film provided on the semiconductor substrate via a gate insulating film, and a light receiving region of the photoelectric conversion unit from an upper surface of the upper layer film.
  • a method for manufacturing a solid-state imaging device having a hole formed over a gate insulating film and a waveguide embedded in the hole, wherein the hole formed in the upper layer film includes at least a part of the waveguide. Embedding a first high-refractive-index material containing hydrogen, and subjecting the first high-refractive-index material to a heat treatment in a hydrogen atmosphere. Releasing hydrogen from the bending material to the photoelectric conversion unit side. BRIEF DESCRIPTION OF THE FIGURES
  • FIG. 1 is a side sectional view showing an example of a schematic configuration of a solid-state imaging device according to the present invention.
  • FIG. 2 is a side sectional view showing an example of a schematic configuration of a solid-state imaging device according to a first embodiment (hereinafter, referred to as “embodiment 1”) of the present invention.
  • FIG. 3 is an explanatory view (part 1) showing a specific example of the planar shape of the forward tapered portion of the solid-state imaging device according to the present invention.
  • FIG. 4 is an explanatory view (part 2) illustrating a specific example of the planar shape of the forward tapered portion of the solid-state imaging device according to the present invention.
  • FIG. 5 is an explanatory view (part 3) illustrating a specific example of the planar shape of the forward tapered portion of the solid-state imaging device according to the present invention.
  • FIG. 6 is a side sectional view (part 1) illustrating another example of the schematic configuration of the solid-state imaging device according to the present invention.
  • FIG. 7 is a side cross-sectional view (part 1) illustrating another example of the schematic configuration of the solid-state imaging device according to the present invention.
  • FIG. 8 is a side sectional view (part 1) for explaining the outline of the method for manufacturing a solid-state imaging device according to the present invention.
  • FIG. 9 is a side sectional view (part 2) for explaining the outline of the method for manufacturing a solid-state imaging device according to the present invention.
  • FIG. 10 is a side sectional view (part 3) for describing the outline of the method for manufacturing the solid-state imaging device according to the present invention.
  • FIG. 11 is a side sectional view (part 4) for explaining the outline of the method for manufacturing a solid-state imaging device according to the present invention.
  • FIG. 12 is a side sectional view (part 5) for describing the outline of the method for manufacturing the solid-state imaging device according to the present invention.
  • FIGS. 13A to 13K are side sectional views for explaining the method for manufacturing the solid-state imaging device according to the second embodiment of the present invention.
  • 14A to 14K are side sectional views for explaining a method for manufacturing a solid-state imaging device according to Embodiment 3 of the present invention.
  • FIGS. 158 to 15K are side sectional views illustrating the method for manufacturing the solid-state imaging device according to the fourth embodiment of the present invention.
  • FIGS. 16A to 16K are side cross-sectional views illustrating the method for manufacturing the solid-state imaging device according to the fifth embodiment of the present invention.
  • FIG. 17 is a schematic sectional view showing the configuration of the solid-state imaging device according to Embodiment 6 of the present invention.
  • FIG. 18 is an enlarged cross-sectional view illustrating a problem that occurs between layers.
  • FIG. 19 is an explanatory diagram that defines the diameter of each layer between layers.
  • FIG. 20 is a schematic cross-sectional view illustrating a case where the side wall of the upper layer of the hole is tapered in the configuration shown in FIG.
  • FIG. 21 is a schematic cross-sectional view illustrating a case where holes are formed in three layers in the configuration shown in FIG.
  • FIG. 22 is a schematic cross-sectional view for explaining a case where the side wall of the two layers has a tapered shape in the configuration shown in FIG.
  • 23A to 23K are manufacturing process diagrams illustrating a method for manufacturing a solid-state imaging device according to Example 7 of the present invention.
  • FIG. 24 is a sectional view illustrating a solid-state imaging device according to Example 8 of the present invention.
  • FIGS. 25A and 25B are explanatory diagrams showing reflection paths of light incident into the waveguides of the solid-state imaging device shown in FIG.
  • FIGS. 26A through 26F illustrate Example 9 of the present invention, and are shown in FIG. It is sectional drawing which shows each manufacturing method of a solid-state image sensor.
  • FIG. 27 is a side sectional view showing an example of a conventional waveguide structure. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a side sectional view showing an example of a schematic configuration of a solid-state imaging device according to the present invention.
  • a gate insulating film 2 As shown in the example in the figure, in a solid-state imaging device having a waveguide structure, a gate insulating film 2, an element isolation insulating film 3, and a surface are provided on a basic body having a light receiving section 1 functioning as a photodiode on the surface layer side.
  • An insulating film 5 is formed via a topper SiN film (etch stopper film) 4.
  • This insulating film 5 is composed of a plurality of layers.
  • This insulating film 5 may include a plurality of different materials.
  • the lower layer of the multiple layers of the insulating film 5 plays the role of covering the readout gate 6 formed on the base and required for reading out the signal charge from the light receiving section 1 and flattening the upper surface. I have. That is, the lower layer is a planarization film.
  • a multilayer signal line 7 is formed above the flattening film.
  • the signal line 7 is formed around the light receiving unit 1 or at a position protruding above the light receiving unit 1.
  • a conductive plug 8 is formed along with the signal line 7.
  • FIG. 1 only one line indicating that the insulating film 5 includes a plurality of layers is shown. The boundary of each layer may exist in other places, but is omitted because it is not necessary to explain the embodiment of the present invention.
  • a waveguide 9 that guides incident light to the light receiving portion 1 through the space between the multilayer signal lines 7 is formed at a position corresponding to the light receiving portion 1 in the insulating film 5.
  • An on-chip lens 13 is provided above the insulating film 5 via a passivation 10, a flattening film 11, and a color filter 12.
  • the waveguide 9 forms, for example, an opening (hole) that extends from the light incident side to the light receiving section 1 through the insulating film 5 from the light incident side to the light receiving section 1, and a plasma CVD (chemical vapor deposition) is formed in the opening.
  • It is formed by embedding a light transmissive material such as Muroi-Dai-Kai (P-SiN) by the method.
  • the waveguide 9 does not merely optically connect the light receiving section 1 and the on-chip lens 13 but also forms the waveguide 9 and the insulating film.
  • the incident light having an incident angle larger than the critical angle is totally reflected, and the light collection rate to the light receiving unit 1 is also increased.
  • the incident light can be increased.
  • the light can be guided to the light receiving section 1 with high efficiency.
  • FIG. 2 is a side sectional view showing an example of a schematic configuration of a solid-state imaging device according to a first embodiment (hereinafter, referred to as “embodiment 1”) of the present invention.
  • the same components as those of the conventional solid-state imaging device are denoted by the same reference numerals.
  • the solid-state imaging device described here has a gate insulating film 2, an element isolation insulating film 3, and a stop S i N on a substrate provided with a light receiving section 1 functioning as a photodiode.
  • An insulating film 5 is formed via a film (etch stopper film) 4.
  • a read gate 6 necessary for reading signal charges from the light receiving portion 1, a multilayer signal line 7, a conductive plug 8 associated with the signal line 7, and the like are embedded.
  • a waveguide 20 made of a light-transmitting material is provided at a position corresponding to the light receiving section 1 in the insulating film 5. Is formed.
  • an on-chip lens 13 is disposed via a passivation 10, a flattening film 11, and a color filter 12.
  • the waveguide 20 is formed of a light-transmitting material having a higher refractive index than the insulating film 5.
  • the solid-state imaging device described here is different from the conventional solid-state imaging device (see FIG. 27) in the shape of the waveguide 20. That is, the waveguide structure is different from the conventional case.
  • the waveguide has a forward tapered portion.
  • the forward tapered portion is a tapered portion in which the size of the planar shape as viewed from the light incident direction gradually decreases from the light incident side surface of the insulating film 5 toward the light receiving portion 1 side. .
  • the forward tapered portion is formed over the entire area of the waveguide 20 as shown in the figure, but it is not necessary to form the forward tapered part over the entire area. It may be formed at least in a part of the waveguide 20 toward the light receiving section 1 toward the light receiving section. More specifically, only the light incident side of the signal line 7 (see A in the figure), which is the largest extending over the light receiving portion 1 among the multilayer signal lines 7, that is, from the light incident side surface of the insulating film 5, It is also conceivable that a forward tapered portion is provided only at a depth reaching the signal line 7 and the other portion is not a tapered shape but a straight shape.
  • the forward tapered portion has a planar shape corresponding to the signal line 7 formed in the insulating film 5, particularly the signal line 7 extending over the light receiving portion 1, instead of the planar shape of the light receiving portion 1. Is desirable.
  • planar shape of the forward tapered portion of the waveguide 20 will be described with reference to specific examples. 3 to 5 are explanatory diagrams showing specific examples of the planar shape of the forward tapered portion.
  • FIG. 3 a case where the planar shape of the light receiving unit 1 is a square will be described as an example.
  • the planar shape of the waveguide 20 is also a square shape corresponding to the light receiving unit 1, but if there is a signal line 7 extending over the light receiving unit 1, the signal line 7 As a result, the penetration of light is hindered, and the light arrival surface (light receiving surface) becomes narrower.
  • the shape of the opening 20a on the light incident side of the forward tapered portion is rectangular.
  • the shape of the opening 20b on the light receiving unit 1 side is a planar shape corresponding to the signal line 7 protruding above the light receiving unit 1. In this way, the light incident from the opening 20a can be focused to the opening 20b without being blocked by the signal line 7, and as a result, the incident light can be efficiently received. It is possible to reach part 1.
  • the forward tapered portion does not necessarily need to have a taper shape having one taper angle, and may be, for example, a combination of taper shapes having two or more different taper angles.
  • the forward tapered portion on the light receiving section 1 side is formed in the same manner as in FIG. 4 described above.
  • FIG. 6 and 7 are side sectional views showing another example of the schematic configuration of the solid-state imaging device according to the present invention, in which a taper shape having two or more taper angles having different forward taper portions is combined. It is a figure showing the example of. In the figure, the same components as those of the solid-state imaging device described above (see FIG. 2) are described. Have the same reference numerals.
  • the waveguide 20 in the solid-state imaging device has a planar shape of the waveguide 20 from the light incident side to the side of the signal line 7a (see A in the figure). It is conceivable to have a first inclined portion 20d that is inclined so that the angle becomes gradually smaller. At this time, the waveguide 20 has, in addition to the first inclined portion 20d, a second inclined portion 20e inclined at an angle different from the first inclined portion 20d. . However, instead of the second inclined portion 20e, a non-inclined portion (not shown) having no inclination may be provided.
  • the first inclined portion 20 d of such a waveguide 20 has an inclination angle corresponding to the positional relationship between at least two signal lines 7 a and 7 b overlapping in the stacking direction (vertical direction). It is assumed that That is, the inclination angle is specified according to the position of the end of each of the upper and lower signal lines 7a and 7b. For example, as shown in the figure, the end of the lower signal line 7a protrudes significantly above the light receiving section 1, whereas the end of the upper signal line 7b is positioned above the light receiving section 1.
  • the inclination angle of the first inclined portion 20d is assumed to be greatly inclined with respect to the optical axis direction of the incident light. Become.
  • the angle of inclination of the first inclined portion 20d does not necessarily have to match the angle formed by the ends of the signal lines 7a and 7b on the light receiving portion 1 side, and the positional relationship between the signal lines 7a and 7b What is necessary is just to correspond to.
  • the opening on the light incident side is formed.
  • the amount of light condensed is small, so that the signal line 7 can be formed near the light receiving section 1.
  • the waveguide structure using the waveguide 20 having the first inclined portion 20 d as described above is used, the light collection efficiency to the light receiving portion 1 can be improved. Become.
  • the signal line 7 near the light receiving section 1 in an image sensor such as a metal oxide semiconductor (MS) image sensor (a so-called CMOS sensor or the like).
  • MS metal oxide semiconductor
  • CMOS complementary metal oxide semiconductor
  • the waveguide 20 in the solid-state imaging device has a side wall surface composed of a first side surface portion 20 f and a second side surface portion 20 g. It is conceivable to gradually reduce the planar shape of the waveguide 20 by using 20 f and the second side surface portion 20 g. At this time, it is assumed that the first side surface portion 20f is formed in a shape different from that of the second side surface portion 20g. At least the first side surface portion 20f has a plurality of inclined portions 20h and 20i having different inclination angles.
  • the plurality of inclined portions 20 h and 20 i are configured in the same manner as the first inclined portion 20 d and the second inclined portion 20 e (or the non-inclined portion) described above. That is, at least one of the plurality of inclined portions 20, 20 i has a positional relationship between at least two signal lines 7 a and 7 b that overlap in the stacking direction (vertical direction). It is assumed that the lower signal line 7 a is formed such that its end portion protrudes greatly above the light receiving section 1.
  • the signal line 7 could not be formed in the vicinity of the light receiving section 1 because the amount of condensed light was small in the conventional waveguide structure, but the waveguide 2 having the first side face 20 f as described above was not used. If a waveguide structure using 0 is used, the light collection efficiency to the light receiving section 1 can be improved. In addition, it is possible to solve the problem that the wiring formation position is restricted due to the increase in the area of the light receiving unit 1 and the reduction in the area of the pixel circuit unit. This is particularly noticeable when the end of the signal line 7a is configured to protrude significantly above the light receiving section 1.
  • FIG. 8 to 12 are side sectional views for describing a method for manufacturing a solid-state imaging device according to the present invention.
  • a method for manufacturing the solid-state imaging device shown in FIG. 2 will be described as an example.
  • a stopper SIN film 4 serving as an etch stopper film at the time of etching the waveguide opening is formed.
  • the gate insulating film 2 is formed on the light receiving section 1.
  • SiN is used as a film forming material thereof in consideration of a selection ratio at the time of etching the waveguide.
  • An oxide film may be used as the insulating film 5. The procedure up to this point is substantially the same as the conventional solid-state imaging device manufacturing procedure.
  • a photoresist film 21 is patterned on the upper surface side of the insulating film 5 to form an opening for the waveguide 20.
  • the photo resist film 21 changes the cross-sectional resist shape of the patterned opening portion in order to realize the waveguide 20 having the forward tapered shape portion.
  • the shape is tapered.
  • This forward tapered shape can be realized by using a well-known technique generally used when forming the photoresist film 21.
  • the angle of the forward tapered shape and the like may be specified according to the shape of the forward tapered portion to be formed.
  • an opening 22 is formed by etching as shown in FIG. As a result, an opening 22 is formed in a portion of the insulating film 5 corresponding to the light receiving portion 1 (above the light receiving portion 1).
  • the photoresist film 21 has a forward tapered shape
  • the opening 22 formed by the etching is a forward tapered portion in which the size of the planar shape viewed from the light incident direction decreases toward the light receiving portion 1 from the light incident side surface. Is obtained.
  • the etching condition in the etching process may be the etching condition for forming a forward tapered shape while suppressing isotropic etching.
  • the isotropic etching is suppressed by forming a sidewall protective film by using a gas having a high deposition property such as a CF-based gas typified by C 4 F 8 as the etching process condition.
  • the opening 22 to be formed has a forward tapered shape.
  • not only the type of gas used, but also the resist exposure conditions, the flow rate and pressure of the etching gas, and the RF bias voltage are appropriately selected and adjusted to suppress isotropic etching. It is possible to realize a tapered shape. That is, by adjusting the etching conditions in the etching process, the openings 22 formed by the etching have forward tapered portions.
  • the resist shape is a forward tapered shape
  • the etching condition in the etching process is the etching condition for suppressing the isotropic etching
  • the etching condition for forming a forward tapered shape, or a combination thereof It has a forward tapered portion.
  • the angle, depth, and the like of the forward tapered portion can be set to desired angles, depths, and the like by adjusting the resist shape, etching conditions, and the like.
  • the resist shape, the etching conditions, and the like can be adjusted by using a well-known technique, and thus a detailed description thereof is omitted here.
  • a light-transmitting material is embedded in the opening 22 to form a waveguide 20.
  • the waveguide 20 is formed by embedding a light-transmitting material such as P-SiN by a high-density plasma CVD method.
  • the opening 22 has a forward tapered shape. That is, the frontage portion (uppermost portion) of the opening 22 is widened by the forward tapered portion. Therefore, when embedding the light transmissive material, the supply of radicals into the opening 22 is promoted, and the light transmissive material spreads evenly in the opening 22.
  • the light transmissive material when the light transmissive material is embedded, even if a deposit adheres to the vicinity of the frontage of the opening 22, the frontage is not blocked by the deposit because the frontage is wide. From these facts, it is possible to satisfactorily embed the light transmissive material in the opening 22 having the forward tapered shape even if it has a high aspect ratio.
  • a global planarization process is performed by an etch pack method or a CMP (Chemical Mechanical Polishing) method. Is applied.
  • the passivation 10, the flattening film 11, the color filter 12, and the on-chip lens 13 are sequentially formed by a procedure substantially similar to the conventional solid-state imaging device manufacturing procedure, and the solid-state imaging device is fabricated. Finalize.
  • the waveguide 20 has the forward tapered portion. That is, the opening 22 for forming the waveguide 20 has a forward tapered shape in which the size of the planar shape becomes smaller from the light incident side to the light receiving side. ing. Therefore, when forming the waveguide 20 by embedding the light transmissive material in the openings 22, the embedding property of the light transmissive material is improved as compared with the conventional case. In addition, the frontage of the opening 22 is not blocked by the sediment. As a result, it is possible to satisfactorily embed the light-transmitting material even in the opening 22 having a high aspect ratio. Variations can be reduced.
  • the forward tapered portion allows the light incident side of the waveguide 20 to be large and the light receiving portion 1 to be small, so that the optimal waveguide shape for the structure of the solid-state imaging device can be formed.
  • This also improves the light collection. That is, by increasing the light incident side of the waveguide 20, it is possible to increase the amount of light incident on the waveguide 20.
  • the light receiving section 1 side of the waveguide 20 is small, incident light can be efficiently taken into the waveguide 20 and, for example, light emitted in an oblique direction can be easily collected on the light receiving section 1. . As a result, the light condensing property on the light receiving section 1 is improved.
  • the signal line is Avoid interference with 7 mag
  • the tapered portion allows the frontage of the opening 22 to be widened. That is, since the distance between the waveguide 20 and the signal line 7 can be widened by the forward tapered portion, it is possible to avoid the occurrence of wiring shaving when the opening 22 is etched. It is also possible to improve the reliability of the element and suppress the generation of particles due to the reaction product with the signal line 7.
  • the forward tapered portion of the waveguide 20 when the forward tapered portion of the waveguide 20 is arranged only on the light incident side of the signal line 7 that protrudes the largest on the light receiving section 1, the order is The tapered portion will be provided only in the necessary part.
  • the other portions may have a straight shape instead of a tapered shape, which is very suitable for improving the efficiency of condensing light on the light receiving section 1.
  • the forward tapered portion is not formed in the planar shape of the light receiving portion 1 but in the signal line 7 formed in the insulating film 5, in particular, the signal line 7 extending over the light receiving portion 1. Since the incident light is not blocked by the signal line 7 if it has a corresponding planar shape, it is possible to efficiently reach the light receiving section 1 and is very suitable for improving the light collection efficiency It becomes something. In addition, since the wiring can be prevented from being scraped when the opening 22 is etched, the reliability of the solid-state imaging device can be improved.
  • the forward tapered portion is formed such that the resist shape in the photo resist pattern jung is a forward tapered shape, or the etching condition in the etching process is changed.
  • a forward tapered portion is formed by adjusting the etching conditions, the conditions can be changed during the etching. Therefore, even if, for example, a forward tapered portion is provided only in one part, or a combination of two or more different taper angles is formed, only one etching process is required. It can be easily realized.
  • the solid-state imaging device and the method of manufacturing the same described in this embodiment may be, for example, a CCD (Charge Coupled Device) type or a CMOS (Complementary Metal Oxide Semiconductor) type.
  • CCD Charge Coupled Device
  • CMOS Complementary Metal Oxide Semiconductor
  • the present invention can be applied to any solid-state imaging device having a waveguide structure and a method for manufacturing the same.
  • the present invention has been described with the preferred specific examples, but it is needless to say that the present invention is not limited to the present embodiment.
  • the planar shape of the light receiving section 1 and the waveguide 20 and the multilayer wiring structure are only specific examples.
  • FIGS. 13A to 13K are side sectional views for explaining a method for manufacturing the solid-state imaging device according to the second embodiment of the present invention. Note that, here, for simplicity of the description, the configuration of an element region, an element isolation region, and the like formed on a silicon substrate serving as a base is not shown. In the second embodiment, first, as shown in FIG.
  • a mask is used to form a waveguide portion using a lithographic technique on a silicon substrate 111 composed of an interlayer film 142 with lines.
  • the interlayer films are all SiO 2 films, and the film thicknesses are 450 nm for the poly interlayer film 114, 150 nm for the first signal line interlayer film 115, and 150 nm for the first signal line interlayer film.
  • the interlayer film between the signal line and the second signal line is 122 nm
  • the interlayer film between the second signal line and the third signal line is 200 nm
  • the interlayer film above the third wiring is It is 300 nm.
  • the signal lines 1 16, 1 2 3, 1 3 3 are all Cu wiring
  • the thickness of all layers is 200 nm.
  • the Cu diffusion preventing films 12 1 and 14 1 are all SiC films and have a thickness of 50 nm.
  • the lowermost SiN film 113 also has a thickness of 5 O nm.
  • the interlayer film 142 on the uppermost wiring is isotropically processed. Further, as shown in FIG. 13D, the interlayer film in the region where the waveguide is to be formed is processed by anisotropic etching to form the waveguide 15.
  • the resist 15 1 used in the lithography technique is removed as shown in FIG. 13E.
  • a metal film 1553 serving as an outer tube of the waveguide is formed to a thickness of 50 nm, and then, as shown in FIG. 13G, the entire metal film 1553 is etched.
  • the metal film 153 serving as the outer tube of the waveguide is left only on the side surface.
  • Aluminum was used as the metal film 153 in this example.
  • the low refractive index film is used for the side wall, May be a clad structure in which a high refractive index film is embedded.
  • an insulating film 154 is embedded in the waveguide 152 by a high-density plasma CVD method.
  • the insulating film 154 is a transparent film that transmits visible light. Specifically, in this example, a normal SiO 2 film was used.
  • planarization is performed by the CMP method, and the insulating film 154 formed on portions other than the waveguide is removed.
  • the high-density plasma CVD method was used as an example to embed the transparent insulating film 154 in the waveguide 152. It is also possible to embed 154. In this case, if planarization can be achieved simultaneously by the application method, the planarization process by the CMP method can be eliminated.
  • the method of manufacturing the solid-state imaging device in the second embodiment is as described above, in the subsequent steps, it is conceivable to form an on-chip lens so that light is sufficiently incident on the waveguide 152. That is, as shown in FIG. 13J, the SIN film 161, the color filter 162, and the on-chip lens 163 are formed on the flattened transparent insulating film 154. It does not matter.
  • the transparent insulating film 154 is buried by a high-density plasma CVD method and then planarized by a CMP method, but as shown in FIG.
  • a film 155 made of a material having a higher refractive index than the buried insulating film 154, for example, a SiN film is formed thereon, and the film 155 is conducted. It is also conceivable to form a concave lens by etching back or flattening by CMP so that it remains only in the upper part of the wave path, so that light can be efficiently collected on the waveguide. Further, in the second embodiment, the case where the metal film 1553 is formed immediately after opening the portion to be the waveguide is described, but after forming the insulating film, for example, 50 nm, the metal film 1553 is formed. It is also possible to form. In this case, the withstand voltage between the signal line and the waveguide is secured.
  • FIGS. 14A to 14K are side sectional views for explaining Example 3 of the method for manufacturing a solid-state imaging device according to the present invention. Note that, also here, for simplicity of the description, the configuration of an element region, an element isolation region, and the like formed on a silicon substrate serving as a base is not shown.
  • a diode 2 12 for performing photoelectric conversion a SiN film 2 13, a poly interlayer film 2 14, a first signal line 2 16, a first signal line interlayer film 2 15, (1) Cu diffusion prevention film applied to wiring 2 2 1, interlayer film 2 between first signal line and second signal line 2 2, 2nd signal line 2 2 3, Cu diffusion applied to 2nd wiring Prevention film 2 3 1, Interlayer film 2 3 between 2nd signal line and 3rd signal line 2 3 2 3rd signal line 2 3 3, Diffusion prevention film of Cu applied to 3rd wiring 2 4 1 3rd wiring
  • lithographic technology was applied to the silicon substrate 211 composed of an interlayer film 242 and a signal line disposed above it.
  • the resist 251 which will be a mask, is patterned.
  • the interlayer / wiring configuration is the same as in the second embodiment.
  • the interlayer film 242 on the uppermost wiring is processed. Specifically, an opening is formed in the interlayer film 242 on the uppermost wiring so as to have a size that covers part or all of the signal lines 216, 223, 233.
  • the insulating film 243 is formed.
  • the insulating film 243 is processed by RIE (Reactive Ion Etching) so that the insulating film 243 remains only on the side surface of the opening as shown in FIG. 14D.
  • RIE Reactive Ion Etching
  • a 200 nm-thick SiN film was formed as the insulating film 243.
  • the waveguide is lithographically sized to have a sufficient distance to the signal line 2 16, 32, 23, and 33 to secure the dielectric strength.
  • Reference numeral 252 in the figure is a register.
  • the resist 252 is peeled off, and after the peeling, as a metal film 2553 serving as an outer tube of the waveguide, for example, aluminum Is deposited to a thickness of 5 nm.
  • a metal film 2553 serving as an outer tube of the waveguide
  • the metal film 25 3 is entirely etched and packed, and the metal film 25 3 serving as the outer tube of the waveguide is left only on the side surface.
  • the metal film 253 may have a clad structure in which a low refractive index film is used for a side wall and the inside is filled with a high refractive index film.
  • an insulating film 254 is embedded in the waveguide by a high-density plasma CVD method.
  • the insulating film 254 is a transparent film that transmits visible light. Specifically, in this example, a normal SiO 2 film was used.
  • planarization is performed by the CMP method, and the insulating film 254 formed on portions other than the waveguide is removed.
  • an on-chip lens may be formed so that light is sufficiently incident on the waveguide. That is, as shown in FIG. 14J, the SIN film 261, the color filter 262, and the on-chip lens 263 are formed on the flattened transparent insulating film 24. It does not matter.
  • the transparent insulating film 254 is buried by the high-density plasma CVD method and then planarized by the CMP method.
  • the metal film 253 is formed immediately after opening the portion to be the waveguide is described, but after forming the insulating film, for example, 50 nm, the metal film 253 is formed. It is also possible to form. In this case, the withstand voltage between the signal line and the waveguide is secured.
  • FIG. 15A to FIG. 15K are side sectional views for explaining Example 4 of the method for manufacturing a solid-state imaging device according to the present invention. Note that, also here, for simplicity of the description, the configuration of an element region, an element isolation region, and the like formed on a silicon substrate serving as a base is not shown.
  • the resist 3 is applied to the condensing lens formed on the diode 312 by the lithography technique. Putter the 1 3a. Then, by heat treatment, the resist 313a is rounded as shown in FIG. 15B. After that, when the SIN film 3 13 and the resist 3 13 a are processed at the same etching rate, a condenser lens is formed on the diode 3 12 as shown in Fig. 15C. Will be.
  • the formation of the SIN film 313 as an interlayer film under the wiring After the formation of the condensing lens, the formation of the SIN film 313 as an interlayer film under the wiring, the formation of contacts with the diffusion layer and the gate electrode (not shown), the formation of the interlayer film 3 of the first signal line, and the like.
  • the structure shown in FIG. 15D is obtained by forming the Cu diffusion prevention film 341 and the interlayer film 342 between the third wiring and the signal line disposed thereon.
  • the wiring / interlayer structure is the same as that of the second embodiment.
  • a resist 351 serving as a mask is patterned in order to form a portion serving as a waveguide using lithography technology, as shown in FIG. 15E.
  • the interlayer film 342 on the uppermost wiring is isotropically processed by using the resist 351.
  • the interlayer film 342 is, for example, 300 nm.
  • the interlayer film in the region where the waveguide is formed is processed by anisotropic etching to form the waveguide.
  • the resist 351 used in the lithography technique was removed, and an aluminum film of 50 nm was used as the metal film 353 that becomes the outer tube of the waveguide. Form a film.
  • the metal film 353 is etched and packed, and the metal film 353 serving as the outer tube of the waveguide is left only on the side surface.
  • Aluminum was used as the metal film 153 in this example.
  • the metal film 353 may have a cladding structure in which a low refractive index film is used for a side wall and the inside is filled with a high refractive index film.
  • an insulating film 354 is embedded in the waveguide by high-density plasma CVD.
  • the insulating film 354 is a transparent film that transmits visible light. Specifically, in this example, a normal SiO 2 film was used.
  • planarization is performed by the CMP method, and the insulating film 354 formed on portions other than the waveguide is removed.
  • the case where the high-density plasma CVD method is used to embed the transparent insulating film 354 in the waveguide has been described as an example. It is also conceivable to perform embedding. In this case, if the planarization can be achieved simultaneously by the coating method, the planarization process by the CMP method can be eliminated.
  • the method of manufacturing the solid-state imaging device in the fourth embodiment is as described above, in the subsequent steps, it is conceivable to form an on-chip lens so that light is sufficiently incident on the waveguide. That is, as shown in FIG. 15K, the SIN film 361, the color filter 362, and the on-chip lens 363 are formed on the flattened transparent insulating film 3554. It does not matter.
  • the insulating film buried by the high-density plasma CVD method is not planarized by CMP and has a refractive index higher than that of the buried insulating film 354 in the upper layer, as in Examples 2 and 3.
  • a high material may be formed, and the concave lens may be combined so that the film remains only in the upper part of the waveguide.
  • the metal film 353 is formed immediately after opening the portion to be the waveguide is described, but the metal film 253 is formed after forming the insulating film, for example, 50 nm. It is also possible to form. In this case, the withstand voltage between the signal line and the waveguide is secured.
  • FIG. 16A to FIG. 16K are side sectional views for explaining Example 5 of the method for manufacturing a solid-state imaging device according to the present invention. Note that, also here, for simplicity of the description, the configuration of an element region, an element isolation region, and the like formed on a silicon substrate serving as a base is not shown.
  • the configuration in which the condensing lens is disposed immediately above the diode 3 12 has been described as an example.
  • the condensing lens is disposed at a location away from the diode 4 12.
  • the lens 454 may be provided, and in this case, damage during processing of the condenser lens 454 can be prevented from reaching the diode 412.
  • the condenser lens 454 has a structure in which a convex lens and a concave lens that are considered to have higher light-collecting properties than a hemispherical lens are combined. Therefore, in a fifth embodiment, a description will be given of a manufacturing procedure in the case where a condenser lens 454 having a structure in which a convex lens and a concave lens are combined is used.
  • Example 5 first, as shown in FIG. 16B, the element and its isolation region (both not shown), a diode 4 12 for photoelectric conversion, a SiN film 4 13, a poly interlayer film 4 On the silicon substrate 411 on which the 14 has been formed, the resist 4114a is patterned by lithography technology so as to correspond to the lens region formed on the diode 412. Then, as shown in FIG. 16C, the poly interlayer film 414 is isotropically added using the resist 414 a. Then, a concave lens is formed. Then, as shown in FIG. 16D, the resist 414 a used for forming the concave lens is peeled off. Further, as shown in FIG. 16E, the SiN film 414 b is removed.
  • the material forming the lens is not limited to the SiN film, but needs to be a material having a higher refractive index than the poly interlayer film 4 14.
  • a SiO 2 film is used as the poly interlayer film.
  • the SiN film 414b is planarized by the CMP method.
  • a resist 414 c is patterned by a lithography technique on a portion of the condenser lens formed on the diode 412 for performing photoelectric conversion, and as shown in FIG. 16H
  • the heat treatment is performed to round the resist 414c.
  • an interlayer film 415 of the first signal line is formed.
  • the state before forming the first signal line is obtained as shown in FIG. 16K.
  • the solid-state imaging device shown in FIG. 16A is formed through the process of forming the Cu wiring by the ordinary dual damascene method and the process of forming the waveguide shown in the second and third embodiments.
  • the signal line has a three-layer structure as an example, but the present invention is not necessarily limited to the case of three-layer wiring. Further, in the second to fifth embodiments, the case where Cu is applied as the wiring has been described, but it is needless to say that the present invention is not limited to the Cu wiring.
  • CMOS sensor solid-state imaging device
  • FIG. 17 shows a schematic configuration in the case where the present invention of Example 6 is applied to a solid-state imaging device (CMOS sensor).
  • CMOS sensor solid-state imaging device
  • a cross section corresponding to one pixel of the solid-state imaging device is shown.
  • a light receiving section 504 for receiving incident light is formed in a predetermined area in the semiconductor substrate 502 separated by the element isolation region 503,
  • a read gate 506 is formed via a gate insulating film 505, and a conductive plug 507 connected to a signal line described later is formed in the insulating film 508. .
  • the signal line 509 is formed in two layers (a first signal line 591, and a second signal line 592), and a conductive plug 5 is provided between the signal lines 591, 92. Connected by 07. Above the uppermost signal line 592, a color filter 5 1 2 is formed on the insulating film 5 08 via a passivation film 5 10 and a planarization film 5 1 1, and a color filter 5 1 2 An on-chip lens 5 13 is formed at a position corresponding to the upper light receiving section 5 04.
  • a hole 514 is formed on the light receiving portion 504 to the lower end of the passivation film 510 so as to connect the light receiving portion 504 to the on-chip lens 513.
  • a high-refractive-index layer for example, a plasma SiN film formed by a high-density plasma CVD method
  • 16 is an insulating film (for example, Si 0 2 8)
  • An etching stop film for example, a SiN film having a high selectivity with respect to 8.
  • a solid-state imaging device 501 having a structure for increasing the light collection efficiency of incident light is configured.
  • the configuration is such that the holes 514 are formed of a plurality of layers.
  • the hole 514 is formed of, for example, two layers 514A and 514B.
  • the upper surface of the layer 514 A is formed, for example, so as to be flush with the upper surface of the flattened insulating film 508 shown by a broken line below the signal line 591.
  • the upper surface of the layer 514B is formed so as to be flush with the upper surface of the flattened insulating film 508 below the passivation film 510, for example.
  • the hole has a high refractive index layer. Since the hole 514 is formed with a plurality of layers 514 A and 514 B in which the siN film 515 is embedded, the plasma S in each of the layers 514 A and 514 B is formed.
  • the embedding property of the iN film 515 is better than the embedding property of the conventional plasma SiN film, and no cavity is generated in the plasma SiN film 515.
  • the holes 514 are formed by the plurality of layers 514A and 514B, for example, there is a concern about a problem of displacement between the layers.
  • a resist mask for forming the second layer 514 B is formed by using lithography technology
  • the figure shows As shown in the enlarged view of the vicinity of the interlayer in Fig. 18, the connection between the layers 5 14A and 5 14B on the side walls of the vertically connected layers 5 14A and 5 14B As a result, a step 5 2 1 is formed.
  • the step 5 2 is formed at the connection section 5 20 between the respective layers 5 14 A and 5 14 B.
  • the light (arrow X in the figure) incident from the upper part of the hole 514 goes from the plasma SiN film 515 embedded therein to the insulating film 508.
  • the light is refracted at the step 5 21 and proceeds into the insulating film 508 (arrow Y in the figure), or the light is totally reflected at the step 5 2 1 and the hole 5 1 It proceeds upward in 4 and is diffused from the surface to the outside (arrow Z in the figure).
  • the light is totally reflected again at the interface between the surface of the hole 514 and the upper layer (for example, the passivation film 510) and returns to the inside of the hole 514.
  • step 521 reduces the light-collecting ability of the incident light to the light-receiving part 504, thereby lowering the light-collecting efficiency.
  • the diameters of the adjacent layers 5A and 5B are made different. That is, as shown in FIG. 19, the lower diameter Bd of the upper layer 514B is formed smaller than the upper diameter Ad of the lower layer 514A. Thereby, the decrease in the light collection efficiency described above can be improved.
  • the diameter of the mask may be reduced accordingly.
  • the amount of displacement that occurs at the level of lithography is at most about 0.1 ⁇ m, and therefore, for example, during the lithography process for forming the upper layer 514 B, the lower diameter B d Should be controlled to be 0.2 ⁇ m (0.1 X 2) smaller than the upper diameter Ad of the lower layer 5 14 A.
  • a high refractive index layer is not formed by embedding a high refractive index layer in one deep hole as in the related art, but is a high refractive index layer in the hole. Since the holes 514 are formed with a plurality of layers 514 A and 514 B in which the SiN film 515 is embedded, the plasma in each of the layers 514 A and 514 B is formed. The embedding property of the SiN film 515 is better than that of the conventional plasma SiN film in one layer 547. This makes it possible to provide a solid-state imaging device having holes with good embedding properties in which no voids are formed in the plasma SiN film 515.
  • the lower diameter B d of the upper layer 5 14 B is formed smaller than the upper diameter Ad of the lower layer 5 14 A. Therefore, it is possible to provide a solid-state imaging device in which unnecessary reflection or refraction does not occur at the connection section 520 and the light-collecting efficiency is not reduced.
  • annealing in the plasma SiN film 515 is performed by annealing.
  • the plasma SiN film 515 in the hole 514 has no void and has a sufficient volume. A sufficient amount of hydrogen can be supplied from 515 to the light receiving section 504, and the effect of suppressing the generation of white spots can be sufficiently exhibited.
  • the distribution of the high-refractive-index layer in the hole was poor, and the high-refractive-index layer was easily peeled off. Since no cavity is formed in the hole 514, the coverage of the SiN film 515 as the high refractive index layer in the hole 514 can be improved.
  • At least one of the layers 514A and 514B constituting the hole 514 may have a tapered side wall.
  • the side wall of the layer 5 14 B formed at the uppermost portion has a tapered shape, for example, as compared with the configuration shown in FIG. 17.
  • Light can be easily taken into the hole 5 14.
  • the embedding property of the plasma SiN film 515 in the layer 514B is further improved.
  • the hole 5 14 is formed by two layers 5 14 A and 5 14 B.
  • the hole 5 14 FIG. 21 shows a configuration formed by 14A, 514B, and 514C.
  • the upper surfaces of the respective layers 5 14 A, 5 14 B, and 5 14 C are respectively the upper surfaces of the flattened insulating films 5 08 shown by broken lines below the first signal lines 5 91.
  • the flattened insulating film 508 shown by the broken line below the second signal line 592 on the same plane as the upper surface of the passivation film 510, and on the same plane as the top surface of the passivation film 510. It is formed so as to be on the same plane as the upper surface of 08. That is, the upper surfaces of the respective layers 5 14 A, 5 14 B and 5 14 C and the upper surface of the planarized insulating film 508 are formed on the same plane.
  • the layers 514 B and 514 C become shallower, and the embedment of the plasma SiN film 515 in the layers 514 B and 514 C is improved. Therefore, the embedding property in the hole 5 14 is further improved as compared with the configuration shown in FIG.
  • each layer 5 14 A, 5 14 B, 5 14 C formed upward from the light receiving section 504 to the on-chip lens 5 13 can be prevented from gradually decreasing.
  • the embedding property of the plasma SiN film 515 in the layers 514 B and 514 C is improved, and the burying property in the hole 514 is further improved.
  • FIGS. 23A to 23J an embodiment of a method of manufacturing a solid-state imaging device according to a seventh embodiment of the present invention
  • a method for manufacturing the solid-state imaging device shown in FIG. 17 will be described.
  • a cross-sectional view corresponding to one pixel of the solid-state imaging device is shown, and portions corresponding to FIG. 17 are denoted by the same reference numerals.
  • a light receiving section 504 for receiving incident light is formed in a predetermined area (element forming area) in the semiconductor substrate 502 separated by the element separating area 503.
  • a gate insulating film 505 is formed on the light receiving section 504.
  • a readout gate 506 and an etching stopper film 516 are formed on the light receiving portion 504 via a gut insulating film 505.
  • the etching stopper film 516 when the opening 514 is formed in the insulating film 508 on the next etching stopper film 516, the insulating film composed of the SiO 2 film is used.
  • An SiN film that can ensure a high etching selectivity with respect to the film 508 is used. This SiN film can be formed, for example, by using a low pressure CVD method.
  • an insulating film 508 is formed on the entire surface including the readout gate 506, the etching stopper film 516, and the element isolation region 503, and a resist film (not shown) is formed on the insulating film 508. (Not shown).
  • a resist film is formed as a resist mask having a pattern for forming the opening 541 using a known lithography technique, and then the insulating film 508 is etched and removed by anisotropic dry etching through the resist mask. I do. Thereafter, by removing the resist mask, a structure in which an opening 541 is formed in the insulating film 508 as shown in FIG. 23C is obtained.
  • Et suchiya parallel plate type as the reaction gas, for example, C 4 F 8 gas, A r gas, Ru can be used 0 2 gas or the like.
  • the reaction gas for example, C 4 F 8 gas, A r gas, Ru can be used 0 2 gas or the like.
  • the etching stopper film 516 formed on the light receiving portion 504 has a high selectivity with the insulating film 508, the insulating film 504 is formed.
  • the etching of 8 is stopped when it reaches the etching stopper film 516, and does not affect the surface of the light receiving section 504. Further, for example, the depth 14 Ah of the opening 541 can be uniformly formed without variation for each pixel.
  • the opening 541 is formed before the signal line 509 described later is formed, the opening 541 is formed in comparison with the conventional case where the opening is formed after all the signal lines are formed.
  • a depth of 4 1 14 A h can be formed shallowly. That is, an opening 541 having a low aspect ratio is formed.
  • the insulating film including the opening 541 is removed.
  • An SiN film 515 which is a high refractive index layer having a higher refractive index than the insulating film 508, is formed on the front surface of the 508, for example, a SiN film formed by a high-density plasma CVD method (plasma SiN film).
  • the isotropic etching for removing the etching stopper film 516 can be performed by, for example, chemical dry etching using downflow plasma.
  • the plasma is favorably formed without forming a cavity in the opening 541.
  • the SiN film can be embedded.
  • the plasma SiN film 515 is removed by etching to the surface of the insulating film 508 by using, for example, a CMP method or an etch-back method.
  • the etching of the plasma SiON film 515 is performed by using the CMP method, the upper surface of the insulating film 508 is formed without the plasma 31 1 ⁇ film 515 remaining. Since the planarization is performed, it is not necessary to perform the planarization process again, for example, when forming a signal line in the next step.
  • a conductive plug 507 and a signal line 509 are formed.
  • a conductive plug 507 is formed at a predetermined position in the insulating film 508, and a first-layer signal line 591 is formed on the flattened insulating film 508. Then, an insulating film 508 is formed again on the entire surface including the signal line 591, and a flattening process is performed. Then, a conductive plug 507 is formed at a predetermined position, and the insulating film 508 is formed. A signal line 592 as a second layer is formed thereon. Then, an insulating film 508 is formed again on the entire surface including the signal line 592, and the insulating film 508 is planarized. Thus, a signal line 509 (first signal line 591 and second signal line 592) having a two-layer structure is formed.
  • the signal line 509 has a two-layer structure. Such a process is repeated when the number of layers, the number of layers, the number of layers, the number of layers, the number of layers, the number of layers, and the number of signal lines 509 increase.
  • a resist film (not shown) is formed on the insulating film 508, and the resist film is formed as a resist mask having a pattern for forming the opening 542 by using a lithography technique.
  • the pattern for forming the opening 542 has a lower diameter 5 14 Bd corresponding to, for example, the amount of displacement in the lithography process (at most 0.2 m), and the process in FIG. ) Is formed to be smaller than the upper diameter 5 14 Ad of the lower opening 5 41 formed by.
  • each of the openings 54 1 and 54 2 there is a difference of about 0.2 m in the diameter of each of the openings 54 1 and 54 2 .Since the difference is so small as 0.2 ⁇ m, for example, 54
  • the same mask pattern as the resist mask used in the formation of 1 can be used. That is, the aperture diameter can be adjusted only by control in the lithography process.
  • the insulating film 508 is etched away by anisotropic dry etching through the resist mask.
  • an opening 542 is formed in the insulating film 508 as shown in FIG. 23G.
  • the plasma SiON film 515 in the lower layer 514A functions as an etching stopper.
  • This is as a reaction gas used for the anisotropic dry etching, the same C 4 F 2 gas to that described above, A r gas, 0 by using 2 gas or the like, plasma S i layers 5 1 in 4 A
  • the lower diameter of the upper opening 542 is made smaller than the upper diameter of the lower opening 541.
  • the lower diameter of the upper opening 542 there is no case in which the 514 Bd protrudes from the upper diameter 514 Ad of the lower opening 541, and the insulating film 508 is not partially etched.
  • the depth 14Bh of the opening 542 can be formed to be shallower by the formation of the layer 514A in the previous stage, as described above.
  • a high refractive index layer having a higher refractive index than the insulating film 508 is formed on the front surface of the insulating film 508 including the opening 542.
  • a SiN film (so-called plasma SiN film) 15 is formed by a high-density plasma CVD method. Also at this time, since the opening 542 is shallow as described above, the plasma SiN film can be satisfactorily embedded in the opening 542.
  • the plasma SiN film 515 is etched off to the surface of the insulating film 508 by using the CMP method or the etch pack method.
  • the flattening process is performed such that the plasma SiN film 515 does not remain on the insulating film 508.
  • the upper surface of the insulating film 508 is flat without the plasma SiON film 515 remaining.
  • the signal line is formed in the next step, it is not necessary to perform the flattening process again.
  • a layer 514B in which the plasma SiN film 515 is embedded is formed. Then, a hole 514 is formed together with the lower layer 514 A formed earlier.
  • a passivation film is formed on the entire surface covering the surface of the insulating film 508 and the plasma SiN film 515 embedded in the hole 514.
  • a color filter 5 12 is formed.
  • an on-chip lens 5 13 is formed on the color filter 5 12 at a position corresponding to the hole 5 14 on the light receiving section 504.
  • the openings 541, 542 are formed in the insulating film 508, and the plasma SiN film 515 is formed in each of the openings 541, 542.
  • the hole 514 is formed by performing the step of embedding the hole a plurality of times, so that, for example, the depths 14 Ah and 14 Bh of the respective openings.
  • the opening can be formed shallower than the depth h of the opening formed once (after all the signal lines are formed). That is, it is possible to form an opening having a lower aspect ratio than in the related art.
  • the lower diameter 5 14 Bd of the opening 54 2 formed in the next step is made smaller than the upper diameter 5 14 Ad of the opening 54 1 formed in the previous step. Unnecessary reflection and refraction can be prevented from being generated at the connection portion 5220 of the 1 and 542.
  • the side wall of at least one opening may be formed in a tapered shape.
  • a resist pattern for forming the opening 542 is formed using a lithography technique in the step shown in FIG. 23G.
  • the resist pattern is etched so as to have a tapered shape.
  • C 4 F 8 gas is used, a favorable tapered shape can be easily formed by the effect of forming the side wall protective film by the CF-based buried material.
  • the insulating film 508 and the plasma SiN film 515 are respectively removed. Can be performed once.
  • the hole 514 is formed by forming the opening twice.
  • the hole 514 may be formed three or more times depending on the balance between the embedding property and the number and depth of the signal lines.
  • An opening can also be formed.
  • the present invention is applied to a solid-state imaging device.
  • the present invention can be applied to other solid-state imaging devices, for example, a CCD solid-state imaging device.
  • Embodiment 8 of the present invention relates to a solid-state imaging device having a waveguide structure, in which two types of transparent films (polyimide resin (second high refractive index material), plasma nitride silicon (first high refractive index material)) are used.
  • polyimide resin second high refractive index material
  • plasma nitride silicon first high refractive index material
  • the embedding property of the waveguide is improved, the increase in white spots due to metal diffusion from polyimide resin is suppressed, and the deterioration of transistor reliability is suppressed.
  • FIG. 24 is a sectional view showing a solid-state imaging device according to Embodiment 8 of the present invention.
  • the example shown is an example applied to a CMOS image sensor.
  • Pixel transistors such as a photodiode (photoelectric conversion unit) 1 and a readout gate 604 are formed in a pixel region separated by an element isolation region 603 of a substrate 62 made of a semiconductor material.
  • a transfer electrode (po 1 y Si electrode) 4 A of the read gate 604 is formed on the upper surface of the base body 62 via the gate insulating film 602, and the insulating film 621 is formed thereon.
  • An etching stopper film 605 A is provided through the opening.
  • the etching stopper film 605A is formed by a silicon nitride film (LP—silicon nitride) formed by low-pressure CVD.
  • etching stopper film 605A a plurality of layers of wiring 608 and an insulating film 606 to be an upper layer film are provided.
  • a conductive plug 607 is provided between the contact area of each wiring 608 and the contact area of the base body 620, and the wiring 608 of each layer is connected.
  • Sio 2 is mainly used for the insulating film 606.
  • a passivation film 610 is provided on the uppermost insulating film 606, and a power filter 612 and an on-chip lens 613 are provided thereon via a flattening film 611. Is provided.
  • a hole 606 A is formed in the insulating film 606 from the uppermost surface to the gut insulating film 602 on the light receiving region of the photodiode 601, and is buried in the hole 606 A.
  • the waveguide 609 is provided in the form shown in FIG.
  • This waveguide 609 is composed of a first waveguide 609 A made of plasma-nitrided silicon with the core of the waveguide (waveguide) on the outside, and embedded in the cavity inside the first waveguide 609 A.
  • the second waveguide 609 B is made of polyimide resin (PIQ).
  • PIQ polyimide resin
  • the first waveguide 609A has an open upper end, and a polyimide material is applied from above the first waveguide 609A to form the first waveguide.
  • the second waveguide 609 B is buried from the opening of 609 A.
  • polyimide-based resin is a lower refractive index than the plasma nitriding silicon, and has a refractive index higher than the surrounding S io 2.
  • the embedding property can be improved compared to a waveguide made of plasma silicon nitride alone, and further, because the plasma silicon nitride and polyimide resin have high adhesion, excellent optical characteristics can be obtained. There is.
  • the first waveguide 609 A is formed with a sufficient film thickness
  • the second waveguide 609 B and the gut insulating film 602 are arranged in a sufficiently separated state, so that the It is formed so that the impurity metal of polyimide does not diffuse to the photodiode 61 side.
  • hydrogen annealing treatment heat treatment in a hydrogen atmosphere
  • the first waveguide 609 A (plasma silicon nitride) contains hydrogen, and is subjected to an anneal treatment (for example, at 400 ° C. for 60 minutes) in a hydrogen atmosphere, so that the photolithography can be performed.
  • the supply of hydrogen into the diode 601 is promoted. Therefore, the metal diffused from the second waveguide 609 B into the photodiode 601 causes dangling bonds caused by crystal defects, and the termination effect of hydrogen appears, and white spots appear. A reduction effect is obtained.
  • the hydrogen supply effect is increased, and the photo- Widening the distance to the diode 61 reduces white spots
  • the refractive index of the first waveguide 609 A is higher than that of the second waveguide 609 B, so that the light collecting property is also improved.
  • the thickness of the first waveguide 609 A is, for example, about 100 nm.
  • the etching stopper film 605A is formed of silicon nitride which functions as an etching stopper when a hole 606A for obtaining a well structure of a waveguide is formed by etching.
  • the etching stop film 605 A is left in a region other than the light receiving region of the photodiode 601 in this example, so that hydrogen annealing using plasma silicon nitride (hydrogen annealing) is performed.
  • hydrogen annealing using plasma silicon nitride hydrogen annealing
  • the hydrogen When the hydrogen is diffused into the photodiode 601 by the heat treatment in the atmosphere, it functions as a hydrogen absorbing film for preventing hydrogen from entering a transistor or the like in another region.
  • the above-described hydrogen supply effect of the first waveguide 609 A is based on the fact that when an excessive amount of hydrogen is supplied to the source / drain region of the transistor, the drain avalanche effect is promoted and the reliability of the transistor (hot carrier) is increased. Adversely affect resistance.
  • the silicon nitride (LP-silicon nitride) film formed by low-pressure CVD which forms the etching stopper film 605A, has a high hydrogen absorption effect. It is left in the area (especially the area covering the transistor) to prevent the intrusion of hydrogen.
  • a silicon nitride film disposed outside the light receiving area of the etching stopper film 605A will be referred to as a hydrogen intrusion prevention film 605B.
  • a hydrogen intrusion prevention film 605B prevents deterioration of characteristics of a transistor or the like due to diffusion of hydrogen and maintains proper operation characteristics.
  • the hydrogen intrusion prevention film 605B is removed from the contact region of the transistor.
  • the barrier metal layer made of Ti, TiN, etc. is formed inside the plug, Protected by hydrogen absorption effect.
  • the etching stopper film 605A is completely removed, and the plasma silicon nitride of the first waveguide 609A is removed.
  • the capacitor is brought into direct contact with the gut insulating film 602 to obtain the above-described hydrogen supply effect.
  • the region where the hydrogen intrusion prevention film 605B is provided covers all regions of the active element such as a plurality of transistors provided on the semiconductor substrate (excluding the penetrating portion of the plug or the like). Or it may cover only some of the transistors.
  • a transistor for example, a pixel transistor such as a readout gut
  • a transistor for example, a pixel transistor such as a readout gut
  • a silicon nitride film of B605B By surrounding the prevention film with a silicon nitride film of B605B, hydrogen can be effectively absorbed and penetration into the transistor can be prevented, and a very remarkable effect can be obtained.
  • a pixel region and a peripheral circuit region are provided on the same chip, and although the transistors and the like in the peripheral circuit region are not as large as the transistors in the pixel region, there is a possibility that hydrogen may enter. Therefore, a hydrogen intrusion prevention film 605B may be provided on the upper surface of the transistor in the peripheral circuit region. Also, etching stopper film The 605 A and the hydrogen intrusion prevention film 605 B do not need to be continuous in the entire region, may be intermittently arranged, and the position where the hydrogen intrusion prevention film 605 B is provided However, as shown in FIG. 24, the present invention is not limited to the case where it is provided between the readout electrode 604 A and the upper layer film, and may be directly above the gut insulating film depending on the location.
  • FIGS. 25A and 25B are explanatory diagrams showing reflection paths of light incident into the waveguide.
  • FIG. 25A shows the state of light incident on the first waveguide 609A
  • FIG. 25B shows the state of light incident on the second waveguide 609B.
  • the light enters from the surface of the first waveguide 609 A shown in FIG. 25A and directly reaches the interface between the first waveguide 609 A and the insulating film 606.
  • the incident light is reflected at the interface when its incident angle 01, that is, the angle 01 between the incident angle and the normal to the interface is greater than or equal to the critical angle.
  • na the refractive index of medium a
  • s in 0 a the refractive angle of medium a
  • nb the refractive index of medium b
  • sin 6 b medium b Is the refraction angle.
  • the light incident from the first waveguide 609 A is insulative film 606 and the light incident at an incident angle of 0 2 or more. ⁇ Totally reflected at the interface of the second waveguide 609 B and enters the photodiode 601.
  • the refractive index of the first waveguide 609 A is higher than the refractive index of the second waveguide 609 B and the second waveguide 609 A is determined by Snell's law.
  • the critical angle between B and the insulating film 606 needs an incident angle of ⁇ 3 or more.
  • FIGS. 26A to 26F are cross-sectional views showing respective manufacturing steps in the ninth embodiment.
  • each element such as a photodiode 600 and a read gate 604 is formed on a substrate 620 in the same process as before, and a gate insulating layer is formed on the substrate 620.
  • a film 602, a read electrode 604A, a lower insulating film 621, and the like are formed.
  • a silicon nitride film 605 to be an etching stopper film 605 A and a hydrogen intrusion prevention film 605 B is formed on the entire upper layer.
  • a silicon nitride film formed under reduced pressure CVD is used in consideration of an etching selectivity at the time of forming a hole.
  • the upper layer film (insulating film 60 6, conductive plug 607, wiring 608, etc.).
  • unnecessary portions of the nitrided silicon film 605 are selectively removed by, for example, dry etching in a contact hole forming step for the conductive plug 607, to form an etching stopper film 605A.
  • a hydrogen intrusion prevention film 605 B is formed.
  • a hydrogen-containing organic gas such as CH 2 F 2 or CHF 2 is used.
  • a hole 606 A is formed in the upper layer film by etching.
  • resist patterning is performed on the upper layer film, and etching stopper film 605
  • Opening is performed by anisotropic dry etching using A as a stopper, then the resist is removed, the portion of the etching stopper film 605A corresponding to the waveguide is removed, and the gate insulating film 6 0 2 is exposed.
  • plasma CVD is performed on the upper surface of the upper layer film (insulating film 606) to form a plasma silicon nitride film 609a.
  • the portion is buried in the hole 606A to form a portion to be the first waveguide 609A.
  • an annealing process is performed in a hydrogen atmosphere. This is done, for example, at 400 ° C. for 60 minutes. As a result, hydrogen is supplied to the photodiode 61.
  • a polyimide film 609b is applied from above the plasma silicon nitride film 609a, and the polyimide film is applied to the cavity of the plasma silicon nitride film 609a.
  • the portion to be the second waveguide 609 B of the above is buried. This is applied by spin coating at 300 rpm for 30 seconds.
  • a hardening treatment is performed in a nitrogen or air atmosphere in order to secure an adhesive force with an underlayer (an oxide film or a nitride film). This is, for example, from 300 ° C to 350
  • the plasma silicon nitride film 609 a and the polyimide film 609 b remaining on the upper surface of the upper film (insulating film 606) are down-converted. It is removed by low-plasma etching, and is etched back to the upper surface of the upper layer film (insulating film 606) to perform global flattening.
  • the Porii Mi de film 6 0 9 b using a fluorine-based gas, a plasma silicon nitride film 6 0 9 & uses Rei_11? 2, A r, 0 2 gas.
  • a passivation film 610, a flattening film 611, a color filter 612, and an on-chip lens 613 are sequentially formed in the same process as the conventional method. Complete the solid-state imaging device.
  • the embedding property of the waveguide can be improved, and the light-collecting property can be improved and the variation in sensitivity characteristics can be reduced.
  • the waveguide has a higher aspect ratio as the number of pixels increases and the number of pixels increases.
  • the waveguide has the forward tapered portion. That is, an opening for forming a waveguide
  • the portion has a forward tapered shape in which the size of the planar shape decreases from the light incident side surface toward the light receiving portion side. Therefore, it is possible to improve the embedding property of the light-transmitting material constituting the waveguide, thereby improving the light-collecting efficiency to the light-receiving portion, and to suppress the occurrence of wiring shaving, thereby improving the reliability of the solid-state imaging device. Can be secured.
  • the solid-state imaging device of the present invention since the iL in which the high refractive index layer is satisfactorily embedded can be configured, the embedding property of the high refractive index layer in the hole can be improved as compared with the related art. It is possible to provide a solid-state imaging device having improved reliability, in which the covering property and the like are significantly improved.
  • connection part since unnecessary reflection and refraction do not occur at the connection part, incident light can be guided into the light receiving part without leaking, and the light collection efficiency and sensitivity characteristics are further improved compared to the conventional solid An imaging device can be provided.
  • a solid-state imaging device of the present invention it is possible to satisfactorily embed the high refractive index layers by reducing the depth of each opening. Thereby, a solid-state imaging device having high light-collecting efficiency can be manufactured. If the lower diameter of the upper opening is smaller than the upper diameter of the lower opening formed in the previous step, no stepped portion that generates unnecessary reflection or refraction will be formed. A solid-state imaging device with improved efficiency and sensitivity characteristics can be manufactured.
  • the solid-state imaging device and the method of manufacturing the same of the present invention hydrogen contained in the first high refractive index material provided in the waveguide is released to the photoelectric conversion unit side, thereby containing hydrogen.
  • a photoelectric conversion unit an increase in white spot due to metal diffusion from the waveguide to the photoelectric conversion unit can be suppressed, and there is an effect that image quality can be improved.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

 導波路を構成する光透過性材料の埋め込み性を改善して、集光効率の向上を図り、また固体撮像素子の信頼性を確保する。 光を受光して光電変換を行う受光部(1)と、その受光部(1)を備えた基体上を覆う絶縁膜5中に形成された光透過性材料からなる導波路(20)とを具備し、前記導波路(20)が外部からの入射光を前記受光部(1)まで導くように構成された固体撮像素子において、前記導波路(20)に、光の入射方向から見た平面形状の大きさが当該光の入射側の面から前記受光部側に向けて小さくなる順テーパー形状部を設ける。

Description

固体撮像素子およびその製造方法
技術分野
本発明は、 導波路構造を有した固体撮像素子およびその製造方法に関 する。 田
背景技術
C C D型センサよりも低消費電力化できることなどが見直され、 近年 盛んに開発されるようになってきた固体撮像素子に M O S型センサが挙 げられる。 この M O S型センサは C C D型センサとは異なり、 受光部に 蓄積された電荷を、 基体内部を読み出しすることによって撮像領域から 読み出すのではなく、 受光部付近において、 蓄積された電荷が電気 (電 圧) 信号として信号線に読み出され、 該信号線を通して撮像領域外へ読 み出される。該信号線は出力信号線と呼ばれ基体の上方に配されている。 また、 この出力信号線以外にも、 受光部に蓄積された電荷を最初に読み 出すために、 読み出し電極に信号を供給する信号線や、 画素内の電荷を 消去するためのリセッ ト信号線などが、同じく基体上方に配されている。 これらの信号線は、 基体上の読み出し電極などの要素を覆う平坦化膜の 上方に配されている。 また、 固体撮像素子の多画素化の流れにより、 1 画素内の受光部や信号線は狭い面積内に収めなくてはならず、 信号線は 平坦化膜の上方に多層に形成され、 また、 場合によっては受光部上には り出す位置に信号線が位置することがある。
図 2 7は、 従来技術における導波路構造の一例を示す側断面図である。 図例のように、 従来の固体撮像素子では読み出し電極の凹凸によって入 射光がけられるのを防ぐため、 読み出し電極 1 5を覆う平坦化膜 1 1内 に設けた導波路 2 0によって受光部 1まで入射光を導いていた。
しかし、 このような構造では、 平坦化膜 1 1の上方に形成された信号 線 7によるけられを回避することができず、 導波路 2 0を有しているこ とによる効果が著しく低下する。 また、 従来の導波路 2 0は受光部 1の 両側に略対象に位置する読み出し電極 1 5の間隔に合わせて配置されて いるため、 平坦化膜 1 1の上方に位置する複数の信号線 7の受光部 1に 対する非対称性や、 信号線 7の受光部 1上へ張り出しに対応させること ができない。 発明の開示
本発明は上記目的を達成するために案出された固体撮像素子およびそ の製造方法である。
すなわち、 本発明に係る固体撮像素子は、 基体内に形成され入射光を 受けて電荷を生成する複数の受光部と、 前記基体上に形成された所定の 要素を覆って平坦化する平坦化層と、 前記平坦化層上に形成された複数 の信号線と、 前記複数の信号線の間を通して入射光を前記受光部へ導く 導波路とを有することを特徴としている。
また、 本発明は、 受光部を備えた基体上に絶縁膜を形成する工程と、 前記絶縁膜の前記受光部に対応する箇所に開口部を形成する工程と、 前 記開口部に光透過性材料を埋め込んで導波路を形成する工程とを行って、 前記導波路が外部からの入射光を前記受光部まで導く ように構成された 固体撮像素子を製造する固体撮像素子の製造方法において、 前記開口部 を形成する工程で、 当該開口部を形成するためのフォ ト レジス トパター ニングにおけるレジス ト形状を順テーパー形状とし、 エッチングによる 開口部形成時に当該順テーパー形状を転写して、 光の入射方向から見た 平面形状の大きさが当該光の入射側の面から前記受光部側に向けて小さ くなる順テーパー形状部を有した開口部を形成することを特徴としてい る。
さらに、本発明は、受光部を備えた基体上に絶縁膜を形成する工程と、 前記絶縁膜の前記受光部に対応する箇所に開口部を形成する工程と、 前 記開口部に光透過性材料を埋め込んで導波路を形成する工程とを行って、 前記導波路が外部からの入射光を前記受光部まで導く ように構成された 固体撮像素子を製造する固体撮像素子の製造方法において、 前記開口部 を形成する工程で、 当該開口部を形成するためのエッチングプロセスに おけるエツチング条件を、 等方性ェツチングを抑制して順テーパー形状 を形成するエッチング条件とし、 光の入射方向から見た平面形状の大き さが当該光の入射側の面から前記受光部側に向けて小さくなる順テーパ 一形状部を有した開口部を形成することを特徴としている。
また、 本発明は、 受光部上に、 高屈折率層が低屈折率層中に埋め込ま れてなる孔が設けられた固体撮像素子を製造する方法であって、 表面を 覆って前記低屈折率層を形成し、 前記低屈折率層に開口部を形成し、 前 記開口部に前記高屈折率層を埋め込む工程を複数回行うことにより、 前 記孔を形成することを特徴としている。
また、 本発明は、 半導体基板に形成された光電変換部と、 前記半導体 基板上にゲート絶縁膜を介して設けられた上層膜と、 前記上層膜の上面 から前記光電変換部の受光領域上のゲート絶縁膜にかけて形成された孔 と、 前記孔内に埋め込まれた導波路とを有する固体撮像素子の製造方法 であって、 前記上層膜に形成した孔に、 前記導波路の少なく とも一部と なる水素を含有する第 1の高屈折率材を埋め込む工程と、 前記第 1の 高屈折率材に水素雰囲気中の熱処理を施すことにより、 前記第 1の高屈 折率材から光電変換部側に水素を放出させる工程とを有することを特徴 としている。 図面の簡単な説明
図 1は、 本発明に係る固体撮像素子の概略構成の一例を示す側断面図 である。
図 2は、 本発明の第 1の実施例 (以下 「実施例 1」 という) の固体撮 像素子の概略構成の一例を示す側断面図である。
図 3は、 本発明に係る固体撮像素子の順テーパー形状部の平面形状の 具体例を示す説明図 (その 1 ) である。
図 4は、 本発明に係る固体撮像素子の順テーパー形状部の平面形状の 具体例を示す説明図 (その 2 ) である。
図 5は、 本発明に係る固体撮像素子の順テーパー形状部の平面形状の 具体例を示す説明図 (その 3 ) である。
図 6は、 本発明に係る固体撮像素子の概略構成の他の例を示す側断面 図 (その 1 ) である。
図 7は、 本発明に係る固体撮像素子の概略構成の他の例を示す側断面 図 (その 1 ) である。
図 8は、 本発明に係る固体撮像素子の製造方法の概要を説明するため の側断面図 (その 1 ) である。
図 9は、 本発明に係る固体撮像素子の製造方法の概要を説明するため の側断面図 (その 2 ) である。
図 1 0は、 本発明に係る固体撮像素子の製造方法の概要を説明するた めの側断面図 (その 3 ) である。
図 1 1は、 本発明に係る固体撮像素子の製造方法の概要を説明するた めの側断面図 (その 4 ) である。 図 1 2は、 本発明に係る固体撮像素子の製造方法の概要を説明するた めの側断面図 (その 5 ) である。
図 1 3 A〜図 1 3 Kは、 本発明の実施例 2の固体撮像素子の製造方法 を説明するための側断面図である。
図 1 4 A〜図 1 4 Kは、 本発明の実施例 3の固体撮像素子の製造方法 を説明するための側断面図である。
図 1 5八〜図 1 5 Kは、 本発明の実施例 4の固体撮像素子の製造方法 を説明するための側断面図である。
図 1 6 A〜図 1 6 Kは、 本発明の実施例 5の固体撮像素子の製造方法 を説明するための側断面図である。
図 1 7は、 本発明の実施例 6の固体撮像素子の構成を示す概略断面図 である。
図 1 8は、 層間で生じる問題点を説明する拡大断面図である。
図 1 9は、 層間での各層の径を規定する説明図である。
図 20は、 図 1 7に示す構成において、 孔の上層の側壁をテーパー形 状とした場合を説明する概略断面図である。
図 2 1は、 図 1 7に示す構成において、 孔を 3つの層で形成した場合 を説明する概略断面図である。
図 2 2は、 図 1 7に示す構成において、 孔を 2つの層の側壁をテーパ 一形状とした場合を説明する概略断面図である。
図 2 3 A〜図 2 3 Kは、 本発明の実施例 7の固体撮像素子の製造方法 を説明する製造工程図である。
図 24は、本発明の実施例 8の固体撮像素子を説明する断面図である。 図 2 5 Aと図 2 5 Bは、 図 24に示す固体撮像素子の導波路内に入射 した光の反射経路を示す説明図である。
図 2 6 A〜図 2 6 Fは、 本発明の実施例 9を説明する、 図 24に示す 固体撮像素子の各製造方法を示す断面図である。
図 2 7は、 従来の導波路構造の一例を示す側断面図である。 発明を実施するための最良の形態
以下、 図面に基づき本発明に係る固体撮像素子およびその製造方法に ついて説明する。
図 1は、 本発明に係る固体撮像素子の概略構成の一例を示す側断面図 である。 図例のように、 導波路構造の固体撮像素子では、 表層部側にフ ォトダイォードとして機能する受光部 1を備えた基本体上に、 ゲート絶 縁膜 2、素子分離絶縁膜 3およぴス トッパ S i N膜(エッチス トツバ膜) 4を介して、 絶縁膜 5が形成されている。
この絶縁膜 5は複数層から成る。 この絶縁膜 5は異なる複数の材料を含 んでいてもよい。 絶縁膜 5の複数層の膜のうちの下方の層は、 基体上に 形成された、 受光部 1からの信号電荷の読み出しに必要となる読み出し ゲート 6を覆って上面を平坦化する役割を果たしている。 つまり下方の 層は平坦化膜である。 またこの平坦化膜の上方には多層の信号線 7が形 成されている。 この信号線 7は受光部 1の周辺や、 受光部 1上に張り出 す位置に形成されている。 また絶縁膜 5中にはこれら信号線 7に伴う導 電プラグ 8が形成されている。 尚、 図 1において、 絶縁膜 5の中に複数 の層が含まれていることを示す線を 1本だけ示した。 他の場所にも各層 の境界が存在することがあるが、 本発明の実施の説明に必要がないため 省略する。
さらに、 絶縁膜 5の中の受光部 1に対応する箇所に、 多層の信号線 7 の間を通して入射光を受光部 1に導く導波路 9が形成されている。また、 絶縁膜 5の上方にパッシベ-ション 1 0、平坦化膜 1 1およびカラーフィ ルタ 1 2を介してオンチップレンズ 1 3が配設されている。 導波路 9は、 例えば、 絶縁膜 5に光の入射側から多層の信号線 7の間 を通り受光部 1へ続く開口 (孔) を形成し、 その開口にプラズマ C V D ( Chemi cal vapor depos i t i on) 法により室ィ匕ケィ素 (P— S i N ) 等の 光透過性材料を埋め込むことで形成する。 その光透過性材料の屈折率が 絶縁膜 5に比して高い場合、 導波路 9は、 単に受光部 1 とオンチップレ ンズ 1 3とを光学的に接続するだけではなく、 導波路 9 と絶縁膜 5 との 界面にて、 臨界角より大きい入射角をもつ入射光を全反射させて、 受光 部 1への集光率を高めるようにもなる。
以上のような構成により、 受光部 1周辺の上方や、 受光部 1上方に張 り出す部分に、 複数の信号線 7が受光部 1に対して非対称に形成されて いても、 入射光を高い効率で受光部 1に導く ことができる。
以下、 図面に基づき本発明に係る固体撮像素子およびその製造方法に ついて説明する。
ぐ実施例 1 >
先ず、 本発明に係る固体撮像素子の概略構成について説明する。 図 2 は、 本発明の第 1の実施例 (以下 「実施例 1」 という) の固体撮像素子 の概略構成の一例を示す側断面図である。 なお、 図中において、 従来に おける固体撮像素子 (図 2 7参照) と同一の構成要素については、 同一 の符号を付している。
図 2のように、 ここで説明する固体撮像素子は、 フォ トダイオードと して機能する受光部 1を備えた基体上に、 ゲート絶縁膜 2、 素子分離絶 縁膜 3およびス トツパ S i N膜 (ェツチス トッパ膜) 4を介して、 絶縁 膜 5が形成されている。 この絶縁膜 5中には、 受光部 1からの信号電荷 の読み出しに必要となる読み出しゲート 6、 多層の信号線 7、 これらの 信号線 7に伴う導電プラグ 8等が埋め込まれている。 さらに、 絶縁膜 5 中の受光部 1に対応する箇所には、 光透過性材料からなる導波路 2 0が 形成されている。 そして、 その絶縁膜 5の上面側にパッシベーシヨン 1 0、 平坦化膜 1 1およびカラーフィルタ 1 2を介してオンチップレンズ 1 3が配設されている。 なお、 導波路 2 0は、 絶縁膜 5に比して屈折率 が高い光透過性材料によって形成されている。
ところで、 ここで説明する固体撮像素子は、 導波路 2 0の形状が、 従 来における固体撮像素子 (図 2 7参照) とは異なっている。 すなわち、 導波路構造が従来の場合とは異なる。 本実施形態で説明する導波路構造 では、導波路が順テーパー形状部を有している。順テーパー形状部とは、 光の入射方向から見た平面形状の大きさが、 絶縁膜 5の光入射側の面か ら、 受光部 1側に向けて徐々に小さくなるテーパー形状の部分のことを いう。
順テーパー形状部は、 図例のように、 導波路 2 0の全域にわたって形 成することも考えられるが、 必ずしも全域にわたつて形成する必要はな く、絶縁膜 5の光入射側の面から受光部側に向けて受光部 1側に向けて、 少なく とも導波路 2 0の一部に形成されていればよい。さらに詳しくは、 多層の信号線 7の中で受光部 1上に最も大きく張り出す信号線 7 (図中 A参照) よりも光の入射側のみ、 すなわち絶縁膜 5の光入射側の面から その信号線 7に達する深さの部分にのみ、 順テーパー形状部を配し、 そ れ以外の部分はテーパー形状ではなくス ト レート形状とすることも考え られる。
また、 順テーパー形状部は、 受光部 1の平面形状ではなく、 絶縁膜 5 中に形成された信号線 7、 特に受光部 1上に張り出す信号線 7に対応し た平面形状を有していることが望ましい。
ここで、 導波路 2 0の順テーパー形状部における平面形状について具 体例を挙げて説明する。 図 3〜図 5は、 順テーパー形状部の平面形状の 具体例を示す説明図である。 例えば、 図 3に示すように、 受光部 1の平面形状が方形状である場合 を例に挙げて考える。 この場合、 導波路 2 0の平面形状も受光部 1に対 応して方形状とすることが考えられるが、 受光部 1上に張り出す信号線 7が存在していると、 その信号線 7によって光の侵入が妨げられ、 その 分だけ光の到達面 (受光面) が狭くなつてしまう。
このことから、 導波路 2 0に順テーパー形状部を設ける場合には、 例 えば図 4に示すように、 その順テーパー形状部の光入射側の開口 2 0 a の形状が方形状であっても、 受光部 1側の開口 2 0 bの形状を、 受光部 1上に張り出した信号線 7に対応した平面形状とすることが考えられる。 このようにすれば、 開口 2 0 a側から入射した光を、 信号線 7に遮られ ることなく、 開口 2 0 b側まで集光させることが可能となり、 結果とし て入射光を効率良く受光部 1まで到達させることが可能となる。
また、 順テーパー形状部は、 必ずしも 1つのテーパー角のテーパー形 状からなるものである必要はなく、 例えば異なる 2つ以上のテーパー角 のテーパー形状を組み合わせてなるものであっても構わない。 その場合 には、 例えば図 5に示すように、 受光部 1側の順テーパー形状部につい ては、 上述した図 4の場合と同様に形成するが、 その順テーパー形状部 よりも光入射側の順テーパー形状部については、 光入射側の開口 2 0 c の形状を開口 2 0 aよりもさらに広げるようにすることが考えられる。 このようにすれば、 受光部 1側の順テーパー形状部の開口 2 0 aが狭く ても、 光入射側の順テーパー形状部の開口 2 0 cを広げることにより、 より多くの光を受光部 1に導く ことができるようになる。
図 6, 図 7は、 本発明に係る固体撮像素子の概略構成の他の例を示す 側断面図であり、 順テーパー形状部が異なる 2つ以上のテーパー角のテ 一パー形状を組み合わせによる場合の例を示す図である。 なお、 図中に おいて、 上述した固体撮像素子 (図 2参照) と同一の構成要素について は、 同一の符号を付している。
図 6に示すように、 固体撮像素子における導波路 2 0は、 光の入射側 から信号線 7 aの脇部 (図中 A参照) に向けて、 その導波路 2 0の平面 形状の大きさが徐々に小さくなるように傾斜する第 1傾斜部 2 0 dを有 したものとすることが考えられる。 このとき、 導波路 2 0は、 第 1傾斜 部 2 0 dに加えて、 その第 1傾斜部 2 0 dとは異なる角度で傾斜する第 2傾斜部 2 0 eを有しているものとする。 ただし、 第 2傾斜部 2 0 eに 代わって、 全く傾斜を持たない無傾斜部 (ただし不図示) を有していて もよい。
このような導波路 2 0における第 1傾斜部 2 0 dは、 積層方向 (上下 方向) に重なり合う少なく とも 2以上の信号線 7 a, 7 b同士の位置関 係に応じた傾斜角度を有しているものとする。 すなわち、 上下の各信号 線 7 a, 7 bにおける端部の位置に応じて、 その傾斜角度が特定される ことになる。 例えば、 図例のように、 下側の信号線 7 aの端部位置が受 光部 1上に大きく張り出しているのに対して、 上側の信号線 7 bの端部 位置が受光部 1上に張り出しておらず、 互いの端部位置に平面的な違い がある場合には、 第 1傾斜部 2 0 dの傾斜角度は、 入射する光の光軸方 向に対して大きく傾いたものとなる。
なお、 第 1傾斜部 2 0 dの傾斜角度は、 必ずしも信号線 7 a, 7 bの 受光部 1側における端部がなす角度に一致させる必要はなく、 信号線 7 a , 7 bの位置関係に応じたものであればよい。
このように、第 1傾斜部 2 0 dと第 2傾斜部 2 0 e (または無傾斜部) とを組み合わせた順テーパー形状部を有する導波路 2 0であっても、 光 入射側の開口を広げることにより、 より多くの光を受光部 1に導く こと ができるようになる。 すなわち、 従来における導波路構造 (図 A参照) では集光量が少なくなるため信号線 7を受光部 1付近に形成することが できなかつたが、 上述したような第 1傾斜部 2 0 dを有する導波路 2 0 を用いた導波路構造とすれば、 受光部 1への集光効率を向上させること ができ る よ う になる。 したがって、 例えば M◦ S ( Metal Oxi de Semi conductor) 型撮像素子 (いわゆる C M O Sセンサ等) のような撮像 素子において、 受光部 1付近に信号線 7を形成することが可能となる。 また、 受光部 1の面積拡大から画素回路部の面積縮小に伴う、 配線形成 位置の制限という問題についても、これを解消し得るようになる。特に、 信号線 7 aの端部位置が受光部 1上に大きく張り出すように構成した場 合には、 そのことが顕著となる。
また、 図 7に示すように、 固体撮像素子における導波路 2 0は、 その 側壁面が第 1の側面部 2 0 f と第 2の側面部 2 0 g とからなり、 これら 第 1の側面部 2 0 f およぴ第 2の側面部 2 0 gによって、 その導波路 2 0の平面形状の大きさを徐々に小さくすることが考えられる。このとき、 第 1の側面部 2 0 f は、 第 2の側面部 2 0 gと異なる形状に形成されて いるものとする。 そして、 少なく とも第 1の側面部 2 0 f は、 傾斜角度 の異なる複数の傾斜部 2 0 h, 2 0 i を有してなるものとする。 これら 複数の傾斜部 2 0 h , 2 0 i は、 上述した第 1傾斜部 2 0 dおよぴ第 2 傾斜部 2 0 e (または無傾斜部) と同様に構成することが考えられる。 すなわち、 複数の傾斜部 2 0 , 2 0 iの中の少なく とも 1つの傾斜部 2 0 hは、 積層方向 (上下方向) に重なり合う少なく とも 2以上の信号 線 7 a , 7 b同士の位置関係に応じた傾斜角度を有したものとし、 また 下側の信号線 7 aは、 その端部位置が受光部 1上に大きく張り出すよう に形成されたものとする。
このように、 第 1の側面部 2 0 f と第 2の側面部 2 0 g とを組み合わ せた順テーパー形状部を有する導波路 2 0であっても、 光入射側の開口 を広げることにより、 より多くの光を受光部 1に導く ことができるよう になる。 すなわち、 従来における導波路構造では集光量が少なくなるた め信号線 7を受光部 1付近に形成することができなかったが、 上述した ような第 1の側面部 2 0 f を有する導波路 2 0を用いた導波路構造とす れば、 受光部 1への集光効率を向上させることができるようになる。 ま た、 受光部 1の面積拡大から画素回路部の面積縮小に伴う、 配線形成位 置の制限という問題についても、 これを解消し得るようになる。 特に、 信号線 7 aの端部位置が受光部 1上に大きく張り出すように構成した場 合には、 そのことが顕著となる。
次に、 以上のような構成の導波路構造の製造方法、 すなわち本発明に 係る固体撮像素子の製造方法の概要について説明する。図 8〜図 1 2は、 本発明に係る固体撮像素子の製造方法を説明するための側断面図である。 なお、 ここでは、 図 2に示した固体撮像素子の製造方法を例に挙げて説 明する。
上述した固体撮像素子の製造にあたっては、先ず、図 8に示すように、 受光部 1、 読み出しゲート 6を形成後、 導波路開口エッチング時のエツ チス トッパ膜となるス トツパ S i N膜 4を、 受光部 1上にゲート絶縁膜 2を介して形成する。 ス トッパ S i N膜 4については、 導波路開口エツ チング時の選択比を考慮して、 その成膜材料として S i Nを使用する。 そして、 ゲート絶縁膜 2上に、 多層の信号線 7、 これらの信号線 7に伴 う導電プラグ 8、 これらを埋め込むための絶縁膜 5を形成する。 絶縁膜 5としては、 酸化膜を使用することが考えられる。 ここまでは、 従来に おける固体撮像素子の製造手順と略同様である。
その後、 図 9に示すように、 導波路 2 0のための開口を形成すべく、 絶縁膜 5の上面側にフォ トレジス ト膜 2 1をパターユングする。 このと き、 フォ トレジス ト膜 2 1は、 順テーパー形状部を有する導波路 2 0を 実現するために、 パターユングされた開口部分の断面レジス ト形状を順 テーパー形状とする。 この順テーパー形状は、 フォ トレジス ト膜 2 1を 成膜する際に通常用いられる周知技術を利用することで実現が可能であ る。 また、 順テーパー形状の角度等は、 形成すべき順テーパー形状部の 形状に応じて特定すればよい。
フォ トレジス ト膜 2 1の成膜後は、 図 1 0に示すように、 エッチング により開口部 2 2を形成する。 これにより、 絶縁膜 5の受光部 1に対応 する箇所 (受光部 1の上方側) に開口部 2 2が形成されることになる。 ただし、 このとき、 フォ トレジス ト膜 2 1が順テーパー形状となってい るため、 エッチングにより開口部 2 2を形成すると、 その開口部 2 2に フォ トレジス ト膜 2 1の順テーパー形状が転写される。 したがって、 ェ ツチングによって形成される開口部 2 2は、 光の入射方向から見た平面 形状の大きさが、 その光の入射側の面から受光部 1側に向けて小さくな る順テーパー形状部を有したものとなる。
また、 エッチングにより開口部 2 2を形成する際には、 そのエツチン グプロセスにおけるエッチング条件を、 等方性エッチングを抑制して順 テーパー形状を形成するエッチング条件としても構わない。具体的には、 ェツチングプロセス条件として、 例えば C 4 F 8に代表される C F系ガス のような堆積性の強いガスを使用し、側壁保護膜を形成することにより、 等方性ェツチングを抑制し、 形成される開口部 2 2が順テーパー形状を 有するようにする。 また、 使用するガスの種類だけではなく、 レジス ト 露光条件、 エッチングガスの流量や圧力、 R Fバイアス電圧等を適宜選 択調整することにより、 等方的なエッチングを抑制し、 これによつても テーパー形状を実現することが可能となる。 すなわち、 エッチングプロ セスにおけるエツチング条件を調整することで、 そのエッチングによつ て形成される開口部 2 2は、 順テーパー形状部を有したものとなる。
このように、 絶縁膜 5中に形成される導波路 2 0のための開口部 2 2 は、 フォ トレジス トパターユングにおけるレジス ト形状を順テーパー形 状とするカ 若しくはエッチングプロセスにおけるエツチング条件を等 方性ェツチングを抑制して順テーパー形状を形成するエッチング条件と するか、 またはこれらの組み合わせにより、 順テーパー形状部を有した ものとなる。 この順テーパー形状部の角度や深さ等は、 レジス ト形状や エッチング条件等の調整によって、 所望する角度や深さ等に設定するこ とが可能である。 なお、 レジス ト形状やエッチング条件等については、 周知技術を利用することで調整することが可能であるため、 ここではそ の詳細な説明を省略する。
開口部 2 2の形成後は、 図 1 1に示すように、 その開口部 2 2に光透 過性材料を埋め込んで導波路 2 0を形成する。 具体的には、 例えば高密 度プラズマ C V D法により P— S i N等の光透過性材料を埋め込むこと で、 導波路 2 0を形成する。 ただし、 このとき、 開口部 2 2は順テーパ 一形状部を有したものとなっている。 すなわち、 順テーパー形状部によ つて、 開口部 2 2の間口部分(最上部) が広くなっている。 したがって、 光透過性材料を埋め込む際には、 開口部 2 2内へのラジカル供給が促進 され、その開口部 2 2内に満遍無く光透過性材料が行き渡ることになる。 しかも、 光透過性材料を埋め込む際に、 開口部 2 2の間口付近に堆積物 が付着しても、 間口部分が広いことから、 その堆積物によって間口部分 が塞がってしまうこともない。 これらのことから、 順テーパー形状部を 有した開口部 2 2であれば、 高ァスぺク ト比を有するものであっても、 光透過性材料を良好に埋め込むことが可能となる。 そして、 開口部 2 2 に光透過性材料を埋め込んで導波路 2 0を形成した後は、 エッチパック 法または C M P ( Chemi cal Mechani cal Po l i shing;化学的機械的研磨) 法によってグローバル平坦化処理を施す。
その後は、 図 1 2に示すように、 導波路 2 0および絶縁膜 5の上面側 に、 従来における固体撮像素子の製造手順と略同様の手順によって、 パ ッシべーシヨン 1 0、 平坦化膜 1 1、 カラーフィルタ 1 2およびオンチ ップレンズ 1 3を順に形成して、 固体撮像素子を完成させる。
以上のように、 本実施形態で説明した固体撮像素子およびその製造方 法によれば、 導波路 2 0が順テーパー形状部を有している。 すなわち、 導波路 2 0を形成するための開口部 2 2が、 平面形状の大きさが光の入 射側の面から受光部側に向けて小さくなる順テーパー形状部を有したも のとなつている。 したがって、 開口部 2 2に光透過性材料を埋め込んで 導波路 2 0を形成する際における、 光透過性材料を埋め込み性が従来よ りも向上する。 また、 開口部 2 2の間口部分が堆積物によって塞がって しまうこともない。 これらにより、 高ァスぺク ト比を有する開口部 2 2 に対しても、 光透過性材料を良好に埋め込むことが可能となり、 結果と して導波路 2 0における集光効率の向上や特性ばらつきの低減等を実現 可能となる。
また、 順テーパー形状部によって、 導波路 2 0の光入射側を大きく、 受光部 1側を小さくすることが可能なため、 固体撮像素子の構造に最適 な導波路形状を形成することができ、 これによつても集光性が向上する ことになる。 すなわち、 導波路 2 0の光入射側を大きいことにより、 導 波路 2 0への入射光量を増大させることが可能となる。 また、 導波路 2 0 ·の受光部 1側が小さいことにより、 入射光を効率よく導波路 2 0内部 に取り込むことができ、 例えば斜め方向へ放射された光も受光部 1に集 光し易くなる。 これらによって、 受光部 1への集光性が向上することに なる。
さらには、 例えば多画素化によって受光部 1 の平面形状が小さくなつ ても、 あるいは例えば受光部 1 の上部に信号線 7等が被さるような構造 が採用された場合であっても、 その信号線 7等との干渉を避けつつ、 順 テーパー形状部によって開口部 2 2の間口部分については広くすること が可能となる。 つまり、 順テーパー形状部によって導波路 2 0と信号線 7 との間の距離を広く取ることができるので、 開口部 2 2のエッチング 時の配線削れが生じるのを回避することができ、 固体撮像素子の信頼性 向上や信号線 7との反応生成物によるパーティクル発生の抑制等も実現 可能となる。
これらのことは、特に多層配線構造を有する固体撮像素子においては、 多層配線化や多画素化等に伴って、 導波路 2 0を形成するための開口部 2 2のァスぺク ト比が高くなるため、 非常に有効であると言える。
また、 本実施形態で説明したように、 例えば受光部 1上に最も大きく 張り出す信号線 7よりも光の入射側のみに導波路 2 0の順テーパー形状 部を配した場合には、 その順テーパー形状部を必要な部分にのみ設ける こととなる。 つまり、 それ以外の部分はテーパー形状ではなくス トレー ト形状としても構わないので、 受光部 1への光の集光効率を向上させる 上では非常に好適なものとなる。
さらに、 本実施形態で説明したように、 順テーパー形状部が、 受光部 1の平面形状ではなく、 絶縁膜 5中に形成された信号線 7、 特に受光部 1上に張り出す信号線 7に対応した平面形状を有したものであれば、 入 射光が信号線 7に遮られることがないため、 効率良く受光部 1まで到達 させることが可能となり、 集光効率を向上させる上で非常に好適なもの となる。 また、 開口部 2 2のエッチング時の配線削れを未然に回避でき るので固体撮像素子の信頼性向上にも寄与することとなる。
また、 本実施形態で説明した固体撮像素子の製造方法によれば、 順テ 一パー形状部を、 フォ トレジス トパターユングにおけるレジス ト形状を 順テーパー形状とするか、 若しくはエッチングプロセスにおけるエッチ ング条件を等方性エッチングを抑制して順テーパー形状を形成するエツ チング条件とするか、 またはこれらの組み合わせにより形成するように なっている。したがって、順テーパー形状部を形成する場合であっても、 特別な工程の追加等を要することなく、 その形成を容易に行うことが可 能となる。
しかも、 エッチング条件の調整によって順テーパー形状部を形成する 場合であれば、 そのエッチング最中にも条件を可変することが可能とな る。 そのため、 例えば一部のみに順テーパー形状部を設けたり、 あるい は異なる 2つ以上のテーパー角のテーパー形状を組み合わせたりする場 合であっても、 一度のエッチング処理を行うだけで、 これらを容易に実 現することが可能となる。
なお、 本実施形態で説明した固体撮像素子およびその製造方法は、 例 えば C C D ( Charge Coupl ed Devi ce) 型のものであっても、 あるいは C M O S ( Compl ementary Metal Oxi de S emi conductor) 型のものであって も、 導波路構造を有した固体撮像素子およびその製造方法であれば適用 することが可能である。
また、本実施形態では、本発明をその好適な具体例により説明したが、 本発明が本実施形態に限定されないことは勿論である。 特に、 受光部 1 や導波路 2 0の平面形状や多層配線構造等については一具体例に過ぎな レ、。
<実施例 2 >
次いで、 本発明の第 2の実施例 (以下 「実施例 2」 という) の固体撮 像素子の製造方法を説明する。 図 1 3 A〜図 1 3 Kは、 本発明の実施例 2の固体撮像素子の製造方法を説明するための側断面図である。 なお、 ここでは、 説明を簡単にするために、 基体となるシリ コン基板に形成さ れた素子領域や素子分離領域等の構成については図示を省略している。 実施例 2では、 先ず、 図 1 3 Aに示す如く、 光電変換を行うダイォー ド 1 1 2、 S i N膜 1 1 3、 ポリ層間膜 1 1 4、 第 1信号線 1 1 6、 第 1信号線層間膜 1 1 5、 第 1配線に適用した銅 (C u) の拡散防止膜 1 2 1、 第 1信号線と第 2信号線間の層間膜 1 2 2、 第 2信号線 1 2 3、 第 2配線に適用した C uの拡散防止膜 1 3 1、 第 2信号線と第 3信号線 間の層間膜 1 3 2、 第 3信号線 1 3 3、 第 3配線に適用した C uの拡散 防止膜 1 4 1、 第 3配線とその上層に配置される信号線との層間膜 1 4 2で構成されるシリコン基板 1 1 1に対して、 図 1 3 Bに示すように、 導波路となる部分をリ ソグラフィ技術を用いて形成するために、 マスク となるレジス ト 1 5 1をパターユングする。 なお、 層間膜は、 この例で は全て S i 02膜で、 膜厚は、 ポリ層間膜 1 1 4が 4 5 0 nm、 第 1信号 線層間膜 1 1 5が 1 5 0 nm、 第 1信号線と第 2信号線間の層間膜 1 2 2と第 2信号線と第 3信号線間の層間膜 1 3 2が 2 0 0 nm、 第 3配線 の上層の層間膜 1 4 2が 3 0 0 n mである。 また、 信号線 1 1 6, 1 2 3, 1 3 3は、全て C u配線で、膜厚は全層 2 0 0 n mである。 さらに、 C u拡散防止膜 1 2 1, 1 4 1は、 全て S i C膜で、 膜厚は 5 0 n mで ある。 最下層の S i N膜 1 1 3も 5 O nmである。
レジス ト 1 5 1のパターニング後は、 図 1 3 Cに示すように、 最上層 配線上の層間膜 1 4 2を等方的に加工する。 さらには、 図 1 3 Dに示す ように、異方性ェツチングで導波路が形成される領域の層間膜を加工し、 導波路 1 5 2を形成する。
導波路 1 5 2の形成後は、 図 1 3 Eに示すように、 リソグラフィ技術 で使用したレジス ト 1 5 1を除去する。そして、図 1 3 Fに示すように、 導波路の外管となる金属膜 1 5 3を 5 0 nm成膜した後に、 図 1 3 Gに 示すように、 その金属膜 1 5 3を全面エッチパックし、 導波路の外管と なる金属膜 1 5 3を側面にのみ残す。 金属膜 1 5 3としては、 アルミ二 ゥムをこの例では使用した。 ただし、 低屈折率膜を側壁に使用し、 内部 の埋め込みを高屈折率膜にしたクラッ ド構造にしてもよい。
その後は、 図 1 3 Hに示すように、 導波路 1 5 2の中に、 高密度ブラ ズマ C VD法により、 絶縁膜 1 5 4を埋め込む。 この絶縁膜 1 5 4は、 可視光に対してこれを透過させる透明な膜であるものとする。 具体的に は、 この例では、 通常の S i 02膜を使用した。
そして、 絶縁膜 1 5 4の埋め込み後は、 図 1 3 I に示すように、 CM P法により平坦化を行い、 導波路の部分以外に成膜された絶縁膜 1 5 4 を除去する。
なお、 以上の手順では、 導波路 1 5 2の中に透明絶縁膜 1 5 4を埋め 込むのにあたり、高密度プラズマ CVD法を用いた場合を例に挙げたが、 例えば塗布法により透明絶縁膜 1 5 4の埋め込みを行うことも考えられ る。 その場合に、 塗布法によって平坦化も同時に実現できれば、 CMP 法による平坦化プロセスは削除することが可能となる。
実施例 2における固体撮像素子の製造方法は上述の通りであるが、 そ れ以降の工程では、 導波路 1 5 2に光を十分入射させるベく、 オンチッ プレンズを形成することも考えられる。 すなわち、 図 1 3 Jに示すよう に、 平坦化後の透明絶縁膜 1 5 4上に、 S i N膜 1 6 1、 カラーフィル タ 1 6 2、 オンチップレンズ 1 6 3を形成するようにしても構わない。 また、 上述した手順では、 透明絶縁膜 1 5 4の埋め込みを高密度ブラ ズマ CVD法で行い、 その後 CMP法により平坦化する場合を例に挙げ たが、 図 1 3 Kに示すように、 CM P法による平坦化を行わず、 その上 層に埋め込み絶縁膜 1 5 4より も屈折率の高い材料からなる膜 1 5 5、 例えば S i N膜を成膜し、 その膜 1 5 5が導波路上方部分にのみ残るよ うにエッチバックまたは C M P法による平坦化を行つて凹レンズを形成 し、 これにより導波路に効率よく光を集光させるようにすることも考え られる。 さらに、 実施例 2では、 導波路になる部分を開口後、 直ちに金属膜 1 5 3を成膜する場合を例に挙げたが、絶縁膜を例えば 5 0 n m形成後に、 金属膜 1 5 3を形成することも可能である。 この場合、 信号線と導波路 との耐圧を確保しゃすい。
ぐ実施例 3 >
次いで、 本発明の第 3の実施例 (以下 「実施例 3」 という) の固体撮 像素子の製造方法を説明する。 図 1 4 A〜図 1 4 Kは、 本発明に係る固 体撮像素子の製造方法の実施例 3を説明するための側断面図である。 な お、 ここでも、 説明を簡単にするために、 基体となるシリ コン基板に形 成された素子領域や素子分離領域等の構成については図示を省略してい る。
実施例 3では、 先ず、 光電変換を行うダイォード 2 1 2、 S i N膜 2 1 3、ポリ層間膜 2 1 4、第 1信号線 2 1 6、第 1信号線層間膜 2 1 5、 第 1配線に適用した C uの拡散防止膜 2 2 1、 第 1信号線と第 2信号線 間の層間膜 2 2 2、 第 2信号線 2 2 3、 第 2配線に適用した C uの拡散 防止膜 2 3 1、 第 2信号線と第 3信号線間の層間膜 2 3 2、 第 3信号線 2 3 3、 第 3配線に適用した C uの拡散防止膜 2 4 1、 第 3配線とその 上層に配置される信号線との層間膜 2 4 2で構成されるシリ コン基板 2 1 1に対して、 図 1 4 Aに示すように、 導波路となる部分をリ ソグラフ ィ技術を用いて形成するために、 マスクとなるレジス ト 2 5 1をパター ニングする。 なお、 層間 ·配線構成は実施例 2の場合と同様である。
レジス ト 2 5 1のパターニング後は、 図 1 4 Bに示すように、 最上層 配線上の層間膜 2 4 2を加工する。 具体的には、 信号線 2 1 6 , 2 2 3 , 2 3 3の一部乃至全てを被覆する大きさとなるように、 最上層配線上の 層間膜 2 4 2に開口部を形成する。
そして、 開口部の形成後に、 図 1 4 Cに示すように、 絶縁膜 2 4 3を 成膜し、 さらには、 図 1 4 Dに示すように、 開口部の側面にのみ絶縁膜 24 3が残るように、 R I E (Reactive Ion Etching) により、 その絶 縁膜 24 3に対する加工を行う。 この例では、 絶縁膜 24 3として、 S i N膜を 20 0 n m成膜した。
その後は、 図 1 4 Eに示すように、 信号線 2 1 6, 2 2 3, 2 3 3に対 して、 十分な絶縁耐圧を確保する距離を有した大きさで、 導波路をリ ソ グラフィ技術と R I E法により加工する。 なお、 図中の符号 2 5 2はレ ジス トである。
導波路の形成後は、 図 1 4 Fに示すように、 レジス ト 2 5 2の剥離を 行い、 その剥離後、 導波路の外管となる金属膜 2 5 3 として、 例えばァ ルミ二ゥムを 5 nm成膜する。 さらには、 図 1 4 Gに示すように、 その 金属膜 2 5 3を全面ェツチパックし、 導波路の外管となる金属膜 2 5 3 を側面にのみ残す。ただし、金属膜 2 5 3は、アルミ二ゥム膜ではなく、 低屈折率膜を側壁に使用し、 内部の埋め込みを高屈折率膜にしたクラッ ド構造にしてもよい。
その後は、 図 1 4 Hに示すように、 導波路の中に、 高密度プラズマ C VD法により、 絶縁膜 2 54を埋め込む。 この絶縁膜 2 54は、 可視光 に対してこれを透過させる透明な膜であるものとする。 具体的には、 こ の例では、 通常の S i 02膜を使用した。
そして、 絶縁膜 2 5 4の埋め込み後は、 図 1 4 1に示すように、 CM P法により平坦化を行い、 導波路の部分以外に成膜された絶縁膜 2 54 を除去する。
なお、 以上の手順では、 導波路の中に透明絶縁膜 2 5 4を埋め込むの にあたり、 高密度プラズマ CVD法を用いた場合を例に挙げたが、 例え ば塗布法により透明絶縁膜 2 54の埋め込みを行うことも考えられる。 その場合に、 塗布法によって平坦化も同時に実現できれば、 CMP法に よる平坦化プロセスは削除することが可能となる。
実施例 3における固体撮像素子の製造方法は上述の通りであるが、 そ れ以降の工程では、 導波路に光を十分入射させるベく、 オンチップレン ズを形成することも考えられる。 すなわち、 図 1 4 Jに示すように、 平 坦化後の透明絶縁膜 2 5 4上に、 S i N膜 2 6 1、 カラーフィルタ 2 6 2、 オンチップレンズ 2 6 3を形成するようにしても構わない。
また、 上述した手順では、 透明絶縁膜 2 54の埋め込みを高密度プラ ズマ C VD法で行い、 その後 CMP法により平坦化する場合を例に挙げ たが、 図 1 4 Kに示すように、 CMP法による平坦化を行わず、 その上 層に埋め込み絶縁膜 2 5 4よりも屈折率の高い材料からなる膜 2 5 5、 例えば S i N膜を成膜し、 その膜 2 5 5が導波路上方部分にのみ残るよ うにエッチパックまたは C M P法による平坦化を行つて凹レンズを形成 し、 これにより導波路に効率よく光を集光させるようにすることも考え られる。
さらに、 実施例 3では、 導波路になる部分を開口後、 直ちに金属膜 2 5 3を成膜する場合を例に挙げたが、絶縁膜を例えば 5 0 n m形成後に、 金属膜 2 5 3を形成することも可能である。 この場合、 信号線と導波路 との耐圧を確保しゃすい。
く実施例 4 >
次いで、 本発明の第 4の実施例 (以下 「実施例 4」 という) の固体撮 像素子の製造方法を説明する。 図 1 5 A〜図 1 5 Kは、 本発明に係る固 体撮像素子の製造方法の実施例 4を説明するための側断面図である。 な お、 ここでも、 説明を簡単にするために、 基体となるシリ コン基板に形 成された素子領域や素子分離領域等の構成については図示を省略してい る。
実施例 4では、 先ず、 図 1 5 Aに示すように、 光電変換を行うダイォ —ド 3 1 2および S i N膜 3 1 3から構成されるシリコン基板 3 1 1に おいて、 ダイオード 3 1 2上に形成される集光レンズの箇所に、 リ ソグ ラフィ技術により レジス ト 3 1 3 aをパターユングする。 そして、 熱処 理を施すことにより、 図 1 5 Bに示すように、 そのレジス ト 3 1 3 aを 丸める。 その後、 S i N膜 3 1 3とレジス ト 3 1 3 a とを同一のエッチ ングレートで加工すると、 ダイォード 3 1 2上には、 図 1 5 Cに示すよ うに、 集光レンズが形成されることになる。
集光レンズの形成後は、 配線下の層間膜である S i N膜 3 1 3形成、 および、 拡散層 · ゲート電極とのコンタク ト形成 (図示せず) 、 第 1信 号線の層間膜 3 1 5、 第 1信号線 3 1 6、 第 1配線に適用した C uの拡 散防止膜 3 2 1、 第 1信号線と第 2信号線間の層間膜 3 2 2、 第 2信号 線 3 2 3、 第 2配線に適用した C uの拡散防止膜 3 3 1、 第 2信号線と 第 3信号線間の層間膜 3 3 2、 第 3信号線 3 3 3、 第 3配線に適用した C uの拡散防止膜 3 4 1、 第 3配線とその上層に配置される信号線との 層間膜 3 4 2を形成することで、図 1 5 Dに示す如き構造を得る。なお、 配線 ·層間構造は、 実施例 2の場合と同様である。
そして、 上述した構造に対して、 図 1 5 Eに示すように、 導波路とな る'部分をリ ソグラフィ技術を用いて形成するために、 マスクとなるレジ ス ト 3 5 1をパターユングし、 その後レジス ト 3 5 1を利用して最上層 配線上の層間膜 3 4 2を等方的に加工する。このとき、層間膜 3 4 2は、 例えば 3 0 0 n mである。
さらには、 図 1 5 Fに示すように、 異方性エッチングで導波路が形成 される領域の層間膜を加工し、 導波路を形成する。
導波路の形成後は、 図 1 5 Gに示すように、 リソグラフィ技術で使用 したレジス ト 3 5 1を除去し、導波路の外管となる金属膜 3 5 3として、 アルミニウム膜を 5 0 nm成膜する。 そして、 図 1 5 Hに示すように、 その金属膜 3 5 3を全面エッチパックし、 導波路の外管となる金属膜 3 5 3を側面にのみ残す。 金属膜 1 5 3 としては、 アルミ二ゥムをこの例 では使用した。 ただし、 金属膜 3 5 3は、 アルミニウム膜ではなく、 低 屈折率膜を側壁に使用し、 内部の埋め込みを高屈折率膜にしたクラッ ド 構造にしてもよい。
その後は、 図 1 5 Iに示すように、 導波路の中に、 高密度プラズマ C V D法により、 絶縁膜 3 5 4を埋め込む。 この絶縁膜 3 5 4は、 可視光 に対してこれを透過させる透明な膜であるものとする。 具体的には、 こ の例では、 通常の S i 02膜を使用した。
そして、 絶縁膜 3 5 4の埋め込み後は、 図 1 5 Jに示すように、 C M P法により平坦化を行い、 導波路の部分以外に成膜された絶縁膜 3 5 4 を除去する。
なお、 以上の手順では、 導波路の中に透明絶縁膜 3 5 4を埋め込むの にあたり、 高密度プラズマ C V D法を用いた場合を例に挙げたが、 例え ば塗布法により透明絶縁膜 3 5 4の埋め込みを行うことも考えられる。 その場合に、 塗布法によって平坦化も同時に実現できれば、 C M P法に よる平坦化プロセスは削除することが可能となる。
実施例 4における固体撮像素子の製造方法は上述の通りであるが、 そ れ以降の工程では、 導波路に光を十分入射させるベく、 オンチップレン ズを形成することも考えられる。 すなわち、 図 1 5 Kに示すように、 平 坦化後の透明絶縁膜 3 5 4上に、 S i N膜 3 6 1、 カラーフィルタ 3 6 2、 オンチップレンズ 3 6 3を形成するようにしても構わない。
また、 図示しないが、 実施例 2 , 3の場合と同様に、 高密度プラズマ C V D法で埋め込んだ絶縁膜を C M Pにより平坦化せず、 その上層に埋め 込み絶縁膜 3 5 4よりも屈折率の高い材料を成膜し、 その膜が導波路上 方部分にのみ残るようにして凹レンズを組み合わせてもよい。 さらに、 実施例 4では、 導波路になる部分を開口後、 直ちに金属膜 3 5 3を成膜する場合を例に挙げたが、絶縁膜を例えば 5 0 n m形成後に、 金属膜 2 5 3を形成することも可能である。 この場合、 信号線と導波路 との耐圧を確保しゃすい。
<実施例 5 >
次いで、 本発明の第 5の実施例 (以下 「実施例 5」 という) の固体撮 像素子の製造方法を説明する。 図 1 6 A〜図 1 6 Kは、 本発明に係る固 体撮像素子の製造方法の実施例 5を説明するための側断面図である。 な お、 ここでも、 説明を簡単にするために、 基体となるシリ コン基板に形 成された素子領域や素子分離領域等の構成については図示を省略してい る。
上述した実施例 4では、 ダイオード 3 1 2の直上に集光レンズを配置 した構成を例に挙げて説明したが、 図 1 6 Aに示すように、 ダイオード 4 1 2より離れた場所に集光レンズ 4 5 4を配置してもよく、 その場合 には集光レンズ 4 5 4の加工時のダメージがダイォード 4 1 2に及ぶの を回避し得るようになる。 このとき、 集光レンズ 4 5 4は、 半球面レン ズよりも、 集光性を上がると考えられる凸レンズと凹レンズを組み合わ せた構造にすることが望ましい。 そこで、 実施例 5では、 凸レンズと凹 レンズを組み合わせた構造の集光レンズ 4 5 4とした場合製造手順を説 明する。
実施例 5では、 先ず、 図 1 6 Bに示すように、 素子及ぴその分離領域 (共に図示せず)、光電変換を行うダイオード 4 1 2、 S i N膜 4 1 3、 ポリ層間膜 4 1 4が形成されたシリ コン基板 4 1 1において、 ダイォー ド 4 1 2上に形成されるレンズ領域に対応するように、 リ ソグラフィ技 術により レジスト 4 1 4 aをパターニングする。 そして、 図 1 6 Cに示 すように、 レジス ト 4 1 4 aを利用してポリ層間膜 4 1 4を等方的に加 ェして、 凹レンズ形成を行う。 その後、 図 1 6 Dに示すように、 凹レン ズ形成に使用したレジス ト 4 1 4 aを剥離し、 さらには、 図 1 6 Eに示 すように、 S i N膜 4 1 4 bを成膜する。 このとき、 レンズを形成する 材料は、 S i N膜に限られる訳ではないが、 ポリ層間膜 4 1 4よりも屈 折率の高い材料である必要がある。 なお、 ポリ層間膜は、 この例では S i O 2膜を使用している。
S i N膜 4 1 4 bの成膜後は、 図 1 6 Fに示すように、 その S i N膜 4 1 4 bを CMP法により平坦化する。そして、図 1 6 Gに示すように、 光電変換を行うダイォード 4 1 2上に形成される集光レンズの箇所に、 リソグラフィ技術により レジス ト 4 1 4 cをパターニングするとともに 図 1 6 Hに示すように、 熱処理を施すことにより、 そのレジス ト 4 1 4 cを丸める。 その後、 S i N膜 4 1 4 b とレジス ト 4 1 4 c とを同一の ェツチングレートで加工すると、 ダイォード 4 1 2上には、 図 1 6 I に 示すように、 集光レンズ 4 1 4 bが形成されることになる。
それ以降は、 図 1 6 Jに示すように、 第 1信号線の層間膜 4 1 5を成 膜する。 そして、 レンズ形成によりできた凸部を CMP法により平坦化 すると、図 1 6 Kに示すように、第 1信号線を形成する前の状態となる。 その後は、 通常のデュアルダマシン法による C u配線形成過程と、 実施 例 2 , 3で示した導波路形成過程を経て、図 1 6 Aに示した固体撮像素子 が形成されることになる。
以上に説明した実施例 2〜 5によれば、 信号線のレイァゥ トによる導 波路の配置領域の制約を最小限に留め、 十分な光量を受光部に入射させ ることが可能になる。 また、 導波路と受光部との間に集光レンズを形成 することで、 導波路の下方側で反射した光が、 隣接する画素に漏れるの を抑制することもできるようになる。 したがって、 高感度の固体撮像素 子を提供することができるのである。 なお、 上述した実施例 2〜 5は、 信号線として 3層構造のものを例に 挙げたが、 本発明は、 必ずしも三層配線の場合に限定されるものではな い。 さらに、 実施例 2〜5では、 配線として C uを適用した場合を説明 したが、 本発明が C u配線に限定されるものでないことは勿論である。 <実施例 6 >
次いで、 本発明の第 6の実施例 (以下 「実施例 6」 という) である固 体撮像装置 (CMO Sセンサ) について説明する。
実施例 6の本発明を固体撮像素子 (CMO Sセンサ) に適用した場合 の概略構成を図 1 7に示す。
尚、図示の例では固体撮像素子の 1画素に対応する断面を示している。 本実施例に係る固体撮像素子 5 0 1は、 素子分離領域 5 0 3で分離さ れた半導体基板 5 0 2内の所定の領域に入射光を受光する受光部 5 0 4 が形成され、 受光部 5 04上の所定の位置にはゲート絶縁膜 5 0 5を介 して読み出しゲート 5 0 6、 後述する信号線と接続される導電プラグ 5 0 7が絶縁膜 5 0 8中に形成される。
信号線 5 0 9は図示の例では 2層 (第 1の信号線 5 9 1及び第 2の信 号線 5 9 2 ) に形成されており、 信号線 5 9 1及び 9 2間は導電プラグ 5 0 7により接続されている。 最上層の信号線 5 9 2の上方には、 絶縁 膜 5 0 8上にパッシベーション膜 5 1 0、 平坦化膜 5 1 1を介してカラ 一フィルタ 5 1 2が形成され、 カラーフィルタ 5 1 2上の受光部 5 0 4 と対応する位置にはオンチップレンズ 5 1 3が形成される。
受光部 5 0 4上には、 この受光部 5 0 4とオンチップレンズ 5 1 3間 をつなぐようにパッシベーション膜 5 1 0の下端まで孔 5 1 4が形成さ れ、 この孔 5 1 4内には絶縁膜 5 0 8より高い屈折率 (n = 2. 0) を 有する高屈折率層 (例えば高密度のプラズマ CVD法によるプラズマ S i N膜) 1 5が埋め込まれてなる。 尚、 1 6は絶縁膜 (例えば S i 02 膜) 8 との間で高い選択比を有するエッチングス トップ膜 (例えば S i N膜) である。
これによつて、 入射光の集光効率を高めるようにした構造を有する固 体撮像素子 5 0 1が構成される。
本実施例では、 特に、 孔 5 1 4が複数の層で形成された構成とする。 本実施例では、 孔 5 1 4が例えば 2つの層 5 1 4 A, 5 1 4 Bで形成 された構成とする。 層 5 1 4 Aの上面は、 例えば信号線 5 9 1の下の、 破線で示す平坦化された絶縁膜 5 0 8の上面と同一面上となるようにし て形成される。 また、 層 5 1 4 Bの上面は、 例えばパッシベーシヨン膜 5 1 0の下の平坦化された絶縁膜 5 0 8の上面と同一面上となるように 形成される。
このように構成することで、 例えば従来のような深い 1つの穴に高屈 折率層 5 4 4が埋め込まれて孔 5 4 3が形成されているのではなく穴に 高屈折率層である s i N膜 5 1 5が埋め込まれた層 5 1 4 A, 5 1 4 B を複数有して孔 5 1 4が形成されているので、 各層 5 1 4 A, 5 1 4 B でのプラズマ S i N膜 5 1 5の埋め込み性は、 従来のプラズマ S i N膜 の埋め込み性に比べて良好なものとなり、 プラズマ S i N膜 5 1 5中に 空洞が生じることがなくなる。
ところで、 このように複数の層 5 1 4 A, 5 1 4 Bにより孔 5 1 4が 形成されてなるので、 例えば層間でのずれの問題が懸念される。
例えば、 リ ソグラフィ技術を用いて 2つ目の層 5 1 4 B形成用のレジ ス トマスクを形成する際、 1つ目の層 5 1 4 Aとの間で重ね合わせずれ が生じた場合、 図 1 8に層間付近の拡大図を示すように、 垂直方向に連 続する層 5 1 4 A及ぴ 5 1 4 Bの側壁における層 5 1 4 A, 5 1 4 Bの 接続部 5 2 0にて段差 5 2 1が形成されてしまう。
このように、 各層 5 1 4 A, 5 1 4 B間の接続部 5 2 0にて段差 5 2 1が形成された場合、 例えば孔 5 1 4の上部から入射してきた光 (図中 矢印 X) は、 その内部に埋め込まれたプラズマ S i N膜 5 1 5から絶縁 膜 5 0 8へと向かって入射するため、 入射角によっては光が段差 5 2 1 で屈折して絶縁膜 5 0 8内へと進んだり (図中矢印 Y) 、 光が段差 5 2 1で全反射して孔 5 1 4内を上方に向かって進んで表面から外部に拡散 されてしまう (図中矢印 Z ) 。 若しくは、 孔 5 1 4の表面と上層 (例え ばパッシベーション膜 5 1 0 ) との界面で再び全反射して孔 5 1 4内に 再ぴ戻る。
このように、 段差 5 2 1が形成されることにより、 入射された光の受 光部 5 0 4への集光性が低減して集光効率が低下してしまうことは明ら かである。
そこで、 本実施例においては、 隣接する層 5 1 4 A, 5 1 4 Bの径を 異なるようにする。 即ち、 図 1 9に示すように、 下層 5 1 4 Aの上部径 A dよりも上層 5 1 4 Bの下部径 B dを小さく形成する。 これにより、 前述した集光効率の低下を改善することができる。
この場合、 接続部 5 2 0に段差を有するが、 接続部 5 2 0では下層の 上部径 A dの方が広くなつているため、 図 1 8に示したような不要な反 射や屈折は生じない。
このように、 下層 5 1 4 Aの上部径 A よりも上層 5 1 4 Bの下部径 B dを小さく形成するには、 その分マスクの径を小さくすればよい。 こ のとき、 リ ソグラフイエ程で生じてしまうずれの量は最大でも 0. 1 μ m程度であるので、 例えば上層 5 1 4 Bを形成する際のリ ソグラフィー 工程の際、 その下部径 B dが下層 5 1 4 Aの上部径 A dよりも 0. 2 μ m ( 0. 1 X 2 ) 小さくなるように制御すればよい。
これにより、 上述したような、 各層 5 1 4 A, 5 1 4 B間の接続部 5 2 0で生じる段差 5 2 1を回避できる。 本実施例の固体撮像素子 5 0 1によれば、 例えば従来のような深い 1 つの穴に高屈折率層が埋め込まれて孔が形成されてなるのではなく、 穴 に高屈折率層である S i N膜 5 1 5が埋め込まれた層 5 1 4 A, 5 1 4 Bを複数有して孔 5 1 4が形成されてなるので、 各層 5 1 4 A, 5 1 4 Bでのプラズマ S i N膜 5 1 5の埋め込み性は、 従来の 1つの層 5 4 7 でのプラズマ S i N膜の埋め込み性に比べて良好なものとなる。 これに より、 プラズマ S i N膜 5 1 5中に空洞が生じない埋め込み性の良好な 孔を有する固体撮像素子を提供できる。
また、 各層 5 1 4 A , 5 1 4 B間 (接続部 5 2 0 ) において、 上層 5 1 4 Bの下部径 B dが下層 5 1 4 Aの上部径 A dよりも小さく形成され ているので、 接続部 5 2 0において不要な反射や屈折を発生せず、 集光 効率が低下されることのない固体撮像素子を提供できる。
また、 受光部 5 0 4内の界面準位を低減するためや結晶格子の乱れを 修復して白点の発生を抑制するために、 例えばァニール処理によってプ ラズマ S i N膜 5 1 5中に含有されている水素を受光部 5 0 4へと供給 する際に、 孔 5 1 4内のプラズマ S i N膜 5 1 5に空洞がなく充分な体 積を有するので、 このプラズマ S i N膜 5 1 5から受光部 5 0 4への充 分な量の水素を供給することができ、 白点の発生を抑制させる効果を充 分に発揮させることができる。
また、 孔内に空洞が生じた場合では、 孔内での高屈折率層のつきまわ り (力パレージ) が悪く、 高屈折率層が剥がれ易くなつていたが、 本実 施例では、 孔 5 1 4内に空洞が生じないので、 孔 5 1 4内での高屈折率 層である S i N膜 5 1 5のカバレージを良好にすることができる。
上述した実施例においては、 孔 5 1 4を構成する複数の層 5 1 4 A, 5 1 4 Bのうち少なく とも 1つの層の側壁がテーパー形状に形成された 構成とすることもできる。 例えば、 図 2 0に示すように、 上述した実施例において、 最上部に形 成された層 5 1 4 Bの側壁をテーパー形状とした場合は、 例えば図 1 7 に示した構成と比較して孔 5 1 4内へ光を取り込み易くすることができ る。 また、 層 5 1 4 B内でのプラズマ S i N膜 5 1 5の埋め込み性がさ らに向上される。
上述した実施例においては、 孔 5 1 4力 S 2つの層 5 1 4 A, 5 1 4 B より形成された構成としたが、 他の実施例として、 孔 5 1 4が例えば 3 つの層 5 1 4 A, 5 1 4 B , 5 1 4 Cにより形成されてなる構成を図 2 1に示す。
本実施例では、 例えば各層 5 1 4 A, 5 1 4 B , 5 1 4 Cの上面が、 それぞれ第 1の信号線 5 9 1下の破線で示す平坦化された絶縁膜 5 0 8 の上面と同一面上、 第 2の信号線 5 9 2下の破線で示す平坦化された絶 縁膜 5 0 8の上面と同一面上、 パッシベーション膜 5 1 0の下の平坦化 された絶縁膜 5 0 8の上面と同一面上となるように形成される。 即ち、 各層 5 1 4 A, 5 1 4 B , 5 1 4 Cの上面と平坦化された絶縁膜 5 0 8 の上面がそれぞれ同一面上となるように形成される。
尚、 その他の部分は図 1 7の構成と同様であるので対応する部分には 同一符号を付して重複説明を省略している。
このような構成とした場合は、各層 5 1 4 B, 5 1 4 Cが浅くなって、 各層 5 1 4 B, 5 1 4 C内でのプラズマ S i N膜 5 1 5の埋め込み性が 向上するので、 図 1 7に示した構成に比べてさらに孔 5 1 4内の埋め込 み性が向上する。
また、 例えば図 2 2に示すように、 前述した図 2 1に示す構成におい て、層 5 1 4 B, 5 1 4 Cの側壁をそれぞれテーパー形状とした場合は、 前述した作用効果に加えて、 受光部 5 04からオンチップレンズ 5 1 3 へと上方へ向かって形成される各層 5 1 4 A, 5 1 4 B , 5 1 4 Cの径 (上部径) が除々に小さくなることを防止できる。 また、 層 5 1 4 B, 5 1 4 C内でのプラズマ S i N膜 5 1 5の埋め込み性が向上し、 さらに 孔 5 1 4内の埋め込み性が向上される。
<実施例 7 >
次に、 本発明の第 7の実施例 (以下 「実施例 7」 という) の固体撮像 素子の製造方法の一実施例を図 2 3 A〜図 2 3 J用いて説明する。
本実施例では、 図 1 7に示した固体撮像素子を製造する方法を示す。 尚、 図示の例では、 固体撮像素子の 1画素に対応する断面図を示し、 図 1 7と対応する部分には同一符号を付している。 先ず、 図 2 3 Aに示 すように、 素子分離領域 50 3で分離された半導体基板 5 0 2内の所定 の領域 (素子形成領域) 内に入射光を受光する受光部 5 04を形成し、 受光部 5 04上にゲート絶縁膜 5 0 5を形成する。
次に、 図 2 3 Bに示すように、 受光部 5 04上にグート絶縁膜 5 0 5 を介して読み出しゲート 5 0 6、 エッチングス トッパ膜 5 1 6を形成す る。
ここでエッチングス トツパ膜 5 1 6 と しては、 次のエッチングス トツ パ膜 5 1 6上絶縁膜 5 0 8に開口 5 1 4を形成する際に、 S i 02 膜か らなる絶縁膜 5 0 8に対して高いェツチング選択比が確保できる S i N 膜が用いられる。 この S i N膜は例えば減圧 CVD法を用いて形成する ことができる。
次に、 読み出しグート 50 6、 エッチングス トッパ膜 5 1 6、 素子分 離領域 5 0 3を含んで全面に絶縁膜 5 0 8を形成し、 さらにこの絶縁膜 5 0 8上にレジス ト膜 (図示せず) を形成する。 そして、 公知のリ ソグ ラフィ技術を用いてレジス ト膜を開口 54 1形成用のパターンのレジス トマスクに形成した後、 このレジス トマスクを介して異方性ドライエツ チングにより絶縁膜 5 0 8をエッチング除去する。 その後、 レジス トマスクを除去することにより、 図 2 3 Cに示すよう に、 絶縁膜 5 0 8に開口 5 4 1が形成された構造となる。
異方性ドライエツチングは平行平板型のエツチヤで処理し、 反応ガス としては、 例えば C 4 F 8ガス、 A rガス、 02ガス等を用いることができ る。 このような反応ガスを用いた場合、 絶縁膜 5 0 8とエッチングス ト ッパ膜 5 1 6 との間で高い選択比が確保できる。
この際、 前述したように、 受光部 5 0 4上に形成されたエッチングス トッパ膜 5 1 6は絶縁膜 5 0 8 との間で高い選択比が確保されているた め、 絶縁膜 5 0 8のエッチングはエッチングス トツパ膜 5 1 6に達した ところで停止され、 受光部 5 0 4の表面に影響を与えることはない。 ま た、 例えば開口 5 4 1 の深さ 1 4 A h を各画素毎にパラツキなく均一に 形成することができる。
これにより、 後述する信号線 5 0 9を形成する前に開口 5 4 1を形成 している分、 従来のような信号線を全て形成した後に開口を形成する場 合と比較して、 開口 5 4 1 の深さ 1 4 A hを浅く形成できる。 即ちァス ぺク ト比の低い開口 5 4 1が形成される。
次に、 図 2 3 Dに示すように、 例えば等方性ドライエッチングにより 開口 5 4 1内に露出しているエッチングス トツパ膜 5 1 6を除去した後、 開口 5 4 1を含んで絶縁膜 5 0 8上の前面に絶縁膜 5 0 8より高い屈折 率を有する高屈折率層である S i N膜 5 1 5、 例えば高密度プラズマ C V D法による S i N膜 (プラズマ S i N膜) 1 5を形成する。
尚、エッチングス トッパ膜 5 1 6を除去する際の等方性エッチングは、 例えばダウンフロープラズマによるケミカルドライエッチを用いること ができる。
こ,の際、 上述したように、 開口 5 4 1 の深さ 1 4 A hは浅く形成され ているので、 開口 5 4 1内に空洞が形成されることなく良好にプラズマ S i N膜を埋め込むことができる。
次に、 図 2 3 Eに示すように、 例えば C M P法又はエッチバック法等 を用いてプラズマ S i N膜 5 1 5を絶縁膜 5 0 8の表面までエッチング 除去する。
この際、 プラズマ S i N膜 5 1 5が絶縁膜 5 0 8上に残存しないよう にエッチング除去を行う必要がある。 これは、 プラズマ S i N膜 5 1 5 が絶縁膜 5 0 8上に残存した場合、 入射光がこのプラズマ S i N膜 5 1 5内を多重反射して隣接する画素へと入り込んで影響を及ぼす虞がある ためである。
ここで、 例えば C M P法を用いてプラズマ S i N膜 5 1 5のエツチン グ除去を行った場合は、 プラズマ3 1 1^膜5 1 5が残存することなく絶 縁膜 5 0 8の上面が平坦化されるので、 例えば次の工程で信号線を形成 する際に再び平坦化処理を行う必要がない。
これにより、 プラズマ S i N膜 5 1 5が埋め込まれた層 5 1 4 Aが形 成される。
次に、 図 2 3 Fに示すように、 導電ブラグ 5 0 7、 信号線 5 0 9を形 成する。
先ず絶縁膜 5 0 8中の所定の位置に導電プラグ 5 0 7を形成し、 平坦 化された絶縁膜 5 0 8上に 1層目となる信号線 5 9 1を形成する。 そし て、 信号線 5 9 1を含んで全面に再び絶縁膜 5 0 8を形成し、 平坦化処 理を行った後、 所定の位置に導電プラグ 5 0 7を形成し、 絶縁膜 5 0 8 上に 2層目となる信号線 5 9 2を形成する。 そして、 信号線 5 9 2を含 んで全面に再び絶縁膜 5 0 8を形成し、 この絶縁膜 5 0 8を平坦化処理 する。 このようにして 2層構造の信号線 5 0 9 (第 1の信号線 5 9 1及 び第 2の信号線 5 9 2 ) が形成される。
尚、 本実施例では信号線 5 0 9を 2層構造としたが、 例えば 3層, 4 層, 5層, 6層, 7層と信号線 5 0 9が何層にも増えた場合はこのよう な工程が繰り返される。
次に、 絶縁膜 5 0 8上にレジス ト膜 (図示せず) を形成し、 リ ソグラ フィ一技術を用いてレジス ト膜を開口 54 2形成用のパターンのレジス トマスクに形成する。
この際、 開口 54 2形成用のパターンは、 例えばリ ソグラフィー工程 におけるずれ量 (最大でも 0. 2 m) に対応して、 その下部径 5 1 4 B dが前の工程 (図 2 3 C参照) で形成された下の開口 5 4 1の上部径 5 1 4 A dより も小さくなるように形成する。
ここで、 各開口 54 1 , 54 2の開口径には 0. 2 m程度の差が生 じることになるが、 このように差が 0. 2 μ mと僅かであるので、 例え ば開口 54 1の开成時に用いたレジス トマスク と同一のマスクパターン を用いることができる。 即ち、 リ ソグラフィー工程での制御のみで開口 径を調整することが可能である。
そして、 このレジス トマスクを介して異方性ドライエッチングにより 絶縁膜 5 0 8をエッチング除去する。
その後、 レジス トマスクを除去することにより、 図 2 3 Gに示すよう に、 絶縁膜 5 0 8に開口 54 2が形成される。
この際、 下層 5 1 4 A内のプラズマ S i N膜 5 1 5がエッチングス ト ッパと して働く。 これは、 異方性ドライエッチングに用いられる反応ガ スとして、 上述したと同様な C4F2ガス、 A rガス、 02ガス等を用いる ことにより、 層 5 1 4 A内のプラズマ S i N膜 5 1 5とエッチングされ る絶縁膜 5 0 8 との間で高い選択比が確保されるためである。 これによ り、 層 5 1 4 A内のプラズマ S i N膜 5 1 5の表面に影響を与えること はない。 また、 各開口間 (接続部 5 2 0 ) において、 上の開口 54 2の 下部径を下の開口 5 4 1の上部径ょり も小さく形成するようにしたので、 例えば開口 5 4 2を形成する際のリソグラフイエ程でのレジス トマスク の開口パターンと下の開口 5 4 2との間で重ね合わせずれが生じたとし ても、 上の開口 5 4 2の下部径 5 1 4 B dが下の開口 5 4 1の上部径 5 1 4 A dからはみ出してしまうようなことはなく、 絶縁膜 5 0 8を部分 的にエッチングしてしまうことはない。
そして、 この際においても、 上述したと同様に開口 5 4 2の深さ 1 4 B hを、 前段階で層 5 1 4 Aを形成している分浅く形成できる。
次に、 図 2 3 Hに示すように、 開口 5 4 2を含んで絶縁膜 5 0 8上の 前面に絶縁膜 5 0 8より高い屈折率を有する高屈折率層を形成する。 こ の工程においても、 図 2 3 Dに示した場合と同様に、 例えば高密度ブラ ズマ C V D法による S i N膜(所謂プラズマ S i N膜) 1 5を形成する。 この際においても、 上述したように開口 5 4 2が浅いので、 開口 5 4 2 内に良好にプラズマ S i N膜を埋め込むことができる。
次に、 図 2 3 1 に示すように、 C M P法またはエッチパック法を用い てプラズマ S i N膜 5 1 5を絶縁膜 5 0 8の表面までエッチング除去す る。 この平坦化処理の際においても上述したと同様に、 プラズマ S i N 膜 5 1 5が絶縁膜 5 0 8上に残存しないようにして行う。
この際においても、 例えば C M P法を用いてプラズマ S i N膜 5 1 5 のエッチング除去を行った場合は、 プラズマ S i N膜 5 1 5が残存する ことなく絶縁膜 5 0 8の上面が平坦化処理されるので、 例えば次の工程 で信号線を形成する際に、 再び平坦化処理を行う必要がない。
これにより、 プラズマ S i N膜 5 1 5が埋め込まれた層 5 1 4 Bが形 成される。 そして、 先に形成された下層 5 1 4 Aと合わせて孔 5 1 4が 形成される。
次に、 図 2 3 Jに示すように、 絶縁膜 5 0 8、 孔 5 1 4内に埋め込ま れたプラズマ S i N膜 5 1 5の表面を覆って全面にパッシベーション膜 5 1 0を形成し、 パッシベーション膜 5 1 0上に平坦化膜 5 1 1を形成 した後、 カラーフィルタ 5 1 2を形成する。 そして、 カラーフィルタ 5 1 2上において、 受光部 5 04上の孔 5 1 4に対応する位置にオンチッ プレンズ 5 1 3を形成する。
このようにして、 図 1 7に示す構造の固体撮像素子を形成することが できる。
上述した本実施例に係る撮像素子の製造方法によれば、 絶縁膜 5 0 8 中に開口 5 4 1 , 54 2を形成し、 各開口 54 1, 54 2にプラズマ S i N膜 5 1 5を埋め込む工程を複数回行うことにより孔 5 1 4を形成す るので、 例えば形成された各開口 54 1, 54 2のそれぞれの深さ 1 4 Ah及ぴ 1 4 B hを、 例えば従来のような (全ての信号線を形成してか ら) 1回で形成された開口の深さ hに比べて浅く形成することができる。 即ち、 従来に比べてァスぺク ト比の低い開口を形成することができる。
これにより、 プラズマ CVD法を用いて高い屈折率を有するプラズマ S i N膜 5 1 5を各開口 54 1, 54 2内に埋め込む際に、 プラズマ S i N膜 5 1 5を良好に埋め込むことができる。
また、 前の工程で形成する開口 54 1の上部径 5 1 4 A dよりも、 次 の工程で形成する開口 54 2の下部径 5 1 4 B dを小さく形成するよう にしたので、 開口 54 1 , 54 2の接続部 5 2 0において不要な反射や 屈折が生じてしまうことを防止できる。
上述した実施例において、 少なく とも 1つの開口の側壁をテーパー形 状に形成することもできる。
例えば、 最上部に形成する開口 54 2の側壁をテーパー形状とする場 合は、 図 2 3 Gに示す工程において、 リ ソグラフィー技術を用いて開口 54 2形成用のレジス トパターンを形成する際、 例えば露光条件を調整 することにより レジス トパターンをテーパー形状となるようにエツチン グすることで実現できる。 この際、 C 4 F 8ガスを用いれば、 C F系埋積 物による側壁保護膜形成効果によって良好なテーパー形状を容易に形成 することができる。
また、 上述したように、 例えば C M P法等により、 絶縁膜 5 0 8上の プラズマ S i N膜 5 1 5を除去する場合は、 絶縁膜 5 0 8 とプラズマ S i N膜 5 1 5のそれぞれの平坦化処理を 1回で行うことができる。
上述した実施例では、 2回に分けて開口を形成することで孔 5 1 4を 形成するようにしたが、 埋め込み性や信号線の数及び深さ等の兼ね合い によっては、 3回以上に分けて開口を形成することもできる。
より多くの回数に分けて孔 5 1 4を形成した場合は、 各開口でのブラ ズマ S i N膜 5 1 5の埋め込み性はさらに向上する。 ' また、 上述した実施例では、 本発明を固体撮像素子に適用した場合に ついて説明したが、 本発明はその他の固体撮像素子、 例えば C C D固体 撮像素子においても適用できるものである。
尚、 本発明は、 上述の実施例に限定されるものではなく、 本発明の要 旨を逸脱しない範囲でその他様々な構成が取り得る。
ぐ実施例 8 >
次いで、 本発明の第 8の実施例 (以下 「実施例 8」 という) について 説明する。 本発明の実施例 8は、 導波路構造を有する固体撮像素子にお いて、 二種類の透明膜 (ポリイミ ド系樹脂 (第 2の高屈折率材) 、 ブラ ズマ窒化シリ コン (第 1の高屈折率材) ) を組み合わせた導波路を用い ることにより、 導波路の埋め込み性を向上し、 ポリイミ ド系樹脂からの 金属拡散による白点増加を抑制し、 かつトランジスタの信頼性劣化を抑 えることができる固体撮像素子及びその製造方法を提供するものである。 図 2 4は本発明の実施例 8による固体撮像素子を示す断面図である。 図示の例は、 C M O Sイメージセンサに適用した例であり、 S i等の 半導体材料からなる基体 6 2 0の素子分離領域 6 0 3によって分離され た画素領域にフォトダイオード (光電変換部) 1や読み出しゲート 6 0 4等の画素トランジスタが形成されている。
また、 基体 6 2 0の上面には、 ゲート絶縁膜 6 0 2を介して読み出し ゲート 6 0 4の転送電極 ( p o 1 y S i電極) 4 Aが形成され、 その上 に絶縁膜 6 2 1を介してエッチングス トッパ膜 6 0 5 Aが設けられてい る。 このエッチングストツパ膜 6 0 5 Aは、 減圧 C V Dによる窒化シリ コン膜 (L P—窒化シリ コン) によって形成されている。
また、 このエッチングス トッパ膜 6 0 5 Aの上には、 上層膜となる複 数層の配線 6 0 8、 及び絶縁膜 6 0 6が設けられている。 各配線 6 0 8 及び基体 6 2 0のコンタク ト領域の間には導電プラグ 6 0 7が設けられ 各層の配線 6 0 8が接続されている。 なお、 絶縁膜 6 0 6には主に S i o 2が用いられている。
また、 最上層の絶縁膜 6 0 6の上にはパッシベーション膜 6 1 0が設 けられ、 その上に平坦化膜 6 1 1を介して力ラーフィルタ 6 1 2及びォ ンチップレンズ 6 1 3が設けられている。
そして、 絶縁膜 6 0 6には、 その最上面からフォ トダイォード 6 0 1 の受光領域上のグート絶縁膜 6 0 2に到る孔 6 0 6 Aが形成され、 この 孔 6 0 6 Aに埋め込まれる形で導波路 6 0 9が設けられている。
この導波路 6 0 9は、 導波路のコア (導波路) が外側のプラズマ窒化 シリ コンによる第 1導波路 6 0 9 Aと、 この第 1導波路 6 0 9 A内の空 洞部に埋め込まれたポリイミ ド系樹脂 (P I Q ) よりなる第 2導波路 6 0 9 Bより構成される。 なお、 製造方法は後述するが、 第 1導波路 6 0 9 Aは上端部が開口しており、 第 1導波路 6 0 9 Aの上方からポリイミ ド材を塗布することにより、 第 1導波路 6 0 9 Aの開口から第 2導波路 6 0 9 Bが埋め込まれている。 詳細は後述するが、 ポリイミ ド系樹脂は、 プラズマ窒化シリ コンより も屈折率が低いが、 周囲の S i o 2よりも高い屈折率を有している。 このような構成では、 プラズマ窒化シリコン単体による導波路に比べ て埋め込み性を改善でき、 さらに、 プラズマ窒化シリ コンとポリイミ ド 系樹脂が密着性が高いため、 優れた光学特性を得ることができる利点が ある。
また、 第 1導波路 6 0 9 Aは十分な膜厚で形成されており、 第 2導波 路 6 0 9 Bとグート絶縁膜 6 0 2とが十分離間した状態で配置され、 で きるだけポリイミ ドの不純金属がフォ トダイオード 6 0 1側に拡散しな いように形成している。
そして、 本例では、 孔 6 0 6 A内に第 1導波路 6 0 9 Aを埋め込んだ 後、 第 2導波路 6 0 9 Bを埋め込む前に、 水素ァニール処理 (水素雰囲 気中の熱処理) を行い、 プラズマ窒化シリコンに多く含まれる水素をフ ォ トダイォード 6 0 1内に拡散させることにより、 フォ トダイォード 6 0 1内の結晶欠陥を減少させて、 白傷ノイズの発生を防止するようにな つている。
すなわち、 第 1導波路 6 0 9 A (プラズマ窒化シリ コン) においては 水素を含有しており、 水素雰囲気中でァニール処理 (例えば 4 0 0 ° C で 6 0分) を施すことにより、 フォ トダイオード 6 0 1内への水素供給 が促進される。 したがって、 第 2導波路 6 0 9 Bからフォ トダイオード 6 0 1内へ拡散された金属により、 結晶欠陥が引き起こされてできたダ ングリングボンドに対して、 水素による終端効果があらわれて白点低減 効果が得られる。
この際、 第 1導波路 6 0 9 Aの占める割合を第 2導波路 6 0 9 Bに対 して多くすることにより、 水素供給効果の增大、 及び第 2導波路 6 0 9 Bからフォトダイオード 6 0 1までの距離が広がることで、 白点低減効 果はさらに大きくなり、 さらに、 第 1導波路 6 0 9 Aの方が第 2導波路 6 0 9 Bに比して屈折率が高いため、 集光性も向上する。
ただし、 第 1導波路 6 0 9 Aの割合を過剰に大きくすれば、 残留応力 による剥がれの問題、 導波路表面が第 1導波路 6 0 9 Aにより塞がるこ とによる導波路内のポイ ドの発生 (第 2導波路 6 0 9 Bが埋め込まれな いことになる) が懸念されるため、 第 1導波路 6 0 9 Aの膜厚は例えば 1 0 0 0 n m程度が適切となる。
また、 図 2 4に示すように、 ッチングス トッパ膜 6 0 5 Aは、 導波 路の井戸構造を得るための孔 6 0 6 Aをエッチングによって形成する際 のエッチングス トッパとして機能する窒化シリ コン膜であるが、 本例で は、 このエッチングス トツパ膜 6 0 5 Aをフォ トダイオード 6 0 1の受 光領域以外の領域に残すことにより、 プラズマ窒化シリコンを用いた水 素ァニール処理 (水素雰囲気中の熱処理) によって、 フォ トダイオード 6 0 1内に水素を拡散する際に、 他の領域のトランジスタ等に水素が浸 入しないようにするための水素吸収膜として機能するものである。
すなわち、 上述した第 1導波路 6 0 9 Aによる水素供給効果はトラン ジスタのソース ' ドレイン領域に過剰の水素が供給されると、 ドレイン アバランシヱ効果が促進され、 トランジスタの信頼性 (ホッ トキャ リ ア 耐性) に悪影響を与える。
そこで、 エッチングス トッパ膜 6 0 5 Aを形成する減圧 C V Dによる 窒化シリ コン (L P—窒化シリ コン) 膜は、 高い水素吸収効果を有する ことから、 この L P—窒化シリ コン膜を受光領域以外の領域 (特にトラ ンジスタを覆う領域) に残し、 水素の浸入を防止するものである。
なお、 本例では、 このようなエッチングス トッパ膜 6 0 5 Aの受光領 域以外に配置される窒化シリコン膜を水素浸入防止膜 6 0 5 Bと称して 説明する。 このような水素浸入防止膜 6 0 5 Bにより、 水素の拡散による トラン ジスタ等の特性劣化を防止し、 適正な動作特性を維持するようになつて いる。
ただし、 トランジスタのコンタク ト領域については水素浸入防止膜 6 0 5 Bが除去されることになるが、 プラグ内部に T iや T i N等からな るパリアメタル層が形成されているため、 これによる水素吸収効果によ つて保護される。
一方、 導波路の部分では、 水素を有効にフォ トダイオード 6 0 1側に 供給するため、 エッチングス トツバ膜 6 0 5 Aを完全に除去し、 第 1導 波路 6 0 9 Aのプラズマ窒化シリ コンをグート絶縁膜 6 0 2に直接接触 させ、 上述した水素供給効果を得るようになつている。
なお、 水素浸入防止膜 6 0 5 Bを設ける領域と しては、 半導体基板上 に設けられる複数の トランジスタ等の能動素子の全ての領域 (ただしプ ラグ等の貫通部分は除く) を覆うものであってもよいし、 一部の トラン ジスタだけを覆うようなものであってよい。
特に、 本例で導波路に用いるプラズマ窒化シリ コンに近い領域に配置 される トランジスタ (例えば読み出しグート等の画素トランジスタ) に おいては、 水素が浸入する可能性が高いので、 この領域を水素浸入防止 膜 6 0 5 Bの窒化シリ コン膜で包囲することにより、 有効に水素を吸収 して トランジスタへの浸入を防止することができ、 極めて顕著な効果を 得ることができる。
また、 C M O Sイメージセンサでは、 同一チップ上に画素領域と周辺 回路領域が設けられており、 周辺回路領域内の トランジスタ等について も、 画素領域内のトランジスタほどではないものの、 水素が侵入する可 能性があるので、 この周辺回路領域のトランジスタの上面に水素浸入防 止膜 6 0 5 Bを設けるよ うにしてもよい。 また、 エッチングス トッパ膜 6 0 5 A及び水素浸入防止膜 6 0 5 Bは全領域で連続している必要はな く、 間欠的に配置されていてもよいし、 水素浸入防止膜 6 0 5 Bを設け る位置は、 図 2 4に示すように読み出し電極 6 0 4 Aと上層膜との間に 設ける場合に限らず、 場所によってはグート絶縁膜の直上等であっても よい。
図 2 5 Aと図 2 5 Bは導波路内に入射した光の反射経路を示す説明図 である。 図 2 5 Aは第 1導波路 6 0 9 Aに入射した光の様子を示し、 図 2 5 Bは第 2導波路 6 0 9 Bに入射した光の様子を示している。
まず、 第 1導波路 6 0 9 A (プラズマ窒化シリ コン膜) の屈折率は n = 2 . 0であり、 第 2導波路 6 0 9 Bの屈折率は n = 1 . 7であり、 ま た、 絶縁膜 6 0 6の屈折率は n = 1 . 4である。
このような屈折率の関係により、 図 2 5 Aに示す第 1導波路 6 0 9 A の表面から入射し、 そのまま第 1導波路 6 0 9 Aと絶縁膜 6 0 6 との界 面に到った光は、 その入射角 0 1、 すなわち、 この入射角と界面との法 線のなす角 0 1が臨界角以上である場合に、 入射光は界面で反射するよ うになつている。
同様に第 1導波路 6 0 9 Aと第 2導波路 6 0 9 Bとの界面に到った光 が両媒体の臨界角 0 2以上である場合に全反射する。
ここで、 0 1 と 0 2を比較した場合に、 次式 ( 1 ) で表されるスネル の法則が成り立つ。
n a · sin Θ a = η b · sin Θ b ( 1 ) ただし、 n aは媒体 aの屈折率、 s in 0 aは媒体 aの屈折角、 n bは 媒体 bの屈折率、 sin 6 bは媒体 bの屈折角である。 また、 例えば n a > n bのとき、 0 b力 S 9 0 ° を超えるときの 0 aが臨界角となる。
したがって、 屈折率の関係から 0 2のほうが大きいため、 第 1導波路 6 0 9 Aから入射した光は入射角が 0 2以上であれば絶縁膜 6 0 6およ ぴ第 2導波路 6 0 9 Bの界面において全反射し、 フォ トダイォード 6 0 1に入射する。
また、 図 2 5 Bに示すように、 第 2導波路 6 0 9 Bより入射した光は 第 1導波路 6 0 9 Aとの界面において屈折し、 第 1導波路 6 0 9 A中を 進み、 第 1導波路 6 0 9 Aと絶縁膜 6 0 6の界面で全反射し、 第 1導波 路 6 0 9 Aを経由して第 2導波路 6 0 9 Bに入り、 さらに対向側の第 1 導波路 6 0 9 Aとの界面において屈折し、 対向側の第 1導波路 6 0 9 A と絶縁膜 6 0 6の界面で全反射し、 これを繰り返してフォトダイォード 6 0 1に入射する。
このような光の伝播の条件としては、 スネルの法則から第 1導波路 6 0 9 Aの屈折率が第 2導波路 6 0 9 Bの屈折率より高く、 かつ第 2導波 路 6 0 9 Bと絶縁膜 6 0 6 との臨界角 Θ 3以上の入射角が必要となる。 <実施例 9 >
次に、 本発明の第 9の実施例 (以下 「実施例 9」 という) である固体 撮像素子の製造方法について説明する。
図 2 6 A〜図 2 6 Fは、 実施例 9における各製造工程を示す断面図で fcる。
まず、 図 2 6 Aにおいて、 従来と同様の工程で、 基体 6 2 0にフォ ト ダイォード 6 0 1や読み出しゲート 6 0 4等の各素子を形成し、 さらに 基体 6 2 0の上にゲート絶縁膜 6 0 2、 読み出し電極 6 0 4 A、 下層の 絶縁膜 6 2 1等を形成する。
そして、 その上層全面にエッチングストツバ膜 6 0 5 A及ぴ水素浸入 防止膜 6 0 5 Bとなる窒化シリ コン膜 6 0 5を形成する。 なお、 この窒 化シリコン膜 6 0 5は、 孔形成時のエッチング選択比を考慮して減圧 C V Dによる窒化シリコン膜を使用する。
次に、 図 2 6 Bにおいて、 従来と同様の工程で、 上層膜 (絶縁膜 6 0 6、 導電プラグ 6 0 7、 配線 6 0 8等) を形成する。 なお、 この際、 窒 化シリ コン膜 6 0 5の不要部を例えば導電プラグ 6 0 7用コンタク トホ ール形成工程のドライエッチング等によって選択的に除去し、 エツチン グス トッパ膜 6 0 5 Aと水素浸入防止膜 6 0 5 Bを形成する。 なお、 こ の窒化シリ コン膜 6 0 5のエッチングに際しては、 C H 2 F 2、 C H F 2 等の水素含有有機系ガスを使用する。
そして、上層膜にエッチングによって孔 6 0 6 Aを形成する。この際、 上層膜上にレジストパターニングを施し、 エッチングス トッパ膜 6 0 5
Aをス トッパとした異方性ドライエッチングによって開口作業を行い、 その後、 レジストを除去し、 エッチングス トッパ膜 6 0 5 Aの導波路に 対応する部分を除去し、 この部分のゲート絶縁膜 6 0 2を露呈させる。 次に、 図 2 6 Cに示すように、 上層膜 (絶縁膜 6 0 6 ) の上面にブラ ズマ C V Dを施すことにより、 プラズマ窒化シリコン膜 6 0 9 aを形成 し、 プラズマ窒化シリ コンの一部を孔 6 0 6 A内に埋め込み、 第 1導波 路 6 0 9 Aとなる部分を形成する。 そして、 この段階で水素雰囲気中で ァニール処理を施す。 これは、 例えば 4 0 0 °Cで 6 0分間を行う。 これ により、 水素をフォトダイォード 6 0 1に供給する。
次に、 図 2 6 Dに示すように、 プラズマ窒化シリコン膜 6 0 9 aの上 力 らポリイミ ド膜 6 0 9 bを塗布し、 プラズマ窒化シリコン膜 6 0 9 a の空洞部にポリイ ミ ドの第 2導波路 6 0 9 Bとなる部分を埋め込む。 こ れは 3 0 0 0 r p m、 3 0秒間のスピンコートで塗布する。
次に、 下地 (酸化膜、 窒化膜) との接着力を確保するため、 窒素また は空気雰囲気中で硬化処理を施す。 これは、 例えば 3 0 0 °Cから 3 5 0
°Cで 6 0分間を行う。
次に、 図 2 6 Eに示すように、 上層膜 (絶縁膜 6 0 6 ) の上面に残つ たプラズマ窒化シリ コン膜 6 0 9 a とポリイ ミ ド膜 6 0 9 bをダウンフ ロープラズマエッチングにより除去し、 上層膜 (絶縁膜 6 0 6 ) の上面 までエッチバック処理してグローバル平坦化処理を施す。 なお、 ポリイ ミ ド膜 6 0 9 bにはフッ素系ガスを用い、 プラズマ窒化シリコン膜 6 0 9 &には〇11 ? 2、 A r 、 02ガスを用いる。
この後、 図 2 6 Fに示すように、 従来と同様の工程で、 パッシベーシ ョン膜 6 1 0、 平坦化膜 6 1 1、 カラーフィルタ 6 1 2、 オンチップレ ンズ 6 1 3を順次形成し、 固体撮像素子を完成する。
以上のような本例の固体撮像素子及びその製造方法では、 以下のよう な効果を得ることができる。
( 1 ) 導波路を構成する第 2導波路にポリイミ ド系樹脂を使用するこ とにより、 導波路の埋込み性を向上でき、 集光性の向上、 感度特性バラ ツキの低減を図ることができる。 特に、 多層配線構造を有する固体撮像 素子においては、 多層配線化、 多画素化に伴い、 導波路のァスぺク ト比 が高くなるため、 より顕著な効果を得ることができる。
( 2 ) 第 2導波路にポリイミ ド系樹脂を使用しても、 第 1導波路とし てプラズマ窒化シリコン膜を使用し、 水素ァニールを施すことによって ポリイミ ドからの金属拡散による白点増加を抑制できる。
( 3 ) 第 1導波路となるプラズマ窒化シリコン膜の水素ァニールによ る水素供給効果に対し、 トランジスタ領域上においては ik形成用のエツ チス トッパ膜で用いる L P—窒化シリコン膜によって水素が吸収され、 下層のトランジスタを保護できるため、 トランジスタの信頼性 (ホッ ト キャリア耐性) の劣化を防止できる。 産業上の利用可能性
本発明に係る固体撮像素子およびその製造方法によれば、 導波路が順 テーパー形状部を有している。 すなわち、 導波路を形成するための開口 部が、 平面形状の大きさが光の入射側の面から受光部側に向けて小さく なる順テーパー形状を有したものとなっている。 したがって、 導波路を 構成する光透過性材料の埋め込み性を改善して、 受光部への集光効率の 向上を図ることができ、 また配線削れの発生を抑制して、 固体撮像素子 の信頼性を確保することができる。
また、 本発明の固体撮像素子によれば、 高屈折率層が良好に埋め込ま れてなる iLを構成することができるので、 従来と比較して孔内での高屈 折率層の埋め込み性、 被覆性等が大幅に改善されて、 信頼性の向上され た固体撮像素子を提供することができる。
さらに、 接続部にて不要な反射や屈折が生じることがないので、 入射 光を漏れることなく受光部内へと導く ことができ、 従来と比較して集光 効率、 感度特性がさらに向上された固体撮像素子を提供することができ る。
また、 孔の複数の層のうち、 少なく とも 1つの層の側壁をテーパー形 状とした場合は、 入射光を孔内に入り易くすることができ、 集光効率が さらに向上される。
さらにまた、 本発明の固体撮像素子の製造方法によれば、 各開口部の 深さを浅く して高屈折率層をそれぞれ良好に埋め込むことが可能となる。 これにより高い集光効率を有する固体撮像素子を製造することができる。 また、 上の開口部の下部径を、 前の工程で形成した下の開口部の上部 径ょりも小さく形成する場合には、 不要な反射や屈折を生じる段差部が 形成されないため、 集光効率、 感度特性が向上された固体撮像素子を製 造することができる。
さらに、 少なく とも 1つの開口部の側壁をテーパー形状に形成する場 合は、 孔内へ光を取り込み易くなるため、 さらに集光効率を向上させる ことができる。 さらにまた、 本発明の固体撮像素子及びその製造方法によれば、 導波 路に設けられる第 1の高屈折率材に含有された水素を光電変換部側に放 出させることにより、 水素を含有した光電変換部とすることで、 導波路 から光電変換部への金属拡散による白点増加を抑制でき、 画質の向上を 図ることができる効果がある。
また、 導波路の孔の形成に用いるエッチングス トッパ膜を光電変換部 の受光領域以外の領域にも残すことで、 光電変換部以外の領域への水素 の浸入を防止でき、 トランジスタ等の特性劣化を防止することができる 効果がある。

Claims

請 求 の 範 囲
1 . 基体内に形成され入射光を受けて電荷を生成する複数の受光部と、 前記基体上に形成された所定の要素を覆って平坦化する平坦化層と、 前記平坦化層上に形成された複数の信号線と、
前記複数の信号線の間を通して入射光を前記受光部へ導く導波路と を有することを特徴とする固体撮像装置。
2 . 前記導波路は、 前記基体上に形成された絶縁層をエッチングして 設けた孔内に形成された光透過性材料から成るとともに、 光入射方向か ら見た平面形状の大きさが当該光の入射側の面から前記受光部側に向け て小さくなるテーパ形状部を有していることを特徴とする請求項 1記載 の固体撮像装置。
3 . 前記導波路の側面の一部は前記複数の信号線のうちの少なく とも 1つの信号線の上面を覆っていることを特徴とする請求項 2記載の固体 撮像装置。
4 . 前記テーパ形状部は前記受光部に隣接して形成された前記複数の 信号線の配置に応じて形成されていることを特徴とする請求項 2記載の 固体撮像装置。
5 . 前記導波路は、 光の入射側から前記信号線の脇部にかけて該導波 路の平面形状の大きさが徐々に小さくなるように傾斜する第 1傾斜部と、 第 1傾斜部と異なる角度で傾斜する第 2傾斜部または傾斜しない無 傾斜部とを有することを特徴とする請求項 1の固体撮像装置。
6 . 前記第 1傾斜部は、 前記複数の信号線のうちの異なる高さに形成 された少なく とも 2つの信号線の位置関係に応じた傾斜角度を有してい ることを特徴とする請求項 5記載の固体撮像装置。
7 . 前記複数の信号線の少なく とも 1つの信号線はその端部が前記受 光部の上方に張り出すように形成されていることを特徴とする請求項 5 記載の固体撮像装置。
8 . 前記導波路は第 1側面部と第 2側面部とを有し、
前記第 1側面部は前記第 2側面部と異なる形状に形成されていることを 特徴とする請求項 1記載の固体撮像装置。
9 . 前記第 1側面部は傾斜角度の異なる複数の傾斜部を含むことを特 徴とする請求項 8記載の固体撮像装置。
1 0 . 前記複数の傾斜部のうちの少なく とも 1つは、 前記複数の信号 線のうちの異なる高さに形成された少なく とも 2つの信号線の位置関係 に応じた傾斜角度を有することを特徴とする請求項 9記載の固体撮像装 置。
1 1 . 前記複数の信号線の少なく とも 1つの信号線はその端部が前記 受光部の上方に張り出すように形成されていることを特徴とする請求項 8記載の固体撮像装置。
1 2 . 受光部を備えた基体上に絶縁膜を形成する工程と、 前記絶縁膜 の前記受光部に対応する箇所に開口部を形成する工程と、 前記開口部に 光透過性材料を埋め込んで導波路を形成する工程とを行って、 前記導波 路が外部からの入射光を前記受光部まで導く ように構成された固体撮像 素子を製造する固体撮像素子の製造方法において、
前記開口部を形成する工程で、 当該開口部を形成するためのフォ トレ ジス トパターニングにおけるレジス ト形状を順テーパー形状とし、 ェッ チングによる開口部形成時に当該順テーパー形状を転写して、 光の入射 方向から見た平面形状の大きさが当該光の入射側の面から前記受光部側 に向けて小さくなる順テーパー形状部を有した開口部を形成する
ことを特徴とする固体撮像素子の製造方法。
1 3 . 受光部を備えた基体上に絶縁膜を形成する工程と、 前記絶縁膜 の前記受光部に対応する箇所に開口部を形成する工程と、 前記開口部に 光透過性材料を埋め込んで導波路を形成する工程とを行って、 前記導波 路が外部からの入射光を前記受光部まで導くように構成された固体撮像 素子を製造する固体撮像素子の製造方法において、
前記開口部を形成する工程で、 当該開口部を形成するためのエツチン グプロセスにおけるエツチング条件を、 等方性ェツチングを抑制して順 テーパー形状を形成するエッチング条件とし、 光の入射方向から見た平 面形状の大きさが当該光の入射側の面から前記受光部側に向けて小さく なる順テーパー形状部を有した開口部を形成する
ことを特徴とする固体撮像素子の製造方法。
1 4 . 前記導波路は径の異なる複数の層により構成され、
前記複数の層のうち互いに隣接する層において、 下層の上部径ょり上 層の下部径が小さく形成されてなる請求項 1記載の固体撮像装置。
1 5 . 前記複数の層のうち少なく とも 1つの層の側壁がテーパ形状に 形成されている請求項 1 4記載の固体撮像装置。
1 6 . 受光部上に、 高屈折率層が低屈折率層中に埋め込まれてなる孔 が設けられた固体撮像素子を製造する方法であって、
表面を覆って前記低屈折率層を形成し、 前記低屈折率層に開口部を形 成し、 前記開口部に前記高屈折率層を埋め込む工程を複数回行うことに より、 前記孔を形成する
ことを特徴とする固体撮像素子の製造方法。
1 7 . 複数回の前記工程において、 前の工程で形成する開口部の上部 径よりも次の工程で形成する開口部の下部径を小さくすることを特徴と する請求項 1 6記載の固体撮像素子の製造方法。
1 8 . 複数回の前記工程において形成する開口部のうち、 少なく とも 1つの開口部の側壁をテーパー形状にすることを特徴とする請求項 1 6 記載の固体撮像素子の製造方法。
1 9 . 前記導波路は相対的に低屈折率の絶縁膜をエッチングして形成 した孔内に埋め込まれた相対的に高屈折率な光透過性膜から成り、 前記光透過性膜は少なく とも水素を含有する第 1材料部を含み、 前記受光部は水素雰囲気中の熱処理によって前記第 1材料部から放出さ れた水素を含有している請求項 1記載の固体撮像装置。
2 0 . 前記第 1材料部はプラズマ CVDによって形成された窒化シリコン である請求項 1 9記載の固体撮像装置。
2 1 . 前記受光部上のゲート絶縁膜の上面に、 前記孔を形成するため に設けられたエッチングス トツバ膜を有し、
前記第 1材料部は前記エッチングス トッパ膜の開口部を通じて前記グー ト絶縁膜に接触していることを特徴とする請求項 1 9記載の固体撮像素 装置。
2 2 . 前記エッチングス トッパ膜は減圧 CVDによって形成された窒化シ リコンである請求項 2 1記載の固体撮像装置。
2 3 . 前記エッチングス トッパ膜は、 少なく とも、 前記受光部周辺の 前記基体内に設けられたトランジスタ領域上まで延在している請求項 2 1記載の固体撮像装置。
2 4 . 前記第 1材料部は上端側に開口部を有し、
前記開口部内に前記第 1材料部より屈折率の小さい第 2材料部を設 けた請求項 1 9記載の固体撮像装置。
2 5 . 前記第 2材料部は合成樹脂材料からなる請求項 2 4記載の固体 撮像装置。
2 6 . 前記合成樹脂材料はポリイミ ド系樹脂である請求項 2 5記載の 固体撮像装置。
2 7 . 半導体基板に形成された光電変換部と、 前記半導体基板上にゲ 一ト絶縁膜を介して設けられた上層膜と、 前記上層膜の上面から前記光 電変換部の受光領域上のゲート絶縁膜にかけて形成された孔と、 前記孔 内に埋め込まれた導波路とを有する固体撮像素子の製造方法であって、 前記上層膜に形成した孔に、 前記導波路の少なく とも一部となる水素 を含有する第 1の高屈折率材を埋め込む工程と、
前記第 1の高屈折率材に水素雰囲気中の熱処理を施すことにより、 前 記第 1の高屈折率材から光電変換部側に水素を放出させる工程と、
を有することを特徴とする固体撮像素子の製造方法。
2 8 . 前記第 1 の高屈折率材を窒化シリ コンのプラズマ C V Dによつ て形成することを特徴とする請求項 2 7記載の固体撮像素子の製造方法。
2 9 . 前記光電変換部及ぴゲート絶縁膜を形成した半導体基板上にェ ツチングストッパ膜を形成する工程と、 前記エッチングス トツバ膜上に 前記上層膜を形成する工程と、 前記上層膜にエッチングを施すことによ り前記孔を形成する工程と、 前記孔の底部に残ったエッチングス トッパ 膜を除去する工程とを有することを特徴とする請求項 2 7記載の固体撮 像素子の製造方法。
3 0 . 前記ェツチングス トッパ膜を窒化シリ コンの減圧 C V Dによつ て形成することを特徴とする請求項 2 9記載の固体撮像素子の製造方法。
3 1 . 前記エッチングス トツバ膜を形成する窒化シリ コン膜を前記半 導体基板の受光領域以外の領域に残すことを特徴とする請求項 2 9記載 の固体撮像素子の製造方法。
3 2 . 前記受光領域以外の領域に残す窒化シリ コン膜を、 前記半導体 基板に形成された複数のトランジスタのうちの少なく とも一部または全 部のトランジスタを覆う領域に残すことを特徴とする請求項 2 9記載の 固体撮像素子の製造方法。
3 3 . 前記受光領域以外の領域に残す窒化シリ コン膜を、 少なく とも 前記光電変換部の近傍に配置される トランジスタを覆う領域に残すこと を特徴とする請求項 3 2記載の固体撮像素子の製造方法。
3 4 . 前記受光領域以外の領域に残す窒化シリコン膜を、 前記トラン ジスタのゲ一ト電極と前記グート電極の上層に配置される信号線との中 間に配置することを特徴とする請求項記載の固体撮像素子の製造方法。
3 5 . 前記導波路の第 1の高屈折率材には上端側に開口部が形成され、 前記開口部内に第 2の高屈折率材を配置する工程を有することを特徴と する請求項 2 7記載の固体撮像素子の製造方法。
3 6 . 前記第 1の高屈折率材の屈折率が前記第 2の高屈折率材の屈 折率よりも高く、 前記第 2の高屈折率材の屈折率が前記上層膜の屈折率 よりも高いことを特徴とする請求項 3 5記載の固体撮像素子の製造方法。
PCT/JP2003/015939 2002-12-13 2003-12-12 固体撮像素子およびその製造方法 WO2004055898A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/538,943 US7442973B2 (en) 2002-12-13 2003-12-12 Solid-state imaging device and production method therefor
KR1020117001532A KR101089684B1 (ko) 2002-12-13 2003-12-12 고체 촬상 소자 및 그 제조방법
US12/127,434 US7842986B2 (en) 2002-12-13 2008-05-27 Solid-state imaging device and method for fabricating the same related application data

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2002-362685 2002-12-13
JP2002362685A JP4427949B2 (ja) 2002-12-13 2002-12-13 固体撮像素子及びその製造方法
JP2002373415 2002-12-25
JP2002-373745 2002-12-25
JP2002373745A JP4117545B2 (ja) 2002-12-25 2002-12-25 固体撮像素子及びその製造方法
JP2002-373415 2002-12-25
JP2003-320920 2003-09-12
JP2003320920A JP4120543B2 (ja) 2002-12-25 2003-09-12 固体撮像素子およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10538943 A-371-Of-International 2003-12-12
US12/127,434 Continuation US7842986B2 (en) 2002-12-13 2008-05-27 Solid-state imaging device and method for fabricating the same related application data

Publications (1)

Publication Number Publication Date
WO2004055898A1 true WO2004055898A1 (ja) 2004-07-01

Family

ID=32601010

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/015939 WO2004055898A1 (ja) 2002-12-13 2003-12-12 固体撮像素子およびその製造方法

Country Status (4)

Country Link
US (2) US7442973B2 (ja)
KR (4) KR20110015473A (ja)
TW (1) TWI236767B (ja)
WO (1) WO2004055898A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884434B2 (en) * 2005-12-19 2011-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus, producing method therefor, image pickup module and image pickup system
JP2013084693A (ja) * 2011-10-06 2013-05-09 Canon Inc 固体撮像装置およびその製造方法ならびにカメラ

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7453109B2 (en) * 2004-09-03 2008-11-18 Canon Kabushiki Kaisha Solid-state image sensor and imaging system
KR100666371B1 (ko) * 2004-12-23 2007-01-09 삼성전자주식회사 이미지 소자의 제조 방법
US7675096B2 (en) * 2005-03-30 2010-03-09 Fujifilm Corporation Solid-state image pickup element and method of producing the same
WO2007037294A1 (en) 2005-09-27 2007-04-05 Canon Kabushiki Kaisha Photoelectric conversion device and fabrication method therefor
JP2007201047A (ja) * 2006-01-25 2007-08-09 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
US7358583B2 (en) 2006-02-24 2008-04-15 Tower Semiconductor Ltd. Via wave guide with curved light concentrator for image sensing devices
US20070200055A1 (en) * 2006-02-24 2007-08-30 Tower Semiconductor Ltd. Via wave guide with cone-like light concentrator for image sensing devices
US9976192B2 (en) 2006-03-10 2018-05-22 Ldip, Llc Waveguide-based detection system with scanning light source
US9423397B2 (en) 2006-03-10 2016-08-23 Indx Lifecare, Inc. Waveguide-based detection system with scanning light source
US7951583B2 (en) * 2006-03-10 2011-05-31 Plc Diagnostics, Inc. Optical scanning system
US9528939B2 (en) 2006-03-10 2016-12-27 Indx Lifecare, Inc. Waveguide-based optical scanning systems
JP4703443B2 (ja) 2006-03-14 2011-06-15 株式会社東芝 受光素子及び光配線lsi
JP2007287872A (ja) * 2006-04-14 2007-11-01 Fujifilm Corp 半導体素子及び半導体素子の製造方法
KR101176545B1 (ko) * 2006-07-26 2012-08-28 삼성전자주식회사 마이크로 렌즈의 형성방법과 마이크로 렌즈를 포함한이미지 센서 및 그의 제조방법
US7973271B2 (en) 2006-12-08 2011-07-05 Sony Corporation Solid-state image pickup device, method for manufacturing solid-state image pickup device, and camera
ITRM20070280A1 (it) * 2007-05-22 2008-11-23 Micron Technology Inc Photon guiding structure and method of forming the same.
TW200913238A (en) * 2007-06-04 2009-03-16 Sony Corp Optical member, solid state imaging apparatus, and manufacturing method
JP5188107B2 (ja) * 2007-06-21 2013-04-24 株式会社東芝 アレイ型受光素子
WO2009030980A2 (en) 2007-09-06 2009-03-12 Quantum Semiconductor Llc Photonic via waveguide for pixel arrays
JP5164509B2 (ja) * 2007-10-03 2013-03-21 キヤノン株式会社 光電変換装置、可視光用光電変換装置及びそれらを用いた撮像システム
KR101425796B1 (ko) * 2007-10-08 2014-08-04 삼성전자주식회사 다층 금속 구조체의 전송선로 및 이의 형성 방법
KR100907156B1 (ko) * 2007-10-22 2009-07-09 주식회사 동부하이텍 이미지 센서 및 그 제조방법
KR100896879B1 (ko) * 2007-10-31 2009-05-12 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP5550558B2 (ja) 2007-11-01 2014-07-16 インシアヴァ (ピーテーワイ) リミテッド 光誘導機構を有するオプトエレクトロニック・デバイスおよびその機構を形成する方法
KR100937662B1 (ko) * 2007-12-24 2010-01-19 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
JP2009252983A (ja) * 2008-04-04 2009-10-29 Canon Inc 撮像センサー、及び撮像センサーの製造方法
JP2009267252A (ja) * 2008-04-28 2009-11-12 Canon Inc 撮像センサ、及び撮像装置
JP4697258B2 (ja) * 2008-05-09 2011-06-08 ソニー株式会社 固体撮像装置と電子機器
GB2461026B (en) * 2008-06-16 2011-03-09 Plc Diagnostics Inc System and method for nucleic acids sequencing by phased synthesis
JP5446484B2 (ja) * 2008-07-10 2014-03-19 ソニー株式会社 固体撮像装置とその製造方法および撮像装置
JP5342821B2 (ja) * 2008-07-16 2013-11-13 パナソニック株式会社 固体撮像素子
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US8866065B2 (en) 2010-12-13 2014-10-21 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires
US9000353B2 (en) 2010-06-22 2015-04-07 President And Fellows Of Harvard College Light absorption and filtering properties of vertically oriented semiconductor nano wires
US9082673B2 (en) 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US8748799B2 (en) 2010-12-14 2014-06-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet si nanowires for image sensors
US8835831B2 (en) 2010-06-22 2014-09-16 Zena Technologies, Inc. Polarized light detecting device and fabrication methods of the same
US8546742B2 (en) 2009-06-04 2013-10-01 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US9515218B2 (en) 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same
US8274039B2 (en) 2008-11-13 2012-09-25 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US8229255B2 (en) 2008-09-04 2012-07-24 Zena Technologies, Inc. Optical waveguides in image sensors
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US8890271B2 (en) * 2010-06-30 2014-11-18 Zena Technologies, Inc. Silicon nitride light pipes for image sensors
KR101023071B1 (ko) * 2008-09-05 2011-03-24 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
JP5521302B2 (ja) * 2008-09-29 2014-06-11 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5402083B2 (ja) * 2008-09-29 2014-01-29 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
KR101038825B1 (ko) * 2008-11-05 2011-06-03 주식회사 동부하이텍 이미지 센서 및 그 제조방법
US20100230583A1 (en) * 2008-11-06 2010-09-16 Sony Corporation Solid state image pickup device, method of manufacturing the same, image pickup device, and electronic device
JP5109962B2 (ja) * 2008-12-22 2012-12-26 ソニー株式会社 固体撮像装置および電子機器
JP5012823B2 (ja) * 2009-01-28 2012-08-29 ソニー株式会社 撮像装置および撮像方法
JP2010177391A (ja) * 2009-01-29 2010-08-12 Sony Corp 固体撮像装置、電子機器、固体撮像装置の製造方法
JP2010182765A (ja) * 2009-02-04 2010-08-19 Sony Corp 固体撮像装置および電子機器
JP5402092B2 (ja) * 2009-03-04 2014-01-29 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
JP4856204B2 (ja) * 2009-03-24 2012-01-18 株式会社東芝 固体撮像装置の製造方法
TWI425629B (zh) * 2009-03-30 2014-02-01 Sony Corp 固態影像拾取裝置及其製造方法,影像拾取裝置及電子裝置
KR101087997B1 (ko) * 2009-04-17 2011-12-01 (주)실리콘화일 광도파관을 구비하는 이미지센서 및 그 제조방법
WO2010127001A1 (en) * 2009-04-29 2010-11-04 Plc Diagnostics Inc. Waveguide-based detection system with scanning light source
JP2010283145A (ja) * 2009-06-04 2010-12-16 Sony Corp 固体撮像素子及びその製造方法、電子機器
JP5446485B2 (ja) * 2009-06-10 2014-03-19 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
TWI418024B (zh) * 2009-07-06 2013-12-01 Pixart Imaging Inc 影像感測元件及其製作方法
JP2011023409A (ja) * 2009-07-13 2011-02-03 Panasonic Corp 固体撮像装置
US8093673B2 (en) * 2009-07-31 2012-01-10 Aptina Imaging Corporation Columnated backside illumination structure
JP2011108759A (ja) * 2009-11-13 2011-06-02 Canon Inc 固体撮像装置
KR20110095696A (ko) * 2010-02-19 2011-08-25 삼성전자주식회사 씨모스 이미지 센서
JP5595298B2 (ja) 2010-04-06 2014-09-24 キヤノン株式会社 固体撮像装置及び撮像システム
JP5506517B2 (ja) * 2010-04-12 2014-05-28 キヤノン株式会社 固体撮像素子
JP5783741B2 (ja) * 2011-02-09 2015-09-24 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
JP5709564B2 (ja) * 2011-02-09 2015-04-30 キヤノン株式会社 半導体装置の製造方法
JP5241902B2 (ja) * 2011-02-09 2013-07-17 キヤノン株式会社 半導体装置の製造方法
KR101232282B1 (ko) * 2011-04-27 2013-02-12 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
US8466437B2 (en) * 2011-04-28 2013-06-18 Aptina Imaging Corporation High resolution fluorescence detection system
JP2013004685A (ja) * 2011-06-15 2013-01-07 Canon Inc 固体撮像装置の製造方法
US9379275B2 (en) * 2012-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for reducing dark current in image sensors
JP6021439B2 (ja) * 2012-05-25 2016-11-09 キヤノン株式会社 固体撮像装置
US9112087B2 (en) * 2012-09-16 2015-08-18 Shalom Wretsberger Waveguide-based energy converters, and energy conversion cells using same
US9041015B2 (en) 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
US8976833B2 (en) * 2013-03-12 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Light coupling device and methods of forming same
US9659992B2 (en) 2013-03-21 2017-05-23 Infineon Technologies Ag Method of manufacturing an imager and imager device
US9201195B2 (en) * 2013-06-28 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for reducing light crosstalk in integrated circuit device
JP6282109B2 (ja) 2013-12-26 2018-02-21 キヤノン株式会社 撮像装置の製造方法および撮像装置
US10018566B2 (en) 2014-02-28 2018-07-10 Ldip, Llc Partially encapsulated waveguide based sensing chips, systems and methods of use
JP6235412B2 (ja) * 2014-05-27 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6192598B2 (ja) * 2014-06-19 2017-09-06 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
JP6598436B2 (ja) * 2014-08-08 2019-10-30 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP2016133510A (ja) * 2015-01-16 2016-07-25 パーソナル ジェノミクス タイワン インコーポレイテッドPersonal Genomics Taiwan,Inc. 導光機能を有する光学センサー及びその製造方法
US11181479B2 (en) 2015-02-27 2021-11-23 Ldip, Llc Waveguide-based detection system with scanning light source
US9362444B1 (en) * 2015-03-18 2016-06-07 International Business Machines Corporation Optoelectronics and CMOS integration on GOI substrate
JP2016219550A (ja) * 2015-05-18 2016-12-22 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の製造方法
JP6539123B2 (ja) 2015-06-18 2019-07-03 キヤノン株式会社 固体撮像装置及びその製造方法ならびにカメラ
JP2017022293A (ja) 2015-07-13 2017-01-26 キヤノン株式会社 固体撮像装置の製造方法
KR20180071802A (ko) * 2016-12-20 2018-06-28 삼성전자주식회사 이미지 센서
US10410566B1 (en) * 2017-02-06 2019-09-10 Andrew Kerdemelidis Head mounted virtual reality display system and method
KR102468312B1 (ko) * 2017-04-18 2022-11-17 도판 인사츠 가부시키가이샤 고체 촬상 소자 및 고체 촬상 소자의 제조 방법
KR102007924B1 (ko) 2017-10-24 2019-08-06 김서현 안전 글루건
JP6645527B2 (ja) 2018-02-27 2020-02-14 セイコーエプソン株式会社 透過型液晶表示装置、および電子機器
GB2576607B (en) * 2019-06-26 2021-06-16 X Fab Semiconductor Foundries Gmbh Single photon avalanche diode devices
EP3780120B1 (en) * 2019-08-12 2022-11-09 Ams Ag Optoelectronic device and method of producing an optoelectronic device
US20230411540A1 (en) * 2022-06-16 2023-12-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112513A (ja) * 1992-09-28 1994-04-22 Ricoh Co Ltd 光電変換装置及びその作製方法
JPH09120954A (ja) * 1995-10-25 1997-05-06 Nec Corp 半導体装置の製造方法
JPH09266295A (ja) * 1996-03-28 1997-10-07 Sony Corp 撮像素子の製造方法
JPH1187675A (ja) * 1997-07-16 1999-03-30 Sony Corp 固体撮像素子の製造方法および固体撮像素子
JP2000124438A (ja) * 1998-10-19 2000-04-28 Toshiba Corp 固体撮像装置
JP2000150845A (ja) * 1998-11-11 2000-05-30 Sony Corp 固体撮像素子及びその製造方法
JP2001077339A (ja) * 1999-09-03 2001-03-23 Sony Corp 固体撮像素子
JP2001267544A (ja) * 2000-03-21 2001-09-28 Sharp Corp 固体撮像装置およびその製造方法
JP2002118245A (ja) * 2000-10-11 2002-04-19 Sharp Corp 固体撮像素子およびその製造方法
JP2002246579A (ja) * 2001-02-15 2002-08-30 Seiko Epson Corp 固体撮像素子及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061824B2 (ja) 1984-08-17 1994-01-05 松下電子工業株式会社 固体撮像装置の製造方法
JPS6344760A (ja) 1986-08-12 1988-02-25 Matsushita Electronics Corp 固体撮像装置
JPH0758772B2 (ja) 1986-08-12 1995-06-21 松下電子工業株式会社 固体撮像装置の製造方法
JPH0745805A (ja) 1993-07-29 1995-02-14 Olympus Optical Co Ltd オンチップマイクロレンズを備えた固体撮像装置
JPH10326885A (ja) * 1997-05-26 1998-12-08 Sony Corp 固体撮像素子
JP3485304B2 (ja) 2000-01-05 2004-01-13 松下電器産業株式会社 固体撮像装置
JP2002110953A (ja) 2000-10-04 2002-04-12 Toshiba Corp 固体撮像装置
JP2002237582A (ja) 2001-02-09 2002-08-23 Sony Corp 固体撮像素子及びその製造方法
JP2003258220A (ja) 2002-02-28 2003-09-12 Canon Inc 撮像素子及び撮像装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112513A (ja) * 1992-09-28 1994-04-22 Ricoh Co Ltd 光電変換装置及びその作製方法
JPH09120954A (ja) * 1995-10-25 1997-05-06 Nec Corp 半導体装置の製造方法
JPH09266295A (ja) * 1996-03-28 1997-10-07 Sony Corp 撮像素子の製造方法
JPH1187675A (ja) * 1997-07-16 1999-03-30 Sony Corp 固体撮像素子の製造方法および固体撮像素子
JP2000124438A (ja) * 1998-10-19 2000-04-28 Toshiba Corp 固体撮像装置
JP2000150845A (ja) * 1998-11-11 2000-05-30 Sony Corp 固体撮像素子及びその製造方法
JP2001077339A (ja) * 1999-09-03 2001-03-23 Sony Corp 固体撮像素子
JP2001267544A (ja) * 2000-03-21 2001-09-28 Sharp Corp 固体撮像装置およびその製造方法
JP2002118245A (ja) * 2000-10-11 2002-04-19 Sharp Corp 固体撮像素子およびその製造方法
JP2002246579A (ja) * 2001-02-15 2002-08-30 Seiko Epson Corp 固体撮像素子及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884434B2 (en) * 2005-12-19 2011-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus, producing method therefor, image pickup module and image pickup system
US8084287B2 (en) 2005-12-19 2011-12-27 Canon Kabushiki Kaisha Photoelectric conversion apparatus, producing method therefor, image pickup module and image pickup system
JP2013084693A (ja) * 2011-10-06 2013-05-09 Canon Inc 固体撮像装置およびその製造方法ならびにカメラ

Also Published As

Publication number Publication date
US7842986B2 (en) 2010-11-30
TW200425492A (en) 2004-11-16
KR20050085579A (ko) 2005-08-29
KR20110011751A (ko) 2011-02-08
KR20110010840A (ko) 2011-02-07
US20060115230A1 (en) 2006-06-01
US7442973B2 (en) 2008-10-28
TWI236767B (en) 2005-07-21
US20080265353A1 (en) 2008-10-30
KR20110015473A (ko) 2011-02-15
KR101089684B1 (ko) 2011-12-07

Similar Documents

Publication Publication Date Title
WO2004055898A1 (ja) 固体撮像素子およびその製造方法
US10367030B2 (en) Photoelectric conversion device and method for producing photoelectric conversion device
JP4120543B2 (ja) 固体撮像素子およびその製造方法
US8917338B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
US8981275B2 (en) Solid-state image pickup device with an optical waveguide, method for manufacturing solid-state image pickup device, and camera
JP5357441B2 (ja) 固体撮像装置の製造方法
US9129877B2 (en) Method of manufacturing a semiconductor device including a plurality of photoelectric conversion portions
US11177314B2 (en) Photoelectric conversion apparatus and image pickup system
JP5783741B2 (ja) 固体撮像装置、及び固体撮像装置の製造方法
US8846436B2 (en) Semiconductor device manufacturing method for forming an opening to provide a plug
US9136295B2 (en) Semiconductor device and method for manufacturing the same
JP2013247246A (ja) 固体撮像装置
KR20070070428A (ko) 씨모스 이미지 센서 및 그 제조방법
US9391227B2 (en) Manufacturing method of semiconductor device
JP2012186396A (ja) 固体撮像装置およびその製造方法
JP2008160104A (ja) イメージセンサ及びその製造方法
JP2015144298A (ja) 半導体装置の製造方法
JP2008103757A (ja) 固体撮像素子およびその製造方法
US20080054387A1 (en) Image Sensor and Method for Manufacturing the Same
JP5329001B2 (ja) 半導体装置の製造方法
KR20090068655A (ko) 이미지 센서의 제조 방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

WWE Wipo information: entry into national phase

Ref document number: 1020057010687

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 2006115230

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10538943

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20038A95672

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057010687

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10538943

Country of ref document: US