WO2004015765A1

WO2004015765A1 - 多層プリント配線板

Info

Publication number: WO2004015765A1
Application number: PCT/JP2003/003561
Authority: WO
Inventors: Yasushi Inagaki; Katsuyuki Sano
Original assignee: Ibiden Co., Ltd.
Priority date: 2002-08-09
Filing date: 2003-03-24
Publication date: 2004-02-19
Also published as: US7507913B2; EP1553626A4; EP2458631A2; KR20110040991A; JP2004134724A; US20100101838A1; US20050236177A1; US20130299218A1; KR20090014425A; US9226397B2; US8592688B2; JP4488684B2; EP1553626A1; CN1675760A; KR20110040990A; CN100461383C; US20080296052A1; US20130248234A1

Abstract

高周波領域のICチップ、特に3GHzを越えても誤動作やエラーの発生しないパッケージ基板を提供する。コア基板30上の導体層34Pを厚さ30μmに形成し、層間樹脂絶縁層50上の導体回路58を15μmに形成する。導体層34Pを厚くすることにより、導体自体の体積を増やすし抵抗を低減することができる。更に、導体層34を電源層として用いることで、ICチップへの電源の供給能力を向上させることができる。

Description

一 1 一

多層プリント配線板技術分野

この発明は、多層プリ明ント配線板に係り、高周波の I Cチップ、特に 3 GH z以上の高周波領域での I Cチップを実装したとしても誤作動やエラーなどが田

発生することなく、電気特性や信頼性を向上させることができる多層プリント配線板に関することを提案する。背景技術

I Cチップ用のパッケージを構成するビルドァップ式の多層プリント配線板では、スルーホールが形成されたコア基板の両面もしくは片面に、層間絶縁樹脂を形成し、層間導通のためのバイァホールをレーザもしくはフォトエツチングにより開口させて、層間樹脂絶縁層を形成させる。そのバイァホール上にめつきなどにより導体層を形成し、エッチングなどを経て、パターンを形成し、導体回路を作り出させる。さらに、層間絶縁層と導体層を繰り返し形成させることにより、ビルドアップ多層プリント配線板が得られる。必要に応じて、表層には半田バンプ、外部端子（P G AZB G Aなど）を形成させることにより、 I Cチップを実装することができる基板やパッケージ基板となる。 I Cチップは C 4 (フリップチップ）実装を行うことにより、 I Cチップと基板との電気的接続を行っている。

ビルドアツプ式の多層プリント配線板の従来技術としては、特開 ¥6-260756 号公報、特開平 6-275959号公報などがある。ともに、スルーホールを充填樹旨で充填されたコア基板上に、ランドが形成されて、両面にパイァホールを有する層間絶縁層を施して、アディティブ法により導体層を施し、ランドと接続することにより、高密度化、微細配線を形成された多層プリント配線板を得られる。

しかしながら、 I Cチップが高周波になるにつれて、誤動作やエラーの発生の頻度が高くなつてきた。特に周波数が 3 GH zを越えたあたりから、その度合いが高くなつてきている。 5 GH zを越えると全く動かなくなることもあつた。そのために、該 I Cチップを C P Uとして備えるコンピュータで、機能すべきはずの動作、例えば、画像の認識、スィッチの切り替え、外部へのデータの伝達などの所望の機能や動作を行えなくなつてしまった。

それらの I Cチップ、基板をそれぞれ非破壊検査や分解したいところ I Cチップ、基板自体には、短絡やオープンなどの問題は発生しておらず、周波数の小さい（特に 1 GH z未満） I Cチップを実装した場合には、誤動作やエラ一の発生はなかった。

本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、高周波領域の I Cチップ、特に 3 GH zを越えても誤動作ゃェラーの発生しないプリント基板もしくはパッケージ基板を構成し得る多層プリント配線板を提案することにある。発明の開示

発明者らは、上記目的の実現に向け鋭意研究した結果、以下に示す内容を要旨構成とする発明に想到した。すなわち、

本願発明は、コア基板上に、層間絶縁層と導体層が形成されて、バイァホールを介して、電気的な接続を行われる多層プリント配線板において、コア基板の導体層の厚みは、層間絶縁層上の導体層の厚みよりも厚いことを特徴とする多層プリント配線板にある。

第 1の効果として、コア基板の電源層の導体層が厚くすることにより、コア基板の強度が増す、それによりコア基板自体を薄くしたとしても、反りや発生した応力を基板自体で緩和することが可能となる。

第 2の効果として、導体層を厚くすることにより、導体自体の体積を増やすことができる。その体積を増やすことにより、導体での抵抗が低減することができる。そのため流れる信号線などの電気的な伝達などを阻害しなくなる。従つて、伝達される信号などに損失を起こさない。それは、コアとなる部分の基板だけを厚くすることにより、その効果を奏する。

第 3の効果として、導体層を電源層として用いることで、 I Cチップへの電源の供給能力が向上させることができる。また、導体層をアース層として用いることで、 I Cチップへの信号、電源に重畳するノイズを低減させることができる。その根拠としては、第 2の効果で述べた導体の抵抗の低減が、電源の供給も阻害しなくなる。そのため、該多層プリント基板上に I Cチップを実装したときに、 I Cチップ〜基板〜電源までのループインダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域の I Cチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。

また、 I Cチップ〜基板〜コンデンサもしくは電源層〜電源を経て、 I Cチップに電源を供給する場合にも、同様の効果を奏する。前述のループインダク夕ンスを低減することができる。それ故に、コンデンサもしくは誘電体層の電源の供給に損失を起こさない。そもそも I Cチップは、瞬時的に電力を消費して、複雑な演算処理や動作が行われる。電源層からの I Cチップへの電力供給により、高周波領域の I Cチップを実装したとしても、初期動作における電源不足（電圧降下の発生という状況) に対して、大量のコンデンサを実装することなく、電源の供給をすることができる。そもそも高周波領域の I Cチップを用いるためには初期動作時の電源不足（電圧降下）が発生するが、従来の I C チップでは供給されていたコンデンサもしくは誘電体層の容量で足りていた。特に、コア基板の電源層として用いられる導体層の厚みが、コア基板の片面もしくは両面上の層間絶縁層上に導体層の厚みより、厚いときに、上記の 3つの効果を最大限にさせることができるのである。この場合の層間絶縁層上の導体層とは、絶縁層の中に心材を含浸されていない樹脂で形成された層間榭脂絶縁層に、層間を接続させるための非貫通孔であるパイァホールを形成したものにめつき、スパッタなどを経て形成された導体層を主として意味する。これ以外にも特に限定されないがバイァホールを形成されたものであれば、上記の導体層に該当する。

コア基板の電源層は、基板の表層、内層もしくは、その両方に配置させてもよい。内層の場合は、 2層以上に渡り多層化してもよい。基本的には、コア基板の電源層は層間絶緣層の導体層よりも厚くなつていれば、その効果を有するのである。

ただ、内層に形成することが望ましい。内層に形成されると I Cチップと外部端もしくはコンデンサとの中間に電源層が配置される。そのため、双方の距離が均一であり、阻害原因が少なくなり、電源不足が抑えられるからである。また、本発明では、コア基板上に、層間絶縁層と導体層が形成されて、バイァホールを介して、電気的な接続を行われる多層プリント配線板において、コア基板上の導体層の厚みを α 1、層間絶縁層上の導体層の厚みをひ 2に対して、 c¾ 2く Q! l≤4 0 o! 2であることを特徴とする多層プリント配線板にある。

1≤ 2の場合は、電源不足に対する効果が全くない。つまり、いいかえると初期動作時に発生する電圧降下に対して、その降下度を抑えるということが明確にならないということである。

1 > 4 0 α 2を〉越えた場合についても検討を行ったが、基本的には電気特性は、 4 0 ひ 2とほぼ同等である。つまり、本願の効果の臨界点であると理解できる。これ以上厚くしても、電気的な効果の向上は望めない。ただ、この厚みを越えると、コア基板の表層に導体層を形成した場合にコア基板と接続を行うランド等が形成するのに困難が生じてしまう。さらに上層の層間絶縁層を形成すると、凹凸が大きくなつてしまい、層間絶縁層にうねりを生じてしまうために、インピーダンスを整合することが出来なくなってしまうことがある。しかしながら、その範囲（ひ 1 > 4 0 2 ) でも材質などの要因で問題がないときもある。

導体層の厚み《 1は、 1 . 2 « 2≤ひ 1≤4 0 2であることがさらに望ましい。その範囲であれば、電源不足（電圧降下）による I Cチップの誤動作やエラーなどが発生しないことが確認されている。

この場合のコア基板とは、ガラスエポキシ樹脂などの芯材が含浸した樹脂基板、セラミック基板、金属基板、樹脂、セラミック、金属を複合して用いた複合コア基板、それらの基板の内層に（電源用）導体層が設けられた基板、 3層以上の多層化した導体層が形成された多層コア基板を用いたもの等をさす。電源層の導体の厚みを、厚くするために、金属を埋め込まれた基板上に、めつき、スパッタなどの一般的に行われる導体層を形成するプリント配線板の方法で形成したものを用いてもよい。

多層コア基板の場合であれば、コア基板の表層の導体層と内層の導体層をそれぞれ足した厚みが、コアの導体層の厚みとなる。この場合、表層の導体層と内層の導体層とが電気的な接続があり、かつ、 2箇所以上での電気的な接続があるものであるときに適用される。つまり、多層化しても、コア基板の導体層の厚みを厚くすることが本質であり、効果自体はなんら変わりないのである。また、パッド、ランド程度の面積であれば、その面積の導体層の厚みは、足した厚みとはならない。導体層とは、電源層あるひはアース層であることが望ましい。

この場合は、 3層（表層 +内層）からなるコア基板でもよい。 3層以上の多層コア基板でもよい。

必要に応じて、コア基板の内層にコンデンサや誘電体層、抵抗などの部品を埋め込み、形成させた電子部品収納コア基板を用いてもよい。

さらに、コア基板の内層の導体層を厚くしたとき、 I Cチップの直下に該当の導体層を配置したほうがよい。 I Cチップの直下に配設させることにより、 I Cチップと電源層との距離を最短にすることができ、そのために、よりルーブインダクタンスを低減することができるのである。そのためにより効率よく電源供給がなされることとなり、電圧不足が解消されるのである。このときも、コア基板上の導体層の厚みを 1、層間絶縁層上の導体層の厚みを a; 2に対して、 a 2 < α 1≤4 0 α 2であることが望ましい。

本願発明でのコア基板とは、以下のように定義される。芯材等が含浸された樹脂などの硬質基材であり、その両面もしくは片面に、芯材などを含まない絶縁樹脂層を用いて、フォトビアもしくはレーザによりバイァホールを形成して、導体層を形成して、層間の電気接続を行うときのものである。相対的に、コア基板の厚みは、樹脂絶縁層の厚みよりも厚い。基本的には、コア基板は電源層を主とする導体層が形成されて、その他信号線などは表裏の接続を行うためだけに形成されている。

なお、同一厚みの材料で形成されたもので、積層された多層プリント配線板であるならば、プリント基板における導体層として電源層を有する層もしくは基板をコア基板として定義される。

更に、多層コア基板は、内層に相対的に厚い導体層を、表層に相対的に薄い導体層を有し、内層の導体層が、主として電源層用の導体層又はアース用の導体層であることが好適である。（相対的に厚い、薄いとは、全ての導体層の厚みを比較して、その傾向がある場合、この場合は、内層は他の導体層と比較すると相対的に厚いということとなり、表層はその逆であると言うことを示している。）

即ち、内層側に厚い導体層を配置させることにより、その厚みを任意に変更したとしても、その内層の導体層を覆うように、樹脂層を形成させることが可能となるため、コアとしての平坦性が得られる。そのため、層間絶縁層の導体層にうねりを生じさせることがない。多層コア基板の表層に薄い導体層を配置しても、内層の導体層と足した厚みでコアの導体層として十分な導体層の厚みを確保することができる。これらを、電源層用の導体層又はアース用の導体層として用いることで、多層プリント配線板の電気特性を改善することが可能になる。

コア基板の内層の導体層の厚みを、層間絶縁層上の導体層よりも厚くする。これにより、多層コア基板の表面に導体層を配置しても、内層の厚い導体層と足すことで、コアの導体層として十分な厚みを確保できる。つまり、大容量の電源が供給されたとしても、問題なく、起動することができるため、誤作動や動作不良を引き起こさない。このときも、コア基板上の導体層の厚みを α 1、層間絶縁層上の導体層の厚みを α 2に対して、 2く n l≤4 0 CK 2であることが望ましい。

多層コア基板にしたとき、内層の導体層は，導体層の厚みを相対的に厚くし、かつ、電源層として用いて、表層の導体層は、内層の導体層を挟むようにし、形成され、かつ、信号線として用いられている場合であることも望ましい。この構造により、前述の電源強化を図ることができる。

さらに、コア基板内で導体層と導体層との間に信号線を配置することでマイクロストリップ構造を形成させることができるために、イングクタンスを低下させ、インピーダンス整合を取ることができるのである。そのために、電気特性も安定化することができるのである。また、表層の導体層を相対的に薄くすることがさらに望ましい構造となるのである。コア基板は、スルーホールピッチを 6 0 0 m以下にしてもよい。

多層コア基板は、電気的に接続された金属板の両面に、樹脂層を介在させて内層の導体層が、更に、当該内層の導体層の外側に樹脂層を介在させて表面の導体層が形成されて成ることが好適である。中央部に電気的に隔絶された金属板を配置することで、十分な機械的強度を確保することができる。更に、金属板の両面に樹脂層を介在させて内層の導体層を、更に、当該内層の導体層の外側に樹脂層を介在させて表面の導体層を形成することで、金属板の両面で対称性を持たせ、ヒートサイクル等において、反り、うねりが発生することを防げる。

第 2 4図は、縦軸に I Cチップへ供給される電圧、横軸には時間経過を示している。第 2 4図は、 1 GH z以上の高周波 I Cチップ電源用のコンデンサを備えないプリント配線板をモデルにしたものである。線 Aは、 1 GH zの I C チップへの電圧の経時変化を示したものであり、線 Bは、 3 GH zの I Cチップへの電圧の経時変化を示したものである。その経時変化は、 I Cチップが起動し始めたとき、瞬時に大量の電源が必要となる。その供給が不足していると電圧が降下する（X点、 X ' 点）。その後、供給する電源が徐々に充足されるので、電圧効果は解消される。しかしながら、電圧が降下したときには、 I C チップの誤作動やエラーを引き起こしやすくなる。つまり、電源の供給不足による I Cチップの機能が十分に機能、起動しないがために起こる不具合である。この電源不足（電圧降下）は I Cチップの周波数は増えるにつれて、大きくなつてくる。そのために、電圧降下を解消するためには、時間が掛かってしまい、所望の機能、起動を行うために、タイムラグが生じてしまう。

前述の電源不足（電圧降下）を補うために、外部のコンデンサと接続させて、該コンデンサ内に蓄積された電源を放出することにより、電源不足もしくは電圧降下を小さくすることができる。

第 2 5図には、コンデンサを備えたプリント基板をモデルにしたものである。線 Cは、小容量のコンデンサを実装して、 1 GH zの I Cチップにおける電圧の経時変化を示したものである。コンデンサを実装していない線 Aに比べると電圧降下の度合いが小さくなつてきている。さらに、線 Dは、線 Cで行ったものに比べて大容量のコンデンサを実装して、線 C同様に経時変化を示したものである。さらに線 Cと比較しても、電圧降下の度合いが小さくなつてきている。それにより、短時間で所望の I Cチップも機能、起動を行うことができるのである。しかしながら、第 2 4図に示したように、 I Cチップがより高周波領域になると、より多くのコンデンサ容量が必要になってしまい、そのためにコンデンサの実装する領域を設定する必要となるため、電圧の確保が困難になってしまい、動作、機能を向上することができないし、高密度化という点でも難しくなつてしまう。

コア基板の導体層および電源の導体層の厚み α 1、層間絶縁層上の導体層の厚みひ 2としたときグラフを第 2 6図に示す。第 2 6図中に、線 Cは、小容量のコンデンサを実装して、 1 GH zの I Cチップで、ひ 1 = α 2における電圧の経時変化を示している。また、線 Fは、小容量のコンデンサを実装して、 1 GH zの I Cチップで、 α 1 = 1 . 5 α 2における電圧の経時変化を示し、線 Εは、小容量のコンデンサを実装して、 1 GH zの I Cチップで、《 1 = 2 . 0 α 2における電圧の経時変化を示している。コアの導体層の厚みが厚くなるにつれて、電源不足もしくは電圧降下が小さくなつてきている。そのために、 I Cチップの機能、動作の不具合の発生が少なくなるということがいえる。コァ基板の導体層および電源層の導体層の厚みを厚くすることにより、導体層の体積が増すことになる。体積が増すと導体抵抗が低減させるので、伝達される電源における電圧、電流への損失がなくなる。そのために、 I Cチップ〜電源間での伝達損失が小さくなり、電源の供給が行われるので、誤動作やエラーなどを引き起こさない。この場合は、特に電源層の導体層の厚みによる要因が大きく、コア基板における電源層の導体層の厚みを他の層間絶縁層上の導体回路よりも厚くすることにより、その効果を奏する。

また、コア基板の片面もしくは両面の表層の形成された導体層および電源の導体層を厚くした場合だけでなく、 3層以上の多層コア基板にした場合、内層に導体層あるいは内層に電源層用の導体層を形成したコア基板にした場合でも同様の効果を奏することがわかった。つまり、電源不足もしくは電圧降下を小さくする効果があるのである。なお、多層コア基板の場合は、コア基板のすべての層の導体層および電源層の導体層の厚みが、層間絶縁層上の導体層の厚みよりも厚いときでも、コア基板のすべての層の導体層および電源層の導体層の厚みが、層間絶縁層上の導体層の厚みと同等もしくはそれ以下のときでも、全ての層の導体の厚みを足した厚みの総和が、層間絶縁層上の導体層の厚みより、厚くなつたときに、その効果を奏する。この場合は、それぞれの導体層の面積の差がない。つまり、ほぼ同一な面積比である場合に、その効果を奏する。例えば、 2層の導体層において、片方がベ夕層の大面積であるのに対して、もう一方は、バイァホール及ぴそのランド程度である場合には、もう一方の層の導体層の効果は相殺されてしまう。

さらに、コア基板内にコンデンサや誘電体層、抵抗などの電子部品を内蔵した基板であっても、その効果は顕著に表れる。内蔵させることにより、 I Cチップとコンデンサもしくは誘電体層との距離を短くすることができる。そのために、ループインダクタンスを低減することができる。電源不足もしくは電圧降下を小さくすることができる。例えば、コンデンサや誘電体層を内蔵したコァ基板においても、コアの基板の導体層および電源層の導体層の厚みを層間絶縁層上の導体層の厚みよりも厚くすることにより、メインの電源と内蔵されたコンデンサや誘電体層の電源との双方の導体抵抗を減らすことができるので、伝達損失を低減することができ、コンデンサを内蔵した基板の効果をいつそう発揮されるようになる。

コア基板の材料は、樹脂基板で検証を行ったが、セラミック、金属コア基板でも同様の効果を奏することがわかった。また、導体層の材質も銅からなる金属で行ったが、その他の金属でも、効果が相殺されて、誤動作やエラーが発生が増加するということは確認されていないことから、コァ基板の材料の相違もしくは導体層を形成する材質の相違には、その効果の影響はないものと思われる。より望ましいのは、コア基板の導体層と層間絶縁層の導体層とは、同一金属で形成されることである。電気特性、熱膨張係数などの特性や物性が変わらないことから、本願の効果を奏される。図面の簡単な説明

第 1図は、本発明の第 1実施例の多層プリント配線板を製造方法を示す工程図である。

第 2図は、第 1実施例の多層プリント配線板を製造方法を示す工程図である。第 3図は、第 1実施例の多層プリント配線板を製造方法を示す工程図である。第 4図は、第 1実施例の多層プリント配線板を製造方法を示す工程図である。第 5図は、第 1実施例の多層プリント配線板を製造方法を示す工程図である。第 6図は、第 1実施例に係る多層プリント配線板の断面図である。

第 7図は、第 1実施例に係る多層プリント配線板に I Cチップを載置した状態を示す断面図である。

第 8図は、第 3実施例に係る多層プリント配線板の断面図である。

第 9図は、第 3実施例に係る多層プリント配線板に I Cチップを載置した状態を示す断面図である。

第 1 0図は、第 4実施例に係る多層プリント配線板の断面図である。

第 1 1図は、第 4実施例に係る多層プリント配線板に I Cチップを載置した状態を示す断面図である。

第 1 2図は、本発明の第 5実施例の多層プリント配線板を製造方法を示すェ程図である。

第 1 3図は、第 5実施例の多層プリント配線板を製造方法を示す工程図である。

第 1 4図は、第 5実施例の多層プリント配線板を製造方法を示す工程図である。

第 1 5図は、第 5実施例の多層プリント配線板を製造方法を示す工程図である。

第 1 6図は、第 5実施例の多層プリント配線板を製造方法を示す工程図である。

第 1 7図は、第 5実施例の多層プリント配線板を製造方法を示す工程図である。

第 1 8図は、第 5実施例の多層プリント配線板を製造方法を示す工程図である。

第 1 9図は、第 5実施例に係る多層プリント配線板の断面図である。

第 2 0図は、第 5実施例に係る多層プリント配線板に I Cチップを載置した状態を示す断面図である。

第 2 1図は、第 5実施例の変形例に係る多層プリント配線板に I Cチップを載置した状態を示す断面図である。

第 2 2図は、第 6実施例に係る多層プリント配線板の断面図である。第 2 3図は、第 6実施例に係る多層プリント配線板に I Cチップを載置した状態を示す断面図である。

第 2 4図は、 I Cチップの動作中における電圧変化を示したグラフである。第 2 5図は、 I Cチップの動作中における電圧変化を示したグラフである。第 2 6図は、 I Cチップの動作中における電圧変化を示したグラフである。第 2 7図は、実施例と比較例との試験結果を示す図表である。

第 2 8図は、実施例と比較例との試験結果を示す図表である。

第 2 9図は、（コアの電源層厚みノ層間絶縁層厚みの比）に対する最大電圧降下量（V) をシユミレートした結果を示したグラフである。発明を実施するための最良の形態

[第 1実施例]ガラスエポキシ樹脂基板

先ず、本発明の第 1実施例に係る多層プリント配線板 1 0の構成について、第 1図〜第 7図を参照して説明する。第 6図は、該多層プリント配線板 1 0の断面図を、第 7図は、第 6図に示す多層プリント配線板 1 0に I Cチップ 9 0 を取り付け、ドー夕ボード 9 4へ載置した状態を示している。第 6図に示すように、多層プリント配線板 1 0では、コア基板 3 0の表面に導体回路 3 4、導体層 3 4 P、裏面に導体回路 3 4、導体層 3 4 Eが形成されている。上側の導体層 3 4 Pは、電源用のプレーン層として形成され、下側の導体層 3 4 Eは、アース用のプレーン層として形成されている。コア基板 3 0の表面と裏面とはスルーホール 3 6を介して接続されている。更に、該導体層 3 4 P、 3 4 Eの上にバイァホール 6 0及び導体回路 5 8の形成された層間樹脂絶縁層 5 0と、パイァホール 1 6 0及び導体回路 1 5 8の形成された層間樹脂絶縁層 1 5 0とが配設されている。該バイァホール 1 6 0及び導体回路 1 5 8の上層にはソルダーレジスト層 7 0が形成されており、該ソルダーレジスト層 7 0の開口部 7 1を介して、バイァホール 1 6 0及び導体回路 1 5 8にバンプ 7 6 U、 7 6 D が形成されている。

第 7図中に示すように、多層プリント配線板 1 0の上面側のハンダバンプ 7 6 Uは、 I Cチップ 9 0のランド 9 2へ接続される。更に、チップコンデンサ 9 8が実装される。一方、下側のハンダバンプ 7 6 Dは、ドー夕ボード 9 4のランド 9 6へ接続されている。

ここで、コア基板 3 0上の導体層 3 4 P、 3 4 Eは、厚さ l〜2 5 0 mに形成され、層間樹脂絶縁層 5 0上の導体回路 5 8及び層間樹脂絶縁層 1 5 0上の導体回路 1 5 8は 5〜2 5 ^ m (望ましい範囲 1 0〜2 0 πύ に形成されている。

第 1実施例の多層プリント配線板では、コァ基板 3 0の電源層（導体層） 3 4 Ρ、導体層 3 4 Εが厚くなることにより、コア基板の強度が増す、それによりコア基板自体の厚みを薄くしたとしても、反りや発生した応力を基板自体で緩和することが可能となる。

また、導体層 3 4 Ρ、 3 4 Εを厚くすることにより、導体自体の体積を増やすことができる。その体積を増やすことにより、導体での抵抗が低減することができる。

更に、導体層 3 4 Ρを電源層として用いることで、 I Cチップ 9 0への電源の供給能力が向上させることができる。そのため、該多層プリント基板上に I Cチップを実装したときに、 I Cチップ〜基板〜電源までのループインダク夕ンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域の I Cチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。更に、導体層 3 4 Εをアース層として用いることで、 I Cチップの信号、電力供給にノイズが重畳しなくなり、誤動作やエラーを防ぐことができる。

引き続き、第 6図を参照して上述した多層プリント配線板 1 0の製造方法について第 1図〜第 5図を参照して説明する。

(第 1実施例一 1 )

Α. 層間樹脂絶縁層の樹脂フィルムの作製ビスフエノール Α型エポキシ樹脂 ( エポキシ当量 4 5 5、油化シェルエポキシ社製ェピコート 1 0 0 1 ) 2 9重量部、クレゾールノポラック型エポキシ樹脂（エポキシ当量 2 1 5、大日本インキ化学工業社製ェピクロン N— 6 7 3 ) 3 9重量部、卜リアジン構造含有フエノールノポラック樹脂（フエノール性水酸基当量 1 2 0、大日本インキ化学工業社製フエノライト KA— 7 0 5 2 ) 3 0重量部をェチルジグリコールァセテート 20重量部、ソルベントナフサ 20重量部に攪拌しながら加熱溶解させ、そこへ末端エポキシ化ポリブタジエンゴム（ナガセ化成工業社製デナレックス R— 45EPT) 15重量部と 2—フエ二ルー 4、 5—ビス（ヒドロキシメチル）イミダゾール粉碎品 1. 5重量部、微粉碎シリカ 2. 5重量部、シリコン系消泡剤 0. 5重量部を添加しエポキシ樹 Ji旨組成物を調製した。

得られたエポキシ樹脂組成物を厚さ 38 z/mの PETフィルム上に乾燥後の厚さが 50 mとなるようにロールコーターを用いて塗布した後、 80〜12 で 10分間乾燥させることにより、層間樹脂絶縁層用樹脂フィルムを作製した。

B. 樹脂充填材の調製

ビスフエノール F型エポキシモノマー（油化シェル社製、分子量： 310、 Y L 983U) 100重量部、表面にシランカップリング剤がコーティングされた平均粒径が 1. 6 で、最大粒子の直径が 15 xm以下の S i 02球状粒子（アドテック社製、 CRS 1101— CE) 170重量部およびレベリング剤（サンノプコ社製ペレノール S4) 1. 5重量部を容器にとり、攪拌混合することにより、その粘度が 23± 1°Cで 44〜49 P a · sの樹脂充填材を調製した。なお、硬化剤として、イミダゾール硬化剤（四国化成社製、 2E 4MZ-CN) 6. 5重量部を用いた。充填材用樹脂としては、他のエポキシ樹脂（例えば、ビスフエノール A型、ノポラック型など）、ポリイミド樹脂、フエノール樹脂などの熱硬化性樹脂を用いてもよい。

C. 多層プリント配線板の製造

(1) 厚さ 0. 2〜0. 8 mmのガラスエポキシ樹脂または BT (ビスマレイミドトリアジン）樹脂からなる絶縁性基板 30の両面に 5〜250 の銅箔 32がラミネートされている銅張積層板 3 OAを出発材料とした（第 1図（A ) ) 。まず、この銅張積層板をドリル削孔し、無電解めつき処理および電解めつき処理を施し、パターン状にエッチングすることにより、基板の両面に導体回路 34、導体層 34P、 34Eとスルーホール 36を形成した（第 1図（B

) ) 0

(2) スルーホール 36および下層導体回路 34を形成した基板 30を水洗いし、乾燥した後、 NaOH (10 1 ) 、 NaC 102 (40 g/1) > N a3 P04 (6 g/1) を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、 Na〇H (10 g/ 1) 、 NaBH4 (6g/l) を含む水溶液を還元浴とする還元処理を行い、そのスルーホール 36内に粗化面 36ひを形成すると共に、導体回路 34、導体層 34P、 34 Eの全表面に粗化面 34 «を形成した（第 1図（C) ) 。

(3) 上記 Bに記載した樹脂充填材を調製した後、下記の方法により調製後 2 4時間以内に、スルーホール 36内、および、基板の導体回路非形成部に樹脂充填材 40の層を形成した（第 1図（D) ) 。

即ち、スルーホールおよび導体回路非形成部に相当する部分が開口した版を有する樹脂充填用マスクを基板上に載置し、スキージを用いてスルーホール内、凹部となっている下層導体回路非形成部、および、下層導体回路の外縁部に樹脂充填材を充填し、 100°CZ20分の条件で乾燥させた。

(4) 上記（3) の処理を終えた基板の片面を、 # 600のベルト研磨紙（三共理化学製）を用いたベルトサンダー研磨により、導体層 34P、 34Eの外緣部ゃスルーホール 36のランドの外縁部に樹脂充填材 40が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くため、導体層 3 4P、 34Eの全表面（スルーホ一ルのランド表面を含む）にバフ研磨を行つた。このような一連の研磨を基板の他方の面についても同様に行った。次いで、 100°Cで 1時間、 150°Cで 1時間の加熱処理を行って樹脂充填材 40を硬化した（第 2図（A) ) 。

このようにして、スルーホール 36や導体回路非形成部に形成された樹脂充填材 40の表層部および導体層 34 P、 34 Eの表面を平坦化し、樹脂充填材 40と導体贖 34 P、 34 Eの側面とが粗ィ匕面を介して強固に密着し、またスルーホール 36の内壁面と樹脂充填材とが粗化面を介して強固に密着した基板を得た。即ち、この工程により、樹脂充填材の表面と下層導体回路の表面とが略同一平面となる。

コア基板の導体層の厚みはコア基板の導体層の厚みは 1〜250 mの間で形成されて、コア基板上に形成された電源層の導体層の厚みは、 1〜250 mの間で形成された。このとき、実施例 1—1では、銅箔の厚み 40 のものを用いて、コア基板の導体層の厚みは 30 m、コア基板上に形成された電源層の導体層の厚みは 3 O imであった。しかしながら、導体層の厚みは上記厚みの範囲を超えてもよい。

(5) 上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エツチング液を基板の両面にスプレイで吹きつけて、導体回路 34、導体層 34 P、 34 Eの表面とスルーホール 36のランド表面と内壁とをエッチングすることにより、導体回路の全表面に粗ィヒ面 36 ^を形成した（第 2図（B) ) 。エツチング液としては、ィミダゾ一ル銅（I I )錯体 10重量部、ダリコール酸 7. 3重量部、塩化カリウム 5重量部からなるエッチング液（メック社製、メックエッチポンド）を使用した。

(6) 基板の両面に、 Aで作製した基板より少し大きめの層間樹脂絶縁層用樹脂フィルム 50 τを基板上に載置し、圧力 0. 45MPa、温度 80°C、圧着時間 10秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネ一夕一装置を用いて貼り付けることにより層間樹脂絶縁層を形成した（第 2図（C) ) 。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度 67 Pa、圧力 0. 47 MP a、温度 85 °C、圧着時間 60秒の条件で本圧着し、その後、 170°Cで 40分間熱硬化させた。

(7) 次に、層間樹脂絶縁層上に、厚さ 1. 2 mmの貫通孔が形成されたマスクを介して、波長 10. 4 111の0〇2ガスレーザにて、ビーム径 4. Omm、トップハットモード、パルス幅 8. 1 X秒、マスクの貫通孔の径 1. 0 mm、 1ショットの条件で層間樹 J!旨絶縁層 2に、直径 60〜100〃mの間でのバイァホール用開口 50 aを形成した（第 2図（D) ) 。今回は直径 60 Π1と 7 5 mで形成した。

(8) バイァホール用開口 6を形成した基板を、 60 g/ 1の過マンガン酸を含む 80 の溶液に 10分間浸漬し、層間樹脂絶縁層 2の表面に存在するェポキシ樹脂粒子を溶解除去することにより、バイァホール用開口 50 aの内壁を含む層間樹脂絶縁層 50の表面に粗化面 50 を形成した（第 2図（E) ) 。

(9) 次に、上記処理を終えた基板を、中和溶液（シプレイ社製）に浸漬してから水洗いした。

さらに、粗面化処理（粗化深さ 3 m) した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイァホール用開口の内壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム（PbC 12 ) と塩化第一スズ（SnC 12 ) とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。

(1 0) 次に、以下の組成の無電解銅めつき水溶液中に、触媒を付与した基板を浸漬して、粗面全体に厚さ 0. 3〜3. Ο ΠΙの無電解銅めつき膜を形成し、パイァホール用開口 50 aの内壁を含む層間樹脂絶縁層 50の表面に無電解銅めっき膜 52が形成された基板を得た（第 3図（A) ) 。

〔無電解めつき水溶液〕

N i S04 0 003 mo 1 /

酒石酸 0 200 mo 1 /

硫酸銅 0 032 mo 1 /

HCHO 0 050 mo 1 /

N aOH 0 100 mo 1 /

、 ' ービピリジル 100 mg/ 丄

ポリエチレングリコール（PEG) 0. 10 g/ 1

〔無電解めつき条件〕

34 °Cの液温度で 45分

(1 1) 無電解銅めつき膜 52が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、 1 10mJ/cm²で露光し、 0. 8 %炭酸ナトリウム水溶液で現像処理することにより、厚さ 2 のめつきレジスト 54を設けた（第 3図（B) ：) 。

(12) ついで、基板を 50°Cの水で洗浄して脱脂し、 25°Cの水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めつきを施し、めっきレジスト 54非形成部に、厚さ 20 mの電解銅めつき膜 56を形成した（第 3図（C ) ) ₀

〔電解めつき液〕

硫酸 2. 24 mo 1

0. 26 mo 1

添加剤 19. 5 m 1

(アトテックジャパン社製、カパラシド GL) 〔電解めつき条件〕

1 A/dm2

時間 65 分

温度 22 ± 2 °C

(13) さらに、めっきレジスト 3を 5%K〇Hで剥離除去した後、そのめつきレジスト下の無電解めつき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路 58及びバイァホール 60とした（第 3図 (D) ) 。

(14) ついで、上記（5) と同様の処理を行い、導体回路 58及びバイァホール 60の表面に粗化面 58 «、 60ひを形成した。上層の導体回路 58の厚みは 15 mの厚みであった（第 4図（A) ) 。ただし、上層の導体回路の厚みは、 5〜25 mの間で形成してもよい。

(15) 上記（6) 〜（14) の工程を繰り返すことにより、さらに上層の導体回路を形成し、多層配線板を得た（第 4図（B) ) 。

(16) 次に、ジエチレングリコールジメチルエーテル（DMDG) に 60重量％の濃度になるように溶解させた、クレゾールノポラック型エポキシ樹脂（日本化薬社製）のエポキシ基 50 %をァクリル化した感光性付与のオリゴマ一 (分子量： 4000) 45. 67重量部、メチルェチルケトンに溶解させた 8 0重量％のビスフエノール A型エポキシ樹脂（油化シェル社製、商品名：ェピコート 1001) 16. 0重量部、イミダゾール硬化剤（四国化成社製、商品名： 2E4MZ— CN) 1. 6重量部、感光性モノマーである 2官能アクリルモノマー（日本化薬社製、商品名： R604) 4. 5重量部、同じく多価ァクリルモノマー（共栄化学社製、商品名： DP E 6 A) 1. 5重量部、分散系消泡剤（サンノプコ社製、 S— 65) 0. 71重量部を容器にとり、攪拌、混合して混合組成物を調製し、この混合組成物に対して光重合開始剤としてべンゾフエノン（関東化学社製） 1. 8重量部、光增感剤としてのミヒラーケトン（関東化学社製） 0. 2重量部、を加えることにより、粘度を 25 °Cで 2. 0P a · sに調整したソルダーレジスト組成物を得た。

なお、粘度測定は、 B型粘度計（東京計器社製、 DVL— B型）で 60mi n- 1の場合はロータ一 No. 4、 6m i n-1の場合はローター No. 3によった。 (17) 次に、多層配線基板の両面に、上記ソルダーレジスト組成物 70を 2 0 mの厚さで塗布し、 Ί 0°Cで 20分間、 70°Cで 30分間の条件で乾燥処理を行った後（第 4図（C) ) 、ソルダーレジスト開口部のパターンが描画された厚さ 5mmのフォトマスクをソルダーレジスト層 70に密着させて 100 0mJZcm2 の紫外線で露光し、 DMT G溶液で現像処理し、 200 ^mの直径の開口 71を形成した（第 5図（A) ) 。

そして、さらに、 80 で 1時間、 100 °Cで 1時間、 120 °Cで 1時間、 150°Cで 3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが 15〜25 mのソルダ一レジストパターン層を形成した。上記ソルダ一レジスト組成物としては、市販のソルダーレジスト組成物を使用することもできる。

(18)次に、ソルダーレジスト層 70を形成した基板を、塩化ニッケル（2. 3X 1 O-'mo 1/1) 、次亜リン酸ナトリウム（2. 8X 10— ¹mo 1/1) 、クェン酸ナトリウム（1. 6X 1 O—'mo 1/1) を含む pH=4. 5の無電解ニッケルめっき液に 20分間浸潰して、開口部 71に厚さ 5 mのニッケルめっき層 72を形成した。さらに、その基板をシアン化金カリウム（7. 6 X 10"³mo 1/1) , 塩化アンモニゥム（1. 9X 1 O—'mo 1/1) 、クェン酸ナトリウム（1. 2X1 O-'mo 1/1) 、次亜リン酸ナトリウム（1. 7X 1 O-'mo 1/1) を含む無電解金めつき液に 80 °Cの条件で 7. 5分間浸漬して、ニッケルめっき層 72上に、厚さ 0. 03〃mの金めつき層 74を形成した（第 5図（B) ) 。ニッケル—金層以外にも、スズ、貴金属層（金、銀、パラジウム、白金など）の単層を形成してもよい。

(19) この後、基板の I Cチップを載置する面のソルダーレジスト層 70の開口 71に、スズ—鉛を含有するはんだべ一ストを印刷し、さらに他方の面のソルダーレジスト層の開口にスズ—アンチモンを含有するはんだべ一ストを印刷した後、 200°Cでリフローすることによりはんだバンプ（はんだ体）を形成し、はんだバンプ 76U、 76 Dを有する多層プリント配線板を製造した（第 6図）。

半田バンプ 76Uを介して I Cチップ 90を取り付け、チップコンデンサ 9 8を実装する。そして、半田バンプ 76 Dを介してドー夕ボード 94へ取り付ける（第 7図）。

(第 1実施例一 2 )

第 6図を参照して上述した第 1実施例一 1と同様であるが以下の様に製造した。コア基板の導体層の厚み： 5 5 コア基板の電源層の厚み： 5 5 m 層間絶縁層の導体層の厚み： 1 5 m

(第 1実施例— 3 )

第 1実施例一 1と同様であるが、以下のように製造した。

コア基板の導体層の厚み： 7 5 コア基板の電源層の厚み： 7 5 m 層間絶縁層の導体層の厚み： 1 5 zm

(第 1実施例一 4)

第 1実施例と同様であるが、以下のように製造した。

コア基板の導体層の厚み： 1 8 0 im コア基板の電源層の厚み： 1 8 0 m 層間絶縁層の導体層の厚み： 6 tm

(第 1実施例一 5 )

第 1実施例と同様であるが、以下のように製造した。

コア基板の導体層の厚み： 1 8 コア基板の電源層の厚み： 1 8 m 層間絶縁層の導体層の厚み： 1 5 /m

なお、第 1実施例において、 1く（コア基板の電源層の導体層の厚みノ層間絶縁層の導体層の厚み） ≤4 0のものを適合例として、（コア基板の電源層の導体層の厚み/層間絶縁層の導体層の厚み） ≤1を比較例とした。また、（コァ基板の電源層の導体層の厚み層間絶縁層の導体層の厚み） > 4 0のものを参考例とした。

[第 2実施例]セラミック基板

第 2実施例に係る多層プリント配線板について説明する。

第 6図を参照して上述した第 1実施例では、コァ基板が絶縁樹脂で形成されいた。これに対して、第 2実施例では、コア基板がセラミック、ガラス、 A L N; ムライトなどからなる無機系硬質基板であるが、他の構成は第 6図を参照して上述した第 1実施例と同様であるため、図示及び説明は省略する。

第 2実施例の多層プリント配線板においても、コア基板 3 0上の導体層 3 4 P、 3 4 P及びコア基板内の導体層 2 4は、銅、タンダステムなどの金属で形成され、層間樹脂絶縁層 5 0上の導体回路 5 8及び層間樹脂絶縁層 1 5 0上の導体回路 1 5 8は銅で形成されている。この第 2実施例においても第 1実施例と同様な効果を得ている。このとき、コア基板の導体層の厚み、コア基板の電源層の厚み、層間絶縁層の厚みも第 1実施例と同様に形成された。また、第 2 実施例において、 1 < (コア基板の電源層の導体層の厚み層間絶縁層の導体層の厚み） ≤4 0のものを適合例として、（コア基板の電源層の導体層の厚み /層間絶縁層の導体層の厚み） ≤1を比較例とした。また、（コア基板の電源層の導体層の厚みノ層間絶縁層の導体層の厚み) > 4 0のものを参考例とした。

(第 2実施例一 1 )

上述した第 2実施例と同様であるが以下の様に製造した。

コア基板の導体層の厚み： 3 0 コア基板の電源層の厚み： 3 0 m 層間絶縁層の導体層の厚み： 1 5 x m

(第 2実施例一 2 )

上述した第 2実施例と同様であるが以下の様に製造した。

コア基板の導体層の厚み： 5 0 m コア基板の電源層の厚み： 5 0 m 層間絶縁層の導体層の厚み： 1 5 m

(第 2実施例一 3 )

上述した第 2実施例と同様であるが以下の様に製造した。

コア基板の導体層の厚み： 7 5 m コア基板の電源層の厚み： 7 5 m 層間絶縁層の導体層の厚み： 1 5

(第 2実施例一 4 )

上述した第 2実施例と同様であるが以下の様に製造した。

コア基板の導体層の厚み： 1 8 0 コア基板の電源層の厚み： 1 8 0 m 層間絶縁層の導体層の厚み： 6 m

[第 3実施例]金属コア基板

第 8図及び第 9図を参照して第 3実施例に係る多層プリント配線板について説明する。

第 6図を参照して上述した第 1実施例では、コア基板が樹脂板で形成されていた。これに対して、第 3実施例では、コア基板が金属板から成る。

第 8図は、第 3実施例に係る多層プリント配線板 1 0の断面図を、第 9図は、第 8図に示す多層プリント配線板 1 0に I Cチップ 9 0を取り付け、ドー夕ポ —ド 9 4へ載置した状態を示している。第 8図に示すように、多層プリント配線板 1 0では、コア基板 3 0は金属板からなり、電源層として用いられる。コァ基板 3 0の両面には、バイァホール 6 0及び導体回路 5 8が配置された層間樹脂絶縁層 5 0が形成され、層間樹脂絶縁層 5 0の上には、バイァホール 1 6 0及び導体回路 1 5 8が配置された層間榭脂絶縁層 1 5 0が形成されている。コア基板 3 0の通孔 3 3内には、スルーホール 3 6が形成され、バイァホールの両端には蓋めつき層 3 7が配置されている。該バイァホール 1 6 0及び導体回路 1 5 8の上層にはソルダ一レジスト層 7 0が形成されており、該ソルダ一レジスト層 7 0の開口部 7 1を介して、バイァホール 1 6 0及び導体回路 1 5 8にバンプ 7 6 U、 7 6 Dが形成されている。

第 9図中に示すように、多層プリント配線板 1 0の上面側のハンダバンプ 7 6 Uは、 I Cチップ 9 0のランド 9 2へ接続される。更に、チップコンデンサ 9 8が実装される。一方、下側のハンダバンプ 7 6 Dは、ドー夕ボード 9 4のランド 9 6へ接続されている。

ここで、コア基板 3 0は、 2 0 0〜 6 0 0 mに形成されている。金属板の厚みは、 1 5〜3 0 0 mの間で形成された。層間絶縁層の導体層の厚みは、 5〜2 5 ^ mの間で形成してもよい。しかしながら、金属層の厚みは上述の範囲を超えてもよい。

この第 3実施例においても、第 1実施例と同様な効果を得ている。

(第 3実施例一 1 )

第 8図を参照して上述した第 3実施例と同様であるが以下のように設定した。コア基板の厚み： 5 5 0 m コア基板の電源層の厚み： 3 5 m

層間絶縁層の導体層の厚み： 1 5 /^ m - (第 3実施例一 2 )

第 3実施例と同様であるが以下のように設定した。

コア基板の厚み： 6 0 0 m コア基板の電源層の厚み： 5 5 /im

層間絶縁層の導体層の厚み： 1 5 m (第 3実施例一 3)

第 3実施例と同様であるが以下のように設定した。

コア基板の厚み： 550 _im コア基板の電源層の厚み： 100 xm 層間絶縁層の導体層の厚み： 10 zm

(第 3実施例一 4)

第 3実施例と同様であるが以下のように設定した。

コア基板の厚み： 550 m コア基板の電源層の厚み： 180 m 層間絶縁層の導体層の厚み： 6^m

(第 3実施例一 5)

第 3実施例と同様であるが以下のように設定した。

コア基板の厚み： 550 xm コア基板の電源層の厚み： 240 m 層間絶縁層の導体層の厚み： 6^111

なお、第 3実施例において、 1< (コア基板の電源層の導体層の厚みノ層間絶縁層の導体層の厚み） ≤40のものを適合例として、（コア基板の電源層の導体層の厚み Z層間絶縁層の導体層の厚み） ≤1を比較例とした。また、（コァ基板の電源層の導体層の厚み層間絶縁層の導体層の厚み） >40のものを参考例とした。

[第 4実施例]多層コア基板

第 10図及び第 11図を参照して第 4実施例に係る多層プリント配線板について説明する。

第 6図を参照して上述した第 1実施例では、コア基板が単板で形成されていた。これに対して、第 4実施例では、コア基板が積層板からなり、積層板内に導体層が設けられている。

第 10図は、第 4実施例に係る多層プリント配線板 10の断面図を、第 11 図は、第 10図に示す多層プリント配線板 10に I Cチップ 90を取り付け、ドー夕ボード 94へ載置した状態を示している。第 10図に示すように、多層プリント配線板 10では、コァ基板 30の表面及び裏面に導体回路 34、導体層 34Pが形成され、コア基板 30内に導体層 24が形成されている。導体層 34P及び導体層 24は、電源用のプレ一ン層として形成されている。導体層 3 4 Pと導体層 2 4とは導電ボスト 2 6により接続されている。（この場合の導電ポストとは、スルーホール、非貫通孔などのバイァホール（含むブラインドスルーホール、ブラインドバイァホール）スルーホールもしくはバイァホール導電性材料で充填したもの意味する。）更に、該導体層 3 4 Pの上にバイァホール 6 0及び導体回路 5 8の形成された層間樹脂絶縁層 5 0と、バイァホール 1 6 0及び導体回路 1 5 8の形成された層間樹脂絶縁層 1 5 0とが配置されている。該バイァホール 1 6 0及び導体回路 1 5 8の上層にはソルダーレジスト層 7 0が形成されており、該ソルダーレジスト層 7 0の開口部 7 1を介して、パイァホール 1 6 0及び導体回路 1 5 8にバンプ 7 6 U、 7 6 Dが形成されている。

第 1 1図中に示すように、多層プリント配線板 1 0の上面側の八ンダバンプ 7 6 Uは、 I Cチップ 9 0のランド 9 2へ接続される。更に、チップコンデンサ 9 8が実装される。一方、下側のハンダバンプ 7 6 Dは、ドー夕ボード 9 4 のランド 9 6へ接続されている。

ここで、コア基板 3 0上の導体回路 3 4、導体層 3 4 P、 3 4 P及びコア基板内の導体層 2 4が形成され、層間樹脂絶縁層 5 0上の導体回路 5 8及び層間樹脂絶縁層 1 5 0上の導体回路 1 5 8が形成されている。コア基板の導体層 3 4 Pおよび導体層 2 4の厚みはコア基板の導体層の厚みは 1〜 2 5 0 mの間で形成されて、コア基板上に形成された電源層としての役目を果たすの導体層の厚みは、 1〜2 5 0 mの間で形成された。この場合の導体層の厚みは、コァ基板の電源層の厚みの総和である。内層である導体層 3 4、表層である導体層 2 4、その双方を足したものであるという意味である。信号線の役目を果たしているものとを足すことではない。この第 4実施例においても、 3層の導体層 3 4 P、 3 4 P、 2 4の厚みを合わせることで、第 1実施例と同様な効果を得ている。電源層の厚みは上述の範囲を超えてもよい。

なお、第 4実施例において、 1 < (コア基板の電源層の導体層の厚みの総和 Z層間絶縁層の導体層の厚み） ≤4 0のものを適合例として、（コア基板の電源層の導体層の厚みの総和ノ層間絶縁層の導体層の厚み）≤ 1を比較例とした。

(コア基板の電源層の導体層の厚みの総和層間絶縁層の導体層の厚み） > 4 0のものを参考例とした。 (第 4実施例一 1)

第 10図を参照して上述した第 4実施例と同様であるが以下のように設定した。

コア基板の導体層（電源層）の厚み： 15 m

中間導体層（電源層）の厚み： 20

コア基板の電源層の厚みの和： 50 m

層間絶縁層の導体層の厚み： 1 5 m

(第 4実施例— 2)

第 4実施例と同様であるが、以下のように製造した。

コア基板の導体層（電源層）の厚み： 20 /m

中間導体層（電源層）の厚み： 20 / m

コア基板の電源層の厚みの和： 60 m

層間絶縁層の導体層の厚み： 1 5

(第 4実施例一 3)

第 4実施例と同様であるが、以下のように製造した。

コア基板の導体層（電源層）の厚み： 25 m

中間導体層（電源層）の厚み： 25 Aim

コア基板の電源層の厚みの和： 75 zm

層間絶縁層の導体層の厚み： 1 5

(第 4実施例一 4)

第 4実施例と同様であるが、以下のように製造した。

コア基板の導体層（電源層）の厚み： 50 m

中間導体層（電源層）の厚み： 100

コア基板の電源層の厚みの和： 200 im

層間絶縁層の導体層の厚み： 10

(第 4実施例一 5)

第 4実施例と同様であるが、以下のように製造した。

コア基板の導体層（電源層）の厚み： 55 m

中間導体層（電源層）の厚み： 250 m

コア基板の電源層の厚みの和： 360 zm 層間絶縁層の導体層の厚み： 1 2 m

(第 4実施例一 6 )

第 4実施例と同様であるが、以下のように製造した。

コア基板の導体層（電源層）の厚み： 5 5 ^ 111

中間導体層（電源層）の厚み： 2 5 0

コア基板の電源層の厚みの和： 3 6 0 i m

層間絶縁層の導体層の厚み： 9 / m

[第 5実施例] 多層コア基板

第 1 2図〜第 2 0図を参照して本発明の第 5実施例に係る多層プリント配線板について説明する。

先ず、第 5実施例に係る多層プリント配線板 1 0の構成について、第 1 9図、第 2 0図を参照して説明する。第 1 9図は、該多層プリント配線板 1 0の断面図を、第 2 0図は、第 1 9図に示す多層プリント配線板 1 0に I Cチップ 9 0 を取り付け、ドータボード 9 4へ載置した状態を示している。第 1 9図に示すように、多層プリント配線板 1 0では多層コア基板 3 0を用いている。多層コァ基板 3 0の表面側に導体回路 3 4、導体層 3 4 P、裏面に導体回路 3 4、導体層 3 4 Eが形成されている。上側の導体層 3 4 Pは、電源用のプレーン層として形成され、下側の導体層 3 4 Eは、アース用のプレーン層として形成されている。更に、多層コア基板 3 0の内部の表面側に内層の導体回路 1 6、導体層 1 6 E、裏面に導体回路 1 6、導体層 1 6 Pが形成されている。上側の導体層 1 6 Eは、アース用のプレーン層として形成され、下側の導体層 1 6 Pは、電源用のプレーン層として形成されている。電源用のプレーン層との接続は、スルーホールやバイァホールにより行われる。プレーン層は、片側だけの単層であっても、 2層以上に配置したものでもよい。 2層〜 4層で形成されることが望ましい。 4層以上では電気的な特性の向上が確認されていないことからそれ以上多層にしてもその効果は 4層と同等程度である。特に、 2層で形成されることが、多層コア基板の剛性整合という点において基板の伸び率が揃えられるので反りが出にくいからである。多層コア基板 3 0の中央には、電気的に隔絶された金属板 1 2が収容されている。（該金属板 1 2は、心材としての役目も果たしているが、スルーホールやバイァホールなどどの電気な接続がされていない。主として、基板の反りに対する剛性を向上させているのである。）該金属板 12に、絶縁樹脂層 14を介して表面側に、内層の導体回路 16、導体層 16 E、裏面に導体回路 16、導体層 16 Pが、更に、絶縁樹脂層 18を介して表面側に導体回路 34、導体層 34 Pが、裏面に導体回路 34、導体層 3 4Eが形成されている。多層コア基板 30は、スルーホール 36を介して表面側と裏面側との接続が取られている。

多層コア基板 30の表面の導体層 34 P、 34 Eの上には、バイァホール 6 0及び導体回路 58の形成された層間樹脂絶縁層 50と、バイァホール 160 及び導体回路 158の形成された層間樹脂絶縁層 150とが配設されている。該バイァホール 160及び導体回路 158の上層にはソルダーレジスト層 70 が形成されており、該ソルダーレジスト層 70の開口部 71を介して、パイァホール 160及び導体回路 158にバンプ 76U、 76 Dが形成されている。

第 20図中に示すように、多層プリント配線板 10の上面側のハンダバンプ 76Uは、 I Cチップ 90のランド 92へ接続される。更に、チップコンデンサ 98が実装される。一方、下側の外部端子 76Dは、ドータポ一ド 94のランド 96へ接続されている。この場合における外部端子とは、 PGA、 BGA, 半田バンプ等を指している。

ここで、コア基板 30表層の導体層 34 P、 34Eは、厚さ 10〜60 ΠΙ に形成され、内層の導体層 16 P、 16Eは、厚さ 10〜250 mに形成され、層間樹脂絶縁層 50上の導体回路 58及び層間樹脂絶縁層 150上の導体回路 158は 10〜 25 mに形成されている。

第 5実施例の多層プリント配線板では、コア基板 30の表層の電源層（導体層） 34P、導体層 34、内層の電源層（導体層） 16P、導体層 16 Eおよぴ金属板 12を厚くすることにより、コア基板の強度が増す。それによりコア基板自体を薄くしたとしても、反りや発生した応力を基板自体で緩和することが可能となる。

また、導体層 34P、 34E、導体層 16 P、 16 Eを厚くすることにより、導体自体の体積を増やすことができる。その体積を増やすことにより、導体での抵抗を低減することができる。更に、導体層 3 4 P、 1 6 Pを電源層として用いることで、 I C.チップ 9 0 への電源の供給能力が向上させることができる。そのため、該多層プリント基板上に I Cチップを実装したときに、 I Cチップ〜基板〜電源までのループィンダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域の I Cチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。更に、導体層 3 4 E、 1 6 Eをアース層として用いることで、 I Cチップの信号、電力供給にノイズが重畳しなくなり、誤動作やエラーを防ぐことができる。コンデンサを実装することにより、コンデンサ内の蓄積されている電源を補助的に用いることができるので、電源不足を起しにくくなる。特に、 I Cチップの直下に配設させることにより、その効果 (電源不足を起しにくくする）は顕著によくなる。その理由として、 I Cチップの直下であれば、多層プリント配線板での配線長を短くすることができるからである。第 5実施例では、多層コア基板 3 0は、内層に厚い導体層 1 6 P、 1 6 Eを、表面に薄い導体層 3 4 P、 3 4 Eを有し、内層の導体層 1 6 P、 1 6 Eと表面の導体層 3 4 P、 3 4 Eとを電源層用の導体層、アース用の導体層として用いる。即ち、内層側に厚い導体層 1 6 P、 1 6 Eを配置しても、導体層を覆う樹脂層が形成されている。そのために、導体層が起因となって凹凸を相殺させることで多層コア基板 3 0の表面を平坦にすることができる。このため、層間絶縁層 5 0、 1 5 0の導体層 5 8、 1 5 8にうねりを生じせしめないように、多層コア基板 3 0の表面に薄い導体層 3 4 P、 3 4 Eを配置しても、内層の導体層 1 6 P、 1 6 Eと足した厚みでコアの導体層として十分な厚みを確保することができる。うねりが生じないために、層間絶縁層上の導体層のインピーダンスに不具合が起きない。導体層 1 6 P、 3 4 Pを電源層用の導体層として、導体層 1 6 E、 3 4 Eをアース用の導体層として用いることで、多層プリント配線板の電気特性を改善することが可能になる。

更に、コア基板内で導体層 3 4 Pと導体層 1 6 Pとの間の信号線 1 6 (導体層 1 6 Eと同層）を配置することでマイクロストリップ構造を形成させることができる。同様に、導体層 1 6 Eと導体層 3 4 Eとの間の信号線 1 6 (導体層 1 6 Pと同層）を配置することでマイクロストリップ構造を形成させることができる。マイクロストリップ構造を形成させることにより、インダクタンスも低下し、インピーダンス整合を取ることができるのである。そのために、電気特性も安定化することができる。

即ち、コア基板の内層の導体層 1 6 P、 1 6 Eの厚みを、層間絶縁層 5 0、 1 5 0上の導体層 5 8、 1 5 8よりも厚くする。これにより、多層コア基板 3 0の表面に薄い導体層 3 4 E、 3 4 Pを配置しても、内層の厚い導体層 1 6 P、 1 6 Eと足すことで、コアの導体層として十分な厚みを確保できる。その比率は、 1 < (コアの内層の導体層 Z層間絶縁層の導体層） ≤4 0であることが望ましい。 1 . 2≤ (コアの内層の導体層 Z層間絶縁層の導体層） ≤3 0であることがさらに望ましい。

多層コア基板 3 0は、電気的に隔絶された金属板 1 2の両面に、樹脂層 1 4 を介在させて内層の導体層 1 6 P、 1 6 Eが、更に、当該内層の導体層 1 6 P、 1 6 Eの外側に樹脂層 1 8を介在させて表面の導体層 3 4 P、 3 4 Eが形成されて成る。中央部に電気的に隔絶された金属板 1 2を配置することで、十分な機械的強度を確保することができる。更金属板 1 2の両面に樹脂層 1 4を介在させて内層の導体層 1 6 P、 1 6 Eを、更に、当該内層の導体層 1 6 P、 1 6 Eの外側に樹脂層 1 8を介在させて表面の導体層 3 4 P、 3 4 Eを形成することで、金属板 1 2の両面で対称性を持たせ、ヒートサイクル等において、反り、うねりが発生することを防げる。

第 2 1図は、第 5実施例の改変例を示している。この改変例では、 I Cチップ 9 0の直下にコンデンサ 9 8を配置してある。このため、 I Cチップ 9 0とコンデンサ 9 8との距離が近く、 I Cチップ 9 0へ供給する電源の電圧降下を防ぐことができる。

引き続き、第 1 9図に示す多層プリント配線板 1 0の製造方法について第 1 2図〜第 1 8図を参照して説明する。

( 1 ) 金属層の形成

第 1 2図（A) に示す厚さ 5 0〜4 0 0 mの間の内層金属層（金属板） 1 2に、表裏を買通する開口 1 2 aを設ける（第 1 2図（B) ) 。金属層の材質としては、銅、ニッケル、亜鉛、アルミニウム、鉄などの金属が配合されているものを用いることができる。開口 1 2 aは、パンチング、エッチング、ドリリング、レーザなどによって穿設する。場合によっては、開口 12 aを形成した金属層 12の全面に電解めつき、無電解めつき、置換めつき、スパッ夕によつて、金厲膜 13を被覆してもよい（第 12図（C) ) 。なお、金属板 12は、単層でも、 2層以上の複数層でもよい。また、金属膜 13は、開口 12 aの角部において、曲面を形成するほうが望ましい。それにより、応力の集中するポイントがなくなり、その周辺でのクラックなどの不具合が引き起こしにくい。

(2) 内層絶縁層の形成

金属層 12の全体を覆い、開口 12 a内を充填するために、絶縁樹脂を用いる。形成方法としては、例えば、厚み 30〜200 m程度の Bステージ状の樹脂フィルムを金属板 12で挟んでから、熱圧着してから硬化させ絶縁榭脂層 14を形成することができる（第 12図（D) ) 。場合によっては、塗布、塗布とフィルム圧着の混合、もしくは閑口部分だけを塗布して、その後、フィルムで形成してもよい。

材料としては、ポリイミド樹脂、エポキシ樹脂、フエノール樹脂、 BT樹脂等の熱硬化性樹脂をガラスクロス等の心材に含浸させたプリプレダを用いることが望ましい。それ以外にも樹脂を用いてもよい。

(3) 金属箔の貼り付け

樹脂層 14で覆われた金属層 12の両面に、内層金属層 16 aを形成させる (第 12図（E) ) 。その一例として、厚み 12〜275 mの金属箔を積層させた。金属箔を形成させる以外の方法として、片面銅張積層板を積層させる。金属箔上に、めっきなどで形成することもできる。

(4) 内層金属層の回路形成

2層以上にしてもよい。アディティブ法により金属層を形成してもよい。テンティング法、エッチング工程等を経て、内層金属層 160；から内層導体層 16、 16 P、 16Eを形成させた（第 12図（F) ) 。このときの内層導体層の厚みは、 10〜250 mで形成させた。しかしながら、上述の範囲を超えてもよい。

(5) 外層絶縁層の形成

内層導体層 16、 16P、 16 Eの全体を覆い、および外層金属その回路間の隙間を充填するために、絶縁樹脂を用いる。形成方法としては、例えば、厚み 3 0〜2 0 0 m程度の Bステージ状の樹脂フィルムを金属板で挟んでから、熱圧着してから硬化させ、外層絶縁樹脂層 1 8を形成する（第 1 3図（A) ) 。場合によっては、塗布、塗布とフィルム圧着の混合、もしくは開口部分だけを塗布して、その後、フィルムで形成してもよい。加圧することで表面を平坦にすることができる。

( 6 ) 最外層の金属箔の貼り付け

外層絶縁樹脂層 1 8で覆われた基板の両面に、最外層の金属層 3 4 )3を形成させる（第 1 3図（B ) ) 。その一例として、厚み 1 0〜2 7 5 x mの金属箔を積層させる。金属箔を形成させる以外の方法として、片面銅張積層板を積層させる。金属箔上に、めっきなどで 2層以上にしてもよい。アディティブ法により金属層を形成してもよい。

( 7 ) スルーホール形成

基板の表裏を貫通する開口径 5 0〜4 0 0 mのスルーホール用通孔 3 6 を形成する（第 1 3図（C) ) 。形成方法としては、ドリル、レーザもしくはレーザとドリルの複合により形成させる（最外層の絶縁層の開口をレーザで行レ、場合によっては、そのレーザでの開口をターゲットマークとして用いて、その後、ドリルで開口して貫通させる）。形状としては、直線状の側壁を有するものであることが望ましい。場合によっては、テ一パ状であってもよい。スルーホールの導電性を確保するために、スルーホール用通孔 3 6 α内にめつき膜 2 2を形成し、表面を粗化した後（第 1 3図（D) ) 、充填樹脂 2 3を充填することが望ましい（第 1 3図（E) ) 。充填樹脂としては、電気的な絶縁されている樹脂材料、（例えば樹脂成分、硬化剤、粒子等が含有されているもの）、金属粒子による電気的な接続を行っている導電性材料（例えば、金、銅などの金属粒子、樹脂材料、硬化剤などが含有されているもの。）のいずれかを用いることができる。

めっきとしては、電解めつき、無電解めつき、パネルめつき（無電解めつきと電解めつき）などを用いることができる。金属としては、銅、ニッケル、コバルト、リン、等が含有してもので形成されるのである。めっき金属の厚みとしては、 5〜3 0 の間で形成されることが望ましい。

スルーホール用通孔 3 6 α内に充填する充填樹脂 2 3は、樹脂材料、硬化剤、粒子などからなるものを絶縁材料を用いることが望ましい。粒子としては、シリカ、アルミナなどの無機粒子、金、銀、銅などの金属粒子、樹脂粒子などの単独もしくは複合で配合させる。粒径が 0 . 1〜5 μΐηのものを同一径もしくは、複合径のもの混ぜたものを用いることができる。樹脂材料としては、ェポキシ樹脂（例えば、ビスフエノール型エポキシ樹脂、ノポラック型エポキシ樹脂など）、フエノール樹脂などの熱硬化性樹脂、感光性を有する紫外線硬化樹脂、熱可塑性樹脂などが単一もしくは混合したものを用いることができる。硬化剤としては、イミダゾール系硬化剤、アミン系硬化剤などを用いることができる。それ以外にも、硬化安定剤、反応安定剤、粒子等を含まれていてもよい。導電性材料を用いてもよい。この場合は、金属粒子、榭脂成分、硬化剤などからなるものが導電性材料である導電性ペーストとなる。場合によっては、半田、絶縁樹脂などの絶縁材料の表層に導電性を有する金属膜を形成したものなどを用いてもよい。めっきでスルーホール用通孔 3 6 α内を充填することも可能である。導電性ペーストは硬化収縮がなされるので、表層に凹部を形成してしまうことがあるからである。

( 8 ) 最外層の導体回路の形成

全体にめつき膜を被覆することで、スルーホール 3 6の直上に蓋めつき 2 5 を形成してもよい（第 1 4図（Α) ) 。その後、テンティング法、エッチング工程等を経て、外層の導体回路 3 4、 3 4 Ρ、 3 4 Εを形成する（第 1 4図（ Β) ) 。これにより、多層コア基板 3 0を完成する。

このとき、図示されていないが多層コア基板の内層の導体層 1 6等との電気接続を、バイァホールやブラインドスルーホール、ブラインドバイァホールにより行ってもよい。

その後の製造方法は、第 1図（C) 〜第 5図を参照して上述した第 1実施例と同様に、多層コア基板 3 0に層間樹脂絶縁層 5 0、 1 5 0、導体回路 5 8、 1 5 8を形成する。

( 9 ) 導体回路 3 4を形成した多層コア基板 3 0を黒化処理、および、還元処理を行い、導体回路 3 4、導体層 3 4 Ρ、 3 4 Εの全表面に粗化面 3 4 i3を形成する（第 1 4図（C) ) 。

( 1 0 ) 多層コア基板 3 0の導体回路非形成部に樹脂充填材 4 0の層を形成する（第 15図（A) ) 。

(11) 上記処理を終えた基板の片面を、ベルトサンダー等の研磨により、導体層 34P、 34Eの外縁部に樹脂充填材 40が残らないように研磨し、次いで、上記研磨による傷を取り除くため、導体層 34P、 34Eの全表面（スル一ホールのランド表面を含む）にバフ等でさらに研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。次いで、 100でで1時間、 150°Cで 1時間の加熱処理を行って樹脂充填材 40を硬化した（第 15 図（B) ) 。

また、導体回路間の樹脂充填を行わなくてもよい。この場合は、層間絶縁層などの樹脂層で絶縁層の形成と導体回路間の充填を行う。

(12) 上記多層コア基板 30に、エッチング液を基板の両面にスプレイで吹きつけて、導体回路 34、導体層 34P、 34 Eの表面とスルーホール 36のランド表面と内壁とをエッチング等により、導体回路の全表面に粗化面 36 β を形成した（第 15図（C) ) 。

(13) 多層コア基板 30の両面に、層間樹脂絶縁層用樹脂フィルム 50 rを基板上に載置し、彼圧着して裁断した後、さらに、真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層を形成した（第 1.6図（A) ) 。

(14) 次に、層間樹脂絶縁層上に、厚さ 1. 2 mmの貫通孔が形成されたマスクを介して、波長 10. 4 Atmの C〇2ガスレーザにて、ビーム径 4. 0m m、トップハットモード、パルス幅 7. 9 秒、マスクの貫通孔の径 1. Om m、 1ショットの条件で層間樹脂絶縁層 2に、直径 80 mのバイァホール用開口 50 aを形成した（第 16図（B) ) 。

(15) 多層コア基板 30を、 60 g/ 1の過マンガン酸を含む 80°Cの溶液に 10分間浸漬し、バイァホール用開口 50 aの内壁を含む層間樹脂絶縁層 5 0の表面に粗化面 50ひを形成した（第 15図（C) ) 。粗化面は 0. 1〜5 //mの間で形成した。

(16) 次に、上記処理を終えた多層コア基板 30を、中和溶液（シプレイ社製）に浸漬してから水洗いした。さらに、粗面化処理（粗化深さ 3 m) した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイァホール用開口の内壁面に触媒核を付着させた。 (17) 次に、無電解銅めつき水溶液中に、触媒を付与した基板を浸漬して、粗面全体に厚さ 0. 6〜3. 0 mの無電解銅めつき膜を形成し、パイァホール用開口 50 aの内壁を含む層間樹脂絶縁層 50の表面に無電解銅めつき膜 5 2が形成された基板を得る（第 15図（D) ) 。

(18) 無電解銅めつき膜 52が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、現像処理することにより、めっきレジスト 54を設けた（第 17図（A) ) 。めっきレジストの厚みは、 10〜30 m の間を用いた。

(19) ついで、多層コア基板 30に電解めつきを施し、めっきレジスト 54 非形成部に、厚さ 5〜20 の電解銅めつき膜 56を形成した（第 17図（ B) ) 。

(20) さらに、めっきレジストを 5%程度の KOHで剥離除去した後、そのめっきレジスト下の無電解めつき膜を硫酸と過酸化水素との混合液でェッチング処理して溶解除去し、独立の導体回路 58及びバイァホール 60とした（第 17図（C) ) 。

(21) ついで、上記（12) と同様の処理を行い、導体回路 58及びバイァホール 60の表面に粗化面 58 、 60 αを形成した。上層の導体回路 58の厚みは 5〜25 mで形成された。今回の厚みは 15 imの厚みであった（第 17図（D) ) 。

(22) 上記（14) 〜（21) の工程を繰り返すことにより、さらに上層の導体回路を形成し、多層配線板を得た（第 18図（A) ) 。

(23) 次に、多層配線基板の両面に、ソルダーレジスト組成物 70を 12〜 30 mの厚さで塗布し、 70 °Cで 20分間、 70 °Cで 30分間の条件で乾燥処理を行った後（第 18図（B) ) 、ソルダーレジスト開口部のパターンが描画された厚さ 5mmのフォトマスクをソルダーレジスト層 70に密着させて 1 000mJ/cm²の紫外線で露光し、 DMTG溶液で現像処理し、 200 mの直径の開口 71を形成した（第 18図（C) ) 。

そして、さらに、 80 °Cで 1時間、 100 °Cで 1時間、 120 °Cで 1時間、 150でで 3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが 10〜25 mのソルダーレジストパターン層を形成した。

( 2 4 ) 次に、ソルダーレジスト層 7 0を形成した基板を、無電解ニッケルめつき液に浸漬して、開口部 7 1に厚さ 5 のニッケルめっき層 7 2を形成した。さらに、その基板を無電解金めつき液に浸漬して、ニッケルめっき層 7 2 上に、厚さ 0 . 0 3 mの金めつき層 7 4を形成した（第 1 8図（D) ) 。二ッケルー金層以外にも、スズ、貴金属層（金、銀、パラジウム、白金など）の単層を形成してもよい。

( 2 5 ) この後、基板の I Cチップを載置する面のソルダーレジスト層 7 0の開口 7 1に、スズ一鉛を含有する半田ペーストを印刷し、さらに他方の面のソルダーレジスト層の開口にスズーアンチモンを含有する半田ペーストを印刷した後、 2 0 0 °Cでリフ口一することにより外部端子を形成し、はんだバンプを有する多層プリント配線板を製造した（第 1 9図）。

半田バンプ 7 6 Uを介して I Cチップ 9 0を取り付け、チップコンデンサ 9 8を実装する。そして、外部端子 7 6 Dを介してドー夕ボード 9 4へ取り付ける（第 2 0図）。

また、第 5実施例において、 1く（コア基板の電源層の厚み層間絶縁層の導体層の厚み） 0のものを適合例として、（コア基板の電源層の厚み Z層間絶縁層の導体層の厚み） ≤1を比較例とした。（コア基板の電源層の厚み Z層間絶縁層の導体層の厚み). > 4 0のものを参考例とした。

(第 5実施例一 1 )

第 1 9図を参照して上述した第 5実施例と同様であるが以下のように設定した。

コア基板の内層の導体層の厚み： 5 0 i m 表層の導体層の厚み： 2 0 i m コア基板の導体回路の厚みの和： 1 0 0 m

層間絶縁層の導体層の厚み： 1 5 m

内層の導体層と表層の導体層で、電源層の役目を果たした。しかしながら、表層の導体層の面積は、ランド程度のものであったので、内層の導体層と比較すると面積が小さかったので、電源を降下させる効果は相殺されてしまった。そのために、コア基板の導体層の厚みの和は、内層の 2層の導体層を足したものである。 (第 5実施例一 2 )

内層の導体層と表層の導体層で、電源層の役目を果たした。表層、内層の各一層ずつでのスルーホールにより、電気的な接続がなされた。

コア基板の内層の導体層の厚み： 6 0 外層の導体層の厚み： 2 0 i m コア基板の導体回路の厚みの和： 8 0 m

層間絶縁層の導体層の厚み： 1 5 m

内層の導体層と表層の導体層で、各 1層ずつ電源層の役目を果たした。表層の導体層の面積は、内層の導体層の面積同じだった。電源を降下させる効果を有する。そのために、コア基板の導体層の厚みの和は、内層の導体層と表層の導体層を足したものである。

(第 5実施例— 3 )

内層の導体層と表層の導体層で、電源層の役目を果たした。表層、内層の各一層ずつでのスル一ホールにより、電気的な接続がなされた。

コア基板の内層の導体層の厚み： 7 5 ΐη 外層の導体層の厚み： 2 0 コア基板の導体回路の厚みの和： 1 5 0 m

層間絶縁層の導体層の厚み： 1 5 t m

内層の導体層と表層の導体層で、電源層の役目を果たした。しかしながら、表層の導体層の面積は、ランド程度のものであったので、内層の導体層と比較すると面積が小さかったので、電源を降下させる効果は相殺されてしまった。そのために、コア基板の導体層の厚みの和は、内層 1層の導体層の厚みである。 (第 5実施例一 4 )

第 5実施例一 3と同様であるが、以下のように製造した。

コア基板の内層の導体層（電源層）の厚み： 2 0 0 / m

表層の導体層（電源層）の厚み： 2 0 m

コア基板の導体回路の厚みの和： 2 0 0

層間絶縁層の導体層の厚み： 1 0 m

コア基板の導体回路の厚みの和は、内層の層の導体層を足したものである。 (第 5実施例一 5 )

第 5実施例一 3と同様であるが、以下のように製造した。

コア基板の内層の導体層（電源層）の厚み： 2 4 0 z m 表層の導体層（電源層）の厚み： 2

コア基板の導体回路の厚みの和： 2 4 0 m

層間絶縁層の導体層の厚み： 8 ^ m

コア基板の導体回路の厚みの和は、内層の層の導体層を足したものである。 (第 5実施例一 6 )

第 5実施例一 2と同様であるが、以下のように製造した。

コア基板の内層の導体層（電源層）の厚み： 2 5 0 j^ m

表層の導体層（電源層）の厚み： 2 5

コア基板の導体回路の厚みの和： 3 0 0

層間絶縁層の導体層の厚み： 7 . 5 ^ m

[第 6実施例]コンデンサ内蔵コァ基板

第 2 2図及び第 2 3図を参照して第 6実施例に係る多層プリント配線板について説明する。

第 6実施例の多層プリント配線板では、コア基板 3 0にチップコンデンサ 2 0が内蔵されている。

第 2 2図は、第 6実施例に係る多層プリント配線板 1 0の断面図を、第 2 3 図は、第 2 2図に示す多層プリント配線板 1 0に I Cチップ 9 0を取り付けた状態を示している。第 2 2図に示すように、多層プリント配線板 1 0では、コァ基板 3 0が樹脂基板 3 O A及び樹脂層 3 0 Bからなる。樹脂基板 3 O Aにはコンデンサ 2 0を収容するための開口 3 1 aが設けられている。コンデンサ 2 0の電極は、樹脂層 3 0 Bに設けられたバイァホール 3 3により接続が取られている。コア基板 3 0の上面には、導体回路 3 4及び電源層を形成する導体層 3 4 Pが形成され、また、コア基板 3 0の両面には、バイァホール 6 0及び導体回路 5 8が配置された層間樹脂絶縁層 5 0が形成されている。コア基板 3 0 には、スル一ホ一ル 3 6が形成されている。層間樹脂絶縁層 5 0の上層にはソルダーレジスト層 7 0が形成されており、該ソルダーレジス卜層 7 0の開口部 7 1を介して、パイァホール 1 6 0及び導体回路 1 5 8にバンプ 7 6 U, 7 6 Dが形成されている。

第 2 3図中に示すように、多層プリン卜配線板 1 0の上面側のハンダバンプ 7 6Uは、 I Cチップ 9 0のランド 9 2へ接続される。更に、チップコンデンサ 98が実装される。一方、下側のハンダバンプへの接続用の導電性接続ピン 9 9が取り付けられている。

ここで、導体層 34 Eは、 3 0 mに形成されている。この第 6実施例においては、コア基板 30内にコンデンサ 20を内蔵するため、第 1実施例を上回る効果が得られる。

(第 6実施例一 1)

第 22図を参照して上述した第 6実施例と同様であるが以下のように設定した。

コア基板の導体層の厚み： 30 im コア基板の電源層の厚み： 30 tm 層間絶縁層の導体層の厚み： 1 5 iim

(第 6実施例一 2)

第 6実施例と同様であるが以下のように設定した。

コア基板の導体層の厚み： 5 5 m コア基板の電源層の厚み： 5 5 m 層間絶縁層の導体層の厚み： 1 5 m

(第 6実施例一 3)

コア基板の導体層の厚み： 7 5 im コア基板の電源層の厚み： 7 5 m 層間絶縁層の導体層の厚み： 1 5 m

(第 6実施例一 4)

第 6実施例一 1と同様であるが以下のように設定した。

コア基板の導体層（電源層）の厚み： 1 80 m

層間絶縁層の導体層の厚み： 6. 0 m

(比較例）

第 1実施例〜第 5実施例において、（コア基板の電源層の厚み Z層間絶縁層の導体層の厚み） ≤ 1を比較例とした。その実例として、コア基板の電源層の厚み： 1 5 j m、層間絶縁層の導体層の厚み： 1 5 mに設定した。

(参考例）

第 1実施例〜第 5実施例において、（コア基板の電源層の厚み/層間絶縁層の導体層の厚み） ≤40を参とした。その実例として、コア基板の電源層の厚み： 415 m、層間絶縁層の導体層の厚み： 10 mに設定した。

参考例とは、適合例と同様な効果を得ることができるが、それ以外で不具合が発生する恐れがあり、適合例よりも若干適合されないというものである。それぞれの実施例と比較例と参考例の基板に周波数 3. 1GHzの I Cチップを実装して、同じ量の電源を供給して、起動させたときの電圧の降下した量を測定した。このときの電圧降下量での平均値を示した。電源電圧 1. 0Vのときの変動した電圧降下量の平均値である。

また、それぞれの実施例と比較例と参考例のバイアス高温高湿条件（130、湿度 85wt%、 2 V印加）下における信頼性試験を行った。試験時間は、 1 00h r、 300h r、 500h r、 l O O Oh rで行い、 I Cの誤動作の有無、コアの導体層のビア接続オープンの有無についてそれそれ実施例および比較例について検証をした。この結果を第 27図、第 28図中の図表に表す。さらに、導体層の厚みについても検証を行った。横軸に（コアの電源層厚み /層間絶縁層厚みの比）を設定し、縦軸に最大電圧降下量（V) を設定してシユミレートした結果を第 29図に示した。

すべての実施例、比較例、参考例の測定結果を基に行っている。それ以外については、シユミレートで作成した。

第 27図、第 28図より、適合例で作成したものは I Cチップの誤動作ゃォープンなどなりにくい。つまり、電気接続性と信頼性が確保される。

比較例では、 I Cチップの誤動作を引き起こしてしまうため、電気接続性に問題があるし、導体の厚みが薄いため、信頼性試験下で発生した応力を緩衝できず、ビア接続部での剥がれが生じてしまった。そのために、信頼性が低下してしまった。しかしながら、コア基板の電源層の厚みノ層間絶縁層の導体層の厚みの比 1. 2を越えると、その効果が現れてくる。

コア基板の電源層の厚み Z層間絶縁層の導体層の厚み比 40を越えると（参考例）、上層の導体回路における不具合（例えば、上層の導体回路への応力の発生やうねりによる密着性の低下を引き起こしてしまう等）のため、信頼性が低下してしまった。通常は問題ないが、材料等の要因によっては、その傾向が現れてしまうことがある。

試験の結果からも電気特性を満たすのは、 1< (コア基板の電源層の厚みノ層間絶縁層の導体層の厚み）である。また、電気特性と信頼性の要因を満たすのは、 1く（コア基板の導体層の厚み Z層間絶縁層の厚み） ≤4 0ということになる。

第 2 7図、第 2 8図の結果により、この場合、電源電圧 1 . 0 Vのとき、変動許容範囲 ± 1 0 %であれば、電圧の挙動が安定していることになり、 I Cチップの誤動作などを引き起こさない。つまり、この場合、電圧降下量が 0 . 1 V以内であれば、電圧降下による I Cチップへの誤動作等を引き起こさないことになる。 0 . 0 9 V以下であれば、安定性が増すことになる。それ故に、（コア基板の電源層の厚みノ層間絶縁層の厚み）の比が 1 . 2を越えるの良いのである。さらに、 1 . 2≤ (コア基板の電源層の厚みノ層間絶縁層の厚み） ≤ 4 0の範囲であれば、数値が減少傾向にあるため、その効果が得やすいということとなる。また、 4 0 < (コア基板の電源層の厚みノ層間絶縁層の厚み）という範囲では、電圧降下量が上昇していることから、コア部分でのビア剥離などが原因で電圧供給に問題が起こっていることとなる。材料等の選定でビア剥離を抑えれれば、上記問題は解決される。通常使用する範囲では問題にならない。

更に、 5 . 0 < (コア基板の電源層の厚み Z層間絶縁層の厚み） ≤4 0未満であれば、電圧降下量がほぼ同じであることから、安定しているということとなる。つまり、この範囲が、最も望ましい比率範囲であるということが言える。本願発明により、 I Cチップ〜基板〜電源の導体における抵抗を低減させることができ、伝達損失が低減される。そのために、伝達される信号や電源が所望の能力が発揮される。そのために、 I Cチップの機能、動作などが正常に作動するために、誤作動やエラーを発生することがない。 I Cチップ〜基板〜ァ

—スの導体における抵抗を低減させることができ、信号線、電源線でのノイズの重畳を軽減し、誤作動やエラーを防ぐことができる。

また、本願発明により、 I Cチップの初期起動時に発生する電源不足（電圧降下）の度合いを小さくなることもわかり、高周波領域の I Cチップ、特に 3 GH z以上の I Cチップを実装したとしても、問題なく起動することができることが分かった。そのため、電気的な特性や電気接続性をも向上させることができるのである。さらに、プリント基板の回路内での抵抗を従来のプリント基板に比べても、小さくすることができる。そのために、バイアスを付加して、高温高湿下で行う信頼性試験（高温高湿バイアス試験）を行っても、破壊する時間も長くなるので、信頼性も向上することができる。

Claims

請求の範囲

1 . コア基板上に、層間絶縁層と導体層が形成されて、バイァホールを介して電気的な接続の行われる多層プリント配線板において、

前記コア基板上の導体層の厚みは、層間絶縁層上の導体層の厚みよりも厚いことを特徴とする多層プリント配線板。

2 .コア基板上に、層間絶縁層と導体層が形成されて、バイァホールを介して、電気的な接続を行われる多層プリント配線板において、

前記コア基板上の導体層の厚みを 1、層間絶縁層上の導体層の厚みを 2 に対して、ひ 2く 0； 1≤4 0 ひ 2であることを特徴とする多層プリント配線板。

3 . 前記 1は、 1 . 2 ひ 2≤ 1≤4 0 ひ 2であることを特徴とする請求項 1に記載の多層プリント配線板。

4. 前記コア基板の導体層は、電源層用の導体層又はァ一ス用の導体層である請求項 1〜請求項 3のいずれか 1に記載の多層プリント配線板。

5 . コンデンサが表面に実装されていることを特徴とする請求項 1〜請求項 4 のいずれか 1に記載の多層プリント配線板。

6 . コア基板上に、層間絶縁層と導体層が形成されて、バイァホールを介して電気的な接続の行われる多層プリント配線板において、

前記コア基板が、内層に厚い導体層を有する 3層以上の多層コア基板であつて、

前記コア基板の内層の導体層と表面の導体層とが、電源層用の導体層又はァース用の導体層であることを特徴とする多層プリント配線板。

7 . コア基板上に、層間絶縁層と導体層が形成されて、バイァホールを介して電気的な接続の行われる多層プリント配線板において、

前記コア基板の内層の導体層は、電源層用の導体層又はアース用の導体層であり、表層の導体層は信号線からなることを特徴とする多層プリント配線板。

8 . 前記コア基板の内層の導体層の厚みは、層間絶縁層上の導体層よりも厚いことを特徴とする請求項 6または 7に記載の多層プリント配線板。

9 . 前記コア基板の内層の導体層は、 2層以上である請求項 6又は 7に記載の多層プリント配線板。

1 0 . 前記コア基板は、電気的に隔絶された金属板の両面に、樹脂層を介在させて前記内層の導体層が、更に、当該内層の導体層の外側に樹脂層を介在させて前記表面の導体層が形成されて成ることを特徴とする請求項 6又は請求項 7 の多層プリント配線板。

1 1 . 前記コア基板は、内層に厚みの厚い導体層、表層に厚みの薄い導体層を備えることを特徴とする請求項 6又は請求項 7の多層プリント配線板。