WO2002069555A1 - Instrument servant a mesurer avec precision les caracteristiques d'un systeme de transmission de donnees et circuit de reproduction d'horloge mis en application - Google Patents

Instrument servant a mesurer avec precision les caracteristiques d'un systeme de transmission de donnees et circuit de reproduction d'horloge mis en application Download PDF

Info

Publication number
WO2002069555A1
WO2002069555A1 PCT/JP2002/001454 JP0201454W WO02069555A1 WO 2002069555 A1 WO2002069555 A1 WO 2002069555A1 JP 0201454 W JP0201454 W JP 0201454W WO 02069555 A1 WO02069555 A1 WO 02069555A1
Authority
WO
WIPO (PCT)
Prior art keywords
band
signal
clock signal
pass filter
period
Prior art date
Application number
PCT/JP2002/001454
Other languages
English (en)
French (fr)
Inventor
Seiya Suzuki
Original Assignee
Anritsu Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corporation filed Critical Anritsu Corporation
Priority to US10/257,419 priority Critical patent/US6782353B2/en
Priority to EP02700613A priority patent/EP1286493B1/en
Priority to DE60228657T priority patent/DE60228657D1/de
Priority to JP2002568561A priority patent/JP3649718B2/ja
Publication of WO2002069555A1 publication Critical patent/WO2002069555A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Definitions

  • the present invention relates to a measuring device for measuring the characteristics of a data transmission system with high accuracy and a clock recovery circuit used for the same. Involved, in particular,
  • the present invention relates to a measuring device for measuring the accompanying error rate, jitter and wander characteristics with high accuracy, and a clock recovery circuit used for the measuring device.
  • FIG. 9 is a block diagram showing a configuration of a conventional clock reproducing circuit 10 used in such a measuring device.
  • a data converter 11 converts a data signal Da input in an NR Z (Non Return to Zero) system into a data signal Db in an RZ (Return to Zero) system. I have.
  • the RZ method is a method in which the amplitude of a data signal is temporarily returned to a reference level between a certain bit code and the next bit code.
  • the NRZ method is a method in which the amplitude of a data signal is not returned to a reference level between a certain bit code and the next bit code.
  • the data converter 11 generates and outputs a pulse having a predetermined width synchronized with the rising timing of the data signal Da input in the NRZ system and the inverted signal of the data signal Da.
  • an NRZ data signal Da corresponding to a code string of 0 and 1 is input, from the data converter 11, as shown in FIG.
  • An RZ data signal Db composed of a pulse train of a predetermined width synchronized with the rise and fall of the data signal Da is output.
  • the data signal Db in a period in which the sign of the data signal Da is inverted for each bit is a pulse train that rises to a high level and returns to a low level for each code.
  • this data signal Db is used as a clock signal, the clock signal is lost during a period in which the sign of the data signal Da is the same and continuous.
  • the delay addition circuit 12 includes a data signal Db output from the data converter 11 in the RZ method and a signal Db ′ obtained by delaying the data signal Db by a predetermined time T by the delay circuit 12a. OR circuit (addition circuit) 1 2b and outputs the result.
  • the output shown in Fig. 10D is the signal with one pulse inserted in each period during which no pulse train is output in Fig. 10B. If this is used as a clock signal, the missing period can be eliminated or shortened.
  • Japanese Unexamined Patent Publication No. Hei 11-313 052 and Japanese Unexamined Patent Publication No. 2000-190709 disclose a predetermined method for extracting a clock signal component from an input data signal.
  • a clock recovery circuit that regenerates a clock signal using a bandpass filter having the following band characteristics and a saturation amplifier or AGC amplifier that amplifies the clock signal component extracted by the bandpass filter to a predetermined level. Is disclosed.
  • the data signal input to such a clock recovery circuit has a portion where the same code component is extremely continuous.
  • the clock signal output from the band-pass filter is based on the relaxation oscillation inside the band-pass filter described later.
  • noise components b, c, d, e, etc. appear superimposed.
  • the relaxation oscillation inside the band-pass filter means that, when there is a period in which the same sign component is remarkably continuous in the data signal, as shown in FIG. This is the vibration phenomenon inside the band-pass filter for the data signal.
  • the relaxation oscillation inside the bandpass filter depends on the width of the band characteristic of the bandpass filter.
  • the band characteristic of the band-pass filter that extracts a signal component having the same frequency as the clock signal to be reproduced from the data signal transmitted at the predetermined carrier frequency has a narrow band characteristic corresponding to the predetermined carrier frequency.
  • the relaxation oscillation inside the bandpass filter becomes remarkable.
  • various noise components b ′ and c ′ are included in the peak signal output from the saturation amplifier or the AGC amplifier, as shown in FIG. 12C. , D ', e', etc. appear superimposed.
  • such a saturated amplifier or AGC amplifier operates in a non-saturation region as shown in Fig. 12C during a period in which relaxation oscillation exists inside the band-pass filter.
  • the saturation amplifier and the AGC amplifier simply perform waveform shaping, and the output during the period in which the moderate oscillation exists inside the band-pass filter is not recognized as a mouthpiece signal. , The sign has no proof stress.
  • An object of the present invention is to solve the above-mentioned problems and to reliably prevent the occurrence of clock signal loss and phase fluctuation with a simple configuration, thereby enabling data signal transmission. It is an object of the present invention to provide a measuring apparatus capable of correctly measuring an error rate, a jitter, a wander characteristic, and the like.
  • Another object of the present invention is to provide a simple configuration of a clock signal.
  • a clock used in a measurement device that can accurately measure the error rate, jitter, wander characteristics, etc. associated with data signal transmission by reliably preventing loss and phase fluctuations. It is to provide a reproduction circuit.
  • a signal component having the same frequency as the clock signal to be reproduced is extracted from the RZ data signal converted by the data converter, and has a predetermined band characteristic defined corresponding to the predetermined carrier frequency.
  • a signal component extracted by the band-pass filter is binarized by a predetermined threshold value, and the binarized signal is output as a clock signal to be reproduced, and is input to the band-pass filter. If there is a period in which the data signal continues for a plurality of bits at the same level, the band-pass filter is set up by the warm-sum oscillation inside the band-pass filter with respect to the data signal input immediately before the period.
  • a binarization circuit (25) configured to compensate for a lack of a clock signal in the period by binarizing a signal output in the period with the threshold value;
  • Calculation modules (33, 37, 38) for calculating at least one;
  • a measuring device comprising:
  • the measuring device is a measuring device that measures the error rate
  • the calculation module in the error measurement unit,
  • the measurement device is a measurement device that measures at least one of the jitter and the wander
  • the band-pass filter has a predetermined band characteristic defined corresponding to at least one of the measurement of the jitter and the wander and the predetermined carrier frequency
  • the binarizing circuit when there is a period in which the data signal input to the band-pass filter is continuous at the same level for a plurality of bits, receives the data input immediately before the period.
  • a measurement module comprising: a calculation module (37, 38) that calculates at least one of the jitter and the wander based on the phase difference detected by the phase difference detection module. Is provided.
  • the band-pass filter and the binarizing circuit are a set of circuits, and the set of circuits is connected in series.
  • the described measuring device is provided.
  • the binarization circuit is provided between the bandpass filter and the binarization circuit, and amplifies a signal component extracted by the bandpass filter.
  • the measuring device according to the first aspect further comprising an amplifier (24) for outputting the measurement signal to the measuring device.
  • the threshold value of the binarization circuit is set to a threshold voltage that can guarantee a desired homo-code continuity resistance.
  • the clock signal output from the binarization circuit and the reference clock A phase comparator for detecting a phase difference from the reference clock signal, and a signal having a predetermined frequency based on a voltage output corresponding to the phase difference detected by the phase comparator.
  • a clock signal loss detection module (140) for detecting a loss of the clock signal in the period in the clock signal output from the binarization circuit based on the phase difference; When the lack of the clock signal in the period is detected by the module (136) and the click signal loss detection module of the phase difference detection module for calculating the threshold value And correcting a lack of a clock signal in the binarization circuit in the period based on a voltage output corresponding to the phase difference detected by the phase comparator of the phase difference detection module for calculating the threshold value.
  • a threshold calculation module (143) for calculating an optimum threshold and supplying the threshold to the binarization circuit;
  • the measurement device according to the first aspect, further comprising: Also, according to an eighth aspect of the present invention,
  • the measurement device is a measurement device that measures at least one of the zipper and wander
  • the band-pass filter has at least one of the jitter and the binder and has a predetermined band characteristic defined corresponding to the predetermined carrier frequency
  • the binarization circuit when there is a period in which the data signal input to the band-pass filter is continuous for a plurality of bits at the same level, the data input until immediately before the period.
  • a signal output by the band-pass filter during the period due to a warm-sum vibration of the signal inside the band-pass filter is binarized by a threshold corresponding to at least one of the measurement of the jitter and the wander,
  • the calculation module is used in the Z-Zander wander measurement section (35).
  • a phase difference detection module (36) for detecting a phase difference between a clock signal output from the binarization circuit and a reference clock signal
  • phase difference detection module (36) of the jitter / wander measurement unit is also used as the phase difference detection module (136) for calculating the threshold value.
  • the signal component extracted by the band-pass filter is binarized by a predetermined threshold value, and the binarized signal is output as a clock signal to be reproduced.
  • the band-pass filter When there is a period in which the data signal input in the evening continues at the same level for a plurality of bits, the band pass is performed by the warm-sum oscillation inside the band pass filter with respect to the data signal input immediately before the period.
  • a binarization circuit (25) configured to compensate for the lack of the clock signal in the period by binarizing the signal output by the filter in the period with the threshold value;
  • a clock recovery circuit is provided for use in a measuring device that measures at least one of an error rate, jitter, and wander associated with transmission of the data signal based on a clock signal output from the binarization circuit. .
  • the measuring device is a measuring device that measures at least one of the jitter and the wander.
  • the band-pass filter has a predetermined band characteristic defined corresponding to at least one of the measurements of the jitter and wander and the predetermined carrier frequency
  • the binarization circuit converts the data input to the bandpass filter.
  • a clock recovery circuit according to a ninth aspect is provided, wherein the signal output by the filter in the period is binarized by a threshold value corresponding to at least one of the jitter measurement and the wander measurement.
  • a ninth aspect in which the bandpass filter and the binarization circuit are a set of circuits, and the set of circuits is connected in series to a plurality of sets A clock regeneration circuit according to (1) is provided.
  • the signal processing device is provided between the band-pass filter and the binarizing circuit, and amplifies a signal component extracted by the band-pass filter to perform the binarization.
  • the clock recovery circuit according to the ninth aspect further comprising an amplifier (24) for outputting to the conversion circuit.
  • the threshold value of the binarizing circuit 25 is set to a threshold voltage that can guarantee a desired resistance to the same sign continuous.
  • a clock recovery circuit according to a ninth aspect is provided.
  • a phase comparator (136 A) for detecting a phase difference between the clock signal output from the binarization circuit and the reference clock signal; and a voltage output corresponding to the phase difference detected by the phase comparator.
  • a signal having a predetermined frequency based on the reference clock signal.
  • a phase-locked loop module (139) including a voltage-controlled oscillator module (138) for outputting to the phase comparator as a signal, and a phase-locked loop module detected by the phase comparator of the phase-locked loop module.
  • a phase difference detector for calculating a threshold value comprising: a clock signal loss detection module (140) for detecting a loss of the clock signal in the period in the clock signal output from the binarization circuit based on the phase difference.
  • a threshold calculation module supplied to the binarizing circuit calculates the threshold (1 4 3),
  • the clock recovery circuit according to a ninth aspect further comprising:
  • the measurement device is a measurement device that measures at least one of the jitter and wander
  • the band-pass filter has a predetermined band characteristic defined corresponding to at least one of the measurements of the jitter and wander and the predetermined carrier frequency
  • the binarizing circuit when there is a period in which the data signal input to the band-pass filter is continuous for a plurality of bits at the same level, receives the data input immediately before the period.
  • Overnight signal Five
  • the signal output by the band-pass filter during the period due to the warm-sum vibration inside the band-pass filter with respect to is binarized by a threshold value corresponding to at least one of the measurement of the jitter and the wander,
  • the calculation module is used in the Z-Zander wander measurement section (35).
  • a phase difference detection module (36) for detecting a phase difference between a clock signal output from the binarization circuit and a reference clock signal
  • FIG. 1 is a block diagram showing the configuration of a first embodiment of a measuring device and a clock recovery circuit used therein according to the present invention.
  • FIG. 2A to 2E are timing charts for explaining the operation of the clock recovery circuit used in the measurement apparatus of FIG. 1.
  • FIG. 3 is a timing chart of the clock recovery circuit used in the measurement apparatus of FIG.
  • FIG. 4 is an output waveform diagram of a binarization circuit shown for explaining an operation
  • FIG. 4 is a block diagram showing a configuration of a second embodiment of a clock recovery circuit used in the measurement apparatus according to the present invention.
  • FIG. 5 is a block diagram showing a configuration of a third embodiment of a clock recovery circuit used in the measurement device according to the present invention.
  • FIG. 6A is a block diagram showing a configuration of a part of a fourth embodiment of a clock recovery circuit used in a measurement device according to the present invention
  • FIG. 6B is a table showing the relationship between the threshold value of the binarization circuit and the same sign tolerance in the clock recovery circuit of FIG. 6A.
  • FIG. 7 is a block diagram showing a configuration of a portion of a clock recovery circuit used in a measuring apparatus according to a fifth embodiment of the present invention.
  • FIG. 8 is a block diagram of a clock recovery circuit used in the measuring apparatus according to the present invention.
  • FIG. 9 is a block diagram illustrating a configuration of a container according to the sixth embodiment;
  • FIG. 9 is a block diagram illustrating a configuration of a conventional clock recovery circuit;
  • FIGS. 10A to 10D are timing charts for explaining the operation of the conventional clock recovery circuit.
  • FIG. 11 is a block diagram showing another configuration of a conventional clock recovery circuit.
  • Figure 12A-D shows the operation of a conventional clock recovery circuit that recovers a clock signal using a saturation amplifier or AGC amplifier that amplifies the clock signal component extracted by the bandpass filter to a predetermined level.
  • FIG. 12E is an output waveform diagram of a binarization circuit shown to explain the operation of the cooktop regeneration circuit used in the measurement apparatus of FIG. 1 according to the present invention.
  • BEST MODE FOR CARRYING OUT THE INVENTION hereinafter, embodiments of the present invention will be described with reference to the drawings.
  • FIG. 1 is a block diagram showing the configuration of a first embodiment of a measuring apparatus 20 and a clock recovery circuit 21 used for the same according to the present invention.
  • This measuring device 20 is applied to error measurement and jitter / wander measurement of a data transmission system.
  • the measuring device 20 includes a clock recovery circuit 21, an error measuring unit 30 and a jitter / wander measuring unit 35.
  • the data converter 22 of the clock recovery circuit 21 converts the NRZ data signal Da transmitted at the predetermined carrier frequency input from the input terminal 20a into the RZ data signal Db. .
  • the data signal Db output from the data converter 22 is input to the band-pass filter 23.
  • the band-pass filter 23 selectively extracts a signal component having the same frequency as a clock signal to be reproduced by a resonance action of a resonance element, for example, a dielectric multilayer film. 8
  • the band characteristic of the band-pass filter is defined to have a predetermined broadband characteristic corresponding to the predetermined carrier frequency (ic) in consideration of the measurement of the jitter characteristic.
  • the output signal from the band-pass filter 23 is amplified by the amplifier 24.
  • the output signal from the amplifier 24 is input to the binarization circuit 25.
  • the binarization circuit 25 is composed of a logic gate element, a high-speed comparator, and the like. For example, when the voltage of the output signal from the amplifier 24 is equal to or higher than a predetermined threshold Vr, A signal which goes low when the voltage is lower than the predetermined threshold value Vr is output as a clock signal C.
  • the clock signal C recovered by the clock recovery circuit 21 having such a binarization circuit 25 is input to the error measurement unit 30 and the jitter / wander measurement unit 35.
  • the error measuring section 30 reads the code of the data signal Da by the clock signal C, and reads the code sequence read by the code reading circuit 31 and a predetermined code sequence. It comprises a sign comparison module 32 for comparison, and an error rate calculation module 33 for calculating an error rate E based on the comparison result of the sign comparison module 32.
  • the jitter / wander measuring section 35 includes a phase difference detection circuit 36 for detecting a phase difference between the reference clock signal of the clock signal C and a signal having a frequency of 10 Hz or more from the phase difference detection circuit 36.
  • the phase fluctuation component (jitter) is extracted to obtain the jitter amount J.
  • the jitter calculation module 37 and the phase difference detection circuit 36 detect the phase fluctuation component of the signal component having a frequency of 10 Hz or less (wander).
  • a wander calculation module 38 that obtains the wander amount W by extracting
  • the RZ data signal Db is composed of a pulse train that rises to a high level and then returns to a low level in synchronization with the inversion of the sign of the data signal Da, and is at a low level during a period in which the sign of the data signal Da is not inverted. Will remain.
  • the band-pass filter 23 outputs a sine wave signal A having a predetermined amplitude with respect to the pulse of the overnight signal Db during a certain period of the pulse.
  • the relaxation oscillation inside the band-pass filter 23 is, as described above, when there is a period in which the same sign component is remarkably continuous in the data signal, and is input until immediately before the period. This is the vibration phenomenon inside the band-pass filter for the data signal.
  • the relaxation oscillation inside the band-pass filter depends on the width of the band characteristic of the band-pass filter.
  • the band characteristic of the band-pass filter which extracts a signal component having the same frequency as the clock signal to be reproduced from the measured data signal transmitted at the predetermined carrier frequency, takes into account the measurement of jitter characteristics. Then, when the narrow band characteristic is defined corresponding to the predetermined carrier frequency, the relaxation oscillation inside the band-pass filter becomes remarkable.
  • the attenuation signal ⁇ 'based on the relaxation oscillation inside such a band-pass filter has the same frequency and the same phase as the signal ⁇ ⁇ ⁇ output when a pulse is input, and its amplitude increases with time. Becomes exponentially smaller.
  • the signal output from the bandpass filter 23 is amplified by the amplifier 24 as shown in FIG. 2D.
  • the amplifier 24 amplifies the sinusoidal signal A having a predetermined amplitude to a saturation level as shown in a signal B in FIG. 2D, and amplifies the attenuated signal A ′ having a small amplitude. As shown in signal B 'in Figure 2D, the signal is amplified to a sufficiently large amplitude level.
  • the pass band of the band-pass filter 23 is narrow as described above, the time during which the amplitude of the attenuated signal A 'continues for a predetermined value or more becomes longer, so the amplifier 24 is omitted and the band-pass filter is omitted.
  • the output signal of 23 may be directly input to the binarization circuit 25.
  • the binarization circuit 25 binarizes the output signal from the amplifier 24 (or the output signal of the band-pass filter 23) with a threshold voltage Vr near the center of the amplitude, and binarizes the output signal.
  • the coded signal is output as clock signal C.
  • the band-pass filter 23 outputs an attenuation signal A ′ due to relaxation oscillation, and a predetermined value for the amplified output of the attenuation signal A ′ is obtained.
  • Binarization by the threshold voltage Vr is performed by the binarization circuit 25.
  • the clock signal can be continuously output until the amplitude of the attenuated signal becomes very small.
  • the binarization circuit 25 by performing binarization by the predetermined threshold voltage Vr by the binarization circuit 25, when the data signal Da of the NRZ method is continuous with the same code, that is, the data signal of the RZ method Even when the signal Db is continuous for a plurality of bits at the same level, the missing period of the clock signal can be eliminated or extremely shortened. This is achieved by a method of compensating for a lack of a clock signal using the above-described conventional delay addition circuit 12 and a method of binarizing a signal from the bandpass filter 23 by the binarization circuit 25 as in the present invention described above. When compared with the method of performing binarization by using the threshold voltage Vr, there is a remarkable difference between the two.
  • the limit is to support up to about 70 bits of the same code, but in the method of the present invention, the tolerance up to 88 bits of the same code is obtained.
  • FIG. 3 is an output waveform diagram of the binarization circuit 25 shown for explaining the operation of the clock recovery circuit used in the measurement apparatus of FIG.
  • the output waveform of the binarization circuit 25 contains only the original clock signal component a.
  • the reproduced clock signal is correctly reproduced as a clock signal, and the loss of the clock signal is prevented. In addition, there is no occurrence of phase fluctuation in the reproduced clock signal.
  • the conventional saturation amplification A clock regeneration circuit that regenerates a clock signal using an amplifier or an AGC amplifier can correctly reproduce a clock signal even during the same code continuation period that could not be correctly reproduced as a clock signal.
  • the code is read using the clock signal C, and the error measuring unit that measures the error rate of the read code is used.
  • the code 30 indicates that even if the same code is a continuous data signal Da, the code can be read accurately and the error rate can be measured accurately. Also, in the jitter / wander measuring unit 35 that detects the fluctuation of the phase of the clock signal C and measures the jitter wander, the lack of the clock signal C and the phase due to the clock recovery circuit 21 itself are also detected. Since measurement errors due to fluctuations can be extremely reduced, accurate measurements can be made.
  • FIG. 4 is a block diagram showing the configuration of a second embodiment of the clock recovery circuit used in the measuring device according to the present invention.
  • the output signal of the binarization circuit 25 is output as the clock signal component C.
  • a clock recovery circuit 41 as shown in FIG. 4 can be used.
  • the clock recovery circuit 41 inputs the output signal of the binarization circuit 25 to another band-pass filter 26 having the same band characteristics as that of the band-pass filter 23, and the band-pass filter 2 From 6, a sine wave shaped clock signal C is output.
  • the clock recovery circuit 41 used in the present embodiment is configured such that the bandpass filter 23 and the binarization circuit 25 are a set of circuits, and a plurality of the sets of circuits are connected in series. I have.
  • FIG. 5 shows a clock recovery used in the measuring device according to the present invention.
  • FIG. 11 is a block diagram illustrating a configuration of a third embodiment of a circuit.
  • the RZ data signal Db output from the data converter 22 is directly input to the band-pass filter 23.
  • a clock recovery circuit 51 shown in FIG. 5 a plurality of sets of a band-pass filter 23, an amplifier 24, and a binarization circuit 25 are connected in series. If the loss of the clock signal is eliminated or the period of the loss is shortened, a wider band jitter can be measured with high accuracy.
  • the band characteristics of the band-pass filters 23 of each set may be different from the center frequency of the band-pass filter 23, but the band-pass filters 23 may be different from each other. Is set as follows.
  • the above-described conventional delay addition circuit 12 is connected in multiple stages. Compared to the case, the phase fluctuation does not occur, and the influence on the measurement of the error measuring section 30 ⁇ jitter / wander measuring section 35 is extremely small.
  • FIG. 6A is a block diagram showing a configuration of a portion of a clock recovery circuit used in a measurement apparatus according to a fourth embodiment of the present invention. You.
  • FIG. 6B is a table showing the relationship between the threshold voltage of the binarization circuit and the same sign tolerance in the clock recovery circuit of FIG. 6A.
  • the binarization circuit 25 converts the output signal from the amplifier 24 (or the output signal of the band-pass filter 23) close to the center of its amplitude.
  • the signal is binarized by the threshold voltage Vr, and the binarized signal is output as a clock signal C.
  • the threshold voltage V s 1 ice (V) that optimizes the same code resistance of the binarization circuit 25 is -0.435V (where, The residual value is 0.03 7—0.046 UI pp) as a reference value.
  • the threshold voltage V slice (V) for optimizing the same sign tolerance of the binarization circuit 25 is 0.43 V (however, the reference value 0.03 9—0.042 UI pp).
  • the threshold voltage V s 1 ice (V) for optimizing the same sign resistance of the binarization circuit 25 is ⁇ 0.384 V (where, The residual value is 0.03 5—0.040 UI pp) as a reference value.
  • the threshold voltage V s 1 ice (V) for optimizing the same sign resistance of the binarization circuit 25 is 1 0.384 V (however, The residual value is 0.034 to 0.037 UI pp) as a reference value.
  • the threshold voltage Vr of the binarization circuit 25 is simply determined by the output signal from the amplifier 24 (or the band-pass filter 2) as in the clock recovery circuits 21, 41 and 51 described above. If the value is set close to the center of the amplitude of the output signal (3), the relationship is not guaranteed.
  • FIG. 7 shows a configuration of a portion of a fifth embodiment of a clock recovery circuit used in a measuring apparatus according to the present invention, which further advances the clock recovery circuit of the above-described fourth embodiment. It is a block diagram.
  • the clock recovery circuit 71 used in the measuring apparatus compares the phase of the clock signal output from the binarization circuit 25 in FIG.
  • VXO voltage control
  • Phase difference detection module 1336 including a clock signal loss detection module 140 for detecting the loss of the clock signal, and the clock signal loss detection module 140 of the phase difference detection module 136 to generate the clock signal in the period. Is detected, the clock signal of the period in the binarization circuit 25 is determined based on the voltage output corresponding to the phase difference detected by the phase comparator 1336A.
  • the CPU 141 calculates the optimal threshold voltage V slice (V) that satisfies the relationship shown in Figure 6B, and the optimal processing based on the digital signal from the CPU 141
  • a threshold value calculation module including a D / A comparator module that converts the threshold voltage V slice (V) into an analog signal and supplies the analog signal to the binarization circuit; I have.
  • the threshold voltage Vs1ice (V) of the binarization circuit 25 can always be set so that the homo-code continuity proof strength becomes optimal.
  • FIG. 8 shows a clock recovery circuit according to the fifth embodiment of the present invention in which the clock recovery circuit according to the fifth embodiment is further advanced.
  • FIG. 18 is a block diagram showing a configuration of a clock recovery circuit according to a sixth embodiment.
  • the quick recovery circuit 81 used in the measuring apparatus according to the sixth embodiment is configured such that the phase difference detection module 1336 shown in FIG. 7 is connected to the phase difference detection circuit 35 shown in FIG.
  • the threshold voltage Vs1 ice (V) of the binarization circuit 25 can always be set so that the same code continuous resistance is optimal.
  • the configuration of the entire measuring device is simplified.
  • the output from the phase comparator 1336 A in FIG. 7 is passed through the jitter detection filter 144 and the wander detection filter It is supplied to the zipper calculation module 37 and wander calculation module 38 in 35.
  • the output of the jitter calculation module 37 and the wander calculation module 38 is fed back to the threshold calculation module 144 so that the binary value can be calculated in consideration of the actually measured jitter characteristics and wander.
  • the threshold voltage V s 1 ice (V) supplied to the conversion circuit 25 may be further optimized.
  • the clock recovery circuits 21, 41, 51, 61, 71, 81 used in the measuring devices according to the first to sixth embodiments are all capable of measuring errors in data transmission systems. Zipper Z Used to measure 20 wander I am trying to
  • the clock recovery circuits 21, 41, 51, 61, 71, 81 used in the measuring devices according to the first to sixth embodiments of the present invention are suitable for use in other measuring devices and the like. Can also be used.
  • the present invention is not limited to the method in which the clock signal is reproduced after the NRZ data signal Da is converted into the RZ data signal Db by the data converter 22.
  • the data converter 22 is omitted from each of the aforementioned clock recovery circuits 21, 41, 51, 61, 71, 81, and the data signal input in the RZ system is subjected to band-pass filtering.
  • the clock signal may be reproduced by directly inputting to 2.3.
  • the measuring device includes a data converter 22 that converts a data signal transmitted at a predetermined carrier frequency from an NRZ data signal to an RZ data signal.
  • a signal component having the same frequency as the clock signal to be reproduced is extracted from the RZ data signal converted by the data converter 22, and is defined corresponding to the predetermined carrier frequency.
  • a bandpass filter 23 having predetermined band characteristics and a signal component extracted by the bandpass filter 23 are binarized by a predetermined threshold value, and the binarized signal is reproduced.
  • the data signal input to the band-pass filter 23 has a period in which a plurality of bits continue at the same level for a plurality of bits.
  • the signal output by the band-pass filter during the period due to warm-sum vibration inside the band-pass filter 23 with respect to the data signal input immediately before the period is converted into a binary value by the threshold value.
  • a binarizing circuit 25 configured to compensate for the lack of the clock signal during the period, and an error associated with transmission of the data signal based on the clock signal output from the binarizing circuit. It has a calculation module (33, 37, 38) for calculating at least one of the rate, jitter, and wander.
  • the measuring device provides a non-missing or extremely short period output from the binarization circuit 25 configured to compensate for the loss of the clock signal during the same code continuous period.
  • the short clock signal makes it possible to accurately measure at least one of the error rate, jitter, and wander associated with the transmission of the data signal.
  • the measuring device is the measuring device according to the first aspect, wherein the measuring device is configured to measure the error rate, and the calculation module is configured to perform an error measurement.
  • the code reading module 31 reads the code of the NRZ data signal based on the clock signal output from the binarization circuit, and the code reading module 31 reads the code.
  • a code comparison module 32 for comparing a code string with a reference code string, and an error rate calculation module 33 for calculating an error rate based on a comparison result of the code comparison module 32 are provided.
  • the measuring device has no missing or extremely short missing period output from the binarization circuit 25 configured to compensate for the lack of the clock signal in the same code continuous period. The short clock signal enables the error rate to be measured accurately.
  • the measuring device is the measuring device according to the first aspect, wherein the measuring device is configured to measure at least one of the zipper and the wander,
  • the filter 23 has at least one of the above-mentioned jitter and wander measurements and has a predetermined band characteristic defined in accordance with the predetermined carrier frequency
  • the binarization circuit 25 has If there is a period in which the data signal input to the band-pass filter 23 is continuous at the same level for a plurality of bits, the band-pass filter 2 is applied to the data signal input immediately before the period.
  • a signal output from the band-pass filter (23) during the period due to a sum vibration inside the circuit is binarized by a threshold value corresponding to at least one of the measurement of the jitter and the wander.
  • the phase difference detection module 36 detects the phase difference between the clock signal output from the binarization circuit and the reference clock signal, and the phase difference detected by the phase difference detection module.
  • Calculation modules 37 and 38 for calculating at least one of the zipper and wander based on the calculated values.
  • the measuring device is configured to compensate for the lack of the clock signal in the same code continuous period.
  • the measuring device is configured to compensate for the lack of the clock signal in the same code continuous period.
  • the measuring device is the measuring device according to the first aspect, wherein the band-pass filter 23 and the binarizing circuit 25 are a set of circuits, Are connected in series.
  • the measuring device is capable of detecting the loss output from the binarization circuit 25 configured to continuously compensate for the loss of the clock signal in the same code continuous period for a longer period. With a clock signal having no or very short missing period, it is possible to accurately measure at least one of the error rate, jitter, and wander.
  • the measuring device is the measuring device according to the first aspect, wherein the band-pass filter 23 is provided between the band-pass filter 23 and the binarization circuit 25. Therefore, an amplifier 24 for amplifying the extracted signal component and outputting the amplified signal component to the binarization circuit 25 is provided.
  • the measuring device is capable of detecting the loss output from the binarization circuit 25 configured to continuously compensate for the loss of the clock signal in the same code continuous period for a longer period. With a clock signal having no or very short missing period, it is possible to accurately measure at least one of the error rate, jitter, and wander.
  • the threshold value of the circuit 25 is set to a threshold voltage V slice (V) that can guarantee a desired resistance to the same sign continuous.
  • the measuring apparatus is configured so as to be able to guarantee a desired homo-code continuity resistance in order to continuously compensate for the lack of a clock signal during the same-code continuation period for a longer period.
  • the error rate, the jitter, and the wander can be accurately measured by a clock signal output from the binarization circuit 25 without any loss or having a very short loss period. .
  • the measuring device is the measuring device according to the first aspect, wherein the phase detecting the phase difference between the clock signal output from the binarization circuit 25 and a reference clock signal is performed.
  • a clock signal loss detection module 140 that detects a loss of the clock signal in the period in the clock signal output from the binarization circuit 25 based on the phase difference detection for threshold calculation.
  • the measuring device is configured such that the same-code continuity proof strength is always optimal in order to continuously compensate for the lack of the clock signal during the same-code continuation period for a longer period.
  • the error rate, jitter, and / or wander can be accurately measured by a clock signal output from the binarization circuit 25 without any loss or with a very short period of loss.
  • the measuring device is the measuring device according to the seventh aspect, wherein the measuring device is configured to measure at least one of the jitter and the wander,
  • the second circuit 23 has at least one of the measurements of the jitter and the wander and has a predetermined band characteristic defined in correspondence with the predetermined carrier frequency. If there is a period in which the data signal input to the band-pass filter 23 continues at the same level for a plurality of bits, the band-pass filter 2 for the data signal input immediately before the period is present.
  • a phase difference detection module 36 that detects a phase difference from a signal; and a calculation module (37, 3) that calculates at least one of the jitter and wander based on the phase difference detected by the phase difference detection module 36. 8) and wherein the phase difference detection module 36 of the jitter measurement unit 35 is also used as the phase difference detection module 1336 for calculating the threshold value.
  • the measuring device is capable of detecting the loss output from the binarization circuit 25 configured to continuously compensate for the loss of the clock signal in the same code continuous period for a longer period.
  • a short signal with no or very short missing period allows accurate measurement of at least one of the error rate, jitter, and wander, and a phase difference detection module 1 for threshold calculation.
  • the threshold voltage V slice of the binarization circuit 25 that always optimizes the continuity of the same sign by using 36 as the phase difference detection module 36 of the jitter / wander measurement section 35 In addition to being able to set to (V), the configuration of the entire measuring device can be simplified.
  • the clock recovery circuit includes a data converter 22 for converting a data signal transmitted at a predetermined carrier frequency from an NRZ data signal to an RZ data signal. And the RZ method converted by the data converter 22 A signal component having the same frequency as that of the clock signal to be reproduced is extracted from the data signal, and a band-pass filter having predetermined band characteristics defined corresponding to the predetermined carrier frequency. A signal component extracted by the band-pass filter 23 is binarized by a predetermined threshold value, and the binarized signal is output as a clock signal to be reproduced.
  • the inside of the band-pass filter for the data signal input until immediately before the period exists.
  • the signal output by the band-pass filter in the period due to the sum oscillation of the signal is binarized by the threshold value to compensate for the lack of the clock signal in the period.
  • the clock recovery circuit includes a missing or missing period output from the binarization circuit 25 configured to compensate for the lack of the clock signal in the same code continuous period.
  • the extremely short clock signal allows the measuring device to accurately measure at least one of the error rate, jitter and wander.
  • the clock recovery circuit according to a tenth aspect of the present invention is the clock recovery circuit according to the ninth aspect, wherein the measuring device performs at least one measurement of the jitter and the wander.
  • the band-pass filter 23 is a measurement device
  • the band-pass filter 23 has a predetermined band characteristic defined in correspondence with the measurement of at least one of the jitter and the binder and the predetermined carrier frequency
  • the binarization circuit 25 If there is a period during which the data signal input to the band-pass filter 23 continues at the same level for a plurality of bits, the binarization circuit 25 outputs the data signal input immediately before the period.
  • the signal output by the band-pass filter 23 during the period due to the sum vibration inside the band-pass filter 23 with respect to the signal is converted into a binary value with a threshold value corresponding to at least one of the jitter and wander measurements.
  • the clock recovery circuit has no loss or no loss output from the binarization circuit 25 configured to compensate for the loss of the clock signal in the same code continuous period.
  • the clock signal having an extremely short missing period enables the measuring apparatus to accurately measure at least one of the jitter and the wander.
  • the clock recovery circuit according to the eleventh aspect of the present invention is the clock recovery circuit according to the ninth aspect, wherein the band-pass filter 23 and the binarization circuit 25 are a set of circuits, A plurality of circuits are connected in series.
  • the clock recovery circuit outputs from the binarization circuit 25 configured to continuously compensate for the lack of the clock signal in the same code continuous period for a longer period.
  • the clock signal with no missing or very short missing periods allows the measuring equipment to reduce the error rate, jitter and wander. At least one can be measured accurately.
  • the clock recovery circuit according to a twelfth aspect of the present invention is the clock recovery circuit according to the ninth aspect, wherein the clock recovery circuit is provided between the bandpass filter 23 and the binarization circuit 25, An amplifier 24 for amplifying the signal component extracted by the pass filter 23 and outputting the amplified signal component to the binarization circuit 25 is further provided.
  • the clock recovery circuit outputs the data from the binarization circuit 25 configured to continuously compensate for the lack of the clock signal in the same code continuous period for a longer period.
  • a clock signal with no missing or very short missing periods allows the measuring device to accurately measure at least one of said error rate, jitter and wander.
  • the threshold value of the binarization circuit 25 a desired homo-code continuity resistance is guaranteed.
  • the threshold voltage V slice (V) is set so that it can be adjusted.
  • the clock recovery circuit according to the thirteenth aspect of the present invention can guarantee a desired resistance to the same code continuation in order to continuously compensate for the lack of the clock signal in the same code continuation period for a longer period.
  • the measuring device accurately measures at least one of the error rate, jitter, and wander by using a clock signal output from the binarization circuit 25 having no or a very short period of loss. Is possible.
  • the clock recovery circuit according to a fourteenth aspect of the present invention is the clock recovery circuit according to the ninth aspect, wherein the phase difference between the clock signal output from the binarization circuit 25 and the reference clock signal is detected. And a signal having a predetermined frequency based on the voltage output corresponding to the phase difference detected by the phase comparator 13A as the reference clock signal.
  • a phase-locked loop module 13 9 including a voltage-controlled oscillator module 13 8 that outputs to 6 A, and a phase difference detected by the phase comparator 13 A of the phase-locked loop module 13 9.
  • a clock signal loss detection module 1400 for detecting a loss of the clock signal in the period in the clock signal output from the binarization circuit 25.
  • a phase difference detection module for calculating the threshold value when the clock signal loss detection module 140 of the phase difference detection module 1336 detects the loss of the clock signal in the period. 13 based on the voltage output corresponding to the phase difference detected by the phase comparator 13 36 A, to compensate for the lack of the clock signal in the period in the binarization circuit 25.
  • a threshold calculation module 144 for calculating a threshold voltage V slice (V) and supplying the calculated threshold voltage to the binarization circuit 25 is further provided.
  • the clock recovery circuit according to the fourteenth aspect of the present invention always optimizes the same-code continuity tolerance in order to continuously compensate for the lack of a clock signal during the same-code continuation period for a longer period.
  • the measuring device accurately measures at least one of the error rate, jitter, and wander by using a clock signal output from the binarization circuit 25 having no or a very short period of loss. Is possible.
  • the clock recovery circuit according to a fifteenth aspect of the present invention is the clock recovery circuit according to the fourteenth aspect, wherein the measuring device is a measuring device that measures at least one of the jitter and the wander.
  • the band-pass filter 23 has a predetermined band characteristic defined in correspondence with the measurement of at least one of the jitter and the wander and the predetermined carrier frequency, and the binarization circuit 25 includes: If there is a period in which the data signal input to the band-pass filter 23 continues at the same level for a plurality of bits, the band-pass filter 23 for the data signal input until immediately before the period.
  • the signal output by the band-pass filter 23 during the period due to warm-up vibration inside is converted into a binary value with a threshold value corresponding to at least one of the jitter and wander measurements.
  • the calculation module detects a phase difference between a clock signal output from the binarization circuit 25 and a reference clock signal in a Z-Z wander measuring unit 35;
  • a calculation module (37, 38) for calculating at least one of the jitter and wander based on the phase difference detected by the phase difference detection module 36;
  • the phase difference detection module 36 is also used as the phase difference detection module 1336 for calculating the threshold value.
  • the clock recovery circuit outputs from the binarization circuit 25 configured to continuously compensate for the lack of the clock signal in the same code continuous period for a longer period.
  • a clock signal with no missing or very short missing periods allows the measuring device to accurately measure at least one of the above error rates, jitter and wander, as well as a position for calculating the threshold.
  • a binarization circuit 25 that always optimizes the continuity of the same sign is used. In addition to being able to set the threshold voltage V slice (V), it can contribute to simplifying the configuration of the entire measurement apparatus.

Description

明 細 書 データ伝送システムの特性を高精度に測定する 測定装置及びそれに用いられるクロック再生回路 技術分野 本発明はデータ伝送システムの特性を高精度に測定する測 定装置及びそれに用いられるクロック再生回路に係り、特に、
R Z方式のビット符号からなるデータ信号から、 該データ信 号が同一レベルで複数ビット分連続している期間でもクロッ ク信号を正しく再生できるようにするための技術を採用して データ信号の伝送に伴う誤り率やジッ夕やワンダ特性等を高 精度に測定する測定装置及びそれに用いられるクロック再生 回路に関する。 背景技術 一般に、 データ信号を伝送するデ一夕伝送システムやその データ伝送システムのジッタ特性等を測定を行う測定装置等 では、 データ信号から再生したクロック信号によってデータ 信号の符号を読み取ったり、 ジッ夕やワンダ特性の測定を行 つている。
図 9は、 このような測定装置に用いられている従来のクロ ック再生回路 1 0の構成を示すブロック図である。 図 9において、 データ変換器 1 1は、 NR Z (N o n R e t u r n t o Z e r o) 方式で入力されるデータ信号 D aを RZ (R e t u r n t o Z e r o) 方式のデ一夕 信号 D bに変換している。
ここで、 RZ方式は、 あるビッ ト符号とその次のビット符 号の間でデータ信号の振幅を一旦基準レベルに戻す方式であ る。
また、 NRZ方式は、 あるビッ ト符号とその次のビット符 号との間でデータ信号の振幅を基準レベルに戻さない方式で ある。
そして、 データを伝送する通常のシステムでは、 同じ符号 列であってもレベルの変移が少なくて済む NR Z方式でデー 夕の伝送を行っている。
データ変換器 1 1は、 NR Z方式で入力されるデータ信号 D a及びこのデータ信号 D aの反転信号の立ち上がりタイミ ングに同期した所定幅のパルスを生成出力する。
例えば、 図 1 0 Aに示すように 0， 1の符号列に対応した NR Z方式のデータ信号 D aが入力されたとき、 データ変換 器 1 1からは、 図 1 0 Bに示すように、 データ信号 D aの立 ち上がり、 立ち下がりに同期した所定幅のパルス列からなる R Z方式のデータ信号 D bが出力される。
ここで、 データ信号 D aの符号が 1ビット毎に反転してい る期間におけるデータ信号 D bは、 各符号毎にハイレベルに 立ち上がってローレベルに戻るパルス列となる。
また、 データ信号 D aの符号が同一で連続する期間におけ るデータ信号 D bは、 口一レベルのままとなる。
したがって、 このデータ信号 D bをクロック信号として使 用すれば、 データ信号 D aの符号が同一で連続する期間はク 口ック信号が欠落することになる。
このような欠落期間があると、 このクロック信号を使用す る他の回路側での動作を保証することができなくなってしま うという問題がある。
このため、 従来のクロック再生回路 1 0では、 図 9に示す ように、 データ変換器 1 1の後段に遅延加算回路 1 2を設け ることにより、 前述したようなクロック信号の欠落を補うよ うにしている。
この遅延加算回路 1 2は、 データ変換器 1 1から R Z方式 で出力されるデータ信号 D bと、 このデータ信号 D bを遅延 回路 1 2 aによって所定時間 Tだけ遅延させた信号 D b ' と を O R回路 （加算回路） 1 2 bで論理加算して出力する。
ここで、 例えば、 遅延回路 1 2 aの遅延時間 Tは、 再生し ようとするクロック信号の周期 T cの整数倍に設定されてお り、 例えば、 遅延時間 T = T cであれば、 遅延回路 1 2 aか らは、 図 1 0 Cに示すようにデータ信号 D bを 1クロック分 遅延させたデータ信号 D b ' が出力される。
そして、 O R回路 1 2 bからは、 図 1 0 Dに示すように、 データ信号 D bと該データ信号 D bを 1クロック分遅延させ たデータ信号 D b ' との論理和が出力される。
この図 1 0 Dに示す出力は、 図 1 0 Bにおいてパルス列が 出力されていない各期間に 1つずつパルスを挿入した信号と なるものであり、 これをクロック信号とすればその欠落期間 をなくすあるいは短縮することができる。
しかしながら、 上記のように遅延加算回路 1 2の遅延回路 1 2 aの遅延時間 Tを前記のようにクロック信号の周期 T c に設定した場合、 各欠落期間の先頭に 1つだけしかパルスを 補充することしかできないので、 欠落期間の短縮効果として は低いという問題がある。
これを解決するために、 図 1 1に示すようなクロック再生 回路 1 0 ' として、 遅延加算回路 1 2を複数段直列に設ける ことにより、 クロック信号の欠落期間をさらに短縮すること も考えられる。
しかるに、 これではクロック再生回路としての構成が複雑 化し、 また、 各段の遅延時間 Tの変動やバラツキによって、 再生したクロック信号に位相揺らぎが生じ、 このクロック信 号によるデ一夕の識別やジッ夕等の測定を正しく行うことが できなくなってしまうという問題がある。
一方、 特開平 1 1 一 3 1 3 0 5 2号公報ゃ特開 2 0 0 0— 1 9 7 0 4 9号公報には、 入力されるデータ信号からクロッ ク信号成分を抽出するための所定の帯域特性を有する帯域通 過フィル夕と、 この帯域通過フィル夕によって抽出したクロ ック信号成分を所定レベルに増幅する飽和増幅器や A G C増 幅器とを用いてクロック信号を再生するクロック再生回路が 開示されている。
しかるに、 このようなクロック再生回路に入力されるデー 夕信号中に同符号成分が著しく連続している部分が存在して いたとすると、 帯域通過フィル夕から出力されるクロック信 号には、 図 1 2 Aに示すように、 本来のクロック信号成分 a の他に、 後述する帯域通過フィルタ内部での緩和振動に基づ く種々の雑音成分 b， c , d， e等が重畳されて現れるよう になる。
ここで、 帯域通過フィルタ内部での緩和振動とは、 データ 信号に同符号成分が著しく連続している期間が存在する場合 に、 図 1 2 Bに示すように、 該期間の直前まで入力されてい たデータ信号に対する帯域通過フィルタ内部での振動現象の ことである。
このような帯域通過フィル夕内部での緩和振動に基づく 種々の雑音成分 b， c , d， e等は、 この緩和振動が存在し ている期間中、 現れることになる。
この帯域通過フィル夕内部での緩和振動は、 帯域通過フィ ル夕の帯域特性の広狭に依存している。
すなわち、 所定の搬送波周波数で伝送されるデータ信号か ら再生しょうとするクロック信号と同一周波数を有する信号 成分を抽出する帯域通過フィルタの帯域特性が、 前記所定の 搬送波周波数に対応して狭い帯域特性に規定されている場合 に帯域通過フィル夕内部での緩和振動が顕著に現れるように なる。
これに伴って、 飽和増幅器や A G C増幅器から出力される ク口ック信号には、 図 1 2 Cに示すように、 本来のクロック 信号成分 a ' の他に種々の雑音成分 b ' ， c ' ， d ' , e ' 等が重畳されて現れるようになる。 また、 このような飽和増幅器や A G C増幅器は、 帯域通過 フィルタ内部での緩和振動が存在している期間では、 図 1 2 Cに示すように、 非飽和領域で動作することになる。
このため、 飽和増幅器や A G C増幅器は、 単に、 波形整形 を行っているにすぎなく、 この帯域通過フィルタ内部での緩 和振動が存在している期間の出力はク口ック信号として認識 されないので、 同符号耐力がないことになる。
この結果、 このような飽和増幅器や A G C増幅器を用いて クロック信号を再生するクロック再生回路では、 図 1 2 Dに 示すように、 同符号連続期間では、 クロック信号として正し く再生することができないので、 クロック信号の欠落を招く とともに、 再生したクロック信号に位相揺らぎが生じがちで ある。
したがって、 上述したと同様に、 このようなクロック信号 では、 データ信号の識別やジッ夕等の測定を正しく行うこと ができなくなってしまうという問題がある。 発明の開示 本発明の目的は、 上述したような問題を解決して、 簡単な 構成でクロック信号の欠落や位相揺らぎの発生を確実に防止 し得るようにすることにより、 データ信号の伝送に伴う誤り 率やジッ夕やワンダ特性等の測定を正しく行うことができる ようにした測定装置を提供することにある。
また、 本発明の別の目的は、 簡単な構成でクロック信号の 欠落や位相揺らぎの発生を確実に防止し得るようすることに より、 データ信号の伝送に伴う誤り率やジッタやワンダ特性 等の測定を正しく行うことができるようにした測定装置に用 いられるクロック再生回路を提供することにある。
本発明の第 1の態様によると、
所定の搬送波周波数で伝送されるデ一夕信号を N R Z方式 のデータ信号から R Z方式のデータ信号に変換するデータ変 換器 （2 2 ) と、
前記データ変換器によって変換された R Z方式のデータ信 号から再生しょうとするクロック信号と同一周波数を有する 信号成分を抽出するもので、 前記所定の搬送波周波数に対応 して規定される所定の帯域特性を有する帯域通過フィル夕 ( 2 3 ) と、
前記帯域通過フィル夕によって抽出された信号成分を所定 のしきい値で 2値化し、 該 2値化した信号を前記再生しよう とするクロック信号として出力するもので、 前記帯域通過フ ィルタに入力されるデータ信号が複数ビッ ト分同一レベルで 連続している期間が存在する場合に、 該期間の直前まで入力 されていたデータ信号に対する前記帯域通過フィルタ内部で の暖和振動によって前記帯域通過フィル夕が前記期間に出力 する信号を、 前記しきい値で 2値化することにより、 前記期 間のクロック信号の欠落を補うように構成されている 2値化 回路 （ 2 5 ) と、
前記 2値化回路から出力されるクロック信号に基づいて前 記データ信号の伝送に伴う誤り率、 ジッ夕及びワンダの少な くとも一つを算出する算出モジュール （3 3 , 3 7， 3 8 ) と、
を備える測定装置が提供される。
本発明の第 2の態様によると、 前記測定装置は、 前記誤り 率の測定を行う測定装置であって、
前記算出モジュールは、 誤り測定部において、
前記 2値化回路から出力されるクロック信号に基づいて、 前記 N R Z方式のデータ信号の符号を読み取る符号読取モジ ユール （ 3 1 ) と、
前記符号読取モジュールによって読み取られた符号列と基 準の符号列とを比較する符号比較モジュール （3 2 ) と、 前記符号比較モジュールの比較結果に基づいて前記誤り率 を算出する誤り率算出モジュール （3 3 ) と、 を備える第 1 の態様に記載の測定装置が提供される。
本発明の第 3の態様によると、 前記測定装置は、 前記ジッ 夕及びワンダの少なくとも一方の測定を行う測定装置であつ て、
前記帯域通過フィルタは、 前記ジッ夕及びワンダの少なく とも一方の測定及び前記所定の搬送波周波数に対応して規定 される所定の帯域特性を有し、
前記 2値化回路は、 前記帯域通過フィルタに入力されるデ 一夕信号が複数ビット分同一レベルで連続している期間が存 在する場合に、 該期間の直前まで入力されていたデ一夕信号 に対する前記帯域通過フィルタ内部での暧和振動によって前 記帯域通過フィルタが前記期間に出力する信号を、 前記ジッ 夕特性及びヮンダ特性の少なくとも一方の測定に対応したし きい値で 2値化し、
前記算出モジュールは、 ジッ夕 Zワンダ測定部において、 前記 2値化回路から出力されるクロック信号と基準クロッ ク信号との位相差を検出する位相差検出モジュール （3 6 ) と、
前記位相差検出モジュールによって検出された位相差に基 づいて、 前記ジッ夕及びワンダの少なくとも一方を算出する 算出モジュール （ 3 7 , 3 8 ) と、 を備える第 1の態様に記 載の測定装置が提供される。
また、 本発明の第 4の態様によると、 前記帯域通過フィル 夕及び前記 2値化回路を一組の回路とし、 該一組の回路が複 数組直列に接続されている第 1の態様に記載の測定装置が提 供される。
また、 本発明の第 5の態様によると、 前記帯域通過フィル 夕と前記 2値化回路との間に設けられ、 前記帯域通過フィル 夕によって抽出された信号成分を増幅して前記 2値化回路に 出力する増幅器 （2 4 ) をさらに備える第 1の態様に記載の 測定装置が提供される。
また、 本発明の第 6の態様によると、
前記 2値化回路のしきい値として、 所望の同符号連続耐カ を保証し得るようなしきい値電圧に設定するようにしている 第 1の態様に記載の測定装置が提供される。
また、 本発明の第 7の態様によると、
前記 2値化回路から出力されるクロック信号と基準クロッ ク信号との位相差を検出する位相比較器 （ 1 3 6A) と、 前 記位相比較器によって検出された位相差に対応する電圧出力 に基づいて所定の周波数を有する信号を前記基準クロック信 号として前記位相比較器に出力する電圧制御発振器モジユー ル （ 1 3 8) とを含む位相同期ループモジュール （ 1 3 9) と、 前記位相同期ループモジュールの前記位相比較器 1 3 6 Aによって検出された位相差に基づいて、 前記 2値化回路か ら出力されるクロック信号における前記期間のクロック信号 の欠落を検出するクロック信号欠落検出モジュール（ 140) とを備えたしきい値算出用の位相差検出モジュール（ 1 3 6) と、 前記しきい値算出用の位相差検出モジュールの前記ク口 ック信号欠落検出モジュールによって前記期間のクロック信 号の欠落が検出されたとき、 前記しきい値算出用の位相差検 出モジュールの前記位相比較器によって検出された位相差に 対応する電圧出力に基づいて、 前記 2値化回路における前記 期間のクロック信号の欠落を補うための最適のしきい値を算 出して前記 2値化回路に供給するしきい値算出モジュール ( 1 43) と、
をさらに備える第 1の態様に記載の測定装置が提供される。 また、 本発明の第 8の態様によると、
前記測定装置は、 前記ジッ夕及びワンダの少なくとも一方 の測定を行う測定装置であって、
前記帯域通過フィル夕は、 前記ジッタ及びヮンダの少なく とも一方の測定及び前記所定の搬送波周波数に対応して規定 される所定の帯域特性を有し、 前記 2値化回路は、 前記帯域通過フィル夕に入力されるデ 一夕信号が複数ビッ ト分同一レベルで連続している期間が存 在する場合に、 該期間の直前まで入力されていたデータ信号 に対する前記帯域通過フィルタ内部での暖和振動によって前 記帯域通過フィル夕が前記期間に出力する信号を、 前記ジッ 夕及びワンダの少なくとも一方の測定に対応したしきい値で 2値化し、
前記算出モジュールは、 ジッ夕 Zワンダ測定部 （3 5 ) に おいて、
前記 2値化回路から出力されるクロック信号と基準クロッ ク信号との位相差を検出する位相差検出モジュール （3 6 ) と、
前記位相差検出モジュールによって検出された位相差に基 づいて、 前記ジッタ及びワンダの少なくとも一方を算出する 算出モジュール （3 7， 3 8 ) と、 を備え、
前記ジッ夕/ワンダ測定部の前記位相差検出モジュール ( 3 6 )は、前記しきい値算出用の位相差検出モジュール（ 1 3 6 ) と兼用されている第 7の態様に記載の測定装置が提供 される。
本発明の第 9の態様によると、
所定の搬送波周波数で伝送されるデータ信号を N R Z方式 のデータ信号から R Z方式のデータ信号に変換するデータ変 換器 （2 2 ) と、
前記データ変換器によって変換された R Z方式のデータ信 号から再生しょうとするクロック信号と同一周波数を有する 信号成分を抽出するもので、 前記所定の搬送波周波数に対応 して規定される所定の帯域特性を有する帯域通過フィル夕 ( 2 3 ) と、
前記帯域通過フィル夕によつて抽出された信号成分を所定 のしきい値で 2値化し、 該 2値化した信号を前記再生しょう とするクロック信号として出力するもので、 前記帯域通過フ ィル夕に入力されるデータ信号が複数ビット分同一レベルで 連続している期間が存在する場合に、 該期間の直前まで入力 されていたデータ信号に対する前記帯域通過フィルタ内部で の暖和振動によって前記帯域通過フィル夕が前記期間に出力 する信号を、 前記しきい値で 2値化することにより、 前記期 間のクロック信号の欠落を補うように構成されている 2値化 回路 （2 5 ) と、
を備え、
前記 2値化回路から出力されるクロック信号に基づいて前 記データ信号の伝送に伴う誤り率、 ジッタ及びワンダの少な くとも一つを測定する測定装置に用いられるクロック再生回 路が提供される。
本発明の第 1 0の態様によると、 前記測定装置が、 前記ジ ッタ及びワンダの少なくとも一方の測定を行う測定装置であ るとさ、
前記帯域通過フィル夕は、 前記ジッ夕及びワンダの少なく とも一方の測定及び前記所定の搬送波周波数に対応して規定 される所定の帯域特性を有し、
前記 2値化回路は、 前記帯域通過フィル夕に入力されるデ 3
—夕信号が複数ビット分同一レベルで連続している期間が存 在する場合に、 該期間の直前まで入力されていたデータ信号 に対する前記帯域通過フィル夕内部での暧和振動によって前 記帯域通過フィルタが前記期間に出力する信号を、 前記ジッ 夕及びワンダの少なくとも一方の測定に対応したしきい値で 2値化する第 9の態様に記載のクロック再生回路が提供され る。
また、 本発明の第 1 1の態様によると、 前記帯域通過フィ ル夕及び前記 2値化回路を一組の回路とし、 該一組の回路が 複数組直列に接続されている第 9の態様に記載のクロック再 生回路が提供される。
また、 本発明の第 1 2の態様によると、 前記帯域通過フィ ル夕と前記 2値化回路との間に設けられ、 前記帯域通過フィ ルタによって抽出された信号成分を増幅して前記 2値化回路 に出力する増幅器 （2 4 ) をさらに備える第 9の態様に記載 のクロック再生回路が提供される。
また、 本発明の第 1 3の態様によると、 前記 2値化回路 2 5のしきい値として、 所望の同符号連続耐カを保証し得るよ うなしきい値電圧に設定するようにしている第 9の態様に記 載のクロック再生回路が提供される。
また、 本発明の第 1 4の態様によると、
前記 2値化回路から出力されるクロック信号と基準クロッ ク信号との位相差を検出する位相比較器 （ 1 3 6 A ) と、 前 記位相比較器によって検出された位相差に対応する電圧出力 に基づいて所定の周波数を有する信号を前記基準クロック信 号として前記位相比較器に出力する電圧制御発振器モジユー ル （ 1 3 8) とを含む位相同期ループモジュール （ 1 3 9) と、 前記位相同期ループモジュールの前記位相比較器によつ て検出された位相差に基づいて、 前記 2値化回路から出力さ れるクロック信号における前記期間のクロック信号の欠落を 検出するクロック信号欠落検出モジュール （ 1 40) とを備 えたしきい値算出用の位相差検出モジュール （ 1 3 6) と、 前記位相差検出モジュールの前記ク口ック信号欠落検出モ ジュールよって前記期間のクロック信号の欠落が検出された とき、 前記しきい値算出用の位相差検出モジュールの前記位 相比較器によって検出された位相差に対応する電圧出力に基 づいて、 前記 2値化回路における前記期間のクロック信号の 欠落を補うための最適のしきい値を算出して前記 2値化回路 に供給するしきい値算出モジュール （ 1 4 3) と、
をさらに備える第 9の態様に記載のクロック再生回路が提供 される。
また、 本発明の第 1 5の態様によると、
前記測定装置が、 前記ジッタ及びワンダの少なくとも一方 の測定を行う測定装置であるとき、
前記帯域通過フィル夕は、 前記ジッ夕及びワンダの少なく とも一方の測定及び前記所定の搬送波周波数に対応して規定 される所定の帯域特性を有し、
前記 2値化回路は、 前記帯域通過フィル夕に入力されるデ 一夕信号が複数ビッ ト分同一レベルで連続している期間が存 在する場合に、 該期間の直前まで入力されていたデ一夕信号 5
に対する前記帯域通過フィルタ内部での暖和振動によって前 記帯域通過フィル夕が前記期間に出力する信号を、 前記ジッ 夕及びワンダの少なくとも一方の測定に対応したしきい値で 2値化し、
前記算出モジュールは、 ジッ夕 Zワンダ測定部 （3 5 ) に おいて、
前記 2値化回路から出力されるクロック信号と基準ク口ッ ク信号との位相差を検出する位相差検出モジュール （3 6 ) と、
前記位相差検出モジュールによって検出された位相差に基 づいて前記ジッ夕及びワンダの少なくとも一方を算出する算 出モジュール （3 7， 3 8 ) と、 を備え、
前記ジッ夕/ワンダ測定部 （3 5 ) の前記位相差検出モジ ユール （3 6 ) は、 前記しきい値算出用の位相差検出モジュ —ル （ 1 3 6 ) と兼用されている第 1 4の態様に記載のクロ ック再生回路が提供される。 図面の簡単な説明 図 1は、 本発明による測定装置及びそれに用いられるクロ ック再生回路の第 1の実施形態の構成を示すプロック図であ Ό、
図 2 A— Eは、 図 1の測定装置に用いられるク口ック再生 回路の動作を説明するために示すタイミングチャートであり 図 3は、 図 1の測定装置に用いられるクロック再生回路の 動作を説明するために示す 2値化回路の出力波形図であり、 図 4は、 本発明による測定装置に用いられるクロック再生 回路の第 2の実施形態の構成を示すブロック図であり、
図 5は、 本発明による測定装置に用いられるクロック再生 回路の第 3の実施形態の構成を示すブロック図であり、
図 6 Aは、 本発明による測定装置に用いられるクロック再 生回路の第 4の実施形態の容部の構成を示すブロック図であ り、
図 6 Bは、 図 6 Aのクロック再生回路における 2値化回路 のしきい値に対する同符号耐力の関係をテーブル化して示す 図であり、
図 7は、 本発明による測定装置に用いられるクロック再生 回路の第 5の実施形態の容部の構成を示すプロック図であり、 図 8は、 本発明による測定装置に用いられるクロック再生 回路の第 6の実施形態の容部の構成を示すプロック図であり、 図 9は、 従来のクロック再生回路の構成を示すブロック図 であり、
図 1 0 A— Dは、 従来のクロック再生回路の動作を説明す るために示すタイミングチャートであり、
図 1 1は、 従来のクロック再生回路の別の構成を示すプロ ック図であり、
図 1 2 A— Dは、 帯域通過フィル夕によって抽出したクロ ック信号成分を所定レベルに増幅する飽和増幅器や A G C増 幅器とを用いてクロック信号を再生する従来のクロック再生 回路の動作を説明するために示す帯域通過フィル夕の出力波 7
形図及び飽和増幅器の出力波形図であり、
図 1 2 Eは、 本発明による図 1の測定装置に用いられるク 口ック再生回路の動作を説明するために示す 2値化回路の出 力波形図である。 発明を実施するための最良の形態 以下、 本発明の各実施の形態を図面を用いて説明する。
(第 1の実施の形態）
図 1は、 本発明による測定装置 2 0及びそれに用いるクロ ック再生回路 2 1の第 1の実施形態の構成を示すブロック図 である。
この測定装置 2 0は、 データ伝送システムの誤り測定及び ジッ夕/ワンダ測定に適用される。
この測定装置 2 0は、 クロック再生回路 2 1 と、 誤り測定 部 3 0及びジッ夕/ワンダ測定部 3 5とを備えている。
まず、 クロック再生回路 2 1のデータ変換器 2 2は、 入力 端子 2 0 aから入力される所定の搬送波周波数で伝送される N R Z方式のデータ信号 D aを R Z方式のデータ信号 D bに 変換する。
このデータ変換器 2 2から出力されるデータ信号 D bは、 帯域通過フィルタ 2 3に入力される。
この帯域通過フィルタ 2 3は、 共振素子、 例えば、 誘電体 多層膜の共振作用によって、 再生しようするクロック信号と 同一周波数を有する信号成分を選択的に抽出する。 8
この場合、 帯域通過フィルタの帯域特性は、 ジッ夕特性の 測定を考慮して前記所定の搬送波周波数 （ i c) に対応して 所定の広帯域特性を有するように規定されている。
例えば、帯域通過フィルタの帯域特性は、 f c = 248 8. 3 2MH zでは ±2 0MH z、 f c = 9 9 5 3. 2 8 MH z では ± 8 0MH z、 f c = 3 9 8 1 3. 1 2MH zでは ± 3 2 0 MH z…を有するように規定されている。
のような帯域通過フィルタ 2 3からの出力信号は、 増 器 24によって増幅される。
この増幅器 24からの出力信号は、 2値化回路 2 5に入力 される。
この 2値化回路 2 5は、 論理ゲート素子や高速コンパレー 夕等で構成され、 例えば、 増幅器 24からの出力信号の電圧 が、 所定のしきい値 V r以上のときハイレベルとなるととも に、 この所定のしきい値 V rより低いときローレベルとなる 信号をクロック信号 Cとして出力する。
そして、 このような 2値化回路 2 5を備えたクロック再生 回路 2 1によって再生されたクロック信号 Cは、 誤り測定部 3 0、 及びジッ夕/ワンダ測定部 3 5に入力される。
ここで、 誤り測定部 3 0は、 データ信号 D aの符号をクロ ック信号 Cによって読み取る符号読取回路 3 1 と、 この符号 読取回路 3 1で読み取られた符号列と所定の符号列とを比較 する符号比較モジュール 3 2と、 この符号比較モジュール 3 2の比較結果を受けて誤り率 Eを算出する誤り率算出モジュ —ル 3 3とによって構成されている。 9
また、 ジッ夕/ワンダ測定部 3 5は、 クロック信号 Cの基 準クロック信号の位相差を検出する位相差検出回路 3 6と、 この位相差検出回路 3 6から周波数 1 0 H z以上の信号成分 を位相揺らぎ成分 （ジッ夕） を抽出してジッ夕量 Jを求める ジッタ算出モジュール 3 7と、 前記位相差検出回路 3 6から 周波数 1 0 H z以下の信号成分を位相揺らぎ成分 （ワンダ） を抽出してワンダ量 Wを求めるワンダ算出モジュール 3 8と によって構成されている。
次に、 この測定装置 2 0のクロック再生回路 2 1の動作に ついて説明する。
前記と同様に、 図 2 Aに示すように、 0， 1の符号列に対 応するデータ信号 D aがデータ変換器 2 2に入力されると、 このデ一夕変換器 2 2からは、 図 2 Bに示すように、 R Z方 式のデ一夕信号 P bが出力される。
この R Z方式のデーダ信号 D bは、 データ信号 D aの符号 反転と同期してハイレベルに立ち上がってからローレベルに 戻るパルス列からなり、 デ一夕信号 D aの符号が反転しない 期間ではローレベルのままとなる。
したがって、 帯域通過フィルタ 2 3からは、 図 2 Cに示す ように、 デ一夕信号 D bのパルスがある期間にはそのパルス に対して所定振幅の正弦波状の信号 Aが出力される。
また、帯域通過フィル夕 2 3からは、 図 2 Cに示すように、 データ信号 D bのパルスがなくなると、 それまで入力されて パルスに対する帯域通過フィルタ 2 3内部での緩和振動に伴 う微小な振幅を有した減衰信号 A ' が出力される。 ここで、 帯域通過フィルタ 2 3内部での緩和振動とは、 前 述したように、 データ信号に同符号成分が著しく連続してい る期間が存在する場合に、 該期間の直前まで入力されていた データ信号に対する帯域通過フィルタ内部での振動現象のこ とである。
この帯域通過フィルタ内部での緩和振動は、 帯域通過フィ ル夕の帯域特性の広狭に依存している。
すなわち、 所定の搬送波周波数で伝送される被測定用のデ 一夕信号から再生しょうとするクロック信号と同一周波数を 有する信号成分を抽出する帯域通過フィル夕の帯域特性が、 ジッタ特性の測定を考慮して前記所定の搬送波周波数に対応 して狭い帯域特性に規定されている場合に帯域通過フィルタ 内部での緩和振動が顕著に現れるようになる。
このような帯域通過フィルタ内部での緩和振動に基づく減 衰信号 Α ' は、 パルスが入力されているときに出力される信 号 Αと同一周波数で位相が連続し、 時間の経過に伴って振幅 が指数的に小さくなる。
そして、 この振幅が所定値以上継続する時間は、 帯域通過 フィル夕 2 3の通過帯域が狭い程、 長くなる。
この帯域通過フィルタ 2 3から出力された信号は、 図 2 D に示すように増幅器 2 4で増幅される。
ここで、 増幅器 2 4は、 所定振幅の正弦波状の信号 Aに対 して、 図 2 Dに示す信号 Bのように、 飽和レベルまで増幅し、 微小な振幅を有した減衰信号 A ' に対して、 図 2 Dに示す信 号 B ' のように、 十分に大きな振幅レベルまで増幅して、 2 2
値化回路 2 5に出力する。
なお、 前記したように帯域通過フィル夕 2 3の通過帯域が 狭い場合には、 減衰信号 A ' の振幅が所定値以上継続する時 間が長くなるので、 増幅器 2 4を省略して帯域通過フィルタ 2 3の出力信号を 2値化回路 2 5に直接入力させるようにし てもよい。
そして、 2値化回路 2 5は、増幅器 2 4からの出力信号（あ るいは帯域通過フィルタ 2 3の出力信号） をその振幅の中心 に近いしきい値電圧 V rによって 2値化し、 この 2値化した 信号をクロック信号 Cとして出力する。
ここで、 前記したように、 データ信号 D bのパルス列がな い期間でも帯域通過フィル夕 2 3からは緩和振動による減衰 信号 A ' が出力され、 その減衰信号 A ' の増幅出力に対する 所定のしきい値電圧 V rによる 2値化が 2値化回路 2 5で行 われる。
このため、 2値化回路 2 5からは、 増幅器 2 4の利得を高 く設定しておくことにより、 減衰信号 の振幅が非常に小 さくなるまでクロック信号を継続的に出力させることができ る。
したがって、 2値化回路 2 5によって所定のしきい値電圧 V rによる 2値化を行うことにより、 N R Z方式のデータ信 号 D aが同一符号で連続したとき、 すなわち、 R Z方式のデ 一夕信号 D bが複数ビッ ト分同一レベルで連続したときでも、 クロック信号の欠落期間をなくす、 あるいは極めて短くする ことができる。 これは、 前記した従来の遅延加算回路 1 2を用いてクロッ ク信号の欠落を補う方式と、 上述した本発明のように帯域通 過フィルタ 2 3からの信号を 2値化回路 2 5によって所定の しきい値電圧 V rによる 2値化を行う方式とを比べたとき、 両者には顕著な差異が見られる。
すなわち、 従来方式では同一符号約 7 0ビットまでに対応 するのが限界であつたが、 本発明方式では同一符号 8 8ビッ トまでの耐力が得られている。
図 3は、 図 1の測定装置に用いられるクロック再生回路の 動作を説明するために示す 2値化回路 2 5の出力波形図であ る。
すなわち、 図 3に示すように、 2値化回路 2 5の出力波形 には本来のクロック信号成分 aしか含まれていない。
これは、 図 1 2 A， Cに示した従来のクロック再生回路に おける飽和増幅器や A G C増幅器の出力波形には、 本来のク ロック信号成分 aの他に、 種々の雑音成分 b， c , d , e等 が重畳されて現れていたのと比して、 格別な差異が見られる ものである。
すなわち、 このような種々の雑音成分が 2値化回路 2 5の 出力波形には重畳されていないので、 再生されるクロック信 号は、 クロック信号として正しく再生され、 クロック信号の 欠落を防止するとともに、 再生したクロック信号に位相揺ら ぎが生じるようなことがない。
また、 図 1 2 Eに示すように、 本実施の形態による 2値化 回路 2 5を用いるクロック再生回路よれば、 従来の飽和増幅 器や A G C増幅器を用いてクロック信号を再生するクロック 再生回路では、 クロック信号として正しく再生することがで きなかった同符号連続期間においても、 クロック信号として 正しく再生することができる。
これは、 従来の飽和増幅器や A G C増幅器を用いてク口ッ ク信号を再生するクロック再生回路では、 非飽和領域で動作 していた部分を 2値化回路 2 5で所定のしきい値で 2値化す ることによって、 クロック信号として識別することが可能と なるためである。
これによつても、 本発明方式のように、 2値化回路 2 5を 用いるクロック再生回路では、 波形整形とともに、 同符号連 続耐力が大幅に改善されていることが頷ける。
そして、 このようなクロック信号では、 データ信号の識別 やジッ夕等の測定を正しく行うことができる。
このように、 クロック再生回路 2 1は、 帯域通過フィル夕
2 3内部での緩和振動を利用して、 2値化回路 2 5によって 所定のしきい値電圧 V rによる 2値化を行うことにより、 同 一符号が連続している期間のクロック信号の欠落を防止して いるので、 簡単な構成でしかも調整をすることなく、 長い期 間のクロック信号の欠落を防ぐことができる。
したがって、 このクロック信号 Cを用いて符号の読み取り を行い、 その読み取った符号の誤り率を測定する誤り測定部
3 0は、 同一符号が連続するデータ信号 D aであっても、 そ の符号の読み取りを正確に行うことができ、 誤り率を正確に 測定することができる。 また、 このクロック信号 Cの位相の揺らぎを検出して、 ジ ッ夕ゃワンダを測定するジッ夕/ワンダ測定部 3 5において も、 クロック信号 Cの欠落やクロック再生回路 2 1自体によ る位相揺らぎに起因する測定誤差を極めて少なくすることが できるので、 正確な測定が可能となる。
(第 2の実施の形態）
図 4は、 本発明による測定装置に用いられるクロック再生 回路の第 2の実施の形態の構成を示すプロック図である。 上記した第 1の実施の形態による測定装置に用いられるク ロック再生回路 2 1では、 2値化回路 2 5の出力信号をクロ ック信号成分 Cとして出力するようにしている。
しかるに、 誤り測定部 3 0ゃジッ夕/ワンダ測定部 3 5で 正弦波状のクロック信号が必要な場合には、 図 4に示すよう なクロック再生回路 4 1を用いることができる。
このクロック再生回路 4 1は、 2値化回路 2 5の出力信号 を帯域通過フィルタ 2 3の帯域特性等と同等になされている 別の帯域通過フィル夕 2 6に入力し、 その帯域通過フィルタ 2 6から正弦波状のクロック信号 Cを出力させるようにして いる。
すなわち、 この実施の形態で用いられるクロック再生回路 4 1は、 前記帯域通過フィルタ 2 3及び前記 2値化回路 2 5 を一組の回路とし、 該一組の回路が複数組直列に接続されて いる。
(第 3の実施の形態）
図 5は、 本発明による測定装置に用いられるクロック再生 回路の第 3の実施形態の構成を示すプロック図である。
前記したクロック再生回路 2 1， 4 1では、 データ変換器 2 2から出力される R Z方式のデ一夕信号 D bを帯域通過フ ィルタ 2 3に直接入力している。
しかるに、 より広帯域なジッ夕の測定を行う塲合には、 そ のジッ夕成分を減衰させないように帯域通過フィル夕 2 3の 通過帯域を広くする必要があるので、 その分、 帯域通過フィ ルタ 2 3内部での緩和振動の継続時間が短くなる。
このような場合には、 例えば、 図 5に示すようなクロック 再生回路 5 1のように、 帯域通過フィルタ 2 3、 増幅器 2 4 及び 2値化回路 2 5の組を複数組直列に接続して、 クロック 信号の欠落をなくすかあるいは欠落期間を短縮させれば、 よ り広帯域なジッタを高精度に測定することができる。
この場合、 各組の帯域通過フィルタ 2 3の帯域特性は、 帯 域自体は同等になされているものの互いの中心周波数がずら されていることにより、 全体として必要とする通過帯域を力 バーし得るように設定されているものとする。
なお、 このように、 帯域通過フィル夕 2 3、 増幅器 2 4及 び 2値化回路 2 5の組を複数組直列に設けた場合でも、 前記 'した従来の遅延加算回路 1 2を多段接続する場合に比べて、 位相の揺らぎが発生せず、 誤り測定部 3 0ゃジッ夕/ワンダ 測定部 3 5の測定への影響は極めて少ない。
(第 4の実施の形態）
図 6 Aは、 本発明による測定装置に用いられるクロック再 生回路の第 4の実施形態の容部の構成を示すブロック図であ る。
図 6 Bは、 図 6 Aのクロック再生回路における 2値化回路 のしきい値電圧に対する同符号耐力の関係をテーブル化して 示す図である。
前記したクロック再生回路 2 1， 4 1， 5 1では、 2値化 回路 2 5において、 増幅器 2 4からの出力信号 （あるいは帯 域通過フィルタ 2 3の出力信号） をその振幅の中心に近いし きい値電圧 V rによって 2値化し、 この 2値化した信号をク ロック信号 Cとして出力するようにしている。
しかるに、 本発明者の知見によると、 本発明のクロック再 生回路における 2値化回路の最適なしきい値に対する同符号 連続耐力とは、 図 6 Bに示すような相関関係にあることが見 い出されている。
例えば、 同符号連続が 6バイ トの場合、 2値化回路 2 5の 同符号耐カを最適とするしきい値電圧 V s 1 i c e (V) は、 - 0. 4 3 5 V (但し、 参考値としての残留ジッ夕 0. 0 3 7— 0. 0 4 6 U I p p) である。
また、 同符号連続が 5バイ トの場合、 2値化回路 2 5の同 符号耐カを最適とするしきい値電圧 V s l i c e (V) は、 一 0. 4 2 3 V (但し、 参考値としての残留ジッ夕 0. 0 3 9— 0. 0 4 2 U I p p ) である。
また、 同符号連続が 4バイ トの場合、 2値化回路 2 5の同 符号耐カを最適とするしきい値電圧 V s 1 i c e (V) は、 — 0. 3 8 4 V (但し、 参考値としての残留ジッ夕 0. 0 3 5— 0. 0 4 0 U I p p ) である。 また、 同符号連続が 3バイ トの場合、 2値化回路 2 5の同 符号耐カを最適とするしきい値電圧 V s 1 i c e ( V ) は、 一 0 . 3 8 4 V (但し、 参考値としての残留ジッ夕 0 . 0 3 4— 0 . 0 3 7 U I p p ) である。
これは、 前記したクロック再生回路 2 1， 4 1， 5 1のよ うに、 2値化回路 2 5のしきい値電圧 V rを、 単に、 増幅器 2 4からの出力信号 （あるいは帯域通過フィルタ 2 3の出力 信号） の振幅の中心に近い値に設定したのでは、 保証されな い関係である。
したがって、 この第 4の実施の形態では、 上述した図 6 B に示すような関係に基づいて、 図 6 Aに示すようなクロック 再生回路 6 1を構成することにより、 所望の同符号連続耐カ を保証し得るような 2値化回路 2 5のしきい値電圧 V s 1 i c e ( V ) に設定するようにしている。
(第 5の実施の形態）
図 7は、 上述した第 4の実施の形態のクロック再生回路を さらに進展させるようにした本発明による測定装置に用いら れるクロック再生回路の第 5の実施の形態の容部の構成を示 すブロック図である。
すなわち、 第 5の実施の形態による測定装置に用いられる クロック再生回路 7 1は、 図 6 Aの 2値化回路 2 5から出力 されるクロック信号と基準クロック信号との位相を比較して その位相差を検出する位相比較器 1 3 6 Aと、 差検出モジュ ール 1 3 6と、 この位相比較器 1 3 6 Aによって検出された 位相差に対応する電圧出力に基づいて所定の周波数を有する 信号を前記基準クロック信号としてループフィルタ 1 3 7を 介して前記位相比較器 1 3 6 Aに出力する電圧制御 （水晶） 発振器 （VCXO) モジュール 1 3 8とを含む位相同期ルー プモジュール 1 3 9と、 前記位相同期ループモジュール 1 3 9の前記位相比較器 1 3 6 Aによって検出された位相差に基 づいて、 前記 2値化回路 2 5から出力されるクロック信号に おける前記期間のクロック信号の欠落を検出するクロック信 号欠落検出モジュール 1 40とを備えた位相差検出モジユー ル 1 3 6と、 この位相差検出モジュール 1 36のクロック信 号欠落検出モジュール 14 0によって前記期間のクロック信 号の欠落が検出されたとき、 前記位相比較器 1 3 6 Aによつ て検出された位相差に対応する電圧出力に基づいて、 前記 2 値化回路 2 5における前記期間のクロック信号の欠落を補う ために、 図 6 Bに示す関係を満たすような最適のしきい値電 圧 V s l i c e (V) を算出する CPU 1 4 1と、 この C P U 1 4 1からのデジタル信号による最適のしきい値電圧 V s l i c e (V) をアナログ信号に変換して前記 2値化回路 2 5に供給する D/Aコンパ一夕モジュール 14 2とを含むし きい値算出モジュール 1 4 3とをさらに備えている。
このような構成によれば、 常に、 同符号連続耐力が最適と なるような 2値化回路 2 5のしきい値電圧 V s 1 i c e (V) に設定することができる。
(第 6の実施の形態）
図 8は、 上述した第 5の実施の形態のクロック再生回路を さらに進展させるようにした本発明による測定装置に用いら れるクロック再生回路の第 6の実施の形態の容部の構成を示 すブロック図である。
すなわち、 第 6の実施の形態による測定装置に用いられる ク口ック再生回路 8 1は、 図 7の位相差検出モジュール 1 3 6を図 1に示したジッタ /ワンダ測定部 3 5の位相差検出モ ジュール 3 6と兼用することにより、 常に、 同符号連続耐カ が最適となるような 2値化回路 2 5のしきい値電圧 V s 1 i c e ( V ) に設定することができることに加えて、 測定装置 全体としての構成の簡易化を図ったものである。
図 8において、 前述した図 7と同一部分には、 同一参照符 号を付してその説明を省略する。
すなわち、 この実施の形態では、 図 7の位相比較器 1 3 6 Aからの出力をジッタ検出用フィルタ 1 4 4及びワンダ検出 用フィル夕 1 4 5を介して図 1のジッ夕/ワンダ測定部 3 5 におけるジッ夕算出モジュール 3 7及びワンダ算出モジユー ル 3 8に供給するようにしている。
この場合、 ジッ夕算出モジュール 3 7及びワンダ算出モジ ユール 3 8の出力をしきい値算出モジュール 1 4 3にフィー ドバックすることにより、 実際に測定されるジッ夕特性及び ワンダを加味して 2値化回路 2 5に供給するしきい値電圧 V s 1 i c e ( V ) がさらに最適となるようにしてもよい。 なお、 前記した第 1乃至第 6の実施の形態による測定装置 に用いられるクロック再生回路 2 1 ， 4 1 , 5 1 ， 6 1 , 7 1 ， 8 1は、 いずれもデータ伝送システムに対する誤り測定 やジッ夕 Zワンダの測定を行う測定装置 2 0に用いられるも のとしている。
しかるに、 本発明の第 1乃至第 6の実施の形態による測定 装置に用いられるクロック再生回路 2 1 , 4 1， 5 1 , 6 1， 7 1 , 8 1は、 他の測定装置等の用途にも使用することがで きる。
この場合には、 前記したように N R Z方式のデータ信号 D aをデータ変換器 2 2によって R Z方式のデータ信号 D bに 変換してから、 クロック信号の再生を行うようにするものに 限定されない。
すなわち、 前記した各クロック再生回路 2 1， 4 1， 5 1， 6 1， 7 1， 8 1からデータ変換器 2 2を省いて、 R Z方式 で入力されるデ一タ信号を帯域通過フィル夕 2. 3に直接入力 して、 クロック信号を再生するようにしてもよい。
以上説明したように、 本発明の第 1の態様による測定装置 は、 所定の搬送波周波数で伝送されるデータ信号を N R Z方 式のデータ信号から R Z方式のデータ信号に変換するデータ 変換器 2 2と、 前記データ変換器 2 2によって変換された R Z方式のデータ信号から再生しょうとするクロック信号と同 一周波数を有する信号成分を抽出するもので、 前記所定の搬 送波周波数に対応して規定される所定の帯域特性を有する帯 域通過フィルタ 2 3と、 前記帯域通過フィル夕 2 3によって 抽出された信号成分を所定のしきい値で 2値化し、 該 2値化 した信号を前記再生しょうとするクロック信号として出力す るもので、 前記帯域通過フィルタ 2 3に入力されるデータ信 号が複数ビット分同一レベルで連続している期間が存在する 3
場合に、 該期間の直前まで入力されていたデータ信号に対す る前記帯域通過フィルタ 2 3内部での暖和振動によって前記 帯域通過フィル夕が前記期間に出力する信号を、 前記しきい 値で 2値化することにより、 前記期間のクロック信号の欠落 を補うように構成されている 2値化回路 2 5と、 前記 2値化 回路から出力されるクロック信号に基づいて前記データ信号 の伝送に伴う誤り率、 ジッ夕及びワンダの少なくとも一つを 算出する算出モジュール （3 3、 3 7 , 3 8 ) とを備えてい る。
このため、 本発明の第 1の態様による測定装置は、 同符号 連続期間のクロック信号の欠落を補うように構成されている 2値化回路 2 5から出力される欠落のないあるいは欠落期間 の極めて短いクロック信号によって、 前記データ信号の伝送 に伴う誤り率、 ジッ夕及びワンダの少なくとも一つを正確に 測定することが可能となる。
また、 本発明の第 2の態様による測定装置は、 前記第 1の 態様による測定装置において、 前記測定装置が、 前記誤り率 の測定を行う測定装置であって、 前記算出モジュールは、 誤 り測定部 3 0において、 前記 2値化回路から出力されるクロ ック信号に基づいて、 前記 N R Z方式のデータ信号の符号を 読み取る符号読取モジュール 3 1と、 前記符号読取モジユー ル 3 1によって読み取られた符号列と基準の符号列とを比較 する符号比較モジュール 3 2と、 前記符号比較モジュール 3 2の比較結果に基づいて誤り率を算出する誤り率算出モジュ ール 3 3とを備えている。 このため、 本発明の第 2の態様による測定装置は、 同符号 連続期間のクロック信号の欠落を補うように構成されている 2値化回路 2 5から出力される欠落のないあるいは欠落期間 の極めて短いクロック信号によって、 前記誤り率を正確に測 定することが可能となる。
また、 本発明の第 3の態様による測定装置は、 前記第 1の 態様による測定装置において、 前記測定装置が、 前記ジッ夕 及びワンダの少なくとも一方の測定を行う測定装置であって、 前記帯域通過フィルタ 2 3は、 前記ジッ夕及びワンダの少な くとも一方の測定及び前記所定の搬送波周波数に対応して規 定される所定の帯域特性を有し、 前記 2値化回路 2 5は、 前 記帯域通過フィルタ 2 3に入力されるデータ信号が複数ビッ ト分同一レベルで連続している期間が存在する場合に、 該期 間の直前まで入力されていたデータ信号に対する前記帯域通 過フィル夕 2 3内部での暧和振動によって前記帯域通過フィ ル夕 2 3が前記期間に出力する信号を、 前記ジッ夕及びワン ダの少なくとも一方の測定に対応したしきい値で 2値化し、 前記算出モジュールは、 前記 2値化回路から出力されるクロ ック信号と基準クロック信号との位相差を検出する位相差検 出モジュール 3 6と、 前記位相差検出モジュールによって検 出された位相差に基づいて、 前記ジッ夕及びワンダの少なく とも一方を算出する算出モジュール 3 7 , 3 8と、 を備えて いる。
このため、 本発明の第 3の態様による測定装置は、 同符号 連続期間のクロック信号の欠落を補うように構成されている 2値化回路から出力される欠落のないあるいは欠落期間の極 めて短いク口ック信号によって、 前記ジッ夕及びワンダの少 なくとも一方を正確に測定することが可能となる。
また、 本発明の第 4の態様による測定装置は、 前記第 1の 態様による測定装置において、 前記帯域通過フィル夕 2 3及 び前記 2値化回路 2 5を一組の回路とし、 該一組の回路が複 数組直列に接続されている。
このため、 本発明の第 4の態様による測定装置は、 同符号 連続期間のクロック信号の欠落をさらに長期間連続的に補う ように構成されている 2値化回路 2 5から出力される欠落の ないあるいは欠落期間の極めて短いクロック信号によって、 前記誤り率、 ジッ夕及びワンダの少なくとも一つを正確に測 定することが可能となる。
また、 本発明の第 5の態様による測定装置は、 前記第 1の 態様による測定装置において、 前記帯域通過フィルタ 2 3と 前記 2値化回路 2 5との間に、 前記帯域通過フィルタ 2 3に よって抽出された信号成分を増幅して前記 2値化回路 2 5に 出力する増幅器 2 4が設けられている。
このため、 本発明の第 5の態様による測定装置は、 同符号 連続期間のクロック信号の欠落をさらに長期間連続的に補う ように構成されている 2値化回路 2 5から出力される欠落の ないあるいは欠落期間の極めて短いクロック信号によって、 前記誤り率、 ジッ夕及びワンダの少なくとも一つを正確に測 定することが可能となる。
また、 本発明の第 6の態様による測定装置は、 前記 2値化 回路 2 5のしきい値として、 所望の同符号連続耐カを保証し 得るようなしきい値電圧 V s l i c e ( V ) に設定するよう にしている。
このため、 本発明の第 6の態様による測定装置は、 同符号 連続期間のクロック信号の欠落をさらに長期間連続的に補う ために、 所望の同符号連続耐カを保証し得るように構成され ている 2値化回路 2 5から出力される欠落のないあるいは欠 落期間の極めて短いクロック信号によって、 前記誤り率、 ジ ッ夕及びワンダの少なくとも一つを正確に測定することが可 能となる。
また、 本発明の第 7の態様による測定装置は、 前記第 1の 態様による測定装置において、 前記 2値化回路 2 5から出力 されるクロック信号と基準クロック信号との位相差を検出す る位相比較器 1 3 6 Aと、 前記位相比較器 1 3 6 Aによって 検出された位相差に対応する電圧出力に基づいて所定の周波 数を有する信号を前記基準ク口ック信号として前記位相比較 器 1 3 6 Aに出力する電圧制御発振器モジュール 1 3 8とを 含む位相同期ループモジュール 1 3 9と、 前記位相同期ルー プモジュール 1 3 9の前記位相比較器 1 3 6 Aによって検出 された位相差に基づいて、 前記 2値化回路 2 5から出力され るクロック信号における前記期間のクロック信号の欠落を検 出するクロック信号欠落検出モジュール 1 4 0とを備えたし きい値算出用の位相差検出モジュール 1 3 6と、 前記しきい 値算出用の位相差検出モジュール 1 3 6の前記クロック信号 欠落検出モジュール 1 4 0によって前記期間のクロック信号 の欠落が検出されたとき、 前記しきい値算出用の位相差検出 モジュール 1 3 6の前記位相比較器 1 3 6 Aによって検出さ れた位相差に対応する電圧出力に基づいて、 前記 2値化回路 2 5における前記期間のクロック信号の欠落を補うための最 適のしきい値電圧 V s l i c e ( V ) を算出して前記 2値化 回路 2 5に供給するしきい値算出モジュール 1 4 3と、 をさ らに備えている。
このため、 本発明の第 7の態様による測定装置は、 同符号 連続期間のクロック信号の欠落をさらに長期間連続的に補う ために、 常に、 同符号連続耐力が最適となるように構成され ている 2値化回路 2 5から出力される欠落のないあるいは欠 落期間の極めて短いクロック信号によって、 前記誤り率、 ジ ッ夕及びワンダの少なくとも一つを正確に測定することが可 能となる。
また、 本発明の第 8の態様による測定装置は、 前記第 7の 態様による測定装置において、 前記測定装置が、 前記ジッタ 及びワンダの少なくとも一方の測定を行う測定装置であって、 前記帯域通過フィル夕 2 3は、 前記ジッ夕及びワンダの少な くとも一方の測定及び前記所定の搬送波周波数に対応して規 定される所定の帯域特性を有し、 前記 2値化回路 2 5は、 前 記帯域通過フィル夕 2 3に入力されるデータ信号が複数ビッ ト分同一レベルで連続している期間が存在する場合に、 該期 間の直前まで入力されていたデータ信号に対する前記帯域通 過フィルタ 2 3内部での暖和振動によって前記帯域通過フィ ル夕 2 3が前記期間に出力する信号を、 前記ジッ夕及びワン ダの少なくとも一方の測定に対応したしきい値で 2値化し、 前記算出モジュールは、ジッ夕/ワンダ測定部 3 5において、 前記 2値化回路 2 5から出力されるクロック信号と基準クロ ック信号との位相差を検出する位相差検出モジュール 3 6と、 前記位相差検出モジュール 3 6によって検出された位相差に 基づいて前記ジッ夕及びワンダの少なくとも一方を算出する 算出モジュール （3 7 , 3 8 ) と、 を備え、 前記ジッ夕/ヮ ンダ測定部 3 5の前記位相差検出モジュール 3 6は、 前記し きい値算出用の位相差検出モジュール 1 3 6と兼用されてい る。
このため、 本発明の第 8の態様による測定装置は、 同符号 連続期間のクロック信号の欠落をさらに長期間連続的に補う ように構成されている 2値化回路 2 5から出力される欠落の ないあるいは欠落期間の極めて短いク口ック信号によって、 前記誤り率、 ジッ夕及びワンダの少なくとも一つを正確に測 定することが可能となるとともに、 しきい値算出用の位相差 検出モジュール 1 3 6をジッ夕/ワンダ測定部 3 5の位相差 検出モジュール 3 6と兼用することにより、 常に、 同符号連 続耐力が最適となるような 2値化回路 2 5のしきい値電圧 V s l i c e ( V ) に設定することができることに加えて、 測 定装置全体としての構成の簡易化を図ることができる。
また、 本発明の第 9の態様によるクロック再生回路は、 所 定の搬送波周波数で伝送されるデ一夕信号を N R Z方式のデ —夕信号から R Z方式のデータ信号に変換するデータ変換器 2 2と、 前記データ変換器 2 2によって変換された R Z方式 のデータ信号から再生しょうとするクロック信号と同一周波 数を有する信号成分を抽出するもので、 前記所定の搬送波周 波数に対応して規定される所定の帯域特性を有する帯域通過 フィル夕 2 3と、 前記帯域通過フィルタ 2 3によって抽出さ れた信号成分を所定のしきい値で 2値化し、 該 2値化した信 号を前記再生しょうとするクロック信号として出力するもの で、 前記帯域通過フィル夕 2 3に入力されるデータ信号が複 数ビット分同一レベルで連続している期間が存在する場合に、 該期間の直前まで入力されていたデータ信号に対する前記帯 域通過フィル夕 2 3内部での暧和振動によって前記帯域通過 フィル夕が前記期間に出力する信号を、 前記しきい値で 2値 化することにより、 前記期間のクロック信号の欠落を補うよ うに構成されている 2値化回路 2 5と、 を備え、 前記 2値化 回路 2 5から出力されるクロック信号に基づいて前記デー夕 信号の伝送に伴う誤り率、 ジッ夕及びワンダの少なくとも一 つを測定する測定装置に用いられる。
このため、本発明の第 9の態様によるクロック再生回路は、 同符号連続期間のクロック信号の欠落を補うように構成され ている 2値化回路 2 5から出力される欠落のないあるいは欠 落期間の極めて短いクロック信号によって、 測定装置が前記 誤り率、 ジッ夕及びワンダの少なくとも一つを正確に測定す ることを可能する。
また、 本発明の第 1 0の態様によるクロック再生回路は、 前記第 9の態様によるクロック再生回路において、 前記測定 装置が、 前記ジッ夕及びワンダの少なくとも一方の測定を行 う測定装置であるとき、 前記帯域通過フィルタ 2 3は、 前記 ジツ夕及びヮンダの少なくとも一方の測定及び前記所定の搬 送波周波数に対応して規定される所定の帯域特性を有し、 前 記 2値化回路 2 5は、 前記帯域通過フィルタ 2 3に入力され るデータ信号が複数ビッ ト分同一レベルで連続している期間 が存在する場合に、 該期間の直前まで入力されていたデータ 信号に対する前記帯域通過フィル夕 2 3内部での暧和振動に よって前記帯域通過フィルタ 2 3が前記期間に出力する信号 を、 前記ジッタ及びワンダの少なくとも一方の測定に対応し たしきい値で 2値化する。
このため、 本発明の第 1 0の態様によるクロック再生回路 は、 同符号連続期間のクロック信号の欠落を補うように構成 されている 2値化回路 2 5から出力される欠落のないあるい は欠落期間の極めて短いクロック信号によって、 測定装置が 前記ジッタ及びワンダの少なくとも一方を正確に測定するこ とを可能とする。
また、 本発明の第 1 1の態様によるクロック再生回路は、 前記第 9の態様によるクロック再生回路において、 前記帯域 通過フィル夕 2 3及び前記 2値化回路 2 5を一組の回路とし、 該一組の回路が複数組直列に接続されている。
このため、 本発明の第 1 1の態様によるクロック再生回路 は、 同符号連続期間のクロック信号の欠落をさらに長期間連 続的に補うように構成されている 2値化回路 2 5から出力さ れる欠落のないあるいは欠落期間の極めて短いクロック信号 によって、 測定装置が前記誤り率、 ジッ夕及びワンダの少な くとも一つを正確に測定することを可能とする。
また、 本発明の第 1 2の態様によるクロック再生回路は、 前記第 9の態様によるクロック再生回路において、 前記帯域 通過フィルタ 2 3と前記 2値化回路 2 5との間に設けられ、 前記帯域通過フィルタ 2 3によって抽出された信号成分を増 幅して前記 2値化回路 2 5に出力する増幅器 2 4をさらに備 えている。
このため、 本発明の第 1 2の態様によるクロック再生回路 は、 同符号連続期間のクロック信号の欠落をさらに長期間連 続的に補うように構成されている 2値化回路 2 5から出力さ れる欠落のないあるいは欠落期間の極めて短いクロック信号 によって、 測定装置が前記誤り率、 ジッ夕及びワンダの少な くとも一つを正確に測定することを可能とする。
また、 本発明の第 1 3の態様によるクロック再生回路は、 前記第 9の態様によるクロック再生回路において、 前記 2値 化回路 2 5のしきい値として、 所望の同符号連続耐カを保証. し得るようなしきい値電圧 V s l i c e ( V ) に設定するよ うにしている。
このため、 本発明の第 1 3の態様によるクロック再生回路 は、 同符号連続期間のクロック信号の欠落をさらに長期間連 続的に補うために、 所望の同符号連続耐カを保証し得るよう に構成されている 2値化回路 2 5から出力される欠落のない あるいは欠落期間の極めて短いクロック信号によって、 測定 装置が前記誤り率、 ジッ夕及びワンダの少なくとも一つを正 確に測定することを可能とする。 また、 本発明の第 1 4の態様によるクロック再生回路は、 前記第 9の態様によるクロック再生回路において、 前記 2値 化回路 2 5から出力されるクロック信号と基準クロック信号 との位相差を検出する位相比較器 1 3 6 Aと、 前記位相比較 器 1 3 6 Aによって検出された位相差に対応する電圧出力に 基づいて所定の周波数を有する信号を前記基準クロック信号 として前記位相比較器 1 3 6 Aに出力する電圧制御発振器モ ジュール 1 3 8とを含む位相同期ループモジュール 1 3 9と、 前記位相同期ループモジュール 1 3 9の前記位相比較器 1 3 6 Aによって検出された位相差に基づいて、 前記 2値化回路 2 5から出力されるクロック信号における前記期間のクロッ ク信号の欠落を検出するクロック信号欠落検出モジュール 1 4 0とを備えたしきい値算出用の位相差検出モジュール 1 3 6と、 前記位相差検出モジュール 1 3 6の前記クロック信号 欠落検出モジュール 1 4 0によって前記期間のクロック信号 の欠落が検出されたとき、 前記しきい値算出用の位相差検出 モジュール 1 3 6の前記位相比較器 1 3 6 Aによって検出さ れた位相差に対応する電圧出力に基づいて、 前記 2値化回路 2 5における前記期間のクロック信号の欠落を補うための最 適のしきい値電圧 V s l i c e ( V ) を算出して前記 2値化 回路 2 5に供給するしきい値算出モジュール 1 4 3とをさら に備えている。
このため、 本発明の第 1 4の態様によるクロック再生回路 は、 同符号連続期間のクロック信号の欠落をさらに長期間連 続的に補うために、 常に、 同符号連続耐力が最適となるよう に構成されている 2値化回路 2 5から出力される欠落のない あるいは欠落期間の極めて短いクロック信号によって、 測定 装置が前記誤り率、 ジッ夕及びワンダの少なくとも一つを正 確に測定することを可能とする。
また、 本発明の第 1 5の態様によるクロック再生回路は、 前記第 1 4の態様によるクロック再生回路において、 前記測 定装置が、 前記ジッタ及びワンダの少なくとも一方の測定を 行う測定装置であるとき、 前記帯域通過フィルタ 2 3は、 前 記ジッタ及びワンダの少なくとも一方の測定及び前記所定の 搬送波周波数に対応して規定される所定の帯域特性を有し、 前記 2値化回路 2 5は、 前記帯域通過フィルタ 2 3に入力さ れるデータ信号が複数ビット分同一レベルで連続している期 間が存在する場合に、 該期間の直前まで入力されていたデ一 夕信号に対する前記帯域通過フィルタ 2 3内部での暖和振動 によって前記帯域通過フィル夕 2 3が前記期間に出力する信 号を、 前記ジッタ及びワンダの少なくとも一方の測定に対応 したしきい値で 2値化し、 前記算出モジュールは、 ジッ夕 Z ワンダ測定部 3 5において、 前記 2値化回路 2 5から出力さ れるクロック信号と基準クロック信号との位相差を検出する 位相差検出モジュール 3 6と、 前記位相差検出モジュール 3 6によって検出された位相差に基づいて前記ジッ夕及びワン ダの少なくとも一方を算出する算出モジュール（3 7， 3 8 ) と、 を備え、 前記ジッタノワンダ測定部 3 5の前記位相差検 出モジュール 3 6は、 前記しきい値算出用の位相差検出モジ ユール 1 3 6と兼用されている。 このため、 本発明の第 1 5の態様によるクロック再生回路 は、 同符号連続期間のクロック信号の欠落をさらに長期間連 続的に補うように構成されている 2値化回路 2 5から出力さ れる欠落のないあるいは欠落期間の極めて短いクロック信号 によって、 測定装置が前記誤り率、 ジッ夕及びワンダの少な くとも一つを正確に測定することを可能とするとともに、 し きい値算出用の位相差検出モジュール 1 3 6をジッ夕/ワン ダ測定部 3 5の位相差検出モジュール 3 6と兼用することに より、 常に、 同符号連続耐力が最適となるような 2値化回路 2 5のしきい値電圧 V s l i c e ( V ) に設定することがで きることに加えて、 測定装置全体としての構成の簡易化を図 ることに寄与することができる。

Claims

請求の範囲
1 . 所定の搬送波周波数で伝送されるデータ信号を N R Z 方式のデータ信号から R Z方式 データ信号に変換するデー 夕変換器と、
前記データ変換器によって変換された R Z方式のデータ信 号から再生しょうとするクロック信号と同一周波数を有する 信号成分を抽出するもので、 前記所定の搬送波周波数に対応 して規定される所定の帯域特性を有する帯域通過フィル夕と. 前記帯域通過フィルタによって抽出された信号成分を所定 のしきい値で 2値化し、 該 2値化した信号を前記再生しょう とするクロック信号として出力するもので、 前記帯域通過フ ィル夕に入力されるデータ信号が複数ビッ ト分同一レベルで 連続している期間が存在する場合に、 該期間の直前まで入力 されていたデータ信号に対する前記帯域通過フィルタ内部で の暖和振動によって前記帯域通過フィル夕が前記期間に出力 する信号を、 前記しきい値で 2値化することにより、 前記期 間のクロック信号の欠落を補うように構成されている 2値化 回路と、
前記 2値化回路から出力されるクロック信号に基づいて前 記データ信号の伝送に伴う誤り率、 ジッ夕及びワンダの少な くとも一つを算出する算出モジュールと、
を備える測定装置。
2 . 前記測定装置は、 前記誤り率の測定を行う測定装置で あって、 前記算出モジュールは、 誤り測定部において、
前記 2値化回路から出力されるクロック信号に基づいて、 前記 N R Z方式のデータ信号の符号を読み取る符号読取モジ ユールと、
前記符号読取モジュールによって読み取られた符号列と基 準の符号列とを比較する符号比較モジュールと、
前記符号比較モジュールの比較結果に基づいて誤り率を算 出する誤り率算出モジュールと、
を備える請求の範囲 1に従う測定装置。
3 . 前記測定装置は、 前記ジッ夕及びワンダの少なくとも 一方の測定を行う測定装置であって、
前記帯域通過フィルタは、 前記ジッ夕及びワンダの少なく とも一方の測定及び前記所定の搬送波周波数に対応して規定 される所定の帯域特性を有し、
前記 2値化回路は、 前記帯域通過フィル夕に入力されるデ 一夕信号が複数ビット分同一レベルで連続している期間が存 在する場合に、 該期間の直前まで入力されていたデータ信号 に対する前記帯域通過フィルタ内部での暖和振動によって前 記帯域通過フィルタが前記期間に出力する信号を、 前記ジッ 夕及びワンダの少なくとも一方の測定に対応したしきい値で 2値化し、
前記算出モジュールは、 ジッ夕/ワンダ測定部において、 前記 2値化回路から出力されるクロック信号と基準クロッ ク信号との位相差を検出する位相差検出モジュールと、 前記位相差検出モジュールによって検出された位相差に基 づいて、 前記ジッ夕及びワンダの少なくとも一方を算出する 算出モジュールと、
を備える請求の範囲 1に従う測定装置。
4 . 前記帯域通過フィルタ及び前記 2値化回路を一組の回 路とし、 該一組の回路が複数組直列に接続されている請求の 範囲 1に従う測定装置。
5 . 前記帯域通過フィル夕と前記 2値化回路との間に設け られ、 前記帯域通過フィル夕によって抽出された信号成分を 増幅して前記 2値化回路に出力する増幅器をさらに備える請 求の範囲 1 に従う測定装置。
6 . 前記 2値化回路のしきい値として、 所望の同符号連続 耐カを保証し得るようなしきい値電圧に設定するようにして いる請求の範囲 1に従う測定装置。
7 . 前記 2値化回路から出力されるクロック信号と基準ク ロック信号との位相差を検出する位相比較器と、 前記位相比 較器によって検出された位相差に対応する電圧出力に基づい て所定の周波数を有する信号を前記基準クロック信号として 前記位相比較器に出力する電圧制御発振器モジュールとを含 む位相同期ループモジュールと、 前記位相同期ループモジュ ールの前記位相比較器によって検出された位相差に基づいて、 前記 2値化回路から出力されるクロック信号における前記期 間のクロック信号の欠落を検出するクロック信号欠落検出モ ジュールとを備えたしきい値算出用の位相差検出モジュール と、
前記しきい値算出用の位相差検出モジュールの前記ク口ッ ク信号欠落検出モジュールによって前記期間のクロック信号 の欠落が検出されたとき、 前記しきい値算出用の位相差検出 モジュールの前記位相比較器によって検出された位相差に対 応する電圧出力に基づいて、 前記 2値化回路における前記期 間のクロック信号の欠落を補うための最適のしきい値を算出 して前記 2値化回路に供給するしきい値算出モジュールと、 をさらに備える請求の範囲 1に従う測定装置。
8 . 前記測定装置は、 前記ジッ夕及びワンダの少なくとも 一方の測定を行う測定装置であって、
前記帯域通過フィルタは、 前記ジッ夕及びワンダの少なく とも一方の測定及び前記所定の搬送波周波数に対応して規定 される所定の帯域特性を有し、
前記 2値化回路は、 前記帯域通過フィル夕に入力されるデ —夕信号が複数ビッ ト分同一レベルで連続している期間が存 在する場合に、 該期間の直前まで入力されていたデータ信号 に対する前記帯域通過フィルタ内部での暖和振動によって前 記帯域通過フィルタが前記期間に出力する信号を、 前記ジッ 夕及びワンダの少なくとも一方の測定に対応したしきい値で 2値化し、
前記算出モジュールは、 ジッ夕/ワンダ測定部において、 前記 2値化回路から出力されるクロック信号と基準クロッ ク信号との位相差を検出する位相差検出モジュールと、 前記位相差検出モジュールによって検出された位相差に基 づいて、 前記ジッタ及びワンダの少なくとも一方を算出する 算出モジュールとを備え、 前記ジッ夕/ワンダ測定部の前記位相差検出モジュールは、 前記しきい値算出用の位相差検出モジュールと兼用されてい る請求の範囲 7に従う測定装置。
9 . 所定の搬送波周波数で伝送されるデータ信号を N R Z 方式のデータ信号から R Z方式のデータ信号に変換するデー 夕変換器と、
前記データ変換器によって変換された R Z方式のデータ信 号から再生しょうとするクロック信号と同一周波数を有する 信号成分を抽出するもので、 前記所定の搬送波周波数に対応 して規定される所定の帯域特性を有する帯域通過フィルタと、 前記帯域通過フィル夕によって抽出された信号成分を所定 のしきい値で 2値化し、 該 2値化した信号を前記再生しょう とするクロック信号として出力するもので、 前記帯域通過フ ィル夕に入力されるデータ信号が複数ビット分同一レベルで 連続している期間が存在する場合に、 該期間の直前まで入力 されていたデータ信号に対する前記帯域通過フィルタ内部で の暖和振動によって前記帯域通過フィルタが前記期間に出力 する信号を、 前記しきい値で 2値化することにより、 前記期 間のクロック信号の欠落を補うように構成されている 2値化 回路と、 を備え、
前記 2値化回路から出力されるクロック信号に基づいて前 記データ信号の伝送に伴う誤り率、 ジッ夕及びワンダの少な くとも一つを測定する測定装置に用いられるクロック再生回 路。
1 0 . 前記測定装置が、 前記ジッ夕及びワンダの少なくと も一方の測定を行う測定装置であるとき、
前記帯域通過フィルタは、 前記ジッ夕及びワンダの少なく とも一方の測定及び前記所定の搬送波周波数に対応して規定 される所定の帯域特性を有し、
前記 2値化回路は、 前記帯域通過フィル夕に入力されるデ 一夕信号が複数ビッ ト分同一レベルで連続している期間が存 在する場合に、 該期間の直前まで入力されていたデータ信号 に対する前記帯域通過フィル夕内部での暖和振動によって前 記帯域通過フィル夕が前記期間に出力する信号を、 前記ジッ 夕及びワンダの少なくとも一方の測定に対応したしきい値で 2値化する請求の範囲 9に従うクロック再生回路。
1 1 . 前記帯域通過フィルタ及び前記 2値化回路を一組の 回路とし、 該一組の回路が複数組直列に接続されている請求 の範囲 9に従うク口ック再生回路。
1 2 . 前記帯域通過フィルタと前記 2値化回路との間に設 けられ、 前記帯域通過フィル夕によって抽出された信号成分 を増幅して前記 2値化回路に出力する増幅器をさらに備える 請求の範囲 9に従うクロック再生回路。
1 3 . 前記 2値化回路 2 5のしきい値として、 所望の同符 号連続耐カを保証し得るようなしきい値電圧に設定するよう にしている請求の範囲 9に従うクロック再生回路。
1 4 . 前記 2値化回路から出力されるクロック信号と基準 ク口ック信号との位相差を検出する位相比較器と、 前記位相 比較器によって検出された位相差に対応する電圧出力に基づ いて所定の周波数を有する信号を前記基準クロック信号とし て前記位相比較器に出力する電圧制御発振器モジュールとを 含む位相同期ループモジュールと、 前記位相同期ループモジ ユールの前記位相比較器によって検出された位相差に基づい て、 前記 2値化回路から出力されるクロック信号における前 記期間のクロック信号の欠落を検出するクロック信号欠落検 出モジュールとを備えたしきい値算出用の位相差検出モジュ ールと、 .
前記しきい値算出用の位相差検出モジュールの前記クロッ ク信号欠落検出モジュールによって前記期間のクロック信号 の欠落が検出されたとき、 前記しきい値算出用の位相差検出 モジュールの前記位相比較器によって検出された位相差に対 応する電圧出力に基づいて、 前記 2値化回路における前記期 間のクロック信号の欠落を補うための最適のしきい値を算出 して前記 2値化回路に供給するしきい値算出モジュールと、 をさらに備える請求の範囲 9に従うクロック再生回路。
1 5 . 前記測定装置が、 前記ジッ夕及びワンダの少なくと も一方の測定を行う測定装置であるとき、
前記帯域通過フィル夕は、 前記ジッ夕及びワンダの少なく とも一方の測定及び前記所定の搬送波周波数に対応して規定 される所定の帯域特性を有し、
前記 2値化回路は、 前記帯域通過フィルタに入力されるデ 一夕信号が複数ビット分同一レベルで連続している期間が存 在する場合に、 該期間の直前まで入力されていたデータ信号 に対する前記帯域通過フィルタ内部での暧和振動によって前 記帯域通過フィル夕が前記期間に出力する信号を、 前記ジッ 夕及びワンダの少なくとも一方の測定に対応したしきい値で 2値化し、
前記算出モジュールは、 ジッ夕/ワンダ測定部において、 前記 2値化回路から出力されるクロック信号と基準クロッ ク信号との位相差を検出する位相差検出モジュールと、
前記位相差検出モジュールによって検出された位相差に基 づいて、 前記ジッタ及びワンダの少なくとも一方を算出する 算出モジュールとを備え、
前記ジッ夕/ワンダ測定部の前記位相差検出モジュールは、 前記しきい値算出用の位相差検出モジュールと兼用されてい る請求の範囲 1 4に従うクロック再生回路。
PCT/JP2002/001454 2001-02-23 2002-02-20 Instrument servant a mesurer avec precision les caracteristiques d'un systeme de transmission de donnees et circuit de reproduction d'horloge mis en application WO2002069555A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US10/257,419 US6782353B2 (en) 2001-02-23 2002-02-20 Instrument for measuring characteristic of data transmission system with high accuracy and clock reproducing circuit used therefor
EP02700613A EP1286493B1 (en) 2001-02-23 2002-02-20 Instrument for measuring characteristic of data transmission system with high accuracy and clock reproducing circuit used therefor
DE60228657T DE60228657D1 (de) 2001-02-23 2002-02-20 Instrument zur messung von eigenschaften eines datenübertragungssystem mit hoher genauigkeit und taktrückgewinnungsschaltung dafür
JP2002568561A JP3649718B2 (ja) 2001-02-23 2002-02-20 データ伝送システムの特性を高精度に測定する測定装置及びそれに用いられるクロック再生回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-048681 2001-02-23
JP2001048681 2001-02-23

Publications (1)

Publication Number Publication Date
WO2002069555A1 true WO2002069555A1 (fr) 2002-09-06

Family

ID=18909909

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/001454 WO2002069555A1 (fr) 2001-02-23 2002-02-20 Instrument servant a mesurer avec precision les caracteristiques d'un systeme de transmission de donnees et circuit de reproduction d'horloge mis en application

Country Status (5)

Country Link
US (1) US6782353B2 (ja)
EP (1) EP1286493B1 (ja)
JP (1) JP3649718B2 (ja)
DE (1) DE60228657D1 (ja)
WO (1) WO2002069555A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038521A1 (fr) * 2006-09-26 2008-04-03 Advantest Corporation Dispositif et procédé de mesure de la gigue, support d'enregistrement et programme
JP2018170700A (ja) * 2017-03-30 2018-11-01 アンリツ株式会社 クロック出力回路及びそれを備えた測定装置並びにクロック出力方法及び測定方法
JP2021512529A (ja) * 2018-01-18 2021-05-13 マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ 通信チャネルの信号インテグリティ診断

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7236555B2 (en) * 2004-01-23 2007-06-26 Sunrise Telecom Incorporated Method and apparatus for measuring jitter
JP4509699B2 (ja) * 2004-08-30 2010-07-21 富士通株式会社 回路解析方法および回路解析装置
TWI275254B (en) * 2005-05-17 2007-03-01 Cheertek Inc Digital data slicing circuit and slicing method
US20080175597A1 (en) * 2007-01-24 2008-07-24 Oki Electric Industry Co., Ltd. Optical clock signal regeneration device
US9596074B2 (en) * 2015-05-01 2017-03-14 Tektronix, Inc. Clock recovery for data signals

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55110454A (en) * 1979-02-17 1980-08-25 Advantest Corp Jitter measuring unit
JPS564955A (en) * 1979-06-22 1981-01-19 Mitsubishi Electric Corp Timing extracting circuit
JPS59125142A (ja) * 1982-12-30 1984-07-19 Sony Corp ジツタ検出装置
JPH044633A (ja) * 1990-04-23 1992-01-09 Matsushita Electric Ind Co Ltd クロック抽出回路
JPH0575588A (ja) * 1991-09-18 1993-03-26 Hitachi Ltd デイジタル信号クロツク再生回路
JPH06164550A (ja) * 1992-11-27 1994-06-10 Nippon Denki Musen Denshi Kk 回線試験用誤り率測定器
JPH07154378A (ja) * 1993-12-01 1995-06-16 Kokusai Denshin Denwa Co Ltd <Kdd> 光伝送特性測定装置
JP2000307663A (ja) * 1999-04-26 2000-11-02 Ando Electric Co Ltd 位相変動発生回路、及び位相変動発生方法
JP2001007866A (ja) * 1999-05-21 2001-01-12 Agilent Technol Inc 電気パラメータ測定方法及び装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4011511A (en) * 1974-07-24 1977-03-08 The Singer Company Frequency-shift digital data link and digital frequency detection system
FR2281008B1 (fr) * 1974-07-30 1977-01-07 Lignes Telegraph Telephon Dispositif de regeneration de signaux d'horloge a partir d'impulsions ternaires
JPS5673943A (en) * 1979-11-21 1981-06-19 Fujitsu Ltd Phase adjusting circuit
ES2097144T3 (es) * 1989-03-29 1997-04-01 Sharp Kk Generador de reloj.
US4996444A (en) * 1989-09-21 1991-02-26 Northern Telecom Limited Clock recovery circuit
US5276712A (en) * 1989-11-16 1994-01-04 Digital Equipment Corporation Method and apparatus for clock recovery in digital communication systems
JP2999282B2 (ja) * 1990-03-09 2000-01-17 キヤノン株式会社 記録再生方法及び装置
JPH0570044U (ja) 1992-02-28 1993-09-21 株式会社アドバンテスト クロック再生回路
JPH11313052A (ja) 1998-04-24 1999-11-09 Sumitomo Metal Mining Co Ltd 通信用クロック再生装置
JP2001126250A (ja) * 1999-10-27 2001-05-11 Matsushita Electric Ind Co Ltd 光ディスク装置
JP2001197049A (ja) 2000-01-14 2001-07-19 Fujitsu Ltd クロック再生回路及びこれを用いた光信号受信器
US6912190B2 (en) * 2000-11-15 2005-06-28 Matsushita Electric Industrial Co., Ltd. Optical disc apparatus and method for reading information from an optical disk having tracks and spaces between the tracks on which address information is recorded

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55110454A (en) * 1979-02-17 1980-08-25 Advantest Corp Jitter measuring unit
JPS564955A (en) * 1979-06-22 1981-01-19 Mitsubishi Electric Corp Timing extracting circuit
JPS59125142A (ja) * 1982-12-30 1984-07-19 Sony Corp ジツタ検出装置
JPH044633A (ja) * 1990-04-23 1992-01-09 Matsushita Electric Ind Co Ltd クロック抽出回路
JPH0575588A (ja) * 1991-09-18 1993-03-26 Hitachi Ltd デイジタル信号クロツク再生回路
JPH06164550A (ja) * 1992-11-27 1994-06-10 Nippon Denki Musen Denshi Kk 回線試験用誤り率測定器
JPH07154378A (ja) * 1993-12-01 1995-06-16 Kokusai Denshin Denwa Co Ltd <Kdd> 光伝送特性測定装置
JP2000307663A (ja) * 1999-04-26 2000-11-02 Ando Electric Co Ltd 位相変動発生回路、及び位相変動発生方法
JP2001007866A (ja) * 1999-05-21 2001-01-12 Agilent Technol Inc 電気パラメータ測定方法及び装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1286493A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038521A1 (fr) * 2006-09-26 2008-04-03 Advantest Corporation Dispositif et procédé de mesure de la gigue, support d'enregistrement et programme
US7715512B2 (en) 2006-09-26 2010-05-11 Advantest Corporation Jitter measurement apparatus, jitter measurement method, and recording medium
JP5279500B2 (ja) * 2006-09-26 2013-09-04 株式会社アドバンテスト ジッタ測定装置、ジッタ測定方法、記録媒体、及びプログラム
JP2018170700A (ja) * 2017-03-30 2018-11-01 アンリツ株式会社 クロック出力回路及びそれを備えた測定装置並びにクロック出力方法及び測定方法
JP2021512529A (ja) * 2018-01-18 2021-05-13 マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ 通信チャネルの信号インテグリティ診断
JP7125490B2 (ja) 2018-01-18 2022-08-24 マイクロチップ テクノロジー インコーポレイテッド 通信チャネルの信号インテグリティ診断

Also Published As

Publication number Publication date
JPWO2002069555A1 (ja) 2004-07-02
JP3649718B2 (ja) 2005-05-18
US20030187622A1 (en) 2003-10-02
DE60228657D1 (de) 2008-10-16
EP1286493A4 (en) 2006-05-10
US6782353B2 (en) 2004-08-24
EP1286493A1 (en) 2003-02-26
EP1286493B1 (en) 2008-09-03

Similar Documents

Publication Publication Date Title
US5675565A (en) Data reproduction method and apparatus
US6370212B1 (en) Method and device for decoding manchester encoded data
US6580770B2 (en) Information regenerating apparatus and information regenerating method
WO2002069555A1 (fr) Instrument servant a mesurer avec precision les caracteristiques d&#39;un systeme de transmission de donnees et circuit de reproduction d&#39;horloge mis en application
JPH0314251B2 (ja)
US6781938B2 (en) Expected value generation unit and a data reproduction apparatus
US4788695A (en) System for decoding self-clocking data signals
JP3618787B2 (ja) 信号処理装置
JPH0896516A (ja) クロック発生装置
KR100198668B1 (ko) 디지탈 데이타 복원장치
KR100654274B1 (ko) 위상-동기 루프용의 위상 검출기 및 위상 검출기를 사용하는 방법
JP5560646B2 (ja) オーバーサンプリング回路、及びそれを用いたシリアル通信システム
JP3048134B2 (ja) クロック信号再生装置
JP3187857B2 (ja) インタフェース回路
JP2950351B2 (ja) パルス信号発生回路
JP2801171B2 (ja) クロック信号同期回路
JP2001319427A (ja) 情報再生装置
JPS61103346A (ja) 入力断検出方式
JP2792054B2 (ja) クロック抽出回路
JPH1028146A (ja) 符号誤り訂正装置
JPH11185397A (ja) 位相同期制御回路
JPH1173740A (ja) チャネルストリームのエラー訂正装置及びエラー訂正方法
JPH0654009A (ja) 受信入力電界強度検出回路
JPH04119737A (ja) データ復調回路
JPH02161843A (ja) 同期信号検出回路

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE GB

WWE Wipo information: entry into national phase

Ref document number: 10257419

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2002700613

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2002700613

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2002700613

Country of ref document: EP