JPH02161843A - 同期信号検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は例えば受信したディジタルインターフェースフ
ォーマットによって与えられるディジタル信号から同期
信号の検出を行う同期信号検出回路に関するものである
。

〔従来の技術〕

ディジタルオーディオ装置間の相互接続を行う伝送規格
として例えば日本電子機械工業会（ＥＩＡＪ）ＣＰ−３
４Ｏｒディジタルオーディオインターフェース」に開示
されたものがある。以下にこの規格の概要について説明
する。第３図はこの規格によるサブフレームと呼ばれる
データ単位のフォーマント構成を示す図である。各サブ
フレームは３２ビツトから構成され、その内容は、同期
信号である先頭４ビツトのプリアンプルＰＡ、オーディ
オ剛情軸データが送受される４ピツトのＡｔ１Ｘ　コー
ドＡＸ、２０ビツトのオーディオサンプル情報ＤＡ、オ
ーディオサンプルの正誤を示す１ビツトバリデイテイフ
ラグＶＦ、付加的情報が送受される１ビア）のユーザー
データチャンネルＵＤ、オーディオデータの内容に関す
る情報が送受される１ビツトのチャンネルステータスＣ
３，さらにプリアンプルＰＡ以外のデータの誤りを検出
するための１ビツトのパリティピッ）ＰＲから構成され
ている。

ＣＤやＤＡＴでは１サンプルのオーディオデータは１６
ビツトであるので、２０ビツトのＤＡエリアの内の後半
の１６ビツトに右端に最上位ピント（ＭＳＢ）が位置す
るようにして送受される。また、チャンネルステータス
Ｃ８としては、オーディオ情報に極めて関係した情報と
して例えば伝送データのチャンネル数、サンプリング周
波数、ダビング禁止コード等が格納される。

以上の３２ビツトのデータは、伝送路上ではバイフェー
ズマーク変調が施されているが、同期信号のプリアンプ
ルＰＡは例外であって、バイフェーズマーク変調では出
現しない特殊なパターンが選ばれており、データの反転
間隔即ち“０”レベルもしくは“１”レベルの続く時間
が他のデータ部より長く設定されている。

ところで、このようなディジタルインターフェースフォ
ーマットによる信号を受信する所謂Ｄ／Ａコンバークユ
ニットやディジタルオーディオ信号をテープ等に記録す
るディジタルオーディオテープレコーダ（ＤＡＴ）があ
るが、いずれにおいても、受信したディジタルインター
フェース信号中のプリアンプルＰ＾を検出して、受信デ
ータの復調を行うことが必要になる。

第４図は例えば特開昭６２−２８１６３１号公仰に開示
された従来のこの種の同期信号検出回路の概略構成図で
ある。図中、１は入力端子、２はデータの反転毎に所定
のバールスを発生するエツジ検出回路、３はコンデンサ
４の放電用のディスチャージ回路、５はコンデンサ４の
充電用の充電々流発生回路、６はコンデンサ４の電圧が
所定レベル以上になった時にパルスを発生するシュミッ
ト回路、７はそのパルスの波形整形回路、８は出力端子
である。

次に動作について説明する。入力端子１には第３図のデ
ィジタルインターフェースフォーマットに基づ（ディジ
タル信号が供給され、エツジ検出回路２においてこのデ
ータの反転毎に所定のパルスを発生させてディスチャー
ジ回路３に与えることにより、コンデンサ４を放電させ
る。コンデンサ４は充電々流発生回路５から供給される
充電々流によって充電されるので、その充電々正値はエ
ツジ検出信号が与えられる即ちデータの反転があった時
にＯｖとなり、次のエツジ検出信号がエツジ検出回路２
から供給される迄、一定の比率で増加する。上記したよ
うにディジタルインターフェースフォーマットではプリ
アンプルＰＡのデータ反転間隔は他のデータ部のそれよ
りも長くなっており、実際には他のデータ部の最大反転
間隔の１．５倍になっているので、プリアンプルＰＡで
はコンデンサ４の充電時間が長くなり、充電々圧のピー
ク値Ｖ１は他のデータ部の最大反転間隔の部分における
ピーク値Ｖ！の１，５倍になる。そこで、シュミット回
路６の基準電圧値ｖ３をＶ、＜Ｖ、＜Ｖ、に設定するこ
とにより、プリアンプルＰＡの時だけシュミット回路６
からパルス信号を得ることができ、このパルス信号を波
形整形回路７にて適当な幅のパルス信号に波形整形して
同期信号として出力端子８から出力する。

〔発明が解決しようとする課題〕

従来の同期信号検出回路は以上のように構成されている
ので、コンデンサ４の充放電を利用しているためにアナ
ログ回路素子を有しており、そのために同期信号検出回
路を含んだ受信装置とじてＩＣ単体にすることが困難と
なり、信頼性に欠ける等の課題があった。

本発明は上記のような課題を解決するためになされたも
ので、ディジタル回路にて構成することにより、ＩＣ化
が容易にできると共に信頼性を向上させることのできる
同期信号検出回路を得ることを目的とする。

〔課題を解決するための手段〕

本発明に係る同期信号検出回路は、ディジタルデータ信
号のエツジによりリセフトされる計数手段と、計数手段
の出力値が所定値に達したことを検出する検出手段を設
けたものである。

〔作　用〕 本発明における同期信号検出回路は、検出手段の所定値
を同期信号の期間でしか発生しないデータ反転間隔を検
出しえる値に設定したので、検出手段により同期信号部
分を検出し得る。

〔実施例〕

以下、本発明の一実施例を図について説明する。

第１図は本発明の一実施例による同期信号検出回路の構
成図であり、同図において、第４図と同一部分には同符
号を何し、その説明を省略する。また、１１はエツジ検
出回路２からのエツジ検出信号によりリセットされるカ
ウンタ、１２はカウンタ１１の出力が予め設定された所
定値に達した時にパルス信号を出力する検出回路、Ｉ３
は検出回路１２からのパルス信号を、エツジ検出回路２
からのエツジ検出１３号を利用して適当な幅の同期検出
信号にする波形整形回路、１４は位相ロックループ（Ｐ
ＬＬ）回路で、波形整形回路１３から同期検出（５号を
受けて、これを基準信号としてこの基準信号と内試せる
基準発振器のりｉ］ソック位相を比較し、そのクロック
の周波数を調整してカウンタ１１に出力する。第２図は
第１図の構成の同期信号検出回路の動作を説明するため
のタイミング図である。

次に第１図及び第２図を参照して本実施例の動作説明を
する。第２図（Ａ）に示すディジクルデータは入力端子
１に供給され、第２図（ロ）に示すようにエツジ検出回
路２にてそのデータが反転する毎にエツジ検出１８号と
して短いパルス伝号を発生する。このエツジ検出信月は
カウンタ１１のリセット入力端子及び波形整形回路１３
に供給される。

カウンタ１１は、このエツジ検出信号を入力する毎に“
０”にリセットされるが、ＰＬＬ回路１４からのクロッ
クを計数する。したがって、第２図（Ａ）に示すディジ
タルデータの反転間隔が長い所ではカウンタ１１のカウ
ント値は大きくなり、特に第３図に示すプリアンプルＰ
Ａでは他のデータ部より反転間隔が大きいのでそのカウ
ント値は最大となる。今、カウンタ１１に供給されるＰ
ＬＬ１′ｉ′ｉ］路１４からのクロックが第２図（Ｃ）
のようであるとすると、検出回路１２における所定値を
”５”とし、カウンタ１１の出力がｆｆ５″に達したな
らば検出回路１２がパルス信号を出力するもの本すれば
、そのパルス信号は第２図（Ｄ）に示すようにプリアン
プルＰＡのみに出現する反転間隔Ｔ、の部分のみで発生
ずる。従って、この信号自体が同期４５号検出結果であ
る訳だが、この信号はＰＬＬ回路１４のクロックの位相
の変動等により発生位置が前後するため、この伝号を入
力する波形整形回路１３にてエツジ検出回路２からのＪ
：ソジ検出信号を用いて再同期する。これにより波形整
形回路１３は第２図（Ｅ）に示すようなＴ、の期間が終
了したディジクルデータの反転部から次の反転部までの
パルス信号として同期検出信号を形成し、出力端子８に
出力する。また、この同期検出信号は乱し回路１４に入
力され、クロック信号を再生するのに利用される。

以上のように、Ｐ　Ｌ　Ｌ回路１４にて再生したクロッ
ク信号をカウンタ１１のクロック入力として利用する利
点としては、以下の２点が挙げられる。

第１は、ディジタルデータの周波数即ち元のディジタル
オーディオ信号のサンプリング周波数が変化し７た場合
に於ても、第２図（八）に示したＴ、。

Ｔ！、　Ｔ、の反転間隔の割合と、再生したクロック信
号との割合は変わらないので、検出回路１２の所定値を
サンプリング周波数に応して変える必要がないことであ
る。

第２は、自己発振回路を有しない受信装置において利用
し易いことである。

なお、第１図に示したＰＬＬ回路１４の代わりに基準ク
ロックを用いる場合には、検出回路１２の所定値もしく
はその基準クロックの周波数自体をディジタルデータの
周波数に応じて変えるために選択する必要があるが、受
イ５状態の影台を受けずに確実に同期信号の検出が可能
になる利点がある。

〔発明の効果〕

以上のように、本発明によればディジタルインターフェ
ースフォーマット等によって与えられるディジタルデー
タ信号のコー７・ジによりリセットされる計数手段によ
り基準クロック信号又はデー２１８号よりＰ　Ｌ　Ｌに
より再生したクロック信号を計数し、計数値が所定値以
」二になったことを検出し゛ζ同期信号を検出するよう
に構成したので、全回路をディジタル回路にて構成でき
、１ｃ化に適しＣいると共に、信鎖性の向Ｊ二が図れる
ものが得られる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による同期信号検出回路のブ
ロック図、第２図は本発明の一実施例の動作を説明する
タイミング回、第３図はディジタルインターフェースフ
ォーマットのデータ＋ｌ　成図、第４図は従来の同期信
号検出回路のブロック図である。 図中、２・・・エツジ検出回路、１１・・・カウンタ、
１２・・・検出回路。 なお、図中同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. ディジタルデータ信号のエッジにより初期化されると共
   に基準のクロック信号又は前記ディジタルデータ信号よ
   り位相ロックループにより再生されたクロック信号を計
   数する計数手段と、該計数手段の計数値が前記ディジタ
   ルデータ信号の同期信号部分のデータ最大反転間隔相当
   の計数値と前記同期信号部分以外のデータ部の最大反転
   間隔相当の計数値との間に設定された所定値に達したこ
   とを検出する検出手段を備えた同期信号検出回路。