JPH0654009A - 受信入力電界強度検出回路 - Google Patents
受信入力電界強度検出回路Info
- Publication number
- JPH0654009A JPH0654009A JP4201700A JP20170092A JPH0654009A JP H0654009 A JPH0654009 A JP H0654009A JP 4201700 A JP4201700 A JP 4201700A JP 20170092 A JP20170092 A JP 20170092A JP H0654009 A JPH0654009 A JP H0654009A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- electric field
- field strength
- sampling
- modulated wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/34—Director, elements to supervisory
- G05B2219/34302—Plc controls movement via nc, no direct interface to servo
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】瞬時振幅が変動する、π/4シフトQPSK変
調波の如きディジタル変調波の受信入力電界強度を検出
する場合に、受信波の一定振幅値(シンボル点)をサン
プリングして正確な電界強度検出を行う。 【構成】瞬時振幅が変動するディジタル変調波101を
受信入力とし、その電界強度に対応した直流電圧102
を出力する対数増幅器1と、直流電圧102を入力とし
てディジタル値103に変換して出力するA/D変換器
2と、ディジタル変調波101から再生クロック104
を再生するクロック再生回路3と、再生クロック104
を入力として同期させ、ディジタル変調波101のシン
ボル点に一致するタイミングを有するサンプリングクロ
ック105を出力するクロック同期回路4とを備え、サ
ンプリングクロック105をA/D変換器2のサンプリ
ングタイミングとすることにより、受信したディジタル
変調波101の振幅値が一定であるシンボル点をサンプ
リング可能とする。
調波の如きディジタル変調波の受信入力電界強度を検出
する場合に、受信波の一定振幅値(シンボル点)をサン
プリングして正確な電界強度検出を行う。 【構成】瞬時振幅が変動するディジタル変調波101を
受信入力とし、その電界強度に対応した直流電圧102
を出力する対数増幅器1と、直流電圧102を入力とし
てディジタル値103に変換して出力するA/D変換器
2と、ディジタル変調波101から再生クロック104
を再生するクロック再生回路3と、再生クロック104
を入力として同期させ、ディジタル変調波101のシン
ボル点に一致するタイミングを有するサンプリングクロ
ック105を出力するクロック同期回路4とを備え、サ
ンプリングクロック105をA/D変換器2のサンプリ
ングタイミングとすることにより、受信したディジタル
変調波101の振幅値が一定であるシンボル点をサンプ
リング可能とする。
Description
【0001】
【産業上の利用分野】本発明は受信入力電界強度検出回
路に関し、特にπ/4シフトQPSK変調波の如く瞬時
振幅が変化するディジタル変調された受信入力の電界強
度を正確に提供することを可能とした受信入出力電界強
度検出回路に関する。
路に関し、特にπ/4シフトQPSK変調波の如く瞬時
振幅が変化するディジタル変調された受信入力の電界強
度を正確に提供することを可能とした受信入出力電界強
度検出回路に関する。
【0002】
【従来の技術】従来、この種の受信入力電界強度検出回
路は、図3に示すように、π/4シフトQPSK変調パ
ターンの如く、時時刻刻瞬時振幅が変動するディジタル
変調101を受信入力とし、ディジタル変調波101の
電界強度に対応した直流電圧102を出力する対数増幅
器1と、直流電圧102を入力とし、ディジタル値10
3に変換するA/D変換器2とを備え、外部クロック1
06をA/D変換器2のサンプリングタイミングとして
構成されていた。
路は、図3に示すように、π/4シフトQPSK変調パ
ターンの如く、時時刻刻瞬時振幅が変動するディジタル
変調101を受信入力とし、ディジタル変調波101の
電界強度に対応した直流電圧102を出力する対数増幅
器1と、直流電圧102を入力とし、ディジタル値10
3に変換するA/D変換器2とを備え、外部クロック1
06をA/D変換器2のサンプリングタイミングとして
構成されていた。
【0003】
【発明が解決しようとする課題】上述した従来の受信入
力電界強度検出回路では、A/D変換器のサンプリング
タイミングとして外部から与えられるクロックを使用し
ているため、瞬時振幅がπ/4シフトQPSK変調波の
如きディジタル変調波の電界強度検出を行なおうとする
と、サンプリングタイミングにより本来のシンボル点以
外の電界強度を検出していまい、得られる電界強度が瞬
時振幅の変動に対応して変動し、正しい電界強度検出が
容易でなく、また得られる値は、上述のように瞬時振幅
の変動によるバラツキを持つので、一定値を得るために
は、長時間サンプリングして平均化する必要があり、瞬
時振幅の変動は変調パターンの種類によってそれぞれ異
なるため、平均化して得られる値も異なってしまうとい
う問題点があった。
力電界強度検出回路では、A/D変換器のサンプリング
タイミングとして外部から与えられるクロックを使用し
ているため、瞬時振幅がπ/4シフトQPSK変調波の
如きディジタル変調波の電界強度検出を行なおうとする
と、サンプリングタイミングにより本来のシンボル点以
外の電界強度を検出していまい、得られる電界強度が瞬
時振幅の変動に対応して変動し、正しい電界強度検出が
容易でなく、また得られる値は、上述のように瞬時振幅
の変動によるバラツキを持つので、一定値を得るために
は、長時間サンプリングして平均化する必要があり、瞬
時振幅の変動は変調パターンの種類によってそれぞれ異
なるため、平均化して得られる値も異なってしまうとい
う問題点があった。
【0004】本発明の目的は上述した問題点を介し、検
出電界強度が受信入力波の瞬時振幅に対応して変動する
ことなく、かつ変調パターンの種類によって異ることの
ない簡素な構成の受信入力電界強度検出回路を提供する
ことにある。
出電界強度が受信入力波の瞬時振幅に対応して変動する
ことなく、かつ変調パターンの種類によって異ることの
ない簡素な構成の受信入力電界強度検出回路を提供する
ことにある。
【0005】
【課題を解決するための手段】本発明の受信入力電界強
度検出回路は、瞬時振幅が変動するディジタル変調波を
受信入力とし、前記ディジタル変調波の電界強度に対応
した直流電圧を出力する対数増幅器と、前記直流電圧を
入力としてこれをディジタル値に変換するA/D変換器
とを備えて前記ディジタル変調波の受信入力電界強度を
検出する受信入力電界強度検出回路において、前記ディ
ジタル変調波を入力とし前記ディジタル変調波から得ら
れる再生クロックを出力するクロック再生回路と、前記
再生クロックを入力とし前記再生クロックと同期して前
記ディジタル変調波のシンボル点に合致するサンプリン
グクロックを出力するクロック同期回路とを備え、前記
サンプリングクロックを前記A/D変換器のサンプリン
グタイミングとする構成を有する。
度検出回路は、瞬時振幅が変動するディジタル変調波を
受信入力とし、前記ディジタル変調波の電界強度に対応
した直流電圧を出力する対数増幅器と、前記直流電圧を
入力としてこれをディジタル値に変換するA/D変換器
とを備えて前記ディジタル変調波の受信入力電界強度を
検出する受信入力電界強度検出回路において、前記ディ
ジタル変調波を入力とし前記ディジタル変調波から得ら
れる再生クロックを出力するクロック再生回路と、前記
再生クロックを入力とし前記再生クロックと同期して前
記ディジタル変調波のシンボル点に合致するサンプリン
グクロックを出力するクロック同期回路とを備え、前記
サンプリングクロックを前記A/D変換器のサンプリン
グタイミングとする構成を有する。
【0006】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0007】図1は、本発明の一実施例を示すブロック
図、図2は図1の実施例のディジタル変調波出力の変調
パターンと、再生クロックおよび再生クロックに同期し
たサンプリングクロックとのタイミング関係を示すタイ
ミングチャートである。
図、図2は図1の実施例のディジタル変調波出力の変調
パターンと、再生クロックおよび再生クロックに同期し
たサンプリングクロックとのタイミング関係を示すタイ
ミングチャートである。
【0008】図1に示す実施例は、π/4シフトQPS
K変調パターンによる変調を施され、瞬時振幅が変動す
るディジタル変調波101を受信入力とし、ディジタル
変調波101の電界強度に対応した直流電圧102を出
力する対数増幅器1と、直流電圧102を入力とし、こ
れをディジタル値103に変換するA/D変換器2と、
ディジタル変調波101を入力とし再生クロック104
を出力するクロック再生回路3と、再生クロック104
を入力とし、これと同期したサンプリングクロック10
7を出力するクロック同期回路4とを備えている。
K変調パターンによる変調を施され、瞬時振幅が変動す
るディジタル変調波101を受信入力とし、ディジタル
変調波101の電界強度に対応した直流電圧102を出
力する対数増幅器1と、直流電圧102を入力とし、こ
れをディジタル値103に変換するA/D変換器2と、
ディジタル変調波101を入力とし再生クロック104
を出力するクロック再生回路3と、再生クロック104
を入力とし、これと同期したサンプリングクロック10
7を出力するクロック同期回路4とを備えている。
【0009】次に、図2を併せ参照しつつ図1の実施例
の動作について説明する。
の動作について説明する。
【0010】本実施例では、π/4シフトQPSK変調
パターンによる図2(a)に示すような、瞬時振幅の変
動が異なるディジタル変調波を入力とし、クロック再生
回路3により図2(b)に示すような再生クロック10
4を再生する。
パターンによる図2(a)に示すような、瞬時振幅の変
動が異なるディジタル変調波を入力とし、クロック再生
回路3により図2(b)に示すような再生クロック10
4を再生する。
【0011】この再生クロック104はクロック同期回
路4に入力され、図2(c)に示すような再生クロック
104に同期したかつシンボル点をサンプリングタイミ
ングトとするサンプリングクロク105を出力する。
路4に入力され、図2(c)に示すような再生クロック
104に同期したかつシンボル点をサンプリングタイミ
ングトとするサンプリングクロク105を出力する。
【0012】このサンプリングクロック104のタイミ
ングでA/D変換器2にて図2(a)に示すような瞬時
振幅の変動するディジタル変調波101をシンボル点に
合致してサンプリングすることにより、図2に示すよう
に、入力する変調パターンの種類にかかわらず、必ず瞬
時振幅が一定値となるシンボル点サンプリングを確保す
ることができる。
ングでA/D変換器2にて図2(a)に示すような瞬時
振幅の変動するディジタル変調波101をシンボル点に
合致してサンプリングすることにより、図2に示すよう
に、入力する変調パターンの種類にかかわらず、必ず瞬
時振幅が一定値となるシンボル点サンプリングを確保す
ることができる。
【0013】
【発明の効果】以上説明したように本発明は、瞬時振幅
が変化するディジタル変調された受信入力の電界強度を
検出する場合、受信したディジタル変調波から再生した
再生クロックに同期させたサンプリングクロックを発生
して、ディジタル変調された受信入力の対数増幅後の直
流電圧をディジタル化するA/D変換器のシンボル点サ
ンプリングに使用することにより、瞬時振幅が変動する
ディジタル変調波においても必ず一定振幅値を示すシン
ボル点をサンプリングすることができるため、変調パタ
ーンが異なっても、平均化することなく一定値を得るこ
とができるという効果がある。
が変化するディジタル変調された受信入力の電界強度を
検出する場合、受信したディジタル変調波から再生した
再生クロックに同期させたサンプリングクロックを発生
して、ディジタル変調された受信入力の対数増幅後の直
流電圧をディジタル化するA/D変換器のシンボル点サ
ンプリングに使用することにより、瞬時振幅が変動する
ディジタル変調波においても必ず一定振幅値を示すシン
ボル点をサンプリングすることができるため、変調パタ
ーンが異なっても、平均化することなく一定値を得るこ
とができるという効果がある。
【図1】本発明の一実施例の受信入力電界強度検出回路
を示すブロック図である。
を示すブロック図である。
【図2】図1の本実施例におけるディジタル変調波入力
の変調パターン(a)と再生クロック(b)およびサン
プリングクロック(c)とのタイミング関係を示すタイ
ミングチャートである。
の変調パターン(a)と再生クロック(b)およびサン
プリングクロック(c)とのタイミング関係を示すタイ
ミングチャートである。
【図3】従来の受信入力電界強度検出回路のブロック図
である。
である。
1 対数増幅器 2 A/D変換器 3 クロック再生回路 4 クロック同期回路 101 ディジタル変調波 102 直流電圧 103 ディジタル値 104 再生クロック 105 サンプリングクロック 106 外部クロック
Claims (1)
- 【請求項1】 瞬時振幅が変動するディジタル変調波を
受信入力とし、前記ディジタル変調波の電界強度に対応
した直流電圧を出力する対数増幅器と、前記直流電圧を
入力としてこれをディジタル値に変換するA/D変換器
とを備えて前記ディジタル変調波の受信入力電界強度を
検出する受信入力電界強度検出回路において、前記ディ
ジタル変調波を入力とし前記ディジタル変調波から得ら
れる再生クロックを出力するクロック再生回路と、前記
再生クロックを入力とし前記再生クロックと同期して前
記ディジタル変調波のシンボル点に合致するサンプリン
グクロックを出力するクロック同期回路とを備え、前記
サンプリングクロックを前記A/D変換器のサンプリン
グタイミングとすることを特徴とする受信入力電界強度
検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4201700A JPH0654009A (ja) | 1992-07-29 | 1992-07-29 | 受信入力電界強度検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4201700A JPH0654009A (ja) | 1992-07-29 | 1992-07-29 | 受信入力電界強度検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0654009A true JPH0654009A (ja) | 1994-02-25 |
Family
ID=16445471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4201700A Pending JPH0654009A (ja) | 1992-07-29 | 1992-07-29 | 受信入力電界強度検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0654009A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6625468B1 (en) | 1999-06-16 | 2003-09-23 | Nec Corporation | Digital portable telephone unit and method for playing back voice/sound in the same unit |
US7082287B2 (en) | 1999-08-23 | 2006-07-25 | Fujitsu Limited | Radio communication system, received signal strength indicator compensating method for radio communication system, and base station/terminal station for radio communication system |
-
1992
- 1992-07-29 JP JP4201700A patent/JPH0654009A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6625468B1 (en) | 1999-06-16 | 2003-09-23 | Nec Corporation | Digital portable telephone unit and method for playing back voice/sound in the same unit |
US7082287B2 (en) | 1999-08-23 | 2006-07-25 | Fujitsu Limited | Radio communication system, received signal strength indicator compensating method for radio communication system, and base station/terminal station for radio communication system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5923190A (en) | Phase detector having a sampling circuit | |
JPH1051402A (ja) | 受信電界検出回路 | |
JPH0654009A (ja) | 受信入力電界強度検出回路 | |
JP3507668B2 (ja) | Ask復調装置 | |
JP3182894B2 (ja) | 受信入力電界強度検出回路 | |
JPH0896516A (ja) | クロック発生装置 | |
JP2522398B2 (ja) | 位相制御装置 | |
KR100226855B1 (ko) | 디브이씨알의 동기신호 검출장치 | |
JPH09219067A (ja) | デジタル情報再生装置 | |
JP3353331B2 (ja) | クロック抽出方法及びクロック抽出回路 | |
JP3544596B2 (ja) | シンクロ/デジタル変換器におけるビット飛び検出方法 | |
JPH06268697A (ja) | 位相偏移変調信号のクロック同期方法及びクロック同期回路 | |
JPH05211526A (ja) | ベースバンド信号の直流中心レベル自動補正回路 | |
JPH11205399A (ja) | Gmsk符号データ再生装置 | |
JP2793726B2 (ja) | 水平同期信号検出装置 | |
JP2000341114A (ja) | 自動周波数発生装置 | |
JPH05333140A (ja) | レーダビデオ信号再生回路 | |
JPH07336647A (ja) | ディジタルドロップアウト補償装置 | |
JPH099212A (ja) | ディスパーサル信号除去回路 | |
JPH11185397A (ja) | 位相同期制御回路 | |
JPH07108021B2 (ja) | クランプ制御回路 | |
JPS6018079A (ja) | サンプリングパルス発生回路 | |
JPH0993041A (ja) | 包絡線検波回路 | |
JP2000013636A (ja) | 位相検出回路、位相補正回路およびデジタル画像処理装置 | |
JPH07203377A (ja) | 磁気記録及び再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001010 |