JPH0570044U - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JPH0570044U JPH0570044U JP983692U JP983692U JPH0570044U JP H0570044 U JPH0570044 U JP H0570044U JP 983692 U JP983692 U JP 983692U JP 983692 U JP983692 U JP 983692U JP H0570044 U JPH0570044 U JP H0570044U
- Authority
- JP
- Japan
- Prior art keywords
- clock
- input
- frequency
- data signal
- recovery circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 クロック抽出の効率をよくし、使用周波数範
囲を広くする。 【構成】 NRZの入力データ信号(ビット長をTとす
る)とその信号を遅延素子8で時間τだけ遅延させた信
号とをXOR7に入力させ、XOR7の出力をBPF3
を通してf=1/Tの基本波成分を抽出し、必要に応じ
整形回路4で波形整形して周波数fの再生クロックを得
る。XOR7の出力は入力データの立上り及び立下りで
発生する矩形波信号であり、τ≒T/2のとき基本波の
振幅が最大となる。クロック周波数fに応じて遅延時間
をτ≒1/2fに可変できるような可変遅延素子を用い
ることによって、クロック再生回路の適用周波数範囲を
拡大できる。
囲を広くする。 【構成】 NRZの入力データ信号(ビット長をTとす
る)とその信号を遅延素子8で時間τだけ遅延させた信
号とをXOR7に入力させ、XOR7の出力をBPF3
を通してf=1/Tの基本波成分を抽出し、必要に応じ
整形回路4で波形整形して周波数fの再生クロックを得
る。XOR7の出力は入力データの立上り及び立下りで
発生する矩形波信号であり、τ≒T/2のとき基本波の
振幅が最大となる。クロック周波数fに応じて遅延時間
をτ≒1/2fに可変できるような可変遅延素子を用い
ることによって、クロック再生回路の適用周波数範囲を
拡大できる。
Description
【0001】
この考案は数GHZ 〜10GHZ 程度の高周波のNRZのデータ信号からクロ ックを再生する回路に関し、特にクロック抽出効率の向上と使用周波数範囲の拡 大とに関する。
【0002】
従来のこの種のクロック再生回路では図2に示すように、周期Tのクロック( 図2B−a)に同期したNRZ(Non Return to Zero)の入 力データ信号(図2B−b)を微分回路1で微分し、その微分出力(図2B−c )を全波整流回路2で整流し、その整流出力(図2B−d)を帯域フィルタ(B PF)3を通して、f=1/Tの周波数をもつ基本波成分を選択し、その周波数 fの成分(図2B−e)を必要に応じ整形回路4で波形整形して方形波のクロッ ク(図2B−f)を再生していた。
【0003】 従来の微分回路1は例えば図3に示すように、互にT形に接続された同軸ケー ブル5,6によって構成される。各ケーブルの寸法形状はクロック周波数fによ って固定される。
【0004】
従来のクロック再生回路ではNRZの入力データ信号の微分・整流波からクロ ックを抽出しており、その微分・整流波のもつ電力(又はエネルギー)は入力デ ータ信号に比べて可成り小さく、それに含まれるf=1/Tの基本波成分も微弱 であるので、クロック抽出の効率が極めて悪くなり、BPF3或いは整形回路4 で大幅に増幅しなければならない問題があった。
【0005】 また、微分回路1がある周波数で固定となるため、同じクロック再生回路を広 い周波数範囲で使えない不便があった。 この考案の目的はこれら従来の問題を解決して、クロック抽出の効率を向上さ せ、使用周波数範囲を拡大させようとするものである。
【0006】
この考案のクロック再生回路には、NRZのデータ信号が一方の入力端子に、 前記データ信号を遅延させた信号が他方の入力端子にそれぞれ入力される排他的 論理和回路(以下XORと言う)と、前記データ信号を所定時間τ(しかしτ< T;Tは前記データ信号のビット長)だけ遅延させて前記XORの他方の入力端 子に供給する遅延素子と、前記XORの出力より周波数が1/Tのクロック成分 を選択する帯域フィルタとが設けられる。
【0007】 前記遅延素子の遅延時間τをほぼT/2に設定するのが望ましく、また前記遅 延素子が、その遅延時間をクロックの周波数に応じて可変できる可変遅延素子で あるのが望ましい。
【0008】
この考案の実施例を図1に、図2と対応する部分に同じ符号を付して示す。こ の考案では従来の微分回路1及び全波整流回路2に代って、排他的論理和回路( XOR)7及び遅延素子8が用いられる。 XOR7の一方の入力端子には周期Tのクロック(図1B−a)に同期したN RZの入力データ信号(図1B−b)が入力され、また他方の入力端子にはその 入力データ信号を遅延素子8を通して時間τだけ遅らせたデータ信号が入力され る。図1B−cの波形はτ=T/2とした場合の遅延されたデータ信号である。 XOR7の出力(図1B−d,e)は、入力NRZデータ信号の立上り及び立下 りで発生した矩形波信号列となり、従来の微分波形に比べて信号のもつ電力(エ ネルギー)が大きく、基本波の振幅も大きい。XOR7の出力はBPF3に入力 され、f=1/Tの周波数をもつ基本波(図1B−f)が選択される。BPF3 の出力は必要に応じて整形回路4を通して波形整形され、方形波の再生クロック (図1B−g,h)とされる。
【0009】 ところで、図1B−d,eに示すような周期T、時間幅Wの単極性の矩形波信 号(しかし抜けのない連続した信号とする)は時間幅Wの中心を時間軸の原点に 選ぶと(1)式のようなフーリェ級数で表される。 e(t)=a0 +a1 cosωt+a2 cos2ωt+… …(1) ω=2πf=2π(1/T) …(2) 基本波の振幅a1 は矩形波の振幅をEとすれば、 a1 =(2E/π)sin(Wπ/T) …(3) で与えられる。(3)式より W=T/2 …(4) のとき、つまりデューティ比が50%のとき、sin(Wπ/T)=sin(π /2)=1で、基本波の振幅a1 =2E/πとなり、最大となる。このことから 類推できるように、XOR7出力の矩形波の時間幅WをほぼT/2にすることに よってBPF3より出力される基本波の振幅は最大となる。XOR7出力におい て、W≒T/2とするには遅延素子8の遅延時間τは図1Bで示したように、τ ≒T/2とすればよい。このとき、クロック抽出の効率が最大となる。
【0010】 図1のクロック再生回路をクロック周波数fの広い範囲で適用できるようにす るには、クロック抽出効率を考慮して遅延素子の遅延時間τはクロック周波数f に対して τ≒T/2=1/2f …(5) の関係が成立するように、可変できるのが望ましい。
【0011】 一方、同じクロック周波数fに対して、遅延時間τをT/2から多少ずらすこ とによって、XOR出力の時間幅Wを増減させ、BPF3出力の基本波の位相、 従って再生クロックの位相を調整することができる。図1Bでは分り易いように 、τがT/2とT/4の場合のXOR7、BPF3及び整形回路4の各出力波形 を示している。
【0012】
以上述べたようにこの考案では、入力NRZデータ信号の立上り及び立下りで 発生する方形波信号よりクロック周波数fをもつ基本波成分を抽出するようにし たので、従来の微分波形から抽出する場合より、基本波の振幅が大きくなり、ク ロック抽出の効率を向上できる。特に遅延素子8の遅延時間τ≒T/2(TはN RZデータのビット長で、クロック周期に等しい)に設定することによって、ほ ぼ最大の効率が得られる。
【0013】 この考案では、遅延素子8として可変遅延素子を用い、その遅延時間τをクロ ック周波数fに応じてτ≒T/2=1/2fに可変することによって同じクロッ ク再生回路を広い周波数範囲で用いることができる。 また遅延時間τを可変にすることによって再生クロックの位相を調整すること もでき、使い勝手がきわめてよい。
【図1】Aはこの考案の実施例を示すブロック図、Bは
Aの要部の動作波形図。
Aの要部の動作波形図。
【図2】Aは従来のクロック再生回路のブロック図、B
はAの要部の動作波形図。
はAの要部の動作波形図。
【図3】図2の微分回路1の一例を示す回路図。
【手続補正書】
【提出日】平成5年1月27日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図1
【補正方法】変更
【補正内容】
【図1】
Claims (3)
- 【請求項1】 NRZのデータ信号が一方の入力端子
に、前記データ信号を遅延させた信号が他方の入力端子
にそれぞれ入力される排他的論理和回路(以下XORと
言う)と、 前記データ信号を所定時間τ(しかしτ<T;Tは前記
データ信号のビット長)だけ遅延させて前記XORの他
方の入力端子に供給する遅延素子と、 前記XORの出力より周波数が1/Tのクロック成分を
選択する帯域フィルタとを具備することを特徴とする、 クロック再生回路。 - 【請求項2】 前記遅延素子の遅延時間τがほぼT/2
に設定されていることを特徴とする請求項1記載のクロ
ック再生回路。 - 【請求項3】 前記遅延素子が、その遅延時間τをクロ
ックの周波数に応じて可変できる可変遅延素子であるこ
とを特徴とする請求項1又は2記載のクロック再生回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP983692U JPH0570044U (ja) | 1992-02-28 | 1992-02-28 | クロック再生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP983692U JPH0570044U (ja) | 1992-02-28 | 1992-02-28 | クロック再生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0570044U true JPH0570044U (ja) | 1993-09-21 |
Family
ID=11731217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP983692U Pending JPH0570044U (ja) | 1992-02-28 | 1992-02-28 | クロック再生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0570044U (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6782353B2 (en) | 2001-02-23 | 2004-08-24 | Anritsu Corporation | Instrument for measuring characteristic of data transmission system with high accuracy and clock reproducing circuit used therefor |
EP1983679A2 (en) | 2007-04-18 | 2008-10-22 | Oki Electric Industry Co., Ltd. | Clock regeneration circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5728448A (en) * | 1980-07-29 | 1982-02-16 | Fujitsu Ltd | Timing extraction system |
JPH036541A (ja) * | 1989-06-02 | 1991-01-14 | Matsushita Electric Ind Co Ltd | クロック抽出装置 |
JPH04200037A (ja) * | 1990-11-29 | 1992-07-21 | Toshiba Corp | タイミング再生装置 |
-
1992
- 1992-02-28 JP JP983692U patent/JPH0570044U/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5728448A (en) * | 1980-07-29 | 1982-02-16 | Fujitsu Ltd | Timing extraction system |
JPH036541A (ja) * | 1989-06-02 | 1991-01-14 | Matsushita Electric Ind Co Ltd | クロック抽出装置 |
JPH04200037A (ja) * | 1990-11-29 | 1992-07-21 | Toshiba Corp | タイミング再生装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6782353B2 (en) | 2001-02-23 | 2004-08-24 | Anritsu Corporation | Instrument for measuring characteristic of data transmission system with high accuracy and clock reproducing circuit used therefor |
EP1983679A2 (en) | 2007-04-18 | 2008-10-22 | Oki Electric Industry Co., Ltd. | Clock regeneration circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62269446A (ja) | 移相キ−イング変調装置 | |
JPH0570044U (ja) | クロック再生回路 | |
CN211124352U (zh) | 一种通过时钟信号传输数据的电路 | |
US4618830A (en) | PSK demodulator using asynchronous local oscillator | |
JPS6236401B2 (ja) | ||
JP3820295B2 (ja) | Fm復調回路 | |
JPS595763A (ja) | 電力・信号伝送方式 | |
JPS5974757A (ja) | 同期信号検出回路 | |
JPH0650883B2 (ja) | Dpsk変調デ−タの復調回路 | |
JPH06188926A (ja) | Psk変調復調方法及び装置 | |
JP2553643B2 (ja) | キャリア同期装置 | |
JPS59183565A (ja) | デ−タ・クロツク同期回路 | |
JP3136834B2 (ja) | スペクトラム拡散通信方法 | |
JP2001268061A (ja) | ビット同期回路 | |
JPH052458U (ja) | 遅延検波器 | |
JPS6115860U (ja) | 復調回路 | |
JPS59179383U (ja) | 瞬断検知装置 | |
JPH0326133A (ja) | Bpsk復調方式 | |
JPS61257031A (ja) | 再生中継器のタイミングクロツク発生回路 | |
JPS596104B2 (ja) | 2相psk搬送波再生回路 | |
JPS63177370A (ja) | デ−タストロ−ブ装置 | |
JPH0710053B2 (ja) | スペクトラム拡散受信装置 | |
JPH0226841U (ja) | ||
JPS6097759A (ja) | 復調装置 | |
JPS6118658U (ja) | 同期検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980609 |