WO2001048825A1 - Procédé de production de tranche collée - Google Patents

Procédé de production de tranche collée Download PDF

Info

Publication number
WO2001048825A1
WO2001048825A1 PCT/JP2000/008945 JP0008945W WO0148825A1 WO 2001048825 A1 WO2001048825 A1 WO 2001048825A1 JP 0008945 W JP0008945 W JP 0008945W WO 0148825 A1 WO0148825 A1 WO 0148825A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
bonded
silicon
heat treatment
oxide film
Prior art date
Application number
PCT/JP2000/008945
Other languages
English (en)
French (fr)
Inventor
Isao Yokokawa
Kiyoshi Mitani
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to US09/926,049 priority Critical patent/US6566233B2/en
Priority to EP00981791.7A priority patent/EP1187216B1/en
Publication of WO2001048825A1 publication Critical patent/WO2001048825A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Definitions

  • the present invention relates to a so-called ion implantation delamination method in which a wafer into which hydrogen or a rare gas ion is implanted is peeled after heat treatment to produce a bonded wafer, and more particularly to a lamination with less occurrence of bonding defects called voids on a lamination surface.
  • the present invention relates to a method for manufacturing a combined SOI wafer.
  • the bonded wafer whose bonding strength has been increased by heat treatment can be ground and polished later, so the wafer on the element manufacturing side must be reduced to a desired thickness by grinding and polishing. Accordingly, an SOI layer for forming an element can be formed.
  • the bonded SOI wafer manufactured in this way has the advantages of excellent crystallinity of the SOI layer and high reliability of the buried oxide film directly under the SOI layer.Since it is thinned by force grinding and polishing, It takes time to thin the film and the material This was wasted, and the film thickness uniformity was at most only the target film thickness ⁇ 0.3 m. On the other hand, with the recent increase in the integration and speed of semiconductor devices, the thickness of the SOI layer is required to be further reduced in thickness and the uniformity of the film thickness is increased. 0
  • a film thickness of about 1 m and film thickness uniformity are required.
  • an oxide film is formed on at least one of the two silicon wafers, and hydrogen ions or diluted ions are formed from the upper surface of one of the silicon wafers.
  • the other wafer is brought into close contact with the ion-implanted surface via an oxide film, and then subjected to heat treatment (peeling heat treatment).
  • one of the wafers is peeled off as a thin film using the microbubble layer as a cleavage plane (separation plane), and further heat treatment (bonding heat treatment) is applied to make the SOI wafer tightly bonded.
  • further heat treatment bonding heat treatment
  • the cleavage plane is a good mirror surface and the uniformity of the SOI layer is extremely high.
  • O I wafers can be obtained relatively easily, and since the peeled thin film wafers can be reused, there is an advantage that the material can be used effectively.
  • this method can directly connect silicon wafers without passing through an oxide film. Not only can silicon wafers be bonded together, but also silicon wafers can be bonded together. Ion-implanted into a wafer and bonded to insulating wafers with different coefficients of thermal expansion such as quartz, silicon carbide, and alumina, or by ion-implanting into an insulating wafer and bonding to other wafers. It is also used to produce # 18 having a thin film of
  • the ion-implanted wafer is combined with the other wafer after passing through RCA cleaning and organic substance removal cleaning.
  • the RCA cleaning, SC- 1 (NH 4 OH / H 2 0 2 / H 2 0 mixture) and SC- 2 (HC1) It is a typical cleaning method in the semiconductor process based on two types of cleaning liquids (mixed liquid), and can mainly remove impurities such as particles, organic substances, and metal contamination.
  • the void generation rate could not always be suppressed to a satisfactory level.
  • a small size that is only observed after a bonding heat treatment or after a process called a sticky brush that slightly polishes the peeled surface after the bonding heat treatment Some voids (less than 1 mm) were generated, and their reduction was required. Disclosure of the invention
  • the present inventors have conducted a detailed investigation on the voids generated even after the normal cleaning process as described above, and found that impurities such as particles and organic substances attached in the ion implantation process are caused by conventional chemical processes. It is evident that this is likely to occur if the residual is not completely removed by mechanical cleaning or if the surface of the wafer becomes rough due to ion implantation. became.
  • the present invention has been completed based on the idea of using a physical removal method to remove impurities such as residual particles and surface roughness. As a specific method of physically removing impurities, for example, CMP can be used.
  • This CMP polishing can physically remove impurities such as particles and organic substances that cannot be removed by chemical cleaning existing on the ion-implanted surface, and can improve the surface roughness generated in the ion-implantation process.
  • the cause of the occurrence of the code can be eliminated.
  • CMP in the present invention is defined.
  • CMP Chemical and Mechanical Polishing
  • CMP technology is not a new technology, but one that has long been used for mirror polishing of silicon wafers as general chemical mechanical polishing.
  • CMP in the narrow sense which has been attracting attention in recent years, is a type of planarization technology in device processes, and typically, planarizes interlayer insulating films such as oxide films and metal films such as wiring. This is a technology mainly based on a physical flattening method. In the present invention, when simply referred to as CMP, it means CMP in a narrow sense.
  • FIG. 1 is a flow chart showing an example of a method for manufacturing a bonded SOI wafer according to the present invention, wherein (A) shows a method in which an oxide film is formed only on a base wafer side where no ion implantation is performed, B) is a method in which an oxide film is formed on the bond wafer before ion implantation.
  • A shows a method in which an oxide film is formed only on a base wafer side where no ion implantation is performed
  • B) is a method in which an oxide film is formed on the bond wafer before ion implantation.
  • step (a) two silicon wafers 1 and 2 are prepared, and both wafers are single crystal silicon wafers in which at least the surfaces to be bonded are mirror-polished.
  • 1 is a bond wafer (1st ⁇ ha) and 2 is a base wafer (2nd ⁇ ha).
  • Step (b) is a step of forming an oxide film 3 on one of the two silicon wafers 1 and 2. Since this oxide film becomes a buried oxide film for the SII wafer, its thickness is set according to the application.
  • Step (c) is a step in which ions are implanted into the bond wafer 1 to be the SOI layer. At least one of hydrogen ions or rare gas ions, here hydrogen ions, is implanted from the upper surface of one surface of bond bonder 1 (the surface bonded to base wafer 2), and is parallel to the surface at the average penetration depth of ions. A small microbubble layer (encapsulation layer) 4 is formed, and the wafer temperature during this injection is preferably 450 ° C. or less, more preferably 200 ° C. or less. The implantation energy is appropriately determined according to the target thickness of the SOI layer of the SOI wafer to be manufactured.
  • the implantation is performed at a slightly inclined implantation angle so as to be non-parallel to the crystal axis of Bonduewa 1. It's better to do that.
  • the two wafers 1 and 2 are bonded after a cleaning step (chemical cleaning method).
  • Impurity removal treatment (d) for removing impurities adhering to the surface is performed.
  • a physical method is used for this impurity removal treatment (d).
  • CMP for example, hard foamed polyurethane or the like is used as a polishing cloth, and as a polishing slurry, fumed silica to which an alkali such as potassium hydroxide or ammonia is added is used.
  • Brush cleaning is a method of rubbing the surface of the wafer with a brush (made of, for example, polyvinyl alcohol) while flowing pure water or an alkaline aqueous solution.
  • Such a method of physically removing particles and the like adhering to the wafer surface is based on whether the surface is a silicon surface (flow in FIG. 1 (A)) or an oxide film surface (FIG. 1 (B)).
  • the method can be applied irrespective of the flow, and the void source can be removed very effectively.
  • CMP physically removes contaminants such as particles on the wafer surface as well as the underlying silicon oxide film and the like, so that the surface roughness generated in the ion implantation process can be improved.
  • the surface of the ion-implanted wafer is subjected to an impurity removal treatment (d) by a physical treatment such as CMP, and then the other wafer 2 (base wafer) is overlapped and brought into close contact.
  • an impurity removal treatment d
  • CMP chemical vapor deposition
  • the other wafer 2 base wafer
  • an oxide film can be formed on the surface of the other wafer 2 (base wafer) in the flow of FIG. 1 (B) if necessary.
  • the encapsulation layer formed by ion implantation is separated at a boundary.
  • This is a separation heat treatment process that separates the separation wafer 5 and the SOI wafer 6 (SOI layer 7 + buried oxide film 3 '+ base wafer 2) according to the following conditions: 400 to 600 ° C in an inert gas atmosphere or an oxidizing gas atmosphere. If a heat treatment is applied at a temperature of about the same level, separation of the wafer 5 and separation of the SII wafer 6 due to crystal rearrangement and agglomeration of bubbles will occur, and at the same time, the bonding surface at room temperature will be firmly bonded to some extent.
  • the peeling wafers 5 and 5 'in the flow shown in FIGS. 1 (A) and (B) can be reused by removing the oxide film on the surface and polishing the peeled surface if necessary. is there.
  • the bonding strength by the peeling heat treatment in the step (f) is not sufficient. Therefore, high-temperature heat treatment is performed as the bonding heat treatment in the step (g) to sufficiently increase the bonding strength.
  • This heat treatment can be performed, for example, in an inert gas atmosphere or an oxidizing gas atmosphere at 1,000 ° C. to 1200 ° C. for about 30 minutes to 5 hours. If a rapid heating / cooling device such as a lamp heating device is used, a sufficient bonding strength can be obtained in a short time of about 1 to 300 seconds at a temperature of 1,000 ° C to 1350 ° C.
  • step (f) when the bonding heat treatment in the step (g) is performed also as the peeling heat treatment in the step (f), the step (f) can be omitted.
  • the step (h) is a mirror polishing step for removing the damage layer and the surface roughness present on the cleavage plane (peeled surface) which is the surface of the SII layer.
  • polishing with a very small polishing allowance called a touch polishing or heat treatment in a reducing atmosphere containing hydrogen after the touch polishing can be performed, but without performing the touch polishing. Even if only the heat treatment is performed in a reducing atmosphere containing hydrogen, the damage layer and the surface roughness can be similarly removed, and the combined heat treatment in the step (g) can be performed more efficiently.
  • the present invention is not limited to the above embodiment.
  • the process of manufacturing an SOI wafer by bonding two silicon wafers via an oxide film by an ion implantation delamination method has been described, but the present invention provides another method of manufacturing a bonded wafer. , that is, after the ion implantation, not only bonded by bonding directly Siri Konwe Doha each other without interposing an oxide film, and ion implantation Shirikonwe one tooth, which the S i ⁇ 2, S i C, a it can also be applied to a case of manufacturing 1 2 ⁇ 3 like insulating Ueha directly bonded to SOI Uweha a.
  • the present invention excites the hydrogen ions to perform the ion implantation in a plasma state, and performs room temperature without performing a special heat treatment. It can also be applied to a hydrogen ion implantation stripping method in which stripping is performed by using the method described above.
  • Bond wafer table CMP CMP Organic substance removal cleaning + Surface treatment conditions Polishing allowance 100 nm Polishing allowance 100 nm SC-l + SC-2 Peeling heat treatment Nitrogen gas atmosphere 500 ° C, 30 minutes
  • the void observed here was the part where the bonding surface was exposed after the touch bolish, and no void exceeding 1 mm in diameter was present in any of the wafers.
  • the invention's effect As described above, according to the present invention, when a bonded wafer is formed by an ion implantation separation method, impurities adhered to the wafer surface are physically removed after ion implantation. Organic substances and particles that cannot be removed by cleaning or organic substance removing can be completely removed, and the surface roughness generated in the ion implantation step can be improved by polishing.
  • CMP chemical cleaning after physical removal
  • the cause of the void defect can be completely removed, and the product yield can be improved.

Description

明 細 書 貼り合わせゥエーハの製造方法 技術分野
本発明は、 水素または希ガスイオンを注入したゥェーハを熱処理後に剥離して 貼り合わせゥエーハを製造する、 いわゆるイオン注入剥離法に関し、 特に、 貼り 合わせ面にボイ ドと呼ばれる結合不良の発生が少ない貼り合わせ S O I ゥエーハ の製造方法に関する。 従来の技術
貼り合わせ法を用いた貼り合わせ S〇 I (Silicon On Insulator) ゥエーハ の作製方法として、 2枚のシリコンゥヱーハをシリコン酸化膜を介して貼り合わ せる技術、 例えば特公平 5— 4 6 0 8 6号公報に示されている様に、 少なく とも 一方のゥエー八に酸化膜を形成し、 接合面に異物を介在させることなく相互に密 着させた後、 2 0 0 〜 1 2 0 0 °Cの温度で熱処理して結合強度を高める方法が、 従来から知られている。
熱処理を行なうことにより結合強度が高められた貼り合わせゥユーハは、 その 後の研削 ·研磨処理が可能となるため、 素子作製側ゥヱーハを研削及び研磨によ り所望の厚さに減厚加工することにより、 素子形成を行なう S O I層を形成する ことができる。
このようにして作製された貼り合わせ S O I ゥエーハは、 S O I層の結晶性に 優れ、 S O I層直下に存在する埋め込み酸化膜の信頼性も高いという利点はある 力 研削及び研磨により薄膜化しているため、 薄膜化に時間がかかる上、 材料が 無駄になり、 しかも膜厚均一性は高々目標膜厚 ± 0 . 3 mしか得られなかった。 一方、 近年の半導体デバイスの高集積化、 高速度化に伴い、 S O I層の厚さは 更なる薄膜化と膜厚均一性の向上が要求されており、 具体的には 0 . 1 ± 0 . 0
1 m程度の膜厚及び膜厚均一性が必要とされている。
このような膜厚及び膜厚均一性をもつ薄膜 S O I ゥエーハを貼り合わせゥエー ハで実現するためには、 従来の研削 ·研磨での減厚加工では不可能であるため、 新たな薄膜化技術として、 特開平 5— 2 1 1 1 2 8号公報に開示されているィォ ン注入剥離法あるいは水素イオン剥離法と呼ばれる方法 （スマートカッ ト （登録 商標） 法とも呼ばれる） が開発された。
このイオン注入剥離法による貼り合わせ S〇 I ゥヱ一八の作製方法は、 二枚の シリコンゥエーハのうち少なく とも一方に酸化膜を形成するとともに、 一方のシ リコンゥエーハの上面から水素イオンまたは希ガスイオンを注入し、 該シリコン ゥエーハ内部に微小気泡層 （封入層） を形成させた後、 該イオン注入面に酸化膜 を介して他方のゥエーハを密着させ、 その後熱処理 （剥離熱処理） を加えて微小 気泡層を劈開面 （剥離面） として一方のゥエーハを薄膜状に剥離し、 さらに熱処 理 （結合熱処理） を加えて強固に結合した S O I ゥエーハとする技術である。 尚、 最近では水素イオンを励起してプラズマ状態でイオン注入を行い、 特別な 熱処理を加えることなく室温で剥離を行う S O I ゥエーハの製造方法も知られて いる。
この方法では、 劈開面は良好な鏡面であり、 S O I層の均一性が極めて高い S
O I ゥエーハが比較的容易に得られる上、 剥離した薄膜状のゥエーハを再利用で きるので、 材料を有効に使用できるという利点も有する。
また、 この方法は、 酸化膜を介さずに直接シリ コンゥエーハ同士を結合するこ ともできるし、 シリ コンゥエーハ同士を結合する場合だけでなく、 シリ コンゥェ ーハにイオン注入して、 石英、 炭化珪素、 アルミナ等の熱膨張係数の異なる絶縁 性ゥヱーハと結合したり、 絶縁性ゥヱ一ハにイオン注入して他のゥヱーハと結合 することにより、これらの薄膜を有するゥヱ一八を作製する場合にも用いられる。
ところで、 上記イオン注入剥離法で貼り合わせゥエーハを製造する際、 イオン 注入工程中に付着した有機物やパーティクルは、 貼り合わせ界面において、 ボイ ドと呼ばれる結合不良の原因となる。 従って、 通常の場合、 イオン注入されたゥ エーハは、 R C A洗浄や有機物除去洗浄を通した後に他方のゥエーハと結合され る。 R C A洗浄とは、 S C— 1 (NH4OH/H202/H20混合液）及び S C— 2 (HC1
Figure imgf000005_0001
混合液） の 2種類の洗浄液をベースとした、 半導体プロセスにおけ る代表的な洗浄方法であり、 主にパーティクル、 有機物、 金属汚染等の不純物を 除去することができる。
しかしながら、 イオン注入したゥエーハを上記のような従来の洗浄方法を用い て洗浄を行い、 貼り合わせゥエーハを作製した場合、 そのボイ ド発生率を必ずし も満足できるレベルに抑制することはできなかった。 特に、 貼り合わせ直後や剥 離熱処理後にボイ ドが観察されなくても、 結合熱処理や、 結合熱処理後に剥離面 を僅かに研磨するタツチボリ ッシュとよばれる工程を経た後に初めて観察される 様な小さなサイズのボイ ド （1 mm以下） の発生もあり、 その低減が求められて いた。 発明の開示
本発明者らは、 上記のような通常の洗浄工程を経ても発生するボイ ドについて 詳細に調査した結果、 その原因は、 イオン注入工程で付着したパーティクルや有 機物等の不純物が従来の化学的洗浄では除去しきれずに残留したり、 イオン注入 によりゥエーハ表面が面荒れを生じたりする場合に発生しやすいことが明らかと なった。 そこで、 このような残留パーティクル等の不純物や面荒れを除去するた めに、 物理的な除去手法を用いることを発想し本発明を完成させたものである。 不純物を物理的に除去する具体的な手法としては、 例えば C M Pを用いること ができる。 この C M Pの研磨により、 イオン注入した表面に存在する化学的洗浄 では除去できないパーティクルや有機物等の不純物を物理的に削り取ると共に、 イオン注入工程で発生した面ァレを改善することができるので、 ボイ ドの発生原 因を除去することができる。
ここで、 本発明における 「C M P」 について定義する。
近年のデバイスプロセス技術の中で重要視されているものの 1つに C M P (Chemical and Mechanical Polishing：化学的機械研磨） と呼ばれる技術があ る。 広義の意味での C M P技術とは、 特に新しい技術ではなく、 一般的な化学的 機械研磨として古くからシリコンゥエーハの鏡面研磨に用いられていたものであ る。 一方、 近年注目されている狭義の意味での C M Pとは、 デバイスプロセスに おける平坦化技術の 1種であり、 代表的には酸化膜等の層間絶縁膜や、 配線等の メタル膜を平坦化する、 物理的平坦化手法を主体とした技術である。 本発明にお いて単に C M Pと記載する場合には、 狭義の意味での C M Pを表すものとする。 図面の簡単な説明
第 1図は、 本発明に係る貼り合わせ S O I ゥエーハの製造方法の一例を示すフ ローチャートで、 （A) はイオン注入を行わないベ一スウェーハ側のみに酸化膜 を形成して行う方法、 （B ) はボンドゥエーハに酸化膜を形成してからイオン注 入を行う方法である。 発明の実施の形態 本発明をより詳細に説述するために、 シリコンゥエーハ同士を貼り合せて S O I ゥエーハを作製する例について、 第 1図 （A) 、 ( B ) を参照しながら説明す るが、 本発明はこれらに限定されるものではない。
工程 （a ) では、 2枚のシリコンゥヱーハ 1 、 2を準備するものであり、 両ゥ ユーハとも少なく とも結合すべき面が鏡面研磨されている単結晶シリコンゥエー ハである。 尚、 1はボンドゥエーハ （第 1 ゥエーハ） 、 2はべ一スウェーハ （第 2ゥエーハ） である。
工程 （b ) は、 2枚のシリ コンゥヱーハ 1 、 2の何れか一方に酸化膜 3を形成 する工程である。 この酸化膜は S〇 I ゥェ一ハの埋め込み酸化膜となるので、 そ の厚さは用途に応じて設定される。
工程 （c ) は、 S O I層となるボンドウヱーハ 1にイオン注入を行う工程であ る。 ボンドゥエーハ 1の一方の面 （ベースウェーハ 2と結合される面） の上面か ら水素イオンまたは希ガスイオンのうち少なく とも一方、 ここでは水素イオンを 注入し、 イオンの平均進入深さにおいて表面に平行な微小気泡層 （封入層） 4を 形成させるもので、 この注入時のゥエーハ温度は 4 5 0 °C以下が好ましく、 特に 2 0 0 °C以下がより好ましい。 注入エネルギーは、 作製する S O I ゥエーハの S O I層の目標厚さにより適宜決定される。 また、 表面に酸化膜が形成されていな いべァシリコンに注入する場合にはチヤネリング効果を防ぐために、 ボンドゥエ ーハ 1の結晶軸に対して非平行となる様に、 若干傾けた注入角で注入することが 好ましレ、。
工程 （c ) の後、 従来は洗浄工程 （化学的洗浄方法） を経てから両ゥエーハ 1 、 2を貼り合わせるが、 本発明においては、 貼り合わせ前の表面処理として、 ィォ ン注入をしたボンドゥエーハ 1表面に付着している不純物を除去する不純物除去 処理 （d ) を行う。 この不純物除去処理 （d ) として物理的な手法を用いる。 具 体的には物理的除去と化学的除去の両者を備えた通常の化学的機械研磨や物理的 除去が主体の C M P、 或いはブラシ洗浄等が挙げられ、 従来の化学的洗浄方法と 組み合わせて用いることもできる。 尚、 物理的除去の後、 化学的洗浄を行う場合 には、 物理的除去工程による不純物除去効果により化学的洗浄の薬液濃度を通常 より低く しても十分な洗浄効果が得られるため、 化学的洗浄によるゥユーハ表面 の面粗れが低減し、 且つ洗浄液作製に必要なコス トを削減することもできる。 一般的な C M Pにおいては、 研磨クロスとして例えば硬質発泡ポリウレタン等 が用いられ、 研磨スラリーとしては、 フュームドシリカに水酸化カリウムやアン モニァなどのアルカリを加えたものが用いられる。 ブラシ洗浄とは、 純水または アルカリ水溶液を流しながらゥヱーハ表面をブラシ （材質は、 例えばポリ ビュル アルコールなど） で擦り洗いする手法である。
このようなゥエーハ表面に付着したパーティクル等を物理的に除去する手法は、 その表面がシリ コン表面 （第 1図 （A ) のフロー） であるか、 酸化膜表面 （第 1 図 （B ) のフロー） であるかを問わず適用することができ、 極めて効果的にボイ ド発生源を除去することができる。 特に C M Pは、 ゥヱーハ表面のパーティクル 等の汚染物とともに下地のシリコンゃ酸化膜等も物理的に削り取るため、 イオン 注入工程で発生した面荒れをも改善することができる。
次に、 工程 （e ) は、 イオン注入したゥヱーハ表面を C M P等の物理的処理で 不純物除去処理 （d ) した後、 他方のゥエーハ 2 (ベースゥュ一ハ） を重ね合せ て密着させる工程であり、 常温の清浄な雰囲気下で 2枚のゥェ一ハの表面同士を 接触させることにより、 接着剤等を用いることなく ゥヱ一ハ同士が接着する。 こ の際、 第 1図 （B ) のフローにおける他方のゥヱーハ 2 (ベースウェーハ） には、 必要に応じて表面に酸化膜を形成しておくこともできる。
工程 （ f ) は、 イオン注入により形成された封入層を境界として剥離すること によって、剥離ゥエーハ 5と S O I ゥエーハ 6 (S O I層 7 +埋め込み酸化膜 3 ' +ベースウェーハ 2) に分離する剥離熱処理工程であり、 不活性ガス雰囲気また は酸化性ガス雰囲気下で 400〜600°C程度の温度で熱処理を加えれば、 結晶 の再配列と気泡の凝集とによって剥離ゥエーハ 5と S〇 I ゥエーハ 6に分離され ると同時に、室温での密着面もある程度は強固に結合がなされる。尚、第 1図（A) (B) のフローにおける剥離ゥヱーハ 5、 5 ' は、 必要に応じて表面の酸化膜を 除去し、 剥離面を研磨する再生処理を行えば、 再利用が可能である。
S O I ゥエーハ 6をデバイス作製工程で使用するためには、 工程 （ f ) の剥離 熱処理による結合力では十分でないので、 工程 （g) の結合熱処理として高温の 熱処理を施し、 結合強度を十分に高める。 この熱処理は、 例えば不活性ガス雰囲 気または酸化性ガス雰囲気下、 1 000°C〜 1 200°Cで 30分〜 5時間程度の 範囲で行うことができる。 また、 ランプ加熱装置のような急速加熱 ·急速冷却装 置を用いれば、 1 000°C〜 1 350°Cの温度で 1〜300秒程度の短時間で十 分な結合強度が得られる。
また、 工程 （g) の結合熱処理として工程 （ f ) の剥離熱処理を兼ねておこな う場合には工程 （ f ) を省略することもできる。
そして、 工程 （h) は、 S〇 I層の表面である劈開面 （剥離面） に存在するダ メージ層及び表面粗さを除去する鏡面研磨工程である。 この工程としては、 タツ チポリ ッシュと呼ばれる研磨代の極めて少ない研磨を行ったり、 タツチポリ ッシ ュ後に水素を含む還元性雰囲気での熱処理を加えたりすることもできるが、 タツ チボリ ッシュを行わずに水素を含む還元性雰囲気で熱処理のみを行っても、 同様 にダメージ層及び表面粗さを除去することができる上、 工程 （g) の結合熱処理 を兼ねることもできるので一層効率的である。
以上の工程により、 ボイ ドの発生が極めて少ない、 あるいは全くボイ ドが発生 しない貼り合わせ S O I ゥニーハを作製することができる。
尚、 本発明は、 上記実施形態に限定されるものでない。 例えば、 前記実施形態 ではイオン注入剥離法により 2枚のシリコンゥエーハを酸化膜を介して結合させ て S O I ゥエーハを作製する工程について説明したが、 本発明は、 他の貼り合わ せゥユーハの作製方法、 即ちイオン注入後、 酸化膜を介さずに直接シリ コンゥェ ーハ同士を結合させて貼り合わせる場合のみならず、 シリコンゥェ一ハにイオン 注入して、 これと S i 〇2、 S i C、 A 1 2〇3等の絶縁性ゥエーハとを直接結合 して S O I ゥヱーハを作製する場合にも適用することができる。
また、 上記実施形態では水素ィオン剥離法において熱処理を施して剥離する場 合について説明したが、 本発明は、 水素イオンを励起してプラズマ状態でイオン 注入を行い、 特別な熱処理を行うことなく室温で剥離を行う水素ィオン注入剥離 法にも適用することができる。 実施例
以下の各条件で S O I ゥエーハを作製し、 ボイ ドの発生状況を比較した。
【表 1】
(実施例、 比較例） 実施例 1 実施例 2 比較例 1
使用ゥエーハ 直径 2 0 0 m m、 厚さ 7 2 5 μ m、 結晶軸方位 < 1 0 0 >、 導電型 p型、 抵抗率 1 0〜 2 0 Ω · c mの一方の表面が鏡面 研磨された単結晶シリ コンゥヱ一ハ各 4 0枚 （ボンド、 ベー ス各 2 0枚ずつ）
作製フロー 第 1図 （A) 第 1図 （B ) 第 1図 （B ) 工程 （b) の酸化 400 n m 400 n m 400 n m 膜厚
工程 ( C ) 40 k e V 80 k e V 8 0 k e V
H +イオン注入条 8 X 1016atoms Z 8 X 1016atoms / 8 X 1016atoms / 件 cm2 cm2 cm2
ボンドウヱ一ノヽ表 CMP CMP 有機物除去洗浄 + 面処理条件 研磨代 1 00 n m 研磨代 1 00 n m SC-l+SC-2 剥離熱処理 窒素ガス雰囲気下 500°C、 30分
結合熱処理 窒素ガス雰囲気下 1 1 00°C、 2時間
タツチポリ ッシュ 研磨代 1 00 n m
ボイ ド観察結果 0ケ /ゥ i—ハ： 1 7枚 0ケ /ゥ I -ハ： 1 6枚 0ケ /ゥ i—ハ： 1 0枚
1ケ /ゥェ-ハ： 2枚 1ケ /ゥ: t -ハ： 3枚 1ケ /ゥ I—ハ： 6枚 2ケ /ゥェ-ハ： 1枚 2ケ /ゥ -ハ： 1枚 2ケ /ゥェ-ハ： 3枚
3ケ以上： 1枚 ボイ ドフリ一率 8 5 % 80 % 50%
< CMP >
装置： アプライ ド マテリアル社製 M I RR A
くボイ ド観察 > 装置： Irvine社製 Bright light 200
観察サイズ： 1 mm φまでのボイ ド
尚、 ここで観察したボイ ドとは、 タツチボリッシュ後に結合面が露出している部 分を言い、 大きさ 1 mm φをこえるボイ ドはどのゥエーハにも存在しなかった。
発明の効果 以上説明したように、 本発明は、 イオン注入剥離法により貼り合わせゥエーハ を作成するに際し、 イオン注入後、 該ゥ ーハ表面に付着した不純物を物理的に 除去するので、 通常行なわれている R C A洗浄や有機物除去洗浄でも除去できな い有機物及びパーティクルを完全に除去できると共に、 イオン注入工程で発生し た面荒れを研磨により改善することができる。
又、 物理的除去 （C M P ) 後の化学洗浄では、 薬液濃度を低くできるので、 従 来法よりも面荒れを小さく抑えられる。
因って、 ボイ ド不良の原因を完全に除去できるので、 製品歩留まりを向上させ ることができる。

Claims

請 求 の 範 囲
1 . 第 1ゥエーハ （1 ) の表面より水素イオンまたは希ガスイオンの少なくとも 一方を注入して該第 1ゥエーハ内部に微小気泡層 （注入層） を形成する工程 （c ) と、 該イオンを注入した第 1ゥユーハ表面に付着している不純物を物理的に除去 する工程 （d ) と、 該不純物除去工程を行った第 1ゥエーハの表面と第 2ゥエー ハ （2 ) の表面とを密着させた状態で熱処理を加えることにより、 前記微小気泡 層で第 1ゥ ーハを薄膜状に剥離する工程 （f ) とを有することを特徴とする貼 り合わせゥ ーハの製造方法。
2 . 前記不純物を物理的に除去する工程として、 化学的機械研磨または C M Pを 行うことを特徴とする請求の範囲第 1項記載の貼り合わせゥュ一ハの製造方法。
3 . 前記第 1ゥエーハがシリコンゥエーハであり、 該シリコンゥエーハにイオン 注入を行う前に、 シリ コンゥエーハの表面に予めシリ コン酸化膜 （3 ) を形成し ておくことを特徴とする請求の範囲第 1項又は第 2項に記載の貼り合わせゥ ー ハの製造方法。
4 . 前記第 2ゥエーハがシリ コンゥエーハであり、 該シリ コンゥエーハにおける 前記第 1ゥエーハとの密着面に、 予めシリ コン酸化膜 （3 ) を形成しておくこと を特徴とする請求の範囲第 1項乃至第 3項の何れか 1項に記載の貼り合わせゥェ ーハの製造方法。
PCT/JP2000/008945 1999-12-24 2000-12-18 Procédé de production de tranche collée WO2001048825A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US09/926,049 US6566233B2 (en) 1999-12-24 2000-12-18 Method for manufacturing bonded wafer
EP00981791.7A EP1187216B1 (en) 1999-12-24 2000-12-18 Method for manufacturing bonded wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-368400 1999-12-24
JP36840099 1999-12-24

Publications (1)

Publication Number Publication Date
WO2001048825A1 true WO2001048825A1 (fr) 2001-07-05

Family

ID=18491724

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/008945 WO2001048825A1 (fr) 1999-12-24 2000-12-18 Procédé de production de tranche collée

Country Status (5)

Country Link
US (1) US6566233B2 (ja)
EP (1) EP1187216B1 (ja)
KR (1) KR100796249B1 (ja)
TW (1) TW511141B (ja)
WO (1) WO2001048825A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142524A (ja) * 2003-04-29 2005-06-02 Soi Tec Silicon On Insulator Technologies 半導体ウエハの接着前表面処理
JP2006179887A (ja) * 2004-11-26 2006-07-06 Applied Materials Inc シリコン・オン・インシュレータ搬送ウエハのエッジ除去
JP2009111375A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011103457A (ja) * 2009-10-15 2011-05-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8258043B2 (en) 2010-09-24 2012-09-04 National University Corporation Tokyo University Of Agriculture And Technology Manufacturing method of thin film semiconductor substrate
JP2018120965A (ja) * 2017-01-25 2018-08-02 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2021525215A (ja) * 2018-11-15 2021-09-24 中国科学院上海微系統与信息技術研究所 酸化ガリウム半導体構造及びその調製方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900113B2 (en) * 2000-05-30 2005-05-31 Shin-Etsu Handotai Co., Ltd. Method for producing bonded wafer and bonded wafer
US7501303B2 (en) * 2001-11-05 2009-03-10 The Trustees Of Boston University Reflective layer buried in silicon and method of fabrication
US7052974B2 (en) * 2001-12-04 2006-05-30 Shin-Etsu Handotai Co., Ltd. Bonded wafer and method of producing bonded wafer
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
EP1366860B1 (en) * 2002-05-28 2005-03-23 Asia Pacific Microsystem, Inc. Non-destructive method for measuring the thickness of a bonded wafer
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2004247610A (ja) 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
EP1482548B1 (en) * 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
TW200733244A (en) * 2005-10-06 2007-09-01 Nxp Bv Semiconductor device
JP2007149723A (ja) * 2005-11-24 2007-06-14 Sumco Corp 貼り合わせウェーハの製造方法
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
KR20080086899A (ko) * 2005-12-27 2008-09-26 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
EP1981065B1 (en) * 2005-12-27 2014-12-03 Shin-Etsu Chemical Company, Ltd. Process for producing soi wafer
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
WO2008029607A1 (en) * 2006-09-07 2008-03-13 Nec Electronics Corporation Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP4820801B2 (ja) 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
FR2914494A1 (fr) * 2007-03-28 2008-10-03 Soitec Silicon On Insulator Procede de report d'une couche mince de materiau
EP2040285A1 (en) * 2007-09-19 2009-03-25 S.O.I. TEC Silicon Method for fabricating a mixed orientation substrate
US7696058B2 (en) 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
KR20090101119A (ko) 2008-03-21 2009-09-24 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP5470839B2 (ja) * 2008-12-25 2014-04-16 株式会社Ｓｕｍｃｏ 貼り合わせシリコンウェーハの製造方法
JP2010251407A (ja) * 2009-04-13 2010-11-04 Elpida Memory Inc 半導体装置およびその製造方法
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
KR101512393B1 (ko) 2010-12-27 2015-04-16 상하이 심구 테크놀로지 주식회사 게터링 프로세스를 적용한 절연 매입층을 가진 반도체 기판의 제조방법
CN102130039B (zh) * 2010-12-27 2013-04-10 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
CN102130038A (zh) * 2010-12-27 2011-07-20 上海新傲科技股份有限公司 采用离子注入制备绝缘体上硅材料的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213916A (ja) * 1996-02-06 1997-08-15 Nippon Telegr & Teleph Corp <Ntt> Ｓｏｉ基板の製造方法
JPH10189474A (ja) * 1996-12-09 1998-07-21 Commiss Energ Atom お互いに接触している１つの構造体を構成する少なくとも２つの構成材料をイオン注入により分離するためのプロセス
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JPH11121310A (ja) * 1997-10-09 1999-04-30 Denso Corp 半導体基板の製造方法
JPH11154652A (ja) * 1997-08-19 1999-06-08 Commiss Energ Atom ２つの構造体の分子結合および分子結合解除のための処理プロセス
JPH11307471A (ja) * 1998-04-22 1999-11-05 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050970A (ja) 1983-08-31 1985-03-22 Toshiba Corp 半導体圧力変換器
JP2653282B2 (ja) 1991-08-09 1997-09-17 日産自動車株式会社 車両用道路情報表示装置
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6155909A (en) * 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
US6503321B2 (en) * 1998-02-17 2003-01-07 The Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213916A (ja) * 1996-02-06 1997-08-15 Nippon Telegr & Teleph Corp <Ntt> Ｓｏｉ基板の製造方法
JPH10189474A (ja) * 1996-12-09 1998-07-21 Commiss Energ Atom お互いに接触している１つの構造体を構成する少なくとも２つの構成材料をイオン注入により分離するためのプロセス
JPH11154652A (ja) * 1997-08-19 1999-06-08 Commiss Energ Atom ２つの構造体の分子結合および分子結合解除のための処理プロセス
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JPH11121310A (ja) * 1997-10-09 1999-04-30 Denso Corp 半導体基板の製造方法
JPH11307471A (ja) * 1998-04-22 1999-11-05 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142524A (ja) * 2003-04-29 2005-06-02 Soi Tec Silicon On Insulator Technologies 半導体ウエハの接着前表面処理
JP4549726B2 (ja) * 2003-04-29 2010-09-22 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 半導体ウエハの接着前表面処理
JP2006179887A (ja) * 2004-11-26 2006-07-06 Applied Materials Inc シリコン・オン・インシュレータ搬送ウエハのエッジ除去
JP2009111375A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011103457A (ja) * 2009-10-15 2011-05-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8258043B2 (en) 2010-09-24 2012-09-04 National University Corporation Tokyo University Of Agriculture And Technology Manufacturing method of thin film semiconductor substrate
JP2018120965A (ja) * 2017-01-25 2018-08-02 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2021525215A (ja) * 2018-11-15 2021-09-24 中国科学院上海微系統与信息技術研究所 酸化ガリウム半導体構造及びその調製方法
JP7321189B2 (ja) 2018-11-15 2023-08-04 中国科学院上海微系統与信息技術研究所 酸化ガリウム半導体構造及びその調製方法

Also Published As

Publication number Publication date
US20030040163A1 (en) 2003-02-27
KR20010101881A (ko) 2001-11-15
US6566233B2 (en) 2003-05-20
KR100796249B1 (ko) 2008-01-21
EP1187216B1 (en) 2018-04-04
EP1187216A1 (en) 2002-03-13
TW511141B (en) 2002-11-21
EP1187216A4 (en) 2008-09-24

Similar Documents

Publication Publication Date Title
WO2001048825A1 (fr) Procédé de production de tranche collée
JP3385972B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP4846915B2 (ja) 貼り合わせウェーハの製造方法
KR100789205B1 (ko) 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼
JP4407127B2 (ja) Ｓｏｉウエーハの製造方法
US20080315349A1 (en) Method for Manufacturing Bonded Wafer and Bonded Wafer
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
US6900113B2 (en) Method for producing bonded wafer and bonded wafer
JP4398934B2 (ja) Ｓｏｉウエーハの製造方法
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
JPH11102848A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
KR100327840B1 (ko) Ｓｏｉ기판의 재생방법 및 재생기판
KR100733112B1 (ko) 접합웨이퍼의 제조방법
JP4421652B2 (ja) Ｓｏｉウェーハの製造方法
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
JPH11297583A (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP2007149723A (ja) 貼り合わせウェーハの製造方法
JP2010278160A (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
US20080057678A1 (en) Semiconductor on glass insulator made using improved hydrogen reduction process
JPH11288858A (ja) Ｓｏｉ基板の再生方法及び再生基板
JP4016701B2 (ja) 貼り合せ基板の製造方法
JP2008159692A (ja) 半導体基板の製造方法
WO2009147778A1 (ja) 貼り合わせウェーハの製造方法
JP2004128389A (ja) 貼り合わせｓｏｉウエーハの製造方法
JP2004087767A (ja) Ｓｏｉウエーハの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 1020017009616

Country of ref document: KR

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2001 548443

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 09926049

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2000981791

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020017009616

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2000981791

Country of ref document: EP