WO2000003572A1 - Carte de circuits imprimes et procede de fabrication associe - Google Patents

Carte de circuits imprimes et procede de fabrication associe Download PDF

Info

Publication number
WO2000003572A1
WO2000003572A1 PCT/JP1999/003664 JP9903664W WO0003572A1 WO 2000003572 A1 WO2000003572 A1 WO 2000003572A1 JP 9903664 W JP9903664 W JP 9903664W WO 0003572 A1 WO0003572 A1 WO 0003572A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal foil
via hole
blind via
insulating substrate
pattern
Prior art date
Application number
PCT/JP1999/003664
Other languages
English (en)
French (fr)
Inventor
Kiyotaka Tsukada
Masaru Takada
Kenji Chihara
Original Assignee
Ibiden Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co., Ltd. filed Critical Ibiden Co., Ltd.
Priority to DE69937153T priority Critical patent/DE69937153T2/de
Priority to US09/720,953 priority patent/US6715204B1/en
Priority to EP99929729A priority patent/EP1102525B1/en
Publication of WO2000003572A1 publication Critical patent/WO2000003572A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Description

明細書 プリント配線板及びその製造方法 技術分野
本発明は、 プリント配線板及びその製造方法に関し、 特に、 プリント配線板の パターン形成とブラインドビアホール形成に関する。 背景技術
従来、 その上面及び下面にそれぞれ上面パターンと下面パターンとが形成され た絶縁基板と、 上面及び下面パターンを電気的に接続するブラインドビアホール とを備えたプリント配線板がある。 ブラインドビアホールは、 近年の高密度実装 化により、 レーザにて微小径に形成される。
レ一ザによるブラインドビアホールの形成方法では、 図 4 ( a ) に示すごとく、 絶縁基板 9 5の上面及び下面を上面及び下面金属箔 9 2 1 、 9 2 2によりそれぞ れ被覆し、 ブラインドビアホール形成部分 9 3 5に対応する上面金属箔 9 2 1に 開口孔 9 2 0を明けて、 この開口孔 9 2 0に対してレーザ 9 4を照射する。 する と、 レーザ 9 4は、 ブラインドビアホール形成部分 9 3 5に対応する絶縁基板 9 5に孔明けし、下面金属箔 9 2 2に達するブラインドビアホール 9 3を形成する。 図 4 ( b ) に示すごとく、 ブラインドビアホール 9 3の孔明けが終了した後には、 化学めつき及び電気めつきにて、 ブラインドビアホール 9 3の内壁に金属メ ツキ 膜 9 2 3を被覆する。
しかしながら、 従来のプリント配線板においては、 金属箔が厚いので、 エッチ ングを激しい条件で行う必要があり、 またエッチングに長時間を要する。 このた め、 エッチングによる上面パターンの形成が困難であるとともに、 作業効率が低 下する。
そこで、 金属箔を薄くすることが考えられるが、 この場合には、 図 4 ( x ) に 示すごとく、 下面金属箔 9 2 2も薄くなり、 レーザ 9 4により下面金属箔 9 2 2 に損傷 9 2 9が生じるおそれがある。
本発明の目的は、 上面パターンの形成が容易で、 レーザによるブラインドビア ホール開口時において下面金属箔の損傷を抑制することができるプリント配線板 及びその製造方法を提供することにある。
発明の開示
本発明の第 1の態様では、 プリント配線板の製造方法が提案されている。 その 方法は、 絶縁基板の下面及び上面に下面金属箔と下面金属箔ょりも薄い厚みを有 する上面金属箔とをそれぞれ被覆する工程と、 絶縁基板のブラインドビアホール 形成部分に対応する上面金属箔部分に開口孔を形成する工程と、 開口孔を介して 絶縁基板のブラインドビアホール形成部分にレーザを照射して下面金属箔を底部 とするブラインドビアホールを形成する工程と、 ブラインドビアホールに導電性 を付与する工程と、 上面金属箔及び下面金属箔をエッチングして上面パターンと 下面パターンとをぞれぞれ形成する工程とを含む。
上面金属箔の厚みが下面金属箔の厚みよりも薄いので、 薄い上面金属箔に対す るエッチングが容易となり、 厚い下面金属箔によりブラインドビアホール形成時 のレーザ照射によって下面金属箔の損傷が抑制される。 従って、 上面パターンを 容易にエッチング形成できるとともに、 レーザ照射によって下面パターンの損傷 が抑制され、 ブラインドビアホールに導電性を良好な状態で付与することができ る。
上面金属箔の厚みを下面金属箔よりも薄くするに当たり、 同じ厚みを有する上 面金属箔と下面金属箔とを絶縁基板の両面にそれぞれ被覆した後に、 上面金属箔 にエッチングを施して上面金属箔の一部表面を除去することが好ましい。 これに より、 エッチングという一つの工程を行うことにより、 薄い上面金属箔を容易に 形成することができる。
また、 上面金属箔の厚みを下面金属箔よりも薄くするに当たり、 同じ厚みを有 する上面金属箔と下面金属箔とを絶縁基板の両面にそれぞれ被覆した後に、 下面 金属箔の表面に金属メツキ膜を更に被覆してもよい。
上面パターンの厚みは、 2〜 1 2 μ mであることが好ましい。 2 μ m未満の場 合には、 上面パターンの強度が不足するおそれがある。 1 2 μ ηαを超える場合に は、 上面パターン形成時のエッチングが困難となるおそれがある。
下面パターンの厚みは、 1 5〜 2 5 mであることが好ましレ、。 1 5 μ m未満 の場合には、 ブラインドビアホールの底部を形成する下面パターンがレーザ照射 により損傷するおそれがある。 また、 2 5 μ mを超える場合には、 それに見合う 効果は期待できない。
ビアホールに導電性を付与するに当たっては、 例えば、 ビアホールの內壁に化 学めつき及び電気メツキにて金属メツキ膜を形成する方法、 ビアホール内部に半 田などの導電材料を充填する方法などがあるが、 これらに限定されるものではな レ、。
絶縁基板としては、 エポキシ、 ポリイ ミ ド、 ビスマレイミ ドトリァジンなどの 樹脂材、 又はこれらの樹脂材にガラスクロス又はガラスフィラーなどのフィラー を加えたフィラー入り樹脂複合基板などを用いることができる。
上面金属箔及び下面金属箔は、 例えば、 いずれも銅箔などを用いることができ る力；、 これに限定されることはなレ、。
また、 上記の製造方法は、 ブラインドビアホールに導電性を付与した後に上面 パターン及び下面パターンを形成した。 その逆にブラインドビアホールを形成す る前に上面パターン及び下面パターンを形成してもよい。
即ち、 本発明の第 2の態様では、 プリント配線板の製造方法は、 絶縁基板の下 面及び上面に下面金属箔と下面金属箔ょりも薄い厚みを有する上面金属箔とをそ れぞれ被覆する工程と、 上面金属箔及び下面金属箔にエッチングを施して、 絶縁 基板の上面及び下面に上面パターン及び下面パターンをそれぞれ形成する工程と、 ここで、 上面パターンは、 ブラインドビアホール形成部分に対応する絶縁基板の 上面部分を露出させる開口孔を有し、 下面パターンは、 ブラインドビアホール形 成部分に対応する絶縁基板の下面部分を被覆しており-、 開口孔を介して絶縁基板 にレーザを照射して下面パターンを底部とするブラインドビアホールを形成する 工程と、 ブラインドビアホールに導電性を付与する工程と含む。
第 2の態様の製造方法においても、 第 1の態様の製造方法と同様の効果を得る ことができる。 なお、 詳細は、 第 1の態様の製造方法と同様である。
第 3の態様では、 第 1又は第 2の態様の製造方法により得られるプリント配線 板が提供される。 そのプリ ント配線板は、 絶縁基板と、 絶縁基板の上面及び下面 にそれぞれ設けた上面パターン及び下面パターンと、 上面パターンと下面パター ンとを電気的に接続するブラインドビアホールとを含む。 そのブラインドビアホ ールの上部は開口し、 底部が下面パターンにより被覆されている。 そして、 上面 パターンの厚みは、 下面パターンよりも薄い。
このプリント配線板では、 上面パターンが下面パターンよりも薄いため、 その 製造時において、 上面パターンを形成するためのエッチングを容易に行うことが できる。 また、 ブラインドビアホールの底部を形成する下面パターンは、 レ一ザ 照射による損傷を受けることがなく、 ブラインドビアホールを良好な状態で形成 することができる。 図面の簡単な説明
図 1は、 本発明の一実施形態のプリント配線板の要部断面図。
図 2は、 本発明の一実施形態のプリント配線板の断面図。
図 3 ( a ) 〜図 3 ( i ) は、 本発明の一実施形態のプリ ント配線板の製造方法 を示す説明図。
図 4は、 従来例のプリント配線板の製造方法を示す説明図。 発明を実施するための最良の形態
本発明の一実施形態のプリント配線板を図 1〜図 4を用いて説明する。
プリ ン ト配線板 4は、 図 1、 図 2に示すごとく、 絶縁基板 5と、 絶縁基板 5の 上面及び下面にそれぞれ設けた上面パターン 2 1及び下面パターン 2 2と、 上面 ターン 2 1 と下面パターン 2 2とを電気的に接続するブラインドビアホール 3 とを有する。 ブラインドビアホール 3の上部は開口し、 底部が下面バターン 2 2 により被覆されている。
図 1に示すごとく、 上面パターン 2 1の厚み tは、 下面パターン 2 2の厚み T よりも薄い。 下面パターン 2 2の厚み Tと上面パターン 2 1の厚み t との差は、 ブラインドビアホールに施されるメ ツキの厚みに実質的に相当し、 約 3〜 1 0 μ mである。
上面パターン 2 1及び下面パターン 2 2の表面、 並びにブラインドビアホール 3の内壁は、 金属メツキ膜 2 3により被覆されている。 ブラインドビアホール 3 の内部を含む絶縁基板 5の表面は、ソルダーレジス ト 5 5により被覆されている。 上面パターン 2 1には、 金属めつき膜 2 3 1を介して電子部品 7 1 と接続するた めの接続ボール 6 1が接着されている。 また、 下面バタ一ン 2 2には、 金属めつ き膜 2 3 1を介してプリント配線板 4を外部基板に搭載するための半田ボール 6 が接合されている。
次に、 プリント配線板の製造方法について説明する。
まず、 図 3 ( a ) に示すごとく、 絶縁基板 5として使用されるガラスエポキシ 基板を準備する。 次いで、 絶縁基板 5の上面及び下面に上面金属箔 2 1 0と下面 金属箔 2 2 0とをそれぞれ被覆する。 上面金属箔 2 1 0の厚み tは、 下面金属箔 2 2 0の厚み Tよりも薄い。 上面金属箔 2 1 0及び下面金属箔 2 2 0は、 それぞ れ厚み t 、 Tのものを用いて被覆することが好ましい。 代替例として、 サンドブ ラス ト処理などの表面処理により上面金属箔 2 1 0の厚み tが下面金属箔 2 2 0 の厚み Tよりも薄くなるように上面金属箔の厚み調整を行っても良い。 更に、 同 じ厚みを有する上面及び下面金属箔を絶縁基板 5の上面及び下面にそれぞれ被覆 し、 上面金属箔にエッチングを施して厚み tの上面金属箔 2 1 0を形成してもよ レ、。 上面金属箔 2 1 0及び下面金属箔 2 2 0は、 いずれも好ましくは銅箔である。 次に、 図 3 ( b ) に示すごとく、 絶縁基板 5のブラインドビアホール形成部分 3 5に対応する上面金属箔 2 1 0部分に、 エッチングにより開口孔 2 1 3を形成 する。
次いで、 開口孔 2 1 3によって露出される絶縁基板 5の表面、 即ちブラインド ビアホール形成部分 3 5にレーザ 8を照射する。 これにより、 図 3 ( c ) に示す ごとく、 下面金属箔 2 2 0を底部とするブラインドビアホール 3を形成する。 次に、 図 3 ( d ) に示すごとく、 ブラインドビアホール 3の内壁に、 化学銅メ ツキ及び電気銅メ ツキを施して金属メツキ膜 2 3を形成する。 このとき、 上面金 属箔 2 1 0および下面金属箔 2 2 0の表面も金属メツキ膜 2 3により被覆される。 次に、 図 3 ( e ) に示すごとく、 上面金属箔 2 1 0および下面金属箔 2 2 0を エッチングして、 上面パターン 2 1及び下面パターン 2 2を形成する。
次に、 図 3 ( f ) に示すごとく、 絶縁基板 5の上面及び下面にソルダーレジス ト 5 5を被覆する。 このとき、 上面パターン 2 1の接続ボール接着部 2 1 1及び 下面パターン 2 2の半田ボール接着部 2 2 1が露出するようにソルダーレジス ト 5 5が被覆される。
次に、 図 3 ( g ) に示すごとく、 上面パターン 2 1 の接続ボール接着部 2 1 1 、 及び下面パターン 2 2の半田ボール接着部 2 2 1に、 ニッケル ·金からなる金属 メツキ膜 2 3 1を形成する。
次に、 図 3 ( h ) に示すごとく、 上面パターン 2 1 の接続ボール接着部 2 1 1 に、 半田からなる接続ボール 6 1を介して電子部品 7 1を接着する。
次に、 図 3 ( i ) に示すごとく、 エポキシ樹脂等のフィ リング材 5 9を用いて ァンダ一フィ リング （u n d e r f i 1 1 I n g ) を行う。
以上により、 図 1及び図 2に示すプリント配線板 4が得られる。
次に、 本実施形態の作用及び効果について説明する。
本実施形態では、 プリン ト配線板を製造する方法において、 図 3 ( a ) に示す ごとく、 上面金属箔 2 1 0の厚み tが下面金属箔 2 2 0の厚み Tよりも薄い。 そ のため、 図 3 ( e ) に示すごとく、 上面パターン 2 1を形成するために薄い上面 金属箔 2 1 0に対してはエッチングを容易に行うことができる。 また、 図 3 ( b ) に示すごとく、 厚い下面金属箔 2 2 0は、 ブラインドビアホール形成時のレーザ 8の照射によって損傷を受けない。
従って、 本実施の形態の製造方法によれば、 上面パターン 2 1を容易にエッチ ング形成できる。 また、 ブラインドビアホール形成時のレーザ照射によってブラ インドビアホールの底部となる下面パターン 2 2への損傷が抑制され、 良好な状 態で導電性をブラインドビアホール 3に付与することができる。

Claims

請求の範囲 -
1 . 絶縁基板の下面及び上面に下面金属箔と下面金属箔ょりも薄い厚みを有 する下面金属箔とをそれぞれ被覆する工程と、
絶縁基板のブラインドビアホール形成部分に対応する上面金属箔部分に開口孔 を形成する工程と、
開口孔を介して絶縁基板のブラインドビアホール形成部分にレーザを照射して 下面金属箔を底部とするブラインドビアホールを形成する工程と、
上記ブラインドビアホールに導電性を付与する工程と、
上記上面金属箔及び下面金属箔をェッチングして上面パターンと下面パターン とをそれぞれ形成する工程とを備えることを特徴とするプリ ント配線板の製造方 法。
2 . 絶縁基板の下面及び上面に下面金属箔と下面金属箔ょりも薄い厚みを有 する上面金属箔とをそれぞれ被覆する工程と、
上記上面金属箔及び下面金属箔にエッチングを施して、 絶縁基板の上面及び下 面に上面パタ一ン及び下面パターンをそれぞれ形成する工程と、上面パターンは、 ブラインドビアホール形成部分に対応する絶縁基板の上面部分を露出させる開口 孔を有し、 下面パターンは、 上記ブラインドビアホール形成部分に対応する絶縁 基板の下面部分を被覆しており、
開口孔を介して上記絶縁基板にレーザを照射して下面パターンを底部とするブ ラインドビアホールを形成する工程と、
上記ブラインドビアホールに導電性を付与する工程とを備えることを特徴とす るプリント配線板の製造方法。
3 . 請求項 1又は 2において、 上面及び下面金属箔を被覆する工程は、 同じ 厚みを有する上面金属箔と下面金属箔とを絶縁基板の上面及び下面にそれぞれ被 覆する工程と、 上面金属箔にエッチングを施す工程とを含むことを特徴とするプ リント配線板の製造方法。
4 . 請求項 1又は 2において、 上面及び下面金属箔を被覆する工程は、 同じ 厚みを有する上面金属箔と下面金属箔とを絶縁基板の上面及び下面にそれぞれ被 覆する工程と、 下面金属箔の表面に金属メツキ膜を更に被覆する工程とを含むこ とを特徴とするプリント配線板の製造方法。
5 . 請求項 1又は 2において、 上面及び下面金属箔を被覆する工程は、 同じ 厚みを有する上面金属箔と下面金属箔とを絶縁基板の上面及び下面にそれぞれ被 覆する工程と、 上面金属箔の厚みが下面金属箔ょりも薄くなるように上面金属箔 にサンドブラスト処理を施す工程とを含むことを特徴とするプリント配線板の製 造方法。
6 . 請求項 1又は 2において、 上記上面パターンの厚みは、 2〜 1 2 μ πιで あることを特徴とするプリント配線板の製造方法。
7 . 請求項 1又は 2において、 上記下面パターンの厚みは、 1 5〜 2 5 ΓΠ であることを特徴とするプリント配線板の製造方法。
8 . 絶縁基板と、
該絶縁基板の上面及び下面にそれぞれ設けた上面パターン及び下面パターンと、 上記上面パターンと下面パターンとを電気的に接続するブラインドビアホールと を備え、 前記ブラインドビアホールの上部が開口し、 その底部が下面パターンに より被覆されており、
上記上面パターンの厚みは、 下面パターンよりも薄いことを特徴とするプリン ト配線板。
PCT/JP1999/003664 1998-07-08 1999-07-07 Carte de circuits imprimes et procede de fabrication associe WO2000003572A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE69937153T DE69937153T2 (de) 1998-07-08 1999-07-07 Gedruckte leiterplatte und verfahren zu deren herstellung
US09/720,953 US6715204B1 (en) 1998-07-08 1999-07-07 Printed wiring board and method for producing the same
EP99929729A EP1102525B1 (en) 1998-07-08 1999-07-07 Printed wiring board and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10/192992 1998-07-08
JP10192992A JP2000031640A (ja) 1998-07-08 1998-07-08 プリント配線板及びその製造方法

Publications (1)

Publication Number Publication Date
WO2000003572A1 true WO2000003572A1 (fr) 2000-01-20

Family

ID=16300433

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/003664 WO2000003572A1 (fr) 1998-07-08 1999-07-07 Carte de circuits imprimes et procede de fabrication associe

Country Status (6)

Country Link
US (1) US6715204B1 (ja)
EP (2) EP1102525B1 (ja)
JP (1) JP2000031640A (ja)
KR (2) KR100719287B1 (ja)
DE (2) DE69943290D1 (ja)
WO (1) WO2000003572A1 (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6598291B2 (en) * 1998-03-20 2003-07-29 Viasystems, Inc. Via connector and method of making same
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
JP2003069232A (ja) * 2001-08-30 2003-03-07 Hitachi Chem Co Ltd 配線板とその製造方法
JP3941573B2 (ja) 2002-04-24 2007-07-04 宇部興産株式会社 フレキシブル両面基板の製造方法
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US7028400B1 (en) * 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
JP2006179822A (ja) * 2004-12-24 2006-07-06 Cmk Corp プリント配線板とその製造方法
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
JP5042501B2 (ja) * 2006-01-19 2012-10-03 株式会社フジクラ 半導体装置の製造方法
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
KR100843211B1 (ko) 2006-11-23 2008-07-02 삼성전자주식회사 웨이퍼 뒷면 금속층 배선 방법, 그 구조, 그에 따른 칩패키지 적층 방법 및 그 구조
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
JP2008155274A (ja) * 2006-12-26 2008-07-10 Disco Abrasive Syst Ltd ウエーハの加工方法
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
KR100999515B1 (ko) 2008-11-14 2010-12-09 삼성전기주식회사 인쇄회로기판 제조방법
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
KR101067223B1 (ko) * 2009-06-10 2011-09-22 삼성전기주식회사 패키지 기판
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
JP2012028374A (ja) * 2010-07-20 2012-02-09 Furukawa Electric Co Ltd:The インターポーザ、インターポーザの製造方法、半導体パケージ、及び半導体パケージの製造方法
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
KR101278426B1 (ko) * 2010-09-02 2013-06-24 삼성전기주식회사 반도체 패키지 기판의 제조방법
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
JP2013123035A (ja) * 2011-11-09 2013-06-20 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2013187255A (ja) * 2012-03-06 2013-09-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
DE102012214982B4 (de) * 2012-08-23 2021-06-02 Vitesco Technologies GmbH Leiterplatine
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
CN103264227B (zh) * 2013-04-11 2015-05-13 温州大学 一种激光直接刻蚀聚合物基体表面覆盖金属膜的方法
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
CN105764236B (zh) * 2015-04-29 2019-03-05 生益电子股份有限公司 一种pcb的加工方法及pcb
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176193A (ja) * 1985-01-31 1986-08-07 日立化成工業株式会社 配線板の製造法
JPH05200574A (ja) * 1992-01-28 1993-08-10 Furukawa Electric Co Ltd:The スル−ホ−ルを有する両面導体層付き絶縁基板の製造方法
JPH0946042A (ja) * 1995-08-02 1997-02-14 Fuji Kiko Denshi Kk プリント配線板における回路形成方法
JPH09148698A (ja) * 1995-11-28 1997-06-06 Sharp Corp 両面プリント配線板およびその製造方法
JP2670700B2 (ja) * 1989-03-20 1997-10-29 日立精工株式会社 プリント基板、及びプリント基板製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0164564A1 (de) * 1984-05-18 1985-12-18 Siemens Aktiengesellschaft Anordnung zur Sacklocherzeugung in einem laminierten Aufbau
DE68923904T2 (de) 1988-05-20 1996-03-14 Mitsubishi Gas Chemical Co Verfahren zur Herstellung eines mit einer dünnen Kupferfolie kaschierten Substrats für Schaltungsplatten.
JPH01318281A (ja) * 1988-06-20 1989-12-22 Shin Etsu Chem Co Ltd フレキシブル印刷配線基板の製造方法
FR2637151A1 (fr) * 1988-09-29 1990-03-30 Commissariat Energie Atomique Procede de realisation de connexions electriques a travers un substrat
AU7446491A (en) * 1990-05-16 1991-12-10 Olin Corporation Gtab manufacturing process and the product produced thereby
JP3129795B2 (ja) 1991-11-15 2001-01-31 株式会社東芝 結石破砕装置
JPH0537124A (ja) * 1991-07-26 1993-02-12 Mitsubishi Electric Corp プリント配線板の製造方法
CA2137861A1 (en) * 1994-02-21 1995-08-22 Walter Schmidt Process for the production of structures
JPH08139223A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp 半導体装置
JPH08148824A (ja) * 1994-11-16 1996-06-07 Hitachi Chem Co Ltd 配線板の製造方法
JPH08298298A (ja) * 1995-04-26 1996-11-12 Mitsubishi Gas Chem Co Inc 半導体キャリアー
US5764485A (en) * 1996-04-19 1998-06-09 Lebaschi; Ali Multi-layer PCB blockade-via pad-connection
WO1998020557A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
JPH11266068A (ja) * 1998-01-14 1999-09-28 Canon Inc 配線基板及び配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176193A (ja) * 1985-01-31 1986-08-07 日立化成工業株式会社 配線板の製造法
JP2670700B2 (ja) * 1989-03-20 1997-10-29 日立精工株式会社 プリント基板、及びプリント基板製造方法
JPH05200574A (ja) * 1992-01-28 1993-08-10 Furukawa Electric Co Ltd:The スル−ホ−ルを有する両面導体層付き絶縁基板の製造方法
JPH0946042A (ja) * 1995-08-02 1997-02-14 Fuji Kiko Denshi Kk プリント配線板における回路形成方法
JPH09148698A (ja) * 1995-11-28 1997-06-06 Sharp Corp 両面プリント配線板およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1102525A4 *

Also Published As

Publication number Publication date
DE69937153D1 (de) 2007-10-31
KR20050085961A (ko) 2005-08-29
DE69937153T2 (de) 2008-06-19
EP1102525B1 (en) 2007-09-19
KR100514641B1 (ko) 2005-09-14
EP1659841A3 (en) 2009-02-25
EP1102525A1 (en) 2001-05-23
US6715204B1 (en) 2004-04-06
DE69943290D1 (de) 2011-04-28
EP1659841A2 (en) 2006-05-24
EP1659841B1 (en) 2011-03-16
EP1102525A4 (en) 2005-10-26
JP2000031640A (ja) 2000-01-28
KR20010071631A (ko) 2001-07-28
KR100719287B1 (ko) 2007-05-18

Similar Documents

Publication Publication Date Title
WO2000003572A1 (fr) Carte de circuits imprimes et procede de fabrication associe
US20010050183A1 (en) Fine pitch circuitization with filled plated through holes
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
JP2009088469A (ja) 印刷回路基板及びその製造方法
JP2003031925A (ja) 同一平面回路フィーチャを有する構造およびその製法
JP2009283739A (ja) 配線基板および配線基板の製造方法
KR20080044174A (ko) 반도체 패키지 및 그 제조방법
JPH0590756A (ja) リジツドフレキ基板の製造方法
JP4131080B2 (ja) 多層プリント配線板の製造方法
JPH10190232A (ja) 多層配線基板及びその製造方法
JP2003347700A (ja) 配線基板
JP2001189561A (ja) 多層配線基板とその製造方法
TW407447B (en) Printed circuit boards with solid interconnect and method of producing the same
JP2001156453A (ja) プリント配線板における埋め込みヴィアの形成方法
JP4394928B2 (ja) 多層配線基板およびその製造方法
JP3624512B2 (ja) 電子部品搭載用基板の製造方法
KR100274662B1 (ko) 다층 인쇄 회로 기판의 층간 비아 제조 방법
JP2000200975A (ja) 多層配線基板の製造方法
JP3296274B2 (ja) 多層電子部品搭載用基板及びその製造方法
KR100632545B1 (ko) 신뢰성 향상을 위한 볼패드 형상을 구비한 볼 그리드어레이 기판의 제조방법
JP2000151107A (ja) 多層プリント配線板及びその製造方法
JP2007208298A (ja) プリント配線板
JP2001024087A (ja) バンプの形成方法、該方法で作成された配線板、およびこの配線板を用いた半導体装置
JP2005057298A (ja) プリント配線板及びその製造方法
JPH04356993A (ja) プリント基板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020007014889

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1999929729

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09720953

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999929729

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020007014889

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1020007014889

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1999929729

Country of ref document: EP