WO1997047031A1 - Method for mounting semiconductor chip - Google Patents

Description

明細書

半導体素子の実装方法

技術分野

本発明は、 半導体素子の回路基板に高信頼性、 高密度でフリップチップ型半導 体素子を実装する半導体素子の実装方法に関するものである。

背景技術

従来の半導体素子の実装方法を図面に基づいて説明する。

(従来例 1 )

図 16に従来例 1における半導体素子を回路基板に実装した断面図を示す。 図 16において、 1は半導体素子であり、 半導体素子 1上に電極 2が形成され、 電極 2上に、 ワイヤボンディング法によって金、 銅、 アルミニウム、 半田などか らなる突起バンプ （金属ボールバンプ） 15が形成されている。

また 4は絶縁性基体からなる回路基板であり、 この回路基板 4上に配線となる 銅箔 5が形成され、 また回路基板 4上に銅メツキされた外部電極端子 6が形成さ れ、 回路基板内の導通をとるため、 回路基板 4内に形成された孔部 8に、 導電性 ペース卜 7が充填されている。

また 22 はフエノールやエポキシ系樹脂に銀、 金、 ニッケル、 カーボンなどの 導電粉末を均一分散した導電性ペース卜 （導電性接着剤） であり、 回路基板 4の 外部電極端子 6と半導体素子 1の電極 2を突起バンプ 15 を介して電気的に接続 しており また回路基板 4上と半導体素子 1間にはェポキシ系樹脂 20 が充填さ れている。

以上のように構成された半導体素子の実装方法を説明する。

半導体素子 1の各電極 2上に形成された突起バンプ 15 に転写法により導電性 ペース卜 22 を転写した後、 実装すべき回路基板 4の外部電極端子 6に合致され るように積載し、 その後加熱し、 導電性ペースト 22 を硬化し、 半導体素子 1の 電極 2と回路基板 4の外部電極端子 6とを電気的に接続している。 そして、 接続 後に半導体素子 1と回路基板 4の間隔にエポキシ系樹脂 20 を充填し、 その硬化 収縮力を利用して、 導電性ペースト 22 の導電粉末の連続的な接触が得られるよ うにし、 電気的、 機械的信頼性を確保している。 (従来例 2)

図 17に従来例 2における ^素子を回 に実装した 図を^"。上 記図 16の構成と同一の構成には同一の^-を付して説明を省略する。

図 17において、 23は 2上に メツキ法によって形成された金属バンプ であり、 金属バンプ 23上に、 たとえば銅メツキカ さ その上に上に金メッ キ 24カ^されている。 25は外部 子、 16は ^素子 1のァクティブ面を 保護するパシベ一ション膜である。

以上のように構成された^ ^素子の実装方法を説明する。

^素子 1の各 2上に形成された鍋バンプ 23に転 により導電性 ペースト 22を転写した後、実装すべき回路 ¾¾4の外部 SW子 25に され るように積載し、 その御 Π熱し、導電性ペースト 22を硬化し、 ί$素子 1の

2と回纖板 4の外部 S«子 25 とを mm的に赚している。 そして、 接 繞後に ^素子 1と回 ¾¾^4の間隔にエポキシ系樹脂 20を し、 その硬 ィ,力を利用して、導電性ペースト 22の導 末の: ^な 力 られる ようにし、 mm的、 的 性を確保して ヽる。

(従来例 3)

図 18 に従^ 3における 素子を回 1»板に実装した 図を^"。 上 記図 16, 図 17の構成と同一の構成には同一の杼号を付して説明を省略する。 図 18 において、 3は観 2の上にメツキ法により形成された魏バンプ 、 26は^^ ¾剤フィルムであり、 ^剤フィルム 26内には ニッケル、 半田、 カーボンなどからなる導 子 27力均一に分散されている。 以上のように構成された^ *素-子の実^^法を説明する。

腿掛着剤フィル厶 26を ^ ^素子 1および回!^板 4の外部 m«子 25に 挟んで位置合わせして、加 fk加圧を同時に行なう。 これにより、 剤フィル ム 26は溶融し ¾¾ 25間のスペースに漏していき、 導離子 27は魏バンプ 3と外部 子 25により固定保持さ 通する。 一方、 スペースでは導職 子 27力 »剤中に分散された忱態を保っために^力 保される。鶴剤フ イルム 2Gは^ ¾ρ·τると硬化し、 素子 1と回麟扳 4を固定し、 性を確保する。 し力、し、上言 (または従来例 2)の ¥ ^素子の実 法では、図 19 に^ Tように、転^ ¾によって導電性ペースト膜 28を魏バンプ 15に転写し、 バンプ 15を回驢板 4の外部藤 6に齡する際に、転 電性ペースト 22の 量のコントロールが困難であり、 少しでも多いと 間力く導電性ペースト 22 により接続されショート回路 30力形成されてしまうという問題があった。また、 回 板 4カ少しでも反っていると、 素子 1の ¾¾2と回^ ¾扳4の外部 子 6力傳電性ペースト 22を介して誦せず、 的にオープン tt態にな るという問題があった。

また、図 20に^ Tように、エポキシ系棚旨 20を^^素子 1と回 板 4の 隙間に する際に、シリンジ 31に封入されたエポキシ系樹脂 20を ^素子

1の周辺部より '^Λしていくため、 ¾λ時間力 1 0分以 J ^、かり、 ^素子 1の ラインのタクトタイムの の障害になるという問題があった。

また上言 ¾έ来例 3の ^素子の実 法では、導電粒子 27を^^素子 1 の ¾¾2と回^ ¾板 4の 25間に固定保持することにより導通されるため、 図 21 に ように、 回 ¾¾Κ4に少しでも反り ·うねり Αがあれば、 導離子 27カ備剤 26中に分散されたままの犹態で^^素子 1の魏バンプ 3と回路 基板 4の飄 25 に繊せず、鶴的にオープン扰態になるという問題点力あつ た。 なお、従細 3の実 法は、 反り ·うねりの少ないガラス繊を雕とし て用 Lゝられており、樹 8旨基板には用 tヽられて tヽな tヽの力 である。

そこで本発明は、 間でのショートやオープンといった不良は発生せず、電 気的顯性の高い実装カ珩え、封 ih 程の時間の大幅な肖醎ができ、 ^^素子 ラインのタクトタイムの を可倉 とする^^素子の実 ¾ ^法を する ことを目的とする。

発明の開示

上記目的を するため本発明の半^素子の実装方法は、 回]^板の回路と

^^素子の観を赚する 己回] ^板の箇所に、孔部を形^ る工程と、前 記孔部に導電'性ペーストを し外部 m«子を形^ "る工程と、 mi己 ^素 子の観に魏バンプを形 る工程と、 部 子と ¥W素子の に形成された魏バンプを位識めする工程と、編己^^素子を押圧し、 Huia 孔部内の編 e«電性ペーストと I己魏バンプとを誰させ、備己 ^素子の 己 と ii己回 の itiie 部 子とを 的に接^する工程とを有す ることを ¾とするものである。

上記半^:素子の実^法により、 回 板の孔部内の充填された導電性べ一 ストと^^素子の に形成した魏バンプとを賺させ、 編己- 素子の m¾と回 板の外部 m«子とを mm的に接続することによって、 間での ショートゃオープンと t、つた不良は発生せず、 mm的€ϋ性の高 、実装力^¹える。 図面の簡単な説明

第 1図は、本発明の錢の形態 1における実装後の^^素子と回驢板の接 合 iff®図である。

第 2図は、本発明の難の形態 1における実装の工程を順に/^"図である。 第 3図は、本発明の の形態 1における実装後の ^素子と回驢板の接 合 f®図である。

第 4図は、本発明の麵の形態 1における実装後の ^素子と回 板の接 合断面図である。

第 5図は、本発明の実施の形態 2におけるワイヤボンディング法の工程を順に

^"す図である。

第 6図は、本発明の の形態 2におけるワイヤボンディング法により形成さ れた^ ンプの佣画図である。

第 7図は、本発明の難の形態 2におけるワイヤボンディング法により形成さ れた 2段^^^バンプの仰面図である。

第 8図は、 本発明の の形態 2における実装の工程を順に^ T図である。 第 9図は、 本発明の実施の形態 3における実装の工程を示す図である。

第 1 0図は、 本発明の実施の形態 4における実装の工程を示す図である。 第 1 1図は、本発明の餓の形態 5における難の工程を^ "T図である。 第 1 2図は、本発明の の形態 6における実装の工程を;^ T図である。 第 1 3図は、本発明の難の形態 6における実装後の^^素子と回腿板の ,図である。

第 1 4図は、本発明の ¾mの形態 7における実装の工程を順に^ T図である。 第 1 5図は、 本発明の鐵の形態 8における実装の工程を順に^ 図である。 第 1 6図は、従来の^^素子の実 法による実装後の 素子と回腿 板の^ 図である。

第 1 7図は、 従来の Ψ ^素子の実^^法による実装後の- 素子と回腿 板の 図である。

第 1 8図は、 従来の ¥ ί*素子の実 法による実装後の 素子と回腿 板の接合断面図である。

第 1 9図は、従来の実装の工程を順に^ "Τ図である。

第 2 0図は、従来の実装方法の課題を説明する図である。

第 2 1図は、 従来の実 法の麵を説明する図である。

発明を するための ¾ の形態

本発明の請求項 1に言 fllfeの発明は、 回 ¾¾¾の回路と 素子の を纖 する 己回腿板の麵に、孔部を形 る工程と、編己孔部に導電性ペースト を し外部 ¾ ^子を形 する工程と、 it己 素子の m@に突起バンプを 形 ^"る工程と、 ¾ίίΐ2^部 子と ¥ ^素子の驅に形成された魏バンプ を位置決めする工程と、 ^素子を押圧し、編己孔部内の ii 電性べ一 ストと— BUI己魏バンプとを賺させ、 己^^素子の編己 と雄己回蘇板 の藤 部 ¾ ¾子とを 的に赚する工程とを有することを猶とする特 体素子の実 法であり、 魏バンプが回] «板の孔部内で導電性ペーストと 雄し、 mm的に赚されるため、 オープンやショートの発生カ憮いという作用 を有する。

請求項 2に言纖の発明は、請求項 1言纖の 素子の実 法にあって、半 靴素子の に形成されている魏バンプは、 ワイヤボンディング法によって 形成される鍋ボールバンプであることを髓とする^^素子の実 法であ り、 魏バンプを観メツキ法により形成した 、駄でも 2 5 m離の 高さの低いバンプしか形成できないのに対して、 ワイヤボンディング法によると 5 0 / m以上の高さの高いバンプが形成できるため、 回腿板の孔部の導電性べ ース卜に埋もれるバンプの量が多くなり、 より翻性の高い実装カ^?えるという 作用を有する。 請求項 3に «の発明は、請求項 1または 2に言 [^の^^素子の実^法で あって、 素子を押圧し、 回脑板孔部の導電性ペーストと^^素子 m¾ 上の突起バンプを接触させた後、加熱ツールにて 己半# ^素子または回路基板 の少なくとも一方を加熱し、 電性ペーストの硬化を行う工程を働 Πするこ とを とする ^素子の実 ¾ ^法であり、 導電性ペーストを硬化すること により、 ^^素子と回 との固定がより強固となり、 より 性の高い接 合が行えるとともに、従来導電性ペーストの硬化は、 モジュールをオープン炉に 入れバッチ讓していたのに対して、 と同時に同一設備で行えるため、 轉 体素子の生産ラインのタクトタイム,につながるという作用を有する。

請求項 4に言識の発明は、請求項 1〜請求項 3のいずれかに言 の^ ^素子 の実装方法であって、 ^^素子の電極と回 i ^板の外部電¾¾子を接続した後、 己^^素子と搬己回 板との隙間にエポキシ系樹脂を ¾λし、封止するェ 程を 口すること^ とする ¥ ^素子の実 法であり、 ^素子のァク ティブ面および観の表面がエポキシ系樹脂により保護されるため、 より赚の 性力 という作用を有する。

請求項 5に言 ai¾の発明は、 回 板の回路と^^素子の を する編己 回脑板の箇所に、孔部を形 る工程と、読孔部に導電性ペーストを纖し 外部 子を形 る工程と、 ¾ i己^^素子の観に魏バンプを形 る 工程と、 部 子が形成された回 S&¾fe 、 または編己^^素子の突 起バンプ上に籠ィ b¾、 または熱可塑系、 または麵化と熱可塑の混合系樹脂か らなる^剤シートを配 する工程と、 il 部 子と^^素子の に 形成された魏バンプを位 めする工程と、媚己 素子を押圧し、編 着剤シートを編己魏バンプにより突き破り、 己孔部内の編 電性ペースト と 己^バンプとを させ、 IT記 ^素子の ¾¾と ri己回] の前 言 部 ®¾¾子とを mm的に嫌する工程と、加熱ツールにより iui己^^素子 を加熱し、 己髓剤シートを溶融、硬化する工程とを有することを纖とする ^^素子の実 ^^法であり、 鶴剤シー卜が溶融 ·硬化後、 ^^素子のァ クティブ面および ¾ϋの表面を保護するため、 より接続の 性カ^ "Τとともに、 髓剂シートの場合、加圧 ·硬化に要する時間が約 3 0秒と、 エポキシ系樹脂の 硬化時間、約 4時間に対して大幅に短いため、 ^素子の銷ラインのタクト 夕ィム^^につながるという作用を有する。

以下、 本発明の の形態を図面に基づいて説明する。 なお、 従来例の図 16 〜図 18の構成と同一の構成には同一の^"を付して説明を省略する。

難の形態 1)

図 1は本発明の実施の形態 1における半 ^素子を実装した回路基板の断面図 である。

図^"るように、 素子 1の職 2上に形成された魏バンプ 3は、 回路 繊 4の孔部 8に された導電性ペースト 7に埋もれる形で、 腿しており、 回腿板 4の外部 子 6と^^素子 1の飄 2が 的に接続されて 、る。 図 2の工程図にしたがって本発明の ¥ ^素子の実^ r法を説明する。

まず、 回路基板 4の外部 m¾子 6と半 ^素子 1の電極 2を接続する、 回路 繊 4の箇所に、孔部 8を形成し、図 2(a) に^ "Tように、導電性ペースト 7を、 スキージ 9を移動さすことにより鶴己回腿板 4の孔部 8に印刷 '雄し、 回路 基板 4の外部 子 33を形^ Tる。

次に、図 2(b) に^ "Tように、 ^^素子 1を赌ノズル 10に赌させ、離 くンプ 3と、 孔部 8に ^された導電性ペースト 7により形成された回魁扳 4 の外部電«子 33との位置合わせを行う。

次に、 図 2(c) に^ Tように、 ¥ ^素子 1を隨ノズル 10により押圧し、図 2(d) に^ ~ように、魏バンプ 3を回 板 4の孔部 8に された導電性べ 一スト 7に埋め込む。

その結果、 ^^素子 1の^ 'ンプ 3が回 板 4の孔部内で導電性ペース ト 7と し、 的に される。

また、 回 ¾¾¾4は図 3に^ Tように、 インナービアホールにより、 基板内層 間の導通がとられた多層基板であっても、 図 4に示すようにスルーホールによつ て、層間の導通がとられた多層基板であっても良い。

この錢の形態 1によれば、 ^^素子 1の職 2上に形成された魏バンプ 3力、 回腿板 4の孔部 8内て 電性ペースト 7に埋もれて難し、鶴的に接 続されるため、 ショート力 ¾生せず、 また回 ½¾¾4の反り、 うねりに 5 Tる許 容範囲も広がり、 オープン力 生せず、 高い顯性をもって^^素子 1と回路 基板 4を することができる。

難の形態 2)

図 5は本発明の ¾SSの形態 2におけるワイヤボンディング法を用いた、 半^ 素子の m の^バンプの形 fiS^法を^"工程図であり、 図 5を参照しながら ワイヤボンディング法を説明する。

まず、 図 5 (a) に^ rように、金、 銅、 アルミニウム、半田などで製作された ワイヤ 11をセラミックゃルビーで作られたキヤピラリー 13に通し、 通した 鍋ワイヤ 11の とトーチと呼ばれる飄 14との間で舰し、金属ボール 12 を形 る。

次に、 図 5(b) に^- Tように、 予熱されている 素子 1の «®2の上に前 言 fi^属ボール 12を押圧し、超音波振動を加え、温度、圧力、超音波振動の作用 によって、 金属ボール 12を電極 2に接合する。

次に、 図 5(c) に^ ·τように、 キヤピラリー 13を鉛直方向に上昇させ、 ヮ ィャ 11を引きちぎって図 6に示す、金属ボールによるバンプ 15を形^る。 そして図 5(d) に示すように、 キヤピラリー 13を上昇させた後、金属ワイヤ 1

1を引きちぎらず、 キヤピラリー 13を横にずらせて させ、 ^ワイヤ 11を ボール 12上に,させ、 、 圧力、 あるいは、 † 超音 «fj の作用によって金属ワイヤ 11を金属ボール 12に^^する。

次に、 図 5(e) に^ ΤΤように、 キヤピラリー 13を上昇させ、鍋ワイヤ 11を 引きちぎって、図 5 ( および図 7に^ 1"、鍋ボールによる 2段魏職バンプ

15を形 る。

1己方法により^^素子 1の m@2上に金属ボールによる^^'ンプ isを 形成した後、図 8に^ 1"^法により、 ^^素子 1と回 板 4との を行う。 図 8の実^^法は上言 s¾mの形態 1で説明した方法と同様であり、説明を省略 する。

この鍾の形態 2によれば、魏の形態 1での効果に加えて、 バンプを電 気メツキ法により形成した場合、默でも 2 5 / m の高さの低いバンプしか 形成できないのに対して、 ワイヤボンディング法を することにより 5 0 / m 以上の高さの高いバンプを形成でき、 よって図 8(e) に^ ように、 回腿板 4 の孔部 8の導電性べ—スト 7に埋もれるバンプ 15の量力多くなり、 回脑板 4 の反り、 うねりに る許容範囲が広くなり、 より 性の高い実装を行うこと ができる。

の形態 3)

本発明の の形態 3における ¥ ^素子の実 ¾ ^法を図 9を参照にしながら 説明する。

図 9は、 ^^素子 1を! ノズル 10に し、 ^バンプ 3と孔部 8に充 填された導電性ペースト 7により形成された回 J ^板 4の外部 子と位置合 わせを行なった後、 押圧し、 魏バンプ 3力溥電性ペースト 7に埋め込まれた状 態を示している。その際、 i¾¾ノズル 10は、 内蔵されているヒータ 17により加 熱されており、押圧と同時に導電性ペースト 7の硬化を行っている。

この鶴の形態 3によれば、上言 の形態 1， 2での効果に加えて、導電性 ペースト 7を硬化することにより、 ^^素子 1と回] έδ¾板 4との固定がより強 固となり、 より観性の高い齢力 えるとともに、従来、導電性ペースト 7の 硬化は、 モジュールをオーブン炉に入 ί <ツチ していたのに対して、 と 同時に同一設備で行えるため、 素子 1の生産ラインのタクトタイム短縮を 行うことができる。

纖の形態 4)

本発明の実施の形態 4における半 ¾ ^素子の実装方法を図 10を参照にしなが ら説明する。

図 10は、 ^^素子 1を »ノズノレ 10に赌し、魏バンプ 3と孔部 8に充 填された導電性ペースト 7により形成された回 !β板 4の外部 子 33 と位 置合わせを行なった後、 押圧し、 魏バンプ 3力傳電性ペースト 7に埋め込まれ た枕態を示している。 その際、 回 ½¾¾4を保持しているステージ 18は、 内蔵 されているヒータ 17 により加熱されており、 ^素子 1の押圧時に熱を加え ることにより、押圧と同時に導電性ペースト 7の硬化を行っている。

この鎌の形態 4によれば、 の形態 1， 2での効果に加えて、 導電性 ペースト 7を硬化することにより、 ^^素子 1と回 板 4との固定がより強 固となり、 より 性の高い^カ^¹えるとともに、従来、 導電性ペースト 7の 硬化は、 モジュールをオーブン炉に入 ツチ していたのに対して、 と 同時に同一設備で行えるため、 半^素子 1の生産ラインのタクトタイム短縮を 行うこと力できる。

醜の形態 5)

本発明の実施の形態 5における半^素子の実装方法を図 1〗 を参照にしなが ら説明する。

図 11 に示すように^ Sの形態 5では、 Ψ ^素子 1を押圧し、 回腿板 4の 孔部 8の導電性ペースト 7と^^素子 1の 2上の魏バンプ 15を賺さ せた後、 モジュール（回麟板 4および ^素子 1) をコンベア 32にのせ、 移動させながらモジュール全体をヒーター 19によって力 し、導電性ペースト 7 の硬化を行う。

この の形態 5によれば、 ±1己雄の形態 1， 2での効果に加えて、導電性 ペースト 7の硬化を、 モジユーノレ全体をコンベア 32 にのせ、 移動させながら加 熱するリフロー;^で行うため、実装と同一生産ライン上での硬化か可能となり、

^^素子 1の ラインのタクトには を与えず、 ^素子 1と回 ¾¾¾ 4との固定をより強固にでき、 より H性の高い^ ^を行うこと力できる。

纖の形態 6)

本発明の の形態 6における ^素子の実装方法を図 12を参照しながら 説明する。

図 12に^ ように麵の形態 6では、 iJ己魏の形態 1〜5の実装の工程に おいて、 回職板 4に ^素子 1を難した後に、 素子 1と回 ¾¾¾4 との間隔にシリンジ 31を用いて、 エポキシ系樹脂 20を する。

この の形態 6によれば、 上言 の形態 1〜5での効果に加えて、 図 13 に^"ように、 エポキシ系樹脂 20の により、 ^素子 1のアクティブ面 および飄 2の表面力 ¾護されるため、 たとえば、 モジュールか高温高湿などの 職にさらされても、 ¾¾2および魏バンプ 3の腐食を防ぐこと力でき、 より 删性の高 L、赚を行うことができる。

灘の形態 7) 本発明の «の形態 7における ^素子の実 法を図 14を参照にしなが ら説明する。

まず、 図 14(a) に^ ように、 回腿板 4の孔部 8に導電性ペースト 7を纖 し、外部 ¾ ^子 33を形成した後、 回 板 4上に麵化系、 または熱可塑系、 または麵匕と熱可塑の混合系樹脂からなる鶴剤シート 21を配 "る。

なお、 鶴剤シート 21 には、 ニッケル、 半田、 カーボン、 金めつきプラスチ ック粒子などを均一に分散させてお L、ても良 L、。

次に、 図 14(b) に ^"ように、 ^^素子 1を吸着ノズル 10に吸着し、 魏 ノくンプ 15 と孔部 8に された導電性ペースト 7により形成された回 板 4 の外部 ®M子 33と位置合わせを行なう。

次に、 図 14(c) に^ ように、 ^^素子 1を押圧し、 魏バンプ 15により 鶴剤シート 21 を突き破り、導電性ペースト 7に魏バンプ 1 5を埋め込む。 その際、吸着ノズル 10は、内蔵されているヒータ 17により加熱されており、押 圧と同時に^ ¾剤シ一ト 21 om ·硬化カ^¹われる。

この の形態 7によれば、 ± 錢の形態 1， 2での効果に加えて、図 I4(d

) に^ ように、 剤シ一ト 21が溶融 ·硬化し、 ^ ^素子 1のァクティ および の 2表面を保護するため、 より纖の 性力 Wとともに、 歸剂 シート 21 の場合、加圧 ·硬化に要する時間力、 3 0秒と、 エポキシ系樹脂の硬 化時間約 4時間に対して大幅に短いため、 ^^素子 1の ラインのタクトタ ィム赚力何能となる。

赚の形態 8)

本発明の実施の形態 8における半 ^素子の実装方法を図 15を参照にしなが ら説明する。

まず、 図 15(a) に^ ~ように、 ^^素子 1の騒 2上に魏バンプ を形 成した後、予め魏バンプ 15上に讓 h¾、 または熱可塑系、 または匪化と 熱可塑の混合系樹脂からなる歸剤シート 21 を配 る。 なお、鶴剤シート 21には、ニッケル、半田、カーボン、金めつきプラスチック粒子などを均一に分 散させてお t、ても良い。

その後、 図 15(b) に^ "ように、 ^素子 1を吸着ノズノレ 10に吸着し、 突 起バンプ 15 と孔部 8に された導電性ペースト 7により形成された回

4の外部 ®W子 33と位置合わせを行なった後、押圧し、魏バンプ 15により 鶴剤シート 21を突き破り、導電性ペースト 7に難バンプ 15を埋め込む。そ の際、 IWノズル 10は、 内蔵されているヒータ 17により加熱されており、押圧 と同時に歸剤シ一ト 21の溶融 ·硬化カ^われる。

この鐵の形態 8によれば、上記麵の形態 1， 2での効果に加えて、麵の 形態 7と同様、 ^剤シート 21 が溶融 *硬ィ匕し、 ^素子 1のアクティブ面 および観 2の表面を保護するため、 より纖の顯性力 "とともに、線剤 シート 21 の場合、加圧 *硬化に関する時間か 1¾3 0秒と、 エポキシ系樹脂の硬 化時間、約 4時間に対して大幅に短 L、ため、 ^^素子 1の继ラインのタクト タイム^ ¾カ51食 gとなる。

¾ntの利用の可繊

以上のように本発明によれば、 ^^素子の milに形成された魏バンプを、 回！ 板の孔部内の導電性べ一ストに させ、 ¥ ^素子の と回 板の 外部 子とを mm的に することにより、 m¾間でのショートを回避でき、 また回路基板の反り、 うねりに対する許容範囲が広 tゝことから ¾@間でのオーブ ンを回避でき、 m 的 ίϋΐ性の高 、実装を行うことができる。

また、 ^剤シートを予め、 回路基^ h、 もしくは^^素子の突起バンプ上 に配置しておき、 の際に^バンプを 剤シ一トを突き破って回 *&¾板孔 部内の導電性ペーストに纖させ、 的に赚するとともに、 »剤シートを 溶融 ·硬化することにより、 ^^素子のァクティブ面ぉよび の表面を 剤シートにより髓することができ、 より赚の H性カ^ "Tこと力でき、 さら に鶴剤シ一トの場合加圧 ·硬化に要する時間か 3 0秒と、 エポキシ系樹脂の 硬化時間、約 4時間に対して大幅に短いため、封 Jli 程の時間を大幅に削減でき、 ¥#ί*素子^ラインのタクトタイムの,を^ mできる。

Claims

請求の範囲

1. 回路基板の回路と半難素子の電極を接続する籣己回路基板の箇所に、 孔部 を形成する工程と、 編己孔部に導電性ペーストを充填し外部電極端子を形成する 工程と、 掘己半難素子の電極に魏バンプを形成する工程と、 己外部電極端 子と半導体素子の電極に形成された突起バンプを位置決めする工程と、 己半導 体素子を押圧し、 it己孔部内の雄己導電性ペーストと ri己突起バンプとを^ さ せ、 雄己半難素子の編己電極と雄己回路基板の ii 部電極端子とを電気的に 接続する工程とを有することを特徴とする半^:素子の実装方法。

2. 半雜素子の電極に形成されている魏バンプは、 ワイヤボンディング法に よって形成される金属ボールバンプであることを特徴とする請求項 1記載の半導 体素子の実装方法。

3. 半^素子を押圧し、 回路基板孔部の導電性ペーストと半 素子電 fiLhの ^ <ンプを接触させた後、 加熱ツールにて Ιίί 半 ^素子または回路基板の少 なくとも一方を加熱し、 雄己導電性ペース卜の硬化を行う工程を付加することを とする請求項 1または請求項 2に の半^素子の実装方法。

4. 半靴素子の電極と回路基板の外部電極端子を接続した後、 己 素子 と ΙίίΙ己回路基板との隙間にエポキシ系樹脂を流入し、封止する工程を付加するこ とを■とする請求項 1〜請求項 3の 、ずれかに記載の半¾ ^素子の実装方法。

5. 回路基板の回路と半靴素子の電極を接続する編己回路基板の箇所に、 孔部 を形成する工程と、 己孔部に導電性ペーストを充填し外部電極端子を形成する 工程と、 搬己半 素子の電極に魏バンプを形成する工程と、 部電極端 子が形成された回路基 ¾J：、 または it己半 素子の魏バンプ上に麵化系、 または熱可塑系、 または β化と熱可塑の混合系樹脂からなる 剤シ一トを配 Μ ^る工程と、 嫌己外部電«子と半導体素子の電極に形成された^ノくンプを 位置決めする工程と、 Ml己半 ·素子を押圧し、 己 剂シー卜を 己^バ ンプにより突き破り、 it己孔部内の編己導電性ペーストと it己 バンプとを接 触させ、 T 半 ^素子の i 電極と itn己回路基板の編己外部電極端子とを電気 的に接続する工程と、 加熱ツールにより謂己半 ^素子を加熱し、 己 剤シ —トを溶融、硬化する工程とを有することを とする半 ¾ ^素子の実^^法。