TWI622321B - 顯示裝置 - Google Patents
顯示裝置 Download PDFInfo
- Publication number
- TWI622321B TWI622321B TW104107395A TW104107395A TWI622321B TW I622321 B TWI622321 B TW I622321B TW 104107395 A TW104107395 A TW 104107395A TW 104107395 A TW104107395 A TW 104107395A TW I622321 B TWI622321 B TW I622321B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- film
- electrode layer
- etching
- transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 134
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000010408 film Substances 0.000 abstract description 335
- 238000005530 etching Methods 0.000 abstract description 129
- 239000010409 thin film Substances 0.000 abstract description 89
- 238000004519 manufacturing process Methods 0.000 abstract description 68
- 239000012535 impurity Substances 0.000 abstract description 32
- 238000010030 laminating Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 242
- 238000005401 electroluminescence Methods 0.000 description 71
- 238000000034 method Methods 0.000 description 57
- 239000000463 material Substances 0.000 description 35
- 230000001681 protective effect Effects 0.000 description 33
- 239000000758 substrate Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 22
- 238000001312 dry etching Methods 0.000 description 13
- 238000001039 wet etching Methods 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000005260 corrosion Methods 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 9
- 238000002425 crystallisation Methods 0.000 description 9
- 238000005192 partition Methods 0.000 description 9
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 238000002834 transmittance Methods 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 230000005236 sound signal Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- -1 MgAg Inorganic materials 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 238000005499 laser crystallization Methods 0.000 description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910017073 AlLi Inorganic materials 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 229910000423 chromium oxide Inorganic materials 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- QQONPFPTGQHPMA-UHFFFAOYSA-N propylene Natural products CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 description 2
- 125000004805 propylene group Chemical group [H]C([H])([H])C([H])([*:1])C([H])([H])[*:2] 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910019974 CrSi Inorganic materials 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13069—Thin film transistor [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本發明簡化安裝在EL顯示裝置的薄膜電晶體的製造步驟。藉由如下步驟形成薄膜電晶體，並且使用該薄膜電晶體製造EL顯示裝置：層疊第一導電膜、絕緣膜、半導體膜、雜質半導體膜、第二導電膜；在其上形成第一抗蝕劑掩模；進行第一蝕刻形成薄膜疊層體；對該薄膜疊層體進行帶著側面蝕刻的第二蝕刻形成閘極電極層；使用第二抗蝕劑掩模形成源極電極及汲極電極層等。
Description
本發明係關於一種包括薄膜電晶體的電致發光(EL)顯示裝置的製造方法。
近年來，由形成在玻璃基板等的具有絕緣表面的基板上的厚度為幾nm至幾百nm左右的半導體薄膜構成的薄膜電晶體引人注目。薄膜電晶體廣泛地應用於電子裝置諸如IC(積體電路)及電光裝置。尤其，正在加快開發作為以液晶顯示裝置或EL(電致發光)顯示裝置等為代表的圖像顯示裝置的開關元件的薄膜電晶體。
在主動矩陣型EL顯示裝置中，在設置在被選擇的像素中的發光元件的一個電極和與該電極一起夾著EL層的另一個電極之間施加電壓，從而在EL層中產生電流且發光層發光。該發光被觀察者識別為顯示圖案。注意，在此，主動矩陣型EL顯示裝置是指一種EL顯示裝置，其中採用藉由利用開關元件使配置為矩陣狀的像素驅動，在螢幕上形成顯示圖案的方式。
目前，主動矩陣型EL顯示裝置的用途正在擴大，並且對於螢幕尺寸的大面積化、高清晰化及高開口率化的要求提高。此外，主動矩陣型EL顯示裝置需要高可靠性，並且其生產方法需要高生產率及生產成本的降低。作為提高生產率並降低生產成本的方法之一，可以舉出步驟的簡化。
在主動矩陣型EL顯示裝置中，主要將薄膜電晶體用作開關元件。在製造薄膜電晶體時，為了步驟的簡化，重要的是減少用於光微影的光掩模的數目。例如，若是增加一個光掩模，則需要如下步驟：抗蝕劑塗敷、預烘乾、曝光、顯影、後烘乾等的步驟、在其前後的步驟中的膜的形成及蝕刻步驟、以及抗蝕劑的剝離、清洗及乾燥步驟等。因此，若是增加一個用於製造步驟的光掩模，則大幅度地增加步驟數目。由此，為了減少製造步驟中的光掩模，進行許多技術開發。
薄膜電晶體大致劃分為通道形成區設置於閘極電極的下層的底閘型和通道形成區設置於閘極電極的上層的頂閘型。已知的是，在底閘型薄膜電晶體的製造步驟中使用的光掩模數目少於在頂閘型薄膜電晶體的製造步驟中使用的光掩模數目。一般地，利用三個光掩模製造底閘型薄膜電晶體。
用來減少光掩模數目的現有技術主要採用複雜的技術如背面曝光、抗蝕劑軟熔或剝離法(lift-off method)並需要特殊的裝置。因利用這種複雜的技術導致各種問題，
因此憂慮成品率的降低等。另外，也在很多情況下不得不犧牲薄膜電晶體的電特性。
作為薄膜電晶體的製造步驟中的用來減少光掩模數目的典型方法，使用多級灰度掩模(被稱為半色調掩模或灰色調掩模的掩模)的技術被廣泛地周知。作為使用多級灰度掩模減少製造步驟的技術，例如可以舉出專利文獻1。
〔專利文獻1〕日本專利申請公開第2003-179069號公報
但是，當使用上述多級灰度掩模製造底閘型薄膜電晶體時，也至少需要兩個多級灰度掩模和一個通常的光掩模，不能進一步減少光掩模的數目。其中之一個光掩模被用於閘極電極層的構圖。
在此，本發明的一個方式的目的在於提供一種新的技術，其中可以不使用用於閘極電極層的構圖的光掩模而製造薄膜電晶體。也就是，於此揭示不需要複雜的技術，且能夠使用一個掩模製造的薄膜電晶體的製造方法。
由此，可以當製造薄膜電晶體時，使得所使用的光掩模的數目比現有技術少。
此外，尤其是，本發明的一個方式的薄膜電晶體可以應用於EL顯示裝置的像素。本發明的一個方式的目的在於：在製造EL顯示裝置時，不採用複雜的技術地使得用於光微影法的光掩模的數目比現有技術少。而且，本發明
的一個方式的目的還在於：簡化EL顯示裝置的製造步驟。
本發明的一個方式的薄膜電晶體的製造方法包括如下步驟：形成第一導電膜和在該第一導電膜上按順序層疊有絕緣膜、半導體膜、雜質半導體膜及第二導電膜的薄膜疊層體；藉由第一蝕刻使所述第一導電膜露出並至少形成所述薄膜疊層體的圖案；以及藉由第二蝕刻形成第一導電膜的圖案。在此，以第一導電膜受到側面蝕刻的條件進行第二蝕刻。
在此，作為第一蝕刻採用乾蝕刻或濕蝕刻，即可。但是，較佳的藉由各向異性高的蝕刻法(物理蝕刻)進行。藉由作為第一蝕刻採用各向異性高的蝕刻法，可以提高圖案的加工精度。注意，在採用乾蝕刻進行第一蝕刻的情況下，可以以一個步驟進行。但是，在採用濕蝕刻進行第一蝕刻的情況下，以多個步驟進行第一蝕刻。因此，較佳的採用乾蝕刻進行第一蝕刻。
此外，作為第二蝕刻採用乾蝕刻或濕蝕刻，即可。但是，較佳的採用各向同性蝕刻具有支配性的蝕刻法(化學蝕刻)。藉由採用各向同性蝕刻具有支配性的蝕刻法(化學蝕刻)進行第二蝕刻，可以對第一導電膜進行側面蝕刻。因此，較佳的採用濕蝕刻進行第二蝕刻。
在此，由於以帶著對第一導電膜的側面蝕刻的條件進行第二蝕刻，因此第一導電膜向所述受到圖案形成的薄膜疊層體的內側縮小。因此，第二蝕刻後的第一導電膜側面
存在於受到圖案形成的薄膜疊層體的側面的內側。再者，受到圖案形成的第一導電膜的側面和受到圖案形成的薄膜疊層體的側面的間隔大概相等。
注意，第一導電膜的圖案例如是指形成閘極電極、閘極佈線及電容電極的金屬佈線的俯視佈局。
所揭示的發明之一是一種包括薄膜電晶體的EL顯示裝置的製造方法，在該薄膜電晶體中藉由側面蝕刻形成閘極電極層，較佳的使用具有凹部的抗蝕劑掩模形成設置在所述閘極電極層的上層的源極電極及汲極電極層。
本發明的一個方式是一種EL顯示裝置的製造方法，包括如下步驟：按順序層疊形成第一導電膜、第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在所述第二導電膜上形成第一抗蝕劑掩模；藉由使用所述第一抗蝕劑掩模對所述第一絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻，至少使所述第一導電膜的表面露出；對所述第一導電膜的一部分進行第二蝕刻來將閘極電極層形成為使其寬度比所述第一絕緣膜的寬度窄；在所述第二導電膜上形成第二抗蝕劑掩模；藉由使用所述第二抗蝕劑掩模對所述第二導電膜、所述雜質半導體膜及所述半導體膜的一部分進行第三蝕刻來形成源極電極及汲極電極層、源區及汲區層和半導體層，形成薄膜電晶體；去除所述第二抗蝕劑掩模，並覆蓋所述薄膜電晶體地形成第二絕緣膜；以使所述源極電極及汲極電極層的一部分露出的方式在所述第二絕緣膜中形成開口部；在所述開
口部及所述第二絕緣膜上選擇性地形成第一像素電極；在所述第一像素電極上形成EL層；以及在所述EL層上形成第二像素電極。
本發明的一個方式是一種EL顯示裝置的製造方法，包括如下步驟：按順序層疊形成第一導電膜、第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在所述第二導電膜上形成第一抗蝕劑掩模；藉由使用所述第一抗蝕劑掩模對所述第一絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻，至少使所述第一導電膜的表面露出；在所述第二導電膜上形成第二抗蝕劑掩模；在形成所述第二抗蝕劑掩模之後，對所述第一導電膜的一部分進行第二蝕刻來將閘極電極層形成為使其寬度比所述第一絕緣膜的寬度窄；藉由使用所述第二抗蝕劑掩模對所述第二導電膜、所述雜質半導體膜及所述半導體膜的一部分進行第三蝕刻來形成源極電極及汲極電極層、源區及汲區層和半導體層，形成薄膜電晶體；去除所述第二抗蝕劑掩模，並覆蓋所述薄膜電晶體地形成第二絕緣膜；以使所述源極電極及汲極電極層的一部分露出的方式在所述第二絕緣膜中形成開口部；在所述開口部及所述第二絕緣膜上選擇性地形成第一像素電極；在所述第一像素電極上形成EL層；以及在所述EL層上形成第二像素電極。
本發明一方式是一種EL顯示裝置的製造方法，包括如下步驟：按順序層疊形成第一導電膜、第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在所述第二導電膜
上形成具有凹部的第一抗蝕劑掩模；藉由使用所述第一抗蝕劑掩模對所述第一絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻，至少使所述第一導電膜的表面露出；對所述第一導電膜的一部分進行第二蝕刻來將閘極電極層形成為使其寬度比所述第一絕緣膜的寬度窄；藉由縮小所述第一抗蝕劑掩模，使與所述第一抗蝕劑掩模的凹部重疊的所述第二導電膜露出並形成第二抗蝕劑掩模；藉由使用所述第二抗蝕劑掩模對所述第二導電膜、所述雜質半導體膜及所述半導體膜的一部分進行第三蝕刻來形成源極電極及汲極電極層、源區及汲區層和半導體層，形成薄膜電晶體；去除所述第二抗蝕劑掩模，並覆蓋所述薄膜電晶體地形成第二絕緣膜；以使所述源極電極及汲極電極層的一部分露出的方式在所述第二絕緣膜中形成開口部；在所述開口部及所述第二絕緣膜上選擇性地形成第一像素電極；在所述第一像素電極上形成EL層；以及在所述EL層上形成第二像素電極。
本發明的一個方式是一種EL顯示裝置的製造方法，包括如下步驟：按順序層疊形成第一導電膜、第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在所述第二導電膜上形成具有凹部的第一抗蝕劑掩模；藉由使用所述第一抗蝕劑掩模對所述第一絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻，至少使所述第一導電膜的表面露出；藉由縮小所述第一抗蝕劑掩模，使與所述第一抗蝕劑掩模的凹部重疊的所述第二導電
膜露出並形成第二抗蝕劑掩模；在形成所述第二抗蝕劑掩模之後，對所述第一導電膜的一部分進行第二蝕刻來將閘極電極層形成使其寬度比所述第一絕緣膜的寬度窄；藉由使用所述第二抗蝕劑掩模對所述第二導電膜、所述雜質半導體膜及所述半導體膜的一部分進行第三蝕刻來形成源極電極及汲極電極層、源區及汲區層和半導體層，形成薄膜電晶體；去除所述第二抗蝕劑掩模，並覆蓋所述薄膜電晶體地形成第二絕緣膜；以使所述源極電極及汲極電極層的一部分露出的方式在所述第二絕緣膜中形成開口部；在所述開口部及所述第二絕緣膜上選擇性地形成第一像素電極；在所述第一像素電極上形成EL層；以及在所述EL層上形成第二像素電極。
在具有上述結構的製造方法中，在第一抗蝕劑掩模具有凹部的情況下，較佳的使用多級灰度掩模形成所述第一抗蝕劑掩模。藉由使用多級灰度掩模，可以以簡單的步驟形成具有凹部的抗蝕劑掩模。
藉由應用具有上述結構的EL顯示裝置的製造方法，可以採用所述第一蝕刻形成元件區，並且採用所述第二蝕刻在離所述元件區的側面有大致相等的距離的內側形成閘極電極層的側面。
在具有上述結構的採用第一蝕刻及第二蝕刻的EL顯示裝置的製造方法中的任何一種中，較佳的是，採用乾蝕刻進行所述第一蝕刻，並採用濕蝕刻進行所述第二蝕刻。採用第一蝕刻的加工較佳的高精度地進行，而採用第二蝕
刻的加工需要進行側面蝕刻。這是因為如下緣故：為了進行高精度加工而較佳的進行乾蝕刻，並且由於濕蝕刻利用化學反應，因此與採用乾蝕刻的情況相比容易產生側面蝕刻。
在具有上述結構的EL顯示裝置的製造方法中，較佳的層疊藉由CVD法或濺射法形成的絕緣膜和藉由旋塗法形成的絕緣膜形成所述第二絕緣膜。特別較佳的藉由CVD法或濺射法形成氮化矽膜並藉由旋塗法形成有機樹脂膜。藉由這樣形成第二絕緣膜，可以防止薄膜電晶體的電特性會受到雜質元素等的影響，且提高像素電極的被形成面的平坦性來防止成品率的降低。
當應用具有上述結構的EL顯示裝置的製造方法之際形成的薄膜電晶體包括：覆蓋閘極電極層的閘極絕緣膜；所述閘極絕緣膜上的半導體層；所述半導體層上的源區及汲區；以及所述源區及汲區上的源極電極及汲極電極，其中設置有與所述閘極電極層的側面接觸的空洞。藉由設置空洞，可以使閘極電極端部附近低介電常數化(low-k化)。
注意，“膜”是指形成在整個表面的不受到圖案形成的。“層”是指利用抗蝕劑掩模等受到圖案形成而得到所希望的形狀的。但是，至於疊層膜的各層，有時不區別膜和層地使用。
注意，較佳的在儘量不發生“非示意性的蝕刻”的條件下進行蝕刻。
注意，在本發明說明中，任意的膜“具有耐熱性”是指如下現象：由於後面步驟的溫度，該膜可以保持作為膜的形狀，且保持該膜被要求的功能及特性。
注意，“閘極佈線”是指連接到薄膜電晶體的閘極電極的佈線。閘極佈線由閘極電極層形成。此外，閘極佈線有時被稱為掃描線。
此外，“源極佈線”是指連接到薄膜電晶體的源極電極及汲極電極之一的佈線。源極佈線由源極電極及汲極電極層形成。另外，源極佈線有時被稱為信號線。
另外，“電源線”是指連接到電源並被保持為一定電位的佈線。
由於可以大幅度地縮減薄膜電晶體的製造步驟數目而不需要用於閘極電極的圖案形成的新的光掩模，並且該薄膜電晶體可以應用於EL顯示裝置，因此可以大幅度地縮減EL顯示裝置的製造步驟數目。
更具體地說，可以減少光掩模的數目。也可以使用一個光掩模(多級灰度掩模)製造薄膜電晶體。因此，可以大幅度地縮減EL顯示裝置的製造步驟數目。
此外，與以光掩模數目的減少為目的的現有技術不同，不需要經過背面曝光、抗蝕劑軟熔及剝離法等的複雜步驟。由此，可以大幅度地縮減EL顯示裝置的製造步驟數目而不降低成品率。
另外，在以光掩模的數目的減少為目的的現有技術中，不得不犧牲電特性的情況也不少。但是，在本發明的
一個方式中，可以維持薄膜電晶體的電特性並大幅度地縮減薄膜電晶體的製造步驟數目。因此，可以大幅度地縮減EL顯示裝置的製造步驟數目而不犧牲EL顯示裝置的顯示品質等。
再者，藉由上述效果，可以大幅度地縮減EL顯示裝置的製造成本。注意，本發明的一個方式的薄膜電晶體具有接觸於閘極電極層端部的空洞，因此在其閘極電極和汲極電極之間產生的洩漏電流小。
11‧‧‧第一電晶體
12‧‧‧第二電晶體
13‧‧‧第三電晶體
14‧‧‧電容元件
15‧‧‧發光元件
16‧‧‧閘極佈線
17‧‧‧第一電源線
18‧‧‧源極佈線
19‧‧‧第二電源線
20‧‧‧共同電極
21‧‧‧像素
100‧‧‧基板
102‧‧‧第一導電膜
104‧‧‧第一絕緣膜
106‧‧‧半導體膜
108‧‧‧雜質半導體膜
110‧‧‧第二導電膜
112‧‧‧第一抗蝕劑掩模
114‧‧‧薄膜疊層體
116‧‧‧閘極電極層
116A‧‧‧閘極電極層
116B‧‧‧閘極電極層
116C‧‧‧閘極電極層
116D‧‧‧閘極電極層
118‧‧‧第二抗蝕劑掩模
118A‧‧‧第二抗蝕劑掩模
118B‧‧‧第二抗蝕劑掩模
118C‧‧‧第二抗蝕劑掩模
118D‧‧‧第二抗蝕劑掩模
118E‧‧‧第二抗蝕劑掩模
118F‧‧‧第二抗蝕劑掩模
120‧‧‧源極電極及汲極電極層
120A‧‧‧源極電極及汲極電極層
120B‧‧‧源極電極及汲極電極層
120C‧‧‧源極電極及汲極電極層
120D‧‧‧源極電極及汲極電極層
120E‧‧‧源極電極及汲極電極層
120F‧‧‧源極電極及汲極電極層
122‧‧‧源區及汲區
122A‧‧‧源區及汲區
122B‧‧‧源區及汲區
122C‧‧‧源區及汲區
122D‧‧‧源區及汲區
124‧‧‧半導體層
126‧‧‧第一保護膜
128‧‧‧第二保護膜
130‧‧‧第一開口部
130A‧‧‧第一開口部
130B‧‧‧第一開口部
130C‧‧‧第一開口部
130D‧‧‧第一開口部
131‧‧‧第二開口部
132‧‧‧第一像素電極層
132A‧‧‧第一像素電極層
132B‧‧‧第一像素電極層
132C‧‧‧第一像素電極層
133‧‧‧分隔壁
134‧‧‧EL層
135‧‧‧第二像素電極層
136‧‧‧發光元件
137‧‧‧第三保護膜
140‧‧‧灰色調掩模
141‧‧‧基板
142‧‧‧遮光部
143‧‧‧衍射光閘部
145‧‧‧半色調掩模
146‧‧‧基板
147‧‧‧半透光部
148‧‧‧遮光部
160‧‧‧第三開口部
160A‧‧‧第三開口部
160B‧‧‧第三開口部
161‧‧‧第四開口部
170‧‧‧第一抗蝕劑掩模
171‧‧‧第二抗蝕劑掩模
200‧‧‧手機
201‧‧‧框體
202‧‧‧框體
203‧‧‧顯示部
204‧‧‧揚聲器
205‧‧‧麥克風
206‧‧‧操作鍵
207‧‧‧定位裝置
208‧‧‧表面影像拍攝裝置用透鏡
209‧‧‧外部連接端子插口
210‧‧‧耳機端子
211‧‧‧鍵盤
212‧‧‧外部記憶體插槽
213‧‧‧背面影像拍攝裝置
214‧‧‧燈
221‧‧‧框體
222‧‧‧顯示用面板
223‧‧‧主螢幕
224‧‧‧數據機
225‧‧‧接收器
226‧‧‧遙控裝置
227‧‧‧顯示部
228‧‧‧子螢幕
229‧‧‧揚聲器部
231‧‧‧主體
232‧‧‧顯示部
251‧‧‧像素部
252‧‧‧信號線驅動電路
253‧‧‧掃描線驅動電路
254‧‧‧調諧器
255‧‧‧視頻信號放大電路
256‧‧‧視頻信號處理電路
257‧‧‧控制電路
258‧‧‧信號分割電路
259‧‧‧音頻信號放大電路
260‧‧‧音頻信號處理電路
261‧‧‧控制電路
262‧‧‧輸入部
263‧‧‧揚聲器
圖1是說明顯示裝置的像素電路的一例的圖；圖2是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖3是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖4是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖5是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖6是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖7A至7C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖8A至8C是說明薄膜電晶體及顯示裝置的製造方
法的一例的圖；圖9A至9C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖10A至10C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖11A至11C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖12A至12C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖13A至13C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖14A至14C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖15A至15C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；圖16A-1至16B-2是說明多級灰度掩模的圖；圖17是說明主動矩陣基板的連接部的圖；圖18是說明主動矩陣基板的連接部的圖；圖19A至19C是說明主動矩陣基板的連接部的圖；圖20A和20B是說明電子設備的圖；圖21是說明電子設備的圖；以及圖22A至22C是說明電子設備的圖。
下面，關於本發明的實施例模式參照附圖給予詳細的說明。但是，本發明不局限於以下說明，而所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式及詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在本實施例模式所記載的內容中。注意，當參照附圖說明發明結構之際，在不同的附圖中也共同使用相同的附圖標記來表示相同的部分。此外，當表示相同的部分之際，有時使用相同的陰影線而並不附加附圖標記。另外，在俯視圖中不表示絕緣膜。
在本實施例模式中，參照圖1至圖16B-2說明薄膜電晶體的製造方法及將該薄膜電晶體配置為矩陣狀的EL顯示裝置的製造方法的一例。
作為將薄膜電晶體用作開關元件的EL顯示裝置(主動型EL顯示裝置)的像素電路，考慮到各種各樣的電路。在本實施例模式中，圖1示出簡單的像素電路的一例，並且對於應用該像素電路的像素結構的製造方法進行說明。但是，所揭示的EL顯示裝置的像素電路不局限於圖1所示的結構。
在圖1所示的EL顯示裝置的像素結構中，像素21包括第一電晶體11、第二電晶體12、第三電晶體13、電容元件14及發光元件15。第一至第三電晶體是n型電晶
體。第一電晶體11的閘極電極連接到閘極佈線16，源極電極及汲極電極之一(為第一電極)連接到源極佈線18，源極電極及汲極電極的另一個(為第二電極)連接到第二電晶體12的閘極電極及電容元件14的一個電極(為第一電極)。電容元件14的另一個電極(為第二電極)連接到第二電晶體12的源極電極及汲極電極之一(為第一電極)、第三電晶體13的源極電極及汲極電極之一(為第一電極)及發光元件15的一個電極(為第一電極)。第二電晶體12的源極電極及汲極電極的另一個(為第二電極)連接到第二電源線19。第三電晶體13的源極電極及汲極電極的另一個(為第二電極)連接到第一電源線17，閘極電極連接到閘極佈線16。發光元件15的另一個電極(為第二電極)連接到共同電極20。注意，第一電源線17的電位和第二電源線19的電位互不相同。
對於像素21的工作進行說明。當第三電晶體13根據閘極佈線16的信號導通時，第二電晶體12的第一電極、發光元件15的第一電極及電容元件14的第二電極的電位相等於第一電源線17的電位(V17)。在此，由於第一電源線17的電位(V17)為一定，所以第二電晶體12的第一電極等的電位為一定(V17)。
當第一電晶體11被閘極佈線16的信號選擇而導通時，來自源極佈線18的信號的電位(V18)經過第一電晶體11輸入到第二電晶體12的閘極電極。此時，若是第二電源線19的電位(V19)高於第一電源線17的電位
(V17)，則Vgs=V18-V17。而且，若是Vgs大於第二電晶體12的臨界值電壓，則第二電晶體12導通。
因此，當使第二電晶體12工作在線性區中之際，藉由改變源極佈線18的電位(V18)(例如為二進位值)，可以控制第二電晶體12的導通和截止。也就是，可以控制是否對發光元件15所包括的EL層施加電壓。
此外，當使第二電晶體12工作在飽和區中之際，藉由改變源極佈線18的電位(V18)，可以控制流過在發光元件15中的電流量。
當如上所述那樣地使第二電晶體12工作在線性區中之際，可以控制是否對發光元件15施加電壓，並還可以控制發光元件15的發光狀態和不發光狀態。這種驅動方法例如可以用於數位時間灰度級驅動。數位時間灰度級驅動是一種驅動方法，其中將一個框框分割為多個子框框，並且在各子框中控制發光元件15的發光狀態和不發光狀態。此外，當使第二電晶體12工作在飽和區中之際，可以控制流過在發光元件15中的電流量，並還可以調整發光元件的亮度。
接著，下面對於應用圖1所示的像素電路的像素結構和其製造方法進行說明。
注意，圖2至圖6示出根據本實施例模式的薄膜電晶體的俯視圖，圖6是直到形成像素電極的完成圖。圖7A至圖9I是沿著圖2至圖6所示的A-A'的截面圖。圖10A至圖12I是沿著圖2至圖6所示的B-B'的截面圖。圖13A
至圖15I是沿著圖2至圖6所示的C-C'的截面圖。
首先，在基板100上形成第一導電膜102、第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110。這些膜可以是單層或層疊多個膜而成的疊層膜。
基板100是絕緣基板，例如可以使用玻璃基板或石英基板。在本實施例模式中，使用玻璃基板。
使用導電材料形成第一導電膜102。例如，可以使用鈦、鉬、鉻、鉭、鎢、鋁、銅、釹、鈮或鈧等的金屬材料或以上述材料為主要成分的合金材料等的導電材料形成第一導電膜102。但是，需要可耐受後面步驟(第一絕緣膜104的形成等)程度的耐熱性，並需要選擇在後面步驟(第二導電膜110的蝕刻等)中不受到非示意性的蝕刻或腐蝕的材料。在這種條件下，第一導電膜102不局限於特定的材料。
注意，例如可以藉由濺射法或CVD法(包括熱CVD法或電漿CVD法等)等形成第一導電膜102。但是，不局限於特定的方法。
使用絕緣材料形成第一絕緣膜104。例如，可以使用矽的氧化膜、氮化膜、氧氮化膜或氮氧化膜等形成第一絕緣膜104。但是，與第一導電膜102同樣地需要耐熱性，並且還需要選擇在後面步驟中不受到非示意性的蝕刻或腐蝕的材料。在這種條件下，第一絕緣膜104不局限於特定的材料。
注意，例如可以藉由CVD法(包括熱CVD法或電漿
CVD法等)或濺射法等形成第一絕緣膜104，但是不局限於特定的方法。
第一絕緣膜104用作閘極絕緣膜。
使用半導體材料形成半導體膜106。例如，可以使用由矽烷氣體形成的非晶矽等形成半導體膜106。但是，與第一導電膜102等同樣地需要耐熱性，並還需要選擇在後面的步驟中不受到非示意性的蝕刻或腐蝕的材料。在這種條件下，半導體膜106不局限於特定的材料。因此，還可以使用鍺等。
注意，例如可以藉由CVD法(包括熱CVD法或電漿CVD法等)或濺射法等形成半導體膜106。但是，不局限於特定的方法。
半導體膜106較佳的使用結晶半導體膜和非晶半導體膜的疊層膜。作為結晶半導體膜，可以舉出多晶半導體膜或微晶半導體膜等。
多晶半導體膜是指由晶粒構成且在該晶粒之間包括多個晶界的半導體膜。多晶半導體膜例如藉由熱晶化法或雷射晶化法形成。在此，熱晶化法是指一種晶化法，其中在基板上形成非晶半導體膜，並加熱該基板來使該非晶半導體晶化。此外，雷射晶化法是指一種晶化法，其中在基板上形成非晶半導體膜，並對該非晶半導體膜直接照射雷射來使非晶半導體晶化。或者，也可以採用添加鎳等的晶化促進元素(element for promoting crystallization)進行晶化的晶化法。在添加晶化促進元素進行晶化的情況下，較
佳的對該半導體膜照射雷射。
多晶半導體被分類為如下兩種：以玻璃基板不產生應變的程度的溫度和時間進行晶化的LTPS(低溫多晶矽)；以及以更高溫進行晶化的HTPS(高溫多晶矽)。
微晶半導體膜是指包括其粒徑大致為2nm以上且100nm以下的晶粒的半導體膜，包括其整個面只由晶粒構成的半導體膜或在晶粒之間夾著非晶半導體的半導體膜。作為微晶半導體膜的形成方法，採用如下方法等，即可：形成晶核並使它成長的方法；形成非晶半導體膜並接觸於該非晶半導體膜地形成絕緣膜和金屬膜，並且利用藉由對該金屬膜照射雷射產生在其中的熱來使非晶半導體晶化的方法。但是，不包括對非晶半導體膜利用熱晶化法或雷射晶化法形成的結晶半導體膜。
當例如將在結晶半導體膜上層疊非晶半導體膜形成的疊層膜用作半導體膜106時，可以使EL顯示裝置的像素電路所具有的電晶體高速工作。在此，作為結晶半導體膜，可以應用多晶半導體(包括LTPS及HTPS)膜或微晶半導體膜。
注意，藉由在結晶半導體膜上具有非晶半導體膜，可以防止非晶半導體膜表面的氧化。此外，可以提高耐壓性並降低截止電流。
但是，在EL顯示裝置的像素電路正常地工作的情況下，對於半導體膜106的結晶性沒有特別的限制。
雜質半導體膜108是包含賦予一種導電性的雜質元素
的半導體膜，並且它由添加有賦予一種導電性的雜質元素的半導體材料氣體等形成。由於在本實施例模式中設置n型薄膜電晶體，因此例如使用由包含磷化氫(化學式：PH3)的矽烷氣體形成的包含磷的矽膜設置雜質半導體膜108，即可。但是，與第一導電膜102等同樣地需要耐熱性，並還需要選擇在後面步驟中不受到非示意性的蝕刻或腐蝕的材料。在這種條件下，雜質半導體膜108不局限於特定的材料。注意，對於雜質半導體膜108的結晶性也沒有特別的限制。此外，當在使用半導體膜106形成的半導體層的一部分中設置能夠藉由摻雜等實現歐姆接觸的區域等時，不需要設置雜質半導體膜108。
在本實施例模式中製造n型薄膜電晶體，所以也可以使用作為要添加的賦予一種導電性的雜質元素的砷等，並且用於形成的矽烷氣體包含所希望的濃度的砷化氫(化學式：AsH3)，即可。
注意，例如可以藉由CVD法(包括熱CVD法或電漿CVD法等)等形成雜質半導體膜108。但是，不局限於特定的方法。
第二導電膜110由導電材料(作為第一導電膜102舉出的材料等)形成，該導電材料是與第一導電膜102不同的材料。在此，“不同的材料”是指主要成分不同的材料。具體而言，選擇不容易由於後面說明的第二蝕刻被蝕刻的材料，即可。此外，與第一導電膜102等同樣地需要耐熱性，並還需要選擇在後面步驟中不受到非示意性的蝕
刻或腐蝕的材料。因此，在這種條件下，第二導電膜110不局限於特定的材料。
注意，例如可以藉由濺射法或CVD法(包括熱CVD法或電漿CVD法等)等形成第二導電膜110。但是，不局限於特定的方法。
注意，至於如上所說明的第一導電膜102、第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110被期望的耐熱性，第一導電膜102的耐熱性最高，耐熱性按順序地降低，而第二導電膜110的耐熱性最低。例如，在半導體膜106是包含氫的非晶半導體膜的情況下，藉由採用大約300℃以上，半導體膜中的氫脫離而電特性改變。因此，例如在形成半導體膜106之後的步驟中，較佳的採用不超過300℃的溫度。
接著，在第二導電膜110上形成第一抗蝕劑掩模112(參照圖7A、圖10A、圖13A)。在此，第一抗蝕劑掩模112較佳的是具有凹部或凸部的抗蝕劑掩模。換言之，由厚度不同的多個區域(在此為兩個區域)構成的抗蝕劑掩模。在第一抗蝕劑掩模112中，將厚的區域稱為第一抗蝕劑掩模112的凸部，而將薄的區域稱為第一抗蝕劑掩模112的凹部。但是，不局限於此，而還可以使用沒有凹部或凸部的抗蝕劑掩模。
在第一抗蝕劑掩模112中，在形成源極電極及汲極電極層的區域中形成有凸部，並且在沒主動電極及汲極電極層且半導體層露出而被形成的區域中形成有凹部。
可以使用多級灰度掩模形成第一抗蝕劑掩模112。在此，對於多級灰度掩模參照圖16A-1至16B-2以下進行說明。
多級灰度掩模是能夠以多階段的光量進行曝光的掩模，典型的是指以曝光區域、半曝光區域及未曝光區域的三個階段的光量進行曝光的掩模。藉由使用多級灰度掩模，可以以一次曝光及顯影步驟形成具有多種(典型的是兩種)厚度的抗蝕劑掩模。因此，藉由使用多級灰度掩模，可以縮減光掩模的數目。
圖16A-1及圖16B-1是多級灰度掩模的典型的截面圖。圖16A-1示出灰色調掩模140，並且圖16B-1示出半色調掩模145。
圖16A-1所示的灰色調掩模140由使用遮光膜形成在具有透光性的基板141上的遮光部142以及使用遮光膜的圖案設置的衍射光柵部143構成。
衍射光柵部143藉由具有以用於曝光的光的解析度限度以下的間隔設置的槽縫、點或網眼等，控制光透過量。注意，設置在衍射光柵部143的槽縫、點或網眼可以是週期性的或非週期性的。
作為具有透光性的基板141，可以使用石英等。構成遮光部142及衍射光柵部143的遮光膜使用金屬膜形成即可，較佳的使用鉻或氧化鉻等設置。
在對灰色調掩模140照射用於曝光的光的情況下，如圖16A-2所示，重疊於遮光部142的區域中的透光率為
0%，並且不設置有遮光部142或衍射光柵部143的區域中的透光率為100%。此外，衍射光柵部143中的透光率大致為10%至70%的範圍內，並且根據衍射光柵的槽縫、點或網眼的間隔等可以調整該透光率。
圖16B-1所示的半色調掩模145由使用半透光膜形成在具有透光性的基板146上的半透光部147以及使用遮光膜形成的遮光部148構成。
半透光部147可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的膜形成。遮光部148使用與灰色調掩模的遮光膜同樣的金屬膜形成即可，較佳的使用鉻或氧化鉻等設置。
在對半色調掩模145照射用於曝光的光的情況下，如圖16B-2所示，重疊於遮光部148的區域中的透光率為0%，並且不設置有遮光部148或半透光部147的區域中的透光率為100%。此外，半透光部147中的透光率大致為10%至70%的範圍內，並且根據形成的材料的種類或形成的膜厚度等可以調整該透光率。
藉由使用多級灰度掩模進行曝光和顯影，可以形成具有膜厚度不同的區域的第一抗蝕劑掩模112。
但是，不局限於此，還可以不使用多級灰度掩模地形成第一抗蝕劑掩模。此外，如上所述，第一抗蝕劑掩模也可以是沒有凹部或凸部的抗蝕劑掩模。
接著，使用第一抗蝕劑掩模112進行第一蝕刻。也就是，藉由蝕刻對第一絕緣膜104、半導體膜106、雜質半
導體膜108及第二導電膜110進行構圖，形成薄膜疊層體114(參照圖2、圖7B、圖10B、圖13B)。此時，較佳的至少使第一導電膜102的表面露出。將該蝕刻步驟稱為第一蝕刻。作為第一蝕刻，採用乾蝕刻或濕蝕刻即可。注意，在採用乾蝕刻進行第一蝕刻的情況下，可以以一個步驟進行，但是在採用濕蝕刻進行第一蝕刻的情況下，較佳的以多個步驟進行第一蝕刻。這是因為如下緣故：每一種被蝕刻膜具有不同的蝕刻速度，因此不容易以一個步驟進行蝕刻。
例如採用三個階段的乾蝕刻進行第一蝕刻，即可。首先，在Cl2氣體、CF4氣體和O2氣體的混合氣體中進行蝕刻。接著，只使用Cl2氣體進行蝕刻。最後，只使用CHF3氣體進行蝕刻，即可。
接著，使用第一抗蝕劑掩模112進行第二蝕刻。也就是，藉由蝕刻對第一導電膜102進行構圖來形成閘極電極層116(參照圖3、圖7C、圖10C、圖13C)。將該蝕刻步驟稱為第二蝕刻。
注意，閘極電極層116構成薄膜電晶體的閘極電極、閘極佈線、電容元件的一個電極及支撐部。在表示為閘極電極層116A的情況下，是指構成閘極佈線、第一電晶體11的閘極電極及第三電晶體13的閘極電極的電極層。在表示為閘極電極層116B的情況下，是指構成第二電晶體12的閘極電極及電容元件14的一個電極的電極層。在表示為閘極電極層116A的情況下，是指構成支撐部的電極
層。而且，將它們總稱為閘極電極層116。
以如下蝕刻條件進行第二蝕刻，即由第一導電膜102形成的閘極電極層116的側面形成在薄膜疊層體114的側面的內側。換言之，以閘極電極層116的側面與薄膜疊層體114的底面接觸地形成的方式進行蝕刻(以在A-A'截面中閘極電極層116的寬度小於薄膜疊層體114的寬度的方式進行蝕刻)。再者，以對第二導電膜110的蝕刻速度小，且對第一導電膜102的蝕刻速度大的條件進行蝕刻。換言之，以對第二導電膜110的第一導電膜102的蝕刻選擇比大的條件進行。藉由以這種條件進行第二蝕刻，可以形成閘極電極層116。
注意，對於閘極電極層116的側面形狀沒有特別的限制。例如，也可以是錐形狀。閘極電極層116的側面形狀取決於用於第二蝕刻的藥液等的條件。
在此，“對第二導電膜110的蝕刻速度小，且對第一導電膜102的蝕刻速度大的條件”或者“對第二導電膜110的第一導電膜102的蝕刻選擇比大的條件”是指滿足以下第一必要條件和第二必要條件的條件。
第一必要條件是指閘極電極層116殘留在所需要的部分的情況。需要閘極電極層116的部分是指圖3至圖6中的以虛線表示的區域。換言之，需要的是，在第二蝕刻之後，閘極電極層116以構成閘極佈線、電晶體所具有的閘極電極及電容佈線所具有的一個電極的方式殘留。為了使閘極電極層構成閘極佈線，需要以不使這些佈線斷開的方
式進行第二蝕刻。較佳的是，如圖3以及圖7A至7C所示，在離薄膜疊層體114的側面具有間隔d1的內側形成閘極電極層116的側面。實施者可以根據佈局適當地設定間隔d1，即可。
第二必要條件是指由閘極電極層116構成的閘極佈線的最小寬度d3和由源極電極及汲極電極層120構成的源極佈線及電源線的最小寬度d2適當的情況(參照圖6)。這是因為如下緣故：當藉由第二蝕刻，源極電極及汲極電極層120被蝕刻時，源極佈線及電源線的最小寬度d2縮小，並且源極佈線及電源線的電流密度成為過大，因此電特性降低。由此，以第一導電膜102的蝕刻速度不成為過大且第二導電膜110的蝕刻速度儘量小的條件進行第二蝕刻。
此外，不容易增大源極佈線及電源線的最小寬度d2。這是因為如下緣故：源極佈線及電源線的最小寬度d2取決於與源極佈線及電源線重疊的半導體層的最小寬度d4，並且為了增大源極佈線及電源線的最小寬度d2而需要增大半導體層的最小寬度d4，由此不容易使相鄰的閘極佈線彼此絕緣。使半導體層的最小寬度d4小於所述間隔d1的大致兩倍。換言之，使間隔d1大於半導體層的最小寬度d4的大致一半。
注意，在為根據元件分離閘極電極層而需要的部分適當地設置與源極佈線及電源線重疊的半導體層的寬度為最小寬度d4的部分，即可。藉由第二蝕刻，可以形成閘極
電極層116不殘留在與半導體層的寬度為d4的部分重疊的部分的圖案。
注意，較佳的將由源極電極及汲極電極層形成的連接於像素電極層的部分的電極寬度設定為源極佈線及電源線的最小寬度d2。
如上所說明，非常重要的是根據帶著側面蝕刻的條件進行第二蝕刻。這是因為如下緣故：藉由第二蝕刻帶著對第一導電膜102的側面蝕刻，可以形成圖案，以不僅實現所希望的由閘極電極層116構成的相鄰的閘極佈線之間的連接，而且實現所希望的像素電路中的元件的連接。
在此，側面蝕刻是指如下蝕刻，即不僅在被蝕刻膜的厚度方向(垂直於基板面的方向或垂直於被蝕刻膜的基底膜的面的方向)上之外，還在對厚度方向垂直的方向(平行於基板面的方向或平行於被蝕刻膜的基底膜的面方向)上削去被蝕刻膜。受到側面蝕刻的被蝕刻膜的端部被形成為根據對於被蝕刻膜的蝕刻氣體或用於蝕刻的藥液的蝕刻速度而成為各種形狀，但是在很多情況下被形成為使端部具有曲面。
注意，如圖3所示的閘極電極層116C用作支撐薄膜疊層體114的支撐部。藉由具有支撐部，可以防止形成在閘極電極層上方的閘極絕緣膜等的剝離。再者，藉由設置支撐部，可以防止利用第二蝕刻接觸於閘極電極層116地形成的空洞的區域多餘地擴大。注意，藉由設置支撐部，可以防止薄膜疊層體114因其自重破壞或破損並提高成品
率，因此是較佳的。但是，不局限於具有支撐部的方式而還可以不設置支撐部。
如上所說明，較佳的採用濕蝕刻進行第二蝕刻。
在採用濕蝕刻進行第二蝕刻的情況下，將鋁或鉬用作第一導電膜102，形成鈦或鎢作為第二導電膜110，並且將包含硝酸、醋酸及磷酸的藥液用於蝕刻，即可。或者，形成鉬作為第一導電膜102，形成鈦、鋁或鎢作為第二導電膜110，並且將包含過氧化氫溶液的藥液用於蝕刻，即可。
在採用濕蝕刻進行第二蝕刻的情況下，最較佳的是，形成在添加有釹的鋁上形成鉬的疊層膜作為第一導電膜102，形成鎢作為第二導電膜110，並且將包含2%的硝酸、10%的醋酸、72%的磷酸的藥液用於蝕刻。藉由使用具有這樣的組成比的藥液，第一導電膜102被蝕刻而不蝕刻第二導電膜110。注意，添加到第一導電膜102的釹是為了實現鋁的低電阻化和小丘的防止而添加的。
注意，俯視的閘極電極層116具有角地形成(參照圖3)。這是因為如下緣故：由於形成閘極電極層116的第二蝕刻是大致各向同性地進行，因此蝕刻為使閘極電極層116的側面和薄膜疊層體114的側面的間隔d1成為大致相同。
接著，縮小第一抗蝕劑掩模112而使第二導電膜110露出，並且形成第二抗蝕劑掩模118。作為縮小第一抗蝕劑掩模112來形成第二抗蝕劑掩模118的方法，例如可以
舉出使用氧電漿的灰化。但是，縮小第一抗蝕劑掩模112來形成第二抗蝕劑掩模118的方法不局限於此。形成第二抗蝕劑掩模118的區域與第一抗蝕劑掩模112的凸部區域大致一致。注意，在此說明了在第二蝕刻之後形成第二抗蝕劑掩模118的情況，但是不局限於此，還可以在形成第二抗蝕劑掩模118之後進行第二蝕刻。
注意，在不將多級灰度掩模用來形成第一抗蝕劑掩模112的情況下，使用不同的光掩模另外形成第二抗蝕劑掩模118，即可。
接著，使用第二抗蝕劑掩模118對薄膜疊層體114中的第二導電膜110進行蝕刻來形成源極電極及汲極電極層120(參照圖4、圖8A、圖11A、圖14A)。在此，選擇如下蝕刻條件，即不產生或不容易產生對第二導電膜110以外的膜的非示意性的蝕刻及腐蝕。特別重要的是，以不產生或不容易產生對閘極電極層116的非示意性的蝕刻及腐蝕的條件進行蝕刻。
注意，源極電極及汲極電極層120構成薄膜電晶體的源極電極或汲極電極、源極佈線、電源線、電容元件的另一方電極及連接薄膜電晶體和發光元件的一個電極的電極。在表示為源極電極及汲極電極層120A的情況下，是指構成源極佈線18和第一電晶體11的源極電極及汲極電極之一的電極層。在表示為源極電極及汲極電極層120B的情況下，是指構成第一電源線17的電極層。在表示為源極電極及汲極電極層120C的情況下，是指構成第一電
晶體11的源極電極及汲極電極的另一個及連接第一電晶體11和像素電極的電極的電極層。在表示為源極電極及汲極電極層120D的情況下，是指構成第二電源線19及第二電晶體12的源極電極及汲極電極之一的電極層。在表示為源極電極及汲極電極層120E的情況下，是指構成第三電晶體13的源極電極及汲極電極之一的電極層。在表示為源極電極及汲極電極層120F的情況下，是指構成電容元件14的另一個電極、第二電晶體12的源極電極及汲極電極的另一個、第三電晶體13的源極電極及汲極電極的另一個以及後面要連接到發光元件的一個電極的電極的電極層。
注意，第二抗蝕劑掩模118A是指重疊於源極電極及汲極電極層120A的抗蝕劑掩模。第二抗蝕劑掩模118B是指重疊於源極電極及汲極電極層120B的抗蝕劑掩模。第二抗蝕劑掩模118C是指重疊於源極電極及汲極電極層120C的抗蝕劑掩模。第二抗蝕劑掩模118D是指重疊於源極電極及汲極電極層120D的抗蝕劑掩模。第二抗蝕劑掩模118E是指重疊於源極電極及汲極電極層120E的抗蝕劑掩模。第二抗蝕劑掩模118F是指重疊於源極電極及汲極電極層120F的抗蝕劑掩模。
注意，作為對薄膜疊層體114中的第二導電膜110的蝕刻，可以採用濕蝕刻或乾蝕刻。
接著，對薄膜疊層體114中的雜質半導體膜108及半導體膜106的上部(背通道部)進行蝕刻來形成源區及汲
區122、半導體層124(參照圖5、圖8B、圖11B、圖14B)。在此，選擇如下蝕刻條件，即不產生或不容易產生對雜質半導體膜108及半導體膜106以外的膜的非示意性的蝕刻及腐蝕。特別重要的是，以不產生或不容易產生對閘極電極層116的非示意性的蝕刻及腐蝕的條件進行蝕刻。
注意，作為對薄膜疊層體114中的雜質半導體膜108及半導體膜106的上部(背通道部)的蝕刻，可以採用乾蝕刻或濕蝕刻。
然後，去除第二抗蝕劑掩模118，以完成薄膜電晶體(參照圖6、圖8C、圖11C、圖14C)。如上所說明，可以使用一個光掩模(多級灰度掩模)製造薄膜電晶體。
注意，將參照圖8A及圖8B說明的步驟總稱為第三蝕刻。如上所說明，第三蝕刻既可以以多個階段進行，又可以一個階段進行。
覆蓋如上所述那樣形成的薄膜電晶體地形成第二絕緣膜。此時，也可以只使用第一保護膜126形成第二絕緣膜，但是在此使用第一保護膜126和第二保護膜128形成(參照圖9A、圖12A、圖15A)。與第一絕緣膜104同樣地形成第一保護膜126，即可。但是，較佳的使用包含氫的氮化矽或包含氫的氧氮化矽形成，並且防止金屬等的雜質侵入到半導體層中且擴散而半導體層被污染。
藉由其表面大致成為平坦的方法形成第二保護膜128。這是因為藉由使第二保護膜128的表面大致平坦，
可以防止形成在第二保護膜128上的第一像素電極層132的破裂等的緣故。因此，在此的“大致平坦”是指能夠實現上述目的的程度即可，而並不被要求高平坦性。
注意，例如可以使用感光聚醯亞胺、丙烯或環氧樹脂等並藉由旋塗法等來形成第二保護膜128。但是，不局限於這些材料或形成方法。
注意，第二保護膜128較佳的層疊藉由其表面大致成為平坦的方法形成的上述保護膜和覆蓋它來防止水分的侵入和釋放的保護膜而形成。具體地，防止水分的侵入和釋放的保護膜較佳的使用氮化矽、氧氮化矽、氧氮化鋁或氮化鋁等形成。作為形成方法，較佳的使用濺射法。
接著，在第二絕緣膜中形成第一開口部130及第二開口部131(參照圖9B、圖12B、圖15B)。將第一開口部130形成為至少到達源極電極及汲極電極層的表面。將第二開口部131形成為至少到達閘極電極層的表面。第一開口部130及第二開口部131的形成方法不局限於特定的方法，而實施者根據第一開口部130的直徑等適當地選擇，即可。例如，藉由採用光微影法進行乾蝕刻，可以形成第一開口部130及第二開口部131。
將第一開口部130設置為到達源極電極及汲極電極層120。如圖6所示那樣地將多個第一開口部130設置在所需要的部分。將第一開口部130A設置在源極電極及汲極電極層120C上，將第一開口部130B設置在源極電極及汲極電極層120B上，並將第一開口部130C設置在源極
電極及汲極電極層120E上。
將第二開口部131設置為到達閘極電極層116。也就是，不僅去除第二絕緣膜，而且還去除第一絕緣膜104、半導體層124的所希望的部分而設置第二開口部131。
注意，當藉由光微影法形成開口部時，使用一個光掩模。
接著，在第二絕緣膜上形成第一像素電極層132(參照圖6、圖9B、圖12B、圖15B)。將第一像素電極層132形成為經過第一開口部130或第二開口部131連接到源極電極及汲極電極層120或閘極電極層116。具體而言，將第一像素電極層132形成為經過第一開口部130A連接到源極電極及汲極電極層120C，藉由第一開口部130B連接到源極電極及汲極電極層120B，藉由第一開口部130C連接到源極電極及汲極電極層120E，並藉由第二開口部131連接到閘極電極層116B。此外，第一像素電極層132可以採用單層或層疊多個膜而成的疊層膜。
注意，當藉由光微影法形成第一像素電極層132時，使用一個光掩模。
由於像素所具有的薄膜電晶體是n型電晶體，因此較佳的使用成為陰極的材料形成第一像素電極層132。作為成為陰極的材料，可以舉出功函數小的材料如Ca、Al、MgAg、AlLi等。
接著，在第一像素電極層132的側面(端部)及第二絕緣膜上形成分隔壁133。將分隔壁133形成為具有開口
部並使第一像素電極層132在該開口部中露出。使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成分隔壁133。具體而言，較佳的使用聚醯亞胺、聚醯胺、聚醯亞胺-醯胺、丙烯、苯並環丁烯形成。特別是，較佳的使用感光材料，並且在第一像素電極層132上形成開口部並使該開口部的側壁成為具有連續的曲率而形成的傾斜面地形成分隔壁133。
接著，將EL層134形成為在分隔壁133的開口部中接觸於第一像素電極層132。EL層134可以由單層或層疊多個層而形成的疊層的疊層膜構成。EL層134至少包括發光層。發光層較佳的藉由電洞傳輸層連接到第二像素層135。
而且，覆蓋EL層134地使用成為陽極的材料形成第二像素電極層135。第二像素電極層135相當於圖1中的共同電極20。可以使用具有透光性的導電材料形成第二像素電極層135。在此，作為具有透光性的導電材料，可以舉出氧化銦錫(下面稱為ITO)、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅或添加有氧化矽的氧化銦錫等。藉由濺射法或CVD法等形成具有透光性的導電材料的膜，即可，但是不局限於特定的方法。此外，至於第二像素電極層135，既可以由單層形成，又可以採用層疊多個膜而成的疊層膜。
在此，使用ITO作為第二像素電極層135。在分隔壁
133的開口部中，第一像素電極層132、EL層134和第二像素電極層135重疊，因此形成發光元件136。發光元件136相當於圖1中的發光元件15。然後，較佳的在第二像素電極層135及分隔壁133上形成第三保護膜137，以便防止氧、氫、水分及二氧化碳等侵入到發光元件136中(未圖示)。作為第三保護膜137，與第二保護膜128同樣地選擇具有由材料防止水分的侵入和釋放的功能的膜。第三保護膜137較佳的由氮化矽、氧氮化矽、氧氮化鋁或氮化鋁等形成。再者，較佳的包括覆蓋第三保護膜的氮化矽膜或DLC膜等。
而且，較佳的使用保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)或覆蓋材料進一步進行封裝(封入)，以防止暴露在外部空氣。較佳的使用氣密性高且漏氣少的材料設置保護薄膜及覆蓋材料。
如上所說明，可以形成到頂部發射結構型EL顯示裝置的發光元件(參照圖9C、圖12C、圖15C)。但是，所揭示的發明之一的EL顯示裝置不局限於上述說明而還可以應用於底面發射結構型EL顯示裝置或雙面發射結構型EL顯示裝置。在底面發射結構及雙面發射結構中，將具有透光性的導電材料用於第一像素電極層132，即可。注意，在使用成為陽極的材料形成第一像素電極層132的情況下，例如使用ITO形成第一像素電極層132。藉由第一像素電極層132採用這種結構，可以提高取出發光的效率，並製造底部發射型EL顯示裝置。而且，較佳的以覆
蓋EL層134的方式使用成為陰極的材料形成第二像素電極層135。第二像素電極層135相當於圖1中的共同電極20。作為成為陰極的材料，可舉出功函數小的材料如Ca、Al、Mg、Ag、AlLi等。注意，較佳的採用隔著掩模的蒸鍍形成EL層134及第二像素電極層135。因此，較佳的是用可藉由蒸鍍形成的材料形成第二像素電極層135。注意，當利用圖1所示的電路構成EL顯示裝置的像素時，較佳的是，第一像素電極層132為陽極，而第二像素電極層135為陰極。
注意，如上所說明的保護膜等不局限於上述材料或形成方法而採用不阻礙EL層的發光且可防止退化等的膜，即可。
或者，在頂部發射結構中，也可以包括形成有像素電路的區域地形成第一像素電極層132A。在此情況下，首先只形成相當於第一像素電極層132B及第一像素電極層132C的導電層，在該導電層上形成具有第一開口部130D的絕緣膜，並且經過第一開口部130D連接到源極電極及汲極電極層120F地形成第一像素電極層132A，即可。藉由包括形成有像素電路的區域地形成第一像素電極層132A，可以擴大發光區域，從而可以進行更高清晰的顯示。
注意，在此描述了作為發光元件的有機EL元件，但是也可以將無機EL元件用作發光元件。
在此，參照圖17至19C說明藉由上述步驟製造的主
動矩陣基板的端子連接部。
圖17至19C示出藉由上述步驟製造的主動矩陣基板中的閘極佈線一側的端子連接部及源極佈線一側的端子連接部的俯視圖及截面圖。
圖17示出在閘極佈線一側的端子連接部及源極佈線一側的端子連接部中的從像素部延伸的閘極佈線及源極佈線的俯視圖。注意，第一電源線17及第二電源線19也可以與源極佈線18同樣。此外，在圖17中不圖示分隔壁133及第二像素電極層135
圖18示出沿著圖17的X-X'的截面圖。也就是，圖18示出閘極佈線一側的端子連接部中的截面圖。在圖18中，只有閘極電極層116露出。端子部連接到該閘極電極層116露出的區域。
圖19A至19C示出沿著圖17的Y-Y'的截面圖的例子。也就是，圖19A至19C示出源極佈線一側的端子連接部中的截面圖的例子。在圖19A至19C的Y-Y'中，閘極電極層116和源極電極及汲極電極層120隔著第一像素電極層132(至少與第一像素電極層132B或第一像素電極層132C相同的層)連接。圖19A至19C示出閘極電極層116和源極電極及汲極電極層120的各種連接方式。在此，至於L顯示裝置的端子連接部，可以採用這些連接方式中的任何一種或圖19A至19C所示的方式之外的連接方式。藉由使源極電極及汲極電極層120連接到閘極電極層116，可以使端子的連接部的高度大致相等。
注意，開口部的數目不局限於圖19A至19C所示的開口部的數目，既可以對於一個端子設置一個開口部，又可以對於一個端子設置多個開口部。藉由對於一個端子設置多個開口部，即使因為形成開口部的蝕刻步驟不充分等的理由，而不能獲得優質的開口部也可以利用其他開口部實現電連接。再者，當順利地形成所有開口部時，也可以擴大接觸面積，因此可以減少接觸電阻，所以是較佳的。
在圖19A中，藉由蝕刻等去除第一保護膜126及第二保護膜128的端部，使閘極電極層116和源極電極及汲極電極層120露出，並且藉由在該露出的區域中形成第一像素電極層132(至少與第一像素電極層132B或第一像素電極層132C相同的層)，實現電連接。圖17所示的俯視圖相當於圖19A的俯視圖。
注意，可以在形成第一開口部130及第二開口部131的同時，形成閘極電極層116和源極電極及汲極電極層120露出的區域。
在圖19B中，在第一保護膜126及第二保護膜128中設置第三開口部160A，並且藉由蝕刻等去除第一保護膜126及第二保護膜128的端部，使閘極電極層116和源極電極及汲極電極層120露出。藉由在該露出的區域中形成第一像素電極層132(至少與第一像素電極層132B或第一像素電極層132C相同的層)，實現電連接。
注意，可以在形成第一開口部130及第二開口部131的同時，形成第三開口部160A及閘極電極層116露出的
區域。
在圖19C中，藉由在第一保護膜126及第二保護膜128中設置第三開口部160B及第四開口部161，使閘極電極層116和源極電極及汲極電極層120露出，並且藉由在該露出的區域中形成第一像素電極層132(至少與第一像素電極層132B或第一像素電極層132C相同的層)，實現電連接。在此，與圖19A及19B同樣地藉由蝕刻等去除第一保護膜126及第二保護膜128的端部，但是將該區域用作端子的連接部。
注意，可以在形成第一開口部130及第二開口部131的同時，形成第三開口部160B及第四開口部161和閘極電極層116露出的區域。
注意，與第一開口部130同樣地以到達源極電極及汲極電極層120的方式設置第三開口部160，並且與第二開口部131同樣地以到達閘極電極層116的方式設置第四開口部161。而且，圖18及圖19A至19C示出分隔壁133及第二像素電極層135，並且它們也可以不設置於端子連接部。
FPC(撓性印刷電路)連接到該端子部的輸入端子(圖19A至19C中的閘極電極層116露出的區域)。在FPC中在有機樹脂薄膜如聚醯亞胺等上形成有由導電膜構成的佈線，並且FPC隔著各向異性導電膏劑(下面，稱為ACP)連接到輸入端子。一般的ACP由用作粘合劑的膏劑和具有鍍金等的直徑為幾十μm至幾百μm的導電表
面的粒子構成。藉由混入在膏劑中的粒子接觸於輸入端子上的導電層和連接到形成在FPC中的佈線的端子上的導電層，可以實現電連接。
如上所述，可以製造EL顯示裝置。
如上所說明，所使用的光掩模數目減少，並且可以大幅度地縮減薄膜電晶體及EL顯示裝置的製造步驟數目。
可以不藉由複雜步驟如背面曝光、抗蝕劑軟熔及剝離法等而大幅度地縮減薄膜電晶體的製造步驟數目。因此，可以不藉由複雜步驟而大幅度地縮減EL顯示裝置的製造步驟數目。
此外，可以維持薄膜電晶體的電特性並大幅度地縮減薄膜電晶體的製造步驟。
再者，藉由上述效果，可以大幅度地縮減EL顯示裝置的製造成本。
在本實施例模式中，對於組裝藉由實施例模式1所說明的方法製造的顯示面板或顯示裝置作為顯示部的電子設備，參照圖20A至圖22C進行說明。作為這種電子設備，例如可以舉出影像拍攝裝置如攝像機或數位相機等、頭戴式顯示器(護目鏡型顯示器)、汽車導航、投影機、汽車音響、個人電腦、可擕式資訊終端(移動電腦、手機或電子書等)。圖20A和20B示出這些電子設備的一例。
圖20A示出電視裝置。藉由將EL顯示面板組裝到框體中，可以完成圖20A所示的電視裝置。由應用實施例模式1所說明的製造方法的顯示面板形成主螢幕223，並且作為其他輔助設備具備有揚聲器部229、操作開關等。
如圖20A所示，將應用實施例模式1所說明的製造方法的顯示用面板222組裝到框體221中，可以由接收器225接收普通的電視廣播。而且，藉由經由數據機224連接到採用有線或無線方式的通信網路，也可以進行單方向(從發送者到接收者)或雙方向(在發送者和接收者之間或在接收者之間)的資訊通信。藉由利用組裝到框體中的開關或另外提供的遙控裝置226，可以進行電視裝置的操作。也可以在該遙控裝置226中設置有用於顯示輸出資訊的顯示部227。
另外，也可以在電視裝置中，除了主螢幕223之外，還由第二顯示面板形成子螢幕228，並附加有顯示頻道或音量等的結構。
圖21表示示出電視裝置的主要結構的方塊圖。在顯示面板中形成有像素部251。信號線驅動電路252和掃描線驅動電路253也可以以COG方式安裝到顯示面板。
作為其他外部電路的結構，視頻視頻信號的輸入一側具有視頻信號放大電路255、視頻信號處理電路256、以及控制電路257等，該視頻信號放大電路255放大由調諧器254接收的信號中的視頻信號，該視頻信號處理電路256將從視頻信號放大電路255輸出的信號轉換為對應於
紅色、綠色、藍色各種顏色的顏色信號，該控制電路257將所述視頻信號轉換為驅動器IC的輸入規格。控制電路257將信號分別輸出到掃描線一側和信號線一側。在進行數位驅動的情況下，也可以採用如下結構，即在信號線一側設置信號分割電路258，並將輸入數位信號分割為整數個來供給。
由調諧器254接收的信號中的音頻信號被傳送到音頻信號放大電路259，並且其輸出經過音頻信號處理電路260被供給到揚聲器263。控制電路261從輸入部262接收接收站(接收頻率)、音量的控制資訊，並且將信號傳送到調諧器254及音頻信號處理電路260。
當然，本發明的一個方式的EL顯示裝置不局限於電視裝置而還可以應用於個人電腦的監視器、大面積的顯示媒體如火車站或機場等的資訊顯示板或者街頭上的廣告顯示板等。因此，藉由應用本發明的一個方式的EL顯示裝置的製造方法，可以提高這些顯示媒體的生產率。
藉由利用將應用實施例模式1所說明的顯示裝置的製造方法的顯示面板或顯示裝置用於主螢幕223、子螢幕228，可以提高電視裝置的生產率。
此外，圖20B所示的可擕式電腦包括主體231及顯示部232等。藉由將應用實施例模式1所說明的顯示裝置的製造方法的顯示面板或顯示裝置用於顯示部232，可以提高電腦的生產率。
圖22A至22C是手機的一例，圖22A是正視圖，圖
22B是後視圖，圖22C是當滑動兩個框體時的正視圖。手機200由兩個框體，即框體201以及202構成。手機200具有手機和可擕式資訊終端雙方的功能，內置有電腦，並且除了進行聲音通話之外還可以處理各種各樣的資料，即是所謂的智慧手機(Smartphone)。
手機200由框體201以及202構成。框體201具備顯示部203、揚聲器204、麥克風205、操作鍵206、定位裝置207、表面影像拍攝裝置用透鏡208、外部連接端子插口209、以及耳機端子210等，並且框體202由鍵盤211、外部記憶體插槽212、背面影像拍攝裝置213、燈214等構成。此外，天線被內置在框體201中。
此外，手機200還可以在上述結構的基礎上內置有非接觸IC晶片、小型記憶體件等。
相重合的框體201和框體202(示出於圖22A)可以滑動，則如圖22C那樣展開。可以將應用實施例模式1所說明的顯示裝置的製造方法的顯示面板或顯示裝置安裝到顯示部203中。由於在與顯示部203相同的面上具備表面影像拍攝裝置用透鏡208，所以可以進行視頻通話。此外，藉由將顯示部203用作取景器，可以利用背面相機213以及燈214進行靜態圖像以及動態圖像的攝影。
藉由利用揚聲器204和麥克風205，可以將手機200用作聲音儲存裝置(錄音裝置)或聲音再現裝置。此外，可以利用操作鍵206進行電話的撥打和接收、電子郵件等的簡單的資訊輸入操作、表示於顯示部的畫面的滾動操
作、選擇表示於顯示部的資訊等的指標移動操作等。
此外，當處理的資訊較多時如製作檔、用作可擕式資訊終端等，使用鍵盤211是較方便的。再者，藉由使相重合的框體201和框體202(圖22A)滑動，可以如圖22C那樣展開。當用作可擕式資訊終端時，可以使用鍵盤211及定位裝置207順利地進行操作。外部連接端子插口209可以與AC適配器以及USB電纜等的各種電纜連接，並可以進行充電以及與個人電腦等的資料通信。此外，藉由對外部記憶體插槽212插入記錄媒體，可以進行更大量的資料儲存以及移動。
框體202的背面(圖22B)具備背面影像拍攝裝置213及燈214，並且可以將顯示部203用作取景器而可以進行靜態圖像以及動態圖像的攝影。
此外，除了上述功能結構之外，還可以具備紅外線通信功能、USB埠、數位電視(one-seg)接收功能、非接觸IC晶片或耳機插口等。
由於可以應用實施例模式1所說明的薄膜電晶體及顯示裝置的製造方法製造本實施例模式所說明的各種電子設備，因此可以提高這些電子設備的生產率。
由此，可以大幅度地縮減這些電子設備的製造成本。
Claims (4)
- 一種顯示裝置，包括：像素；電連接到所述像素的源極佈線；電連接到所述像素的閘極佈線；以及在所述源極佈線的一側的端子連接部，所述端子連接部包括：閘極電極層；在所述閘極電極層上的第一絕緣層；在所述第一絕緣層上的第一半導體層；在所述第一半導體層上的第二半導體層；在所述第二半導體層上的源極和汲極電極層；在所述源極和汲極電極層上的第二絕緣層；和在所述第二絕緣層上的像素電極層，其中，所述第二絕緣層包括與所述第一半導體層的頂面的至少一部分接觸的第一區域，其中，所述像素電極層包括與所述閘極電極層的頂面的至少一部分接觸的第二區域，其中，所述像素電極層包括與所述源極和汲極電極層的頂面的至少一部分接觸的第三區域，其中，所述像素電極層包括與所述第二絕緣層的側面的至少一部分接觸的第四區域，其中，所述第一半導體層包括具有第一厚度的第五區域，其中，所述第五區域和所述第二半導體層互相重疊，其中，所述第一半導體層包括具有第二厚度的第六區域，其中，所述第六區域和所述第二半導體層沒有相互重疊，其中，所述第一厚度大於所述第二厚度，其中該第二區域和該第六區域之間的距離是小於該第二區域和該第五區域之間的距離，並且其中該第四區域和該第六區域之間的距離是小於該第四區域和該第五區域之間的距離。
- 如申請專利範圍第1項所述的顯示裝置，其中，所述源極和汲極電極層與所述第二半導體層的整個頂面接觸。
- 如申請專利範圍第1項所述的顯示裝置，其中，所述像素包括電晶體和像素電極，其中，所述閘極電極層和所述電晶體的閘極電極由同一層形成，其中，所述第一半導體層和包括所述電晶體的通道形成區域的第三半導體層由同一層形成，其中，所述第二半導體層和包括所述電晶體的源極區域和汲極區域中之一的第四半導體層由同一層形成，其中，所述源極和汲極電極層和所述電晶體的源極電極和汲極電極中之一由同一層形成，並且其中，所述像素電極層和所述像素電極由同一層形成。
- 如申請專利範圍第2項所述的顯示裝置，其中，所述像素包括電晶體和像素電極，其中，所述閘極電極層和所述電晶體的閘極電極由同一層形成，其中，所述第一半導體層和包括所述電晶體的通道形成區域的第三半導體層由同一層形成，其中，所述第二半導體層和包括所述電晶體的源極區域和汲極區域中之一的第四半導體層由同一層形成，其中，所述源極和汲極電極層和所述電晶體的源極電極和汲極電極中之一由同一層形成，並且其中，所述像素電極層和所述像素電極由同一層形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008055024 | 2008-03-05 | ||
| JP2008-055024 | 2008-03-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201524264A TW201524264A (zh) | 2015-06-16 |
| TWI622321B true TWI622321B (zh) | 2018-04-21 |
Family
ID=41052679
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098106187A TWI486096B (zh) | 2008-03-05 | 2009-02-26 | 電致發光顯示裝置的製造方法 |
| TW105143921A TWI657716B (zh) | 2008-03-05 | 2009-02-26 | 顯示裝置 |
| TW104107395A TWI622321B (zh) | 2008-03-05 | 2009-02-26 | 顯示裝置 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098106187A TWI486096B (zh) | 2008-03-05 | 2009-02-26 | 電致發光顯示裝置的製造方法 |
| TW105143921A TWI657716B (zh) | 2008-03-05 | 2009-02-26 | 顯示裝置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8101442B2 (zh) |
| JP (10) | JP5512988B2 (zh) |
| KR (1) | KR101519890B1 (zh) |
| CN (2) | CN103987146B (zh) |
| TW (3) | TWI486096B (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7749820B2 (en) * | 2008-03-07 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| US8207026B2 (en) * | 2009-01-28 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor and manufacturing method of display device |
| US7989234B2 (en) | 2009-02-16 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
| US8202769B2 (en) | 2009-03-11 | 2012-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5539765B2 (ja) * | 2009-03-26 | 2014-07-02 | 株式会社半導体エネルギー研究所 | トランジスタの作製方法 |
| EP2492780B1 (en) * | 2009-11-26 | 2014-07-02 | Sharp Kabushiki Kaisha | A touch panel manufacturing method, and a method for manufacturing a display device provided with a touch panel |
| KR20130044124A (ko) * | 2010-05-10 | 2013-05-02 | 파나소닉 액정 디스플레이 주식회사 | 결정성 반도체막의 제조 방법, 결정성 반도체막을 갖는 기판, 박막 트랜지스터 |
| US9437743B2 (en) | 2010-10-07 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film element, semiconductor device, and method for manufacturing the same |
| US8679986B2 (en) | 2010-10-14 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US9023685B2 (en) * | 2011-02-28 | 2015-05-05 | Sharp Kabushiki Kaisha | Semiconductor device, fabrication method for the same, and display apparatus |
| JP6076038B2 (ja) * | 2011-11-11 | 2017-02-08 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP6033071B2 (ja) | 2011-12-23 | 2016-11-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR101996438B1 (ko) * | 2012-12-13 | 2019-07-05 | 삼성디스플레이 주식회사 | 표시 장치용 기판, 이를 포함한 표시 장치 및 표시 장치의 제조 방법 |
| US9096426B2 (en) * | 2013-04-05 | 2015-08-04 | The United States Of America As Represented By The Secretary Of The Army | Electronic device structure and method of making electronic devices and integrated circuits using grayscale technology and multilayer thin-film composites |
| CN104062843A (zh) * | 2014-07-18 | 2014-09-24 | 深圳市华星光电技术有限公司 | 一种掩膜板、阵列基板制作方法及阵列基板 |
| CN105390551B (zh) * | 2015-10-28 | 2018-05-29 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
| CN105789327B (zh) * | 2016-05-17 | 2019-05-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| EP4068265A4 (en) | 2019-11-29 | 2023-10-11 | BOE Technology Group Co., Ltd. | SCREEN SUBSTRATE AND MANUFACTURING METHOD THEREFOR, AND SCREEN DEVICE |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003057673A (ja) * | 2001-08-13 | 2003-02-26 | Obayashi Seiko Kk | アクティブマトリックス表示装置とその製造方法 |
| TW578028B (en) * | 1999-12-16 | 2004-03-01 | Sharp Kk | Liquid crystal display and manufacturing method thereof |
| US20070030434A1 (en) * | 2005-08-02 | 2007-02-08 | Sanyo Epson Imaging Devices Corporation | Electro-optical device and electronic apparatus |
Family Cites Families (94)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56122123A (en) * | 1980-03-03 | 1981-09-25 | Shunpei Yamazaki | Semiamorphous semiconductor |
| USRE34658E (en) * | 1980-06-30 | 1994-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device of non-single crystal-structure |
| JPS6484669A (en) | 1987-09-26 | 1989-03-29 | Casio Computer Co Ltd | Thin film transistor |
| JPH0311744A (ja) | 1989-06-09 | 1991-01-21 | Citizen Watch Co Ltd | 薄膜トランジスタの製造方法 |
| JPH03161938A (ja) | 1989-11-20 | 1991-07-11 | Seiko Instr Inc | 薄膜トランジスタの製造方法 |
| JPH04188770A (ja) | 1990-11-22 | 1992-07-07 | Casio Comput Co Ltd | 薄膜トランジスタ |
| JPH06194687A (ja) * | 1992-10-30 | 1994-07-15 | Nec Corp | 透過型アクティブマトリクス型液晶素子 |
| JPH07307477A (ja) | 1994-03-15 | 1995-11-21 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP3866783B2 (ja) * | 1995-07-25 | 2007-01-10 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP3663261B2 (ja) * | 1995-10-05 | 2005-06-22 | 株式会社東芝 | 表示装置用アレイ基板及びその製造方法 |
| EP0775931B1 (en) * | 1995-11-21 | 2005-10-05 | Samsung Electronics Co., Ltd. | Method of manufacturing a liquid crystal display |
| JPH09292633A (ja) * | 1996-02-27 | 1997-11-11 | Canon Inc | カラー液晶表示装置の製造方法 |
| JPH10198292A (ja) * | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| DE69829458T2 (de) * | 1997-08-21 | 2005-09-29 | Seiko Epson Corp. | Anzeigevorrichtung mit aktiver matrix |
| JP4131297B2 (ja) * | 1997-10-24 | 2008-08-13 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置の製造方法 |
| US6297519B1 (en) * | 1998-08-28 | 2001-10-02 | Fujitsu Limited | TFT substrate with low contact resistance and damage resistant terminals |
| US6493048B1 (en) * | 1998-10-21 | 2002-12-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
| US6576924B1 (en) * | 1999-02-12 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate |
| JP2000307118A (ja) | 1999-04-21 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JP2001109405A (ja) * | 1999-10-01 | 2001-04-20 | Sanyo Electric Co Ltd | Ｅｌ表示装置 |
| KR100669093B1 (ko) * | 1999-11-05 | 2007-01-16 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
| JP3761756B2 (ja) * | 1999-12-16 | 2006-03-29 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| KR100325079B1 (ko) * | 1999-12-22 | 2002-03-02 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율 및 고투과율 액정표시장치의 제조방법 |
| JP2001188240A (ja) * | 1999-12-28 | 2001-07-10 | Sharp Corp | 透明導電膜を有する電子装置 |
| JP2001202035A (ja) * | 2000-01-18 | 2001-07-27 | Sharp Corp | 有機エレクトロルミネッセンス表示装置 |
| US7023021B2 (en) * | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TW521256B (en) * | 2000-05-18 | 2003-02-21 | Semiconductor Energy Lab | Electronic device and method of driving the same |
| KR100494683B1 (ko) * | 2000-05-31 | 2005-06-13 | 비오이 하이디스 테크놀로지 주식회사 | 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크 |
| US7223643B2 (en) * | 2000-08-11 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| KR100496420B1 (ko) * | 2001-03-02 | 2005-06-17 | 삼성에스디아이 주식회사 | 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법 |
| TW488080B (en) * | 2001-06-08 | 2002-05-21 | Au Optronics Corp | Method for producing thin film transistor |
| US6623653B2 (en) * | 2001-06-12 | 2003-09-23 | Sharp Laboratories Of America, Inc. | System and method for etching adjoining layers of silicon and indium tin oxide |
| JP4876341B2 (ja) * | 2001-07-13 | 2012-02-15 | 日本電気株式会社 | アクティブマトリクス基板及びその製造方法 |
| JP4485119B2 (ja) * | 2001-11-13 | 2010-06-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2003179069A (ja) | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法 |
| JP2003223119A (ja) * | 2002-01-30 | 2003-08-08 | Toshiba Corp | 表示装置およびその製造方法 |
| KR100789090B1 (ko) * | 2002-12-30 | 2007-12-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조방법 |
| JP3952979B2 (ja) * | 2003-03-25 | 2007-08-01 | カシオ計算機株式会社 | 表示駆動装置及び表示装置並びにその駆動制御方法 |
| TWI368774B (en) * | 2003-07-14 | 2012-07-21 | Semiconductor Energy Lab | Light-emitting device |
| JP2005128040A (ja) * | 2003-10-21 | 2005-05-19 | Hitachi Displays Ltd | 表示装置 |
| KR101006439B1 (ko) * | 2003-11-12 | 2011-01-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR101012792B1 (ko) * | 2003-12-08 | 2011-02-08 | 삼성전자주식회사 | 박막 트랜지스터 표시판과 그 제조 방법 |
| KR100698062B1 (ko) * | 2004-04-01 | 2007-03-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| TWI239651B (en) * | 2004-04-30 | 2005-09-11 | Quanta Display Inc | Manufacturing method of a thin film transistor-liquid crystal display |
| KR101086478B1 (ko) * | 2004-05-27 | 2011-11-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101121620B1 (ko) * | 2004-06-05 | 2012-02-28 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| CN100533746C (zh) * | 2004-08-03 | 2009-08-26 | 株式会社半导体能源研究所 | 显示器件、其制造方法以及电视机 |
| JP4700317B2 (ja) * | 2004-09-30 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| KR100669752B1 (ko) * | 2004-11-10 | 2007-01-16 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치 |
| KR20060079040A (ko) * | 2004-12-31 | 2006-07-05 | 엘지.필립스 엘시디 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 |
| JP2006215275A (ja) * | 2005-02-03 | 2006-08-17 | Sony Corp | 表示装置 |
| KR20060120300A (ko) * | 2005-05-19 | 2006-11-27 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101100891B1 (ko) * | 2005-05-23 | 2012-01-02 | 삼성전자주식회사 | 박막트랜지스터 기판 및 이를 포함한 디스플레이장치 |
| US7608490B2 (en) * | 2005-06-02 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7588970B2 (en) * | 2005-06-10 | 2009-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101201017B1 (ko) * | 2005-06-27 | 2012-11-13 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| US7807516B2 (en) * | 2005-06-30 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| KR101225440B1 (ko) * | 2005-06-30 | 2013-01-25 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| US7867791B2 (en) * | 2005-07-29 | 2011-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities |
| US7914971B2 (en) * | 2005-08-12 | 2011-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Light exposure mask and method for manufacturing semiconductor device using the same |
| KR20070019457A (ko) * | 2005-08-12 | 2007-02-15 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치 |
| JP5078246B2 (ja) * | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
| JP5105811B2 (ja) | 2005-10-14 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US8149346B2 (en) * | 2005-10-14 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| TWI460851B (zh) * | 2005-10-17 | 2014-11-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| TWI289360B (en) * | 2005-10-24 | 2007-11-01 | Chunghwa Picture Tubes Ltd | Thin film transistor array substrate and manufacturing method thereof |
| JP5025242B2 (ja) * | 2005-12-02 | 2012-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、モジュール、及び電子機器 |
| EP2270583B1 (en) * | 2005-12-05 | 2017-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration |
| EP2479604B1 (en) * | 2005-12-05 | 2015-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US7821613B2 (en) * | 2005-12-28 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| JP2007212699A (ja) * | 2006-02-09 | 2007-08-23 | Idemitsu Kosan Co Ltd | 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法 |
| TWI322288B (en) * | 2006-03-07 | 2010-03-21 | Au Optronics Corp | Manufacture method of pixel array substrate |
| US8053816B2 (en) * | 2006-03-10 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN100433338C (zh) * | 2006-06-23 | 2008-11-12 | 北京京东方光电科技有限公司 | 一种薄膜晶体管器件阵列基板结构及其制造方法 |
| KR101295192B1 (ko) * | 2006-06-29 | 2013-08-09 | 엘지디스플레이 주식회사 | 유기전계 발광소자와 그 제조방법 |
| KR20080001181A (ko) * | 2006-06-29 | 2008-01-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| WO2008099528A1 (ja) | 2007-02-13 | 2008-08-21 | Sharp Kabushiki Kaisha | 表示装置、表示装置の製造方法 |
| WO2009017122A1 (ja) * | 2007-07-30 | 2009-02-05 | Kyocera Corporation | 画像表示装置 |
| KR101296653B1 (ko) * | 2007-10-05 | 2013-08-14 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
| JP5427390B2 (ja) * | 2007-10-23 | 2014-02-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5380037B2 (ja) * | 2007-10-23 | 2014-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7824939B2 (en) * | 2007-10-23 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device comprising separated and electrically connected source wiring layers |
| KR101448903B1 (ko) * | 2007-10-23 | 2014-10-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제작방법 |
| JP5357493B2 (ja) * | 2007-10-23 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI355553B (en) * | 2007-10-30 | 2012-01-01 | Au Optronics Corp | Pixel structure and method for manufacturing the s |
| WO2009072451A1 (en) * | 2007-12-03 | 2009-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor and manufacturing method of display device |
| US8035107B2 (en) * | 2008-02-26 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| WO2009107686A1 (en) * | 2008-02-27 | 2009-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof, and electronic device |
| US7749820B2 (en) * | 2008-03-07 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| US7989275B2 (en) * | 2008-03-10 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| US7883943B2 (en) * | 2008-03-11 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
| JP5364422B2 (ja) * | 2008-04-17 | 2013-12-11 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| US7790483B2 (en) * | 2008-06-17 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof |
| KR101243824B1 (ko) * | 2008-09-24 | 2013-03-18 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
-
2009
- 2009-02-20 US US12/390,264 patent/US8101442B2/en not_active Expired - Fee Related
- 2009-02-26 TW TW098106187A patent/TWI486096B/zh not_active IP Right Cessation
- 2009-02-26 TW TW105143921A patent/TWI657716B/zh active
- 2009-02-26 TW TW104107395A patent/TWI622321B/zh active
- 2009-03-03 JP JP2009049191A patent/JP5512988B2/ja not_active Expired - Fee Related
- 2009-03-05 KR KR1020090018828A patent/KR101519890B1/ko active IP Right Grant
- 2009-03-05 CN CN201410220695.4A patent/CN103987146B/zh active Active
- 2009-03-05 CN CN200910128517.8A patent/CN101527284B/zh not_active Expired - Fee Related
-
2013
- 2013-11-05 JP JP2013228991A patent/JP5674899B2/ja active Active
-
2014
- 2014-07-09 JP JP2014141052A patent/JP5824557B2/ja active Active
-
2015
- 2015-10-09 JP JP2015200980A patent/JP5982550B2/ja active Active
-
2016
- 2016-08-01 JP JP2016150972A patent/JP6190015B2/ja active Active
-
2017
- 2017-08-03 JP JP2017150319A patent/JP2018005239A/ja not_active Withdrawn
-
2018
- 2018-12-04 JP JP2018227458A patent/JP6666986B2/ja active Active
-
2020
- 2020-02-21 JP JP2020027919A patent/JP7008095B2/ja active Active
-
2022
- 2022-01-07 JP JP2022001426A patent/JP7225441B2/ja active Active
-
2023
- 2023-02-08 JP JP2023017862A patent/JP2023065419A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW578028B (en) * | 1999-12-16 | 2004-03-01 | Sharp Kk | Liquid crystal display and manufacturing method thereof |
| JP2003057673A (ja) * | 2001-08-13 | 2003-02-26 | Obayashi Seiko Kk | アクティブマトリックス表示装置とその製造方法 |
| US20070030434A1 (en) * | 2005-08-02 | 2007-02-08 | Sanyo Epson Imaging Devices Corporation | Electro-optical device and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103987146B (zh) | 2017-04-19 |
| CN101527284B (zh) | 2014-07-02 |
| KR20090095520A (ko) | 2009-09-09 |
| TW201714489A (zh) | 2017-04-16 |
| CN103987146A (zh) | 2014-08-13 |
| JP2022058527A (ja) | 2022-04-12 |
| JP5512988B2 (ja) | 2014-06-04 |
| JP2018005239A (ja) | 2018-01-11 |
| JP2023065419A (ja) | 2023-05-12 |
| JP2016212435A (ja) | 2016-12-15 |
| JP2019040215A (ja) | 2019-03-14 |
| JP7008095B2 (ja) | 2022-01-25 |
| TWI486096B (zh) | 2015-05-21 |
| JP6190015B2 (ja) | 2017-08-30 |
| JP2009239272A (ja) | 2009-10-15 |
| JP6666986B2 (ja) | 2020-03-18 |
| JP2014206753A (ja) | 2014-10-30 |
| JP7225441B2 (ja) | 2023-02-20 |
| JP2020096193A (ja) | 2020-06-18 |
| TW200950583A (en) | 2009-12-01 |
| KR101519890B1 (ko) | 2015-05-21 |
| JP2016048378A (ja) | 2016-04-07 |
| CN101527284A (zh) | 2009-09-09 |
| JP5982550B2 (ja) | 2016-08-31 |
| US20090224249A1 (en) | 2009-09-10 |
| JP2014063179A (ja) | 2014-04-10 |
| JP5674899B2 (ja) | 2015-02-25 |
| JP5824557B2 (ja) | 2015-11-25 |
| US8101442B2 (en) | 2012-01-24 |
| TWI657716B (zh) | 2019-04-21 |
| TW201524264A (zh) | 2015-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7225441B2 (ja) | Ｅｌ表示装置の作製方法 | |
| JP5383256B2 (ja) | 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法 | |
| JP5396165B2 (ja) | 薄膜トランジスタの作製方法及び表示装置の作製方法 | |
| TWI500089B (zh) | 發光裝置及其製造方法 | |
| JP5371487B2 (ja) | 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法 | |
| JP5997725B2 (ja) | 表示装置 | |
| JP2010230950A (ja) | 表示装置の作製方法 |