TWI603458B - 半導體裝置 - Google Patents

Description

半導體裝置

本發明係有關於包含薄半導體膜的半導體裝置。

包含形成於絕緣表面上的半導體薄膜之薄膜電晶體是半導體裝置必要的半導體元件。由於薄膜電晶體製造時基板可容許的溫度極限有限制，所以，主動層中包含相當低溫度沈積的非晶矽、以雷射光或觸媒元素來執行晶化而取得之多晶矽、等等之薄膜電晶體主要用於半導體顯示裝置。

近年來，顯示半導體特徵。具有半導體特徵的金屬氧化物引起注意，其被稱為新穎半導體材料的氧化物半導體，具有比非晶矽更高的遷移率以及具有由非晶矽取得的均勻元件特徵。金屬氧化物用於不同的應用。舉例而言，氧化銦是習知的金屬氧化物且用作為包含於液晶顯示裝置等中的透明電極的材料。具有半導體特徵的這些金屬氧化物的實施例包含氧化鎢、氧化錫、氧化銦、及氧化鋅。已知有薄膜電晶體，其通道形成區由此類具有半導體特徵的 金屬氧化物形成(專利文獻1及專利文獻2)。

[參考文獻]

專利文獻1：日本公開專利申請號2007-123861

專利文獻2：日本公開專利申請號2007-096055

同時，使用矽晶圓、SOI(絕緣體上的矽)基板、或是絕緣表面上的半導體膜、等等製造的半導體積體電路(於下稱為積體電路)之耗電幾乎等於電路在操作狀態時產生的耗電與電路處於停止狀態時產生的耗電(於下稱為待機電力)之總合。當積體電路的集成度隨著微製程的進步而增加時，驅動電壓下降；因此，當電路處於操作狀態時產生的耗電傾向於減少。因此，總耗電中的待機電力的比例增加，因此，為了進一步降低耗電，待機電力的降低是重要的目的。

待機電力可以被分類成靜態待機電力及動態待機電力。靜態待機電力是在電壓未被施加至具有三個端子的元件之電極晶體的電極之間的狀態下，亦即，在閘極電極與源極電極之間的電壓約為0的狀態下，因源極電極與汲極電極之間的漏電流、及閘極電極與源極電極之間的漏電流、以及閘極電極與汲極電極之間的漏電流產生的。此外，動態待機電力是當包含於電晶體中的閘極電容器、佈線、等等中的寄生電容因連續地供應例如時脈訊號或電源電壓等不同訊號的電壓至處於停止狀態的電路(於下，稱為非操作電路)而充電及放電時所消耗的電力。

當集成度增加時，電晶體的通道長度縮短且以閘極絕 緣膜為代表的任何絕緣膜的厚度降低。因此，電晶體的漏電流增加且靜態待機電壓傾向於增加。

此外，為了降低動態待機電力，有效的是藉由停止供應電源電壓給非操作電路以防止包含於非操作電路中的各種應用之不必要的充電及放電。但是，一般而言，電晶體也用作為用以停止供應電源電壓的切換元件。此外，如上所述，隨著更高的集成度，電晶體的漏電流傾向於增加。結果，因為漏電流而抑制動態待機電力下降。

慮及上述問題，揭示之本發明的實施例之目的在於提供半導體裝置，其中，降低待機電力，以及，提供半導體裝置的製造方法。

使用包含氧化物半導體的電晶體作為切換元件，並且，藉由切換元件以控制對包含於積體電路中的電路之電源電壓供應。具體而言，當電路處於操作狀態時，藉由切換元件以執行對電路的電源電壓供應，並且，當電路處於停止狀態時，藉由切換元件以停止對電路的電源電壓供應。此外，被供予電源電壓的電路包含一或多個半導體元件，每一個半導體元件是包含於積體電路中的最小單元，例如由半導體所形成的電晶體、二極體、電容器、電阻器、或電感器。此外，包含於半導體元件中的半導體含有例如微晶矽、多晶矽、或單晶矽等具有結晶性的矽(結晶矽)。

此外，存在於氧化物半導體膜中、閘極絕緣膜中、氧化物半導體膜與另一絕緣膜之間的介面中或其附近的例如濕氣或氫等雜質藉由熱處理等而脫附。

藉由降低用作為電子施體(施體)之例如濕氣或氫等雜質而高度純化的氧化物半導體(純化的OS)是本質半導體(i型半導體)或實質上本質半導體。因此，包含氧化物半導體之電晶體具有很小的關閉電流之特徵。具體而言，由二次離子質譜儀(SIMS)測量到的高度純化的氧化物半導體中的氫濃度小於或等於5×10¹⁹/cm³，較佳小於或等於5×10¹⁸/cm³，更佳小於或等於5×10¹⁷/cm³，又更佳小於或等於1×10¹⁶/cm³。此外，以霍爾效應測量氧化物半導體膜的載子濃度小於1×10¹⁴/cm³，較佳小於1×10¹²/cm³，更佳小於1×10¹¹/cm³。此外，氧化物半導體的能隙大於或等於2eV，較佳大於或等於2.5eV，更佳大於或等於3eV。藉由使用經過充分地降低例如濕氣或氫等雜質濃度而高度純化的氧化物半導體膜，可以降低電晶體的關閉電流。

不同的實驗真正地證明包含高度純化的氧化物半導體膜用作為主動層的電晶體之低關閉電流。舉例而言，即使以具有1×10⁶μm的通道寬度及10μm的通道長度之元件，在源極電極與汲極電極之間的電壓從1V至10V的範圍中時，關閉電流(在閘極電極與源極電極之間的電壓為0V或更低的情況中之汲極電流)能夠小於或等於半導體參數分析儀的測量極限，亦即，小於或等於1×10^-13A。 在此情況中，可以發現對應於關閉電流除以電晶體的通道寬度而取得的值之關閉電流密度小於或等於100zA/μm。此外，電容器及電晶體彼此連接，並且，使用由電晶體控制之流入或流出電容器的電荷之電流，測量關閉電流。在測量時，使用高度純化的氧化物半導體膜作為電晶體中的通道形成區，並且，從每單位時間的電容器之電荷量變化來測量電晶體的關閉電流密度。結果，發現電晶體的源極電極與汲極電極之間的電壓是3V的情況中，能夠取得每微米數十攸安培(yA/μm)之較低的關閉電流。因此，在與本發明的實施例有關的半導體裝置中，包含高度純化的氧化物半導體膜用作為主動層之電晶體的關閉電流密度視源極電極與汲極電極之間的電壓而為小於或等於100yA/μm，較佳小於或等於10yA/μm，或更佳小於或等於1yA/μm。因此，包含高度純化的氧化物半導體膜用作為主動層之電晶體具有的關閉電流遠低於包含具有結晶性的矽之電晶體。另一方面，包含具有結晶性的矽之電晶體具有比包含氧化物半導體的電晶體更高的遷移率及更高的開啟電流。

因此，當使用包含結晶矽的半導體元件以形成電路、使用包含氧化物半導體的電晶體作為切換元件、以及由切換元件控制對電路的電源電壓供應時，可以取得積體電路的高集成度及其高速驅動，並且能夠抑制漏電流造成的待機電力增加。

注意，關於氧化物半導體，可以使用例如以In-Sn- Ga-Zn-O為基礎的氧化物半導體等四成分金屬氧化物；例如以In-Ga-Zn-O為基礎的氧化物半導體、以In-Sn-Zn-O為基礎的氧化物半導體、以In-Al-Zn-O為基礎的氧化物半導體、以Sn-Ga-Zn-O為基礎的氧化物半導體、以Al-Ga-Zn-O為基礎的氧化物半導體、及以Sn-Al-Zn-O為基礎的氧化物半導體等三成分金屬氧化物；例如以In-Zn-O為基礎的氧化物半導體、以Sn-Zn-O為基礎的氧化物半導體、以Al-Zn-O為基礎的氧化物半導體、以Zn-Mg-O為基礎的氧化物半導體、以Sn-Mg-O為基礎的氧化物半導體、以In-Mg-O為基礎的氧化物半導體、以In-Ga-O為基礎的氧化物半導體等二成份金屬氧化物；或以In-O為基礎的氧化物半導體、以Sn-O為基礎的氧化物半導體、或以Zn-O為基礎的氧化物半導體；等等。注意，在本說明書中，舉例而言，以In-Sn-Ga-Zn-O為基礎的氧化物半導體意指包含銦(In)、錫(Sn)、鎵(Ga)、及鋅(Zn)之金屬氧化物。對於成份比例並無特別限制。上述氧化物半導體可以含有矽。

此外，氧化物半導體可以由InMo₃(ZnO)_m(m>0)之化學式來予以表示。在此，M代表選自Ga、Al、Mn、或Co的其中之一或更多個金屬元素。

包含氧化物半導體的電晶體可以是底部閘極型電晶體、頂部閘極型電晶體、或底部接觸型電晶體。底部閘極型電晶體包含在絕緣表面上的閘極電極；在閘極電極上的閘極絕緣膜；在閘極絕緣膜上與閘極電極重疊的氧化物半 導體膜；在氧化物半導體膜上的源極電極和汲極電極；及在氧化物半導體膜、源極電極、和汲極電極上的絕緣膜。頂部閘極型電晶體包含在絕緣表面上的氧化物半導體膜；在氧化物半導體膜上的源極電極和汲極電極；在氧化物半導體膜、源極電極、和汲極電極上的閘極絕緣膜；在閘極絕緣膜上與氧化物半導體膜重疊的閘極電極；以及，在閘極電極上的絕緣膜。底部接觸型電晶體包含在絕緣表面上的閘極電極；在閘極電極上的閘極絕緣膜；在閘極絕緣膜上的源極電極和汲極電極；在源極電極和汲極電極上及在閘極絕緣膜上與閘極電極重疊之氧化物半導體膜；以及，在源極電極、汲極電極、和氧化物半導體膜上的絕緣膜。

藉由抑制用作為切換元件的電晶體的漏電流，可以取得高集成度的積體電路及其高速驅動並且可以降低半導體裝置的待機電力。

100‧‧‧電路

101‧‧‧切換元件

101a‧‧‧切換元件

101b‧‧‧切換元件

101c‧‧‧切換元件

101d‧‧‧切換元件

102‧‧‧控制電路

110‧‧‧電晶體

112‧‧‧負載

120‧‧‧控制電路

122‧‧‧電晶體

123‧‧‧電晶體

124‧‧‧負載

130‧‧‧電晶體

131‧‧‧電晶體

132‧‧‧電晶體

133‧‧‧電晶體

134‧‧‧負載

140‧‧‧NAND

141‧‧‧NAND

142‧‧‧NAND

143‧‧‧NAND

200‧‧‧接合基板

201‧‧‧絕緣膜

202‧‧‧脆化層

203‧‧‧基底基板

204‧‧‧半導體膜

205‧‧‧半導體膜

206‧‧‧半導體膜

207‧‧‧半導體膜

208‧‧‧閘極絕緣膜

209‧‧‧電極

210‧‧‧雜質區

211‧‧‧雜質區

212‧‧‧側壁

213‧‧‧高濃度雜質區

214‧‧‧低濃度雜質區

215‧‧‧通道形成區

216‧‧‧高濃度雜質區

217‧‧‧低濃度雜質區

218‧‧‧通道形成區

220‧‧‧電晶體

221‧‧‧電晶體

230‧‧‧絕緣膜

231‧‧‧絕緣膜

232‧‧‧絕緣膜

233‧‧‧佈線

234‧‧‧閘極電極

240‧‧‧閘極絕緣膜

241‧‧‧氧化物半導體膜

242‧‧‧氧化物半導體膜

245‧‧‧導電膜

246‧‧‧導電膜

247‧‧‧導電膜

248‧‧‧導電膜

249‧‧‧導電膜

250‧‧‧氧化物半導體膜

251‧‧‧絕緣膜

260‧‧‧電晶體

310‧‧‧電晶體

311‧‧‧閘極電極

312‧‧‧閘極絕緣膜

313‧‧‧氧化物半導體膜

314‧‧‧通道保護膜

315‧‧‧導電膜

316‧‧‧導電膜

317‧‧‧絕緣膜

320‧‧‧電晶體

321‧‧‧閘極電極

322‧‧‧閘極絕緣膜

323‧‧‧導電膜

324‧‧‧導電膜

325‧‧‧氧化物半導體膜

326‧‧‧絕緣膜

330‧‧‧電晶體

331‧‧‧導電膜

332‧‧‧導電膜

333‧‧‧氧化物半導體膜

334‧‧‧閘極絕緣膜

335‧‧‧閘極電極

336‧‧‧絕緣膜

337‧‧‧佈線

338‧‧‧導電膜

700‧‧‧像素部

701‧‧‧訊號線驅動電路

702‧‧‧掃描線驅動電路

703‧‧‧像素

704‧‧‧電晶體

705‧‧‧顯示元件

706‧‧‧儲存電容器

707‧‧‧訊號線

708‧‧‧掃描線

710‧‧‧像素電極

711‧‧‧對置電極

712‧‧‧微囊

713‧‧‧導電膜

714‧‧‧樹脂

720‧‧‧電晶體

721‧‧‧電晶體

1601‧‧‧液晶面板

1602‧‧‧第一擴散板

1603‧‧‧稜鏡片

1604‧‧‧第二散光板

1605‧‧‧導光板

1606‧‧‧反光板

1607‧‧‧光源

1608‧‧‧電路基板

1609‧‧‧可撓性印刷電路

1610‧‧‧可撓性印刷電路

7001‧‧‧機殼

7002‧‧‧顯示部

7011‧‧‧機殼

7012‧‧‧顯示部

7013‧‧‧支撐基底

7021‧‧‧機殼

7022‧‧‧顯示部

7031‧‧‧機殼

7032‧‧‧機殼

7033‧‧‧顯示部

7034‧‧‧顯示部

7035‧‧‧麥克風

7036‧‧‧揚音器

7037‧‧‧操作鍵

7038‧‧‧探針

7041‧‧‧機殼

7042‧‧‧顯示部

7043‧‧‧音頻輸入部

7044‧‧‧音頻輸出部

7045‧‧‧操作鍵

7046‧‧‧光接收部

7051‧‧‧機殼

7052‧‧‧顯示部

7053‧‧‧操作鍵

在附圖中，圖1是半導體裝置的方塊圖；圖2A及2B均顯示包含反相器的半導體裝置之結構，圖2C顯示半導體裝置的操作；圖3A及3B均顯示包含NAND的半導體裝置之結構，圖3C顯示半導體裝置的操作；圖4A及4B均顯示包含NOR的半導體裝置之結構，圖4C顯示半導體裝置的操作； 圖5A及5B顯示包含正反器的半導體裝置之結構；圖6A顯示包含正反器的半導體裝置之結構，圖6B顯示其操作；圖7A顯示包含正反器的半導體裝置之結構，圖7B顯示其操作；圖8A至8E顯示半導體裝置的製造方法；圖9A至9D顯示半導體裝置的製造方法；圖10A及10B顯示半導體裝置的製造方法；圖11A至11D顯示半導體裝置的製造方法；圖12A至12C顯示半導體裝置的製造方法；圖13A至13C均顯示半導體裝置的結構；圖14A及14B顯示半導體顯示裝置的結構；圖15顯示半導體顯示裝置的結構；圖16A至16F均顯示電子設備；及圖17A顯示包含正反器的半導體裝置之結構，圖17B顯示其操作。

於下，將參考附圖，詳述本發明的實施例。但是，本發明不限於下述說明，並且，習於此技藝者將容易瞭解，在不違離本發明的精神及範圍之下，可以依不同方式修改模式及細節。因此，本發明不應被解釋成侷限於下述實施例的說明。

本發明可以應用至包含例如微處理器、影像處理電 路、RF標籤、及半導體顯示裝置等積體電路之任何種類的半導體裝置之製造。半導體顯示裝置在其類別中包含下述：液晶顯示裝置、設置以有機發光元件(OLED)為代表的發光元件用於每一個像素之發光裝置、電子紙、數位微鏡裝置(DMD)、電漿顯示面板(PDP)、場發射顯示裝置(FED)、及包含包括半導體元件之驅動電路的其它半導體顯示裝置。

(實施例1)

圖1是與本發明的實施例有關之半導體裝置的方塊圖。圖1中所示的半導體裝置包含使用矽晶圓、SOI(絕緣體上的矽)基板、在絕緣表面上的矽薄膜、等等形成的電路100、及控制對電路100的電源電壓供應之切換元件101。切換元件101根據控制訊號以執行切換。具體而言，當電路100處於操作狀態時，切換元件101根據控制訊號而開啟，電源電壓被供應至電路100。此外，當電路100處於停止狀態時，切換元件101根據控制訊號而關閉，停止電源電壓被供應至電路100。

電路100包含一或多個半導體元件，每一個半導體元件是包含於電路中的最小單元，例如電阻器、二極體、電容器、電阻器、或電感器。此外，包含於半導體元件中的半導體含有例如微晶矽、多晶矽、或單晶矽等具有結晶性(結晶矽)的矽。

電路100可以是例如反相器、NAND、NOR、AND、 或OR等基本邏輯閘，可以是這些邏輯閘的組合之例如正反器、暫存器、或移位暫存器等邏輯電路、或是複數個邏輯電路的組合之大型運算電路。

切換元件101包含至少一電晶體，所述至少一電晶體包括氧化物半導體用作為主動層。在多個電晶體包含於切換元件101中的情況中，多個電晶體可以彼此並聯、串聯、或是並聯與串聯連接的組合。

注意，電晶體彼此串聯連接的狀態意指第一電晶體的源極電極和汲極電極中僅有一電極僅被連接至第二電晶體的源極電極和汲極電極中的其中一個電極。此外，電晶體彼此並聯連接的狀態意指第一電晶體的源極電極被連接至第二電晶體的源極電極以及第一電晶體的汲極電極被連接至第二電晶體的汲極電極。

包含於電晶體中的「源極電極」和「汲極電極」之名稱可以視電晶體的極性或施加至個別電極的電位位準之間的差而彼此互換。一般而言，在n通道電晶體中，有較低電壓施加的電極稱為源極電極，有較高電壓施加的電極稱為汲極電極。此外，在p通道電晶體中，有較低電壓施加的電極稱為汲極電極，有較高電壓施加的電極稱為源極電極。在本說明書中，為了方便起見，雖然假定源極電極和汲極電極是固定的以說明電晶體的連接關係；但是，事實上，源極電極和汲極電極的名稱可以視上述電位之間的關係而彼此互換。

如上所述，包含氧化物半導體的電晶體之漏電流遠小 於包含具有結晶性的矽之電晶體的漏電流。因此，使用包含氧化物半導體的電晶體作為切換元件101有較低電壓施加的電極稱為汲極電極，有較高電壓施加的電極稱為汲極電極，以及，由切換元件101控制對電路101的電源電壓供應，以致於可以抑制由切換元件101的漏電流造成的待機電力增加。

此外，藉由降低電路100的耗電，可以降低控制電路100的操作之另一電路的負載。因此，電路100及包含控制電路100的另一電路之積體電路的功能擴充可以整體地執行。

另一方面，一般而言，包含具有結晶性的矽之電晶體比包含氧化物半導體的電晶體具有更高的開啟電流。因此，當使用包含結晶矽形成的電路100時，可以取得包含電路100的積體電路之高集成度及其高速驅動。

接著，將參考圖2A至2C，說明電路100是反相器的情況中半導體裝置的具體結構及操作。

在圖2A中所示的半導體裝置中，電路100包含p通道電晶體110和n通道電晶體111。在電晶體110和電晶體111中的每一個電晶體中，具有結晶性的矽用於主動層。此外，電晶體110及電晶體111形成反相器。

具體而言，電晶體110的汲極電極與電晶體111的汲極電極彼此連接。此外，電晶體110的汲極電極與電晶體111的汲極電極的電位被施加至包含於後續級中的電路作為輸出訊號的電位。有輸出訊號施加的佈線或電極包含例 如寄生電容等電容。此電容稱為圖2A中的負載112。

輸入訊號的電位被施加至電晶體110的閘極電極及電晶體111的閘極電極。高位準的電源電位VDD被施加至電晶體110的源極電極。低位準的電源電位VSS經由切換元件101而被施加至電晶體111的源極電極。

注意，在本說明書中「連接」意指電連接且對應於電流或電壓可以傳導的狀態。

圖2A顯示切換元件101控制低電源電壓VSS對電路100的供應。接著，圖2B顯示切換元件101控制高位準電源電壓VDD對電路100的供應之情況中半導體裝置的結構。如圖2A中所示般，在圖2B中所示的半導體裝置中，電路100包含p通道電晶體110及n通道電晶體111。在電晶體110及電晶體111中的每一個電晶體中，使用具有結晶性的矽作為主動層。此外，電晶體110及電晶體111形成反相器。

具體而言，電晶體110的汲極電極與電晶體111的汲極電極彼此連接。此外，電晶體110的汲極電極與電晶體111的汲極電極的電位被施加至包含於後續級中的電路作為輸出訊號的電位。有輸出訊號施加的佈線或電極包含例如寄生電容等電容。此電容稱為圖2B中的負載112。

輸入訊號的電位被施加至電晶體110的閘極電極及電晶體111的閘極電極。高位準的電源電位VDD經由切換元件101而被施加至電晶體110的源極電極。低位準的電源電位VSS被施加至電晶體111的源極電極。

切換元件101根據控制訊號以執行切換。藉由使用圖2A中所示的半導體裝置為例來說明，圖2C顯示電路100在操作狀態中的週期(操作週期)以及電路100在停止狀態(非操作週期)中的週期中輸入訊號、輸出訊號、及控制訊號的電位的時序圖。

在操作週期中，控制訊號具有使切換元件101開啟的電位。具體而言，圖2C顯示控制訊號具有高位準電位的情況。因此，在操作週期中，電源電壓VSS被施加至電晶體111的源極電極。此外，當輸入訊號具有低位準電位時，可以取得具有高位準電位的輸出訊號。當輸入訊號具有高位準電位時，可以取得具有低位準電位的輸出訊號。

在非操作週期中，控制訊號具有使切換元件101關閉的電位。具體而言，圖2C顯示控制訊號具有低位準電位的情況。因此，在非操作週期中，電源電壓VSS未被施加至電晶體111的源極電極，並且，電晶體111的源極電極處於浮動狀態。因此，即使當輸入訊號的電位為低位準或高位準時，輸出訊號的電位仍然處於高位準。

如上所述，在非操作週期中，藉由停止供應電源電壓給電路100，可以降低電路100中消耗的動態待機電力。此外，使用包含氧化物半導體膜的半導體元件，以形成切換元件101；因此，可以降低取決於漏電流等的靜態待機電力。因此，當停止供應電源電壓給未操作的電路時，可以降低未操作的電路中消耗的靜態待機電力及動態待機電力，以致於能夠提供可以降低整個電路的耗電之半導體裝 置。

接著，參考圖3A至3C，說明當電路100是NAND的情況中，半導體裝置的具體結構及操作。

在圖3A中所述的半導體裝置中，電路100包含p通道電晶體120、p通道電晶體121、n通道電晶體122、及n通道電晶體123。在電晶體120、電晶體121、電晶體122、及電晶體123中的每一個電晶體中，具有結晶性的矽用於主動層。此外，電晶體120、電晶體121、電晶體122、及電晶體123形成NAND。

具體而言，高位準電源電壓VDD被施加至電晶體120的源極電極和電晶體121的源極電極。輸入訊號1的電位被施加至電晶體120的閘極電極和電晶體122的閘極電極。電晶體120的汲極電極、電晶體121的汲極電極、及電晶體122的汲極電極彼此連接，這些汲極電極的電位被施加至包含於後續級中的電路作為輸出訊號的電位。有輸出訊號施加的佈線或電極包含例如寄生電容等電容，此電容在圖3A中稱為負載124。電晶體122的源極電極和電晶體123的汲極電極彼此連接。輸入訊號2的電位被施加至電晶體121的閘極電極和電晶體123的閘極電極。此外，低電位電源電壓VSS經由切換元件101而被施加至電晶體123的源極電極。

圖3A顯示切換元件101控制低位準電源電壓VSS對電路100的供應。接著，圖3B顯示切換元件101控制高位準電源電壓VSS對電路100的供應。如圖3A中所示 般，在圖3B中所示的半導體裝置中，電路100包含p通道電晶體120、p通道電晶體121、n通道電晶體122、及n通道電晶體123。在電晶體120、電晶體121、電晶體122、及電晶體123中的每一個電晶體中，具有結晶性的矽用於主動層。此外，電晶體120、電晶體121、電晶體122、及電晶體123形成NAND。

具體而言，高位準電源電壓VDD經由切換元件101a而被施加至電晶體120的源極電極。高位準電源電壓VDD經由切換元件101b而被施加至電晶體120的源極電極。注意，圖3B顯示一實例，其中，藉由複數個切換元件(亦即，切換元件101a和切換元件101b)來控制電源電壓VDD對電路100的供應；但是，切換元件的數目可以為一。此外，輸入訊號1的電位被施加至電晶體120的閘極電極和電晶體122的閘極電極。電晶體120的汲極電極、電晶體121的汲極電極、及電晶體122的汲極電極彼此連接，這些汲極電極的電位被施加至包含於後續級中的電路作為輸出訊號的電位。有輸出訊號施加的佈線或電極包含例如寄生電容等電容，此電容在圖3B中稱為負載124。電晶體122的源極電極和電晶體123的汲極電極彼此連接。輸入訊號2的電位被施加至電晶體121的閘極電極和電晶體123的閘極電極。低位準電源電壓VSS被施加至電晶體123的源極電極。

切換元件101根據控制訊號以執行切換。藉由使用圖3A中所示的半導體裝置為例說明，圖3C顯示電路100在 操作狀態中的週期(操作週期)以及電路100在停止狀態(非操作週期)中的週期中輸入訊號、輸出訊號、及控制訊號的電位的時序圖。

在操作週期中，控制訊號具有使切換元件101開啟的電位。具體而言，圖3C顯示控制訊號具有高位準電位的情況。因此，在操作週期中，電源電壓VSS被施加至電晶體123的源極電極。此外，當輸入訊號1具有高位準電位及輸入訊號2具有高位準電位時，可以取得具有低位準電位的輸出訊號。當輸入訊號1具有低位準電位及輸入訊號2具有高位準電位時，可以取得具有高位準電位的輸出訊號。

在非操作週期中，控制訊號具有使切換元件101關閉的電位。具體而言，圖3C顯示控制訊號具有低位準電位的情況。因此，在非操作週期中，電源電壓VSS未被施加至電晶體123的源極電極，並且，電晶體123的源極電極係處於浮動狀態。因此，即使當輸入訊號1及輸入訊號2的電位為低位準或高位準時，輸出訊號的電位仍然處於高位準。

如上所述，在非操作週期中，藉由停止供應電源電壓給電路100，可以降低電路100中消耗的動態待機電力。此外，使用包含氧化物半導體膜的半導體元件，以形成切換元件101；因此，可以降低取決於漏電流等的靜態待機電力。因此，當停止供應電源電壓給未操作的電路時，可以降低未操作的電路中消耗的靜態待機電力及動態待機電 力，以致於能夠提供可以降低整個電路的耗電之半導體裝置。

接著，參考圖4A至4C，說明當電路100是NOR的情況中，半導體裝置的具體結構及操作。

在圖4A中所述的半導體裝置中，電路100包含p通道電晶體130、p通道電晶體131、n通道電晶體132、及n通道電晶體133。在電晶體130、電晶體131、電晶體132、及電晶體133中的每一個電晶體中，具有結晶性的矽用於主動層。此外，電晶體130、電晶體131、電晶體132、及電晶體133形成NOR。

具體而言，高位準電源電壓VDD被施加至電晶體130的源極電極。輸入訊號1的電位被施加至電晶體130的閘極電極和電晶體133的閘極電極。電晶體130的汲極電極、和電晶體131的源極電極彼此連接。輸入訊號2的電位被施加至電晶體131的閘極電極和電晶體132的閘極電極。電晶體131的汲極電極、電晶體132的汲極電極、和電晶體133的汲極電極彼此連接，這些汲極電極的電位被施加至包含於後續級中的電路作為輸出訊號的電位。有輸出訊號施加的佈線或電極包含例如寄生電容等電容，此電容在圖4A中稱為負載134。低電位電源電壓VSS經由切換元件101a而被施加至電晶體132的源極電極。低電位電源電壓VSS經由切換元件101b而被施加至電晶體133的源極電極。注意，圖4A顯示一實例，其中，藉由複數個切換元件(亦即，切換元件101a和切換元件 101b)來控制電源電壓VSS對電路100的供應。但是，切換元件的數目可以為一。

圖4A顯示切換元件101a和101b控制低位準電源電壓VSS對電路100的供應。接著，圖4B顯示切換元件101控制高位準電源電壓VSS對電路100的供應。如圖4A中所示般，在圖4B中所示的半導體裝置中，電路100包含p通道電晶體130、p通道電晶體131、n通道電晶體132、及n通道電晶體133。在電晶體130、電晶體131、電晶體132、及電晶體133中的每一個電晶體中，具有結晶性的矽用於主動層。此外，電晶體130、電晶體131、電晶體132、及電晶體133形成NOR。

具體而言，高位準電源電壓VDD經由切換元件101而被施加至電晶體130的源極電極。高位準電源電壓VDD經由切換元件101而被施加至電晶體130的源極電極。輸入訊號1的電位被施加至電晶體130的閘極電極和電晶體133的閘極電極。電晶體130的汲極電極及電晶體131的源極電極彼此連接。輸入訊號2的電位施加至電晶體131的閘極電極和電晶體132的閘極電極。電晶體131的汲極電極、電晶體132的汲極電極、及電晶體133的汲極電極彼此連接，這些汲極電極的電位被施加至包含於後續級中的電路作為輸出訊號的電位。有輸出訊號施加的佈線或電極包含例如寄生電容等電容，此電容在圖4B中稱為負載134。低位準電源電壓VSS被施加至電晶體132的源極電極和電晶體133的源極電極。

切換元件101根據控制訊號以執行切換。藉由使用圖4A中所示的半導體裝置為例說明，圖4C顯示電路100在操作狀態中的週期(操作週期)以及電路100在停止狀態(非操作週期)中的週期中輸入訊號、輸出訊號、及控制訊號的電位的時序圖。

在操作週期中，控制訊號具有使切換元件101a及切換元件101b開啟的電位。具體而言，圖4C顯示控制訊號具有高位準電位的情況。因此，在操作週期中，電源電壓VSS被施加至電晶體132的源極電極及電晶體133的源極電極。此外，當輸入訊號1具有低位準電位及輸入訊號2具有低位準電位時，可以取得具有高位準電位的輸出訊號。當輸入訊號1具有高位準電位及輸入訊號2具有低位準電位時，可以取得具有低位準電位的輸出訊號。

在非操作週期中，控制訊號具有使切換元件101a及切換元件101b關閉的電位。具體而言，圖4C顯示控制訊號具有低位準電位的情況。因此，在非操作週期中，電源電壓VSS未被施加至電晶體132的源極電極及電晶體133的源極電極，並且，電晶體132的源極電極及電晶體133的源極電極係處於浮動狀態。因此，即使當輸入訊號1及輸入訊號2的電位為低位準或高位準時，輸出訊號的電位仍然處於低位準。

如上所述，在非操作週期中，藉由停止供應電源電壓給電路100，可以降低電路100中消耗的動態待機電力。此外，使用包含氧化物半導體膜的半導體元件，以形成切 換元件101；因此，可以降低取決於漏電流等的靜態待機電力。因此，當停止供應電源電壓給未操作的電路時，可以降低未操作的電路中消耗的靜態待機電力及動態待機電力，以致於能夠提供可以降低整個電路的耗電之半導體裝置。

接著，參考圖5A和5B以及圖6A和6B，以電路100是正反器的情況為例說明半導體裝置的具體結構及操作。

在圖5A中所示的半導體裝置中，電路100是正反器，輸入訊號和時脈訊號分別被輸入至端子D和端子CK，輸出訊號1和輸出訊號2分別從端子Q和端子Qb輸出。對於正反器的電路結構並無限定，只要電路能夠藉由使用回饋動作而保持一個位元的資料即可。圖5B顯示電路100的更具體結構。圖5B中所示的電路100是D型正反器，其包含NAND 140、NAND 141、NAND 142、及NAND 143。輸入訊號的電位被施加至NAND 140的第一輸入端。時脈訊號的電位被施加至NAND 140的第二輸入端及NAND 142的第二輸入端。NAND 140的輸出端係連接至NAND 142的第一輸入端及NAND 141的第一輸入端。NAND 142的輸出端係連接至NAND 143的第二輸入端。NAND 141的輸出端係連接至NAND 143的第一輸入端，及NAND 141的輸出端的電位作為輸出訊號1的電位而被施加至包含於後續級中的電路。NAND 143的輸出端係連接至NAND 141的第二輸入端，及NAND 143的輸出端的電位作為輸出訊號2的電位而被施加至包含於後續級 中的電路。

注意，圖5B中所示的電路100具有可以取得輸出訊號1和輸出訊號2的結構；但是，於需要時輸出訊號的數目可以是一。

然後，NAND 140、NAND 141、NAND 142、及NAND 143藉由切換元件101來予以控制。圖5A顯示低位準電源電壓VSS的供應係藉由切換元件101來予以控制的情況；但是，高位準電源電壓的供應可以藉由切換元件101來予以控制。

圖6A顯示半導體裝置的更具體電路圖之實例。NAND 140、NAND 141、NAND 142、及NAND 143中電晶體的連接關係可以參考圖3A及3B。在包含於NAND 140、NAND 141、NAND 142、及NAND 143中的每一個電晶體中，使用具有結晶性的矽作為主動層。與圖5A不同，圖6A顯示電源電位VSS對NAND 140、NAND 141、NAND 142、及NAND 143的供應分別藉由切換元件101a、101b、101c、及101d來予以控制。

藉由使用圖6A中所示的半導體裝置為例說明，圖6B顯示電路100在操作狀態中的週期(操作週期)以及電路100在停止狀態中的週期(非操作週期)中輸入訊號、輸出訊號、及控制訊號的電位的時序圖。

在操作週期中，控制訊號具有使切換元件101a及切換元件101b開啟的電位。具體而言，圖6B顯示控制訊號具有高位準電位的情況。因此，在操作週期中，電源電壓 VSS被施加至NAND140至143。此外，當時脈訊號具有高位準或低位準電位及輸入訊號具有高位準電位時，可以取得具有高位準電位的輸出訊號1及具有低位準電位的輸出訊號2。當時脈訊號具有高位準或低位準電位及輸入訊號具有低位準電位時，可以取得具有低位準電位的輸出訊號1及具有高位準電位的輸出訊號2。

在非操作週期中，控制訊號具有使切換元件101a至切換元件101d關閉的電位。具體而言，圖6B顯示控制訊號具有低位準電位的情況。因此，在非操作週期中，電源電壓VSS未被施加至NAND140至143。換言之，在操作週期中被施予電源電壓VSS的每一個電晶體之源極電極在非操作週期中處於浮動狀態。因此，當時脈訊號的電位及輸入訊號處於低位準或高位準時，輸出訊號1及輸出訊號2保持它們的電位，它們的電位是與正好在非操作週期的開始之前的電位相同。

如上所述，在非操作週期中，藉由停止供應電源電壓給電路100，可以降低電路100中消耗的動態待機電力。此外，使用包含氧化物半導體膜的半導體元件，形成切換元件101；因此，可以降低取決於漏電流等的靜態待機電力。因此，當停止供應電源電壓給未操作的電路時，可以降低未操作的電路中消耗的靜態待機電力及動態待機電力，以致於能夠提供可以降低整個電路的耗電之半導體裝置。

注意，當電路100處於停止狀態時由包含氧化物半導 體膜的半導體元件停止時脈訊號被供應至電路100之結構可以加至本發明的實施例之半導體裝置。接著，參考圖7A和7B，說明半導體電路100是正反器的情況中半導體裝置的具體結構及操作，在所述正反器中，電源電壓及時脈訊號對電路100的供應受到控制。

圖7A中所示的半導體裝置包含控制電路102以及電路100和切換元件100，控制電路102可以控制時脈訊號對電路100的供應。除了時脈訊號之外，用於控制電路102的操作之控制訊號1被輸入至控制電路102。圖7A顯示使用AND作為控制電路102的情況，以及時脈訊號和控制訊號都被輸入至AND。自AND輸出的訊號被輸入至電路100。此外，電路100是正反器。輸入訊號及自控制電路102輸出的訊號分別被輸入至端子D及端子CK，並且，輸出訊號係從端子Q輸出。

圖7A中所示的電路100的具體結構可以參考圖5B。對於正反器的電路結構並無限定，只要電路能夠藉由使用回饋動作而保持一個位元的資料即可。此外，雖然在圖5B中所示的電路100中，可以取得輸出訊號1及輸出訊號2，然而在圖7A中所示的電路100中，輸出訊號的數目是一。

電源電壓對電路100的供應係藉由切換元件101來予以控制。圖7A顯示低位準電源電壓VSS的供應藉由切換元件101來予以控制的情況；但是，高位準電源電壓的供應可以藉由切換元件101來予以控制。

圖7A顯示使用AND作為控制電路102的實例；但是，控制電路102不限於AND，只要時脈訊號對電路100的供應能夠根據控制訊號1而受控之電路結構即可。舉例而言，取代AND，NOR可以被用來控制電路102。

控制元件102包含至少一電晶體，所述至少一電晶體包括氧化物半導體作為主動層。包含氧化物半導體膜作為主動層的電晶體的漏電流遠小於包含具有結晶性的矽之電晶體的漏電流。因此，藉由使用包含氧化物半導體膜的電晶體作為控制電路102，時脈訊號對電路100的供應係藉由控制電路102來予以控制，以致於可以抑制導因於控制電路102的漏電流之待機電力的增加。

藉由使用圖7A中所示的半導體裝置為例說明，圖7B顯示電路100在操作狀態中的週期(操作週期)以及電路100在停止狀態中的週期(非操作週期)中輸入端子的資料、輸出端子的資料、控制訊號1及控制訊號2的電位的時序圖。

在操作週期中，控制訊號1的操作處於高位準，並且，時脈訊號經由控制電路102而被供應至電路100，電路100是正反器。此外，控制訊號2的電位是高位準，並且，電源電壓VSS被供應至電路100。因此，電路100係處於操作狀態。然後，作為正反器之電路100根據時脈訊號輸入以保持資料。在操作週期中，由於包含於輸入訊號中的資料從D0改變至D1，所以，包含於輸出訊號中的資料也從D0改變至D1。

接著，在非操作週期中，控制訊號1的電位係處於低位準，並且，停止時脈訊號對電路100的供應。換言之，固定在低位準的電位從控制電路102而被供應至電路100，電路100是正反器。此外，在非操作週期中，控制訊號2的電位係處於低位準，並且，停止電源電壓VSS對電路100的供應。因此，電路100係處於非操作狀態，輸出訊號的資料保持為D1。注意，停止時脈訊號的供應之狀態意指操作週期中從控制電路102而被施加至電路100的電位未在低位準與高位準之間變化而是固定在低位準或高位準的狀態。

如上所述，藉由停止供應時脈訊號至電路100，亦即，藉由在非操作週期中執行所謂的時脈閘控，可以降低電路100中消耗的動態待機電力。此外，藉由停止供應電源電壓至電路100，可以降低電路100中消耗的動態待機電力。此外，使用均包含氧化物半導體膜的半導體元件，以形成切換元件101和控制電路102；因此，可以降低取決於漏電流等靜態待機電力。因此，藉由停止供應時脈訊號及電源電壓至未操作的電路，以降低未操作的電路中消耗的靜態待機電力及動態待機電力，以致於能夠提供降低整體電路的耗電之半導體裝置。

注意，也是在使用NOR取代AND以作為控制電路102的情況中，時脈訊號及控制訊號都被輸入至NOR。然後，自NOR輸出的訊號被輸入至電路100。圖17A顯示使用NOR作為圖7A中所示的半導體裝置中的控制電路 102之情況。電路100的結構及切換元件101與圖7A相同；因此，省略其詳細說明。使用圖17A中所示的半導體裝置為例說明，圖17B顯示電路100在操作狀態中的週期(操作週期)以及電路100在停止狀態中的週期(非操作週期)中輸入訊號的資料、輸出訊號的資料、及控制訊號1的電位和控制訊號2的電位的時序圖。

在使用NOT作為控制電路102的情況中，在操作週期中，控制訊號1的電位在低位準，並且，時脈訊號經由控制電路102而被供應至電路100，電路100是正反器。此外，控制訊號2的電位在高位準，並且，電源電壓VSS被供應至電路100。因此，電路100係處於操作狀態。然後，作為正反器之電路100根據時脈訊號輸入以保持資料。在操作週期中，由於包含於輸入訊號中的資料從D0改變至D1，所以，包含於輸出訊號中的資料也從D0改變至D1。

接著，在非操作週期中，控制訊號1的電位係處於高位準，並且，停止時脈訊號被供應至電路100。換言之，固定在低位準的電位從控制電路102而被供應至電路100，電路100是正反器。此外，在非操作週期中，控制訊號2的電位係處於低位準，並且，停止電源電壓VSS對電路100的供應。因此，電路100係處於非操作狀態，並且，輸出訊號的資料保持為D1。

[實施例2]

在本實施例中，將說明關於本發明的實施例之半導體裝置的製造方法。

關於本發明的實施例之半導體裝置包括包含矽的電晶體以及包括氧化物半導體的電晶體。使用矽晶圓、SOI(絕緣體上的矽)基板、絕緣表面上的矽薄膜、等等，以形成包含矽的電晶體。

使用例如以Smart Cut(註冊商標)為代表的UNIBOND(註冊商標)、磊晶層轉換(ELTRAN)、介電質分離法、電漿輔助化學蝕刻(PACE)法、佈植氧分離(SIMOX)法、等等。

以已知的技術，將形成於具有絕緣表面的基板上的矽半導體膜晶化。關於已知的晶化技術，可為使用雷射光的雷射晶化法以及使用觸媒元素的晶化法。或者，可以結合使用觸媒元素的晶化法和雷射晶化法。在使用例如石英等具有高耐熱性的熱穩定基板的情況中，能夠結合下述任何晶化法：藉由電熱爐之熱晶化法、藉由紅外光之燈退火晶化法、藉由觸媒元素之晶化法、以及約950℃之高溫退火法。

此外，使用上述方法製造的半導體元件可以轉移至塑膠等形成的可撓性基板上以形成半導體裝置。關於轉移方法，可以使用下述各種方法：在基板與半導體元件之間設置金屬氧化物膜、以及藉由晶化而使金屬氧化物膜脆化以致於半導體元件被分離及轉移之方法；含有氫的非晶矽膜設於基板與半導體元件之間、以及以雷射光照射或蝕刻來 去除非晶矽膜以致於半導體元件自基板分離及被轉移之方法；藉由機械切割或溶液或氣體蝕刻以去除設有半導體元件的基板以致於將半導體元件自基板切割、以及半導體元件被轉移；等等。

在本實施例中，說明半導體裝置的製造方法之實施例，其中，使用SOI(絕緣體上的矽)，以製造包含矽的電晶體，然後，製造包含氧化物半導體的電晶體。

如圖8A所示，清洗接合基板200，然後，在接合基板200的表面上形成絕緣膜201。

關於接合基板200，使用由矽形成的單晶半導體基板。此外，使用具有晶格扭曲的矽形成的半導體基板、鍺添加至矽中的矽鍺等等作為接合基板200。

注意，在用於接合基板200的單晶半導體基板中，晶軸方向較佳係均勻的；但是，基板無需由完全消除例如點缺陷、線缺陷、或平面缺陷等晶格缺陷之完美晶體所形成。

接合基板200的形狀不限於圓形，基板可以被處理成圓形以外的其它形狀。舉例而言，慮及接合基板200稍後要附接的基底基板203通常為長方形且例如縮小投影曝光設備等曝光設備的曝光區是長方形等的事實，接合基板200可以被處理成長方形。藉由切割市場上可取得的圓形單晶半導體基板，以處理接合基板200。

絕緣膜201可以是單絕緣膜或複數個絕緣膜的堆疊層。慮及包含稍後將去除的雜質之區域，較佳的是形成絕 緣膜201至大於或等於15nm且小於或等於500nm之厚度。

關於包含於絕緣膜201中的膜，可以使用例如氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鍺膜、氮化鍺膜、氧氮化鍺膜、或氮氧化鍺膜等含有矽或鍺作為其成份的絕緣膜。此外，也可以使用包含例如氧化鋁、氧化鉭、或氧化鉿等金屬氧化物的絕緣膜；包含例如氮化鋁等金屬氮化物的絕緣膜；包含例如氧氮化鋁膜等金屬氧氮化物之絕緣膜；或是包含例如氮氧化鋁膜等金屬氮氧化物之絕緣膜。

舉例而言，在本實施例中，說明使用接合基板200的熱氧化形成的氧化矽作為絕緣膜201之實施例。注意，在圖8A中，絕緣膜201形成為覆蓋接合基板200的整個表面；但是，絕緣膜201可以形成在接合基板200的至少一表面上。

在本說明書中，氧氮化物意指含有的氧比氮多之物質，氮氧化物意指含有的氮比氧多的物質。

在藉由熱氧化接合基板200的表面以形成絕緣膜201的情況中，可以使用含有少量濕氣的氧之乾氧化、添加例如氯化氫等含有鹵素的氣體至氧氛圍中的熱氧化、等等以作為熱氧化。此外，可以使用例如氫與氧燃燒以產生水或熱分解氧化等濕氧化或是高純化水被加熱至100℃或更高溫以產生水蒸汽及使用水蒸汽來執行氧化的水蒸汽氧化，以用來形成絕緣膜201。

在基底基板203包含例如鹼金屬或鹼土金屬等降低半導體裝置的可靠度之雜質的情況中，絕緣膜201較佳包含至少一層障壁膜，以防止此雜質從基底基板203擴散至分離後要被形成的半導體膜中。關於可以作為障壁膜的絕緣膜，可為氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜、等等。舉例而言，作為障壁膜的絕緣膜較佳形成至15nm至300nm的厚度。此外，例如氧化矽膜或氧氮化矽膜等比障壁膜具有更低比例的氮之絕緣膜可以被形成於障壁膜與接合基板200之間。具有較低比例的氮之絕緣膜的厚度可以形成大於或等於5nm且小於或等於200nm。

在使用氧化矽作為絕緣膜201的情況中，以例如CVD法、電漿CVD法、氛圍壓力CVD法、或使用矽烷及氧的混合氣體、TEOS(四乙氧矽烷)及氧的混合氣體等等之偏壓ECRCVD法等汽相沈積法，以形成絕緣膜201。在此情況中，絕緣膜201的表面可以藉由電漿處理而被緻密化。在以氮化矽用於絕緣膜201的情況中，以例如電漿CVD法等汽相沈積法，使用矽烷與氨的混合氣體，以形成絕緣膜201。

此外，使用氧化矽以形成絕緣膜201，所述氧化矽係藉由使用有機矽烷氣體，以化學汽相沈積法所形成的。關於有機矽烷氣體，可以使用例如四乙氧矽烷(TEOS)(化學式：Si(OC₂H₅)₄)、四甲矽烷(TMS)(化學式：Si(CH₃)₄)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮(HMDS)、三乙氧矽 烷(化學式：SiH(OC₂H₅)₃)、或三二甲基胺基矽烷(化學式：SiH(N(CH₃)₂)₃)等含矽化合物。

以有機矽烷氧體用於源氣體，以350℃或更低溫的處理，形成具有平坦表面的氧化矽膜。或者，可以使用由熱CVD法在等於200℃且低於或等於500℃的溫度下形成的低溫氧化物(LTO)。藉由使用單矽烷(SiH₄)、二矽烷(Si₂H₆)等作為矽源氣體及使用二氧化氮等作為氧源氣體，形成LTO。

舉例而言，在以TEOS及O₂用於源氣體以形成氧化矽膜作為絕緣膜201的情況中，條件被設定為如下所述：TEOS的流速為15sccm，O₂的流速為750sccm，沈積壓力為100Pa，沈積為溫度為300℃，RF輸出為300W，電源頻率為13.56MHz。

注意，例如使用有機矽烷形成的氧化矽或是以低溫形成的氮氧化矽膜等相對低溫下形成的絕緣膜在其表面上具有一些OH基團。OH基團與水分子之間的氫鍵結形成矽烷醇基且在低溫下將基底基板與絕緣膜接合。最後在基底基板與絕緣膜之間形成共價鍵的矽烷鍵。相較於未具有OH鍵的熱氧化物膜或Smart Cut(註冊商標)等中使用的具有很少OH鍵之熱氧化物膜，例如使用有機矽烷形成的上述氧化矽膜或相對低溫形成的LTO等絕緣膜適合在低溫下接合。

絕緣膜201在接合基板200的表面上形成平坦的以及親水的接合平面。因此，絕緣膜201的平均表面粗糙度 R_a較佳小於或等於0.7nm，更佳小於或等於0.4nm。絕緣膜201的厚度可以大於或等於5nm且小於或等於500nm，較佳大於或等於10nm且小於或等於200nm。

接著，如圖8B所示，以包含如箭頭所示般由電場加速通過絕緣膜201的離子之離子束，以照射接合基板200，因此，在離接合基板200的表面預定深度的區域中形成具有微空乏的脆化層202。舉例而言，脆化層意指因晶體結構的扭曲而局部地脆化之層，並且，脆化層的狀態取決於用於形成脆化層的方式。注意，會有從接合基板的一表面至脆化層的區域被脆化至某種程度的情況；但是，在本說明書中的脆化層意指稍後執行分離的區域及其附近。

藉由離子束的加速能量及其入射角，可以調整脆化層202形成處的深度。藉由加速電壓，可以調整加速能量。脆化層202形成在與離子的平均穿透深度相同的深度或實質上相同的深度。根據離子被佈植的深度，決定將與接合基板200分離的半導體膜204的厚度。脆化層202形成處的深度可以被設定在例如大於或等於50nm且小於或等於500nm的範圍中，較佳大於或等於50nm且小於或等於200nm。

希望以離子摻雜法來佈植離子至接合基板200，在所述離子摻雜法中，由於循環時間縮短，所以並未執行質量分離；但是，本發明可以採用執行質量分離的離子佈植法。

當以氫(H₂)用於源氣體時，藉由激勵氫氣，產生H⁺、H₂ ⁺、及H₃ ⁺。藉由控制電漿激勵法、用於產生電漿的氛圍之壓力、供應的源氣體的量、等等，可以改變從源氣體產生的離子物質之比例。在以離子摻雜法執行離子佈植的情況中，較佳的是在離子束中含有的H₃ ⁺相對於H⁺、H₂ ⁺、及H₃ ⁺的總量為50%或更多，更佳的是H₃ ⁺的比例為80%或更多。當含有的H₃ ⁺為80%或更多時，離子束中的H₂ ⁺離子的比例變得相對較小，造成離子束中含有的氫離子的平均穿透深度具有較低的變異。結果，離子佈植效率增進且循環時間縮短。

H₃ ⁺比H⁺及H₂ ⁺具有較大的質量。當含有更高比例的H₃ ⁺的離子束與含有更高比例的H⁺及H₂ ⁺相比較時，即使摻雜時的加速電壓相同，前者仍然可以比後者將氫離子植入至接合基板200的更淺區域中。此外，前者在厚度方向上具有植入至接合基板200之氫的陡峭濃度分佈，因此，脆化層202本身可以形成為較薄的。

在使用氫氣之離子佈植法以執行離子佈植的情況中，加速電壓被設定為大於或等於10kV且小於或等於200Kv，劑量被設定為大於或等於1×10¹⁶離子/cm²且小於或等於6×10¹⁶離子/cm²。在此條件下，取決於離子束中包含的離子物種及其比例、以及絕緣膜201的厚度，脆化層202可以形成在接合基板200的大於或等於50nm且小於或等於500nm深度處之區域中。

舉例而言，在接合基板200是單晶矽基板且使用100 nm厚的熱氧化物膜以形成絕緣膜201之情況中，在作為源氣體之100%的氫氣的流速為50sccm、離子束電流密度為5μA/cm²、加速電壓為50kV、及劑量為2.0×10¹⁶原子/cm³之條件下，厚度約146nm的半導體膜與接合基板200分離。注意，即使在添加氫至接合基板200時的條件不變，當絕緣膜201的厚度被製成更大時，半導體膜的厚度仍然可以被製得更小。

氦(He)可以替代地作為離子束的源氣體。由於藉由激化氦而產生的離子物種大部份為He⁺，所以，即使在未執行質量分離的離子摻雜法中，仍然是H_e ⁺主要地被植入接合基板200中。因此，藉由離子摻雜法，在脆化層202中有效率地形成微空乏。在使用氦而以離子摻雜法來執行離子添加的情況中，加速電壓可以大於或等於10kV且小於或等於200kV，且劑量可以大於或等於1×10¹⁶離子/cm³且小於或等於6×10¹⁶離子/cm²。

例如氯氣(Cl₂氣體)或氟氣(F₂氣體)等鹵素氣體可以被使用於源氣體。

在以離子摻雜法將離子植入接合基板200的情況中，存在於離子摻雜設備中的雜質與離子一起被佈植至處理標的中；因此，例如S、Ca、Fe、及Mo等可能存在於絕緣膜201的表面上或附近。因此，藉由蝕刻、拋光、等等，將雜質數目被視為最大的絕緣膜201的表面上或附近之區域去除。具體而言，將離絕緣膜201的表面10nm至100nm，較佳約30nm至70nm的深度之區域去除。乾式蝕 刻可以採用例如反應離子蝕刻(RIE)法、感應耦合電漿(ICP)蝕刻法、電子迴旋加速共振(ECR)蝕刻法、平行板(電容式耦合電漿)蝕刻法、磁控管電漿蝕刻法、雙頻電漿蝕刻法、螺旋波電漿蝕刻法、等等。舉例而言，在以ICP蝕刻法去除氮氧化矽膜的表面上或附近之區域的情況中，在作為蝕刻氣體的CHF₃的流速為7.5sccm、He的流速為100sccm、反應壓力為5.5Pa、下電極溫度為70℃、施加至線圈狀電極的RF(13.56MHz)電功率是475W、施加至下電極(在偏壓側上)的電功率為300W、以及蝕刻時間約10秒的條件下，去除離表面約50nm的深度之區域。

取代以氟為基礎的氣體之CHF₃，以例如Cl₂、BCl₃、SiCl₄、或CCl₄等以氯為基礎的氣體；例如CF₄、SF₆或NF₃等其它以氟為基礎的氣體；或是O₂適當地被使用於蝕刻氣體。此外，He以外的惰性氣體可以被添加至蝕刻氣體。舉例而言，選自Ne、Ar、Kr、或Xe的其中之一或複數個元素可以作為添加至蝕刻氣體的惰性元素。在以濕式蝕刻去除氧氮化矽膜的表面上或附近之區域的情況中，可以使用包含氫氟化銨、氟化銨等以氟酸為基礎的溶液作為蝕刻劑。以CMP(化學機械研磨)、液體噴射拋光、等等，執行拋光。

在形成脆化層202之後，藉由蝕刻、拋光、等等，去除污染顯著之絕緣膜201的表面上及附近之區域，因而能夠抑制進入形成於基底基板203上的半導體膜204之雜質 量。此外，在最後完成的半導體裝置中，能夠防止雜質造成電晶體的可靠度降低及例如臨界電壓變異或漏電流增加等電特徵降低。

接著，如圖8C所示，接合基板200及基底基板203彼此附接而以絕緣膜201介於其間。

注意，在基底基板203及接合基板200彼此附接之前，較佳對用於接合的表面執行表面處理，以增進絕緣膜201與基底基板203之間的接合強度，在本實施例中，所述用於接合的表面是基底基板203及形成於接合基板200上的絕緣膜的表面。

關於表面處理的實施例，可為濕處理、乾處理、及濕處理和乾處理的結合。不同的濕處理或不同的乾處理可以結合執行。濕處理的實施例包含使用臭氧水的臭氧處理(臭氧水清潔)、例如百萬赫茲級超音波等超音波清潔、雙流體清潔(一起噴灑例如純水等基能水或氫化水以及例如氮等載送氣體之方法)、氫氯酸及過氧化氫溶液之清潔、等等。關於乾處理的實施例，可為惰性氣體中性原子束處理、惰性氣體離子束處理、紫外光處理、臭氧處理、電漿處理、施加偏壓之電漿處理、自由基處理、等等。藉由執行上述表面處理，可以增加用於接合的表面之親水性及清潔度。如此，可以增進接合強度。

關於接合，形成於接合基板200上的基底基板203和絕緣膜201配置成彼此緊密接合，然後，約1N/cm²至500N/cm²，較佳約11N/cm²至20N/cm²的壓力被施加至 彼此疊加的基底基板203與接合基板200之部份。當施加壓力時，基底基板203與絕緣膜201之間的接合從造成彼此緊密接合之基底基板203與絕緣膜201的整個表面之間的接合的部份開始。

以凡得瓦力或氫鍵來執行接合，以致於即使在室溫下，接合仍然是堅固的。注意，由於上述接合可以在低溫下執行，所以，各種基板可以用於基底基板203。舉例而言，可以使用例如鋁矽玻璃基板、硼矽酸鋇玻璃基板、硼矽酸鋁玻璃基板等用於電子工業的各式玻璃基板、石英基板、陶瓷基板、藍寶石基板、等等，以作為基底基板203。關於基底基板203，或者可以使用矽、鍺、砷化物、磷化銦、等等形成的半導體基板。又或者，可以使用包含不銹鋼基板之金屬基板作為基底基板203。較佳使用熱膨脹係數大於或等於25×10^-7/℃且小於或等於50×10^-7/℃(較佳大於或等於30×10^-7/℃且小於或等於40×10^-7/℃)且應變點大於或等於580℃且小於或等於680℃(較佳大於或等於600℃且小於或等於680℃)之基板作為用於基底基板203的玻璃基板。當玻璃基板是無鹼玻璃基板時，可以抑制半導體裝置的雜質污染。

關於玻璃基板，可以使用開發用於液晶面板的母玻璃基板。關於母玻璃基板，已知有下述尺寸的基板：第3代(550mm×650mm)、第3.5代(600mm×720mm)、第4代(680mm×880mm或730mm×920mm)、第5代(1110mm×1300mm)、第6代(1500mm×1850mm)、 第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、等等。藉由使用例如母玻璃基板等大尺寸基板作為基底基板203，可以增加SOI基板的尺寸。增加SOI基板的尺寸可以使例如IC或LSI等很多晶片能夠全部一次製成，因此，從一基板製造的晶片數目可以增加；因此，可以顯著地增加生產力。

假使基底基板203是當對其執行熱處理時大幅收縮的玻璃基板(例如，由康寧公司所製造的EAGLE 2000)時，在接合步驟之後可能發生接合缺陷。因此，為了避免由收縮造成的此缺陷接合，在接合步驟之前，基底基板203可以預先受到熱處理。

此外，可以在基底基板203上預先形成絕緣膜。基底基板203無需在其表面上設有絕緣膜。但是，在基底基板203的表面上形成絕緣膜可以防止例如鹼金屬及鹼土金屬等基底基板203的雜質進入接合基板200。此外，在基底基板203的表面上形成絕緣膜的情況中，基底基板203上的絕緣膜接合至絕緣膜201；因此，更廣泛的各式各樣基板可以作為基底基板203。一般而言，由例如塑膠等可撓性合成樹脂所形成的基板的溫度上限傾向於低。但是，只要基板可以抵抗稍後執行的半導體元件的製造步驟中的製程溫度，則在基底基板203上形成絕緣膜的情況中，此類樹脂形成的基板可以作為基底基板203。塑膠基板的實施例以聚對苯二甲酸乙二酯(PET))))、聚醚碸(PES))))、聚萘二甲酸乙二酯(PEN)、聚碳酸酯 (PC)、聚醚酮(PEEK)、聚硫碸(PSF)、聚醚醯亞胺(PEI)、聚芳酯(PAR)、聚對苯二甲酸丁二酯(PBT)、丙烯腈-丁二烯-丙乙烯樹脂、聚氯乙烯、聚丙烯、聚乙烯乙酯、丙烯酸樹脂等為代表的聚酯。在基板203之上形成絕緣膜的情況中，在以類似於絕緣膜201的方式對此絕緣膜的表面執行表面處理後，較佳執行基板203與接合基板200的彼此附接。

在接合基板200接合至基底基板203之後，較佳執行熱處理以增加基底基板203與絕緣膜201之間的接合介面處的接合力。以脆化層202中不會產生裂縫之溫度來執行此處理，並且，在高於或等於200℃且低於或等於400℃的溫度範圍中，執行此處理。藉由在此溫度範圍內將接合基板200接合至基底基板203，可以強化基底基板203與絕緣膜201之間的接合力。

假使在接合基板200與基底基板203彼此接合時接合平面受灰塵等污染時，受污染的部份不會接合。為了避免接合平面的污染，接合基板200與基底基板203較佳地在氣密室中彼此接合。在將接合基板200與基底基板203彼此接合時，處理室可以具有降至約5.0×10^-3Pa的壓力且接合製程的氛圍可以被清潔。

接著，執行熱處理，因而脆化層202中彼此相鄰的微空乏相接合且微空乏的體積增加。結果，如圖8D所示，接合基板200的一部份之半導體膜204沿著脆化層202而與接合基板200分離。由於絕緣膜201和基底基板203彼 此接合，所以，與接合基板200分離的半導體膜204固定至基底基板203。以不會超過基底基板203的應變點之溫度，較佳執行用以將半導體膜204與接合基板200分離的熱處理。

關於此熱處理，可以使用快速熱退火(RTA)設備、電阻式加熱爐、或微波加熱設備。關於RTA設備，可以使用氣體快速熱退火(GRTA)設備或是燈快速熱退火(LRTA)設備。當使用GRTA設備時，加熱溫度可以被設定在高於或等於550℃且低於或等於650℃之溫度，並且，處理時間被設定為大於或等於0.5分鐘且小於或等於60分鐘。在使用電阻式加熱設備的情況中，加熱溫度被設定為高於或等於200℃且低於或等於650℃，並且，處理時間可以被設定在大於或等於2小時且小於或等於4小時。

以例如微波等高頻波之介電加熱來執行熱處理。以高頻波產生設備產生的300MHz至3THz頻率的高頻波，照射接合基板200以執行藉由介電加熱的熱處理。具體而言，舉例而言，以900W之2.45GHz頻率的微波，執行照射14分鐘，以將脆化層中彼此相鄰的微空乏結合，因而接合基板200最後可以沿著脆化層分開。

說明使用具有電阻式加熱的垂直型加熱爐之熱處理的具體處理方法。接合基板200附接的基底基板203配置於垂直型加熱爐的船具上且在垂直加熱爐的室中遞送此船具。為了抑制接合基板200的氧化，首先將腔室抽真空以 致於形成真空狀態。真空度約為5×10^-3Pa。在取得真空狀態之後，將氮被供應至腔室中，以致於腔室具有大氣壓力下的氮氛圍。在此時段中，熱溫度上升至200℃。

在使用腔室具有大氣壓力下的氮氛圍之後，在200℃下執行加熱二小時。然後，在一小時內，溫度增加至400℃。在400℃的加熱溫度之狀態穩定後，溫度在一小時內增加至600℃。在加熱溫度是600℃的狀態變成穩定之後，在600℃下執行熱處理二小時。然後，在一小時內溫度降至400℃，以及，在10分鐘至30分鐘之後，從腔室中取出船具。在大氣氛圍下，將有接合基板200和半導體膜204所附接的且配置於船具上的基底基板203冷卻。

藉由連續地執行用以強化絕緣膜201與基底基板203之間的接合力的熱處理以及用以分開脆化層202的熱處理，而執行使用上述電阻式加熱爐的熱處理。在不同設備中執行這二種熱處理的情況中，舉例而言，在電阻式加熱爐中，在200℃下執行熱處理二小時，然後，從加熱爐中載出彼此附加的基底基板203及接合基板200。然後，以高於或等於600℃且低於或等於700℃的製程溫度下，以RTA設備執行熱處理一分鐘至數小時，以致於接合基板200沿著脆化層202而分開。

注意，在某些情況中，接合基板200的周圍未接合至基底基板203。可能的是這是因為接合基板200的周圍被斜切或具有曲率，以致於基底基板203與絕緣膜201未彼此緊密接觸或脆化層202難以在接合基板200的周圍分 開。另一理由是在製造接合基板200時所執行的例如CMP等拋光在接合基板200的周圍不夠充足，以致於其在周圍的表面比在中心的表面更粗糙。又另一理由是在載送接合基板200時接合基板200的周圍被載具等損傷的情況中，損傷造成難以接合周圍至基底基板203。基於言些理由，小於接合基板200的半導體膜204接合至基底基板203。

注意，在接合基板200被分開之前，接合基板200受到氫化處理。舉例而言，在氫氛圍中，在350℃下，執行氫化約2小時。

假使複數個接合基板200接合至基底基板203時，複數個接合基板200可以具有不同的晶體平面方向。在半導體中的主要載子的遷移率視晶體平面方向而定。因此，藉由適當地選取具有適合要形成的半導體元件之晶體平面方向的接合基板200，以形成半導體膜204。舉例而言，在藉由使用半導體膜204以形成n型半導體元件的情況中，具有{100}平面的半導體膜204的形成可以增加半導體元件中主要載子的遷移率。另一方面，舉例而言，在藉由使用半導體膜204以形成p型半導體元件的情況中，具有{110}平面的半導體膜204的形成可以增加半導體元件中主要載子的遷移率。然後，在形成電晶體作為半導體元件的情況中，考慮通道方向及晶體平面方向，以決定半導體膜204的接合方向。

接著，藉由拋光，以將半導體膜204的表面平坦化。 雖然平坦化並非是必要的，但是，平坦化能夠增進稍後要形成的半導體膜206和207與閘極絕緣膜之間的介面特徵。具體而言，拋光可以是化學機械拋光(CMP)、液體噴射拋光、等等。藉由平坦化，降低半導體膜204的厚度。在被蝕刻前，對半導體膜204執行平坦化；或者，對蝕刻形成的半導體膜206和207執行平坦化。

注意，對半導體膜204的表面執行蝕刻而非拋光，以將半導體膜204的表面平坦化。使用例如反應離子蝕刻(RIE)、感應耦合電漿(ICP)蝕刻、電子迴旋加速共振(ECR)蝕刻、平行板(電容式耦合電漿)蝕刻、磁控管電漿蝕刻、雙頻電漿蝕刻法、或螺旋波電漿蝕刻法等乾式蝕刻法，以執行蝕刻。

舉例而言，當使用ICP蝕刻時，在下述條件下執行蝕刻：作為蝕刻氣體的氯的流速為40sccm至100sccm；施加至線圈狀電極的功率為100W至200W；施加至下電極(在偏壓側上)的功率為40W至100W；以及，反應壓力為0.5Pa至1.0Pa。舉例而言，在作為蝕刻氣體的氯的流速為100sccm、反應壓力為1.0Pa、下電極溫度為70℃、施加至線圈狀電極的RF(13.56MHz)電功率為150W、施加至下電極(在偏壓側上)的電功率為40W、以及蝕刻時間約為25秒至27秒之條件下，執行蝕刻，將半導體膜204的厚度降低至約50nm至60nm。關於蝕刻氣體，適當地使用例如氯、氯化硼、氯化矽、或四氯化碳等以氯為基礎的氣體；例如四氟化碳、氟化硫、或氟化氮等 以氟為基礎的氣體；或氧。

藉由蝕刻，半導體膜204的厚度可以被縮減至對於稍後要形成的半導體元件最佳的，並且，半導體膜204的表面也可以平坦化。

注意，在接合至基底基板203的半導體膜204中，因為脆化層202的形成而形成晶體缺陷，且晶體缺陷沿著脆化層202而分開，因此半導體膜204的表面的平坦性受損。因此，在本發明的一實例中，為了降低晶體缺陷及增進平坦性，在去除形成於半導體膜204的表面上之例如自然氧化物膜等氧化物膜的處理後，以雷射光照射半導體膜204。

在本發明的本實施例中，半導體膜204浸於具有0.5wt%的氟化氫之DHF中110秒，因而去除氧化物膜。

以部份地熔化半導體膜204的能量密度，較佳執行雷射光照射。這是因為假使半導體膜204被完全地熔化時，則導因於半導體膜204的再晶化之微晶產生伴隨著液相之半導體膜204的失序晶核且半導體膜204的結晶性降低。藉由部份地熔化，在半導體膜204中發生所謂的縱向生長，在縱向生長中，晶體生長從未熔化的固體部份繼續進行。由於縱向生長的再晶化，半導體膜204的晶體缺陷降低且其結晶性恢復。半導體膜204完全熔化的狀態表示半導體膜204熔化成為液相直至與絕緣膜201交界處。另一方面，半導體膜204部份熔化的狀態表示其上部熔化且處於液相而其下部處於固相。

關於此雷射光照射，脈衝式雷射光照射對於部份地熔化半導體膜204是較佳的。舉例而言，在脈衝式雷射的情況中，重複率小於或等於1MHz以及脈衝寬度大於或等於10奈秒且小於或等於500奈秒。舉例而言，使用重複率10Hz至300Hz、脈衝寬度25奈秒、及波長308nm的XeCl準分子雷射。

關於雷射光，較佳使用由半導體選擇性地吸收之固態雷射的基本波或第二諧波。具體而言，舉例而言，使用波長在大於或等於250nm且小於或等於700nm的範圍之雷射光。考慮雷射光的波長、雷射光的皮膚深度、半導體膜204的厚度、等等，決定雷射光的能量。舉例而言，在半導體膜204的厚度約為120nm且使用發射308nm波長的雷射光之脈衝式雷射的情況中，雷射光的能量密度可以被設定為600mJ/cm²至700mJ/cm²。

關於脈衝式雷射，可以使用Ar雷射、Kr雷射、準分子雷射、CO₂雷射、YAG雷射、Y₂O₃雷射、YVO₄雷射、YLF雷射、YAlO₃雷射、玻璃雷射、紅寶石雷射、變石雷射、Ti：藍寶石雷射、銅蒸汽雷射、或黃金蒸汽雷射。

在本實施例中，在半導體膜204的厚度約為146nm的情況中，以下述方式執行雷射光照射。關於發射雷射光的雷射，使用XeCl準分子雷射(波長：308nm、脈衝寬度：20奈米、及重複率：30Hz)。雷射光的剖面經由光學系統而被整形成尺寸0.4mm×120mm的線性狀。以0.5mm/s的雷射掃描速度，以雷射光照射半導體膜204。然 後，經由雷射光照射，如圖8E所示般，形成晶體缺陷已被修復的半導體膜205。

注意，在例如稀有氣體氛圍或氮氣氛圍等惰性氣體氛圍、或降壓氛圍中，較佳執行雷射光照射。在上述氛圍的情況中，在氛圍受控制的氣密腔室中執行雷射光照射。假使未使用腔室，則藉由噴灑例如氮氣等惰性氣體至要由雷射光照射的表面，可以取得惰性氛圍中的雷射照射。在惰性氣體氛圍或降壓氛圍中而非空氣氛圍中執行雷射照射，因此，進一步防止自然氧化物膜形成，可以在雷射光照射後形成的半導體膜205中防止形成斷裂或傾斜帶，可以增進半導體膜205的平坦性，並且，可以加大雷射光的可施加能量範圍。

雷射光較佳經由光學系統而使其剖面形狀為具有均質能量分佈的線性形狀。因此，能夠以高工作量均質地執行雷射光照射。藉由比基底基板203的一側還長的雷射光光束長度，能夠藉由一次掃描而以雷射光照射附接至基底基板203的整個半導體膜204。當雷射光的光束長度比基底基板203的一側短時，光束長度可以被設定成藉由多次掃描而以雷射光照射附接至基底基板203的整個半導體膜204。

為了在降壓氛圍中或例如稀有氣體氛圍或氮氛圍等惰性氛圍中執行雷射光照射，可以在氛圍受控的氣密室中執行雷射光照射。假使未使用腔室，則藉由噴灑例如氮氣等惰性氣體至要由雷射光照射的表面，可以取得惰性氛圍中 的雷射照射。在惰性氣體氛圍或降壓氛圍中而非空氣氛圍中執行雷射照射，因此，進一步防止自然氧化物膜形成，可以在雷射光照射後形成的半導體膜205中防止形成斷裂或傾斜帶，可以增進半導體膜205的平坦性，並且，可以加大雷射光的可施加能量範圍。

在雷射光照射之前以乾式蝕刻來平坦化半導體膜204的表面之情況中，可能因乾式蝕刻而在半導體膜204的表面上及附近產生例如缺陷等損傷。但是，上述雷射光照射仍然可以恢復由乾式蝕刻造成的損傷。

接著，在雷射光照射之後，半導體膜205的表面可以被蝕刻。假使在雷射光照射之後半導體膜205的表面被蝕刻時，則在雷射光照射之前，半導體膜204的表面無需被蝕刻。此外，假使在雷射光照射之前半導體膜204的表面被蝕刻，則在雷射光照射之後，半導體膜205的表面無需被蝕刻。或者，在雷射光照射之前及雷射光照射之後，半導體膜205的表面可以被蝕刻。

蝕刻不僅將半導體膜205薄化至對稍後形成的半導體元件是最佳的厚度，也將半導體膜205的表面平坦化。

在雷射光照射之後，在高於或等於500℃且低於或等於650℃的溫度下，較佳使半導體膜205受到熱處理。此熱處理可以消除雷射光照射未修復的半導體膜205的缺陷以及可以降低半導體膜205的變形。關於此熱處理，可以使用快速熱退火(RTA)設備、電阻式加熱爐、或微波加熱設備。關於RTA設備，可以使用氣體快速熱退火 (GRTA)設備或是燈快速熱退火(LRTA)設備。舉例而言，當使用電阻式加熱爐時，在600℃下執行熱處理4小時。

接著，如圖9A所示，部份地蝕刻半導體膜205以形成島狀半導體膜206和207。當進一步蝕刻半導體膜205時，可以去除不具有足夠接合強度的半導體膜205的邊緣部份。雖然在本實施例模式中藉由蝕刻一半導體膜205以形成半導體膜206和207，但是，形成的半導體膜的數目不限於二。

注意，與半導體膜204分離的接合基板200的表面被平坦化，因此，半導體膜204可以與接合基板200再度分離。

具體而言，藉由蝕刻等，去除主要餘留在接合基板200的邊緣部份之絕緣膜201。在使用氧化矽、氧氮化矽、氮氧化矽等以形成絕緣膜201的情況中，可以使用氫氟酸的濕式蝕刻。

接著，去除導因於半導體膜204與含有過量氫的餘留的脆化層的分離之形成於接合基板200的邊緣部份的凸部。關於接合基板200的蝕刻，較佳使用濕式蝕刻，並且，使用氫氧化四甲銨(縮寫：TMAH)溶液作為蝕刻劑。

然後，將接合基板200的表面拋光。關於拋光，可以使用CMP。為了使接合基板200的表面平滑，將表面有利地拋光厚度約1μm至10μm。在拋光之後，由於研磨粒 子等餘留在接合基板200的表面上，所以，執行使用氫氟酸等的RCA清潔。

藉由再使用接合基板200，可以降低半導體基板的材料成本。

為了控制臨界電壓，例如硼、鋁、或鎵等p型雜質元素或是例如磷或砷等n型雜質元素可以添加至半導體膜206和半導體膜207。半導體膜在圖案化之前，可以對半導體膜執行用於控制臨界電壓的雜質添加，或者，對由圖案化形成的半導體膜206和半導體膜207執行用於控制臨界電壓的雜質添加。或者，用於控制臨界電壓的雜質可以添加至接合基板。或者，對接合基板執行雜質添加以粗略地控制臨界電壓，以及，在半導體膜被圖案化之前對半導體膜進一步執行雜質添加，或是對由圖案化形成的半導體膜206和半導體膜207執行雜質添加以精密地控制臨界電壓。

接著，如圖9B所示，形成閘極絕緣膜208以覆蓋半導體膜206和半導體膜207。藉由高密度電漿處理，將半導體膜206和半導體膜207的表面氧化或氮化，因而形成閘極絕緣膜208。舉例而言，藉由使用例如He、Ar、Kr、或Xe等惰性氣體、以及氧、氧化氮、氨、氮、氫、等等的混合氣體，執行高密度電漿處理。在此情況中，藉由導入微波以執行電漿激發，可以產生具有低電子溫度及高密度的電漿。藉由此高密度電漿產生的氧自由基(在某些情況中包含OH自由基)或氮自由基(在某些情況中包 含NH自由基)，半導體膜的表面被氧化或氮化，因此，形成與半導體膜接觸的1nm至20nm厚、較佳的是5nm至10nm厚的絕緣膜。此5nm至10nm厚的絕緣膜用於閘極絕緣膜208。舉例而言，以1至3倍(流速比)的Ar稀釋氧化亞氮(N₂O)及在10Pa至30Pa的壓力下施加3kW至5kW的微波電力(2.45GHz)，以將半導體膜206和半導體膜207的表面氧化或氮化。藉由此處理，形成厚度1nm至10nm(較佳地，2nm至6nm)的絕緣膜。此外，以汽相生長法，將氧化亞氮(N₂O)及矽烷(SiH₄)導入，以及，在10至30Pa的壓力下，施加3kW至5kW的微波電力(2.45GHz)以形成氧氮化矽膜，氧氮化矽膜是閘極絕緣膜。藉由結合固相反應與汽相沈積法的反應，形成具有低介面狀態密度及優良耐受電壓的閘極絕緣膜。

由於藉由高密度電漿處理之半導體膜的氧化或氮化是固相反應，所以，閘極絕緣膜208與半導體膜206和207中的每一者之間的介面狀態密度可以顯著地降低。此外，由於藉由高密度電漿處理以直接氧化或氮化半導體膜206和半導體膜207，所以，可以抑制要形成的絕緣膜之厚度變異。此外，在半導體膜具有結晶性的情況中，半導體膜的表面由高密度電漿處理的固相反應氧化，而僅在晶粒邊界限制快速氧化；因此，可以形成具有均勻性及低介面狀態密度的閘極絕緣膜。由高密度電漿處理形成的絕緣膜包含於部份或全部閘極絕緣膜中的電晶體可以降低特徵變 異。

或者，藉由熱氧化半導體膜206和半導體膜207，可以形成閘極絕緣膜208。以電漿CVD法、濺射法、等等，將閘極絕緣膜208形成為單層或是堆疊的複數層的膜之堆疊，所述膜含有氧化矽、氮氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、或氧化鉭。

然後，如圖9C所示，在閘極絕緣膜208上形成導體膜之後，導體膜被處理(圖案化)成預定形狀，因而在半導體膜206和半導體膜207上形成電極209。CVD法、濺射法、等等可以用於形成導體膜。關於導體膜，可以使用鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)、等等。此外，可以使用含有上述金屬作為主成份的合金或含有上述金屬的化合物。或者，可以由摻雜賦予半導體膜導電率之例如磷等雜質元素的例如多晶矽等半導體形成導體膜。

在形成雙層導體膜的情況中，第一層由氮化鉭膜或鉭形成，第二層由鎢形成。此外，可為下述組合：氮化鉭及鎢、氮化鉬及鉬、鋁及鉭、鋁及鈦、等等。由於鎢及氮化鉭具有高抗熱性，所以，在形成雙層導體膜後的步驟中執行用於熱活化的熱處理。或者，關於雙層導體膜的組合，可以使用摻雜有賦予n型導電率的雜質之矽及矽化鎳、摻雜有賦予n型導電率的雜質之矽及矽化鎢、等等。

此外，雖然在本實施例中，電極209由單層導體膜形成，但是，本實施例不限於此結構。電極209可以由堆疊 的複數個導體膜形成。在使用三導體膜堆疊的三層結構之情況中，鉬膜、鋁膜、及鉬膜的堆疊結構是較佳的。

注意，以未使用掩罩之滴放法，選擇性地形成電極209。

注意，滴放法是藉由排放或嗔射含有預定成份的液滴以形成預定圖案的方法，噴墨法包含於此類別中。

此外，在形成導體膜之後，使用感應耦合電漿(ICP)蝕刻法以及適當地控制蝕刻條件(例如，施加至線圈化電極層的電力量、施加至基板側上的電極層之電力量、或是基板側上的電極溫度)，將電極209蝕刻成所需的推拔狀。此外，也可以藉由掩罩的形狀以控制推拔狀的角度等等。注意，關於蝕刻氣體，可以適當地使用例如氯、氯化硼、氯化矽、或四氯化硼等以氯為基礎的氣體；例如四氟化碳、氟化硫、或氟化氮等以氟為基礎的氣體；或是氧。

接著，如圖9D所示，使用電極209作為掩罩，將賦予一導電率率型的雜質元素添加至半導體膜206和半導體膜207。在本實施例中，賦予n型導電率的雜質元素(例如磷或砷)添加至半導體膜206，賦予p型導電率的雜質元素(例如硼)添加至半導體膜207。注意，當p型雜質元素添加至半導體膜207時，添加n型雜質元素的半導體膜206由掩罩等覆蓋，以致於選擇性地添加p型雜質元素。以相反方式，當n型雜質元素添加至半導體膜206時，添加p型雜質元素的半導體膜207由掩罩等覆蓋，以 致於選擇性地添加n型雜質元素。或者，在賦予p型導電率及n型導電率的其中之一的雜質元素添加至半導體膜206和半導體膜207之後，賦予其它導電率的雜質元素可以以高於先前添加的雜質元素的濃度之濃度添加至半導體膜206和半導體膜207的其中之一。藉由添加雜質，在半導體膜206中形成雜質區210，以及，在半導體膜207中形成雜質區211。

接著，如圖10A所示，在電極209的側表面上形成側壁212。舉例而言，以絕緣膜新近形成為覆蓋閘極絕緣膜208和電極209、以及以蝕刻主要在預定方向上執行的各向異性蝕刻來部份地蝕刻絕緣膜之方式，形成側壁212。藉由各向異性蝕刻，部份地蝕刻新近形成的絕緣膜，因而在電極209的側表面上形成側壁212。注意，藉由上述各向異性蝕刻，也部份地蝕刻閘極絕緣膜208。以LPCVD法、電漿CVD法、濺射法、等等，由矽膜、氧化矽膜、氧氮化矽膜、氮氧化矽膜、或包含例如有機樹脂等有機材料的膜之單層或堆疊層，形成用於形成側壁212的絕緣膜。關於蝕刻氣體，可以使用CHF₃及氦的混合氣體。注意，用於形成側壁212的製程不限於上述此製程。

接著，如圖10B所示，以電極209和側壁212作為掩罩，將賦予一導電率型的雜質元素添加至半導體膜206和半導體膜207。注意，與先前步驟中添加的雜質元素賦予相同的導電率型的雜質元素，以高於先前步驟的濃度，添加至半導體膜206和半導體膜207。注意，當p型雜質元 素添加至半導體膜207時，以掩罩等覆蓋添加n型雜質元素的半導體膜206，以致於選擇性地添加p型雜質元素。以相反方式，當n型雜質元素添加至半導體膜206時，以掩罩等覆蓋添加n型雜質元素的半導體膜207，以致於選擇性地添加p型雜質元素。

藉由添加雜質元素，在半導體膜206中形成成對的高濃度雜質區213、成對的低濃度雜質區214、以及通道形成區215。此外，藉由添加雜質元素，在半導體膜207中形成成對的高濃度雜質區216、成對的低濃度雜質區217、以及通道形成區218。高濃度雜質區213及高濃度雜質區216作為源極和汲極區，低濃度雜質區214和低濃度雜質區217作為LDD(輕度摻雜汲極)區。注意，無需設置LDD區，可以僅形成作為源極區和汲極區的雜質區。或者，在源極區側或汲極區側上形成LDD區。

注意，形成於半導體膜207上的側壁212及形成於半導體膜206上的側壁在載子移動方向上具有相同的寬度或是在載子移動方向上具有不同的寬度。較佳地，包含於p通道電晶體中的半導體膜207上的側壁212的寬度大於包含於n通道電晶體中的半導體膜206上的側壁212的寬度。這是因為添加用於形成p通道電晶體中的源極區和汲極區之硼容易擴散且容易引發短通道效應。當p通道電晶體中的每一個側壁212的寬度製成大於n通道電晶體中的每一個側壁212的寬度時，硼以高濃度添加至源極區和汲極區，因此，可以降低源極區和汲極區的電阻。

接著，為了進一步降低源極區和汲極區的電阻，在半導體膜206和半導體膜207中形成矽化物，以致於可以形成矽化物層。以金屬與半導體膜接觸以及藉由熱處理、GRTA法、LRTA法、等等使半導體膜中的矽反應的方式，形成矽化物。矽化物層可以由矽化鈷或矽化鎳形成。在半導體膜206和半導體膜207的厚度均小的情況中，矽化物形成繼續進行至半導體膜206和半導體膜207的底部。關於用於矽化物形成的金屬材料，可以使用下述材料：鈦(Ti)、鎳(Ni)、鎢(W)、鉬(Mo)、鈷(Co)、鋯(Zr)、鉿(Hf)、鉭(Ta)、釩(V)、釹(Nd)、鉻(Cr)、鉑(Pt)、鈀(Pd)、等等。或者，藉由雷射光照射、使用燈的燈照射、等等，形成矽化物。

經由上述步驟，形成n通道電晶體220及p通道電晶體221。

在完成圖10B中所示的步驟之後，在電晶體220和電晶體221上製造包含氧化物半導體的電晶體。

首先，如圖11A所示，形成絕緣膜230以覆蓋電晶體220和電晶體221。藉由設置絕緣膜230，當執行熱處理時可以防止電極209的表面氧化。特別地，使用氮化矽、氧氮化矽、氮氧化矽、氮化鋁、氧化鋁、氧化矽、等等，較佳形成絕緣膜230。在本實施例中，使用厚度約50nm的氧氮化矽膜作為絕緣膜230。

接著，如圖11B所示，在絕緣膜230上形成絕緣膜 231和絕緣膜232以覆蓋電晶體220和電晶體221。使用可以耐受往後的製造步驟中的熱處理溫度之材料，形成絕緣膜231和絕緣膜232。具體而言，以例如氧化矽、氮化矽、氮氧化矽、氧氮化矽、氮化鋁、氮氧化鋁、等等用於絕緣膜231和絕緣膜232。

注意，在本實施例中絕緣膜231和絕緣膜232堆疊於絕緣膜230上；但是，形成於絕緣膜230上的絕緣膜可以是單層絕緣膜或是三或更多層堆疊的絕緣層。

以CMP法等等，將絕緣膜232平坦化。

接著，如圖11C所示，在絕緣膜232上形成導體膜，然後，藉由蝕刻以去除不需要的部份，以致於形成佈線233和閘極電極234。此時，執行蝕刻以致於至少閘極電極234的邊緣部份形成為推拔狀。

使用例如鉬、鈦、鉻、鉭、鎢、釹、或鈧等金屬材料；含有任何這些金屬材料作為其主成份的合金材料；或含有任何這些金屬的氮化物，形成具有單層結構或堆疊層結構的導體膜。注意，只要能夠耐受往後執行的熱處理之溫度，鋁或銅也可以作為上述金屬材料。

舉例而言，關於導體體的雙層結構，下述結構是較佳的：鉬層堆疊於鋁層上的雙層結構、鉬層堆疊於銅層上的雙層結構、氮化鈦層或氮化鉭層堆疊於銅層上的雙層結構、以及氮化鈦層及鉬層之雙層結構。關於三層結構，下述結構是較佳的：在中間層中包含鋁膜、鋁和矽的合金膜、鋁和鈦的合金、或鋁和釹的合金、在頂層及底層包含 鎢、氮化鎢、氮化鈦、及鈦中的任意者之堆疊結構。

在此時，以透光的氧化物導體膜用於部份電極及佈線以增加孔徑比。舉例而言，以氧化銦、氧化銦和氧化錫的合金、氧化銦和氧化鋅的合金、氧化鋅、氧化鋁鋅、氧氮化鋁鋅、氧化鎵鋅等透光氧化物導體膜用於氧化物導體膜。

佈線233及閘極電極234的厚度為10nm至400nm，較佳為100nm至200nm。在本實施例中，在以使用鎢靶的濺射法來形成用於閘極電極之厚度100nm的導體膜之後，以蝕刻(圖案化)處理導體膜至具有所需形狀，以致於形成佈線233和閘極電極234。

然後，如圖11D所示，在佈線233和閘極電極234上形成閘極絕緣膜240。藉由電漿CVD、濺射、等等，使用具有單層或堆疊層的膜，形成閘極絕緣膜240，所述單層或堆疊層的膜包含氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鉿膜、氧化鋁膜、或氧化鉭膜。較佳的是，閘極絕緣膜240包含儘可能少的例如濕氣、氫、或氧等雜質。閘極絕緣膜240可以具有一結構，其中，使用具有高障壁特性的材料形成的絕緣膜以及使用氧化矽膜、氧氮化矽膜等具有較少比例的氮之絕緣膜相堆疊。在此情況中，使用氧化矽膜、氧氮化矽膜等絕緣膜形成於具有障壁特性的絕緣膜與氧化物半導體膜之間。關於具有障壁特性的絕緣膜，舉例而言，可為氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜、等等。使用具有障壁特性的絕緣膜， 以致於可以防止例如濕氣或氫等氛圍中的雜質、或例如鹼金屬或重金屬等包含於基板中的雜質進入氧化物半導體膜、閘極絕緣膜240、或氧化物半導體膜與另一絕緣膜之間的介面及其附近。此外，當例如氧化矽膜或氧氮化矽膜等具有較少比例的氮之絕緣膜形成為接觸氧化物半導體膜時，可以防止由具有高障壁特性的材料形成的絕緣膜直接接觸氧化物半導體膜。

在本實施例中，形成具有一結構之絕緣膜240，在所述結構中，以濺射法形成的具有100nm厚度的氧化矽膜堆疊於以濺射法形成的具有50nm厚度的氮化矽膜上。

接著，在閘極絕緣膜240上形成氧化物半導體膜，以及，以蝕刻等處理氧化物半導體膜成為所需形狀，以致於形成島狀氧化物半導體膜241至重疊閘極電極234。以使用氧化物半導體靶的濺射法，形成氧化物半導體膜。此外，在稀有氣體(舉例而言，氬)氛圍、氧氛圍、或包含稀有氣體(舉例而言，氬)及氧的氛圍中，以濺射法形成氧化物半導體膜。

注意，在以濺射法形成氧化物半導體膜之前，藉由反向濺射，較佳去除附著於閘極絕緣膜240的表面上的灰塵及污染物，在反向濺射中，導入氬氣以及產生電漿。反向濺射係一方法，其中，未施加電壓至靶側，在氬氛圍中，使用RF電源以施加電壓至基板側，以及，氬離子與基板碰撞。注意，可以使用氮氛圍、氦氛圍等等以取代氬氛圍。或者，可以使用添加氧、氧化亞氮等等之氬氛圍。或 者，可以使用添加氯、四氯化氮等等之氬氛圍。

具有如上所述的半導體特徵之氧化物材料可以用於用以形成通道形成區的氧化物半導體膜。

氧化物半導體膜的厚度被設定在10nm至300nm，較佳地，20nm至100nm。在本實施例中，在下述條件下，使用含有In、Ga、Zn的用於形成氧化物半導體之靶(In₂O₃：Ga₂O₃：ZnO=1：1：1莫耳比或In₂O₃：Ga₂O₃：ZnO=1：1：2莫耳比)：基板與靶之間的距離為100mm、壓力0.6Pa、直流(DC)電源為0.5kW、以及氛圍為氧(氧的流速為100%)。注意，由於可以降低灰塵及膜厚是均勻的，所以，脈衝式直流(DC)電源是較佳的。在本實施例中，以濺射設備，使用以In-Ga-Zn-O為基礎的氧化物半導體靶，形成厚度30nm的以In-Ga-Zn-O為基礎的單晶膜。

注意，在電漿處理之後，當形成氧化物半導體膜而不曝露至空氣時，可以防止灰塵或濕氣附著至閘極絕緣膜240與氧化物半導體膜之間的介面。此外，由於可以減少灰塵及厚度分佈均勻，所以，脈衝式直流(DC)電源是較佳的。

較佳的是，氧化物半導體靶的相對密度大於或等於80%，更佳的是大於或等於95%，又較佳的是大於或等於99.9%。使用具有高相對密度的靶所形成的氧化物半導體膜的雜質濃度可以降低，因而可以取得具有高電特徵或高可靠度之薄膜電晶體。

此外，也有多源濺射設備，其中，可以設置複數個不同材料的靶。藉由多源濺射設備，可以在相同腔室中形成堆疊的不同材料膜，或者，在相同腔室中，同時藉由放電而形成具有多種材料的膜。

此外，有濺射設備是在腔室內設有磁系統且用於磁控管濺射，及有用於ECR濺射的濺射設備，其中，使用微波產生的電漿而未使用輝光放電。

此外，關於藉由濺射的沈積法，也有反應濺射法及偏壓濺射法，在反應濺射法中，靶材物質及濺射氣體成份在沈積期間彼此化學地反應以形成其薄的化合物膜，在偏壓濺射法中，在沈積期間，電壓也施加至基板。

此外，在藉由濺射法的沈積期間，以光或加熱器，在高於或等於100℃且低於或等於700℃之溫度下，將基板加熱。在沈積期間，藉由加熱，與沈積同時地修復導因於濺射的損傷。

在形成氧化物半導體膜之前，較佳執行預熱處理，以去除移留在濺射設備的內壁上、靶表面上、或是靶材中的濕氣或氫。關於預熱處理，可以是在降壓下將膜形成腔室的內部加熱至200℃至600℃之方法、膜沈積腔室的內部被加熱時重複導入及排出氮或惰性氣體之方法、等等。在預熱處理之後，將基板或濺射設備冷卻，然後，形成氧化物半導體膜而未曝露至空氣。在此情況中，較佳以油而非水等等作為用於靶的冷卻劑。雖然當重複導入及排出氮氣而未加熱時可以取得某種程度的效果，但是，更佳的是以 膜形成腔室的內部受加熱來執行處理。

在形成氧化物半導體膜之前、期間、或之後，使用低溫泵以去除餘留在濺射設備中的濕氣等等是較佳的。

以使用例如磷酸、醋酸、及硝酸的混合溶液之濕式蝕刻，形成島狀氧化物半導體膜241。島狀氧化物半導體膜241形成為與閘極電極234重疊。在氧化物半導體膜的蝕刻時，例如檸檬酸或草酸等有機酸可以用於蝕刻劑。在本實施例中，使用ITO07N(Kant Chemical Co.,Inc.的產品)的濕式蝕刻，去除不需要的部份，以致於形成島狀氧化物半導體膜241。注意，在此執行的蝕刻可以是乾式蝕刻，而非濕式蝕刻。

關於用於乾式蝕刻的氣體，較佳使用含氯(例如氯(Cl₂)、三氯化硼(BCl₃)、四氯化矽(SiCl₄)、或四氯化碳(CCl₄)等以氯為基礎的氣體)的氣體。

或者，可以使用含有氟的氣體(例如四氟化碳(CF₄)、氟化硫(SF₆)、氟化氮(NF₃)、或三氟甲烷(CHF₃)等以氟為基礎的氣體)；溴化氫(HBr)；氧(O₂)；這些氣體中任何添加例如氦(He)或氬(Ar)等稀有氣體之氣體；等等。

關於乾式蝕刻法，可以使用平行板RIE(反應離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。為將膜蝕刻成所需形狀，適當地調整蝕刻條件(施加至線圈狀電極的電力量、施加至基板側上的電極之電力量、基板側上電極的溫度、等等)。

藉由清洗，將濕式蝕刻後的蝕刻劑與蝕刻掉的材料一起去除。包含蝕刻劑及蝕刻掉的材料之廢液可以被純化及材料可以再使用。當從蝕刻後的廢液中收集及再使用包含於氧化物半導體膜中的例如銦等材料時，可以有效地使用資源及降低成本。

為了藉由蝕刻以取得所需形狀，可以視材料而適當地調整蝕刻條件(例如蝕刻劑、蝕刻時間、及溫度)。

接著，在降壓氛圍、例如氮氛圍或稀有氣體氛圍等惰性氣體氛圍、氧氣氛圍、或超乾空氣氛圍(在使用穴環朝下雷射顯微(CRDS)系統的露點儀以執行測量的情況中，在濕氣含量小於或等於20ppm(露點轉換，-55℃)，較佳小於或等於1ppm，更佳地，小於或等於10ppb之空氣中)，對氧化物半導體膜241執行熱處理。如圖12A所示，藉由對氧化物半導體膜241執行熱處理時，形成例如氫及水等雜質量降低的氧化物半導體膜242。特別地，在高於或等於300℃且低於或等於750℃(或低於或等於玻璃基板的應變點的溫度)的溫度下，以快速熱退火(RTA)處理執行熱處理約一分鐘至十分鐘，較佳地，在650℃下約3分鐘至6分鐘。藉由RTA方法，短時間地執行脫水或脫氫；因此，即使在高於玻璃基板的應變點之溫度下，仍然可以執行處理。注意，熱處理的時機不限於形成島狀氧化物半導體膜241之後，在蝕刻處理之前，可以對氧化物半導體膜執行熱處理。此外，在形成島狀氧化物半導體膜241之後，可以執行多次熱處理。

在本實施例中，在基板溫度達到600℃的狀態中，在氮氛圍中執行熱處理6分鐘。此外，使用電熱爐的加熱方法、例如使用加熱氣體的氣體快速熱退火(GRTA)方法或是使用燈光的燈快速熱退火(LRTA)方法等快速加熱法可以用於熱處理。舉例而言，在使用電熱爐執行熱處理的情況中，溫度上升特徵較佳被設定在高於或等於0.1℃/分鐘且低於或等於20℃/分鐘，溫度下降特徵較佳被設定在高於或等於0.1℃/分鐘且低於或等於15℃/分鐘。

注意，在熱處理中，較佳的是濕氣、氫、等等不包含於氮或例如氦、氖、或氬等稀有氣體中。較佳的是，導入於熱處理的設備中之氮或例如氦、氖、或氬等稀有氣體之純度被設定為6N(99.9999%)或更大，較佳為7N(99.99999%)或更高(亦即，雜質濃度為1ppm或更低，較佳為0.1ppm或更低)。

接著，部份地形成絕緣膜230、絕緣膜231、絕緣膜232、及閘極絕緣膜，以致於形成到達包含於電晶體220中的高濃度雜質區213的接觸孔、到達包含於電晶體221中的高濃度雜質區216的接觸孔、及到達佈線233的接觸孔。然後，以濺射法或真空汽相沈積法，在氧化物半導體膜242上形成用於源極和汲極電極的導體膜。之後，以蝕刻等，將導體膜圖案化，以致於如圖12B所示般形成作為源極和汲極電極的導體膜245至249。

特別地，導體膜245及導體膜246被連接至包含於電晶體220中成對的高濃度雜質區213。此外，導體膜246 也被連接至佈線233。導體膜247和導體膜248被連接至包含於電晶體221中成對的高濃度雜質區216。此外，除了導體膜249之外，導體膜248也被連接至氧化物半導體膜242。

關於導體膜245至249，舉例而言，使用例如選自鋁、鉻、鉭、鈦、錳、鎂、鉬、鎢、鋯、鋇、及釔元素；含有這些元素的其中之一或更多的元素作為其成份的合金；或含有所述元素的其中之一或更多作為成份的合金；等等材料。注意，在形成導體膜後執行熱處理的情況中，導體膜較佳具有足以承受熱處理的抗熱性。在導體膜形成後執行熱處理的情況中，由於鋁單獨具有低抗熱性、容易腐蝕、等等問題，所以，使用低電阻導電材料結合鋁以形成導電膜。關於與鋁結合的低電阻導電材料，較佳使用下述材料：選自鈦、鉭、鎢、鉬、鉻、釹、或鈧之元素；含有這些元素的其中之一或更多的元素作為其成份的合金；包含這些元素中的任何元素作為份的氮化物；等等。

導電膜245至249的厚度均為10nm至400nm，較佳為100nm至200nm。在本實施例中，藉由蝕刻，將依序堆疊鈦膜、氮化鈦膜、鋁膜、及鈦膜而取得的用於源極和汲極電極之導電膜處理(圖案化)成所需形狀，以致於形成導電膜245至249。

用於形成導電膜245至249的蝕刻可為濕式蝕刻或乾式蝕刻。在藉由乾式蝕刻以形成導電膜245至249的情況中，較佳使用含有氯(Cl₂)、三氯化硼(BCl₃)、等等 的氣體。在蝕刻步驟中，部份地蝕刻氧化物半導體膜241的曝露區，因而形成島狀氧化物半導體膜250。因此，導電膜248與導電膜249之間的氧化物半導體膜250的區域厚度降低。

如圖12C所示，在形成導電膜245至249之後，形成絕緣膜251以覆蓋導電膜245至249以及氧化物半導體膜250。絕緣膜251較佳包含儘可能少的濕氣、氫、及氧等雜質，以及，使用單層絕緣膜或堆疊的複數絕緣膜，形成絕緣膜251。具有高障壁特性的材料較佳用於絕緣膜251。舉例而言，關於具有高障壁特性的絕緣膜，可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜、等等。在使用堆疊的複數絕緣膜的情況中，在比具有高障壁特性的絕緣膜更接近氧化物半導體膜250的側上設置例如氧化矽膜、氧氮化矽膜等具有較低氮比例的絕緣膜。形成具有障壁特性的絕緣膜以與導電膜245至249以及氧化物半導體膜250重疊，而以具有較低氮比例的絕緣膜介於其間。藉由使用具有障壁特性的絕緣膜時，可以防止例如濕氣及氫等雜質進入氧化物半導體膜250、閘極絕緣膜240、及氧化物半導體膜250與另一絕緣膜之間的介面以及其附近。此外，當例如氧化矽膜或氧氮化矽膜等具有較低氮比例的絕緣膜形成為接觸氧化物半導體膜250時，可以防止由具有高障壁特性的材料形成的絕緣膜直接接觸氧化物半導體膜250。

在本實施例中，形成具有一結構的絕緣膜251，在所 述結構中，以濺射法形成的厚度100nm的氮化矽膜堆疊於以濺射法形成的厚度200nm的氧化矽膜上。沈積時的基板溫度可以高於或等於室溫且低於或等於300℃，在本實施例中為100℃。

當導電膜248與導電膜249之間的氧化物半導體膜250的曝露區設置成接觸包含於絕緣膜251中的氧化矽時，與絕緣膜251接觸的氧化物半導體膜250的區域的電阻增加，以致於可以取得包含電阻增加的通道形成區之氧化物半導體膜250。

接著，在形成絕緣膜251之後，執行熱處理。，在空氣氛圍、或惰性氣體氛圍(氮、氦、氖、等等)中，執行熱處理。較佳地，在高於或等於200℃且低於或等於400℃的溫度下，舉例而言，高於或等於250℃且低於或等於350℃的溫度下，執行熱處理。舉例而言，在氮氛圍中，在250℃下執行熱處理一小時。或者，以類似於對氧化物半導體膜241執行熱處理的方式，執行短時間的高溫RTA處理。藉由熱處理，氧化物半導體膜250在與包含於絕緣膜251中的氧化矽膜接觸下受加熱。因此，氧化物半導體膜250的電阻進一步增加。因此，可以增進電晶體的電特徵，以及，可以降低其電特徵變異。對於執行此熱處理的時機並無特別限定，只要在形成絕緣膜251之後執行即可。當此熱處理也在另一步驟中作為熱處理時，舉例而言，形成樹脂膜的熱處理或用於降低透明導電膜的電阻之熱處理，可以防止步驟的數目增加。

經由上述步驟，可以製造包含氧化物半導體膜250作為主動層的電晶體260。

接著，以導電膜形成於絕緣膜251上、然後圖案化導電膜的方式，在與氧化物半導體膜250重疊的部份中，形成背閘極電極。使用與閘極電極234及導電膜245至249相同的材料及相同的結構，形成背閘極電極。

背閘極電極的厚度被設定為10nm至400nm，較佳地，100nm至200nm。舉例而言，形成鈦膜、鋁膜、及鈦膜堆疊之導電膜，以微影法形成光阻掩罩，以及藉由蝕刻以去除不需要的部份，以致於將導電膜處理(圖案化)成所需形狀，而以此方式形成背閘極電極。

在形成背閘極電極的情況中，絕緣膜112較佳形成為覆蓋背閘極電極。使用具有可以防止氛圍中的濕氣、氫、氧等等影響電晶體260的特徵之具有高障壁特性的材料，較佳形成絕緣膜。舉例而言，以電漿增強CVD法、濺射法、等等，將具有高障壁特性的絕緣膜形成為具有包含氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等的堆疊層結構或單層結構。絕緣膜112較佳形成至例如15nm至400nm的厚度，以取得障壁特性效果。

注意，雖然背閘極電極111可以形成至覆蓋整個氧化物半導體膜250，但是，背閘極電極只要與包含於氧化物半導體膜250中的至少部份通道形成區重疊即可，背閘極電極無需形成至覆蓋整個氧化物半導體膜250。

此外，背閘極電極111可以是電絕緣的及處於浮動狀 態，或者處於背閘極電極被供予電位的狀態。在後一狀態中，背閘極電極被供予與閘極電極234相同的電位，或是被供予例如接地電位等固定電位。供應至背閘極電極的電位之位準可以受控，因而可以控制電晶體260的臨界電壓。

注意，藉由部份地蝕刻絕緣膜251、在絕緣膜251上形成導電膜、然後將導電膜圖案化，以此方式能夠形成連接至以形成到達導電膜245至249中任一者的接觸孔。

注意，在本實施例中，在形成包含矽的電晶體之後，堆疊包含氧化物半導體膜的電晶體；但是，本發明的實施例不限於此結構。包含矽的電晶體及包含氧化物半導體膜的電晶體可以形成於絕緣表面上，或是在包含氧化物半導體膜的電晶體形成之後，堆疊包含矽的電晶體。注意，在包含氧化物半導體膜的電晶體形成之後堆疊包含矽的電晶體之情況中，使用微晶矽或多晶矽作為矽。

本實施例可以與任何上述實施例結合實施。

[實施例3]

在本實施例中，說明結構不同於實施例2的電晶體的結構之包含氧化物半導體膜的電晶體。

以類似於實施例2的方式，圖13A中所示的半導體裝置包含n通道電晶體220和p通道電晶體221，n通道電晶體220和p通道電晶體221均包含結晶矽。此外，在圖13A中，具有通道保護結構且包含氧化物半導體膜的底部 閘極型電晶體310形成於n通道電晶體220和p通道電晶體221上。

電晶體310包含設於絕緣膜232上的閘極電極311、設於閘極電極311上的閘極絕緣膜312、在閘極絕緣膜312上與閘極電極311重疊的氧化物半導體膜313、設於島狀氧化物半導體膜313上而與閘極電極311重疊的通道保護膜314、以及設於氧化物半導體膜313上之導電膜315和導電膜316。電晶體310可以包含設於氧化物半導體膜313的絕緣膜317作為其成份。

通道保護膜314防止稍後作為通道形成區的氧化物半導體膜313的部份在往後的步驟中受損(舉例而言，導因於蝕刻時的蝕刻劑或電漿之厚度縮減)。因此，可以增進電晶體的可靠度。

以含有氧的無機材料(例如，氧化矽、氮氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、等等)用於通道保護膜314。以例如電漿CVD法或熱CVD法、或濺射法等蒸汽沈積法，形成通道保護膜314。在沈積通道保護膜314之後，以蝕刻處理其形狀。在此，以由濺射法形成氧化矽膜及使用微影術形成的掩罩之蝕刻來處理氧化矽膜之方式，形成通道保護膜314。

當通道保護膜314是含有氧的絕緣膜，而其由濺射法、PCVD法、等等形成為接觸島狀氧化物半導體膜313時，至少與通道保護膜314接觸的島狀氧化物半導體膜313的區域之電阻增加，而成為高電阻氧化物半導體區。 藉由形成通道保護膜314，氧化物半導體膜313包含高電阻氧化物半導體區，所述高電阻氧化物半導體區設於氧化物半導體膜313與通道保護膜314之間的介面附近。

注意，電晶體310又包含位於絕緣膜317上的背閘極電極。背閘極電極形成為與氧化物半導體膜313中的通道形成區重疊。背閘極電極可以是電絕緣的及處於浮動狀態，或者處於背閘極電極被供予電位的狀態。在後一狀態的情況中，背閘極電極被供予與閘極電極311相同的電位，或是被供予例如接地電位等固定電位。供應至背閘極電極的電位之位準可以受控，因而可以控制電晶體310的臨界電壓。

以類似於實施例2的方式，圖13B中所示的半導體裝置包含n通道電晶體220和p通道電晶體221，n通道電晶體220和p通道電晶體221均包含結晶矽。此外，在圖13B中，包含氧化物半導體膜的底部接觸型電晶體320形成於n通道電晶體220和p通道電晶體221上。

電晶體320包含設於絕緣膜232上的閘極電極321、設於閘極電極321上的閘極絕緣膜322、設於閘極絕緣膜322上的導電膜323和導電膜324、以及與閘極電極321重疊的氧化物半導體膜325。此外，電晶體320可以包含設於氧化物半導體膜325上的絕緣膜326作為其成份。

此外，在底部接觸型電晶體320的情況中，導電膜323和導電膜324的厚度較佳小於實施例2中所述的底部閘極型電晶體的厚度，以防止往後形成的氧化物半導體膜 325斷開。具體而言，導電膜323和導電膜324的厚度均為10nm至200nm，較佳為50nm至75nm。

注意，電晶體320又包含位於絕緣膜326上的背閘極電極。背閘極電極形成為與氧化物半導體膜325中的通道形成區重疊。背閘極電極可以是電絕緣的及處於浮動狀態，或者處於背閘極電極被供予電位的狀態。在後一狀態的情況中，背閘極電極被供予與閘極電極321相同的電位，或是被供予例如接地電位等固定電位。供應至背閘極電極的電位之位準可以受控，因而可以控制電晶體320的臨界電壓。

以類似於實施例2的方式，圖13C中所示的半導體裝置包含n通道電晶體220和p通道電晶體221，n通道電晶體220和p通道電晶體221均包含結晶矽。此外，在圖13C中，包含氧化物半導體膜的頂部閘極型電晶體330設於n通道電晶體220和p通道電晶體221上。

電晶體330包含設於絕緣膜232上的導電膜332、設於導電膜331和導電膜332上的氧化物半導體膜333、設於氧化物半導體膜333上的閘極絕緣膜334、以及在閘極絕緣膜334上與氧化物半導體膜333重疊的閘極電極335。此外，電晶體330可以包含設於閘極電極335上的絕緣膜336作為其成份。

在頂部閘極型電晶體330的情況中，導電膜331和導電膜332的厚度較佳均小於實施例2中所述的底部閘極型電晶體的厚度，以防止往後形成的氧化物半導體膜333斷 開。具體而言，導電膜331和導電膜332的厚度均為10nm至200nm，較佳為50nm至75nm。

此外，在圖13C中所示的半導體裝置中，在絕緣膜336和閘極絕緣膜334中形成到達閘極電極335的接觸孔以及到達作為源極電極或汲極電極的導電膜338之接觸孔，然後，形成連接至閘極電極335和導電膜338的佈線。

本實施例可以與任何上述實施例結合實施。

[實施例4]

在本實施例中，說明被稱為電子紙或數位紙的半導體顯示裝置之結構，其是與本發明的實施例相關的半導體顯示裝置。

藉由施加電壓以控制灰階且具有記憶特徵的顯示元件用於電子紙。具體而言，關於用於電子紙的顯示元件，使用下述顯示元件：例如非含水電泳顯示元件等顯示元件；使用PDLC(聚合物散佈液晶)方法的顯示元件，在PDLC方法中，液晶滴散佈於在二電極之間的高聚合物材料中；在二電極之間包含手性向列型液晶或膽茲液晶之顯示元件；在二電極之間包含帶電微粒及使用粒子移動法的顯示元件，在粒子移動法中，藉由使用電場以使帶電微粒子移動通過微粒子；等等。此外，非含水電泳顯示元件是一顯示元件，其中，有帶電微粒子散佈的散佈液體夾於二電極之間；一顯示元件，其中，有帶電微粒子散佈的散佈 液體包含於二電極上，在二電極之間，插入絕緣膜；一顯示元件，其中，具有不同帶電之不同顏色的半球形扭轉球散佈於二電極之間的溶劑中；一顯示元件，包含微囊，其中，在二電極之間，多個帶電微粒子散佈於溶液中；等等。

圖14A顯示電子紙的像素部700、訊號線驅動電路701、及掃描線驅動電路702的俯視圖。

像素部700包含多個像素703。此外，多個訊號線707從訊號線驅動電路701被導入至像素部700中。來自掃描線驅動電路702的多個掃描線708被導入於像素部700中。

像素703包含電晶體704、顯示元件705、及儲存電容器706。電晶體704的閘極電極被連接至掃描線708的其中之一。此外，電晶體704的源極電極和汲極電極的其中之一被連接至訊號線707的其中之一，而電晶體704的源極電極和汲極電極中的另一電極連接至顯示元件705的像素電極。

注意，在圖14A中，儲存電容器706並聯至顯示元件705，以致於可以固持施加至顯示元件705的像素電極與對置電極之間的電壓；但是，在顯示元件705的記憶特性足夠高以致於可以維持顯示的情況中，無需設置儲存電容器706。

注意，在圖14A中，雖然在本實施例中說明主動矩陣像素部結構，其中，作為切換元件的一電晶體設於每一個 像素中，但是，本發明的一實例的電子紙不限於此結構。多個電晶體可以設於每一個像素中。此外，除了電晶體之外，也可以設置例如電容器、電阻、線圈等元件。

以具有微囊的電泳系統的電子紙為例說明，圖14B顯示設於每一個像素703中的顯示元件705的剖面視圖及用於例如訊號線驅動電路701或掃描線驅動電路702的半導體裝置之剖面視圖。

在像素中，顯示元件705包含像素電極710、對置電極711、及微囊712，藉由像素電極710和對置電極711，將電壓施加至微囊712。作為電晶體704的源極電極和汲極電極713的其中之一被連接至像素電極710。

在電晶體704中，使用氧化物半導體膜作為主動層。因此，在閘極電極與源極電極之間的電壓約為0的狀態下的關閉電流，亦即，電晶體704的漏電流，遠小於包含具有結晶性的矽之電晶體的漏電流。

在微囊712中，例如氧化鈦等帶正電白顏料及例如碳黑等帶負電黑顏料與例如油等散佈介質一起被封裝。根據施加至像素電極710的視頻訊號之電壓，電壓被施加至像素電極與對置電極之間，黑顏料及白顏料分別被吸至正電極側及負電極側。因此，可以顯示灰階。

此外，在圖14B中，使用透光樹脂714，將微囊712固定於像素電極710與對置電極711之間。但是，本發明旳一實例不限於此結構。由微囊712、像素電極710、及對置電極711形成的空間可以由例如空氣、惰性氣體等氣 體填充。注意，在此情況中，使用黏著劑等，將微囊712較佳固定至像素電極710與對置電極711的其中之一或二者。

注意，包含於顯示元件705中的微囊712的數目並非如圖14B所示般為複數。一顯示元件705可以包含複數個微囊712，或是複數個顯示元件705可以具有一微囊712。舉例而言，二顯示元件710共用一微囊712，正電壓及負電壓分別被施加至包含於顯示元件705的其中之一中的像素電極710及包含於其它顯示元件705中的像素電極710。在此情況中，在與有正電壓施加的像素電極710重疊的區域中的微囊712中，黑顏料被吸至像素電極710側，白顏料被吸至對置電極側711側。另一方面，在與有負電壓施加的像素電極710重疊的區域中的微囊712中，白顏料被吸至像素電極710側，黑顏料被吸至對置電極側711側。

此外，在驅動電路中，設置包含氧化物半導體膜作為主動層的電晶體720及包含矽作為主動層的電晶體721。關於用於控制電源電壓給包含電晶體721的電路之切換元件，可以使用電晶體720。

在非操作週期中，當藉由切換元件以停止電源電壓被供應至電路時，可以降低電路中消耗的動態待機電力。此外，由於使用氧化物半導體膜作為電晶體720中的主動層，所以，在閘極電極與源極電極之間的電壓約為0的狀態下的關閉電流，亦即，電晶體720的漏電流，遠小於包 含具有結晶性的矽之電晶體721的漏電流。因此，當使用電晶體720作為切換元件時，可以降低視切換元件中產生的漏電流等而定的靜態待機電力。因此，當停止對非操作電路供應電源電壓時，降低非操作電路中消耗的靜態待機電力及動態待機電力，以致於可以取得整體電路的耗電降低之半導體裝置。

特別地，相較於例如液晶顯示裝置或發光裝置等其它半導體顯示裝置，電子紙包含具有高記憶特性的顯示元件；因此，當執行顯示時，例如訊號線驅動電路701或掃描線驅動電路702等驅動電路的操作可以停止的時間長度傾向於長。因此，藉由應用本發明的實施例，相較於其它半導體顯示裝置，可以更有效地降低待機電力。

此外，包含具有結晶性的矽之電晶體721比包含氧化物半導體的電晶體720具有更高的遷移率及更高的開啟電流。因此，藉由形成使用電晶體721的電路，可以取得包含所述電路之積體電路的高集成度及其高速驅動。

接著，以上述電泳系統的電子紙為例，說明電子紙的具體驅動方法。

以下述週期來分別說明電子紙的操作：初始化週期、寫入週期、及固持週期。

首先，在顯示的影像被切換之前，在初始化週期中將像素部中每一個像素的灰階等級暫時設定為相等以初始化顯示元件。顯示元件的初始化防止殘留影像餘留。具體而言，在電泳系統中，由包含於顯示元件705中的微囊712 調整顯示的灰階，以致於每一個像素顯示是白色或黑色。

在本實施例中，將說明用於顯示黑色的初始化視頻訊號被輸入至像素後用於顯示白色的初始視頻訊號被輸入至像素的情況中的初始化操作。舉例而言，在朝向對置電極711執行影像顯示之電泳電子紙中，電壓被施加至顯示元件705，以致於在微囊712中的黑顏料移動至對置電極711側，以及，微囊712中的白顏料移至像素電極710側。接著，電壓被施加至顯示元件705，以致於在微囊712中的白顏料被吸至對置電極711側，並且，微囊712中的黑顏料移至像素電極710側。

此外，當初始化視頻訊號僅被輸入至像素一次，則取決於初始化週期之前已顯示的灰階，微囊712中的白顏料及黑顏料不會完全地完成移動，因此，即使在初始化週期終止後，在像素的顯示的灰階之間可能有差異。因此，較佳的是相對於共同電壓Vcom為負的電壓-Vp被施加至像素電極710多次，以致於顯示黑色，以及，相對於共同電壓Vcom為正的電壓Vp被施加至像素電極710多次，以致於顯示白色。

注意，當在初始化週期之前顯示的灰階視每一個像素的顯示元件而不同時，輸入初始化視頻訊號所需的最少次數也會不同。因此，在像素之間，用於輸入初始化視頻訊號的輸入次數會根據初始化週期之前被顯示的灰階而變。在此情況中，共同電壓Vcom較佳被輸入至不需要輸入初始化視頻訊號之像素。

注意，為了將初始化視頻訊號之電壓Vp或電壓-Vp施加至像素電極710多次，多次地執行下述操作序列：在選取訊號的脈衝供應給掃描線的週期中，初始化視頻訊號被輸入至掃描線的像素。初始化視頻訊號的電壓Vp或電壓-Vp被施加至像素電極710多次，因而完成微囊712中白顏料與黑顏料的移動，以防止像素之間的灰階差異發生。因此，可以執行像素部的像素初始化。

注意，在初始化週期中，在每一個像素中，在白色之後顯示黑色的情況以及在黑色之後顯示白色的情況是可接受的。或者，在初始化週期中，在每一個像素中，在白色之後顯示黑色；又，在此之後顯示白色的情況也是可接受的。

此外，關於像素部中的所有像素，啟動初始週期的時機不需相同。舉例而言，對每一個像素、或是屬於相同線的每一個像素、等等而言，啟動初始化週期的時機可以不同。

接著，在寫入週期中，具有影像資料的視頻訊號被輸入至像素。

在影像顯示於整個像素部上的情況中，在一格週期中，電壓脈衝偏移的選取訊號依序地被輸入至所有掃描線。然後，在脈衝出現在選取訊號中的一線週期中，具有影像資料的視頻訊號被輸入至所有訊號線。

根據施加至像素電極710的視頻訊號之電壓，微囊712中的白顏料及黑顏料移至像素電極710側及對置電極 711側，以致於顯示元件705顯示灰階。

注意，也是在寫入週期中，如同初始化週期中一般，視頻訊號的電壓較佳被多次施加至像素電極710。因此，多次執行下述操作序列：在選取訊號的脈衝被供應至掃描線的週期中，視頻訊號被輸入至掃描線的像素。

接著，在固持週期中，在共同電壓Vcom經由訊號線而被輸入至所有像素之後，選取訊號未被輸入至掃描線或視頻訊號未被輸入至訊號線。因此，除非正或負電壓被施加至像素電極710與對置電極711之間，否則包含於顯示元件705中的微囊712中的白顏料及黑顏料之配置會維持，以致於可以保持顯示元件705上顯示的灰階。因此，即使在固持週期中也仍然保持寫入週期中寫入的影像。

注意，改變用於電子紙的顯示元件之灰階比例所需的電壓傾向於比用於液晶顯示裝置之液晶或例如有機發光元件等用於發光裝置之發光元件的電壓高。因此，在寫入週期中，作為像素中的切換元件之電晶體704的源極電極與汲極電極之間的電位差變大。結果，關閉電流增加，像素電極710的電位改變，以致於顯示擾動容易發生。但是，如上所述般，在本發明的實施例中，使用氧化物半導體膜作為電晶體704的主動層。因此，閘極電極與源極電極之間的電壓約為0的狀態中的關閉電流，亦即，電晶體704的漏電流，遠小於包含具有結晶性的電晶體。結果，在寫入週期中，即使當電晶體704的源極電極與汲極電極之間的電位差變大時，仍然可以抑制關閉電流以及可以防止導 因於像素電極710的電位的變化之顯示擾動的產生。

在本實施例中，以電子紙作為本發明的實施例之半導體裝置的實施例。本發明的實施例之半導體顯示裝置依其類別包含下述：液晶顯示裝置、對每一個像素設置以有機發光元件(OLED)為代表的發光元件之發光裝置、數位微鏡裝置(OMD)、電漿顯示面板(PDP)、場發射顯示器(FED)、及包含包括半導體元件的驅動電路之其它半導體顯示裝置。

舉例而言，類似於螢幕省電器，在執行電源電壓被供應至半導體顯示裝置時暫時停止影像顯示的情況中，可以降低消耗的待機電力。

本實施例可以與任何上述實施例結合實施。

[實施例5]

在本實施例中，說明本發明的實施例有關的液晶顯示裝置的結構。

圖15顯示本發明的實施例之液晶顯示裝置的結構之透視圖的實施例。圖15中所示的液晶顯示裝置包含液晶面板1601；第一散光板1602；稜鏡片1603；第二散光板1604；導光板1605；反光板1606；光源1607；及電路基板1608，在液晶面板1601中，液晶元件形成於成對基板之間。

液晶面板1601、第一散光板1602、稜鏡片1603、第二散光板1604、導光板1605、及反光板1606依序地堆 疊。光源1607設在導光板1605的邊緣部。因第一散光板1602、稜鏡片1603、及第二散光板1604而在導光板1605內部散光之來自光源1607的光，均勻地照射液晶面板1601。

雖然在本實施例中使用第一散光板1602及第二散光板1604，但是，散光板的數目不限於此。散光板的數目可以是一，或者可以是三或更多。只要散光板設在導光板1605與液晶面板1601之間，就是可接受的。因此，散光板可以僅設在比稜鏡片1603更接近液晶面板1601的側，或是可以僅設在比稜鏡片1603更接近導光板1605的側上。

此外，稜鏡片1603的剖面不限於圖15中所示的鋸齒狀。稜鏡片1603可以具有使來自於導板1605的光聚光於液晶面板1601側上的形狀。

電路板1608設有產生輸入至液晶面板1601的各種訊號之電路、處理訊號的電路、等等。在圖15中，電路板1608及液晶面板1601經由可撓性印刷電路(FPC)1609而彼此連接。注意，藉由使用玻璃上晶片(COG)法，電路可以被連接至液晶面板1601，或者，藉由使用膜上晶片(COF)法，部份電路可以被連接至FPC 1609。

圖15顯示一實例，其中，電路板1608設有控制光源1607的驅動之控制電路，控制電路及光源1607經由FPC 1610而彼此連接。注意，上述控制電路可以形成於液晶面板1601上。在該情況中，液晶面板1601及光源1607 經由FPC等等而彼此連接。

注意，雖然圖15顯示光源1607設在液晶面板1601的邊緣上之邊緣光型光源的實施例，但是，可以使用光源1607配置在液晶面板1601的正下方的直接型光源。根據本發明的實施例之液晶顯示裝置可以是透反射式液晶顯示裝置、半透反射式液晶顯示裝置、或是反射式液晶顯示裝置。

液晶顯示裝置包含TN(扭轉向列)液晶、VA(垂直對齊)液晶、OCB(光學補償雙折射)液晶、IPS(平面中切換)液晶、或MVA(多域垂直對齊)液晶。

或者，可以使用不需要對齊膜之呈現藍相位的液晶。藍相位是液晶相位的其中之一，其係當膽茲液晶的溫度增加時正好在膽茲相位變成各向等性相位之前產生的。由於藍相位僅在相當狹窄的溫度範圍內產生，所以，添加掌性劑或紫外光可固化樹脂以致於增進溫度範圍。包含呈現藍相位的液晶及掌性劑或紫外光可固化樹脂的液晶成份由於具有10μsec至100μsec的小響應時間、具有不需要對齊處理的光學各向等性、以及小的視角相依性，所以是較佳的。

本實施例可以與任何上述實施例結合實施。

[實例1]

藉由使用根據本發明的實施例之半導體裝置，可以提供防止耗電增加及具有高功能的電子設備。特別地，電力 不容易固定地供應的可攜式電子設備的情況中，藉由有利地添加本發明的實施例的半導體裝置作為元件，連續使用時間可以變得較長。

根據本發明的實施例之半導體裝置可以用於顯示裝置、膝上型電腦、或設有記錄媒體的影像再生裝置(典型上，再生例如數位影音碟片(DVD)等記錄媒體的內容及具有用於顯示再生影像的顯示器之裝置)。上述以外，關於使用根據本發明的實施例之半導體裝置的電子設備，可為行動電話、可攜式遊戲機、可攜式資訊終端、電子書讀取器、攝影機、數位靜態相機、目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(例如、汽車音響系統及數位音頻播放器)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)、販賣機、等等。圖16A至16E顯示這些電子設備的具體實施例。

圖16A顯示電子書讀取器，電子書讀取器包含機殼7001、顯示部7002、等等。根據本發明的一個實施例，根據本發明的一實例之半導體顯示裝置可以用於顯示部7002。根據本發明的一實例之半導體顯示裝置用於顯示部7002。藉由包含根據本發明的一實例之半導體顯示裝置在顯示部7002中，可以提供具有低耗電及高功能的電子書讀取器。此外，根據本發明的實施例之半導體裝置可以用於控制電子書讀取器的積體電路。以本發明的實施例之半導體裝置用於控制電子書讀取器的積體電路，可以提供具有低耗電及高功能的電子書讀取器。此外，藉由使用可撓 性基板，半導體裝置或半導體顯示裝置可以具有可撓性。如此，可以提供可撓的、重量輕、及有用的電子書讀取器。

圖16B顯示顯示裝置，顯示裝置包含機殼7011、顯示部7012、支撐基底7013、等等。根據本發明的實施例之半導體顯示裝置可以用於顯示部7012。以本發明的實施例之半導體裝置用於顯示部7012，可以提供具有低耗電及高功能的顯示器。根據本發明的實施例之半導體裝置可以用於控制顯示裝置的驅動之積體電路。以本發明的實施例之半導體裝置用於控制顯示裝置的驅動的積體電路，可以提供具有低耗電及高功能的顯示器。注意，顯示裝置包含用於顯示資訊的所有顯示裝置，舉例而言，在其類別上有用於個人電腦、用於接收電視廣播、及用於顯示廣告的顯示裝置。

圖16C顯示包含機殼7021、顯示部7022、等等之顯示裝置。根據本發明的實施例之半導體顯示裝置可以用於顯示部7022。將本發明的實施例之半導體裝置包含於顯示部7022中，可以提供具有低耗電及高功能的顯示器。根據本發明的實施例之半導體裝置可以用於控制顯示裝置的驅動之積體電路。以本發明的實施例之半導體裝置用於控制顯示裝置的驅動之積體電路，可以提供具有低耗電及高功能的顯示器。此外，藉由使用可撓性基板，半導體裝置或半導體顯示裝置可以具有可撓性。如此，可以提供可撓的、重量輕、及有用的顯示裝置。因此，如圖16C所 示，顯示裝置可以固定在布品等的情況下使用，顯著地加大半導體顯示裝置的應用範圍。

圖16D顯示可攜式遊戲機，其包含機殼7031、機殼7032、顯示部7033、顯示部7034、麥克風7035、揚音器7036、操作鍵7037、探針7038、等等。根據本發明的實施例之半導體顯示裝置用於顯示部7033及顯示部7034。將本發明的實施例之半導體裝置包含於顯示部7033及顯示部7034中，可以提供具有低耗電及高功能的可攜式遊戲機。根據本發明的實施例之半導體裝置可以用於控制可攜式遊戲機的驅動之積體電路。以本發明的實施例之半導體裝置用於控制可攜式遊戲機的驅動之積體電路，可以提供具有低耗電及高功能的可攜式遊戲機。注意，圖16D中顯示的可攜式遊戲機包含二個顯示部7033和7034。但是，包含於可攜式遊戲機中的顯示部的數目不限於此。

圖16E顯示行動電話，其包含機殼7041、顯示部7042、音頻輸入部7043、音頻輸出部7044、操作鍵7045、光接收部7046、等等。光接收部7046中收到的光被轉換成電訊號，因此，可以載入外部影像。根據本發明的實施例之半導體裝置可以用於顯示部7042。將本發明的實施例之半導體裝置包含於顯示部7042中，可以提供具有低耗電及高功能的行動電話。根據本發明的實施例之半導體裝置可以用於控制行動電話的驅動之積體電路。以本發明的實施例之半導體裝置用於控制行動電話的驅動之積體電路，可以提供具有低耗電及高功能的行動電話。

圖16F是可攜式資訊終端，其包含機殼7051、顯示部7052、操作鍵7053、等等。在圖16F中顯示的可攜式資訊終端中，數據機併入於機殼7051中。根據本發明的實施例之半導體裝置可以用於顯示部7052。將本發明的實施例之半導體裝置用於顯示部7052中，可以提供具有低耗電及高功能的可攜式資訊終端。此外，根據本發明的實施例之半導體裝置可以用於控制可攜式資訊終端的驅動之積體電路。以本發明的實施例之半導體裝置用於控制行動電話的驅動之積體電路，可以提供具有低耗電及高功能的行動電話。

本實例可以與上述任何實施例結合實施。

本申請案根據2009年10月30日向日本專利局申請之日本專利申請序號2009-250665，其整體內容於此一併列入參考。

100‧‧‧電路

101‧‧‧切換元件

Claims (9)

1. 一種半導體裝置，包括：正反器電路，包含第一電晶體且組態為儲存資料；以及第二電晶體，組態為控制電源電壓至該正反器電路的供應，其中，該第一電晶體的通道形成區包含具有結晶性的矽，其中，該第二電晶體的通道形成區包含氧化物半導體，並且其中，該氧化物半導體的載子密度小於1×10¹⁴/cm³，其中，輸入訊號輸入至該正反器電路的第一端子，其中，時脈訊號輸入至該正反器電路的第二端子，並且其中，輸出訊號從該正反器電路的第三端子輸出。
2. 一種半導體裝置，包括：正反器電路，包含第一電晶體且組態為儲存資料；第二電晶體，組態為控制電源電壓至該正反器電路的供應；以及控制電路，包含第三電晶體且組態為控制時脈訊號至該正反器電路的供應，其中，該第一電晶體的通道形成區包含具有結晶性的矽，其中，各該第二電晶體的通道形成區及該第三電晶體 的通道形成區包含氧化物半導體，並且其中，該氧化物半導體的載子密度小於1×10¹⁴/cm³，其中，輸入訊號輸入至該正反器電路的第一端子，其中，該時脈訊號輸入至該正反器電路的第二端子，並且其中，輸出訊號從該正反器電路的第三端子輸出。
3. 如申請專利範圍第1或2項之半導體裝置，其中，該具有結晶性的矽是微晶矽、多晶矽、或單晶矽。
4. 如申請專利範圍第1或2項之半導體裝置，其中，該氧化物半導體包含銦、鎵、及鋅。
5. 如申請專利範圍第1或2項之半導體裝置，其中，該第一電晶體的該通道形成區形成於第一半導體膜中，其中，該第二電晶體的該通道形成區形成於第二半導體膜中，並且其中，該第一半導體膜與該第二半導體膜形成在不同絕緣表面上。
6. 如申請專利範圍第1或2項之半導體裝置，該半導體裝置包含於選自微處理器、影像處理電路、RF標籤、包含液晶顯示裝置的半導體顯示裝置、有機發光元件提供於各像素之發光裝置、電子紙、數位微鏡裝置、電漿顯示面板、及場發射顯示器的群組的裝置的其中之任一之中。
7. 如申請專利範圍第1或2項之半導體裝置，更包括在該正反器電路上的絕緣膜， 其中，該第二電晶體設置在該絕緣膜上。
8. 如申請專利範圍第1或2項之半導體裝置，其中，該第二電晶體包含電連接於被供應有該電源電壓的佈線的第一電極，以及電連接於該正反器電路的第二電極。
9. 如申請專利範圍第1或2項之半導體裝置，其中，該氧化物半導體中的氫濃度小於或等於5×10¹⁹/cm³。