TWI552312B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI552312B TWI552312B TW100138308A TW100138308A TWI552312B TW I552312 B TWI552312 B TW I552312B TW 100138308 A TW100138308 A TW 100138308A TW 100138308 A TW100138308 A TW 100138308A TW I552312 B TWI552312 B TW I552312B
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide semiconductor
- transistor
- insulating layer
- layer
- oxide
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 490
- 238000003860 storage Methods 0.000 claims description 178
- 239000000463 material Substances 0.000 claims description 165
- 230000015654 memory Effects 0.000 claims description 130
- 210000004027 cell Anatomy 0.000 claims description 106
- 239000000758 substrate Substances 0.000 claims description 99
- 230000002093 peripheral effect Effects 0.000 claims description 36
- 239000011159 matrix material Substances 0.000 claims description 23
- 238000003491 array Methods 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 20
- 210000000352 storage cell Anatomy 0.000 claims description 15
- 238000005259 measurement Methods 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 458
- 239000011701 zinc Substances 0.000 description 103
- 238000010438 heat treatment Methods 0.000 description 73
- 238000000034 method Methods 0.000 description 65
- 239000001301 oxygen Substances 0.000 description 56
- 229910052760 oxygen Inorganic materials 0.000 description 56
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 54
- 239000012535 impurity Substances 0.000 description 39
- 230000015572 biosynthetic process Effects 0.000 description 37
- 239000013078 crystal Substances 0.000 description 36
- 229910052751 metal Inorganic materials 0.000 description 34
- 239000002184 metal Substances 0.000 description 33
- 229910052738 indium Inorganic materials 0.000 description 30
- 239000004020 conductor Substances 0.000 description 27
- 229910052725 zinc Inorganic materials 0.000 description 27
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 26
- 239000000203 mixture Substances 0.000 description 25
- 125000004429 atom Chemical group 0.000 description 24
- 238000004544 sputter deposition Methods 0.000 description 24
- 230000007547 defect Effects 0.000 description 23
- 239000001257 hydrogen Substances 0.000 description 23
- 229910052739 hydrogen Inorganic materials 0.000 description 23
- 229910052733 gallium Inorganic materials 0.000 description 22
- 230000005669 field effect Effects 0.000 description 20
- 239000012212 insulator Substances 0.000 description 20
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 19
- 229910020994 Sn-Zn Inorganic materials 0.000 description 19
- 229910009069 Sn—Zn Inorganic materials 0.000 description 19
- 229910007541 Zn O Inorganic materials 0.000 description 19
- 238000010586 diagram Methods 0.000 description 19
- 238000009413 insulation Methods 0.000 description 19
- 229910052719 titanium Inorganic materials 0.000 description 19
- 239000010936 titanium Substances 0.000 description 19
- VUFNLQXQSDUXKB-DOFZRALJSA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (5z,8z,11z,14z)-icosa-5,8,11,14-tetraenoate Chemical compound CCCCC\C=C/C\C=C/C\C=C/C\C=C/CCCC(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 VUFNLQXQSDUXKB-DOFZRALJSA-N 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 17
- 229910052718 tin Inorganic materials 0.000 description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 16
- 239000013256 coordination polymer Substances 0.000 description 16
- 239000007789 gas Substances 0.000 description 16
- 238000012360 testing method Methods 0.000 description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 238000005530 etching Methods 0.000 description 14
- 239000008186 active pharmaceutical agent Substances 0.000 description 13
- 239000011787 zinc oxide Substances 0.000 description 13
- 239000002585 base Substances 0.000 description 12
- 229910001195 gallium oxide Inorganic materials 0.000 description 12
- 150000002736 metal compounds Chemical group 0.000 description 12
- 229910044991 metal oxide Inorganic materials 0.000 description 12
- 229910052684 Cerium Inorganic materials 0.000 description 11
- 229910052783 alkali metal Inorganic materials 0.000 description 11
- 150000001340 alkali metals Chemical class 0.000 description 11
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 11
- 150000004706 metal oxides Chemical class 0.000 description 11
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 11
- 229910052715 tantalum Inorganic materials 0.000 description 11
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 11
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 10
- 238000004364 calculation method Methods 0.000 description 10
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 10
- 239000011810 insulating material Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 239000007769 metal material Substances 0.000 description 10
- 229910052720 vanadium Inorganic materials 0.000 description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 10
- 238000002441 X-ray diffraction Methods 0.000 description 9
- 229910000420 cerium oxide Inorganic materials 0.000 description 9
- 229910052732 germanium Inorganic materials 0.000 description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 9
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910020868 Sn-Ga-Zn Inorganic materials 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 6
- 229910052795 boron group element Inorganic materials 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 229910052735 hafnium Inorganic materials 0.000 description 6
- 150000004678 hydrides Chemical class 0.000 description 6
- 150000002431 hydrogen Chemical class 0.000 description 6
- 125000004430 oxygen atom Chemical group O* 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 229910018137 Al-Zn Inorganic materials 0.000 description 5
- 229910018573 Al—Zn Inorganic materials 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 5
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 239000011734 sodium Substances 0.000 description 5
- 239000003381 stabilizer Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 4
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 4
- 150000001342 alkaline earth metals Chemical class 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000006356 dehydrogenation reaction Methods 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 239000000696 magnetic material Substances 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- -1 sodium (Kamiya Chemical class 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000005084 Strontium aluminate Substances 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000018044 dehydration Effects 0.000 description 3
- 238000006297 dehydration reaction Methods 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- FNWBQFMGIFLWII-UHFFFAOYSA-N strontium aluminate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Sr+2].[Sr+2] FNWBQFMGIFLWII-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 3
- 150000003608 titanium Chemical class 0.000 description 3
- AZQWKYJCGOJGHM-UHFFFAOYSA-N 1,4-benzoquinone Chemical compound O=C1C=CC(=O)C=C1 AZQWKYJCGOJGHM-UHFFFAOYSA-N 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910020944 Sn-Mg Inorganic materials 0.000 description 2
- 229910005728 SnZn Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 229910009369 Zn Mg Inorganic materials 0.000 description 2
- 229910007573 Zn-Mg Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 238000001095 inductively coupled plasma mass spectrometry Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000003211 malignant effect Effects 0.000 description 2
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 2
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- UZLYXNNZYFBAQO-UHFFFAOYSA-N oxygen(2-);ytterbium(3+) Chemical compound [O-2].[O-2].[O-2].[Yb+3].[Yb+3] UZLYXNNZYFBAQO-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 2
- 229910003468 tantalcarbide Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910003454 ytterbium oxide Inorganic materials 0.000 description 2
- 229940075624 ytterbium oxide Drugs 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- KDMVSFMJKDQKEJ-UHFFFAOYSA-K C(CC(O)(C(=O)[O-])CC(=O)[O-])(=O)[O-].[Bi+3].[Nb+5] Chemical compound C(CC(O)(C(=O)[O-])CC(=O)[O-])(=O)[O-].[Bi+3].[Nb+5] KDMVSFMJKDQKEJ-UHFFFAOYSA-K 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910019092 Mg-O Inorganic materials 0.000 description 1
- 229910019395 Mg—O Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- AZWHFTKIBIQKCA-UHFFFAOYSA-N [Sn+2]=O.[O-2].[In+3] Chemical compound [Sn+2]=O.[O-2].[In+3] AZWHFTKIBIQKCA-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 150000002362 hafnium Chemical class 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000020477 pH reduction Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 230000009469 supplementation Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
Description
所公開的發明係關於一種利用半導體元件的半導體裝置及其驅動方法。
利用半導體元件的儲存裝置大致分為揮發性儲存裝置和非揮發性儲存裝置，揮發性儲存裝置是如果沒有電力供應，儲存資料就消失的儲存裝置，而非揮發性儲存裝置是即使沒有電力供應也保持儲存資料的儲存裝置。
作為揮發性儲存裝置的典型例子，有DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)。DRAM藉由選擇構成記憶元件的電晶體並將電荷積蓄在電容器內來儲存資料。
根據上述原理，因為當從DRAM讀出資料時電容器的電荷消失，所以每次讀出資料時都需要再次進行寫入工作。此外，由於在構成記憶元件的電晶體中因截止狀態下的源極電極與汲極電極之間的洩漏電流(截止電流)等而即使未選擇電晶體，電荷也流出或流入，所以資料保持期間較短。因此，需要按預定的週期再次進行寫入工作(刷新工作)，而難以充分降低耗電量。此外，因為如果沒有電力供應，儲存資料就消失，所以需要利用磁性材料或光學材料的其他儲存裝置以長期保持儲存資料。
作為揮發性儲存裝置的另一個例子，有SRAM(Static Random Access Memory：靜態隨機存取記憶體)。因SRAM使用正反器等電路保持儲存資料，而不需要進行刷新工作。在這一點上SRAM優越於DRAM。但是，由於使用正反器等電路，所以存在儲存電容器的單價高的問題。此外，在如果沒有電力供應，儲存資料就消失這一點上，SRAM和DRAM相同。
作為非揮發性儲存裝置的典型例子，有快閃記憶體。由於快閃記憶體在電晶體的閘極電極與通道形成區之間包括浮動閘極，並使該浮動閘極保持電荷來進行儲存，因此，快閃儲存器具有其資料保持期間極長(幾乎永久)並且不需要進行揮發性儲存裝置需要進行的刷新工作的優點(例如，參照專利文獻1)。
但是，由於當進行寫入時發生的穿隧電流導致構成記憶元件的閘極絕緣層的劣化，從而發生記憶元件因進行預定次數的寫入而不能發揮其功能的問題。為了緩和上述問題的影響，例如，採用使各記憶元件的寫入次數均等的方法，但是，為了實現該方法，需要複雜的週邊電路。另外，即使採用這種方法，也不能解決使用壽命的根本問題。就是說，快閃記憶體不適合於資料的重寫頻度高的用途。
另外，為了對浮動閘極注入電荷或者去除該電荷，需要高電壓和用於該目的的電路。再者，還有由於電荷的注入或去除需要較長時間而難以實現寫入和擦除的高速化的問題。
作為非揮發性儲存裝置的另一個例子，有使用磁性材料的儲存裝置的MRAM(Magnetoresistive Random Access Memory：磁性隨機存取記憶體)。MRAM有如下問題，即由於在寫入工作中耗電量較高，所以難以對多個儲存單元同時進行寫入工作。
[專利文獻1]日本專利申請公開 昭57-105889號公報
鑒於上述問題，所公開的發明的一個實施例的目的之一是提供一種即使沒有電力供應也能夠保持儲存資料且對寫入次數也沒有限制的新結構的半導體裝置。
在本發明的一個實施例中，使用能夠使電晶體的截止電流足夠小的材料，例如使用寬頻隙半導體的氧化物半導體材料，來構成儲存裝置。藉由將能夠充分降低電晶體的截止電流的半導體材料用於儲存裝置，可以長期保持儲存資料。此外，使用氧化物半導體以外的半導體材料構成驅動電路或控制電路等週邊電路。藉由將與氧化物半導體材料相比能夠高速工作的氧化物半導體材料以外的半導體材料用於週邊電路，可以使儲存電路高速工作。
本發明的一個實施例是一種半導體裝置，該半導體裝置包括：設置在半導體基板上的感測閂鎖陣列；以及設置在感測閂鎖陣列上的儲存單元陣列，其中，感測閂鎖陣列包括配置為矩陣狀的多個感測閂鎖，儲存單元陣列包括配置為矩陣狀的多個儲存單元，多個儲存單元分別包括閘極電極、源極電極、汲極電極、閘極絕緣層、包含氧化物半導體層的電晶體以及電容元件，並且，感測閂鎖的第一端子和第二端子中的至少一個與設置在感測閂鎖的上部的電晶體的源極電極或汲極電極電連接。
本發明的一個實施例是一種半導體裝置，該半導體裝置包括：設置在半導體基板上的感測閂鎖陣列；以及層疊在感測閂鎖陣列上的多個儲存單元陣列，其中，感測閂鎖陣列包括配置為矩陣狀的多個感測閂鎖，多個儲存單元陣列分別包括配置為矩陣狀的多個儲存單元，多個儲存單元分別包括閘極電極、源極電極、汲極電極、閘極絕緣層、包含氧化物半導體層的電晶體以及電容元件，並且，感測閂鎖的第一端子和第二端子中的至少一個在多個儲存單元陣列的每一個中與設置在感測閂鎖的上部的電晶體中的每一個的源極電極或汲極電極電連接。
在上述各半導體裝置中，還包括第一字線驅動電路、第二字線驅動電路以及資料線驅動電路，第一字線驅動電路藉由第一字線電連接於多個儲存單元，第二字線驅動電路藉由第二字線電連接於多個感測閂鎖，並且，資料線驅動電路藉由第一資料線及第二資料線電連接於多個感測閂鎖。
本發明的一個實施例是一種半導體裝置，該半導體裝置包括：設置在半導體基板上的感測閂鎖陣列；以及層疊在感測閂鎖陣列上的第一儲存單元陣列及第二儲存單元陣列，其中，感測閂鎖陣列包括配置為矩陣狀的多個感測閂鎖，第一儲存單元陣列及第二儲存單元陣列分別包括配置為矩陣狀的多個儲存單元，第一儲存單元陣列所具有的多個儲存單元分別包括第一閘極電極、第一源極電極、第一汲極電極、第一閘極絕緣層、包含第一氧化物半導體層的第一電晶體以及第一電容元件，第二儲存單元陣列所具有的多個儲存單元分別包括第二閘極電極、第二源極電極、第二汲極電極、第二閘極絕緣層、包括第二氧化物半導體層的第二電晶體以及第二電容元件，並且，感測閂鎖的第一端子和第二端子中的至少一個電連接於設置在感測閂鎖的上部的第一電晶體的第一源極電極或第一汲極電極、第二電晶體的第二源極電極或第二汲極電極。
在上述半導體裝置中，還包括第一字線驅動電路、第二字線驅動電路以及資料線驅動電路，第一字線驅動電路藉由第一字線電連接於第一儲存單元陣列及第二儲存單元陣列所具有的多個儲存單元的每一個，第二字線驅動電路藉由第二字線電連接於多個感測閂鎖，並且，資料線驅動電路藉由第一資料線及第二資料線電連接於多個感測閂鎖。
在上述半導體裝置中，第一氧化物半導體層及第二氧化物半導體層較佳包含相同的氧化物半導體材料。
在上述半導體裝置中，半導體基板較佳包含與氧化物半導體層不同的半導體材料。
另外，雖然在上述半導體裝置中使用氧化物半導體材料構成電晶體，但是所公開的發明不侷限於此。在上述半導體裝置中也可以使用能夠實現與氧化物半導體材料同等的截止電流特性的材料，例如碳化矽等的寬頻隙材料(更明確而言，例如，能隙Eg大於3eV的半導體材料)等。
注意，在本說明書等中，“上”或“下”不侷限於構成要素的位置關係為“直接在……上”或“直接在……下”。例如，“閘極絕緣層上的閘極電極”包括在閘極絕緣層與閘極電極之間包括其他構成要素的結構。另外，“上”或“下”只是為了便於說明而使用的。
此外，在本說明書等中，“電極”或“佈線”不在功能上限定這些構成要素。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”被形成為一體的情況等。
此外，在採用極性不同的電晶體的情況或電路工作中的電流方向發生變化的情況等下，“源極電極”和“汲極電極”的功能有時互相調換。因此，在本說明書等中，可以互相調換地使用“源極電極”和“汲極電極”。
另外，在本說明書等中，“電連接”也包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以在連接物件之間進行電信號的授受，就沒有特別的限制。
由於使用氧化物半導體材料的電晶體的截止電流極小，所以藉由將該電晶體用於儲存電路，能夠極為長期保持儲存資料。就是說，因為不需要進行刷新工作，或者，可以將刷新工作的頻度降低到極低，所以可以充分降低耗電量。另外，即使沒有電力供應(但是，較佳固定電位)，也可以在較長期間內保持儲存資料。
另外，在包括使用氧化物半導體材料的電晶體的儲存電路中，在寫入資料時不需要高電壓，從而也沒有記憶元件劣化的問題。例如，與現有的非揮發性記憶體的情況不同，不需要對浮動閘極注入電子或從浮動閘極抽出電子，所以根本不發生閘極絕緣層的劣化等的問題。就是說，包括使用氧化物半導體材料的電晶體的儲存電路對改寫次數沒有限制，該限制是現有的非揮發性記憶體所存在的問題，所以可以顯著提高可靠性。再者，因為根據電晶體的導通狀態或截止狀態而進行資料的寫入，所以容易實現高速工作。另外，還有不需要用於擦除資料的工作的優點。
此外，使用氧化物半導體以外的半導體材料的電晶體可以與使用氧化物半導體材料的電晶體相比進行充分高速的工作。因此，藉由將使用氧化物半導體以外的半導體材料的電晶體用於週邊電路(控制電路、驅動電路等)，可以適當地實現充分確保高速工作的週邊電路。從而，藉由組合該週邊電路與包括使用氧化物半導體材料的儲存電路，可以充分確保半導體裝置的工作(例如，資料的讀出工作或寫入工作等)的高速性。
像這樣，藉由將使用氧化物半導體以外的半導體材料的電晶體(換言之，可以進行充分的高速工作的電晶體)的週邊電路和使用氧化物半導體材料的電晶體(作更廣義解釋，截止電流足夠小的電晶體)的儲存電路形成為一體，可以實現具有新穎的特徵的半導體裝置。
以下，參照圖式對本發明的實施例的一個例子進行說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是，其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施例所記載的內容中。
另外，圖式等所示的各結構的位置、大小、範圍等為了容易理解而有時不表示實際上的位置、大小、範圍等。因此，所公開的發明不一定侷限於圖式等所公開的位置、大小、範圍等。
另外，本說明書等中的“第一”、“第二”、“第三”等的序數詞是為了避免結構要素的混同而附記的，而不是用於在數目方面上進行的限制。
實施例1
參照圖1A至圖6說明有關本發明的一個實施例的半導體裝置的結構。
〈半導體裝置的結構〉
圖1A和圖1B是示出有關本發明的一個實施例的半導體裝置的結構的一個例子的概念圖。有關本發明的一個實施例的半導體裝置是在上部具有儲存電路，在下部具有為了驅動儲存電路需要進行高速工作的驅動電路或控制電路等週邊電路的疊層結構的半導體裝置。此外，驅動電路或控制電路既可以為邏輯電路，又可以為包括類比電路的電路。此外，驅動電路或控制電路也可以包括運算電路。
圖1A所示的半導體裝置包括：在其下部具有配置為矩陣狀的多個感測閂鎖190的感測閂鎖陣列201；在其上部具有配置為矩陣狀的多個儲存單元170(也表示為記憶元件)的儲存單元陣列202(也表示為儲存電路)。此外，在下部除了感測閂鎖陣列201以外還設置有第一字線驅動電路203、資料線驅動電路204、第二字線驅動電路205等週邊電路。將感測閂鎖陣列201以外的第一字線驅動電路203、資料線驅動電路204及第二字線驅動電路205也表示為週邊電路。
資料線驅動電路204包括讀出電路、寫入電路。此外，資料線驅動電路204藉由n個第一資料線DS(1)至DS(n)及第二資料線DSB(1)至DSB(n)連接於感測閂鎖陣列201所具有的多個感測閂鎖190。此外，資料線驅動電路204根據地址信號選擇感測閂鎖陣列201中的預定的感測閂鎖190的行。讀出電路將被選擇的行的感測閂鎖190的輸出信號用作輸入信號讀出儲存在感測閂鎖190中的資料。此外，寫入電路輸出對應於對被選擇的行的感測閂鎖190進行寫入的資料的信號。此外，資料線驅動電路204也可以包括預充電電路。預充電電路對被選擇的行的感測閂鎖的輸入輸出端子供應預定的電位(預充電電位Vpc)。
第一字線驅動電路203藉由m2個第一字線WL(1)至WL(m2)連接於儲存單元陣列202所具有的多個儲存單元170。此外，第一字線驅動電路203根據地址信號選擇儲存單元陣列202中的預定的儲存單元170的列。既可以選擇一個列，又可以選擇多個列。
第二字線驅動電路205藉由m個第二字線WS(1)至WS(m)連接於感測閂鎖陣列201所具有的多個感測閂鎖190。此外，第二字線驅動電路205根據地址信號選擇感測閂鎖陣列201中的預定的感測閂鎖190的列。既可以選擇一個列，又可以選擇多個列。
圖1B示出其一部分與圖1A不同的半導體裝置的例子。圖1B所示的半導體裝置包括：在其下部具有配置為矩陣狀的多個感測閂鎖190的感測閂鎖陣列201；在其上部具有配置為矩陣狀的多個儲存單元170的儲存單元陣列202(1)至202(k)。此外，在下部除了感測閂鎖陣列201以外還設置有第一字線驅動電路203、資料線驅動電路204、第二字線驅動電路205等週邊電路。此外，圖1B所示的半導體裝置的第一層為感測閂鎖陣列201，第二層為儲存單元陣列202(1)，而第(k+1)層為儲存單元陣列202(k)。在此，k為自然數。
資料線驅動電路204包括讀出電路、寫入電路。此外，資料線驅動電路204藉由n個第一資料線DS(1)至DS(n)及第二資料線DSB(1)至DSB(n)連接於感測閂鎖陣列201所具有的多個感測閂鎖190。此外，資料線驅動電路204根據地址信號選擇感測閂鎖陣列201中的預定的感測閂鎖190的行。讀出電路將被選擇的行的感測閂鎖190的輸出信號用作輸入信號讀出儲存在感測閂鎖190中的資料。此外，寫入電路輸出對應於對被選擇的行的感測閂鎖190進行寫入的資料的信號。此外，資料線驅動電路204也可以包括預充電電路。預充電電路對被選擇的行的感測閂鎖的輸入輸出端子供應預定的電位(預充電電位Vpc)。
第一字線驅動電路203藉由k×m2個第一字線WL(1)至WL(k×m2)連接於儲存單元陣列202(1)至202(k)的每一個所具有的多個儲存單元170。此外，第一字線驅動電路203根據選擇層的位址信號選擇儲存單元陣列202(1)至202(k)中的預定的儲存單元陣列，並根據選擇列的位址信號選擇被選擇的層的儲存單元陣列的預定的儲存單元170的列。此外，可以選擇儲存單元170的列中的一個列或多個列。
第二字線驅動電路205藉由m個第二字線WS(1)至WS(m)連接於感測閂鎖陣列201所具有的多個感測閂鎖190。此外，第二字線驅動電路205根據地址信號選擇感測閂鎖陣列201中的預定的感測閂鎖190的列。可以選擇感測閂鎖的列中的一個列或多個列。
〈儲存單元及感測閂鎖的結構〉
圖2是示出在圖1A和圖1B中的半導體裝置中第(iz+1)層的儲存單元陣列202(iz)的ix列iy行的儲存單元170(ix、iy、iz)及第一層的感測閂鎖陣列201的ix列iy行的感測閂鎖190(ix、iy、1)的電路結構。
圖2所示的儲存單元170(ix、iy、iz)包括使用氧化物半導體材料的電晶體162及電容元件164。此外，在圖2中，為了表示使用氧化物半導體材料，附上“OS”的符號。
在圖2所示的儲存單元170(ix、iy、iz)中第一字線WL(ix、iz)與電晶體162的閘極電極電連接，電容線CP(ix、iz)與電容元件164的一方的端子電連接，電容元件164的另一方的端子與電晶體162的源極電極或汲極電極電連接，電晶體162的源極電極或汲極電極與感測閂鎖190(ix、iy、1)的節點p電連接。此外，第一字線WL(ix、iz)在儲存單元陣列202(iz)中表示第ix列的第一字線WL，而電容線CP(ix、iz)表示在儲存單元陣列202(iz)中的第ix列的電容線CP。
此外，圖2所示的感測閂鎖190(ix、iy、1)由使用氧化物半導體以外的半導體材料的電晶體181至188構成。此外，作為氧化物半導體以外的半導體材料，例如可以使用矽等。此外，電晶體181至183為p通道型電晶體，電晶體184至188為n通道型電晶體。
在圖2所示的感測閂鎖190(ix、iy、1)中，第一資料線DS(iy)與電晶體184的源極電極或汲極電極電連接，第二資料線DSB(iy)與電晶體185的源極電極或汲極電極電連接。此外，信號線Sp(ix)與電晶體181的閘極電極電連接，第二字線WS(ix)與電晶體184的閘極電極及電晶體185的閘極電極電連接，信號線Sn(ix)與電晶體188的閘極電極電連接。
此外，由p通道型電晶體的電晶體182及n通道型電晶體的電晶體186構成CMOS電路A。同樣的，由p通道型電晶體的電晶體183及n通道型電晶體的電晶體187構成CMOS電路B。CMOS電路A的輸出端子與CMOS電路B的輸入端子及電晶體185的源極電極或汲極電極連接，CMOS電路A的輸入端子與CMOS電路B的輸出端子及電晶體184的源極電極或汲極電極連接。此外，電晶體182的源極電極及電晶體183的源極電極與電晶體181的汲極電極連接，電晶體186的源極電極及電晶體187的源極電極與電晶體188的汲極電極連接。
在此，CMOS電路A的輸出端子與電晶體184的源極電極或汲極電極之間的節點為節點p。此外，CMOS電路B的輸出端子與電晶體185的源極電極或汲極電極之間的節點為節點q。
在圖2中說明感測閂鎖190(ix、iy、1)的節點p與儲存單元170(ix、iy、iz)連接的情況，儲存單元170也可以與感測閂鎖190(ix、iy、1)的節點q連接，儲存單元170也可以分別與感測閂鎖190(ix、iy、1)的節點p及節點q連接。在感測閂鎖190(ix、iy、1)的節點p及節點q分別與儲存單元連接的情況下，可以提高儲存單元陣列202的整合度。
此外，在圖2中示出感測閂鎖190(ix、iy、1)的節點p與儲存單元170(ix、iy、iz)連接的情況，但是本發明的一個實施例不侷限於此。感測閂鎖190(ix、iy、1)的節點p也可以與多個儲存單元連接。例如，當在感測閂鎖陣列201上層疊有多個儲存單元陣列時，該節點p可以與多個儲存單元陣列所具有的儲存單元的每一個連接。明確而言，在層疊iz層儲存單元陣列時，感測閂鎖190(ix、iy、1)的節點p可以與儲存單元170(ix、iy、2)至儲存單元170(ix、iy、iz+1)的每一個連接。此外，節點q的情況也與節點p的情況同樣。
接著，說明對圖2所示的儲存單元170(ix、iy、iz)寫入資料及在該儲存單元中保持資料的情況。
首先，將第一字線WL(ix、iz)的電位設定為使電晶體162成為導通狀態的電位，而使電晶體162成為導通狀態。由此，感測閂鎖190(ix、iy、1)的節點p的電位施加到電容元件164的第一端子(寫入)。然後，將第一字線WL(ix、iz)的電位設定為使電晶體162成為截止狀態的電位，使電晶體162成為截止狀態，從而電容元件164的第一端子的電位(或者，儲存在電容元件164中的電荷)被保持(保持)。
電晶體162的通道形區使用氧化物半導體材料而形成。將氧化物半導體材料用於通道形成區的電晶體具有截止電流極小的特徵。由此，藉由使電晶體162成為截止狀態，可以在極長時間儲存電容元件164的第一端子的電位(或者，儲存在電容元件164中的電荷)。此外，將氧化物半導體材料用於通道形成區的電晶體162有不容易呈現短通道效應的優點。
接著，說明保持在儲存單元170(ix、iy、iz)中的資料的讀出。首先，將第一字線WL(ix、iz)的電位設定為使電晶體162成為導通狀態的電位，而使電晶體162成為導通狀態。由此，處於浮動狀態的節點p與電容元件164導通，而在節點p與電容元件164之間再次分配電荷。其結果是，節點p的電位變化。節點p的電位的變化量根據電容元件164的第一端子的電位(或者，儲存在電容元件164中的電荷)取不同的值。
例如，以V為電容元件164的第一端子的電位，以C為電容元件164的電容，以CB為節點p所具有的電容成分(以下，也稱為節點p的電容)，以VB0為再次分配電荷之前的節點p的電位，再次分配電荷之後的節點p的電位為Vp=(CB×VB0+C×V)/(CB+C)。因此，可知在作為儲存單元170(ix、iy、iz)的狀態電容元件164的第一端子的電位取V1和V0(V1>V0)的兩個狀態時，保持電位V1時的節點p的電位Vp1(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的節點p的電位Vp0(=(CB×VB0+C×V0)/(CB+C))。
並且，藉由比較節點p的電位與預定的電位，可以讀出資料。在感測閂鎖190(ix、iy、1)中，比較節點p的電位Vp與節點q的電位Vq。節點q的電位Vq取節點p的電位Vp0與Vp1之間的值即可。
由於使用氧化物半導體材料的電晶體的截止電流極小，所以藉由將該電晶體用於儲存單元，能夠極為長期保持儲存資料。就是說，因為不需要進行刷新工作，或者，可以將刷新工作的頻度降低到極低，所以可以充分降低耗電量。另外，即使沒有電力供應(但是，較佳固定電位)，也可以在較長期間內保持儲存資料。由此，不需要利用磁性材料或光學材料的其他儲存裝置，因此可以實現半導體裝置的小型化。
另外，在包括使用氧化物半導體材料的電晶體的儲存單元中，在寫入資料時不需要高電壓，且也沒有記憶元件劣化的問題。例如，與現有的非揮發性記憶體的情況不同，不需要對浮動閘極注入電子或從浮動閘極抽出電子，所以根本不發生閘極絕緣層的劣化等的問題。就是說，包括使用氧化物半導體材料的電晶體的儲存單元對改寫次數沒有限制，該限制是現有的非揮發性記憶體所存在的問題，所以可以顯著提高可靠性。再者，因為根據電晶體的導通狀態或截止狀態而進行資料的寫入，所以容易實現高速工作。另外，還有不需要用於擦除資料的工作的優點。
此外，使用氧化物半導體以外的半導體材料的電晶體可以與使用氧化物半導體材料的電晶體相比進行充分高速的工作。因此，藉由組合包括使用氧化物半導體以外的半導體材料的電晶體的感測閂鎖與包括使用氧化物半導體材料的電晶體的儲存單元來使用，可以充分確保半導體裝置的工作(例如，資料的讀出工作或寫入工作等)的高速性。
〈半導體裝置的驅動方法〉
接著，參照圖3至圖6說明在圖2所示的半導體裝置中，從儲存單元陣列對感測閂鎖陣列讀出資料，從感測閂鎖陣列對儲存單元陣列寫入資料，在儲存單元陣列中保持資料。此外，在儲存單元中，電容元件的第一端子保持電位VDD或電位VSS的兩個狀態，以保持電位VDD的狀態為資料“1”，而以保持電位VSS的狀態為資料“0”。
圖3示出資料線驅動電路204、感測閂鎖陣列201及儲存單元陣列202(iz)。此外，圖3示出圖1B所示的半導體裝置的一部分。儲存單元陣列202(iz)包括m個第一字線WL(1、iz)至WL(m、iz)及電容線CP(1、iz)至CP(m、iz)、配置為矩陣狀的縱m個×橫n個儲存單元170(1、1、iz)至170(m、n、iz)。此外，感測閂鎖陣列201包括m個信號線Sp(1)至Sp(m)、信號線Sn(1)至Sn(m)及第二字線WS(1)至WS(m)、配置為矩陣狀的縱m個×橫n個感測閂鎖190(1、1、1)至190(m、n、1)。此外，在此，採用第一字線的個數與第二字線的個數都是m的結構(圖1B中的m2記為m)。此外，電容線CP(1、iz)至CP(m、iz)也可以使用共同信號線。
此外，在第(1+iz)層的儲存單元陣列202(iz)中，ix列iy行儲存單元170(ix、iy、iz)在第一層的感測閂鎖陣列201中與ix列iy行感測閂鎖190(ix、iy、1)的節點p連接。其他儲存單元及感測閂鎖也是同樣的情況。
此外，資料線驅動電路204藉由第一資料線DS(1)至DS(n)、第二資料線DSB(1)至DSB(n)連接於感測閂鎖陣列201。資料線驅動電路204包括信號線Φpc、n個讀出電路241(1)至241(n)、n個寫入電路242(1)至242(n)、n個預充電電路243(1)至243(n)。例如，在iy列中，讀出電路241(iy)、寫入電路242(iy)、預充電電路243(iy)、感測閂鎖190(1、iy、1)至190(m、iy、1)藉由第一資料線DS(iy)及第二資料線DSB(iy)彼此電連接。
在此，參照圖4A至圖4D所示的時序圖對在第(iz+1)層的儲存單元陣列202(iz)中對第ix列的儲存單元170(ix、1、iz)至170(ix、n、iz)進行資料的讀出、寫入及保持的情況進行說明。
圖4A是信號線Φpc及第二字線WS(ix)的時序圖，圖4B是信號線Sp(ix)、信號線Sn(ix)及第一字線WL(ix、iz)的時序圖，圖4C是在讀出或寫入資料“1”時在連接於儲存單元170的節點p及節點q的時序圖，而圖4D是在讀出或寫入資料“0”時連接於儲存單元170的節點p及節點q的時序圖。
在儲存單元陣列202(iz)中，為了第ix列的儲存單元170(ix、1、iz)至170(ix、n、iz)讀出資料，首先藉由對信號線Sp(ix)施加電位VDD，對信號線Sn(ix)施加電位VSS，使第ix列的感測閂鎖190(ix、1、1)至190(ix、n、1)不工作。
此外，藉由對第ix列的感測閂鎖190(ix、1、1)至190(ix、n、1)的每一個所具有的節點p及節點q施加電位Vpc，進行預充電。例如，藉由對信號線Φpc施加電位VDD，對第二字線WS(ix)施加電位VDD，對感測閂鎖190(ix、1、1)至190(ix、n、1)的每一個所具有的節點p及節點q施加電位Vpc。電位Vpc例如為(VDD/2)。然後，藉由使對信號線Φpc及第二字線WS(ix)施加的電位為VSS，結束預充電。
接著，使第ix列的第一字線WL(ix、iz)工作，而使儲存單元170(ix、1、iz)至170(ix、n、iz)的每一個所具有的電晶體成為導通狀態。在此，對第一字線WL(ix、iz)施加比電位VDD高的電位VDDH。
其結果是，在儲存單元170(ix、1、iz)至170(ix、n、iz)中，連接於儲存資料“1”的儲存單元170的節點p在節點p所具有的電容成分與儲存單元170所具有的電容元件之間電荷被分配，節點p的電位稍微上升。此外，在儲存單元170(ix、1、iz)至170(ix、n、iz)中，連接於儲存資料“0”的儲存單元170的節點p所具有的電容成分與儲存單元170所具有的電容元件之間分配電荷，因此節點p的電位稍微下降。
接著，使第ix列的感測閂鎖190(ix、1、1)至190(ix、n、1)工作。明確而言，對信號線Sn(ix)施加的電位從電位VSS變為電位VDD，對信號線Sp(ix)施加的電位從電位VDD變為電位VSS。
其結果是，第ix列的感測閂鎖190(ix、1、1)至190(ix、n、1)工作，放大節點p與節點q之間的電位差。連接於儲存資料“1”的儲存單元170的感測閂鎖190的節點p的電位藉由電荷的再次分配與節點q相比成為稍微高。由此，該電位差利用感測閂鎖被放大，並儲存在感測閂鎖中。換言之，對節點p施加電位VDD，而對節點q施加電位VSS。此外，連接於儲存在資料“0”的儲存單元170的感測閂鎖190的節點p的電位藉由電荷的再次分配與節點q相比稍微低。由此，該電位差藉由感測閂鎖被放大，並儲存在感測閂鎖中。換言之，對節點p施加電位VSS，而對節點q施加電位VDD。藉由上述那樣，資料從儲存單元170(ix、1、iz)至170(ix、n、iz)讀出到感測閂鎖190(ix、1、1)至190(ix、n、1)。
然後，藉由使第一字線WL(ix、iz)不工作(在此，施加電位VSS)，使儲存單元170(ix、1、iz)至170(ix、n、iz)的每一個所具有的電晶體成為截止狀態。此時，在儲存單元170(ix、1、iz)至170(ix、n、iz)中再次儲存原來所儲存的資料。
藉由上述步驟，可以將資料從儲存單元170(ix、1、iz)至170(ix、n、iz)讀出到感測閂鎖190(ix、1、1)至190(ix、n、1)。
接著，參照圖4A至圖4D所示的時序圖在第(iz+1)層的儲存單元陣列202(iz)中，對第ix列的儲存單元170(ix、1、iz)至170(ix、n、iz)寫入儲存在感測閂鎖190(ix、1、1)至190(ix、n、1)中的資料的情況。
在儲存單元陣列202(iz)中，為了對第ix列的儲存單元170(ix、1、iz)至170(ix、n、iz)寫入儲存在感測閂鎖190(ix、1、1)至190(ix、n、1)中的資料，使第ix列的第一字線WL(ix、iz)工作即可。在此，對第一字線WL(ix、iz)施加比電位VDD高的電位VDDH。
其結果是，當在感測閂鎖190中儲存資料“1”時，對節點p施加VDD，而對節點q施加VSS。由此，對與儲存資料“1”的感測閂鎖190的節點p連接的儲存單元170的電容元件的第一端子施加VDD。另外，當在感測閂鎖190中儲存資料“0”時，對節點p施加VSS，而對節點q施加VDD。由此，對與儲存資料“0”的感測閂鎖190的節點p連接的儲存單元170的電容元件的第一端子施加VSS。
然後，藉由使第一字線WL(ix、iz)不工作(在此，施加電位VSS)，使儲存單元170(ix、1、iz)至170(ix、n、iz)的每一個所具有的電晶體成為截止狀態。
如上所述，可以從感測閂鎖190(ix、1、1)至190(ix、n、1)對儲存單元170(ix、1、iz)至170(ix、n、iz)寫入資料。
在儲存在儲存單元170(ix、1、iz)至170(ix、n、iz)中的資料時，使連接於儲存單元170(ix、1、iz)至170(ix、n、iz)的第一字線WL(ix、iz)不工作(在此，施加電位VSS)即可。由此，由於儲存單元170(ix、1、iz)至170(ix、n、iz)的每一個所具有的電晶體成為截止狀態，所以電容元件的第一端子的電位(或儲存在電容元件中的電荷)被保持。
接著，參照圖5A至圖5D所示的時序圖對在第(iz+1)層的儲存單元陣列202(iz)中，從第一列至第m列的儲存單元170(1、1、iz)至170(m、n、iz)讀出、寫入及保持資料的情況進行說明。
圖5A是信號線Φpc及第二字線WS(1)至WS(m)的時序圖，圖5B是信號線Sp(1)至Sp(m)、信號線Sn(1)至Sn(m)及第一字線WL(1、iz)至WL(m、iz)的時序圖，圖5C是與儲存在資料“1”的儲存單元170連接的節點p及節點q的時序圖，而圖5D是與儲存資料“0”的儲存單元170連接的節點p及節點q的時序圖。
在儲存單元陣列202(iz)中，為了第一列至第m列的儲存單元170(1、1、iz)至170(m、n、iz)讀出資料，首先藉由對信號線Sp(1)至Sp(m)施加電位VDD，對信號線Sn(1)至Sn(m)施加電位VSS，使第一列至第m列的儲存單元170(1、1、iz)至170(m、n、iz)不工作。
接著，藉由感測閂鎖190(1、1、1)至190(m、n、1)的每一個所具有的節點p及節點q施加電位Vpc，進行預充電。例如，藉由對信號線Φpc施加電位VDD，對第二字線WS(1)至WS(m)施加電位VDD，對感測閂鎖190(1、1、1)至190(m、n、1)的每一個所具有的節點p及節點q施加電位Vpc。電位Vpc例如為(VDD/2)。然後，藉由使對信號線Φpc及第二字線WS(1)至WS(m)施加的電位為VSS，結束預充電。
接著，使第一列至第m列的第一字線WL(1、iz)至WL(m、iz)工作，而使儲存單元170(1、1、iz)至170(m、n、iz)的每一個所具有的電晶體成為導通狀態。在此，對第一字線WL(1、iz)至WL(m、iz)施加比電位VDD高的電位VDDH。
其結果是，在儲存單元170(1、1、iz)至170(m、n、iz)中，連接於儲存資料“1”的儲存單元170的節點p在節點p所具有的電容成分與儲存單元170所具有的電容元件之間電荷被分配，節點p的電位稍微上升。此外，在儲存單元170(1、1、iz)至170(m、n、iz)中，連接於儲存資料“0”的儲存單元170的節點p所具有的電容成分與儲存單元170所具有的電容元件之間分配電荷，因此節點p的電位稍微下降。
接著，使第一列至第m列的感測閂鎖190(1、1、1)至190(m、n、1)工作。明確而言，對信號線Sn(1)至Sn(m)施加的電位從電位VSS變為電位VDD，對信號線Sp(1)至Sp(m)施加的電位從電位VDD變為電位VSS。
其結果是，感測閂鎖190(1、1、1)至190(m、n、1)工作，放大節點p與節點q之間的電位差。連接於儲存資料“1”的儲存單元170的感測閂鎖190的節點p的電位藉由電荷的再次分配與節點q相比成為稍微高。由此，該電位差利用感測閂鎖被放大，並儲存在感測閂鎖中。換言之，對節點p施加電位VDD，而對節點q施加電位VSS。此外，連接於儲存在資料“0”的儲存單元170的感測閂鎖190的節點p的電位藉由電荷的再次分配與節點q相比稍微低。由此，該電位差利用感測閂鎖被放大，並儲存在感測閂鎖中。換言之，對節點p施加電位VSS，而對節點q施加電位VDD。藉由上述那樣，資料從儲存單元170(1、1、iz)至170(m、n、iz)讀出到感測閂鎖190(1、1、1)至190(m、n、1)。
然後，藉由使第一字線WL(1、iz)至WL(m、iz)不工作(在此，施加電位VSS)，使儲存單元170(1、1、iz)至170(m、n、iz)的每一個所具有的電晶體成為截止狀態。此時，在儲存單元170(1、1、iz)至170(m、n、iz)中再次儲存原來所儲存的資料。
藉由上述步驟，可以將資料從儲存單元170(1、1、iz)至170(m、n、iz)讀出到感測閂鎖190(1、1、1)至190(m、n、1)。
接著，參照圖5A至圖5D的時序圖對在第(iz+1)層的儲存單元陣列202(iz)中，對第一列至第m列的儲存單元170(1、1、iz)至170(m、n、iz)寫入儲存在感測閂鎖190(1、1、1)至190(m、n、1)中的資料的情況進行說明。
在儲存單元陣列202(iz)中，為了對第一列至第m列的儲存單元170(1、1、iz)至170(m、n、iz)寫入儲存在感測閂鎖190(1、1、1)至190(m、n、1)中的資料，使第一列至第m列的第一字線WL(1、iz)至WL(m、iz)工作即可。在此，對第一字線WL(1、iz)至WL(m、iz)施加比電位VDD高的電位VDDH。
其結果是，當在感測閂鎖190中儲存資料“1”時，對節點p施加VDD，而對節點q施加VSS。由此，對與儲存資料“1”的感測閂鎖190的節點p連接的儲存單元170的電容元件的第一端子施加VDD。另外，當在感測閂鎖中儲存資料“0”時，對節點p施加VSS，而對節點q施加VDD。由此，對與儲存資料“0”的感測閂鎖190的節點p連接的儲存單元170的電容元件的第一端子施加VSS。
然後，藉由使第一字線WL(1、iz)至WL(m、iz)不工作(在此，施加電位VSS)，使儲存單元170(1、1、iz)至170(m、n、iz)的每一個所具有的電晶體成為截止狀態。
如上所述，可以從感測閂鎖190(1、1、1)至190(m、n、1)對儲存單元170(1、1、iz)至170(m、n、iz)寫入資料。
在儲存在儲存單元170(1、1、iz)至170(m、n、iz)中的資料時，使連接於儲存單元170(1、1、iz)至170(m、n、iz)的第一字線WL(1、iz)至WL(m、iz)非工作(在此，施加電位VSS)即可。由此，由於儲存單元170(1、1、iz)至170(m、n、iz)的每一個所具有的電晶體成為截止狀態，所以電容元件的第一端子的電位(或儲存在電容元件中的電荷)被保持。
接著，圖6示出圖1B所示的半導體裝置的一部分。圖6所示的感測閂鎖190的一部分與圖3所示的感測閂鎖190不同。換言之，圖3所示的感測閂鎖190包括八個電晶體，而圖6所示的感測閂鎖190包括六個電晶體。此外，圖6所示的感測閂鎖190的結構是在圖2中相當於電晶體181、188的電晶體設置在各列的結構。藉由採用這種結構，與圖3相比可以縮小感測閂鎖陣列201所占的面積。
此外，採用在圖6所示的感測閂鎖190的節點p及節點q中分別設置儲存單元的結構。由此，與圖3相比，可以使儲存單元陣列202高整合化。
在圖6中，儲存單元陣列202(iz)包括連接於節點p的m個第一字線WL(1、iz、1)至WL(m、iz、1)及連接於節點p的電容線CP(1、iz、1)至CP(m、iz、1)、連接於節點p的配置為矩陣狀的縱m個×橫n個儲存單元170(1、1、iz、1)至170(m、n、iz、1)。此外，儲存單元陣列202(iz)包括連接於節點q的m個第一字線WL(1、iz、2)至WL(m、iz、2)及連接於節點q的電容線CP(1、iz、2)至CP(m、iz、2)、連接於節點q的配置為矩陣狀的縱m個×橫n個儲存單元170(1、1、iz、2)至170(m、n、iz、2)。換言之，儲存單元陣列202(iz)包括m×2個第一字線WL、m×2個電容線CP、縱(m×2)個×橫n個儲存單元170。此外，感測閂鎖陣列201包括m個信號線Sp(1)至Sp(m)、信號線Sn(1)至Sn(m)、第二字線WS(1)至WS(m)以及配置為矩陣狀的縱m個×橫n個感測閂鎖190(1、1、1)至190(m、n、1)。換言之，在此，採用第一字線WL的個數為第二字線WS的個數的兩倍的結構(圖1B中的m2為2×m)。另外，電容線CP(1、iz、1)至CP(m、iz、1)及CP(1、iz、2)至CP(m、iz、2)也可以為共同信號線。
此外，在第(1+iz)層的儲存單元陣列202(iz)中，ix列iy行儲存單元170(ix、iy、iz、1)在第一層的感測閂鎖陣列201中與ix列iy行感測閂鎖190(ix、iy、1)的節點p連接。此外，ix列iy行儲存單元170(ix、iy、iz、2)在第一層的感測閂鎖陣列201中連接於ix列iy行感測閂鎖190(ix、iy、1)的節點q。其他儲存單元及感測閂鎖也是同樣的情況。
此外，資料線驅動電路204藉由第一資料線DS(1)至DS(n)、第二資料線DSB(1)至DSB(n)連接於感測閂鎖陣列201。資料線驅動電路204包括n個讀出電路241(1)至241(n)、n個寫入電路242(1)至242(n)、n個預充電電路243(1)至243(n)。例如，在iy行中，讀出電路241(iy)、寫入電路242(iy)、預充電電路243(iy)、感測閂鎖190(1、iy、1)至190(m、iy、1)藉由第一資料線DS(iy)及第二資料線DSB(iy)彼此電連接。
圖6所示的電路的工作與圖3所示的電路的工作同樣。換言之，在第(iz+1)層的儲存單元陣列202(iz)中，關於從第ix列的儲存單元170(ix、1、iz、1)至170(ix、n、iz、1)讀出、寫入及保持資料時，藉由使用第一字線WL(ix、iz、1)代替第一字線WL(ix、iz)，可以應用圖4A至圖4D所示的時序圖。此外，在第(iz+1)層的儲存單元陣列202(iz)中，在從第ix列的儲存單元170(ix、1、iz、2)至170(ix、n、iz、2)讀出、寫入及保持資料時，藉由使用第一字線WL(ix、iz、2)代替第一字線WL(ix、iz)，可以應用圖4A至圖4D所示的時序圖。
此外，在第(iz+1)層的儲存單元陣列202(iz)中，關於從連接於節點p的第一列至第m列的儲存單元170(1、1、iz、1)至170(m、n、iz、1)讀出、寫入及保持資料的情況，藉由使用第一字線WL(1、iz、1)至WL(m、iz、1)代替第一字線WL(1、iz)至WL(m、iz)，可以應用圖5A至圖5D所示的時序圖。此外，在第(iz+1)層的儲存單元陣列202(iz)中，關於從連接於節點q的第一列至第m列的儲存單元170(1、1、iz、2)至170(m、n、iz、2)讀出、寫入及保持資料的情況，藉由使用第一字線WL(1、iz、2)至WL(m、iz、2)代替第一字線WL(1、iz)至WL(m、iz)，可以應用圖5A至圖5D所示的時序圖。
此外，在本實施例中，作為第(iz+1)層的儲存單元陣列202(iz)示出包括縱m個×橫n個儲存單元的情況及包括縱(m×2)個×橫n個儲存單元的情況。根據本發明的一個方式的半導體裝置不侷限於此。作為第(iz+1)層的儲存單元陣列202(iz)，各感測閂鎖的節點p與ip個儲存單元連接，各感測閂鎖的節點q與iq個儲存單元連接(ip、iq為自然數)。此時，與第(iz+1)層的儲存單元陣列202(iz)連接的第一字線WL的個數為第二字線WS的個數的(ip+iq)倍(圖1B中m2=(ip+iq)×m)。
如上所述，藉由根據本發明的一個實施例的半導體裝置包括第一層為使用氧化物半導體以外的半導體材料的感測閂鎖陣列、第二層(或第二層以上)為使用氧化物半導體材料的感測閂鎖陣列，可以進行高速寫入及讀出，且實質上實現非揮發性記憶體。尤其是，如上所述，由於能夠從感測閂鎖的個數(縱m個×橫n個)的儲存單元並聯讀出或寫入資料，可以使從儲存單元至感測閂鎖的每位元讀出速度或寫入速度非常快。當然，在從週邊電路寫入到感測閂鎖陣列的工作、從感測閂鎖陣列讀出到週邊電路的工作時可以實現高速工作。
此外，包括使用氧化物半導體的電晶體的儲存單元與現有的快閃記憶體相比每一位寫入工作非常快，因為它們的工作原理不同。例如，在使用現有的快閃記憶體作為儲存電路，關注一個儲存單元時，在進行利用穿隧電流的寫入的情況下，由於使用微少的電流進行電荷的注入及放出，所以難以進行高速工作。在進行熱電子寫入的情況下，可以進行更高速的寫入，但是耗電量高，所以同時對多個位數進行寫入很困難。此外，在上述任一方式中，由於在寫入工作中需要高電位，所以需要用於產生高電位的升壓電路。此外，使用磁性材料的儲存裝置的MRAM有寫入工作中的耗電量較高的問題。從而，在使用MRAM作為儲存電路，同時對多個位數進行寫入時，發生耗電量非常高的問題。
針對於此，包括使用氧化物半導體的電晶體的儲存單元不需要使穿隧電流流過的高電壓，並且其耗電量也非常低。由此，根據本發明的一個實施例的半導體裝置可以同時對上層的儲存單元陣列202寫入與第一層的感測閂鎖陣列201相同的位數。由此，可以實現每位元寫入速度非常快的儲存單元陣列。
再者，由於使用氧化物半導體的電晶體的截止電流極小，所以包括該電晶體的儲存裝置不是如現有的DRAM那樣沒有刷新工作就在1秒以下消失儲存資料的揮發性。這種儲存裝置可以與現有的DRAM相比在極長期間保持儲存資料。由此，藉由採用使用氧化物半導體的電晶體作為儲存單元，可以實現實質上非揮發性的儲存單元。
此外，使用氧化物半導體以外的半導體材料的電晶體可以進行與使用氧化物半導體材料的電晶體相比充分高速的工作。因此，藉由將使用氧化物半導體以外的半導體材料的電晶體用於感測閂鎖，可以適當地實現充分確保工作的高速性的感測閂鎖陣列及資料線驅動電路等的週邊電路。從而，藉由組合感測閂鎖陣列與包括使用氧化物半導體材料的電晶體的儲存單元陣列而使用，可以充分確保半導體裝置的工作(例如，資料的讀出工作及寫入工作等)的高速性。
如上所述，藉由將採用使用氧化物半導體以外的半導體材料的電晶體(換言之，能夠進行充分高速的工作的電晶體)的驅動電路等的週邊電路和使用氧化物半導體的電晶體(作更廣義解釋，截止電流足夠小的電晶體)的儲存電路形成為一體，可以實現具有新穎的特徵的半導體裝置。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例2
在本實施例中，參照圖7至圖11B說明根據本發明的一個實施例的半導體裝置的結構及其製造方法。
〈半導體裝置的剖面結構〉
圖7示出根據本發明的一個實施例的半導體裝置的剖面圖。在圖7中，A1-A2是垂直於電晶體的通道長度方向的剖面圖，B1-B2是沿著節點p的剖面圖。圖7所示的半導體裝置的下部具有感測閂鎖陣列201，圖7所示的半導體裝置的上部具有儲存單元陣列202(1)至202(k)。下部的感測閂鎖陣列201具有使用氧化物半導體以外的半導體材料的電晶體180，上部的儲存單元陣列202(1)至202(k)具有使用氧化物半導體材料的電晶體162。
圖7所示的半導體裝置的第一層具有包含氧化物半導體以外的半導體材料的電晶體180。電晶體180包括：設置在包含半導體材料(例如，矽等)的基板100中的通道形成區116；夾著通道形成區116地設置的雜質區120；接觸於雜質區120的金屬化合物區124；設置在通道形成區116上的閘極絕緣層108；設置在閘極絕緣層108上的閘極電極110；以及與金屬化合物區124電連接的源極電極或汲極電極130a、130b。另外，以覆蓋電晶體180的方式設置有絕緣層128。藉由形成在絕緣層128的開口，源極電極或汲極電極130a、130b與金屬化合物區124電連接。此外，接觸於源極電極或汲極電極130a來在絕緣層128上設置有導電層136a，接觸於源極電極或汲極電極130b來在絕緣層128上設置有導電層136b。注意，電晶體180可以是n通道型的電晶體，也可以是p通道型的電晶體。藉由將包括使用氧化物半導體以外的半導體材料的電晶體180的感測閂鎖190設置為矩陣狀，可以設置感測閂鎖陣列201。此外，藉由組合多個包含氧化物半導體以外的半導體材料的電晶體180，可以構成第一字線驅動電路203等的週邊電路。
另外，在基板100上圍繞電晶體180設置有元件分離絕緣層106。另外，為了實現高整合化，較佳採用如圖7所示的電晶體180不具有側壁絕緣層的結構。另一方面，在重視電晶體180的特性時，也可以在閘極電極110的側面設置側壁絕緣層並設置雜質區120，該雜質區120包括形成在與該側壁絕緣層重疊的區域中的其雜質濃度與雜質區120不同的區域。
在感測閂鎖陣列201上隔著絕緣層140設置有儲存單元陣列202(1)。另外，儲存單元陣列202(1)具有儲存單元170，使用電晶體162及電容元件164構成儲存單元170。電晶體162包括：設置在絕緣層140等上的氧化物半導體層144；與氧化物半導體層144電連接的源極電極或汲極電極142a及源極電極或汲極電極142b；覆蓋氧化物半導體層144、源極電極或汲極電極142a以及源極電極或汲極電極142b的閘極絕緣層146；以及在閘極絕緣層146上與氧化物半導體層144重疊地設置的閘極電極148a。也可以藉由將包括使用氧化物半導體材料的電晶體162的儲存單元170設置為矩陣狀，設置儲存單元陣列202(1)。此外，在儲存單元陣列202(k)中的電晶體172的結構也與電晶體162的結構相同。
在此，用於儲存單元170的電晶體的氧化物半導體層144較佳藉由被充分去除氫等雜質，或者藉由被供給足夠的氧，來被高純度化。明確而言，例如，氧化物半導體層144的氫濃度為5×1019atoms/cm3以下，較佳為5×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下。另外，藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectroscopy)來測量上述氧化物半導體層144中的氫濃度。如此，在氫濃度被充分降低而高純度化並被供應足夠的氧來降低起因於氧缺乏的能隙中的缺陷能階的氧化物半導體層144中，載子濃度為低於1×1012/cm3，較佳為低於1×1011/cm3，更佳為低於1.45×1010/cm3。例如，室溫(25℃)下的截止電流(在此，每單位通道寬度(1μm)的值)為100zA(1zA(仄普托安培)等於1×10-21A)以下，較佳為10zA以下。如此，藉由使用i型化(本徵化)或實質上i型化的氧化物半導體材料用於電晶體(電晶體162)，可以得到極優良的截止電流特性。
另外，氧化物半導體層144較佳為充分降低了鹼金屬及鹼土金屬的濃度的氧化物半導體層。關於利用SIMS分析法而測定的鹼金屬或鹼土金屬的濃度，例如，Na為5×1016cm-3以下，較佳為1×1016cm-3以下，更佳為1×1015cm-3以下，Li為5×1015cm-3以下，較佳為1×1015cm-3以下，K為5×1015cm-3以下，較佳為1×1015cm-3以下。
以往有人指出：氧化物半導體對雜質不敏感，即使在膜中含有多量的金屬雜質也沒有問題，也可以使用包含多量的鹼金屬如鈉的廉價的鈉鈣玻璃(Kamiya,Nomura,Hosono(神穀、野村、細野等人)“非晶氧化物半導體的物性及裝置開發的現狀”，日本固體物理，2009年9月號，Vol.44，p.621-633)。但是，上述指出不合適。因為對於氧化物半導體來說鹼金屬及鹼土金屬是惡性的雜質，所以較佳氧化物半導體所含有的鹼金屬及鹼土金屬量少。尤其是，鹼金屬中的Na當與氧化物半導體接觸的絕緣膜是氧化物時擴散到該氧化物中而成為Na+。另外，在氧化物半導體內，Na斷裂金屬與氧的鍵或者擠進鍵之中。其結果，導致電晶體特性的劣化(例如，常導通化(臨界值向負一側偏移)、遷移率的降低等)。並且，還成為特性偏差的原因。特別在氧化物半導體中的氫濃度充分低時，這些問題變得明顯。由此，當氧化物半導體中的氫濃度是5×1019cm-3以下，特別是5×1018cm-3以下時，強烈要求將鹼金屬的濃度設定為上述值。
電容元件164包括：源極電極或汲極電極142a；閘極絕緣層146；以及導電層148b。換言之，源極電極或汲極電極142a用作電容元件164的一方的電極，導電層148b用作電容元件164的另一方的電極。藉由採用這種結構，可以確保足夠的電容。另外，當層疊氧化物半導體層144和閘極絕緣層146時，可以充分確保源極電極或汲極電極142a和導電層148b之間的絕緣性。再者，當不需要電容時，也可以採用不設置電容元件164的結構。另外，儲存單元陣列202(k)中的電容元件174的結構也與電容元件164的結構相同。
在電晶體162及電容元件164上設置有絕緣層150及絕緣層152。而且，形成在閘極絕緣層146、絕緣層150、絕緣層152等中的開口中設置電極154a、電極154b，在絕緣層152上形成與電極154a，電極154b連接的佈線156。佈線156是使儲存單元中的一個與其他儲存單元的佈線連接，也是與形成在第一層的感測閂鎖190的節點p連接的佈線。此外，藉由電極154b、電極142c、電極126，佈線156與導電層136c連接。由此，可以下層的感測閂鎖陣列201和上層的儲存單元陣列202(1)連接。另外，圖7示出當藉由電極126電極142c與導電層136c電連接的情況，但是也可以採用在絕緣層140中設置開口，電極142c與導電層136c直接接觸的結構。此外，在圖7中，說明節點p的結構，但是節點q的結構也是相同。
另外，在圖7中，說明藉由佈線156連接感測閂鎖190的節點p與儲存單元170的例子，但是，如圖14所示那樣，藉由導電層136c、電極126和源極電極或汲極電極142b連接，可以連接感測閂鎖190的節點p與儲存單元170。
此外，在圖7中，示出將儲存單元陣列層疊為k層的例子。如下，與現有的DRAM相比，使用氧化物半導體材料的儲存單元陣列可以簡化製造製程。
因為現有的DRAM的與位元線連接的儲存單元的個數多且具有大位元線電容，所以需要形成大電容元件而用作儲存單元。從而，電容元件成為向高度方向大，其製造製程也成為複雜化。
另一方面，根據本發明的一個實施例的半導體裝置的特徵是：連接到節點p或節點q的儲存單元的個數少(例如為64個以下，更佳為32個以下)；以及節點p或節點q所包含的電容成分小。
此外，在讀出工作中，檢測出電位變動，該電位變動藉由在儲存單元所包含的電容元件和節點p或節點q所具有的電容之間進行電荷的再次分配而產生。這意味著節點p或節點q所包含的電容越小，可以使儲存單元所具有的電容元件小。
從而，與現有的DRAM相比，根據本發明的一個實施例的半導體裝置可以使製造電容元件的製程變得容易。而且藉由使儲存單元所具有的電容充分小，可以以平面結構形成電容元件。其結果，可以簡化製造電容元件的製程，並且容易層疊儲存單元。
像這樣，由使用氧化物半導體材料形成儲存單元陣列，可以以層疊為兩層以上形成儲存單元陣列。由此，可以實現半導體裝置的高整合化。
〈半導體裝置的製造方法〉
接著，說明上述半導體裝置的製造方法的一個例子。以下，首先參照圖8A至圖8E及圖9A至圖9D說明下部電晶體180的製造方法，然後，參照圖10A至圖10C及圖11A和圖11B說明上部電晶體162及電容元件164的製造方法。
〈下部電晶體的製造方法〉
首先，準備基板100(參照圖8A)。作為基板100，可以使用矽、碳化矽等的單晶半導體基板；多晶半導體基板；以及矽鍺、鎵砷、磷化銦等的化合物半導體基板。另外，作為基板100，可以使用SOI基板。在此示出當作為基板100使用單晶矽基板的情況。注意，一般來說，“SOI基板”是指具有在絕緣表面上設置有矽半導體層的結構的基板，但是在本說明書等中，還包括具有在絕緣表面上設置有由矽以外的材料構成的半導體層的結構的基板。也就是說，“SOI基板”所具有的半導體層不侷限於矽層。另外，SOI基板還包括在玻璃基板等的絕緣基板上隔著絕緣層而設置有半導體層的基板的結構。注意，基板100不包括氧化物半導體材料，因此也記為包含氧化物半導體以外的半導體材料的基板100。
作為基板100，尤其當使用矽等的單晶半導體基板時，可以使實施例1所示的感測閂鎖陣列201等的週邊電路的工作高速化，所以是較佳的。
接著，在基板100上，形成保護層102，保護層102是成為用來形成元件分離絕緣層的掩模的保護層(參照圖8A)。作為保護層，例如，可以使用將氧化矽、氮化矽或氮氧化矽等用作材料的絕緣層。另外，在該製程的前後，為了控制電晶體的臨界值電壓，也可以將賦予n型導電性的雜質元素或賦予p型導電性的雜質元素添加到基板100。在基板100為矽時，作為賦予n型導電性的雜質元素，例如可以使用磷、砷等。另外，作為賦予p型導電性的雜質元素，例如可以使用硼、鋁、鎵等。
接下來，將上述保護層102用作掩模進行蝕刻來去除基板100的的一部分的不被保護層102覆蓋的區域(露出的區域)。由此，形成與其他半導體區分離的半導體區104(參照圖8B)。作為該蝕刻較佳採用乾蝕刻法，但是也可以採用濕蝕刻法。可以根據被蝕刻材料適當地選擇蝕刻氣體或蝕刻液。
接下來，藉由覆蓋半導體區104地形成絕緣層，並選擇性地去除與半導體區104重疊的區域的絕緣層，來形成元件分離絕緣層106(參照圖8C)。作為該絕緣層，可以使用將氧化矽、氮化矽或氧氮化矽等用作材料的絕緣層。作為絕緣層的去除方法，有化學機械拋光(CMP:Chemical Mechanical Polishing，以下稱為CMP處理)等的拋光處理或蝕刻處理等，而可以使用其中任何方法。另外，在形成半導體區104之後或在形成元件分離絕緣層106之後去除上述保護層102。
在此，CMP處理是指以被加工物的表面為標準而根據該標準藉由化學、機械的複合作用使表面平坦化的方法。更明確而言，CMP處理是一種方法，其中在拋光臺上貼附砂布，且一邊在被加工物和砂布之間供應漿料(拋光劑)，一邊將拋光台和被加工物分別旋轉或搖動，來由漿料和被拋光物之間的化學反應以及砂布和被拋光物的機械拋光的作用對被加工物的表面進行拋光。
另外，作為元件分離絕緣層106的形成方法，除了選擇性地去除絕緣層的方法以外，還可以使用藉由導入氧來形成絕緣區的方法等。
接著，在半導體區104的表面上形成絕緣層，並且在該絕緣層上形成含有導電材料的層。
絕緣層在後面成為閘極絕緣層，例如可以藉由對半導體區104的表面進行熱處理(熱氧化處理或熱氮化處理等)形成。也可以採用高密度電漿處理代替熱處理。例如使用He、Ar、Kr、Xe等稀有氣體、氧、氧化氮、氨、氮、氫等中的任何一個的混合氣體進行高密度電漿處理。當然，也可以利用CVD法或濺射法等形成絕緣層。該絕緣層較佳採用含有氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSixOyNz(x>0，y>0，z>0))、添加有氮的鋁酸鉿(HfAlxOyNz(x>0，y>0，z>0))等的單層結構或疊層結構。此外，例如可以將絕緣層的厚度設定為1nm以上且100nm以下，較佳設定為10nm以上且50nm以下。
含有導電材料的層在後面成為閘極電極，例如可以使用鋁、銅、鈦、鉭、鎢等的金屬材料形成。此外，也可以使用多晶矽等的半導體材料形成含有導電材料的層。對其形成方法也沒有特別的限制，可以採用蒸鍍法、CVD法、濺射法、旋塗法等各種成膜方法。另外，在本實施例中示出使用金屬材料形成含有導電材料的層時的一個例子。
接著，對絕緣層及含有導電材料的層選擇性地進行蝕刻，形成閘極絕緣層108及閘極電極110(參照圖8C)。
接著，對半導體區104添加磷或砷等形成通道形成區116及雜質區120(參照圖8D)。在此，當形成n型電晶體時，添加磷或砷，當形成p型電晶體時添加硼或鋁等雜質元素即可。在此可以適當地設定所添加的雜質元素的濃度，並且當將半導體元件高度微型化時，較佳提高其濃度。
另外，也可以在閘極電極110的周圍形成側壁絕緣層，並形成以不同濃度添加有雜質元素的雜質區。
接著，覆蓋閘極電極110及雜質區120等地形成金屬層122(參照圖8E)。該金屬層122可以利用真空蒸鍍法、濺射法或旋塗法等各種成膜方法形成。金屬層122較佳使用與構成半導體區104的半導體材料起反應而成為低電阻金屬化合物的金屬材料形成。作為這種金屬材料，例如有鈦、鉭、鎢、鎳、鈷、鉑等。
接著，進行熱處理來使上述金屬層122與半導體材料起反應。由此，形成與雜質區120接觸的金屬化合物區124(參照圖8E)。另外，當使用多晶矽等作為閘極電極110時，還在閘極電極110的與金屬層122接觸的部分中形成金屬化合物區。
作為上述熱處理，可以採用利用閃光燈的照射的熱處理。當然，也可以採用其他熱處理方法，但是，為了提高形成金屬化合物時的化學反應的控制性，較佳採用可以在極短時間內完成熱處理的方法。另外，上述金屬化合物區是因金屬材料與半導體材料起反應而形成的區域，因此是導電性充分得到提高的區域。藉由形成該金屬化合物區，可以充分降低電阻，而可以提高元件特性。另外，在形成金屬化合物區124之後，去除金屬層122。
接下來，覆蓋藉由上述步驟形成的各結構地形成絕緣層128(參照圖9A)。絕緣層128可以使用含有如氧化矽、氧氮化矽、氮化矽、氧化鋁等的無機絕緣材料的材料形成。尤其是，較佳將低介電常數(low-k)材料用於絕緣層128，因為這樣可以充分降低由於各種電極或佈線重疊而產生的電容。另外，作為絕緣層128也可以採用使用上述材料的多孔絕緣層。因為多孔絕緣層的介電常數比高密度的絕緣層的介電常數低，所以若採用多孔絕緣層，則可以進一步降低起因於電極或佈線的電容。此外，絕緣層128也可以使用聚醯亞胺、丙烯酸樹脂等有機絕緣材料形成。注意，在圖9A中，示出單層結構的絕緣層128，但是也可以作為絕緣層128採用兩層以上的疊層結構。
接下來，在絕緣層128中形成到達金屬化合物區124的開口，將含有導電材料的層形成為嵌入該開口中。含有導電材料的層是後面成為源極電極或汲極電極130a、130b的層，可以使用鋁、銅、鈦、鉭、鎢等的金屬材料形成。此外，也可以使用多晶矽等的半導體材料形成含有導電材料的層。對其形成方法也沒有特別的限制，可以採用蒸鍍法、CVD法、濺射法、旋塗法等各種成膜方法。
下面，選擇性地蝕刻含有導電材料的層，來形成源極電極或汲導電層136a、136b及導電層136c(參照圖9C)。
藉由上述製程，形成使用含有氧化物半導體以外的半導體材料的基板100的電晶體180(參照圖9C)。此外，藉由形成多個這樣電晶體180，來可以製造包括感測閂鎖陣列201的週邊電路。電晶體180具有能夠進行高速工作的特徵。因此，藉由將電晶體180使用於感測閂鎖陣列201等的週邊電路，可以使感測閂鎖陣列201等的週邊電路的工作高速化，所以是較佳的。
接著，以覆蓋由上述製程形成的各結構的方式形成絕緣層140(參照圖9D)。也可以使用絕緣層128所示的材料及形成方法形成絕緣層140。
接著，在絕緣層140中形成到達導電層136c的開口，將含有導電材料的層形成為嵌入該開口中。可以使用當形成閘極電極110、源極電極或汲導電層136a、136b時示出的材料及形成方法，形成含有導電材料的層。
然後，作為形成電晶體162及電容元件164之前的處理，對絕緣層140進行CMP處理，以使絕緣層140的表面平坦化。由此，形成埋入在絕緣層140中的電極126。此時，較佳使電極126的頂面露出(參照圖9D)。作為使絕緣層140平坦化的處理，除了CMP處理以外還可以採用蝕刻處理等，但是為了提高電晶體162的特性，較佳使絕緣層140的表面盡可能地平坦。
另外，也可以在上述各步驟前後還包括形成電極、佈線、半導體層、絕緣層等的步驟。例如，作為佈線的結構也可以採用由絕緣層及導電層的疊層結構構成的多層佈線結構，來實現高度整合化的半導體裝置。
〈上部電晶體的製造方法〉
首先，在絕緣層140、電極126等上形成氧化物半導體層。
利用濺射法等，利用至少包含鋅的金屬氧化物靶材，使得到的厚度為5nm以上且50μm以下來形成氧化物半導體層。
這裏使用的氧化物半導體較佳至少包含銦(In)或鋅(Zn)。尤其是，較佳包含In和Zn。另外，除了上述元素以外，較佳還具有鎵(Ga)作為穩定劑(stabilizer)，該穩定劑用來減小上述使用氧化物半導體的電晶體的電特性偏差。另外，作為穩定劑較佳具有錫(Sn)。另外，作為穩定劑較佳具有鉿(Hf)。另外，作為穩定劑較佳具有鋁(Al)。
另外，作為其他穩定劑，可以具有鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
例如，作為氧化物半導體，可以使用：氧化銦、氧化錫、氧化鋅；二元金屬氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物的In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；四元金屬氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
這裏，例如In-Ga-Zn類氧化物是指作為主要成分具有In、Ga和Zn的氧化物，對In、Ga、Zn的比率沒有限制。另外，也可以包含In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，可以使用由InMO3(ZnO)m(m>0)表示的材料。這裏，M表示選自Ga、Fe、Mn和Co中的一種金屬元素或多種金屬元素。另外，作為氧化物半導體，也可以使用由In2SnO5(ZnO)n(n>0)表示的材料。
例如，可以使用其原子數比為In:Ga:Zn=1:1:1(=1/3:1/3:1/3)或In:Ga:Zn=2:2:1(=2/5:2/5:1/5)的In-Ga-Zn類氧化物或具有與其類似的組成的氧化物。或者，也可以使用其原子數比為In:Sn:Zn=1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)或In:Sn:Zn=2:1:5(=1/4:1/8:5/8)的In-Sn-Zn類氧化物或具有與其類似的組成的氧化物。
但是，不侷限於上述材料，根據所需要的半導體特性(遷移率、臨界值、偏差等)可以使用適當的組成的材料。另外，為了獲得所需要的半導體特性，較佳適當地設定載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間接合距離、密度等的條件。
例如，使用In-Sn-Zn類氧化物可以較容易獲得較高的遷移率。但是，當使用In-Ga-Zn類氧化物時也可以藉由減小塊內缺陷密度來提高遷移率。
在此，例如In、Ga、Zn的原子數比為In:Ga:Zn=a:b:c(a+b+c=1)的氧化物的組成在原子數比為In:Ga:Zn=A:B:C(A+B+C=1)的氧化物的組成的近旁是指a、b、c滿足以下算式1。
[算式1]
(a-A)2+(b-B)2+(c-C)2 r2
r例如可以為0.05。其他氧化物也是同樣的。
氧化物半導體既可以為單晶又可以為非單晶。在後一種的情況下，可以為非晶或多晶。另外，也可以利用在非晶體中含有具有結晶性的部分的結構或非非晶結構。
非晶態的氧化物半導體可以較容易形成平坦的表面，因此當使用該非晶態的氧化物半導體形成電晶體時，可以減小介面散射而較容易實現較高的遷移率。
另外，當利用具有結晶性的氧化物半導體時，可以進一步減小塊內缺陷，並藉由提高表面的平坦性可以獲得比非晶態的氧化物半導體更高的遷移率。為了提高表面的平坦性，較佳在平坦的表面上形成氧化物半導體。具體來說，較佳在平均面粗糙度(Ra)為1nm以下，較佳為0.3nm以下，更佳為0.1nm以下的表面上形成氧化物半導體。
在此，Ra是為了可以應用於面而將在JIS B0601中定義的中心線平均粗糙度擴大為三維來得到的值，可以將Ra表示為“將從基準面到指定面的偏差的絕對值平均來得到的值”，並且Ra以如下數式定義。
另外，在上述式中，S0表示測定面(由座標(x1,y1)(x1,y2)(x2,y1)(x2,y2)表示的四個點圍繞的長方形的區域)的面積，Z0表示測定面的平均高度。藉由利用原子力顯微鏡(AFM：Atomic Force Microscope)可以評價Ra。
在本實施例中，說明包含一種結晶(CAAC:C Axis Aligned Crystal：c軸配向結晶)的氧化物，該結晶進行c軸配向，並且在從ab面、表面或介面的方向看時具有三角形狀或六角形狀的原子排列，在c軸上金屬原子排列為層狀或者金屬原子和氧原子排列為層狀，而在ab面上a軸或b軸的方向不同(即，以c軸為中心回轉)。
從更廣義來理解，含有CAAC的氧化物是指非單晶，並是指包括如下相的氧化物，在該相中在從垂直於ab面的方向看時具有三角形狀、六角形狀、正三角形狀或正六角形狀的原子排列，並且從垂直於c軸方向的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。
雖然CAAC不是單晶，但是也不只由非晶形成。另外，雖然CAAC包括晶化部分(結晶部分)，但是有時不能明確辨別一個結晶部分與其他結晶部分的邊界。
當CAAC包含氧時，也可以用氮取代氧的一部分。另外，構成CAAC的各結晶部分的c軸也可以在固定的方向上(例如，垂直於支撐CAAC的基板面或CAAC的表面等的方向)一致。或者，構成CAAC的各結晶部分的ab面的法線也可以朝向固定的方向(例如，垂直於支撐CAAC的基板面或CAAC的表面等的方向)。
CAAC根據其組成等而成為導體、半導體或絕緣體。另外，CAAC根據其組成等而呈現對可見光的透明性或不透明性。
作為上述CAAC的例子，也可以舉出一種結晶，該結晶被形成為膜狀，並且在該結晶中在從垂直於膜表面或所支撐的基板面的方向觀察時確認到三角形或六角形的原子排列，並且在觀察其膜剖面時確認到金屬原子或金屬原子及氧原子(或氮原子)的層狀排列。
以下，參照圖15A至圖17C詳細說明包括在CAAC中的結晶結構的一個例子。另外，在沒有特別的說明時，在圖15A至圖17C中，以垂直方向為c軸方向，並以與c軸方向正交的面為ab面。另外，在只說“上一半”或“下一半”時，其是指以ab面為邊界時的上一半或下一半。另外，在圖15A至15D中，使用圓圈圈上的O示出四配位O，而使用雙重圓圈圈上的O示出三配位O。
圖15A示出具有一個六配位In以及靠近In的六個四配位氧原子(以下稱為四配位O)的結構。這裏，將對於一個金屬原子只示出靠近其的氧原子的結構稱為小組。雖然圖15A所示的結構採用八面體結構，但是為了容易理解示出平面結構。另外，在圖15A的上一半及下一半中分別具有三個四配位O。圖15A所示的小組的電荷為0。
圖15B示出具有一個五配位Ga、靠近Ga的三個三配位氧原子(以下稱為三配位O)以及靠近Ga的兩個四配位O的結構。三配位O都存在於ab面上。在圖15B的上一半及下一半分別具有一個四配位O。另外，因為In也採用五配位，所以也有可能採用圖15B所示的結構。圖15B所示的小組的電荷為0。
圖15C示出具有一個四配位Zn以及靠近Zn的四個四配位O的結構。在圖15C的上一半具有一個四配位O，並且在下一半具有三個四配位O。或者，也可以在圖15C的上一半具有三個四配位O，並且在下一半具有一個四配位O。圖15C所示的小組的電荷為0。
圖15D示出具有一個六配位Sn以及靠近Sn的六個四配位O的結構。在圖15D的上一半具有三個四配位O，並且在下一半具有三個四配位O。圖15D所示的小組的電荷為+1。
圖15E示出包括兩個Zn的小組。在圖15E的上一半具有一個四配位O，並且在下一半具有一個四配位O。圖15E所示的小組的電荷為-1。
在此，將多個小組的集合體稱為中組，而將多個中組的集合體稱為大組(也稱為單元元件)。
這裏，說明這些小組彼此接合的規則。圖15A所示的六配位In的上一半的三個O在下方向上分別具有三個靠近的In，而In的下一半的三個O在上方向上分別具有三個靠近的In。圖15B所示的五配位Ga的上一半的一個O在下方向上具有一個靠近的Ga，而Ga的下一半的一個O在上方向上具有一個靠近的Ga。圖15C所示的四配位Zn的上一半的一個O在下方向上具有一個靠近的Zn，而Zn的下一半的三個O在上方向上分別具有三個靠近的Zn。像這樣，金屬原子的上方向上的四配位O的個數與位於該O的下方向上的靠近的金屬原子的個數相等。與此同樣，金屬原子的下方向的四配位O的個數與位於該O的上方向上的靠近的金屬原子的個數相等。因為O為四配位，所以位於下方向上的靠近的金屬原子的個數和位於上方向上的靠近的金屬原子的個數的總和成為4。因此，在位於一金屬原子的上方向上的四配位O的個數和位於另一金屬原子的下方向上的四配位O的個數的總和為4時，具有金屬原子的兩種小組可以彼此接合。例如，在六配位金屬原子(In或Sn)藉由下一半的四配位O接合時，因為四配位O的個數為3，所以其與五配位金屬原子(Ga或In)和四配位金屬原子(Zn)的上一半的四配位O中的任何一種接合。
具有這些配位數的金屬原子在c軸方向上藉由四配位O接合。另外，除此以外，以使層結構的總和電荷成為0的方式使多個小組接合構成中組。
圖16A示出構成In-Sn-Zn-O類層結構的中組的模型圖。圖16B示出由三個中組構成的大組。另外，圖16C示出從c軸方向上觀察圖16B的層結構時的原子排列。
在圖16A中，為了容易理解，省略三配位O，關於四配位O只示出其個數，例如，以表示Sn的上一半及下一半分別具有三個四配位O。與此同樣，在圖16A中，以表示In的上一半及下一半分別具有一個四配位O。與此同樣，在圖16A中示出：下一半具有一個四配位O而上一半具有三個四配位O的Zn；以及上一半具有一個四配位O而下一半具有三個四配位O的Zn。
在圖16A中，構成In-Sn-Zn-O類層結構的中組具有如下結構：在從上面按順序說明時，上一半及下一半分別具有三個四配位O的Sn與上一半及下一半分別具有一個四配位O的In接合；該In與上一半具有三個四配位O的Zn接合；藉由該Zn的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In接合；該In與上一半具有一個四配位O的由兩個Zn構成的小組接合；藉由該小組的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的Sn接合。多個上述中組彼此接合而構成大組。
這裏，三配位O及四配位O的一個接合的電荷分別可以被認為是-0.667及-0.5。例如，In(六配位或五配位)、Zn(四配位)以及Sn(五配位或六配位)的電荷分別為+3、+2以及+4。因此，包含Sn的小組的電荷為+1。因此，為了形成包含Sn的層結構，需要消除電荷+1的電荷-1。作為具有電荷-1的結構，可以舉出圖15E所示的包含兩個Zn的小組。例如，因為如果對於一個包含Sn的小組有一個包含兩個Zn的小組則電荷被消除，而可以使層結構的總電荷為0。
明確而言，藉由反復圖16B所示的大組來可以得到In-Sn-Zn類氧化物的結晶(In2SnZn3O8)。注意，可以得到的In-Sn-Zn類氧化物的層結構可以由組成式In2SnZn2O7(ZnO)m(m是0或自然數)表示。
此外，使用如下材料時也與上述相同：四元金屬氧化物的In-Sn-Ga-Zn類氧化物；三元金屬氧化物的In-Ga-Zn類氧化物(也表示為IGZO)、In-Al-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；二元金屬氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物等。
例如，圖17A示出構成In-Ga-Zn類氧化物的層結構的中組的模型圖。
在圖17A中，構成In-Ga-Zn類氧化物層結構的中組具有如下結構：在從上面按順序說明時，上一半和下一半分別有三個四配位O的In與上一半具有一個四配位的O的Zn接合；藉由該Zn的下一半的三個四配位O與上一半及下一半分別具有一個四配位O的Ga接合；藉由該Ga的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In接合。多個上述中組彼此接合而構成大組。
圖17B示出由三個中組構成的大組。另外，圖17C示出從c軸方向上觀察圖17B的層結構時的原子排列。
在此，因為In(六配位或五配位)、Zn(四配位)、Ga(五配位)的電荷分別是+3、+2、+3，所以包含In、Zn及Ga中的任一個的小組的電荷為0。因此，組合這些小組而成的中組的總電荷一直為0。
此外，構成In-Ga-Zn類氧化物層結構的中組不侷限於圖17A所示的中組，而有可能是組合In、Ga、Zn的排列不同的中組而成的大組。
作為靶材，可以使用四元金屬氧化物的In-Sn-Ga-Zn類氧化物；三元金屬氧化物的In-Ga-Zn類氧化物、In-Sn-Zn類氧化物、In-Al-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物；二元金屬氧化物的In-Zn類氧化物、Sn-Zn類氧化物等。
此外，作為靶材的一個例子，其組成比為In2O3：Ga2O3：ZnO=1：1：1〔莫耳數比〕的靶材用作包含In、Ga、及Zn的靶材。另外，也可以使用其組成比為In2O3：Ga2O3：ZnO=1：1：2〔莫耳數比〕的靶材、其組成比為In2O3：Ga2O3：ZnO=1：1：4〔莫耳數比〕的靶材、其組成比為In2O3：Ga2O3：ZnO=2：1：8〔莫耳數比〕。藉由濺射法，利用包含In、Ga、及Zn的靶材來得到的氧化物半導體被記載為In-Ga-Zn-O，使用ICP-MS(Inductively Coupled Plasma Mass Spectrometry,ICP質量分析)、盧瑟福背散射分析(RBS:Rutherford Back-Scattering)分析，可以確認到上述半導體材料為InGaO3(ZnO)m(m>0)，m不是自然數。
另外，可以將In-Sn-Zn類氧化物稱為ITZO，並且In-Sn-Zn類氧化物使用In:Sn:Zn的原子數比為1:2:2、2:1:3、1:1:1或20:45:35等的靶材。
另外，當形成氧化物半導體層時，藉由將濺射裝置的處理室內的壓力設定為0.4Pa以下，可以降低對被成膜面及被成膜物的鹼金屬、氫等雜質的混入。注意，包含在被成膜物的氫，除了作為氫原子以外，有時作為氫分子、水、羥基或氫化物被包含。
此外，當形成氧化物半導體層時，將靶材與基板之間的距離(T-S間距離)設定為40mm以上且300mm以下(較佳設定為60mm以上)。
另外，當使用濺射法形成氧化物半導體層時，將被成膜面的溫度設定為250℃以上且基板的熱處理上限溫度以下。250℃是防止氫及水等雜質混入到被成膜物中，將雜質放出到處理室內的氣相的溫度。此外，當使用濺射法形成氧化物半導體層時，將被成膜面的溫度上限設定為基板的熱處理上限溫度，或成膜物的上限溫度(是當超過該溫度時，成膜物的成分大幅度地變化的溫度)。
一邊去除沉積室中的殘留水分，一邊引入充分地去除了氫、水、羥基、氫化物等雜質的高純度氣體，並使用上述靶材來在基板上形成氧化物半導體層。為了去除沉積室中的殘留水分，作為排氣單元，較佳使用低溫泵、離子泵、鈦昇華泵等的吸附型的真空泵。另外，作為排氣單元，也可以使用提供有冷阱的渦輪分子泵(Turbo Molecular Pump:TMP)。由於利用低溫泵進行了排氣的沉積室中，例如氫、水、羥基、氫化物等雜質(還包括包含碳原子的化合物等)等被去除，因此可以降低在該沉積室中形成的氧化物半導體層所含有的氫、水、羥基或氫化物等雜質的濃度。
另外，當形成氧化物半導體層時，藉由將濺射裝置的處理室的洩漏率設定為1×10-10Pa‧m3/秒以下，可以減少當藉由濺射法形成膜時鹼金屬、氫化物等雜質混入到氧化物半導體層中。另外，藉由作為排氣系統使用吸附真空泵(例如，低溫泵等)，可以降低鹼金屬、氫原子、氫分子、水、羥基或氫化物等雜質從排氣系統倒流。
接著，藉由加工氧化物半導體層，形成氧化物半導體層144。作為氧化物半導體層的加工，可以在氧化物半導體層上形成所希望的形狀的掩模之後對該氧化物半導體層進行蝕刻。可以藉由光微影法等的方法形成上述掩模。或者，也可以藉由噴墨法等的方法形成掩模。此外，氧化物半導體層的蝕刻可以採用乾蝕刻或濕蝕刻。當然，也可以組合乾蝕刻和濕蝕刻。
在形成氧化物半導體層之後或在形成氧化物半導體層144之後，如果需要，則可以在幾乎不包含氫及水等的氣圍下(氮氣氣圍、氧氣氣圍、乾燥空氣氣圍(例如，水的露點為-40℃以下，較佳為-60℃以下)等)進行加熱處理(溫度範圍為200℃以上且700℃以下)。該加熱處理可以稱為使H、OH等從氧化物半導體層中去除的脫水化或脫氫化，當在惰性氣圍下升溫，途中轉換氣圍而在含氧的氣圍下進行加熱處理時，或在氧氣氣圍下進行加熱處理時，也可以稱為加酸化處理。
藉由以上製程，降低雜質，來可以形成i型(本徵半導體)或實質上i型的氧化物半導體層144(參照圖10A)。
接下來，在氧化物半導體層144等上形成含有導電材料的層。
含有導電材料的層是後面成為源極電極及汲極電極的層，並且可以使用鋁、鉻、銅、鈦、鉭、鉬、鎢等中的金屬材料形成。此外，也可以使用以上述金屬材料為成分的合金等形成。而且，還可以使用選自錳、鎂、鋯、鈹、釹、鈧中的一種或多種材料。
含有導電材料的層既可以採用單層結構又可以採用兩層以上的疊層結構。例如，可以舉出：鈦膜或氮化鈦膜的單層結構；含有矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的雙層結構；在氮化鈦膜上層疊鈦膜的雙層結構；層疊鈦膜、鋁膜及鈦膜的三層結構等。另外，當作為含有導電材料的層採用鈦膜或氮化鈦膜的單層結構時，有容易將該導電層加工成具有錐形形狀的源極電極或汲極電極142a、142b的優點。
此外，作為含有導電層材料的層，也可以使用氧化銦、氧化銦氧化錫(也稱為ITO)、氧化銦氧化鋅、氧化鋅、添加鎵的氧化鋅、石墨烯(graphene)等。
藉由選擇性地蝕刻含有導電材料的層形成源極電極或汲極電極142a、142b及電極142c(參照圖10B)。
較佳以使所形成的源極電極或汲極電極142a、142b及電極142c的端部具有錐形形狀的方式進行含有導電材料的層的蝕刻。這裏，較佳將錐形角設定為30°以上且60°以下。藉由以使源極電極或汲極電極142a、142b及電極142c的端部具有錐形形狀的方式進行蝕刻，可以提高後面形成的閘極絕緣層的覆蓋性，且防止斷開。
電晶體的通道長度(L)取決於源極電極或汲極電極142a的下端部與源極電極或汲極電極142b的下端部之間的間隔。另外，在形成通道長度(L)短於25nm的電晶體的情況下，較佳利用波長短即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進行形成掩模時的曝光。利用超紫外線的曝光的解析度高且焦距大。因此，可以將後面形成的電晶體的通道長度(L)設定為10nm以上且1000nm(1μm)以下，而可以提高電路的工作速度。此外，藉由微型化，可以降低半導體裝置的耗電量。
接著，以覆蓋源極電極或汲極電極142a、142b及電極142c並與氧化物半導體層144的一部分接觸的方式形成閘極絕緣層146(參照圖10C)。
閘極絕緣層146可以利用CVD法或濺射法等形成。此外，閘極絕緣層146較佳含有氧化矽、氮化矽、氧氮化矽、氧化鎵、氧化鋁、氧化鉭、氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSixOyN2(x>0，y>0，z>0))、添加有氮的鋁酸鉿(HfAlxOyNz(x>0，y>0，z>0))等。閘極絕緣層146既可以採用單層結構又可以採用組合上述材料的疊層結構。此外，雖然對閘極絕緣層146的厚度沒有特別的限制，但是當將半導體裝置微型化時，較佳將閘極絕緣層146形成為較薄，以確保電晶體的工作。例如，當使用氧化矽時，可以將閘極絕緣層146形成為1nm以上且100nm以下，較佳形成為10nm以上且50nm以下。
但是，當如上所述那樣將閘極絕緣層形成為較薄時，有發生因隧道效應等而引起的閘極洩漏的問題。為了解決閘極洩漏的問題，較佳作為閘極絕緣層146使用氧化鉿、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSixOyNz(x>0，y>0，z>0))、添加有氮的鋁酸鉿(HfAlxOyNz(x>0，y>0，z>0))等高介電常數(high-k)材料。藉由將high-k材料用於閘極絕緣層146，不但可以確保電特性，而且還可以將閘極絕緣層146形成為較厚以抑制閘極洩漏。另外，還可以採用含有high-k材料的膜與含有氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁等中的任一種的膜的疊層結構。
另外，接觸於氧化物半導體層144的絕緣層(在本實施例中，閘極絕緣層146)也可以使用包含第13族元素及氧的絕緣材料形成。較多氧化物半導體材料包含第13族元素，包含第13族元素的絕緣材料與氧化物半導體的搭配良好，並且藉由將它用於與氧化物半導體層接觸的絕緣層，可以保持與氧化物半導體層之間的介面的良好的狀態。
在此，包含第13族元素的絕緣材料是指包含一種或多種第13族元素的絕緣材料。作為包含第13族元素的絕緣材料，例如有氧化鎵、氧化鋁、氧化鋁鎵、氧化鎵鋁等。在此，氧化鋁鎵是指含鋁量(at.%)多於含鎵量(at.%)的物質，氧化鎵鋁是指含鎵量(at.%)等於或多於含鋁量(at.%)的物質。
例如，當以與包含鎵的氧化物半導體層接觸的方式形成閘極絕緣層時，藉由將包含氧化鎵的材料用於閘極絕緣層，可以保持氧化物半導體層和閘極絕緣層之間的良好的介面特性。另外，藉由使氧化物半導體層與包含氧化鎵的絕緣層接觸地設置，可以減少氧化物半導體層與絕緣層的介面中的氫的聚積。另外，在將與氧化物半導體的成分元素同一族的平素用於絕緣層時，可以得到與上述同樣的效果。例如，使用包含氧化鋁的材料形成絕緣層也是有效的。另外，由於氧化鋁具有不容易透射水的特性，因此從防止水侵入到氧化物半導體層中的角度來看，使用該材料是較佳的。
此外，作為與氧化物半導體層144接觸的絕緣層，較佳採用藉由進行氧氣圍下的熱處理或氧摻雜等包含多於化學計量組成比的氧的絕緣材料。氧摻雜是指對塊體中添加氧的處理。另外，為了明確表示不僅對薄膜表面添加氧，而且對薄膜內部添加氧，使用該“塊體”。此外，氧摻雜包括將電漿化了的氧添加到塊體中的氧電漿摻雜。另外，也可以藉由離子植入法或離子摻雜法進行氧摻雜。
例如，當作為與氧化物半導體層144接觸的絕緣層使用氧化鎵時，藉由進行氧氣圍下的熱處理或氧摻雜，可以將氧化鎵的組成設定為Ga2Ox(X=3+α，0<α<1)。此外，作為與氧化物半導體層144接觸的絕緣層使用氧化鋁時，藉由進行氧氣圍下的熱處理或氧摻雜，可以將氧化鋁的組成設定為Al2Ox(X=3+α，0<α<1)。或者，作為與氧化物半導體層144接觸的絕緣層使用氧化鎵鋁(氧化鋁鎵)時，藉由進行氧氣圍下的熱處理或氧摻雜，可以將氧化鎵鋁(氧化鋁鎵)的組成設定為GaxAl2-xO3+α(0<X<2，0<α<1)。
藉由進行氧摻雜處理等，可以形成包括包含多於化學計量組成比的氧的區域的絕緣層。藉由使具備這種區域的絕緣層和氧化物半導體層接觸，絕緣層中的過剩的氧被供給到氧化物半導體層中，可以減少氧化物半導體層中或氧化物半導體層和絕緣層之間的介面中的氧不足缺陷，而使氧化物半導體層成為i型化或無限趨近於i型的氧化物半導體。
另外，包括包含多於化學計量組成比的氧的區域的絕緣層既可以應用於作為氧化物半導體層144的基底膜形成的絕緣層(例如，絕緣層140)代替閘極絕緣層146，又可以應用於閘極絕緣層146及基底絕緣層的兩者。
接著，以由上述製程形成各結構的方式形成含有導電材料的層。作為含有導電材料的層，可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以該金屬材料為主要成分的合金材料來形成。選擇性地蝕刻含有導電材料的層，來形成閘極電極148a及導電層148b。另外，閘極電極148a及導電層148b可以採用單層結構或疊層結構。
接著，在閘極絕緣層146、閘極電極148a及導電層148b上形成絕緣層150及絕緣層152(參照圖11A)。絕緣層150及絕緣層152可以利用PVD法或CVD法等形成。另外，還可以使用含有氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鎵、氧化鋁等的無機絕緣材料的材料；以及醯亞胺、丙烯酸樹脂等有機絕緣材料形成。另外，作為絕緣層150及絕緣層152較佳使用介電常數低的材料或介電常數低的結構(多孔結構等)。這是因為藉由使絕緣層150及絕緣層152的介電常數減少，可以降低產生在佈線、電極等之間的電容，從而實現工作的高速化的緣故。例如，可以作為絕緣層150使用含有無機材料的材料，作為絕緣層152使用含有有機材料的材料。
接著，在閘極絕緣層146、絕緣層150及絕緣層152中形成到達源極電極或汲極電極142b及電極142c的開口。藉由使用掩模等選擇性地進行蝕刻來形成該開口。然後，形成含有接觸於源極電極或汲極電極142b及電極142c的導電材料的層。接下來，藉由對含有導電材料的層進行蝕刻或CMP處理，形成電極154a、電極154b(參照圖11B)。
接下來，以覆蓋絕緣層152且接觸於電極154a及電極154b的方式形成佈線156(參照圖11B)。在使用PVD法或CVD法形成含有導電材料的層之後，對該含有導電材料的層進行構圖來形成佈線156。另外，作為含有導電材料的層的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鉬和鎢中的元素或以上述元素為成分的合金等。作為含有導電材料的層的材料，也可以使用選自錳、鎂、鋯、鈹、釹、鈧中的一種或多種材料。
另外，也可以不使用電極154a、電極154b而形成佈線156。例如，可以在包括絕緣層150的開口的區域中藉由PVD法形成薄的鈦膜(5nm左右)，並藉由PVD法形成薄的鈦膜，然後埋入開口地形成鋁膜。在此藉由PVD法形成的鈦膜具有還原被形成面的氧化膜(自然氧化膜等)並降低與下部電極等(在此源極電極或汲極電極142a、電極142c)的接觸電阻的功能。另外，可以防止鋁膜的小丘的產生。另外，也可以在形成使用鈦或氮化鈦等的障壁膜之後藉由鍍敷法形成銅膜。
藉由形成佈線156，可以連接感測閂鎖190所具有的節點p與儲存單元所具有的電晶體162的源極電極或汲極電極142b(參照圖11B)。
由此，完成使用高純度化的氧化物半導體層144的電晶體162及具有電容元件164的儲存單元170(參照圖11B)。另外，藉由形成多個這樣儲存單元170，可以製造儲存單元陣列202(1)。
藉由上述製程，可以製造包括將使用氧化物半導體以外的半導體材料而成的電晶體的週邊電路和包括使用氧化物半導體材料而成的電晶體的儲存電路一體具有的半導體裝置。
藉由使用上述製造方法，可以獲得使氫及鹼金屬的雜質極低的氧化物半導體層144。藉由使用這樣氧化物半導體層144製造電晶體162，可以製造截止電流極小的電晶體。電晶體162因為截止電流極小，所以藉由用作儲存單元170，可以極長期間保持儲存資料。
此外，因為圖7所示的儲存單元陣列202(1)至202(k)具有簡單的元件結構，所以容易層疊儲存單元陣列。例如，現有的快閃記憶體為了在浮動閘極保持電荷或者去除該電荷，需要高電壓。由此，被要求其膜質良好的閘極絕緣層，且記憶元件的結構複雜，因此，不容易層疊作為儲存電路。另外，現有的DRAM為了得到高整合度，需要向形成高度方向大的電容元件，因此還是不容易層疊作為儲存電路。
另一方面，與快閃記憶體及DRAM相比，可以簡化包括使用氧化物半導體的電晶體的儲存單元的製造製程。此外，包括使用氧化物半導體的電晶體的儲存單元因為其截止電流極小，所以保持電荷的電容元件可以小。由這些特徵，可以層疊地形成包括使用氧化物半導體的電晶體的儲存單元(儲存單元陣列)，且使半導體裝置高整合化。
在本實施例中，說明製造到儲存單元陣列202(1)的製程，但是藉由使用儲存單元陣列202(1)的製造方法，可以層疊多個儲存單元陣列202。例如，藉由使用上述製造方法，將儲存單元陣列層疊為k層，可以製造圖7所示的半導體裝置。另外，當層疊多個儲存單元陣列時，對各儲存單元陣列使用的氧化物半導體材料較佳分別含有同樣的材料。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例3
參照圖12A至圖12D說明在上述實施例中可以用於電晶體的通道形成區的氧化物半導體層的一個實施例。
本實施例的氧化物半導體層具有在第一結晶氧化物半導體層上包括比第一結晶氧化物半導體層厚的第二結晶氧化物半導體層的疊層結構。
接下來，在絕緣層140上形成厚度為1nm以上且10nm以下的第一氧化物半導體膜。
在本實施例中，作為絕緣層140，利用PCVD法或濺射法，形成厚度為50nm以上且600nm以下的氧化物絕緣層。例如，可以使用選自氧化矽膜、氧化鎵膜、氧化鋁膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜中的一層或疊層。
作為第一氧化物半導體膜的形成方法，利用濺射法，將該利用濺射法的成膜時的基板溫度設定為200℃以上且400℃以下。在本實施例中，在如下條件下形成厚度為5nm的第一氧化物半導體膜：使用氧化物半導體用靶材(In-Ga-Zn類氧化物半導體用靶材(In2O3：Ga2O3：ZnO=1：1：2[莫耳數比])；基板與靶材之間的距離為170mm；基板溫度為250℃；壓力為0.4Pa；直流(DC)電源為0.5kW；在只有氧、只有氬或氬及氧氣圍下。
接著，將配置基板的處理室的氣圍為氮或乾燥空氣，並進行第一加熱處理。將第一加熱處理的溫度設定為400℃以上且750℃以下。藉由第一加熱處理形成第一結晶氧化物半導體層145a(參照圖12A)。
依據第一加熱處理的溫度，藉由第一加熱處理，從膜表面產生晶化，從膜表面向膜內部進展結晶生長，而可以得到具有c軸配向的結晶。藉由第一加熱處理，多量的鋅和氧集中在膜表面，上表面為六角形的包括鋅和氧的石墨烯型的二維結晶在最外表面上以一層或多個層形成，其向膜厚度方向生長並重疊而成為疊層。在上升加熱處理的溫度時，從表面到內部，然後從內部到底部進展結晶生長。
藉由第一加熱處理，將氧化物絕緣層的絕緣層140中的氧擴散到與第一結晶氧化物半導體層145a的介面或其附近(離介面有±5nm)，減少第一結晶氧化物半導體層的氧缺陷。因此，較佳用作第一結晶氧化物半導體層的基底絕緣層的絕緣層140至少在絕緣層140中(塊體中)或第一結晶氧化物半導體層145a與絕緣層140的介面具有超過化學計量比的含量的氧。
接著，在第一結晶氧化物半導體層145a上形成厚於10nm的第二氧化物半導體膜。作為第二氧化物半導體膜的形成方法利用濺射法，將該成膜時的基板溫度設定為200℃以上且400℃以下。藉由將成膜時的基板溫度設定為200℃以上且400℃以下，在與第一結晶氧化物半導體層的表面上接觸地形成的氧化物半導體膜中產生前驅物(precursor)的排列，可以有所謂秩序性。
在本實施例中，在如下條件下形成厚度為25nm的第二氧化物半導體膜：使用氧化物半導體用靶材(In-Ga-Zn類氧化物半導體用靶材(In2O3：Ga2O3：ZnO=1：1：2[莫耳數比])；基板與靶材之間的距離為170mm；基板溫度為400℃；壓力為0.4Pa；直流(DC)電源0.5kW；在只有氧、只有氬或氬及氧氣圍下。
接著，將配置基板的處理室的氣圍為氮、或乾燥空氣，並進行第二加熱處理。將第二加熱處理的溫度設定為400℃以上且750℃以下。藉由第二加熱處理形成第二結晶氧化物半導體層145b(參照圖12B)。藉由在氮氣圍下、氧氣圍下或氮和氧的混合氣圍下進行第二加熱處理，實現第二結晶氧化物半導體層的高密度化及減少缺陷數。藉由第二加熱處理，以第一結晶氧化物半導體層145a為晶核，向膜厚度方向，即從底部向內部進展結晶生長，形成第二結晶氧化物半導體層145b。
另外，較佳不接觸大氣地連續進行從絕緣層140的形成到第二加熱處理的製程。從絕緣層140的形成到第二加熱處理的製程進行在控制為幾乎不包含氫及水分的氣圍(惰性氣圍、減壓氣圍、乾燥空氣氣圍等)下，例如，水分為露點-40℃以下，較佳為露點-50℃以下的乾燥氮氣圍。
接著，對包括第一結晶氧化物半導體層145a和第二結晶氧化物半導體層145b的氧化物半導體疊層進行加工來形成包括島狀的氧化物半導體疊層的氧化物半導體層145(參照圖12C)。在圖12C中，以虛線表示第一結晶氧化物半導體層145a與第二結晶氧化物半導體層145b之間的介面而以第一結晶氧化物半導體層及第二結晶氧化物半導體層的疊層結構示出，但是不是存在有明確的介面，而是為了易懂說明圖示的。
可以藉由在氧化物半導體層的疊層上形成所希望的形狀的掩模之後對該氧化物半導體層的疊層進行蝕刻而進行氧化物半導體層的疊層的加工。可以藉由光微影製程等的方法形成上述掩模。或者，也可以藉由噴墨法等的方法形成掩模。
此外，氧化物半導體層的疊層的蝕刻可以採用乾蝕刻或濕蝕刻。當然，也可以組合乾蝕刻和濕蝕刻而使用。
另外，根據上述製造方法來得到的第一結晶氧化物半導體層及第二結晶氧化物半導體層的特徵之一是具有c軸配向。但是，第一結晶氧化物半導體層及第二結晶氧化物半導體層不是具有單晶結構，又不是具有非晶結構，是包含具有c軸配向的結晶(C Axis Aligned Crystal；也稱為CAAC)的氧化物。
反正，為了得到CAAC，重要的是在氧化物半導體膜的沉積初期步驟中形成六方晶的結晶且以該結晶為晶種使結晶生長。為此，較佳將加熱基板的溫度設定為100℃至500℃，更佳設定為200℃至400℃，進一步較佳設定為250℃至300℃。而且，藉由以比成膜時的加熱基板的溫度高的溫度對沉積的氧化物半導體膜進行熱處理，可以修復包含在膜中的微小缺陷或疊層介面的缺陷。
另外，作為第一及第二結晶氧化物半導體層，可以使用至少具有Zn的氧化物材料，即：四元金屬氧化物的In-Al-Ga-Zn-O類材料、In-Sn-Ga-Zn-O類材料；三元金屬氧化物的In-Ga-Zn-O類材料、In-Al-Zn-O類材料、In-Sn-Zn-O類材料、Sn-Ga-Zn-O類材料、Al-Ga-Zn-O類材料、Sn-Al-Zn-O類材料；二元金屬氧化物的In-Zn-O類材料、Sn-Zn-O類材料、Al-Zn-O類材料、Zn-Mg-O類材料；以及Zn-O類材料等。另外，也可以使用In-Si-Ga-Zn-O類材料、In-Ga-B-Zn-O類材料、In-B-Zn-O類材料。此外，也可以使上述材料包含SiO2。在此，例如，In-Ga-Zn-O類材料是指含有銦(In)、鎵(Ga)、鋅(Zn)的氧化物膜，對其組成比沒有特別的限制。此外，也可以包含In、Ga及Zn以外的元素。
另外，不侷限於在第一結晶氧化物半導體層上形成第二結晶氧化物半導體層的雙層結構，也可以在形成第二結晶氧化物半導體層之後，反復進行用來形成第三結晶氧化物半導體層的成膜和加熱處理的步驟，形成三層以上的疊層結構。
然後，藉由形成源極電極或汲極電極142a、142b、閘極絕緣層146、閘極電極148a、導電層148b，完成電晶體372及電容元件374。作為源極電極或汲極電極142a、142b、閘極絕緣層146、閘極電極148a、導電層148b的材料及形成方法，可以參照實施例2。
可以將包括使用上述製造方法形成的氧化物半導體疊層的氧化物半導體層145適當地用於本說明書所公開的半導體裝置(實施例2所示的電晶體162及電晶體172)。
另外，在作為氧化物半導體層144使用本實施例的氧化物半導體疊層的電晶體372中，電場不從氧化物半導體層的一方的面施加到另一方的面，此外，電流不向氧化物半導體疊層的厚度方向流過。由於採用電流主要流在氧化物半導體疊層的介面的電晶體結構，即使對電晶體進行光照射或施加BT壓力，也抑制或減少電晶體特性的劣化。
藉由將使用氧化物半導體層145那樣的第一結晶氧化物半導體層和第二結晶氧化物半導體層的疊層用於電晶體，可以實現具有穩定的電特性且可靠性高的電晶體。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例4
在本實施例中，使用圖30A和圖30B對將In-Sn-Zn類氧化物膜用於氧化物半導體層的電晶體的一個例子進行說明。
圖30A和圖30B是共面型的頂閘頂接觸結構的電晶體的俯視圖以及剖面圖。圖30A示出電晶體的俯視圖。另外，圖30B是對應於圖30A的虛線A1-A2的剖面圖。
圖30B所示的電晶體包括：基板500；設置在基板500上的基底絕緣層502；設置在基底絕緣層502附近的保護絕緣層504；設置在基底絕緣層502及保護絕緣層504上的具有高電阻區506a及低電阻區506b的氧化物半導體層506；設置在氧化物半導體層506上的閘極絕緣層508；以隔著閘極絕緣層508與氧化物半導體層506重疊的方式設置的閘極電極510；與閘極電極510的側面接觸地設置的側壓絕緣層512；至少與低電阻區506b接觸地設置的一對電極514；以至少覆蓋氧化物半導體層506、閘極電極510及一對電極514的方式設置的層間絕緣層516；以及以藉由設置在層間絕緣層516中的開口部至少與一對電極514中的一方連接的方式設置的佈線518。
另外，雖然未圖示，但是還可以包括覆蓋層間絕緣層516及佈線518地設置的保護膜。藉由設置該保護膜，可以降低因層間絕緣層516的表面傳導而產生的微小洩漏電流，而可以降低電晶體的截止電流。
實施例5
在本實施例中，示出與上述不同的將In-Sn-Zn類氧化物膜用於氧化物半導體層的電晶體的另一個例子。
圖31A和圖31B是示出在本實施例中製造的電晶體的結構的俯視圖及剖面圖。圖31A是電晶體的俯視圖。另外，圖31B是對應於圖31A的虛線B1-B2的剖面圖。
圖31B所示的電晶體包括：基板600；設置在基板600上的基底絕緣層602；設置在基底絕緣層602上的氧化物半導體層606；與氧化物半導體層606接觸的一對電極614；設置在氧化物半導體層606及一對電極614上的閘極絕緣層608；以隔著閘極絕緣層608與氧化物半導體層606重疊的方式設置的閘極電極610；覆蓋閘極絕緣層608及閘極電極610地設置的層間絕緣層616；藉由設置在層間絕緣層616中的開口部與一對電極614連接的佈線618；以及以覆蓋層間絕緣層616及佈線618的方式設置的保護膜620。
作為基板600使用玻璃基板，作為基底絕緣層602使用氧化矽膜，作為氧化物半導體層606使用In-Sn-Zn類氧化物膜，作為一對電極614使用鎢膜，作為閘極絕緣層608使用氧化矽膜，作為閘極電極610使用氮化鉭膜和鎢膜的疊層結構，作為層間絕緣層616使用氧氮化矽膜和聚醯亞胺膜的疊層結構，作為佈線618使用按順序層疊有鈦膜、鋁膜、鈦膜的疊層結構，作為保護膜620使用聚醯亞胺膜。
另外，在具有圖31A所示的結構的電晶體中，將閘極電極610與一對電極614重疊的部分的寬度稱為Lov。同樣地，將一對電極614的從氧化物半導體層606超出的部分的寬度稱為dW。
實施例6
除了氧化物半導體以外，實際測量的絕緣閘極型電晶體的場效應遷移率因各種原因而比本來的遷移率低。作為使遷移率降低的原因，有半導體內部的缺陷或半導體與絕緣膜之間的介面的缺陷。當使用Levinson模型時，可以理論性地導出假定在半導體內部沒有缺陷時的場效應遷移率。
當以半導體本來的遷移率為μ0，以所測量的場效應遷移率為μ，且假定在半導體中存在某種位能障壁(晶界等)時，可以由下述算式表示其關係。
在此，E是位能障壁的高度，k是玻爾茲曼常數，T是絕對溫度。此外，當假定位能障壁由於缺陷而發生時，在Levinson模型中可以由下述算式表示其關係。
在此，e是基本電荷，N是通道內的每單位面積的平均缺陷密度，ε是半導體的介電常數，n是包括在每單位面積的通道中的載子數，Cox是每單位面積的電容，Vg是閘電壓，t是通道的厚度。注意，在採用厚度為30nm以下的半導體層的情況下，通道的厚度可以與半導體層的厚度相同。線性區中的汲電流Id可以由下述算式表示。
在此，L是通道長度，W是通道寬度，並且L=W=10μm。此外，Vd是汲極電壓。當用Vg除上述算式的兩邊，且對兩邊取對數時，成為下述算式。
算式6的右邊是Vg的函數。由上述算式可知，可以根據以縱軸為ln(Id/Vg)以橫軸為1/Vg來標繪出測量值而得到的圖表的直線的傾斜度求得缺陷密度N。也就是說，根據電晶體的Id-Vg特性可以對缺陷密度進行評價。在銦(In)、錫(Sn)、鋅(Zn)的比率為In:Sn:Zn=1:1:1的氧化物半導體中，缺陷密度N是1×1012/cm2左右。
基於如上所述那樣求得的缺陷密度等且根據藉由算式3及算式4可以導出μ0=120cm2/Vs。在有缺陷的In-Sn-Zn氧化物中測量出來的遷移率為35cm2/Vs左右。但是，可以預測到沒有半導體內部及半導體與絕緣膜之間的介面的缺陷的氧化物半導體的遷移率μ0成為120cm2/Vs。
然而，即使在半導體內部沒有缺陷，電晶體的傳輸特性也受通道與閘極絕緣層之間的介面中的散射的影響。換言之，離閘極絕緣層介面有x的距離的位置上的遷移率μ1可以由下述算式表示。
在此，D是閘極方向上的電場，且B、G是常數。B及G可以根據實際的測量結果求得。根據上述測量結果，B=4.75×107cm/s，G=10nm(介面散射到達的深度)。可知當D增加(即，閘極電壓增高)時，算式7的第二項也增加，所以遷移率μ1降低。
圖18示出計算一種電晶體的遷移率μ2而得到的結果，在該電晶體中將沒有半導體內部的缺陷的理想的氧化物半導體用於通道。另外，在計算中，使用Synopsys公司製造的裝置模擬軟體Sentaurus Device，並且作為氧化物半導體，將能隙設定為2.8eV，將電子親和力設定為4.7eV，將相對介電常數設定為15，並將厚度設定為15nm。上述值藉由測定以濺射法形成的薄膜來得到。
再者，將閘極的功函數設定為5.5eV，將源極電極的功函數設定為4.6eV，並且將汲極電極的功函數設定為4.6eV。另外，將閘極絕緣層的厚度設定為100nm，並將相對介電常數設定為4.1。通道長度和通道寬度都為10μm，而汲極電壓Vd為0.1V。
如圖18所示，雖然當閘極電壓為1V多時遷移率示出100cm2/Vs以上的峰值，但是當閘極電壓更高時，介面散射變大，並遷移率降低。另外，為了降低介面散射，較佳在原子級上將半導體層表面設定為平坦(Atomic Layer Flatness)。
圖19A至圖21C示出對使用具有上述遷移率的氧化物半導體形成微型電晶體時的特性進行計算而得到的結果。另外，圖22A和圖22B示出用於計算的電晶體的剖面結構。圖22A和圖22B所示的電晶體在氧化物半導體層中具有呈現n+導電型的半導體區1030a及半導體區1030c。半導體區1030a及半導體區1030c的電阻率為2×10-3Ωcm。
圖22A所示的電晶體形成在基底絕緣層1010和以埋入在基底絕緣層1010中的方式形成的由氧化鋁形成的埋入絕緣物1020上。電晶體包括半導體區1030a、半導體區1030c、夾在它們之間且成為通道形成區的本質半導體區1030b、閘極1050。閘極1050的寬度為33nm。
在閘極1050與半導體區1030b之間具有閘極絕緣層1040，在閘極1050的雙側面具有側壁絕緣物1060a及側壁絕緣物1060b，並且在閘極1050的上部具有用來防止閘極1050與其他佈線的短路的絕緣物1070。側壁絕緣物的寬度為5nm。另外，以接觸於半導體區1030a及半導體區1030c的方式具有源極電極1080a及汲極電極1080b。另外，該電晶體的通道寬度為40nm。
圖22B所示的電晶體與圖22A所示的電晶體的相同之處為：形成在基底絕緣層1010和由氧化鋁形成的埋入絕緣物1020上；並且包括半導體區1030a、半導體區1030c、夾在它們之間的本徵半導體區1030b、寬度為33nm的閘極1050、閘極絕緣層1040、側壁絕緣物1060a及側壁絕緣物1060b、絕緣物1070以及源極電極1080a及汲極電極1080b。
圖22A所示的電晶體與圖22B所示的電晶體的不同之處為側壁絕緣物1060a及側壁絕緣物1060b下的半導體區的導電型。在圖22A所示的電晶體中側壁絕緣物1060a及側壁絕緣物1060b下的半導體區為呈現n+導電型的半導體區1030a及半導體區1030c，而在圖22B所示的電晶體中側壁絕緣物1060a及側壁絕緣物1060b下的半導體區為本質的半導體區1030b。換言之，在圖22B所示的半導體層中，既不與半導體區1030a(半導體區1030c)重疊也不與閘極1050重疊的寬度為Loff的區域。將該區域稱為偏置(offset)區，並且將其寬度稱為偏置長度。如圖式所示，偏置長度與側壁絕緣物1060a(側壁絕緣物1060b)的寬度相同。
用於計算的其他參數為如上所述的參數。在計算中，使用Synopsys公司製造的裝置模擬軟體Sentaurus Device。圖19A至圖19C示出圖22A所示的結構的電晶體的汲極電流(Id，實線)及遷移率(μ，虛線)的閘極電壓(Vg，閘極與源極電極的電位差)依賴性。將汲極電壓(汲極電極與源極電極的電位差)設定為+1V來計算汲極電流Id，並且將汲極電壓設定為+0.1V來計算遷移率μ。
圖19A為閘極絕緣層的厚度為15nm時的圖，圖19B為閘極絕緣層的厚度為10nm時的圖，並且圖19C為閘極絕緣層的厚度為5nm時的圖。閘極絕緣層越薄，尤其是截止狀態下的汲極電流Id(截止電流)越顯著降低。另一方面，遷移率μ的峰值或導通狀態時的汲極電流Id(導通電流)沒有顯著的變化。可知當閘極電壓為1V前後時，汲極電流超過記憶元件等所需要的10μA。
圖20A至圖20C示出在圖22B所示的結構的電晶體中當偏置長度Loff為5nm時的汲極電流Id(實線)及遷移率μ(虛線)的閘極電壓Vg依賴性。將汲極電壓設定為+1V來計算汲極電流Id，並且將汲極電壓設定為+0.1V來計算遷移率μ。圖20A為閘極絕緣層的厚度為15nm時的圖，圖20B為閘極絕緣層的厚度為10nm時的圖，並且圖20C為閘極絕緣層的厚度為5nm時的圖。
另外，圖21A至圖21C示出在圖22B所示的結構的電晶體中當偏置長度Loff為15nm時的汲極電流Id(實線)及遷移率μ(虛線)的閘極電壓依賴性。將汲極電壓設定為+1V來計算汲極電流Id，並且將汲極電壓設定為+0.1V來計算遷移率μ。圖21A為閘極絕緣層的厚度為15nm時的圖，圖21B為閘極絕緣層的厚度為10nm時的圖，並且圖21C為閘極絕緣層的厚度為5nm時的圖。
無論在上述任何結構中，都是閘極絕緣層越薄，截止電流越顯著降低，但是遷移率μ的峰值或導通電流沒有顯著的變化。
另外，在圖19A至圖19C中遷移率μ的峰值為80cm2/Vs左右，而在圖20A至圖20C中遷移率μ的峰值為60cm2/Vs左右，且在圖21A至圖21C中遷移率μ的峰值為40cm2/Vs左右，並且偏置長度Loff越增加，遷移率μ的峰值越降低。另外，截止電流也有同樣的趨勢。另一方面，雖然導通電流也隨著偏置長度Loff的增加而減少，但是該減少與截止電流的降低相比則要平緩得多。另外，可知當閘極電壓為1V前後時，汲極電流超過記憶元件等所需要的10μA。
此外，包含In、Sn及Zn的氧化物半導體用於通道形成區的電晶體藉由當形成該氧化物半導體時加熱基板進行成膜或在形成氧化物半導體層之後進行熱處理來可以得到良好的特性。另外，主要成分是指占組成比5atomic%以上的元素。
藉由在形成包含In、Sn及Zn的氧化物半導體層之後意圖性地加熱基板，可以提高電晶體的場效應遷移率。另外，藉由使電晶體的臨界值電壓向正方向漂移來可以實現常關閉化。
例如，圖23A至圖23C示出使用以In、Sn、Zn為主要成分且通道長度L為3μm且通道寬度W為10μm的氧化物半導體膜以及使用厚度為100nm的閘極絕緣層的電晶體的特性。另外，Vd為10V。
圖23A示出意圖性地不加熱基板藉由濺射法形成包含In、Sn及Zn的氧化物半導體層時的電晶體特性。此時的場效應遷移率為18.8cm2/Vsec。另一方面，藉由意圖性地加熱基板形成包含In、Sn及Zn的氧化物半導體層，可以提高場效應遷移率。圖23B示出將基板加熱為200℃來形成包含In、Sn及Zn的氧化物半導體層時的電晶體特性，此時的場效應遷移率為32.2cm2/Vsec。
藉由在形成包含In、Sn及Zn的氧化物半導體層之後進行熱處理，可以進一步提高場效應遷移率。圖23C示出在200℃下藉由濺射形成包含In、Sn及Zn的氧化物半導體層之後進行650℃的熱處理時的電晶體特性。此時場效應遷移率為34.5cm2/Vsec。
藉由意圖性地加熱基板，可以期待降低濺射成膜中的水分被引入到氧化物半導體膜中的效果。此外，藉由在成膜後進行熱處理，還可以從氧化物半導體層中釋放而去除氫、羥基或水分，如上述那樣可以提高場效應遷移率。上述場效應遷移率的提高可以認為不僅是因為藉由脫水化‧脫氫化去除雜質，而且因為藉由高密度化使原子間距離變短的緣故。此外，藉由從氧化物半導體去除雜質而使其高純度化，可以實現結晶化。可以預測到像這樣被高純度化的非單晶氧化物半導體會能夠實現理想的超過100cm2/Vsec的場效應遷移率。
也可以對包含In、Sn及Zn的氧化物半導體注入氧離子，藉由熱處理釋放該氧化物半導體所含有的氫、羥基或水分，在該熱處理同時或藉由在該熱處理之後的熱處理使氧化物半導體晶化。藉由上述晶化或再晶化的處理可以得到結晶性良好的非單晶氧化物半導體。
藉由意圖性地加熱基板進行成膜及/或在成膜後進行熱處理，不僅可以提高場效應遷移率，而且還有助於實現電晶體的常關閉化。將不意圖性地加熱基板來形成的包含In、Sn及Zn的氧化物半導體層用作通道形成區的電晶體有臨界值電壓漂移到負一側的傾向。然而，在採用藉由意圖性地加熱基板來形成的氧化物半導體層時，可以解決該臨界值電壓的負漂移化的問題。換言之，臨界值電壓向電晶體成為常關閉的方向漂移，並且從圖23A和圖23B的對比也可以確認到該傾向。
另外，也可以藉由改變In、Sn及Zn的比率來控制臨界值電壓，作為組成比採用In:Sn:Zn=2:1:3來可以實現電晶體的常關閉化。另外，藉由作為靶材的組成比採用In:Sn:Zn=2:1:3，可以獲得結晶性高的氧化物半導體層。
將意圖性的基板加熱溫度或熱處理溫度設定為150℃以上，較佳設定為200℃以上，更佳設定為400℃以上。藉由在更高的溫度下進行成膜或進行熱處理，可以實現電晶體的常關閉化。
另外，藉由意圖性地加熱基板來形成膜及/或在成膜後進行熱處理，可以提高對於閘極偏壓‧應力的穩定性。例如，在2MV/cm，150℃且一個小時施加的條件下，可以使漂移分別為小於±1.5V，較佳為小於1.0V。
接著，實際上，對在形成氧化物半導體層後不進行加熱處理的樣品1和進行了650℃的加熱處理的樣品2的電晶體進行BT測試。此外，關於樣品1及樣品2的電晶體的結構，參照圖31A和圖31B即可。
首先，將基板溫度設定為25℃，將Vd設定為10V，而對電晶體的Vg-Id特性進行測量。另外，Vd示出汲極電壓(汲極電極和源極電極的電位差)。接著，將基板溫度設定為150℃，將Vd設定為0.1V。然後，以使施加到閘極絕緣層608的電場強度成為2MV/cm的方式對Vg施加20V，一直保持該狀態一個小時。接著，將Vg設定為0V。接著，將基板溫度設定為25℃，將Vd設定為10V，而進行電晶體的Vg-Id測量。將該測試稱為正BT測試。
與此同樣，首先將基板溫度設定為25℃，將Vd設定為10V，對電晶體的Vg-Id特性進行測量。接著，將基板溫度設定為150℃，將Vd設定為0.1V。然後，以使施加到閘極絕緣層608的電場強度成為-2MV/cm的方式對Vg施加-20V，一直保持該狀態一個小時。接著，將Vg設定為0V。接著，將基板溫度設定為25℃，將Vd設定為10V，對電晶體的Vg-Id進行測量。將該測試稱為負BT測試。
圖24A示出樣品1的正BT測試的結果，而圖24B示出負BT測試的結果。另外，圖25A示出樣品2的正BT測試的結果，而圖25B示出負BT測試的結果。
樣品1的因正BT測試及負BT測試而發生的臨界值電壓變動分別為1.80V及-0.42V。另外，樣品2的因正BT測試及負BT測試而發生的臨界值電壓變動分別為0.79V及0.76V。樣品1及樣品2的BT測試前後的臨界值電壓變動都小，由此可知其可靠性高。
熱處理可以在氧氣圍中進行，但是也可以首先在氮、惰性氣體或減壓下進行熱處理之後在含有氧的氣圍中進行熱處理。藉由在首先進行脫水化‧脫氫化之後將氧添加到氧化物半導體，可以進一步提高熱處理的效果。此外，作為後面添加氧的方法，也可以採用以電場加速氧離子並將其注入到氧化物半導體層中的方法。
雖然在氧化物半導體中及該氧化物半導體與接觸於該氧化物半導體的膜的介面容易產生由氧缺陷導致的缺陷，但是藉由該熱處理使氧化物半導體中含有過剩的氧，可以利用過剩的氧補充不斷產生的氧缺陷。過剩的氧是主要存在於晶格間的氧，並且藉由將該氧濃度設定為1×1016/cm3以上且2×1020/cm3以下，可以在不使結晶變歪等的狀態下使氧化物半導體中含有氧。
此外，藉由熱處理至少在氧化物半導體的一部分中含有結晶，可以獲得更穩定的氧化物半導體層。例如，在使用組成比為In:Sn:Zn=1:1:1的靶材，意圖性地不加熱基板而進行濺射成膜來形成的氧化物半導體層中，藉由利用X線衍射(XRD:X-Ray Diffraction)觀察到光暈圖案(halo pattern)。藉由對該所形成的氧化物半導體膜進行熱處理，可以使其結晶化。雖然熱處理溫度是任意的溫度，但是例如藉由進行650℃的熱處理，可以利用X線衍射觀察到明確的衍射峰值。
實際進行In-Sn-Zn類氧化物膜的XRD分析。作為XRD分析，使用Bruker AXS公司製造的X線衍射裝置D8 ADVANCE並利用平面外(Out-of-Plane)法來進行測量。
作為進行XRD分析的樣品，準備樣品A及樣品B。以下說明樣品A及樣品B的製造方法。
在完成了脫氫化處理的石英基板上形成厚度為100nm的In-Sn-Zn類氧化物膜。
在氧氣圍下使用濺射裝置以100W(DC)的功率來形成In-Sn-Zn類氧化物膜。作為靶材使用原子數比為In:Sn:Zn=1:1:1的In-Sn-Zn類氧化物靶材。另外，將成膜時的基板加熱溫度設定為200℃。藉由上述步驟製造的樣品為樣品A。
接著，對以與樣品A相同的方法製造的樣品以650℃的溫度進行加熱處理。首先，在氮氣圍下進行一個小時的加熱處理，然後不降低溫度地在氧氣圍下再進行一個小時的加熱處理。藉由上述步驟製造的樣品為樣品B。
圖26示出樣品A及樣品B的XRD光譜。在樣品A中沒有觀測到起因於結晶的峰值，但是在樣品B中當2θ為35deg近旁及37deg至38deg時觀察到起因於結晶的峰值。
像這樣，藉由在形成包含In、Sn及Zn的氧化物半導體時意圖性地進行加熱及/或在成膜後進行加熱處理，可以提高電晶體特性。
該基板加熱或熱處理起到不使膜中含有對於氧化物半導體來說是惡性雜質的氫或羥基或者從膜中去除該雜質的作用。換言之，藉由去除在氧化物半導體中成為施體雜質的氫來可以實現高純度化，由此可以實現電晶體的常關閉化，並且藉由氧化物半導體被高純度化來可以使截止電流為1aA/μm以下。在此，上述截止電流值的每單位示出每通道寬度1μm的電流值。
圖27示出電晶體的截止電流與測量時的基板溫度(絕對溫度)的倒數的關係。在此，為了方便起見，橫軸表示測量時的基板溫度的倒數乘以1000而得到的數值(1000/T)。
明確而言，如圖27所示那樣，當基板溫度為125℃時可以將截止電流設定為1aA/μm(1×10-18A/μm)以下，當85℃時設定為100zA/μm(1×10-19A/μm)以下，當室溫(27℃)時設定為1zA/μm(1×10-21A/μm)以下。較佳地，當125℃時可以將其設定為0.1aA/μm(1×10-19A/μm)以下，當85℃時設定為10zA/μm(1×10-20A/μm)以下，當室溫時設定為0.1zA/μm(1×10-22A/μm)以下。上述截止電流值比使用Si作為半導體膜的電晶體顯著低。
當然，為了防止當形成氧化物半導體層時氫或水分混入到膜中，較佳充分抑制來自沉積室外部的洩漏或來自沉積室內壁的脫氣來實現濺射氣體的高純度化。例如，為了防止水分被包含在膜中，作為濺射氣體較佳使用其露點為-70℃以下的氣體。另外，較佳使用靶材本身不含有氫或水分等雜質的被高純度化的靶材。包含In、Sn及Zn的氧化物半導體可以藉由熱處理去除膜中的水分，但是與以In、Ga、Zn為主要成分的氧化物半導體相比水分的釋放溫度高，所以較佳形成原本就不含有水分的膜。
另外，在使用形成氧化物半導體層之後進行650℃的加熱處理的樣品B的電晶體中，對基板溫度與電特性的關係進行評價。
用於測量的電晶體的通道長度L為3μm，通道寬度W為10μm，Lov為0μm，dW為0μm。另外，將Vd設定為10V。此外，在基板溫度為-40℃，-25℃，25℃，75℃，125℃及150℃下進行測量。在此，在電晶體中，將閘極電極與一對電極重疊的部分的寬度稱為Lov，並且將一對電極的從氧化物半導體層超出的部分的寬度稱為dW。
圖28示出Id(實線)及場效應遷移率(虛線)的Vg依賴性。另外，圖29A示出基板溫度與臨界值電壓的關係，而圖29B示出基板溫度與場效應遷移率的關係。
根據圖29A可知基板溫度越高臨界值電壓越低。另外，作為其範圍，在-40℃至150℃的基板溫度下臨界值電壓為0.38V至-1.08V。
此外，根據圖29B可知基板溫度越高場效應遷移率越低。另外，作為其範圍，在-40℃至150℃的基板溫度下，場效應遷移率為37.4cm2/Vs至33.4cm2/Vs。由此，可知在上述溫度範圍內電特性變動較小。
在將上述那樣的包含In、Sn及Zn的氧化物半導體用於通道形成區的電晶體中，可以在將截止電流保持為1aA/μm以下的狀態下，將場效應遷移率設定為30cm2/Vsec以上，較佳設定為40cm2/Vsec以上，更佳設定為60cm2/Vsec以上，而滿足LSI所要求的導通電流值。例如，在L/W=33nm/40nm的FET中，當閘極電壓為2.7V，汲極電壓為1.0V時，可以流過12μA以上的導通電流。另外，在電晶體的工作所需要的溫度範圍內也可以確保足夠的電特性。當具有這種特性時，即使在使用Si半導體製造的積體電路中混裝有使用氧化物半導體形成的電晶體，也可以在不降低工作速度的情況下實現具有新的功能的積體電路。
實施例7
在本實施例中，使用圖13A至圖13F對將上述的實施例所說明的半導體裝置應用於電子裝置的情況進行說明。在本實施例中，對將上述半導體裝置應用於電腦、行動電話機(也稱為行動電話、行動電話裝置)、可攜式資訊終端(包括可攜式遊戲機、聲音再現裝置等)、數位相機、數位攝像機、電子紙、電視裝置(也稱為電視或電視接收機)等的電子裝置的情況進行說明。
圖13A示出筆記本型個人電腦，包括外殼701、外殼702、顯示部703以及鍵盤704等。在外殼701和外殼702中的至少一個中設置有之前的實施例所示的半導體裝置。因此，可以實現一種筆記本型個人電腦，其中寫入和讀出資料的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。
圖13B示出可攜式資訊終端(PDA)，其本體711包括顯示部713、外部介面715以及操作按鈕714等。另外，還包括用於操作可攜式資訊終端的觸屏筆712等。在本體711中設置有之前的實施例所示的半導體裝置。因此，可以實現一種可攜式資訊終端，其中寫入和讀出資料的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。
圖13C示出安裝有電子紙的電子書閱讀器720，包括外殼721和外殼723的兩個外殼。外殼721及外殼723分別設置有顯示部725及顯示部727。外殼721和外殼723由軸部737相連接，且可以以該軸部737為軸進行開閉動作。另外，外殼721包括電源開關731、操作鍵733以及揚聲器735等。在外殼721和外殼723中的至少一個中設置有之前的實施例所示的半導體裝置。因此，可以實現一種電子書閱讀器，其中寫入和讀出資料的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。
圖13D示出行動電話機，包括外殼740和外殼741的兩個外殼。再者，外殼740和外殼741滑動而可以從如圖13D所示那樣的展開狀態變成重疊狀態，所以可以實現適於攜帶的小型化。另外，外殼741包括顯示面板742、揚聲器743、麥克風744、操作鍵745、指向裝置746、照相用透鏡747以及外部連接端子748等。此外，外殼740包括進行行動電話機的充電的太陽能電池單元749和外部記憶體插槽750等。另外，天線內置在外殼741中。在外殼740和外殼741中的至少一個中設置有之前的實施例所示的半導體裝置。因此，可以實現一種行動電話機，其中寫入和讀出資料的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。
圖13E示出數位相機，包括本體761、顯示部767、取景器763、操作開關764、顯示部765以及電池766等。在本體761中設置有之前的實施例所示的半導體裝置。因此，可以實現一種數位相機，其中寫入和讀出資料的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。
圖13F示出電視裝置770，包括外殼771、顯示部773以及支架775等。可以藉由外殼771具有的開關和遙控操作機780來進行電視裝置770的操作。在外殼771及遙控操作機780中安裝有之前的實施例所示的半導體裝置。因此，可以實現一種電視裝置，其中寫入和讀出資料的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。
如上所述，本實施例所示的電子裝置安裝有根據之前的實施例的半導體裝置。所以，可以實現耗電量被降低的電子裝置。
100．．．基板
102．．．保護層
104．．．半導體區
106．．．元件分離絕緣層
108．．．閘極絕緣層
110．．．閘極電極
116．．．通道形成區
120．．．雜質區
122．．．金屬層
124．．．金屬化合物區
126．．．電極
128．．．絕緣層
130a．．．源極電極或汲極電極
130b．．．源極電極或汲極電極
136a．．．導電層
136b．．．導電層
136c．．．導電層
140．．．絕緣層
142a．．．源極電極或汲極電極
142b．．．源極電極或汲極電極
142c．．．電極
144．．．氧化物半導體層
145．．．氧化物半導體層
145a．．．結晶氧化物半導體層
145b．．．結晶氧化物半導體層
146．．．閘極絕緣層
148a．．．閘極電極
148b．．．導電層
150．．．絕緣層
152．．．絕緣層
154a．．．電極
154b．．．電極
156．．．佈線
162．．．電晶體
164．．．電容元件
170．．．儲存單元
172．．．電晶體
174．．．電容元件
180．．．電晶體
181．．．電晶體
182．．．電晶體
183．．．電晶體
184．．．電晶體
185．．．電晶體
186．．．電晶體
187．．．電晶體
188．．．電晶體
190．．．感測閂鎖
201．．．感測閂鎖陣列
202．．．儲存單元陣列
203．．．第一字線驅動電路
204．．．資料線驅動電路
205．．．第二字線驅動電路
241．．．讀出電路
242．．．寫入電路
243．．．預充電電路
372．．．電晶體
374．．．電容元件
500．．．基板
502．．．基底絕緣層
504．．．保護絕緣層
506．．．氧化物半導體層
506a．．．高電阻區
506b．．．低電阻區
508．．．閘極絕緣層
510．．．閘極電極
512．．．側壁絕緣層
514．．．電極
516．．．層間絕緣層
518．．．佈線
600．．．基板
602．．．基底絕緣層
606．．．氧化物半導體層
608．．．閘極絕緣層
610．．．閘極電極
614．．．電極
616．．．層間絕緣層
618．．．佈線
620．．．保護膜
701．．．外殼
702．．．外殼
703．．．顯示部
704．．．鍵盤
711．．．本體
712．．．觸屏筆
713．．．顯示部
714．．．操作按鈕
715．．．外部介面
720．．．電子書閱讀器
721．．．外殼
723．．．外殼
725．．．顯示部
727．．．顯示部
731．．．電源開關
733．．．操作鍵
735．．．揚聲器
737．．．軸部
740．．．外殼
741．．．外殼
742．．．顯示面板
743．．．揚聲器
744．．．麥克風
745．．．操作鍵
746．．．指向裝置
747．．．照相用透鏡
748．．．外部連接端子
749．．．太陽能電池單元
750．．．外部記憶體插槽
761．．．本體
763．．．取景器
764．．．操作開關
765．．．顯示部
766．．．電池
767．．．顯示部
770．．．電視裝置
771．．．外殼
773．．．顯示部
775．．．支架
780．．．遙控操作機
1010．．．基底絕緣層
1020．．．埋入絕緣物
1030a．．．半導體區
1030b．．．半導體區
1030c．．．半導體區
1040．．．閘極絕緣層
1050．．．閘極
1060a．．．側壁絕緣物
1060b．．．側壁絕緣物
1070．．．絕緣物
1080a．．．源極電極
1080b．．．汲極電極
在圖式中：
圖1A和圖1B是半導體裝置的概念圖；
圖2是半導體裝置的電路圖；
圖3是半導體裝置的電路圖；
圖4A至圖4D是時序圖；
圖5A至圖5D是時序圖；
圖6是半導體裝置的電路圖；
圖7是半導體裝置的剖面圖；
圖8A至圖8E是有關半導體裝置的製造製程的剖面圖；
圖9A至圖9D是有關半導體裝置的製造製程的剖面圖；
圖10A至圖10C是有關半導體裝置的製造製程的剖面圖；
圖11A和圖11B是有關半導體裝置的製造製程的剖面圖；
圖12A至圖12D是有關半導體裝置的製造製程的剖面圖；
圖13A至圖13F是示出電子裝置的圖；
圖14是半導體裝置的剖面圖；
圖15A至圖15E是說明氧化物材料的結晶結構的圖；
圖16A至圖16C是說明氧化物材料的結晶結構的圖；
圖17A至圖17C是說明氧化物材料的結晶結構的圖；
圖18是說明藉由計算獲得的遷移率的閘極電壓依賴性的圖；
圖19A至圖19C是說明藉由計算獲得的汲極電流和遷移率的閘極電壓依賴性的圖；
圖20A至圖20C是說明藉由計算獲得的汲極電流和遷移率的閘極電壓依賴性的圖；
圖21A至圖21C是說明藉由計算獲得的汲極電流和遷移率的閘極電壓依賴性的圖；
圖22A和圖22B是說明用於計算的電晶體的剖面結構的圖；
圖23A至圖23C是使用氧化物半導體層的電晶體特性的圖表；
圖24A和圖24B是示出樣品1的電晶體的BT測試後的Vg-Id特性的圖；
圖25A和圖25B是示出樣品2的電晶體的BT測試後的Vg-Id特性的圖；
圖26是示出樣品A及樣品B的XRD光譜的圖；
圖27是示出電晶體的截止電流和測量時基板溫度的關係的圖；
圖28是示出Id及場效應遷移率的Vg依賴性的圖；
圖29A和圖29B是說明基板溫度和臨界值電壓的關係以及基板溫度和場效應遷移率的關係的圖；
圖30A和圖30B是半導體裝置的俯視圖及剖面圖；以及
圖31A和圖31B是半導體裝置的俯視圖及剖面圖。
170．．．儲存單元
190．．．感測閂鎖
201．．．感測閂鎖陣列
202．．．儲存單元陣列
203．．．第一字線驅動電路
204．．．資料線驅動電路
205．．．第二字線驅動電路
DS(1)~DS(n)．．．第一資料線
DSB(1)~DSB(n)．．．第二資料線
WL(1)~WL(m2)．．．第一字線
WS(1)~WS(m)．．．第二字線
Claims (14)
- 一種半導體裝置，包含：藉由使用半導體基板而形成的週邊電路；在該週邊電路上的儲存單元陣列；以及在該週邊電路和該儲存單元陣列之間的絕緣層，該絕緣層包含開口，其中，該週邊電路包含配置為矩陣狀的多個感測閂鎖，其中，該儲存單元陣列包含配置為矩陣狀的多個儲存單元，其中，每個該多個儲存單元包含：包含閘極電極、源極電極、汲極電極、閘極絕緣層以及氧化物半導體層的電晶體；以及電容器，其中，每個該多個感測閂鎖包含第一端子及第二端子，以及其中，該第一端子和該第二端子中的至少一個經由該絕緣層的該開口中的至少一電極與該電晶體的該源極電極和該汲極電極中的一個電連接。
- 根據申請專利範圍第1項之半導體裝置，其中該週邊電路為感測閂鎖陣列。
- 根據申請專利範圍第1項之半導體裝置，還包含：第一字線驅動電路； 第二字線驅動電路；以及資料線驅動電路，其中，該第一字線驅動電路藉由第一字線與該多個儲存單元電連接，其中，該第二字線驅動電路藉由第二字線與該多個感測閂鎖電連接，以及其中，該資料線驅動電路藉由第一資料線及第二資料線與該多個感測閂鎖電連接。
- 根據申請專利範圍第1項之半導體裝置，其中該半導體基板包含除了用於該氧化物半導體層的材料之外的半導體材料。
- 一種半導體裝置，包含：藉由使得半導體基板而形成的週邊電路；重疊在該週邊電路上的多個儲存單元陣列；以及在該週邊電路和該多個儲存單元陣列之間的絕緣層，該絕緣層包含開口，其中，該週邊電路包含配置為矩陣狀的多個感測閂鎖，其中，每個該多個儲存單元陣列包含配置為矩陣狀的多個儲存單元，其中，每個該多個儲存單元包含：包含閘極電極、源極電極、汲極電極、閘極絕緣層以及氧化物半導體層的電晶體；以及電容器， 其中，每個該多個感測閂鎖包含第一端子及第二端子，以及其中，該第一端子和該第二端子中的至少一個經由該絕緣層的該開口中的至少一電極與該電晶體的該源極電極和該汲極電極中的一個電連接。
- 根據申請專利範圍第5項之半導體裝置，其中該週邊電路為感測閂鎖陣列。
- 根據申請專利範圍第5項之半導體裝置，還包含：第一字線驅動電路；第二字線驅動電路；以及資料線驅動電路，其中，該第一字線驅動電路藉由第一字線與該多個儲存單元電連接，其中，該第二字線驅動電路藉由第二字線與該多個感測閂鎖電連接，以及其中，該資料線驅動電路藉由第一資料線及第二資料線與該多個感測閂鎖電連接。
- 根據申請專利範圍第5項之半導體裝置，其中在該多個儲存單元陣列中的該電晶體中每個該氧化物半導體層包含相同的氧化物半導體材料。
- 根據申請專利範圍第5項之半導體裝置，其中該半導體基板包含除了用於該氧化物半導體層的材料之外的半導體材料。
- 一種半導體裝置，包含：藉由使用半導體基板而形成的週邊電路；重疊在該週邊電路上的第一儲存單元陣列及第二儲存單元陣列；以及在該週邊電路和該第一儲存單元陣列之間的絕緣層，該絕緣層包含開口，其中，該週邊電路包含配置為矩陣狀的多個感測閂鎖，其中，每個該第一儲存單元陣列及該第二儲存單元陣列包含配置為矩陣狀的多個儲存單元，其中，包括在該第一儲存單元陣列中的每個該多個儲存單元包含：包含第一閘極電極、第一源極電極、第一汲極電極、第一閘極絕緣層以及第一氧化物半導體層的第一電晶體；以及第一電容器，其中，包括在該第二儲存單元陣列中的每個該多個儲存單元包含：包含第二閘極電極、第二源極電極、第二汲極電極、第二閘極絕緣層以及第二氧化物半導體層的第二電晶體；以及第二電容器，其中，每個該多個感測閂鎖包含第一端子及第二端子，以及 其中，該第一端子和該第二端子中的至少一個經由該絕緣層的該開口中的至少一電極與該第一電晶體的該第一源極電極和該第一汲極電極中的一個以及該第二電晶體的該第二源極電極和該第二汲極電極中的一個電連接。
- 根據申請專利範圍第10項之半導體裝置，其中該週邊電路為感測閂鎖陣列。
- 根據申請專利範圍第10項之半導體裝置，還包含：第一字線驅動電路；第二字線驅動電路；以及資料線驅動電路，其中，該第一字線驅動電路藉由第一字線與包括在該第一儲存單元陣列及該第二儲存單元陣列中的每個該多個儲存單元電連接，其中，該第二字線驅動電路藉由第二字線與該多個感測閂鎖電連接，以及其中，該資料線驅動電路藉由第一資料線及第二資料線與該多個感測閂鎖電連接。
- 根據申請專利範圍第10項之半導體裝置，其中該第一氧化物半導體層及該第二氧化物半導體層包含相同的氧化物半導體材料。
- 根據申請專利範圍第10項之半導體裝置，其中該半導體基板包含除了用於該第一氧化物半導體層及該第二氧化物半導體層的材料之外的半導體材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010249111 | 2010-11-05 | ||
| JP2011113176 | 2011-05-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201230302A TW201230302A (en) | 2012-07-16 |
| TWI552312B true TWI552312B (zh) | 2016-10-01 |
Family
ID=46018785
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105120963A TWI651832B (zh) | 2010-11-05 | 2011-10-21 | 半導體裝置 |
| TW100138308A TWI552312B (zh) | 2010-11-05 | 2011-10-21 | 半導體裝置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105120963A TWI651832B (zh) | 2010-11-05 | 2011-10-21 | 半導體裝置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8896046B2 (zh) |
| JP (2) | JP2013008937A (zh) |
| KR (2) | KR101973212B1 (zh) |
| TW (2) | TWI651832B (zh) |
| WO (1) | WO2012060253A1 (zh) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102652356B (zh) * | 2009-12-18 | 2016-02-17 | 株式会社半导体能源研究所 | 半导体装置 |
| TWI574259B (zh) | 2010-09-29 | 2017-03-11 | 半導體能源研究所股份有限公司 | 半導體記憶體裝置和其驅動方法 |
| TWI657565B (zh) | 2011-01-14 | 2019-04-21 | 日商半導體能源研究所股份有限公司 | 半導體記憶裝置 |
| US8780614B2 (en) | 2011-02-02 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
| TWI520273B (zh) | 2011-02-02 | 2016-02-01 | 半導體能源研究所股份有限公司 | 半導體儲存裝置 |
| US8854867B2 (en) | 2011-04-13 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and driving method of the memory device |
| JP6041707B2 (ja) | 2012-03-05 | 2016-12-14 | 株式会社半導体エネルギー研究所 | ラッチ回路および半導体装置 |
| US8901556B2 (en) | 2012-04-06 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film, method for manufacturing semiconductor device, and semiconductor device |
| US9153699B2 (en) | 2012-06-15 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with multiple oxide semiconductor layers |
| KR20150043307A (ko) * | 2012-08-10 | 2015-04-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US9245958B2 (en) | 2012-08-10 | 2016-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP6220597B2 (ja) | 2012-08-10 | 2017-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5960000B2 (ja) * | 2012-09-05 | 2016-08-02 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| TWI821777B (zh) * | 2012-09-24 | 2023-11-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| WO2014065389A1 (en) * | 2012-10-25 | 2014-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Central control system |
| US9812581B2 (en) * | 2013-03-07 | 2017-11-07 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| TWI618058B (zh) * | 2013-05-16 | 2018-03-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| DE102014208859B4 (de) * | 2013-05-20 | 2021-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
| US20150008428A1 (en) | 2013-07-08 | 2015-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| TWI566328B (zh) * | 2013-07-29 | 2017-01-11 | 高效電源轉換公司 | 具有用於產生附加構件之多晶矽層的氮化鎵電晶體 |
| US10056371B2 (en) * | 2013-08-13 | 2018-08-21 | Macronix International Co., Ltd. | Memory structure having array-under-periphery structure |
| WO2015038369A1 (en) | 2013-09-10 | 2015-03-19 | Efficient Power Conversion Corporation | High efficiency voltage mode class d topology |
| KR102092776B1 (ko) * | 2013-11-20 | 2020-03-24 | 에스케이하이닉스 주식회사 | 전자 장치 |
| TWI695375B (zh) | 2014-04-10 | 2020-06-01 | 日商半導體能源研究所股份有限公司 | 記憶體裝置及半導體裝置 |
| JP6635670B2 (ja) | 2014-04-11 | 2020-01-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN105097793B (zh) * | 2014-04-22 | 2018-03-16 | 中芯国际集成电路制造(北京)有限公司 | 一种集成电路的设计方法和集成电路 |
| WO2015170220A1 (en) | 2014-05-09 | 2015-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and electronic device |
| KR102373263B1 (ko) * | 2014-05-30 | 2022-03-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 이를 제조하기 위한 방법 |
| WO2016181256A1 (ja) * | 2015-05-12 | 2016-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置、電子部品および電子機器 |
| CN107646137B (zh) | 2015-06-23 | 2022-03-08 | 英特尔公司 | 可叠置薄膜存储器 |
| US9741400B2 (en) | 2015-11-05 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory device, electronic device, and method for operating the semiconductor device |
| US10622059B2 (en) | 2016-03-18 | 2020-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor based memory device |
| TWI645541B (zh) * | 2016-07-19 | 2018-12-21 | 旺宏電子股份有限公司 | 具有陣列低於周邊結構的記憶體結構 |
| KR102285787B1 (ko) * | 2017-03-03 | 2021-08-04 | 삼성전자 주식회사 | 3차원 반도체 소자 |
| CN109509793B (zh) * | 2017-09-15 | 2020-12-01 | 京东方科技集团股份有限公司 | 薄膜晶体管、其制造方法及电子装置 |
| US10672912B2 (en) * | 2017-10-10 | 2020-06-02 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | N-type thin film transistor, manufacturing method thereof and manufacturing method of an OLED display panel |
| US11296066B2 (en) | 2018-08-21 | 2022-04-05 | Samsung Electronics Co., Ltd. | Non-volatile memory |
| KR102547947B1 (ko) | 2018-08-21 | 2023-06-26 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319682A (ja) * | 2002-01-04 | 2002-10-31 | Japan Science & Technology Corp | トランジスタ及び半導体装置 |
| US20060233038A1 (en) * | 2005-03-31 | 2006-10-19 | Hynix Semiconductor Inc. | Semiconductor memory device |
| JP2009223971A (ja) * | 2008-03-17 | 2009-10-01 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (117)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6034199B2 (ja) | 1980-12-20 | 1985-08-07 | 株式会社東芝 | 半導体記憶装置 |
| EP0053878B1 (en) | 1980-12-08 | 1985-08-14 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH02148763A (ja) * | 1988-11-29 | 1990-06-07 | Nec Kyushu Ltd | 半導体記憶装置 |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| WO1997006554A2 (en) | 1995-08-03 | 1997-02-20 | Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
| KR0179799B1 (ko) * | 1995-12-29 | 1999-03-20 | 문정환 | 반도체 소자 구조 및 그 제조방법 |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| US7633162B2 (en) * | 2004-06-21 | 2009-12-15 | Sang-Yun Lee | Electronic circuit with embedded memory |
| JP3800447B2 (ja) * | 1997-03-11 | 2006-07-26 | 株式会社日立製作所 | 半導体記憶装置 |
| US5915167A (en) * | 1997-04-04 | 1999-06-22 | Elm Technology Corporation | Three dimensional structure memory |
| JP4085459B2 (ja) * | 1998-03-02 | 2008-05-14 | セイコーエプソン株式会社 | ３次元デバイスの製造方法 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| TW587252B (en) | 2000-01-18 | 2004-05-11 | Hitachi Ltd | Semiconductor memory device and data processing device |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP3457278B2 (ja) * | 2000-12-04 | 2003-10-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクス装置およびそれを用いた電子装置 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| CN102867855B (zh) | 2004-03-12 | 2015-07-15 | 独立行政法人科学技术振兴机构 | 薄膜晶体管及其制造方法 |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| JP2005322380A (ja) * | 2004-04-09 | 2005-11-17 | Toshiba Corp | 半導体記憶装置 |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| US7378286B2 (en) * | 2004-08-20 | 2008-05-27 | Sharp Laboratories Of America, Inc. | Semiconductive metal oxide thin film ferroelectric memory transistor |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| CN102945857B (zh) | 2004-11-10 | 2015-06-03 | 佳能株式会社 | 无定形氧化物和场效应晶体管 |
| WO2006051994A2 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Light-emitting device |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| CA2585071A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI390735B (zh) | 2005-01-28 | 2013-03-21 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| TWI412138B (zh) | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| EP3614442A3 (en) | 2005-09-29 | 2020-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufactoring method thereof |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| WO2007058329A1 (en) | 2005-11-15 | 2007-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| KR100689842B1 (ko) * | 2006-01-06 | 2007-03-08 | 삼성전자주식회사 | 강유전체막을 정보저장요소로 채택하는 플래시 메모리소자들 및 그 제조방법들 |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| JP5430846B2 (ja) * | 2007-12-03 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5366517B2 (ja) * | 2007-12-03 | 2013-12-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5215158B2 (ja) * | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| JP5213458B2 (ja) * | 2008-01-08 | 2013-06-19 | キヤノン株式会社 | アモルファス酸化物及び電界効果型トランジスタ |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| JP5781720B2 (ja) * | 2008-12-15 | 2015-09-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2011
- 2011-10-19 WO PCT/JP2011/074600 patent/WO2012060253A1/en active Application Filing
- 2011-10-19 KR KR1020137009073A patent/KR101973212B1/ko active IP Right Grant
- 2011-10-19 KR KR1020197011337A patent/KR102130257B1/ko active IP Right Grant
- 2011-10-21 TW TW105120963A patent/TWI651832B/zh not_active IP Right Cessation
- 2011-10-21 TW TW100138308A patent/TWI552312B/zh not_active IP Right Cessation
- 2011-10-31 US US13/285,450 patent/US8896046B2/en active Active
- 2011-11-03 JP JP2011241767A patent/JP2013008937A/ja not_active Withdrawn
-
2014
- 2014-11-20 US US14/548,349 patent/US9461047B2/en active Active
-
2016
- 2016-09-20 JP JP2016182699A patent/JP6293226B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319682A (ja) * | 2002-01-04 | 2002-10-31 | Japan Science & Technology Corp | トランジスタ及び半導体装置 |
| US20060233038A1 (en) * | 2005-03-31 | 2006-10-19 | Hynix Semiconductor Inc. | Semiconductor memory device |
| JP2009223971A (ja) * | 2008-03-17 | 2009-10-01 | Toshiba Corp | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016225653A (ja) | 2016-12-28 |
| JP6293226B2 (ja) | 2018-03-14 |
| US9461047B2 (en) | 2016-10-04 |
| KR101973212B1 (ko) | 2019-04-26 |
| US8896046B2 (en) | 2014-11-25 |
| US20120112257A1 (en) | 2012-05-10 |
| TWI651832B (zh) | 2019-02-21 |
| WO2012060253A1 (en) | 2012-05-10 |
| KR20130139260A (ko) | 2013-12-20 |
| JP2013008937A (ja) | 2013-01-10 |
| KR20190045385A (ko) | 2019-05-02 |
| KR102130257B1 (ko) | 2020-07-03 |
| TW201230302A (en) | 2012-07-16 |
| US20150108476A1 (en) | 2015-04-23 |
| TW201637176A (zh) | 2016-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI552312B (zh) | 半導體裝置 | |
| JP6116737B2 (ja) | 半導体装置及び半導体装置の作製方法 | |
| US9825037B2 (en) | Semiconductor device and driving method thereof | |
| JP6229026B2 (ja) | 半導体装置 | |
| TWI552273B (zh) | 半導體裝置及其驅動方法 | |
| TWI539452B (zh) | 儲存裝置 | |
| TWI521539B (zh) | 半導體裝置的驅動方法 | |
| TWI575721B (zh) | 半導體裝置 | |
| TWI511237B (zh) | 半導體裝置 | |
| US8357963B2 (en) | Semiconductor device | |
| US8520426B2 (en) | Method for driving semiconductor device | |
| TWI567942B (zh) | 半導體裝置 | |
| TWI525751B (zh) | 半導體裝置 | |
| US8502292B2 (en) | Semiconductor device with memory cells | |
| TW201303865A (zh) | 儲存元件及儲存裝置 | |
| US8884283B2 (en) | Memory semiconductor device having aligned side surfaces |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |