TWI534808B - 訊號處理電路及其驅動方法 - Google Patents
訊號處理電路及其驅動方法 Download PDFInfo
- Publication number
- TWI534808B TWI534808B TW100130102A TW100130102A TWI534808B TW I534808 B TWI534808 B TW I534808B TW 100130102 A TW100130102 A TW 100130102A TW 100130102 A TW100130102 A TW 100130102A TW I534808 B TWI534808 B TW I534808B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- inverter
- oxide semiconductor
- input terminal
- semiconductor layer
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims description 85
- 238000000034 method Methods 0.000 title claims description 77
- 239000004065 semiconductor Substances 0.000 claims description 434
- 238000003860 storage Methods 0.000 claims description 236
- 239000011701 zinc Substances 0.000 claims description 109
- 239000003990 capacitor Substances 0.000 claims description 86
- 229910052725 zinc Inorganic materials 0.000 claims description 44
- 229910052738 indium Inorganic materials 0.000 claims description 42
- 229910007541 Zn O Inorganic materials 0.000 claims description 28
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 230000002441 reversible effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 526
- 238000006243 chemical reaction Methods 0.000 description 117
- 238000010438 heat treatment Methods 0.000 description 101
- 239000000463 material Substances 0.000 description 101
- 125000004429 atom Chemical group 0.000 description 95
- 239000000758 substrate Substances 0.000 description 88
- 229910052760 oxygen Inorganic materials 0.000 description 81
- 239000001301 oxygen Substances 0.000 description 79
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 78
- 125000004430 oxygen atom Chemical group O* 0.000 description 60
- 238000004519 manufacturing process Methods 0.000 description 47
- 230000015572 biosynthetic process Effects 0.000 description 46
- 239000013078 crystal Substances 0.000 description 42
- 239000012535 impurity Substances 0.000 description 42
- 239000007789 gas Substances 0.000 description 41
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 37
- 229910052751 metal Inorganic materials 0.000 description 35
- 239000002184 metal Substances 0.000 description 34
- 230000002829 reductive effect Effects 0.000 description 33
- 229910052733 gallium Inorganic materials 0.000 description 31
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 30
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 30
- 239000000203 mixture Substances 0.000 description 29
- 239000001257 hydrogen Substances 0.000 description 27
- 229910052739 hydrogen Inorganic materials 0.000 description 27
- 238000004544 sputter deposition Methods 0.000 description 27
- 229910052718 tin Inorganic materials 0.000 description 25
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 22
- 230000005669 field effect Effects 0.000 description 21
- 239000012212 insulator Substances 0.000 description 21
- 229910052782 aluminium Inorganic materials 0.000 description 20
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 19
- 229910052719 titanium Inorganic materials 0.000 description 19
- 239000010936 titanium Substances 0.000 description 19
- 238000004364 calculation method Methods 0.000 description 17
- 150000002736 metal compounds Chemical group 0.000 description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 16
- 229910052786 argon Inorganic materials 0.000 description 16
- 229910052757 nitrogen Inorganic materials 0.000 description 16
- 238000011282 treatment Methods 0.000 description 16
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 15
- 238000005530 etching Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 14
- 229910052735 hafnium Inorganic materials 0.000 description 14
- 229910044991 metal oxide Inorganic materials 0.000 description 14
- 150000004706 metal oxides Chemical class 0.000 description 14
- 238000012360 testing method Methods 0.000 description 14
- 239000011810 insulating material Substances 0.000 description 13
- 229910052715 tantalum Inorganic materials 0.000 description 13
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 13
- 229910001195 gallium oxide Inorganic materials 0.000 description 12
- 239000002356 single layer Substances 0.000 description 12
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 11
- 239000002585 base Substances 0.000 description 11
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 11
- 229910000449 hafnium oxide Inorganic materials 0.000 description 11
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 11
- 239000011787 zinc oxide Substances 0.000 description 11
- 230000007547 defect Effects 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- -1 for example Chemical compound 0.000 description 8
- 150000002431 hydrogen Chemical class 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 238000002441 X-ray diffraction Methods 0.000 description 7
- 229910052783 alkali metal Inorganic materials 0.000 description 7
- 150000001340 alkali metals Chemical class 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 7
- 239000011261 inert gas Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 7
- 229910020994 Sn-Zn Inorganic materials 0.000 description 6
- 229910009069 Sn—Zn Inorganic materials 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 238000006356 dehydrogenation reaction Methods 0.000 description 6
- 239000011777 magnesium Substances 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 239000011734 sodium Substances 0.000 description 6
- 208000005156 Dehydration Diseases 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910000420 cerium oxide Inorganic materials 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000018044 dehydration Effects 0.000 description 5
- 238000006297 dehydration reaction Methods 0.000 description 5
- 239000006185 dispersion Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 229910052734 helium Inorganic materials 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 5
- 239000003381 stabilizer Substances 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 229910018137 Al-Zn Inorganic materials 0.000 description 4
- 229910018573 Al—Zn Inorganic materials 0.000 description 4
- 229910052684 Cerium Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 229910020868 Sn-Ga-Zn Inorganic materials 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 4
- 229910052795 boron group element Inorganic materials 0.000 description 4
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 3
- 206010021143 Hypoxia Diseases 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 3
- 239000005084 Strontium aluminate Substances 0.000 description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 239000011572 manganese Substances 0.000 description 3
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052712 strontium Inorganic materials 0.000 description 3
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 150000003608 titanium Chemical class 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 229910052691 Erbium Inorganic materials 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 229910020944 Sn-Mg Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 229910005728 SnZn Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- HYLPNBCGXPCTSC-UHFFFAOYSA-N [N].[Sr] Chemical compound [N].[Sr] HYLPNBCGXPCTSC-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910003468 tantalcarbide Inorganic materials 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 206010048334 Mobility decreased Diseases 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910000611 Zinc aluminium Inorganic materials 0.000 description 1
- 229910009369 Zn Mg Inorganic materials 0.000 description 1
- 229910007573 Zn-Mg Inorganic materials 0.000 description 1
- MUYSCCPNAGWWRW-UHFFFAOYSA-N [N].[Bi] Chemical compound [N].[Bi] MUYSCCPNAGWWRW-UHFFFAOYSA-N 0.000 description 1
- RKUDPEAGLUZXGU-UHFFFAOYSA-L [O-]S([O-])(=O)=O.N.[Sr+2] Chemical compound [O-]S([O-])(=O)=O.N.[Sr+2] RKUDPEAGLUZXGU-UHFFFAOYSA-L 0.000 description 1
- AZWHFTKIBIQKCA-UHFFFAOYSA-N [Sn+2]=O.[O-2].[In+3] Chemical compound [Sn+2]=O.[O-2].[In+3] AZWHFTKIBIQKCA-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- HXFVOUUOTHJFPX-UHFFFAOYSA-N alumane;zinc Chemical compound [AlH3].[Zn] HXFVOUUOTHJFPX-UHFFFAOYSA-N 0.000 description 1
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002362 hafnium Chemical class 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 239000003446 ligand Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- FNWBQFMGIFLWII-UHFFFAOYSA-N strontium aluminate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Sr+2].[Sr+2] FNWBQFMGIFLWII-UHFFFAOYSA-N 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 125000004434 sulfur atom Chemical group 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dram (AREA)
- Non-Volatile Memory (AREA)
Description
本發明之實施例關於非揮發性儲存裝置，甚至當電力關閉時其可保持儲存之邏輯狀態，亦關於包括非揮發性儲存裝置之訊號處理電路。此外，本發明之實施例關於儲存裝置及訊號處理電路之驅動方法。此外，本發明之實施例關於包括訊號處理電路之電子裝置。
諸如中央處理單元(CPU)之訊號處理電路依據其應用具有各種組態，但一般配置一些儲存裝置，諸如暫存器及快取記憶體，以及主要記憶體，用於儲存資料或程式。暫存器具有暫時保持資料以實施算術處理、保持程式執行狀態等功能。此外，快取記憶體係置於算術電路與主要記憶體之間以減少對於主要記憶體之低速存取，並加速算術處理。
在諸如暫存器或快取記憶體之儲存裝置中，資料之寫入需以較主要記憶體中更高速度執行。因而，通常正反器等用作暫存器，及靜態隨機存取記憶體(SRAM)等用作快取記憶體。即，對於該等暫存器、快取記憶體等揮發性儲存裝置而言，當電力電壓之供應停止時，資料被抹除。
為減少消耗之電力，已推薦一種方法，於資料未輸入及輸出之時期中，暫時停止供應電源電壓至訊號處理電路。在此方法中，非揮發性儲存裝置係置於諸如暫存器或快取記憶體之揮發性儲存裝置週邊，使得資料暫時儲存於非揮發性儲存裝置中。因而，甚至當訊號處理電路中電力電壓停止供應時，暫存器、快取記憶體等保持資料(例如，詳專利文獻1)。
此外，若訊號處理電路中電源電壓之供應停止達長時間，揮發性儲存裝置中資料便於電源電壓之供應停止之前轉移至諸如硬碟或快閃記憶體之外部儲存裝置，使得可避免資料被抹除。
[專利文獻1]日本公開專利申請案No. H10-078836
若揮發性儲存裝置之資料於訊號處理電路中電源電壓之供應停止時，儲存於置於揮發性儲存裝置週邊之非揮發性儲存裝置中，該等非揮發性儲存裝置主要係使用磁性元件或鐵電物質形成；因而，訊號處理電路之製造程序複雜。此外，在該等非揮發性儲存裝置中，因為因寫入資料及抹除資料重複，儲存元件惡化，資料重寫作業之次數有所限制。
若揮發性儲存裝置之資料係儲存於外部儲存裝置中，同時訊號處理電路中電源電壓之供應停止，便花費長時間將資料從外部儲存裝置返回至揮發性儲存裝置。因此，若電源短時間停止，便不適合使用外部儲存裝置進行資料備份，以便減少消耗之電力。
鑒於以上說明之問題，本發明之一實施例之目標為提供一種可抑制消耗電力之訊號處理電路，以及訊號處理電路之驅動方法。尤其，目標為提供一種可藉由短時間停止電源而抑制消耗電力之訊號處理電路，以及訊號處理電路之驅動方法。
本發明之實施例為一種儲存元件，包括：二邏輯元件(以下，邏輯元件稱為相位轉換元件，即第一相位轉換元件及第二相位轉換元件)，將輸入訊號之相位反向並輸出該訊號；第一選擇電晶體；及第二選擇電晶體。在儲存元件中，配置二對各具有通道形成於氧化物半導體層中之電晶體及電容器(一對第一電晶體及第一電容器，及一對第二電晶體及第二電容器)。
對氧化物半導體層而言，可使用例如In-Ga-Zn-O基氧化物半導體材料。
第一相位轉換元件之輸出端子之電位經由開啟之第一電晶體而供應至第二相位轉換元件之輸入端子，及第二相位轉換元件之輸出端子之電位經由開啟之第二電晶體而供應至第一相位轉換元件之輸入端子。第一電容器之一對電極之一電連接至第一電晶體及第二相位轉換元件之輸入端子。換言之，甚至當第一電晶體關閉時，第一電容器保持第二相位轉換元件之輸入端子之電位。第二電容器之一對電極之一電連接至第二電晶體及第一相位轉換元件之輸入端子。換言之，甚至當第二電晶體關閉時，第二電容器保持第一相位轉換元件之輸入端子之電位。
不變電位供應至第一電容器之另一電極及第二電容器之另一電極。例如，供應參考電位(GND)。
輸入至儲存元件之訊號(資料)之電位經由開啟之第一選擇電晶體及第二電晶體而供應至第一相位轉換元件之輸入端子。第一相位轉換元件之輸出端子之電位經由開啟之第二選擇電晶體輸出，作為儲存元件之輸出訊號。
控制第一電晶體及第二電晶體，使得當電晶體之一開啟時，另一者亦開啟。例如，若第一電晶體及第二電晶體具有相同導電性，輸入至第一電晶體之閘極之第一控制訊號及輸入至第二電晶體之閘極之第二控制訊號為相同訊號。
在以上儲存元件中，若為減少資料保持中消耗之電力，在電源電壓供應之後，電源電壓之供應停止及接著再次供應電源電壓，驅動方法可如下。
首先，說明電源電壓供應至儲存元件之狀況。即，說明電源電壓供應至第一相位轉換元件及第二相位轉換元件之狀況。在第一電晶體及第二電晶體開啟之狀態下，第一選擇電晶體開啟。因而，輸入訊號(資料)輸入至第一相位轉換元件之輸入端子。接著，第一選擇電晶體關閉，藉此藉由以第一相位轉換元件及第二相位轉換元件形成之反饋迴路而保持資料。第二相位轉換元件之輸入端子之電位藉由第一電容器保持，及第一相位轉換元件之輸入端子之電位藉由第二電容器保持。請注意，第二電晶體關閉同時資料輸入及保持。在保持資料完成時第二電晶體開啟，藉此可從儲存元件讀出資料。
說明資料保持完成之後，停止供應電源電壓至儲存元件之狀況。即，說明供應電源電壓至第一相位轉換元件及第二相位轉換元件之狀況。在電源電壓之供應停止之前，第一電晶體及第二電晶體關閉。此處，藉由第一電容器保持第二相位轉換元件之輸入端子之電位，及藉由第二電容器保持第一相位轉換元件之輸入端子之電位。因此，甚至當停止供應電源電壓至第一相位轉換元件及第二相位轉換元件時，資料可連續地保持於儲存元件中。當停止供應電源電壓至第一相位轉換元件及第二相位轉換元件，第一電晶體及第二電晶體關閉。在停止供應電源電壓至第一相位轉換元件及第二相位轉換元件之時期中，輸出訊號無法從儲存元件輸出，且另一輸入訊號(資料)無法輸入至或保持於儲存元件中。
其次，再次說明電源電壓供應至儲存元件之狀況。在電源電壓供應至第一相位轉換元件及第二相位轉換元件之後，第一電晶體及第二電晶體開啟。因而，儲存元件處於輸出訊號可輸出及另一輸入訊號(資料)可保持之狀態。
此係若停止供應電源電壓，以上儲存元件之驅動方法，以便減少電源電壓供應之後，接著再次供應電源電壓，資料保持中電力消耗。
請注意，有關第一相位轉換元件及第二相位轉換元件，可使用例如反向器、時控反向器等。
以上儲存元件係用於訊號處理電路中所包括之儲存裝置。儲存裝置可以至少一儲存元件形成。例如，以上儲存元件係用於訊號處理電路中所包括之儲存裝置，諸如暫存器或快取記憶體。
此外，除了儲存裝置以外，訊號處理電路可包括一些邏輯電路，諸如算術電路，其傳輸/接收資料至/自儲存裝置。不僅可停止供應電源電壓至儲存裝置，亦可停止供應電源電壓至算術電路，其傳輸/接收資料至/自儲存裝置。
儲存裝置可具有切換元件，其控制供應電源電壓至儲存元件。若停止供應電源電壓至算術電路，算術電路可包括切換元件，其控制電源電壓之供應。
通道係形成於氧化物半導體層中之電晶體的關閉狀態電流極低。例如，通道係形成於氧化物半導體層中之電晶體的關閉狀態電流顯著低於通道係形成於具有結晶性之矽中之電晶體。因而，當包括氧化物半導體之電晶體用於第一電晶體及第二電晶體時，保持於第一電容器及第二電容器中之電位於電源電壓未供應至儲存元件時保持。儲存元件因此於停止供應電源電壓時保持儲存之內容。
在儲存元件中，甚至於停止供應電源電壓時，藉由保持於第一電容器中之電位而保持第二相位轉換元件之輸入端子之電位，及藉由保持於第二電容器中之電位而保持第一相位轉換元件之輸入端子之電位。即，保持第一相位轉換元件之輸入端子之電位及第二相位轉換元件之輸入端子之電位。
另一方面，例如，考量儲存元件包括第一電容器及第一電晶體但不包括第二電容器及第二電晶體之狀況。即，考量第二相位轉換元件之輸出端子直接連接至第一相位轉換元件之輸入端子之狀況。以該等結構，藉由保持於第一電容器中之電位，而保持第二相位轉換元件之輸入端子之電位，但未保持第一相位轉換元件之輸入端子之電位。因而，藉由於恢復供應電源電壓之後開啟第一電晶體，電荷轉移使得第一相位轉換元件之輸入端子之電位設定為預定電位(藉由第二相位轉換元件之輸出決定之電位)。儲存元件無法輸出資料直至電荷轉移完成為止。因而，在儲存元件可再次輸出資料之前經過的時間(以下，稱為上升時間)長。即，儲存元件花費長時間而返回至停止供應電力之前的相同狀態。
在根據本發明之儲存元件中，當停止供應電源電壓時，第一相位轉換元件之輸入端子之電位及第二相位轉換元件之輸入端子之電位獲保持。因而，當恢復供應電源電壓至儲存元件之後第一電晶體及第二電晶體開啟時，電荷不需轉移而使得第二相位轉換元件之輸入端子之電位及第一相位轉換元件之輸入端子之電位為預定電位，因此上升時間可為短。
藉由將該等儲存元件應用至諸如訊號處理電路中所包括之暫存器或快取記憶體之儲存裝置，可避免儲存裝置中資料因停止供應電源電壓而被抹除。此外，在恢復供應電源電壓之後，儲存元件可於短時間返回至停止電源電壓之前的相同狀態。因此，甚至訊號處理電路或訊號處理電路中所包括之一或複數邏輯電路中可短時間停止電源。因此，可提供可抑制消耗電力之訊號處理電路，及可抑制消耗電力之訊號處理電路之驅動方法。
以下，將參照附圖詳細說明本發明之實施例。然而，本發明不侷限於下列說明，且熟悉本技藝之人士易於理解，在不偏離本發明之範圍及精神下，模式及細節可不同改變。因此，本發明不應解譯為侷限於以下實施例之說明。
請注意，例如在採用不同極性之電晶體之狀況下，或若電路作業中電流流動方向改變，「源極」及「汲極」之功能可交換。因此，用詞「源極」及「汲極」可分別用以標示汲極及源極。
請注意，在本說明書等中，用詞「電連接」包括經由「具有任何電功能之目標」而連接組件之狀況。對於「具有任何電功能之目標」並無特別侷限，只要電信號可於經由目標連接之組件之間傳輸及接收即可。「具有任何電功能之目標」之範例為切換元件，諸如電晶體、電阻器、電感器、電容器、及具各種功能之元件，以及電極及佈線。
此外，甚至當電路圖顯示獨立組件猶如彼此電連接時，存在一導電膜具有複數組件之功能的真實狀況，諸如部分佈線亦充當電極之狀況。在本說明書中「電連接」以其分類包括一導電膜具有複數組件之功能的該等狀況。
在本說明書等中，組件之間之實體關係的說明中，用詞「之上」及「以下」不一定分別表示「直接上方」及「直接以下」。例如，「閘極絕緣層上之閘極電極」之表達可表示閘極絕緣層與閘極電極之間存在其餘組件之狀況。
請注意，圖式等中所描繪之每一組件之位置、尺寸、範圍等為易於理解，有時並非準確代表。因此，本發明所揭露不一定局限於圖式等中所揭露之位置、尺寸、範圍等。
諸如「第一」、「第二」、及「第三」之序數用於避免組件之間混淆。
訊號處理電路包括儲存裝置。儲存裝置包括可儲存1位元資料之一或複數儲存元件。
請注意，本發明之訊號處理電路以其分類包括CPU、諸如微處理器之大型積體電路(LSI)、影像處理電路、數位訊號處理器(DSP)、或場可編程閘陣列(FPGA)等。
圖1A描繪儲存元件之電路圖範例。圖1A及1B中所描繪之儲存元件100包括：相位轉換元件101及相位轉換元件102，各將輸入訊號之相位反向並輸出該訊號；選擇電晶體103；選擇電晶體104；電晶體111；電晶體112；電容器121；及電容器122。在每一電晶體111及電晶體112中，通道係形成於氧化物半導體層中。請注意，儲存元件100可視需要而進一步包括另一電路元件，諸如二極體、電阻器、或電感器。在圖1A之電路圖中，電晶體旁寫入「OS」以便表示電晶體111及電晶體112具有通道係形成於氧化物半導體層中之結構。
包括輸入至儲存元件100之資料的訊號IN經由開啟之選擇電晶體103及電晶體111而供應至相位轉換元件101之輸入端子。此外，相位轉換元件101之輸出端子之電位經由開啟之選擇電晶體104而輸出作為儲存元件之輸出訊號OUT。訊號OUT輸出至後續級或另一電路之儲存元件。
相位轉換元件101之輸出端子之電位經由開啟之電晶體112而供應至相位轉換元件102之輸入端子，及相位轉換元件102之輸出端子之電位經由開啟之電晶體111而供應至相位轉換元件101之輸入端子。電容器122之一對電極之一電連接至電晶體112及相位轉換元件102之輸入端子。換言之，甚至當電晶體112關閉時，電容器122保持相位轉換元件102之輸入端子之電位。電容器121之一對電極之一電連接至電晶體111及相位轉換元件101之輸入端子。換言之，甚至當電晶體111關閉時，電容器121保持相位轉換元件101之輸入端子之電位。
請注意，電容器121之另一電極及電容器122之另一電極被供應不變電位VSS。例如，電位VSS可為參考電位(GND)。
控制訊號S1輸入至電晶體111之閘極，控制訊號S2輸入至電晶體112之閘極，控制訊號S3輸入至選擇電晶體103之閘極，及控制訊號S4輸入至選擇電晶體104之閘極。例如，若電晶體111及電晶體112具有相同導電性，控制訊號S1及控制訊號S2可為相同訊號。即，電晶體111及電晶體112經控制使得當其一開啟時，另一者亦開啟。
請注意，圖1A描繪反向器用作相位轉換元件101及相位轉換元件102之範例。然而，可採用任一元件作為相位轉換元件101及相位轉換元件102，只要元件將輸入訊號之相位反向，並輸出該訊號即可。可使用時控反向器等。
圖1B描繪一範例其中包括n通道電晶體及p通道電晶體之反向器用作圖1A之相位轉換元件101及相位轉換元件102。相位轉換元件101包括n通道電晶體131及p通道電晶體132，及相位轉換元件102包括n通道電晶體133及p通道電晶體134。
電位V1供應至n通道電晶體131之源極及汲極之一，及電位V2供應至p通道電晶體132之源極及汲極之一。n通道電晶體131之源極及汲極之另一者及p通道電晶體132之源極及汲極之另一者彼此電連接。n通道電晶體131之閘極及p通道電晶體132之閘極為相位轉換元件101之輸入端子。n通道電晶體131之源極及汲極之另一者及p通道電晶體132之源極及汲極之另一者為相位轉換元件101之輸出端子。
電位V1供應至n通道電晶體133之源極及汲極之一，及電位V2供應至p通道電晶體134之源極及汲極之一。n通道電晶體133之源極及汲極之另一者及p通道電晶體134之源極及汲極之另一者彼此電連接。n通道電晶體133之閘極及p通道電晶體134之閘極為相位轉換元件102之輸入端子。n通道電晶體133之源極及汲極之另一者及p通道電晶體134之源極及汲極之另一者為相位轉換元件102之輸出端子。
在相位轉換元件101及相位轉換元件102中，當供應電源電壓時，電位V2高於電位V1。電位V1與電位V2之間之差異為相位轉換元件101及相位轉換元件102之電源電壓。例如，在相位轉換元件101及相位轉換元件102中，當供應電源電壓時，電位V2可為電位VDD，及電位V1可為電位VSS。此外，電位VSS可為參考電位(GND)。另一方面，在相位轉換元件101及相位轉換元件102中，當電源電壓之供應停止時，例如相應於供應V1及電位V2之一電位之狀況之供應停止，或二者均停止。另一方面，例如相應於電位V1及電位V2為參考電位(GND)之狀況之供應停止。
此外，在本發明之一實施例中，至少電晶體111及電晶體112為通道係形成於氧化物半導體層中之電晶體。因而，用於相位轉換元件101及相位轉換元件102中之選擇電晶體103、選擇電晶體104等，可為通道係形成於半導體層中或包括非氧化物半導體之半導體的半導體基板中之電晶體。對於氧化物半導體層而言，可使用例如In-Ga-Zn-O基氧化物半導體材料。非氧化物半導體之半導體可為非結晶半導體、微晶半導體、多晶半導體、或單晶半導體。可使用矽或鍺。
用作電晶體111及電晶體112之電晶體可為通道係形成於高度純化氧化物半導體層中之電晶體。該等電晶體之關閉狀態電流密度可為小於或等於100 zA/μm，較佳地為小於或等於10 zA/μm，更佳地為小於或等於1 zA/μm。因而，電晶體之關閉狀態電流遠低於包括具結晶性之矽之電晶體。結果，當電晶體111及電晶體112關閉時，儲存於電容器121及電容器122中之電荷幾乎不釋放，因而可保持儲存元件100之資料。
可體現等同於氧化物半導體材料之關閉狀態電流特性之材料，諸如碳化矽之寬隙材料(更具體地，具大於3 eV之能隙Eg之半導體材料)可用以取代氧化物半導體材料。
其次，說明圖1A及1B中所描繪之儲存元件100之作業範例。參照圖2之時序圖，說明電源電壓供應之後儲存元件100之作業，電源電壓之供應停止以便減少資料保持中電力消耗，接著再次供應電源電壓。
請注意，作為一範例，時序圖顯示所有選擇電晶體103、選擇電晶體104、電晶體111、及電晶體112均為n通道電晶體之狀況。此外，一範例其中當高位準電位輸入至閘極時，電晶體開啟，及當低位準電位輸入至閘極時，電晶體返回至關閉。然而，儲存元件之作業不侷限於以上。選擇電晶體103、選擇電晶體104、電晶體111、及電晶體112可為n通道電晶體或p通道電晶體。可決定每一訊號之電位使得電晶體之狀態(開啟狀態或關閉狀態)與下列說明類似。
顯示一範例其中訊號IN處於高位準之狀況相應於資料「1」，及訊號IN處於低位準之狀況相應於資料「0」；然而，資料並不侷限於以上。訊號IN處於低位準之相應於資料「1」，及訊號IN處於高位準之狀況相應於資料「0」。
首先，說明電源電壓(圖2中表示為V)供應至儲存元件100之狀況。即，說明電源電壓供應至相位轉換元件101及相位轉換元件102之狀況。此狀況相應於圖2中時期1。控制訊號S1及控制訊號S2設定為高位準，及電晶體111及電晶體112開啟。在此狀態中，控制訊號S3設定為高位準，藉此選擇電晶體103開啟。因而，訊號IN被輸入至相位轉換元件101之輸入端子。訊號IN具有相應於儲存之資料同時選擇電晶體103開啟之電位(即，當控制訊號S3處於高位準)。此處，例如電位為相應於資料「1」之高位準電位。該等高位準電位被輸入至相位轉換元件101之輸入端子。接著，控制訊號S3被設定為低位準，且選擇電晶體103關閉，藉此藉由以相位轉換元件101及相位轉換元件102形成之反饋迴路而保持輸入資料。相位轉換元件102之輸入端子之電位保持於電容器122中，及相位轉換元件101之輸入端子之電位保持於電容器121中。請注意，當資料被輸入及保持時，控制訊號S4處於低位準，且選擇電晶體104關閉。在保持資料完成之後，控制訊號S4被設定為高位準，且選擇電晶體104開啟，藉此訊號OUT輸出。藉由相位轉換元件101及相位轉換元件102保持之資料反映至訊號OUT。因此，藉由讀取訊號OUT之電位，可從儲存元件100讀出資料。在圖2中時序圖之時期1中，藉由相位轉換元件101及相位轉換元件102保持資料「1」；因而，當控制訊號S4處於高位準且選擇電晶體104開啟時，訊號OUT處於低位準。
其次，說明保持資料完成之狀態，停止供應電源電壓至儲存元件100，以便減少資料保持中電力消耗。即，說明停止供應電源電壓至相位轉換元件101及相位轉換元件102之狀態。此狀態相應於圖2中時期2。在停止供應電源電壓之前，控制訊號S1及控制訊號S2設定為低位準，且電晶體111及電晶體112關閉(詳圖2之時期2之前瞬間)。由於電晶體111及電晶體112之關閉狀態電流極低，相位轉換元件102之輸入端子之電位保持於電容器122中，及相位轉換元件101之輸入端子之電位保持於電容器121中。因而，甚至當停止供應電源電壓至相位轉換元件101及相位轉換元件102時，儲存元件100可連續地保持資料。當停止供應電源電壓至相位轉換元件101及相位轉換元件102時，控制訊號S1及控制訊號S2處於低位準，且電晶體111及電晶體112關閉。當停止供應電源電壓至相位轉換元件101及相位轉換元件102時，訊號OUT無法從儲存元件100輸出，且另一訊號IN無法輸入至或保持於儲存元件100中。
請注意，當停止供應電源電壓至儲存元件100時，應於停止供應電源電壓至儲存元件100之前，關閉電晶體111及電晶體112。若電晶體111及電晶體112係於停止供應電源電壓至儲存元件100之後關閉，將發生下列問題。藉由停止供應電源電壓至儲存元件100，資料無法藉由以相位轉換元件101及相位轉換元件102形成之反饋迴路保持。因而，當電晶體111及電晶體112係於停止供應電源電壓至儲存元件100之後關閉時，資料無法保持於電容器121及電容器122中。因此，若停止供應電源電壓至儲存元件100，應於停止供應電源電壓至儲存元件100之前，關閉電晶體111及電晶體112。
請注意，圖2顯示範例其中顯示於資料保持於儲存元件100之後執行時期2之作業，並於時期1中讀出資料；然而，作業不侷限於此。資料係於時期1中保持於儲存元件100中，並於資料讀出之前執行時期2之作業。
其次，再次說明電源電壓供應至儲存元件之狀況。此狀況相應於圖2中時期3。在電源電壓供應至相位轉換元件101及相位轉換元件102之後，控制訊號S1及控制訊號S2設定為高位準，且電晶體111及電晶體112開啟。相位轉換元件102之輸入端子之電位保持於電容器122中，且相位轉換元件101之輸入端子之電位保持於電容器121中；因而，可配置與停止供應電源電壓至儲存元件之前之相同狀態。此處，藉由將控制訊號S4設定為高位準，訊號OUT處於低位準。以該等方式，甚至當停止供應電源電壓至儲存元件時，可保持資料。之後，藉由類似於時期1中作業之作業，資料可輸入、保持、及輸出。
請注意，若恢復供應電源電壓至儲存元件100，應於恢復供應電源電壓至儲存元件100之後開啟電晶體111及電晶體112。若電晶體111及電晶體112於恢復供應電源電壓至儲存元件100之前開啟，將發生下列問題。即使電晶體111及電晶體112開啟，由於尚未恢復供應電源電壓至儲存元件100，資料無法藉由以相位轉換元件101及相位轉換元件102形成之反饋迴路保持。因而，若恢復供應電源電壓至儲存元件100，應於恢復供應電源電壓至儲存元件100之後開啟電晶體111及電晶體112。
以上為若供應電源電壓、停止供應電源電壓、及再次供應電源電壓之儲存元件100之驅動方法。
通道係形成於氧化物半導體層中之電晶體之關閉狀態電流極低。例如，通道係形成於氧化物半導體層中之電晶體之關閉狀態電流顯著低於通道係形成於具有結晶性之矽中之電晶體。因而，當包括氧化物半導體之該等電晶體用於第一電晶體111及第二電晶體112時，保持於電容器121及電容器122中之電位獲保持，同時電源電壓未供應至儲存元件100。儲存元件100因此可保持儲存之內容，同時電源電壓之供應停止。
在儲存元件100中，甚至當電源電壓之供應停止時，藉由保持於電容器122中之電位，相位轉換元件102之輸入端子之電位保持，且藉由保持於電容器121中之電位，相位轉換元件101之輸入端子之電位保持。即，相位轉換元件101之輸入端子之電位及相位轉換元件102之輸入端子之電位保持。
另一方面，例如，考量儲存元件100包括電容器122及電晶體112但不包括電容器121及電晶體111之狀況。即，考量相位轉換元件102之輸出端子直接連接至相位轉換元件101之輸入端子之狀況。以該等結構，藉由保持於電容器122中之電位，而保持相位轉換元件102之輸入端子之電位，但未保持相位轉換元件101之輸入端子之電位。因而，藉由於恢復供應電源電壓至儲存元件100之後開啟電晶體112，電荷轉移使得相位轉換元件101之輸入端子之電位設定為預定電位(藉由相位轉換元件102之輸出決定之電位)。儲存元件100無法輸出資料直至電荷轉移完成為止。因而，在儲存元件100可再次輸出資料之前經過的時間(以下，稱為上升時間)長。即，儲存元件花費長時間而返回至停止供應電力之前的相同狀態。
基於圖1A及1B中所描繪之結構，甚至在電源電壓之供應停止之後，儲存元件100保持相位轉換元件101之輸入端子之電位及相位轉換元件102之輸入端子之電位。因而，當電晶體111及電晶體112於恢復供應電源電壓至儲存元件100之後開啟時，電荷不需轉移使得相位轉換元件102之輸入端子之電位及相位轉換元件101之輸入端子之電位為預定電位，且因此上升時間可短。
本實施例可與任一其他實施例適當組合。
在本實施例中，將說明包括實施例1中所說明之複數儲存元件之儲存裝置結構。
圖3A描繪本實施例之儲存裝置之結構範例。圖3A中所描繪之儲存裝置包括切換元件401及包括複數儲存元件402之儲存元件群組403。具體地，有關每一儲存元件402，可使用具實施例1中所說明之結構之儲存元件100。儲存元件群組403中所包括之每一儲存元件402經由切換元件401而被供應高位準電源電位VDD。此外，儲存元件群組403中所包括之每一儲存元件402被供應訊號IN之電位及低位準電源電位VSS。
在圖3A中，電晶體用於切換元件401，並藉由供應至其閘極電極之控制訊號Sig A而控制電晶體之切換。
請注意，在圖3A中，描繪切換元件401僅包括一電晶體之結構；然而，本發明不侷限於此結構。在本發明之一實施例中，切換元件401可包括複數電晶體。若充當切換元件之複數電晶體包括於切換元件401中，複數電晶體可並聯、串聯、或並聯連接及串聯連接之組合而彼此電連接。
儘管切換元件401控制供應高位準電源電位VDD至圖3A中儲存元件群組403中所包括之每一儲存元件402，切換元件401可控制低位準電源電位VSS之供應。在圖3B中，描繪儲存裝置之範例其中儲存元件群組403中所包括之每一儲存元件402經由切換元件401而被供應低位準電源電位VSS。可藉由切換元件401控制供應低位準電源電位VSS至儲存元件群組403中所包括之每一儲存元件402。
本實施例可與任一其他實施例適當組合。
在本實施例中，將說明包括實施例2中所說明之儲存裝置或實施例1中所說明之儲存元件之訊號處理電路結構。
圖4描繪根據本發明之實施例之訊號處理電路範例。訊號處理電路至少包括一或複數算術電路及一或複數儲存裝置。具體地，圖4中所描繪之訊號處理電路150包括算術電路151、算術電路152、儲存裝置153、儲存裝置154、儲存裝置155、控制裝置156、及電源控制電路157。
算術電路151及152以及實施簡單邏輯算術處理之邏輯電路各包括加法器、乘法器、及各種算術電路。當於算術電路151中實施算術處理時，儲存裝置153充當暫時保持資料之暫存器。當於算術電路152中實施算術處理時，儲存裝置154充當暫時保持資料之暫存器。
此外，儲存裝置155可用作主要記憶體，並可儲存藉由控制裝置156執行之程式作為資料，或可儲存來自算術電路151及算術電路152之資料。
控制裝置156為一種電路，統合控制訊號處理電路150中所包括之算術電路151、算術電路152、儲存裝置153、儲存裝置154、及儲存裝置155之作業。請注意，在圖4中，描繪一種結構其中控制裝置156係配置於訊號處理電路150中作為其一部分，但控制裝置156可配置於訊號處理電路150外部。
甚至當停止供應電源電壓至儲存裝置153、儲存裝置154、及儲存裝置155時，藉由將實施例1中所說明之儲存元件或實施例2中所說明之儲存裝置用於儲存裝置153、儲存裝置154、及儲存裝置155，可保持資料。以以上方式，可停止供應電源電壓至整個訊號處理電路150，藉此可抑制電力消耗。另一方面，可停止供應電源電壓至一或複數儲存裝置153、儲存裝置154、及儲存裝置155，藉此可抑制訊號處理電路150之電力消耗。在恢復電源電壓之供應之後，可短時間配置與停止供應電力之前相同之狀態。
此外，亦停止供應電源電壓至儲存裝置、供應電源電壓至控制電路或可停止算術電路，其傳輸/接收資料至/自儲存裝置。例如，當算術電路151及儲存裝置153未操作時，可停止供應電源電壓至算術電路151及儲存裝置153。
此外，電源控制電路157控制電源電壓之位準，其供應至訊號處理電路150中所包括之算術電路151、算術電路152、儲存裝置153、儲存裝置154、儲存裝置155、及控制裝置156。此外，若電源電壓之供應停止，用於停止供應電源電壓之切換元件可配置於電源控制電路157，或算術電路151、算術電路152、儲存裝置153、儲存裝置154、儲存裝置155、及控制裝置156之每一者。在之後狀況中，電源控制電路157不一定配置於根據本發明之訊號處理電路中。
充當快取記憶體之儲存裝置可配置於主要記憶體之儲存裝置155與算術電路151、算術電路152、及控制裝置156之每一者之間。藉由配置快取記憶體，可減少對於主要記憶體之低速存取，且諸如算術處理之訊號處理的速度可更高。藉由亦將以上說明之儲存元件應用於充當快取記憶體之儲存裝置，可抑制訊號處理電路150之電力消耗。此外，在恢復供應電源電壓之後，可於短時間配置與停止供應電力之前相同之狀態。
本實施例可與任一其他實施例適當組合。
在本實施例中，將說明根據本發明之一實施例之一訊號處理電路之CPU組態。
圖5描繪本實施例中CPU之組態。圖5中所描繪之CPU於基板900之上主要包括算術邏輯單元(ALU)901、ALU控制器902、指令解碼器903、中斷控制器904、時序控制器905、暫存器906、暫存器控制器907、匯流排介面(Bus I/F)908、可重寫ROM 909、及ROM介面(ROM I/F)920。此外，ROM 909及ROM I/F 920可配置於不同晶片之上。當然，圖5中所描繪之CPU僅為具簡單組態之範例，實際CPU可依據應用而採用各種組態。
經由Bus I/F 908輸入至CPU之指令輸入至指令解碼器903並於其中解碼，接著，輸入至ALU控制器902、中斷控制器904、暫存器控制器907、及時序控制器905。
ALU控制器902、中斷控制器904、暫存器控制器907、及時序控制器905根據解碼之指令實施各種控制。具體地，ALU控制器902產生訊號以控制ALU 901之驅動。當CPU執行程式時，中斷控制器904依據其優先性或遮罩狀態而判斷來自外部輸入/輸出裝置或週邊電路之中斷要求，並處理要求。暫存器控制器907根據CPU之狀態而產生暫存器906之位址，並自/至暫存器906讀取/寫入資料。
時序控制器905產生訊號以控制ALU 901、ALU控制器902、指令解碼器903、中斷控制器904、及暫存器控制器907之驅動時序。例如，時序控制器905配置內部時脈產生器以依據參考時脈訊號CLK1而產生內部時脈訊號CLK2，並將時脈訊號CLK2供應至以上電路。
在本實施例之CPU中，具有任一以上實施例中所說明之結構的儲存元件係配置於暫存器906中。暫存器控制器907判斷係藉由相位轉換元件之反饋迴路而保持資料(相應於電晶體111及電晶體112開啟之狀況)或資料係保持於暫存器906之儲存元件之電容器中(相應於電晶體111及電晶體112關閉之狀況)。當選擇藉由相位轉換元件之反饋迴路而保持資料時，便供應電源電壓至暫存器906中儲存元件。當選擇將資料保持於電容器中時，便可停止供應電源電壓至暫存器906中儲存元件。如圖3A或圖3B中所描繪，藉由於儲存元件群組與被供應電源電位VDD或電源電位VSS之節點之間配置切換元件，可停止電力供應。
以該等方式，甚至若CPU之作業暫時停止並停止供應電源電壓，可保持資料並可減少電力消耗。具體地，例如當個人電腦之使用者未將資料輸入至諸如鍵盤之輸入裝置時，可停止CPU之作業，使得可減少電力消耗。
儘管本實施例中說明CPU之範例，本發明之訊號處理電路不侷限於CPU，並可應用於諸如微處理器之LSI、影像處理電路、數位訊號處理器(DSP)、或場可編程閘陣列(FPGA)。
本實施例可與任一其他實施例適當組合。
在本實施例中，將參照圖6、圖7、圖8、圖9、及圖17A及17B說明訊號處理電路中所包括之電晶體等結構。
圖6描繪圖1A或圖1B之電路圖中所描繪之儲存元件100之結構範例。圖6為儲存元件100中所包括之組件之二電晶體(電晶體660及電晶體662)及電容器664之截面圖。電晶體662為通道係形成於氧化物半導體層中之電晶體。電晶體662可相應於圖1A及1B中電晶體111或電晶體112。電晶體660為通道係形成於非氧化物半導體之半導體(例如矽等)中之電晶體。電晶體660可相應於選擇電晶體103、選擇電晶體104、或相位轉換元件中所包括之電晶體(圖1B中之n通道電晶體131、p通道電晶體132、n通道電晶體133、或p通道電晶體134)。電容器664可相應於圖1A及1B中電容器121或電容器122。
在圖6中所描繪之結構範例中，電晶體660之源極及汲極之一連接至電晶體662之源極及汲極之一，及電晶體662之源極及汲極之另一者連接至電容器664之一對電極之一。有關該等結構之範例，說明電晶體660、電晶體662、及電容器664分別相應於圖1A及1B中選擇電晶體103、電晶體111、及電容器121之狀況。
儘管此處電晶體660及電晶體662二者為n通道電晶體，不用說可使用p通道電晶體。
圖6中所描繪之電晶體660包括配置於包括半導體材料(例如矽)之基板600上之通道形成區域616、其間夾入通道形成區域616之雜質區域620a及620b、接觸雜質區域620a及620b之金屬化合物區域624a及624b、配置於通道形成區域616上之閘極絕緣層608、及配置於閘極絕緣層608上之閘極電極610。此外，元件隔離絕緣層606係配置於基板600之上。
請注意，圖式中未明確描繪其源極電極及汲極電極之電晶體為求方便可稱為電晶體。此外，在該等狀況中，在電晶體之連接的說明中，源極區域及源極電極可統稱為「源極電極」，及汲極區域及汲極電極統稱為「汲極電極」。換言之，在本說明書中，用詞「源極電極」可包括源極區域及用詞「汲極電極」可包括汲極區域。
請注意，在本說明書中，雜質區域620a及雜質區域620b有時統稱為雜質區域620。此外，在本說明書中，金屬化合物區域624a及金屬化合物區域624b有時統稱為金屬化合物區域624。
絕緣層628係配置於電晶體660之上。如圖6中所描繪，為高度整合，較佳的是電晶體660不包括側壁絕緣層。另一方面，若電晶體660之特性具有優先性，側壁絕緣層可配置於閘極電極610之側面，並可配置包括具不同雜質濃度之複數區域之雜質區域620。此處，絕緣層628較佳地具有具有利平坦度之表面；例如，絕緣層628之表面較佳地具有1 nm或更少之均方根(RMS)粗糙度。以此方式，電晶體662之通道形成區域(氧化物半導體層644)係配置於具有1 nm或更少之均方根(RMS)粗糙度之極平坦區域中，藉此甚至當電晶體662被微型化時，可配置可避免諸如短通道效應之故障並具有有利特性之電晶體662。
圖6中電晶體662包括形成於絕緣層628上之氧化物半導體層644、與氧化物半導體層644部分接觸之電極642a及電極642b、覆蓋氧化物半導體層644及電極642a及642b之閘極絕緣層646、及配置於閘極絕緣層646之上而與氧化物半導體層644重疊之閘極電極648。電極642a連接至電晶體660之金屬化合物區域624b，且於配置於絕緣層628中之開口部中形成電極503。
請注意，在本說明書中，電極642a及電極642b統稱為電極642。
此處，較佳的是藉由充分移除諸如氫之雜質或充分供應氧，氧化物半導體層644可為高度純化氧化物半導體層。具體地，氧化物半導體層644中氫之濃度為例如低於或等於5 x 1019原子/cm3，較佳地為低於或等於5 x 1018原子/cm3，更佳地為低於或等於5 x 1017原子/cm3。此外，氧化物半導體層644中鹼金屬元素之濃度較佳地減少。例如，鈉(Na)之濃度可為低於或等於5 x 1016原子/cm3，較佳地為低於或等於1 x 1016原子/cm3，更佳地為低於或等於1 x 1015原子/cm3；鋰(Li)之濃度可為低於或等於5 x 1015原子/cm3，較佳地為低於或等於1 x 1015原子/cm3；及鉀(K)之濃度可為低於或等於5 x 1015原子/cm3，較佳地為低於或等於1 x 1015原子/cm3。
請注意，已指出氧化物半導體對於雜質感覺遲鈍，當膜中包含可觀金屬雜質量時則無問題，因此，亦可使用不昂貴之鈉鈣玻璃(Kamiya、Nomura、及Hosono，「非結晶氧化物半導體之載子輸送屬性及電子結構：現況」(''載子Transport Properties and Electronic Structures of Amorphous Oxide Semiconductors: The present status"),KOTAI BUTSURI(SOLID STATE PHYSICS),2009,Vol. 44,pp. 621-633)。但該等考量並不適當。鹼金屬及鹼土金屬對氧化物半導體層644而言為不利雜質，且應盡可能少包含。當接觸氧化物半導體層之絕緣膜為氧化物時，鹼金屬尤其是Na擴散進入氧化物並變成Na+。此外，Na截斷金屬與氧之間之鍵或進入氧化物半導體層中之鍵。結果，電晶體特性惡化(例如電晶體變成正常開(臨限電壓偏移至負側)或移動性減少)。此外，此造成電晶體之特性變化。若氧化物半導體層中氫濃度極低，該等問題尤其顯著。因此，若氧化物半導體中所包含之氫之濃度為低於或等於5 x 1019原子/cm-3，尤其為低於或等於5 x 1018原子/cm-3，鹼金屬之濃度強烈需要設定於以上範圍中。
請注意，氧化物半導體層644中氫濃度及鹼金屬元素濃度係藉由二次離子質譜(SIMS)測量。此處，氧化物半導體層644係藉由充分減少鹼金屬元素及氫之濃度而純化，並充分供應氧使得因缺氧之能隙中缺點狀態減少。因諸如該等氧化物半導體層644中氫及鹼金屬元素之供體產生之載子密度低於1 x 1012/cm3，較佳地為低於1 x 1011/cm3，或更佳地為低於1.45 x 1010/cm3。此外，例如室溫(25℃)之關閉狀態電流(此處每單元通道寬度(1μm))為100 zA(1 zA(介安)為1 x 10-21 A)或更少或10 zA或更少。使用高度純化為本質(i型)或實質上本質之該等氧化物半導體，電晶體662可具有極佳關閉狀態電流特性。
圖6中電容器664包括形成於絕緣層628上之電極642b、閘極絕緣層646、及電極649。即，在電容器664中，電極642b充當電極之一，電極649充當電極之另一者，及閘極絕緣層646充當電介質。
絕緣層650係形成於電晶體662之上，及絕緣層654係形成於絕緣層650之上。在絕緣層654之上，形成佈線658。此處，佈線658可為圖1A及1B中所描繪之電路中輸入訊號IN之佈線。
佈線658可經由形成於絕緣層654、絕緣層650、及閘極絕緣層646中之開口部501而連接至電極504。此外，電極504以形成於配置於絕緣層628中之開口部中之電極502而連接至電晶體660之金屬化合物區域624a。因而，佈線658電連接至電晶體660之源極及汲極之一。
請注意，根據所揭露之本發明之實施例之儲存裝置結構不侷限於圖6中所描繪者。諸如圖6中所描繪之結構中電極等連接關係之細節可適當改變。
例如，圖6中所描繪之結構為氧化物半導體層644配置於電極642以下之範例。然而，電晶體之結構不侷限於此。氧化物半導體層644可配置於電極642之上。圖7描繪氧化物半導體層644配置於電極642上之範例。請注意，圖7中與圖6中相同部分標示相同代號。
在圖7中所描繪之結構中，電極642a及電極642b之端部較佳地具有錐形形狀。當電極642a及電極642b之端部具有錐形部分時，其為較佳的，可改進氧化物半導體層644之覆蓋，並可避免脫離。此處，錐角為例如大於或等於30°及小於或等於60°。請注意，「錐角」意即當從垂直於層之截面(垂直於基板表面之平面)方向觀察時，形成於具有錐形形狀之層(例如電極642a)之側面與底面之間之角度。
基於整個氧化物半導體層644與閘極電極648或佈線658重疊之結構(即，被閘極電極648或佈線658覆蓋)，可抑制光從上方進入氧化物半導體層644。因而，可抑制氧化物半導體層644之光惡化。
此外，在圖6及圖7中所描繪之結構中，閘極電極648係配置於氧化物半導體層644之上。然而，結構並不侷限於此。閘極電極648可配置於氧化物半導體層644以下。圖8描繪一範例其中閘極電極648係配置於氧化物半導體層644以下。請注意，在圖8中，與圖6或圖7中相同部分標示相同代號。
在圖8中，電極642a連接至配置於閘極絕緣層646中之開口部中之電極503。
在圖8中所描繪之結構中，閘極電極648及電極649之端部較佳地具有錐形形狀。當閘極電極648及電極649之端部具有錐形形狀時，可改進閘極絕緣層646之覆蓋，其造成避免電極642a與閘極電極648之間之短路、電極642b與閘極電極648之間之短路、電極642b與電極649之間之短路等。此處，錐角為例如大於或等於30°及小於或等於60°。
此外，在圖8中所描繪之結構中，氧化物半導體層644可配置於電極642之上。圖9描繪與圖8不同之結構範例，其中氧化物半導體層644係配置於電極642之上。請注意，在圖9中，與圖6至圖8之相同部分標示相同代號。
在圖8及圖9之結構中，閘極電極648係配置於氧化物半導體層644以下。以該等結構，全部氧化物半導體層644與閘極電極648重疊，藉此可抑制光從下部進入氧化物半導體層644。因而，可抑制氧化物半導體層644之光惡化。此外，基於整個氧化物半導體層644與佈線658重疊之結構(即，被佈線658覆蓋)，可抑制光從上方進入氧化物半導體層644。因而，可進一步抑制氧化物半導體層644之光惡化。
此外，在圖6及圖8中所描繪之結構(電極642a及電極642b係配置於氧化物半導體層644上之結構)中，將為源極區域及汲極區域之氧化物導電層可配置於氧化物半導體層644與電極642a及642b之間。圖17A及17B描繪結構其中氧化物導電層進一步配置於圖6之電晶體662中。請注意，在圖17A及17B中，未包括於電晶體662中之組件則未描繪。
在圖17A及17B中所描繪之電晶體中，充當源極區域及汲極區域之氧化物導電層404a及氧化物導電層404b係形成於氧化物半導體層644與電極642a及642b之間。根據製造程序，圖17A中氧化物半導體層404a及氧化物半導體層404b之形狀與圖17B中不同。
在圖17A之電晶體中，形成氧化物半導體膜及氧化物導電膜之堆疊，接著經由光刻步驟處理氧化物半導體膜及氧化物導電膜之堆疊，使得同時形成島形氧化物半導體層644及島形氧化物導電膜。電極642a及電極642b係形成於氧化物半導體層及氧化物導電膜之上，接著使用電極642a及電極642b作為遮罩，而蝕刻島形氧化物導電層，使得形成將為源極區域及汲極區域之氧化物導電層404a及氧化物導電層404b。
在圖17B之電晶體中，形成島形氧化物半導體層644，氧化物導電膜形成於其上，金屬導電膜形成於氧化物導電膜之上，並同時經由一光刻步驟處理氧化物導電膜及金屬導電膜，使得形成氧化物導電層404a、氧化物導電層404b、電極642a、及電極642b。
為避免於形成氧化物導電層404a及氧化物導電層404b之蝕刻處理中過度蝕刻氧化物半導體層644，適當調整蝕刻狀況(諸如蝕刻劑種類、濃度、及蝕刻時間)。
氧化物導電層之材料較佳地包含氧化鋅作為成分，及較佳地不包含氧化銦。對於該等氧化物導電層而言，可使用氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鎵鋅等。
若金屬電極(諸如鉬電極、鎢電極等)接觸氧化物導電層其接觸電阻可低於若金屬電極(諸如鉬電極、鎢電極等)接觸氧化物半導體層之接觸電阻。因而，以上氧化物半導體層644與電極642a及642b之間之氧化物導電層之配置使電極642a及642b與氧化物導電層之間之接觸電阻減少。因此，可減少源極及汲極之電阻，使得可達成電晶體662之高速作業。此外，可改進電晶體662之耐受電壓。
此外，在圖6至圖9中所描繪之結構中，電晶體662之閘極絕緣層646用作電容器664之電介質層；然而，結構不侷限於此。有關電容器664之電介質層，可使用與閘極絕緣層646不同之絕緣層。此外，在圖6至圖9中所描繪之結構中，充當電晶體662之源極電極或汲極電極之電極642b用作電容器664之一對電極之一；然而，結構不侷限於此。有關電容器664之一對電極之一，可使用與電極642b不同之電極，例如形成於與電極642b不同層中之電極。再者，在圖6至圖9中所描繪之結構中，形成於與電晶體662之閘極電極648相同層中之電極649用作電容器664之另一電極；然而，結構不侷限於此。有關電容器664之另一電極，可使用形成與閘極電極648不同層中之電極。
在圖6至圖9中所描繪之結構中，電晶體660係形成於半導體基板中。然而，結構不侷限於此。電晶體660可使用SOI基板形成。請注意，通常用詞「SOI基板」表示矽半導體層係配置於絕緣表面上之基板。在本說明書等中，用詞「SOI基板」以其種類亦包括使用非矽材料形成之半導體層配置於絕緣表面上之基板。即，「SOI基板」中所包括之半導體層不侷限於矽半導體層。此外，電晶體660可包括於具有絕緣表面之基板上形成使用矽等形成之半導體層。可藉由結晶形成於絕緣表面上之非結晶半導體之薄層而形成半導體層。
本實施例中所說明之方法、結構等可與其他實施例中所說明之任一方法及結構適當組合。
在本實施例中，將參照圖10A至10E、圖11A至11C、圖12A至12D、圖13A至13D、圖14A至14D、及圖15A至15D說明根據所揭露之本發明之一實施例之儲存元件之製造方法。
說明圖6中所描繪之儲存元件之製造方法範例。首先，在以下說明中，參照圖10A至10E及圖11A至11C說明下部中電晶體660之製造方法，接著，參照圖12A至12D、圖13A至13D、圖14A至14D、及圖15A至15D說明上部中電晶體662及電容器664之製造方法。
首先，準備包括半導體材料之基板600(詳圖10A)。有關包括半導體材料之基板600，可使用以矽、碳化矽等製成之單晶半導體基板或多晶半導體基板；以矽鍺等製成之化合物半導體基板；SOI基板等。此處，說明使用單晶矽基板作為包括半導體材料之基板600之範例。有關包括半導體材料之基板600，尤其是矽等之單晶半導體基板較佳，因為可增加儲存元件之讀取作業速度。
請注意，賦予導電類型之雜質元素添加至之後充當電晶體660之通道形成區域616之區域，以便控制電晶體之臨限電壓。此處，添加賦予導電性之雜質元素使得電晶體660之臨限電壓變成正。當使用矽形成半導體材料時，有關賦予導電性之雜質，可使用例如硼、鋁、鎵等。請注意，較佳地於添加賦予導電性之雜質元素之後執行熱處理，以便於雜質元素添加期間活化雜質元素或減少基板600中所產生之缺點。
充當遮罩之保護層602係形成於基板600之上並用於形成元件隔離絕緣層(詳圖10A)。有關保護層602，例如可使用氧化矽、氮化矽、氧氮化矽等形成之絕緣層。
其次，使用保護層602作為遮罩而執行基板600之蝕刻，藉此移除未被保護層602覆蓋之部分基板600(即，暴露區域中)(詳圖10B)。有關蝕刻，較佳地執行乾式蝕刻，但可執行濕式蝕刻。可依據將蝕刻之層的材料而適當選擇蝕刻氣體及蝕刻劑。
接著，形成絕緣層以便覆蓋基板600，並選擇性移除絕緣層，使得形成元件隔離絕緣層606(詳圖10C)。使用氧化矽、氮化矽、氧氮化矽等形成絕緣層。有關移除絕緣層之方法，可採用任何蝕刻處理、諸如化學機械拋光(CMP)處理之拋光處理等。因而，形成與其他半導體區域隔離之半導體區域604。請注意，在使用保護層602作為遮罩而蝕刻基板600之後，或形成元件隔離絕緣層606之後，移除保護層602。
其次，絕緣層係形成於半導體區域604之表面上，且包括導電材料之層係形成於絕緣層之上。
絕緣層之後充當閘極絕緣層，並例如可藉由熱處理半導體區域604之表面而予形成(熱氧化處理、熱氮化處理等)。可採用高密度電漿處理取代熱處理。可使用例如諸如He、Ar、Kr、或Xe之稀有氣體及諸如氧、氮氧化物、氨、氮、或氫之氣體之混合氣體執行高密度電漿處理。不用說，可使用CVD法、濺鍍法等形成絕緣層。絕緣層較佳地具有單層結構或堆疊層結構，其包括包含氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加氮之矽酸鉿(HfSixOy(x>0，y>0))、添加氮之鋁酸鉿(HfAlxOy(x>0，y>0))等之任一項之膜。絕緣層可具有例如大於或等於1 nm及小於或等於100 nm，較佳地為大於或等於10 nm及小於或等於50 nm之厚度。
包括導電材料之層可使用諸如鋁、銅、鈦、鉭、或鎢之金屬材料形成。包括導電材料之層可使用諸如多晶矽之半導體材料形成。對於形成包括導電材料之層之方法並無特別限制，並可採用諸如蒸發法、CVD法、濺鍍法、或旋塗法之任一各種膜形成方法。請注意，本實施例顯示使用金屬材料形成包括導電材料之層之狀況範例。
之後，選擇性蝕刻絕緣層及包括導電材料之層，使得形成閘極絕緣層608及閘極電極610(詳圖10D)。
其次，藉由添加磷(P)、砷(As)等至半導體區域604而形成通道形成區域616及雜質區域620a及620b(詳圖10E)。此處，電晶體660為n通道電晶體。為形成n通道電晶體，諸如磷或砷之賦予導電類型之雜質元素被添加至半導體區域604。若電晶體660為p通道電晶體，諸如硼(B)或鋁(Al)之賦予導電類型之雜質元素可添加至半導體區域604，使得形成通道形成區域616及雜質區域620a及620b。將添加之賦予導電類型之雜質元素的濃度可適當設定。若電晶體660被高度微型化，濃度較佳地設定為高。
請注意，側壁絕緣層可形成於閘極電極610之週邊，使得於半導體區域604中形成具有不同添加賦予導電之雜質元素濃度之複數雜質區域(例如未與側壁絕緣層重疊之高濃度雜質區域及與側壁絕緣層重疊之低濃度雜質區域)。
接著，形成金屬層622以便覆蓋閘極電極610、及雜質區域620a及620b(詳圖11A)。可採用任一各種膜形成方法，諸如真空蒸發法、濺鍍法、或旋塗法，以形成金屬層622。較佳地使用與半導體區域604中所包括之半導體材料反應之金屬材料形成金屬層622，以形成低電阻金屬化合物。該等金屬材料之範例包括鈦、鉭、鎢、鎳、鈷、及鉑。
其次，執行熱處理使得金屬層622與半導體區域604之表面上半導體材料反應。結果，形成接觸雜質區域620a及雜質區域620b之金屬化合物區域624a及金屬化合物區域624b(詳圖11A)。請注意，當使用多晶矽等形成閘極電極610時，亦於接觸金屬層622之閘極電極610之區域中形成金屬化合物區域。以上金屬化合物區域具有充分高導電性。金屬化合物區域之形成可適當減少源極及汲極等之電阻，並改進電晶體660之元件特性。
有關熱處理，例如可採用閃光燈輻照。儘管不用說可使用另一熱處理方法，較佳地使用可以極短時間達成熱處理之方法，以便改進形成金屬化合物之化學反應的可控性。請注意，金屬層622係於金屬化合物區域624a及624b形成之後移除。
經由以上步驟，使用包括半導體材料之基板600形成電晶體660(詳圖11B)。因而形成之電晶體660可以高速操作。因此，使用電晶體660，儲存元件可以高速讀取資料。
接著，形成絕緣層628以便覆蓋於以上步驟中所形成之電晶體660(詳圖11C)。可使用包括諸如氧化矽、氧氮化矽、氮化矽、或氧化鋁之無機絕緣材料之材料形成絕緣層628。尤其較佳地將低介電常數(低k)材料用於絕緣層628，因為可充分減少因電極或佈線重疊之電容。請注意，可採用具該等材料之多孔絕緣層作為絕緣層628。多孔絕緣層較具高密度之絕緣層具有較低介電常數，及因而允許進一步減少藉由電極或佈線產生之電容。再者，可使用諸如聚醯亞胺或丙烯酸之有機絕緣材料形成絕緣層628。請注意，在本實施例中絕緣層628具有單層結構；然而，所揭露之本發明之實施例不侷限於此。絕緣層628可具有二或更多層之堆疊結構。例如，可使用包括使用有機絕緣材料形成之層及使用無機材料形成之層的堆疊結構。
在絕緣層628中，形成達到金屬化合物區域624a及金屬化合物區域624b之開口部，並使用導電層形成電極502及電極503。導電層可藉由諸如濺鍍法之PVD法或諸如電漿CVD法之CVD法予以形成。有關導電層之材料，可使用選自鋁、鉻、銅、鉭、鈦、鉬、或鎢之元素；包含任一該些元素作為成分之合金等。此外，可使用選自錳、鎂、鋯、鈹、釹、及鈧之一或更多材料。導電層可具有單層結構或包括二或更多層之堆疊結構。例如，導電層可具有鈦膜或氮化鈦膜之單層結構、包含矽之鋁膜之單層結構、鈦膜堆疊於鋁膜上之二層結構、鈦膜堆疊於氮化鈦膜上之二層結構、或鈦膜、鋁膜、及鈦膜依此順序堆疊之三層結構。
接著，有關電晶體662及電容器664形成前之處理，絕緣層628之表面歷經CMP處理(詳圖11C)。可採用蝕刻處理等取代CMP處理。請注意，為改進電晶體662之特性，絕緣層628、電極502、及電極503之表面較佳地盡可能平坦。例如，絕緣層628之表面較佳地具有1 nm或更少之均方根(RMS)粗糙度。
請注意，在以圖10A至10E及圖11A至11C說明之以上步驟之前及之後，可進一步形成電極、佈線、半導體層、絕緣層。此外，可採用絕緣層及導電層堆疊之多層佈線結構，作為佈線結構，使得可體現高度整合儲存元件。
其次，說明上部中電晶體662及電容器664之製造方法。參照圖12A至12D說明相應於圖6中所描繪之結構之製造方法。參照圖13A至13D說明相應於圖7中所描繪之結構之製造方法。參照圖14A至14D說明相應於圖8中所描繪之結構之製造方法。參照圖15A至15D說明相應於圖9中所描繪之結構之製造方法。
首先，參照圖12A至12D說明相應於圖6中所描繪之結構之製造方法。
氧化物半導體層係形成於絕緣層628、電極502、及電極503之上，且選擇性蝕刻氧化物半導體層以形成氧化物半導體層644(詳圖12A)。
用於氧化物半導體層644之氧化物半導體較佳地包含至少銦(In)或鋅(Zn)。尤其，較佳地包含In及Zn。有關用於減少包括氧化物半導體之電晶體之電特性改變之穩定器，較佳地額外包含鎵(Ga)。較佳地包含錫(Sn)作為穩定器。較佳地包含鉿(Hf)作為穩定器。較佳地包含鋁(Al)作為穩定器。
有關另一穩定器，可包含一或複數種鑭系元素，諸如鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、或鎦(Lu)。
有關氧化物半導體，例如可使用下列氧化物：氧化銦、氧化錫、氧化鋅；二成分金屬氧化物，諸如In-Zn基氧化物、Sn-Zn基氧化物、Al-Zn基氧化物、Zn-Mg基氧化物、Sn-Mg基氧化物、In-Mg基氧化物、或In-Ga基氧化物；三成分金屬氧化物，諸如In-Ga-Zn基氧化物(亦稱為IGZO)、In-Al-Zn基氧化物、In-Sn-Zn基氧化物、Sn-Ga-Zn基氧化物、Al-Ga-Zn基氧化物、Sn-Al-Zn基氧化物、In-Hf-Zn基氧化物、In-La-Zn基氧化物、In-Ce-Zn基氧化物、In-Pr-Zn基氧化物、In-Nd-Zn基氧化物、In-Sm-Zn基氧化物、In-Eu-Zn基氧化物、In-Gd-Zn基氧化物、In-Tb-Zn基氧化物、In-Dy-Zn基氧化物、In-Ho-Zn基氧化物、In-Er-Zn基氧化物、In-Tm-Zn基氧化物、In-Yb-Zn基氧化物、或In-Lu-Zn基氧化物；四成分金屬氧化物，諸如In-Sn-Ga-Zn基氧化物、In-Hf-Ga-Zn基氧化物、In-Al-Ga-Zn基氧化物、In-Sn-Al-Zn基氧化物、In-Sn-Hf-Zn基氧化物、或In-Hf-Al-Zn基氧化物。
請注意，例如In-Ga-Zn基氧化物意即包含In、Ga、及Zn之氧化物，且對於In、Ga、及Zn之組成比並無限制。In-Ga-Zn基氧化物可包含非In、Ga、及Zn之金屬元素。
例如，可使用具In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)之原子比之In-Ga-Zn-O基材料，或其組成接近以上組成之任一氧化物。另一方面，可使用In：Sn：Zn=1：1：1(=1/3：1/3：1/3)，In：Sn：Zn=2：1：3(=1/3：1/6：1/2)，或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)之原子比之In-Sn-Zn-O基材料，或其組成接近以上組成之任一氧化物。
然而，組成不侷限於以上說明，並可根據所需半導體特性(諸如移動性、臨限電壓、及變化)而使用具有適當組成之材料。為獲得所需半導體特性，較佳的是適當設定載子濃度、雜質濃度、缺點密度、金屬元素相對於氧之原子比、原子間距離、密度等。
例如，基於In-Sn-Zn-O基材料，可相對容易獲得高移動性。而且在使用In-Ga-Zn-O基材料之狀況下，藉由減少聚合時缺點密度可增加移動性。
請注意，例如「In：Ga：Zn=a：b：c(a+b+c=1)之原子比之包含In、Ga、及Zn之氧化物的組成，接近In：Ga：Zn=A：B：C(A+B+C=1)之原子比之包含In、Ga、及Zn之氧化物的組成」之表達，意即a、b、及c滿足下列關係：(a-A)2+(a-B)2+(c-C)2 r2，且r例如可為0.05。相同論述可應用於其他氧化物。
氧化物半導體可為單晶或非單晶。在之後狀況中，氧化物半導體可為非結晶或多晶。此外，氧化物半導體可具有包括具有結晶性之部分的非結晶結構或非非結晶結構。
在非結晶狀態之氧化物半導體中，可相對容易獲得平坦表面，使得當使用具非結晶結構之氧化物半導體製造電晶體時，可減少介面分散，並可相對容易獲得相對高移動性。
在具有結晶性之氧化物半導體中，可進一步減少聚合時缺點，且當表面平坦性改進時，可獲得較非結晶狀態中氧化物半導體層高之移動性。為改進表面平坦性，氧化物半導體較佳地形成於平坦表面之上。具體地，氧化物半導體可形成於具小於或等於1 nm之平均表面粗糙度(Ra)之表面之上，較佳地為小於或等於0.3nm，更佳地為小於或等於0.1 nm。
請注意，Ra係藉由三維延展藉由JIS B 0601定義之中央線平均粗糙度以便應用於表面而予獲得。Ra可表示為「參考表面至指定表面之偏離決絕對值之平均值」，並藉由下列方程式定義。
在以上方程式中，So代表測量表面(藉由四點座標(x1，y1)、(x1，y2)、(x2，y1)、及(x2，y2)定義之矩形區域)之面積，及Zo代表測量表面之平均高度。Ra可使用原子力顯微鏡(AFM)加以測量。
有關In-Ga-Zn-O基氧化物半導體材料之典型範例，提供以InGaO3(ZnO)m(m>0)為代表。使用M取代Ga，便存在以InMO3(ZnO)m(m>0)代表之氧化物半導體材料。此處，M標示選自鎵(Ga)、鋁(Al)、鐵(Fe)、鎳(Ni)、錳(Mn)、鈷(Co)等之一或更多金屬元素。例如，M可為Ga、Ga及Al、Ga及Fe、Ga及Ni、Ga及Mn、Ga及Co等。請注意，以上說明之組成係源於氧化物半導體材料可具有之結晶結構，僅為範例。
有關藉由濺鍍法用於形成氧化物半導體層644之靶材，具有藉由等式In：Ga：Zn=1：x：y(x為0或更多，及y為0.5至5(含))表示之組成比之靶材較佳。例如，可使用具有In：Ga：Zn=1：1：1[原子比](x=1，y=1)(即，In2O3：Ga2O3：ZnO=1：1：2[摩爾比])之組成比之靶材。此外，可使用具In：Ga：Zn=1：1：0.5[原子比]之組成比之靶材、具In：Ga：Zn=1：1：2[原子比]之組成比之靶材、或具In：Ga：Zn=1：0：1[原子比](x=0，y=1)之組成比之靶材。金屬氧化物靶材中金屬氧化物之相對密度為80%或更高，較佳地為95%或更高，更佳地為99.9%或更高。使用具有高相對密度之金屬氧化物靶材使其可形成具密集結構之氧化物半導體層644。
另一方面，可使用In-Sn-Zn基氧化物形成氧化物半導體層644。In-Sn-Zn基氧化物可稱為ITZO。對ITZO而言，例如使用具有In：Sn：Zn=1：2：2、2：1：3、1：1：1、或20：45：35原子比之組成比的氧化物靶材。
形成氧化物半導體層644之氣體較佳地為稀有氣體(典型為氬)、氧氣、或包括稀有氣體(典型為氬)及氧之混合氣體。具體地，較佳地使用例如諸如氫、水、羥基、或氫化物之雜質移除之高純度氣體，使得雜質濃度為1 ppm或更低(雜質濃度較佳地為10 ppb或更低)。
在形成氧化物半導體層644中，例如將處理之目標保持在減壓之處理室中，將處理之目標被加熱至高於或等於100℃及低於550℃之溫度，較佳地為高於或等於200℃及低於或等於400℃。另一方面，形成氧化物半導體層644之目標的溫度可為室溫(25℃±10℃)。接著，移除處理室中濕氣，導入氫、水等已移除之濺鍍氣體，並使用以上靶材，使得形成氧化物半導體層644。形成氧化物半導體層644同時加熱目標，藉此可減少氧化物半導體層644中雜質。此外，可減少因濺鍍之氧化物半導體層644上損害。為移除處理室中濕氣，較佳地使用截留真空泵。例如，可使用低溫泵、離子泵、鈦昇華泵等。可使用配置冷阱之渦輪泵。藉由使用低溫泵等執行排空，可從處理室移除氫、水等；因而，可減少氧化物半導體層644中雜質之濃度。
可於例如下列狀況下形成氧化物半導體層644：將處理之目標與靶材之間之距離為170 mm；壓力為0.4 Pa；直流(DC)電力為0.5 kW；及氣體為氧(氧流比例為100%)、氬(氬流比例為100%)、或氧及氬之混合氣體。請注意，脈衝直流(DC)電源較佳地用於形成氧化物半導體層，因為可減少灰塵(例如於沈積時產生之粉狀物質)，且氧化物半導體層644之膜厚度可為均勻。
請注意，在藉由濺鍍法形成氧化物半導體層644之前，可執行其中產生電漿並導入氬氣之反向濺鍍，使得移除附著至將形成氧化物半導體層之表面(例如絕緣層628之表面)之材料。此處，相對於離子碰撞濺鍍靶材之正常濺鍍，反向濺鍍為一種方法，藉此離子碰撞將處理之表面，使得修改表面。使離子碰撞將處理之表面之方法範例為一種方法，其中高頻電壓於氬氣中施加於將處理之表面，使得於將處理之目標附近產生電漿。請注意，可使用氮、氦、氧等氣體取代氬氣。
在本實施例中，氧化物半導體層644係藉由濺鍍法並使用In-Ga-Zn-O基金屬氧化物靶材予以形成。氧化物半導體層644之厚度為大於或等於1 nm及小於或等於50 nm，較佳地為大於或等於2 nm及小於或等於20 nm，更佳地為大於或等於3 nm及小於或等於15 nm。然而，適當厚度隨氧化物半導體材料等而異，因而可依據將使用之材料等而選擇氧化物半導體層644之厚度。請注意，如以上說明，使絕緣層628之表面盡可能平坦，藉此即使氧化物半導體層644具有小厚度，可使相應於氧化物半導體層644之通道形成區域之部分的截面平坦。藉由使相應於氧化物半導體層644中通道形成區域之部分的截面形狀平坦，相較於氧化物半導體層644之截面形狀不平坦之狀況，可減少電晶體662之洩漏電流。
在氧化物半導體層644形成之後，較佳地於氧化物半導體層644上執行熱處理(第一熱處理)。藉由第一熱處理可移除氧化物半導體層644中過度氫(包括水及羥基)。第一熱處理之溫度為例如高於或等於300℃及低於550℃，較佳地為高於或等於400℃及低於或等於500℃。
可以該等方式執行第一熱處理，即例如處理目標被導入電熔爐，其中使用耐熱元件等，並於氮氣中以450℃加熱。熱處理期間，氧化物半導體層未暴露於氣體以避免水及氫進入。
熱處理設備不侷限於電熔爐，而是可為一種設備，藉由來自諸如加熱氣體之媒介之熱輻射或熱傳導而加熱目標。例如，可使用快速熱退火(RTA)設備，諸如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)設備。LRTA設備為一種設備，藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之燈所發射光的輻射(電磁波)而加熱將處理之目標。GRTA設備為用於使用高溫氣體而熱處理之設備。有關該氣體，係使用未藉由熱處理而與將處理之目標反應之惰性氣體，例如氮，或諸如氬之稀有氣體。
例如，有關第一熱處理，可執行GRTA程序如下。目標被置於已加熱之惰性氣體中，加熱達數分鐘，並從惰性氣體取出。GRTA程序使能於短時間內高溫熱處理。再者，甚至當溫度超出目標之溫度上限時，可採用GRTA程序。
請注意，惰性氣體可於程序期間切換為包括氧之氣體。這是因為藉由於包括氧之氣體中執行第一熱處理，可減少因缺氧之能隙中缺點程度。此外，較佳的是氧化物半導體層644變成包含過度氧。所包含之過度氧存在於氧化物半導體層644中晶格之間。請注意，有關惰性氣體，較佳地使用包含氮或稀有氣體(例如氦、氖、或氬)作為主要成分且不包含水、氫等之氣體。例如，導入熱處理設備之氮或諸如氦、氖、或氬之稀有氣體的純度為大於或等於6N(99.9999%)，較佳地為大於或等於7N(99.99999%)(即，雜質之濃度為低於或等於1 ppm，較佳地為小於或等於0.1 ppm)。
因為移除氫、水等效應，以上熱處理(第一熱處理)可稱為脫水處理、脫氫處理等。該等熱處理亦可以下列時序執行：在氧化物半導體層形成之後、在之後形成之閘極絕緣層646形成之後、在閘極電極648形成之後等。該等熱處理可實施一次或複數次。
氧化物半導體層可於熱處理之前或之後蝕刻。鑒於元件之小型化，較佳地使用乾式蝕刻；然而，可使用濕式蝕刻。可依據將蝕刻之層的材料而適當選擇蝕刻氣體及蝕刻劑。
其次，導電層係形成於氧化物半導體層644之上，並選擇性蝕刻以形成電極642a、電極642b、及電極504(詳圖12B)。請注意，電極642a經配置而連接至電極503。電極504經配置而連接至電極502。
可藉由諸如濺鍍法之PVD法或諸如電漿CVD法之CVD法而形成導電層。有關用於導電層之材料，可使用選自鋁、鉻、銅、鉭、鈦、鉬、或鎢之元素；包含任一該些元素作為成分之合金等。此外，可使用選自錳、鎂、鋯、鈹、釹、及鈧之一或更多材料。
導電層可具有單層結構或包括二或更多層之堆疊結構。例如，導電層可具有鈦膜或氮化鈦膜之單層結構、包含矽之鋁膜之單層結構、鈦膜堆疊於鋁膜上之二層結構、鈦膜堆疊於氮化鈦膜上之二層結構、或鈦膜、鋁膜、及鈦膜依此順序堆疊之三層結構。請注意，具有鈦膜或氮化鈦膜之單層結構的導電層具有優點，其中其可輕易地處理為具有錐形形狀之電極642a及642b。
另一方面，可使用導電金屬氧化物形成導電層。有關導電金屬氧化物，可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦-氧化錫合金(In2O3-SnO2，其有時簡稱為ITO)、氧化銦-氧化鋅合金(In2O3-ZnO)、或其中包括矽或氧化矽之任一該些金屬氧化物材料。
儘管可執行乾式蝕刻或濕式蝕刻作為導電層之蝕刻，為小型化而較佳地使用具高可控性之乾式蝕刻。此外，可執行蝕刻使得電極642a及642b之端部經形成而具有錐形形狀。錐角可為例如大於或等於30°及小於或等於60°。
上部中電晶體662之通道長度(L)係藉由電極642a之下端部與電極642b之下端部之間之距離決定。當執行曝光以形成用於形成具小於25 nm之通道長度(L)之電晶體的遮罩時，較佳地使用具數奈米至數十奈米之短波長的遠紫外光。在以遠紫外光之曝光中，解析度高且聚焦深度大。因此，之後形成之電晶體662之通道長度(L)可小於2 μm，較佳地為大於或等於10 nm及小於或等於350 nm(0.35 μm)，藉此可增加電路之作業速度。
電極642b為電容器664之一對電極之一。
請注意，充當電晶體662基底之絕緣層可配置於絕緣層628之上。絕緣層可藉由PVD法、CVD法等予以形成。
其次，形成閘極絕緣層646以覆蓋電極642a、電極642b、電極504、及氧化物半導體層644(詳圖12C)。
閘極絕緣層646可藉由CVD法、濺鍍法等予以形成。因為閘極絕緣層646將接觸氧化物半導體層644，較佳地藉由氫充分減少之方法而形成閘極絕緣層646。閘極絕緣層646較佳地包括氧化矽、氮化矽、氧氮化矽、氧化鋁、氧化鉭、氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加氮之矽酸鉿(HfSixOy(x>0，y>0))、添加氮之鋁酸鉿(HfAlxOy(x>0，y>0))等。閘極絕緣層646可具有單層結構或堆疊結構。對於閘極絕緣層646之厚度並無特別限制，但若儲存元件微型化，閘極絕緣層646形成為薄。例如，若使用氧化矽作為閘極絕緣層646，閘極絕緣層646之厚度可為大於或等於1 nm及小於或等於100 nm，較佳地為大於或等於10 nm及小於或等於50 nm。
如以上說明，當閘極絕緣層646為薄時，造成因隧道效應等之電晶體662的閘極洩漏之問題。為解決閘極洩漏之問題，較佳的是使用高介電常數(高k)材料形成閘極絕緣層646，諸如氧化鉿、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加氮之矽酸鉿(HfSixOy(x>0，y>0))、或添加氮之鋁酸鉿(HfAlxOy(x>0，y>0))。藉由將高k材料用於閘極絕緣層646，其厚度可增加以抑制閘極洩漏，而維持有利電特性。例如，氧化鉿之相對介電常數為約15，其遠高於3至4之氧化矽。基於該等材料，可輕易形成相等氧化物厚度為小於15 nm，較佳地為2 nm至10 nm之閘極絕緣層646。請注意，可採用包含高k材料之膜及包含氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁等之任一項之膜的堆疊結構。
在閘極絕緣層646形成之後，較佳地於氧氣中執行第二熱處理。熱處理之溫度設定介於200℃至450℃之範圍，較佳地為250℃至350℃。藉由第二熱處理，氧被供應至氧化物半導體層644。
請注意，在本實施例中，於閘極絕緣層646形成之後執行第二熱處理；第二熱處理之時序不侷限於此。例如，第二熱處理可於閘極電極648形成之後執行。另一方面，第二熱處理可於第一熱處理之後執行，第一熱處理可兼作第二熱處理，或第二熱處理可兼作第一熱處理。
取代於氧氣中執行第二熱處理，形成包含氧之層作為鄰近氧化物半導體層644之絕緣層(例如閘極絕緣層646)，接著於氮氣等中執行熱處理，藉此從絕緣層供應氧至氧化物半導體層644。
此外，取代於氧氣中執行第二熱處理，可藉由摻雜而將氧添加至氧化物半導體層644。
如以上說明，在脫水處理或脫氫處理之後，氧被供應至氧化物半導體層644，藉此可減少氧化物半導體層644中因缺氧之能隙中缺點程度。請注意，較佳的是使氧化物半導體層644包含過度氧。所包含之過度氧存在於氧化物半導體層644中晶格之間。
閘極絕緣層646充當電容器664之電介質層。
請注意，接觸氧化物半導體層644之絕緣層(例如，相應於圖6及圖7中所描繪之結構中閘極絕緣層646及絕緣層628，及圖8及圖9中所描繪之結構中閘極絕緣層646及絕緣層650)較佳地使用包括群組13元素及氧之絕緣材料予以形成。許多氧化物半導體材料包括群組13元素，且包括群組13元素之絕緣材料與氧化物半導體工作良好。藉由將該等絕緣材料用於接觸氧化物半導體之絕緣層，氧化物半導體與絕緣層之間之介面可保持有利狀況。
包括群組13元素之絕緣材料係指包括一或更多群組13元素之絕緣材料。有關包含群組13元素之絕緣材料，可提供例如氧化鎵、氧化鋁、氧化鋁鎵、及氧化鎵鋁。此處，氧化鋁鎵係指一種材料其中鋁量(原子%)大於鎵量(原子%)，及氧化鎵鋁係指一種材料其中鎵量(原子%)大於鋁量(原子%)。
例如，若絕緣層經形成而接觸包含鎵之氧化物半導體層644，包含氧化鎵之材料可用於絕緣層，使得氧化物半導體層644與絕緣層之間之介面可保持有利特性。例如，當氧化物半導體層644及包含氧化鎵之絕緣層經配置而彼此接觸時，可減少氧化物半導體層644與絕緣層之間之介面之氫的堆積。請注意，若作為氧化物半導體之組成元素之相同群組中元素用於絕緣層，可獲得類似效應。例如，使用包括氧化鋁之材料形成絕緣層是有效的。請注意，氧化鋁相對於水為不滲透屬性。因而，在避免水進入氧化物半導體層644方面，其較佳地使用包括氧化鋁之材料。
此外，較佳地於氧氣或氧摻雜中執行熱處理，使得部分或全部接觸氧化物半導體層644之絕緣層包含氧，其比例高於絕緣層之絕緣材料的化學計量。「氧摻雜」係指成批添加氧。請注意，使用用詞「成批」係為指明不僅添加氧於薄膜表面，亦於薄膜內部。此外，「氧摻雜」包括「氧電漿摻雜」，其中成批添加成為電漿之氧。可使用離子注入法或離子摻雜法執行氧摻雜。
例如，若接觸氧化物半導體層644之絕緣層係使用氧化鎵予以形成，氧化鎵之組成可設定為藉由氧氣或氧摻雜中熱處理之Ga2Ox(X=3+α，0<α<1)。
若接觸氧化物半導體層644之絕緣層係使用氧化鋁予以形成，氧化鋁之組成可設定為藉由氧氣或氧摻雜中熱處理之Al2Ox(X=3+α，0<α<1)。
若接觸氧化物半導體層644之絕緣層係使用氧化鎵鋁(或氧化鋁鎵)予以形成，氧化鎵鋁(或氧化鋁鎵)之組成可設定為藉由氧氣或氧摻雜中熱處理之GaxAl2-xO3+α(0<X<2，0<α<1)。
藉由氧摻雜，可形成絕緣層，其包括氧之比例高於絕緣層之絕緣材料之化學計量的區域。當該等絕緣層接觸氧化物半導體層時，過度地存在於絕緣層中之氧便供應至氧化物半導體層，氧化物半導體層中或氧化物半導體層與絕緣層之間之介面缺氧減少。因而，氧化物半導體層可為i型或實質上i型氧化物半導體。
包括氧之比例高於絕緣材料之化學計量的區域之絕緣層可應用於與氧化物半導體層644接觸之絕緣層(置於氧化物半導體層以上之絕緣層，及置於氧化物半導體層以下之絕緣層)；然而，較佳的是將該等絕緣層應用於以上二種絕緣層。以上說明之效應可以一結構予以增強，其中藉由配置絕緣層接觸半導體層644，及置於氧化物半導體層之上側及下側，半導體層644夾於各包括氧之比例高於化學計量的區域之絕緣層之間。
配置於氧化物半導體層上側及下側之絕緣層可包括相同組成元素或不同組成元素。例如，上側及下側之絕緣層可均由氧化鎵形成，其組成為Ga2Ox(X=3+α，0<α<1)。另一方面，上側及下側之絕緣層之一可由Ga2Ox(X=3+α，0<α<1)形成，另一者則可由氧化鋁形成，其組成為Al2Ox(X=3+α，0<α<1)。
與氧化物半導體層644接觸之絕緣層可藉由堆疊絕緣層形成，絕緣層各包括氧之比例高於化學計量的區域。例如，氧化物半導體層644上側之絕緣層可形成如下：形成氧化鎵，其組成為Ga2Ox(X=3+α，0<α<1)，並於其上形成氧化鎵鋁(或氧化鋁鎵)，其組成為GaxAl2-xO3+α(0<X<2，0<α<1)。請注意，氧化物半導體層644下側之絕緣層可藉由堆疊各包括氧之比例高於化學計量的區域之絕緣層形成。此外，氧化物半導體層644上側及下側之絕緣層可藉由堆疊各包括氧之比例高於化學計量的區域之絕緣層形成。
其次，閘極電極648及電極649係形成於閘極絕緣層646之上(詳圖12C)。
閘極電極648及電極649可以該等方式形成，即於閘極絕緣層646之上形成導電層並接著選擇性蝕刻。將為閘極電極648及電極649之導電層可藉由諸如濺鍍法之PVD法，或諸如電漿CVD法之CVD法形成。材料等細節類似於電極642a、電極642b等；因而，可參照其說明。
此外，電極649充當電容器664之一對電極之另一電極。
經由以上步驟，包括高度純化氧化物半導體層644及電容器664之電晶體662完成(詳圖12C)。藉由以上製造方法，氫濃度充分減少之氧化物半導體層644被高度純化，並充分供應氧，使得可減少因缺氧之能隙中缺點程度。因而所形成之氧化物半導體層644為本質(i型)或實質上本質氧化物半導體，且該等氧化物半導體層644用於通道形成區域，藉此電晶體662可具有極佳關閉狀態電流特性。
其次，絕緣層650及絕緣層654係形成於閘極絕緣層646、閘極電極648、及電極649之上(詳圖12D)。絕緣層650及絕緣層654可藉由PVD法、CVD法等予以形成。絕緣層650及絕緣層654可使用包括諸如氧化矽、氧氮化矽、氮化矽、氧化鉿、或氧化鋁之無機絕緣材料之材料而形成具有單層結構或堆疊結構。
請注意，絕緣層654較佳地使用低介電常數材料或低介電常數結構(諸如多孔結構)予以形成。絕緣層654之介電常數減少，藉此可減少佈線或電極之間產生之電容，此造成更高速作業。
請注意，絕緣層654較佳地經形成以便具有平坦表面。這是因為絕緣層654之平坦表面使其甚至在例如儲存元件微型化之狀況下，可較佳地於絕緣層654之上形成電極、佈線等。絕緣層654可使用諸如CMP(化學機械拋光)之方法予以平坦化。
其次，達到電極504之開口部501形成於絕緣層650及絕緣層654中。接著，形成佈線658(詳圖12D)。佈線658係以該等方式形成，即藉由包括濺鍍法之PVD法或諸如電漿CVD法之CVD法形成導電層，接著定形導電層。有關導電層之材料，可使用選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之元素；包含任一該些元素作為成分之合金等。此外，可使用選自錳、鎂、鋯、鈹、釹、及鈧之一或更多材料。細節類似於電極642a及642b。請注意，電極可形成於開口部501中，並形成佈線658以便連接至電極。
經由以上步驟，可製造具有圖6中所描繪之結構的儲存元件。
其次，參照圖13A至13D說明相應於圖7中所描繪之結構的製造方法。
圖12A至12D中所描繪之製造方法與圖13A至13D中所描繪之製造方法之間之差異為氧化物半導體層644及電極642之形成方法。在圖13A至13D中所描繪之製造方法中，除了氧化物半導體層644及電極642之形成方法外，類似於圖12A至12D中所描繪之製造方法；因而，其說明省略。
導電層係形成於電極502、電極503、及絕緣層628之上，並選擇性蝕刻，使得形成電極642a、電極642b、及電極504(詳圖13A)。導電層可使用類似於用於形成電極642a、電極642b、及電極504之導電層的材料及方法予以形成；因而，省略導電層之說明。
其次，氧化物半導體層644係形成於電極642a、電極642b、及電極504之上(詳圖13B)。氧化物半導體層644可使用類似於圖12A至12D中所描繪之製造方法中用於形成氧化物半導體層644的材料及方法予以形成；因而，省略其說明。
其次，形成閘極絕緣層646以便覆蓋電極642a、電極642b、電極504、及氧化物半導體層644(詳圖13C)。下列製造步驟類似於圖12A至12D中所描繪；因而，省略其說明。
經由以上步驟，可製造具有圖7中所描繪之結構的儲存元件。
其次，參照圖14A至14D說明相應於圖8中所描繪之結構的製造方法。
圖12A至12D中所描繪之製造方法與圖14A至14D中所描繪之製造方法之間之差異為閘極電極648、電極649、電極504、及閘極絕緣層646之形成方法。圖14A至14D中所描繪之製造方法中另一部分類似於圖12A至12D中所描繪之製造方法；因而，省略其說明。
導電層係形成於電極502、電極503、及絕緣層628之上，並選擇性蝕刻，使得形成閘極電極648、電極649、及電極504(詳圖14A)。導電層可使用類似於用於形成閘極電極648及電極649之導電層的材料及方法予以形成；因而，省略導電層之說明。
接著，形成閘極絕緣層646以便覆蓋閘極電極648、電極649、及電極504(詳圖14B)。閘極絕緣層646可使用類似於圖12A至12D中所描繪之製造方法中用於形成閘極絕緣層646的材料及方法予以形成；因而，省略其說明。
接著，於閘極絕緣層646之上形成氧化物半導體層644(詳圖14B)。氧化物半導體層644可使用類似於圖12A至12D中所描繪之製造方法中用於形成氧化物半導體層644的材料及方法予以形成；因而，省略其說明。
接著，於氧化物半導體層644之上形成導電層，並選擇性蝕刻，使得形成電極642a及642b(詳圖14C)。導電層可使用類似於圖12A至12D中所描繪之製造方法中用於形成電極642a及642b之導電層的材料及方法予以形成；因而，省略其說明。
下列製造步驟類似於圖12A至12D中所描繪；因而，省略其說明。
經由以上步驟，可製造圖8中所描繪之儲存元件。
其次，參照圖15A至15D說明相應於圖9中所描繪之結構的製造方法。
圖14A至14D中所描繪之製造方法與圖15A至15D中所描繪之製造方法之間之差異為氧化物半導體層644及電極642之形成方法。在圖15A至15D中所描繪之製造方法中，除了氧化物半導體層644及電極642之形成方法外，類似於圖14A至14D中所描繪之製造方法；因而，其說明省略。
導電層係形成於閘極絕緣層646之上，並選擇性蝕刻，使得形成電極642a及電極642b(詳圖15B)。導電層可使用類似於圖14A至14D中所描繪之製造方法中用於形成電極642a及642b之導電層的材料及方法予以形成；因而，省略其說明。
接著，氧化物半導體層644係形成於電極642a及642b之上(詳圖15C)。氧化物半導體層644可使用類似於圖14A至14D所描繪之製造方法中用於形成氧化物半導體層644的材料及方法予以形成；因而，省略其說明。
下列製造步驟類似於圖14A至14D中所描繪；因而，省略其說明。
經由以上步驟，可製造具有圖9中所描繪之結構的儲存元件。
請注意，在圖12A至12D、圖13A至13D、圖14A至14D、及圖15A至15D中所說明之以上步驟之前或之後，可執行用於形成其餘電極、佈線、半導體層、或絕緣層之步驟。例如，可採用絕緣層及導電層堆疊之多層佈線結構作為佈線結構，使得可體現高度整合儲存元件。
本實施例中所說明之方法、結構等可與其他實施例中所說明之任一方法及結構適當組合。
將參照圖16A至16C說明電晶體662之氧化物半導體層644之實施例。
本實施例之氧化物半導體層具有包括第一結晶氧化物半導體層及堆疊於第一結晶氧化物半導體層之上並較第一結晶氧化物半導體層厚之第二結晶氧化物半導體層之結構。
絕緣層437係形成於絕緣層628之上。在本實施例中，藉由PCVD法或濺鍍法形成具大於或等於50 nm及小於或等於600 nm厚度之氧化物絕緣層，作為絕緣層437。有關氧化物絕緣層，可使用選自氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜、及氮氧化矽膜之單層或任一該些膜之堆疊。
其次，於絕緣層437之上形成具大於或等於1 nm及小於或等於10 nm厚度之第一氧化物半導體膜。第一氧化物半導體層係藉由濺鍍法形成，且藉由濺鍍法之膜形成中基板溫度設定為高於或等於200℃及低於或等於400℃。
在本實施例中，第一氧化物半導體膜於氧氣、氬氣、或包括氬及氧之氣體中於下列狀況下形成5 nm之厚度，其中使用氧化物半導體之靶材(包括1：1：2[摩爾比]之In2O3、Ga2O3、及ZnO之In-Ga-Zn-O基氧化物半導體之靶材)，基板與靶材之間之距離為170 mm，基板溫度為250℃，壓力為0.4 Pa，及直流(DC)電力為0.5 kW。
其次，於下列狀況下執行第一熱處理，其中設定基板之室的氣體為氮或乾燥空氣之氣體。第一熱處理之溫度為高於或等於400℃及低於或等於750℃。經由第一熱處理，形成第一結晶氧化物半導體層450a(詳圖16A)。
依據沈積時基板溫度或第一熱處理之溫度，沈積及第一熱處理造成從膜表面結晶，且晶體從膜表面生長朝向膜內部；因而，獲得c軸校準晶體。藉由第一熱處理，大量鋅及氧聚集於膜表面，並於最外表面形成包括鋅及氧之石墨烯型二維晶體及具有六角形上平面之一或更多層；最外表面之層沿厚度方向生長以形成層之堆疊。藉由增加熱處理之溫度，晶體生長從表面進行至內部並進一步從內部至底部。
藉由第一熱處理，為氧化物絕緣層之絕緣層437中之氧擴散至絕緣層437與第一結晶氧化物半導體層450a之間之介面或介面附近(從介面±5 nm以內)，藉此減少第一結晶氧化物半導體層中缺氧。
其次，於第一結晶氧化物半導體層450a之上形成具大於10 nm厚度之第二氧化物半導體膜。藉由濺鍍法形成第二氧化物半導體膜，且膜形成中基板溫度設定為高於或等於200℃及低於或等於400℃。藉由將膜形成中基板溫度設定為高於或等於200℃及低於或等於400℃，前導可配置於形成於第一結晶氧化物半導體層之表面上並與其接觸之第二氧化物半導體膜中，並可獲得所謂精確性。
在本實施例中，第二氧化物半導體膜於氧氣、氬氣、或包括氬及氧之氣體中於下列狀況下形成25 nm之厚度，其中使用氧化物半導體之靶材(包括1：1：2[摩爾比]之In2O3、Ga2O3、及ZnO之In-Ga-Zn-O基氧化物半導體之靶材)，基板與靶材之間之距離為170 mm，基板溫度為400℃，壓力為0.4 Pa，及直流(DC)電力為0.5 kW。
接著，於下列狀況下執行第二熱處理，其中設定基板之室的氣體為氮氣或乾燥空氣。第二熱處理之溫度為高於或等於400℃及低於或等於750℃。經由第二熱處理，形成第二結晶氧化物半導體層450b(詳圖16B)。第二熱處理可於氮氣、氧氣、或氮及氧之混合氣體中執行。藉由第二熱處理，晶體生長使用第一結晶氧化物半導體層450a作為核心而以厚度方向進行，即晶體生長從底部至內部進行；因而，形成第二結晶氧化物半導體層450b。
較佳的是從絕緣層437之形成至第二熱處理之步驟接連執行而未暴露於空氣。從絕緣層437之形成至第二熱處理之步驟較佳地於經控制而包括少氫及濕氣之氣體(諸如惰性氣體、減壓氣體、或乾燥空氣氣體)中執行；在濕氣方面，可採用例如具-40℃或更低之露點之乾燥氮氣，較佳地為-50℃或更低之露點。
其次，氧化物半導體層、第一結晶氧化物半導體層450a、及第二結晶氧化物半導體層450b之堆疊被處理為以島形氧化物半導體層堆疊形成之氧化物半導體層453(詳圖16C)。在圖式中，第一結晶氧化物半導體層450a與第二結晶氧化物半導體層450b之間之介面藉由虛線表示，用以說明氧化物半導體層之堆疊。然而，明確介面不存在。描繪介面以易於說明。
氧化物半導體層之堆疊可藉由於具有所欲形狀之遮罩形成於氧化物半導體層之堆疊上之後蝕刻而予處理。遮罩可藉由諸如光刻之方法予以形成。另一方面，遮罩可藉由諸如噴墨法之方法予以形成。
對氧化物半導體層之堆疊的蝕刻而言，可採用乾式蝕刻或濕式蝕刻。不用說，可採用二者組合。
藉由以上形成方法獲得之第一結晶氧化物半導體層及第二結晶氧化物半導體層之特徵在於其具有c軸校準。請注意，第一結晶氧化物半導體層及第二結晶氧化物半導體包含包括具c軸校準之晶體(亦稱為C軸校準晶體(CAAC))之氧化物，其具有既非單晶結構亦非非結晶結構。第一結晶氧化物半導體層及第二結晶氧化物半導體層局部包括晶粒界線。
請注意，可使用任一以上實施例中所說明之氧化物半導體形成第一及第二結晶氧化物半導體層之每一者。
不侷限於第二結晶氧化物半導體層形成於第一結晶氧化物半導體層上之二層結構，包括三或更多層之堆疊結構可藉由重複執行膜形成及熱處理程序而予形成，以於第二結晶氧化物半導體層形成之後，形成第三結晶氧化物半導體層。
藉由以上方法形成之氧化物半導體層之堆疊形成之氧化物半導體層453可用作圖6至圖9中所描繪之氧化物半導體層644。
在包括本實施例之氧化物半導體層之堆疊作為氧化物半導體層644之電晶體中，電流主要沿氧化物半導體層之堆疊之介面流動；因此，甚至當以光輻照電晶體時，或甚至當BT壓力施加於電晶體時，電晶體特性之惡化被抑制或減少。
藉由使用第一結晶氧化物半導體層及第二結晶氧化物半導體層之堆疊形成電晶體，如同氧化物半導體層453，電晶體可具有穩定電特性及高可靠性。
本實施例可與任一其他實施例適當組合。
在本實施例中，將說明包括具c軸校準之晶體(亦稱為C軸校準晶體(CAAC))之氧化物，當從a-b平面、表面、或介面之方向觀看時，其具有三角形或六角形原子配置。在晶體中，金屬原子係以層級方式配置，或金屬原子及氧原子係沿c軸以層級方式配置，且a軸或b軸之方向於a-b平面中改變(晶體繞c軸旋轉)。
廣義而言，包括CAAC之氧化物表示包括相位之非單晶氧化物，當從垂直於a-b平面之方向觀看時，其具有三角形、六角形、正三角形、或正六角形原子配置，且當從垂直於c軸方向之方向觀看時，金屬原子係以層級方式配置，或金屬原子及氧原子係以層級方式配置。
CAAC不是單晶，但並非表示CAAC僅於非結晶成分組成。儘管CAAC包括結晶部分(結晶部)，一結晶部與另一結晶部之間之界線有時並不清楚。
若CAAC中包括氧，氮可替代CAAC中所包括之部分氧。CAAC中所包括之個別結晶部之c軸可以一方向對齊(例如垂直於其上形成CAAC之基板的表面或CAAC的表面之方向)。另一方面，CAAC中所包括之個別結晶部之a-b平面之法線可以一方向對齊(例如垂直於其上形成CAAC之基板的表面或CAAC的表面之方向)。
依據組成等，CAAC變成、導體、半導體、或絕緣體。依據組成等，CAAC傳輸或不傳輸可見光。
有關該等CAAC之範例，存在一晶體，其經形成為膜形狀，且當從垂直於膜表面或支撐基板表面之方向觀察時，其具有三角形或六角形原子配置，當觀察膜之截面時，金屬原子係以層級方式配置，或金屬原子及氧原子(或氮原子)係以層級方式配置。
將參照圖19A至19E、圖20A至20C、及圖21A至21C詳細說明CAAC之晶體結構範例。在圖19A至19E、圖20A至20C、及圖21A至21C中，除非特別指明，垂直方向相應於c軸方向，且垂直於c軸方向之平面相應於a-b平面。當簡單地使用「上半」及「下半」之表達時，係指a-b平面以上上半及a-b平面以下下半(上半及下半相對於a-b平面)。此外，在圖19A至19E中，藉由圓圈環繞之O代表四配位O，及藉由同心圓環繞之O代表三配位O。
圖19A描繪一結構，其包括一個六配位In原子及近似於In原子之六個四配位氧(以下稱為四配位O)原子。此處，包括一個金屬原子及近似於金屬原子之氧原子之結構稱為小群組。圖19A中結構實際上為八面結構，但為求簡化描繪為平面結構。請注意，三個四配位O原子存在於圖19A中每一上半及下半中。在圖19A中所描繪之小群組中，電荷為0。
圖19B描繪一結構，其包括一個五配位Ga原子、近似於Ga原子之三個三配位氧(以下稱為三配位O)原子、及近似於Ga原子之二個四配位O原子。所有三配位O原子存在於a-b平面上。在圖19B中，四配位O原子之一存在於上半中，及其他四配位O原子存在於下半中。圖19B中所描繪之結構可使用In原子，因為In原子可具有五配體。在圖19B中所描繪之小群組中，電荷為0。
圖19C描繪一結構，其包括一個四配位Zn原子及近似於Zn原子之四個四配位O原子。在圖19C中，一個四配位O原子存在於上半中，及三個四配位O原子存在於下半中。另一方面，在圖19C中，三個四配位O原子可存在於上半中，及一個四配位O原子可存在於下半中。在圖19C中所描繪之小群組中，電荷為0。
圖19D描繪一結構，其包括一個六配位Sn原子及近似於Sn原子之六個四配位O原子。在圖19D中，三個四配位O原子存在於上半中，及另三個四配位O原子存在於下半中。在圖19D中所描繪之小群組中，電荷為+1。
圖19E描繪包括二個Zn原子之小群組。在圖19E中，一個四配位O原子存在於每一上半及下半中。在圖19E中所描繪之小群組中，電荷為-1。
此處，複數小群組形成中群組，及複數中群組形成大群組(亦稱為單元格)。
將說明小群組之間之鍵結規則。上半中三個O原子相對於圖19A中六配位In原子各具有沿向下方向之三個近似In原子，且下半中三個O原子各具有沿向上方向之三個近似In原子。上半中一個O原子相對於沿向下方向具有一個近似Ga原子之五配位Ga原子，及下半中一個O原子具有沿向上方向之一個近似Ga原子。上半中一個O原子相對於沿向下方向具有一個近似Zn原子之四配位Zn原子，及下半中三個O原子各具有沿向上方向之三個近似Zn原子。以此方式，以上金屬原子之四配位O原子數量等於近似於以下每一個四配位O原子之金屬原子數量。類似地，以下金屬原子之四配位O原子數量等於近似於以上每一個四配位O原子之金屬原子數量。由於四配位O原子之配位數為4，近似於以下O原子之數量與近似於以上O原子之數量總和為4。因此，當金屬原子以上四配位O原子之數量與另一金屬原子以下四配位O原子之數量總和為4時，包括金屬原子之二種小群組可鍵結。例如，若六配位金屬(In或Sn)原子經由下半中三個四配位O原子而鍵結時，便鍵結至五配位金屬(Ga或In)原子或四配位金屬(Zn)原子。
其配位數為4、5、或6之金屬原子經由沿c軸方向之四配位O原子而鍵結至另一金屬原子。除了以上以外，中群組可藉由組合複數小群組而以不同方式形成，使得層級結構之總電荷為0。
圖20A描繪In-Sn-Zn-O基材料之層級結構中所包括之中群組模型。圖20B描繪包括三個中群組之大群組。請注意，圖20C描繪若從c軸方向觀察圖20B中層級結構之原子配置。
在圖20A中，為求簡化省略三配位O原子，並以圓圈描繪四配位O原子；圓圈中數字顯示四配位O原子數量。例如，相對於Sn原子存在於每一上半及下半中之三個四配位O原子標示為圓圈3。類似地，在圖20A中，相對於In原子存在於每一上半及下半中之一個四配位O原子標示為圓圈1。圖20A亦描繪近似於下半中一個四配位O原子及上半中三個四配位O原子之Zn原子，及近似於上半中四個配位O原子及下半中三個四配位O原子之Zn原子。
在圖20A中In-Sn-Zn-O基材料之層級結構中所包括之中群組中，依序從上開始，每一上半及下半中近似於三個四配位O原子之Sn原子鍵結至每一上半及下半中近似於一個四配位O原子之In原子，In原子鍵結至上半中近似於三個四配位O原子之Zn原子，Zn原子經由相對於Zn原子之下半中一個四配位O原子而鍵結至每一上半及下半中近似於三個四配位O原子之In原子，In原子鍵結至上半中包括二個Zn原子並近似於一個四配位O原子之小群組，及小群組經由相對於小群組之下半中一個四配位O原子而鍵結至每一上半及下半中近似於三個四配位O原子之Sn原子。鍵結複數該等中群組，使得形成大群組。
此處，三配位O原子之一鍵之電荷及四配位O原子之一鍵之電荷可假設分別為-0.667及-0.5。例如，(六配位或五配位)In原子之電荷、(四配位)Zn原子之電荷、及(五配位或六配位)Sn原子之電荷分別為+3、+2、及+4。因此，包括Sn原子之小群組之電荷為+1。因此，需要-1之電荷來抵銷+1以形成包括Sn原子之層級結構。有關具有-1之電荷之結構，可提供包括圖19E中所描繪之二個Zn原子之小群組。例如，基於包括二個Zn原子之一小群組，可抵銷包括Sn原子之一小群組之電荷，使得層級結構之總電荷可為0。
當圖20B中所描繪之大群組重複時，可獲得In-Sn-Zn-O基晶體(In2SnZn3O8)。請注意，所獲得之In-Sn-Zn-O基晶體之層級結構可以組成方程式In2SnZn2O7(ZnO)m(m為0或自然數)表示。
以上說明之規則亦應用於下列材料：四成分金屬氧化物，諸如In-Sn-Ga-Zn基氧化物材料；三成分金屬氧化物，諸如In-Ga-Zn基氧化物材料(亦稱為IGZO)、In-Al-Zn基氧化物材料、Sn-Ga-Zn基氧化物材料、Al-Ga-Zn基氧化物材料、Sn-Al-Zn基氧化物材料、In-Hf-Zn基氧化物材料、In-La-Zn基氧化物材料、In-Ce-Zn基氧化物材料、In-Pr-Zn基氧化物材料、In-Nd-Zn基氧化物材料、In-Pm-Zn基氧化物材料、In-Sm-Zn基氧化物材料、In-Eu-Zn基氧化物材料、In-Gd-Zn基氧化物材料、In-Tb-Zn基氧化物材料、In-Dy-Zn基氧化物材料、In-Ho-Zn基氧化物材料、In-Er-Zn基氧化物材料、In-Tm-Zn基氧化物材料、In-Yb-Zn基氧化物材料、或In-Lu-Zn基氧化物材料；二成分金屬氧化物，諸如In-Zn基氧化物材料、Sn-Zn基氧化物材料、Al-Zn基氧化物材料、Zn-Mg基氧化物材料、Sn-Mg基氧化物材料、In-Mg基氧化物材料、或In-Ga基氧化物材料等。
有關範例，圖21A描繪In-Ga-Zn-O基材料之層級結構中所包括之中群組之模型。
在圖21A之In-Ga-Zn-O基材料之層級結構中所包括之中群組中，依序從上開始，每一上半及下半中近似於三個四配位O原子之In原子鍵結至上半中近似於一個四配位O原子之Zn原子，Zn原子經由相對於Zn原子之下半中三個四配位O原子而鍵結至每一上半及下半中近似於一個四配位O原子之Ga原子，及Ga原子經由相對於Ga原子之下半中一個四配位O原子而鍵結至每一上半及下半中近似於三個四配位O原子之In原子。鍵結複數該等中群組，使得形成大群組。
圖21B描繪包括三個中群組之大群組。請注意，圖21C描繪若從c軸方向觀察圖21B中層級結構之原子配置。
此處，由於(六配位或五配位)In原子之電荷、(四配位)Zn原子之電荷、及(五配位)Ga原子之電荷分別為+3、+2、及+3，包括任一In原子、Zn原子、及Ga原子之小群組之電荷為0。結果，具有該等小群組之組合之中群組之總電荷總是為0。
為形成In-Ga-Zn-O基材料之層級結構，不僅可使用圖21A中所描繪之中群組，亦可使用不同於圖21A之In原子、Ga原子、及Zn原子配置之中群組，以形成大群組。
本實施例可與任一其他實施例適當組合。
實際測量之絕緣閘極電晶體之場效移動性，因為各種原因可低於其原始移動性；此現象不僅發生於使用氧化物半導體之狀況。減少移動性之理由之一為半導體內部之缺點，或半導體與絕緣膜之間之介面之缺點。當使用Levinson模型時，假設半導體內部不存在缺點，而理論上計算場效移動性。
假設半導體之原始移動性及測量之場效移動性分別為μ0及μ，且半導體中存在電位障壁(諸如晶粒界線)，測量之場效移動性可以下列方程式表示。
此處，E代表電位障壁之高度，k代表波耳滋曼常數，及T代表絕對溫度。當假設電位障壁被歸因於缺點，電位障壁之高度可根據Levinson模型而以下列方程式表示。
此處，e代表基本電荷，N代表通道中每單位面積之平均缺點密度，ε代表半導體之介電常數，n代表通道中每單位面積之載子數，Cox代表每單位面積之電容，Vg代表閘極電壓，及t代表通道之厚度。若半導體層之厚度為小於或等於30 nm，通道之厚度可視為與半導體層之厚度相同。線性區域中汲極電流Id可以下列方程式表示。
此處，L代表通道長度及W代表通道寬度，且L及W各為10 μm。此外，Vd代表汲極電壓。當以上等式兩側除以Vg及接著兩側取對數，可獲得下列方程式。
方程式5之右側為Vg之函數。由此方程式，發現從藉由以In(Id/Vg)作為縱坐標及1/Vg作為橫坐標標繪實際測量值所獲得之圖中線之斜率可獲得缺點密度N。即，可從電晶體之Id-Vg特性評估缺點密度。銦(In)、錫(Sn)、及鋅(Zn)之比例為1：1：1之氧化物半導體之缺點密度N為約1 x 1012/cm2。
依據以此方式獲得之缺點密度等，從方程式2及方程式3，μ0可經計算為120 cm2/Vs。包括缺點之In-Sn-Zn氧化物之測量之移動性為35 cm2/Vs。然而，假設半導體內部及半導體與絕緣膜之間之介面均不存在缺點，氧化物半導體之移動性μ0預期為120 cm2/Vs。
請注意，甚至當半導體內部不存在缺點時，通道與閘極絕緣層之間之介面分散影響電晶體之傳輸屬性。換言之，通道與閘極絕緣層之間之介面距離x處之移動性μ0可以下列方程式表示。
此處，D代表沿閘極方向之電場，及B及G為常數。B及G可從實際測量結果獲得；根據以上測量結果，B為4.75x107 cm/s及G為10 nm(介面分散之影響達到之深度)。當D增加時(即，當閘極電壓增加時)，方程式6之第二項增加，因此移動性μ1減少。
圖22中顯示包括半導體內部無缺點之理想氧化物半導體之通道的電晶體之移動性μ2之計算結果。對計算而言，使用Synopsys，Inc.製造之裝置模擬軟體Sentaurus Device，且氧化物半導體之帶隙、電子親和性、相對介電常數、及厚度分別為2.8 eV、4.7 eV、15、及15 nm。該些值係藉由測量藉由濺鍍法形成之薄膜而予獲得。
此外，閘極、源極、及汲極之功函數假設分別為5.5 eV、4.6 eV、及4.6 eV。閘極絕緣層之厚度假設為100 nm，且其相對介電常數假設為4.1。通道長度及通道寬度各假設為10μm，及汲極電壓Vd假設為0.1 V。
如圖22中所示，移動性於略高於1 V之閘極電壓具有100 cm2/Vs或更多之峰值，並因為介面分散之影響增加而隨閘極電壓變成更高而減少。請注意，為減少介面分散，希望半導體層之表面為原子狀態之平坦(原子層平坦性)。
圖23A至23C、圖24A至24C、及圖25A至25C中顯示使用具有該等移動性之氧化物半導體製造之精密電晶體之特性的計算結果。圖26A及26B描繪用於計算之電晶體的截面結構。圖26A及26B中所描繪之電晶體各包括半導體區域8103a及半導體區域8103c，其於氧化物半導體層中具有n+型導電性。半導體區域8103a及半導體區域8103c之電阻率為2x10-3 Ωcm。
圖26A中所描繪之電晶體係形成於基底絕緣層8101及嵌入絕緣體8102之上，嵌入絕緣體8102嵌入基底絕緣層8101中並以氧化鋁形成。電晶體包括半導體區域8103a、半導體區域8103c、充當其間通道形成區域之本質半導體區域8103b、及閘極電極8105。閘極電極8105之寬度為33 nm。
閘極絕緣層8104係形成於閘極電極8105與半導體區域8103b之間。此外，側壁絕緣體8106a及側壁絕緣體8106b係形成於閘極電極8105之兩側面上，且絕緣體8107係形成於閘極電極8105之上以便避免閘極電極8105與另一佈線之間之短路。側壁絕緣體具有5 nm寬度。源極8108a及汲極8108b經配置而分別接觸半導體區域8103a及半導體區域8103c。請注意，此電晶體之通道寬度為40 nm。
圖26B之電晶體與圖26A之電晶體相同，其中其係形成於基底絕緣層8101及以氧化鋁形成之嵌入絕緣體8102之上，且其包括半導體區域8103a、半導體區域8103c、配置於其間之本質半導體區域8103b、具有33 nm寬度之閘極電極8105、閘極絕緣層8104、側壁絕緣體8106a、側壁絕緣體8106b、絕緣體8107、源極8108a、及汲極8108b。
圖26A中所描繪之電晶體與圖26B中所描繪之電晶體於側壁絕緣體8106a及側壁絕緣體8106b以下之半導體區域的導電類型不同。在圖26A中所描繪之電晶體中，側壁絕緣體8106a及側壁絕緣體8106b以下之半導體區域為具有n+型導電性之部分半導體區域8103a及半導體區域8103c，反之，在圖26B中所描繪之電晶體中，側壁絕緣體8106a及側壁絕緣體8106b以下之半導體區域為部分本質半導體區域8103b。換言之，在圖26B之半導體層中，配置具有寬度Loff之區域，其與半導體區域8103a(半導體區域8103c)或閘極電極8105均未重疊。此區域稱為偏移區域，且寬度Loff稱為偏移長度。如同從圖式中觀看，偏移長度等於側壁絕緣體8106a(側壁絕緣體8106b)之寬度。
計算中使用之其他參數如以上說明。對計算而言，使用Synopsys，Inc.製造之裝置模擬軟體Sentaurus Device。圖23A至23C顯示汲極電流(Id，實線)之閘極電壓(Vg：閘極與源極之間之電位差)相依性，及具有圖26A中所描繪之結構之電晶體之移動性(μ，虛線)。汲極電流Id係在汲極電壓(汲極與源極之間之電位差)為+1 V之假設下藉由計算而獲得，且移動性μ係在汲極電壓為+0.1V之假設下藉由計算而獲得。
圖23A顯示若閘極絕緣層之厚度為15 nm之電晶體特性，圖23B顯示若閘極絕緣層之厚度為10 nm之電晶體特性，及圖23C顯示若閘極絕緣層之厚度為5 nm之電晶體特性。隨著閘極絕緣層更薄，尤其處於關閉狀態之汲極電流Id(關閉狀態電流)顯著減少。相對地，處於開啟狀態之移動性μ及汲極電流Id(開啟狀態電流)之峰值並無顯著改變。圖中顯示在約1V之閘極電壓，儲存元件等中所需之汲極電流超過10 μA。
圖24A至24C顯示具有圖26B中所描繪偏移長度Loff為5 nm之結構的電晶體之汲極電流Id(實線)之閘極電壓Vg相依性及移動性μ(虛線)。汲極電流Id係在汲極電壓為+1 V之假設下藉由計算而獲得，且移動性μ係在汲極電壓為+0.1V之假設下藉由計算而獲得。圖24A顯示若閘極絕緣層之厚度為15 nm之電晶體特性，圖24B顯示若閘極絕緣層之厚度為10 nm之電晶體特性，及圖24C顯示若閘極絕緣層之厚度為5 nm之電晶體特性。
此外，圖25A至25C顯示具有圖26B中所描繪偏移長度Loff為15 nm之結構的電晶體之汲極電流Id(實線)之閘極電壓Vg相依性及移動性μ(虛線)。汲極電流Id係在汲極電壓為+1 V之假設下藉由計算而獲得，且移動性μ係在汲極電壓為+0.1V之假設下藉由計算而獲得。圖25A顯示若閘極絕緣層之厚度為15 nm之電晶體特性，圖25B顯示若閘極絕緣層之厚度為10 nm之電晶體特性，及圖25C顯示若閘極絕緣層之厚度為5 nm之電晶體特性。
在任一結構中，隨著閘極絕緣層更薄，關閉狀態電流顯著減少，反之，移動性μ及開啟狀態電流之峰值並無顯著改變上升。
請注意，移動性μ之峰值在圖23A至23C中為約80 cm2/Vs，圖24A至24C中為約60 cm2/Vs，及圖25A至25C中為約40 cm2/Vs；因而，移動性μ之峰值隨著偏移長度Loff增加而減少。此外，相同狀況應用於關閉狀態電流。隨著偏移長度Loff增加，開啟狀態電流亦減少；然而，開啟狀態電流中減少遠超過關閉狀態電流之逐漸減少。此外，圖中顯示在任一結構中，在約1 V之閘極電壓，儲存元件等中所需之汲極電流超過10 μA。
本實施例可與任一其他實施例適當組合。
在本實施例中，有關通道係形成於氧化物半導體層中之電晶體範例，將詳細說明包含In、Sn、及Zn作為主要成分之氧化物半導體用作氧化物半導體之電晶體。包含In、Sn、及Zn作為主要成分之氧化物半導體用作通道形成區域之電晶體，藉由沈積氧化物半導體同時加熱基板或藉由於氧化物半導體膜形成之後執行熱處理，而可具有有利特性。請注意，主要成分係指以5原子%或更多組成中所包括之元素。
藉由於包含In、Sn、及Zn作為主要成分之氧化物半導體膜形成之後刻意加熱基板，可改進電晶體之場效移動性。此外，電晶體之臨限電壓可正偏移而使電晶體正常關。
有關一範例，圖27A至27C各顯示電晶體之特性，其中使用包含In、Sn、及Zn作為主要成分並具有3μm通道長度L及10 μm通道寬度W之氧化物半導體膜，且閘極絕緣層具100 nm厚度。請注意，Vd設定為10 V。
圖27A顯示藉由濺鍍法形成包含In、Sn、及Zn作為主要成分之其氧化物半導體膜而未刻意加熱基板之電晶體特性。在此狀況下所獲得之場效移動性為18.8 cm2/Vsec。另一方面，當形成包含In、Sn、及Zn作為主要成分之氧化物半導體膜同時刻意加熱基板時，可改進場效移動性。圖27B顯示形成包含In、Sn、及Zn作為主要成分之其氧化物半導體膜同時以200℃加熱基板之電晶體特性。在此狀況下，場效移動性為32.2 cm2/Vsec。
藉由於包含In、Sn、及Zn作為主要成分之氧化物半導體膜形成之後執行熱處理，可進一步改進場效移動性。圖27C顯示藉由以200℃濺鍍形成包含In、Sn、及Zn作為主要成分之其氧化物半導體膜接著歷經650℃熱處理之電晶體特性。在此狀況下所獲得之場效移動性為34.5 cm2/Vsec。
基板之刻意加熱預期具有減少藉由濺鍍之膜形成期間將濕氣帶入氧化物半導體膜之效應。此外，膜形成後之熱處理使得氫、羥基、或濕氣可從氧化物半導體膜釋放及移除。以此方式，可改進場效移動性。該等場效移動性改進係假設不僅藉由脫水或脫氫而移除雜質亦藉由減少因密度增加之原子間距離而予達成。氧化物半導體可藉由從氧化物半導體移除雜質而高度純化以予結晶。理想上，在使用該等高度純化非單晶氧化物半導體之狀況下，預期體現超過100 cm2/Vsec之場效移動性。
包含In、Sn、及Zn作為主要成分之氧化物半導體可以下列方式結晶：氧離子注入氧化物半導體，氧化物半導體中所包括之氫、羥基、或濕氣藉由熱處理而釋放，且氧化物半導體經由熱處理或藉由之後執行之另一熱處理而予結晶。藉由該等結晶處理或再結晶處理，可獲得具有有利結晶性之非單晶氧化物半導體。
於膜形成期間及/或膜形成後之熱處理之基板的刻意加熱不僅有助於改進場效移動性亦使電晶體正常關。在形成包含In、Sn、及Zn作為主要成分之氧化物半導體膜用作通道形成區域且未刻意加熱基板之電晶體中，臨限電壓傾向於負偏移。然而，當使用所形成之氧化物半導體膜同時刻意加熱基板時，可解決臨限電壓之負偏移的問題。即，臨限電壓偏移使得電晶體變成正常關；此趨勢可藉由比較圖27A與27B之間而予確認。
請注意，臨限電壓亦可藉由改變In、Sn、及Zn之比例而予控制；當In、Sn、及Zn之組成比為2：1：3時，預期將形成正常關電晶體。此外，藉由設定靶材之組成比如下，可獲得具有高結晶性之氧化物半導體膜：In：Sn：Zn=2：1：3。
刻意加熱基板之溫度或熱處理之溫度為150℃或更高，較佳地為200℃或更高，更佳地為400℃或更高。當以高溫度執行膜形成或熱處理時，電晶體可為正常關。
藉由於膜形成期間刻意加熱基板及/或藉由於膜形成之後執行熱處理，可增加針對閘極偏壓壓力之穩定性。例如，當於150℃以MV/cm之強度施予閘極偏壓達一小時，臨限電壓之漂移可為小於±1.5 V，較佳地為小於±1.0 V。
在下列二電晶體上執行BT測試：樣本1於氧化物半導體膜形成之後未執行熱處理，樣本2於氧化物半導體膜形成之後以650℃執行熱處理。
首先，電晶體之Vg-Id特性係在25℃之基板溫度及10 V之Vds下予以測量。請注意，Vds係指汲極電壓(汲極與源極之間之電位差)。接著，基板溫度設定至150℃及Vds設定至0.1 V。之後，施加20 V之Vg使得施加於閘極絕緣層之電場強度為2 MV/cm，且狀況保持達一小時。其次，Vg設定至0 V。接著，電晶體之Vg-Id特性係在25℃之基板溫度及10 V之Vds下予以測量。此程序稱為正BT測試。
以類似方式，首先，電晶體之Vg-Id特性係在25℃之基板溫度及10 V之Vds下予以測量。接著，基板溫度設定至150℃及Vds設定至0.1 V。之後，施加-20 V之Vg使得施加於閘極絕緣層之電場強度為-2 MV/cm，且狀況保持達一小時。其次，Vg設定至0 V。接著，電晶體之Vg-Id特性係在25℃之基板溫度及10 V之Vds下予以測量。此程序稱為負BT測試。
圖28A及28B分別顯示樣本1之正BT測試結果及樣本1之負BT測試結果。圖29A及29B分別顯示樣本2之正BT測試結果及樣本2之負BT測試結果。
因正BT測試之樣本1之臨限電壓偏移量及因負BT測試之樣本1之臨限電壓偏移量分別為1.80 V及-0.42 V。因正BT測試之樣本2之臨限電壓偏移量及因負BT測試之樣本2之臨限電壓偏移量分別為0.79 V及0.76 V。發現在樣本1及樣本2之每一者中，BT測試之前與之後之間之臨限電壓偏移量小且其可靠性高。
可於氧氣中執行熱處理；另一方面，首先可於氮或惰性氣體或減壓之氣體中執行熱處理，接著於包括氧之氣體中執行熱處理。氧於脫水或脫氫之後供應至氧化物半導體，藉此可進一步增加熱處理之效果。有關脫水或脫氫之後供應氧之方法，可採用一種方法其中氧離子藉由電場加速並注入氧化物半導體膜。
因缺氧之缺點易於出現於氧化物半導體中或氧化物半導體與接觸氧化物半導體之膜之間之介面；然而，當藉由熱處理而氧化物半導體中包括過度氧時，所造成之缺氧可立即以過度氧補償。過度氧為主要存在於晶格之間之氧。當過度氧之濃度設定為高於或等於1x1016/cm3及低於或等於2x1020/cm3時，過度氧可包括於氧化物半導體中而未造成晶體變形等。
當執行熱處理使得至少部分氧化物半導體包括晶體時，可獲得更穩定氧化物半導體膜。例如，當藉由濺鍍並使用1：1：1組成比之In、Sn、及Zn之靶材，且未刻意加熱基板所形成之氧化物半導體膜，係藉由X射線繞射(XRD)分析時，觀察暈輪圖樣。所形成之氧化物半導體膜可藉由歷經熱處理而予結晶。熱處理之溫度可適當設定；當例如以650℃執行熱處理時，可於X射線繞射分析中觀察清楚的繞射峰值。
實施In-Sn-Zn-O膜之XRD分析。對於XRD分析而言，使用Bruker AXS製造之X射線繞射儀D8 ADVANCE，並採用平面外方法。
準備樣本A及樣本B並於其上執行XRD分析。以下將說明樣本A及樣本B之製造方法。
於歷經脫氫處理之石英基板上形成具100 nm厚度之In-Sn-Zn-O膜。
In-Sn-Zn-O膜係以100 W(DC)電力之濺鍍設備於氧氣中形成。具有In：Sn：Zn=1：1：1之原子比的In-Sn-Zn-O靶材用作靶材。請注意，膜形成中基板加熱溫度設定為200℃。以此方式製造之樣本用作樣本A。
其次，藉由類似於樣本A之方法製造之樣本歷經650℃之熱處理。有關熱處理，首先於氮氣中執行熱處理達一小時，進一步於氧氣中執行熱處理達一小時而未降低溫度。以此方式製造之樣本用作樣本B。
圖30顯示樣本A及樣本B之XRD頻譜。於樣本A中觀察並無峰值源於晶體，反之於樣本B中觀察到峰值源於晶體，2θ約35度及37度至38度。
如以上說明，藉由於包含In、Sn、及Zn作為主要成分之氧化物半導體的沈積期間刻意加熱基板，及/或藉由於沈積之後執行熱處理，可改進電晶體之特性。
該些基板加熱及熱處理具有避免氧化物半導體之不利雜質的氫及羥基包括於膜中之效應，或從膜移除氫及羥基之效應。即，氧化物半導體可藉由從氧化物半導體移除充當供體雜質之氫而高度純化，藉此可獲得正常關電晶體。氧化物半導體之高度純化使電晶體之關閉狀態電流可為1 aA/μm或更低。此處，關閉狀態電流之單位用於表示每微米通道寬度之電流。
圖31顯示電晶體之關閉狀態電流與測量之基板溫度(絕對溫度)之倒數之間之關係。此處，為求簡化，水平軸代表藉由測量之基板溫度之倒數乘以1000所獲得之值(1000/T)。
具體地，如圖31中所示，當基板溫度分別為125℃、85℃、及室溫(27℃)時，關閉狀態電流可為1 aA/μm(1x10-18A/μm)或更低，100 zA/μm(1x10-19 A/μm)或更低，及1 zA/μm(1x10-21 A/μm)或更低。較佳地，在125℃、85℃、及室溫，關閉狀態電流可分別為0.1 aA/μm(1x10-19 A/μm)或更低，10 zA/um(1x10-20 A/μm)或更低，及0.1 zA/μm(1x10-22 A/μm)或更低。以上關閉狀態電流之值清楚地遠低於使用Si作為半導體膜之電晶體。
請注意，為避免於氧化物半導體膜形成期間包括氫及濕氣，較佳地藉由充分抑制從沈積室外部洩漏及經由沈積室內壁脫氣，而增加濺鍍氣體純度。例如，具-70℃或更低之露點的氣體較佳地為用作濺鍍氣體以便避免膜中包括濕氣。此外，較佳地使用高度純化之靶材以便不包括諸如氫及濕氣之雜質。儘管藉由熱處理可從包含In、Sn、及Zn作為主要成分之氧化物半導體的膜移除濕氣，較佳地形成原始不包含濕氣之膜，因為於較高溫度下濕氣從包括In、Sn、及Zn作為主要成分之氧化物半導體釋放，優於包括In、Ga、及Zn作為主要成分之氧化物半導體。
評估基板溫度與使用樣本B形成之電晶體之電特性之間之關係，其上於氧化物半導體膜形成之後以650℃執行熱處理。
用於測量之電晶體具有3 μm之通道長度L，10 μm之通道寬度W，0 μm之Lov，及0 μm之dw。請注意，Vds設定至10 V。請注意，基板溫度為-40℃、-25℃、25℃、75℃、125℃、及150℃。此處，在電晶體中，閘極電極與一對電極之一重疊部分之寬度稱為Lov，及未與氧化物半導體膜重疊之該對電極之部分之寬度稱為dW。
圖32顯示Id(實線)之Vg相依性及場效移動性(虛線)。圖33A顯示基板溫度與臨限電壓之間之關係，及圖33B顯示基板溫度與場效移動性之間之關係。
從圖33A，發現臨限電壓隨著基板溫度增加而下降。請注意，臨限電壓於-40℃至150℃之範圍內從1.09 V減少至-0.23 V。
從圖33B，發現場效移動性隨著基板溫度增加而下降。請注意，場效移動性於-40℃至150℃之範圍內從36 cm2/Vs減少至32 cm2/Vs。因而，發現電特性之變化於以上溫度範圍內小。
在電晶體中，包含In、Sn、及Zn作為主要成分之該等氧化物半導體用作通道形成區域，可獲得30 cm2/Vsec或更高之場效移動性，較佳地為40 cm2/Vsec或更高，更佳地為60 cm2/Vsec或更高，且關閉狀態電流維持在1 aA/μm或更低，其可達成LSI所需開啟狀態電流。例如，在L/W為33 nm/40 nm之FET中，當閘極電壓為2.7 V及汲極電壓為1.0 V時，12 μA或更高之開啟狀態電流可流動。此外，在電晶體作業所需之溫度範圍中可確保充分電特性。基於該等特性，甚至當包括氧化物半導體之電晶體亦配置使用Si半導體形成之積體電路中，可體現具有新穎功能之積體電路而未減少作業速度。
本實施例可與任一以上說明之實施例適當組合。
在本範例中，將參照圖34A及34B等說明包括In-Sn-Zn-O膜作為其中形成通道之氧化物半導體層之電晶體範例。
圖34A及34B為具有頂閘頂部接觸結構之共面電晶體之俯視圖及截面圖。圖34A為電晶體之俯視圖。圖34B描繪圖34A中沿虛線A-B之截面A1-A2。
圖34B中所描繪之電晶體包括基板8500；配置於基板8500上之基底絕緣層8502；配置於基底絕緣層8502週邊之保護絕緣膜8504；配置於基底絕緣層8502及保護絕緣膜8504之上並包括高電阻區域8506a及低電阻區域8506b之氧化物半導體層8506；配置於氧化物半導體層8506上之閘極絕緣層8508；經配置而與氧化物半導體層8506重疊且閘極絕緣層8508置於其間之閘極電極8510；經配置而接觸閘極電極8510側面之側壁絕緣膜8512；經配置而接觸至少低電阻區域8506b之一對電極8514；經配置而覆蓋至少氧化物半導體層8506、閘極電極8510、該對電極8514之層間絕緣膜8516；及經配置以經由層間絕緣膜8516中所形成之開口而連接至該對電極8514之至少之一之佈線8518。
儘管未描繪，保護膜可經配置以覆蓋層間絕緣膜8516及佈線8518。基於保護膜，可減少藉由層間絕緣膜8516之表面導電產生之小量洩漏電流，因而可減少電晶體之關閉狀態電流。
本範例可與任一以上說明之實施例適當組合。
在本實施例中，將參照圖35A及35B說明與以上範例不同之In-Sn-Zn-O膜用作氧化物半導體層之電晶體的另一範例。
圖35A及35B為描繪本範例中所製造之電晶體結構之俯視圖及截面圖。圖35A為電晶體之俯視圖。圖35B為圖35A中沿虛線B1-B2之截面圖。
圖35B中所描繪之電晶體包括基板8600；配置於基板8600上之基底絕緣層8602；配置於基底絕緣層8602上之氧化物半導體層8606；接觸氧化物半導體層8606之一對電極8614；配置於氧化物半導體層8606及該對電極8614上之閘極絕緣層8608；經配置以與氧化物半導體層8606重疊且閘極絕緣層8608置於其間之閘極電極8610；經配置以覆蓋閘極絕緣層8608及閘極電極8610之層間絕緣膜8616；經由層間絕緣膜8616中所形成之開口而連接至該對電極8614之佈線8618；及經配置以覆蓋層間絕緣膜8616及佈線8618之保護膜8620。
有關基板8600，可使用玻璃基板。有關基底絕緣層8602，可使用氧化矽膜。有關氧化物半導體層8606，可使用In-Sn-Zn-O膜。有關該對電極8614，可使用鎢膜。有關閘極絕緣層8608，可使用氧化矽膜。閘極電極8610可具有氮化鉭膜及鎢膜之堆疊結構。層間絕緣膜8616可具有氧氮化矽膜及聚醯亞胺膜之堆疊結構。佈線8618可各具有鈦膜、鋁膜、及鈦膜依序形成之堆疊結構。有關保護膜8620，可使用聚醯亞胺膜。
請注意，在具有圖35A中所描繪之結構的電晶體中，與該對電極8614之一重疊之閘極電極8610部分之寬度稱為Lov。類似地，未與氧化物半導體層8606重疊之該對電極8614部分之寬度稱為dW。
本範例可與任一以上說明之實施例適當組合。
使用根據本發明之一實施例之訊號處理電路，可提供具低電力消耗之高度可靠電子裝置及電子裝置。尤其，當根據本發明之一實施例之具低電力消耗之訊號處理電路附加至具有連續接收電力困難之可攜式電子裝置作為裝置組件時，可獲得增加連續作業時間之優點。
根據本發明之一實施例之訊號處理電路可用於顯示裝置、個人電腦、或配置記錄媒體之影像再生裝置(典型地，再生諸如數位多功能碟片(DVD)之記錄媒體內容並具有顯示器以顯示再生之影像之裝置)。除了以上之外，有關可採用根據本發明之一實施例之訊號處理電路之電子裝置，可提供行動電話、可攜式遊戲機、可攜式資訊終端機、電子書閱讀器、諸如錄影機及數位相機之錄像機、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(例如汽車音響系統及數位音頻播放器)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)、自動販實機等。圖18A至18F中顯示該些電子裝置之特定範例。
圖18A描繪電子書閱讀器，其包括外殼7001、顯示部7002等。根據本發明之一實施例之訊號處理電路可用於控制電子書閱讀器之驅動的積體電路。將根據本發明之一實施例之訊號處理電路用於控制電子書閱讀器之驅動的積體電路，電子書閱讀器可減少電力消耗。當使用軟性基板時，訊號處理電路可具有彈性，藉此可提供彈性及質輕之使用者友善的電子書閱讀器。
圖18B描繪顯示裝置，其包括外殼7011、顯示部7012、支撐基底7013等。根據本發明之一實施例之訊號處理電路可用於控制顯示裝置之驅動的積體電路。將根據本發明之一實施例之訊號處理電路用於控制顯示裝置之驅動的積體電路，顯示裝置可減少電力消耗。顯示裝置以其種類包括用於個人電腦、TV廣播接收、廣告等之任一資訊顯示裝置。
圖18C描繪顯示裝置，其包括外殼7021、顯示部7022等。根據本發明之一實施例之訊號處理電路可用於控制顯示裝置之驅動的積體電路。將根據本發明之一實施例之訊號處理電路用於控制顯示裝置之驅動的積體電路，顯示裝置可減少電力消耗。再者，基於使用軟性基板，訊號處理電路可具有彈性。因而，可提供彈性及質輕之使用者友善的顯示裝置。因此，如圖18C中所描繪，可使用該等顯示裝置同時固定至織品等，顯示裝置之應用範圍引人注目地變寬。
圖18D描繪可攜式遊戲機，其包括外殼7031、外殼7032、顯示部7033、顯示部7034、麥克風7035、揚聲器7036、操作鍵7037、觸控筆7038等。根據本發明之一實施例之訊號處理電路可用於控制可攜式遊戲機之驅動的積體電路。將根據本發明之一實施例之訊號處理電路用於控制可攜式遊戲機之驅動的積體電路，可攜式遊戲機可減少電力消耗。儘管圖18D中所描繪之可攜式遊戲機具有二顯示部7033及7034，可攜式遊戲機中所包括之顯示部數量不限於此。
圖18E描繪行動電話，其包括外殼7041、顯示部7042、音頻輸入部7043、音頻輸出部7044、操作鍵7045、光接收部7046等。光接收部7046中所接收之光轉換為電訊號，藉此可載入外部影像。根據本發明之一實施例之訊號處理電路可用於控制行動電話之驅動的積體電路。將根據本發明之一實施例之訊號處理電路用於控制行動電話之驅動的積體電路，行動電話可減少電力消耗。
圖18F描繪可攜式資訊終端機，其包括外殼7051、顯示部7052、操作鍵7053等。在圖18F中所描繪之可攜式資訊終端機中，數據機可併入外殼7051。根據本發明之一實施例之訊號處理電路可用於控制可攜式資訊終端機之驅動的積體電路。將根據本發明之一實施例之訊號處理電路用於控制可攜式資訊終端機之驅動的積體電路，可攜式資訊終端機可減少電力消耗。
本範例可與任一以上說明之實施例及範例適當組合。
本申請案係依據2010年8月26日向日本專利處提出申請之序號2010-189214日本專利申請案，及2011年5月20日向日本專利處提出申請之序號2011-113178日本專利申請案，其整個內容係以提及方式併入本文。
100、402．．．儲存元件
101、102．．．相位轉換元件
103、104．．．選擇電晶體
111、112、660、662．．．電晶體
121、122、664．．．電容器
131、133．．．n通道電晶體
132、134．．．p通道電晶體
150．．．訊號處理電路
151、152．．．算術電路
153、154、155．．．儲存裝置
156．．．控制裝置
157．．．電源控制電路
401．．．切換元件
403．．．儲存元件群組
404a、404b．．．氧化物導電層
437、628、650、654．．．絕緣層
450a．．．第一結晶氧化物半導體層
450b．．．第二結晶氧化物半導體層
453、644、8506、8606．．．氧化物半導體層
501．．．開口部
502、503、504、642、642a、642b、649、8514、8614．．．電極
600、900、8500、8600．．．基板
602．．．保護層
604、8103a、8103b、8103c．．．半導體區域
606．．．元件隔離絕緣層
608、646、8104．．．閘極絕緣層
610、648、8105、8510、8610．．．閘極電極
616．．．通道形成區域
620、620a、620b．．．雜質區域
622．．．金屬層
624、624a、624b．．．金屬化合物區域
658、8518、8618．．．佈線
901．．．算術邏輯單元
902．．．ALU控制器
903．．．指令解碼器
904．．．中斷控制器
905．．．時序控制器
906．．．暫存器
907．．．暫存器控制器
908．．．匯流排介面
909．．．可重寫ROM
920．．．ROM介面
7001、7011、7021、7031、7032、7041、7051．．．外殼
7002、7012、7022、7033、7034、7042、7052．．．顯示部
7013．．．支撐基底
7035．．．麥克風
7036．．．揚聲器
7037、7045、7053．．．操作鍵
7038．．．觸控筆
7043．．．音頻輸入部
7044．．．音頻輸出部
7046．．．光接收部
8101、8502、8602．．．基底絕緣層
8102、8107．．．絕緣體
8106a、8106b．．．側壁絕緣體
8108a．．．源極
8108b．．．汲極
8504．．．保護絕緣膜
8506a．．．高電阻區域
8506b．．．低電阻區域
8508、8608．．．閘極絕緣層
8512．．．側壁絕緣膜
8516、8616．．．層間絕緣膜
8620．．．保護膜
圖1A及1B為儲存元件之電路圖。
圖2為顯示儲存元件之作業的時序圖。
圖3A及3B各描繪儲存裝置之結構。
圖4為訊號處理電路之方塊圖。
圖5為其中使用儲存裝置之CPU之方塊圖。
圖6為截面圖，描繪儲存元件之結構。
圖7為截面圖，描繪儲存元件之結構。
圖8為截面圖，描繪儲存元件之結構。
圖9為截面圖，描繪儲存元件之結構。
圖10A至10E描繪儲存元件之製造方法。
圖11A至11C描繪儲存元件之製造方法。
圖12A至12D描繪儲存元件之製造方法。
圖13A至13D描繪儲存元件之製造方法。
圖14A至14D描繪儲存元件之製造方法。
圖15A至15D描繪儲存元件之製造方法。
圖16A至16C描繪儲存元件之製造方法。
圖17A及17B為截面圖，各描繪電晶體之結構。
圖18A至18F各描繪電子裝置之結構。
圖19A至19E描繪氧化物材料之結構。
圖20A至20C描繪氧化物材料之結構。
圖21A至21C描繪氧化物材料之結構。
圖22顯示藉由計算而獲得之閘極電壓移動性之相依性。
圖23A至23C顯示汲極電流之閘極電壓相依性及藉由計算而獲得之移動性。
圖24A至24C顯示汲極電流之閘極電壓相依性及藉由計算而獲得之移動性。
圖25A至25C顯示汲極電流之閘極電壓相依性及藉由計算而獲得之移動性。
圖26A及26B描繪用於計算之電晶體的截面結構。
圖27A至27C顯示各包括氧化物半導體膜之電晶體特性。
圖28A及28B顯示樣本1之電晶體於BT測試後之Vg-Id特性。
圖29A及29B顯示樣本2之電晶體於BT測試後之Vg-Id特性。
圖30顯示樣本A及樣本B之XRD頻譜。
圖31顯示電晶體之測量中關閉狀態電流與基板溫度之間之關係。
圖32顯示Id之Vg相依性及場效移動性。
圖33A顯示臨限電壓與基板溫度之間之關係，及圖33B顯示場效移動性與基板溫度之間之關係。
圖34A及34B為電晶體之俯視圖及截面圖。
圖35A及35B為電晶體之俯視圖及截面圖。
100．．．儲存元件
101、102．．．相位轉換元件
103、104．．．選擇電晶體
111、112．．．電晶體
121、122．．．電容器
Claims (21)
- 一種訊號處理電路，包含：算術電路；以及儲存裝置，經組配以儲存來自該算術電路之資料，該儲存裝置包含儲存元件，該儲存元件包含輸入端子、輸出端子、第一反向器、第二反向器、第一選擇電晶體、第二選擇電晶體、第一電晶體、第二電晶體、第一電容器、及第二電容器，其中，該第一電晶體及該第二電晶體之各者包含包括通道之氧化物半導體層，其中，該第一反向器之輸入端子經由該第一選擇電晶體及該第二電晶體而電連接至該儲存元件之該輸入端子，其中，該第一反向器之輸出端子經由該第二選擇電晶體而電連接至該儲存元件之該輸出端子，其中，該第一反向器之該輸出端子經由該第一電晶體而電連接至該第二反向器之輸入端子，其中，該第二反向器之輸出端子經由該第二電晶體而電連接至該第一反向器之該輸入端子，其中，該第一電容器之電極電連接至該第二反向器之該輸入端子，以及其中，該第二電容器之電極電連接至該第一反向器之該輸入端子。
- 如申請專利範圍第1項之訊號處理電路，其中，該第一反向器及該第二反向器為反向器或時控反向器。
- 如申請專利範圍第1項之訊號處理電路，其中，該氧化物半導體層包含In-Ga-Zn-O基氧化物半導體。
- 如申請專利範圍第2項之訊號處理電路，其中，該氧化物半導體層包含In-Ga-Zn-O基氧化物半導體。
- 一種訊號處理電路之驅動方法，該訊號處理電路包含儲存元件，該儲存元件包含第一反向器、第二反向器、第一選擇電晶體、第二選擇電晶體、第一電晶體、第二電晶體、第一電容器、及第二電容器，其中，該第一電晶體及該第二電晶體之各者包含包括通道之氧化物半導體層，其中該第一反向器之輸入端子經由該第一選擇電晶體及該第二電晶體而電連接至該儲存元件之該輸入端子，其中該第一反向器之輸出端子經由該第二選擇電晶體而電連接至該儲存元件之該輸出端子，其中該第一反向器之該輸出端子經由該第一電晶體而電連接至該第二反向器之輸入端子，其中該第二反向器之輸出端子經由該第二電晶體而電連接至該第一反向器之該輸入端子，其中該第一電容器之電極電連接至該第二反向器之該輸入端子，以及其中該第二電容器之電極電連接至該第一反向器之該輸入端子，該方法包含以下步驟：經由該第一選擇電晶體及該第二電晶體而供應資料之電位至該第一反向器之輸入端子；經由該第二選擇電晶體而輸出該第一反向器之輸出端子之電位，作為輸出訊號；經由該第一電晶體而供應該第一反向器之該輸出端子 之電位至該第二反向器之輸入端子；經由該第二電晶體而供應該第二反向器之輸出端子之電位至該第一反向器之該輸入端子；以及在停止供應電源電壓至該第一反向器及該第二反向器之前，關閉該第一電晶體及該第二電晶體。
- 如申請專利範圍第5項之訊號處理電路之驅動方法，其中，控制該第一電晶體及該第二電晶體，使得當該第一電晶體及該第二電晶體之一處於開啟狀態時，另一者則處於開啟狀態。
- 如申請專利範圍第5項之訊號處理電路之驅動方法，其中，該第一電晶體及該第二電晶體具有相同導電類型，以及其中，輸入至該第一電晶體之閘極之第一控制訊號，及輸入至該第二電晶體之閘極之第二控制訊號為相同訊號。
- 如申請專利範圍第6項之訊號處理電路之驅動方法，其中，該第一電晶體及該第二電晶體具有相同導電類型，以及其中，輸入至該第一電晶體之閘極之第一控制訊號，及輸入至該第二電晶體之閘極之第二控制訊號為相同訊號。
- 一種儲存裝置，包含： 儲存元件，包含輸入端子、輸出端子、第一反向器、第二反向器、第一選擇電晶體、第二選擇電晶體、第一電晶體、第二電晶體、第一電容器、及第二電容器，其中，該第一電晶體及該第二電晶體之各者包含包括通道之氧化物半導體層，其中，該第一反向器之輸入端子經由該第一選擇電晶體及該第二電晶體而電連接至該儲存元件之該輸入端子，其中，該第一反向器之輸出端子經由該第二選擇電晶體而電連接至該儲存元件之該輸出端子，其中，該第一反向器之該輸出端子經由該第一電晶體而電連接至該第二反向器之輸入端子，其中，該第二反向器之輸出端子經由該第二電晶體而電連接至該第一反向器之該輸入端子，其中，該第一電容器之電極電連接至該第二反向器之該輸入端子，以及其中，該第二電容器之電極電連接至該第一反向器之該輸入端子。
- 如申請專利範圍第9項之儲存裝置，其中，該第一反向器及該第二反向器為反向器或時控反向器。
- 如申請專利範圍第9項之儲存裝置，其中，該氧化物半導體層包含In-Ga-Zn-O基氧化物半導體。
- 如申請專利範圍第10項之儲存裝置，其中，該氧化物半導體層包含In-Ga-Zn-O基氧化物半導體。
- 一種半導體裝置，包含儲存元件，該儲存元件包 含：第一反向器；第二反向器；第一選擇電晶體；第二選擇電晶體；第一電晶體，包含氧化物半導體層；以及第二電晶體，包含氧化物半導體層，其中，該第一反向器之輸入端子經由該第一選擇電晶體及該第二電晶體而電連接至該儲存元件之輸入端子，其中，該第一反向器之輸出端子經由該第二選擇電晶體而電連接至該儲存元件之輸出端子，其中，該第一反向器之該輸出端子經由該第一電晶體而電連接至該第二反向器之輸入端子，以及其中，該第二反向器之輸出端子經由該第二電晶體而電連接至該第一反向器之該輸入端子。
- 如申請專利範圍第13項之半導體裝置，其中，該氧化物半導體層至少包含銦或鋅。
- 如申請專利範圍第13項之半導體裝置，其中，該第一電晶體及該第二電晶體之每微米通道寬度的關閉狀態電流為低於或等於1×10-21A/μm。
- 一種半導體裝置，包含儲存元件，該儲存元件包含：第一反向器；第二反向器； 第一選擇電晶體；第二選擇電晶體；第一電晶體，包含氧化物半導體層；第二電晶體，包含氧化物半導體層；第一電容器；以及第二電容器，其中，該第一反向器之輸入端子經由該第一選擇電晶體及該第二電晶體而電連接至該儲存元件之輸入端子，其中，該第一反向器之輸出端子經由該第二選擇電晶體而電連接至該儲存元件之輸出端子，其中，該第一反向器之該輸出端子經由該第一電晶體而電連接至該第二反向器之輸入端子，其中，該第二反向器之輸出端子經由該第二電晶體而電連接至該第一反向器之該輸入端子，其中，該第一電容器之電極電連接至該第二反向器之該輸入端子，以及其中，該第二電容器之電極電連接至該第一反向器之該輸入端子。
- 如申請專利範圍第16項之半導體裝置，其中，該氧化物半導體層至少包含銦或鋅。
- 如申請專利範圍第16項之半導體裝置，其中，該第一電晶體及該第二電晶體之每微米通道寬度的關閉狀態電流為低於或等於1×10-21A/μm。
- 一種半導體裝置之驅動方法，該半導體裝置包含 儲存元件，其中，該儲存元件包含第一反向器、第二反向器、第一選擇電晶體、第二選擇電晶體、包含氧化物半導體層之第一電晶體、包含氧化物半導體層之第二電晶體，其中該第一反向器之輸入端子經由該第一選擇電晶體及該第二電晶體而電連接至該儲存元件之輸入端子，其中該第一反向器之輸出端子經由該第二選擇電晶體而電連接至該儲存元件之輸出端子，其中該第一反向器之該輸出端子經由該第一電晶體而電連接至該第二反向器之輸入端子，以及其中該第二反向器之輸出端子經由該第二電晶體而電連接至該第一反向器之該輸入端子，該方法包含以下步驟：經由該第一選擇電晶體及該第二電晶體而供應資料之電位至該第一反向器之該輸入端子；經由該第二選擇電晶體而輸出該第一反向器之該輸出端子之電位，作為輸出訊號；經由該第一電晶體而供應該第一反向器之該輸出端子之該電位至該第二反向器之該輸入端子；經由該第二電晶體而供應該第二反向器之輸出端子之電位至該第一反向器之該輸入端子；以及在停止供應電源電壓至該第一反向器及該第二反向器之前，關閉該第一電晶體及該第二電晶體。
- 如申請專利範圍第19項之半導體裝置之驅動方法，其中，該氧化物半導體層至少包含銦或鋅。
- 如申請專利範圍第19項之半導體裝置之驅動方法，其中，該第一電晶體及該第二電晶體之每微米通道寬度的關閉狀態電流為低於或等於1×10-21A/μm。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010189214 | 2010-08-26 | ||
| JP2011113178 | 2011-05-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201232545A TW201232545A (en) | 2012-08-01 |
| TWI534808B true TWI534808B (zh) | 2016-05-21 |
Family
ID=44651189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100130102A TWI534808B (zh) | 2010-08-26 | 2011-08-23 | 訊號處理電路及其驅動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8787073B2 (zh) |
| EP (1) | EP2426669B1 (zh) |
| JP (3) | JP2013009285A (zh) |
| KR (1) | KR101780824B1 (zh) |
| TW (1) | TWI534808B (zh) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102094131B1 (ko) * | 2010-02-05 | 2020-03-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치를 구동하는 방법 |
| JP2013009285A (ja) * | 2010-08-26 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 信号処理回路及びその駆動方法 |
| TWI562142B (en) * | 2011-01-05 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Storage element, storage device, and signal processing circuit |
| JP5839474B2 (ja) | 2011-03-24 | 2016-01-06 | 株式会社半導体エネルギー研究所 | 信号処理回路 |
| US8854867B2 (en) | 2011-04-13 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and driving method of the memory device |
| US9070776B2 (en) * | 2011-04-15 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| KR102081792B1 (ko) | 2011-05-19 | 2020-02-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 연산회로 및 연산회로의 구동방법 |
| JP5951351B2 (ja) * | 2011-05-20 | 2016-07-13 | 株式会社半導体エネルギー研究所 | 加算器及び全加算器 |
| US8736315B2 (en) | 2011-09-30 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6125211B2 (ja) | 2011-11-25 | 2017-05-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8951899B2 (en) | 2011-11-25 | 2015-02-10 | Semiconductor Energy Laboratory | Method for manufacturing semiconductor device |
| US20130137232A1 (en) | 2011-11-30 | 2013-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming oxide semiconductor film and method for manufacturing semiconductor device |
| JP6099372B2 (ja) | 2011-12-05 | 2017-03-22 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| US8995218B2 (en) * | 2012-03-07 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6004697B2 (ja) * | 2012-03-27 | 2016-10-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9048323B2 (en) | 2012-04-30 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8873308B2 (en) | 2012-06-29 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing circuit |
| JP6220597B2 (ja) * | 2012-08-10 | 2017-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI614813B (zh) | 2013-01-21 | 2018-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| JP2014195243A (ja) * | 2013-02-28 | 2014-10-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014195241A (ja) | 2013-02-28 | 2014-10-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP6298662B2 (ja) * | 2013-03-14 | 2018-03-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6329843B2 (ja) | 2013-08-19 | 2018-05-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR102275031B1 (ko) * | 2013-10-16 | 2021-07-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 연산 처리 장치의 구동 방법 |
| WO2015097596A1 (en) * | 2013-12-26 | 2015-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9300292B2 (en) | 2014-01-10 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Circuit including transistor |
| JP6495698B2 (ja) | 2014-03-20 | 2019-04-03 | 株式会社半導体エネルギー研究所 | 半導体装置、電子部品、及び電子機器 |
| US9443564B2 (en) | 2015-01-26 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic component, and electronic device |
| JP6744108B2 (ja) * | 2015-03-02 | 2020-08-19 | 株式会社半導体エネルギー研究所 | トランジスタ、トランジスタの作製方法、半導体装置および電子機器 |
| TWI583115B (zh) * | 2016-03-29 | 2017-05-11 | Signal processing system and method | |
| CN107958656B (zh) * | 2018-01-08 | 2019-07-02 | 武汉华星光电技术有限公司 | Goa电路 |
| KR102115195B1 (ko) * | 2018-10-24 | 2020-06-05 | 국방과학연구소 | 인버터를 구비하는 소나 시스템 |
Family Cites Families (138)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| US4809225A (en) | 1987-07-02 | 1989-02-28 | Ramtron Corporation | Memory cell with volatile and non-volatile portions having ferroelectric capacitors |
| JP2970858B2 (ja) * | 1990-11-01 | 1999-11-02 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| JPH05110392A (ja) * | 1991-10-16 | 1993-04-30 | Hitachi Ltd | 状態保持回路を具備する集積回路 |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JPH078836A (ja) | 1993-06-21 | 1995-01-13 | Daikin Ind Ltd | 電気集塵エレメントの集塵電極板 |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| JPH1078836A (ja) | 1996-09-05 | 1998-03-24 | Hitachi Ltd | データ処理装置 |
| US6271542B1 (en) | 1997-12-08 | 2001-08-07 | International Business Machines Corporation | Merged logic and memory combining thin film and bulk Si transistors |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP2002057220A (ja) * | 2000-08-11 | 2002-02-22 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| US6385120B1 (en) | 2000-12-22 | 2002-05-07 | Texas Instruments Incorporated | Power-off state storage apparatus and method |
| JP2002207460A (ja) | 2001-01-10 | 2002-07-26 | Toshiba Corp | 表示装置 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| US6944045B2 (en) * | 2001-11-19 | 2005-09-13 | Rohm Co., Ltd. | Data holding apparatus and data read out method |
| JP4091301B2 (ja) | 2001-12-28 | 2008-05-28 | 富士通株式会社 | 半導体集積回路および半導体メモリ |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| JP4257214B2 (ja) * | 2002-02-28 | 2009-04-22 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| JP3560596B2 (ja) | 2002-08-22 | 2004-09-02 | 沖電気工業株式会社 | 演算装置及びデータの読出方法 |
| JP4141767B2 (ja) * | 2002-08-27 | 2008-08-27 | 富士通株式会社 | 強誘電体キャパシタを使用した不揮発性データ記憶回路 |
| US6940753B2 (en) | 2002-09-24 | 2005-09-06 | Sandisk Corporation | Highly compact non-volatile memory and method therefor with space-efficient data registers |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| US6788567B2 (en) | 2002-12-02 | 2004-09-07 | Rohm Co., Ltd. | Data holding device and data holding method |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| JP4524735B2 (ja) | 2003-06-20 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| KR101019337B1 (ko) | 2004-03-12 | 2011-03-07 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 아몰퍼스 산화물 및 박막 트랜지스터 |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7374984B2 (en) | 2004-10-29 | 2008-05-20 | Randy Hoffman | Method of forming a thin film component |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| EP2455975B1 (en) | 2004-11-10 | 2015-10-28 | Canon Kabushiki Kaisha | Field effect transistor with amorphous oxide |
| US7868326B2 (en) | 2004-11-10 | 2011-01-11 | Canon Kabushiki Kaisha | Field effect transistor |
| AU2005302963B2 (en) | 2004-11-10 | 2009-07-02 | Cannon Kabushiki Kaisha | Light-emitting device |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| WO2006073060A1 (ja) | 2004-12-16 | 2006-07-13 | Nec Corporation | 半導体記憶装置 |
| US7248090B2 (en) * | 2005-01-10 | 2007-07-24 | Qualcomm, Incorporated | Multi-threshold MOS circuits |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI390735B (zh) | 2005-01-28 | 2013-03-21 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| JP4466853B2 (ja) * | 2005-03-15 | 2010-05-26 | セイコーエプソン株式会社 | 有機強誘電体メモリ及びその製造方法 |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100702310B1 (ko) | 2005-07-21 | 2007-03-30 | 주식회사 하이닉스반도체 | 비휘발성 래치 회로 및 이를 포함하는 시스템 온 칩 |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP4560502B2 (ja) | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
| EP1995787A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method therof |
| JP5064747B2 (ja) * | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| CN101667544B (zh) | 2005-11-15 | 2012-09-05 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| KR100833250B1 (ko) * | 2006-12-08 | 2008-05-28 | (주)실리콘화일 | 적층구조를 갖는 집적회로의 제조방법 및 그 집적회로 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| US20090002044A1 (en) | 2007-06-29 | 2009-01-01 | Seiko Epson Corporation | Master-slave type flip-flop circuit |
| WO2009037831A1 (ja) * | 2007-09-19 | 2009-03-26 | Sanyo Electric Co., Ltd. | フリップフロップ回路 |
| WO2009063542A1 (ja) | 2007-11-12 | 2009-05-22 | Fujitsu Microelectronics Limited | 半導体装置 |
| JP5430846B2 (ja) | 2007-12-03 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5366517B2 (ja) * | 2007-12-03 | 2013-12-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| JP2009206508A (ja) | 2008-01-31 | 2009-09-10 | Canon Inc | 薄膜トランジスタ及び表示装置 |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| US8174021B2 (en) * | 2009-02-06 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| KR101930682B1 (ko) | 2009-10-29 | 2018-12-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101754704B1 (ko) | 2009-11-20 | 2017-07-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치 |
| CN104700890B (zh) | 2009-12-18 | 2017-10-17 | 株式会社半导体能源研究所 | 非易失性锁存电路和逻辑电路以及使用它们的半导体器件 |
| WO2011089847A1 (en) | 2010-01-20 | 2011-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing circuit and method for driving the same |
| JP2013009285A (ja) * | 2010-08-26 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 信号処理回路及びその駆動方法 |
| TWI543158B (zh) | 2010-10-25 | 2016-07-21 | 半導體能源研究所股份有限公司 | 半導體儲存裝置及其驅動方法 |
-
2011
- 2011-08-22 JP JP2011180388A patent/JP2013009285A/ja not_active Withdrawn
- 2011-08-23 TW TW100130102A patent/TWI534808B/zh not_active IP Right Cessation
- 2011-08-23 US US13/215,302 patent/US8787073B2/en not_active Expired - Fee Related
- 2011-08-25 KR KR1020110085240A patent/KR101780824B1/ko active IP Right Grant
- 2011-08-26 EP EP11179033.3A patent/EP2426669B1/en active Active
-
2014
- 2014-07-16 US US14/332,630 patent/US9424921B2/en active Active
-
2015
- 2015-04-16 JP JP2015084169A patent/JP5963905B2/ja not_active Expired - Fee Related
-
2016
- 2016-06-28 JP JP2016127447A patent/JP6178466B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP6178466B2 (ja) | 2017-08-09 |
| US8787073B2 (en) | 2014-07-22 |
| KR20120041112A (ko) | 2012-04-30 |
| KR101780824B1 (ko) | 2017-10-10 |
| US9424921B2 (en) | 2016-08-23 |
| US20120051117A1 (en) | 2012-03-01 |
| EP2426669B1 (en) | 2014-11-26 |
| JP2016201554A (ja) | 2016-12-01 |
| TW201232545A (en) | 2012-08-01 |
| JP5963905B2 (ja) | 2016-08-03 |
| EP2426669A1 (en) | 2012-03-07 |
| US20140328111A1 (en) | 2014-11-06 |
| JP2013009285A (ja) | 2013-01-10 |
| JP2015167371A (ja) | 2015-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI534808B (zh) | 訊號處理電路及其驅動方法 | |
| US9263473B2 (en) | Oxide semiconductor memory device | |
| US9818749B2 (en) | Storage element, storage device, and signal processing circuit | |
| US9076520B2 (en) | Semiconductor device and driving method thereof | |
| JP2024057064A (ja) | 半導体装置 | |
| JP6005388B2 (ja) | 半導体装置及び半導体装置の作製方法 | |
| TWI540445B (zh) | 信號處理電路 | |
| TWI541981B (zh) | 半導體裝置 | |
| US8537600B2 (en) | Low off-state leakage current semiconductor memory device | |
| US8675394B2 (en) | Semiconductor memory device with oxide semiconductor transistor | |
| US8357963B2 (en) | Semiconductor device | |
| US8654566B2 (en) | Semiconductor device and driving method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |