JP2015167371A - 信号処理回路 - Google Patents

信号処理回路 Download PDF

Info

Publication number
JP2015167371A
JP2015167371A JP2015084169A JP2015084169A JP2015167371A JP 2015167371 A JP2015167371 A JP 2015167371A JP 2015084169 A JP2015084169 A JP 2015084169A JP 2015084169 A JP2015084169 A JP 2015084169A JP 2015167371 A JP2015167371 A JP 2015167371A
Authority
JP
Japan
Prior art keywords
transistor
oxide semiconductor
oxide
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015084169A
Other languages
English (en)
Other versions
JP5963905B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
小山　潤
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015084169A priority Critical patent/JP5963905B2/ja
Publication of JP2015167371A publication Critical patent/JP2015167371A/ja
Application granted granted Critical
Publication of JP5963905B2 publication Critical patent/JP5963905B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Dram (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】複雑な作製工程を必要とせず、消費電力を抑えることができる信号処理回路の提供する。【解決手段】入力された信号の位相を反転させて出力する論理素子を２つ（第１の位相反転素子及び第２の位相反転素子）と、第１の選択トランジスタと、第２の選択トランジスタと、を有する記憶素子であって、酸化物半導体層にチャネルが形成されるトランジスタと容量素子との組を２つ（第１のトランジスタと第１の容量素子との組、及び第２のトランジスタと第２の容量素子との組）有する。そして、信号処理回路が有する記憶装置に上記記憶素子を用いる。例えば、信号処理回路が有するレジスタ、キャッシュメモリ等の記憶装置に上記記憶素子を用いる。【選択図】図１

Description

電源を切っても記憶している論理状態が消えない不揮発性の記憶装置、及びそれを用い
た信号処理回路に関する。また、当該記憶装置及び当該信号処理回路の駆動方法に関する
。更に当該信号処理回路を用いた電子機器に関する。
中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）など
の信号処理回路は、その用途によって多種多様な構成を有しているが、一般的に、データ
やプログラムを記憶するためのメインメモリの他に、レジスタ、キャッシュメモリなど、
各種の記憶装置が設けられている。レジスタは、演算処理やプログラムの実行状態の保持
などのために一時的にデータを保持する役割を担っている。また、キャッシュメモリは、
演算回路とメインメモリの間に介在し、低速なメインメモリへのアクセスを減らして演算
処理を高速化させることを目的として設けられている。
レジスタやキャッシュメモリ等の記憶装置は、メインメモリよりも高速でデータの書き
込みを行う必要がある。よって、通常は、レジスタとしてフリップフロップが、キャッシ
ュメモリとしてＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）
等が用いられる。つまり、これらのレジスタ、キャッシュメモリ等には、電源電圧の供給
が途絶えるとデータを消失してしまう揮発性の記憶装置が用いられている。
消費電力を抑えるため、データの入出力が行われない期間において信号処理回路への電
源電圧の供給を一時的に停止するという方法が提案されている。その方法では、レジスタ
、キャッシュメモリ等の揮発性の記憶装置の周辺に不揮発性の記憶装置を配置し、上記デ
ータをその不揮発性の記憶装置に一時的に記憶させる。こうして、信号処理回路において
電源電圧の供給を停止する間も、レジスタ、キャッシュメモリ等はデータを保持する（例
えば、特許文献１参照）。
また、信号処理回路において長時間の電源電圧の供給停止を行う際には、電源電圧の供
給停止の前に、揮発性の記憶装置内のデータをハードディスク、フラッシュメモリ等の外
部記憶装置に移すことで、データの消失を防ぐこともできる。
特開平１０−０７８８３６号公報
信号処理回路において電源電圧の供給を停止する間、揮発性の記憶装置の周辺に配置し
た不揮発性の記憶装置へ揮発性の記憶装置のデータを記憶させる方法では、これらの不揮
発性の記憶装置として主に磁気素子や強誘電体が用いられているため、信号処理回路の作
製工程が複雑である。また、これらの不揮発性の記憶装置では、データの書き込みや消去
を繰り返すことによる記憶素子の劣化のために、情報の書き換え回数が制限される。
また、信号処理回路において電源電圧の供給を停止する間、外部記憶装置に揮発性の記
憶装置のデータを記憶させる方法では、外部記憶装置から揮発性の記憶装置にデータを戻
すのには時間を要する。よって、外部記憶装置によるデータのバックアップは、消費電力
の低減を目的とした短時間の電源停止には適さない。
上述の課題に鑑み、本発明は、消費電力を抑えることができる信号処理回路、当該信号
処理回路の駆動方法の提供を目的の一つとする。特に、短時間の電源停止により消費電力
を抑えることができる信号処理回路、当該信号処理回路の駆動方法の提供を目的の一つと
する。
入力された信号の位相を反転させて出力する論理素子（以下、位相反転素子と呼ぶ）を
２つ（第１の位相反転素子及び第２の位相反転素子）と、第１の選択トランジスタと、第
２の選択トランジスタと、を有する記憶素子であって、酸化物半導体層にチャネルが形成
されるトランジスタと容量素子との組を２つ（第１のトランジスタと第１の容量素子との
組、及び第２のトランジスタと第２の容量素子との組）有する。
酸化物半導層には、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を用いること
ができる。
第１の位相反転素子の出力端子の電位はオン状態となった第１のトランジスタを介して
第２の位相反転素子の入力端子に与えられ、第２の位相反転素子の出力端子の電位はオン
状態となった第２のトランジスタを介して第１の位相反転素子の入力端子に与えられる。
第１のトランジスタと第２の位相反転素子の入力端子の間には、第１の容量素子の一対の
電極のうちの一方の電極が電気的に接続されている。即ち、第１のトランジスタがオフ状
態となっても、第２の位相反転素子の入力端子の電位を第１の容量素子は保持する。第２
のトランジスタと第１の位相反転素子の入力端子の間には、第２の容量素子の一対の電極
のうちの一方の電極が電気的に接続されている。即ち、第２のトランジスタがオフ状態と
なっても第１の位相反転素子の入力端子の電位を第２の容量素子は保持する。
なお、第１の容量素子の一対の電極のうちの他方の電極と、第２の容量素子の一対の電
極のうちの他方の電極とには、一定の電位が与えられている。例えば、基準電位（ＧＮＤ
）が与えられている。
記憶素子への入力信号（データ）の電位は、オン状態となった第１の選択トランジスタ
及び第２のトランジスタを介して第１の位相反転素子の入力端子に与えられる。また、第
１の位相反転素子の出力端子の電位が、オン状態となった第２の選択トランジスタを介し
て記憶素子の出力信号として出力される。
ここで、第１のトランジスタと第２のトランジスタとは、一方がオン状態のとき他方も
オン状態となるように制御される。例えば、第１のトランジスタと第２のトランジスタが
同じ導電型のトランジスタである場合に、第１のトランジスタのゲートに入力される第１
の制御信号と、第２のトランジスタのゲートに入力される第２の制御信号とは、同じ信号
を用いることができる。
上記記憶素子において、電源電圧の供給の後、データの保持時における消費電力を削減
するために電源電圧の供給を停止し、再び電源電圧を供給する場合の駆動方法は以下のよ
うにすることができる。
はじめに、記憶素子に電源電圧が供給されている場合について説明する。つまり、第１
の位相反転素子及び第２の位相反転素子に電源電圧が供給されている場合について説明す
る。第１のトランジスタ及び第２のトランジスタをオン状態とした状態で、第１の選択ト
ランジスタをオン状態とする。こうして、第１の位相反転素子の入力端子に入力信号（デ
ータ）を入力する。その後、第１の選択トランジスタをオフ状態とすることによって第１
の位相反転素子及び第２の位相反転素子でなる帰還ループによってそのデータが保持され
る。また、第２の位相反転素子の入力端子の電位は第１の容量素子に保持され、第１の位
相反転素子の入力端子の電位は第２の容量素子に保持される。なお、データの入力及び保
持の間、第２の選択トランジスタはオフ状態である。なお、データの保持が完了した後、
第２の選択トランジスタをオン状態とすることによって、記憶素子からデータを読み出す
ことができる。
データの保持が完了した後、記憶素子への電源電圧の供給を停止する場合について説明
する。つまり、第１の位相反転素子及び第２の位相反転素子への電源電圧の供給を停止す
る場合について説明する。電源電圧の供給を停止する前に、上記第１のトランジスタ及び
第２のトランジスタをオフ状態にする。ここで、第２の位相反転素子の入力端子の電位は
第１の容量素子に保持されており、第１の位相反転素子の入力端子の電位は第２の容量素
子に保持されている。そのため、第１の位相反転素子及び第２の位相反転素子への電源電
圧の供給を停止しても、記憶素子にデータを保持させ続けることが可能である。第１の位
相反転素子及び第２の位相反転素子への電源電圧の供給を停止している間は、第１のトラ
ンジスタ及び第２のトランジスタはオフ状態である。第１の位相反転素子及び第２の位相
反転素子への電源電圧の供給を停止している間は、記憶素子から出力信号を出力すること
はできず、また記憶素子に新たな入力信号（データ）を入力して保持することはできない
。
次に再び記憶素子へ電源電圧を供給する場合について説明する。第１の位相反転素子及
び第２の位相反転素子に電源電圧を供給した後、第１のトランジスタ及び第２のトランジ
スタをオン状態とする。こうして、記憶素子は出力信号を出力可能な状態となり、新たな
入力信号（データ）を保持可能な状態となる。
以上が、上記記憶素子において、電源電圧の供給の後、データの保持時における消費電
力を削減するために電源電圧の供給を停止し、再び電源電圧を供給する場合の駆動方法で
ある。
なお、第１の位相反転素子や第２の位相反転素子としては、例えばインバータやクロッ
クドインバータ等を用いることができる。
そして、信号処理回路が有する記憶装置に上記記憶素子を用いる。記憶装置は一または
複数の記憶素子を用いて構成することができる。例えば、信号処理回路が有するレジスタ
、キャッシュメモリ等の記憶装置に上記記憶素子を用いる。
さらに、信号処理回路は、上記記憶装置に加え、記憶装置とデータのやり取りを行う演
算回路等の各種論理回路を有してもよい。そして、記憶装置へ電源電圧の供給を停止する
と共に、当該記憶装置とデータのやり取りを行う演算回路への電源電圧の供給を停止する
ようにしても良い。
そして、上記記憶装置は、記憶素子への電源電圧の供給を制御するスイッチング素子を
有していても良い。また、演算回路への電源電圧の供給を停止する場合には、演算回路は
、電源電圧の供給を制御するスイッチング素子を有していても良い。
酸化物半導体層にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例え
ば、酸化物半導体層にチャネルが形成されるトランジスタのオフ電流は、結晶性を有する
シリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため
、当該トランジスタを第１のトランジスタ及び第２のトランジスタとして用いることによ
って、記憶素子に電源電圧が供給されない間も第１の容量素子及び第２の容量素子に保持
された電位は保たれる。こうして、記憶素子は電源電圧の供給が停止した間も記憶内容を
保持することが可能である。
記憶素子は電源電圧の供給が停止した間も、第１の容量素子に保持された電位によって
第２の位相反転素子の入力端子の電位が保持され、第２の容量素子に保持された電位によ
って第１の位相反転素子の入力端子の電位が保持されている。つまり、第１の位相反転素
子の入力端子の電位と第２の位相反転素子の入力端子の電位の両方が保持されている。
一方、例えば、記憶素子が第１の容量素子と第１のトランジスタを有し、第２の容量素
子と第２のトランジスタを有さない構成の場合を考える。つまり、第２の位相反転素子の
出力端子が第１の位相反転素子の入力端子に直接接続されている場合を考える。この構成
では、第１の容量素子に保持された電位によって第２の位相反転素子の入力端子の電位は
保持されるが、第１の位相反転素子の入力端子の電位は保持されない。そのため、記憶素
子への電源電圧の供給が再開した後、第１のトランジスタをオン状態とすると、第１の位
相反転素子の入力端子の電位が所定の電位（第２の位相反転素子の出力によって定まる電
位）となるように電荷の移動が生じる。この電荷の移動が完了するまで記憶素子はデータ
を出力することができない。そのため、記憶素子がデータを出力できるようになるまでの
時間（以下、立ち上げ時間ともいう）が長くなる。つまり、電源供給停止前の状態に復帰
するために時間がかかる。
本発明では、記憶素子は電源電圧の供給が停止した間も、第１の位相反転素子の入力端
子の電位と第２の位相反転素子の入力端子の電位の両方が保持されている。そのため、記
憶素子への電源電圧の供給が再開された後、第１のトランジスタ及び第２のトランジスタ
をオン状態としても、第２の位相反転素子の入力端子や第１の位相反転素子の入力端子の
電位が所定の電位となるように電荷が移動する必要がなく、立ち上げ時間を短くすること
ができる。
このような記憶素子を、信号処理回路が有するレジスタやキャッシュメモリなどの記憶
装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことが
できる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰する
ことができる。よって、信号処理回路全体、もしくは信号処理回路を構成する一または複
数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑え
ることができる信号処理回路、消費電力を抑えることができる当該信号処理回路の駆動方
法を提供することができる。
記憶素子の回路図。 記憶素子の動作を示すタイミングチャート。 記憶装置の構成を示す図。 信号処理回路のブロック図。 記憶装置を用いたＣＰＵのブロック図。 記憶素子の構成を示す断面図。 記憶素子の構成を示す断面図。 記憶素子の構成を示す断面図。 記憶素子の構成を示す断面図。 記憶素子の作製方法を示す図。 記憶素子の作製方法を示す図。 記憶素子の作製方法を示す図。 記憶素子の作製方法を示す図。 記憶素子の作製方法を示す図。 記憶素子の作製方法を示す図。 記憶素子の作製方法を示す図。 トランジスタの構成を示す断面図。 電子機器の構成を示す図。 酸化物材料の構造を説明する図。 酸化物材料の構造を説明する図。 酸化物材料の構造を説明する図。 計算によって得られた移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算に用いたトランジスタの断面構造を説明する図。 酸化物半導体膜を用いたトランジスタ特性のグラフ。 試料１のトランジスタのＢＴ試験後のＶｇ−Ｉｄ特性を示す図。 試料２であるトランジスタのＢＴ試験後のＶｇ−Ｉｄ特性を示す図。 試料Ａおよび試料ＢのＸＲＤスペクトルを示す図。 トランジスタのオフ電流と測定時基板温度との関係を示す図。 Ｉｄおよび電界効果移動度のＶｇ依存性を示す図。 基板温度としきい値電圧の関係および基板温度と電界効果移動度の関係を示す図。 トランジスタの上面図及び断面図。 トランジスタの上面図及び断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発
明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合
や、回路動作において電流の方向が変化する場合などには入れかわることがある。このた
め、本明細書においては、「ソース」や「ドレイン」の用語は、入れかえて用いることが
できるものとする。
「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている
場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気
信号の授受を可能とするものであれば、特に制限はない。例えば、「何らかの電気的作用
を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗
素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
回路図上は独立している構成要素どうしが電気的に接続しているように図示されている
場合であっても、実際には、例えば配線の一部が電極としても機能する場合など、一の導
電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において電気的に
接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、
その範疇に含める。
「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを
限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲー
ト絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の
位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずし
も、図面等に開示された位置、大きさ、範囲などに限定されない。
「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すも
のである。
（実施の形態１）
信号処理回路は記憶装置を有し、記憶装置は１ビットのデータを記憶することができる
記憶素子を、単数または複数有する。
なお、ＣＰＵ、マイクロプロセッサ、画像処理回路、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇ
ｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇ
ａｔｅ Ａｒｒａｙ）等のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃ
ｉｒｃｕｉｔ）等が、本発明の信号処理回路の範疇に含まれる。
図１（Ａ）に、記憶素子の回路図の一例を示す。図１に示す記憶素子１００は、入力さ
れた信号の位相を反転させて出力する位相反転素子１０１及び位相反転素子１０２と、選
択トランジスタ１０３と、選択トランジスタ１０４と、トランジスタ１１１と、トランジ
スタ１１２と、容量素子１２１と、容量素子１２２とを有する。トランジスタ１１１とト
ランジスタ１１２は酸化物半導体層にチャネルが形成されるトランジスタである。なお、
記憶素子１００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の回
路素子をさらに有していても良い。図１（Ａ）の回路図において、トランジスタ１１１と
トランジスタ１１２は酸化物半導体層にチャネルが形成されるトランジスタであることを
示すためにＯＳの符号を付す。
記憶素子１００に入力されたデータを含む信号ＩＮは、オン状態となった選択トランジ
スタ１０３及びトランジスタ１１１を介して位相反転素子１０１の入力端子に与えられる
。また、位相反転素子１０１の出力端子の電位が、オン状態となった選択トランジスタ１
０４を介して記憶素子の出力信号ＯＵＴとして出力される。信号ＯＵＴは、後段の記憶素
子、或いは他の回路に出力される。
位相反転素子１０１の出力端子の電位はオン状態となったトランジスタ１１２を介して
位相反転素子１０２の入力端子に与えられ、位相反転素子１０２の出力端子の電位はオン
状態となったトランジスタ１１１を介して位相反転素子１０１の入力端子に与えられる。
トランジスタ１１２と位相反転素子１０２の入力端子の間には、容量素子１２２の一対の
電極のうちの一方の電極が電気的に接続されている。即ち、トランジスタ１１２がオフ状
態となっても、位相反転素子１０２の入力端子の電位を容量素子１２２は保持する。トラ
ンジスタ１１１と位相反転素子１０１の入力端子の間には、容量素子１２１の一対の電極
のうちの一方の電極が電気的に接続されている。即ち、トランジスタ１１１がオフ状態と
なっても位相反転素子１０１の入力端子の電位を容量素子１２１は保持する。
なお、容量素子１２１の一対の電極のうちの他方の電極と、容量素子１２２の一対の電
極のうちの他方の電極とには、一定の電位ＶＳＳが与えられている。例えば、電位ＶＳＳ
は基準電位（ＧＮＤ）とすることができる。
また、トランジスタ１１１のゲートには制御信号Ｓ１が入力され、トランジスタ１１２
のゲートには制御信号Ｓ２が入力され、選択トランジスタ１０３のゲートには制御信号Ｓ
３が入力され、選択トランジスタ１０４のゲートには制御信号Ｓ４が入力されている。例
えば、トランジスタ１１１とトランジスタ１１２が同じ導電型のトランジスタである場合
に、制御信号Ｓ１と制御信号Ｓ２は同じ信号とすることができる。つまり、トランジスタ
１１１とトランジスタ１１２は、一方がオン状態のとき他方もオン状態となるように制御
される。
なお、図１（Ａ）では、位相反転素子１０１及び位相反転素子１０２として、インバー
タを用いる例を示している。しかしながら、位相反転素子１０１及び位相反転素子１０２
は、入力された信号の位相を反転させて出力する素子であれば何でもよく、クロックドイ
ンバータ等を用いることもできる。
図１（Ａ）における位相反転素子１０１と位相反転素子１０２とを、ｎチャネル型トラ
ンジスタとｐチャネル型トランジスタとでなるインバータとした例を図１（Ｂ）に示す。
位相反転素子１０１はｎチャネル型トランジスタ１３１とｐチャネル型トランジスタ１３
２を有し、位相反転素子１０２はｎチャネル型トランジスタ１３３とｐチャネル型トラン
ジスタ１３４を有する。
ｎチャネル型トランジスタ１３１のソース及びドレインの一方には電位Ｖ１が与えられ
、ｐチャネル型トランジスタ１３２のソース及びドレインの一方には電位Ｖ２が与えられ
る。ｎチャネル型トランジスタ１３１のソース及びドレインの他方とｐチャネル型トラン
ジスタ１３２のソース及びドレインの他方とは電気的に接続されている。ｎチャネル型ト
ランジスタ１３１のゲートとｐチャネル型トランジスタ１３２のゲートが位相反転素子１
０１の入力端子となる。ｎチャネル型トランジスタ１３１のソース及びドレインの他方と
ｐチャネル型トランジスタ１３２のソース及びドレインの他方が、位相反転素子１０１の
出力端子となる。
ｎチャネル型トランジスタ１３３のソース及びドレインの一方には電位Ｖ１が与えられ
、ｐチャネル型トランジスタ１３４のソース及びドレインの一方には電位Ｖ２が与えられ
る。ｎチャネル型トランジスタ１３３のソース及びドレインの他方とｐチャネル型トラン
ジスタ１３４のソース及びドレインの他方とは電気的に接続されている。ｎチャネル型ト
ランジスタ１３３のゲートとｐチャネル型トランジスタ１３４のゲートが位相反転素子１
０２の入力端子となる。ｎチャネル型トランジスタ１３３のソース及びドレインの他方と
ｐチャネル型トランジスタ１３４のソース及びドレインの他方が、位相反転素子１０２の
出力端子となる。
位相反転素子１０１及び位相反転素子１０２において電源電圧の供給がある場合は電位
Ｖ２＞電位Ｖ１となる。電位Ｖ１と電位Ｖ２の差が位相反転素子１０１及び位相反転素子
１０２の電源電圧である。例えば、位相反転素子１０１及び位相反転素子１０２において
電源電圧の供給がある場合に、電位Ｖ２を電位ＶＤＤとし、電位Ｖ１を電位ＶＳＳとする
ことができる。また、電位ＶＳＳは基準電位（ＧＮＤ）とすることができる。一方、位相
反転素子１０１及び位相反転素子１０２において電源電圧の供給が停止した場合は、例え
ば、電位Ｖ１と電位Ｖ２の一方または両方が供給されなくなった場合に対応する。また例
えば、電位Ｖ１と電位Ｖ２が共に基準電位（ＧＮＤ）となった場合に対応する。
また、本発明の一態様では、少なくとも、トランジスタ１１１とトランジスタ１１２が
、酸化物半導体層にチャネルが形成されるトランジスタであればよい。よって、位相反転
素子１０１及び位相反転素子１０２に用いられるトランジスタ、選択トランジスタ１０３
、選択トランジスタ１０４は、酸化物半導体以外の半導体でなる半導体層または半導体基
板にチャネルが形成されるトランジスタを用いることができる。酸化物半導層には、例え
ば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を用いることができる。また、酸化物半
導体以外の半導体は、非晶質、微結晶、多結晶、または単結晶とすることができ、シリコ
ンまたはゲルマニウムとすることができる。
トランジスタ１１１とトランジスタ１１２に用いられているトランジスタは、高純度化
された酸化物半導体層にチャネルが形成されるトランジスタとすることができる。当該ト
ランジスタは、そのオフ電流密度を１００ｚＡ／μｍ以下、好ましくは１０ｚＡ／μｍ以
下、更に好ましくは１ｚＡ／μｍ以下にすることができる。よって、このオフ電流が、結
晶性を有するシリコンを用いたトランジスタのオフ電流に比べて著しく低い。その結果、
トランジスタ１１１とトランジスタ１１２がオフ状態である時、容量素子１２１及び容量
素子１２２に蓄積された電荷は殆ど放電しないため、記憶素子１００のデータは保持され
る。
なお、上記において、酸化物半導体材料の代わりに酸化物半導体材料と同等のオフ電流
特性が実現できる材料、例えば、炭化シリコンをはじめとするワイドギャップ材料（より
具体的には、例えば、エネルギーギャップＥｇが３ｅＶより大きい半導体材料）などを適
用しても良い。
次いで、図１（Ａ）や図１（Ｂ）に示す記憶素子１００の動作の一例について説明する
。電源電圧の供給の後、データの保持時における消費電力を削減するために電源電圧の供
給を停止し、再び電源電圧を供給する場合の記憶素子１００の動作について、図２のタイ
ミングチャートを参照して説明する。
なお、タイミングチャートでは、選択トランジスタ１０３、選択トランジスタ１０４、
トランジスタ１１１、トランジスタ１１２が全てｎチャネル型トランジスタの場合を例に
し、ゲートにハイレベルの電位が入力されたときにトランジスタがオン状態となり、ゲー
トにローレベルの電位が入力されたときにトランジスタがオフ状態となる例を示している
がこれに限定されない。選択トランジスタ１０３、選択トランジスタ１０４、トランジス
タ１１１、トランジスタ１１２はｎチャネル型トランジスタでもｐチャネル型トランジス
タでもよい。トランジスタの状態（オン状態であるかオフ状態であるか）が下記説明と同
様になるよう、各信号の電位を定めればよい。
また、信号ＩＮがハイレベルの場合をデータ”１”に対応させ、ローレベルの場合をデ
ータ”０”に対応させた例を示すがこれに限定されない。信号ＩＮがローレベルの場合を
データ”１”に対応させ、ハイレベルの場合をデータ”０”に対応させてもよい。
はじめに、記憶素子１００に電源電圧（図２中、Ｖで示す）が供給されている場合につ
いて説明する。つまり、位相反転素子１０１及び位相反転素子１０２に電源電圧が供給さ
れている場合について説明する。この場合は図２中の期間１に対応する。制御信号Ｓ１及
び制御信号Ｓ２をハイレベルとしてトランジスタ１１１及びトランジスタ１１２をオン状
態とした状態で、制御信号Ｓ３をハイレベルにすることによって選択トランジスタ１０３
をオン状態にする。こうして、位相反転素子１０１の入力端子に信号ＩＮを入力する。信
号ＩＮは、選択トランジスタ１０３がオン状態の間（即ち、制御信号Ｓ３がハイレベルの
間）は記憶するデータに対応した電位を有する。ここでは、例えば、データ”１”に対応
するハイレベルの電位であるとする。このハイレベルの電位が位相反転素子１０１の入力
端子に入力される。その後、制御信号Ｓ３をローレベルとして選択トランジスタ１０３を
オフ状態とすることによって位相反転素子１０１及び位相反転素子１０２でなる帰還ルー
プによって入力されたデータが保持される。また、位相反転素子１０２の入力端子の電位
は容量素子１２２に保持され、位相反転素子１０１の入力端子の電位は容量素子１２１に
保持される。なお、データの入力及び保持の間、制御信号Ｓ４はローレベルであり、選択
トランジスタ１０４はオフ状態である。なお、データの保持が完了した後、制御信号Ｓ４
をハイレベルとして選択トランジスタ１０４をオン状態とすることによって、信号ＯＵＴ
を出力する。信号ＯＵＴは、位相反転素子１０１及び位相反転素子１０２によって保持さ
れているデータが反映される。よって、信号ＯＵＴの電位を読み取ることで記憶素子１０
０からデータを読み出すことができる。図２のタイミングチャートの期間１では、位相反
転素子１０１及び位相反転素子１０２によってデータ”１”が保持されたため、制御信号
Ｓ４をハイレベルとして選択トランジスタ１０４をオン状態とした間は、信号ＯＵＴはロ
ーレベルとなる。
次に、データの保持が完了した後、データの保持時における消費電力を削減するために
記憶素子１００への電源電圧の供給を停止する場合について説明する。つまり、位相反転
素子１０１及び位相反転素子１０２への電源電圧の供給を停止する場合について説明する
。この場合は図２中の期間２に対応する。電源電圧の供給を停止する前に、制御信号Ｓ１
及び制御信号Ｓ２をローレベルとしてトランジスタ１１１及びトランジスタ１１２をオフ
状態にする（図２中、期間２の開始間際を参照）。ここで、トランジスタ１１１及びトラ
ンジスタ１１２はオフ電流が非常に小さいため、位相反転素子１０２の入力端子の電位は
容量素子１２２に保持されており、位相反転素子１０１の入力端子の電位は容量素子１２
１に保持されている。こうして、位相反転素子１０１及び位相反転素子１０２への電源電
圧の供給を停止しても、記憶素子１００にデータを保持させ続けることが可能である。位
相反転素子１０１及び位相反転素子１０２への電源電圧の供給を停止している間は、制御
信号Ｓ１及び制御信号Ｓ２はローレベルであり、トランジスタ１１１及びトランジスタ１
１２はオフ状態である。位相反転素子１０１及び位相反転素子１０２への電源電圧の供給
を停止している間は、記憶素子１００から信号ＯＵＴを出力することはできず、また記憶
素子１００に新たな信号ＩＮを入力して保持することはできない。
なお、記憶素子１００への電源電圧の供給を停止する場合には、記憶素子１００への電
源電圧の供給を停止する前に、トランジスタ１１１及びトランジスタ１１２をオフ状態に
する必要がある。仮に、記憶素子１００への電源電圧の供給を停止した後、トランジスタ
１１１及びトランジスタ１１２をオフ状態にすると以下のような問題が生じる。記憶素子
１００への電源電圧の供給停止によって、位相反転素子１０１及び位相反転素子１０２で
なる帰還ループにおいてデータを保持することができなくなる。そのため、記憶素子１０
０への電源電圧の供給停止後にトランジスタ１１１及びトランジスタ１１２をオフ状態に
しても、容量素子１２１及び容量素子１２２にデータを保持することができない。よって
、記憶素子１００への電源電圧の供給を停止する場合には、記憶素子１００への電源電圧
の供給を停止する前に、トランジスタ１１１及びトランジスタ１１２をオフ状態にする必
要がある。
なお、図２では、期間１において記憶素子１００にデータを保持させ、当該データを読
み出した後、期間２の動作を行う例を示したがこれに限定されない。期間１において記憶
素子１００にデータを保持させ、当該データを読み出すことなく期間２の動作を行っても
良い。
次に再び記憶素子へ電源電圧を供給する場合について説明する。この場合は図２中の期
間３に対応する。位相反転素子１０１及び位相反転素子１０２に電源電圧を供給した後、
制御信号Ｓ１及び制御信号Ｓ２をハイレベルとしてトランジスタ１１１及びトランジスタ
１１２をオン状態とする。位相反転素子１０２の入力端子の電位は容量素子１２２に保持
されており、位相反転素子１０１の入力端子の電位は容量素子１２１に保持されているた
め、記憶素子への電源電圧の供給停止前の状態が再現される。ここで、制御信号Ｓ４をハ
イレベルにすると信号ＯＵＴはローレベルとなる。この様にして記憶素子への電源電圧の
供給を停止しても、データを保持することが可能である。その後、上記期間１における動
作と同様の動作によって、データを入力し、保持し、出力することができる。
なお、記憶素子１００への電源電圧の供給を再開する場合には、記憶素子１００への電
源電圧の供給を再開した後に、トランジスタ１１１及びトランジスタ１１２をオン状態に
する必要がある。仮に、記憶素子１００への電源電圧の供給を再開する前に、トランジス
タ１１１及びトランジスタ１１２をオン状態にすると以下のような問題が生じる。トラン
ジスタ１１１及びトランジスタ１１２をオン状態しても、記憶素子１００への電源電圧の
供給再開がされていないため、位相反転素子１０１及び位相反転素子１０２でなる帰還ル
ープにおいてデータを保持することができない。よって、記憶素子１００への電源電圧の
供給を再開する場合には、記憶素子１００への電源電圧の供給を再開した後に、トランジ
スタ１１１及びトランジスタ１１２をオン状態にする必要がある。
以上が、記憶素子１００において、電源電圧の供給の後、電源電圧の供給を停止し、再
び電源電圧を供給する場合の駆動方法である。
酸化物半導体層にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例え
ば、酸化物半導体層にチャネルが形成されるトランジスタのオフ電流は、結晶性を有する
シリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため
、当該トランジスタをトランジスタ１１１及びトランジスタ１１２として用いることによ
って、記憶素子１００に電源電圧が供給されない間も容量素子１２１及び容量素子１２２
に保持された電位は保たれる。こうして、記憶素子１００は電源電圧の供給が停止した間
も記憶内容を保持することが可能である。
記憶素子１００は電源電圧の供給が停止した間も、容量素子１２２に保持された電位に
よって位相反転素子１０２の入力端子の電位が保持され、容量素子１２１に保持された電
位によって位相反転素子１０１の入力端子の電位が保持されている。つまり、位相反転素
子１０１の入力端子の電位と位相反転素子１０２の入力端子の電位の両方が保持されてい
る。
一方、例えば、記憶素子１００が容量素子１２２とトランジスタ１１２を有し、容量素
子１２１とトランジスタ１１１を有さない構成の場合を考える。つまり、位相反転素子１
０２の出力端子が位相反転素子１０１の入力端子に直接接続されている場合を考える。こ
の構成では、容量素子１２２に保持された電位によって位相反転素子１０２の入力端子の
電位は保持されるが、位相反転素子１０１の入力端子の電位は保持されない。そのため、
記憶素子１００への電源電圧の供給が再開した後、トランジスタ１１２をオン状態とする
と、位相反転素子１０１の入力端子の電位が所定の電位（位相反転素子１０２の出力によ
って定まる電位）となるように電荷の移動が生じる。この電荷の移動が完了するまで記憶
素子１００はデータを出力することができない。そのため、記憶素子１００がデータを出
力できるようになるまでの時間（以下、立ち上げ時間ともいう）が長くなる。つまり、電
源供給停止前の状態に復帰するために時間がかかる。
図１に示した構成では、記憶素子１００は電源電圧の供給が停止した間も、位相反転素
子１０１の入力端子の電位と位相反転素子１０２の入力端子の電位の両方が保持されてい
る。そのため、記憶素子１００への電源電圧の供給が再開された後、トランジスタ１１１
及びトランジスタ１１２をオン状態としても、位相反転素子１０２の入力端子や位相反転
素子１０１の入力端子の電位が所定の電位となるように電荷が移動する必要がなく、立ち
上げ時間を短くすることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、実施の形態１で示した記憶素子を複数用いた記憶装置の構成につい
て説明する。
図３（Ａ）に、本実施の形態における記憶装置の構成を一例として示す。図３（Ａ）に
示す記憶装置は、スイッチング素子４０１と、記憶素子４０２を複数有する記憶素子群４
０３とを有している。具体的に、各記憶素子４０２には、実施の形態１に記載されている
構成を有する記憶素子１００を用いることができる。記憶素子群４０３が有する各記憶素
子４０２には、スイッチング素子４０１を介して、ハイレベルの電源電位ＶＤＤが供給さ
れている。さらに、記憶素子群４０３が有する各記憶素子４０２には、信号ＩＮの電位と
、ローレベルの電源電位ＶＳＳの電位が与えられている。
図３（Ａ）では、スイッチング素子４０１として、トランジスタを用いており、該トラ
ンジスタは、そのゲート電極に与えられる制御信号ＳｉｇＡによりスイッチングが制御さ
れる。
なお、図３（Ａ）では、スイッチング素子４０１がトランジスタを一つだけ有する構成
を示しているが、本発明はこの構成に限定されない。本発明の一態様では、スイッチング
素子４０１が、トランジスタを複数有していても良い。スイッチング素子４０１が、スイ
ッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジス
タは並列に電気的に接続されていても良いし、直列に電気的に接続されていても良いし、
直列と並列が組み合わされて電気的に接続されていても良い。
また、図３（Ａ）では、スイッチング素子４０１により、記憶素子群４０３が有する各
記憶素子４０２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチ
ング素子４０１により、ローレベルの電源電位ＶＳＳの供給が制御されていても良い。図
３（Ｂ）に、記憶素子群４０３が有する各記憶素子４０２に、スイッチング素子４０１を
介して、ローレベルの電源電位ＶＳＳが供給されている記憶装置の一例を示す。スイッチ
ング素子４０１により、記憶素子群４０３が有する各記憶素子４０２への、ローレベルの
電源電位ＶＳＳの供給を制御することができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、実施の形態１で示した記憶素子や、実施の形態２で示した記憶装置
を用いた信号処理回路の構成について説明する。
図４に、本発明の一態様に係る信号処理回路の一例を示す。信号処理回路は、一または
複数の演算回路と、一または複数の記憶装置とを少なくとも有する。具体的に、図４に示
す信号処理回路１５０は、演算回路１５１、演算回路１５２、記憶装置１５３、記憶装置
１５４、記憶装置１５５、制御装置１５６、電源制御回路１５７を有する。
演算回路１５１、演算回路１５２は、単純な論理演算を行う論理回路をはじめ、加算器
、乗算器、さらには各種演算回路などを含む。そして、記憶装置１５３は、演算回路１５
１における演算処理の際に、データを一時的に保持するレジスタとして機能する。記憶装
置１５４は、演算回路１５２における演算処理の際に、データを一時的に保持するレジス
タとして機能する。
また、記憶装置１５５はメインメモリとして用いることができ、制御装置１５６が実行
するプログラムをデータとして記憶する、或いは演算回路１５１、演算回路１５２からの
データを記憶することができる。
制御装置１５６は、信号処理回路１５０が有する演算回路１５１、演算回路１５２、記
憶装置１５３、記憶装置１５４、記憶装置１５５の動作を統括的に制御する回路である。
なお、図４では、制御装置１５６が信号処理回路１５０の一部である構成を示しているが
、制御装置１５６は信号処理回路１５０の外部に設けられていても良い。
実施の形態１で示した記憶素子や、実施の形態２で示した記憶装置を記憶装置１５３、
記憶装置１５４、記憶装置１５５に用いることで、記憶装置１５３、記憶装置１５４、記
憶装置１５５への電源電圧の供給を停止しても、データを保持することができる。よって
、信号処理回路１５０全体への電源電圧の供給を停止し、消費電力を抑えることができる
。或いは、記憶装置１５３、記憶装置１５４、または記憶装置１５５のいずれか一つまた
は複数への電源電圧の供給を停止し、信号処理回路１５０の消費電力を抑えることができ
る。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰すること
ができる。
また、記憶装置への電源電圧の供給が停止されるのに合わせて、当該記憶装置とデータ
のやり取りを行う演算回路または制御回路への、電源電圧の供給を停止するようにしても
良い。例えば、演算回路１５１と記憶装置１５３において、動作が行われない場合、演算
回路１５１及び記憶装置１５３への電源電圧の供給を停止するようにしても良い。
また、電源制御回路１５７は、信号処理回路１５０が有する演算回路１５１、演算回路
１５２、記憶装置１５３、記憶装置１５４、記憶装置１５５、制御装置１５６へ供給する
電源電圧の大きさを制御する。そして、電源電圧の供給を停止する場合、電源電圧の供給
を停止するためのスイッチング素子は、電源制御回路１５７に設けられていても良いし、
演算回路１５１、演算回路１５２、記憶装置１５３、記憶装置１５４、記憶装置１５５、
制御装置１５６のそれぞれに設けられていても良い。後者の場合、電源制御回路１５７は
、必ずしも本発明の信号処理回路に設ける必要はない。
なお、メインメモリである記憶装置１５５と、演算回路１５１、演算回路１５２、制御
装置１５６の間に、キャッシュメモリとして機能する記憶装置を設けても良い。キャッシ
ュメモリを設けることで、低速なメインメモリへのアクセスを減らして演算処理などの信
号処理を高速化させることができる。キャッシュメモリとして機能する記憶装置にも、上
述した記憶素子を用いることで、信号処理回路１５０の消費電力を抑えることができる。
また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することがで
きる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、本発明の一態様に係る信号処理回路の一つである、ＣＰＵの構成に
ついて説明する。
図５に、本実施の形態のＣＰＵの構成を示す。図５に示すＣＰＵは、基板９００上に、
ＡＬＵ９０１、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９０２、Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃ
ｏｄｅｒ９０３、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９０４、Ｔｉｍｉｎｇ・Ｃ
ｏｎｔｒｏｌｌｅｒ９０５、Ｒｅｇｉｓｔｅｒ９０６、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏ
ｌｌｅｒ９０７、Ｂｕｓ・Ｉ／Ｆ９０８、書き換え可能なＲＯＭ９０９、ＲＯＭ・Ｉ／Ｆ
９２０と、を主に有している。なお、ＡＬＵはＡｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎ
ｉｔであり、Ｂｕｓ・Ｉ／Ｆはバスインターフェースであり、ＲＯＭ・Ｉ／ＦはＲＯＭイ
ンターフェースである。ＲＯＭ９０９及びＲＯＭ・Ｉ／Ｆ９２０は、別チップに設けても
良い。勿論、図５に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣ
ＰＵはその用途によって多種多様な構成を有している。
Ｂｕｓ・Ｉ／Ｆ９０８を介してＣＰＵに入力された命令は、Ｉｎｓｔｒｕｃｔｉｏｎ・
Ｄｅｃｏｄｅｒ９０３に入力され、デコードされた後、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９
０２、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔ
ｒｏｌｌｅｒ９０７、Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９０５に入力される。
ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９０２、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９
０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９０７、Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌ
ｌｅｒ９０５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵ・Ｃ
ｏｎｔｒｏｌｌｅｒ９０２は、ＡＬＵ９０１の動作を制御するための信号を生成する。ま
た、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９０４は、ＣＰＵのプログラム実行中に
、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判
断し、処理する。Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９０７は、Ｒｅｇｉｓｔｅｒ
９０６のアドレスを生成し、ＣＰＵの状態に応じてＲｅｇｉｓｔｅｒ９０６の読み出しや
書き込みを行なう。
またＴｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９０５は、ＡＬＵ９０１、ＡＬＵ・Ｃｏｎｔ
ｒｏｌｌｅｒ９０２、Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ９０３、Ｉｎｔｅｒｒｕ
ｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９０７の
動作のタイミングを制御する信号を生成する。例えばＴｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅ
ｒ９０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内
部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
本実施の形態のＣＰＵでは、Ｒｅｇｉｓｔｅｒ９０６に、上記実施の形態で示した構成
を有する記憶素子が設けられている。Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９０７は
、ＡＬＵ９０１からの指示に従い、Ｒｅｇｉｓｔｅｒ９０６が有する記憶素子において、
位相反転素子の帰還ループによるデータの保持（トランジスタ１１１及びトランジスタ１
１２がオン状態の場合に対応）を行うか、容量素子によるデータの保持（トランジスタ１
１１及びトランジスタ１１２をオフ状態とする場合に対応）を行うかを選択する。位相反
転素子の帰還ループによるデータの保持が選択されている場合、Ｒｅｇｉｓｔｅｒ９０６
内の記憶素子への電源電圧の供給が行われる。容量素子におけるデータの保持が選択され
ている場合、Ｒｅｇｉｓｔｅｒ９０６内の記憶素子への電源電圧の供給を停止することが
できる。電源停止に関しては、図３に示すように、記憶素子群と、電源電位ＶＤＤまたは
電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行う
ことができる。
この様にして、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合におい
てもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的に
は、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報
の入力を停止している間でも、ＣＰＵを停止することができ、それにより消費電力を低減
することができる。
本実施の形態では、ＣＰＵを例に挙げて説明したが、本発明の信号処理回路はＣＰＵに
限定されず、マイクロプロセッサ、画像処理回路、ＤＳＰ、ＦＰＧＡ等のＬＳＩにも応用
可能である。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、信号処理回路を構成するトランジスタ等の構成について、図６乃至
図９、図１７を参照して説明する。
図６は、図１の回路図で示した記憶素子１００の構成の一例である。図６では記憶素子
１００を構成する素子のうち、２つのトランジスタ（トランジスタ６６０及びトランジス
タ６６２）、１つの容量素子６６４の断面を示す。トランジスタ６６２は酸化物半導体層
にチャネルが形成されるトランジスタである。トランジスタ６６２は図１におけるトラン
ジスタ１１１やトランジスタ１１２とすることができる。トランジスタ６６０は酸化物半
導体以外の半導体（例えばシリコン等）にチャネルが形成されるトランジスタである。ト
ランジスタ６６０は図１における選択トランジスタ１０３、選択トランジスタ１０４、位
相反転素子を構成するトランジスタ（図１（Ｂ）におけるｎチャネル型トランジスタ１３
１、ｐチャネル型トランジスタ１３２、ｎチャネル型トランジスタ１３３、ｐチャネル型
トランジスタ１３４）とすることができる。容量素子６６４は図１における容量素子１２
１、容量素子１２２とすることができる。
図６に示す構成では、トランジスタ６６０のソースとドレインの一方がトランジスタ６
６２のソースとドレインの一方と接続され、トランジスタ６６２のソースとドレインの他
方が容量素子６６４の一対の電極のうちの一方と接続されている例を示す。このような構
成の一例として、トランジスタ６６０を図１における選択トランジスタ１０３とし、トラ
ンジスタ６６２を図１におけるトランジスタ１１１とし、容量素子６６４を図１における
容量素子１２１とした場合について説明する。
なお、トランジスタ６６０及びトランジスタ６６２は、いずれもｎチャネル型トランジ
スタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのは
いうまでもない。
図６におけるトランジスタ６６０は、半導体材料（例えばシリコン等）を含む基板６０
０に設けられたチャネル形成領域６１６と、チャネル形成領域６１６を挟むように設けら
れた不純物領域６２０ａ及び不純物領域６２０ｂと、不純物領域６２０ａ及び不純物領域
６２０ｂに接する金属化合物領域６２４ａ及び金属化合物領域６２４ｂと、チャネル形成
領域６１６上に設けられたゲート絶縁層６０８と、ゲート絶縁層６０８上に設けられたゲ
ート電極６１０とを有する。また、基板６００上には素子分離絶縁層６０６が設けられて
いる。
なお、図において明示的にはソース電極やドレイン電極を有しない場合があるが、便宜
上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジ
スタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレ
イン電極と表現することがある。つまり、本明細書において、ソース電極との記載にはソ
ース領域が、ドレイン電極との記載にはドレイン領域が、含まれうる。
なお、本明細書中において、不純物領域６２０ａ、不純物領域６２０ｂをまとめて、不
純物領域６２０と記載する場合がある。本明細書中において、金属化合物領域６２４ａ、
金属化合物領域６２４ｂをまとめて、金属化合物領域６２４と記載する場合がある。
トランジスタ６６０上に、絶縁層６２８が設けられている。なお、高集積化を実現する
ためには、図６に示すようにトランジスタ６６０がサイドウォール絶縁層を有しない構成
とすることが望ましい。一方で、トランジスタ６６０の特性を重視する場合には、ゲート
電極６１０の側面にサイドウォール絶縁層を設け、不純物濃度が互いに異なる複数の領域
を含む不純物領域６２０を設けても良い。絶縁層６２８は、平坦性の良好な表面を有して
いるのが好ましく、例えば、絶縁層６２８の表面は、二乗平均平方根（ＲＭＳ）粗さを１
ｎｍ以下とすることが好ましい。このように、二乗平均平方根（ＲＭＳ）粗さが１ｎｍ以
下という極めて平坦な領域にトランジスタ６６２のチャネル形成領域（酸化物半導体層６
４４）を設けることにより、トランジスタ６６２が微細化される状況においても、短チャ
ネル効果などの不具合を防止し、良好な特性を有するトランジスタ６６２を提供すること
が可能である。
図６におけるトランジスタ６６２は、絶縁層６２８上に形成された酸化物半導体層６４
４と、酸化物半導体層６４４と一部が接する電極６４２ａ及び電極６４２ｂと、酸化物半
導体層６４４と電極６４２ａと電極６４２ｂとを覆うゲート絶縁層６４６と、ゲート絶縁
層６４６上に酸化物半導体層６４４と重畳するように設けられたゲート電極６４８とを有
する。電極６４２ａは、絶縁層６２８に設けられた開口部に形成された電極５０３によっ
てトランジスタ６６０の金属化合物領域６２４ｂと接続されている。
なお、本明細書中において、電極６４２ａ、電極６４２ｂをまとめて、電極６４２と記
載する場合がある。
ここで、酸化物半導体層６４４は水素などの不純物が十分に除去されることにより、ま
たは、十分な酸素が供給されることにより、高純度化されたものであることが望ましい。
具体的には、例えば、酸化物半導体層６４４の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ
３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７
ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層６４４のアルカリ金属元素の濃度
を低減させるとよい。例えば、Ｎａの濃度は５×１０１６ａｔｏｍｓ／ｃｍ３以下、好ま
しくは１×１０１６ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍｓ
／ｃｍ３以下とし、Ｌｉの濃度は５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×
１０１５ａｔｏｍｓ／ｃｍ３以下とし、Ｋの濃度は５×１０１５ａｔｏｍｓ／ｃｍ３以下
、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とするとよい。
酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれてい
ること、廉価なソーダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモ
ルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖ
ｏｌ．４４、ｐｐ．６２１−６３３．）。しかし、このような指摘は適切でない。アルカ
リ金属、及びアルカリ土類金属は酸化物半導体層６４４にとっては悪性の不純物であり、
少ないほうがよい。特にアルカリ金属のうち、Ｎａは酸化物半導体層に接する絶縁膜が酸
化物であった場合、その中に拡散し、Ｎａ＋となる。また、酸化物半導体層内において、
金属と酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の
劣化（例えば、ノーマリオン化（しきい値の負へのシフト）、移動度の低下等）をもたら
す。加えて、トランジスタの特性のばらつきの原因ともなる。このような問題は、特に酸
化物半導体層中の水素の濃度が十分に低い場合において顕著となる。したがって、酸化物
半導体層中の水素の濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下、特に５×１０１８ａｔ
ｏｍｓ／ｃｍ３以下である場合には、アルカリ金属元素の濃度を上記の値にすることが強
く求められる。
なお、上述の酸化物半導体層６４４中の水素濃度、アルカリ金属元素の濃度は、二次イ
オン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓ
ｃｏｐｙ）で測定されるものである。このように、アルカリ金属元素濃度や水素濃度が十
分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギ
ャップ中の欠陥準位が低減された酸化物半導体層６４４では、アルカリ金属元素や水素等
のドナーに起因するキャリア密度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１
１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満となる。また、例えば
、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１
００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以
下となる。このように、ｉ型化（真性化）または実質的にｉ型化された酸化物半導体を用
いることで、極めて優れたオフ電流特性のトランジスタ６６２を得ることができる。
図６における容量素子６６４は、絶縁層６２８上に形成された電極６４２ｂと、ゲート
絶縁層６４６と、電極６４９とを有する。つまり、容量素子６６４は、電極６４２ｂを一
方の電極とし、電極６４９を他方の電極とし、ゲート絶縁層６４６を誘電体層とする。
トランジスタ６６２の上には、絶縁層６５０が設けられており、絶縁層６５０上には絶
縁層６５４が設けられている。そして、絶縁層６５４上には配線６５８が形成される。こ
こで、配線６５８は、図１に示す回路における信号ＩＮが入力される配線とすることがで
きる。
配線６５８は、絶縁層６５４、絶縁層６５０、ゲート絶縁層６４６に形成された開口部
５０１において、電極５０４と接続されている。また、電極５０４は、絶縁層６２８に設
けられた開口部に形成された電極５０２によって、トランジスタ６６０の金属化合物領域
６２４ａと接続されている。こうして、配線６５８は、トランジスタ６６０のソースまた
はドレインの一方と電気的に接続されている。
なお、開示する発明に係る記憶素子の構成は、図６に示されるものに限定されない。図
６に示される構成において電極の接続関係等の詳細については適宜変更することができる
。
例えば、図６に示す構成では、酸化物半導体層６４４が電極６４２の下に配置される例
を示した。しかしこれに限定されず、酸化物半導体層６４４を電極６４２の上に設けても
よい。酸化物半導体層６４４を電極６４２の上に設けた例を図７に示す。なお、図７にお
いて図６と同じ部分は同じ符号を用いて示す。
図７に示した構成において、電極６４２ａ及び電極６４２ｂの端部は、テーパー形状で
あることが好ましい。電極６４２ａ及び電極６４２ｂの端部をテーパー形状とすることに
より、酸化物半導体層６４４の被覆性を向上し、段切れを防止することができるためであ
る。ここで、テーパー角は、例えば、３０°以上６０°以下とする。なお、テーパー角と
は、テーパー形状を有する層（例えば、電極６４２ａ）を、その断面（基板の表面と直交
する面）に垂直な方向から観察した際に、当該層の側面と底面がなす傾斜角を示す。
なお、酸化物半導体層６４４の全体がゲート電極６４８や配線６５８と重なる（ゲート
電極６４８や配線６５８で覆われる）構成とすることによって、上方からの光が酸化物半
導体層６４４に入ることを抑制することもできる。こうして、酸化物半導体層６４４の光
劣化を抑制することができる。
また、図６や図７に示す構成では、ゲート電極６４８が酸化物半導体層６４４の上に配
置される例を示した。しかしこれに限定されず、ゲート電極６４８は酸化物半導体層６４
４の下に設けてもよい。ゲート電極６４８を酸化物半導体層６４４の下に設けた例を図８
に示す。なお、図８において図６や図７と同じ部分は同じ符号を用いて示す。
図８において、電極６４２ａはゲート絶縁層６４６に設けられた開口部において電極５
０３と接続されている。
図８に示した構成において、ゲート電極６４８及び電極６４９の端部は、テーパー形状
であることが好ましい。ゲート電極６４８及び電極６４９の端部をテーパー形状とするこ
とにより、ゲート絶縁層６４６の被覆性を向上して、電極６４２ａとゲート電極６４８と
のショートや、電極６４２ｂとゲート電極６４８及び電極６４９とのショート等を防止す
ることができる。ここで、テーパー角は、例えば、３０°以上６０°以下とする。
また、図８に示す構成において、酸化物半導体層６４４を電極６４２の上に設けてもよ
い。図８に示した構成において、酸化物半導体層６４４を電極６４２の上に設けた例を図
９に示す。なお、図９において図６乃至図８と同じ部分は同じ符号を用いて示す。
図８及び図９では、ゲート電極６４８が酸化物半導体層６４４の下方に配置される構成
を示した。この構成において、酸化物半導体層６４４の全体がゲート電極６４８と重なる
ことによって、下方からの光が酸化物半導体層６４４に入ることを抑制することができる
。こうして、酸化物半導体層６４４の光劣化を抑制することができる。更に、酸化物半導
体層６４４の全体が配線６５８と重なる（配線６５８で覆われる）構成とすることによっ
て、上方からの光が酸化物半導体層６４４に入ることを抑制することもできる。こうして
、酸化物半導体層６４４の光劣化を更に抑制することができる。
また、図６と図８に示した構成（酸化物半導体層６４４の上に電極６４２ａおよび電極
６４２ｂが配置される構成）において、酸化物半導体層６４４と電極６４２ａおよび電極
６４２ｂとの間に、ソース領域及びドレイン領域となる酸化物導電層を設けることもでき
る。図６のトランジスタ６６２に酸化物導電層を設けたトランジスタを図１７（Ａ）及び
図１７（Ｂ）に示す。なお、図１７においてトランジスタ６６２以外の構成は記載を省略
した。
図１７（Ａ）と図１７（Ｂ）のトランジスタは、酸化物半導体層６４４と電極６４２ａ
及び電極６４２ｂとの間に、ソース領域及びドレイン領域として機能する酸化物導電層４
０４ａ及び酸化物導電層４０４ｂが形成されている。図１７（Ａ）と図１７（Ｂ）では作
製工程により酸化物導電層４０４ａ及び酸化物導電層４０４ｂの形状が異なる例である。
図１７（Ａ）のトランジスタでは、酸化物半導体膜と酸化物導電膜の積層を形成し、酸
化物半導体膜と酸化物導電膜との積層を同じフォトリソグラフィ工程によって加工して島
状の酸化物半導体層６４４と酸化物導電膜を形成する。酸化物半導体層及び酸化物導電膜
上に電極６４２ａ及び電極６４２ｂを形成した後、電極６４２ａ及び電極６４２ｂをマス
クとして、島状の酸化物導電膜をエッチングし、ソース領域およびドレイン領域となる酸
化物導電層４０４ａ、酸化物導電層４０４ｂを形成する。
図１７（Ｂ）のトランジスタでは、島状の酸化物半導体層６４４を形成し、その上に酸
化物導電膜を形成し、当該酸化物導電膜上に金属導電膜を形成し、酸化物導電膜および金
属導電膜を同じフォトリソグラフィ工程によって加工して、ソース領域およびドレイン領
域となる酸化物導電層４０４ａ、酸化物導電層４０４ｂ、電極６４２ａ、及び電極６４２
ｂを形成する。
なお、酸化物導電層４０４ａ及び酸化物導電層４０４ｂを形成するためのエッチング処
理の際、酸化物半導体層６４４が過剰にエッチングされないように、エッチング条件（エ
ッチング材の種類、濃度、エッチング時間等）を適宜調整する。
酸化物導電層の材料としては、酸化亜鉛を成分として含むものが好ましく、酸化インジ
ウムを含まないものであることが好ましい。そのような酸化物導電層して、酸化亜鉛、酸
化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどを適用することが
できる。
金属電極（モリブデン、タングステン等）と酸化物半導体層との接触に比べ、金属電極
（モリブデン、タングステン等）と酸化物導電層との接触は、接触抵抗を下げることがで
きる。そのため、上記酸化物導電層を酸化物半導体層６４４と電極６４２ａ及び電極６４
２ｂとの間に設けることで、電極６４２ａ及び電極６４２ｂと酸化物導電層との接触抵抗
を低減できる。こうして、ソース及びドレインの低抵抗化図ることができ、トランジスタ
６６２の高速動作を実現することができる。また、トランジスタ６６２の耐圧を向上させ
ることもできる。
また、図６乃至図９に示した構成では、容量素子６６４の誘電体層としてトランジスタ
６６２のゲート絶縁層６４６を用いる例を示したが、これに限定されない。容量素子６６
４の誘電体層としてゲート絶縁層６４６とは異なる絶縁層を用いても良い。また、図６乃
至図９に示した構成では、容量素子６６４の一対の電極のうちの一方として、トランジス
タ６６２のソース電極またはドレイン電極として機能する電極６４２ｂを用いる例を示し
たが、これに限定されない。容量素子６６４の一対の電極のうちの一方として、電極６４
２ｂとは異なる電極、例えば電極６４２ｂとは異なる層に形成された電極を用いても良い
。また、図６乃至図９に示した構成では、容量素子６６４の一対の電極のうちの他方とし
て、トランジスタ６６２のゲート電極６４８と同じ層に形成された電極６４９を用いる例
を示したが、これに限定されない。容量素子６６４の一対の電極のうちの他方として、ゲ
ート電極６４８とは異なる層に形成された電極を用いても良い。
図６乃至図９に示した構成では、トランジスタ６６０が半導体基板に形成される例を示
した。しかしこれに限定されない。トランジスタ６６０はＳＯＩ基板上に形成してもよい
。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基
板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層
が設けられた構成の基板も含む概念として用いる。つまり、「ＳＯＩ基板」が有する半導
体層は、シリコン半導体層に限定されない。また、トランジスタ６６０は、絶縁表面を有
する基板上に形成されたシリコン等の半導体層を用いて形成してもよい。当該半導体層は
、絶縁表面上に形成された非晶質半導体薄層を結晶化することによって形成されたもので
あってもよい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、開示する発明の一態様に係る記憶素子の作製方法について、図１０
乃至図１５を参照して説明する。
図６に示した記憶素子の作製方法の一例について説明する。以下では、はじめに下部の
トランジスタ６６０の作製方法について図１０及び図１１を参照して説明し、その後、上
部のトランジスタ６６２及び容量素子６６４の作製方法について図１２乃至図１５を参照
して説明する。
〈下部のトランジスタの作製方法〉
まず、半導体材料を含む基板６００を用意する（図１０（Ａ）参照）。半導体材料を含
む基板６００としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体
基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することが
できる。ここでは、半導体材料を含む基板６００として、単結晶シリコン基板を用いる場
合の一例について示すものとする。半導体材料を含む基板６００として、特にシリコンな
どの単結晶半導体基板を用いる場合には、記憶素子の読み出し動作を高速化することがで
きるため好適である。
なお、トランジスタのしきい値電圧を制御するために、後にトランジスタ６６０のチャ
ネル形成領域６１６となる領域に、導電型を付与する不純物元素を添加しても良い。ここ
では、トランジスタ６６０のしきい値電圧が正となるように導電性を付与する不純物元素
を添加する。半導体材料がシリコンの場合、当該導電性を付与する不純物として、例えば
、硼素、アルミニウム、ガリウムなどを用いることができる。なお、導電型を付与する不
純物元素の添加後には加熱処理を行い、不純物元素の活性化や不純物元素の添加時に基板
６００中に生じる欠陥の改善等を図るのが望ましい。
基板６００上には、素子分離絶縁層を形成するためのマスクとなる保護層６０２を形成
する（図１０（Ａ）参照）。保護層６０２としては、例えば、酸化シリコンや窒化シリコ
ン、酸窒化シリコンなどを材料とする絶縁層を用いることができる。
次に、保護層６０２をマスクとして基板６００のエッチングを行い、基板６００の保護
層６０２に覆われていない領域（露出している領域）の一部を除去する。（図１０（Ｂ）
参照）。当該エッチングには、ドライエッチングを用いるのが好適であるが、ウェットエ
ッチングを用いても良い。エッチングガスやエッチング液については被エッチング材料に
応じて適宜選択することができる。
次に、基板６００を覆うように絶縁層を形成し、当該絶縁層を選択的に除去することで
素子分離絶縁層６０６を形成する（図１０（Ｃ）参照）。当該絶縁層は、酸化シリコンや
窒化シリコン、酸窒化シリコンなどを用いて形成される。絶縁層の除去方法としては、Ｃ
ＭＰ（化学的機械的研磨）処理などの研磨処理やエッチング処理などがあるが、そのいず
れを用いても良い。これにより他の半導体領域と分離された半導体領域６０４が形成され
る。なお、保護層６０２をマスクとした基板６００のエッチング後、または素子分離絶縁
層６０６の形成後には、保護層６０２を除去する。
次に、半導体領域６０４の表面に絶縁層を形成し、当該絶縁層上に導電材料を含む層を
形成する。
絶縁層は後のゲート絶縁層となるものであり、例えば、半導体領域６０４表面の熱処理
（熱酸化処理や熱窒化処理など）によって形成することができる。熱処理に代えて、高密
度プラズマ処理を適用しても良い。高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ、Ｋｒ、
Ｘｅなどの希ガス、酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスを用いて行
うことができる。もちろん、ＣＶＤ法やスパッタリング法等を用いて絶縁層を形成しても
良い。当該絶縁層は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、
酸化アルミニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉ
ｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ
（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ
＞０、ｙ＞０））等を含む単層構造または積層構造とすることが望ましい。また、絶縁層
の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下と
することができる。
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材
料を用いて形成することができる。また、多結晶シリコンなどの半導体材料を用いて、導
電材料を含む層を形成しても良い。導電材料を含む層の形成方法も特に限定されず、蒸着
法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることがで
きる。なお、本実施の形態では、導電材料を含む層を金属材料を用いて形成する場合の一
例について示すものとする。
その後、絶縁層及び導電材料を含む層を選択的にエッチングして、ゲート絶縁層６０８
及びゲート電極６１０を形成する（図１０（Ｄ）参照）。
次に、半導体領域６０４にリン（Ｐ）やヒ素（Ａｓ）などを添加して、チャネル形成領
域６１６及び不純物領域６２０ａ、不純物領域６２０ｂを形成する（図１０（Ｅ）参照）
。なお、ここでは、トランジスタ６６０はｎチャネル型トランジスタとし、ｎチャネル型
トランジスタを形成するために半導体領域６０４にリンやヒ素などの導電型を付与する不
純物元素を添加している。しかしながら、トランジスタ６６０をｐチャネル型トランジス
タとする場合には、半導体領域６０４に硼素（Ｂ）やアルミニウム（Ａｌ）などの導電型
を付与する不純物元素を添加して、チャネル形成領域６１６及び不純物領域６２０ａ、不
純物領域６２０ｂを形成すればよい。ここで、添加する導電型を付与する不純物元素の濃
度は適宜設定することができるが、トランジスタ６６０が高度に微細化される場合には、
その濃度を高くすることが望ましい。
なお、ゲート電極６１０の周囲にサイドウォール絶縁層を形成して、導電型を付与する
不純物元素が異なる濃度で添加された複数の不純物領域（例えば、サイドウォール絶縁層
と重ならない高濃度不純物領域と、サイドウォール絶縁層と重なる低濃度不純物領域）を
半導体領域６０４に形成しても良い。
次に、ゲート電極６１０、不純物領域６２０ａ及び不純物領域６２０ｂを覆うように金
属層６２２を形成する（図１１（Ａ）参照）。金属層６２２は、真空蒸着法やスパッタリ
ング法、スピンコート法などの各種成膜方法を用いて形成することができる。金属層６２
２は、半導体領域６０４を構成する半導体材料と反応することによって低抵抗な金属化合
物となる金属材料を用いて形成することが望ましい。このような金属材料としては、例え
ば、チタン、タンタル、タングステン、ニッケル、コバルト、白金等がある。
次に、熱処理を施して、金属層６２２と半導体領域６０４の表面の半導体材料とを反応
させる。これにより、不純物領域６２０ａ及び不純物領域６２０ｂに接する金属化合物領
域６２４ａ及び金属化合物領域６２４ｂが形成される（図１１（Ａ）参照）。なお、ゲー
ト電極６１０として多結晶シリコンなどを用いる場合には、ゲート電極６１０の金属層６
２２と接触する部分にも、金属化合物領域が形成されることになる。上記の金属化合物領
域は十分に導電性が高められた領域である。当該金属化合物領域を形成することで、ソー
ス及びドレイン等の電気抵抗を十分に低減し、トランジスタ６６０の素子特性を向上させ
ることができる。
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることがで
きる。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反
応の制御性を向上させるためには、ごく短時間の熱処理を実現できる方法を用いることが
望ましい。なお、金属化合物領域６２４ａ及び金属化合物領域６２４ｂを形成した後には
、金属層６２２は除去する。
こうして、半導体材料を含む基板６００を用いたトランジスタ６６０が形成される（図
１１（Ｂ）参照）。このようなトランジスタ６６０は高速動作が可能であるという特徴を
有する。このため、トランジスタ６６０を用いることで、記憶素子は情報の読み出しを高
速に行うことができる。
次に、上述の工程により形成されたトランジスタ６６０を覆うように、絶縁層６２８を
形成する（図１１（Ｃ）参照）。絶縁層６２８は、酸化シリコン、酸窒化シリコン、窒化
シリコン、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる
。特に、絶縁層６２８に誘電率の低い（ｌｏｗ−ｋ）材料を用いることで、各種電極や配
線の重なりに起因する容量を十分に低減することが可能になるため好ましい。なお、絶縁
層６２８には、これらの材料を用いた多孔質の絶縁層を適用しても良い。多孔質の絶縁層
では、密度の高い絶縁層と比較して誘電率が低下するため、電極や配線に起因する容量を
さらに低減することが可能である。また、絶縁層６２８は、ポリイミド、アクリル等の有
機絶縁材料を用いて形成することも可能である。なお、ここでは、絶縁層６２８を単層構
造としているが、開示する発明の一態様はこれに限定されない。絶縁層６２８を２層以上
の積層構造としても良い。例えば、有機絶縁材料を用いた層と無機絶縁材料を用いた層と
の積層構造としても良い。
絶縁層６２８に金属化合物領域６２４ａ及び金属化合物領域６２４ｂに達する開口部を
形成し、導電層を用いて電極５０２及び電極５０３を形成する。導電層は、スパッタ法を
はじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができ
る。また、導電層の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリ
ブデン、タングステンからから選ばれた元素や、上述した元素を成分とする合金等を用い
ることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカ
ンジウムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。導電層は、
単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタン膜や窒化
チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチ
タン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構造、チタン
膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。
その後、トランジスタ６６２及び容量素子６６４の形成前の処理として、絶縁層６２８
の表面にＣＭＰ処理を施す（図１１（Ｃ）参照）。ＣＭＰ処理の他にエッチング処理など
を適用することも可能である。なお、トランジスタ６６２の特性を向上させるために絶縁
層６２８の表面、電極５０２の表面、及び電極５０３の表面は可能な限り平坦にしておく
ことが望ましく、例えば絶縁層６２８の表面は、二乗平均平方根（ＲＭＳ）粗さを１ｎｍ
以下とすることが好ましい。
なお、図１０及び図１１を参照して説明した各工程の前後には、更に電極や配線、半導
体層、絶縁層などを形成する工程を含んでいても良い。例えば、配線の構造として、絶縁
層及び導電層の積層構造でなる多層配線構造を採用して、高度に集積化した記憶素子を実
現することも可能である。
〈上部のトランジスタの作製方法〉
次に、上部トランジスタ６６２及び容量素子６６４の作製方法について説明する。図６
に示した構成に対応する作製方法を図１２を参照して説明する。図７に示した構成に対応
する作製方法を図１３を参照して説明する。図８に示した構成に対応する作製方法を図１
４を参照して説明する。図９に示した構成に対応する作製方法を図１５を参照して説明す
る。
最初に、図６に示した構成に対応する作製方法を図１２を参照して説明する。
絶縁層６２８、電極５０２及び電極５０３上に酸化物半導体層を形成し、当該酸化物半
導体層を選択的にエッチングして酸化物半導体層６４４を形成する（図１２（Ａ）参照）
。
酸化物半導体層６４４に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）
あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。ま
た、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビラ
イザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビ
ライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフ
ニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａ
ｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム
（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウ
ム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホ
ルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、
ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸
化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ
系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属
の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ
系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系
酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸
化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化
物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物
、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、
Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉ
ｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−
Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ
系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−
Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸
化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以
外の金属元素が入っていてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸
化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１
：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１
／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の
原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）
に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、
キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密
度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしな
がら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を
上げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ
＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋
Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、
（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２
を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である
。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結
晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファ
スでもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため
、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的
高い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表
面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる
。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好まし
く、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好
ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用
できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均
した値」と表現でき、以下の式にて定義される。
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ
１）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０
は測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ
Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料の代表例としては、ＩｎＧａＯ３（ＺｎＯ
）ｍ（ｍ＞０）で表記されるものがある。また、Ｇａに代えてＭの表記を用い、ＩｎＭＯ
３（ＺｎＯ）ｍ（ｍ＞０）のように表記される酸化物半導体材料がある。ここで、Ｍは、
ガリウム（Ｇａ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（
Ｍｎ）、コバルト（Ｃｏ）などから選ばれた一の金属元素または複数の金属元素を示す。
例えば、Ｍとしては、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＦｅ、Ｇａ及びＮｉ、Ｇａ及びＭｎ
、Ｇａ及びＣｏなどを適用することができる。なお、上述の組成は結晶構造から導き出さ
れるものであり、あくまでも一例に過ぎないことを付記する。
酸化物半導体層６４４をスパッタ法で作製するためのターゲットとしては、Ｉｎ：Ｇａ
：Ｚｎ＝１：ｘ：ｙ（ｘは０以上、ｙは０．５以上５以下）の組成比で表されるものを用
いるのが好適である。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］（ｘ＝１、
ｙ＝１）、（すなわち、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）
の組成比を有するターゲットなどを用いることができる。また、Ｉｎ：Ｇａ：Ｚｎ＝１：
１：０．５［ａｔｏｍ比］（ｘ＝１、ｙ＝０．５）の組成比を有するターゲットや、Ｉｎ
：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］（ｘ＝１、ｙ＝２）の組成比を有するターゲッ
トや、Ｉｎ：Ｇａ：Ｚｎ＝１：０：１［ａｔｏｍ比］（ｘ＝０、ｙ＝１）の組成比を有す
るターゲットを用いることもできる。金属酸化物ターゲット中の金属酸化物の相対密度は
８０％以上、好ましくは９５％以上、更に好ましくは９９．９％以上である。相対密度の
高い金属酸化物ターゲットを用いることにより、緻密な構造の酸化物半導体層６４４を形
成することが可能である。
また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物を用いて酸化物半導体層６４４を形成することもでき
る。Ｉｎ−Ｓｎ−Ｚｎ系酸化物は、ＩＴＺＯと呼ぶことができ、用いるターゲットの組成
比は、Ｉｎ：Ｓｎ：Ｚｎが原子数比で、１：２：２、２：１：３、１：１：１、または２
０：４５：３５などとなる酸化物ターゲットを用いることができる。
酸化物半導体層６４４の形成雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰
囲気、または、希ガス（代表的にはアルゴン）と酸素との混合雰囲気とするのが好適であ
る。具体的には、例えば、水素、水、水酸基、水素化物などの不純物が、濃度１ｐｐｍ以
下（望ましくは濃度１０ｐｐｂ以下）にまで除去された高純度ガス雰囲気を用いるのが好
適である。
酸化物半導体層６４４の形成の際には、例えば、減圧状態に保たれた処理室内に被処理
物を保持し、被処理物の温度が１００℃以上５５０℃未満、好ましくは２００℃以上、４
００℃以下となるように被処理物を熱する。または、酸化物半導体層６４４の形成の際の
被処理物の温度は、室温（２５℃±１０℃）としてもよい。そして、処理室内の水分を除
去しつつ、水素や水などが除去されたスパッタガスを導入し、上記ターゲットを用いて酸
化物半導体層６４４を形成する。被処理物を熱しながら酸化物半導体層６４４を形成する
ことにより、酸化物半導体層６４４に含まれる不純物を低減することができる。また、ス
パッタによる酸化物半導体層６４４の損傷を軽減することができる。処理室内の水分を除
去するためには吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、
イオンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボ
ポンプにコールドトラップを加えたものを用いてもよい。クライオポンプなどを用いて排
気することで、処理室から水素や水などを除去することができるため、酸化物半導体層６
４４中の不純物濃度を低減できる。
酸化物半導体層６４４の形成条件としては、例えば、被処理物とターゲットの間との距
離が１７０ｍｍ、圧力が０．４Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸
素１００％）雰囲気、またはアルゴン（アルゴン１００％）雰囲気、または酸素とアルゴ
ンの混合雰囲気、といった条件を適用することができる。なお、パルス直流（ＤＣ）電源
を用いると、ごみ（成膜時に形成される粉状の物質など）を低減でき、酸化物半導体層６
４４の膜厚分布も均一となるため好ましい。
なお、酸化物半導体層６４４をスパッタ法により形成する前には、アルゴンガスを導入
してプラズマを発生させる逆スパッタを行い、形成表面（例えば絶縁層６２８の表面）の
付着物を除去しても良い。ここで、逆スパッタとは、通常のスパッタにおいては、スパッ
タターゲットにイオンを衝突させるところを、逆に、処理表面にイオンを衝突させること
によってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法とし
ては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、被処理物付近にプラズマ
を生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などに
よる雰囲気を適用してもよい。
本実施の形態では、酸化物半導体層６４４をＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ター
ゲットを用いるスパッタ法により形成することとする。また、酸化物半導体層６４４の膜
厚は１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上２０ｎｍ以下、より好ましくは３ｎ
ｍ以上１５ｎｍ以下とすることができる。ただし、酸化物半導体材料等により適切な膜厚
は異なるから、酸化物半導体層６４４の膜厚は用いる材料等に応じて選択することができ
る。なお、上記のように絶縁層６２８の表面を可能な限り平坦にしておくことにより、厚
みの小さい酸化物半導体層６４４であっても、酸化物半導体層６４４のチャネル形成領域
に相当する部分の断面形状を平坦な形状とすることができる。酸化物半導体層６４４のチ
ャネル形成領域に相当する部分の断面形状を平坦な形状とすることすることにより、酸化
物半導体層６４４の断面形状が平坦でない場合と比較して、トランジスタ６６２のリーク
電流を低減することができる。
酸化物半導体層６４４の形成後には、酸化物半導体層６４４に対して熱処理（第１の熱
処理）を行うことが望ましい。この第１の熱処理によって酸化物半導体層６４４中の、過
剰な水素（水や水酸基を含む）を除去することができる。第１の熱処理の温度は、例えば
、３００℃以上５５０℃未満、好ましくは４００℃以上５００℃以下とする。
第１の熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰
囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層は大気に
触れさせず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻
射によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａ
ｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａ
ｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラン
プ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラ
ンプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である
。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴ
ンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性ガス
が用いられる。
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数
分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよ
い。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱
温度を超える温度条件であっても適用が可能となる。
なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲
気において第１の熱処理を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥
準位を低減することができるためである。更に当該熱処理によって、酸化物半導体層６４
４が酸素を過剰に含む状態とすることが望ましい。過剰に含まれる酸素は酸化物半導体層
６４４の格子間に存在する。なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘ
リウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれな
い雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネ
オン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（
９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐ
ｐｍ以下）とする。
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから
、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。このような熱処
理は、酸化物半導体層の形成後や後に形成するゲート絶縁層６４６の形成後、ゲート電極
６４８の形成後、などのタイミングにおいて行うことも可能である。また、このような熱
処理は、一回に限らず複数回行っても良い。
酸化物半導体層のエッチングは、上記熱処理の前、または上記熱処理の後のいずれにお
いて行っても良い。また、素子の微細化という観点からはドライエッチングを用いるのが
好適であるが、ウェットエッチングを用いても良い。エッチングガスやエッチング液につ
いては被エッチング材料に応じて適宜選択することができる。
次いで、酸化物半導体層６４４上に導電層を形成し、当該導電層を選択的にエッチング
して、電極６４２ａ、電極６４２ｂ、電極５０４を形成する（図１２（Ｂ）参照）。なお
、電極６４２ａは電極５０３と接続するように設けられる。電極５０４は電極５０２と接
するように設けられる。
導電層は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を
用いて形成することができる。また、導電層の材料としては、アルミニウム、クロム、銅
、タンタル、チタン、モリブデン、タングステンからから選ばれた元素や、上述した元素
を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベ
リリウム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材料を
用いてもよい。
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チ
タン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニ
ウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層
構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。
なお、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、端部にテーパー形
状を有する電極６４２ａ、電極６４２ｂへの加工が容易であるというメリットがある。
また、導電層は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物と
しては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸
化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化イ
ンジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）、または、これらの金属酸化物材料にシリコン
若しくは酸化シリコンを含有させたものを用いることができる。
なお、導電層のエッチングは、ドライエッチング、ウェットエッチングのいずれを用い
て行っても良いが、微細化のためには、制御性の良いドライエッチングを用いるのが好適
である。また、形成される電極６４２ａ、及び電極６４２ｂの端部がテーパー形状となる
ように行っても良い。テーパー角は、例えば、３０°以上６０°以下とすることができる
。
上部のトランジスタ６６２のチャネル長（Ｌ）は、電極６４２ａ、及び電極６４２ｂの
下端部の間隔によって決定される。なお、チャネル長（Ｌ）が２５ｎｍ未満のトランジス
タを形成する場合に用いるマスクを形成するための露光を行う際には、数ｎｍ〜数１０ｎ
ｍと波長の短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いるのが望ま
しい。超紫外線による露光は解像度が高く焦点深度も大きい。従って、トランジスタ６６
２のチャネル長（Ｌ）を、２μｍ未満、好ましくは１０ｎｍ以上３５０ｎｍ（０．３５μ
ｍ）以下とすることも可能であり、回路の動作速度を高めることが可能である。
また、電極６４２ｂは容量素子６６４の一対の電極のうち一方の電極となる。
なお、絶縁層６２８の上には、トランジスタ６６２の下地として機能する絶縁層を設け
ても良い。当該絶縁層は、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。
次に、電極６４２ａ、電極６４２ｂ、電極５０４、酸化物半導体層６４４を覆うように
ゲート絶縁層６４６を形成する（図１２（Ｃ）参照）。
ゲート絶縁層６４６は、ＣＶＤ法やスパッタ法等を用いて形成することができる。ゲー
ト絶縁層６４６は、酸化物半導体層６４４に接することになるから、水素が十分に低減さ
れた方法によって形成するのが望ましい。また、ゲート絶縁層６４６は、酸化シリコン、
窒化シリコン、酸窒化シリコン、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸
化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が
添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加さ
れたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、などを含むように
形成するのが好適である。ゲート絶縁層６４６は、単層構造としても良いし、積層構造と
しても良い。また、ゲート絶縁層６４６の厚さは特に限定されないが、記憶素子を微細化
する場合にはゲート絶縁層６４６を薄くするのが望ましい。例えば、ゲート絶縁層６４６
として酸化シリコンを用いる場合には、ゲート絶縁層６４６の厚さは１ｎｍ以上１００ｎ
ｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。
上述のように、ゲート絶縁層６４６を薄くすると、トンネル効果などに起因するトラン
ジスタ６６２のゲートリークが問題となる。ゲートリークの問題を解消するには、ゲート
絶縁層６４６に、酸化ハフニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケ
ート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（
ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムアルミネート（Ｈｆ
ＡｌｘＯｙ（ｘ＞０、ｙ＞０））、などの高誘電率（ｈｉｇｈ−ｋ）材料を用いると良い
。ｈｉｇｈ−ｋ材料をゲート絶縁層６４６に用いることで、電気的特性を確保しつつ、ゲ
ートリークを抑制するために膜厚を大きくすることが可能になる。例えば、酸化ハフニウ
ムは比誘電率が１５程度であり、酸化シリコンの比誘電率の３〜４と比較して非常に大き
な値を有している。このような材料を用いることにより、酸化シリコン換算で１５ｎｍ未
満、好ましくは２ｎｍ以上１０ｎｍ以下のゲート絶縁層６４６を実現することも容易にな
る。なお、ｈｉｇｈ−ｋ材料を含む膜と、酸化シリコン、窒化シリコン、酸化窒化シリコ
ン、窒化酸化シリコン、酸化アルミニウムなどのいずれかを含む膜との積層構造としても
よい。
ゲート絶縁層６４６の形成後には、酸素雰囲気下で第２の熱処理を行うのが望ましい。
熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５０℃以上３５０℃以下であ
る。第２の熱処理を行うことによって、酸化物半導体層６４４に酸素を供給する。
なお、本実施の形態では、ゲート絶縁層６４６の形成後に第２の熱処理を行っているが
、第２の熱処理のタイミングはこれに限定されない。例えば、ゲート電極６４８の形成後
に第２の熱処理を行っても良い。また、第１の熱処理に続けて第２の熱処理を行っても良
いし、第１の熱処理に第２の熱処理を兼ねさせても良い。
また、酸素雰囲気下で第２の熱処理を行う代わりに、酸化物半導体層６４４に隣接する
絶縁層（例えば、ゲート絶縁層６４６）として酸素を含む層を形成した後、窒素雰囲気下
等で熱処理を行うことによって、当該絶縁層から酸化物半導体層６４４に酸素を供給して
もよい。
また、酸素雰囲気下で第２の熱処理を行う代わりに、ドーピングによって酸化物半導体
層６４４に酸素を添加してもよい。
以上のように、脱水化処理、脱水素化処理を行った後に、酸化物半導体層６４４に酸素
を供給することによって、酸化物半導体層６４４中の酸素欠損に起因するエネルギーギャ
ップ中の欠陥準位を低減することができる。なお、酸化物半導体層６４４が酸素を過剰に
含む状態とすることが望ましい。過剰に含まれる酸素は酸化物半導体層６４４の格子間に
存在する。
また、ゲート絶縁層６４６は容量素子６６４の誘電体層となる。
なお、酸化物半導体層６４４に接する絶縁層（例えば図６及び図７に示した構成では、
当該絶縁層は、ゲート絶縁層６４６と、絶縁層６２８であり、図８及び図９に示した構成
では、ゲート絶縁層６４６と、絶縁層６５０である。）は、第１３族元素及び酸素を含む
絶縁材料を用いることが好ましい。酸化物半導体材料には第１３族元素を含むものが多く
、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体に接
する絶縁層に用いることで、酸化物半導体との界面の状態を良好に保つことができる。
第１３族元素を含む絶縁材料とは、絶縁材料に一または複数の第１３族元素を含むこと
を意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミ
ニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸
化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（
原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％
）がアルミニウムの含有量（原子％）以上のものを示す。
例えば、ガリウムを含有する酸化物半導体層６４４に接して絶縁層を形成する場合に、
当該絶縁層に酸化ガリウムを含む材料を用いることで酸化物半導体層６４４と絶縁層の界
面特性を良好に保つことができる。例えば、酸化物半導体層６４４と酸化ガリウムを含む
絶縁層とを接して設けることにより、酸化物半導体層６４４と絶縁層の界面における水素
のパイルアップを低減することができる。なお、絶縁層に酸化物半導体の成分元素と同じ
族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニ
ウムを含む材料を用いて絶縁層を形成することも有効である。なお、酸化アルミニウムは
、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半
導体層６４４への水の侵入防止という点においても好ましい。
また、酸化物半導体層６４４に接する絶縁層はその一部の領域または全領域を、酸素雰
囲気下による熱処理や酸素ドープなどにより、絶縁層を構成する絶縁材料の化学量論的組
成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加す
ることをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加す
ることを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバ
ルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法また
はイオンドーピング法を用いて行ってもよい。
例えば、酸化物半導体層６４４に接する絶縁層として酸化ガリウムを用いた場合、酸素
雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２Ｏ
Ｘ（Ｘ＝３＋α、０＜α＜１）とすることができる。
また、酸化物半導体層６４４に接する絶縁層として酸化アルミニウムを用いた場合、酸
素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡ
ｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
また、酸化物半導体層６４４に接する絶縁層として酸化ガリウムアルミニウム（酸化ア
ルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うこ
とにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａＸＡｌ
２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
酸素ドープ処理を行うことにより、構成する絶縁材料の化学量論的組成比より酸素が多
い領域を有する絶縁層を形成することができる。このような絶縁層と酸化物半導体層が接
することにより、絶縁層中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中
、または酸化物半導体層と絶縁層の界面における酸素不足欠陥を低減し、酸化物半導体層
をｉ型化またはｉ型に限りなく近い酸化物半導体とすることができる。
なお、構成する絶縁材料の化学量論的組成比より酸素が多い領域を有する絶縁層は、酸
化物半導体層６４４に接する絶縁層のうち、上層に位置する絶縁層または下層に位置する
絶縁層のうち、どちらか一方のみに用いても良いが、両方の絶縁層に用いる方が好ましい
。構成する絶縁材料の化学量論的組成比より酸素が多い領域を有する絶縁層を、酸化物半
導体層６４４に接する絶縁層のうち、上層及び下層に位置する絶縁層に用い、酸化物半導
体層６４４を挟む構成とすることで、上記効果をより高めることができる。
また、酸化物半導体層６４４の上層または下層に用いる絶縁層は、上層と下層で同じ構
成元素を有する絶縁層としても良いし、異なる構成元素を有する絶縁層としても良い。例
えば、上層と下層とも、組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムと
しても良いし、上層と下層の一方を組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化
ガリウムとし、他方を組成がＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウム
としても良い。
また、酸化物半導体層６４４に接する絶縁層は、構成する絶縁材料の化学量論的組成比
より酸素が多い領域を有する絶縁層の積層としても良い。例えば、酸化物半導体層６４４
の上層に組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上
に組成がＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニ
ウム（酸化アルミニウムガリウム）を形成してもよい。なお、酸化物半導体層６４４の下
層を、構成する絶縁材料の化学量論的組成比より酸素が多い領域を有する絶縁層の積層と
しても良いし、酸化物半導体層６４４の上層及び下層の両方を、構成する絶縁材料の化学
量論的組成比より酸素が多い領域を有する絶縁層の積層としても良い。
次に、ゲート絶縁層６４６上にゲート電極６４８及び電極６４９を形成する（図１２（
Ｃ）参照）。
ゲート電極６４８及び電極６４９は、ゲート絶縁層６４６上に導電層を形成した後に、
当該導電層を選択的にエッチングすることによって形成することができる。ゲート電極６
４８及び電極６４９となる導電層は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣ
ＶＤ法などのＣＶＤ法を用いて形成することができる。材料等の詳細は、電極６４２ａま
たは電極６４２ｂなどの場合と同様であり、これらの記載を参酌できる。
また、電極６４９は容量素子６６４の一対の電極のうちの他方の電極となる。
以上により、高純度化された酸化物半導体層６４４を用いたトランジスタ６６２と、容
量素子６６４とが完成する（図１２（Ｃ）参照）。上述した作製方法により、酸化物半導
体層６４４は水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠
乏に起因するエネルギーギャップ中の欠陥準位が低減される。こうして作製された酸化物
半導体層６４４は、ｉ型化（真性化）または実質的にｉ型化されており、このような酸化
物半導体層６４４をチャネル形成領域に用いることで、極めて優れたオフ電流特性のトラ
ンジスタ６６２を得ることができる。
次に、ゲート絶縁層６４６、ゲート電極６４８、及び電極６４９上に、絶縁層６５０及
び絶縁層６５４を形成する（図１２（Ｄ）参照）。絶縁層６５０及び絶縁層６５４は、Ｐ
ＶＤ法やＣＶＤ法などを用いて形成することができる。また、絶縁層６５０及び絶縁層６
５４は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニ
ウム等の無機絶縁材料を含む材料を用いて、単層または積層で形成することができる。
なお、絶縁層６５４には、誘電率の低い材料や、誘電率の低い構造（多孔質の構造など
）を用いることが望ましい。絶縁層６５４の誘電率を低くすることにより、配線や電極な
どの間に生じる容量を低減し、動作の高速化を図ることができるためである。
なお、絶縁層６５４は、その表面が平坦になるように形成することが望ましい。表面が
平坦になるように絶縁層６５４を形成することで、記憶素子を微細化した場合などにおい
ても、絶縁層６５４上に、電極や配線などを好適に形成することができるためである。な
お、絶縁層６５４の平坦化は、ＣＭＰ（化学的機械的研磨）などの方法を用いて行うこと
ができる。
次に、絶縁層６５０及び絶縁層６５４に、電極５０４に達する開口部５０１を形成する
。その後、配線６５８を形成する（図１２（Ｄ）参照）。配線６５８は、スパッタ法をは
じめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて導電層を形成した後、
当該導電層をエッチング加工することによって形成される。また、導電層の材料としては
、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれ
た元素や、上述した元素を成分とする合金等を用いることができる。マンガン、マグネシ
ウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、またはこれらを
複数組み合わせた材料を用いてもよい。詳細は、電極６４２ａ、電極６４２ｂなどと同様
である。なお、開口部５０１において電極を形成し、当該電極と接するように配線６５８
を形成しても良い。
以上の工程より、図６に示すような構成の記憶素子を作製することができる。
次に、図７に示した構成に対応する作製方法を図１３を参照して説明する。
図１２に示した作製方法と図１３に示した作製方法とでは、酸化物半導体層６４４と電
極６４２の作製方法が異なる。図１３に示した作製方法において、酸化物半導体層６４４
と電極６４２の作製方法以外の作製方法は図１２に示した作製方法と同様であるため説明
は省略する。
電極５０２、電極５０３及び絶縁層６２８上に導電層を形成し、当該導電層を選択的に
エッチングして、電極６４２ａ、電極６４２ｂ、電極５０４を形成する（図１３（Ａ）参
照）。当該導電層は、図１２に示した作製方法において、電極６４２ａ、電極６４２ｂ、
電極５０４を形成するために用いた導電層と同様の材料とし、同様の方法で作製すること
ができるので説明は省略する。
次いで、電極６４２ａ、電極６４２ｂ、電極５０４上に酸化物半導体層６４４を形成す
る（図１３（Ｂ）参照）。酸化物半導体層６４４は、図１２に示した作製方法において酸
化物半導体層６４４を形成するために用いた酸化物半導体層と同様の材料とし、同様の方
法で作製することができるので説明は省略する。
次に、電極６４２ａ、電極６４２ｂ、電極５０４、酸化物半導体層６４４を覆うように
ゲート絶縁層６４６を形成する（図１３（Ｃ）参照）。これ以降の作製工程は図１２で示
した工程と同様であるため説明は省略する。
以上の工程より、図７に示すような構成の記憶素子を作製することができる。
次に、図８に示した構成に対応する作製方法を図１４を参照して説明する。
図１２に示した作製方法と図１４に示した作製方法とでは、ゲート電極６４８、電極６
４９、電極５０４、ゲート絶縁層６４６の作製方法が異なる。図１４に示した作製方法に
おいて、それ以外の作製方法以外の作製方法は図１２に示した作製方法と同様であるため
説明は省略する。
電極５０２、電極５０３及び絶縁層６２８上に導電層を形成し、当該導電層を選択的に
エッチングして、ゲート電極６４８、電極６４９、電極５０４を形成する（図１４（Ａ）
参照）。当該導電層は、図１２に示した作製方法において、ゲート電極６４８、電極６４
９を形成するために用いた導電層と同様の材料とし、同様の方法で作製することができる
ので説明は省略する。
次いで、ゲート電極６４８、電極６４９、電極５０４を覆うようにゲート絶縁層６４６
を形成する（図１４（Ｂ）参照）。ゲート絶縁層６４６は図１２に示した作製方法におい
てゲート絶縁層６４６を形成するために用いた材料と同様の材料を用いて、同様の方法で
作製することができるので説明は省略する。
次いで、ゲート絶縁層６４６上に、酸化物半導体層６４４を形成する（図１４（Ｂ）参
照）。酸化物半導体層６４４は、図１２に示した作製方法において酸化物半導体層６４４
を形成するために用いた酸化物半導体層と同様の材料とし、同様の方法で作製することが
できるので説明は省略する。
次に、酸化物半導体層６４４上に導電層を形成し、当該導電層を選択的にエッチングし
て、電極６４２ａ、電極６４２ｂを形成する（図１４（Ｃ）参照）。当該導電層は、図１
２に示した作製方法において、電極６４２ａ、電極６４２ｂを形成するために用いた導電
層と同様の材料とし、同様の方法で作製することができるので説明は省略する。
これ以降の作製工程は図１２で示した工程と同様であるため説明は省略する。
以上の工程より、図８に示すような構成の記憶素子を作製することができる。
次に、図９に示した構成に対応する作製方法を図１５を参照して説明する。
図１４に示した作製方法と図１５に示した作製方法とでは、酸化物半導体層６４４と電
極６４２の作製方法が異なる。図１５に示した作製方法において、酸化物半導体層６４４
と電極６４２の作製方法以外の作製方法は図１４に示した作製方法と同様であるため説明
は省略する。
ゲート絶縁層６４６上に、導電層を形成し、当該導電層を選択的にエッチングして、電
極６４２ａ、電極６４２ｂを形成する（図１５（Ｂ）参照）。当該導電層は、図１４に示
した作製方法において、電極６４２ａ、電極６４２ｂを形成するために用いた導電層と同
様の材料とし、同様の方法で作製することができるので説明は省略する。
次いで、電極６４２ａ、電極６４２ｂ上に酸化物半導体層６４４を形成する（図１５（
Ｃ）参照）。酸化物半導体層６４４は、図１４に示した作製方法において酸化物半導体層
６４４を形成するために用いた酸化物半導体層と同様の材料とし、同様の方法で作製する
ことができるので説明は省略する。
これ以降の作製工程は図１４で示した工程と同様であるため説明は省略する。
以上の工程より、図９に示すような構成の記憶素子を作製することができる。
なお、図１２乃至図１５を参照して説明した各工程の前後には、更に電極や配線、半導
体層、絶縁層などを形成する工程を含んでいても良い。例えば、配線の構造として、絶縁
層及び導電層の積層構造でなる多層配線構造を採用して、高度に集積化した記憶素子を実
現することも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態７）
トランジスタ６６２の酸化物半導体層６４４の一形態を、図１６を用いて説明する。
本実施の形態の酸化物半導体層は、第１の結晶性酸化物半導体層上に第１の結晶性酸化
物半導体層よりも厚い第２の結晶性酸化物半導体層を有する積層構造である。
絶縁層６２８上に絶縁層４３７を形成する。本実施の形態では、絶縁層４３７は、ＰＣ
ＶＤ法またはスパッタリング法を用いて形成された５０ｎｍ以上６００ｎｍ以下の膜厚の
酸化物絶縁層とする。当該酸化物絶縁層としては、酸化シリコン膜、酸化ガリウム膜、酸
化アルミニウム膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリ
コン膜から選ばれた一層またはこれらの積層を用いることができる。
次に、絶縁層４３７上に膜厚１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜を形成す
る。第１の酸化物半導体膜の形成は、スパッタリング法を用い、そのスパッタリング法に
よる成膜時における基板温度は２００℃以上４００℃以下とする。
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体
用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて
、基板とターゲットの間との距離を１７０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、直
流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で
膜厚５ｎｍの第１の酸化物半導体膜を成膜する。
次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第１の加熱処
理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下とする。第１の加熱処理
によって第１の結晶性酸化物半導体層４５０ａを形成する（図１６（Ａ）参照）。
成膜時の基板温度や第１の加熱処理の温度にもよるが、第１の加熱処理によって、膜表
面から結晶化が起こり、膜の表面から内部に向かって結晶成長し、Ｃ軸配向した結晶が得
られる。第１の加熱処理によって、亜鉛と酸素が膜表面に多く集まり、上平面が六角形を
なす亜鉛と酸素からなるグラフェンタイプの二次元結晶が最表面に１層または複数層形成
され、これが膜厚方向に成長して重なり積層となる。加熱処理の温度を上げると表面から
内部、そして内部から底部と結晶成長が進行する。
第１の加熱処理によって、酸化物絶縁層である絶縁層４３７中の酸素を第１の結晶性酸
化物半導体層４５０ａとの界面またはその近傍（界面からプラスマイナス５ｎｍ）に拡散
させて、第１の結晶性酸化物半導体層の酸素欠損を低減する。
次いで、第１の結晶性酸化物半導体層４５０ａ上に１０ｎｍよりも厚い第２の酸化物半
導体膜を形成する。第２の酸化物半導体膜の形成は、スパッタリング法を用い、その成膜
時における基板温度は２００℃以上４００℃以下とする。成膜時における基板温度を２０
０℃以上４００℃以下とすることにより、第１の結晶性酸化物半導体層の表面上に接して
成膜する第２の酸化物半導体膜にプリカーサの整列が起きる。
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体
用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて
、基板とターゲットの間との距離を１７０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直
流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で
膜厚２５ｎｍの第２の酸化物半導体膜を成膜する。
次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第２の加熱処
理を行う。第２の加熱処理の温度は、４００℃以上７５０℃以下とする。第２の加熱処理
によって第２の結晶性酸化物半導体層４５０ｂを形成する（図１６（Ｂ）参照）。第２の
加熱処理は、窒素雰囲気下、酸素雰囲気下、或いは窒素と酸素の混合雰囲気下で行うこと
ができる。第２の加熱処理によって、第１の結晶性酸化物半導体層４５０ａを核として膜
厚方向、即ち底部から内部に結晶成長が進行して第２の結晶性酸化物半導体層４５０ｂが
形成される。
また、絶縁層４３７の形成から第２の加熱処理までの工程を大気に触れることなく連続
的に行うことが好ましい。絶縁層４３７の形成から第２の加熱処理までの工程は、水素及
び水分をほとんど含まない雰囲気（不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など）下
に制御することが好ましく、例えば、露点−４０℃以下、好ましくは露点−５０℃以下の
乾燥窒素雰囲気とする。
次いで、第１の結晶性酸化物半導体層４５０ａと第２の結晶性酸化物半導体層４５０ｂ
からなる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体層４
５３を形成する（図１６（Ｃ）参照）。図では、第１の結晶性酸化物半導体層４５０ａと
第２の結晶性酸化物半導体層４５０ｂの界面を点線で示し、酸化物半導体積層と説明して
いるが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図
示している。
酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、
当該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは
、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェッ
ト法などの方法を用いてマスクを形成しても良い。
なお、酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチングで
もよい。もちろん、これらを組み合わせて用いてもよい。
また、上記作製方法により、得られる第１の結晶性酸化物半導体層及び第２の結晶性酸化
物半導体層は、Ｃ軸配向を有していることを特徴の一つとしている。ただし、第１の結晶
性酸化物半導体層及び第２の結晶性酸化物半導体層は、単結晶構造ではなく、非晶質構造
でもない構造であり、Ｃ軸配向を有した結晶（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓ
ｔａｌ； ＣＡＡＣとも呼ぶ）を含む酸化物を有する。なお、第１の結晶性酸化物半導体
層及び第２の結晶性酸化物半導体層は、一部に結晶粒界を有している。
なお、第１及び第２の結晶性酸化物半導体層は、上述の実施の形態において示した酸化
物半導体によって形成することができる。
また、第１の結晶性酸化物半導体層上に第２の結晶性酸化物半導体層を形成する２層構
造に限定されず、第２の結晶性酸化物半導体層の形成後に第３の結晶性酸化物半導体層を
形成するための成膜と加熱処理のプロセスを繰り返し行って、３層以上の積層構造として
もよい。
上記作製方法で形成された酸化物半導体積層からなる酸化物半導体層４５３を、図６乃
至図９に示した酸化物半導体層６４４として用いることができる。
また、酸化物半導体層６４４として本実施の形態の酸化物半導体積層を用いたトランジ
スタにおいては、電流は、主として酸化物半導体積層の界面を流れるトランジスタ構造で
あるため、トランジスタに光照射が行われ、またはＢＴストレスが与えられても、トラン
ジスタ特性の劣化は抑制される、または低減される。
酸化物半導体層４５３のような第１の結晶性酸化物半導体層と第２の結晶性酸化物半導
体層の積層をトランジスタに用いることで、安定した電気的特性を有し、且つ、信頼性の
高いトランジスタを実現できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
（実施の形態８）
本実施の形態では、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状
または六角形状の原子配列を有し、ｃ軸においては金属原子が層状または金属原子と酸素
原子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を
中心に回転した）結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌとも
いう。）を含む酸化物について説明する。
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から
見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直
な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む
酸化物をいう。
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、Ｃ
ＡＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を
明確に判別できないこともある。
ＣＡＡＣに酸素が含まれている場合、酸素の一部は窒素で置換されてもよい。また、Ｃ
ＡＡＣを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣを支持する基板
面、ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣを構成す
る個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣを支持する基板面、Ｃ
ＡＡＣの表面などに垂直な方向）を向いていてもよい。
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であ
ったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であっ
たりする。
このようなＣＡＡＣの例として、膜状に形成され、膜表面または支持する基板面に垂直
な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察
すると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められ
る結晶を挙げることもできる。
ＣＡＡＣに含まれる結晶構造の一例について図１９乃至図２１を用いて詳細に説明する
。なお、特に断りがない限り、図１９乃至図２１は上方向をｃ軸方向とし、ｃ軸方向と直
交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合
の上半分、下半分をいう。また、図１９において、丸で囲まれたＯは４配位のＯを示し、
二重丸で囲まれたＯは３配位のＯを示す。
図１９（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下
４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素
原子のみ示した構造を小グループと呼ぶ。図１９（Ａ）の構造は、八面体構造をとるが、
簡単のため平面構造で示している。なお、図１９（Ａ）の上半分および下半分にはそれぞ
れ３個ずつ４配位のＯがある。図１９（Ａ）に示す小グループは電荷が０である。
図１９（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下
３配位のＯ）と、近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いず
れもａｂ面に存在する。図１９（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位
のＯがある。また、Ｉｎも５配位をとるため、図１９（Ｂ）に示す構造をとりうる。図１
９（Ｂ）に示す小グループは電荷が０である。
図１９（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する
構造を示す。図１９（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配
位のＯがある。または、図１９（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個
の４配位のＯがあってもよい。図１９（Ｃ）に示す小グループは電荷が０である。
図１９（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する
構造を示す。図１９（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配
位のＯがある。図１９（Ｄ）に示す小グループは電荷が＋１となる。
図１９（Ｅ）に、２個のＺｎを含む小グループを示す。図１９（Ｅ）の上半分には１個
の４配位のＯがあり、下半分には１個の４配位のＯがある。図１９（Ｅ）に示す小グルー
プは電荷が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体
を大グループ（ユニットセルともいう。）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。図１９（Ａ）に示
す６配位のＩｎの上半分の３個のＯは下方向にそれぞれ３個の近接Ｉｎを有し、下半分の
３個のＯは上方向にそれぞれ３個の近接Ｉｎを有する。５配位のＧａの上半分の１個のＯ
は下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個の近接Ｇａを有する
。４配位のＺｎの上半分の１個のＯは下方向に１個の近接Ｚｎを有し、下半分の３個のＯ
は上方向にそれぞれ３個の近接Ｚｎを有する。この様に、金属原子の上方向の４配位のＯ
の数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４
配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、
下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従っ
て、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯ
の数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができ
る。例えば、６配位の金属原子（ＩｎまたはＳｎ）が上半分の４配位のＯを介して結合す
る場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）、または４
配位の金属原子（Ｚｎ）いずれかと結合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する
。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合し
て中グループを構成する。
図２０（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を
示す。図２０（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図２０
（Ｃ）は、図２０（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図２０（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示
し、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸
枠の３として示している。同様に、図２０（Ａ）において、Ｉｎの上半分および下半分に
はそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図２
０（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯが
あるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺ
ｎとを示している。
図２０（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上
から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ
上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがある
Ｚｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半
分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ
２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して
４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中
グループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．
６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（
４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従
って、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成す
るためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図
１９（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含
む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消さ
れるため、層構造の合計の電荷を０とすることができる。
具体的には、図２０（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚ
ｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓ
ｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。
）とする組成式で表すことができる。
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、
三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ
−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−
Ａｌ−Ｚｎ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−
Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｐ
ｍ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ
−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−
Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚ
ｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化
物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化
物、Ｉｎ−Ｍｇ系酸化物や、Ｉｎ−Ｇａ系酸化物などを用いた場合も同様である。
例えば、図２１（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモ
デル図を示す。
図２１（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上
から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半
分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１
個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを
介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である
。この中グループが複数結合して大グループを構成する。
図２１（Ｂ）に３つの中グループで構成される大グループを示す。なお、図２１（Ｃ）
は、図２１（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、そ
れぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループ
は、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの
合計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図２１（Ａ）に示し
た中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた
大グループも取りうる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
（実施の形態９）
酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度
は、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因とし
ては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Ｌｅｖｉｎｓｏｎモデ
ルを用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き
出せる。
半導体本来の移動度をμ０、測定される電界効果移動度をμとし、半導体中に何らかの
ポテンシャル障壁（粒界等）が存在すると仮定すると、以下の式で表現できる。
ここで、Ｅはポテンシャル障壁の高さであり、ｋがボルツマン定数、Ｔは絶対温度であ
る。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルで
は、以下の式で表される。
ここで、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体
の誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単位面積当た
りの容量、Ｖｇはゲート電圧、ｔはチャネルの厚さである。なお、厚さ３０ｎｍ以下の半
導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。
線形領域におけるドレイン電流Ｉｄは、以下の式となる。
ここで、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１０μｍである
。また、Ｖｄはドレイン電圧である。
上式の両辺をＶｇで割り、更に両辺の対数を取ると、以下のようになる。
数５の右辺はＶｇの関数である。この式からわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ）
、横軸を１／Ｖｇとして実測値をプロットして得られるグラフの直線の傾きから欠陥密度
Ｎが求められる。すなわち、トランジスタのＩｄ―Ｖｇ特性から、欠陥密度を評価できる
。酸化物半導体としては、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）の比率が、
Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは欠陥密度Ｎは１×１０１２／ｃｍ２程度である
。
このようにして求めた欠陥密度等をもとに数２および数３よりμ０＝１２０ｃｍ２／Ｖｓ
が導出される。欠陥のあるＩｎ−Ｓｎ−Ｚｎ酸化物で測定される移動度は３５ｃｍ２／Ｖ
ｓ程度である。しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無い酸化物半
導体の移動度μ０は１２０ｃｍ２／Ｖｓとなると予想できる。
ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁層との界面での散乱によ
ってトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁層界面からｘだけ離
れた場所における移動度μ１は、以下の式で表される。
ここで、Ｄはゲート方向の電界、Ｂ、Ｇは定数である。ＢおよびＧは、実際の測定結果
より求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７ｃｍ／ｓ、Ｇ＝１
０ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧が高くなる
）と数６の第２項が増加するため、移動度μ１は低下することがわかる。
半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動
度μ２を計算した結果を図２２に示す。なお、計算にはシノプシス社製デバイスシミュレ
ーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用し、酸化物半導体のバンドギ
ャップ、電子親和力、比誘電率、厚さをそれぞれ、２．８電子ボルト、４．７電子ボルト
、１５、１５ｎｍとした。これらの値は、スパッタリング法により形成された薄膜を測定
して得られたものである。
さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５電子ボルト、４．６
電子ボルト、４．６電子ボルトとした。また、ゲート絶縁層の厚さは１００ｎｍ、比誘電
率は４．１とした。チャネル長およびチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは
０．１Ｖである。
図２２で示されるように、ゲート電圧１Ｖ強で移動度１００ｃｍ２／Ｖｓ以上のピーク
をつけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する
。なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること（Ａ
ｔｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が望ましい。
このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の
特性を計算した結果を図２３乃至図２５に示す。なお、計算に用いたトランジスタの断面
構造を図２６に示す。図２６に示すトランジスタは酸化物半導体層にｎ＋の導電型を呈す
る半導体領域８１０３ａおよび半導体領域８１０３ｃを有する。半導体領域８１０３ａお
よび半導体領域８１０３ｃの抵抗率は２×１０−３Ωｃｍとする。
図２６（Ａ）に示すトランジスタは、下地絶縁層８１０１と、下地絶縁層８１０１に埋
め込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物８１０２の上に形
成される。トランジスタは半導体領域８１０３ａ、半導体領域８１０３ｃと、それらに挟
まれ、チャネル形成領域となる真性の半導体領域８１０３ｂと、ゲート電極８１０５を有
する。ゲート電極８１０５の幅を３３ｎｍとする。
ゲート電極８１０５と半導体領域８１０３ｂの間には、ゲート絶縁層８１０４を有し、ま
た、ゲート電極８１０５の両側面には側壁絶縁物８１０６ａおよび側壁絶縁物８１０６ｂ
、ゲート電極８１０５の上部には、ゲート電極８１０５と他の配線との短絡を防止するた
めの絶縁物８１０７を有する。側壁絶縁物の幅は５ｎｍとする。また、半導体領域８１０
３ａおよび半導体領域８１０３ｃに接して、ソース８１０８ａおよびドレイン８１０８ｂ
を有する。なお、このトランジスタにおけるチャネル幅を４０ｎｍとする。
図２６（Ｂ）に示すトランジスタは、下地絶縁層８１０１と、酸化アルミニウムよりな
る埋め込み絶縁物８１０２の上に形成され、半導体領域８１０３ａ、半導体領域８１０３
ｃと、それらに挟まれた真性の半導体領域８１０３ｂと、幅３３ｎｍのゲート電極８１０
５とゲート絶縁層８１０４と側壁絶縁物８１０６ａおよび側壁絶縁物８１０６ｂと絶縁物
８１０７とソース８１０８ａおよびドレイン８１０８ｂを有する点で図２６（Ａ）に示す
トランジスタと同じである。
図２６（Ａ）に示すトランジスタと図２６（Ｂ）に示すトランジスタの相違点は、側壁
絶縁物８１０６ａおよび側壁絶縁物８１０６ｂの下の半導体領域の導電型である。図２６
（Ａ）に示すトランジスタでは、側壁絶縁物８１０６ａおよび側壁絶縁物８１０６ｂの下
の半導体領域はｎ＋の導電型を呈する半導体領域８１０３ａおよび半導体領域８１０３ｃ
であるが、図２６（Ｂ）に示すトランジスタでは、真性の半導体領域８１０３ｂである。
すなわち、図２６（Ｂ）に示す半導体層において、半導体領域８１０３ａ（半導体領域８
１０３ｃ）とゲート電極８１０５がＬｏｆｆだけ重ならない領域ができている。この領域
をオフセット領域といい、その幅Ｌｏｆｆをオフセット長という。図から明らかなように
、オフセット長は、側壁絶縁物８１０６ａ（側壁絶縁物８１０６ｂ）の幅と同じである。
その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバ
イスシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図２３は
、図２６（Ａ）に示される構造のトランジスタのドレイン電流（Ｉｄ、実線）および移動
度（μ、点線）のゲート電圧（Ｖｇ、ゲートとソースの電位差）依存性を示す。ドレイン
電流Ｉｄは、ドレイン電圧（ドレインとソースの電位差）を＋１Ｖとし、移動度μはドレ
イン電圧を＋０．１Ｖとして計算したものである。
図２３（Ａ）はゲート絶縁層の厚さを１５ｎｍとしたものであり、図２３（Ｂ）は１０
ｎｍとしたものであり、図２３（Ｃ）は５ｎｍとしたものである。ゲート絶縁層が薄くな
るほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、移動
度μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。
ゲート電圧１Ｖ前後で、ドレイン電流は記憶素子等で必要とされる１０μＡを超えること
が示された。
図２４は、図２６（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを５
ｎｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧Ｖｇ依
存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧
を＋０．１Ｖとして計算したものである。図２４（Ａ）はゲート絶縁層の厚さを１５ｎｍ
としたものであり、図２４（Ｂ）は１０ｎｍとしたものであり、図２４（Ｃ）は５ｎｍと
したものである。
また、図２５は、図２６（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆ
ｆを１５ｎｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電
圧依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン
電圧を＋０．１Ｖとして計算したものである。図２５（Ａ）はゲート絶縁層の厚さを１５
ｎｍとしたものであり、図２５（Ｂ）は１０ｎｍとしたものであり、図２５（Ｃ）は５ｎ
ｍとしたものである。
いずれもゲート絶縁層が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピ
ーク値やオン電流には目立った変化が無い。
なお、移動度μのピークは、図２３では８０ｃｍ２／Ｖｓ程度であるが、図２４では６
０ｃｍ２／Ｖｓ程度、図２５では４０ｃｍ２／Ｖｓ程度と、オフセット長Ｌｏｆｆが増加
するほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流もオフセット長
Ｌｏｆｆの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかであ
る。また、いずれもゲート電圧１Ｖ前後で、ドレイン電流は記憶素子等で必要とされる１
０μＡを超えることが示された。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
（実施の形態１０）
本実施の形態は、酸化物半導体層にチャネルが形成されるトランジスタの一例として、
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とするトランジスタに
ついて、より詳細に説明する。Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体層にチャネ
ルが形成されるトランジスタは、該酸化物半導体層となる酸化物半導体膜を形成する際に
基板を加熱して成膜すること、或いは酸化物半導体膜を形成した後に熱処理を行うことで
良好な特性を得ることができる。なお、主成分とは組成比で５ａｔｏｍｉｃ％以上含まれ
る元素をいう。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱するこ
とで、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジス
タのしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。
例えば、図２７（Ａ）〜（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎを主成分とし、チャネル長Ｌが３
μｍ、チャネル幅Ｗが１０μｍである酸化物半導体膜と、厚さ１００ｎｍのゲート絶縁層
を用いたトランジスタの特性である。なお、Ｖｄは１０Ｖとした。
図２７（Ａ）は基板を意図的に加熱せずにスパッタリング法でＩｎ、Ｓｎ、Ｚｎを主成
分とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移
動度は１８．８ｃｍ２／Ｖｓｅｃが得られている。一方、基板を意図的に加熱してＩｎ、
Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させること
が可能となる。図２７（Ｂ）は基板を２００℃に加熱してＩｎ、Ｓｎ、Ｚｎを主成分とす
る酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度は３２．
２ｃｍ２／Ｖｓｅｃが得られている。
電界効果移動度は、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成した後に熱
処理をすることによって、さらに高めることができる。図２７（Ｃ）は、Ｉｎ、Ｓｎ、Ｚ
ｎを主成分とする酸化物半導体膜を２００℃でスパッタリング成膜した後、６５０℃で熱
処理をしたときのトランジスタ特性を示す。このとき電界効果移動度は３４．５ｃｍ２／
Ｖｓｅｃが得られている。
基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り
込まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、
酸化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のよ
うに電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱
水化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるた
めとも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化
を図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には１
００ｃｍ２／Ｖｓｅｃを超える電界効果移動度を実現することも可能になると推定される
。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該
酸化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又は
その後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再
結晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。
基板を意図的に加熱して成膜すること及び／又は成膜後に熱処理することの効果は、電
界効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与し
ている。基板を意図的に加熱しないで形成されたＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物
半導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトして
しまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた
場合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトラ
ンジスタがノーマリ・オフとなる方向に動き、このような傾向は図２７（Ａ）と図２７（
Ｂ）の対比からも確認することができる。
なお、しきい値電圧はＩｎ、Ｓｎ及びＺｎの比率を変えることによっても制御すること
が可能であり、組成比としてＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることでトランジスタの
ノーマリ・オフ化を期待することができる。また、ターゲットの組成比をＩｎ：Ｓｎ：Ｚ
ｎ＝２：１：３とすることで結晶性の高い酸化物半導体膜を得ることができる。
意図的な基板加熱温度若しくは熱処理温度は、１５０℃以上、好ましくは２００℃以上
、より好ましくは４００℃以上であり、より高温で成膜し或いは熱処理することでトラン
ジスタのノーマリ・オフ化を図ることが可能となる。
また、意図的に基板を加熱した成膜及び／又は成膜後に熱処理をすることで、ゲートバ
イアス・ストレスに対する安定性を高めることができる。例えば、２ＭＶ／ｃｍ、１５０
℃、１時間印加の条件において、ドリフトがそれぞれ±１．５Ｖ未満、好ましくは１．０
Ｖ未満を得ることができる。
実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６５０℃の加熱処
理を行った試料２のトランジスタに対してＢＴ試験を行った。
まず基板温度を２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測
定を行った。なお、Ｖｄｓはドレイン電圧（ドレインとソースの電位差）を示す。次に、
基板温度を１５０℃とし、Ｖｄｓを０．１Ｖとした。次に、ゲート絶縁層に印加される電
界強度が２ＭＶ／ｃｍとなるようにＶｇに２０Ｖを印加し、そのまま１時間保持した。次
に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタ
のＶｇ−Ｉｄ測定を行った。これをプラスＢＴ試験と呼ぶ。
同様に、まず基板温度を２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇ−Ｉｄ
特性の測定を行った。次に、基板温度を１５０℃とし、Ｖｄｓを０．１Ｖとした。次に、
ゲート絶縁層に印加される電界強度が−２ＭＶ／ｃｍとなるようにＶｇｓに−２０Ｖを印
加し、そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、
Ｖｄｓを１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをマイナスＢＴ試験
と呼ぶ。
試料１のプラスＢＴ試験の結果を図２８（Ａ）に、マイナスＢＴ試験の結果を図２８（
Ｂ）に示す。また、試料２のプラスＢＴ試験の結果を図２９（Ａ）に、マイナスＢＴ試験
の結果を図２９（Ｂ）に示す。
試料１のプラスＢＴ試験およびマイナスＢＴ試験によるしきい値電圧の変動は、それぞ
れ１．８０Ｖおよび−０．４２Ｖであった。また、試料２のプラスＢＴ試験およびマイナ
スＢＴ試験によるしきい値電圧の変動は、それぞれ０．７９Ｖおよび０．７６Ｖであった
。試料１および試料２のいずれも、ＢＴ試験前後におけるしきい値電圧の変動が小さく、
信頼性が高いことがわかる。
熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、または減
圧下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・
脱水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めるこ
とができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体
膜に注入する方法を適用しても良い。
酸化物半導体中及び該酸化物半導体と接する膜との界面には、酸素欠損による欠陥が生
成されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより
、定常的に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸
素は主に格子間に存在する酸素であり、その酸素濃度は１×１０１６／ｃｍ３以上２×１
０２０／ｃｍ３以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませる
ことができる。
また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすること
で、より安定な酸化物半導体膜を得ることができる。例えば、組成比Ｉｎ：Ｓｎ：Ｚｎ＝
１：１：１のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸
化物半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でハローパ
タンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させ
ることができる。熱処理温度は任意であるが、例えば６５０℃の熱処理を行うことで、Ｘ
線回折により明確な回折ピークを観測することができる。
実際に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜のＸＲＤ分析を行った。ＸＲＤ分析には、Ｂｒｕｋｅ
ｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎｅ法
で測定した。
ＸＲＤ分析を行った試料として、試料Ａおよび試料Ｂを用意した。以下に試料Ａおよび
試料Ｂの作製方法を説明する。
脱水素化処理済みの石英基板上にＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を１００ｎｍの厚さで成膜し
た。
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜は、スパッタリング装置を用い、酸素雰囲気で電力を１００Ｗ
（ＤＣ）として成膜した。ターゲットは、原子数比で、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１の
Ｉｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いた。なお、成膜時の基板加熱温度は２００℃とし
た。このようにして作製した試料を試料Ａとした。
次に、試料Ａと同様の方法で作製した試料に対し加熱処理を６５０℃の温度で行った。
加熱処理は、はじめに窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気
でさらに１時間の加熱処理を行っている。このようにして作製した試料を試料Ｂとした。
図３０に試料Ａおよび試料ＢのＸＲＤスペクトルを示す。試料Ａでは、結晶由来のピー
クが観測されなかったが、試料Ｂでは、２θが３５ｄｅｇ近傍および３７ｄｅｇ〜３８ｄ
ｅｇに結晶由来のピークが観測された。
このように、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は成膜時に意図的に加熱す
ること及び／又は成膜後に熱処理することによりトランジスタの特性を向上させることが
できる。
この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜
中に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物
半導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それに
よってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化され
ることによりオフ電流を１ａＡ／μｍ以下にすることができる。ここで、上記オフ電流値
の単位は、チャネル幅１μｍあたりの電流値を示す。
図３１に、トランジスタのオフ電流と測定時の基板温度（絶対温度）の逆数との関係を
示す。ここでは、簡単のため測定時の基板温度の逆数に１０００を掛けた数値（１０００
／Ｔ）を横軸としている。
具体的には、図３１に示すように、基板温度が１２５℃の場合には１ａＡ／μｍ（１×
１０−１８Ａ／μｍ）以下、８５℃の場合には１００ｚＡ／μｍ（１×１０−１９Ａ／μ
ｍ）以下、室温（２７℃）の場合には１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下にす
ることができる。好ましくは、１２５℃において０．１ａＡ／μｍ（１×１０−１９Ａ／
μｍ）以下に、８５℃において１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下に、室温
において０．１ｚＡ／μｍ（１×１０−２２Ａ／μｍ）以下にすることができる。これら
のオフ電流値は、Ｓｉを半導体膜として用いたトランジスタに比べて、極めて低いもので
あることは明らかである。
もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外
部からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図
ることが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−７０℃
以下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの
不純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい
。Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は熱処理によって膜中の水分を除去する
ことができるが、Ｉｎ、Ｇａ、Ｚｎを主成分とする酸化物半導体と比べて水分の放出温度
が高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。
また、酸化物半導体膜成膜後に６５０℃の加熱処理を行った試料Ｂを用いたトランジス
タにおいて、基板温度と電気的特性の関係について評価した。
測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏ
ｖが０μｍ、ｄＷが０μｍである。なお、Ｖｄｓは１０Ｖとした。なお、基板温度は−４
０℃、−２５℃、２５℃、７５℃、１２５℃および１５０℃で行った。ここで、トランジ
スタにおいて、ゲート電極と一対の電極との重畳する幅をＬｏｖと呼び、酸化物半導体膜
に対する一対の電極のはみ出しをｄＷと呼ぶ。
図３２に、Ｉｄ（実線）および電界効果移動度（点線）のＶｇ依存性を示す。また、図
３３（Ａ）に基板温度としきい値電圧の関係を、図３３（Ｂ）に基板温度と電界効果移動
度の関係を示す。
図３３（Ａ）より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、そ
の範囲は−４０℃〜１５０℃で１．０９Ｖ〜−０．２３Ｖであった。
また、図３３（Ｂ）より、基板温度が高いほど電界効果移動度が低くなることがわかる
。なお、その範囲は−４０℃〜１５０℃で３６ｃｍ２／Ｖｓ〜３２ｃｍ２／Ｖｓであった
。従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。
上記のようなＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とする
トランジスタによれば、オフ電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度を３０
ｃｍ２／Ｖｓｅｃ以上、好ましくは４０ｃｍ２／Ｖｓｅｃ以上、より好ましくは６０ｃｍ
２／Ｖｓｅｃ以上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。例えば
、Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのＦＥＴで、ゲート電圧２．７Ｖ、ドレイン電圧１．０Ｖ
のとき１２μＡ以上のオン電流を流すことができる。またトランジスタの動作に求められ
る温度範囲においても、十分な電気的特性を確保することができる。このような特性であ
れば、Ｓｉ半導体で作られる集積回路の中に酸化物半導体で形成されるトランジスタを混
載しても、動作速度を犠牲にすることなく新たな機能を有する集積回路を実現することが
できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
本実施例では、チャネルが形成される酸化物半導体層としてＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を
用いたトランジスタの一例について、図３４などを用いて説明する。
図３４は、コプラナー型であるトップゲート・トップコンタクト構造のトランジスタの
上面図および断面図である。図３４（Ａ）にトランジスタの上面図を示す。また、図３４
（Ｂ）は図３４（Ａ）の一点鎖線Ａ１−Ａ２に対応する断面図である。
図３４（Ｂ）に示すトランジスタは、基板８５００と、基板８５００上に設けられた下
地絶縁膜８５０２と、下地絶縁膜８５０２の周辺に設けられた保護絶縁膜８５０４と、下
地絶縁膜８５０２および保護絶縁膜８５０４上に設けられた高抵抗領域８５０６ａおよび
低抵抗領域８５０６ｂを有する酸化物半導体層８５０６と、酸化物半導体層８５０６上に
設けられたゲート絶縁層８５０８と、ゲート絶縁層８５０８を介して酸化物半導体層８５
０６と重畳して設けられたゲート電極８５１０と、ゲート電極８５１０の側面と接して設
けられた側壁絶縁膜８５１２と、少なくとも低抵抗領域８５０６ｂと接して設けられた一
対の電極８５１４と、少なくとも酸化物半導体層８５０６、ゲート電極８５１０および一
対の電極８５１４を覆って設けられた層間絶縁膜８５１６と、層間絶縁膜８５１６に設け
られた開口部を介して少なくとも一対の電極８５１４の一方と接続して設けられた配線８
５１８と、を有する。
なお、図示しないが、層間絶縁膜８５１６および配線８５１８を覆って設けられた保護膜
を有していても構わない。該保護膜を設けることで、層間絶縁膜８５１６の表面伝導に起
因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減する
ことができる。
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
本実施例では、上記実施例とは異なるＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を、チャネルが形成され
る酸化物半導体層として用いたトランジスタの一例について示す。
図３５は、本実施例で作製したトランジスタの構造を示す上面図および断面図である。
図３５（Ａ）はトランジスタの上面図である。また、図３５（Ｂ）は図３５（Ａ）の一点
鎖線Ｂ１−Ｂ２に対応する断面図である。
図３５（Ｂ）に示すトランジスタは、基板８６００と、基板８６００上に設けられた下
地絶縁膜８６０２と、下地絶縁膜８６０２上に設けられた酸化物半導体層８６０６と、酸
化物半導体層８６０６と接する一対の電極８６１４と、酸化物半導体層８６０６および一
対の電極８６１４上に設けられたゲート絶縁層８６０８と、ゲート絶縁層８６０８を介し
て酸化物半導体層８６０６と重畳して設けられたゲート電極８６１０と、ゲート絶縁層８
６０８およびゲート電極８６１０を覆って設けられた層間絶縁膜８６１６と、層間絶縁膜
８６１６に設けられた開口部を介して一対の電極８６１４と接続する配線８６１８と、層
間絶縁膜８６１６および配線８６１８を覆って設けられた保護膜８６２０と、を有する。
基板８６００としてはガラス基板を、下地絶縁膜８６０２としては酸化シリコン膜を、
酸化物半導体層８６０６としてはＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を、一対の電極８６１４として
はタングステン膜を、ゲート絶縁層８６０８としては酸化シリコン膜を、ゲート電極８６
１０としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜８６１６とし
ては酸化窒化シリコン膜とポリイミド膜との積層構造を、配線８６１８としてはチタン膜
、アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜８６２０としては
ポリイミド膜を、それぞれ用いた。
なお、図３５（Ａ）に示す構造のトランジスタにおいて、ゲート電極８６１０と一対の
電極８６１４との重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体層８６０６に対する
一対の電極８６１４のはみ出しをｄＷと呼ぶ。
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
本発明の一態様に係る信号処理回路を用いることで、信頼性が高い電子機器、消費電力
の低い電子機器を提供することが可能である。特に電力の供給を常時受けることが困難な
携帯用の電子機器の場合、本発明の一態様に係る消費電力の低い信号処理回路をその構成
要素に追加することにより、連続使用時間が長くなるといったメリットが得られる。
本発明の一態様に係る信号処理回路は、表示装置、パーソナルコンピュータ、記録媒体
を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉ
ｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いる
ことができる。その他に、本発明の一態様に係る信号処理回路を用いることができる電子
機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ
、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナ
ビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー
等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機
（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１８に示す。
図１８（Ａ）は電子書籍であり、筐体７００１、表示部７００２等を有する。本発明の
一態様に係る信号処理回路は、電子書籍の駆動を制御するための集積回路に用いることが
できる。電子書籍の駆動を制御するための集積回路に本発明の一態様に係る信号処理回路
を用いることで、消費電力の低い電子書籍を提供することができる。また、可撓性を有す
る基板を用いることで、信号処理回路に可撓性を持たせることができるので、フレキシブ
ルかつ軽くて使い勝手の良い電子書籍を提供することができる。
図１８（Ｂ）は表示装置であり、筐体７０１１、表示部７０１２、支持台７０１３等を
有する。本発明の一態様に係る信号処理回路は、表示装置の駆動を制御するための集積回
路に用いることができる。表示装置の駆動を制御するための集積回路に本発明の一態様に
係る信号処理回路を用いることで、消費電力の低い表示装置を提供することができる。な
お、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全て
の情報表示用表示装置が含まれる。
図１８（Ｃ）は表示装置であり、筐体７０２１、表示部７０２２等を有する。本発明の
一態様に係る信号処理回路は、表示装置の駆動を制御するための集積回路に用いることが
できる。表示装置の駆動を制御するための集積回路に本発明の一態様に係る信号処理回路
を用いることで、消費電力の低い表示装置を提供することができる。また、可撓性を有す
る基板を用いることで、信号処理回路に可撓性を持たせることができるので、フレキシブ
ルかつ軽くて使い勝手の良い表示装置を提供することができる。よって、図１８（Ｃ）に
示すように、布地などに固定させて表示装置を使用することができ、表示装置の応用の幅
が格段に広がる。
図１８（Ｄ）は携帯型ゲーム機であり、筐体７０３１、筐体７０３２、表示部７０３３
、表示部７０３４、マイクロホン７０３５、スピーカー７０３６、操作キー７０３７、ス
タイラス７０３８等を有する。本発明の一態様に係る信号処理回路は、携帯型ゲーム機の
駆動を制御するための集積回路に用いることができる。携帯型ゲーム機の駆動を制御する
ための集積回路に本発明の一態様に係る信号処理回路を用いることで、消費電力の低い携
帯型ゲーム機を提供することができる。なお、図１８（Ｄ）に示した携帯型ゲーム機は、
２つの表示部７０３３と表示部７０３４とを有しているが、携帯型ゲーム機が有する表示
部の数は、これに限定されない。
図１８（Ｅ）は携帯電話であり、筐体７０４１、表示部７０４２、音声入力部７０４３
、音声出力部７０４４、操作キー７０４５、受光部７０４６等を有する。受光部７０４６
において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。
本発明の一態様に係る信号処理回路は、携帯電話の駆動を制御するための集積回路に用い
ることができる。携帯電話の駆動を制御するための集積回路に本発明の一態様に係る信号
処理回路を用いることで、消費電力の低い携帯電話を提供することができる。
図１８（Ｆ）は携帯情報端末であり、筐体７０５１、表示部７０５２、操作キー７０５
３等を有する。図１８（Ｆ）に示す携帯情報端末は、モデムが筐体７０５１に内蔵されて
いても良い。本発明の一態様に係る信号処理回路は、携帯情報端末の駆動を制御するため
の集積回路に用いることができる。携帯情報端末の駆動を制御するための集積回路に本発
明の一態様に係る信号処理回路を用いることで、消費電力の低い携帯情報端末を提供する
ことができる。
本実施例は、上記実施例及び実施の形態と適宜組み合わせて実施することが可能である
。
１００ 記憶素子
１０１ 位相反転素子
１０２ 位相反転素子
１０３ 選択トランジスタ
１０４ 選択トランジスタ
１１１ トランジスタ
１１２ トランジスタ
１２１ 容量素子
１２２ 容量素子
１３１ ｎチャネル型トランジスタ
１３２ ｐチャネル型トランジスタ
１３３ ｎチャネル型トランジスタ
１３４ ｐチャネル型トランジスタ
１５０ 信号処理回路
１５１ 演算回路
１５２ 演算回路
１５３ 記憶装置
１５４ 記憶装置
１５５ 記憶装置
１５６ 制御装置
１５７ 電源制御回路
４０１ スイッチング素子
４０２ 記憶素子
４０３ 記憶素子群
４３７ 絶縁層
４５３ 酸化物半導体層
５０１ 開口部
５０２ 電極
５０３ 電極
５０４ 電極
６００ 基板
６０２ 保護層
６０４ 半導体領域
６０６ 素子分離絶縁層
６０８ ゲート絶縁層
６１０ ゲート電極
６１６ チャネル形成領域
６２０ 不純物領域
６２２ 金属層
６２４ 金属化合物領域
６２８ 絶縁層
６４２ 電極
６４４ 酸化物半導体層
６４６ ゲート絶縁層
６４８ ゲート電極
６４９ 電極
６５０ 絶縁層
６５４ 絶縁層
６５８ 配線
６６０ トランジスタ
６６２ トランジスタ
６６４ 容量素子
９００ 基板
９０１ ＡＬＵ
９０２ ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ
９０３ Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ
９０４ Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ
９０５ Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ
９０６ Ｒｅｇｉｓｔｅｒ
９０７ Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ
９０８ Ｂｕｓ・Ｉ／Ｆ
９０９ ＲＯＭ
９２０ ＲＯＭ・Ｉ／Ｆ
４０４ａ 酸化物導電層
４０４ｂ 酸化物導電層
４５０ａ 結晶性酸化物半導体層
４５０ｂ 結晶性酸化物半導体層
６２０ａ 不純物領域
６２０ｂ 不純物領域
６２４ａ 金属化合物領域
６２４ｂ 金属化合物領域
６４２ａ 電極
６４２ｂ 電極
７００１ 筐体
７００２ 表示部
７０１１ 筐体
７０１２ 表示部
７０１３ 支持台
７０２１ 筐体
７０２２ 表示部
７０３１ 筐体
７０３２ 筐体
７０３３ 表示部
７０３４ 表示部
７０３５ マイクロホン
７０３６ スピーカー
７０３７ 操作キー
７０３８ スタイラス
７０４１ 筐体
７０４２ 表示部
７０４３ 音声入力部
７０４４ 音声出力部
７０４５ 操作キー
７０４６ 受光部
７０５１ 筐体
７０５２ 表示部
７０５３ 操作キー
８１０１ 下地絶縁層
８１０２ 埋め込み絶縁物
８１０３ａ 半導体領域
８１０３ｂ 半導体領域
８１０３ｃ 半導体領域
８１０４ ゲート絶縁層
８１０５ ゲート電極
８１０６ａ 側壁絶縁物
８１０６ｂ 側壁絶縁物
８１０７ 絶縁物
８１０８ａ ソース
８１０８ｂ ドレイン
８５００ 基板
８５０２ 下地絶縁膜
８５０４ 保護絶縁膜
８５０６ 酸化物半導体層
８５０６ａ 高抵抗領域
８５０６ｂ 低抵抗領域
８５０８ ゲート絶縁層
８５１０ ゲート電極
８５１２ 側壁絶縁膜
８５１４ 電極
８５１６ 層間絶縁膜
８５１８ 配線
８６００ 基板
８６０２ 下地絶縁膜
８６０６ 酸化物半導体層
８６０８ ゲート絶縁層
８６１０ ゲート電極
８６１４ 電極
８６１６ 層間絶縁膜
８６１８ 配線
８６２０ 保護膜

Claims (1)

  1. 演算回路と、前記演算回路からのデータを記憶する記憶装置とを有し、
    前記記憶装置は複数の記憶素子を有し、
    前記複数の記憶素子はそれぞれ、第１の論理素子と、第２の論理素子と、第１の選択トランジスタと、第２の選択トランジスタと、第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、を有し、
    前記第１のトランジスタと前記第２のトランジスタとは、酸化物半導体層にチャネルが形成されるトランジスタであり、
    前記第１の選択トランジスタ、及び、前記第２の選択トランジスタは、シリコン層またはシリコン基板にチャネルが形成されるトランジスタであり、
    前記シリコン層または前記シリコン基板の上方に、前記第１の選択トランジスタのゲート電極と、前記第２の選択トランジスタのゲート電極と、を有し、
    前記第１の選択トランジスタのゲート電極の上方、及び、前記第２の選択トランジスタのゲート電極の上方に、絶縁層を有し、
    前記絶縁層の上方に、前記酸化物半導体層を有し、
    前記酸化物半導体層の上方に、前記第１のトランジスタのゲート電極と、前記第２のトランジスタのゲート電極と、を有し、
    前記絶縁層の上面は、ＣＭＰ処理によって平坦化されており、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
    前記酸化物半導体層は、前記絶縁層の表面に対して垂直な方向に沿うようにｃ軸が配向した結晶を有し、
    前記複数の記憶素子それぞれにおいて、データの電位は、オン状態となった前記第１の選択トランジスタ及び前記第２のトランジスタを介して前記第１の論理素子の入力端子に与えられ、前記第１の論理素子の出力端子の電位がオン状態となった前記第２の選択トランジスタを介して出力信号として出力され、
    前記第１の論理素子の出力端子の電位は、オン状態となった前記第１のトランジスタを介して前記第２の論理素子の入力端子に与えられ、
    前記第２の論理素子の出力端子の電位は、オン状態となった前記第２のトランジスタを介して前記第１の論理素子の入力端子に与えられ、
    前記第１のトランジスタと前記第２の論理素子の入力端子の間には、前記第１の容量素子の一対の電極のうちの一方の電極が電気的に接続され、
    前記第２のトランジスタと前記第１の論理素子の入力端子の間には、前記第２の容量素子の一対の電極のうちの一方の電極が電気的に接続される信号処理回路。
JP2015084169A 2010-08-26 2015-04-16 信号処理回路 Expired - Fee Related JP5963905B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015084169A JP5963905B2 (ja) 2010-08-26 2015-04-16 信号処理回路

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010189214 2010-08-26
JP2010189214 2010-08-26
JP2011113178 2011-05-20
JP2011113178 2011-05-20
JP2015084169A JP5963905B2 (ja) 2010-08-26 2015-04-16 信号処理回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011180388A Division JP2013009285A (ja) 2010-08-26 2011-08-22 信号処理回路及びその駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016127447A Division JP6178466B2 (ja) 2010-08-26 2016-06-28 半導体装置及び半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2015167371A true JP2015167371A (ja) 2015-09-24
JP5963905B2 JP5963905B2 (ja) 2016-08-03

Family

ID=44651189

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011180388A Withdrawn JP2013009285A (ja) 2010-08-26 2011-08-22 信号処理回路及びその駆動方法
JP2015084169A Expired - Fee Related JP5963905B2 (ja) 2010-08-26 2015-04-16 信号処理回路
JP2016127447A Expired - Fee Related JP6178466B2 (ja) 2010-08-26 2016-06-28 半導体装置及び半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011180388A Withdrawn JP2013009285A (ja) 2010-08-26 2011-08-22 信号処理回路及びその駆動方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016127447A Expired - Fee Related JP6178466B2 (ja) 2010-08-26 2016-06-28 半導体装置及び半導体装置の作製方法

Country Status (5)

Country Link
US (2) US8787073B2 (ja)
EP (1) EP2426669B1 (ja)
JP (3) JP2013009285A (ja)
KR (1) KR101780824B1 (ja)
TW (1) TWI534808B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200046489A (ko) * 2018-10-24 2020-05-07 국방과학연구소 인버터를 구비하는 소나 시스템

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102094131B1 (ko) * 2010-02-05 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 구동하는 방법
JP2013009285A (ja) * 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法
TWI525614B (zh) 2011-01-05 2016-03-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
JP5890234B2 (ja) * 2011-04-15 2016-03-22 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
JP5951351B2 (ja) * 2011-05-20 2016-07-13 株式会社半導体エネルギー研究所 加算器及び全加算器
US8736315B2 (en) 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8772094B2 (en) 2011-11-25 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
JP6099372B2 (ja) 2011-12-05 2017-03-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US8995218B2 (en) * 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6004697B2 (ja) * 2012-03-27 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
TWI614813B (zh) * 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2014195241A (ja) * 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014195243A (ja) * 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP6298662B2 (ja) * 2013-03-14 2018-03-20 株式会社半導体エネルギー研究所 半導体装置
JP6329843B2 (ja) 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
US9245593B2 (en) * 2013-10-16 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for driving arithmetic processing unit
WO2015097596A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9300292B2 (en) 2014-01-10 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Circuit including transistor
JP6495698B2 (ja) 2014-03-20 2019-04-03 株式会社半導体エネルギー研究所 半導体装置、電子部品、及び電子機器
US9443564B2 (en) 2015-01-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
JP6744108B2 (ja) * 2015-03-02 2020-08-19 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
TWI583115B (zh) * 2016-03-29 2017-05-11 Signal processing system and method
CN107958656B (zh) * 2018-01-08 2019-07-02 武汉华星光电技术有限公司 Goa电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110392A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
JP2003086808A (ja) * 2001-09-10 2003-03-20 Masashi Kawasaki 薄膜トランジスタおよびマトリクス表示装置
JP2004087003A (ja) * 2002-08-27 2004-03-18 Fujitsu Ltd 強誘電体キャパシタを使用した不揮発性データ記憶回路
JP2006500730A (ja) * 2002-09-24 2006-01-05 サンディスク　コーポレイション スペースが効率的なデータレジスタを有する非常にコンパクトな不揮発性メモリデバイスおよびそのための方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2009063542A1 (ja) * 2007-11-12 2009-05-22 Fujitsu Microelectronics Limited 半導体装置
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US4809225A (en) 1987-07-02 1989-02-28 Ramtron Corporation Memory cell with volatile and non-volatile portions having ferroelectric capacitors
JP2970858B2 (ja) * 1990-11-01 1999-11-02 株式会社日立製作所 半導体集積回路装置の製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH078836A (ja) 1993-06-21 1995-01-13 Daikin Ind Ltd 電気集塵エレメントの集塵電極板
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1078836A (ja) 1996-09-05 1998-03-24 Hitachi Ltd データ処理装置
US6271542B1 (en) 1997-12-08 2001-08-07 International Business Machines Corporation Merged logic and memory combining thin film and bulk Si transistors
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002057220A (ja) * 2000-08-11 2002-02-22 Seiko Epson Corp 半導体装置およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6385120B1 (en) 2000-12-22 2002-05-07 Texas Instruments Incorporated Power-off state storage apparatus and method
JP2002207460A (ja) 2001-01-10 2002-07-26 Toshiba Corp 表示装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
DE60232907D1 (ja) * 2001-11-19 2009-08-20 Rohm Co Ltd
JP4091301B2 (ja) 2001-12-28 2008-05-28 富士通株式会社 半導体集積回路および半導体メモリ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP4257214B2 (ja) * 2002-02-28 2009-04-22 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP3560596B2 (ja) 2002-08-22 2004-09-02 沖電気工業株式会社 演算装置及びデータの読出方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6788567B2 (en) 2002-12-02 2004-09-07 Rohm Co., Ltd. Data holding device and data holding method
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4524735B2 (ja) 2003-06-20 2010-08-18 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7374984B2 (en) 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP4849249B2 (ja) 2004-12-16 2012-01-11 日本電気株式会社 半導体記憶装置
US7248090B2 (en) * 2005-01-10 2007-07-24 Qualcomm, Incorporated Multi-threshold MOS circuits
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP4466853B2 (ja) * 2005-03-15 2010-05-26 セイコーエプソン株式会社 有機強誘電体メモリ及びその製造方法
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100702310B1 (ko) 2005-07-21 2007-03-30 주식회사 하이닉스반도체 비휘발성 래치 회로 및 이를 포함하는 시스템 온 칩
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR100833250B1 (ko) * 2006-12-08 2008-05-28 (주)실리콘화일 적층구조를 갖는 집적회로의 제조방법 및 그 집적회로
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20090002044A1 (en) 2007-06-29 2009-01-01 Seiko Epson Corporation Master-slave type flip-flop circuit
US8004908B2 (en) * 2007-09-19 2011-08-23 Sanyo Electric Co., Ltd. Double edge triggered flip-flop circuit
JP5366517B2 (ja) * 2007-12-03 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
KR101930682B1 (ko) 2009-10-29 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
MY166309A (en) 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR101729933B1 (ko) 2009-12-18 2017-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
WO2011089847A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
JP2013009285A (ja) * 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法
TWI543158B (zh) 2010-10-25 2016-07-21 半導體能源研究所股份有限公司 半導體儲存裝置及其驅動方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110392A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
JP2003086808A (ja) * 2001-09-10 2003-03-20 Masashi Kawasaki 薄膜トランジスタおよびマトリクス表示装置
JP2004087003A (ja) * 2002-08-27 2004-03-18 Fujitsu Ltd 強誘電体キャパシタを使用した不揮発性データ記憶回路
JP2006500730A (ja) * 2002-09-24 2006-01-05 サンディスク　コーポレイション スペースが効率的なデータレジスタを有する非常にコンパクトな不揮発性メモリデバイスおよびそのための方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2009063542A1 (ja) * 2007-11-12 2009-05-22 Fujitsu Microelectronics Limited 半導体装置
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200046489A (ko) * 2018-10-24 2020-05-07 국방과학연구소 인버터를 구비하는 소나 시스템
KR102115195B1 (ko) * 2018-10-24 2020-06-05 국방과학연구소 인버터를 구비하는 소나 시스템

Also Published As

Publication number Publication date
TW201232545A (en) 2012-08-01
JP2016201554A (ja) 2016-12-01
JP2013009285A (ja) 2013-01-10
KR20120041112A (ko) 2012-04-30
EP2426669B1 (en) 2014-11-26
KR101780824B1 (ko) 2017-10-10
JP5963905B2 (ja) 2016-08-03
US8787073B2 (en) 2014-07-22
JP6178466B2 (ja) 2017-08-09
US20120051117A1 (en) 2012-03-01
US9424921B2 (en) 2016-08-23
TWI534808B (zh) 2016-05-21
US20140328111A1 (en) 2014-11-06
EP2426669A1 (en) 2012-03-07

Similar Documents

Publication Publication Date Title
JP6178466B2 (ja) 半導体装置及び半導体装置の作製方法
JP7395702B2 (ja) 半導体装置
JP6661697B2 (ja) 半導体装置
JP6203300B2 (ja) 半導体装置
JP5256339B2 (ja) 記憶装置
JP5696009B2 (ja) 半導体装置
JP5931561B2 (ja) 信号処理装置
US8537600B2 (en) Low off-state leakage current semiconductor memory device
US8675394B2 (en) Semiconductor memory device with oxide semiconductor transistor
US20120033486A1 (en) Semiconductor device and method for driving semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160628

R150 Certificate of patent or registration of utility model

Ref document number: 5963905

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees