JP6661697B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6661697B2
JP6661697B2 JP2018103018A JP2018103018A JP6661697B2 JP 6661697 B2 JP6661697 B2 JP 6661697B2 JP 2018103018 A JP2018103018 A JP 2018103018A JP 2018103018 A JP2018103018 A JP 2018103018A JP 6661697 B2 JP6661697 B2 JP 6661697B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
oxide semiconductor
film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018103018A
Other languages
English (en)
Other versions
JP2018164097A (ja
Inventor
拓郎 王丸
拓郎 王丸
幸男 前橋
幸男 前橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018164097A publication Critical patent/JP2018164097A/ja
Application granted granted Critical
Publication of JP6661697B2 publication Critical patent/JP6661697B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dram (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、記憶素子を利用した記憶装置及びその作製方法に関する。
近年、パーソナルコンピュータ、携帯電話等の電子機器の普及に伴い、電子機器の高性能
化の要求が高まっている。このような電子機器の高性能化を実現するためには、メモリの
高速化、インターフェースの高速化、外部機器の処理性能の向上などが挙げられるが、と
りわけメモリの高集積化及び大容量化が求められている。
ここでいうメモリとは、データやプログラムを記憶するためのメインメモリの他に、マイ
クロプロセッサ（ＭＰＵ：ＭｉｃｒｏＰｒｏｃｅｓｓｏｒ Ｕｎｉｔ）に含まれるレジス
タやキャッシュメモリなども含まれる。レジスタは、演算処理やプログラムの実行状態の
保持などのために一時的にデータを保持するために設けられている。また、キャッシュメ
モリは、演算回路とメインメモリとの間に介在し、低速なメインメモリへのアクセスを減
らして演算処理を高速に行うために設けられている。レジスタやキャッシュメモリ等の記
憶装置は、メインメモリよりも高速でデータの書き込みを行う必要がある。よって、通常
は、レジスタとしてフリップフロップが、キャッシュメモリとしてＳＲＡＭ（Ｓｔａｔｉ
ｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等が用いられる。
ＳＲＡＭのメモリセル（記憶素子とも記す）は、１ビットの情報を記憶するラッチ回路と
、２個のアクセストランジスタ（ｎＭＯＳＦＥＴ）とで構成される。そして、ラッチ回路
は、一対のドライバトランジスタ（ｎＭＯＳＦＥＴ）と、一対のロードトランジスタ（ｐ
ＭＯＳＦＥＴ）とで構成されている。ＳＲＡＭは、このようなメモリセルがマトリクス状
に配列されており、ワード線およびビット線の電位を制御することにより、特定のメモリ
セルの読出し・書込み・消去の動作が行われる。
ＳＲＡＭは、常時電力が供給状態にあるラッチの動作状態（一対の交差接続トランジスタ
のうち、一方がオンかオフかの状態）によってその記憶状態を保持している。ＳＲＡＭで
は、ＤＲＡＭのようなリフレッシュ動作は不要でありラッチ回路の動作状態を維持するの
に必要な最低限の電源電流しか消費しないが、ＳＲＡＭの微細化に伴い、リーク電流によ
る消費電力が増大するという問題が生じている。例えば、一対のロードトランジスタの代
わりに一対の容量素子を用いることで、消費電力を低減するという報告もなされている（
特許文献１）。しかしながら、さらに大容量化が進んだ場合、リーク電流による消費電力
増大が懸念される。
また、ＳＲＡＭは、揮発性であるため、電力の供給がなくなるとデータが失われるため、
長期間の記憶の保持には、磁性材料や光学材料を利用した別の記憶装置が必要となる。近
年、省エネルギー対策のひとつとして電源を切ってもデータが消失せず、電源オンで高速
に動作復帰するノーマリ・オフ型コンピュータが注目されており、不揮発性ロジック及び
不揮発性メモリの高性能化は必須の課題である。
特開平９−１８６２５１号公報
そこで、上述の問題に鑑み、本発明の一態様は、リーク電流による消費電力が低減された
記憶素子を提供することを目的の一とする。または、電力の供給が停止した後もデータを
保持可能な記憶素子を提供することを目的の一とする。または、電力の供給を停止するこ
とで消費電力が抑えられた記憶素子を提供することを目的の一とする。
本発明の一態様に係る記憶素子は、ラッチ回路と、第１の選択回路と、第２の選択回路と
、第１の不揮発性記憶回路と、第２の不揮発性記憶回路と、を有する。
具体的には、第１の制御信号に応じて、第１のデータ信号を出力する第１の選択回路と、
第１の制御信号に応じて、第１のデータ信号の反転信号である第２のデータ信号を出力す
る第２の選択回路と、第１のデータ信号及び第２のデータ信号が入力され、電源電圧が供
給されている期間のみ、第１のデータ信号及び第２のデータ信号を保持するラッチ回路と
、第２の制御信号に応じて、ラッチ回路に保持された第１のデータ信号が入力される第１
の不揮発性記憶回路と、第２の制御信号に応じて、ラッチ回路に保持された第２のデータ
信号が入力される第２の不揮発性記憶回路と、を有し、第１の不揮発性記憶回路及び第２
の不揮発性記憶回路は、電源電圧の供給が停止したあとも、第１のデータ信号及び第２の
データ信号を保持する、記憶素子である。
第１の不揮発性記憶回路は、第１のトランジスタ及び第１の容量素子を有し、第２の不揮
発性記憶回路は、第２のトランジスタ及び第２の容量素子を有する。
ここで、第１のトランジスタ及び第２のトランジスタとして、チャネルが酸化物半導体膜
に形成されるトランジスタを用いられている。当該トランジスタは、チャネルが結晶性の
シリコン膜に形成されるトランジスタと比較して、オフ電流が極めて低いという特徴を有
している。したがって、第１のトランジスタと第１の容量素子の接続点であるノードにデ
ータが入力された後、第１のトランジスタがオフ状態となり、電源電圧の供給が停止して
も、長期間にわたりデータを保持することができる。つまり、記憶素子を不揮発性とする
ことができる。同様に、第２のトランジスタと第２の容量素子の接続点であるノードにデ
ータが入力された後、第２のトランジスタがオフ状態となり、電源電圧の供給が停止して
も、長期間にわたりデータを保持することができる。
記憶素子からデータを読み出すためには、ラッチ回路へ電源電位の供給を開始し、第１の
不揮発性記憶回路からラッチ回路を介して第１の選択回路へ、第２の不揮発性記憶回路か
らラッチ回路を介して第２の選択回路へ、それぞれデータを読み出せばよい。
ラッチ回路は、少なくとも２つのトランジスタで構成することができる。また、第１の選
択回路及び第２の選択回路は、少なくとも１つのトランジスタで構成することができる。
ラッチ回路、第１の選択回路、及び第２の選択回路で用いるトランジスタとして、チャネ
ルが酸化物半導体以外の半導体膜に形成されるトランジスタを用いることができる。酸化
物半導体以外の半導体材料としては、例えば、元素周期表における第１４族の半導体材料
を用いることができる。
ラッチ回路、第１の選択回路、及び第２の選択回路に用いるトランジスタは、ｎチャネル
型トランジスタでも、ｐチャネル型トランジスタでもよい。本発明の一態様では、ラッチ
回路に用いるトランジスタをｐチャネル型トランジスタとする。第１の選択回路及び第２
の選択回路において、トランジスタをそれぞれ１つずつ用いる場合には、ｎチャネル型ト
ランジスタとする。なお、第１の選択回路及び第２の選択回路を、それぞれ２つずつ用い
る場合には、ｎチャネル型トランジスタと、ｐチャネル型トランジスタとを組み合わせて
構成することが好ましい。
本発明の一態様に係る記憶素子を一又は複数用いることにより、記憶装置を作製すること
ができる。
本発明の一態様により、リーク電流による消費電力が低減された記憶素子を提供すること
ができる。または、電力の供給が停止した後もデータを保持が可能な記憶素子を提供する
ことができる。また、電力の供給を停止することで消費電力を抑えられた記憶素子を提供
することができる。
記憶素子の回路図。 記憶素子の動作を示すタイミングチャート。 記憶素子の回路図。 記憶装置のブロック図。 記憶装置の作製工程を示す図。 記憶装置の作製工程を示す図。 記憶装置の作製工程を示す図。 記憶装置の作製工程を示す図。 信号処理回路のブロック図。 携帯用の電子機器のブロック図。 メモリ回路のブロック図。 本発明の一態様に係る酸化物材料の構造を説明する図。 本発明の一態様に係る酸化物材料の構造を説明する図。 本発明の一態様に係る酸化物材料の構造を説明する図。 計算によって得られた移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算に用いたトランジスタの断面構造を説明する図。 酸化物半導体膜を用いたトランジスタ特性のグラフ。 試料１のトランジスタのＢＴ試験後のＶｇ−Ｉｄ特性を示す図。 試料２のトランジスタのＢＴ試験後のＶｇ−Ｉｄ特性を示す図。 試料Ａおよび試料ＢのＸＲＤスペクトルを示す図。 トランジスタのオフ電流と測定時基板温度との関係を示す図。 Ｉｄおよび電界効果移動度のＶｇ依存性を示す図。 基板温度としきい値電圧の関係および基板温度と電界効果移動度の関係を示す図。 半導体装置の上面図及び断面図。 半導体装置の上面図及び断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や
、回路動作において電流の方向が変化する場合などには入れかわることがある。このため
、本明細書においては、「ソース」や「ドレイン」の用語は、入れかえて用いることがで
きるものとする。
図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位
置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも
、図面等に開示された位置、大きさ、範囲などに限定されない。
「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すもの
である。
（実施の形態１）
本実施の形態では、本発明の一態様に係る記憶素子について、図１乃至図４を参照して説
明する。
〈記憶素子の構成〉
図１に、本発明の一態様に係る記憶素子の一例を示す。図１に示す記憶素子１００は、ラ
ッチ回路１０１と、選択回路１０２と、選択回路１０３と、第１の不揮発性記憶回路１２
１と、第２の不揮発性記憶回路１２２と、を有する。
ラッチ回路１０１は、トランジスタ１０８と、トランジスタ１０９とを有する。ラッチ回
路１０１の第１の端子は、トランジスタ１０８のソース又はドレインの一方に相当し、第
２の端子は、トランジスタ１０９のソース又はドレインの一方に相当し、第３の端子は、
トランジスタ１０８のソース又はドレインの他方（またはトランジスタ１０９のソース又
はドレインの他方）に相当する。また、トランジスタ１０８のゲートは、トランジスタ１
０９のソース又はドレインの一方と接続され、トランジスタ１０９のゲートは、トランジ
スタ１０８のソース又はドレインの一方と接続され、トランジスタ１０８のソース又はド
レインの他方は、トランジスタ１０９のソース又はドレインの他方と、接続されている。
ラッチ回路１０１の第３の端子には、電位Ｖ１が印加される。
選択回路１０２は、トランジスタ１１０を用いて構成される。選択回路１０２の第１の端
子は、トランジスタ１１０のソース又はドレインの一方に相当し、第２の端子は、トラン
ジスタ１１０のソース又はドレインの他方に相当し、第３の端子は、トランジスタ１１０
のゲートに相当する。選択回路１０２の第１の端子は、ラッチ回路１０１の第１の端子と
接続される。また、選択回路１０２の第２の端子には、データ線Ｄが接続される。該デー
タ線Ｄに入力される信号は、ハイレベル電位であってもローレベル電位であってもよい。
選択回路１０３は、トランジスタ１１１を用いて構成される。選択回路１０３の第１の端
子は、トランジスタ１１１のソース又はドレインの一方に相当し、第２の端子は、トラン
ジスタ１１１のソース又はドレインの他方に相当し、第３の端子は、トランジスタ１１１
のゲートに相当する。選択回路１０３の第１の端子は、ラッチ回路１０１の第１の端子と
接続される。また、選択回路１０３の第２の端子には、データ線ＤＢが接続される。該デ
ータ線ＤＢに入力される信号は、ハイレベル電位であってもローレベル電位であってもよ
い。なお、データ線ＤＢには、データ線Ｄの反転信号が入力される。
選択回路１０２の第３の端子、及び選択回路１０３の第３の端子には、制御信号Ｓ１が入
力される。選択回路１０２の第３の端子に制御信号Ｓ１が入力されることによって、第１
の端子と第２の端子の間の導通または非導通（トランジスタ１１０のオン状態またはオフ
状態）が選択される。同様に、選択回路１０３の第３の端子に制御信号Ｓ１が入力される
ことによって、第１の端子と第２の端子の間の導通または非導通（トランジスタ１１１の
オン状態またはオフ状態）が選択される。
第１の不揮発性記憶回路１２１は、トランジスタ１０４と容量素子１０６とを有する。第
１の不揮発性記憶回路１２１の第１の端子は、トランジスタ１０４のソース又はドレイン
の一方に相当し、第２の端子は、容量素子１０６の一対の電極のうちの一方に相当し、第
３の端子は、トランジスタ１０４のゲートに相当する。ここで、トランジスタ１０４のソ
ース又はドレインの一方は、ラッチ回路１０１の第１の端子と接続され、トランジスタ１
０４のソース又はドレインの他方は、容量素子１０６の一対の電極のうちの他方と接続さ
れる。ここで、トランジスタ１０４と、容量素子１０６との接続点をノードＮ１とする。
第２の不揮発性記憶回路１２２は、トランジスタ１０５と容量素子１０７とを有する。第
２の不揮発性記憶回路１２２の第１の端子は、トランジスタ１０５のソース又はドレイン
の一方に相当し、第２の端子は、容量素子１０７の一対の電極のうちの一方に相当し、第
３の端子は、トランジスタ１０５のゲートに相当する。ここで、トランジスタ１０５のソ
ース又はドレインの一方は、ラッチ回路１０１の第２の端子と接続され、トランジスタ１
０５のソース又はドレインの他方は、容量素子１０７の一対の電極のうちの他方と接続さ
れる。ここで、トランジスタ１０５と、容量素子１０７との接続点をノードＮ２とする。
また、第１の不揮発性記憶回路１２１の第２の端子と、第２の不揮発性記憶回路１２２の
第２の端子とは接続される。つまり、容量素子１０６の一対の電極のうちの一方は、容量
素子１０７の一対の電極のうちの一方と接続される。また、容量素子１０６の一対の電極
のうちの一方及び容量素子１０７の一対の電極のうちの一方には電位Ｖ２が印加される。
第１の不揮発性記憶回路１２１の第３の端子と、第２の不揮発性記憶回路１２２の第３の
端子とは接続される。つまり、トランジスタ１０４のゲートは、トランジスタ１０５のゲ
ートと接続される。また、トランジスタ１０４のゲート及びトランジスタ１０５のゲート
には、制御信号Ｓ２が入力される。
ここで、トランジスタ１０４及びトランジスタ１０５は、チャネルが酸化物半導体膜に形
成されるトランジスタである。酸化物半導体材料として、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ
系の酸化物半導体材料を用いることができる。また、水素や水などの不純物が低減される
ことにより、高純度化された酸化物半導体膜にチャネルが形成されるトランジスタは、そ
のオフ電流密度を１００ｚＡ／μｍ以下、好ましくは１０ｚＡ／μｍ以下とすることがで
きる。このオフ電流密度は、結晶性を有するシリコン膜にチャネルが形成されるトランジ
スタのオフ電流密度と比較して極めて低い値である。その結果、トランジスタ１０４がオ
フ状態である場合、ノードＮ１の電位を長期間にわたり保持することができる。同様に、
トランジスタ１０５がオフ状態である場合、ノードＮ２の電位を長期間にわたり保持する
ことができる。さらには、記憶素子１００の消費電力を低減することができる。
また、トランジスタ１０８、トランジスタ１０９、トランジスタ１１０、及びトランジス
タ１１１は、チャネルが酸化物半導体以外の半導体膜に形成されるトランジスタである。
酸化物半導体以外の半導体材料としては、例えば、元素周期表における第１４族の半導体
材料を用いることができる。また、トランジスタ１０８、トランジスタ１０９、トランジ
スタ１１０、及びトランジスタ１１１は、ｎチャネル型トランジスタでも、ｐチャネル型
トランジスタでもよい。本実施の形態では、トランジスタ１０８及びトランジスタ１０９
は、ｐチャネル型トランジスタとし、トランジスタ１１０及びトランジスタ１１１は、ｎ
チャネル型トランジスタとする。
〈記憶素子の駆動方法〉
次に、図１に示す記憶素子の駆動方法について、図２を参照して説明する。図２は、図１
に示す記憶素子のタイミングチャートである。
図１及び図２を用いて記憶素子への書き込み、電源電圧の供給の停止、読み出しを行う方
法について説明する。図２のタイミングチャートにおいて、Ｄはデータ線Ｄの電位を示し
、ＤＢはデータ線ＤＢの電位を示し、Ｓ１に制御信号Ｓ１の電位を示し、Ｓ２に制御信号
Ｓ２の電位を示し、Ｎ１はノードＮ１の電位を示し、Ｎ２はノードＮ２の電位を示し、Ｖ
１は電位Ｖ１を示し、Ｖ２は電位Ｖ２を示す。
期間１は、記憶素子の非アクティブ期間である。期間１では、ラッチ回路１０１の第３の
端子（トランジスタ１０８のソース又はドレインの他方及びトランジスタ１０９のソース
又はドレインの他方）に、電位Ｖ１としてハイレベル電位（例えばＶＤＤ）が入力されて
いる。また、容量素子１０６の一対の電極のうちの一方及び容量素子１０７の一対の電極
のうちの一方には、電位Ｖ２としてローレベル電位（例えばＶＳＳ）が入力されている。
この際、選択回路１０２の第２の端子には、ＤａｔａＡが入力されており、選択回路１０
３の第２の端子には、ＤａｔａＡＢが入力されている。ここでは、ＤａｔａＡは、ハイレ
ベル電位（例えばＶＤＤ）とし、ＤａｔａＡＢは、ローレベル電位（例えばＶＳＳ）とし
て説明を行う。
次に、選択回路１０２の第３の端子及び選択回路１０３の第３の端子に制御信号Ｓ１とし
てハイレベル電位（例えばＶＤＤ）を入力することにより、選択回路１０２の第１の端子
と第２の端子との間を導通状態とし、選択回路１０３の第１の端子と第２の端子との間を
導通状態とする。
選択回路１０２の第１の端子と第２の端子との間が導通状態となることで、選択回路１０
２の第１の端子からＤａｔａＡを出力する。これにより、トランジスタ１０９のゲートに
は、ハイレベル電位（ＶＤＤ）が入力され、トランジスタ１０９がオフ状態となる。また
、選択回路１０３の第１の端子と第２の端子との間が導通状態となることで、選択回路１
０３の第１の端子からＤａｔａＡＢを出力する。これにより、トランジスタ１０８のゲー
トには、ローレベル電位（ＶＳＳ）が入力され、トランジスタ１０８がオン状態となる。
選択回路１０２の第１の端子と第２の端子との間が導通状態、及びトランジスタ１０８が
オン状態となることにより、ラッチ回路１０１の第１の端子には、ハイレベル電位が入力
される。つまり、ラッチ回路１０１の第１の端子に、ＤａｔａＡが保持された状態となる
。また、選択回路１０３の第１の端子と第２の端子との間が導通状態、及びトランジスタ
１０９がオフ状態となることにより、ラッチ回路１０１の第２の端子には、ローレベル電
位が入力される。つまり、ラッチ回路１０１の第２の端子に、ＤａｔａＡＢが保持された
状態となる。
選択回路１０２の第１の端子と第２の端子の導通状態、及びトランジスタ１０８をオン状
態とすることによりラッチ回路１０１の第１の端子の電位を早く確定することができる。
同様に、選択回路１０３の第１の端子と第２の端子の導通状態、及びトランジスタ１０９
をオン状態とすることによりラッチ回路１０１の第２の端子の電位を早く確定することが
できる。つまり、ラッチ回路１０１にデータを書き込むことができる。
期間２は、記憶素子の書き込み期間である。期間２では、トランジスタ１０４のゲート及
びトランジスタ１０５のゲートに制御信号Ｓ２としてハイレベル電位（例えば、ＶＤＤＨ
。ＶＤＤＨは、ＶＤＤよりもトランジスタ１０４又はトランジスタ１０５のしきい値電圧
分高い電圧を表す）を入力することにより、トランジスタ１０４及びトランジスタ１０５
をオン状態とする。これにより、ラッチ回路１０１の第１の端子に入力されている電位（
ＶＤＤ）が、ノードＮ１に入力され、ラッチ回路１０１の第２の端子に入力されている電
位（ＶＳＳ）が、ノードＮ２に入力される。言い換えると、ラッチ回路１０１の第１の端
子に保持されているＤａｔａＡが、ノードＮ１に入力され、第２の端子に保持されている
ＤａｔａＡＢが、ノードＮ２に入力される。
期間３は、記憶素子の電源電圧供給停止期間である。期間３では、まず、トランジスタ１
０４のゲート及びトランジスタ１０５のゲートに制御信号Ｓ２としてローレベル電位（例
えばＶＳＳ）を入力することにより、トランジスタ１０４及びトランジスタ１０５をオフ
状態とする。次に、ラッチ回路１０１の第３の端子に電位Ｖ１としてローレベル電位（例
えばＶＳＳ）を入力する。これにより、記憶素子へ電源電圧の供給が停止する。また、選
択回路１０２の第３の端子及び選択回路１０３の第３の端子に制御信号Ｓ１としてＶＳＳ
を入力することにより、選択回路１０２の第１の端子と第２の端子との間は非導通状態と
し、選択回路１０３の第１の端子と第２の端子との間は非導通状態とする。
ここで、トランジスタ１０４及びトランジスタ１０５をオフ状態とする前に電位Ｖ１をＶ
ＳＳとする、または制御信号Ｓ１をＶＳＳとすると、ノードＮ１に保持されている電位（
ＤａｔａＡ）や、ノードＮ２に保持されている電位（ＤａｔａＡＢ）が変動してしまうお
それがある。また、選択回路１０２や選択回路１０３を介して、データが読み出されてし
まったり、トランジスタ１０８及びトランジスタ１０９のオン状態又はオフ状態が変動し
てしまい、保持されたデータが消失してしまうおそれがある。したがって、トランジスタ
１０４及びトランジスタ１０５をオフ状態とした後に、電位Ｖ１をローレベル電位及び制
御信号Ｓ１をローレベル電位とすることが好ましい。
電位Ｖ１及び制御信号Ｓ１をローレベル電位とすることにより、ラッチ回路１０１の第１
の端子の電位及び第２の端子の電位は保持できなくなる。つまり、ラッチ回路１０１の第
１の端子に保持されたＤａｔａＡ及び第２の端子に保持されたＤａｔａＡＢは保持できな
くなる。
本発明の一態様においては、トランジスタ１０４及びトランジスタ１０５として、チャネ
ルが酸化物半導体膜に形成されるトランジスタが用いられている。当該トランジスタは、
オフ電流が極めて低いという特徴を有している。したがって、トランジスタ１０４及びト
ランジスタ１０５がオフ状態となっても、容量素子１０６によって保持された電位（ノー
ドＮ１の電位）及び容量素子１０７によって保持された電位（ノードＮ２の電位）を長期
間保持することができる。つまり、電源電圧の供給が停止した後において、ラッチ回路１
０１の第１の端子が保持していた電位（ＤａｔａＡ）は、ノードＮ１において保持するこ
とができ、ラッチ回路１０１の第２の端子が保持していた電位（ＤａｔａＡＢ）は、ノー
ドＮ２において保持することができる。
次に、ラッチ回路１０１の第３の端子に、電位Ｖ１としてハイレベル電位（ＶＤＤ）を入
力することで、電源電圧の供給を開始する。
期間４は、記憶素子の読み出し期間である。期間４では、トランジスタ１０４のゲート及
びトランジスタ１０５のゲートに制御信号Ｓ２としてハイレベル電位（ＶＤＤＨ）を入力
することにより、トランジスタ１０４及びトランジスタ１０５をオン状態とする。次に、
選択回路１０２の第３の端子及び選択回路１０３の第３の端子に制御信号Ｓ１としてハイ
レベル電位（ＶＤＤ）を入力することにより、選択回路１０２の第１の端子と第２の端子
との間を導通状態とし、選択回路１０３の第１の端子及び第２の端子との間を導通状態と
する。
これにより、ラッチ回路１０１の第１の端子の電位を、ノードＮ１が保持していた電位（
ＤａｔａＡ）とし、ラッチ回路１０１の第２の端子の電位を、ノードＮ２が保持していた
電位（ＤａｔａＡＢ）とすることができる。また、ノードＮ１が保持していたＤａｔａＡ
及びノードＮ２が保持していたＤａｔａＡＢを、選択回路１０２及び選択回路１０３のそ
れぞれを介して、読み出すことができる。
〈記憶素子の他の構成〉
次に、本発明の一態様に係る記憶素子の他の一例について、図３を参照して説明する。
図３に示す記憶素子１５０は、ラッチ回路１０１と、選択回路１０２と、選択回路１０３
と、トランジスタ１０４と、トランジスタ１０５と、容量素子１０６と、容量素子１０７
と、インバータ１１４と、を有する。
図３に示す記憶素子において、選択回路１０２は、トランジスタ１１０と、トランジスタ
１１２とを有する。選択回路１０２の第１の端子は、トランジスタ１１０のソース又はド
レインの一方及びトランジスタ１１２のソース又はドレインの一方に相当し、第２の端子
は、トランジスタ１１０のソース又はドレインの他方及びトランジスタ１１２のソース又
はドレインの他方に相当し、第３の端子は、トランジスタ１１０のゲートに相当し、第４
の端子は、トランジスタ１１２のゲートに相当する。トランジスタ１１０のソース又はド
レインの一方及びトランジスタ１１２のソース又はドレインの一方は、ラッチ回路１０１
の第１の端子と接続されている。また、トランジスタ１１０のソース又はドレインの他方
は、トランジスタ１１２のソース又はドレインの他方と接続されている。
選択回路１０３は、トランジスタ１１１と、トランジスタ１１３とを有する。選択回路１
０３の第１の端子は、トランジスタ１１１のソース又はドレインの一方及びトランジスタ
１１３のソース又はドレインの一方に相当し、第２の端子は、トランジスタ１１１のソー
ス又はドレインの他方及びトランジスタ１１３のソース又はドレインの他方に相当し、第
３の端子は、トランジスタ１１１のゲートに相当し、第４の端子は、トランジスタ１１３
のゲートに相当する。トランジスタ１１１のソース又はドレインの一方及びトランジスタ
１１３のソース又はドレインの一方は、ラッチ回路１０１の第２の端子と接続されている
。また、トランジスタ１１１のソース又はドレインの他方は、トランジスタ１１３のソー
ス又はドレインの他方と接続されている。
トランジスタ１１０のゲート及びトランジスタ１１１のゲートには、制御信号Ｓ１が入力
される。また、トランジスタ１１２のゲート及びトランジスタ１１３のゲートには、イン
バータ１１４の出力端子から、制御信号Ｓ１が反転した信号が入力される。トランジスタ
１１０のゲートに制御信号Ｓ１が入力されることによって、トランジスタ１１０のオン状
態またはオフ状態が選択され、トランジスタ１１１のゲートに制御信号Ｓ１が入力される
ことによって、トランジスタ１１１のオン状態またはオフ状態が選択される。同様に、ト
ランジスタ１１２のゲートに制御信号Ｓ１の反転信号が入力されることによって、トラン
ジスタ１１２のオン状態またはオフ状態が選択され、トランジスタ１１３のゲートに制御
信号Ｓ１の反転信号が入力されることによって、トランジスタ１１３のオン状態またはオ
フ状態が選択される。
ここで、トランジスタ１１２及びトランジスタ１１３は、トランジスタ１１０などと同様
に、チャネルが酸化物半導体以外の半導体膜に形成されるトランジスタである。また、ト
ランジスタ１１２及びトランジスタ１１３は、ｎチャネル型トランジスタでもよいし、ｐ
チャネル型トランジスタでもよい。本実施の形態では、トランジスタ１１２及びトランジ
スタ１１３は、ｐチャネル型トランジスタとする。
〈記憶素子の駆動方法〉
次に、図３に示す記憶素子１５０の駆動方法について、図２を参照して説明する。
期間１において、ラッチ回路１０１の第３の端子（トランジスタ１０８のソース又はドレ
インの他方及びトランジスタ１０９のソース又はドレインの他方）に、電位Ｖ１としてハ
イレベル電位が入力されている。また、容量素子１０６の一対の電極のうちの一方及び容
量素子１０７の一対の電極のうちの一方には、電位Ｖ２としてローレベル電位が入力され
ている。この際、選択回路１０２の第２の端子（トランジスタ１１０のソース又はドレイ
ンの他方及びトランジスタ１１２のソース又はドレインの他方）には、ＤａｔａＡが入力
されており、選択回路１０３の第２の端子（トランジスタ１１１のソース又はドレインの
他方及びトランジスタ１１３のソース又はドレインの他方）には、ＤａｔａＡＢが入力さ
れている。ここでは、ＤａｔａＡは、ハイレベル電位とし、ＤａｔａＡＢは、ローレベル
電位として説明を行う。
次に、選択回路１０２の第３の端子（トランジスタ１１０のゲート）及び選択回路１０３
の第３の端子（トランジスタ１１１のゲート）に、制御信号Ｓ１としてハイレベル電位を
入力することにより、トランジスタ１１０及びトランジスタ１１１をオン状態とする。ま
た、制御信号Ｓ１は、インバータ１１４によって信号が反転するため、選択回路１０２の
第４の端子（トランジスタ１１２のゲート）及び選択回路１０３の第４の端子（トランジ
スタ１１３のゲート）に、制御信号Ｓ１の反転信号（ローレベル電位）が入力されること
により、トランジスタ１１２及びトランジスタ１１３がオン状態となる。
トランジスタ１１０及びトランジスタ１１２がオン状態となることで、トランジスタ１０
９のゲートには、ハイレベル電位が入力され、トランジスタ１０９がオフ状態となる。ま
た、トランジスタ１１１及びトランジスタ１１３がオン状態となることで、トランジスタ
１０８のゲートには、ローレベル電位が入力され、トランジスタ１０８がオン状態となる
。
このとき、ラッチ回路１０１の第１の端子の電位は、選択回路１０２におけるトランジス
タ１１０とトランジスタ１１２とのオン状態となるのがいずれか早い方によって決定され
る。同様に、ラッチ回路１０１の第２の端子の電位は、選択回路１０３におけるトランジ
スタ１１１とトランジスタ１１３とのオン状態となるのがいずれか早い方によって決定さ
れる。これにより、ラッチ回路１０１に早くデータを書き込むことができる。
期間２において、トランジスタ１０４のゲート及びトランジスタ１０５のゲートに制御信
号Ｓ２としてハイレベル電位を入力することにより、トランジスタ１０４及びトランジス
タ１０５をオン状態とする。これにより、ラッチ回路１０１の第１の端子に入力されてい
る電位が、ノードＮ１に入力され、ラッチ回路１０１の第２の端子に入力されている電位
が、ノードＮ２に入力される。
期間３において、トランジスタ１０４のゲート及びトランジスタ１０５のゲートに制御信
号Ｓ２としてローレベル電位を入力することにより、トランジスタ１０４及びトランジス
タ１０５をオフ状態とする。次に、ラッチ回路１０１の第３の端子に電位Ｖ１としてロー
レベル電位を入力する。これにより、記憶素子へ電源電圧の供給が停止する。また、トラ
ンジスタ１１０のゲート及びトランジスタ１１１のゲートに制御信号Ｓ２としてローレベ
ル電位を入力することにより、トランジスタ１１０及びトランジスタ１１１をオフ状態と
する。また、トランジスタ１１２のゲート及びトランジスタ１１３のゲートに制御信号Ｓ
２の反転信号が入力されることにより、トランジスタ１１２及びトランジスタ１１３がオ
フ状態となる。
電位Ｖ１及び制御信号Ｓ１をローレベル電位とすることにより、ラッチ回路１０１の第１
の端子及び第２の端子の電位は保持できなくなる。しかし、トランジスタ１０４及びトラ
ンジスタ１０５として、チャネルが酸化物半導体膜に形成されるトランジスタを用いるこ
とにより、トランジスタ１０４及びトランジスタ１０５がオフ状態となっても、容量素子
１０６によって保持された電位（ノードＮ１の電位）及び容量素子１０７によって保持さ
れた電位（ノードＮ２の電位）を長期間保持することができる。つまり、電源電圧の供給
が停止した後において、ラッチ回路１０１の第１の端子が保持していた電位（ＤａｔａＡ
）は、ノードＮ１において保持することができ、ラッチ回路１０１の第２の端子が保持し
ていた電位（ＤａｔａＡＢ）は、ノードＮ２において保持することができる。
次に、ラッチ回路１０１の第３の端子に、電位Ｖ１としてハイレベル電位を入力すること
で、電源電圧の供給を開始する。
期間４において、トランジスタ１０４のゲート及びトランジスタ１０５のゲートに制御信
号Ｓ２としてハイレベル電位を入力することにより、トランジスタ１０４及びトランジス
タ１０５をオン状態とする。
次に、トランジスタ１１０のゲート及びトランジスタ１１１のゲートに制御信号Ｓ１とし
てハイレベル電位を入力することにより、トランジスタ１１０及びトランジスタ１１１を
オン状態とする。また、制御信号Ｓ１は、インバータ１１４によって信号が反転するため
、トランジスタ１１２のゲート及びトランジスタ１１３のゲートに、制御信号Ｓ１の反転
信号が入力されることにより、トランジスタ１１２及びトランジスタ１１３がオン状態と
なる。
トランジスタ１１０及びトランジスタ１１２がオン状態となることで、トランジスタ１０
９のゲートには、ハイレベル電位が入力され、トランジスタ１０９がオフ状態となる。ま
た、トランジスタ１１１及びトランジスタ１１３がオン状態となることで、トランジスタ
１０８のゲートには、ローレベル電位が入力され、トランジスタ１０８がオン状態となる
。
このとき、ラッチ回路１０１の第１の端子の電位は、選択回路１０２におけるトランジス
タ１１０とトランジスタ１１２とのオン状態となるのがいずれか早い方によって決定され
る。同様に、ラッチ回路１０１の第２の端子の電位は、選択回路１０３におけるトランジ
スタ１１１とトランジスタ１１３とのオン状態となるのがいずれか早い方によって決定さ
れる。したがって、図１に示す記憶素子と比較して早くラッチ回路１０１にデータを読み
出すことができる。
以上説明したように、本発明の一態様に係る記憶素子において、トランジスタ１０４及び
トランジスタ１０５として、チャネルが酸化物半導体に形成されるトランジスタを用いて
いる。当該トランジスタは、オフ電流が極めて小さいという特徴を有している。したがっ
て、記憶素子に電源電圧が供給されてない間（トランジスタ１０４及びトランジスタ１０
５がオフ状態である間）も、ノードＮ１及びノードＮ２に保持された電位を長期間にわた
り保持することができる。このようにして、記憶素子は、電源電圧の供給が停止した間も
データ（ＤａｔａＡ及びＤａｔａＡＢ）を保持することができる。さらには、記憶素子の
消費電力を低減することができる。
〈記憶素子の応用例〉
次に、図１及び図３に示す記憶素子の応用例について、図４を参照して説明する。図１及
び図３に示す記憶素子１００及び記憶素子１５０を集積化することにより、記憶装置２０
０を作製することができる。
図４は、（ｍ×ｎ）個の記憶素子１００を有する記憶装置のブロック図の一例である。図
４中の記憶素子１００の構成として、図１を採用する場合について説明するが、記憶素子
１００の構成として、図３を採用することもできる。
図４に示す記憶装置２００は、ｍ本（ｍは２以上の整数）の信号線Ｓ１と、ｍ本の信号線
Ｓ２と、ｎ本（ｎは２以上の整数）のデータ線Ｄと、ｎ本のデータ線ＤＢと、電源線Ｖ１
と、電源線Ｖ２と、記憶素子１００が縦ｍ個（行）×横ｎ個（列）のマトリクス状に配置
されたメモリセルアレイ２１０と、第１の駆動回路２１１及び第２の駆動回路２１２と、
を有する。第１の駆動回路２１１は、ｎ本のデータ線Ｄ及びデータ線ＤＢと接続されてお
り、第２の駆動回路２１２は、ｍ本の信号線Ｓ１及び信号線Ｓ２と接続されている。
記憶素子１００（１，１）〜１００（ｍ，ｎ）へのアクセスは信号線Ｓ１と信号線Ｓ２で
行われ、各データ線Ｄとデータ線ＤＢは接続されたメモリセルにデータの読み出しや書き
込みを行う。
第１の駆動回路２１１は、列方向のメモリセルに対してデータ線Ｄとデータ線ＤＢのアク
セスを制御する。一方、第２の駆動回路２１２は、行方向のメモリセルに対して信号線Ｓ
１と信号線Ｓ２のアクセスを制御する。
上記の動作により、図４中のメモリセルアレイ２１０にランダムアクセスすることが可能
である。
本発明の一態様に係る記憶素子を、ＭＰＵなどが有するレジスタやキャッシュメモリなど
の記憶装置に用いることで、消費電力を低減することができる。また、電源電圧の供給停
止による記憶装置内のデータの消失を防ぐことができる。さらに、電源電圧の供給を再開
した後、短時間で電源供給停止前の状態に復帰することができる。よって、ＭＰＵ全体、
もしくはＭＰＵを構成する一または複数の論理回路において、短い時間でも電源停止を行
うことができるため、消費電力を抑えることができる。
したがって、本発明の一態様により、電力の供給が停止した後もデータを保持することが
できる、新たな構成の記憶素子を提供することができる。また、該記憶素子の面積を縮小
することができるため、記憶装置の高集積化を図ることができる。
（実施の形態２）
本実施の形態では、実施の形態１に示す記憶素子の作製方法の一例について図５乃至図８
を参照して説明する。はじめに、記憶素子の下部に形成されるトランジスタ１０８の作製
方法について説明し、その後、上部に形成されるトランジスタ１０４及び容量素子１０６
の作製方法について説明する。なお、トランジスタ１０９、トランジスタ１１０、トラン
ジスタ１１１、トランジスタ１１２、トランジスタ１１３は、トランジスタ１０８と同様
に作製することができ、トランジスタ１０５及び容量素子１０７は、トランジスタ１０４
及び容量素子１０６と同様に作製することができる。
〈下部のトランジスタの作製方法〉
まず、基板３００を用意する（図５（Ａ）参照）。基板３００としては、酸化物半導体以
外の半導体材料を用いることができる。例えば、基板３００として、シリコンや炭化シリ
コンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム、ガリウムヒ素
、インジウムリンなどの化合物半導体基板を適用することができる。また、基板３００と
して、ＳＯＩ基板も適用することができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上
にシリコン層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシ
リコン以外の材料からなる半導体膜が設けられた構成の基板も含む。つまり、「ＳＯＩ基
板」が有する半導体膜は、シリコン層に限定されない。また、ＳＯＩ基板には、ガラス基
板などの絶縁基板上に絶縁膜を介して半導体膜が設けられた構成も含む。なお、基板３０
０は、酸化物半導体材料を含まないため、酸化物半導体以外の半導体材料を含む基板３０
０とも記す。ここでは、基板３００として、単結晶シリコン基板を用いる場合について示
す。
基板３００として、特に、シリコンなどの単結晶半導体基板を用いる場合には、実施の形
態１に示すラッチ回路１０１、選択回路１０２、選択回路１０３などの動作を高速化する
ことができるため好ましい。
次に、基板３００上に、素子分離絶縁膜を形成するためのマスクとなる保護層３０２を形
成する（図５（Ａ）参照）。保護層３０２としては、例えば、酸化シリコン、窒化シリコ
ンまたは酸化窒化シリコンなどを材料とする絶縁膜を用いることができる。なお、この工
程の前後において、トランジスタのしきい値電圧を制御するために、ｎ型の導電性を付与
する不純物元素やｐ型の導電性を付与する不純物元素を基板３００に添加してもよい。基
板３００がシリコンの場合、ｎ型の導電性を付与する不純物元素としては、例えば、リン
や砒素などを用いることができる。また、ｐ型の導電性を付与する不純物元素としては、
例えば、硼素、アルミニウム、ガリウムなどを用いることができる。
次に、上記の保護層３０２をマスクとして、エッチングを行い、保護層３０２に覆われて
いない領域（露出している領域）の、基板３００の一部を除去する。これにより、他の半
導体領域と分離された半導体領域３０４が形成される（図５（Ｂ）参照）。当該エッチン
グには、ドライエッチングを用いることが好適であるが、ウェットエッチングを用いても
よい。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択する
ことができる。
次に、半導体領域３０４を覆うように絶縁膜を形成し、半導体領域３０４に重畳する領域
の絶縁膜を選択的に除去することで、素子分離絶縁膜３０６を形成する（図５（Ｃ）参照
）。当該絶縁膜は、酸化シリコン、窒化シリコンまたは酸化窒化シリコンなどを材料とす
る絶縁膜を用いることができる。絶縁膜の除去方法としては、化学的機械研磨（ＣＭＰ：
Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、以下ＣＭＰ処理という
）などの研磨処理やエッチング処理などがあるが、そのいずれを用いてもよい。なお、半
導体領域３０４の形成後、または素子分離絶縁膜３０６の形成後には、上記保護層３０２
を除去する。
ここで、ＣＭＰ処理とは、被加工物の表面を基準にし、それにならって表面を化学的・機
械的な複合作用により平坦化する手法である。より具体的には、研磨ステージの上に研磨
布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステー
ジと被加工物とを各々回転または揺動させて、スラリーと被加工物との化学反応と、研磨
布の被加工物との機械研磨の作用により、被加工物の表面を研磨する方法である。
なお、素子分離絶縁膜３０６の形成方法として、絶縁膜を選択的に除去する方法の他、酸
素または窒素を打ち込むことにより、絶縁性の領域を形成する方法などを用いることもで
きる。
次に、半導体領域３０４の表面に絶縁膜を形成し、当該絶縁膜上に導電材料を含む層を形
成する。
絶縁膜は、後にゲート絶縁膜となるものであり、例えば、半導体領域３０４表面の熱処理
（熱酸化処理や熱窒化処理など）によって形成することができる。熱処理に代えて、高密
度プラズマ処理を適用してもよい。高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ、Ｋｒ、
Ｘｅなどの希ガス、酸素、酸化窒素、アンモニア、窒素、水素などのうちいずれかの混合
ガスを用いて行う。もちろん、ＣＶＤ法やスパッタリング法等を用いて絶縁膜を形成して
も良い。当該絶縁膜は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム
、酸化アルミニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳ
ｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯ
ｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（Ｈｆ
ＡｌｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））等を含む単層構造または積層構造とするこ
とが望ましい。また、絶縁膜の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは
１０ｎｍ以上５０ｎｍ以下とする。
導電材料を含む層は、後にゲート電極となるものであり、例えば、アルミニウムや銅、チ
タン、タンタル、タングステン等の金属材料を用いて形成することができる。また、多結
晶シリコンなどの半導体材料を用いて、導電材料を含む層を形成しても良い。形成方法も
特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜
方法を用いることができる。なお、本実施の形態では、導電材料を含む層を、金属材料を
用いて形成する場合の一例について示す。
次に、絶縁膜及び導電材料を含む層を選択的にエッチングして、ゲート絶縁膜３０８、ゲ
ート電極３１０を形成する（図５（Ｃ）参照）。
次に、半導体領域３０４に不純物元素を添加して、チャネル形成領域３１６および不純物
領域３２０を形成する（図５（Ｄ）参照）。ここで、ｎ型のトランジスタを形成する場合
には、半導体領域３０４にリンや砒素を添加し、ｐ型のトランジスタを形成する場合には
、半導体領域３０４に硼素やアルミニウムなどの不純物元素を添加すればよい。ここで添
加する不純物元素の濃度は適宜設定することができるが、半導体素子が高度に微細化され
る場合には、その濃度を高くすることが望ましい。
なお、ゲート電極３１０の周囲にサイドウォール絶縁膜を形成して、不純物元素が異なる
濃度で添加された不純物領域を形成してもよい。
次に、ゲート電極３１０、不純物領域３２０などを覆うように金属層３２２を形成する（
図５（Ｅ）参照）。当該金属層３２２は、真空蒸着法やスパッタリング法、スピンコート
法などの各種成膜方法を用いて形成することができる。金属層３２２は、半導体領域３０
４を構成する半導体材料と反応することによって低抵抗な金属化合物となる金属材料を用
いて形成することが望ましい。このような金属材料としては、例えば、チタン、タンタル
、タングステン、ニッケル、コバルト、白金等がある。
次に、熱処理を施して、上記金属層３２２と半導体材料とを反応させる。これにより、不
純物領域３２０に接する金属化合物領域３２４が形成される（図５（Ｅ）参照）。なお、
ゲート電極３１０として、多結晶シリコンなどを用いる場合には、ゲート電極３１０の金
属層３２２と接する部分にも、金属化合物領域が形成されることになる。
上記熱処理としては、フラッシュランプの照射による熱処理を用いることができる。もち
ろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応の制御性
を向上させるためには、ごく短時間の熱処理を実現できる方法を用いることが望ましい。
なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成されるもので
あり、十分に導電性が高められた領域である。当該金属化合物領域を形成することで、電
気抵抗を十分に低減し、素子特性を向上させることができる。なお、金属化合物領域３２
４を形成した後には、金属層３２２は除去する。
次に、上述の工程により形成された各構成を覆うように、絶縁膜３２８を形成する（図６
（Ａ）参照）。絶縁膜３２８は、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化
アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。特に、絶縁膜
３２８に誘電率の低い（ｌｏｗ−ｋ）材料を用いることで、各種電極や配線の重なりに起
因する容量を十分に低減することが可能となるため好適である。なお、絶縁膜３２８には
、これらの材料を用いた多孔質の絶縁膜を適用してもよい。多孔質の絶縁膜では、密度の
高い絶縁膜と比較して誘電率が低下するため、電極や配線に起因する容量をさらに低減す
ることが可能である。また、絶縁膜３２８は、ポリイミド、アクリル等の有機絶縁材料を
用いて形成することも可能である。なお、図６（Ａ）では、絶縁膜３２８の単層構造を示
すが、２層以上の積層構造としてもよい。
次に、絶縁膜３２８に金属化合物領域３２４にまで達する開口を形成し、当該開口を埋め
込むように導電材料を含む層を形成する。導電材料を含む層は、アルミニウム、銅、チタ
ン、タンタル、タングステン等の金属材料を用いて形成することができる。また、多結晶
シリコンなどの半導体材料を用いて、導電材料を含む層を形成してもよい。形成方法も特
に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方
法を用いることができる。該導電材料を含む層を選択的にエッチングして、ソース電極又
はドレイン電極３３０ａ、３３０ｂを形成する（図６（Ｂ）参照）。
次に、絶縁膜３２８上に導電材料を含む層を形成する。該導電材料を含む層は、ソース電
極又はドレイン電極３３０ａ、３３０ｂで用いる導電材料と同様の材料を用いて形成する
ことができる。該導電材料を含む層にエッチング処理を行い、導電層３３６ａ、３３６ｂ
、３３６ｃを形成する（図６（Ｃ）参照）。
以上により、酸化物半導体以外の半導体材料を含む基板３００を用いたトランジスタ１０
８を作製することができる（図６（Ｃ）参照）。このようなトランジスタ１０８は、高速
動作が可能であるという特徴を有する。このため、トランジスタ１０８をラッチ回路１０
１、選択回路１０２、選択回路１０３等に適用することにより、ラッチ回路１０１、選択
回路１０２、選択回路１０３等の動作を高速化することができるため好適である。
次に、上記の工程により形成された各構成を覆うように、絶縁膜３４０を形成する（図６
（Ｄ）参照）。絶縁膜３４０は、絶縁膜３２８で示した材料及び形成方法を適用すること
ができる。
次に、絶縁膜３４０に導電層３３６ｃにまで達する開口を形成し、当該開口を埋め込むよ
うに導電材料を含む層を形成する。導電材料を含む層は、ゲート電極３１０や、導電層３
３６ａ、３３６ｂ、３３６ｃを形成する際に示した材料及び形成方法を適用することがで
きる。該導電材料を含む層に、エッチング処理を行い、電極３２９を形成する（図６（Ｄ
）参照）。
その後、トランジスタ１０４及び容量素子１０６の形成前の処理として、絶縁膜３４０に
ＣＭＰ処理を施して、絶縁膜３４０表面を平坦化させる。このとき、電極３２９の上面を
露出させることが好ましい（図６（Ｄ）参照）。絶縁膜３４０の平坦化処理としては、Ｃ
ＭＰ処理の他にエッチング処理などを適用することも可能であるが、トランジスタ１０４
の特性を向上させるために、絶縁膜３４０の表面は可能な限り平坦にしておくことが望ま
しい。絶縁膜３４０の表面の平均面粗さ（Ｒａ）として、０．１ｎｍ以上０．５ｎｍ未満
とすることにより、絶縁膜３４０上に成膜される非晶質な部分に対して結晶部分の占める
割合の多い酸化物半導体膜とすることができる。ここで、平均面粗さ（Ｒａ）は、ＪＩＳ
Ｂ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている中心線平均粗さＲ
ａを、測定面に対して適用できるよう三次元に拡張したものであり、基準面から指定面ま
での偏差の絶対値を平均した値で表現される。平均面粗さ（Ｒａ）は、下記の数１で表す
ことができる。
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１
）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は
測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ
Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
なお、上記の各工程の前後には、さらに電極や配線、半導体膜、絶縁膜などを形成する工
程も含んでいてもよい。例えば、配線の構造として、絶縁膜及び導電層の積層構造でなる
多層配線構造を採用して、高度に集積化した記憶装置を実現することも可能である。
〈上部のトランジスタの作製方法〉
まず、絶縁膜３４０、電極３２９などの上に酸化物半導体膜を成膜する。
用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含
むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用い
たトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加
えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ
）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有するこ
とが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好まし
い。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物
、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、
Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉ
ｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ
−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用
いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ３ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸
化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１
：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１
／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の
原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、
（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２
を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である
。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、
これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高
い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面
の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。
表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましい
。
酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットと
しては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ
数比］の酸化物ターゲットを用いることができる。また、このターゲットの材料及び組成
に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の
酸化物ターゲットを用いてもよい。
また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物として、用いるターゲットの組成比は、Ｉｎ：Ｓｎ：Ｚ
ｎが原子数比で、１：２：２、２：１：３、１：１：１、または２０：４５：３５などと
なる酸化物ターゲットを用いる。
また、酸化物半導体膜としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの
組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ
３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比
に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝
１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）
とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比
がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
また、ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９．９
％以下である。相対密度の高いターゲットを用いることにより、成膜した酸化物半導体膜
は緻密な膜とすることができる。
酸化物半導体膜は、スパッタリング法、分子線エピタキシー法、原子層堆積法またはパル
スレーザー蒸着法により成膜することができる。また、酸化物半導体膜の膜厚は、５ｎｍ
以上１００ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とする。
本実施の形態では、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状ま
たは六角形状の原子配列を有し、ｃ軸においては金属原子が層状または金属原子と酸素原
子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中
心に回転した）結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌともい
う。）を含む酸化物について説明する。
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見
て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な
方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸
化物をいう。
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡ
ＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明
確に判別できないこともある。
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ
を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣが形成される基板面、
ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣを構成する個
々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣが形成される基板面、ＣＡ
ＡＣの表面などに垂直な方向）を向いていてもよい。
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であっ
たりする。また、その組成などに応じて、可視光に対して透明であったり不透明であった
りする。
このようなＣＡＡＣの例として、膜状に形成され、膜表面または支持する基板面に垂直な
方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察す
ると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる
結晶を挙げることもできる。
また、トランジスタ１０４（及びトランジスタ１０５）のチャネル形成領域をＣＡＡＣと
することで、可視光または紫外光の照射、および熱やバイアスなどが加わることによるト
ランジスタ１０４（及びトランジスタ１０５）の電気特性の変動を抑制し、トランジスタ
の信頼性を向上させることができる。
酸化物半導体膜をＣＡＡＣとする方法として、例えば以下の２種類の方法によって行うこ
とができる。１つの方法は、酸化物半導体膜の成膜を、基板を加熱しながら行う方法であ
り、もう１つの方法は、酸化物半導体膜の成膜を２回に分け、１度目の成膜の後、２度目
の成膜の後のそれぞれに熱処理を行う方法である。
基板を加熱しながら酸化物半導体膜の成膜を１回で行う場合には、基板温度は、１５０℃
以上４５０℃以下とすればよく、好ましくは基板温度が２５０℃以上３５０℃以下とする
。なお、酸化物半導体膜の成膜時に、基板を加熱する温度を高くすることで、非晶質な部
分に対して結晶部分の占める割合の多いＣＡＡＣとすることができる。
また、酸化物半導体膜の成膜を２回に分ける場合には、基板を基板温度１００℃以上４５
０℃以下に保ちながら、絶縁膜３４０の上に１層目の酸化物半導体膜を成膜し、窒素、酸
素、希ガス、または乾燥空気の雰囲気下で、５５０℃以上基板の歪み点未満の熱処理を行
う。該熱処理によって、１層目の酸化物半導体膜の表面を含む領域に結晶領域（板状結晶
を含む）が形成される。そして、２層目の酸化物半導体膜を１層目の酸化物半導体膜より
も厚く形成する。その後、再び５５０℃以上基板の歪み点未満の熱処理を行い、表面を含
む領域に、結晶領域（板状結晶を含む）が形成された１層目の酸化物半導体膜を結晶成長
の種として、上方に結晶成長させ、２層目の酸化物半導体膜の全体を結晶化させる。なお
、１層目の酸化物半導体膜は１ｎｍ以上１０ｎｍ以下で成膜することが好ましい。
上述の成膜方法によれば、酸化物半導体膜３４４が、５ｎｍ程度の膜厚であっても、短チ
ャネル効果を抑制することができるため、好ましい。
スパッタリング法により成膜される酸化物半導体膜中には、水素又は水（水酸基を含む化
合物）が含まれていることがある。水素や水は、ドナー準位を形成しやすいため、酸化物
半導体にとっては不純物である。したがって、スパッタリング法を用いて、酸化物半導体
膜を成膜する際、できる限り酸化物半導体膜に含まれる水素濃度を低減させることが好ま
しい。
水素濃度を低減させるためには、酸化物半導体膜の成膜時に、スパッタリング装置の処理
室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法
による成膜途中における酸化物半導体膜中へ、アルカリ金属、水素化物等の不純物の混入
を低減することができる。また、排気系として吸着型の真空ポンプ（例えば、クライオポ
ンプなど）を用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基
、または水素化物等の不純物の逆流を低減することができる。
スパッタリング装置の処理室内に供給する雰囲気ガスとして、水素、水、水酸基を含む化
合物または水素化物などの不純物が除去された高純度の希ガス（代表的にはアルゴン）、
酸素、および希ガスと酸素との混合ガスを適宜用いる。例えば、アルゴンの純度を、９Ｎ
（９９．９９９９９９９％）以上（Ｈ２Ｏは、０．１ｐｐｂ、Ｈ２は、０．５ｐｐｂ）と
し、露点−１２１℃とする。また、酸素の濃度は、８Ｎ（９９．９９９９９９％）以上（
Ｈ２Ｏは、１ｐｐｂ、Ｈ２は、１ｐｐｂ）とし、露点−１１２℃とする。また、希ガスと
酸素の混合ガスを用いる場合には、酸素の流量比率を大きくすることが好ましい。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜
厚分布も均一となるために好ましい。
ＣＡＡＣの結晶性は、被形成面のラフネスの影響を受けるため、絶縁膜３４０の表面は可
能な限り平坦にしておくことが望ましい。絶縁膜３４０表面を平坦化することにより、Ｃ
ＡＡＣの連続性を向上させることができる。絶縁膜３４０の表面の平均面粗さは、例えば
、０．１ｎｍ以上０．５ｎｍ未満とすることが好ましい。
上記のようにすることで、水素の混入が低減された酸化物半導体膜を成膜することができ
る。なお、上記スパッタリング装置を用いても、酸化物半導体膜には少なからず窒素を含
んで形成される。例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏ
ｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される酸化物半導体膜の窒素濃度は、
５×１０１８ｃｍ−３未満となる。
酸化物半導体膜を成膜する際または成膜後において、酸化物半導体膜の酸素欠損に起因し
て電荷が生じる場合がある。一般に酸化物半導体膜における酸素欠損は、その酸素欠損の
一部がドナーとなりキャリアである電子を生じる。キャリアである電子が生じることで、
トランジスタ１０４のしきい値電圧がマイナス方向に変動してしまう。
酸化物半導体膜中の水分又は水素などの不純物を低減（脱水化または脱水素化）するため
に、酸化物半導体膜に対して、第１の熱処理を行うことが好ましい。例えば、減圧雰囲気
下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、又は超乾燥エア（ＣＲ
ＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水
分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１
０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体膜に加熱処理を施す。
第１の熱処理の温度は、例えば、１５０℃以上基板歪み点温度未満、好ましくは２５０℃
以上４５０℃以下、さらに好ましくは３００℃以上４５０℃以下とし、酸化性雰囲気また
は不活性雰囲気で行う。ここで、酸化性雰囲気は、酸素、オゾンまたは窒化酸素などの酸
化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、不活性雰囲気は、前述の酸化性
ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。処
理時間は３分〜２４時間とする。２４時間を超える熱処理は生産性の低下を招くため好ま
しくない。
第１の熱処理に用いる加熱装置に特別な限定はなく、抵抗発熱体などの発熱体からの熱伝
導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、電気炉
や、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ
（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲン
ランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナ
トリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被
処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置で
ある。
第１の熱処理によって、酸化物半導体膜から水素（水、水酸基を含む化合物）を放出させ
ることができる。また、第１の熱処理によって、不純物が低減され、ｉ型（真性半導体）
または実質的にｉ型の酸化物半導体膜を形成することができる。
また、第１の熱処理によって、酸化物半導体膜から不安定なキャリア源である水素を脱離
させることができるため、トランジスタ１０４のしきい値電圧がマイナス方向へ変動する
ことを抑制させることができる。さらに、トランジスタ１０４の信頼性を向上させること
ができる。
次に、フォトリソグラフィ工程により酸化物半導体膜上にレジストマスクを形成し、該レ
ジストマスクを用いて、酸化物半導体膜を所望の形状にエッチングし、島状の酸化物半導
体膜３４４を形成する（図７（Ａ）参照）。なお、該レジストマスクは、フォトリソグラ
フィ工程の他にインクジェット法、印刷法等を適宜用いることができる。該エッチングは
、酸化物半導体膜の端部がテーパ形状となるようにエッチングすることが好ましい。島状
の酸化物半導体膜の端部をテーパ形状とすることで、本工程以降のトランジスタ１０４の
作製において、形成される膜の被覆性を向上させることができ、該膜の断切れを防止する
ことができる。テーパ形状は、該レジストマスクを後退させつつエッチングすることで形
成することができる。
次に、酸化物半導体膜３４４などの上に、導電材料を含む層を形成する。
導電材料を含む層は、後にソース電極およびドレイン電極となるものであり、アルミニウ
ム、クロム、銅、チタン、タンタル、モリブデン、タングステン等の金属材料を用いて形
成することができる。また、上述した金属材料を成分とする合金等を用いて形成すること
もできる。さらに、マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、ス
カンジウムのいずれか、またはこれらを複数組み合わせた材料を用いて形成することもで
きる。
導電材料を含む層は、単層構造であってもよいし、２層以上の積層構造であってもよい。
例えば、チタン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造
、アルミニウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層
された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙
げられる。なお、導電材料を含む層を、チタン膜や窒化チタン膜の単層構造とする場合に
は、テーパ形状を有するソース電極又はドレイン電極３４２ａ、３４２ｂへの加工が容易
であるというメリットがある。
また、導電材料を含む層は、酸化インジウム、酸化インジウム酸化スズ（ＩＴＯともいう
）、酸化インジウム酸化亜鉛、酸化亜鉛、ガリウムを添加した酸化亜鉛、グラフェンなど
を用いることができる。
導電材料を含む層を選択的にエッチングしてソース電極又はドレイン電極３４２ａ、３４
２ｂ、及び電極３４２ｃを形成する（図７（Ｂ）参照）。ここで、ソース電極又はドレイ
ン電極３４２ａは、容量素子の電極として機能する。また、導電層３３６ｃと、電極３４
２ｃとを電極３２９を介して接続することにより、半導体装置の下層に形成されるトラン
ジスタと、上層に形成されるトランジスタとを接続することができる。
導電材料を含む層のエッチングは、形成されるソース電極又はドレイン電極３４２ａ、３
４２ｂ、及び電極３４２ｃの端部がテーパ形状となるように行うことが好ましい。ここで
、テーパ角は、例えば、３０°以上６０°以下とすることが好ましい。ソース電極又はド
レイン電極３４２ａ、３４２ｂの端部がテーパ形状となるようにエッチングすることによ
り、後に形成されるゲート絶縁膜の被覆性が向上し、段切れを防止することができる。
トランジスタのチャネル長（Ｌ）は、ソース電極又はドレイン電極３４２ａ、及びソース
電極又はドレイン電極３４２ｂの下端部の間隔によって決定される。なお、チャネル長（
Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用いるマスク形成の露光を行う際に
は、数ｎｍ〜数十ｎｍと波長の短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ
）を用いるのが望ましい。超紫外線による露光は、解像度が高く焦点深度も大きい。従っ
て、後に形成されるトランジスタのチャネル長（Ｌ）を、１０ｎｍ以上１０００ｎｍ（１
μｍ）以下とすることも可能であり、回路の動作速度を高めることが可能である。また、
微細化によって、記憶素子の消費電力を低減することも可能である。
次に、ソース電極又はドレイン電極３４２ａ、３４２ｂ、及び電極３４２ｃを覆い、かつ
酸化物半導体膜３４４の一部と接するように、ゲート絶縁膜３４６を形成する（図７（Ｃ
）参照）。
ゲート絶縁膜３４６は、ＣＶＤ法やスパッタリング法等を用いて形成することができる。
また、ゲート絶縁膜３４６は、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化ガリ
ウム、酸化アルミニウム、酸化タンタルなどを用いることができる。また、ゲート絶縁膜
３４６として、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘ
Ｏｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮ
ｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌ
ｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））などの高誘電率（ｈｉｇｈ−ｋ）材料を用いる
こともできる。ゲート絶縁膜３４６は、単層構造としても良いし、上記の材料を組み合わ
せて積層構造としても良い。また、その厚さは特に限定されないが、記憶素子を微細化す
る場合には、トランジスタの動作を確保するために薄くするのが望ましい。例えば、酸化
シリコンを用いる場合には、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎ
ｍ以下とすることができる。
上述のように、ゲート絶縁膜を薄くすると、トンネル効果などに起因するゲートリークが
問題となる。ゲートリークの問題を解消するには、ゲート絶縁膜３４６に、上述したｈｉ
ｇｈ−ｋ材料を用いると良い。ｈｉｇｈ−ｋ材料をゲート絶縁膜３４６に用いることで、
電気的特性を確保しつつ、ゲートリークを抑制するために膜厚を大きくすることが可能に
なる。なお、ｈｉｇｈ−ｋ材料を含む膜と、酸化シリコン、窒化シリコン、酸化窒化シリ
コン、窒化酸化シリコン、酸化アルミニウムなどのいずれかを含む膜との積層構造として
もよい。
また、ゲート絶縁膜３４６は、第１３族元素および酸素を含む絶縁材料としてもよい。酸
化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化
物半導体材料との相性が良い。したがって、第１３族元素および酸素を含む絶縁材料を酸
化物半導体膜に接する絶縁膜に用いることで、酸化物半導体膜との界面の状態を良好に保
つことができる。
ここで、第１３族元素を含む絶縁材料とは、絶縁材料に一または複数の第１３族元素を含
むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化
アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここ
で、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含
有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（
原子％）がアルミニウムの含有量（原子％）以上のものを示す。
例えば、ガリウムを含有する酸化物半導体膜に接してゲート絶縁膜３４６を形成する場合
に、ゲート絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体膜とゲート絶縁
膜の界面特性を良好に保つことができる。また、酸化物半導体膜と酸化ガリウムを含む絶
縁膜とを接して設けることにより、酸化物半導体膜と絶縁膜の界面における水素のパイル
アップを低減することができる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素
を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含
む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透
過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体膜へ
の水の侵入防止という点においても好ましい。
なお、酸化物半導体膜３４４に第１の熱処理を行うと、水素などが放出されるとともに、
酸化物半導体膜３４４に含まれる酸素も放出されてしまう。酸素が放出されることにより
、酸化物半導体膜３４４には、酸素欠損が生じてしまう。酸素欠損の一部はドナーとなる
ため、酸化物半導体膜３４４にキャリアを発生させる原因となり、トランジスタの特性に
影響を与えるおそれがある。
そこで、酸化物半導体膜３４４に接するゲート絶縁膜３４６として、熱処理により酸素が
脱離する絶縁膜を用いることが好ましい。
本明細書等において、「熱処理により酸素が脱離する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ
Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸
素原子に換算した酸素の脱離量（又は放出量）が１．０×１０１８ｃｍ−３以上、好まし
くは３．０×１０２０ｃｍ−３以上であることをいう。また、「熱処理により酸素が脱離
しない」とは、ＴＤＳ分析にて、酸素原子に換算した酸素の脱離量（又は放出量）が１．
０×１０１８ｃｍ−３未満であることをいう。
以下、酸素の放出量をＴＤＳ分析で酸素原子に換算して定量する方法について説明する。
ＴＤＳ分析したときの気体の脱離量は、イオン強度の積分値に比例する。このため、絶縁
膜のイオン強度の積分値と、標準試料の基準値との比により、気体の脱離量を計算するこ
とができる。標準試料の基準値とは、所定の密度の原子を含む試料において、当該原子に
相当するイオン強度の積分値に対する当該原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、およ
び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の脱離量（ＮＯ２）は、下記の式で求
めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが
酸素分子由来と仮定する。質量数３２のものとしてＣＨ３ＯＨがあるが、存在する可能性
が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素
原子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極
微量であるため考慮しない。
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのイオン強度の積分値であ
る。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上記の式の詳細に関し
ては、特開平６−２７５６９７公報を参照できる。なお、上記した酸素の脱離量の数値は
、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料
として１×１０１６ｃｍ−３の水素原子を含むシリコンウェハを用いて測定した数値であ
る。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の脱離量を評価することで、酸素原子の脱離量につ
いても見積もることができる。
なお、ＮＯ２は酸素分子の脱離量である。絶縁膜においては、酸素原子に換算したときの
酸素の脱離量は、酸素分子の脱離量の２倍となる。
熱処理により酸素が脱離する膜の一例として、酸素が過剰な酸化シリコン（ＳｉＯｘ（ｘ
＞２））がある。酸素が過剰な酸化シリコン（ＳｉＯｘ（ｘ＞２））とは、シリコン原子
数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコ
ン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値である。
酸化物半導体膜３４４に接する絶縁膜（例えば、絶縁膜３４０やゲート絶縁膜３４６）と
して、熱処理により酸素が脱離する絶縁膜を用い、ゲート絶縁膜３４６の成膜後のいずれ
かの工程の後に、第２の熱処理を行うことにより、絶縁膜３４０やゲート絶縁膜３４６か
ら酸素が脱離し、酸化物半導体膜３４４に酸素を供給することができる。これにより、酸
化物半導体膜３４４に生じた酸素欠損を補償することができる。よって、酸化物半導体膜
３４４にキャリアの生成を抑制することができるため、トランジスタの特性の変動を抑制
することができる。
次に、上述の工程により形成された各構成を覆うように、導電材料を含む層を成膜する。
導電材料を含む層は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅
、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形
成することができる。導電材料を含む層を選択的にエッチングしてゲート電極３４８ａお
よび導電層３４８ｂを形成する。導電層３４８ｂは、容量素子の電極として機能する。な
お、ゲート電極３４８ａおよび導電層３４８ｂは、単層構造としても良いし、積層構造と
しても良い。
次に、ゲート電極３４８ａ及び導電層３４８ｂが形成された後に、ゲート電極３４８ａ、
ソース電極又はドレイン電極３４２ａ、３４２ｂをマスクとして、酸化物半導体膜３４４
に、ｎ型の導電性を付与するドーパントを添加し、一対のドーパント領域３４９ａ、３４
９ｂを形成する。なお、酸化物半導体膜３４４のうち、ドーパント領域３４９ａとドーパ
ント領域３４９ｂとの間に挟まれた領域が、チャネル形成領域となる。また、チャネル形
成領域は、酸化物半導体膜３４４において、ゲート絶縁膜３４６を介してゲート電極３４
８ａと重なる領域に形成される。
ドーパント領域３４９ａ、３４９ｂを形成するためのドーパントの添加は、イオン注入法
を用いることができる。ドーパントは、例えばヘリウム、アルゴン、キセノンなどの希ガ
スや、窒素、リン、ヒ素、アンチモンなどの１５族原子などを用いることができる。例え
ば、窒素をドーパントとして用いた場合、ドーパント領域３４９ａ、３４９ｂ中の窒素原
子の濃度は、５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい
。ｎ型の導電性を付与するドーパントが添加されているドーパント領域３４９ａ、３４９
ｂは、酸化物半導体膜３４４中の他の領域に比べて導電性が高くなる。よって、ドーパン
ト領域３４９ａ、３４９ｂを酸化物半導体膜３４４に設けることで、ソース電極又はドレ
イン電極３４２ａ、３４２ｂの間の抵抗を下げることができる。
次に、ゲート絶縁膜３４６、ゲート電極３４８ａ、および導電層３４８ｂ上に、絶縁膜３
５０及び絶縁膜３５２を形成する（図８（Ａ）参照）。絶縁膜３５０及び絶縁膜３５２は
、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、酸窒化
シリコン、窒化シリコン、酸化ハフニウム、酸化ガリウム、酸化アルミニウム等の無機絶
縁材料を含む材料、ポリイミド、アクリル等の有機材料を含む材料を用いて形成すること
ができる。なお、絶縁膜３５０及び絶縁膜３５２には、誘電率の低い材料や、誘電率の低
い構造（多孔性の構造など）を用いることが望ましい。絶縁膜３５０及び絶縁膜３５２の
誘電率を低くすることにより、配線や電極などの間に生じる容量を低減し、動作の高速化
を図ることができるためである。例えば、絶縁膜３５０に、無機材料を含む材料を用い、
絶縁膜３５２に有機材料を含む材料を用いることもできる。
また、酸化アルミニウム膜は、水素や水などに対するブロッキング性を有するため、絶縁
膜３５０として用いることで、半導体装置の外部から混入する水素や水などが、酸化物半
導体膜３４４に混入することを防止することができるため、好ましい。また、酸化アルミ
ニウム膜は、酸素に対するブロッキング性も有するため、酸化物半導体膜３４４に含まれ
る酸素が外方拡散されてしまうことを抑制することもできる。絶縁膜３５０として、酸化
アルミニウム膜を用いることにより、水素や水などが酸化物半導体膜３４４に混入するこ
とを防止するとともに、酸化物半導体膜３４４に含まれる酸素が外方拡散されてしまうこ
とを抑制することができるため、トランジスタの電気的特性が変動してしまうことを抑制
することができる。
次に、ゲート絶縁膜３４６、絶縁膜３５０及び絶縁膜３５２に、ソース電極又はドレイン
電極３４２ｂ、又は電極３４２ｃにまで達する開口を形成する。当該開口の形成は、マス
クなどを用いた選択的なエッチングにより行われる。その後、ソース電極又はドレイン電
極３４２ｂ及び電極３４２ｃに接する導電材料を有する層を形成する。次に、導電材料を
有する層にエッチング又はＣＭＰ処理することにより、電極３５４ａ、電極３５４ｂを形
成する（図８（Ａ）参照）。
次に、絶縁膜３５２を覆い、電極３５４ａ及び電極３５４ｂと接するように、配線３５６
を形成する（図８（Ｂ）参照）。配線３５６は、ＰＶＤ法や、ＣＶＤ法を用いて導電材料
を有する層を形成した後、当該導電材料を有する層をパターニングすることによって形成
される。また、導電材料を有する層の材料としては、アルミニウム、クロム、銅、タンタ
ル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分とする
合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、ネ
オジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい
。
また、電極３５４ａ、電極３５４ｂを用いずに、配線３５６を形成してもよい。例えば、
絶縁膜３５０の開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、その後に、開口
に埋め込むようにアルミニウム膜を形成する方法を適用することができる。ここで、ＰＶ
Ｄ法により形成されるチタン膜は、被形成面の酸化膜（自然酸化膜など）を還元し、下部
電極など（ここでは、ソース電極又はドレイン電極３４２ｂ、電極３４２ｃ）との接触抵
抗を低減させる機能を有する。また、アルミニウム膜のヒロックを防止することができる
。また、チタンや窒化チタンなどによるバリア膜を形成した後に、メッキ法により銅膜を
形成してもよい。
配線３５６を形成することにより、下層に形成されたトランジスタと、トランジスタ１０
４のソース電極又はドレイン電極３４２ｂとを、接続することができる（図８（Ｂ）参照
）。
これにより、高純度化された酸化物半導体膜３４４を用いたトランジスタ１０４および容
量素子１０６を有する記憶素子が完成する（図８（Ｂ）参照）。
以上の工程により、酸化物半導体以外の半導体材料を用いたトランジスタ上に、酸化物半
導体材料を用いたトランジスタが形成された記憶素子を作製することができる。
上述の作製方法を用いることにより、水素やアルカリ金属の不純物が極めて低減された酸
化物半導体膜３４４を得ることができる。このように酸化物半導体膜３４４に含まれる水
素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／
ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、酸化物半導体膜３４４中に含まれる、Ｌｉ、Ｎａなどのアルカリ金属、及びＣａな
どのアルカリ土類金属などの不純物は、低減されていることが好ましい。具体的には、Ｓ
ＩＭＳにより検出されるＬｉが５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ
−３以下、Ｎａが５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、Ｋ
は５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下であることが好まし
い。
このような酸化物半導体膜３４４を用いてトランジスタ１０４を作製することにより、オ
フ電流が極めて小さいトランジスタを作製することができる。具体的には、オフ電流密度
を１００ｚＡ／μｍ以下、好ましくは１０ｚＡ／μｍ以下とすることができる。このオフ
電流密度は、結晶性を有するシリコン膜にチャネルが形成されるトランジスタのオフ電流
密度と比較して極めて低い値である。このように、トランジスタ１０４は、オフ電流が極
めて小さくすることができるため、記憶素子として用いることにより、長期にわたり記憶
内容を保持することができる。
本発明の一態様に係る記憶素子は、チャネルが酸化物半導体以外の半導体膜に形成される
トランジスタで構成されるラッチ回路１０１、選択回路１０２、選択回路１０３上に、チ
ャネルが酸化物半導体膜に形成されるトランジスタ１０４及びトランジスタ１０５、容量
素子１０６、容量素子１０７を形成することができる。このように、チャネルが酸化物半
導体膜に形成されるトランジスタ１０４及びトランジスタ１０５は、チャネルが酸化物半
導体以外の半導体膜に形成されるトランジスタの上に積層することが可能であるため、３
次元的に記憶素子を構成することができる。したがって、記憶素子の２次元平面の面積を
大幅に削減することができる。
ところで、不揮発性のランダムアクセスメモリとして磁気トンネル接合素子（ＭＴＪ（Ｍ
ａｇｎｅｔｉｃ Ｔｕｎｎｅｌｉｎｇ Ｊｕｎｃｔｉｏｎ）素子）が知られている。
ＭＴＪ素子は、絶縁膜を介して上下に配置している膜中のスピンの向きが平行であれば低
抵抗状態、反平行であれば高抵抗状態となることで情報を記憶する素子である。一方、本
発明の一態様に係る記憶素子が有する第１及び第２の不揮発性記憶回路は、チャネルが酸
化物半導体膜に形成されるトランジスタを利用したものであるので、原理が全く異なって
いる。表１はＭＴＪ素子（表中、「スピントロニクス（ＭＴＪ素子）」で示す。）と、上
記実施の形態で示す酸化物半導体を用いた第１及び第２の不揮発性記憶回路（表中、「Ｏ
Ｓ／Ｓｉ」で示す。）との対比を示す。
ＭＴＪ素子は磁性材料を使用するためキュリー温度以上にすると磁性が失われてしまうと
いう欠点がある。また、ＭＴＪ素子は電流駆動であるため、シリコンのバイポーラデバイ
スと相性が良いが、バイポーラデバイスは集積化に不向きである。そして、ＭＴＪ素子は
書き込み電流が微少とはいえメモリの大容量化によって消費電力が増大してしまうといっ
た問題がある。
原理的にＭＴＪ素子は磁界耐性に弱く強磁界にさらされるとスピンの向きが狂いやすい。
また、ＭＴＪ素子に用いる磁性体のナノスケール化によって生じる磁化揺らぎを制御する
必要がある。
さらに、ＭＴＪ素子は希土類元素を使用するため、金属汚染を嫌うシリコン半導体のプロ
セスに組み入れるには相当の注意を要する。ＭＴＪ素子はビット当たりの材料コストから
見ても高価であると考えられる。
一方、上記本実施の形態で示す第１及び第２の不揮発性記憶回路が有する、酸化物半導体
を用いたトランジスタは、チャネルを形成する半導体材料が金属酸化物であること以外は
、素子構造や動作原理がシリコンＭＯＳＦＥＴと同様である。また、酸化物半導体を用い
たトランジスタは磁界の影響を受けず、ソフトエラーも生じ得ないといった特質を有する
。このことからシリコン集積回路と非常に整合性が良いといえる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
本実施の形態では、ＣＰＵなどの信号処理回路などに好適な酸化物材料について、図１２
乃至図１５を参照して説明する。
ＣＰＵなどに用いられるトランジスタには、高い周波数帯でも動作することが求められる
場合がある。当該トランジスタとしては、電界効果移動度が高いトランジスタを適用する
ことが好ましい。例えば、当該トランジスタの電界効果移動度は、１〜３０ｃｍ２／Ｖ・
ｓ以上を有することが好ましい。このような高い電界効果移動度を有するトランジスタと
して、チャネルが形成される酸化物膜にＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒ
ｙｓｔａｌともいう。）を有することで実現することが可能である。
ＣＡＡＣに含まれる結晶構造の一例について図１２乃至図１４を用いて詳細に説明する。
なお、特に断りがない限り、図１２乃至図１４は上方向をｃ軸方向とし、ｃ軸方向と直交
する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の
上半分、下半分をいう。また、図１２において丸で囲まれたＯは４配位のＯを示し、二重
丸で囲まれたＯは３配位のＯを示す。
図１２（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４
配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原
子のみ示した構造を小グループと呼ぶ。図１２（Ａ）の構造は、八面体構造をとるが、簡
単のため平面構造で示している。なお、図１２（Ａ）の上半分および下半分にはそれぞれ
３個ずつ４配位のＯがある。図１２（Ａ）に示す小グループは電荷が０である。
図１２（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３
配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、
いずれもａｂ面に存在する。図１２（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４
配位のＯがある。また、Ｉｎも５配位をとるため、図１２（Ｂ）に示す構造をとりうる。
図１２（Ｂ）に示す小グループは電荷が０である。
図１２（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構
造を示す。図１２（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位
のＯがある。または、図１２（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の
４配位のＯがあってもよい。図１２（Ｃ）に示す小グループは電荷が０である。
図１２（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構
造を示す。図１２（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位
のＯがある。図１２（Ｄ）に示す小グループは電荷が＋１となる。
図１２（Ｅ）に、２個のＺｎを含む小グループを示す。図１２（Ｅ）の上半分には１個の
４配位のＯがあり、下半分には１個の４配位のＯがある。図１２（Ｅ）に示す小グループ
は電荷が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を
大グループ（ユニットセルともいう。）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。図１２（Ａ）に示す
６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の
３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図１２（Ｂ）に示す５配位のＧ
ａの上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１
個の近接Ｇａを有する。図１２（Ｃ）に示す４配位のＺｎの上半分の１個のＯは、下方向
に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有す
る。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原
子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近
接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向
にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの
数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有す
る二種の小グループ同士は結合することができる。例えば、６配位の金属原子（Ｉｎまた
はＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５
配位の金属原子（ＧａまたはＩｎ）、４配位の金属原子（Ｚｎ）のいずれかと結合するこ
とになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。
また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して
中グループを構成する。
図１３（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示
す。図１３（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１３（
Ｃ）は、図１３（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図１３（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し
、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠
の３として示している。同様に、図１３（Ａ）において、Ｉｎの上半分および下半分には
それぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１３
（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあ
るＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎ
とを示している。
図１３（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上
半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺ
ｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分
および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２
個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４
配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グ
ループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６
６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４
配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従っ
て、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成する
ためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１
２（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む
小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消され
るため、層構造の合計の電荷を０とすることができる。
具体的には、図１３（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ
−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）
とする組成式で表すことができる。
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三
元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−
Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａ
ｌ−Ｚｎ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃ
ｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ
−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−
Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚ
ｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ
系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ
−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉ
ｎ−Ｇａ系酸化物、などを用いた場合も同様である。
例えば、図１４（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデ
ル図を示す。
図１４（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分
にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個
ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介
して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。
この中グループが複数結合して大グループを構成する。
図１４（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１４（Ｃ）は
、図１４（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それ
ぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは
、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合
計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図１４（Ａ）に示した
中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大
グループも取りうる。
ＣＰＵなどに用いられるトランジスタには、高い周波数帯で動作可能であることが求めら
れる。その場合のトランジスタの電界効果移動度は、３０ｃｍ２／Ｖｓ以上有することが
好ましい。このような電界移動度を有するトランジスタとして、酸化物半導体膜をＣＡＡ
Ｃとすることにより実現することが可能である。
このようなＣＡＡＣを、チャネルが形成される酸化物膜に用いることにより、３０ｃｍ２
／Ｖ・ｓ以上の電界効果移動度を有するトランジスタを作製することができる。該トラン
ジスタは、高い周波数でも動作することが可能であるため、ＣＰＵなどの高周波数帯で用
いられるトランジスタとして、好適である。
（実施の形態４）
本実施の形態では、図１で示した記憶素子１００や、図４で示した記憶装置２００を用い
た信号処理回路の構成について説明する。
図９に、本発明の一態様に係る信号処理回路の一例を示す。信号処理回路は、一または複
数の演算回路と、一または複数の記憶装置とを少なくとも有する。具体的に、図９に示す
信号処理回路４００は、演算回路４０１、演算回路４０２、記憶装置４０３、記憶装置４
０４、記憶装置４０５、制御装置４０６、電源制御回路４０７、記憶装置４０８を有する
。
演算回路４０１、演算回路４０２は、単純な論理演算を行う論理回路をはじめ、加算器、
乗算器、さらには各種演算回路などを含む。そして、記憶装置４０３は、演算回路４０１
における演算処理の際に、データを一時的に保持するレジスタとして機能する。記憶装置
４０４は、演算回路４０２における演算処理の際に、データを一時的に保持するレジスタ
として機能する。
また、記憶装置４０５はメインメモリとして用いることができ、制御装置４０６が実行す
るプログラムをデータとして記憶する、或いは演算回路４０１、演算回路４０２からのデ
ータを記憶することができる。
制御装置４０６は、信号処理回路４００が有する演算回路４０１、演算回路４０２、記憶
装置４０３、記憶装置４０４、記憶装置４０５の動作を統括的に制御する回路である。な
お、図９では、制御装置４０６が信号処理回路４００の一部である構成を示しているが、
制御装置４０６は信号処理回路４００の外部に設けられていても良い。
また、記憶装置への電源電圧の供給が停止されるのに合わせて、当該記憶装置とデータの
やり取りを行う演算回路または制御回路への、電源電圧の供給を停止するようにしても良
い。例えば、演算回路４０１と記憶装置４０３において、動作が行われない場合、演算回
路４０１及び記憶装置４０３への電源電圧の供給を停止するようにしても良い。
また、電源制御回路４０７は、信号処理回路４００が有する演算回路４０１、演算回路４
０２、記憶装置４０３、記憶装置４０４、記憶装置４０５、制御装置４０６、記憶装置４
０８へ供給する電源電圧の大きさを制御する。そして、電源電圧の供給を停止する場合、
電源電圧の供給を停止するためのスイッチング素子は、電源制御回路４０７に設けられて
いても良いし、演算回路４０１、演算回路４０２、記憶装置４０３、記憶装置４０４、記
憶装置４０５、制御装置４０６、記憶装置４０８のそれぞれに設けられていても良い。後
者の場合、電源制御回路４０７は、必ずしも本発明の信号処理回路に設ける必要はない。
また、メインメモリである記憶装置４０５と、制御装置４０６との間に、キャッシュメモ
リとして機能する記憶装置４０８を設けることが好ましい。キャッシュメモリを設けるこ
とで、低速なメインメモリへのアクセスを減らして演算処理などの信号処理を高速化させ
ることができる。キャッシュメモリとして機能する記憶装置４０８に、本発明の一態様に
係る記憶装置２００を用いることで、信号処理回路４００の消費電力を抑えることができ
る。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰すること
ができる。また、本発明の一態様に係る記憶素子は、小面積化が図られている。該記憶素
子を記憶装置として用いることにより、記憶装置を高集積化することができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本発明の一態様に係る記憶装置を用いることで、消費電力の低い電子機器を提供すること
が可能である。特に電力の供給を常時受けることが困難な携帯用の電子機器の場合、本発
明の一態様に係る消費電力の低い記憶装置をその構成要素に追加することにより、連続使
用時間が長くなるといったメリットが得られる。また、オフ電流が低いトランジスタを用
いることで、オフ電流の高さをカバーするための冗長な回路設計が不要となるため、記憶
装置の集積度を高めることができ、記憶装置を高機能化させることができる。
本発明の一態様に係る記憶装置は、表示装置、パーソナルコンピュータ、記録媒体を備え
た画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等
の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることが
できる。その他に、本発明の一態様に係る記憶装置を用いることができる電子機器として
、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタル
スチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写
機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）
、自動販売機などが挙げられる。
本発明の一態様に係る記憶装置を、携帯電話、スマートフォン、電子書籍などの携帯用の
電子機器に応用した場合について説明する。
図１０は、携帯用の電子機器のブロック図である。図１０に示す携帯用の電子機器はＲＦ
回路４２１、アナログベースバンド回路４２２、デジタルベースバンド回路４２３、バッ
テリー４２４、電源回路４２５、アプリケーションプロセッサ４２６、フラッシュメモリ
４３０、ディスプレイコントローラ４３１、メモリ回路４３２、ディスプレイ４３３、タ
ッチセンサ４３９、音声回路４３７、キーボード４３８などより構成されている。ディス
プレイ４３３は表示部４３４、ソースドライバ４３５、ゲートドライバ４３６によって構
成されている。アプリケーションプロセッサ４２６はＣＰＵ４２７、ＤＳＰ４２８、イン
ターフェース４２９、キャッシュメモリ４４０を有している。キャッシュメモリ４４０に
は本発明の一態様に係る記憶装置を採用することによって、アプリケーションプロセッサ
４２６の消費電力を低減することができる。また、電源電圧の供給を再開した後、短時間
で電源供給停止前の状態に復帰することができる。また、本発明の一態様に係る記憶素子
は、小面積化が図られている。該記憶素子を記憶装置として用いることにより、記憶装置
を高集積化することができる。なお、メモリ回路４３２はＤＲＡＭで構成されている。
図１１は電子書籍のブロック図である。電子書籍はバッテリー４５１、電源回路４５２、
マイクロプロセッサ４５３、フラッシュメモリ４５４、音声回路４５５、キーボード４５
６、メモリ回路４５７、タッチパネル４５８、ディスプレイ４５９、ディスプレイコント
ローラ４６０によって構成される。マイクロプロセッサ４５３には、キャッシュメモリ４
６１が含まれている。キャッシュメモリ４６１には本発明の一態様に係る記憶装置を採用
することによって、マイクロプロセッサ４５３の消費電力を低減することができる。また
、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる
。また、本発明の一態様に係る記憶素子は、小面積化が図られている。該記憶素子を記憶
装置として用いることにより、記憶装置を高集積化することができる。
例えば、ユーザーが、書籍データ中の特定の箇所において、表示の色を変える、アンダー
ラインを引く、文字を太くする、文字の書体を変えるなどにより、当該箇所とそれ以外の
箇所との違いを明確にするハイライト機能を利用する場合、書籍データのうちユーザーが
指定した箇所のデータを記憶する必要がある。メモリ回路４５７は、上記データを一時的
に記憶する機能を持つ。なお、上記データを長期に渡って保存する場合には、フラッシュ
メモリ４５４に上記データをコピーしておいても良い。
本実施形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態６）
酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は
、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因として
は半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Ｌｅｖｉｎｓｏｎモデル
を用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出
せる。
半導体本来の移動度をμ０、測定される電界効果移動度をμとし、半導体中に何らかのポ
テンシャル障壁（粒界等）が存在すると仮定すると、以下の式で表現できる。
ここで、Ｅはポテンシャル障壁の高さであり、ｋがボルツマン定数、Ｔは絶対温度である
。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは
、以下の式で表される。
ここで、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の
誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単位面積当たり
の容量、Ｖｇはゲート電圧、ｔはチャネルの厚さである。なお、厚さ３０ｎｍ以下の半導
体膜であれば、チャネルの厚さは半導体膜の厚さと同一として差し支えない。
線形領域におけるドレイン電流Ｉｄは、以下の式となる。
ここで、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１０μｍである。
また、Ｖｄはドレイン電圧である。
上式の両辺をＶｇで割り、更に両辺の対数を取ると、以下のようになる。
上記の式の右辺はＶｇの関数である。この式からわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ
）、横軸を１／Ｖｇとして実測値をプロットして得られるグラフの直線の傾きから欠陥密
度Ｎが求められる。すなわち、トランジスタのＩｄ―Ｖｇ特性から、欠陥密度を評価でき
る。酸化物半導体としては、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）の比率が
、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは欠陥密度Ｎは１×１０１２／ｃｍ２程度であ
る。
このようにして求めた欠陥密度等をもとに数３および数４よりμ０＝１２０ｃｍ２／Ｖｓ
が導出される。欠陥のあるＩｎ−Ｓｎ−Ｚｎ酸化物で測定される移動度は３５ｃｍ２／Ｖ
ｓ程度である。しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無い酸化物半
導体の移動度μ０は１２０ｃｍ２／Ｖｓとなると予想できる。
ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁膜との界面での散乱によっ
てトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁膜界面からｘだけ離れ
た場所における移動度μ１は、以下の式で表される。
ここで、Ｄはゲート方向の電界、Ｂ、Ｇは定数である。ＢおよびＧは、実際の測定結果よ
り求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７ｃｍ／ｓ、Ｇ＝１０
ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧が高くなる）
と数７の第２項が増加するため、移動度μ１は低下することがわかる。
半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度
μ２を計算した結果を図１５に示す。なお、計算にはシノプシス社製デバイスシミュレー
ションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用し、酸化物半導体のバンドギャ
ップ、電子親和力、比誘電率、厚さをそれぞれ、２．８電子ボルト、４．７電子ボルト、
１５、１５ｎｍとした。これらの値は、スパッタリング法により形成された薄膜を測定し
て得られたものである。
さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５電子ボルト、４．６電
子ボルト、４．６電子ボルトとした。また、ゲート絶縁膜の厚さは１００ｎｍ、比誘電率
は４．１とした。チャネル長およびチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは０
．１Ｖである。
図１５で示されるように、ゲート電圧１Ｖ強で移動度１００ｃｍ２／Ｖｓ以上のピークを
つけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。
なお、界面散乱を低減するためには、半導体膜表面を原子レベルで平坦にすること（Ａｔ
ｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が望ましい。
このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特
性を計算した結果を図１６乃至図１８に示す。なお、計算に用いたトランジスタの断面構
造を図１９に示す。図１９に示すトランジスタは酸化物半導体膜にｎ＋の導電型を呈する
半導体領域２１０３ａおよび半導体領域２１０３ｃを有する。半導体領域２１０３ａおよ
び半導体領域２１０３ｃの抵抗率は２×１０−３Ωｃｍとする。
図１９（Ａ）に示すトランジスタは、下地絶縁膜２１０１と、下地絶縁膜２１０１に埋め
込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物２１０２の上に形成
される。トランジスタは半導体領域２１０３ａ、半導体領域２１０３ｃと、それらに挟ま
れ、チャネル形成領域となる真性の半導体領域２１０３ｂと、ゲート２１０５を有する。
ゲート２１０５の幅を３３ｎｍとする。
ゲート２１０５と半導体領域２１０３ｂの間には、ゲート絶縁膜２１０４を有し、また、
ゲート２１０５の両側面には側壁絶縁物２１０６ａおよび側壁絶縁物２１０６ｂ、ゲート
２１０５の上部には、ゲート２１０５と他の配線との短絡を防止するための絶縁物２１０
７を有する。側壁絶縁物の幅は５ｎｍとする。また、半導体領域２１０３ａおよび半導体
領域２１０３ｃに接して、ソース２１０８ａおよびドレイン２１０８ｂを有する。なお、
このトランジスタにおけるチャネル幅を４０ｎｍとする。
図１９（Ｂ）に示すトランジスタは、下地絶縁膜２１０１と、酸化アルミニウムよりなる
埋め込み絶縁物２１０２の上に形成され、半導体領域２１０３ａ、半導体領域２１０３ｃ
と、それらに挟まれた真性の半導体領域２１０３ｂと、幅３３ｎｍのゲート２１０５とゲ
ート絶縁膜２１０４と側壁絶縁物２１０６ａおよび側壁絶縁物２１０６ｂと絶縁物２１０
７とソース２１０８ａおよびドレイン２１０８ｂを有する点で図１９（Ａ）に示すトラン
ジスタと同じである。
図１９（Ａ）に示すトランジスタと図１９（Ｂ）に示すトランジスタの相違点は、側壁絶
縁物２１０６ａおよび側壁絶縁物２１０６ｂの下の半導体領域の導電型である。図１９（
Ａ）に示すトランジスタでは、側壁絶縁物２１０６ａおよび側壁絶縁物２１０６ｂの下の
半導体領域はｎ＋の導電型を呈する半導体領域２１０３ａおよび半導体領域２１０３ｃで
あるが、図１９（Ｂ）に示すトランジスタでは、真性の半導体領域２１０３ｂである。す
なわち、図１９（Ｂ）に示す半導体層において、半導体領域２１０３ａ（半導体領域２１
０３ｃ）とゲート２１０５がＬｏｆｆだけ重ならない領域ができている。この領域をオフ
セット領域といい、その幅Ｌｏｆｆをオフセット長という。図から明らかなように、オフ
セット長は、側壁絶縁物２１０６ａ（側壁絶縁物２１０６ｂ）の幅と同じである。
その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバイ
スシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図１６は、
図１９（Ａ）に示される構造のトランジスタのドレイン電流（Ｉｄ、実線）および移動度
（μ、点線）のゲート電圧（Ｖｇ、ゲートとソースの電位差）依存性を示す。ドレイン電
流Ｉｄは、ドレイン電圧（ドレインとソースの電位差）を＋１Ｖとし、移動度μはドレイ
ン電圧を＋０．１Ｖとして計算したものである。
図１６（Ａ）はゲート絶縁膜の厚さを１５ｎｍとしたものであり、図１６（Ｂ）は１０ｎ
ｍとしたものであり、図１６（Ｃ）は５ｎｍとしたものである。ゲート絶縁膜が薄くなる
ほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、移動度
μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。ゲ
ート電圧１Ｖ前後で、ドレイン電流はメモリ素子等で必要とされる１０μＡを超えること
が示された。
図１７は、図１９（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを５ｎ
ｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧Ｖｇ依存
性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を
＋０．１Ｖとして計算したものである。図１７（Ａ）はゲート絶縁膜の厚さを１５ｎｍと
したものであり、図１７（Ｂ）は１０ｎｍとしたものであり、図１７（Ｃ）は５ｎｍとし
たものである。
また、図１８は、図１９（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆ
を１５ｎｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧
依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電
圧を＋０．１Ｖとして計算したものである。図１８（Ａ）はゲート絶縁膜の厚さを１５ｎ
ｍとしたものであり、図１８（Ｂ）は１０ｎｍとしたものであり、図１８（Ｃ）は５ｎｍ
としたものである。
いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピー
ク値やオン電流には目立った変化が無い。
なお、移動度μのピークは、図１６では８０ｃｍ２／Ｖｓ程度であるが、図１７では６０
ｃｍ２／Ｖｓ程度、図１８では４０ｃｍ２／Ｖｓ程度と、オフセット長Ｌｏｆｆが増加す
るほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流にはオフセット長
Ｌｏｆｆの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかであ
る。また、いずれもゲート電圧１Ｖ前後で、ドレイン電流はメモリ素子等で必要とされる
１０μＡを超えることが示された。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜をチャネル形成領域とするトランジスタ
は、該酸化物半導体膜を形成する際に基板を加熱して成膜すること、或いは酸化物半導体
膜を形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは
組成比で５ａｔｏｍｉｃ％以上含まれる元素をいう。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱すること
で、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタ
のしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。
例えば、図２０（Ａ）〜（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎを主成分とし、チャネル長Ｌが３μ
ｍ、チャネル幅Ｗが１０μｍである酸化物半導体膜と、厚さ１００ｎｍのゲート絶縁膜を
用いたトランジスタの特性である。なお、Ｖｄは１０Ｖとした。
図２０（Ａ）は基板を意図的に加熱せずにスパッタリング法でＩｎ、Ｓｎ、Ｚｎを主成分
とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移動
度は１８．８ｃｍ２／Ｖｓｅｃが得られている。一方、基板を意図的に加熱してＩｎ、Ｓ
ｎ、Ｚｎを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させることが
可能となる。図２０（Ｂ）は基板を２００℃に加熱してＩｎ、Ｓｎ、Ｚｎを主成分とする
酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度は３２．２
ｃｍ２／Ｖｓｅｃが得られている。
電界効果移動度は、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成した後に熱処
理をすることによって、さらに高めることができる。図２０（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎ
を主成分とする酸化物半導体膜を２００℃でスパッタリング成膜した後、６５０℃で熱処
理をしたときのトランジスタ特性を示す。このとき電界効果移動度は３４．５ｃｍ２／Ｖ
ｓｅｃが得られている。
基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り込
まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、酸
化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のよう
に電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水
化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるため
とも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を
図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には１０
０ｃｍ２／Ｖｓｅｃを超える電界効果移動度を実現することも可能になると推定される。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該酸
化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はそ
の後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再結
晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。
基板を意図的に加熱して成膜すること及び／又は成膜後に熱処理することの効果は、電界
効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与して
いる。基板を意図的に加熱しないで形成されたＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半
導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてし
まう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場
合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトラン
ジスタがノーマリ・オフとなる方向に動き、このような傾向は図２０（Ａ）と図２０（Ｂ
）の対比からも確認することができる。
なお、しきい値電圧はＩｎ、Ｓｎ及びＺｎの比率を変えることによっても制御することが
可能であり、組成比としてＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることでトランジスタのノ
ーマリ・オフ化を期待することができる。また、ターゲットの組成比をＩｎ：Ｓｎ：Ｚｎ
＝２：１：３とすることで結晶性の高い酸化物半導体膜を得ることができる。
意図的な基板加熱温度若しくは熱処理温度は、１５０℃以上、好ましくは２００℃以上、
より好ましくは４００℃以上であり、より高温で成膜し或いは熱処理することでトランジ
スタのノーマリ・オフ化を図ることが可能となる。
また、意図的に基板を加熱した成膜及び／又は成膜後に熱処理をすることで、ゲートバイ
アス・ストレスに対する安定性を高めることができる。例えば、２ＭＶ／ｃｍ、１５０℃
、１時間印加の条件において、ドリフトがそれぞれ±１．５Ｖ未満、好ましくは１．０Ｖ
未満を得ることができる。
実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６５０℃の加熱処理
を行った試料２のトランジスタに対してＢＴ試験を行った。
まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を
行った。なお、Ｖｄはドレイン電圧（ドレインとソースの電位差）を示す。次に、基板温
度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁膜に印加される電界強度が
２ＭＶ／ｃｍとなるようにＶｇに２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇ
を０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉ
ｄ測定を行った。これをプラスＢＴ試験と呼ぶ。
同様に、まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性
の測定を行った。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート
絶縁膜に印加される電界強度が−２ＭＶ／ｃｍとなるようにＶｇに−２０Ｖを印加し、そ
のまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１
０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをマイナスＢＴ試験と呼ぶ。
試料１のプラスＢＴ試験の結果を図２１（Ａ）に、マイナスＢＴ試験の結果を図２１（Ｂ
）に示す。また、試料２のプラスＢＴ試験の結果を図２２（Ａ）に、マイナスＢＴ試験の
結果を図２２（Ｂ）に示す。
試料１のプラスＢＴ試験およびマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ
１．８０Ｖおよび−０．４２Ｖであった。また、試料２のプラスＢＴ試験およびマイナス
ＢＴ試験によるしきい値電圧の変動は、それぞれ０．７９Ｖおよび０．７６Ｖであった。
試料１および試料２のいずれも、ＢＴ試験前後におけるしきい値電圧の変動が小さく、信
頼性が高いことがわかる。
熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、または減圧
下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・脱
水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めること
ができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜
に注入する方法を適用しても良い。
酸化物半導体中及び積層される膜との界面には、酸素欠損による欠陥が生成されやすいが
、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に生成
される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格子間
に存在する酸素であり、その酸素濃度は１×１０１６／ｃｍ３以上２×１０２０／ｃｍ３
以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができる。
また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることで
、より安定な酸化物半導体膜を得ることができる。例えば、組成比Ｉｎ：Ｓｎ：Ｚｎ＝１
：１：１のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化
物半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でハローパタ
ンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させる
ことができる。熱処理温度は任意であるが、例えば６５０℃の熱処理を行うことで、Ｘ線
回折により明確な回折ピークを観測することができる。
実際に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜のＸＲＤ分析を行った。ＸＲＤ分析には、Ｂｒｕｋｅｒ
ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎｅ法で
測定した。
ＸＲＤ分析を行った試料として、試料Ａおよび試料Ｂを用意した。以下に試料Ａおよび試
料Ｂの作製方法を説明する。
脱水素化処理済みの石英基板上にＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を１００ｎｍの厚さで成膜した
。
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜は、スパッタリング装置を用い、酸素雰囲気で電力を１００Ｗ（
ＤＣ）として成膜した。ターゲットは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１［原子数比］のＩ
ｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いた。なお、成膜時の基板加熱温度は２００℃とした
。このようにして作製した試料を試料Ａとした。
次に、試料Ａと同様の方法で作製した試料に対し加熱処理を６５０℃の温度で行った。加
熱処理は、はじめに窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気で
さらに１時間の加熱処理を行っている。このようにして作製した試料を試料Ｂとした。
図２３に試料Ａおよび試料ＢのＸＲＤスペクトルを示す。試料Ａでは、結晶由来のピーク
が観測されなかったが、試料Ｂでは、２θが３５ｄｅｇ近傍および３７ｄｅｇ〜３８ｄｅ
ｇに結晶由来のピークが観測された。
このように、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は成膜時に意図的に加熱する
こと及び／又は成膜後に熱処理することによりトランジスタの特性を向上させることがで
きる。
この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中
に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物半
導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それによ
ってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化される
ことによりオフ電流を１ａＡ／μｍ以下にすることができる。ここで、上記オフ電流値の
単位は、チャネル幅１μｍあたりの電流値を示す。
図２４に、トランジスタのオフ電流と測定時の基板温度（絶対温度）の逆数との関係を示
す。ここでは、簡単のため測定時の基板温度の逆数に１０００を掛けた数値（１０００／
Ｔ）を横軸としている。
具体的には、図２４に示すように、基板温度が１２５℃の場合には１ａＡ／μｍ（１×１
０−１８Ａ／μｍ）以下、８５℃の場合には１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ
）以下、室温（２７℃）の場合には１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下にする
ことができる。好ましくは、１２５℃において０．１ａＡ／μｍ（１×１０−１９Ａ／μ
ｍ）以下に、８５℃において１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下に、室温に
おいて０．１ｚＡ／μｍ（１×１０−２２Ａ／μｍ）以下にすることができる。これらの
オフ電流値は、Ｓｉを半導体膜として用いたトランジスタに比べて、極めて低いものであ
ることは明らかである。
もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外部
からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図る
ことが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−７０℃以
下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不
純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は熱処理によって膜中の水分を除去するこ
とができるが、Ｉｎ、Ｇａ、Ｚｎを主成分とする酸化物半導体と比べて水分の放出温度が
高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。
また、酸化物半導体膜成膜後に６５０℃の加熱処理を行った試料Ｂのトランジスタにおい
て、基板温度と電気的特性の関係について評価した。
測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖ
が０μｍ、ｄＷが０μｍである。なお、Ｖｄは１０Ｖとした。なお、基板温度は−４０℃
、−２５℃、２５℃、７５℃、１２５℃および１５０℃で行った。ここで、トランジスタ
において、ゲート電極と一対の電極との重畳する幅をＬｏｖと呼び、酸化物半導体膜に対
する一対の電極のはみ出しをｄＷと呼ぶ。
図２５に、Ｉｄ（実線）および電界効果移動度（点線）のＶｇ依存性を示す。また、図２
６（Ａ）に基板温度としきい値電圧の関係を、図２６（Ｂ）に基板温度と電界効果移動度
の関係を示す。
図２６（Ａ）より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、そ
の範囲は−４０℃〜１５０℃で１．０９Ｖ〜−０．２３Ｖであった。
また、図２６（Ｂ）より、基板温度が高いほど電界効果移動度が低くなることがわかる。
なお、その範囲は−４０℃〜１５０℃で３６ｃｍ２／Ｖｓ〜３２ｃｍ２／Ｖｓであった。
従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。
上記のようなＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とするト
ランジスタによれば、オフ電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度を３０ｃ
ｍ２／Ｖｓｅｃ以上、好ましくは４０ｃｍ２／Ｖｓｅｃ以上、より好ましくは６０ｃｍ２
／Ｖｓｅｃ以上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。例えば、
Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのＦＥＴで、ゲート電圧２．７Ｖ、ドレイン電圧１．０Ｖの
とき１２μＡ以上のオン電流を流すことができる。またトランジスタの動作に求められる
温度範囲においても、十分な電気的特性を確保することができる。このような特性であれ
ば、Ｓｉ半導体で作られる集積回路の中に酸化物半導体で形成されるトランジスタを混載
しても、動作速度を犠牲にすることなく新たな機能を有する集積回路を実現することがで
きる。
本実施例では、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトランジスタの一例に
ついて、図２７などを用いて説明する。
図２７は、コプラナー型であるトップゲート・トップコンタクト構造のトランジスタの上
面図および断面図である。図２７（Ａ）にトランジスタの上面図を示す。また、図２７（
Ｂ）に図２７（Ａ）の一点鎖線Ａ１−Ａ２に対応する断面Ａ１−Ａ２を示す。
図２７（Ｂ）に示すトランジスタは、基板３１００と、基板３１００上に設けられた下地
絶縁膜３１０２と、下地絶縁膜３１０２の周辺に設けられた保護絶縁膜３１０４と、下地
絶縁膜３１０２および保護絶縁膜３１０４上に設けられた高抵抗領域３１０６ａおよび低
抵抗領域３１０６ｂを有する酸化物半導体膜３１０６と、酸化物半導体膜３１０６上に設
けられたゲート絶縁膜３１０８と、ゲート絶縁膜３１０８を介して酸化物半導体膜３１０
６と重畳して設けられたゲート電極３１１０と、ゲート電極３１１０の側面と接して設け
られた側壁絶縁膜３１１２と、少なくとも低抵抗領域３１０６ｂと接して設けられた一対
の電極３１１４と、少なくとも酸化物半導体膜３１０６、ゲート電極３１１０および一対
の電極３１１４を覆って設けられた層間絶縁膜３１１６と、層間絶縁膜３１１６に設けら
れた開口部を介して少なくとも一対の電極３１１４の一方と接続して設けられた配線３１
１８と、を有する。
なお、図示しないが、層間絶縁膜３１１６および配線３１１８を覆って設けられた保護膜
を有していても構わない。該保護膜を設けることで、層間絶縁膜３１１６の表面伝導に起
因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減する
ことができる。
本実施例では、上記とは異なるＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトラン
ジスタの他の一例について示す。
図２８は、本実施例で作製したトランジスタの構造を示す上面図および断面図である。図
２８（Ａ）はトランジスタの上面図である。また、図２８（Ｂ）は図２８（Ａ）の一点鎖
線Ｂ１−Ｂ２に対応する断面図である。
図２８（Ｂ）に示すトランジスタは、基板３６００と、基板３６００上に設けられた下地
絶縁膜３６０２と、下地絶縁膜３６０２上に設けられた酸化物半導体膜３６０６と、酸化
物半導体膜３６０６と接する一対の電極３６１４と、酸化物半導体膜３６０６および一対
の電極３６１４上に設けられたゲート絶縁膜３６０８と、ゲート絶縁膜３６０８を介して
酸化物半導体膜３６０６と重畳して設けられたゲート電極３６１０と、ゲート絶縁膜３６
０８およびゲート電極３６１０を覆って設けられた層間絶縁膜３６１６と、層間絶縁膜３
６１６に設けられた開口部を介して一対の電極３６１４と接続する配線３６１８と、層間
絶縁膜３６１６および配線３６１８を覆って設けられた保護膜３６２０と、を有する。
基板３６００としてはガラス基板を、下地絶縁膜３６０２としては酸化シリコン膜を、酸
化物半導体膜３６０６としてはＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を、一対の電極３６１４としては
タングステン膜を、ゲート絶縁膜３６０８としては酸化シリコン膜を、ゲート電極３６１
０としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜３６１６として
は酸化窒化シリコン膜とポリイミド膜との積層構造を、配線３６１８としてはチタン膜、
アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜３６２０としてはポ
リイミド膜を、それぞれ用いた。
なお、図２８（Ａ）に示す構造のトランジスタにおいて、ゲート電極３６１０と一対の電
極３６１４との重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体膜３６０６に対する一
対の電極３６１４のはみ出しをｄＷと呼ぶ。
１００ 記憶素子
１０１ ラッチ回路
１０２ 選択回路
１０３ 選択回路
１０４ トランジスタ
１０５ トランジスタ
１０６ 容量素子
１０７ 容量素子
１０８ トランジスタ
１０９ トランジスタ
１１０ トランジスタ
１１１ トランジスタ
１１２ トランジスタ
１１３ トランジスタ
１１４ インバータ
１２１ 不揮発性記憶回路
１２２ 不揮発性記憶回路
１５０ 記憶素子
２００ 記憶装置
２１０ メモリセルアレイ
２１１ 駆動回路
２１２ 駆動回路
３００ 基板
３０２ 保護層
３０４ 半導体領域
３０６ 素子分離絶縁膜
３０８ ゲート絶縁膜
３１０ ゲート電極
３１６ チャネル形成領域
３２０ 不純物領域
３２２ 金属層
３２４ 金属化合物領域
３２８ 絶縁膜
３２９ 電極
３３０ａ ソース電極又はドレイン電極
３３０ｂ ソース電極又はドレイン電極
３３６ａ 導電層
３３６ｂ 導電層
３３６ｃ 導電層
３４０ 絶縁膜
３４２ａ ソース電極又はドレイン電極
３４２ｂ ソース電極又はドレイン電極
３４２ｃ 電極
３５４ａ 電極
３５４ｂ 電極
３４４ 酸化物半導体膜
３４６ ゲート絶縁膜
３４８ａ ゲート電極
３４８ｂ 導電層
３５０ 絶縁膜
３５２ 絶縁膜
３５６ 配線
４００ 信号処理回路
４０１ 演算回路
４０２ 演算回路
４０３ 記憶装置
４０４ 記憶装置
４０５ 記憶装置
４０６ 制御装置
４０７ 電源制御回路
４０８ 記憶装置
４２１ ＲＦ回路
４２２ アナログベースバンド回路
４２３ デジタルベースバンド回路
４２４ バッテリー
４２５ 電源回路
４２６ アプリケーションプロセッサ
４２７ ＣＰＵ
４２８ ＤＳＰ
４２９ インターフェース
４３０ フラッシュメモリ
４３１ ディスプレイコントローラ
４３２ メモリ回路
４３３ ディスプレイ
４３４ 表示部
４３５ ソースドライバ
４３６ ゲートドライバ
４３７ 音声回路
４３８ キーボード
４３９ タッチセンサ
４５１ バッテリー
４５２ 電源回路
４５３ マイクロプロセッサ
４５４ フラッシュメモリ
４５５ 音声回路
４５６ キーボード
４５７ メモリ回路
４５８ タッチパネル
４５９ ディスプレイ
４６０ ディスプレイコントローラ
２１０１ 下地絶縁膜
２１０２ 埋め込み絶縁物
２１０３ａ 半導体領域
２１０３ｂ 半導体領域
２１０３ｃ 半導体領域
２１０４ ゲート絶縁膜
２１０５ ゲート
２１０６ａ 側壁絶縁物
２１０６ｂ 側壁絶縁物
２１０７ 絶縁物
２１０８ａ ソース
２１０８ｂ ドレイン
３１００ 基板
３１０２ 下地絶縁膜
３１０４ 保護絶縁膜
３１０６ 酸化物半導体膜
３１０６ａ 高抵抗領域
３１０６ｂ 低抵抗領域
３１０８ ゲート絶縁膜
３１１０ ゲート電極
３１１２ 側壁絶縁膜
３１１４ 電極
３１１６ 層間絶縁膜
３１１８ 配線
３６００ 基板
３６０２ 下地絶縁膜
３６０６ 酸化物半導体膜
３６０８ ゲート絶縁膜
３６１０ ゲート電極
３６１４ 電極
３６１６ 層間絶縁膜
３６１８ 配線
３６２０ 保護膜

Claims (2)

  1. 第１の選択回路と、
    第２の選択回路と、
    ラッチ回路と、
    第１の回路と、
    第２の回路と、を有する半導体装置であって、
    前記第１の回路は、第１のトランジスタと、第１の容量素子と、を有し、
    前記第２の回路は、第２のトランジスタと、第２の容量素子と、を有し、
    前記第１の選択回路は、前記ラッチ回路の第１の端子と、第１の配線との電気的な接続を制御する機能を有し、
    前記第２の選択回路は、前記ラッチ回路の第２の端子と、第２の配線との電気的な接続を制御する機能を有し、
    前記ラッチ回路は、前記半導体装置に電源電圧が供給されている期間において第１のデータ信号及び第２のデータ信号を保持する機能を有し、
    前記第１のトランジスタは、前記ラッチ回路の第１の端子と、前記第１の容量素子との電気的な接続を制御する機能を有し、
    前記第２のトランジスタは、前記ラッチ回路の第２の端子と、前記第２の容量素子との電気的な接続を制御する機能を有し、
    前記第１のトランジスタ及び前記第２のトランジスタは、チャネル形成領域に酸化物半導体を含み、
    前記第１の回路は、前記半導体装置に前記電源電圧が供給されていない期間において、前記第１のデータ信号を保持する機能を有し、
    前記第２の回路は、前記半導体装置に前記電源電圧が供給されていない期間において、前記第２のデータ信号を保持する機能を有し、
    前記第１の容量素子及び前記第２の容量素子は、前記ラッチ回路が有するトランジスタの上層に位置することを特徴とする半導体装置。
  2. 第１の選択回路と、
    第２の選択回路と、
    ラッチ回路と、
    第１の回路と、
    第２の回路と、を有する半導体装置であって、
    前記第１の回路は、第１のトランジスタと、第１の容量素子と、を有し、
    前記第２の回路は、第２のトランジスタと、第２の容量素子と、を有し、
    前記第１の選択回路は、前記ラッチ回路の第１の端子と、第１の配線との電気的な接続を制御する機能を有し、
    前記第２の選択回路は、前記ラッチ回路の第２の端子と、第２の配線との電気的な接続を制御する機能を有し、
    前記ラッチ回路は、前記半導体装置に電源電圧が供給されている期間において第１のデータ信号及び第２のデータ信号を保持する機能を有し、
    前記第１のトランジスタは、前記ラッチ回路の第１の端子と、前記第１の容量素子の第１の電極との電気的な接続を制御する機能を有し、
    前記第２のトランジスタは、前記ラッチ回路の第２の端子と、前記第２の容量素子の第１の電極との電気的な接続を制御する機能を有し、
    前記第１のトランジスタ及び前記第２のトランジスタは、チャネル形成領域に酸化物半導体を含み、
    前記第１の容量素子の第２の電極と、前記第２の容量素子の第２の電極とには、一定の電源電位が供給され、
    前記第１の回路は、前記半導体装置に前記電源電圧が供給されていない期間において、前記第１のデータ信号を保持する機能を有し、
    前記第２の回路は、前記半導体装置に前記電源電圧が供給されていない期間において、前記第２のデータ信号を保持する機能を有し、
    前記第１の容量素子及び前記第２の容量素子は、前記ラッチ回路が有するトランジスタの上層に位置することを特徴とする半導体装置。
JP2018103018A 2011-04-22 2018-05-30 半導体装置 Active JP6661697B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011096609 2011-04-22
JP2011096609 2011-04-22
JP2011112693 2011-05-19
JP2011112693 2011-05-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016174160A Division JP2017022396A (ja) 2011-04-22 2016-09-07 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020021281A Division JP6823215B2 (ja) 2011-04-22 2020-02-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2018164097A JP2018164097A (ja) 2018-10-18
JP6661697B2 true JP6661697B2 (ja) 2020-03-11

Family

ID=47022154

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2012095288A Expired - Fee Related JP6005388B2 (ja) 2011-04-22 2012-04-19 半導体装置及び半導体装置の作製方法
JP2016174160A Withdrawn JP2017022396A (ja) 2011-04-22 2016-09-07 半導体装置
JP2018103018A Active JP6661697B2 (ja) 2011-04-22 2018-05-30 半導体装置
JP2020021281A Active JP6823215B2 (ja) 2011-04-22 2020-02-12 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2012095288A Expired - Fee Related JP6005388B2 (ja) 2011-04-22 2012-04-19 半導体装置及び半導体装置の作製方法
JP2016174160A Withdrawn JP2017022396A (ja) 2011-04-22 2016-09-07 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020021281A Active JP6823215B2 (ja) 2011-04-22 2020-02-12 半導体装置

Country Status (4)

Country Link
US (1) US10079053B2 (ja)
JP (4) JP6005388B2 (ja)
KR (1) KR101999962B1 (ja)
TW (1) TWI578314B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5886127B2 (ja) 2011-05-13 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
JP5886496B2 (ja) 2011-05-20 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
TWI616873B (zh) 2011-05-20 2018-03-01 半導體能源研究所股份有限公司 儲存裝置及信號處理電路
JP6082189B2 (ja) 2011-05-20 2017-02-15 株式会社半導体エネルギー研究所 記憶装置及び信号処理回路
TWI591611B (zh) 2011-11-30 2017-07-11 半導體能源研究所股份有限公司 半導體顯示裝置
US9287370B2 (en) 2012-03-02 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Memory device comprising a transistor including an oxide semiconductor and semiconductor device including the same
US9087573B2 (en) 2012-03-13 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method thereof
WO2013172066A1 (ja) * 2012-05-18 2013-11-21 独立行政法人科学技術振興機構 双安定回路と不揮発性素子とを備える記憶回路
KR102164990B1 (ko) 2012-05-25 2020-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 소자의 구동 방법
US9786350B2 (en) 2013-03-18 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device
KR102329066B1 (ko) * 2014-02-28 2021-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법, 및 전자 기기
KR20170023813A (ko) * 2014-06-20 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9443564B2 (en) * 2015-01-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
JP6717604B2 (ja) * 2015-02-09 2020-07-01 株式会社半導体エネルギー研究所 半導体装置、中央処理装置及び電子機器
US10651407B2 (en) * 2015-09-11 2020-05-12 Nanoholdings, Llc Vertical field-effect transistor
KR20180063084A (ko) 2015-09-30 2018-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US11444025B2 (en) * 2020-06-18 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and fabrication method thereof
EP4286339A1 (en) * 2022-05-31 2023-12-06 Imec VZW Mixed metal oxides

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US4809225A (en) 1987-07-02 1989-02-28 Ramtron Corporation Memory cell with volatile and non-volatile portions having ferroelectric capacitors
JP2836628B2 (ja) 1989-10-17 1998-12-14 富士通株式会社 半導体メモリ装置
JPH0457291A (ja) * 1990-06-22 1992-02-25 Kawasaki Steel Corp 半導体記憶装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JPH08250605A (ja) 1995-03-07 1996-09-27 Hitachi Ltd 半導体集積回路装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09186251A (ja) 1996-01-08 1997-07-15 Nkk Corp ダイナミックｓｒａｍ
JPH11317074A (ja) * 1998-04-30 1999-11-16 Nec Corp ワード線制御回路
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000293989A (ja) 1999-04-07 2000-10-20 Nec Corp 強誘電体容量を用いたシャドーｒａｍセル及び不揮発性メモリ装置並びにその制御方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002109884A (ja) * 2000-09-27 2002-04-12 Toshiba Corp メモリ装置
JP2002109875A (ja) * 2000-09-29 2002-04-12 Nec Corp 強誘電体容量を用いたシャドーｒａｍセル及び不揮発性メモリ装置並びにその制御方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002304889A (ja) 2001-04-10 2002-10-18 Foundation For The Promotion Of Industrial Science 半導体メモリ
JP2003078037A (ja) * 2001-09-04 2003-03-14 Nec Corp 半導体メモリ装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003258202A (ja) 2002-02-28 2003-09-12 Nec Electronics Corp 半導体装置の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4251815B2 (ja) 2002-04-04 2009-04-08 株式会社ルネサステクノロジ 半導体記憶装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6980459B2 (en) 2002-10-24 2005-12-27 Texas Instruments Incorporated Non-volatile SRAM
US6707702B1 (en) * 2002-11-13 2004-03-16 Texas Instruments Incorporated Volatile memory with non-volatile ferroelectric capacitors
JP4850387B2 (ja) 2002-12-09 2012-01-11 ルネサスエレクトロニクス株式会社 半導体装置
US6730950B1 (en) * 2003-01-07 2004-05-04 Texas Instruments Incorporated Local interconnect using the electrode of a ferroelectric
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US6996000B2 (en) * 2003-10-07 2006-02-07 Symetrix Corporation Non-volatile ferroelectric SRAM
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
WO2005106892A1 (en) * 2004-04-21 2005-11-10 Micron Technology, Inc. Sense amplifier for a non-volatile memory device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
US7292490B1 (en) * 2005-09-08 2007-11-06 Gsi Technology, Inc. System and method for refreshing a DRAM device
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
EP1777689B1 (en) 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7336533B2 (en) * 2006-01-23 2008-02-26 Freescale Semiconductor, Inc. Electronic device and method for operating a memory circuit
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009076879A (ja) 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009152235A (ja) 2007-12-18 2009-07-09 Panasonic Corp 強誘電体積層構造及びその製造方法、電界効果トランジスタ及びその製造方法、並びに強誘電体キャパシタ及びその製造方法
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP4954145B2 (ja) * 2008-06-03 2012-06-13 日本特殊陶業株式会社 セラミックヒータ及びガスセンサ
KR101475346B1 (ko) 2008-07-02 2014-12-23 삼성전자주식회사 비트라인 쌍의 디벨롭 레벨을 클립핑하는 디벨롭 레벨클리핑 회로, 이를 포함하는 컬럼 경로 회로 및 멀티 포트반도체 메모리 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010141143A (ja) 2008-12-11 2010-06-24 Panasonic Corp 半導体装置及びその製造方法
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101048965B1 (ko) 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
JP5470054B2 (ja) * 2009-01-22 2014-04-16 株式会社半導体エネルギー研究所 半導体装置
JP2010267704A (ja) 2009-05-13 2010-11-25 Panasonic Corp 半導体メモリセルおよびその製造方法
KR101680047B1 (ko) 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011058913A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
MY166309A (en) 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR101720072B1 (ko) 2009-12-11 2017-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
KR101729933B1 (ko) 2009-12-18 2017-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
US8692243B2 (en) * 2010-04-20 2014-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20120032172A1 (en) 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5671418B2 (ja) * 2010-08-06 2015-02-18 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US8987728B2 (en) 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US9012905B2 (en) 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US9093538B2 (en) 2011-04-08 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Also Published As

Publication number Publication date
JP2020119621A (ja) 2020-08-06
JP2018164097A (ja) 2018-10-18
TWI578314B (zh) 2017-04-11
US10079053B2 (en) 2018-09-18
JP6823215B2 (ja) 2021-01-27
JP2012256858A (ja) 2012-12-27
KR20120120066A (ko) 2012-11-01
US20120271984A1 (en) 2012-10-25
KR101999962B1 (ko) 2019-07-15
JP6005388B2 (ja) 2016-10-12
TW201303865A (zh) 2013-01-16
JP2017022396A (ja) 2017-01-26

Similar Documents

Publication Publication Date Title
JP6661697B2 (ja) 半導体装置
JP7003174B2 (ja) 半導体装置
US9825037B2 (en) Semiconductor device and driving method thereof
JP6178466B2 (ja) 半導体装置及び半導体装置の作製方法
JP2023101559A (ja) 半導体装置
JP5839474B2 (ja) 信号処理回路
US8675394B2 (en) Semiconductor memory device with oxide semiconductor transistor
US8537600B2 (en) Low off-state leakage current semiconductor memory device
US8582348B2 (en) Semiconductor device and method for driving semiconductor device
US8654566B2 (en) Semiconductor device and driving method thereof
JP2016184748A (ja) 半導体装置
JP2013008432A (ja) 記憶回路、信号処理回路、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200212

R150 Certificate of patent or registration of utility model

Ref document number: 6661697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250