TWI524518B - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI524518B
TWI524518B TW100102492A TW100102492A TWI524518B TW I524518 B TWI524518 B TW I524518B TW 100102492 A TW100102492 A TW 100102492A TW 100102492 A TW100102492 A TW 100102492A TW I524518 B TWI524518 B TW I524518B
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
oxide
oxide semiconductor
film
Prior art date
Application number
TW100102492A
Other languages
English (en)
Other versions
TW201145510A (en
Inventor
遠藤佑太
齋藤隆行
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201145510A publication Critical patent/TW201145510A/zh
Application granted granted Critical
Publication of TWI524518B publication Critical patent/TWI524518B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Nonlinear Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Memories (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Formation Of Insulating Films (AREA)

Description

半導體裝置及半導體裝置之製造方法
本發明係關於包含氧化物半導體的電晶體、包括包含電晶體的積體電路之半導體裝置、及半導體裝置之製造方法。舉例而言，本發明係關於安裝半導體積體電路作為元件的電子設備。
在本說明書中，「半導體裝置」意指可以藉由使用半導體特徵而起作用的任何裝置，並且，顯示裝置、電光裝置、半導體電路、電子元件、及電子裝置都包含在半導體裝置的類別中。
近年來，半導體裝置持續發展，並且，製造視用途而設有矽晶圓或玻璃基板等的半導體裝置等各式各樣的半導體裝置。
舉例而言，在液晶顯示裝置中，電晶體及佈線係形成於玻璃基板之上。LSI、CPU、或記憶體是均設有作為連接端子的電極、包含與半導體晶圓分開的半導體積體電路(包含至少電晶體和記憶體)之半導體元件的集合。
在上述半導體裝置中，電晶體可被使用於部份的元件。已知以矽為基礎的半導體材料是使用於可應用至電晶體的半導體薄膜的材料。關於另一材料，氧化物半導體也受到注目。
做為氧化物半導體的材料，已知包含氧化鋅作為其成份的材料。此外，揭示使用包含氧化鋅的半導體形成的電晶體(專利文獻1至3)。
[參考文獻] [專利文獻]
[專利文獻1]：日本公告專利申請號2006-165527
[專利文獻2]：日本公告專利申請號2006-165528
[專利文獻3]：日本公告專利申請號2006-165529
關於半導體裝置，除了操作週期的耗電之外，待機週期的耗電也被視為是重要的。特別是在可攜式半導體裝置中，電力係由電池所供應；因此，因有限的電力量而使操作時間受限。此外，關於車中之半導體裝置，當待機週期中的漏電流高時，電池的受命可能縮短。舉例而言，在電動車的情形，車中之半導體裝置的漏電流縮短每某充電量的行駛距離。
為了降低耗電，降低待機週期中的漏電流與操作週期中的耗電是有效的。雖然每一個電晶體的漏電流量不高，但是，LSI中設有數佰萬個電晶體，而這些電晶體的總漏電量絕不會低。這些漏電流在待機週期中造成半導體裝置耗電增加。雖然漏電流由不同的因素造成，但是，假使可以降低待機週期中的漏電流，藉由降低驅動電路等中使用的電力，可以節省半導體裝置中的電力。因此，本發明之目的在於降低待機週期中半導體裝置的漏電流。
此外，要求半導體裝置微小化；因此，自然也要求半導體裝置的元件之電晶體微小化。關於微小化的電晶體，閘極絕緣層需要降低其厚度；但是，當閘極絕緣層的厚度變成1 nm或更低時，穿隧電流增加且在閘極絕緣層中可能產生針孔的機率快速增加；因此，閘極漏電因為這些因素而增加。因此，在閘極絕緣層是氧化矽膜的單層的情形中，可能實體地限制閘極絕緣層的薄化。因此，本發明的目的是降低閘極絕緣層的厚度，並且，本發明的另一目的在於取得電晶體的微小化，進一步取得整個半導體裝置的微小化。
使用通道形成區由氧化物半導體所形成的電晶體，以製造顯示裝置、電光裝置、半導體電路、電子元件、及電子設備，所述氧化物半導體藉由去除形成氧化物半導體中的施體能階的例如水及氫等雜質而變成本質的或實質上本質的半導體、以及比矽半導體具有更大的能隙。
使用高度純化的氧化物半導體，以便降低電晶體的關閉狀態電流，所述高度純化的氧化物半導體是藉由高於或等於400℃且低於基板的應變點的溫度之熱處理，而充份地去除含於氧化物半導體中例如氫等雜質，以充份降低氧化物半導體中的氫濃度。
注意，關於氧化物半導體，使用以InMO3(ZnO)m(m>0)化學式所表示的薄膜。此處，M是選自Ga、Al、M、及Co的其中之一或更多個金屬元素。舉例而言，M可為Ga、Ga及Al、Ga及Mn、Ga及Co、等等。
以相對介電係數高於或等於10的高k膜使用於閘極絕緣層，可以降低微小化的電晶體的閘極漏電流，並且，實現半導體裝置的省電。關於具有高相對介電係數的高k膜，可以使用氧化鉿(HfO2或類似者)、矽酸鉿(HfSixOy(x>0，y>0))、鉿氧氮化物矽酸鹽(HfSiON)、鋁酸鉿(HfAlxOy(x>0，y>0))、等等。此外，關於其它高k膜，也可以使用氧化鋯(ZrO2或類似者)、氧化鉭(Ta2O5或類似者)、鋯鋁氧化物(ZrAlxOy(x>0，y>0))、等等。含有這些材料中的任一材料之層與上述含有鉿的絕緣膜之堆疊也可以被使用於閘極絕緣層。此外，在使用濕式蝕刻的情形中，含有鉿的絕緣膜難以被蝕刻；因此，含有鉿的絕緣膜也可以作為用以保護設於其下的電極或基板之蝕刻阻止層。
此外，以相對介電係數高於或等於10的高k膜使用於閘極絕緣層而使得厚度大於或等於2 nm(具體而言，2 nm至10 nm(含))的閘極絕緣層能夠取得與厚度小於或等於0.8 nm之僅由氧化矽膜所形成之閘極絕緣層相同的效果。或者，以相對介電係數高於或等於10的高k膜(具體而言，厚度為2 nm至10 nm(含))使用於閘極絕緣層，閘極絕緣層的厚度可以比以氧化矽膜觀點考慮的閘極絕緣層薄。此外，在閘極絕緣層中沒有針孔等等；因此，能夠實現具有均勻崩潰電壓的電晶體。
根據本說明書中揭示的本發明的一個實施例，半導體裝置包含設置成接觸閘極電極的第一絕緣層、設置成接觸第一絕緣層的第二絕緣層、設置成接觸第二絕緣層的氧化物半導體層、設置成接觸氧化物半導體層的第三絕緣層，其中，氧化物半導體層係設於第二絕緣層與第三絕緣層之間，並且，其中，第一絕緣層比第二絕緣層具有更高的相對介電係數。
藉由上述結構，可以解決至少一個上述問題。
舉例而言，藉由使用含鉿的絕緣膜(具體而言，2 nm至10 nm(含)的厚度)作為相對介電係數高於接觸氧化物半導體層的第二絕緣層的相對介電係數之第一絕緣層，閘極絕緣層的厚度比以氧化矽膜觀點考慮的閘極絕緣層還薄；因此，實現電晶體的微小化。
在上述結構中，以濺射法而較佳地形成第二絕緣層、第三絕緣層、及氧化物半導體層。將氫及濕氣被去除的濺射氣體導入並去除餘留在膜形成室中的濕氣，以致於在氧化物半導體層中含有儘可能少的氫、羥基、及濕氣。
用以製造底部閘極型電晶體的方法也是本發明的一個實施例。根據與本方法有關的結構，半導體裝置的製造方法包含下述步驟：在具有絕緣表面的基板之上形成閘極電極、以濺射法形成覆蓋閘極電極的第一絕緣層、以濺射法在第一絕緣層之上形成第二絕緣層、在第二絕緣層之上形成氧化物半導體層、在包含氮、氧、或稀有氣體的氛圍下以高於或等於400℃且低於基板的應變點之溫度來執行熱處理以使包含於氧化物半導體層中的濕氣等等降低、以及以濺射法在氧化物半導體層之上形成第三絕緣層，其中，第一絕緣層比第二絕緣層具有更高的相對介電係數。
此外，由於第二絕緣層及第三絕緣層接觸氧化物半導體層，所以，較佳形成氧化矽等等的氧化物絕緣層。特別是，形成氧化物半導體層之後形成的第三絕緣層供應包含於氧化物半導體中的成份之一的氧，包含於氧化物半導體中的成份之一的氧在與以高於或等於400℃且低於或等於基板的應變點之溫度的熱處理去除氧化物半導體層中的雜質(濕氣等等)之步驟同時被減少。供應包含於氧化物半導體中的成份之一的氧，以致於氧化物半導體層高度純化以及電性上是i型(本質的)氧化物半導體。
此外，當使用例如含鉿的絕緣膜等相對介電係數高於或等於10的高k膜以形成第一絕緣層時，即使在氧化物半導體層圖案化時使用濕式蝕刻及去除薄的第二絕緣層時，第一絕緣層仍然難以被蝕刻；因此，第一絕緣層也可以作為保護設置於下方的閘極電極或基板之蝕刻阻止層。
雙閘極型電晶體也是本發明的一個實施例，其具有二個閘極電極，二個閘極電極的其中之一係設於通道形成區之上並以閘極絕緣層置於其間，而二個閘極電極中的另一個電極係設於通道形成區之下並以另一個閘極絕緣層置於其間。根據其結構，半導體裝置包含：設置成接觸第一閘極電極的第一絕緣層、設置成接觸第一絕緣層的第二絕緣層、設置成接觸第二絕緣層的氧化物半導體層、設置成接觸氧化物半導體層的第三絕緣層、比第三絕緣層具有更高的相對介電係數及接觸第三絕緣層的第四絕緣層、及與第一閘極電極重疊且接觸第四絕緣層的第二閘極電極，其中，氧化物半導體層設置於第二絕緣層與第三絕緣層之間，且其中，第一絕緣層比第二絕緣層具有更高的相對介電係數。
根據上述結構，可以解決至少一個上述問題。
舉例而言，關於比第二絕緣層具有更高的相對介電係數之第一絕緣層，使用含鉿的絕緣膜，關於比第三絕緣層具有更高的相對介電係數之第四絕緣層，使用含鉿的絕緣膜，以致於降低雙閘極型電晶體的閘極絕緣層之厚度；因此，實現雙閘極型電晶體的微小化。
當以氧化物半導體層使用於上述結構中的電晶體中包含通道形成區之半導體層時，電晶體的臨界電壓有時視半導體裝置的製程而在正或負方向上偏移。因此，以氧化物半導體用於包含通道形成區的半導體層之電晶體較佳具有臨界電壓受控的結構，其中，藉由控制第一閘極電極或第二閘極電極的電位，可以控制臨界電壓成為所需值。
藉由使用包含氫濃度充份降低之高度純化的氧化物半導體層之電晶體，可以實現導因於漏電流的耗電低之半導體裝置。
此外，可以實現包含使用閘極漏電流低之優良高k膜的閘極絕緣層的電晶體。
此外，在玻璃基板之上形成包含氫濃度充份降低的高度純化的氧化物半導體層之電晶體；因此，在其之上形成LSI、CPU、或記憶體。藉由使用大面積玻璃基板，可以降低製造成本。
於下，將參考附圖，詳述本發明的實施例。但是，本發明不限於下述說明，習於此技藝者容易瞭解，在不悖離本發明的精神及範圍下，可以以不同方式修改此處所揭示的模式及細節。因此，本發明不應被解釋為侷限於下述的實施例說明。
[實施例1]
在本實施例中，將說明電晶體的實施例應用至本說明書中揭示的半導體裝置。對於可以應用至本說明書中揭示的半導體裝置之電晶體的結構並無特別限定。舉例而言，可以使用具有頂部閘極結構的堆疊式電晶體、平面電晶體、等等的電晶體，在頂部閘極結構中，閘極電極係設於氧化物半導體層之下並以閘極絕緣層置於其間。電晶體可以具有包含一個通道形成區的單閘極結構、包含二個通道形成區的雙閘極結構、或是包含三個通道形成區的三閘極結構。或者，電晶體可以具有設有二個閘極電極的雙閘極結構，二個閘極電極的其中之一係設於通道形成區上方並以閘極絕緣層置於其間，而二個閘極電極之另一個閘極電極係設於通道形成區下方並以另一個閘極絕緣層置於其間。
圖1A至1D顯示電晶體的剖面結構實施例。圖1A至1D中所示的每一個電晶體均包含氧化物半導體作為半導體。使用氧化物半導體的優點在於當電晶體開啟時場效遷移率(最大值為大於或等於5 cm2/Vsec，較佳為10 cm2/Vsec至150 cm2/Vsec(含))相當優良，以及當電晶體關閉時取得低關閉狀態電流(在85℃下，低於1 aA/μm，較佳為低於10 zA/μm及低於100 zA/μm)。
圖1A中所示的電晶體410是底部閘極型電晶體的其中之一，也稱為反轉堆疊型電晶體。
電晶體410包含設於具有絕緣表面的基板400上的閘極電極401、第一閘極絕緣層402、第二閘極絕緣層402b、氧化物半導體層403、源極電極405a、和汲極電極405b。此外，設置覆蓋電晶體410且堆疊於氧化物半導體層403上的絕緣層407。保護絕緣層409設於絕緣層407上。
圖1B中所示的電晶體420是底部閘極型結構電晶體的其中之一，稱為通道保護型(通道截止型)電晶體，也稱為反轉堆疊型電晶體。
電晶體420包含設於具有絕緣表面的基板400之上的閘極電極層401、第一閘極絕緣層402a、第二閘極絕緣層402b、氧化物半導體層403、作為覆蓋氧化物半導體層403的通道形成區之通道保護層的絕緣層427、源極電極層405a、和汲極電極層405b。設置保護絕緣層409以覆蓋電晶體420。
圖1C中顯示的電晶體430是底部閘極型電晶體，以及，包含設於具有絕緣表面的基板400之上的閘極電極層401、第一閘極絕緣層402a、第二閘極絕緣層402b、源極電極405a、汲極電極405b、及氧化物半導體層403。設置覆蓋電晶體430且接觸氧化物半導體層403的絕緣層407。保護絕緣層409設於絕緣膜407之上。
在電晶體430中，第一閘極絕緣層402a係設於基板400和閘極電極401之上且接觸它們，源極電極405a和汲極電極405b係設於第二閘極絕緣層402b之上且與其接觸。此外，氧化物半導體層403係設於第二閘極絕緣層402b、源極電極405a、和汲極電極405b之上。
圖1D中所示的電晶體440是頂部閘極型電晶體的其中之一。圖440包含設於具有絕緣表面的基板400之上的絕緣層437、氧化物半導體層403、源極電極405a、汲極電極層405b、第二閘極絕緣層402b、第一閘極絕緣層402a、和閘極電極401。佈線層436a和佈線層436b係設置成分別接觸且電連接源極電極層405a和汲極電極405b。
在本實施例中，如上所述，使用氧化物半導體層403作為半導體層。關於被使用於氧化物半導體層403之氧化物半導體，使用四成分的金屬氧化物之以In-Sn-Ga-Zn-O為基礎的氧化物半導體；三成分的金屬氧化物之以In-Ga-Zn-O為基礎的氧化物半導體、以In-Sn-Zn-O為基礎的氧化物半導體、以In-Al-Zn-O為基礎的氧化物半導體、以Sn-Ga-Zn-O為基礎的氧化物半導體、以Al-Ga-Zn-O為基礎的氧化物半導體、或以Sn-Al-Zn-O為基礎的氧化物半導體；二成分的金屬氧化物之以In-Zn-O為基礎的氧化物半導體、以Sn-Zn-O為基礎的氧化物半導體、以AI-Zn-O為基礎的氧化物半導體、以Zn-Mg-O為基礎的氧化物半導體、以Sn-Mg-O為基礎的氧化物半導體、或以In-Mg-O為基礎的氧化物半導體；或一成分的金屬氧化物之以In-O為基礎的氧化物半導體、以Sn-O為基礎的氧化物半導體、Zn-O為基礎的氧化物半導體。此外，在上述氧化物半導體膜可以含有SiO2。注意，舉例而言，此處以In-Sn-Ga-Zn-O為基礎的氧化物半導體意指含有銦(In)、鎵(Ga)、及鋅(Zn)，且對於其化學計量比例並無特別限定。以In-Ga-Zn-O為基礎的氧化物半導體可以含有In、Ga、及Zn以外的元素。
在均包含氧化物半導體層403的電晶體410、420、430、及440中，可以降低關閉狀態的電流值(關閉狀態電流值)。
此外，在均包含氧化物半導體層403的電晶體410、420、430、及440中，可以取得相當高的場效遷移率，因而高速操作是可能的。
第一閘極絕緣層402a係形成為具有單層結構或堆疊層結構，舉例而言，所述單層結構或堆疊層結構使用以電漿CVD法、濺射法、或類似方法所取得的含鉿之高k膜的氧化鉿膜、矽酸鉿膜、鉿氧氮化物矽酸鹽膜、或鋁酸鉿膜。
第二閘極絕緣層402b係形成為具有單層結構或堆疊層結構，所述單層結構或堆疊層結構係使用氧化矽層(SiOx(x>2))、氮化矽層、氧氮化矽層、或氮氧化矽層。舉例而言，以濺射法形成厚度5 nm至100 nm(含)的氧化鉿層作為第一閘極絕緣層402a，然後，在第一閘極絕緣層之上堆疊厚度5 nm至100 nm(含)的氧化矽層(SiOX(x>2))作為第二閘極絕緣層402b，因此，閘極絕緣層的總厚度小於或等於100 nm。注意，較佳的是，第一閘極絕緣層402a的厚度適當地設定為大於第二閘極絕緣層402b的厚度。
在頂部閘極電晶體440中，形成第一閘極絕緣層402a，然後，第二閘極緣層402b係形成在氧化物半導體層403之上並與其接觸。
在底部閘極型電晶體410、420、及430中，作為基底膜的絕緣膜係設於基板與閘極電極層之間。基底膜具有防止雜質元素從基板擴散的功能，並且，可以形成為具有使用氮化矽膜、氧化矽膜、氮氧化矽膜、及氧氮化矽膜的其中之一或更多的膜之單層結構或堆疊層結構。
雖然對於使用於具有絕緣表面的基板400之基板並無特別限定，但是，使用硼矽酸鋇玻璃、硼矽酸鋁玻璃、等等的玻璃基板。
使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料或含有上述金屬材料作為主成份之合金材料，將閘極電極401形成為具有單層結構或堆疊結構。
關於使用於源極電極405a和汲極電極層405b的導電膜，舉例而言，使用含有選自鋁、鉻、銅、鉭、鈦、鉬、及鎢的元素之金屬膜或是含有任何上述元素作為其主成份的金屬氮化物膜(氮化鈦膜、氮化鉬膜、或氮化鎢膜)。具有鈦、鉬、鎢、或類似元素之高熔點的金屬膜或是含有任何這些元素的金屬氮化物膜(氮化鈦膜、氮化鉬膜、或氮化鎢膜)可以被堆疊於鋁、銅、或類似者的金屬膜之下側和上側的其中之一側或二側上。
或者，使用導體金屬氧化物，形成作為源極電極405a和汲極電極405b的導電膜(包含使用與源極電極405a和汲極電極405b相同的層所形成的佈線層)。關於導體金屬氧化物，使用氧化銦(In2O3或類似者)、氧化錫(SnO2或類似者)、氧化鋅(ZnO或類似者)、氧化銦-氧化錫合金(縮寫為ITO之In2O3-SnO2或類似者)、氧化銦-氧化鋅合金(In2O3-ZnO或類似者)、或是含有氧化矽之任何這些金屬氧化物材料。
關於設於氧化物半導體層上方的絕緣膜407和427，典型上使用例如氧化矽膜、氧氮化矽膜、氧化鋁膜、或氧氮化鋁膜等無機絕緣膜。關於設於氧化物半導體層下方的絕緣膜437，典型上使用例如氧化矽膜、氧氮化矽膜、氧化鋁膜、或氧氮化鋁膜等無機絕緣膜。
關於設於氧化物半導體層上方的保護絕緣層409，使用氮化矽膜、氮化鋁膜、氧氮化鋁膜、含鉿的高k膜、或類似者。關於含鉿的高k膜，舉例而言，使用氧化鉿膜、矽酸鉿膜、鉿氧氮化物矽酸鹽膜、或鋁酸鉿膜。
如上所述，藉由使用包含具有高場效遷移率及低關閉狀態電流的氧化物半導體層以及含鉿的高k膜作為第一閘極絕緣層402a之電晶體，在本實施例中提供導因於漏電流的耗電低之半導體裝置。
[實施例2]
在本實施例中，將參考圖2A至2E，詳述包含氧化物半導體層的電晶體的實施例及電晶體的製造方法的實施例。以類似於上述實施例中所述的方式，形成具有與上述實施例中的功能相同的部份或類似的功能之部份，並且，以類似於上述實施例中所述的方式，執行類似於上述實施例中的步驟，並省略其重複說明。此外，不重複相同部份的詳細說明。
圖2A至2E顯示電晶體的剖面結構的實施例。圖2A至2E中所示的電晶體510是底部閘極反轉堆疊型電晶體，類似於圖1A中所示的電晶體410。
將參考圖2A至2E，說明在基板505之上製造電晶體510的步驟。
首先，在具有絕緣表面的基板505之上形成導電膜之後，在第一微影步驟中，形成閘極電極511。注意，以噴墨法形成光阻掩罩。以噴墨法形成光阻掩罩不需要光罩；因此，降低製造成本。
關於具有絕緣表面的基板505，使用類似於實施例1中所述的基板400之基板。在本實施例中，使用玻璃基板作為基板505。
在基板505與閘極電極511之間設置作為基底膜的絕緣膜。基底膜具有防止雜質元素從基板505擴散出的功能，使用氮化矽膜、氧化矽膜、氮氧化矽膜、及氧氮化矽膜的其中之一或更多個膜，將基底膜形成為具有單層結構或堆疊結構。
使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料或含有上述材料作為主成份之合金材料，將閘極電極511形成為具有單層結構或堆疊結構。
接著，在閘極電極511之上形成第一閘極絕緣層507。以電漿CVD法、濺射法、等等，形成高k膜作為第一閘極絕緣層507a。
在本實施例中，在下述條件下，形成厚度50 nm的氧化鉿膜：使用包含氧化鉿的金屬氧化物靶材；RF電源是1 kW；壓力是3 Pa；基板與靶材之間的距離(T-S距離)是150 mm；膜形成溫度是室溫；氬流量是5 sccm；氧流量是5 sccm。注意，在上述膜形成條件下取得的厚度100 nm的氧化鉿膜的相對介電係數為15。假定以εo表示的真空介電係數設定在8.84 x 10-12 F/m且電極墊的面積設定在0.7854 mm2，以計算介電係數。此外，在形成氧化鉿膜之後，當在氮氛圍下，以550℃執行熱處理一小時以執行測量時，氧化鉿膜的相對介電係數為15.2，與正好在膜形成後的相對介電係數稍微不同。氧化鉿膜難以由使用化學溶液的濕式蝕刻蝕刻；因此，在蝕刻時，採用使用BCl3氣體、Cl2氣體、CHF3氣體、或其混合氣體的乾式蝕刻。
在稍後步驟中藉由選擇性地蝕刻氧化鉿膜以形成抵達閘極電極511的接觸孔時使用BCl3氣體及Cl2氣體的混合氣體之情形中，當閘極電極511係由Ti膜或Al膜所形成時，閘極電極511也會被蝕刻；因此，較佳的是以鎢膜形成閘極電極511的最上層。
接著，在第一閘極絕緣層507a之上形成第二閘極絕緣層507b。以電漿CVD法、濺射法、或類似方法，形成第二閘極絕緣層507b至具有使用氧化矽層、氮化矽層、氧氮化矽層、或氮氧化矽層的單層結構或堆疊結構。在本實施例中，以濺射法在第一閘極絕緣層507a之上堆疊厚度5 nm至100 nm(含)的氧化矽層(SiOx(x>2))作為第二閘極絕緣層507b，因而閘極絕緣層的總厚度小於或等於100 nm。
關於本實施例中的氧化物半導體層，使用藉由去除雜質而成為i型或實質上i型的氧化物半導體。在本發明的技術概念中，成為i型或實質上i型的氧化物半導體意指載子密度係小於1x1012 cm-3，又較佳為小於1.45 x 1010 cm-3，1.45 x 1010 cm-3係小於或等於測量極限。此高度純化的氧化物半導體對於介面狀態密度及介面電荷相當敏感；因此，在氧化物半導體層與閘極絕緣層之間的介面是重要的。因此，與高度純化的氧化物半導體接觸的第二閘極絕緣層507b需要具有更高的品質。
舉例而言，由於絕緣層是緻密的且具有高崩潰電壓和高品質，所以，較佳採用使用微波(例如，2.45 GHz的頻率)的高密度電漿CVD法。這是因為當高度純化的氧化物半導體及高品質的第二閘極絕緣層507b彼此接觸時，介面狀態密度降低以及取得有利的介面特徵。
無需多言，只要能夠形成高品質的絕緣層作為第二閘極絕緣層507b，可以採用例如濺射法等其它膜形成法。此外，只要在膜形成後藉由執行熱處理而修改與第二閘極絕緣層507b的氧化物半導體之膜品質和介面特性，可以使用任何閘極絕緣層。在任一情形中，只要作為第二閘極絕緣層507b的膜品質高，與氧化物半導體的介面狀態密度降低，以及形成有利的介面，可以使用任何閘極絕緣層。
此外，為了使含於第一閘極絕緣層507a、第二閘極絕緣層507b、及氧化物半導體膜530中的氫、羥基、及濕氣儘可能少，較佳的是，在濺射設備的預熱室中，將有閘極電極511形成於上的基板505或是有到達及包含第一閘極絕緣層507a或第二閘極絕緣層507b的複數個層形成於上的基板505預熱，以作為氧化物半導體膜530的膜形成之前置處理，以致於被吸附至基板505的例如氫和濕氣等雜質被消除及執行抽氣。關於設於預熱室中的抽氣單元，低溫泵是較佳的。注意，本預熱處理可以省略。在形成絕緣層516之前，可以對有到達及包含源極電極515a和汲極電極515b的複數個層形成於其上的基板505，類似地執行此預熱處理步驟。
接著，在第二閘極絕緣層507b之上形成厚度為2 nm至200 nm(含)的氧化物半導體膜530(請參見圖2A)。
注意，在以濺射法形成氧化物半導體膜530之前，以反向濺射法較佳地去除附著於第二閘極絕緣層507b的表面上的粉末物質(也稱為粒子或灰塵)，在反向濺射中，導入氬氣以及產生電漿。反向濺射為一方法，其中，未施加電壓至靶材側，在氬氛圍下，使用RF電源以施加電壓至基板側，以致於在基板附近中產生電漿，以修改基板表面。注意，可以使用氮氛圍、氦氛圍、氧氛圍或類似者以取代氬氛圍。
關於用於氧化物半導體膜530的氧化物半導體，使用實施例1中所述的氧化物半導體。此外，在上述氧化物半導體中可以含有SiO2。在本實施例中，藉由使用以In-Ga-Zn-O為基礎的金屬氧化物靶材，以濺射法形成氧化物半導體膜530。在此階段的剖面視圖對應於圖2A。或者，在稀有氣體(典型上，氬)氛圍、氧氛圍、或稀有氣體和氧的混合氛圍下，以濺射法形成氧化物半導體膜530。
舉例而言，使用含有成份比為1：1：1(莫耳比)的In2O3、Ga2O3、及ZnO的金屬氧化物靶材作為用於以濺射法形成氧化物半導體膜530的靶材。靶材的材料及成份並無限定，舉例而言，可以使用含有成份比為1：1：2(莫耳比)的In2O3、Ga2O3、及ZnO的金屬氧化物靶材。
金屬氧化物靶材的相對密度為90%至100%(包含)，較佳地，95%至99.9%(含)。藉由使用具有高相對密度的金屬氧化物靶材，形成緻密的氧化物半導體膜。
較佳的是，使用例如氫、水、羥基、或氫化物等雜質被去除的高純度氣體作為用於形成氧化物半導體膜530的濺射氣體。
將基板置於降壓下的膜形成室中，且將基板溫度設定在100℃至600℃(含)的溫度，較佳為200℃至400℃(含)。藉由在基板被加熱的狀態下形成氧化物半導體膜，能夠降低形成的氧化物半導體膜中的雜質濃度。此外，降低濺射造成的損傷。然後，導入氫及濕氣被去除的濺射氣體並去除膜形成室中的餘留濕氣，以及，使用上述靶材，在基板505上形成氧化物半導體膜530。為了去除膜形成室中的餘留濕氣，較佳使用捕捉型真空泵。舉例而言，較佳使用低溫泵、離子泵、鈦昇華泵、等等。抽真空單元可以是設有冷阱的渦輪泵。在由低溫泵抽真空的膜形成室中，舉例而言，氫原子、例如水(H2O)等含氫原子的化合物(更佳地，也是含有碳原子的化合物)被去除，以致於降低膜形成室中形成的氧化物半導體膜中的雜質濃度。
關於膜形成條件的實施例，基板與靶材之間的距離是100 mm，壓力為0.6 Pa、直流(DC)電力為0.5 kW、以及氛圍為氧氛圍(氧流量中的比例為100%)。注意，由於可以降低膜形成時產生的粉末(也稱為粒子或灰塵)以及膜厚均勻，所以脈衝式直流(DC)電源是較佳的。
接著，在第二微影步驟中，將氧化物半導體膜530處理成島狀氧化物半導體層。以噴墨法形成用以形成島狀氧化物半導體層的光阻掩罩。以噴墨法形成光阻掩罩而不需要光罩；因此，降低製造成本。
在第一閘極絕緣層507a和第二閘極絕緣層507b中形成接觸孔的情形中，與氧化物半導體膜530的處理同時執行以形成接觸孔的步驟。
關於氧化物半導體膜530的蝕刻，可以使用濕式蝕刻及乾式蝕刻中的任一者或二者。關於被使用於氧化物半導體膜530的濕式蝕刻之蝕刻劑，舉例而言，可以使用磷酸、醋酸、及硝酸的混合溶液、或ITO07N(由Kanto Chemical Co.,Inc.所製造)。
接著，氧化物半導體層受到第一熱處理。經由此第一熱處理，將氧化物半導體層脫水或脫氫。第一熱處理的溫度是400℃至750℃(含)，或者，高於或等於400℃且低於基板的應變點。在此步驟中，基板被置於一種熱處理設備的電熱爐中，並且，在氮氛圍中，以450℃對氧化物半導體層執行熱處理一小時，而且，未曝露於空氣以防止水或氫進入氧化物半導體；因此，取得氧化物半導體層531(請參見圖2B)。
注意，熱處理設備並不限於電熱爐，可以使用以來自例如電阻式加熱元件等加熱器的熱傳導或熱輻射來加熱物品之設備。舉例而言，例如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備等RTA(快速熱退火)設備。LRTA設備是使用來自例如鹵素燈、金屬鹵化物燈、氙電弧燈、碳電弧燈、高壓鈉燈、或高壓水銀燈等燈發射的光(電磁波)之輻射，將物體加熱。GRTA設備是使用高溫氣體之熱處理設備。關於高溫氣體，使用不會因熱處理而與物體反應的惰性氣體，例如氮或例如氬等稀有氣體。
舉例而言，關於第一熱處理，可以執行GRTA，藉由GRTA，將基板移入至被加熱至650℃至700℃的高溫的惰性氣體，加熱數分鐘，將基板移出加熱至高溫的惰性氣體。
注意，在第一熱處理中，較佳的是氮或例如氦、氖、或氬等稀有氣體之氛圍中未含有水、氫、等等。被導入至熱處理設備之氮或例如氦、氖、或氬等稀有氣體之純度較佳的是6N(99.9999%)或更高，更佳的是7N(99.99999%)或更高(亦即，雜質濃度是1 ppm或更低，較佳為0.1 ppm或更低)。
此外，在氧化物半導體層在第一熱處理中被加熱後，將高純度氧氣、高純度的N2O氣體、或超乾空氣(露點為低於或等於-40℃，較佳為低於或等於-60℃)導入相同的加熱爐中。較佳的是，氧氣及N2O氣體不包含水、氫、等等。或者，被導入熱處理設備中的氧氣或N2O氣體的純度較佳的是6N或更高，更佳的是7N或更高(亦即，氧氣或N2O氣體的雜質濃度較佳的是1 ppm或更低，較佳為0.1 ppm或更低)。藉由氧氣或N2O氣體的作用，供應包含於氧化物半導體中的成份之一且與藉由脫水或脫氫以去除雜質的步驟同時地降低的氧，以致於氧化物半導體層高度純化且為電性上i型(本質的)的氧化物半導體。
此外，也對尚未被處理成島狀氧化物半導體層的氧化物半導體膜530執行氧化物半導體層的第一熱處理。在該情形中，在第一熱處理後從加熱設備中取出基板，然後執行微影步驟。
注意，只要在形成氧化物半導體層之後執行第一熱處理，則除了上述時機之外，尚可在下述任何時機執行第一熱處理：在源極電極和汲極電極被堆疊於氧化物半導體層上之後以及在絕緣層被形成於源極電極和汲極電極之後。
在接觸孔係形成於第一閘極絕緣層507a和第二閘極絕緣層507b之情形中，可以在對氧化物半導體膜530執行第一熱處理之前或之後，執行形成接觸孔的步驟。
此外，關於氧化物半導體層，即使當氧化物、氮化物、金屬、或類似者中任何材料用於基底元件的材料時，藉由執行二次膜形成及二次熱處理，可以形成具有大厚度結晶區的氧化物半導體區，亦即，垂直地c軸對齊膜表面之結晶區。舉例而言，形成3 nm至15 nm(含)厚的第一氧化物半導體膜，以及，在氮、氧、稀有氣體、或乾空氣氛圍中，以450℃至850℃(含)的溫度，較佳為550℃至750℃(含)，執行第一熱處理，以致於形成在包含表面的區域中具有結晶區(包含板狀晶體)的第一氧化物半導體膜。然後，形成厚度大於第一氧化物半導體膜的第二氧化物半導體膜，並且，以450℃至850℃(含)的溫度，較佳為600℃至700℃(含)，執行第二熱處理，以致於藉由使用第一氧化物半導體膜作為晶體生長的種晶而使晶體生長繼續向上進行，而且，晶化第二氧化物半導體膜。以此方式，可以形成具有大厚度結晶區的氧化物半導體層。
接著，在第二閘極絕緣層507b和氧化物半導體層531之上形成作為源極電極和汲極電極的導電膜(包含形成於與源極電極和汲極電極相同的層中的佈線)。關於使用於源極電極和汲極電極的導電膜，使用實施例1中所述的使用於源極電極405a和汲極電極405b的材料。
在第三微影步驟中，在導電膜上形成光阻掩罩，以選擇性蝕刻形成源極電極515a和汲極電極515b，然後，去除光阻掩罩(請參見圖2C)。
使用紫外光、KrF雷射光、或ArF雷射光，執行第三微影步驟形成光阻掩罩時的曝光。稍後要被形成的電晶體的通道長度L係由氧化物半導體層531上彼此相鄰之源極電極底部端部和汲極電極的底部端部之間的距離來予以決定。在對小於25 nm的通道長度L執行曝光的情形中，使用具有數奈米至數十奈米之極度短波長的極紫外光，執行第三微影步驟中形成光阻掩罩時的曝光。在使用極紫外光的曝光中，解析度高及聚焦深度大。因此，稍後要被形成的電晶體的通道長度L為10 nm至1000 nm(含)，因而增加電路的操作速度。
為了降低微影步驟中所使用的光罩數目及降低微影步驟，藉由使用多色調掩罩所形成的光阻掩罩來執行蝕刻，多色調掩罩是光透射過而具有各種強度的曝光掩罩。由於使用多色調掩罩形成的光阻掩罩具有複數種厚度，並且又可藉由蝕刻而改變形狀，所以，在用以處理成不同圖案之多個蝕刻步驟中使用光阻掩罩。因此，藉由一個多色調光罩，可以形成對應於至少二種的不同圖案之光阻掩罩。因此，可以降低曝光掩罩的數目，也可以降低對應的微影步驟之數目，因而可以實現製程簡化。
注意，較佳的是，蝕刻條件最佳化以致於當導電膜被蝕刻時不會蝕刻及分開氧化物半導體層531。但是，難以取得僅有導電膜被蝕刻而完全不蝕刻氧化物半導體層531的蝕刻條件。在某些情形中，當導電膜被蝕刻時，僅有部份氧化物半導體層531被蝕刻而成為具有溝槽部(凹部)的氧化物半導體層。
在本實施例中，使用鈦膜作為導電膜及以In-Ga-Zn-O為基礎的氧化物半導體使用於氧化物半導體層531；因此，使用氫氧化銨混合物(31 wt%的過氧化氫溶液：28 wt%的氨水：水=5：2：2)作為蝕刻劑。
接著，以使用例如N2O、N2、或Ar等氣體之電漿處理，去除被吸附至氧化物半導體層的曝露部份之表面的水等等。在執行電漿處理的情形中，形成與部份氧化物半導體層接觸之作為保護絕緣膜的絕緣層516，而在電漿處理之後未曝露於空氣。
適當地以例如濺射法水等可以使氫等雜質不進入絕緣層516的方法，形成厚度至少1 nm的絕緣層516。當氫被包含於絕緣層516中，使氫進入氧化物半導體層或取出氧化物半導體層中的氧，因而形成氧化物半導體層的背通道成為n型(具有較低電阻)；因此，可以形成寄生通道。因此，重要的是採用不使用氫的膜形成方法以形成含有儘可能少的氫之絕緣層516。
在本實施例中，以濺射法形成氧化矽膜至200 nm的厚度以作為絕緣層516。膜形成期間的基板溫度可為室溫至300℃(含)，在本實施例中設於100℃。在稀有氣體(典型上，氬)氛圍中、氧氛圍中、或含有氧和稀有氣體的氛圍中，以濺射法形成氧化矽膜。使用氧化矽靶材或矽靶材作為靶材。舉例而言，藉由使用矽靶材，在含氧的氛圍中，以濺射法形成氧化矽膜。使用未包含例如濕氣、氫離子、及OH-等雜質且阻擋這些雜質從外部進入的無機絕緣膜，作為形成為接觸氧化物半導體層之絕緣層516。典型上，使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、等等。
為了與氧化物半導體膜530的膜形成同時去除絕緣層516的膜形成室中的餘留濕氣，較佳使用捕捉型真空泵(例如，低溫泵)。當在使用低溫泵抽真空的膜形成室中形成絕緣層516時，絕緣層516中的雜質濃度降低。此外，使用設有冷阱的渦輪泵作為去除絕緣層516的膜形成室中的餘留濕氣之抽真空單元。
較佳的是，使用例如氫、水、羥基或氫化物被去除的高純度氣體以作為用以形成絕緣層516的濺射氣體。
接著，在惰性氣體氛圍或氧氣氛圍中(較佳地，200℃至400℃(含)的溫度，例如，250℃至350℃(含))，執行第二熱處理。舉例而言，在氮氛圍中以250℃執行第二熱處理一小時。在第二熱處理中，在接觸絕緣層516下，部份氧化物半導體層(通道形成區)被加熱。
經由上述製程，與對氧化物半導體膜執行第一熱處理(從氧化物半導體層有意地去除例如氫、濕氣、羥基、或氫化物(也稱為氫化合物)等雜質之步驟)同時地降低的氧化物半導體的成份之一的氧供應至氧化物半導體層。因此，氧化物半導體層高度地純化且是電性上i型的(本質的)的氧化物半導體。
經由上述製程，形成電晶體510(請參見圖2D)。
當使用具有很多缺陷的氧化矽層作為絕緣層516時，以形成氧化矽層後執行的熱處理，含於氧化物半導體層中的例如氫、濕氣、羥基、或氫化物等雜質擴散至絕緣層，以便進一步降低氧化物半導體層中的雜質。
在絕緣層516之上形成保護絕緣層506。舉例而言，以RF濺射法形成氮化矽膜。RF濺射法具有高生產力；因此，RF濺射法較佳被使用作為保護絕緣層的膜形成方法。使用未含有例如濕氣等雜質且阻擋這些雜質從外部進入的無機絕緣膜，以作為保護絕緣層。在本實施例中，使用氮化矽膜以形成保護絕緣層506(請參見圖2E)。
在本實施例中，將有達到絕緣層516的複數個層形成於其上的基板505加熱至100℃至400℃的溫度，導入氫和濕氣已被去除的含有高純度氮的濺射氣體，並且使用矽半導體靶材，以形成氮化矽膜作為保護絕緣層506。也在此情形中，以類似於絕緣層516的方式而較佳地形成保護絕緣層506並去除處理室中的餘留濕氣。
在形成保護絕緣層之後，在空氣中，在100℃至200℃(含)的溫度下，又執行熱處理一小時至30小時。此熱處理可以在固定加熱溫度下執行。或者，重複地執行多次下述加熱溫度變化：加熱溫度從室溫增加至100℃至200℃(含)的溫度，然後降至室溫。
以此方式，根據本實施例所形成的包含高度純化的氧化物半導體層之電晶體具有高場效遷移率；因此，高速驅動是可能的。以氧化鉿膜使用於閘極絕緣層，電晶體的閘極漏電流可以被降低；因此，實現半導體裝置的電力節省。
此外，以氧化鉿膜使用於第一閘極絕緣層，使得閘極絕緣層能夠具有大於或等於2 nm的厚度(具體而言，2 nm至10 nm(含))，而取得與僅使用氧化矽膜形成的厚度小於或等於0.8 nm的閘極絕緣層相同的效果。
本實施例可以與實施例1任意地結合。
[實施例3]
在本實施例中，於下將說明形成包含二個閘極電極的雙閘極型電晶體，二個閘極電極的其中之一係設於通道形成區上方並以閘極絕緣層置於其間，而二個閘極電極中的另一個電極係設於通道形成區下方並以另一個閘極絕緣層置於其間。
注意，由於製程中段中的步驟與實施例2中的步驟相同，所以，將以相同的代號用於相同部份以作說明。
圖3A至3C顯示電晶體的剖面結構實施例。圖3A與圖2C相同。首先，根據實施例2，取得圖3A中所示的狀態。
接著，以類似於實施例2的方式，形成與部份氧化物半導體層接觸的絕緣層516以作為保護絕緣膜。在本實施例中，為了在稍後的步驟中形成第二閘極電極，以同於第二閘極絕緣層507b的材料及厚度，形成絕緣膜。
接著，如圖3B所示，在絕緣層516之上形成介電係數高於絕緣層516的絕緣層526。關於絕緣層526，形成材料及厚度與第一閘極絕緣層507a相同的絕緣膜，亦即，形成厚度20 nm的氧化鉿。
接著，在絕緣層526之上形成第二閘極電極508。第二閘極電極508被形成至具有使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧、或者含有上述材料作為其主成份的合金材料。
經由上述製程，製造圖3C中所示的電晶體520。
注意，使用氧化鉿形成的絕緣層526難以由濕式蝕刻蝕刻；因此，當在第二閘極電極508圖案化時使用濕式蝕刻時，絕緣層526作為蝕刻阻止層，且即使當絕緣層526的厚度為2 nm至10 nm(含)時，絕緣層526仍然不具有針孔等等；因此，實現具有均勻崩潰電壓的電晶體520。
關於比第二絕緣層具有更高的相對介電係數之第一絕緣層及　比第三絕緣層具有更高的相對介電係數之第四絕緣層，使用含鉿的絕緣膜，以致於本實施例的閘極絕緣層的厚度比以氧化矽膜的觀點考慮的閘極絕緣層的厚度還薄。
當以氧化物半導體層用於電晶體中包含通道形成區的半導體層時，電晶體的臨界電壓有時視半導體裝置的製程而在正或負方向上偏移。因此，以氧化物半導體使用於包含通道形成區的半導體層之電晶體較佳具有藉由使用類似於電晶體520中的雙閘極結構而控制臨界電壓的結構，其中，藉由控制第一閘極電極511或第二閘極電極508的電位，也將臨界電壓控制成變成所需值。
本實施例可以與實施例1或2任意地結合。
[實施例4]
氧化物半導體層容易受製程中產生的電場影響。因此，舉例而言，圖4A及4B顯示膜形成設備，在製造根據實施例1的如圖1D中所示的頂部閘極型電晶體的情形中，用以降低以濺射法在氧化物半導體層上形成閘極絕緣層時產生的電場之影響。
在本實施例中，將說明以圖4A及4B中所示的膜形成設備來形成氧化鉿膜的實施例。
在形成真空狀態的室301中，供應氬氣或O2與Ar氣的混合氣體，以致於連接至RF電源304的電極302和電極303被設置成彼此相面對。均具有氧化鉿的靶材308和靶材309分別被固定至電極302和電極303。
注意，圖4A是從上方觀視的室301的上視圖，圖4B是室301的剖面視圖。
基板305被垂直地設置且受到濺射膜形成法，以致於可以處理大尺寸的基板。以具有氧化鉿的靶材308和靶材309彼此面對且使基板305不會置於二個靶材之間之方式，使基板305幾乎不會曝露於電漿。基板305係設有被絕緣膜所覆蓋的氧化物半導體層，藉由使用圖4A及4B中所示的設備，形成氧化鉿膜而不使氧化物半導體層受到特別會成為問題之損傷(例如，電漿損傷)。依此方式，在由固持器307固定的基板305的表面上，形成氧化鉿膜。注意，以快門306停止基板上的膜形成直到膜形成速度穩定為止，並且，打開快門306以開始膜形成。雖然圖4A及4B中快門306是滑動型，但是，並無特別限定。
在圖4A中，雖然基板表面顯示為相對於室的底表面是垂直的，但不限於此，所以，基板藉由固持器307而被設置成表面相對於室的底部表面是歪斜的。固持器307係設有加熱器，當基板305受加熱時，執行膜形成。
藉由使用固持器307的加熱器，基板305被固持於保持降壓的室301中，基板305上的氧化物半導體層也被加熱，以致於基板305的溫度高於或等於100℃且低於550℃，較佳為200℃至400℃(含)。然後，當去除室301中的濕氣時，導入氫、水、等等被去除的濺射氣體(氧或氬)，因而使用上述靶材而形成氧化鉿膜。當使用固持器307的加熱器加熱基板305時形成氧化鉿膜，以致於也可以降低導因於濺射的損傷。
為了去除室301中的濕氣，較佳使用捕捉真空泵。舉例而言，較佳使用低溫泵、離子泵、鈦昇華泵等等。使用設有冷阱的渦輪泵。使用低溫泵等抽真空，將氫、水、等從處理室中去除。
此外，雖然在本實施例中以氧化鉿膜的膜形成為例說明，但是，並無特別限定，藉由使用圖4A及4B中所示的膜形成設備，使用可以用於閘極絕緣層或其它高k膜之絕緣膜的形成。此外，圖4A及4B中所示的膜形成設備可以被使用來形成與氧化物半導體層相接觸之絕緣膜。
[實施例5]
在本實施例中，將參考圖5A至5C，說明對應於半導體裝置的一個模式之液晶顯示面板的外觀及剖面。圖5A及5B為面板的平面視圖，在每一個面板的平面視圖中，電晶體4010、電晶體4011、及液晶元件4013被密封劑4005所密封於第一基板4001與第二基板4006之間。圖5B是圖5A或5C之M-N剖面視圖。
密封劑4005被設置成圍繞而設於第一基板4001之上的像素部4002及掃描線驅動電路4004。第二基板4006係設於像素部4002及掃描線驅動電路4004之上。因此，像素部4002及掃描線驅動電路4004與液晶層4008一起被第一基板4001、密封劑4005、及第二基板4006所密封。使用單晶半導體膜或多晶半導體膜而形成於分開製備之基板上的訊號線驅動電路4003安裝於一個區域中，所述區域與第一基板4001之上被密封劑4005所圍繞的區域不同。
注意，對於分開形成的驅動電路之連接方法並無特別限定，可以使用COG方法、打線接合法、TAB法、等等。圖5A顯示以COG法安裝訊號線驅動電路4003的實例。圖5C顯示以TAB法安裝訊號線驅動電路4003的實例。
設於第一基板4001上的像素部4002及掃描線驅動電路4004均包含多個電晶體。舉例而言，圖5B顯示包含於像素部4002中的電晶體4010以及包含於掃描線驅動電路4004中的電晶體4011。電晶體4011包含第一閘極絕緣層4020和第二閘極絕緣層4020b，使用實施例2中所述的第一閘極絕緣層402a和第二閘極絕緣層402b。以高k膜使用於第一閘極絕緣層402a，形成具有低閘極漏電流的電晶體。
使用實施例1中所述的具有低閘極漏電流之電晶體作為電晶體4010及電晶體4011。實施例1中所述的電晶體410、420、430、及440中的任何電晶體可以用作為用於驅動電路的電晶體4011以及用於像素的電晶體4010。在本實施例中，電晶體4010和4011為n通道電晶體。
導體層4040係設於與用於驅動電路中的電晶體4011中的氧化物半導體層的通道形成區重疊之部份絕緣層4021之上。導體層4040係設置在與氧化物半導體層的通道形成區重疊之位置，因而可以降低BT測試前後之間電晶體4011的臨界電壓的變化量。導體層4040的電位可以與電晶體4011的閘極電極層的電位相同或不同。導體層4040也可以用作為第二閘極電極層。或者，導體層4040的電位可為GND或OV，或者，導體層4040可處於浮動狀態。
包含於液晶元件4013中的像素電極層4030係電連接至電晶體4010。液晶元件4013的對置電極層4031係設置成用於第二基板4006。像素電極層4030、對置電極層4031、及液晶層4008彼此重疊的部份相當於液晶元件4013。注意，像素電極層4030及對置電極層4031係分別設有均作為對齊膜的絕緣層4032及絕緣層4033，並且，液晶層4008係夾置於電極層4030與對置電極層4031之間，而以絕緣層4032及絕緣層4033置於其間。
注意，可以使用透光基板作為第一基板4001與第二基板4006，舉例而言，透光基板可為例如聚酯膜、或丙烯酸樹脂膜等塑膠基板、玻璃基板、或陶瓷基板。
代號4305代表藉由選擇性地蝕刻絕緣膜而取得的柱狀間隔器，柱狀間隔器係設置成控制像素電極層4030與對置電極層4031之間的距離(胞間隙)。或者，也可以使用球形間隔器。對置電極層4031係電連接至形成於與電晶體4010相同的基板上之共同電位線。藉由使用共同連接部，對置電極層4031及共同電位線可以經由配置於成對基板之間的導電粒子而彼此電連接。注意，導電粒子係包含於密封劑4005中。
或者，可以使用不需要對齊膜之呈現藍相位的液晶。在該情形中，由於使用水平電場模式，所以，電極係配置成不同於圖5A至5C中所示的配置。舉例而言，像素電極層及共同電極層配置於相同的絕緣層之上，並且，水平電場被施加至液晶層。藍相位是當膽茲液晶的溫度增加時正好在膽茲相位變成各向等性相位之前產生的液晶相位的其中之一。由於藍相位僅在相當狹窄的溫度範圍內產生，所以，以含有5重量%或更高的掌性劑以擴展溫度範圍之液晶成份用於液晶層4008。包含呈現藍相位的液晶及掌性劑的液晶成份具有1 msec或更小的短響應時間；具有光學各向等性，而不需要對齊處理；並且，具有小的視角相依性。
注意，本實施例也可應用至透射式液晶顯示裝置與透反射式液晶顯示裝置。
說明液晶顯示裝置的實施例，其中，極化板係設置於基板的較外表面上(觀視者側上)，並且，用於顯示元件的著色層及電極層係設置於基板的較內表面上；但是，極化板可以被設置於基板的內表面上。極化板及著色層的疊疊結構不限於本實施例，可以根據極化板和著色層的材料或製程條件而適當地設置。此外，顯示部除外，可以設置作為黑色基質的遮光膜。
在電晶體4010和4011之上，絕緣層4041係形成為接觸氧化物半導體層。使用類似於實施例1中所述的絕緣膜407之材料及方法，以形成絕緣層4041。此處，使用實施例4中所述之膜形成設備，以濺射法形成氧化矽膜作為絕緣層4041。絕緣層4042係形成在絕緣層4041之上並與其接觸。使用類似於實施例1中所述的保護絕緣層409的材料及方法，以形成絕緣層4020。此外，保護絕緣層4042被作為平坦化絕緣膜的絕緣層4021所覆蓋，以降低導因於電晶體的表面粗糙度。
絕緣層4021係形成為平坦化絕緣膜。使用例如聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧樹脂等具有耐熱性的有機材料以作為絕緣層4021。除了這些有機材料之外，也能夠使用低介電常數材料(低k材料)、以矽烷為基礎的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、等等。注意，藉由堆疊這些材料所形成的多個絕緣膜，以形成絕緣層4021。
絕緣層4021之形成方法並未無特別限定，可以視材料而使用下述方法或機構：濺射法、SOG法、旋轉塗敷法、浸漬法、噴灑塗著法、滴放法(例如，噴墨法、網版印刷法、或偏離印刷法)、或例如刮刀、輥塗器、簾幕塗著器、刀式塗著器。絕緣層4021的烘烤步驟也作為半導體層的退火，以致於可以有效率地製造半導體裝置。
使用例如含有氧化鎢的氧化銦、含有氧化鎢的銦鋅氧化物、含有氧化鈦的氧化銦、含有氧化鈦的銦錫氧化物、銦錫氧化物(於下稱為ITO)、銦鋅氧化物、或添加氧化矽之銦錫氧化物等透光導電材料，以形成像素電極層4030及對置電極層4031。
此外，不同的訊號及電位從可撓性印刷電路(FPC)4018供應給分別形成的訊號線驅動電路4003、掃描線驅動電路4004、或像素部4002。
使用與包含於液晶元件4013中的像素電極層4030相同的導電膜，以形成連接端子電極4015。使用與電晶體4010和電晶體4011的源極電極和汲極電極相同的導電膜，以形成端子電極4016。
連接端子電極4015經由各向異性導電膜4019而被電連接至FPC 4018的端子。
圖5A至5C顯示訊號線驅動電路4003分別地形成及安裝於第一基板4001之上的實施例；但是，本發明的實施例不限於此結構。掃描線驅動電路可以分開地形成，然後安裝，或是，僅有部分訊號線驅動電路或部份掃描線驅動電路分別地形成，然後安裝。
[實施例6]
在本實施例中，將說明作為本發明的實施例之半導體裝置的電子紙實例。
以實施例2中所述的方法取得的包含堆疊的閘極絕緣層之電晶體用於電子紙，在電子紙中，電子墨水由電連接至切換元件的元件驅動。電子紙也稱為電泳顯示裝置(電泳顯示器)，其優點在於具有與一般紙相同等級的可讀性，比其它顯示裝置具有更少的耗電，並且，可以被製成薄且輕的。
電泳顯示器具有不同模式。電泳顯示器含有多個散佈於溶劑或溶質中的微囊，每一個微囊均含有正電荷的第一粒子及負電荷的第二粒子。藉由施加電場至微囊，微囊中的粒子以彼此相反的方向移動，並且，僅有聚集於一側上的粒子的顏色被顯示。注意，第一粒子及第二粒子均含有顏料，且當無電場時不會移動。此外，第一粒子與第二粒子具有不同的顏色(可以是無色)。
因此，電泳顯示器為利用所謂的電泳效應之顯示器，藉由電泳效應，使具有高介電常數的物質移動至高電場區。
有上述微囊散佈於溶劑中的溶液稱為電子墨水。此電子墨水可以被印於玻璃、塑膠、布、紙、等等的表面上。此外，藉由使用濾光器或具有色料的粒子，也能夠取得彩色顯示。
此外，假使多個上述微囊適當地配置於主動矩陣基板上以致於被夾置於二個電極之間時，可以完成主動矩陣顯示裝置，因而藉由施加電場至微囊，可以執行顯示。舉例而言，可以使用以實施例2中所述之薄膜電晶體形成的主動矩陣基板。
注意，微囊中的第一粒子及第二粒子可由選自導電材料、絕緣材料、半導體材料、磁性材枓、液晶材料、鐵電材料、電致發光材料、電色顯示材料、及磁泳材料中之單一材料、或這些材料中的任何材料的複合材料所形成。
圖6顯示作為半導體裝置的實施例之主動矩陣電子紙。半導體裝置中使用的電晶體51是以類似於實施例2中的薄膜電晶體之方式所製造的具有低閘極漏電流的電晶體。
圖6中的電子紙是使用扭轉球顯示系統的顯示裝置實例。扭轉球顯示系統意指一種方法，其中，著色成黑色及白色的球形粒子係配置於第一電極層與第二電極層之間，第一電極層與第二電極層是用以顯示元件的電極層，並且，在第一電極層與第二電極層之間產生電位差，以控制球形粒子的方向，以致於執行顯示。
電晶體581是底部閘極型電晶體，其包含氧化物半導體層，所述氧化物半導體層係位於第一閘極絕緣層582a和第二閘極絕緣層582b的堆疊之上且與其接觸並且被與氧化物半導體層接觸之絕緣層583所覆蓋。注意，使用含鉿的絕緣膜，以形成第一閘極絕緣層582a，所述含鉿的絕緣膜的相對介電係數比第二閘極絕緣層582b的相對介電係數還高。
電晶體581的源極電極或汲極電極經由形成於絕緣層583、絕緣層584、及絕緣層585中的開口而與第一電極層587相接觸，因而電晶體581係電連接至第一電極層587。在第一電極層587與第二電極層588之間，球形粒子589係設於成對基板580和596之間，每一個球形粒子589均具有黑色區590a和白色區590b，以液體填充圍繞黑色區590a和白色區590b。圍繞球形粒子589的空間用例如樹脂等填充物595來予以填充(請參見圖6)。
此外，第一電極層587對應於像素電極，第二電極層588對應於共同電極。第二電極層588電連接至設於與電晶體581相同的基板之上之共同電位線。藉由使用共同連接部，第二電極層588與共同電位線經由設於成對基板580與596之間的導電粒子而彼此電連接。
此外，也能夠使用電泳元件以取代扭轉球。使用具有約10μm至200μm的直徑之微囊，其中，透明液體、正電荷的白微粒子、及負電荷的黑微粒子封裝於微囊中。在設於第一電極層與第二電極層之間的微囊中，當由第一電極層及第二電極層施加電場時，白微粒與黑微粒移至彼此相反的方向，以致於可以顯示白色及黑色。使用此原理的顯示元件是電泳顯示元件，一般稱為電子紙。電泳顯示元件具有比液晶顯示元件還高的反射率；因此，不需要輔助光、耗電低且在昏暗的地方仍可辨識顯示部。此外，即使當電力未供應給顯示部時，仍然可以保持曾經顯示的影像。因此，即使具有顯示功能的半導體裝置(也簡稱為顯示裝置或設有顯示裝置之半導體裝置)離開電波源時，仍然可以儲存顯示的影像。
經由上述製程，可以製造包含具有低漏電流的電晶體的省電電子紙。
本實施例可以與其它實施例中所述的結構適當地結合實施。
[實施例7]
在本實施例中，於下將說明在相同基板之上形成包含氧化物半導體的電晶體及包含氧化物半導體以外的材料之電晶體的實例。
圖7A及7B顯示半導體裝置的結構實例。圖7A顯示半導體裝置的剖面，圖7B顯示半導體裝置的平面視圖。此處，圖7A對應於圖7B中的A1-A2和B1-B2剖面。圖7A及7B中所示的半導體裝置包含電晶體160及電晶體162，電晶體160在下部包括第一半導體材料，電晶體162在上部包括第二半導體。在本實施例中，第一半導體材料是氧化物半導體以外的半導體材料(例如，矽)，第二半導體材料是氧化物半導體。包含氧化物半導體以外的材料之電晶體容易以高速操作。另一方面，包含氧化物半導體的電晶體因其特徵而能長時間地固持電荷。
圖7A及7B中的電晶體160包含設於包括半導體材料(例如，矽)的基板100中的通道形成區116；複數個雜質區120，設置成將通道形成區116夾置於其間；複數個金屬化合物區124，接觸雜質區120；閘極絕緣層108，係設置於通道形成區116之上；以及閘極電極110，係設置於閘極絕緣層108之上。
關於包含半導體材料的基板100，可以使用矽、碳化矽、等等所製成的多晶半導體基板或單晶半導體基板；矽鍺或類似者所製成的化合物半導體基板；SOI基板；或類似者。注意，一般而言，「SOI基板」一詞意指矽半導體層設於絕緣表面上的基板。在本說明書等中，「SOI」基板在其類別中也包含矽以外的材料形成的半導體層設於絕緣表面上的基板。亦即，包含於「SOI」基板中的半導體層不限於矽半導體層。此外，「SOI基板」是具有半導體層設於例如玻璃基板等絕緣基板之上並以絕緣層置於其間的結構。
電極126係連接至電晶體160的部份金屬化合物區124。此處，電極126用作為電晶體160的源極電極或汲極電極。元件隔離絕緣層106係設於基板100之上以圍繞電晶體160。絕緣層128及絕緣層130係設置成覆蓋電晶體160。注意，較佳的是，如圖7A和7B所示，電晶體160未具有側壁絕緣層以實現高集成度。另一方面，當重點在於電晶體160的特徵時，側壁絕緣層可以被設在閘極電極110的側表面上，以提供具有雜質濃度彼此不同的區域之複數個雜質區120。
以已知的技術，形成電晶體160。此電晶體能夠高速操作。因此，藉由使用電晶體作為讀取電晶體，能夠高速地讀取資料。
在形成電晶體160之後，藉由使絕緣層128和絕緣層130受到CMP處理而曝露閘極電極110和電極126的上表面，以作為電晶體162和電容器164形成前的處理。或者，能夠使用蝕刻處理等CMP處理以作為使閘極電極110和電極126的上表面曝露之處理(蝕刻處理等可以與CMP處理相結合)。注意，較佳的是儘可能地平坦化絕緣層128和絕緣層130的表面，以增進電晶體162的特徵。
接著，在閘極電極110、電極126、絕緣層128、絕緣層130、等等之上形成導電層，並且，選擇性地蝕刻導電層，以致於形成源極或汲極電極142a和源極或汲極電極142b。
以例如濺射法等PVD法、或例如電漿CVD法等CVD法，形成導電層。此外，關於導電層的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鉬、和鎢之元素、包含上述元素作為其成份的合金、或類似者。可以使用錳、鎂、鋯、鈹、釹、及鈧中的任何元素、或是包含任何這些元素的組合之材料。
導電層可以具有單層結構或包含二或更多層的疊層結構。舉例而言，可為鈦膜或氮化鈦膜的單層結構、具有含矽的鋁膜之單層結構、鈦膜係堆疊於鋁膜之上之雙層結構、鈦膜係堆疊於氮化鈦膜之上之雙層結構、以及鈦膜、鋁膜、及鈦膜依序堆疊的三層結構。注意，在導電層具有鈦膜或氮化鈦膜的單層結構之情形中，具有導電層容易處理成具有錐形形狀的源極或汲極電極142a和源極或汲極電極142b。
上電晶體162的通道長度(L)係由源極或汲極電極142a的下邊緣部份與源極或汲極電極142b的下邊緣部份之間的距離來予以決定。注意，在形成通道長度(L)短於25 nm的電晶體之情形中用以形成所使用的掩罩的曝光中，較佳的是使用波長短至數奈米至數十奈米的極紫外光。
接著，在源極或汲極電極142a之上形成絕緣層143a，以及在源極或汲極電極142b之上形成絕緣層絕緣層143b。形成覆蓋源極或汲極電極142a和源極或汲極電極142b之絕緣層、然後選擇性地蝕刻絕緣層，以形成絕緣層143a和絕緣層143b。此外，絕緣層143a和絕緣層143b形成為與稍後要被形成的閘極電極部份地重疊。藉由設置此絕緣層，在閘極電極與源極或汲極電極之間形成的電容可以被降低。
使用包含例如氧化矽、氧氮化矽、氮化矽、或氧化鋁等無機絕緣材料之材料，以形成絕緣層143a和絕緣層143b。
注意，為了降低閘極電極與源極或汲極電極之間形成的電容，較佳的是形成絕緣層143a和絕緣層143b；但是，也能夠使用無絕緣層的結構。
接著，在形成氧化物半導體層以覆蓋源極或汲極電極142a和源極或汲極電極142b之後，選擇性地蝕刻氧化物半導體層，以形成氧化物半導體層144。
使用實施例2中所述的材料及形成製程，以形成氧化物半導體層。
之後，對氧化物半導體層較佳地執行熱處理(第一熱處理)。藉由第一熱處理，去除氧化物半導體層中的過量氫(包含水及羥基)，並且，增進氧化物半導體層的結構，以致於降低氧化物半導體層的能隙中的缺陷狀態。第一熱處理的溫度被設定為等於或高於300℃且低於550℃的溫度，或400℃至500℃(含)。
舉例而言，以下述方式執行熱處理：將物體導入使用電阻式加熱元件等的電熱爐中，在氮氛圍中，以450℃加熱一小時。在熱處理期間，氧化物半導體層未曝露於空氣，以防止水和氫進入。藉由第一熱處理降低雜質，以致於取得i型(本質的)或實質上i型的氧化物半導體層。因此，能夠實現具有極度優良特徵的電晶體。
接著，形成與氧化物半導體層144相接觸的第一閘極絕緣層146，並且，在其之上形成第二閘極絕緣層。
以電漿CVD法或濺射法，使用氧化矽、氮化矽、或氧氮化矽，形成第一閘極絕緣層146a。
此外，以實施例2中所述之相對介電係數高於或等於10的高k膜使用於第二閘極絕緣層146b。藉由使用高k膜，抑制導因於閘極絕緣層的薄化之閘極漏電流的增加；因此，半導體裝置微小化。注意，第一閘極絕緣層146a和第二閘極絕緣層146b的總厚度設定為2 nm至100 nm(含)，較佳為10 nm至50 nm(含)。
接著，在第二閘極絕緣層146b之上，在與氧化物半導體層144重疊的區域中形成閘極電極148a，並且，在與源極或汲極電極142a重疊的區域中形成電極148b。
在形成第一閘極絕緣層146a或第二閘極絕緣層146b之後，在惰性氣體氛圍或氧氛圍中，較佳執行第二熱處理。第二熱處理的溫度設定為200℃至450℃(含)，較佳為250℃至350℃(含)。舉例而言，在氮氛圍中，以250℃執行熱處理一小時。第二熱處理可以降低電晶體的電特徵變異。此外，第一閘極絕緣層146a或第二閘極絕緣層146b包含氧；因此，氧供應至氧化物半導體層144以填充氧化物半導體層144中的氧空乏，以致於形成i型(本質的)或實質上i型的氧化物半導體層。
注意，第二熱處理的時機未特別限定於此。舉例而言，可以在形成閘極電極之後執行第二熱處理。或者，接著在第一熱處理之後，執行第二熱處理，第一熱處可以是第二熱處理的二倍，或者第二熱處理可以是第一熱處理的二倍。
如上所述般，藉由應用第一熱處理及第二熱處理的至少其中之一，以純化氧化物半導體層144，以致於在其中含有儘可能少的主成份之外的雜質。
以導電層形成在閘極絕緣層146b之上、然後被選擇性地蝕刻之方式，形成閘極電極148a和電極148b。
接著，在第二閘極絕緣層146b、閘極電極148a、和閘極電極148b之上，形成絕緣層150和絕緣層152。以濺射法、CVD法、等等，形成絕緣層150和絕緣層152。絕緣層150和絕緣層152係由包含例如氧化矽、氧氮化矽、氮化矽、氧化鉿、或氧化鋁等無機絕緣材料所形成。
接著，在第一閘極絕緣層146a、第二閘極絕緣層146b、絕緣層150、及絕緣層152中，形成抵達源極或汲極電極142b的開口。使用掩罩等，藉由選擇性蝕刻，形成開口。
此處，在與電極126重疊的區域中，較佳形成開口。藉由在此區域中形成開口，防止導因於電極的接觸區造成之元件面積的增加。換言之，增加半導體裝置的集成度。
之後，在開口中形成電極154，在絕緣層152之上形成與電極154相接觸的佈線156。
舉例而言，以下述方式形成電極154：在包含開口的區域中，以PVD法、CVD法、等等，形成導電層，然後，藉由蝕刻處理、CMP、等等，去除部份導電層。
以例如濺射法為代表的PVD法、或例如電漿CVD法等CVD法形成導電層、然後圖案化，以形成佈線156。此外，關於導電層的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鉬、和鎢之元素、包含上述元素作為其成份的合金、或類似者。可以使用錳、鎂、鋯、鈹、釹、及鈧中的任何元素、或是包含任何這些元素的組合之材料。細節類似於源極或汲極電極142a等。
經由上述製程，完成包含純化的氧化物半導體層144之電容器164和電晶體162。電容器164包含源極或汲極電極142a、氧化物半導體層144、第一閘極絕緣層146a、第二閘極絕緣層146b、以及電極148b。
注意，在圖7A及7B中所示的電容器164中，藉由堆疊氧化物半導體層144、第一閘極絕緣層146a、和第二閘極絕緣層146b，充份地確保源極或汲極電極142a與電極148b之間的絕緣。無需多言，可以使用沒有氧化物半導體層144的電容器164以確保充份的電容。或者，電容器164包含以類似於絕緣層143a的方式形成的絕緣層。此外，在不需要電容器的情形中，可以使用無電容器164的結構。
藉由使用高度純化且變成本質的氧化物半導體層144，充份地降低電晶體的關閉狀態電流。然後，藉由使用此電晶體，取得能夠相當長時間地儲存所儲存的資料之半導體裝置。
此外，在本實施例中所述的半導體裝置中共同使用佈線；因此，實現集成度充份增進的半導體裝置。此外，藉由形成彼此重疊的電極126和電極154，可以防止導因於電極的接觸區造成的元件的面積增加。因此，實現更高的集成度。
本實施例中所述的結構、方法、等等可以與其它實施例中所述的任何結構、方法、等等適當地結合。
[實施例8]
本說明書中揭示的半導體裝置可以應用至不同的電子設備(包含遊戲機)。電子設備的實施例為電視機(也稱為電視或電視接收器)、電腦等的監視器、例如數位相機或數位攝影機等像機、數位相框、行動電話手機(也稱為行動電話或行動裝置)、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、以及例如彈珠台等大型遊戲機、等等。
在本實施例中，將參考圖8A至8E，說明安裝有實施例1至3中任一實施例中取得的具有低閘極漏電流的電晶體之電子設備的實例。
圖8A顯示至少安裝有顯示裝置作為元件而製成的膝上型個人電腦，其包含主體3001、機殼3002、顯示部3003、鍵盤3004、等等。注意，本膝上型個人電腦包含實施例5中所述的省電顯示裝置及包含具有低閘極漏電流的電晶體。
圖8B顯示至少安裝有顯示裝置作為元件而製成的可攜式資訊終端(PDA)，其在主體3021中包含顯示部3023、外部介面3025、操作鍵3024、等等。包含探針3002作為操作配件。注意，本可攜式資訊終端包含實施例5中所述的省電顯示裝置及包含具有低閘極漏電流的電晶體。
圖8C顯示電子書讀取器，其藉安裝有實施例6中所述的省電電子紙而被製成的，且包含具有低閘極漏電流的電晶體作為元件。圖8C顯示電子書讀取器的實施例。舉例而言，電子書讀取器2700包含二機殼：機殼2701和機殼2703。機殼2701和機殼2703藉由鉸鏈2711而相結合，以致於電子書讀取器2700以鉸鏈2711為軸而被開啟和關閉。藉由此結構，電子書讀取器2700可以如紙書般操作。
顯示部2705及顯示部2707係分別併入於機殼2701及機殼2703中。顯示部2705和顯示部2707可以顯示一個影像、或不同的影像。在不同影像顯示於不同的顯示部之結構中，舉例而言，右顯示部(圖8C中的顯示部2705)可以顯示文字，左顯示部(圖8C中的顯示部2707)可以顯示影像。
圖8C顯示一個實例，其中，機殼2701係設有操作部等等。舉例而言，機殼2701係設有電源開關2721、操作鍵2723、揚聲器2725、等等。藉由操作鍵2723，可以翻頁。注意，鍵盤、指向裝置、等等可以被設於設有顯示部的機殼之表面上。此外，在機殼的背面或側面上，可以設置外部連接端子(例如，耳機端子、USB端子、可以連接至例如AC轉接器及USB纜線等不同纜線的端子、等等)、記錄媒體插入部、等等。此外，電子書讀取器2700可以具有電子字典的功能。
電子書讀取器2700可以具有能夠無線發送及接收資料的配置。經由無線通訊，可以從電子書伺服器購買及下載所需的書資料等等。
圖8D顯示行動電話，其藉由安裝有實施例5中所述的省電顯示裝置而製成的，且包含具有低閘極漏電流的電晶體作為元件，行動電話包含機殼2800及機殼2801等二機殼。機殼2801包含顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、相機鏡頭2807、外部連接端子2808、等等。機殼2801設有用於將可攜式資訊終端充電的太陽能電池2810、外部記憶體槽2811、等等。此外，天線被併入於機殼2801中。
顯示面板2802係設有觸控面板。圖8D中以虛線表示顯示為影像的多個操作鍵2805。注意，也包含升壓電路，藉由升壓電路，將太陽能電池2810輸出的電壓升壓至每一個電路所需的電壓。
在顯示面板2802中，可以視使用樣式而適當地改變顯示方向。此外，行動電話在與顯示面板2802相同的表面上設有相機鏡頭2807；因此，能夠作為視訊電話。揚聲器2803及麥克風2804可以用於視訊電話、記錄及播放聲音、等等、以及語音電話。此外，如圖8D中所示展開之機殼2800和機殼2801可以滑動以致於一個機殼疊在另一個機殼上；因此，可以縮小行動電話的尺寸，使得行動電話適於攜帶。
外部連接端子2808可以連接至AC轉接器及例如USB纜線等各種型式的纜線，而能夠與個人電腦進行資料通訊及充電。此外，將儲存媒體插入至外部記憶體插槽1811，可以儲存及轉移大量資料。實施例6中所述的半導體裝置可以被使用作為儲存媒體。根據實施例6，藉由使用能夠充份降低關閉狀態電流的電晶體，取得能夠非常長時間地固持儲存的資料之半導體裝置。
此外，除了上述功能之外，可以提供紅外線通訊功能、電視接收功能、等等。
圖8E顯示數位相機，其藉由安裝有實施例5中所述的省電顯示裝置而被製成的，且包含具有低閘極漏電流的電晶體作為元件，數位相機包含主體3051、顯示部(A)3057、目鏡3503、操作開關3054、顯示部(B)3055、電池3056、等等。
本實施例可以與實施例1至6中任一實施例結合實施。
本申請案根據2010年2月5日向日本專利局申請之日本專利申請序號2010-024860，其整體內容於此一併列入參考。
100．．．基板
106．．．元件隔離絕緣層
108．．．閘極絕緣層
110．．．閘極電極
116．．．通道形成區
120．．．雜質區
124．．．金屬化合物區
126．．．電極
128．．．絕緣層
130．．．絕緣層
142a．．．汲極電極
142b．．．源極電極
143a．．．絕緣層
143b．．．絕緣層
144．．．氧化物半導體層
146a．．．閘極絕緣層
146b．．．閘極絕緣層
148a．．．閘極電極
148b．．．電極
150．．．絕緣層
152．．．絕緣層
154．．．電極
156．．．佈線
160．．．電晶體
162．．．電晶體
164．．．電容器
301．．．室
302．．．電極
303．．．電極
304．．．RF電源
305．．．基板
306．．．開門
307．．．固持器
308．．．固持器
400．．．基板
401．．．閘極電極
402a．．．第一閘極絕緣層
402b．．．第二閘極絕緣層
403．．．氧化物半導體層
405a．．．源極電極
405b．．．汲極電極
407．．．絕緣膜
409．．．保護絕緣層
410．．．電晶體
411．．．像素電極
402．．．電晶體
427．．．絕緣層
430．．．電晶體
436a．．．佈線層
436b．．．佈線層
437．．．絕緣層
440．．．電晶體
505．．．基板
506．．．保護絕緣層
507a．．．閘極絕緣層
507b．．．閘極絕緣層
510．．．電晶體
511．．．閘極電極
515a．．．源極電極
515b．．．汲極電極
516．．．絕緣層
520．．．電晶體
526．．．絕緣層
530．．．氧化物半導體膜
531．．．氧化物半導體層
580．．．基板
581．．．電晶體
582a．．．閘極絕緣層
582b．．．閘極絕緣層
583．．．絕緣層
587．．．電極層
588．．．電極層
589．．．球形粒子
590a．．．黑色區
590b．．．白色區
595．．．填充物
2700．．．電子書讀取器
2701．．．機殼
2703．．．機殼
2705．．．顯示部
2707．．．顯示部
2711．．．鉸鏈
2721．．．電源開關
2723．．．操作鍵
2725．．．揚聲器
2800．．．機殼
2801．．．機殼
2802．．．顯示面板
2803．．．揚聲器
2804．．．麥克風
2805．．．操作鍵
2806．．．指向裝置
2807．．．相機鏡頭
2808．．．外部連接端子
2810．．．太陽能電池
2811．．．外部記憶體槽
3001．．．主體
3002．．．機殼
3003．．．顯示部
3004．．．鍵盤
3021．．．主體
3022．．．探針
3023．．．顯示部
3024．．．操作鍵
3025．．．外部介面
3051．．．主體
3053．．．目鏡
3054．．．操作鍵
3055．．．顯示部(B)
3056．．．電池
3057．．．顯示部(A)
4001．．．基板
4002．．．像素部
4003．．．訊號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封劑
4006．．．基板
4008．．．液晶層
4010．．．電晶體
4011．．．電晶體
4013．．．液晶元件
4015．．．連接端子電極
4016．．．端子電極
4018．．．可撓性印刷電路
4019．．．各向異性導電膜
4020a．．．閘極絕緣層
4020b．．．閘極絕緣層
4030．．．像素電極層
4031．．．對置電極層
4032．．．絕緣層
4040．．．導電層
4041．．．絕緣層
4042．．．絕緣層
圖1A至1D是剖面視圖，均顯示本發明的實施例。
圖2A至2E是剖面視圖，顯示本發明的實施例。
圖3A至3C是剖面視圖，顯示本發明的實施例。
圖4A及4B分別是上視圖及剖面視圖，顯示本發明的實施例。
圖5B及圖5A和5C分別是剖面視圖及上視圖，顯示本發明的實施例。
圖6是剖面視圖，顯示本發明的實施例。
圖7A及7B分別是剖面視圖及上視圖，顯示本發明的實施例。
圖8A至8E均顯示電子設備的實例。
400．．．基板
401．．．閘極電極
402a．．．第一閘極絕緣層
402b．．．第二閘極絕緣層
403．．．氧化物半導體層
405a．．．源極電極
405b．．．汲極電極
407．．．絕緣膜
409．．．保護絕緣層
410．．．電晶體

Claims (31)

  1. 一種半導體裝置，包含：在具有絕緣表面的基板之上之第一絕緣層；在該第一絕緣層之上的氧化物半導體層；在該氧化物半導體層之上的第二絕緣層；在該第二絕緣層之上的第三絕緣層；以及閘極電極，與該第三絕緣層之上的該氧化物半導體層重疊，其中，該第三絕緣層為氧化物層並且比該第二絕緣層具有更高的相對介電係數。
  2. 如申請專利範圍第1項之半導體裝置，其中，該第一絕緣層、該第二絕緣層、及該氧化物半導體層係藉由濺射法來予以形成。
  3. 如申請專利範圍第1項之半導體裝置，其中，該第三絕緣層包括相對介電係數高於10的材料。
  4. 如申請專利範圍第1項之半導體裝置，其中，該第三絕緣層包括含鉿的絕緣膜。
  5. 如申請專利範圍第1項之半導體裝置，其中，該第三絕緣層包括選自由氧化鉿、矽酸鉿、鉿氧氮化物矽酸鹽、鋁酸鉿、氧化鋯、氧化鉭、及鋯鋁氧化物所組成的群組中的其中之一。
  6. 如申請專利範圍第1項之半導體裝置，其中，該第二絕緣層和該第三絕緣層的總厚度係小於或等於100nm。
  7. 一種半導體裝置，包括： 在基板之上的第一閘極電極；在該第一閘極電極之上的第一絕緣層；在該第一絕緣層之上的第二絕緣層；在該第二絕緣層之上的氧化物半導體層；在該氧化物半導體層之上的第三絕緣層；在該第三絕緣層之上的第四絕緣層；以及與該第一閘極電極重疊並且在該第四絕緣層之上的第二閘極電極，其中，該第一絕緣層為氧化物層並且比該第二絕緣層具有更高的相對介電係數。
  8. 如申請專利範圍第7項之半導體裝置，其中，該第二絕緣層、該第三絕緣層、及該氧化物半導體層係藉由濺射法來予以形成。
  9. 如申請專利範圍第7項之半導體裝置，其中，該基板具有絕緣表面，並且其中，該第一閘極電極係形成於該基板與該氧化物半導體層之間。
  10. 如申請專利範圍第7項之半導體裝置，其中，該第一絕緣層包括相對介電係數高於10的材料。
  11. 如申請專利範圍第7項之半導體裝置，其中，該第一絕緣層包括含鉿的絕緣膜。
  12. 如申請專利範圍第7項之半導體裝置，其中，該第一絕緣層包括選自由氧化鉿、矽酸鉿、鉿氧氮化物矽酸鹽、鋁酸鉿、氧化鋯、氧化鉭、及鋯鋁氧化物所組成的群 組中的其中之一。
  13. 一種半導體裝置，包括：第一絕緣層，係設置成接觸第一閘極電極；第二絕緣層，係設置成接觸該第一絕緣層；氧化物半導體層，係設置成接觸該第二絕緣層；第三絕緣層，係設置成接觸該氧化物半導體層，第四絕緣層，比該第三絕緣層具有更高的相對介電係數且接觸該第三絕緣層；以及第二閘極電極，與該第一閘極電極重疊及接觸該第四絕緣層，其中，該氧化物半導體層係設於該第二絕緣層與該第三絕緣層之間，並且其中，該第一絕緣層比該第二絕緣層具有更高的相對介電係數。
  14. 如申請專利範圍第13項之半導體裝置，其中，該第一絕緣層包括相對介電係數高於10的材料。
  15. 如申請專利範圍第13項之半導體裝置，其中，該第一絕緣層包括含鉿的絕緣膜。
  16. 如申請專利範圍第13項之半導體裝置，其中，該第一絕緣層包括選自由氧化鉿、矽酸鉿、鉿氧氮化物矽酸鹽、鋁酸鉿、氧化鋯、氧化鉭、及鋯鋁氧化物所組成的群組中的其中之一。
  17. 如申請專利範圍第7或13項之半導體裝置，其中，該第一絕緣層和該第二絕緣層的總厚度係小於或等於 100nm。
  18. 一種半導體裝置的製造方法，包括下述步驟：在基板之上形成第一閘極電極；在該第一閘極電極之上形成第一絕緣層；在該第一絕緣層之上形成第二絕緣層；在該第二絕緣層之上形成氧化物半導體層；在該氧化物半導體層之上形成第三絕緣層；在該第三絕緣層之上形成第四絕緣層；以及在該第四絕緣層之上形成第二閘極電極，其中，該第一絕緣層為氧化物層並且比該第二絕緣層具有更高的相對介電係數。
  19. 如申請專利範圍第18項之方法，其中，該第二絕緣層及該氧化物半導體層係藉由濺射法來予以形成。
  20. 如申請專利範圍第18項之方法，其中，該第一絕緣層包括相對介電係數高於10的材料。
  21. 如申請專利範圍第18項之方法，其中，該第一絕緣層包括含鉿的絕緣膜。
  22. 如申請專利範圍第18項之方法，其中，該第一絕緣層包括選自由氧化鉿、矽酸鉿、鉿氧氮化物矽酸鹽、鋁酸鉿、氧化鋯、氧化鉭、及鋯鋁氧化物所組成的群組中的其中之一。
  23. 如申請專利範圍第18項之方法，又包括在包含氮、氧、或稀有氣體的氛圍下以高於或等於400℃且低於基板的應變點之溫度，對該氧化物半導體層執行熱處理之 步驟。
  24. 一種半導體裝置的製造方法，包括下述步驟：在基板之上形成源極電極和汲極電極；在該源極電極和該汲極電極之上形成氧化物半導體層；在該氧化物半導體層之上形成第一絕緣層；在該第一絕緣層之上形成第二絕緣層；在該第二絕緣層之上形成閘極電極；以及在該第二絕緣層之上形成電極，以形成電容器於該電極與該源極電極和該汲極電極的其中一者的一部分之間，並且該氧化物半導體層、該第一絕緣層及該第二絕緣層係插設於其間，其中，該第二絕緣層比該第一絕緣層具有更高的相對介電係數。
  25. 如申請專利範圍第24項之方法，其中，該第一絕緣層及該氧化物半導體層係藉由濺射法來予以形成。
  26. 如申請專利範圍第24項之方法，其中，該第二絕緣層包括相對介電係數高於10的材料。
  27. 如申請專利範圍第24項之方法，其中，該第二絕緣層包括含鉿的絕緣膜。
  28. 如申請專利範圍第24項之方法，其中，該第二絕緣層包括選自由氧化鉿、矽酸鉿、鉿氧氮化物矽酸鹽、鋁酸鉿、氧化鋯、氧化鉭、及鋯鋁氧化物所組成的群組中的其中之一。
  29. 如申請專利範圍第24項之方法，又包括在包含氮、氧、或稀有氣體的氛圍下以高於或等於400℃且低於基板的應變點之溫度，對該氧化物半導體層執行熱處理之步驟。
  30. 如申請專利範圍第18或24項之方法，其中，該第一絕緣層和該第二絕緣層的總厚度係小於或等於100nm。
  31. 如申請專利範圍第18或24項之方法，其中，該氧化物半導體層係形成於基板溫度被設定為100℃至600℃之溫度的狀態中。
TW100102492A 2010-02-05 2011-01-24 半導體裝置及半導體裝置之製造方法 TWI524518B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010024860 2010-02-05

Publications (2)

Publication Number Publication Date
TW201145510A TW201145510A (en) 2011-12-16
TWI524518B true TWI524518B (zh) 2016-03-01

Family

ID=44352971

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104141713A TWI587520B (zh) 2010-02-05 2011-01-24 半導體裝置及半導體裝置之製造方法
TW100102492A TWI524518B (zh) 2010-02-05 2011-01-24 半導體裝置及半導體裝置之製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104141713A TWI587520B (zh) 2010-02-05 2011-01-24 半導體裝置及半導體裝置之製造方法

Country Status (6)

Country Link
US (2) US8829586B2 (zh)
JP (9) JP5647906B2 (zh)
KR (8) KR20120130763A (zh)
CN (2) CN105405747B (zh)
TW (2) TWI587520B (zh)
WO (1) WO2011096271A1 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120130763A (ko) * 2010-02-05 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR102114012B1 (ko) * 2010-03-05 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
KR101844953B1 (ko) * 2011-03-02 2018-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8987728B2 (en) * 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US9048788B2 (en) * 2011-05-13 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photoelectric conversion portion
KR102504604B1 (ko) 2011-09-29 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
CN105514174B (zh) 2011-09-29 2019-03-08 株式会社半导体能源研究所 半导体器件
US9117916B2 (en) 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG11201504615UA (en) 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
US8796682B2 (en) * 2011-11-11 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US10026847B2 (en) 2011-11-18 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing semiconductor element, and semiconductor device including semiconductor element
US8969130B2 (en) * 2011-11-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Insulating film, formation method thereof, semiconductor device, and manufacturing method thereof
TWI584383B (zh) 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102295888B1 (ko) * 2012-01-25 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102059218B1 (ko) 2012-05-25 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스 및 반도체 장치
WO2014069260A1 (ja) * 2012-10-29 2014-05-08 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
TWI608616B (zh) * 2012-11-15 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6207869B2 (ja) * 2013-04-12 2017-10-04 三井造船株式会社 半導体素子の製造方法
TWI690085B (zh) * 2013-05-16 2020-04-01 日商半導體能源研究所股份有限公司 半導體裝置
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9601591B2 (en) * 2013-08-09 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6104775B2 (ja) * 2013-09-24 2017-03-29 株式会社東芝 薄膜トランジスタ及びその製造方法
CN113793872A (zh) * 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
US10056497B2 (en) * 2015-04-15 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN106469750A (zh) * 2015-08-19 2017-03-01 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法
CN105702376A (zh) * 2016-04-07 2016-06-22 无锡南理工科技发展有限公司 双屏蔽绝缘通信电缆
JP6875808B2 (ja) * 2016-09-09 2021-05-26 キヤノン株式会社 情報処理装置
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102550633B1 (ko) 2018-05-04 2023-07-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR102216132B1 (ko) 2019-08-26 2021-02-16 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
WO2021048696A1 (ja) * 2019-09-13 2021-03-18 株式会社半導体エネルギー研究所 半導体装置
WO2021064503A1 (ja) * 2019-10-04 2021-04-08 株式会社半導体エネルギー研究所 半導体装置
KR102245781B1 (ko) * 2020-09-09 2021-04-28 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법

Family Cites Families (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS62274773A (ja) * 1986-05-23 1987-11-28 Hitachi Ltd 半導体記憶装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0254572A (ja) * 1988-08-18 1990-02-23 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5770483A (en) * 1996-10-08 1998-06-23 Advanced Micro Devices, Inc. Multi-level transistor fabrication method with high performance drain-to-gate connection
US7052941B2 (en) * 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6774397B2 (en) * 2000-05-12 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
TW490858B (en) * 2001-04-26 2002-06-11 Samsung Electronics Co Ltd Polycrystalline thin film transistor for liquid crystal device(LCD) and method of manufacturing the same
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004079696A (ja) 2002-08-14 2004-03-11 Renesas Technology Corp 半導体記憶装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7407895B2 (en) 2003-03-26 2008-08-05 Riken Process for producing dielectric insulating thin film, and dielectric insulating material
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7632738B2 (en) * 2003-06-24 2009-12-15 Sang-Yun Lee Wafer bonding method
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005101141A (ja) 2003-09-24 2005-04-14 Renesas Technology Corp 半導体集積回路装置およびその製造方法
KR100615085B1 (ko) 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7572718B2 (en) 2004-04-19 2009-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20060068532A1 (en) 2004-09-28 2006-03-30 Sharp Laboratories Of America, Inc. Dual-gate thin-film transistor
US7161203B2 (en) * 2004-06-04 2007-01-09 Micron Technology, Inc. Gated field effect device comprising gate dielectric having different K regions
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7378702B2 (en) * 2004-06-21 2008-05-27 Sang-Yun Lee Vertical memory device structures
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100659061B1 (ko) * 2004-09-20 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7453755B2 (en) * 2005-07-01 2008-11-18 Sandisk 3D Llc Memory cell with high-K antifuse for reverse bias programming
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4958253B2 (ja) * 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073698A (ja) * 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP2007096151A (ja) * 2005-09-30 2007-04-12 Toshiba Corp 半導体記憶装置およびその製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US20090090914A1 (en) 2005-11-18 2009-04-09 Koki Yano Semiconductor thin film, method for producing the same, and thin film transistor
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250862A (ja) 2006-03-16 2007-09-27 Seiko Epson Corp 半導体装置、集積回路、及び電子機器
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7692223B2 (en) 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
WO2007138937A1 (en) 2006-05-26 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5298470B2 (ja) * 2007-07-11 2013-09-25 三菱電機株式会社 半導体装置、半導体装置の製造方法
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7982250B2 (en) 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5366517B2 (ja) 2007-12-03 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5644111B2 (ja) 2007-12-26 2014-12-24 コニカミノルタ株式会社 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP2009231664A (ja) 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
KR100986173B1 (ko) * 2008-05-09 2010-10-07 한국과학기술연구원 박막 트랜지스터
JP2010003910A (ja) 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
JP5339792B2 (ja) * 2008-07-02 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP5616038B2 (ja) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101468594B1 (ko) * 2008-07-31 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI424506B (zh) 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
KR101273143B1 (ko) * 2008-08-29 2013-06-17 가부시키가이샤 아루박 전계 효과형 트랜지스터의 제조 방법 및 제조 장치
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101812683B1 (ko) 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR20120130763A (ko) * 2010-02-05 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2021145204A (ja) * 2020-03-11 2021-09-24 ヤマハ株式会社 ヘッドホン及びスピーカ

Also Published As

Publication number Publication date
KR20220000932A (ko) 2022-01-04
KR20240016443A (ko) 2024-02-06
KR20120130763A (ko) 2012-12-03
JP6377702B2 (ja) 2018-08-22
US8829586B2 (en) 2014-09-09
KR20230109793A (ko) 2023-07-20
JP2022003707A (ja) 2022-01-11
JP2014199951A (ja) 2014-10-23
KR102172360B1 (ko) 2020-10-30
JP5647906B2 (ja) 2015-01-07
JP2023129577A (ja) 2023-09-14
KR20200124772A (ko) 2020-11-03
TW201611295A (zh) 2016-03-16
WO2011096271A1 (en) 2011-08-11
JP2022066236A (ja) 2022-04-28
JP2022008336A (ja) 2022-01-13
US9269823B2 (en) 2016-02-23
JP2011181906A (ja) 2011-09-15
CN105405747A (zh) 2016-03-16
JP7030234B2 (ja) 2022-03-04
US20110193079A1 (en) 2011-08-11
KR20180028557A (ko) 2018-03-16
JP2017059847A (ja) 2017-03-23
KR20190053301A (ko) 2019-05-17
KR102402342B1 (ko) 2022-05-30
CN105405747B (zh) 2020-03-13
KR102628681B1 (ko) 2024-01-25
CN102725851B (zh) 2016-01-20
KR20220070577A (ko) 2022-05-31
JP7321311B2 (ja) 2023-08-04
US20150091001A1 (en) 2015-04-02
TW201145510A (en) 2011-12-16
JP6966595B2 (ja) 2021-11-17
TWI587520B (zh) 2017-06-11
JP2018182337A (ja) 2018-11-15
CN102725851A (zh) 2012-10-10
JP2020115597A (ja) 2020-07-30

Similar Documents

Publication Publication Date Title
JP7030234B2 (ja) 半導体装置
JP6420868B2 (ja) 半導体装置の作製方法
JP2019075586A (ja) 半導体装置の作製方法
TW201207955A (en) Deposition method and method for manufacturing semiconductor device