TWI327377B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI327377B
TWI327377B TW093103084A TW93103084A TWI327377B TW I327377 B TWI327377 B TW I327377B TW 093103084 A TW093103084 A TW 093103084A TW 93103084 A TW93103084 A TW 93103084A TW I327377 B TWI327377 B TW I327377B
Authority
TW
Taiwan
Prior art keywords
thin film
light
semiconductor
electrode
substrate
Prior art date
Application number
TW093103084A
Other languages
English (en)
Other versions
TW200527693A (en
Inventor
Kiyoshi Kato
Toru Takayama
Junya Maruyama
Yuugo Goto
Yumiko Ohno
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200527693A publication Critical patent/TW200527693A/zh
Application granted granted Critical
Publication of TWI327377B publication Critical patent/TWI327377B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Thin Film Transistor (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

1327377 (1) 玖、發明說明 【發明所屬之技術領域〕 本發明係關於一種薄膜積體電路，該薄膜積體電路和 使用在玻璃基底上形成的結晶結構的半導體膜的積體電路 相關，並且該薄膜積體電路內的訊號傳遞是藉由光互接而 執行，本發明進一步關於使用該薄膜積體電路的半導體裝 置。 【先前技術】 隨著微型化的最小尺寸越來越接近超次微米領域， LSI (大型積體電路）的高整合化也逐漸受到限制。高整 合化如果不完善，由於不能抑制佈線電阻，引起訊號的遲 延或波形的混亂，導致訊號的傳遞量的減少，限制了積體 電路的資訊處理能力。另外，伴隨佈線的長距離化趨向， 佈線之間的寄生電容也增大，這樣，由於對佈線的充放電 能源的增加，就有了不能抑制功率消耗的問題。 針對於此，爲了推進更深一步的高整合化，有關三維 積體電路的技術受到關注。三維積體電路是將中間層絕緣 膜夾在半導體元件中間，並有層次地累積半導體元件的技 術，該技術藉由積體電路的大幅度的高整合化，以及佈線 長度的短縮以實現高速化和多功能化《 要形成三維積體電路，就要將在各個層中形成的半導 體元件互相電連接起來。各個層間的半導體元件的電連接 可以採用佈線結合方式或倒裝晶片方式。另外，也可以在 -5- (2) (2)1327377 隔開各個層的中間層絕緣膜中形成通孔，以實現電連接。 另外，還可以用發光元件將電訊號轉換爲光訊號，藉由光 傳輸實現連接，這也就是所謂的光互連。 下面的專利文件1公開了使用光訊號在CPU (中央處 理器），儲存控制器’和記憶體之間進行資料傳輸的技術 [專利文件1] 日本專利公開2000-5 8882號公報 如專利文件1中所述，藉由使用光訊號進行資料傳輸 ，可以謀求減少因佈線電阻引起的偏斜，或不要的電波輻 射。 雖然如上所述那樣，積體電路的三維化在實現進一步 的高整合化上是重要的技術，但當需要增加層疊的數量以 對應半導體裝置的處理訊息量的更進一步增加時，有一個 問題是很難將各個層之間連接起來。 例如，在採用佈線結合方式的情形中，雖然將近鄰的 層用金屬細線連接起來很容易，但要連接分開的兩個層時 ，爲了不阻礙形成用於連接的金屬細線，就需要對存在於 兩個層之間的層的形狀加以限制。所以，一旦多層化更深 入一步，要連接的兩個層之間的層的數量越來越多時，用 金屬細線進行連接的技術就會越來越難。而且，金屬細線 通常是在各個層的邊緣附近結合，所以連接金屬細線的區 域受到限制，各個層的端子數量也會受到限制。 在採用倒裝晶片方式的情形中，由於用於電連接的區 -6 - (3) (3)1327377 域沒有限制’所以跟佈線結合方式比較，倒裝晶片方式在 各個層中能提供的端子數量相對多一些。但是，倒裝晶片 方式和佈線結合方式一樣，雖然適用於連接近鄰層，但如 果要連接的兩個層是分開的，爲了不阻礙焊料球的連接， 需要限制存在於兩個層之間的層的形狀，所以倒裝晶片方 式也不適合多層化。 另外，在中間層絕緣膜中形成通孔以進行連接的情形 中’同樣地，如果連接的兩個層是分開的，就需要形成貫 通存在於兩個層之間所有的層的通孔。而通孔隨著貫通層 的增厚’其孔徑也必須增大，這樣，反而會妨礙佈線的高 整合化’所以形成通孔的方法也不理想。 在使用光傳輸的情形中，其和上述其他情況不同，伴 隨多層化即使要連接的兩個層是分開的，藉由使用光纖等 光學系統可以實現層間連接而不必限制其他層的形狀。然 而’通常光纖的價格昂貴，從使用積體電路的半導體裝置 的成本這一角度看，很難能說光纖是理想的材料。 另外’如在一個基底上連續形成由多個層構成的薄膜 積體電路’則可以容易執行光傳輸而不需使用光纖等光學 系統。但是，當晶化用於上層的半導體元件的半導體膜時 ’有一個限制是必須在下層的半導體元件的耐熱溫度範圍 以內實施晶化技術，這樣，技術上的限制多，很難形成特 性好的薄膜積體電路。 【發明內容】 (4) (4)1327377 針對上述問題，本發明的目的是提供一種半導體裝置 ’該半導體裝置具有的積體電路有以下特點，這些特點是 :使用價格低廉的玻璃基底；能夠應付訊息量的增加；高 性能；且能高速工作。 本發明爲了解決上述問題，使用在有耐熱性基底上形 成的薄膜的半導體膜製成薄膜積體電路，並將該薄膜積體 電路轉移到另外準備的基底上。反復重復實施該轉移技術 ，以謀求層疊多個薄膜積體電路，實現三維化。形成轉移 前的薄膜積體電路的基底只要有能夠承受半導體元件的製 作過程中的加熱處理左右的耐熱性就可以。 各個層的薄膜積體電路（下文中稱爲薄膜晶片）之間 的連接藉由使用光訊號的所謂的光互連來完成。也就是說 ，在層疊起來的薄膜晶片的前一個電路的輸出側提供發光 元件，並在下一個電路的輸入側形成和該發光元件相對的 光接收元件。從前一個電路輸出的電訊號在發光元件處被 轉換爲光訊號，收到該光訊號的光接收元件將其轉換爲電 訊號，且輸入到下一個電路》 薄膜積體電路的轉移，可以利用各種各樣的轉移的方 法，其中包括：在基底和薄膜積體電路之間提供金屬氧化 膜，對該金屬氧化膜實施晶化技術以使其脆弱化，然後剝 離薄膜積體電路的轉移方法：在基底和薄膜積體電路之間 提供含氫的非晶質矽膜，照射雷射或實施蝕刻以淸除該非 晶質矽膜，最終剝離基底和薄膜整合積體電路的轉移方法 ;以及機械性地，或者利用溶液、氣體實施蝕刻以去除形 (5) (5)P27377 成薄膜積體電路的基底，最終達到將薄膜積體電路從基底 上分開目的的轉移方法等。 例如，使用金屬氧化膜的轉移可以按照以下步驟來執 行。 首先，準備一個有耐熱性的第一基底，該基底的耐熱 性需足夠承受半導體元件的製作技術過程中的加熱處理。 隨後，在第一基底上形成金屬膜，並藉由將該金屬膜的表 面氧化以形成極薄的厚幾nm的金屬氧化瞑。然後，在該 金屬氧化膜上依次形成並層疊絕緣膜，半導體膜。絕緣膜 可以是單層，也可以是層疊多個薄膜而形成的疊層，例如 ’可以採用氮化矽，氮氧化矽或氧化矽等。然後用該半導 體膜製作用於薄膜積體電路的半導體元件。 形成半導體元件後，黏貼覆蓋該半導體元件的第二基 底’追樣就使半導體兀件處於夾在第一基底和第二基底中 間的狀態。注意’當形成薄膜積體電路的技術和形成顯示 裝置的技術同時進行時，在完成顯示元件之前，黏貼第二 基底。例如在使用液晶單元作爲顯示元件的情形中，黏貼 第二基底的時機是指在製作完和半導體元件之一的TFT 電連接的液晶單元中的圖素電極，以及覆蓋該圖素電極的 定向膜之後’在黏合其上形成有相對電極的相對基底之前 的階段。 然後’在第一基底的形成有半導體元件面的反面黏合 用來加固第一基底剛性的第三基底。第一基底如比第二基 底的剛性大，則當剝離第一基底時，不容易損傷半導體元 -9- (6) (6)1327377 件，且能夠順利進行撕剝。注意，如果在後來的將第一基 底從半導體元件剝離時，該第一基底有足夠的剛性’就不 用在第一基底上黏接第三基底。 隨後，執行加熱處理以晶化金屬氧化膜，以弱化金屬 氧化膜，使第一基底容易從半導體元件剝離下來。第一基 底和第三基底一起從半導體元件上被剝離下來。另外，爲 晶化金屬氧化膜的加熱處理可以在黏貼第三基底之前實施 ，也可以在黏貼第二基底之前實施。或者，將在形成半導 體元件的技術中實施的加熱處理兼用於該金屬氧化膜的晶 化技術。 由於該剝離技術，産生了金屬膜和金屬氧化膜之間分 離的部分；絕緣膜和金屬氧化膜之間分離的部分；以及金 屬氧化膜自身雙方分離的部分。不管怎樣，半導體元件黏 附在第二基底上，但要從第一基底上剝離下來。 接著，用黏合劑將藉由剝離第一基底，處於黏附在第 二基底狀態的半導體元件黏貼到用來形成半導體裝置的基 底（下文中稱爲元件基底）上。然後剝離第二基底，使半 導體元件處於轉移到元件基底的狀態。用固定在該元件基 底上的半導體元件形成一個薄膜晶片。將該薄膜晶片和其 他晶片連接起來的光接收元件以及發光元件，可以預先在 元件基底上形成’也可以在黏貼薄膜晶片後形成。另外， 也可以將成品的發光元件或光接收元件黏貼到元件基底上 並電連接到薄膜晶片上。 接下來’同樣地’在另外準備的基底上形成構成下一 -10- (7) (7)1327377 個層薄膜晶片的薄膜積體電路，然後將該薄膜積體電路轉 移疊加到已經轉移過來的薄膜晶片上。反復重復這樣的轉 移’就可以在元件基底上形成薄膜晶片的疊層。這種情況 下，可以在各個薄膜晶片之間用樹脂形成中間層絕緣膜。 或者利用在轉移時使用的黏合劑來代替中間層絕緣膜。 當顯示裝置和薄膜晶片同時被轉移時，在轉移後製作 顯示元件。例如在液晶顯示裝置的情形中，具體地說，另 行製作其上形成有相對電極和偏振片等的塑膠基底（下文 中簡稱爲相對基底）以備用，黏合該相對基底和元件基底 並且注入液晶，這樣就完成了液晶單元的製作。注意，除 了相對電極和偏振片以外，還可以在相對基底上預先形成 顔色濾光片，定向膜或黒矩陣等。 本發明可以將單層的薄膜晶片的厚度控制在總厚度爲 5μιη，最好在不多於2μιη的範圍內。 如此，本發明可以單獨製作各個層的薄膜晶片，所以 不用因考慮下層的半導體元件的耐熱性而對上層的半導體 元件進行限制，其結果是可以形成特性更優越的半導體元 件。 另外，和重疊由在玻璃基底上形成的薄膜的半導體膜 構成的薄膜積體電路以實現三維化的情況不同，由於各個 層的薄膜晶片中間不夾玻璃基底，可以緊密層疊，所以沒 有必要考慮因玻璃基底引起的光漫射。另外，因爲還可以 縮短發光元件和光接收元件之間的距離，所以即使發光元 件的光的方向性減弱，也可以在一定程度上予以彌補。 -11 - 1327377
注意’元件基底可以使用有柔性的塑膠基底。塑膠基 底可以採用由具有極性基的冰片烧（norbornene)樹脂組 成的ARTON:日本JSR公司製造。此外，還可以採用聚 對苯二甲酸乙二醇酯（PET) '聚醚碾（PES)、聚萘酸 乙酯（PEN)、聚碳酸脂（PC)、尼龍、聚醚醚酮（ PEEK )、聚颯（PSF)、聚醚 亞胺（PEI)、聚芳酯（ PAR)、聚對苯二甲酸丁二酯（PBT)和聚 亞胺等塑膠 基底。 另外，如上文中所述，由於使用了有柔性的元件基底 ，所以比玻璃基底在對振蕩，衝擊的機械強度上有優勢， 並且，可以製作重量被減輕的薄膜積體電路，或容易抑制 薄膜積體電路的厚度。另外，因爲元件基底有柔性，可以 得到提高薄膜積體電路的形狀自由度。所以比如，可以在 有曲面形狀的圓柱狀的瓶子等形成並黏附液晶顯示裝置。 藉由將本發明的薄膜積體電路應用到半導體裝置上， 可以確保更大的用於積體電路的空間，並可以在不妨礙搭 載該半導體裝置的電子器具的輕巧化，小體積化的情況下 ，實現高功能化。特別是便攜用電子器具，實現輕巧化， 小體積化，就可以顯著的改善其使用方便性，因此利用本 發明的薄膜積體電路是非常有效的。 然後，藉由使用光互連，薄膜晶片之間互相接收發送 資料成爲可能，並且因佈線電阻引起的偏斜或不要的電波 輻射也得到減少。另外，在將電訊號轉換爲光訊號，並將 光訊號再轉換爲電訊號的過程中’可以自由控制最終得到 •12- 1327377 Ο) 的電訊號的振幅。 另外，因爲來自一個發光元件的訊號可被多個光接收 元件接收，所以來自一個薄膜晶片的訊號可同時傳輸給多 個其他的薄膜晶片，並且可形成速度極高的光匯流排。 然後，由於與單晶矽晶片不同，各個薄膜晶片可以透 射光，所以即使不使用光纖等特殊光學系統，3片或3片 以上的薄膜晶片間的訊號傳輸也可以相當容易地被完成。 應該注意，如上面提到的，在玻璃基底上形成的TFT的 工作速度與單晶電晶體的工作速度相比較低。但是，由於 在薄膜晶片間訊號的傳輸藉由光，所以在薄膜晶片間傳輸 的訊號的匯流排寬度可被擴大，並且佈置在多個薄膜晶片 上的電路可進行效率非常高的平行作業，因此與單晶電晶 體相比可以使在玻璃基底上形成的TFT的低工作速度得 到彌補》 此外，即使在玻璃基底上形成的電路的整合度與單晶 矽晶片的整合度相比處於劣勢，由於藉由利用在基底間傳 輸訊號的光訊號，所以多個薄膜基底可被疊加，這樣可防 止薄膜積體電路在水平方向上體積增大。此外，可防止佈 線的長度過長，幫助抑制由於佈線電容引起耗電量增加。 此外，可以容易改變以各個薄膜晶片爲單位的技術》 所以，跟同時在一個基底上形成所有的電路不同，可以根 據各個層的薄膜晶片所需特性來選擇相符的技術。此外， 本發明藉由使用便宜的玻璃基底可以抑制成本增加。 然後，由於一個積體電路是藉由將分別製成的晶片相 -13- (10) (10)[327377 結合而構成的，與積體電路同時在一個基底上形成的情形 相比成品率可被增加。此外，藉由使用光訊號在薄膜晶片 間傳輸訊號，可抑制用於電路間電連接的端子如FPC等 的數量，並且可增加機械強度的可靠性。此外’即使被處 理的訊號訊息量增加，也可抑制由於端子部分發生接觸斷 裂所導致的成品率降低。 並且，至於用於發送和接收光訊號的發光元件和光接 收元件，它們不同於FPC端子，由於這些元件不必佈置 在基底的邊緣部分，因此對佈局的限制變得較小，使被處 理訊息量進一步增加的對應更容易。 這樣，本發明能夠提供具有高性能且能高速工作的積 體電路的半導體裝置。 【實施方式】 實施例模式 下文中將說明用於本發明的薄膜積體電路的半導體元 件的具體製作方法，以及將該半導體元件黏合到元件基底 的黏貼（轉移）方法。本實施例模式中雖然對以兩個TFT 作爲半導體元件進行了舉例說明，但包含於薄膜積體電路 中的半導體元件並不局限於此，它可以使用所有的電路元 件。例如，除了 TFT以外，典型的還包括儲存元件，二 極體，光電轉換元件，電阻元件，線圈，電容元件，電感 器等。 首先，如圖1A所示，在第一基底500上用濺射法形 -14 - (11) (11)1327377 成金屬膜501。在此，用鎢作爲金屬膜501的材料，其膜 的厚度設定爲l〇nm-200nm，較佳的爲50nm-75nm。注意 儘管在本實施例模式中是在第一基底500上直接形成金屬 膜501，但是也可以用氧化砂，氮化砂，氣氧化砂等的絕 緣膜覆蓋第一基底500後，然後在其上形成金屬膜5〇1。 形成金屬膜501後，在不暴露於大氣的情況下，在金 屬膜50〗上層疊氧化物膜502。在此，形成厚150nm-300nm的氧化矽膜作爲氧化物膜502。注意如果使用職射 法形成該膜’在第一基底500的邊緣也會形成膜。這樣在 實施後面的剝離技術時，金屬膜5 0 1或氧化物膜5 0 2會殘 留在第一基底500上，爲了防止該殘留物殘留下來，最好 用氧灰化等方法將形成在基底邊緣的金屬膜501以及氧化 物膜502選擇性地淸除掉，或者用切割等方法將第一基底 500的邊緣部分切掉。 另外，在形成氧化物膜5 02時，在靶和基底之間用閘 門當作遮罩，産生電漿從而實施作爲濺射的前階段的預濺 射。預濺射在以下條件下實施，即設定流量Ar爲lOsccm ，02爲30sccm，第一基底500的溫度爲270°C，成膜功 率爲3kW，並且在該條件被維持的狀態下實施預濺射。藉 由該預濺射，在金屬膜501和氧化物膜502之間形成了厚 幾nm左右（在此爲3 nm)的極薄的金屬氧化膜503。金 屬氧化膜503是藉由使金屬膜501表面氧化而形成的。所 以，本實施例模式中的金屬氧化膜5 03是由氧化鎢而形成 -15- (12) (12)1327377 另外，雖然本實施例模式藉由預濺射形成了金屬氧化 膜5 0 3，但本發明的金屬氧化膜的形成方法並不局限於此 ’例如也可以利用氧，或對氧添加Ar等惰性氣體，藉由 電漿將金屬膜501的表面氧化後以形成金屬氧化膜503。 形成氧化物膜502後，用電漿化學氣相沈積的PCVD 法形成底膜5 〇4。在此，形成厚1 0 On m左右的氧氮化矽膜 作爲底膜504。然後，在形成底膜504後，在不暴露於大 氣的情況下，形成厚25- 1 00nm (較佳的爲3 0-60nm)的 半導體膜5〇5。順便提一下，半導體膜505可以是非晶半 導體，也可以是多晶半導體。另外，半導體不僅可以採用 矽作爲其材料，還可以採用鍺矽。當採用鍺矽時，鍺的密 度最好在0.01-4.5原子％左右。 隨後，用衆所周知的技術晶化半導體膜5 0 5。這個衆 所周知的晶化方法包括使用電熱爐的熱晶化法，使用雷射 光束的雷射晶化法，以及使用紅外線的燈退火晶化法。或 者，可以根據日本專利公開No.Hei 7-130652號公報中公 開的技術，利用使用催化劑的晶化方法。 另外’也可以用濺射法，電漿CVD(電漿化學氣相 沈積）法，以及熱CVD法預先形成多晶半導體膜5 05。 本實施例模式使用雷射晶化方法來晶化半導體膜505 。藉由使用能夠連續振蕩的固態雷射，照射基波的二次諧 波至四次諧波的雷射光束，可以得到大晶粒尺寸的晶體。 比如，最好採用典型的Nd:YV04雷射（i〇64nm的基波） 的二次諧波（ 532nm)或三次諧波（355nm)。具體地， -16 - (13) (13)1327377 使用非線性光學元件將由連續振蕩型YV04雷射器發射的 雷射光束轉變爲諧波，從而獲得輸出能源爲10W的雷射 光束。此外，也可以利用使用非線性光學元件發射諧波的 方法。然後，更較佳的，藉由光學系統將雷射光束的照射 面形成爲矩形或橢圓形，然後，用該矩形或橢圓形的雷射 照射半導體膜505。此時，需要約0_01到100MW/cm2( 較佳0. 1到10 MW/cm2 )的能量密度。相對雷射光束以約 10到2000cm/s的速率按箭頭方向移動半導體膜，以達到 照射半導體膜的目的。 另外，雷射晶化可以照射連續振蕩的基波的雷射光束 和連續振蕩的諧波的雷射光束，也可以照射連續振蕩的基 波的雷射光束和脈衝振蕩的諧波的雷射光束。 另外，也可以在稀有氣體或氮等惰性氣體的氣氛中照 射雷射光束。藉由該處理，可以減少由於照射雷射光束而 引起的半導體表面的粗糙，而且可以抑制因介面位準密度 的不均勻而導致的臨限値的不均勻。 藉由以上的對半導體膜5 05輻照雷射光束的技術，提 高了半導體膜5 05的結晶性。隨後，如圖1B所示，對其 結晶性被提高了的半導體膜505實施形成圖案的技術，從 而形成島形半導體膜507，508，用該島形半導體膜507, 5 08形成以TFT爲典型的各種半導體元件。另外，在本實 施例模式中，雖然底膜504和島形半導體膜507，508連 接在一起，但是可以根據半導體元件的情況，在底膜504 和島形半導體膜5 0 7，508之間形成電極以及絕緣膜等。 -17- (14) (14)1327377 例如’在半導體元件之一的底閘型TFT的情形中，在底 膜5 04和島形半導體膜5〇7，508之間形成閘極電極以及 閘極絕緣膜。 在本實施例模式中，用島形半導體膜5 07，5 0 8形成 頂閘型的TFT 5 09，510 (圖1C)。具體地說，形成閘極 絕緣膜5 1 1使其覆蓋島形半導體膜5 07，5 08。然後，在 閘極絕緣膜511上形成導電膜，藉由形成圖案來形成閘極 電極5 1 2，5 1 3。接著用閘極電極5 1 2，5 1 3，或形成抗蝕 劑膜並形成圖案用作掩膜，對島形半導體膜5 0 7，5 0 8摻 雜賦予η型導電性的雜質從而形成源區，汲區，以及 LDD (輕摻雜汲極）區。順便提—下，雖然在此TFT 509 ，51 0被製作爲n型，如要製作爲p型TFT，則摻雜賦予 P型導電性的雜質。 藉由上述處理，可以形成TFT 5 09，5 10。注意，製 作TFT的方法不限於上述處理。 然後，形成覆蓋TFT 509，510的第一中間層絕緣膜 5 1 4。隨後，在閘極絕緣膜 5 ]〗以及第一中間層絕緣膜 514中形成接觸孔，然後形成和第—中間層絕緣膜514連 接的端子 515-518，該端子 515-518藉由接觸孔和 TFT 509，510連接在一起。 端子515的一部分作爲光接收元件（即光電轉換元件 )的陰極電極被使用。端子515-518雖然使用由鋁藉由濺 射法形成的膜，但是其材料並不局限於此。其他的金屬， 比如鈦，鋁，鎢，銅等可以被利用。此外，還可以利用由 -18- (15) (15)1327377 鈦，鋁，鈦構成的疊層。 接著，藉由在整個基底上形成含氫的非晶質矽膜，並 形成圖案，就形成了光電轉換層519。然後在整個基底上 形成透明導電膜。在本實施例模式中透明導電膜是用厚 2 0 0nm的ITO (銦錫氧化合金）藉由濺射法而形成的。接 著將透明導電膜形成圖案，以形成陽極電極520(圖1C) 。作爲陰極電極使用的端子5 1 5和光電轉換層5 1 9，以及 陽極電極520重疊的部分作爲光接收元件521發揮作用。 另外，光接收元件的結構並不局限於圖1C所示的結 構。設計者可以根據光接收元件接收光的入射方向，適當 地決定光接收元件的結構。 然後，在第一中間層絕緣膜514上形成覆蓋光接收元 件5 2 1，端子5 1 5 - 5 ] 8的第二中間層絕緣膜5 2 3。注意， 提供第二中間層絕緣膜5 23是爲了保護後面黏貼技術中的 光接收元件521 *這個第二中間層絕緣膜5 23不是一定必 須要提供的。後面技術中形成的保護層524也可以承擔保 護光接收元件的功能。 接下來，在第二中間層絕緣膜523上形成保護層524 。保護層524在後面技術的黏接以及剝離第二基底時，有 保護半導體元件的功能，並且，該保護層採用在剝離第二 基底後能夠被淸除的材料。比如，在整個表面塗敷可溶於 水或醇的環氧基’丙乙烯基，矽基的樹脂，然後烘烤，就 可以形成保護層524。 在本實施例模式中，用旋塗方式塗敷由水溶性樹脂（ -19- (16) (16)1327377 東亞合成制：VL-WSHL10)製成的膜並使該膜的厚度爲 3〇μηι，隨後進行2分鐘的曝光以實現初步硬化，然後用 UV光從背面輻照2.5分鐘，表面10分鐘，共計12.5分 鐘以執行正式硬化，這樣就形成了保護層524 (圖1D) 〇 注意，在層疊多個有機樹脂膜的情形中，當塗敷或焙 燒時，有一個擔憂是這些有機樹脂間使用的溶劑中一部分 會溶解，或者其黏合性變得過高。因此，當第二中間層絕 緣膜5 2 3和保護層5 24都用可溶於相同介質的有機樹脂時 ，爲使在後面的技術中順利地淸除掉保護層524，最好在 第二中間層絕緣膜52 3和後面形成的保護層524之間形成 無機絕緣膜（SiNx膜，SiNxOY膜，Α1ΝΧ膜，或Α1ΝχΟγ 膜）以備用。 隨後，晶化金屬氧化膜5 03，從而使後面的剝離程式 容易被執行。藉由該晶化處理，可以使金屬氧化膜503在 晶界變得易碎，加強了其脆性。本實施例模式具體執行 420°C- 5 5 0°C，0.5_5小時左右的加熱處理來執行晶化技術 〇 然後，形成引發剝離機制的部分，這個處理可以使一 部分金屬氧化膜5 03和氧化物膜502之間的黏接性降低， 或可以使一部分金屬氧化膜5 03和金屬膜501之間的黏接 性降低。具體地說，沿著要剝離區域的周邊部分從外部施 加局部壓力，以損傷金屬氧化膜503的層內的一部分或介 面附近的一部分。在本實施例模式中，在金屬氧化膜5 0 3 -20- (17) (17)1327377 的邊緣附近垂直壓下金剛石筆等硬針，並且在施加負荷的 狀態下，沿著金屬氧化膜503移動。最好使用劃線器裝置 並且將下壓量設在0.1mm到2mm，邊移動邊施加壓力。 以這種方式在剝離之前形成引發剝離機制的黏袭性被降低 的部分，可以減少後面剝離技術的次品率，從而提高了成 品率。 接下來，用雙面膠帶525將第二基底526黏貼到保護 層524。並且，用雙面膠帶527將第三基底528黏貼到第 —基底500 (圖1E)。另外，可以使用黏合劑來代替雙面 膠帶。例如，藉由使用藉由紫外線剝離的黏合劑，在剝離 第二基底時，可以減輕落在半導體元件的負擔。 第三基底528保護第一基底500在後面的剝離技術中 不受損傷。第二基底526和第三基底528最好採用剛性和 第一基底500相同或比第一基底500剛性更高的基底，比 如，石英基底，半導體基底。 然後，用物理手段撕剝金屬膜50 1和氧化物膜502。 開始撕剝的位置就是在先則的步驟中，一部分金屬氧化膜 5 03 ’金屬膜501或氧化物膜502之間的黏接性被降低了 的區域。 藉由上述剝離技術，産生了金屬膜501和金屬氧化膜 5 03之間分離的部分；氧化物膜502和金屬氧化膜503之 間分離的部分；以及金屬氧化膜5 03自身雙方分離的部分 。並且，在第二基底5 26 —側黏附有半導體元件（在此爲 TFT 5 0 9，510 )，在第三基底5 2 8 —側黏附有第一基底 -21 · 1327377 Π8) 5 Ο 0以及金屬膜5 Ο 1的狀態下，執行分離。利用較小的力 就可執行剝離（例如’利用人的手，利用噴嘴吹出氣體的 吹壓’利用超音波’等等）。圖2 Α表示剝離後的狀態。 接著’用黏合劑529將薄膜積體電路最終層疊的基底 (元件基底）5 3 0和附著有部分金屬氧化膜5 03的氧化物 膜502黏接起來（圖2B)。在黏接時，黏合劑529的材 料選擇是重要的’被選材料需要使藉由黏合劑529黏接在 一起的氧化物膜502和元件基底530之間的黏接力高於用 雙面膠帶525黏接在一起的第二基底526和保護層5 24之 間的黏接力。 另外，金屬氧化膜5 03如殘留在氧化物膜502的表面 ，氧化物膜5 〇 2和元件基底5 3 0之間的黏接力有可能因此 而變小’所以，用蝕刻等方法完全淸除該殘留物，然後黏 接到元件基底530，從而提高黏接力。 作爲黏合劑5 2 9的材料，可以採用諸如反應固化黏合 劑，熱固化黏合劑，UV固化黏合劑等的光固化黏合劑， 厭氧黏合劑等各種固化黏合劑。理想的是在黏合劑529中 添加銀，鎳，鋁’氮化鋁等製成的粉末，或塡充物使其具 有高導熱性。 另外，本實施例模式中，元件基底53〇使用具備焊料 球531的內插板。焊料球531在元件基底530的層疊有薄 膜積體電路面的反面暴露出，並藉由提供在元件基底530 中的接觸孔，和提供在元件基底的層疊有薄膜積體電路面 上的佈線532電連接在一起。本實施例模式中佈線532藉 -22- (19) (19)1327377 由比如在銅上鍍焊錫，金或錫而形成。 然後’如圖2 C所示’從保護層5 2 4按照順序剝離雙 面膠帶524和第二基底526’或者將二者同時一起剝離。 注意，藉由採用UV固化黏合劑作爲黏合劑529，並使用 用紫外線剝離的膠帶或黏合劑作爲雙面膠帶5 2 5，僅藉由 執行紫外線的照射，可以同時實現雙面膠帶5 2 5的剝離和 黏合劑5 2 9的固化。 然後’如圖2D所不’淸除保護層524。在此，因保 護層5 2 4使用水溶性樹脂，所以用水溶化後淸除。當殘留 下的保護層524會成爲次品的原因時，最好在淸除完畢後 ’對表面實施淸洗處理或氧電漿處理，除去殘留下來的保 護層5 24的那一部分。 在本實施例模式中，金屬膜501採用鎢作爲其材料， 但本發明的金屬膜的材料並不限於鎢。只要是能夠在其表 面形成金屬氧化膜503’並且藉由晶化該金屬氧化膜503 可以將基底剝離的含有金屬的材料，任何材料都可以被利 用《例如’除了 W，還可以使用TiN，WN，Mo等。另外 ’利用這些金屬的合金作爲金屬膜時，在晶化時的最佳加 熱溫度根據其成分比例而不同。所以，調節該合金的成分 比例’可以使加熱處理在不妨礙半導體元件的製作處理的 溫度範圍內被執行’所以形成半導體元件技術的選擇範圍 不容易被限制。 如圖2D所示’將作爲第一薄膜積體電路533轉移到 元件基底530後，如圖3A所示，將作爲第二薄膜積體電 -23- (20) (20)1327377 路534轉移到第一薄膜積體電路533上。黏貼第二薄膜積 體電路534的方式可以採用和黏貼第—薄膜積體電路533 相同的方式。也就是說’在另外準備的第一基底上形成作 爲第二薄膜積體電路534’並黏貼覆蓋第二薄膜積體電路 5 3 4的第二基底。然後在用第三基底輔助第—基底的剛性 後’晶化提供在第一基底和第二薄膜積體電路5 3 4之間的 金屬氧化膜以式其脆弱化，將第一基底連同第三基底一起 剝離下來。將處於黏附在第二基底狀態的第二層薄膜積體 電路534用黏合劑535黏貼到第一層薄膜積體電路上533 1然後去除第二基底，這樣就完成了轉移技術。 第一層薄膜積體電路533和第二層薄膜積體電路534 之間的距離可以藉由調節黏合劑5 3 5的厚度來控制。黏合 劑的厚度雖然取決於黏合時的壓力，本實施例模式設定其 厚度爲2 0 μιη。 本實施例模式將說明在轉移完第二薄膜積體電路534 後形成發光元件的情況。當轉移到第一層薄膜積體電路 533時，第二層薄膜積體電路534上已形成有發光元件的 圖素電極536»圖素電極536由透明導電膜形成，本實施 例模式具體採用ΙΤΟ。 本實施例模式雖然採用透明導電膜構成圖素電極，但 本發明並不局限於此。最好藉由使從發光元件發射出來的 光朝向元件基底側的方向，或者朝向相反於元件基底側的 方向，來適當較佳化發光元件的結構。 接著，如圖3Β所示，形成具有開口部分的第三中間 -24 - (21) 1327377 層絕緣膜539，並使電連接圖素電極536和薄膜積體電路 的端子545的一部分暴露出來。本實施例模式雖然說明了 在圖素電極已經形成的情況下轉移第二層薄膜積體電路的 情形，然而除了圖素電極，也可以在第三中間層絕緣膜也 已被形成的情況下執行轉移技術。 其次，在第三中間層絕緣膜539的開口部分中，在圖 素電極539上重疊形成電致發光層537、陰極538。圖素 電極536、電致發光層537、陰極538重疊的部分相當於 發光元件5 4 〇。 注意，圖素電極536使用的透明導電膜除了 ITO以外 ，還可以使用在氧化銦中混合了 2-20 %的氧化鋅的透明導 電膜。可以藉由化學機械硏磨的CMP(化學機械拋光）法， 用聚乙烯醇基的多孔體擦拭以硏磨圖素電極536的表面從 而使其平整。另外，用CMP法進行硏磨後，還可以對圖 素電極536的表面照射紫外線，實施氧電漿處理。 電致發光層537的結構或是發光單層，或是疊加包含 發光層的多個層而形成的層。至於陰極538，只要是功函 數小的導電膜，任何衆所周知的其他材料都可以被使用。 理想的材料是，例如Ca、Al、CaF、MgAg ' AlLi等《 注意，在電致發光層537形成膜之前，最好在真空氣 氛下對第三中間層絕緣膜53 9實施加熱處理以淸除其吸收 的濕氣或氧等。具體地說，是在真空氣氛下執行100· 200°C，0.5-1小時左右的加熱處理。理想的是在不高於3 X 1 (Γ7 Torr，如可能則在不高於3 X ] (Γ8 Torr的範圍內執 -25- (22) (22)1327377 行該技術。當在真空氣氛下對第三中間層絕緣膜539實施 加熱處理，然後形成電致發光層53 7的情形中，將真空氣 氛一直保存到就要形成膜之前，還可以提高可靠性。 另外，暴露出圖素電極536的第三中間層絕緣膜539 的開口部分的邊緣部分最好呈圓形。藉由使開口部分的邊 緣部分呈圓形，可以防止電致發光層537的邊緣部分變得 薄到開洞，因此可以盡可能地抑制由圖素電極和陰極短路 引起的發光元件的缺陷。另外，藉由緩和上述邊緣部分中 的電致發光層5 3 7的應力，可以抑制發光區域減少的被稱 爲”收縮”的缺陷，提高可靠性。具體地說，開口部分的有 機樹脂膜的橫截面所呈曲線的曲率半徑最好是0.2·2μιη左 右。 爲了防止濕氣和氧氣等這樣成爲促使發光元件540退 化原因的雜質，形成覆蓋發光元件540的保護膜541。保 護膜541典型的最好採用例如，類金剛石的DLC膜，氮 化碳膜，用RF濺射法形成的氮化矽膜等。另外，保護膜 也可以採用一種層疊的膜，該膜是由不容易透過濕氣和氧 氣等物質的膜和比這個膜容易透過濕氣和氧氣等物質的膜 層疊而形成。 在形成保護膜54〗後，爲了進一步密封發光元件，可 以在發光元件540上覆蓋添加了乾燥劑的樹脂。注意，也 可以將該添加了乾燥劑的樹脂用於黏貼在後面技術中轉移 過來的薄膜積體電路。 雖然在本實施例模式中說明了利用電致發光的有機發 *26- (23) 1327377 光元件OLED作爲發光元件的例子，但本發明的發 並不局限於此。本發明中除了 OLED以外，發光二 LED，半導體雷射等也可以作爲發光元件。發光元 具有方向性。 在本實施例模式中，來自提供於第二層薄膜積 53 4中的發光元件5 4 0的光，入射到提供於第—層 體電路533中的光接收元件521。所以，從第二層 體電路534中輸出的電訊號在發光元件54〇中轉換 號，並且在光接收元件521中再次轉換爲電訊號， 入到第一層薄膜積體電路533中》 在本實施例模式中，電連接於第二層薄膜積 534的端子545和提供在元件基底530上的佈線 佈線結合方式連接在一起。具體地說，如圖3 B所 電線546連接在一起。電源電壓和各種訊號可以藉 5 3 2供應給薄膜積體電路。注意，和薄膜積體電路 接也可以不是佈線結合方式，而是倒裝晶片方式。 來自外界的訊號供應都可以藉由光傳遞來完成。 在本實施例模式中，雖然電線546連接到第二 積體電路534上，然而本發明並不局限於這種連接 例如，在第一層薄膜積體電路5 3 3的元件基底530 供和半導體元件電連接的焊料球，用倒裝晶片法將 球連接到元件基底5 3 0上的佈線5 3 2也可以。 如上所述，藉由使用發光元件和光接收元件的 體電路間的光傳遞，可以實現各個層間的訊號收發 光元件 極體的 件最好 體電路 薄膜積 薄膜積 爲光訊 然後輸 體電路 53 2用 示，用 由佈線 的電連 另外， 層薄膜 形式。 一側提 該焊料 薄膜積 或電源 -27- (24) (24)1327377 電壓供應的連接，並且多個疊加的薄膜晶片（薄膜積體電 路）構成一個薄膜積體電路。注意，雖然在本實施例模式 中說明了層疊2層薄膜積體電路以構成一個薄膜積體電路 的例子，然而本發明的薄膜積體電路的層疊數量並不限於 2層。也可以層疊3層或3層以上的多個薄膜積體電路。 注意，元件基底不限定於使用環氧玻璃等的內插板， 使用其他材料的基底也可以被利用。 另外，本發明的薄膜積體電路的轉移方法不受上述使 用金屬氧化膜的方法的限制。例如也可以在第一基底和薄 膜積體電路之間提供非晶質矽膜，藉由照射雷射或蝕刻， 在該非晶質矽膜的部分剝離第一基底和薄膜積體電路。 其次，將用圖4A說明在層疊多個薄膜積體電路時， 各個層之間的發光元件和光接收元件的位置關係。圖4A 將層疊於元件基底100上的薄膜積體電路的狀態用模式方 式表示出來。 各個層的薄膜晶片（薄膜積體電路）101中包括單個 或多個電路103。而且，各個層的薄膜積體電路101中提 供有單個或多個安置執行收發光訊號的發光元件和光接收 元件的區域。圖4A中，安置執行光傳輸的發光元件或光 接收元件的區域下文表示爲光傳輸部分102。另外，薄膜 晶片還包括對該電訊號執行調製或解調處理的介面1〇4, 以便處理光傳輸部分102和其他電路之間的電訊號。 光傳輸部分102由接收光訊號的光接收元件和發送光 訊號的發光元件而構成。圖4B是各個層的光傳輸部分 -28- (25) (25)1327377 102的擴大圖。參考數字1〇5表示發光元件，106表示光 接收元件。提供在各層的薄膜積體電路1〇〗中的發光元件 105和光接收元件分別對應於提供在其他層的薄膜積 體電路101中的光接收元件106和發光元件105»注意， 雖然在圖4A和4B中，由發光元件1〇5和光接收元件1〇6 構成的光傳輸部分〗〇2的區域集中在一個地方，然而本發 明不局限於該結構。發光元件和光接收元件106也可 以混合存在於電路]的內部。並且作爲介面104發揮作 用的電路元件也可以配合發光元件105和光接收元件1〇6 的安置位置，混合存在於電路103的內部。 此外，在圖4A中，表示出了各個層的連接全部只藉 由光傳輸進行的情形，但本發明的各個層的連接並不局限 於此形式。各種訊號和電源電壓的一部分也可以按電訊號 的形式被發送和接收’這種情況下，它可能具有一個端子 •該端子用於按電訊號形式的原狀發送和接收電訊號。 圖4C表示光傳輸部分102和介面104的一個更具體 的結構。其中至少一個光接收元件1 〇6和一個發光元件 105相對應。雖然在圖4B中只有發光元件1 05和光接收 元件106被示出，但是實際上，如圖4C所示，還提供了 利用電訊號控制發光元件1〇5發射光的驅動電路110;用 於將從光接收元件獲得的電訊號放大的放大電路Π1;以 及用於修正所獲得的電訊號的波形的波形修正電路112。 注意介面104' 114可以配備這些功能。 從電路輸出的電訊號（輸出訊號）藉由介面1〇4，被 -29- (26) (26)1327377 調製爲相符於發光元件的驅動電路110的規格的訊號後， 被輸入到發光元件的驅動電路110。然後發光元件的驅動 電路110根據被輸入的輸出訊號，控制發光元件105的發 光。 光接收元件106收到發光元件1〇5發射的光訊號後， 將該光訊號轉換爲電訊號。在放大電路111放大在光接收 元件106獲得的電訊號’並在波形修正電路112修正電訊 號波形，在介面114調製電訊號使其符合各個電路規格， 該電訊號作爲輸入訊號被輸入到下一個電路。應該注意放 大器電路U1和波形修正電路112都不是必須要求提供的 電路，並且除這些電路外，光傳輸部分102可以具備處理 和電訊號波形相關問題的電路。 應該注意’雖然在圖4C中示出了發光元件以一對一 的方式對應光接收元件的一個實例，但是本發明不受這種 結構的限制。兩個或兩個以上發光元件可以對應一個光接 收元件，或一個發光元件可對應兩個或兩個以上光接收元 件。 圖5A示出了在彼此各不相同層的薄膜積體電路中形 成的兩個發光元件130、131與在此之外的另一個層上的 薄膜積體電路中形成的一個光接收元件132相對應的情形 。發光元件130的位置佈置要使所發射的光穿過形成有發 光元件1 3 1的層]3 3，並且所發射的光入射到光接收元件 1 3 2中。利用上述結構，在光訊號從發光元件1 3 0被送到 光接收元件]32的過程中，可在形成有發光元件131的層 -30- (27) (27)1327377 133的薄膜積體電路上進行另一個操作；反過來，在光訊 號從發光元件131被送到光接收元件132的過程中，可在 形成有發光元件130的層134的薄膜積體電路上進行另一 個操作。 反之，在彼此各不相同層的薄膜積體電路中形成的兩 個光接收元件與在此之外的另一個層的薄膜積體電路中形 成的一個發光元件相對應的情形下，光訊號可同時被送到 多個層的薄膜積體電路。 此外，在圖5B中，表示出了在多個光接收元件獲得 的電訊號中的任何一個被選擇，並且提供將訊號送到下一 個電路的選擇器電路的情形。在圖5B中，從在彼此不同 的各個層的薄膜積體電路中形成的兩個發光元件135、 136發射的光訊號，在此之外其他層的薄膜積體電路中形 成的兩個光接收元件137、138中被轉換成電訊號。然後 ，在選擇器電路139中選擇獲得的兩個電訊號中的任一個 ，並發送到下一個電路。利用上述結構，類似於圖5A的 情形，每個發光元件的振蕩頻率可被降低，並且用於控制 發光元件驅動的發光元件驅動部分的負荷可減少。 應該注意爲了使用薄膜積體電路間的光訊號進行資料 平行傳輸，使光訊號的路徑分別獨立是必要的。但是，根 據光漫射程度，可能有一些被稱作串擾的情況，即光訊號 入射到與之不對應的光接收元件中》光漫射的程度取決於 從發光元件發射的光的方向性和光訊號路徑中介質的折射 率。因此，理想的是考慮光漫射從而盡可能抑制串擾，根 -31 - (28) (28)1327377 據要使用的發光元件的光的方向性來佈置光接收元件和發 光元件，並且適當設定薄膜積體電路的厚度、薄膜積體電 路之間的距離、薄膜積體電路之間的介質（黏合劑等）。 此外’爲了防止串擾，在光訊號路徑上提供具有圓柱狀或 類似的橫截面的光纖，並可提供用於沿平面狀的介質薄膜 傳輸光的光波導如薄膜波導等。 應該注意本發明所使用的基底不限於玻璃基底。如果 基底透明且能夠承受形成半導體元件時的處理溫度或其他 處理，使用除玻璃基底之外的其他基底如塑膠基底等當然 也是可以的。 另外，假設有這樣一種情形：光發射的方向朝向元件 基底的發光元件和朝向相反於元件基底的發光元件同時被 提供在同一個層內的薄膜積體電路。圖6示出了一個例子 ，其爲在同一個層內形成有光的射出方向不同的兩種發光 元件的薄膜積體電路的橫截面。 圖6表示的兩個發光元件201、202，其元件結構自 身是相同的，包括由透明導電膜構成的圖素電極203、 204;電致發光層205、206;以及陰極207、208。圖素電 極203、電致發光層205、陰極207重疊的部分相當於發 光元件 201;圖素電極204、電致發光層206'陰極 208 重疊的部分相當於發光元件202。 具體地說，圖6所示發光元件201、202包括的電致 發光層205、206是一種層疊結構，其中包括作爲電洞注 入層的厚20nm的銅 菁（CuPc);作爲電洞傳送層的厚 -32- (29) (29)1327377 40nm的衍生物的4,4’-雙〔N-(l-蔡基）-N-本氣基〕聯本（ 以下稱作α-NPD):作爲發光層的厚37.5nm的其中添加 了 吖啶酮（又稱 DMQd)的三（8-羥基 啉）鋁（ 以下稱作Alq3);作爲電子傳送層的厚37.5nm的Alq3; 作爲電子注入層的厚lnm的CaF2。 陰極207、208是由A1構成的膜而形成，具有能夠透 射光左右的厚度。圖6中，用電阻加熱A1使其蒸發並沈 澱以形成厚20nm的膜。 應該注意，電洞注入層可以用聚噻吩（PED0T)來代 替銅 菁（CuPc)。發光元件的疊層結構以及其膜的厚度 不受在本實施例模式中表示的値限定。另外，爲了從陰極 獲取光，除了將陰極的膜減薄的方法以外’還有採用藉由 摻雜Li的使功函數變小的ITO的方法。圖6示出了從陰 極側、陽極側兩側發光的發光元件的結構。 圖6表示的發光元件201中提供有和陰極2 07連接的 反射膜（或遮罩膜）210。有了該反射膜，發自發光元件 20 1的光就如圖中箭頭所指那樣，朝向元件基底側。注意 ，反射膜210可以藉由蒸發沈澱金屬膜而形成。另外，當 使用遮罩膜而不是反射膜時，可以使用添加了黑色顔料的 樹脂等。不管使用反射膜還是遮罩膜，都需要提供類似反 射膜或遮罩膜那樣的控制光發射方向的手段，以使從發光 元件201發射出來的光只朝向元件基底。 另外，圖6所示的發光元件202在相對於發光元件 2 02的元件基底一側提供反射發自發光元件2 02的光的金 -33- (30) 1327377 屬膜211。有了該金屬膜211，發自發光元件202 如圖中箭頭所指那樣，朝向相反於元件基底的那一 意，金屬膜211可以用和薄膜積體電路中形成的 閘極電極或佈線相同的金屬膜來形成。另外，也可 不反射光，只起遮罩作用的遮罩膜來代替金屬膜： 罩膜可以使用添加了黑色顔料的中間層絕緣膜使用 膜。不管使用金屬膜還是遮罩膜，都需要提供類似 或遮罩膜那樣的控制光發射方向的手段’以使從發 2 02發射出來的光只朝向相反於元件基底的方向。 根據上述步驟，可以在同一層中形成光的發射 同的發光元件。注意，在相同層中提供光的發射方 的發光元件的製作方法以及結構不局限於圖6所示 。但是’提供的遮罩膜或反射膜離發光元件越近， 得的光的方向性就越能被提高。 在本實施例模式中雖然說明了關於層疊薄膜積 的例子’但是也可以在薄膜積體電路上疊加使用半 件的平面顯示器。在將平面顯示器轉移到薄膜積體 ’轉移平面顯示器的技術最好在完成顯示元件之前 並且在轉移後完成顯示元件。例如在使用OLED的 置的情形中，在形成圖素電極後進行轉移，在轉移 電致發光層’陰極等並執行密封。另外，在液晶顯 情形中，在圖素電極上形成定向膜，並對其實施磨 後’實施轉移，在完成轉移後，用具備相對電極的 底進行密封並注入液晶。 的光就 側。注 TFT的 以提供 丨1]。遮 的絕緣 金屬膜 光元件 方向不 向不同 的例子 可以獲 體電路 導體元 電路時 進行， 發光裝 後形成 示器的 擦處理 相對基 -34 - (31) (31)1327377 如此，本發明可以單獨製作各個層的薄膜晶片，所以 不用因考慮下層的半導體元件的耐熱性而對上層的半導體 元件進行限制，其結果是可以形成特性更優越的半導體元 件。另外’由於各個層的薄膜晶片中間不夾玻璃基底，可 以緊密層疊，所以沒有必要考慮因玻璃基底引起的光漫射 。另外’因爲還可以縮短發光元件和光接收元件之間的距 離’所以即使發光元件的光的方向性減弱，也可以在一定 程度上予以彌補》 藉由將本發明的薄膜積體電路應用到半導體裝置上， 可以確保更大的用於積體電路的空間，並可以在不妨礙半 導體裝置的輕巧化，小體積化的情況下，實現高功能化。 特別是便攜用半導體裝置，實現輕巧化，小體積化，就可 以顯著地改善其使用方便性，因此利用本發明的薄膜積體 電路是非常有效的。 然後，藉由使用光互連，薄膜晶片之間的互相接收發 送資料成爲可能，並且因佈線電阻引起的偏斜或不要的電 波輻射也得到減少。另外，在將電訊號轉換爲光訊號，並 將光訊號再轉換爲電訊號的過程中，可以自由控制最終得 到的電訊號的振幅。 實施例 下文中，將就本發明的實施例進行說明。 實施例1 -35- (32) [327377 在本實施例中’將說明使用由多個薄膜晶片構成的 CPU形成微處理器的實例。 在玻璃基底上形成的TFT與單晶電晶體相比工作速 度慢。因此，在CPU形成於玻璃基底上的情況下，當處 理內容變複雜時’單個CPU很難以足夠的速度執行處理 。於是’ CPU的一系列處理步驟根據每一個目的被分成幾 個處理步驟，而每一個處理步驟又分配給在薄膜晶片上形 成的CPU。於是，藉由用光互連來連接各個薄膜晶片，可 進行類似使用單個CPU的情形的一系列處理步驟。而且 ’在各個薄膜晶片上形成的CPU只需完成分配給它的處 理步驟，與所有處理步驟由單個CPU完成的情況相比其 處理速度增加。 在圖7中，表示出了本實施例的微處理器的透視圖。 圖7所示的微處理器由基底400上的分別包括CPU 401 的多個薄膜晶片402、主記憶體403'時鐘控制器404、 快取記億體控制器4 0 5、串列介面406、I/O埠407等。 不必說，圖7所示的微處理器是簡單實例，實際的微處理 器根據其用途具有多種結構。 各個薄膜晶片402分別包括光傳輸部分408、介面 409、CPU 401和快取記憶體410。光傳輸部分408可能 同時具有兩個元件：一個元件是發光元件，具有將電訊號 作爲光訊號輸出的功能；而另一個元件是光接收元件，具 有將光訊號轉換成電訊號的功能，並且光傳輸部分408根 據其基底的情況也可能只具有兩個元件中的一個》另外， -36- (33) (33)1327377 全部的發光元件或光接收元件可以不被佈置成集中在光傳 輸部分408的形式，也可以將其佈置爲混在於其他的電路 元件之間的形式。薄膜晶片402之間的’或薄膜晶片402 和形成在基底400上的各種電路之間的訊號或電源電壓的 收發由光傳輸來完成。應該注意，全部的訊號，電源電壓 的收發不一定都藉由光傳輸’ 一部分可以直接用電訊號來 收發。這種情況下，它可能具有一個端子，該端子用於按 原狀發送和接收電訊號。 快取記憶體410是插入CPU 401和主記憶體403之 間的記憶體，其規模較小，工作速度很高。能夠高速工作 的CPU要求能夠高速工作的記憶體。但是，在使用具有 很大容量和相符於CPU的工作速度的存取時間並以高速 工作的記億體的情況下，一般而言，成本會增加。藉由存 取快取記億體，CPU能夠不依靠主記憶體的速度而高速工 作。 此後，將說明各個C P U 4 0 1的工作的實例。例如， 首先在初始運行時期，程式被從主記憶體403或其他外置 記憶體下載到用於各薄膜晶片402的快取記憶體4 1 0 ( SRAM )。該工作也可藉由CPU 401中的主CPU來進行。 其次，CPU 401中的各從屬CPU依次執行儲存於用 於相同薄膜晶片4〇2的快取記憶體41 0的程式。用於相同 薄膜晶片402的快取記憶體410不僅儲存程式，也用作工 作區，CPU 40〗的計算結果等被暫時儲存。 當各CPU 401需要和其他CPU 401的輸出結果或主 -37 - (34) (34)1327377 記憶體403等快取記憶體41〇以外的訊號進行通信時，經 由光傳輸部分408來執行訊號通信。根據CPU 401之間 的數量整體工作速度被增加。特別是在CPU 401間的訊 號通信量以及和基底400外部的訊號通信量小的情況下， 並行效果增加。 作爲程式的實例，例如，在比如試圖在具有極大量最 小値的相位空間找出最低値的最優化問題（比如自動佈線 問題’推銷員四處走動的路徑問題）以及對變化的評估（ 電路類比等）中，列舉了應用諸如蒙特卡羅法（Monte Carlo法）、類比退火法等方法的情形。 這些程式基本上是獨立並且多次執行同一副程式的結 構，藉由使不同的CPU 401計算各自承擔的副程式，完 整的程式實質上可由各個薄膜晶片402內的CPU 401和 快取記憶體4 1 0執行，並且能夠進行理想的平行計算。 應該注意，當 CPU 401間的處理速度不同時將處理 作爲整體看待時有出現麻煩的情況，因此各從屬CPU間 的處理速度的均衡可藉由主CPU來調節。 實施例2 本發明的積體電路可以應用於各種記憶體。藉由層疊 記憶體可以抑制安裝面積，以實現記憶體的大容量化。並 且，各個薄膜晶片間的資料收發使用光傳輸，這樣即使層 疊記憶體，也可以抑制安裝時使用的接腳數量。 層疊的記憶體可以使用以SRAM (靜態隨機記憶體） -38 - (35) 1327377 'DRAM (動態隨機記憶體）爲典型的RAM (揮發 體）·，掩模唯讀記憶體（Mask ROM ) ，EPROM ( 唯讀記億體）；EEPROM (電擦寫可編程唯讀 ROM );快閃記憶體；以鐵電記億體等爲典型的 非揮發性記憶體）。另外’還可以使用組合上述記 形成的記憶體。 然後’在層疊記憶體的情形中，配合記憶體的 規格，可以在和記億體相同的薄膜晶片內提供類似 取或寫入的R/w (讀/寫）電路、預充電電路、以 刷新的控制電路（更新電路）等。另外，可以配合 膜晶片，適當地設定供應的電源電壓的最合適的値 本實施例將以dram爲例說明層疊形成的記 結構。 圖8A示出了第一層薄膜晶片的結構。圖8A 膜晶片中形成有DRAM的記憶胞陣列 601、選擇 602、列解碼器603、行解碼器604、R/W電路605 輸部分606。 記憶胞陣列601具備多個記憶體單元。藉由選 路6 02以及行解碼器604，記憶體單元被選擇，且 讀寫被執行。其中選擇器電路602的工作受來自列 6 0 3的訊號控制。 連接端子和第一層薄膜晶片之間的訊號收發可 用電訊號，或藉由光傳輸部分606來完成。圖8B 傳輸部分606的擴大圖。光傳輸部分606具備發 性記憶 可編程 記憶體 ROM ( 億體而 種類或 選擇讀 及用於 每個薄 〇 憶體的 所示薄 器電路 、光傳 擇器電 資料的 解碼器 以直接 表示光 光元件 -39- (36) (36)1327377 610和光接收元件611，從連接端子輸入的各種訊號或從 第一層薄膜晶片輸出的電訊號在發光元件處被轉換爲光訊 號，並被傳輸到其他的第k層（k是2或2以上的自然數 )的薄膜晶片。另一方面，從其他的第k層的薄膜晶片傳 送來的光訊號在光接收元件611處被轉換爲電訊號，並被 傳送到第一層的薄膜晶片或連接端子。 輸入到光傳輸部分606的訊號中，CE (晶片選通） (1)至CE (η)相當於選擇的第1至第n層的薄膜晶片 中的一個或多個。其他的，藉由連接端子輸入的電訊號、 RE (允許讀出）、WE (允許寫入）'以及資料登錄Din 在發光元件610處被轉換爲光訊號，並被傳送到由訊號 CE選擇的薄膜晶片中。反過來，從由訊號CE選擇的薄 膜晶片傳送來的光訊號，在第一層的光接收元件611處被 轉換爲電訊號，並藉由連接端子作爲資料輸出Du，被輸 出。 注意，在本實施例中，RE、WE是由R/W電路605爲 選擇讀取或寫入的訊號，Din包含以寫入到記憶體的資料 作爲資訊的訊號，D。^則包含以從記憶體讀出的資料作爲 資訊的訊號。 圖9表示第k層的薄膜晶片的結構。本實施例中將說 明在第k層的薄膜晶片中形成有和第一層相同的dram 的例子。表示在圖9中的第k層的薄膜晶片中形成有第k 層的記憶胞陣列62 ]'對應於該記憶胞陣列62 1的選擇器 電路622、列解碼器623'行解碼器624、R/W電路625、 -40 - (37) (37)1327377 光傳輸部分626。 雖然沒有在圖中表示出來，光傳輸部分626中可能同 時具有兩個元件：一個元件是發光元件；而另一個元件是 光接收元件，根據情況也可能只具有兩個元件中的一個。 在光傳輸部分626中執行和其他層的薄膜晶片之間的訊號 收發。 應該注意，雖然本實施例說明了在第一層和第k層的 薄膜晶片中都形成DRAM的例子，但是本發明並不局限 於該結構。也可以在薄膜晶片內形成其他所有的半導體記 億體，並可以層疊該薄膜晶片。另外，和記憶體的驅動相 關的其他電路不受本實施例所示的電路的限制。 另外，本實施例中，藉由連接端子被輸入的電訊號雖 然被輸入到第一層的薄膜晶片，然而本發明並不局限於該 結構，藉由連接端子被輸入的電訊號也可以被輸入到第二 層或第二層以後的薄膜晶片中。 實施例3 本實施例將說明由多個薄膜晶片構成的單片微型電腦 (簡稱爲單片機）的結構。 圖10表示本實施例的微處理器的方塊圖。本實施例 的微處理器由兩層薄膜晶片構成。第一層薄膜晶片630中 提供有SIO (串列輸入輸出）631 ' MMU (記億管理單元 )632 '計數器633、DAC (數位類比轉換器）634、匯流 排控制器（匯流排介面）63 5、光傳輸部分63 6以及輸入 -41 - (38) (38)1327377 輸出介面637。第二層薄膜晶片640中提供有CPU 641、 RAM 642、ROM 643、光傳輸部分 644。 在光傳輸部分63 6、644中各自形成有發光元件和光 接收元件，各種訊號或電源電壓藉由光傳輸進行收發。 如本實施例所示，藉由用層疊的薄膜晶片構成微處理 器，微處理器的安裝面積可以被顯著地減少。 實施例4 本實施例將就內插板和薄膜晶片的電連接方式進行說 明。 圖 ΠΑ是一個斜透視圖，表示用佈線接合法將層疊 的薄膜晶片和內插板連接在一起的橫截面結構。其中參考 數字301表示內插板，302表示層疊的薄膜晶片。薄膜晶 片302用黏合劑304被安裝在內插板301上。 表示在圖11A的內插板301是提供有焊料球305的 球狀矩陣排列型。焊料球3〇5提供在內插板301的安裝有 薄膜晶片3〇2面的反面。並且，提供在內插板301的佈線 306藉由提供在內插板301上的接觸孔，和焊料球305電 連接在一起。 應該注意’雖然在本實施例中示出的例子是電連接薄 膜晶片302和焊料球305的佈線306提供在內插板301的 安裝有薄膜晶片302的那一面，但是，本發明使用的內插 板並不限於此結構。例如，可以在內插板的內部提供實現 了多層化的佈線。 -42- (39) (39)1327377 並且，圖1 1 A中，薄膜晶片3 Ο 2和佈線3 Ο 6藉由電 線307電連接在一起。圖11Β是圖11Α所示封裝的橫截 面圖。半導體元件提供在薄膜晶片302中。焊墊308提供 在薄膜晶片3 02的提供有內插板3 0 ]側的相反側。在本實 施例中，焊墊3 08和該層疊的薄膜晶片3 02的最上層電連 接在一起。並且，焊墊3 08藉由電線3 07和提供在內插板 301上的佈線306電連接在一起》 參考數字310相當於印刷線路板的一部分，311相當 於提供在印刷線路板3 1 0上的佈線或電極。佈線306藉由 焊料球305和提供在印刷線路板310上的佈線或電極311 電連接在一起。應該注意，焊料球305和佈線或電極311 的連接’可以採用各種各樣的方式，比如熱壓，或由超音 波引起振動的熱壓等。另外，也可以利用封膠法，即塡充 施壓後的焊料球之間的空隙從而加強連接部分的機械強度 ，並且提高對封裝中産生的熱的散熱效率。封膠法不一定 必須使用’但使用封膠法可以防止由於內插板和晶片的熱 膨脹係數的不匹配産生的應力而導致的連接短路。當用超 音波施壓時’比僅用熱壓時更能抑制連接短路的産生。特 別是’當連接的焊料球多於300左右時，用超音波施壓的 方法更是有效。 圖lie是用倒裝晶片法連接薄膜晶片322和內插板 321的橫截面圖。圖11C表示在薄膜晶片322最下面—層 的薄膜晶片處提供焊料球327的情況。焊料球327提供在 敢下層薄膜ββ片^>22的內插板321側，並與最下層的薄膜 -43 - (40) (40)1327377 晶片電連接在一起。 焊料球327和提供在內插板321上的佈線326連接在 °圖11C中，提供也作爲黏合劑發揮作用的封膠324 來塡充焊料球3 27之間的空隙。另外，內插板3 2 1的焊料 球325提供在內插板321的安裝有薄膜晶片322的反面。 提供在內插板321的佈線326藉由提供在內插板321的接 觸孔和焊料球325電連接在一起。 在使用倒裝晶片法的情形中，即使增加應該連接的焊 墊的數量’跟佈線接合法相比，可以確保的焊墊之間的間 距比較大’所以適合用於端子數量多的薄膜晶片的連接。 另外’雖然圖11A-11C表示的薄膜晶片被轉移到球 狀矩陣排列型的內插板，然而本發明並不局限於這樣的內 插板。本發明也可以使用端子佈置在周邊的接線架型的內 插板。圖11D是一個斜透射圖，表示使用接線架型內插 板時的橫截面結構。 在圖1 1 D中’薄膜晶片3 5 1根據佈線接合法和內插 板350上的連接端子352連接在一起。連接端子352被安 排在內插板350的安裝有薄膜晶片351的那一面。 應該注意’雖然在本實施例中表示出薄膜晶片被暴露 出的狀態，但是也可以用成形樹脂來密封薄膜晶片。 另外，在本發明中’雖然示出了薄膜晶片在內插板上 層疊的例子，然而本發明並不受該結構的限制，層疊的基 底可以是用於半導體積體電路的衆所周知的基底，比如玻 璃基底 '石英基底、矽基底、塑膠基底等。這種情況下， -44 - (41) (41)1327377 可以在基底上提供用於收發外界來的訊號或供應電源電壓 的連接端子’或者藉由光傳輸來實現訊號收發以及電源電 壓的供應。 實施例5 本發明使用的薄膜晶片的轉移技術，可以用各種各樣 的製作設備來實現，藉由在設備之間使用實現了基底搬運 自動化的串列型（各設備被流程線串連在一起的生産類型 )生産設備，可以提高生産效率。 圖12示出了串列型生産設備的結構，該設備是在實 施例模式的圖1至圖3表示的製作方法中，從在形成有半 導體元件的第一基底上黏貼第二基底的技術，一直到黏貼 第三基底的技術的，在製造設備間實現了基底搬運自動化 的設備。 在圖12中’參考數字701、714相當於搬運基底的系 統（基底傳送系統），分別按照圖中箭頭所示的方向，在 各個設備之間來回移動。707是爲在基底傳送系統70〗和 基底傳送系統7M之間傳送基底的，並將基底暫時保存的 基底傳送站。 應該注意，在本實施例中，儘管各個設備間的基底傳 送系統是由兩個基底傳送系統701、714來完成，然而本 發明的基底傳送方式並不局限於上述方式。增加基底傳送 方式的數量可以提高傳送基底的效率。另外，不一定必須 提供如基底傳送站7 07那樣的，爲傳送基底而暫時保存基 -45 - (42) 1327377 底的設備。例如，也可以使將基底傳送設備的搬運裝置和 將基底搬出設備的搬運裝置分開爲不同的裝置，以實現基 底的傳送。
參考數字7 02表示旋塗器，是用旋塗法塗敷水溶性的 黏合劑以覆蓋第一基底的半導體元件的設備。703表示曝 光設備，藉由將用旋塗器702塗敷的黏合劑曝光於紫外線 以固化黏合劑。7 0 4表示劃線器，是當實施後面技術的剝 離技術時，爲以金屬氧化膜爲界，剝離半導體元件的，切 割基底邊緣部分的裝置。 7 05是雙面膠帶黏貼系統，該設備可以將由膠帶供應 盒7 06供應的雙面膠帶黏貼到第一基底的塗敷有黏合劑的 面上。708是基底黏貼系統，將由基底供應盒709供應的 第二基底，用先前技術黏貼好的雙面膠帶，黏貼到第一基 底上。
710是雙面膠帶黏貼系統，該設備可以將由膠帶供應 盒7 1 1供應的雙面膠帶黏貼到第一基底的塗敷有黏合劑的 面的反面上。712是基底黏貼系統，將由基底供應盒713 供應的第三基底，用藉由先前技術黏貼好的雙面膠帶，黏 貼到第一基底上。 應該注意，儘管在本實施中說明了關於僅將上述技術 串列的生産設備，然而本發明並非局限於此，也可以將其 他技術中使用的設備串列化。 實施例6 -46- (43) (43)1327377 器示於所 子顯由 ~ 電合，性 的黏具便 樣上器方 各路子用 種電電使 各體用其 到積攜善 。 用膜便改效 應薄是地有 以的其著極 可明尤顯路 路發。以電 電本具可體 體在器化積 積以子積膜 膜可電體薄 薄也於小的 的，用，明 明外後化發 發另然巧本 本。’輕用 上 置現應 具裝實以 圖13A表示薄板型行動電話，它包括主體2101，顯 示部分2103，聲頻輸入部分2104，聲頻輸出部分2105, 開關2106，外部連接部分2107等。藉由外部連接埠2107 ’可以將另外準備的耳機2108連接到行動電話上。顯示 部分2103使用附帶感應器的接觸板的顯示裝置，藉由接 觸顯示在顯示部分2103的接觸板操作鍵2109，可以進行 一系列的操作。另外，本發明的薄膜積體電路可以應用到 提供在主體2101內部的各種訊號處理電路，另外，在薄 膜積體電路上黏貼顯示裝置的情形中，可以將該顯示裝置 用於顯示部分2103。 圖13B表示電子書，它包括主體2201，顯示部分 2202，操作鍵2203等。解調器可以埋藏在主體2201內部 。另外，本發明的薄膜積體電路可以應用於各種訊號處理 電路》 圖13C表示手錶，它包括主體2301，顯示部分23 02 ，錶帶扣23 03等。本發明的薄膜積體電路可以應用到提 供在主體230 1內部的各種訊號處理電路。另外，在薄膜 積體電路上黏貼顯示裝置的情形中，可以將該顯示裝置用 於顯示部分2302。 -47 - (44) (44)1327377 圖13D表示薄板型個人電腦，它包括主體2401，顯 示部分24〇2，接觸板鍵盤24 0 3，滑鼠24 04，外部連接埠 24 05，電源插頭2406等。附帶感應器的接觸板顯示裝置 應用於接觸板鍵盤2 4 0 3和滑鼠2 4 0 4。藉由接觸接觸板鍵 盤2403和滑鼠2404 ’可以進行一系列的操作。本發明的 薄膜積體電路可以應用於各種訊號處理電路。另外，在薄 膜積體電路上黏貼顯示裝置的情形中，可以將該顯示裝置 用於顯示部分2402以及接觸板鍵盤2403。 圖13E表示電子卡，它包括主體2601，顯示部分 2602，連接端子2603等。本發明的薄膜積體電路可以應 用到提供在主體2 60 1內部的各種訊號處理電路。在薄膜 積體電路上黏貼顯示裝置的情形中，可以將該顯示裝置用 於顯示部分26 02。 如上所述，本發明的適用範圍極其廣泛，可以被應用 到所有領域的電子器具。另外，本實施例的電子器具可以 應用實施例1 - 5中所示的任何結構的積體電路。 實施例7 在本實施例中將說明使用以〇 LED作爲顯示元件的顯 示裝置，且該顯示裝置藉由黏貼實現全色的一個例子。 圖 MA示出了本實施例的顯示裝置具有的圖素的橫 截面圖。參考數字801相當於第一層的薄膜晶片具有的 OLED ’本實施例中其發光色爲紅色（R) 。802相當於第 二層的薄膜晶片具有的OLED，本實施例中其發光色爲藍 -48- (45) (45)1327377 色（B ) 。80 3相當於第三層的薄膜晶片具有的OLED，本 實施例中其發光色爲綠色（G)。 各個圖素中提供有OLE D 801-803，提供在一個圖素 中的OLED 801-8 03的發光區域被佈置爲互相重疊的形式 以使其發光從觀察者來看是重覆的。注意，各個層的薄膜 晶片具有的OLED的發光色不受本實施例所示形式的限制 〇 其次，最上層薄膜晶片具有的OLED 803的陰極用反 射光的材料製成，OLED 801、802分別具有的兩個電極 都是可以透射光的結構，採用這樣的元件結構以使所有的 OLED 8 0 1 - 8 03的發光方向朝向下層的薄膜晶片一側。 採用上述結構，可以使以OLED作爲顯示元件的顯示 裝置實現全色化。 然後，圖14B示出了本實施例的顯示裝置具有的圖素 的橫截面圖，該圖素的形式不同於圖14A所示的圖素形 式。 在圖14B中，參考數字811相當於第一層的薄膜晶片 具有的OLED，本實施例中其發光色爲紅色（R) 。812相 當於第二層的薄膜晶片具有的OLED，本實施例中其發光 色爲藍色（B) 。813相當於第三層的薄膜晶片具有的 OLED，本實施例中其發光色爲綠色（G)。 各個圖素中提供有OLED 811-813，提供在一個圖素 中的OLED 811-813的發光區域被佈置爲互相不重疊或者 即使重疊也僅限於一部分的形式。注意，各個層的薄膜晶 -49- (46) 1327377 片具有的OLED的發光層不受 其次’各個層的薄膜晶片 極用反射光的材料製成，以使 光方向朝向下層的薄膜晶片一 採用上述結構，可以使以 裝置實現全色化。 具有本實施例所示結構的 是單獨獨立製成的，所以很容 化。因此，可以配合電致發光 的元件結構實施最優化，並根 地更換製作方法。 因此，本發明可以單獨製 不用因考慮下層的半導體元件 元件進行限制，其結果是可以 件。另外，由於各個層的薄膜 以緊密層疊，所以沒有必要考 °另外，因爲還可以縮短發光 離’所以即使發光元件的光的 程度上予以彌補。 藉由將本發明的薄膜積體 0以確保更大的用於積體電路 導體裝置的輕巧化，小體積化 特別是便攜用半導體裝置，實 以顯著地改善其使用方便性， 本實施例所示形式的限制。 具有的OLED 8 1 1 -8 1 3的陰 所有的OLED 81 1-813的發 側。 OLED作爲顯示元件的顯示 顯示裝置由於各個薄膜晶片 易對每個薄膜晶片實施最優 材料的特性，對各色OLED 據最優化過的元件結構適當 作各個層的薄膜晶片，所以 的耐熱性而對上層的半導體 形成特性更優越的半導體元 晶片中間不夾玻璃基底，可 慮因玻璃基底引起的光漫射 元件和光接收元件之間的距 方向性減弱，也可以在一定 電路應用到半導體裝置上， 的空間，並可以在不妨礙半 的情況下，實現高功能化。 現輕巧化，小體積化，就可 所以利用本發明的薄膜積體 -50- (47) (47)1327377 電路是非常有效的。 其次，藉由使用光互連，薄膜晶片之間的互相接收發 送資料成爲可能，並且因佈線電阻引起的偏斜或不要的電 波輻射也得到減少。另外，在將電訊號轉換爲光訊號，並 將光訊號再轉換爲電訊號的過程中，可以自由控制最終得 到的電訊號的振幅。 【圖式簡單說明】 附圖中： 圖1A-1E是表示本發明的薄膜積體電路的製作方法的 視圖； 圖2A-2D是表示本發明的薄膜積體電路的製作方法 的視圖； 圖3A-3B是表示本發明的薄膜積體電路的製作方法 的視圖； 圖4A-4C是表示本發明的薄膜積體電路結構的視圖 圖5A-5B是表示本發明的薄膜積體電路結構的視圖 » 圖6是表示使用於本發明的薄膜積體電路的發光元件 結構的視圖； 圖7是表示本發明的薄膜積體電路之一 ·例的微處理器 結構的視圖； 圖8A和8B是表示本發明的薄膜積體電路之一例的 -51 - (48) (48)1327377 DRAM結構的視圖； 圖9是表示本發明的薄膜積體電路之一例的DRAM 結構的視圖； 圖10是表示本發明的薄膜積體電路之一例的單片微 型電腦結構的視圖； 圖11A-11D是表示本發明的薄膜積體電路被連接在 內插板上的狀態的斜 透視圖以及橫截面圖； 圖12是表示在製作本發明的薄膜積體電路的過程中 使用的生産設備的一個例子的視圖； 圖13A-13E是表示應用本發明的薄膜積體電路而製成 的半導體裝置結構的視圖；和 圖MA和]4B是本發明的半導體裝置之一的顯示裝 置的圖素的橫截面圖。 【主要兀件對照表】
500 第一基底 50 1 金屬膜 502 氧化物膜 503 金屬氧化膜 504 底膜 505 半導體膜 507、 5〇8 島形半導體膜 509 ' 510 頂閘型TFT -52- (49)1327377 5 11 閘 極 絕 緣 膜 5 12、 5 13 閘極電極 5 14 第 一 中 間 層絕緣 膜 5 15-5 18 端 子 5 19 光 電 轉 換 層 520 陽 極 電 極 52 1 光 接 收 元 件 523 第 二 中 間 層絕緣 膜 524 保 護 層 52 5、 527 雙面膠帶 526 第 二 基 底 528 第 二 基 底 529 黏 合 劑 530 元 件 基 底 53 1 焊 料 球 532 佈 線 533 第 — 薄 膜 積體電 路 534 第 二 薄 膜 積體電 路 53 5 黏 合 劑 536 圖 素 電 極 53 7 電 致 發 光 層 53 8 陰 極 539 第 二 中 間 層絕緣 膜 545 端 子 (50) 1327377 540 發 光 元件 54 1 保 護 膜 546 電 線 100 元 件 基底 1 0 1 薄 膜 積體電路 1 02 光 傳 輸部份 1 03 電 路 1 04 介 面 1 05 發 光 元件 106 光 接 收元件 110 驅 動 電路 111 放 大 電路 Ί 1 2 波 形 修正電路 1 1 4 介 面 13 0、 1 3 1 發光元 件 132 光 接 收元件 133、 1 34 層 13 5' 1 3 6 發光元 件 13 7、 1 3 8 光接收 元 件 1 39 選 擇 器電路 201、 202 發光元 件 203、 204 圖素電 極 205、 206 電致發 光 層 207 、 208 陰極 (51)1327377 2 10 反 射 膜 2 11 金 屬 膜 400 基 底 40 1 CPU 402 薄 膜 晶 片 403 主 記 憶 體 404 時 鐘 控 制 器 405 快 取 控 制 器 406 串 列 介 面 407 I/O埠 408 光 傳 輸 部 份 409 介 面 4 10 快 取 記 憶 體 60 1 記 憶 胞 陣 列 602 之ee m 擇 器 電 路 603 列 解 碼 器 604 行 解 碼 器 605 R/W 電 路 606 光 傳 輸 部 份 6 10 發 光 元 件 6 11 光 接 收 元 件 62 1 記 憶 胞 陣 列 622 m 擇 器 電 路 623 列 解 碼 αο 益 -55- (52) 行解碼器 R/W電路 光傳輸部份 薄膜晶片 串列輸入輸出 記憶管理單元 計數器 數位類比轉換器 滙流排控制器 光傳輸部份 輸入/輸出填 薄膜晶片
CPU
RAM
ROM 光傳輸部份 內插板 薄膜晶片 黏合劑 焊料球 佈線 電線 焊墊 印刷線路板 -56- (53)1327377 3 11 電極 322 薄膜晶片 32 1 內插板 327 焊料球 326 佈線 3 24 封膠 3 5 1 薄膜晶片 3 52 連接端子 3 5 0 內插板 701 ' 7 14 基底傳送系統 707 基底傳送站 702 旋塗器 704 劃線器 70 5 雙面膠帶黏貼系統 7 06 膠帶供應盒 708 基底黏貼系統 709 基底供應盒 7 1 0 雙面膠帶黏貼系統 7 11 膠帶供應盒 7 12 基底黏貼系統 7 13 基底供應盒 2 10 1 主體 2103 顯不部份 2 104 聲頻輸入部份 -57 - (54) 1327377 2 105 聲 頻 輸 出 部 份 2 106 開 關 2 107 外 部 連 接 埠 2 108 耳 機 2 109 接 觸 板 操 作 鍵 2 2 0 1 主 體 2202 顯 示 部 份 2203 操 作 鍵 2 3 0 1 主 體 2 3 02 顯 示 部 份 2 3 03 錶 帶 扣 24 0 1 主 體 2402 顯 示 部 份 2403 接 觸 板 鍵 盤 2404 滑 鼠 2405 外 部 連 接 埠 24 06 電 源 插 頭 260 1 主 體 2602 顯 示 部 份 2603 連 接 端 子
OLED 801 、 802 、 803 、 811、 812 、 813

Claims (1)

1327377 拾、申請專利範圍 第93103084號專利申請案 中文申請專利範圍修正本 民國99年4月8日修正 1· 一種半導體裝置，包含： 第一半導體元件，包含至少一薄膜電晶體； 第二半導體元件，包含至少一薄膜電晶體； · 形成在該第一半導體元件及該第二半導體元件之間的 樹脂膜； 發光元件，電連接於該第一半導體元件；以及 光接收元件，電連接於該第二半導體元件， 其中該發光元件包含第一電極、第二電極、以及介於 該第一電極與該第二電極間之電致發光層，以及 其中’該第一半導體元件及該第二半導體元件之間的 訊號收發藉由該發光元件和該光接收元件而完成。 擊 2 ·—種半導體裝置，包含： 第一半導體元件，包含至少一薄膜電晶體； 第二半導體元件’包含至少一薄膜電晶體； 形成在該第一半導體元件及該第二半導體元件之間的 樹脂膜； 在該第一半導體元件及該第二半導體元件之間部分形 成的金屬氧化物； 發光元件’電連接於該第一半導體元件；以及 1327377 光接收元件，電連接於該第二半導體元件， 其中該發光元件包含第一電極、第二電極、以及介於 該第一電極與該第二電極間之電致發光層，以及 其中該第一半導體元件及該第二半導體元件之間的訊 號收發藉由該發光元件和該光接收元件而完成。 3· —種半導體裝置，包含： 第一半導體元件，包含至少一薄膜電晶體： 第二半導體元件，包含至少一薄膜電晶體； 形成在該第一半導體元件及該第二半導體元件之間的 樹脂膜； 和該第一半導體元件電連接的發光元件；以及 和該第二半導體元件電連接的光接收元件， 其中該發光元件包含第一電極、第二電極、以及介於 該第一電極與該第二電極間之電致發光層， 其中，在該發光元件中，第一電訊號被轉換爲光訊號 ， 且其中，在該光接收元件中，該光訊號被轉換爲第二 電訊號。 4. 一種半導體裝置，包含： 第一半導體元件，包含至少一薄膜電晶體； 第二半導體元件，包含至少一薄膜電晶體； 形成在該第一半導體元件及該第二半導體元件之間的 樹脂膜； 在該第一半導體元件及該第二半導體元件之間部分形 -2- 1327377 成的金屬氧化物； 和該第一半導體元件電連接的發光元件；以及 和該第二半導體元件電連接的光接收元件， 其中該發光元件包含第一電極、第二電極、以及介於 - 該第一電極與該第二電極間之電致發光層， _ 其中’在該發光元件中’第一電訊號被轉換爲光訊號 ’ 且其中’在該光接收元件中，該光訊號被轉換爲第二 φ 電訊號。 5· —種半導體裝置，包含： 第一薄膜積體電路，包含至少一第一薄膜電晶體及電 連接於該第一薄膜電晶體之一發光元件； 第二薄膜積體電路，包含至少一第二薄膜電晶體及電 連接於該第二薄膜電晶體之一光接收元件；以及 樹脂膜’形成在該第一薄膜積體電路及該第二薄膜積 體電路之間； φ 其中該發光元件包含第一電極、第二電極、以及介於 該第一電極與該第二電極間之電致發光層， 其中’在該發光元件中，第一電訊號被轉換爲光訊號 5 且其中’在該光接收元件中，該光訊號被轉換爲第二 電訊號。 6. —種半導體裝置，包含： 第一薄膜積體電路，包含至少一第一薄膜電晶體及電 1327377 連接於該第一薄膜電晶體之一發光元件： 第二薄膜積體電路，包含至少一第二薄膜電晶體及電 連接於該第二薄膜電晶體之一光接收元件； 樹脂膜，形成在該第一薄膜積體電路及該第二薄膜積 體電路之間；以及 在該第一薄膜積體電路及該第二薄膜積體電路的任何 一方的面上部分形成的金屬氧化物； 其中該發光元件包含第一電極、第二電極、以及介於 該第一電極與該第二電極間之電致發光層， 其中，在該發光元件中，第一電訊號被轉換爲光訊號 且其中，在該光接收元件中，該光訊號被轉換爲第二 電訊號。 7 · —種行動電話，該行動電話具有如申請專利範圍 第1至6項中任一項的半導體裝置》 8· —種電子書，該電子書具有如申請專利範圍第1 至6項中任一項的半導體裝置。 9_ 一種個人電腦，該個人計算機具有如申請專利範 圍第1至6項中任一項的半導體裝置。 10. —種電子卡’該電子卡具有如申請專利範圍第1 至6項中任一項的半導體裝置。 11. 一種手錶’該手錶具有如申請專利範圍第1至6 項中任一項的半導體裝置。 12. 如申請專利範圍第3項或第4項之半導體裝置， -4- 1327377 其中藉由轉移分離自第一玻璃基底之第一半導體元件與分 離自第二玻璃基底之第二半導體元件，而層疊該第一半導 體元件及該第二半導體元件。 13·如申請專利範圍第3項或第4項之半導體裝置， - 其中藉由轉移分離自第一玻璃基底之第一半導體元件與分 . 離自第二玻璃基底之第二半導體元件，以及將分離的第一 ^ 半導體元件與分離的第二半導體元件層疊於元件基底，而 形成該第一半導體元件與該第二半導體元件。 ·
TW093103084A 2003-02-12 2004-02-10 Semiconductor device TWI327377B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003033833A JP4574118B2 (ja) 2003-02-12 2003-02-12 半導体装置及びその作製方法

Publications (2)

Publication Number Publication Date
TW200527693A TW200527693A (en) 2005-08-16
TWI327377B true TWI327377B (en) 2010-07-11

Family

ID=33019700

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093103084A TWI327377B (en) 2003-02-12 2004-02-10 Semiconductor device

Country Status (4)

Country Link
US (1) US7459726B2 (zh)
JP (1) JP4574118B2 (zh)
CN (1) CN1523668B (zh)
TW (1) TWI327377B (zh)

Families Citing this family (254)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332560A (ja) * 2002-05-13 2003-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及びマイクロプロセッサ
JP4094386B2 (ja) * 2002-09-02 2008-06-04 株式会社半導体エネルギー研究所 電子回路装置
JP4373063B2 (ja) 2002-09-02 2009-11-25 株式会社半導体エネルギー研究所 電子回路装置
JP4574118B2 (ja) 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8283679B2 (en) * 2003-06-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having light-emitting element and light-receiving element for transmitting among circuits formed over the plurality of substrates
US7271461B2 (en) * 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
KR100615222B1 (ko) * 2004-06-17 2006-08-25 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
US7586097B2 (en) 2006-01-05 2009-09-08 Virgin Islands Microsystems, Inc. Switching micro-resonant structures using at least one director
US20060065962A1 (en) * 2004-09-29 2006-03-30 Intel Corporation Control circuitry in stacked silicon
US20060108915A1 (en) * 2004-11-23 2006-05-25 Eastman Kodak Company Tiled OLED display
US7442581B2 (en) * 2004-12-10 2008-10-28 Freescale Semiconductor, Inc. Flexible carrier and release method for high volume electronic package fabrication
TWI268122B (en) * 2005-01-25 2006-12-01 Au Optronics Corp Semiconductor structure having multilayer of polysilicon and display panel applied with the same
EP1696368B1 (en) * 2005-02-28 2011-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4553765B2 (ja) * 2005-03-25 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
WO2006118293A1 (en) 2005-04-27 2006-11-09 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
US7725759B2 (en) * 2005-06-29 2010-05-25 Sigmatel, Inc. System and method of managing clock speed in an electronic device
JP4553813B2 (ja) * 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
US8158510B2 (en) 2009-11-19 2012-04-17 Stats Chippac, Ltd. Semiconductor device and method of forming IPD on molded substrate
US8791006B2 (en) * 2005-10-29 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor on polymer matrix composite substrate
US8409970B2 (en) * 2005-10-29 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of making integrated passive devices
US8008851B2 (en) * 2006-01-19 2011-08-30 Lg Display Co., Ltd. Organic light emitting display
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
US8188431B2 (en) * 2006-05-05 2012-05-29 Jonathan Gorrell Integration of vacuum microelectronic device with integrated circuit
US8082289B2 (en) 2006-06-13 2011-12-20 Advanced Cluster Systems, Inc. Cluster computing support for application programs
US7615731B2 (en) * 2006-09-14 2009-11-10 Carestream Health, Inc. High fill-factor sensor with reduced coupling
US8049253B2 (en) 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
TWI334503B (en) * 2007-10-12 2010-12-11 Au Optronics Corp Touch-sensing flat panel display and method for manufacturing the same
KR100949219B1 (ko) * 2007-12-27 2010-03-24 주식회사 동부하이텍 반도체 소자 및 그 제조방법
US8141786B2 (en) * 2008-01-18 2012-03-27 Texas Instruments Incorporated Thin smart card module having strap on carrier
JP2009218395A (ja) * 2008-03-11 2009-09-24 Panasonic Corp 集積回路パッケージ
JP5202046B2 (ja) * 2008-03-13 2013-06-05 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法
US9069418B2 (en) * 2008-06-06 2015-06-30 Apple Inc. High resistivity metal fan out
WO2010036776A2 (en) * 2008-09-24 2010-04-01 Alliance For Sustainable Energy, Llc Thin film electronic devices with conductive and transparent gas and moisture permeation barriers
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
KR101979327B1 (ko) 2009-09-16 2019-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP5902406B2 (ja) 2010-06-25 2016-04-13 株式会社半導体エネルギー研究所 分離方法および半導体装置の作製方法
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
WO2012049580A1 (en) * 2010-10-11 2012-04-19 Koninklijke Philips Electronics N.V. Multi-device oled
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8809897B2 (en) 2011-08-31 2014-08-19 Micron Technology, Inc. Solid state transducer devices, including devices having integrated electrostatic discharge protection, and associated systems and methods
US9490239B2 (en) 2011-08-31 2016-11-08 Micron Technology, Inc. Solid state transducers with state detection, and associated systems and methods
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
FR2985371A1 (fr) * 2011-12-29 2013-07-05 Commissariat Energie Atomique Procede de fabrication d'une structure multicouche sur un support
WO2013111756A1 (en) 2012-01-25 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN102569325B (zh) * 2012-02-27 2014-07-30 中国科学院上海高等研究院 多功能图像传感器及其制作方法
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8686428B1 (en) * 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
JP5581411B2 (ja) * 2013-02-12 2014-08-27 株式会社半導体エネルギー研究所 半導体装置
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
KR20150086763A (ko) * 2014-01-20 2015-07-29 삼성디스플레이 주식회사 발광형 표시장치 및 그 제조방법
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US9425125B2 (en) * 2014-02-20 2016-08-23 Altera Corporation Silicon-glass hybrid interposer circuitry
TWI562275B (en) * 2014-11-27 2016-12-11 Advance Process Integrate Technology Ltd Process of forming waferless interposer
CN104615561B (zh) * 2014-12-30 2017-10-31 浙江大学 一种基于多输入多输出技术的片上板间光互连传输系统
US10204535B2 (en) * 2015-04-06 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US10515981B2 (en) 2015-09-21 2019-12-24 Monolithic 3D Inc. Multilevel semiconductor device and structure with memory
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
WO2018037862A1 (ja) * 2016-08-23 2018-03-01 株式会社ニコン 撮像素子および撮像システム
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11502095B2 (en) * 2017-09-24 2022-11-15 Monolithic 3D Inc. 3D semiconductor device, structure and methods
DE102018122166A1 (de) * 2018-09-11 2020-03-12 Osram Opto Semiconductors Gmbh Optoelektronische halbleitervorrichtung mit einem trägerelement und einem elektrischen kontaktelement, optoelektronisches bauelement sowie verfahren zur herstellung der optoelektronischen halbleitervorrichtung
KR102642305B1 (ko) 2018-09-12 2024-02-28 삼성전자주식회사 Oled 패널 및 이를 포함하는 표시 장치
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
CN110265292B (zh) * 2019-04-26 2021-07-27 芯盟科技有限公司 三维存储器以及制作方法
US11515356B2 (en) 2019-06-27 2022-11-29 Avicenatech Corp. Chip-scale optical interconnect using microLEDs
KR102213343B1 (ko) 2019-07-01 2021-02-08 한국과학기술원 다색 픽셀 어레이를 갖는 마이크로 led 디스플레이 및 그의 구동 회로와 결합에 따른 제조 방법
US11587474B2 (en) * 2019-07-24 2023-02-21 Au Optronics Corporation Flexible device array substrate and manufacturing method of flexible device array substrate
WO2021051100A1 (en) 2019-09-13 2021-03-18 Avicenatech Corp. Optical interconnects using microleds
WO2021076471A1 (en) * 2019-10-14 2021-04-22 Silcotek Corp. Cold thermal chemical vapor deposition
JP7334616B2 (ja) * 2019-12-26 2023-08-29 住友大阪セメント株式会社 光導波路素子、光変調器、光変調モジュール、及び光送信装置
WO2021142346A1 (en) 2020-01-08 2021-07-15 Avicenatech Corp. Packaging for microleds for chip to chip communication
US11483182B2 (en) 2020-01-08 2022-10-25 Avicenatech Corp. Optical transceiver design for short distance communication systems based on microLEDs
WO2021142340A1 (en) 2020-01-08 2021-07-15 Avicenatech Corp. Systems using microled-based interconnects
EP4122011A4 (en) 2020-03-18 2024-07-03 Avicenatech Corp LED ARRAY OF IN-PLANE OPTICAL INTERCONNECTIONS
EP4115223A4 (en) 2020-04-13 2023-08-30 Avicenatech Corp. VISUALLY IMPROVED MULTICHIP PACKAGING
US11916598B2 (en) 2020-04-13 2024-02-27 Avicenatech Corp. Parallel optical communication channels using microLEDs
EP4006994A1 (en) * 2020-11-26 2022-06-01 Stmicroelectronics (Grenoble 2) Sas Optoelectronic device
TWI840845B (zh) * 2022-02-24 2024-05-01 南亞科技股份有限公司 半導體結構的製造系統

Family Cites Families (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3348056A (en) * 1963-05-22 1967-10-17 Matsushita Electric Ind Co Ltd Wavelength converting type radiant energy responsive display device
FR2262407B1 (zh) * 1974-02-22 1977-09-16 Radiotechnique Compelec
JPS584470B2 (ja) * 1975-04-02 1983-01-26 株式会社日立製作所 ヒカリケツゴウハンドウタイソウチ オヨビ ソノセイホウ
JPS5837977A (ja) * 1981-08-28 1983-03-05 Matsushita Electric Ind Co Ltd 半導体装置
JPS5890764A (ja) * 1981-11-25 1983-05-30 Mitsubishi Electric Corp 半導体装置
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPS6182466A (ja) 1984-09-29 1986-04-26 Toshiba Corp 光センサ
US4811210A (en) 1985-11-27 1989-03-07 Texas Instruments Incorporated A plurality of optical crossbar switches and exchange switches for parallel processor computer
US4766471A (en) * 1986-01-23 1988-08-23 Energy Conversion Devices, Inc. Thin film electro-optical devices
JPS6351681A (ja) * 1986-08-20 1988-03-04 Agency Of Ind Science & Technol 半導体装置
DE3713067A1 (de) * 1986-09-30 1988-03-31 Siemens Ag Optoelektronisches koppelelement und verfahren zu dessen herstellung
DE3633251A1 (de) * 1986-09-30 1988-03-31 Siemens Ag Optoelektronisches koppelelement
US4843587A (en) 1987-12-10 1989-06-27 General Dynamics Pomona Division Processing system for performing matrix multiplication
US4830444A (en) 1987-12-31 1989-05-16 American Telephone And Telegraph Company, At&T Bell Laboratories Optical switch
JPH0215679A (ja) 1988-07-04 1990-01-19 Ricoh Co Ltd 実装方法
US4988891A (en) 1989-05-09 1991-01-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor neural network including photosensitive coupling elements
US5339090A (en) 1989-06-23 1994-08-16 Northern Telecom Limited Spatial light modulators
US5095380A (en) 1990-02-16 1992-03-10 Nec Corporation Photoelectronic interconnection network for high-speed information processing
GB2245732A (en) 1990-06-29 1992-01-08 Philips Electronic Associated Optical data processing device
US5202567A (en) 1990-09-21 1993-04-13 Nippon Sheet Glass Co., Ltd. Optical information transmitting device and method of manufacturing same
US6627953B1 (en) * 1990-12-31 2003-09-30 Kopin Corporation High density electronic circuit modules
GB9108382D0 (en) 1991-04-19 1991-06-05 Philips Electronic Associated Opto-electronic memory system
JPH05152608A (ja) 1991-06-29 1993-06-18 Toshiba Corp 光素子および光バス、およびこれらを用いた光学式プロセツサ間結合網
JP3179523B2 (ja) 1991-08-01 2001-06-25 浜松ホトニクス株式会社 集積化光電論理演算システム及び並列型集積化光電論理演算システム
US5200631A (en) 1991-08-06 1993-04-06 International Business Machines Corporation High speed optical interconnect
US5357122A (en) 1991-09-05 1994-10-18 Sony Corporation Three-dimensional optical-electronic integrated circuit device with raised sections
US5297232A (en) 1991-10-30 1994-03-22 Westinghouse Electric Corp. Wireless neural network and a wireless neural processing element
US5266794A (en) 1992-01-21 1993-11-30 Bandgap Technology Corporation Vertical-cavity surface emitting laser optical interconnect technology
KR950004420B1 (ko) 1992-03-30 1995-04-28 주식회사금성사 제어코드 학습 원격제어 수신기와 학습 및 제어방법
GB2267165A (en) 1992-05-11 1993-11-24 Sharp Kk Optical information processor
US5353247A (en) 1992-05-27 1994-10-04 Faris Sadeg M Optical mass storage system and memory cell incorporated therein
JPH05343183A (ja) 1992-06-10 1993-12-24 Hitachi Ltd 有機薄膜ｅｌ素子
US5502837A (en) 1992-08-11 1996-03-26 Sun Microsystems, Inc. Method and apparatus for clocking variable pixel frequencies and pixel depths in a memory display interface
US5249245A (en) * 1992-08-31 1993-09-28 Motorola, Inc. Optoelectroinc mount including flexible substrate and method for making same
JP3019632B2 (ja) 1992-10-16 2000-03-13 カシオ計算機株式会社 フォトセンサシステム及びその駆動方法
US5291324A (en) 1992-11-24 1994-03-01 At&T Bell Laboratories Comparison apparatus with freespace optical interconnections between optoelectronic integrated circuits
US5491571A (en) 1993-01-19 1996-02-13 Hughes Aircraft Company Liquid crystal display including electrodes and driver devices integrally formed in monocrystalline semiconductor layer
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
GB9313841D0 (en) 1993-07-05 1993-08-18 Philips Electronics Uk Ltd An electro-optic device
GB9315126D0 (en) 1993-07-21 1993-09-01 Philips Electronics Uk Ltd Opto-electronic memory systems
DE59405248D1 (de) * 1993-09-23 1998-03-19 Siemens Ag Optokoppler und Verfahren zu dessen Herstellung
US5523704A (en) 1993-10-04 1996-06-04 Ford Motor Company Method and circuit for actively controlling the transition impedance of multiplex communications nodes
US5738731A (en) 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US5546209A (en) 1994-03-11 1996-08-13 University Of Southern California One-to-many simultaneous and reconfigurable optical two-dimensional plane interconnections using multiple wavelength, vertical cavity, surface-emitting lasers and wavelength-dependent detector planes
US5478658A (en) 1994-05-20 1995-12-26 At&T Corp. Article comprising a microcavity light source
JP3397565B2 (ja) 1996-03-05 2003-04-14 三洋電機株式会社 光伝達電子回路基板および光伝達電子回路基板装置
JPH1063807A (ja) 1996-08-23 1998-03-06 Hitachi Ltd カード型情報制御装置
JP3809712B2 (ja) * 1996-08-27 2006-08-16 セイコーエプソン株式会社 薄膜デバイスの転写方法
US5832147A (en) 1996-11-27 1998-11-03 Motorola, Inc. Holographic optical interconnect system and method for board-to-board and chip-to-chip communication interconnections
JP4289512B2 (ja) 1997-05-09 2009-07-01 ザ トラスティーズ オブ プリンストン ユニバーシテイ 有機レーザー
US6111902A (en) 1997-05-09 2000-08-29 The Trustees Of Princeton University Organic semiconductor laser
US6160828A (en) 1997-07-18 2000-12-12 The Trustees Of Princeton University Organic vertical-cavity surface-emitting laser
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
US5848214A (en) * 1997-07-16 1998-12-08 The United States Of America As Represented By The Secretary Of The Air Force Optically-guiding multichip module
JPH11243209A (ja) 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP4126747B2 (ja) 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP3692844B2 (ja) 1998-07-24 2005-09-07 セイコーエプソン株式会社 電界発光素子、及び電子機器
JP2000058882A (ja) 1998-07-31 2000-02-25 Yoshifumi Ando 半導体メモリの光伝送
JP2000058259A (ja) 1998-08-07 2000-02-25 Mitsubishi Electric Corp 共振器型エレクトロルミネッセンス素子
US6429461B1 (en) 1998-10-19 2002-08-06 Rohm Co., Ltd. Surface light emitting devices
JP3959662B2 (ja) * 1999-03-23 2007-08-15 セイコーエプソン株式会社 光信号伝送装置およびその製造方法
US20020101816A1 (en) 1999-05-20 2002-08-01 Michael F. Braitberg Removable optical storage device and system
JP2001068742A (ja) 1999-08-25 2001-03-16 Sanyo Electric Co Ltd 混成集積回路装置
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
TW468283B (en) 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
DE19963165C1 (de) 1999-11-04 2001-03-08 Giesecke & Devrient Gmbh Kartenförmiger Datenträger mit Anzeigeeinrichtung
US7102282B1 (en) 1999-11-22 2006-09-05 Sony Corporation Display device with a cavity structure for resonating light
US6509574B2 (en) * 1999-12-02 2003-01-21 Texas Instruments Incorporated Optocouplers having integrated organic light-emitting diodes
JP4478268B2 (ja) 1999-12-28 2010-06-09 セイコーエプソン株式会社 薄膜デバイスの製造方法
BRPI0117269B8 (pt) 2000-03-02 2021-11-23 Sekisui Chemical Co Ltd Película de intercamada para vidro laminado e vidro laminado compreendendo a mesma
US6665479B2 (en) 2000-03-06 2003-12-16 Shayda Technologies, Inc. Polymeric devices including optical waveguide laser and optical amplifier
US6661940B2 (en) 2000-07-21 2003-12-09 Finisar Corporation Apparatus and method for rebroadcasting signals in an optical backplane bus system
US6893743B2 (en) 2000-10-04 2005-05-17 Mitsubishi Chemical Corporation Organic electroluminescent device
GB0024804D0 (en) 2000-10-10 2000-11-22 Microemissive Displays Ltd An optoelectronic device
US20020159487A1 (en) 2001-01-19 2002-10-31 Siros Technologies, Inc. Chirp-free directly modulated light source with integrated wavelocker
JP4061846B2 (ja) * 2001-01-23 2008-03-19 セイコーエプソン株式会社 積層体の製造方法及び半導体装置の製造方法
US20060082627A9 (en) 2001-02-27 2006-04-20 Bright Christopher J Formulation and method for depositing a material on a substrate
US6527460B2 (en) 2001-06-27 2003-03-04 International Business Machines Corporation Light emitter control system
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
JP2003168567A (ja) 2001-11-30 2003-06-13 Semiconductor Energy Lab Co Ltd 発光装置
JP3881888B2 (ja) 2001-12-27 2007-02-14 セイコーエプソン株式会社 光デバイスの製造方法
JP2003332560A (ja) 2002-05-13 2003-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及びマイクロプロセッサ
US6657235B1 (en) 2002-05-22 2003-12-02 Agilent Technologies, Inc. Optical excitation/detection device using discrete photoemitter devices
JP4094386B2 (ja) 2002-09-02 2008-06-04 株式会社半導体エネルギー研究所 電子回路装置
JP4373063B2 (ja) 2002-09-02 2009-11-25 株式会社半導体エネルギー研究所 電子回路装置
JP4283656B2 (ja) * 2002-12-18 2009-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法、半導体装置及び電子機器
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP4574118B2 (ja) 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8283679B2 (en) 2003-06-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having light-emitting element and light-receiving element for transmitting among circuits formed over the plurality of substrates

Also Published As

Publication number Publication date
CN1523668B (zh) 2011-06-15
CN1523668A (zh) 2004-08-25
US20040195572A1 (en) 2004-10-07
TW200527693A (en) 2005-08-16
JP2004247405A (ja) 2004-09-02
US7459726B2 (en) 2008-12-02
JP4574118B2 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
TWI327377B (en) Semiconductor device
US11196020B2 (en) Semiconductor device and method for manufacturing the same
US7180093B2 (en) Semiconductor device and manufacturing method thereof
TW564471B (en) Semiconductor device and peeling off method and method of manufacturing semiconductor device
TW594947B (en) Semiconductor device and method of manufacturing the same
JP4027740B2 (ja) 半導体装置の作製方法
TWI236135B (en) Method of manufacturing optoelectronic apparatus, optoelectronic apparatus, transferring chip, transferring source substrate, and electronic machine
US7375006B2 (en) Peeling method
TWI351548B (en) Manufacturing method of liquid crystal display dev
TW200409183A (en) Semiconductor apparatus and fabrication method of the same
JP4491785B2 (ja) 電気光学装置の製造方法
JP2009164629A (ja) 半導体装置の作製方法
JP4567282B2 (ja) 発光装置の作製方法
KR20220089539A (ko) 전계 발광 표시 장치 및 그 제조 방법
US20220093681A1 (en) Foldable low power displays
JP4757469B2 (ja) 半導体装置の作製方法
JP2011086948A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees