JPH0215679A - 実装方法 - Google Patents
実装方法Info
- Publication number
- JPH0215679A JPH0215679A JP63166168A JP16616888A JPH0215679A JP H0215679 A JPH0215679 A JP H0215679A JP 63166168 A JP63166168 A JP 63166168A JP 16616888 A JP16616888 A JP 16616888A JP H0215679 A JPH0215679 A JP H0215679A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- axis
- signal
- lsis
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000004806 packaging method and process Methods 0.000 title description 2
- 230000003287 optical effect Effects 0.000 claims abstract description 31
- 239000013307 optical fiber Substances 0.000 claims abstract description 15
- 239000011521 glass Substances 0.000 claims abstract description 6
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 210000004126 nerve fiber Anatomy 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 210000001767 medulla oblongata Anatomy 0.000 description 1
- 210000002569 neuron Anatomy 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Light Receiving Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Optical Couplings Of Light Guides (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、実装方法に関し、特にＸ、Ｙ軸はリード線で
、Ｚ軸は光ファイバ群で、それぞれ実装した処理装置の
実装方法に関する。
、Ｚ軸は光ファイバ群で、それぞれ実装した処理装置の
実装方法に関する。
従来における装置の実装方法は、全てＸ、Ｙ軸だけの平
面実装であって、平面上に回路素子（ＬＳＩ）を配列し
、平面内でリード線により相互接続している。一方、ニ
ューロンＬＳＩのように大量の情報を並列処理するＬＳ
Ｉでは、各ＬＳＩからの入出力の線は１万〜１０万本程
度になる。従来からのパッケージをそのまま使用すると
、５０ｍ１ｌ Ｘ ５０ ｍｉｌ ｐｉｔｃｈのＰＧ
Ａを使ったとして。
面実装であって、平面上に回路素子（ＬＳＩ）を配列し
、平面内でリード線により相互接続している。一方、ニ
ューロンＬＳＩのように大量の情報を並列処理するＬＳ
Ｉでは、各ＬＳＩからの入出力の線は１万〜１０万本程
度になる。従来からのパッケージをそのまま使用すると
、５０ｍ１ｌ Ｘ ５０ ｍｉｌ ｐｉｔｃｈのＰＧ
Ａを使ったとして。
５’ Ｘ５’〜１５’ Ｘ１５’という大きなパッケー
ジとなってしまう。また、ワイヤボンディングの時間を
０．２秒／ｗｉｒｅとして、ボンディング時間は２００
０〜２００００秒（３３分〜５時間３０分）もかかって
しまい、ボンディングエラーの修理の時間も含めると膨
大な時間がかかることになる。また、ナス１〜評価の場
合のプローブについても、全く同じ問題が生じてくるこ
とは間違いない。
ジとなってしまう。また、ワイヤボンディングの時間を
０．２秒／ｗｉｒｅとして、ボンディング時間は２００
０〜２００００秒（３３分〜５時間３０分）もかかって
しまい、ボンディングエラーの修理の時間も含めると膨
大な時間がかかることになる。また、ナス１〜評価の場
合のプローブについても、全く同じ問題が生じてくるこ
とは間違いない。
このように、従来の平面実装方法では、大量の情報を並
列的に入力あるいは出力させるようなＬＳＩを現実的に
は実装できないという問題がある。
列的に入力あるいは出力させるようなＬＳＩを現実的に
は実装できないという問題がある。
このような大量の入出力線をどのように接続するかの対
策を考える必要がある。
策を考える必要がある。
本発明の目的は、これら従来の課題を解決し、最小の空
間に最大の回路素子を実装でき、かつ大量の入出力線を
接続できる実装方法を提供することにある。
間に最大の回路素子を実装でき、かつ大量の入出力線を
接続できる実装方法を提供することにある。
上記目的を達成するため、本発明の実装方法は、複数の
ＬＳＩを実装して、処理装置を構成する実装方法におい
て、該処理装置のＸ、Ｙ軸方向には、リード線で複数個
の光ＬＳＩ相互間を接続し、Ｚ軸方向には、複数本の光
ファイバ群で入出力間および各光ＬＳＩ相互間を接続し
たことに特徴がある。また、上記光ＬＳＩは、発光素子
と受光素子を備え、かつ信号変換処理を行う層、信号の
各種処理を行う層、および応答信号作成処理を行う層か
らなる多層構造で構成され、縦方向に光を入出力させる
ガラス板および横方向に電気信号を伝達させるリード線
、および基板を設けることにも特徴がある。
ＬＳＩを実装して、処理装置を構成する実装方法におい
て、該処理装置のＸ、Ｙ軸方向には、リード線で複数個
の光ＬＳＩ相互間を接続し、Ｚ軸方向には、複数本の光
ファイバ群で入出力間および各光ＬＳＩ相互間を接続し
たことに特徴がある。また、上記光ＬＳＩは、発光素子
と受光素子を備え、かつ信号変換処理を行う層、信号の
各種処理を行う層、および応答信号作成処理を行う層か
らなる多層構造で構成され、縦方向に光を入出力させる
ガラス板および横方向に電気信号を伝達させるリード線
、および基板を設けることにも特徴がある。
本発明においては、Ｘ、Ｙ軸、つまり平面はリード線で
実装し、Ｚ軸は光ファイバ群で実装することにより、３
次元実装を実現する。
実装し、Ｚ軸は光ファイバ群で実装することにより、３
次元実装を実現する。
生体の場合、延髄に膨大な数の神経線維が伸びており、
身体の各部に運動の指示、あるいは各部分のセンサから
の報告を神経線維を介して脳に伝達している。このよう
に、電子回路の実装においても、平面のみならず、縦方
向にも実装して、３次元実装を行うことが全ての面で望
ましい。
身体の各部に運動の指示、あるいは各部分のセンサから
の報告を神経線維を介して脳に伝達している。このよう
に、電子回路の実装においても、平面のみならず、縦方
向にも実装して、３次元実装を行うことが全ての面で望
ましい。
また、現状では、大量の情報を短詩１ｊＪ７に伝達でき
る唯一の方法は、光学系を利用する方法である。
る唯一の方法は、光学系を利用する方法である。
例えば、通常の写真では、１／３０〜１／１０００秒の
間に８０Ｍバイトの情報を写真のフィルム上で伝送する
ことができる。この伝送量は、入出力線数の約１０７本
と等価であると考えられる。
間に８０Ｍバイトの情報を写真のフィルム上で伝送する
ことができる。この伝送量は、入出力線数の約１０７本
と等価であると考えられる。
従って１本発明においては、３次元実装および光学系の
入出力方法を、ＶＬＳＩ間および入出力間に利用するこ
とにより、入出力線の収容空間の課題とボンディング時
間の課題とを同時に解決している。
入出力方法を、ＶＬＳＩ間および入出力間に利用するこ
とにより、入出力線の収容空間の課題とボンディング時
間の課題とを同時に解決している。
以下、本発明の実施例を、図面により詳細に説明する。
第１図は、本発明の一実施例を示す装置の実装方法の斜
視図である。
視図である。
第１図において、１は光ファイバ群（Ｂｕｎｄｌｌｏｆ
Ｆ １ｂｒｅ Ｏｐｔｉｃｓ）、２は平面ケーブ
ル（Ｆ １ａｔＣａｂｌｅ）、 ３は光ファイバ１を通
る光を集束あるいは屈折させるためのレンズ（Ｌｅｎｓ
ｅ）、 ４は光ＬＳ Ｉ（Ｌｉｇｈｔ ＬＳ Ｉ）で
ある。
Ｆ １ｂｒｅ Ｏｐｔｉｃｓ）、２は平面ケーブ
ル（Ｆ １ａｔＣａｂｌｅ）、 ３は光ファイバ１を通
る光を集束あるいは屈折させるためのレンズ（Ｌｅｎｓ
ｅ）、 ４は光ＬＳ Ｉ（Ｌｉｇｈｔ ＬＳ Ｉ）で
ある。
本実施例では、Ｚ軸方向に光ファイバ１を実装するので
、ＬＳＩには光ＬＳＩを使用する。光ＬＳＩでは、出力
端子の部分に、ドライバの代りに発光素子を設け、入力
部に受光素子を設ける必要がある。受光素子としては、
シリコンのＰ−Ｎ接合、あるいはフォトトランジスタを
使用すればよく、発光素子としては、例えばＬＥＤを使
用する。
、ＬＳＩには光ＬＳＩを使用する。光ＬＳＩでは、出力
端子の部分に、ドライバの代りに発光素子を設け、入力
部に受光素子を設ける必要がある。受光素子としては、
シリコンのＰ−Ｎ接合、あるいはフォトトランジスタを
使用すればよく、発光素子としては、例えばＬＥＤを使
用する。
ＬＥＤは、ＳＯＩ （絶縁物上のＳｉ）の技術を使用し
て、 ＧａＡｓまたはＧａＡｌＡｓの単結晶の薄膜を作
ることにより実現できる。また、入出力端子は、透明な
ガラスウィンドウを通して行われる。受発光素子の大き
さは、１００μＸ１００μもあれば充分であるため、１
ａ＋＋Ｘ１ａｎのチップサイズであれば、１万本の入出
力も可能である。
て、 ＧａＡｓまたはＧａＡｌＡｓの単結晶の薄膜を作
ることにより実現できる。また、入出力端子は、透明な
ガラスウィンドウを通して行われる。受発光素子の大き
さは、１００μＸ１００μもあれば充分であるため、１
ａ＋＋Ｘ１ａｎのチップサイズであれば、１万本の入出
力も可能である。
このようにして、光５ＬＩ４の平面と直角方向、つまり
Ｚ軸方向には光ファイバ１からの光を受ける機能、およ
び光ファイバ１へ光を送出する機能が備えられており、
また平面方向、つまりＸ、Ｙ軸方向には従来通り、リー
ド線の信号送受機能が備えられる。リード線は、フラッ
トケーブル２を形成して実装される。このようにして、
装置内の空間は効率的に収容され、入出力信号数も最小
の空間で最大の数の収容が可能である。
Ｚ軸方向には光ファイバ１からの光を受ける機能、およ
び光ファイバ１へ光を送出する機能が備えられており、
また平面方向、つまりＸ、Ｙ軸方向には従来通り、リー
ド線の信号送受機能が備えられる。リード線は、フラッ
トケーブル２を形成して実装される。このようにして、
装置内の空間は効率的に収容され、入出力信号数も最小
の空間で最大の数の収容が可能である。
光ＬＳＩ４を光ファイバ１で結線する場合には、レンズ
３とハーフミラ−を使用して行われる。ハ−フミラーは
図示されていないが、必要に応じて適切な箇所に配置さ
れる。
３とハーフミラ−を使用して行われる。ハ−フミラーは
図示されていないが、必要に応じて適切な箇所に配置さ
れる。
第２図は、第１図における光ＬＳＩの断面図であり、第
３図は第２図におけるＬＳＩ内部の層構造を示す図であ
る。
３図は第２図におけるＬＳＩ内部の層構造を示す図であ
る。
第２図に示すように、本実施例の光ＬＳＩは、光信号を
入出力させるためのガラス板１１と、入力された光信号
を電気信号に変換するためのフォトダイオード１３と、
電気信号を光信号に変換するためのＬＥＤ１２と、Ｘ、
Ｙ軸方向に電気信号を接続するための配線１６と、電源
１４と、アース１５とを備えている。
入出力させるためのガラス板１１と、入力された光信号
を電気信号に変換するためのフォトダイオード１３と、
電気信号を光信号に変換するためのＬＥＤ１２と、Ｘ、
Ｙ軸方向に電気信号を接続するための配線１６と、電源
１４と、アース１５とを備えている。
ＬＥＤ１２とフォトダイオード１３の下方には、第３図
に示すＩＣ層が積層されている。すなわち。
に示すＩＣ層が積層されている。すなわち。
本実施例においては、装置内の実装を３次元にするとと
もに、回路素子である光ＬＳＩ４の内部も３次元構造に
する。第３図では、８層（センサー層）とＡ層（増幅層
）とＲ層（レスボンディング層）の３層が設けられ、そ
の下に横方向の配線層およびセラミック基板が設けられ
る。入力された光信・号はフォトダイオード１３で電気
信号に変換された後、８層で受信され、ＡＤ変換された
後、Ａ層で増幅、演算、符号変換等の処理が施こされ、
Ｒ層で応答信号が作成されることにより、ＤＡ変換され
て１表面までこの応答信号が伝達され、表面のＬＥＤ１
２により光信号に変換された後、出力される。
もに、回路素子である光ＬＳＩ４の内部も３次元構造に
する。第３図では、８層（センサー層）とＡ層（増幅層
）とＲ層（レスボンディング層）の３層が設けられ、そ
の下に横方向の配線層およびセラミック基板が設けられ
る。入力された光信・号はフォトダイオード１３で電気
信号に変換された後、８層で受信され、ＡＤ変換された
後、Ａ層で増幅、演算、符号変換等の処理が施こされ、
Ｒ層で応答信号が作成されることにより、ＤＡ変換され
て１表面までこの応答信号が伝達され、表面のＬＥＤ１
２により光信号に変換された後、出力される。
以上説明したように、本発明によれば、Ｘ、 Ｙ軸にリ
ード線で光ＬＳＩ相互間を接続し、Ｚ軸に光ファイバで
入出力および各光ＬＳＩ相互間を接続しているので、装
置内の最小の空間に最大量のＬＳＩと入出力線数を収容
でき、かつボンディング時間も少なくてすむという利点
がある。
ード線で光ＬＳＩ相互間を接続し、Ｚ軸に光ファイバで
入出力および各光ＬＳＩ相互間を接続しているので、装
置内の最小の空間に最大量のＬＳＩと入出力線数を収容
でき、かつボンディング時間も少なくてすむという利点
がある。
第１図は本発明の一実施例を示す装置の実装方法の斜視
図、第２図は第１図における光ＬＳＩの内部断面図、第
３図は第２図の光ＬＳＩの多層構造を示す断面図である
。 １：光ファイバ群、２：フラットケーブル、３：レンズ
、４：光ＬＳＩ、１１ニガラス板、１２：ＬＥＤ、１３
：フォトダイオード、１４：電源、１５：アース、１６
：横方向の配線。 第 図
図、第２図は第１図における光ＬＳＩの内部断面図、第
３図は第２図の光ＬＳＩの多層構造を示す断面図である
。 １：光ファイバ群、２：フラットケーブル、３：レンズ
、４：光ＬＳＩ、１１ニガラス板、１２：ＬＥＤ、１３
：フォトダイオード、１４：電源、１５：アース、１６
：横方向の配線。 第 図
Claims (2)
- （１）複数のＬＳＩ実装して、処理装置を構成する実装
方法において、該処理装置のＸ，Ｙ軸方向には、リード
線で複数個の光ＬＳＩ相互間を接続し、Ｚ軸方向には、
複数本の光ファイバ群で入出力間および各光ＬＳＩ相互
間を接続したことを特徴とする実装方法。 - （２）上記光ＬＳＩは、発光素子と受光素子を備え、か
つ信号変換処理を行う層、信号の各種処理を行う層、お
よび応答信号作成処理を行う層からなる多層構造で構成
され、縦方向に光を入出力させるガラス板および横方向
に電気信号を伝達させる配線、および基板を設けること
を特徴とする特許請求の範囲第１項記載の実装方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63166168A JPH0215679A (ja) | 1988-07-04 | 1988-07-04 | 実装方法 |
| US07/373,932 US5008554A (en) | 1988-07-04 | 1989-06-29 | Multi-plate optical signal processing apparatus with inter-plate optical communication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63166168A JPH0215679A (ja) | 1988-07-04 | 1988-07-04 | 実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0215679A true JPH0215679A (ja) | 1990-01-19 |
Family
ID=15826333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63166168A Pending JPH0215679A (ja) | 1988-07-04 | 1988-07-04 | 実装方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5008554A (ja) |
| JP (1) | JPH0215679A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019105736A (ja) * | 2017-12-12 | 2019-06-27 | ファナック株式会社 | モジュール及び電子機器 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5134508A (en) * | 1990-01-29 | 1992-07-28 | The United States Of America As Represented By The Secretary Of The Navy | Optical high-speed parallel backplane |
| US5500523A (en) * | 1990-09-21 | 1996-03-19 | Nippon Sheet Glass Co. Ltd. | Optical information transmitting device and method of manufacturing same |
| EP0477036B1 (en) * | 1990-09-21 | 1995-12-27 | Nippon Sheet Glass Co. Ltd. | Optical information transmitting device |
| US5138677A (en) * | 1991-07-08 | 1992-08-11 | General Dynamics Corporation, Electronics Division | Broadband optical power summer |
| US5170455A (en) * | 1991-10-30 | 1992-12-08 | At&T Bell Laboratories | Optical connective device |
| JP2003332560A (ja) * | 2002-05-13 | 2003-11-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びマイクロプロセッサ |
| JP4373063B2 (ja) | 2002-09-02 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 電子回路装置 |
| JP4094386B2 (ja) * | 2002-09-02 | 2008-06-04 | 株式会社半導体エネルギー研究所 | 電子回路装置 |
| JP4574118B2 (ja) * | 2003-02-12 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| WO2006035499A1 (ja) * | 2004-09-29 | 2006-04-06 | Hitachi Chemical Co., Ltd. | 光電気集積回路素子およびそれを用いた伝送装置 |
| US8009435B2 (en) * | 2007-11-12 | 2011-08-30 | Lockheed Martin Corp. | Card level enclosure system having enhanced thermal transfer and improved EMI characteristics |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613450A (ja) * | 1984-06-18 | 1986-01-09 | Hiroshima Daigaku | 三次元光結合共有メモリ集積装置 |
| SE8600656L (sv) * | 1986-02-14 | 1987-08-15 | Svenska Robot Hb | Anordning for astadkommande av informationsoverforande kommunikation mellan elektriska komponenter eller kretsar |
| US4812002A (en) * | 1986-10-24 | 1989-03-14 | Hitachi, Ltd. | Optical coupling device and method of making the same |
-
1988
- 1988-07-04 JP JP63166168A patent/JPH0215679A/ja active Pending
-
1989
- 1989-06-29 US US07/373,932 patent/US5008554A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019105736A (ja) * | 2017-12-12 | 2019-06-27 | ファナック株式会社 | モジュール及び電子機器 |
| US10957677B2 (en) | 2017-12-12 | 2021-03-23 | Fanuc Corporation | Modules configured to emit and receive light in adjacent directions |
Also Published As
| Publication number | Publication date |
|---|---|
| US5008554A (en) | 1991-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521992A (en) | Molded optical interconnect | |
| JPH0215679A (ja) | 実装方法 | |
| US6229712B1 (en) | Printed circuit board for coupling surface mounted optoelectric semiconductor devices | |
| US4767168A (en) | Hybrid connector cable system | |
| US5625733A (en) | Arrangement for interconnecting an optical fiber to an optical component | |
| US7418163B2 (en) | Optoelectrical package | |
| US7042082B2 (en) | Method and apparatus for a backsided and recessed optical package connection | |
| US6863453B2 (en) | Method and apparatus for parallel optical transceiver module assembly | |
| US20050276547A1 (en) | Fiber optic transceiver module with rigid and flexible circuit boards | |
| EP0314651B1 (en) | Electro-optical transducer assembly | |
| JPH05251717A (ja) | 半導体パッケージおよび半導体モジュール | |
| JPH1093131A (ja) | 多方向光結合器 | |
| WO2013115780A1 (en) | Hybrid electro-optical package for an opto-electronic engine | |
| US20070217750A1 (en) | Interconnecting (mapping) a two-dimensional optoelectronic (OE) device array to a one-dimensional waveguide array | |
| EP1609011B1 (en) | Optical communication between face-to-face semiconductor chips | |
| JP3532456B2 (ja) | 光学的信号の入出力機構を有する半導体装置 | |
| EP0646815A2 (en) | Optical interface unit and method of making | |
| Morozov et al. | Tolerance analysis for three-dimensional optoelectronic systems packaging | |
| US11500165B2 (en) | Optical module, optical wiring substrate, and method for manufacturing optical module | |
| US7759753B2 (en) | Integrated circuit die, integrated circuit package, and packaging method | |
| JPH0215723A (ja) | 光バス | |
| EP0635741A2 (en) | Optoelectronic interface and method of making | |
| JPS6356612A (ja) | 光配線回路ユニツト | |
| US20070283191A1 (en) | Integrated Circuit with Debug Support Interface | |
| JPH0798463A (ja) | 空間光接続装置 |