JPS5890764A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5890764A JPS5890764A JP56191101A JP19110181A JPS5890764A JP S5890764 A JPS5890764 A JP S5890764A JP 56191101 A JP56191101 A JP 56191101A JP 19110181 A JP19110181 A JP 19110181A JP S5890764 A JPS5890764 A JP S5890764A
- Authority
- JP
- Japan
- Prior art keywords
- light
- integrated circuit
- layers
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 4
- 230000008054 signal transmission Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 2
- 238000005859 coupling reaction Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 32
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003601 intercostal effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、三次元構造の半導体装置に係シ、特に任意
の二“層集積回路間の信号伝達を行なえる半導体ｆ７に
関するものである。
の二“層集積回路間の信号伝達を行なえる半導体ｆ７に
関するものである。
従来、例えば三層になった集積回路をもち、二Ｎ曲の信
号伝達を行う半導体装置では、第１図に示すようなイ再
造のものが提案されていた。
号伝達を行う半導体装置では、第１図に示すようなイ再
造のものが提案されていた。
すなわち集積回路（υを形成した後１．ｆ：記集積回路
との接合位百に電惨（νを形成しておき、第１層集積回
路（１）上に層間絶縁膜（４）を形成した後、その上に
第２層集積回路（乃を形成する。この場合もＥ層集積回
路との接合が必要であればその位置に電極（８）を形成
しておく、再び層間絶縁膜（５）を形成した後、そのと
に第３層集積回路（３）を形成する。しかる後に、下層
との接合が必要な個所を１例えばドライエツチング法な
どにより開口部（６ａ）（６ｂ）ｆｆｉ形成する。そし
て、開口部（６ｍ）（６ｂＷ）壁面に例えば熱酸化法な
どにより絶縁膜を形成した後、開口部（６ａ）（６ｂ）
Ｋ ７ ｔｖミニウムなどの金属（９ａ）（９ｂ）を例
えばスパッタ蒸着法などにより埋め込んで配線を形成す
る。このようにして形成された配線金属によシニ層集積
回路間の信号伝達を行っていた。
との接合位百に電惨（νを形成しておき、第１層集積回
路（１）上に層間絶縁膜（４）を形成した後、その上に
第２層集積回路（乃を形成する。この場合もＥ層集積回
路との接合が必要であればその位置に電極（８）を形成
しておく、再び層間絶縁膜（５）を形成した後、そのと
に第３層集積回路（３）を形成する。しかる後に、下層
との接合が必要な個所を１例えばドライエツチング法な
どにより開口部（６ａ）（６ｂ）ｆｆｉ形成する。そし
て、開口部（６ｍ）（６ｂＷ）壁面に例えば熱酸化法な
どにより絶縁膜を形成した後、開口部（６ａ）（６ｂ）
Ｋ ７ ｔｖミニウムなどの金属（９ａ）（９ｂ）を例
えばスパッタ蒸着法などにより埋め込んで配線を形成す
る。このようにして形成された配線金属によシニ層集積
回路間の信号伝達を行っていた。
従来の提案による三次元構造の半導体装置は以上のよう
に構成されるので、複数層をはさんだ二層間をつなぐ金
属配線を形成する場合、その金属（９ａ）（９ｂ）と間
にはさんだ集積回路基板、例えば（匂との絶縁が灯しく
、また、接続する層間の距離が長い場合の配線金属（９
ｍ）（９ｂめ形成が鑓しく、接続が不確実になるという
おそれがあった。また伝達速度を速くするために、配線
金属（９ａ）（９ｂ）’ｉｉ−太くして配線抵抗を小さ
くするので、層間配線用の面積を大きく−とる必ｔｇ７
があった。
に構成されるので、複数層をはさんだ二層間をつなぐ金
属配線を形成する場合、その金属（９ａ）（９ｂ）と間
にはさんだ集積回路基板、例えば（匂との絶縁が灯しく
、また、接続する層間の距離が長い場合の配線金属（９
ｍ）（９ｂめ形成が鑓しく、接続が不確実になるという
おそれがあった。また伝達速度を速くするために、配線
金属（９ａ）（９ｂ）’ｉｉ−太くして配線抵抗を小さ
くするので、層間配線用の面積を大きく−とる必ｔｇ７
があった。
この発明は丑記のような従来のものの欠点を除去するた
めになされたもので、集積回路が複数積層された半導体
装置において、積層された集積回路の二層間を光接合菓
子によりつなぎ、二層間の信号伝達に光を利用すること
により、＠造を簡単にし、しかも仮託を確実に行なえる
ようにすることを目的とするものである。
めになされたもので、集積回路が複数積層された半導体
装置において、積層された集積回路の二層間を光接合菓
子によりつなぎ、二層間の信号伝達に光を利用すること
により、＠造を簡単にし、しかも仮託を確実に行なえる
ようにすることを目的とするものである。
以下にこの発明の一実施例を第２図に基づいて説明する
。篤２図は三層になった集積回路をもつ半導体装置の場
合を示すものであり、図において、（ｌｌａ）（ｌｌｂ
獄集槓回路（３）に接続され、電気的信号により発光す
る発光素子、（１２ａ）（１２ｂ）はそれぞれ集積回路
０）および（匂に接続され１．上記発光素子（ｌｌａ）
訃よび（ｌｌｂ）からそれぞれ発せられた光を受けて
再び電気的信号に変換する受光素子、００ａ）（１０ｂ
） Ｕ光を超過する性質を有する絶縁層で、それぞれ光
光素子（ｌｌａ）と受光素子（ｔＺａ）との間および発
光素子（ｎｂ）と受光素子（１２ｂ）との間を光伝達す
るものである。
。篤２図は三層になった集積回路をもつ半導体装置の場
合を示すものであり、図において、（ｌｌａ）（ｌｌｂ
獄集槓回路（３）に接続され、電気的信号により発光す
る発光素子、（１２ａ）（１２ｂ）はそれぞれ集積回路
０）および（匂に接続され１．上記発光素子（ｌｌａ）
訃よび（ｌｌｂ）からそれぞれ発せられた光を受けて
再び電気的信号に変換する受光素子、００ａ）（１０ｂ
） Ｕ光を超過する性質を有する絶縁層で、それぞれ光
光素子（ｌｌａ）と受光素子（ｔＺａ）との間および発
光素子（ｎｂ）と受光素子（１２ｂ）との間を光伝達す
るものである。
゛ 次にこの様に構成された半導体装置の製造方法に
ついて述べると、まず第１層集積回路（１）を形成した
後、その表面で）、す集積回路との接合位置に受光素子
（ＸＺａ）を形成する０次いで層間絶縁膜（４）を形成
した後、その丘に第２層集積回路（２）を形成する。こ
の場合も）：、層集積回路との接合が必要であればその
位置にも受光素子（１２ｂ）を形成しておく、再び肋間
絶縁膜（６）を形成した後、その１に第３層集積回路（
３）を形成する。しかる後に、下層の集積回路（１）お
よび（りとの接合が必要な個所を、例えばドライエツチ
ング法などによシ開口した後、例えばプラズマＣＶＤ法
などによシ、光を透過する性質を有する絶縁層（１０龜
）および（１０ｂ）を開口部（６ａ）（６ｂ）ｚ埋め込
む、しかる後にその開口部（６ａ）（６ｂ）ｈに電気的
信号を光に変換する発光素子（ｌｌａ）（ｌｌｂ）を形
成する。このように構成すれば、信号伝達が高速でかつ
確実である。また透過ｆ３３ｍ形成用の開口部（ｓａ）
（６ｂ）Ｕ光が通過する大きさでよく、非常に細くて済
む。
ついて述べると、まず第１層集積回路（１）を形成した
後、その表面で）、す集積回路との接合位置に受光素子
（ＸＺａ）を形成する０次いで層間絶縁膜（４）を形成
した後、その丘に第２層集積回路（２）を形成する。こ
の場合も）：、層集積回路との接合が必要であればその
位置にも受光素子（１２ｂ）を形成しておく、再び肋間
絶縁膜（６）を形成した後、その１に第３層集積回路（
３）を形成する。しかる後に、下層の集積回路（１）お
よび（りとの接合が必要な個所を、例えばドライエツチ
ング法などによシ開口した後、例えばプラズマＣＶＤ法
などによシ、光を透過する性質を有する絶縁層（１０龜
）および（１０ｂ）を開口部（６ａ）（６ｂ）ｚ埋め込
む、しかる後にその開口部（６ａ）（６ｂ）ｈに電気的
信号を光に変換する発光素子（ｌｌａ）（ｌｌｂ）を形
成する。このように構成すれば、信号伝達が高速でかつ
確実である。また透過ｆ３３ｍ形成用の開口部（ｓａ）
（６ｂ）Ｕ光が通過する大きさでよく、非常に細くて済
む。
なお、Ｅ記芙施例では、発光素子（ｌ１ｍ）（ｌｌｂ功
工土工上層＋に回路（３）内に形成され、受光素子（１
２＄１）（１２ｂ）が下１曽の集積回路（１）あるいは
（２）内に形成された場合について説明したが、用途に
よっては、逆に、受光索子（１２ａ）（１２ｂ）ＡＺ
Ｊ：、層の集積回路（３）内に形成され、発光素子（ｌ
１ｍ）（ｌｌｂ”、膨下層の集積回路（１）ちるいは（
２１１内に形成されてもよい、また、発光素子（ｌｌａ
）（ｌｌｂ）と受光素子（１２ａ）（１２ｂ）との間の
光透過の絶縁層（１０ｍ）（１０ｂ）の材料は光を透過
するものであれば％層間絶縁膜１４１ ＋５１と同じ材
料であってもよい、また、）：記実施例では、三層の集
積回路からなる装置について説明したが、何層であって
もよい、また光透過の絶縁層はＬ記実施例のように２つ
に限らず、また各層形成時毎に部分的にル成してもよい
。
工土工上層＋に回路（３）内に形成され、受光素子（１
２＄１）（１２ｂ）が下１曽の集積回路（１）あるいは
（２）内に形成された場合について説明したが、用途に
よっては、逆に、受光索子（１２ａ）（１２ｂ）ＡＺ
Ｊ：、層の集積回路（３）内に形成され、発光素子（ｌ
１ｍ）（ｌｌｂ”、膨下層の集積回路（１）ちるいは（
２１１内に形成されてもよい、また、発光素子（ｌｌａ
）（ｌｌｂ）と受光素子（１２ａ）（１２ｂ）との間の
光透過の絶縁層（１０ｍ）（１０ｂ）の材料は光を透過
するものであれば％層間絶縁膜１４１ ＋５１と同じ材
料であってもよい、また、）：記実施例では、三層の集
積回路からなる装置について説明したが、何層であって
もよい、また光透過の絶縁層はＬ記実施例のように２つ
に限らず、また各層形成時毎に部分的にル成してもよい
。
この発明は以とに述べたように、集積回路が複数積ｊ―
された半導体装置において、積層された集積回路の二層
間を光結合素子によりつなぎ、二層間の信号伝達手段に
光を用いるようにしたので、半導体装ｌａのより高速化
、高性能化および高密度化ができるという効果がある。
された半導体装置において、積層された集積回路の二層
間を光結合素子によりつなぎ、二層間の信号伝達手段に
光を用いるようにしたので、半導体装ｌａのより高速化
、高性能化および高密度化ができるという効果がある。
第１図は従来提案されている三層になった集積回路をも
つ半導体装置の断面図、第２図はこの発明の一実施例を
示す断面図である。 図においてＱ） （０（３）は集積回路、（４）（５）
は層間絶縁膜、（１０ａ）（１０ｂ）Ｕ光透過の絶縁層
、（ｌ１ｍ）（Ｉｌｂ）は発光素子、（１２ａ）（１２
ｂ）は受光素子である。 なお、各図中同一符号は同−又は相当部分を示す。 代理人 葛野信− 特許庁長官殿 ］、 ＝ＪＧ件の表示 特願昭５６−１９１１
０１号２、発明の名称 半導体装置 ３、補正をする各 ６、 補正の対象 明細書の発明の詳細な説明の欄 ６、 補正の内容 （１）明細書中筒２頁第１２行に「行っていた。」とあ
るのを「行なうというものである。」と訂正する。 （２）同第８頁第８行に「しかも仮託」とあるのを「し
かも伝達」と訂正する。 以上
つ半導体装置の断面図、第２図はこの発明の一実施例を
示す断面図である。 図においてＱ） （０（３）は集積回路、（４）（５）
は層間絶縁膜、（１０ａ）（１０ｂ）Ｕ光透過の絶縁層
、（ｌ１ｍ）（Ｉｌｂ）は発光素子、（１２ａ）（１２
ｂ）は受光素子である。 なお、各図中同一符号は同−又は相当部分を示す。 代理人 葛野信− 特許庁長官殿 ］、 ＝ＪＧ件の表示 特願昭５６−１９１１
０１号２、発明の名称 半導体装置 ３、補正をする各 ６、 補正の対象 明細書の発明の詳細な説明の欄 ６、 補正の内容 （１）明細書中筒２頁第１２行に「行っていた。」とあ
るのを「行なうというものである。」と訂正する。 （２）同第８頁第８行に「しかも仮託」とあるのを「し
かも伝達」と訂正する。 以上
Claims (1)
- 集積回路がＭ量線縁膜を介して複数積層された三次元ｋ
ａの半導体装置において、任意の２つの層の集積回路の
一方に発光素子を、他方に受光素子を形成するとともに
、発光素子と受光素子とを光透過の絶縁層によりつない
だことを特徴とする半導体装ｆｊｔａ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191101A JPS5890764A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191101A JPS5890764A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5890764A true JPS5890764A (ja) | 1983-05-30 |
Family
ID=16268865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56191101A Pending JPS5890764A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890764A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0118467A1 (en) * | 1982-08-19 | 1984-09-19 | Western Electric Co | OPTICALLY TORQUE INTEGRATED CIRCUIT NETWORK. |
| US5198684A (en) * | 1990-08-15 | 1993-03-30 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device with optical transmit-receive means |
| US5200631A (en) * | 1991-08-06 | 1993-04-06 | International Business Machines Corporation | High speed optical interconnect |
| JP2004247405A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
1981
- 1981-11-25 JP JP56191101A patent/JPS5890764A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0118467A1 (en) * | 1982-08-19 | 1984-09-19 | Western Electric Co | OPTICALLY TORQUE INTEGRATED CIRCUIT NETWORK. |
| US5198684A (en) * | 1990-08-15 | 1993-03-30 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device with optical transmit-receive means |
| US5200631A (en) * | 1991-08-06 | 1993-04-06 | International Business Machines Corporation | High speed optical interconnect |
| JP2004247405A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP4574118B2 (ja) * | 2003-02-12 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7741943B2 (en) | Miniature transformers adapted for use in galvanic isolators and the like | |
| US6353999B1 (en) | Method of making mechanical-laser structure | |
| JP4654228B2 (ja) | 改善されたガルバニックアイソレータ | |
| US10319610B2 (en) | Package carrier | |
| EP0893842A3 (en) | Laminated aperture antenna and multilayered wiring board comprising the same | |
| JP2007027451A (ja) | 回路基板及びその製造方法 | |
| JP2005064513A (ja) | オプトカプラおよびオプトカプラ製造方法 | |
| JP4570610B2 (ja) | 熱伝導が高められた半導体ダイのパッケージ | |
| CN103943641B (zh) | 半导体晶片封装体及其制造方法 | |
| JP2000150429A (ja) | 半導体装置およびその製造方法 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JPS5890764A (ja) | 半導体装置 | |
| WO2015023115A1 (ko) | 칩 구동 성능이 개선된 배면광 이미지 센서 칩 | |
| JPS5837977A (ja) | 半導体装置 | |
| KR20040011363A (ko) | 집적 회로 장치 및 전자 장치 | |
| US11545412B2 (en) | Package structure and manufacturing method thereof | |
| CN218514576U (zh) | 电路板以及电子装置 | |
| KR20100118787A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| JP3234045B2 (ja) | 多層配線基板 | |
| JPS5839078A (ja) | 光動作装置 | |
| CN113660775A (zh) | 信号传输结构及电路结构 | |
| JP2000101211A (ja) | 積層配線基板構体 | |
| US20020023775A1 (en) | Sequentially processed circuitry | |
| JPS63252433A (ja) | 半導体装置の製造方法 | |
| JPS5986245A (ja) | 半導体装置 |