TWI840845B - 半導體結構的製造系統 - Google Patents

半導體結構的製造系統 Download PDF

Info

Publication number
TWI840845B
TWI840845B TW111123040A TW111123040A TWI840845B TW I840845 B TWI840845 B TW I840845B TW 111123040 A TW111123040 A TW 111123040A TW 111123040 A TW111123040 A TW 111123040A TW I840845 B TWI840845 B TW I840845B
Authority
TW
Taiwan
Prior art keywords
layer
alignment
pattern
manufacturing system
filter
Prior art date
Application number
TW111123040A
Other languages
English (en)
Other versions
TW202334756A (zh
Inventor
王成維
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/679,515 external-priority patent/US20230266660A1/en
Priority claimed from US17/679,311 external-priority patent/US20230266676A1/en
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202334756A publication Critical patent/TW202334756A/zh
Application granted granted Critical
Publication of TWI840845B publication Critical patent/TWI840845B/zh

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Abstract

本揭露提供一種半導體結構及其製造系統。該製造系統包括一製造設備,經配置以執行多個步驟以形成一層在一晶圓上;一曝光設備,經配置以執行圖案化步驟以形成該層的一圖案;以及一對準設備,經配置以檢測在該晶圓上之不同高度處之二疊對標記的一對準。該對準設備包括一平台,經配置以支撐該晶圓;一光學元件,經配置以發射一輻射以激發該二疊對標記之其中一個的一光致發光材料;一濾光器,經配置以接收以及過濾從該光致發光材料發射的一輻射;以及一光學檢測器,經配置以將被該濾光器所過濾的一光學訊號轉換成一電訊號。

Description

半導體結構的製造系統
本申請案主張美國第17/679,311及17/679,515號專利申請案之優先權(即優先權日為「2022年2月24日」),其內容以全文引用之方式併入本文中。
本揭露關於一種半導體結構及其製造系統。特別是有關於一種具有疊對標記的半導體結構及其製造系統。
隨著半導體產業的發展,在微影步驟中減少在多個光阻圖案以及多個下層圖案中的疊對誤差變得越來越重要。由於例如測量結構的不對稱形狀之各式不同因素,正確測量多個疊對誤差變得更加困難,因此需要一種新的疊對標記以及一種可以更精確地確定疊對誤差的方法。
上文之「先前技術」說明僅係提供背景技術,並未承認上文之「先前技術」說明揭示本揭露之標的,不構成本揭露之先前技術,且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體結構的製造系統。該系統包括一製造設備,經配置以執行多個步驟以形成一層在一晶圓上;一曝 光設備,經配置以執行多個圖案化步驟以形成該層的一圖案;以及一對準設備,經配置以檢測在該晶圓上不同高度之二疊對標記的一對準。該對準設備包括:一平台,經配置以支撐該晶圓;一光學元件,經配置以放射一輻射以激發該二疊對標記其中一個的一光致發光材料;一濾光器,經配置以接收以及過濾從該光致發光材料所放射的一輻射;以及一光學檢測器,經配置以將被該濾光器所過濾的一光學訊號轉換成一電訊號。
在一些實施例中,該對準設備經配置以產生該二疊對標記的一對準結果。
在一些實施例中,該對準設備還包括一控制器,電性地或無線地連接到該光學元件與該光學檢測器,且經配置以處理來自該光學檢測器的該電訊號。
在一些實施例中,該對準設備還包括一介面,電性連接到該控制器,且經配置以在被該處理器所處理之後顯示該電訊號的一結果。
在一些實施例中,該濾光器包括用以使該輻射進入經過的一光柵結構。
在一些實施例中,該濾光器之波長的一過濾範圍不同於從該光學元件所放射之輻射的波長的一範圍。
在一些實施例中,該光學檢測器電性地或實體地連接到該濾光器。
在一些實施例中,該光學元件放射具有一波長的該輻射,該波長在下列的一範圍中:近紅外線(NIR)、遠紅外線(FIR)、紫外線(UV)、近紫外線(NUV)、遠紫外線(FUV)、綠光、黃光、紅光或其組合。
在一些實施例中,該系統還包括一網路,無線地或電性地 連接到該製造設備、該曝光設備以及該對準設備。
在一些實施例中,該系統還包括另一控制器,電性地或無線地連接到該製造設備、該曝光設備以及該對準設備。
在一些實施例中,該控制器經配置以依據來自該光學檢測器的該電訊號而產生一對準結果。
本揭露之一實施例提供一種半導體結構。該半導體結構包括:一電容器,設置在一基底上;一疊對標記,設置鄰近該電容器處且在與該電容器的一相同高度處;一光致發光層,設置在該疊對標記上;以及一中間層,設置在該電容器與該光致發光層上。
在一些實施例中,該疊對標記接觸該電容器。
在一些實施例中,該電容器的一高度大於該疊對標記的一厚度。
在一些實施例中,該光致發光層包括螢光粉、量子點、Gd2O2S:R或其組合,而R代表Eu3+、Pr3+或Tb3+
在一些實施例中,該中間層在該電容器上之一第一部分的一厚度小於該中間層在該光致發光層上之一第二部分的一厚度。
本揭露之一實施例提供一種半導體結構的製備方法。該製備方法包括形成一第一圖案在一基底上;形成一光致發光層在該第一圖案上;形成一中間層在該光致發光層與該基底上;形成一圖案化遮罩層在該中間層上;以及檢測該圖案化遮罩層與該第一圖案的一對準。
在一些實施例中,該製備方法還包括將該圖案化遮罩層轉換成該中間層。
在一些實施例中,該光致發光層包括螢光粉、量子點、多 個奈米材料或其組合。
在一些實施例中,該等奈米材料包括Gd2O2S:R,而R代表Eu3+、Pr3+或Tb3+
在一些實施例中,該光致發光層的製作技術包含沉積、噴濺以及塗佈的其中一個或多個。
在一些實施例中,從一頂視圖所視,該光致發光層經由該圖案化遮罩層而暴露。
在一些實施例中,從該頂視圖所視,該第一圖案被該圖案化遮罩層的至少一部分所圍繞。
在一些實施例中,從該頂視圖所視,該第一圖案被該圖案化遮罩層的至少部分所包圍。
在一些實施例中,檢測該對準包括:提供一第一光學訊號在該光致發光層上;接收來自該光致發光層的一第二光學訊號;過濾該第二光學訊號;以及將該第二光學訊號轉換成一第一電訊號。
在一些實施例中,該對準的檢測包括:提供一第三光學訊號在該圖案化遮罩層上;接收來自該圖案化遮罩層的一第四光學訊號;以及將該第四光學訊號轉換成一第二電訊號。
在一些實施例中,處理該第一電訊號與該第二電訊號以顯示該圖案化遮罩層與該光致發光層的該對準。
在一些實施例中,該中間層包括一或多個介電材料。
在一些實施例中,該第一圖案形成在鄰近一電容器處。
在一些實施例中,該電容器形成在與該第一圖案相同的一高度處。
在一些實施例中,該電容器的一高度大於該第一圖案的一厚度。
在一些實施例中,該中間層在該電容器上之一第一部分的一厚度小於該中間層在該第一圖案上之一第二部分的一厚度。
在一些實施例中,該圖案化遮罩層的形成包括:設置一光阻層在該中間層上;以及移除該光阻層的一些部分以形成該圖案化遮罩層。
在一些實施例中,該光阻層在該電容器上之一第一部分的一厚度小於該光阻層在該第一圖案上之一第二部分的一厚度。
在一些實施例中,該圖案化遮罩層的一頂部與該第一圖案的一頂部之間的一距離大於5.7微米。
上文已相當廣泛地概述本揭露之技術特徵及優點,俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解,可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解,這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
10:晶圓
20:疊對標記
21:疊對標記(第一圖案)
21a:光致發光層
22:疊對標記(第二圖案)
23:第三圖案
30:切割線區
40:元件區
51:第一光學訊號
52:第二光學訊號
53:第三光學訊號
54:第四光學訊號
100:基底
101:電子元件
141:中間層
142:中間層
311:遮罩層
312:圖案化遮罩層
313:上表面
700:半導體製造系統
710:製造設備
720-1~720-N:製造設備
730:曝光設備
740:對準設備
741:平台
742:光學元件
743:檢測單元
743a:濾光器
743b:光學檢測器
743c:光柵結構
744:控制器
745:介面
750:網路
760:控制器
A:點
H1:高度
H2:厚度
H3:厚度
H4:厚度
H5:厚度
H6:厚度
H7:距離
H8:距離
H9:距離
H10:厚度
S1:製備方法
S11:步驟
S12:步驟
S13:步驟
S14:步驟
S15:步驟
S151:步驟
S152:步驟
S153:步驟
S154:步驟
S155:步驟
S156:步驟
S157:步驟
S158:步驟
藉由參考詳細描述以及申請專利範圍而可以獲得對本揭露更完整的理解。本揭露還應理解為與圖式的元件編號相關聯,而圖式的元件編號在整個描述中代表類似的元件。
圖1是示意圖,例示本揭露一些實施例的晶圓。
圖2是放大示意圖,例示本揭露一些實施例如圖1所示之虛線區域。
圖3到圖4是頂視示意圖,例示本揭露一些實施例在不同高度處的多個疊對標記。
圖5是剖視示意圖,例示本揭露一些實施例沿著圖3之剖線A-A'或是圖4之剖線B-B'的剖面。
圖6是剖視示意圖,例示本揭露一些實施例沿著圖3之剖線A-A'或是圖4之剖線B-B'的剖面。
圖7是剖視示意圖,例示本揭露一些實施例沿著圖3之剖線A-A'或是圖4之剖線B-B'的剖面。
圖8是流程示意圖,例示本揭露一些實施例之半導體結構的製備方法。
圖9是流程示意圖,例示本揭露一些實施例在圖8中之製備方法的一步驟。
圖10到圖20是剖視示意圖,例示本揭露一些實施例在半導體結構之製備中的各中間階段。
圖21是方塊的示意圖,例示本揭露一些實施例的半導體製造系統。
圖22是示意圖,例示本揭露一些實施例如圖21所示之半導體製造系統的對準設備。
圖23是示意圖,例示本揭露一些實施例如圖22所示之對準設備的一檢測單元。
現在使用特定語言描述附圖中所示之本揭露的實施例或例子。應當理解,本揭露的範圍無意由此受到限制。所描述之實施例的任何 修改或改良,以及本文件中描述之原理的任何進一步應用,所屬技術領域中具有通常知識者都認為是通常會發生的。元件編號可以在整個實施例中重複,但這並不一定意味著一個實施例的特徵適用於另一實施例,即使它們共享相同的元件編號。
應當理解,雖然用語「第一(first)」、「第二(second)」、「第三(third)」等可用於本文中以描述不同的元件、部件、區域、層及/或部分,但是這些元件、部件、區域、層及/或部分不應受這些用語所限制。這些用語僅用於從另一元件、部件、區域、層或部分中區分一個元件、部件、區域、層或部分。因此,以下所討論的「第一裝置(first element)」、「部件(component)」、「區域(region)」、「層(layer)」或「部分(section)」可以被稱為第二裝置、部件、區域、層或部分,而不背離本文所教示。
本文中使用之術語僅是為了實現描述特定實施例之目的,而非意欲限制本發明。如本文中所使用,單數形式「一(a)」、「一(an)」,及「該(the)」意欲亦包括複數形式,除非上下文中另作明確指示。將進一步理解,當術語「包括(comprises)」及/或「包括(comprising)」用於本說明書中時,該等術語規定所陳述之特徵、整數、步驟、操作、元件,及/或組件之存在,但不排除存在或增添一或更多個其他特徵、整數、步驟、操作、元件、組件,及/或上述各者之群組。
請參考圖1及圖2,圖1是頂視示意圖,例示本揭露一些實施例的晶圓10,而圖2是如圖1所示之虛線區域的放大示意圖。
如圖1及圖2所示,晶圓10包括複數個元件區40以及一切割線區30,而切割線區30圍繞每一個元件區40。該等元件區40可藉由切割線區30而分隔開。在一些實施例中,複數個元件區40界定複數個晶粒。 在一些實施例中,切割線區30界定在該複數個晶粒之間的複數個切割線。為了易於描述,該等元件區40亦可視為多個晶粒40,而切割線區30亦可視為多個切割線30。晶圓10可沿著該等切割線30而切割成複數個晶粒40。每一個晶粒40可包括多個半導體元件,該等半導體元件可包括多個主動元件及/或多個被動元件。該等主動元件可包括一記憶體晶粒(例如一動態隨機存取記憶體(DRAM)晶粒、一靜態隨機存取記憶體(SRAM)晶粒等等)、一功率管理晶粒(例如功率管理積體電路(PMIC)晶粒)、一邏輯晶粒(例如系統單晶片(SoC)、一中央處理單元(CPU)、一圖形處理單元(GPU)、一應用程式處理器(AP)、一微控制器等等)、一射頻(RF)晶粒、一感測器晶粒、一微機電系統(MEMS)晶粒、一訊號處理晶粒(例如一數位訊號處理(DSP)晶粒)、一前端晶粒(例如一類比前端(AFE)晶粒)或是其他主動元件。被動元件可包括一電容器、一電阻器、一電感器、一熔絲或是其他被動元件。
在一些實施例中,一疊對標記20可設置在該等切割線30上。在一些實施例中,疊對標記20可設置在每一個晶粒40位在該等切割線30上之一邊緣的一角落處。在一些實施例中,疊對標記20可設置在該等晶粒40內側。該等疊對標記20可用於確定在一半導體製造程序期間,一電流層(或是一上層)是否精確地與一前層(或一下層)對準,舉例來說,藉由確定一光阻層的一開口或是該光阻層的一圖案是否與該前層對準。該前層可設置在一垂直位面處,該垂直位面不同於該電流層的一垂直位面。在一些實施例中,該電流層設置在高於該前層的一高度處。
圖3及圖4是依據本揭露之不同實施例,顯示該前層的一疊對標記21與電流層在一基底100上的一疊對標記22的對準。從如圖3或圖4 所示的頂視圖來看,疊對標記22可圍繞或是包圍疊對標記21。在一些實施例中,從如圖3所示的頂視圖來看,疊對標記21是呈一正方形圍繞。在一些實施例中,如圖4所示,疊對標記21包括複數個部分。在一些實施例中,疊對標記21的該等部分是相互分隔開的。從頂視圖來看,疊對標記21可包括至少一x軸對準部分以及一y軸對準部分,以代表沿著x軸與疊對標記22的對準以及沿著y軸與疊對標記22的對準。在一些實施例中,如圖4所示,疊對標記包括沿著該x軸方向的一些部分以及沿著該y軸部分的一些部分。
在一些實施例中,晶圓10包括基底100。基底100可為一半導體基底,例如一塊狀(bulk)半導體、一絕緣體上覆半導體(SOI)基底或類似物。基底100可包括一元素半導體,包括呈一單晶形式、一多晶矽形式或是一非晶矽形式的矽或鍺;一化合物半導體材料,包括以下至少其一:碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦以及銻化銦;一合金半導體材料,包括以下至少其一:SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP以及GaInAsP;或是其組合。在一些實施例中,該合金半導體基底可為具有一漸變Si:Ge特徵的一SiGe合金,而Si與Ge之組成成分從在一個位置處的一個比率變為在該漸變Si:Ge特徵之另一個位置處的另一個比率。在其他實施例中,SiGe合金形成在一矽基底上。在一些實施例中,SiGe合金可藉由與SiGe合金接觸的另一種材料進行機械應變。在一些實施例中,基底100可具有一多層結構,或是基底100可包括一多層化合物半導體結構。在一些實施例中,基底100包括多個半導體元件、多個電子部件、多個電子元件或其組合。在一些實施例中,基底100包括多個電晶體或是多個電晶體的多個功能單元。
圖5是剖視示意圖,例示本揭露一些實施例沿著圖3之剖線A-A'或是圖4之剖線B-B'的剖面。如圖5所示,疊對標記21可設置在基底100上。疊對標記21可表示設置在中間層141中之該前層或是該下層之一圖案的一位置。一光致發光層21a可設置在疊對標記21的一頂部上。在一些實施例中,光致發光層21a是形成在疊對標記21上的一層。在一些實施例中,光致發光層21a是形成在疊對標記21之該頂部處的一子層。光致發光層21a包括光致發光材料或是螢光材料,並可提供提供更好的疊對標記21的視野,允許容易地檢查疊對標記21與疊對標記22之間的對準。在一些實施例中,光致發光層21a包括一或多個無機材料。在一些實施例中,光致發光層21a包括以下一或多個:螢光粉(phosphor)、量子點以及多個奈米材料。在一些實施例中,該等奈米材料包括Gd2O2S:R,其中R代表Eu3+、Pr3+或Tb3+
在一些實施例中,疊對標記21可包括與一絕緣結構相同的一材料。在一些實施例中,疊對標記21可設置在與該絕緣結構相同的一高度處。舉例來說,該絕緣結構可包括一淺溝隔離(STI)、一場氧化物(FOX)特徵、一矽局部氧化物(LOCOS)特徵及/或其他適合的絕緣元件。該絕緣結構可包括一介電材料,例如氧化矽、氮化矽、氮氧化矽、摻氟矽酸鹽(FSG)、一低介電常數的介電材料,其組合及/或其他適合的材料。
在一些實施例中,疊對標記21可包括與一閘極結構相同的一材料。舉例來說,閘極結構是可犧牲的,例如一虛擬(dummy)閘極結構。在一些實施例中,疊對標記21可設置在與該閘極結構相同的一高度處。在一些實施例中,疊對標記21可包括一介電層以及一導電層,該介電層包括與一閘極介電層相同的一材料,該導電層包括與一閘極電極層相同 的一材料。
在一些實施例中,該閘極介電層可包括氧化矽(SiOx)、氮化矽(SixNy)、氮氧化矽(SiON)或其組合。在一些實施例中,該閘極介電層可包括介電材料,例如一高介電常數的介電材料。高介電常數的介電材料可具有大於4的一介電常數(k值)。高介電常數的介電材料可包括氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鑭(La2O3)、氧化釔(Y2O3)、氧化鋁(Al2O3)、氧化鈦(TiO2)或其他可應用的材料。其他適合的材料在本揭露的預期範圍內。
在一些實施例中,該閘極電極層可包括一多晶矽層。在一些實施例中,該閘極電極層可包含一導電材料,例如鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)或其他可應用的材料。在一些實施例中,該閘極介電層可包括一功函數層。該功函數層包含一金屬材料,而該金屬材料包括N功函數金屬或是P功函數金屬。該N功函數金屬包括鎢(W)、銅(Cu)、鈦(Ti)、銀(Ag)、鋁(Al)、鈦鋁合金(TiAl)、鈦鋁氮化物(WiAlN)、碳化鉭(TaC)、鉭碳氮化物(TaCN)、鉭矽氮化物(TaSiN)、錳(Mn)、鋯(Zr)或其組合。P功函數金屬包括氮化鈦(TiN)、氮化鎢(WN)、氮化鉭(TaN)、釕(Ru)或其組合。其他適合的材料在本揭露的預期範圍內。閘極電極層的製作技術可包含低壓化學氣相沉積(LPCVD)與電漿加強CVD(PECVD)。
在一些實施例中,疊對標記21可包括與一導電通孔相同的一材料,該導電通孔可設置在一導電跡線上,該導電跡線例如一互連結構的第一金屬層(M1層)。在一些實施例中,疊對標記21可包括與該導電跡線相同的一材料,而該導電跡線可設置在一介電層中且電性連接到該導電通孔。在一些實施例中,該導電跡線與該導電通孔設置在一互連結構中, 該互連結構設置在基底100的該等電晶體上。在一些實施例中,該導電跡線與該導電通孔設置在一重分布層(RDL)中,該重分布層設置在該基底100上的該互連結構上。在此等實施例中,疊對標記21可包括一阻障層以及一導電層,而該導電層被該阻障層所圍繞。該阻障層可包括金屬氮化物或其他適合的材料。該導電層可包括金屬,例如W、Ta、Ti、Ni、Co、Hf、Ru、Zr、Zn、Fe、Sn、Al、Cu、Ag、Mo、Cr、合金或其他適合的材料。在此等實施例中,疊對標記21的製作技術可包含適合的沉積製程,舉例來說,例如噴濺以及物理氣相沉積(PVD)。
中間層14可包括隔離材料,例如氧化矽或氮化矽。在一些實施例中,中間層141可包括導電材料,例如金屬或合金。在一些實施例中,中間層141的製作技術可包含一適合的成膜方法,例如化學氣相沉積(CVD)、原子層沉積(ALD)或物理氣相沉積(PVD)。在中間層141形成之後,可執行例如快速熱退火的一熱製程。在一些實施例中,執行例如一化學機械研磨(CMP)製程的一平坦化製程。在一些實施例中,可執行例如一蝕刻製程的一移除製程。舉例來說,該蝕刻製程包括一乾蝕刻製程或是一濕蝕刻製程。應當理解,對於該方法之額外的實施例,可以在上述製程之前、期間以及之後提供額外的步驟,並且可以替換或消除上述一些步驟。該等步驟/製程的順序是可互換的。
在一些實施例中,疊對標記22形成在中間層141上。在一些實施例中,疊對標記22實體接觸中間層141。疊對標記22可顯示該電流層(或一上層)與中間層141的一對準。在一些實施例中,疊對標記22是該電流層在切割線30中的一部分。疊對標記22的一材料可類似於或相同於疊對標記21的材料,且在文中省略其重覆描述。在一些實施例中,該電流 層直接在中間層141上,而疊對標記22是在中間層141上。在一些實施例中,疊對標記22指定為顯示該上層與中間層141的一對準。在一些實施例中,該上層設置在中間層141上且與中間層141分隔開。
圖6是剖視示意圖,例示本揭露一些實施例沿著圖3之剖線A-A'或是圖4之剖線B-B'的剖面。如圖6所示的疊對標記21類似於如圖5所示的疊對標記21,除了光致發光層21a在疊對標記21的一底部處之外。在一些實施例中,光致發光層21是在疊對標記21的形成之前所形成的一層。在一些實施例中,光致發光層21a被認為是疊對標記21的一子層。
圖7是剖視示意圖,例示本揭露另一實施例沿著圖3之剖線A-A'或是圖4之剖線B-B'的剖面。在一些實施例中,一中間層142設置在疊對標記21與中間層141上。在一些實施例中,中間層142實體接觸疊對標記21與中間層141。中間層142的一材料及/或一製備方法可類似於或相同於中間層141,且在文中省略其重覆描述。在一些實施例中,疊對標記22設置在中間層142上。疊對標記22可藉由中間層142而與中間層141分隔開。疊對標記22可設置在疊對標記21與中間層141上的一或多層,其以任何數量的中間層142設置在其間;本揭露並不僅以一個中間層142為限。
圖8是流程示意圖,例示本揭露一些實施例之半導體結構的製備方法S1。製備方法S1包括:(S11)形成一第一圖案在一基底上;(S12)形成一光致發光層在該第一圖案上;(S13)形成一中間層在該光致發光層與該基底上;(S14)形成一圖案化遮罩層在該中間層上;以及(S15)檢測該圖案化遮罩層與該第一圖案的一對準。
圖9是流程示意圖,例示本揭露一些實施例的步驟S15。在一些實施例中,步驟S15包括數個步驟:(S151)提供一第一光學訊號在該 光致發光層上;(S152)接收來自該光致發光層的一第二光學訊號;(S153)過濾該第二光學訊號;(S154)將該第二光學訊號轉換成一第一電訊號;(S155)提供一第三光學訊號在該圖案化遮罩層上;(S156)接收來自該圖案化遮罩層的一第四光學訊號;(S157)將該第四光學訊號轉換成一第二電訊號;(158)處理該第一電訊號以及該第二電訊號,以確定該圖案化遮罩層與該第一圖案的該對準。
製備方法S1包括多個操作與多個步驟,且描述與說明不被認為是對該等操作與該等步驟順序的限制。應當理解,製備方法S1的該等步驟可在各式不同方面的範圍內重新配置或以其他方式改良。在製備方法S1之前、期間以及之後,可提供多個額外的製程,且一些其他的製程ˇ僅簡短地在文中進行描述。因此,在文中所描述的各式不同方面的範圍內,其他之實現是可能的。
圖10是依據本揭露的一些實施例之製備方法S1的一階段的剖視示意圖。在步驟S11中,一基底100設置在一晶圓10上,且一第一圖案21形成在基底100上。在一些實施例中,第一圖案21形成在一切割線區30中。在一些實施例中,第一圖案21形成在一元件區40中。一或多個電子元件101可形成在基底100上。該電子元件可為一主動元件或一被動元件。該等主動元件或該等被動元件的例子可包含如上所述的那些元件,且在文中省略其重覆描述。在一些實施例中,電子元件101為一電容器。在一些實施例中,電子元件101的一高度H1不同於第一圖案21的一厚度H2。在一些實施例中,電子元件101的高度H1大於第一圖案21的厚度H2。在一些實施例中,高度H1在0.5到3微米的範圍之間。在一些實施例中,高度H1在1到2微米的範圍之間。在一些實施例中,高度H2在0.1到1 微米的範圍之間。在一些實施例中,第一圖案21與電子元件101設置在基底100上的一相同高度處。在一些實施例中,第一圖案21的一下表面與電子元件101的一下表面是呈共面。在一些實施例中,第一圖案21鄰近電子元件101設置。在一些實施例中,第一圖案21直接鄰近電子元件101設置。在一些實施例中,電子元件101形成在元件區40中。在一些實施例中,電子元件101形成在元件區40的周圍處。在一些實施例中,電子元件101形成在用於電性檢查(electrical examination)的切割線區30中。在一些實施例中,第一圖案21視為一疊對標記。
圖11是依據本揭露的一些實施例之製備方法S1的一不同階段的剖視示意圖。在步驟S12中,一光致發光層21a形成在第一圖案21上。在一些實施例中,光致發光層21a僅形成在切割線區30中。在一些實施例中,光致發光層21a僅形成在第一圖案21上。在一些實施例中,光致發光層21a與第一圖案21重疊。在一些實施例中,光致發光層21a完全與第一圖案21重疊。
在一些實施例中,光致發光層21a包括一或多個無機材料。在一些實施例中,光致發光層21a包括以下一或多個:螢光粉(phosphor)、量子點以及多個奈米材料。在一些實施例中,該等奈米材料包括Gd2O2S:R,其中R代表Eu3+、Pr3+或Tb3+。在一些實施例中,光致發光層21a的製作技術包含噴濺、塗佈及/或沉積,並形成在第一圖案21上。在此等實施例中,第一圖案21與光致發光層21a的一總厚度大於厚度H2。在一些實施例中,光致發光層21a的製作技術包含摻雜,且形成在如圖11所示的第一圖案21的一頂部處。在此等實施例中,第一圖案21與光致發光層21a的總厚度大致等於厚度H2。
在一些實施例中,在第一圖案21形成之前,光致發光層21a形成在基底100上,以形成類似於如圖6所示的一配置。在此等實施例中,光致發光層21a的製作技術包含噴濺、塗佈及/或沉積。在一些實施例中,一起圖案化光致發光層21a與第一圖案21,而光致發光層21a可完全被第一圖案21所覆蓋。
圖12是依據本揭露的一些實施例之製備方法S1的一不同階段的剖視示意圖。在步驟S13中,一中間層141形成在光致發光層21a、第一圖案21以及基底100上。在一些實施例中,中間層141是互連結構的一介電層,用以提供互連結構的不同電路徑之間的電性絕緣。在一些實施例中,該介電層包括介電材料,而介電材料類似於或相同於如上所述之絕緣結構的介電材料。在一些實施例中,中間層141的製作技術包含沉積。在一些實施例中,中間層141包括氧化物,且製作技術包含一沉積,該沉積具有350℃以上的一溫度。在一些實施例中,沉積的該溫度在350℃到375℃的範圍之間。在一些實施例中,在一溫度大致等於或大於375℃之下,光致發光層21a的光致發光或螢光材料是穩定的。
在一些實施例中,執行一共形沉積以形成中間層141。中間層141的一輪廓可共形於電子元件101與第一圖案21的一輪廓。在一些實施例中,由於沉積的特性,因此中間層141在不同高度之不同部分可具有不同厚度。在一些實施例中,中間層141設置在電子元件101上之一第一部分的一厚度H3大致大於中間層141設置在第一圖案21上之一第二部分的一厚度H4。在一些實施例中,中間層141的一整體厚度在1.5到3微米的範圍之間。在一些實施例中,中間層141的一整體厚度在2到3微米的範圍之間。
圖13是依據本揭露的一些實施例之製備方法S1的一不同階段的剖視示意圖。在步驟S14之前,一遮罩層311形成在中間層141上。在一些實施例中,遮罩層311包括光阻材料。在一些實施例中,遮罩層311為一光阻層。在一些實施例中,遮罩層311的一上表面313大致為一平坦表面。在一些實施例中,由於電子元件101與第一圖案21的不同厚度,因此遮罩層311的上表面313包括如圖13所示的一傾斜部分。在一些實施例中,遮罩層311在電子元件101上之一第一部分的一厚度H5小於遮罩層311在第一圖案21上之一第二部分的一厚度H6。在一些實施例中,厚度H5在1.5到2.5微米的範圍之間。在一些實施例中,厚度H6在2.5到3.5微米的範圍之間。
在一些實施例中,在一點A與第一圖案21的一上表面之間所測量的一距離H7大於5.7微米,其中點A在第一圖案21的上表面313上,而上表面313位在遮罩層311之最大厚度的一位置處。在一些實施例中,一距離H8稍微大於距離H7,其中距離H8是在遮罩層311在電子元件101上肢該第一部分的一頂部與第一圖案21的上表面之間所測量的。在一些實施例中,在距離H8與距離H7之間的差是可忽略不計的,且可將其忽略。
接下來,在製備方法S1的步驟S14中,圖案化遮罩層311以形成一圖案化遮罩層。圖案化遮罩層的一圖案可當作一電流層,用於在步驟S15中所執行的對準檢測。
按照慣例,該電流層與一前層之一對準的一檢查單純是取決於一傳統疊對標記的反射。在一電流層中之一疊對標記的一頂部以及在一前層中之一疊對標記的一頂部是在檢查期間進行檢測。然而,在該電流層之該疊對標記的該頂部與在該前層中之該疊頓標記的該頂部之間的一距 離可能大於一檢測器的一場深度(DOF),或者是在二疊對標記之間的一或多個層間層(interlayers)的一厚度可能大於該檢測器的DOF。因此,可能無法清楚的或精確地檢測在該前層中的該疊對標記。本揭露提供一種疊對標記的結構(例如在圖13中的第一圖案21),其包括一光致發光或螢光材料,且即使距離H7大於該檢測器的DOF,仍可精確地獲得在該前層中之該疊對標記的檢測。
圖14是依據本揭露的一些實施例之製備方法S1的一不同階段沿著圖3之剖線C-C'或是圖4之剖線D-D'的剖視示意圖。在一些實施例中,依據步驟S11到S13以及一遮罩層311的形成,如圖14所示,形成一中間結構。
圖15是依據本揭露的一些實施例之製備方法S1的一不同階段沿著圖3之剖線C-C'或是圖4之剖線D-D'的剖視示意圖。在步驟S14中,圖案化遮罩層311已形成一圖案化遮罩層312。在一些實施例中,在遮罩層311上執行一曝光以及一顯影製程,且然後移除遮罩層311的一些部分以形成圖案化遮罩層312。在一些實施例中,執行一蝕刻製程以移除遮罩層311的該等部分。在一些實施例中,從一頂視圖來看,圖案化遮罩層312之一圖案的至少一部分的一配置類似於如圖3或圖4所示的配置。在一些實施例中,從一頂視圖來看,光致發光層21a或是第一圖案21經由圖案化遮罩層312而暴露。在一些實施例中,從一頂視圖來看,光致發光層21a或是第一圖案21被圖案化遮罩層312的至少一部分所圍繞,其中圖案化遮罩層312的該部分當作一疊對標記。在一些實施例中,從該頂視圖來看,光致發光層21a或是第一圖案21被圖案化遮罩層312的該部分所包圍。
當作一疊對標記之圖案化遮罩層312的該部分亦可被視為一第二圖案22。在一些實施例中,在第二圖案22的一頂部與第一圖案21的頂部之間的一距離H9大致等於距離H7。在一些實施例中,距離H9大於該檢測器的DOF。在一些實施例中,距離H9大於5.7微米。
圖16是依據本揭露的一些實施例之製備方法S1的一不同階段沿著圖3之剖線C-C'或是圖4之剖線D-D'的剖視示意圖。在步驟S15的步驟S151中,在第一圖案21的光致發光層21a上提供一第一光學訊號51。在一些實施例中,提供跨經整個晶圓10的第一光學訊號51。在一些實施例中,在切割線區30與元件區40兩者中提供第一光學訊號51。在一些實施例中,僅在光致發光層21a上提供第一光學訊號51。第一光學訊號51的一波長可在下列波長的範圍之間:近紅外線(NIR)、遠紅外線(FIR)、紫外線(UV)、近紫外線(NUV)、遠紫外線(FUV)、綠光、黃光、紅光或其組合。在一些實施例中,在基底100上提供第一光學訊號51。光致發光層21a的光致發光或螢光材料被第一光學訊號51所激發。激發的光致發光或螢光材料的多個電子從激發態(excited states)回到基態(ground states),且在回到基態之該等電子上放射輻射。
圖17是依據本揭露的一些實施例之製備方法S1的一不同階段沿著圖3之剖線C-C'或是圖4之剖線D-D'的剖視示意圖。在步驟S15的步驟S152中,藉由一檢測器接收一第二光學訊號52。在一些實施例中,第二光學訊號52為激發光致發光層21a之輻射緩解(radiation relaxation)的一結果。在一些實施例中,第二光學訊號52是藉由光致發光層21a所放射的輻射。在一些實施例中,第二光學訊號52是可見的輻射。在一些實施例中,第二光學訊號52是不可見的輻射。第二光學訊號52藉由本揭露的一 系統進行處理,以確定在步驟S153到S154以及步驟S158中之第一圖案21的一位置,且此系統在下列的描述中進行敘述。
圖18是依據本揭露的一些實施例之製備方法S1的一不同階段沿著圖3之剖線C-C'或是圖4之剖線D-D'的剖視示意圖。在步驟S15的步驟S155中,在圖案化遮罩層312的第二圖案22上提供一第三光學訊號53。在一些實施例中,提供跨經整個晶圓10的第三光學訊號53。在一些實施例中,在晶圓10的切割線區30中提供第三光學訊號53。在一些實施例中,僅在第二圖案22上提供第三光學訊號53。第三光學訊號53可為可見的輻射或是不可見的輻射。第三光學訊號53的一波長可在下列波長的範圍之間:近紅外線(NIR)、遠紅外線(FIR)、紫外線(UV)、近紫外線(NUV)、遠紫外線(FUV)、綠光、黃光、紅光或其組合。在第二圖案22上之第三光學訊號53的部分或全部反射成一回饋訊號(feedback signal)。
圖19是依據本揭露的一些實施例之製備方法S1的一不同階段沿著圖3之剖線C-C'或是圖4之剖線D-D'的剖視示意圖。在步驟S15的步驟S156中,接收一第四光學訊號54。在一些實施例中,第四光學訊號54是從第二圖案22的反射或是回饋訊號。第四光學訊號54藉由本揭露的系統進行處理,以確定第二圖案22在步驟S15之步驟S157到S158中的一位置,且此系統在下列描述中進行敘述。在一些實施例中,第二光學訊號52與第四光學訊號54結合以檢查第一圖案21與第二圖案22的一對準。若是該對準是精確的話,則該製備方法進行一接續的步驟;或者是,若是第一圖案21與第二圖案22是未對準的話,則可移除圖案化遮罩層312,並重複一遮罩層的形成與圖案化(例如步驟S14)。
圖20是依據本揭露的一些實施例之製備方法S1的一不同階 段沿著圖3之剖線C-C'或是圖4之剖線D-D'的剖視示意圖。在步驟S15之後,製備方法S1還包括將圖案化遮罩層312的該圖案轉換成中間層141,以形成一第三圖案23。在一些實施例中,第三圖案23設置在切割線區30中。在一些實施例中,第三圖案23設置在元件區40中。在一些實施例中,第三圖案23設置在元件區40的一角落處。在一些實施例中,第三圖案23具有類似於在圖3中之疊對標記22或是在圖4中之疊對標記22的一配置。在一些實施例中,第三圖案23設置在與第一圖案21相同的一高度處。在一些實施例中,第三圖案23的一厚度H10大於第一圖案21的厚度H2。
本揭露提供一種方法,包括形成一光致發光層在一前層的一疊對標記上,以更好的檢測該前層的該疊對標記與一電流層之間的對準。即使該前層與該電流層之各疊對標記的頂部之間的一距離大於一檢測器的一場深度,仍可檢測該前層之疊對標記的一精確位置。該光致發光層可形成在該疊對標記的一底部處或是一頂部上。此外,光致發光層包括光致發光或螢光材料,其可承受等於或大於375℃的溫度,因此,該光致發光層可容易地應用在一傳統的半導體製造程序中。應當理解,本揭露的光致發光層可應用在需要一對準檢查之一半導體結構的任何一層之一疊對標記上。
為了執行製備方法S1,特別是用於對準檢查之步驟S15的檢測,本揭露提供製備一半導體結構的一系統。
圖21是方塊的示意圖,例示本揭露一些實施例的半導體製造系統700。
半導體製造系統700可包括複數個製造設備710、720-1、 720-2...720-N、一曝光設備730以及一對準設備740。製造設備710、720-1、720-2...720-N、曝光設備730以及對準設備740可經由一網路750而耦接到一控制器760。
為了形成一層或一結構在一晶圓10上,因此製造設備710可經配置以執行多個步驟。在一些實施例中,製造設備710可經配置以形成一絕緣結構、一閘極結構以及一半導體結構的多個導電層。製造設備720-1、720-2...720-N可經配置以形成多層,例如如圖10到圖20所示的第一圖案21、中間層141、光致發光層21a以及遮罩層312。每一個製造設備720-1、720-2...720-N可經配置以執行一沉積製程、一蝕刻製程、一化學機械研磨製程、一光阻塗佈製程、一烘烤製程、一對準製程或其他製程。
曝光設備730可經配置以執行多個圖案化步驟,以形成例如如圖10到圖20所示的第一圖案21、第二圖案22以及第三圖案23。
對準設備740可經配置以產生在不同高度處之二疊對標記的一對準結果。對準設備740可經配置以獲得一前層之一圖案(例如第一圖案21)與一電流層之一圖案(例如第二圖案22)的一光學影像,並依據該前層與該電流層之各圖案的各前述光學影像而產生一對準結果。
網路750可為網際網路或是一內部網路實施網路協定,例如傳輸控制協定(TCP)。經由網路750,每一個製造設備710、720-1、720-2...720-N、曝光設備730以及對準設備740可從控制器760下載關於晶圓10或製造裝置之在製品(WIP)的資訊,或是將其上傳到控制器760。在一些實施例中,每一個製造設備710、720-1、720-2...720-N、曝光設備730以及對準設備740電性連接到網路750。在一些實施例中,每一個製造設備710、720-1、720-2...720-N、曝光設備730以及對準設備740無線連 接到網路750。
控制器760經配置以控制該半導體結構或晶圓10的製造。控制器760可電性地或無線地連接到每一個製造設備710、720-1、720-2...720-N、曝光設備730以及對準設備740。控制器760可包括一處理器,例如一中央處理單元(CPU)。在一些實施例中,控制器760可依據來自對準設備740的資料而產生一對準結果。在一些實施例中,該對準結果是藉由在對準設備740中的另一個控制器所產生的,且控制器760可接收來自對準設備740的該對準結果。在一些實施例中,若是該對準結果是正的或該對準是精確的話,則控制器760可使晶圓10的製造進行到該製備方法的下一階段。
在一些例示的實施例中,一晶圓10傳送到製造設備710以開始一系列的不同製程。晶圓10可依據該製備方法的不同階段而進行處理,以形成至少一材料層。該等例示的實施例並不意指限制在晶圓10上所執行的該等製程。在其他一些例示的實施例中,晶圓10可包括不同層,且在晶圓10傳送到製造設備710之前,該製備方法的任何階段可在一產品的一開始以及一完成之間執行。在該等例示的實施例中,晶圓10可依順序藉由製造設備710、720-1、720-2...720-N、曝光設備730以及對準設備740進行處理。
雖然圖21在製造設備710之前並未顯示任何製造設備,但該例示的實施例並非意指受到限制。在其他一些例示的實施例中,在製造設備710之前可使用不同種類的製造設備,並可依據設計需求而用於執行不同製程。
對準設備740可包括數個單元或元件。在一些實施例中, 對準設備740視為一對準檢查系統740。
圖22是示意圖,例示本揭露一些實施例的對準設備740。在一些實施例中,對準設備740包括一平台741、一光學元件742、一檢測單元743、一控制器744以及一介面745。
平台741可經配置以支撐一晶圓10,以經歷一對準檢測及/或一對準檢查。在一些實施例中,在步驟S16之後,晶圓10傳送到對準設備740以執行步驟S17。在一些實施例中,晶圓10從曝光設備730或其中一個製造設備720-1到720-N所傳送。在一些實施例中,晶圓10傳送進入對準設備740並設置在平台741上。
光學元件742可經配置以放射一輻射或是一光學訊號,以激發在晶圓10之一切割線區30中之一疊對標記的一光致發光材料。在一些實施例中,該輻射是如圖16所示的第一光學訊號51。在一些實施例中,在一切割線區30中之一前層的疊對標記之光致發光材料上提供該輻射。在一些實施例中,在切割線區30與一元件區40兩者中提供該輻射。在一些實施例中,在整個晶圓10上提供該輻射。該輻射的一波長可在下列波長的範圍之間:近紅外線(NIR)、遠紅外線(FIR)、紫外線(UV)、近紫外線(NUV)、遠紫外線(FUV)、綠光、黃光、紅光或其組合。該光致發光材料被該輻射所激發。激發的光致發光材料的多個電子從激發態回到基態,且一輻射放射在回到基態之該等電子上。
檢測單元743經配置以檢測從在晶圓10上之疊對標記的光致發光材料所放射的該輻射。在一些實施例中,檢測單元743包括一濾光器743a以及一光學檢測器743b。濾光器743a可經配置以接收以及過濾從光致發光材料所放射的該輻射,且光學檢測器743b可經配置以將由該濾 光器所過濾的一光學訊號轉換到一電訊號。
圖23是示意圖,例示本揭露一些實施例的一檢測單元743。在一些實施例中,濾光器743a是一波導(waveguide)。在一些實施例中,濾光器743a包括一光柵結構743c。光柵結構743c允許該輻射進入穿過其間。在一些實施例中,光柵結構743c包括不同深度的光柵單元。在一些如圖23所示的實施例中,光柵結構743c包括具有兩個不同深度的二光柵單元。然而,本揭露並不以此為限。在一些實施例中,光柵結構743c可包括一或多個光柵單元。在一些實施例中,該一或多個光柵單元可包括不同深度。在一些實施例中,光柵結構743c一半導體材料。在一些實施例中,光柵結構743c形成在一半導體基底中。
從在晶圓10上之疊對標記的光致發光材料所放射的該輻射是藉由濾光器743a所接收。該輻射可進入光柵結構743c並在濾光器743a的半導體材料中行進。該輻射可重新指向並傳送到濾光器743b。在一些實施例中,濾光器743a與光學檢測器743b形成在相同的半導體基底中。在一些實施例中,光學檢測器743b與濾光器743a是接合在一相同基底上的二半導體元件。在一些實施例中,濾光器743a與光學檢測器743包含在一相同的半導體封裝中。藉由光學檢測器743b接收來自濾光器743a的該輻射或光學訊號,並轉換成一電訊號。該電訊號從濾光器743b輸出並發送到控制器744,並產生具有光致發光材料之疊對標記的一資料。
在一些實施例中,激發光致發光材料所需的該輻射具有不同於與由於光致發光材料之該等電子緩解(relaxation)而放射之該輻射的一波長。在一些實施例中,濾光器743a之該等波長的一過濾範圍不同於藉由光學元件742所產生之輻射之該等波長的一範圍。藉由光學元件742所 產生之該輻射的一波長可依據光致發光材料進行調整。濾光器743a之該等波長的該過濾範圍亦可依據光致發光材料進行調整。在一些實施例中,濾光器743a的光柵結構743c包括不同深度,以過濾多個輻射之多個波長的不同範圍。該等不同輻射可藉由光學檢測器743b而轉換成不同電訊號,然後,該等電訊號可藉由控制器744而進行處理以及分類。在一些實施例中,僅對應多個波長之一期望範圍的該等電訊號才使用在一對準結果中。
請往回參考圖22,控制器744可電性地或無線地連接到光學元件742或檢測單元743。控制器744可經配置以處理來自檢測單元743之光學檢測器743b的電訊號。在一些實施例中,控制器744接收來自檢測單元743的電訊號。藉由控制器744處理該電訊號,以產生顯示在晶圓10上之切割線區30中的疊對標記之一位置。在一些實施例中,控制器744可包括一處理器,例如一中央處理單元(CPU)。在一些實施例中,控制器744是一邏輯元件。在一些實施例中,資料可顯示在介面745上。介面745可電性地或無線地連接到控制器744。
在一些實施例中,光學元件742產生對準一不同疊對標記(例如在電流層中)的另一輻射。在該不同的疊對標記上重複上述的製程。可產生該不同疊對標記的一資料並與之前所檢測之疊對標記(例如在前層中)進行組合。然後,藉由控制器744以組合及處理在不同高度處之兩個不同疊對標記的兩個資料的方式而產生一對準結果。在一些實施例中,對準設備740並不具有一控制器。在一些實施例中,從檢測單元743所輸出的該電訊號傳送到如圖21所示的控制器760。控制器760可當作類似於控制器744,以處理該電訊號並產生一對準結果。
本揭露之一實施例提供一種半導體結構的製備方法。該製 備方法包括形成一第一圖案在一基底上;形成一光致發光層在該第一圖案上;形成一中間層在該光致發光層與該基底上;形成一圖案化遮罩層在該中間層上;以及檢測該圖案化遮罩層與該第一圖案的一對準。
本揭露之一實施例提供一種半導體結構的製造系統。該系統包括一製造設備,經配置以執行多個步驟以形成一層在一晶圓上;一曝光設備,經配置以執行多個圖案化步驟以形成該層的一圖案;以及一對準設備,經配置以檢測在該晶圓上不同高度之二疊對標記的一對準。該對準設備包括:一平台,經配置以支撐該晶圓;一光學元件,經配置以放射一輻射以激發該二疊對標記其中一個的一光致發光材料;一濾光器,經配置以接收以及過濾從該光致發光材料所放射的一輻射;以及一光學檢測器,經配置以將被該濾光器所過濾的一光學訊號轉換成一電訊號。
本揭露之一實施例提供一種半導體結構。該半導體結構包括:一電容器,設置在一基底上;一疊對標記,設置鄰近該電容器處且在與該電容器的一相同高度處;一光致發光層,設置在該疊對標記上;以及一中間層,設置在該電容器與該光致發光層上。
總之,本申請案揭露一種半導體結構、一種半導體結構的製備方法以及執行該製備方法的一系統。一光致發光層包括在一疊對標記中,並改善在一前層之該疊對標記的一檢測。
雖然已詳述本揭露及其優點,然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如,可用不同的方法實施上述的許多製程,並且以其他製程或其組合替代上述的許多製程。
再者,本申請案的範圍並不受限於說明書中所述之製程、 機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此,此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
10:晶圓
700:半導體製造系統
710:製造設備
720-1~720-N:製造設備
730:曝光設備
740:對準設備
750:網路
760:控制器

Claims (11)

  1. 一種半導體結構的製造系統,包括:一製造設備,經配置以執行多個步驟以形成一層在一晶圓上;一曝光設備,經配置以執行多個圖案化步驟以形成該層的一圖案;以及一對準設備,經配置以檢測在該晶圓上不同高度之二疊對標記的一對準,該對準設備包括:一平台,經配置以支撐該晶圓;一光學元件,經配置以放射一輻射以激發該二疊對標記其中一個的一光致發光材料;一濾光器,經配置以接收以及過濾從該光致發光材料所放射的一輻射;以及一光學檢測器,經配置以將被該濾光器所過濾的一光學訊號轉換成一電訊號。
  2. 如請求項1所述之製造系統,其中該對準設備經配置以產生該二疊對標記的一對準結果。
  3. 如請求項1所述之製造系統,其中該對準設備還包括一控制器,電性地或無線地連接到該光學元件與該光學檢測器,且經配置以處理來自該光學檢測器的該電訊號。
  4. 如請求項3所述之製造系統,其中該對準設備還包括一介面,電性連接到該控制器,且經配置以在被該處理器所處理之後顯示該電訊號的一結果。
  5. 如請求項1所述之製造系統,其中該濾光器包括用以使該輻射進入經過的一光柵結構。
  6. 如請求項1所述之製造系統,其中該濾光器之波長的一過濾範圍不同於從該光學元件所放射之輻射的波長的一範圍。
  7. 如請求項1所述之製造系統,其中該光學檢測器電性地或實體地連接到該濾光器。
  8. 如請求項1所述之製造系統,其中該光學元件放射具有一波長的該輻射,該波長在下列的一範圍中:近紅外線、遠紅外線、紫外線、近紫外線、遠紫外線、綠光、黃光、紅光或其組合。
  9. 如請求項1所述之製造系統,還包括一網路,無線地或電性地連接到該製造設備、該曝光設備以及該對準設備。
  10. 如請求項1所述之製造系統,還包括一控制器,電性地或無線地連接到該製造設備、該曝光設備以及該對準設備。
  11. 如請求項10所述之製造系統,其中該控制器經配置以依據來自該光學檢測器的該電訊號而產生一對準結果。
TW111123040A 2022-02-24 2022-06-21 半導體結構的製造系統 TWI840845B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/679,311 2022-02-24
US17/679,515 US20230266660A1 (en) 2022-02-24 2022-02-24 Method of manufacturing semiconductor structure
US17/679,515 2022-02-24
US17/679,311 US20230266676A1 (en) 2022-02-24 2022-02-24 Semiconductor structure and system for manufacturing the same

Publications (2)

Publication Number Publication Date
TW202334756A TW202334756A (zh) 2023-09-01
TWI840845B true TWI840845B (zh) 2024-05-01

Family

ID=86948677

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111123040A TWI840845B (zh) 2022-02-24 2022-06-21 半導體結構的製造系統
TW111123043A TWI799296B (zh) 2022-02-24 2022-06-21 半導體結構的製備方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111123043A TWI799296B (zh) 2022-02-24 2022-06-21 半導體結構的製備方法

Country Status (1)

Country Link
TW (2) TWI840845B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195572A1 (en) * 2003-02-12 2004-10-07 Kiyoshi Kato Semiconductor device
US20070212652A1 (en) * 2006-03-08 2007-09-13 Asml Netherlands B.V. Method and system for enhanced lithographic alignment
US20090009741A1 (en) * 2006-03-07 2009-01-08 Nikon Corporation Device manufacturing method, device manufacturing system, and measurement/inspection apparatus
TW201502467A (zh) * 2013-05-21 2015-01-16 Asml Netherlands Bv 檢測方法及裝置、用於其中的基板及元件製造方法
TW201839505A (zh) * 2017-03-02 2018-11-01 荷蘭商Asml荷蘭公司 用於預測量測方法之效能的方法及裝置、量測方法與裝置
TW201937297A (zh) * 2017-12-04 2019-09-16 荷蘭商Asml荷蘭公司 判定關於圖案化製程資訊的方法,減少量測資料中的誤差的方法,校準度量衡製程的方法,選擇度量衡目標的方法
TW202028874A (zh) * 2018-09-19 2020-08-01 荷蘭商Asml荷蘭公司 用於度量衡定位之度量衡感測器
TW202142832A (zh) * 2019-12-24 2021-11-16 荷蘭商Asml荷蘭公司 判定關於圖案化程序之資訊之方法、減少量測資料中之誤差之方法、校準度量衡程序之方法、及選擇度量衡目標之方法
TW202202829A (zh) * 2020-04-15 2022-01-16 荷蘭商Asml控股公司 污染物分析度量衡系統、微影設備及其方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664012B2 (en) * 2002-05-10 2003-12-16 Anvik Corporation Through-the-lens alignment for photolithography
JP5736051B2 (ja) * 2011-09-26 2015-06-17 パイオニア株式会社 近接場光デバイス、記録装置及びサンプル基板
CN110707200B (zh) * 2019-09-04 2021-01-15 深圳市华星光电半导体显示技术有限公司 量子点发光器件图案化方法及量子点发光器件
JP2021175824A (ja) * 2020-03-13 2021-11-04 大日本印刷株式会社 有機デバイスの製造装置の蒸着室の評価方法、評価方法で用いられる標準マスク装置及び標準基板、標準マスク装置の製造方法、評価方法で評価された蒸着室を備える有機デバイスの製造装置、評価方法で評価された蒸着室において形成された蒸着層を備える有機デバイス、並びに有機デバイスの製造装置の蒸着室のメンテナンス方法
TWI756023B (zh) * 2021-01-15 2022-02-21 力晶積成電子製造股份有限公司 對位結構及其形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195572A1 (en) * 2003-02-12 2004-10-07 Kiyoshi Kato Semiconductor device
US20090009741A1 (en) * 2006-03-07 2009-01-08 Nikon Corporation Device manufacturing method, device manufacturing system, and measurement/inspection apparatus
US20070212652A1 (en) * 2006-03-08 2007-09-13 Asml Netherlands B.V. Method and system for enhanced lithographic alignment
TW201502467A (zh) * 2013-05-21 2015-01-16 Asml Netherlands Bv 檢測方法及裝置、用於其中的基板及元件製造方法
TW201839505A (zh) * 2017-03-02 2018-11-01 荷蘭商Asml荷蘭公司 用於預測量測方法之效能的方法及裝置、量測方法與裝置
TW201937297A (zh) * 2017-12-04 2019-09-16 荷蘭商Asml荷蘭公司 判定關於圖案化製程資訊的方法,減少量測資料中的誤差的方法,校準度量衡製程的方法,選擇度量衡目標的方法
TW202028874A (zh) * 2018-09-19 2020-08-01 荷蘭商Asml荷蘭公司 用於度量衡定位之度量衡感測器
TW202142832A (zh) * 2019-12-24 2021-11-16 荷蘭商Asml荷蘭公司 判定關於圖案化程序之資訊之方法、減少量測資料中之誤差之方法、校準度量衡程序之方法、及選擇度量衡目標之方法
TW202202829A (zh) * 2020-04-15 2022-01-16 荷蘭商Asml控股公司 污染物分析度量衡系統、微影設備及其方法

Also Published As

Publication number Publication date
TWI799296B (zh) 2023-04-11
TW202335151A (zh) 2023-09-01
TW202334756A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
US9481570B2 (en) Method of manufacturing an integrated circuit comprising a pressure sensor
US20170040357A1 (en) Image sensor and method for fabricating the same
US9726547B2 (en) Microbolometer devices in CMOS and BiCMOS technologies
US9691809B2 (en) Backside illuminated image sensor device having an oxide film and method of forming an oxide film of a backside illuminated image sensor device
CN116779629A (zh) 半导体结构及其形成方法
US20170317166A1 (en) Isolation structures for circuits sharing a substrate
US20230122820A1 (en) Semiconductor marks and forming methods thereof
JP3918612B2 (ja) 磁気トンネル接合素子の製法と磁気トンネル接合装置
TWI840845B (zh) 半導體結構的製造系統
TW202010115A (zh) 影像感測器及其製造方法
TWI847756B (zh) 具有疊置標記的半導體結構、其製備方法及其製備系統
US20110266032A1 (en) Circuit layout structure
US20230266676A1 (en) Semiconductor structure and system for manufacturing the same
US20230266660A1 (en) Method of manufacturing semiconductor structure
US11164800B2 (en) Test structure, semiconductor device and method for obtaining fabricating information in semiconductor device
US20240055459A1 (en) Semiconductor device and fabrication method therefor
US11676857B2 (en) Method for preparing semiconductor structure having void between bonded wafers
US10811382B1 (en) Method of manufacturing semiconductor device
CN109148416B (zh) 半导体器件结构及其形成方法
TWI809931B (zh) 具有疊對標記之半導體元件結構的製備方法
US12034027B2 (en) Semiconductor device contact pad and method of contact pad fabrication
TWI833185B (zh) 疊置誤差的校正方法及半導體元件的製備方法
TWI677913B (zh) 半導體晶片的製造方法