JP3179523B2

JP3179523B2 - 集積化光電論理演算システム及び並列型集積化光電論理演算システム

Info

Publication number: JP3179523B2
Application number: JP19331391A
Authority: JP
Inventors: 宜彦水島; 和利中嶋; 徹廣畑; 孝飯田; 禎久藁科; 賢一杉本; 智子鈴木; 博文菅
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1991-08-01
Filing date: 1991-08-01
Publication date: 2001-06-25
Anticipated expiration: 2016-06-25
Also published as: JPH0537357A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光信号による論理演算
システムに関するものである。

【０００２】

【従来の技術】従来から主に研究されてきた光コンピュ
ータ、及び光信号による論理演算システムは、図１５に
示されるように、空間フィルタとして空間光変調素子１
５を用いたものであり、発光素子アレイ１６、受光素子
アレイ１７と組み合わせて構成され、光の持つ並列性を
活かした大規模な２次元マトリクス演算が、一度に行え
ることを特徴としている。またこれに用いられるメモリ
としては、ＬｉＮｂＯ₃等の強誘電性結晶や、半導体ｐ
ｎｐｎ構造の光スイッチ、さらに半導体レーザの非線形
性を利用したものがある。これらを組み合わせて真空管
型に構成された空間光変調管や、半導体技術を用いてモ
ジュール化された、光コンピュータ素子や光ニューロ素
子が研究開発されており、その詳細については下記に示
す１９８９年秋期、第５０回応用物理学会学術講演会
シンポジウムダイジェスト、「光コンピューティング」
（ＪＳＡｃａｔ−ｎｏ：ＡＰ８９１２３２）に述べ
られている。

【０００３】これに対し、本発明者等は以前に図１６及
び図１７に示される回路を構成し、光信号を用いた半加
算等の論理演算が、数個の半導体受光素子８、８₁、８
₂を用いて行うことができることを示した。これによれ
ば、バイアス電源１８₁〜１８₃、補助抵抗およびコン
デンサ１９₁〜１９₄、負荷抵抗２０₁、２０₂と共に
光電半加算演算回路を組むことによってその演算速度や
構成の簡潔さにおける優位性を見出すことができる。図
１８及び１９は、上述の図１６及び１７に示した光電半
加算演算回路をそれぞれ、同一の半導体基板４に集積し
た集積回路例である。図１６及び１７と同一箇所には同
一番号を付して示した。なお、これらの光電半加算演算
回路とそれを用いた集積回路については、本発明者らに
よる下記の文献、 “IEEE J.Qantum electron., vol.26, pp.619-621, 199
0 ” や、特願平１−０７７３３２号公報、もしくは特願平２
−１０３４１０号公報に詳しく記載されている。さらに
図２０に示されるように、上述の光電半加算演算回路を
光メモリ２６と接続して一論理演算単位とし、これらを
お互いに光ファイバや光導波路を用いた光配線部分２７
を介して光学的に結合することによって、高速の光電全
加算演算が行えることを提案した。この詳細について
は、特願平１−１６１９１３号公報に述べられている。

【０００４】また、このような受光素子からなる光電排
他的論理和（ＸＯＲ）演算ゲートアレイ２８、及び光電
論理積（ＡＮＤ）演算ゲートアレイ２９を、発光素子と
共に平面上に配置し、反射鏡やコーナーキューブ等によ
って、集積回路基板間における光信号の帰還を行い、信
号ループを構成することによって、複数ビット（４ビッ
ト）の並列演算方式の光電全加算演算システムが考案さ
れた（図２１図示）。この詳細については、H.Kamiyama
らによる下記の文献、 “Japan J.Appl.Phys., pt.2, vol.29, pp.1248-1251,
1990” に示されている。また本発明者等は、信号ループ中に、
１クロック分のメモリループを組み込むことによって構
成される、直列演算方式の光電全加算演算システムを提
案している。このメモリループは、この光電演算システ
ムが、反射鏡を用いた光信号の帰還ループにより構成さ
れていることを利用して、信号を演算システム内で循環
させるための発光素子、受光素子の組を設けることによ
り、簡単に導入されたものである。図２２はその具体例
を示したものであり、半導体受光素子からなる光電排他
的論理和（ＸＯＲ）演算ゲートアレイ２８、及び光電論
理積（ＡＮＤ）演算ゲートアレイ２９を半導体発光素子
２１₁〜２１₃と共に平面上に配置し、コーナーキュー
ブ１０を用いて光信号の帰還を行うように構成すること
によってメモリ機能を含んで実現される。

【０００５】

【発明が解決しようとする課題】まず、空間光変調素子
を用いた場合、この材料としては液晶や強誘電性結晶、
また半導体多重量子井戸（ＭＱＷ）等が用いられる。こ
のうち、液晶は応答時間が数ｍｓｅｃと非常に遅く、高
速演算には不向きである。強誘電性結晶は応答時間は１
００μｓ程度で、液晶よりは速いが充分ではない。ま
た、光の透過率が低く、コントラストが高くとれない。
このため、空間光変調管では、内部にマイクロチャネル
プレートを組み込んであるが、これによって構成される
光コンピュータは、システム全体が大きくなってしまう
欠点がある。さらに、現在のところ、安定な結晶を作製
することは非常に困難であり、工業化の目途はたってい
ない。ＭＱＷは最近の半導体結晶技術の向上により、注
目を集めている材料であり、応答速度は１ｎｓ以下と非
常に速いが、オンオフ比が悪く、低コントラストである
のが欠点である。また、高度な結晶成長技術を必要とす
るため、非常に高価なものとなってしまう。

【０００６】一方、半導体受光素子を組み合わせた光電
論理演算ゲートと発光素子からなる光電論理演算単位
を、光配線によって結合する方法は、高速性と構成の簡
潔さが特徴である。さらに、反射鏡等を用いて光信号の
帰還ループ中にこれを組み込むことにより、システム全
体がコンパクトになり、またメモリ機能も簡単に取り入
れられるので、これらの特徴をさらに活かすことができ
る。しかし、ここでは光信号の入力と出力、さらに帰還
機能を、１つの反射鏡もしくはコーナーキューブでまか
なっているため、これら行く先の異なる光信号の仕分け
が面倒であり、また外部制御により偏光状態が変化でき
る、電気光学素子等の偏光板を挿入するなどして、これ
らの光信号をクロック毎に制御する必要があった。例え
ば、図２１に示されるような演算システムにおいては、
まず反射鏡であるハーフミラーは、入射光の偏光状態に
応じて透過率が異なる偏光ミラーとし、また上述のよう
な偏光板をミラーの前後に挿入して、外部から光信号が
入力、もしくは光信号を外部に出力する際には、偏光ミ
ラーを光が透過できるようにし、内部において光信号を
帰還させる際には、偏光ミラーを光が反射するようにす
るというように、非常に面倒な制御を必要とする。この
ため光学系やタイミングクロック系統が複雑になり、先
の特徴を活かしきれていなかった。

【０００７】本発明は、半導体受光素子からなる光電論
理演算ゲートの高速性と簡潔さ、およびこれを光信号の
帰還ループ中に組み込むことによる、システム全体のコ
ンパクトさを活かし、加えて光信号の入出力系統を簡素
化することによって、より実用的な集積化光電論理演算
システム及び並列型集積化光電論理演算システムを提供
するものである。

【０００８】

【課題を解決するための手段】本発明の集積化光電論理
演算システムは、半導体受光素子を入力光電変換ゲート
とし、このゲートの複数個を半導体基板上に配置し、こ
れらゲート間の配線、もしくは個々のゲートに与えられ
るバイアス電源の極性や大きさによって、あらかじめ決
められた論理演算を、前記ゲートへの光信号の入力によ
り行う光電論理演算回路が、複数組集積された集積化光
電論理演算基板と、電気配線により前記集積化光電論理
演算基板に電気的に接続され、前記集積化光電論理演算
基板による演算結果を光信号に変換して出力するため複
数個の半導体発光素子を半導体基板上に集積してなる１
個以上の集積化光信号出力基板とを備え、前記発光素子
の一部と前記ゲートの一部とが幾何光学的結合関係を有
するように、前記集積化光信号出力基板と前記集積化光
電論理演算基板と配置することにより、前記光信号の一
部を前記集積化光信号出力基板に帰還する手段を備えた
ことを特徴とする。また必要に応じて、それぞれの光出
力信号の一部を縦続入力するように、単位演算ブロック
間を光学的に結合することによって、複数ビットの光信
号の同時入力により、論理演算を同時に並列に行うよう
になされた並列型集積化光電論理演算システムであるこ
とを特徴とする。

【０００９】

【作用】前述の単位演算ブロック内において、光信号を
帰還するために設けられた集積化光信号出力基板を、集
積化光電論理演算基板と対向配置するように構成され、
あるいは前述の単位演算ブロック内において、集積化光
信号出力基板の内の一部を、２組に分岐して出力する手
段を設け、一方は、演算結果を単位演算ブロックの外部
に出力するためだけのものとし、もう一方は、演算結果
を単位演算ブロック内で帰還するためだけのものである
といった構成をとることができる。

【００１０】さらに、前述の半導体受光素子が、半導体
基板上にショットキー接合を対向配置して構成した、実
質的に左右対称な電極構造を有するものであり、さらに
は半導体発光素子が、面発光レーザである集積化光電論
理演算システムであることが望ましい。

【００１１】前述の集積化光電論理演算システムは、集
積化光電論理演算基板と、集積化光信号出力基板の一部
あるいは全部を、これらを電気的に接続する電気配線を
含めて、同一半導体基板上にモノリシックに集積した構
成において、半導体基板の一方の面に光信号が入力さ
れ、もう一方の面から光信号が出力されるものであり、
さらに、これに信号を集積回路基板間において帰還する
ための、別の集積化光信号出力基板を、お互いに対応す
る光結合関係を満足するように向かい合わせて重ね合わ
せ、固定した構成をとることが、伝搬遅廷時間の短縮、
クロストークの抑制、システムの小型化という点におい
て望ましい。

【００１２】なお、半導体基板として半絶縁性ＧａＡｓ
基板、半絶縁性ＩｎＰ基板、もしくはＧａＰ基板を用い
ることが望ましい。

【００１３】また、本発明の集積化光電論理演算システ
ムは、複数ビット構成の光入力信号を並列に受光し、論
理回路内でビット信号を並列的に配列処理する手段と、
複数ビット構成の出力のために、光出力信号を並列的に
配列処理する手段とを含むものであってもよい。

【００１４】さらに、前述の集積化光電論理演算システ
ムの具体的実施例として、全加算演算システムを構成す
ることができる。これは、集積化光電論理演算基板内に
半加算演算を行うようになされた回路を設け、この演算
結果として出力され、集積化光信号出力基板で変換され
たＣＡＲＲＹ光信号が、集積回路基板間の帰還による信
号循環機能によって一時記憶され、再び集積化光電論理
演算基板内の半加算演算回路部分に入力されるようにな
された構成によって、全加算演算を直列に行う方式、あ
るいは、集積化光電論理演算基板内に、半加算演算を行
うようになされた回路を設け、この演算結果として出力
され、集積化光信号出力基板で変換されたＣＡＲＲＹ光
信号を、並列に配置され光学的に縦続結合された、１ビ
ット上位の単位演算ブロック内の光電半加算演算回路部
分に入力するようになされた構成によって、全体とし
て、全加算演算を並列に行う方式が共に実現可能であ
る。

【００１５】前述の並列光信号入力による演算結果のう
ちのＣＡＲＲＹ電気信号を、光信号に変換することなく
１ビット上位の演算ゲートの電気信号入力として利用す
るようになされたものであってもよい。

【００１６】本発明によれば、半導体受光素子と半導体
発光素子を、それぞれ集積した半導体基板を、信号ルー
プを構成するために、お互いに光学的に結合されるよう
に空間的に配置することができる。とくに、光信号の入
出力系統を空間的に振り分けて、その経路を簡素化する
ことができる。これにより、演算速度はなお一層速くな
り、また演算システム内での光信号の減衰が大幅に小さ
くなる。

【００１７】本発明では、このためにまず光信号の入出
力系統を振り分け、光信号の経路を簡素化する。具体的
には、外部に出力される光信号と、ループ内を循環する
光信号の出力部分を空間的に分離し、外部への出力信号
はループ内を通過しないようにすればよい。

【００１８】

【実施例】図１は、本発明における集積化光電論理演算
システムの一実施例を示したものである。ここで、複数
個の半導体受光素子を半導体基板上に集積して配置した
集積化光電論理演算基板１には、演算回路部分１１が設
けられ、それぞれに含まれる半導体受光素子、およびこ
れらの素子間の配線と、素子に与えられるバイアスの極
性に応じて、予め決められた論理演算を行うようになさ
れてある。集積化光信号出力基板２₁及び２₂には、複
数個の半導体発光素子２１₁〜２１_n及び２２₁〜２２
_nが集積して配置されている。このうち集積化光信号出
力基板２₁は、演算結果を外部に出力するための基板で
あり、集積化光信号出力基板２₂は、演算結果を一時記
憶、あるいは再び集積化光電論理演算基板１に入力する
ために、光信号を帰還ループ内に導入するための基板で
ある。これらには、必要に応じて、半導体発光素子２１
₁〜２１_n及び２２₁〜２２_nに入力される電気信号を
増幅するための、電子増幅回路が付加、集積される。こ
の信号ループは、集積化光信号出力基板２₂と集積化光
電論理演算基板１とが、幾何光学的な結合関係にあるよ
うに配置することによって実現される。簡単には図１に
示すように、集積化光信号出力基板２₂を集積化光電論
理演算基板１と向かい合わせて配置することにより構成
でき、これにより、集積化光信号出力基板２₂からの光
信号を集積化光電論理演算基板１に再入力することがで
きる。このためには、集積化光信号出力基板２₂上の半
導体発光素子２２₁〜２２_nと、これから出力される光
信号が入力される相手の、集積化光電論理演算基板１上
の受光素子とが、お互いに向き合って、同じ位置に組み
込まれ集積されていることが必要である。特に、これら
２枚の集積回路基板を向かい合わせて、光軸を合わせな
がら接着、固定して、この部分をモジュール化すること
により、信号ループが簡単に構成できる。この場合、レ
ンズ等の光学部品を用いる必要がないため、システム全
体がコンパクトに構成できる。集積化光電論理演算基板
１から出力される電気信号は、それぞれ、電気配線
３₁、３₂を介して集積化光信号出力基板２₁、２₂に
入力される。システム全体をこのように構成することに
より、外部に出力される光信号はループ内を通過しない
ですみ、光信号の経路が簡素化されるのでクロック毎の
複雑な制御が不要になる。また、四則演算等の複雑な演
算にしばしば必要となる、シフトレジスタ等の信号遅延
回路は、この信号ループを利用することによって、本光
電論理演算システムに簡単に組み込むことができる。

【００１９】さらに、このように光信号を用いて論理演
算が行われるように構成されるならば、複数個の信号を
光多重方式によって合成し、同時に、複数個の論理演算
を行わせることも可能である。レーナ構造のものが望ま
しい。この構造は、一般にＭＳＭ（金属−半導体−金
属）構造とよばれ、この構造の受光素子、ＭＳＭ−ＰＤ
は、高速特性に優れた素子として本発明者らによって研
究がなされている。詳細は、下記の文献 “IEEE Trans. Electoron Devices, vol.37, pp.31-35,
1990 ” に示されているが、図２に、その代表的な素子構造を示
す。ここでは、半導体基板（活性層を含む）４上にショ
ットキー電極５₁、５₂がお互いに向かい合って構成さ
れており、さらに受光部以外の部分には絶縁体薄膜６が
形成されている。受光部分は有効受光面積をかせぐた
め、くし型電極構造であるのが望ましい。この受光素子
を用いることの利点として、複数個を同一半導体基板内
に集積することが容易であること、対称な電極構造が論
理演算に最適であること、接合型なので、暗電流が小さ
いこと、さらに、高速応答特性に優れていることの４点
が挙げられる。

【００２０】発光素子としては、ＬＥＤや半導体レーザ
が挙げられるが、高速性、高コヒーレント性（集光性）
の点から、半導体レーザが適している。このうち、近年
において注目を集めるようになった面発光レーザは、光
ビームを半導体基板に対して垂直に出射するため、平面
上に配列して集積することができ、ここで用いられる発
光素子として最適である。この詳細については、Ｋ．Ｉ
ｇａらによる下記の文献、 “J.Vac.Sci.Technol.A, vol.7, pp.842-846, 1989” に記載されている。図３にその代表的な素子構造を示
す。半導体基板４₁の活性領域４₂の上部には多層膜反
射鏡７₁が設けられ、さらにその基板の一方の面にはオ
ーミック電極５₁が形成されている。その基板のもう一
方の面には絶縁体薄膜６を介してオーミック電極５₂が
形成され、さらに反射鏡７₂で覆われている。

【００２１】図４は、ＭＳＭ−ＰＤを用いた集積化光電
論理演算基板１の概念図である。半導体基板４上にはＭ
ＳＭ−ＰＤを用いた受光素子８₁〜８_nが配置され、受
光部以外の部分には絶縁体薄膜６が形成されている。受
光素子８₁〜８_n間は、導電体薄膜電極９によって配線
されている。図５は、面発光レーザを用いた集積化光信
号出力基板２₁，２₂の概念図であり、半導体基板４上
に面発光レーザを用いた発光素子２１₁〜２１_nが形成
され、それ以外の部分は絶縁体薄膜６で覆われている。
発光素子２１₁〜２１_n間は、導電体薄膜電極９によっ
て配線されている。ここに示したように、本発明におい
ては、集積化光電論理演算基板１及び集積化光信号出力
基板２₁，２₂は、それぞれ半導体基板４上に集積され
ているため、高密度、高効率の演算システムを構成する
ことができる。またこの集積化により、各素子の位置が
明確に定まるため、本発明において、不可欠な、空間的
な光結合のための光軸合わせが容易になる。

【００２２】さらに、同一半導体基板に、光電論理演算
回路部分と光信号出力部分とを共に集積し、一方の面に
光信号が入力され、もう一方の面から光信号が出力され
るように構成することも可能である。図６は、この集積
回路の概念図を示したものであり、半導体基板４上にＭ
ＳＭ−ＰＤを用いた受光素子８₁〜８_n、面発光レーザ
を用いた発光素子２１₁〜２１_nが配置され、それ以外
の部分には絶縁体薄膜６が形成されている。発光素子２
１₁〜２１_n間は、導電体薄膜電極９によって配線され
ている。これにより、これら２つの部分を接続する電気
配線部分での遅延時間が短くなると共に、電気波形の伝
播歪を最小限に抑えることができる。この構成では、こ
の基板に、光信号の帰還のための集積化光信号出力基板
２₁を向かい合わせて合計２枚の基板のみによって、演
算システム全体が構成できる。また前述のように、これ
に光信号の帰還のための集積化光信号出力基板２₁を重
ね合わせて、接着、固定することにより、演算システム
がわずか１個のモジュールだけにまとまった、一層コン
パクトな形になる。この具体例を図７に示す。なお、図
６と同一箇所については同一番号を付して示す。

【００２３】これら、集積回路に用いられる半導体基板
４としては、光電素子、特に半導体レーザを形成するた
め、III −Ｖ化合物半導体のＧａＡｓ、もしくはＩｎＰ
基板が一般的である。特に、素子間分離が容易で、しか
も高速特性に優れた高抵抗、低容量の半絶縁性基板が適
している。このうち、半絶縁性ＧａＡｓ基板は、波長
０．８μｍ程度の短波長用に、半絶縁性ＩｎＰ基板は、
波長１．３μｍ、１．５５μｍ程度の長波長用に用いら
れる。また最近では、ＧａＰ基板を用いるケースも見ら
れる。

【００２４】次に、図１におけるシステム構成図、特に
光信号の帰還方法を変形した実施例を示す。図８は、集
積化光信号出力基板２₂を集積化光電論理演算基板１と
垂直な平面内に配置し、反射鏡７₂を用いて光結合部分
を構成したものである。図９は、集積化光信号出力基板
２₂を集積化光電論理演算基板１と同一平面内に配置
し、コーナーキューブ１０を用いて、光結合部分を構成
したものである。この構成では、集積化光電論理演算基
板１の光電論理演算部分と２つの集積化光信号出力基板
２₁及び２₂の光信号の出力部分を、全て同一半導体基
板上に集積することが可能である。実際に集積した場
合、伝播される電気信号は全て半導体基板内で処理され
るため、伝播遅延時間、波形歪とも最小になり、本シス
テムの構成上最も高速性に優れたものとなる。ここに示
したような、反射鏡７₂やコーナーキューブ１０等を用
いて光結合部分を構成する方式では、これらにビームス
プリッタ等の半透明な材質のものを用いることにより、
光信号の一部を外部に取り出してモニターしたり、別の
機能を付け加えたりすることが可能である。この他には
各基板を光ファイバで配線する方法もある。ただしこれ
らの方法においては、光信号の帰還のための光学的結合
手段として、レンズや光ファイバ等の光学部品を必要と
するため、システム全体が必ずしもコンパクトにはなら
ない。

【００２５】次に、具体的な論理演算として、全加算演
算を例にとる。全加算演算はコンピュータにおける演算
のなかで最も基本的なものであり、光コンピュータを実
現する場合において、最も重要な演算である。半導体発
光素子と受光素子を、コーナーキューブ等を用いて、空
間的に光結合することによって、全加算演算を行わせる
ことについては、既に提案がなされているが、本発明に
よれば、これをより簡単な構成および方式で実現するこ
とができる。

【００２６】図１０は、図１において示した集積化光電
論理演算システムとして、全加算演算を直列方式で行う
場合について、その実施例を示したものである。ここ
で、集積化光電論理演算基板１では、光信号の入力によ
り半加算演算を行い、その結果を電気信号として出力す
る。ここには、実際に演算を行うための２組の回路１１
及び１２と、これらにそれぞれ２個ずつ含まれる光電変
換ゲート１１₁及び１１₂、１２₁及び１２₂、及び信
号ループを構成して、演算結果を一時記憶するための光
電変換ゲート１３が組み込まれている。演算回路例とし
ては、既に述べたように従来技術として図１６、図１７
に示されており、また、その集積回路例としては、それ
ぞれ対応する集積回路図が、従来技術として図１８、図
１９に示されている。これらの回路において、光電変換
ゲートとして用いられる半導体受光素子には、前述のよ
うにＭＳＭ−ＰＤが適している。さらに、この基板に
は、演算結果を光信号に変換して外部に出力するための
半導体発光素子２４も共に集積されており、図６に示さ
れた構成の、実施具体例に相当する。

【００２７】集積化光信号出力基板２では、集積化光電
論理演算基板１から電気信号が入力され、これを光信号
に変換して出力し、再び集積化光電論理演算基板１に入
力する。この集積化光信号出力基板２は、集積化光電論
理演算基板１と向かい合わせて配置されることによっ
て、信号ループを構成している。ここには、集積化光電
論理演算基板１に組み込まれた、演算回路部分の光電変
換ゲート１２₁、１２₂に入力するための光信号を出力
する、半導体発光素子２１、２２、および演算結果を一
時記憶するために、光電変換ゲート１３に入力するため
の光信号を出力する、半導体発光素子２３が組み込まれ
ている。また、これらの半導体発光素子には、必要に応
じて、入力前の電気信号を増幅するための、電子増幅回
路が付加、集積される。ここで用いられる半導体発光素
子としては、前述のように面発光レーザが適している。

【００２８】集積化光電論理演算基板１から出力される
電気信号は、電気配線３₁を介して集積化光信号出力基
板２に入力される。また、演算結果電気信号は、集積化
光電論理演算基板１内において、電気配線３₂を介して
半導体発光素子２５に入力される。

【００２９】次に、本例の作用を、図１１に示したフロ
ーチャートを用いて説明する。加算される２組の入力デ
ータをＸ、Ｙとすると、これらは、下位のビット（桁）
から上位のビットに向かって、それぞれＸ（ｘ₀，
ｘ₁，・・・，ｘ_n）、Ｙ（ｙ₀，ｙ₁，・・・，ｙ
_n）の各ｎ個の２進データからなっている。いま、ｋ番
目のビットｘ_k、ｙ_kの光信号が、集積化光電論理演算
基板１に組み込まれた演算回路部分１１の、光電変換ゲ
ート１１₁及び１１₂に入力されると、ここで半加算演
算処理され、ＳＵＭ、ＣＡＲＲＹに対応する演算結果ｓ
_k、ｃ_kが、それぞれ電気信号として出力される。同時
に、演算回路部分１２の、光電変換ゲート１２₁及び１
２₂には、１ビット前の（ｋ−１）番目の演算結果であ
るＳＵＭ信号ｓ_k-1および２ビット前の（ｋ−２）番目
の桁上げ信号であるＣＡＲＲＹ”光信号ｃ”_k-2が入力
され、ここで半加算演算処理され、ＳＵＭ、ＣＡＲＲＹ
に対応する演算結果ｓ’_k-1、ｃ’_k-1が、それぞれ電
気信号として出力される。さらに、光電変換ゲート１３
には、集積化光信号出力基板２内の半導体発光素子２３
から、１ビット前の（ｋ−１）番目の演算結果として、
信号ループにより一時記憶されていたＣＡＲＲＹ光信号
ｃ_k-1が入力され、同様に電気信号として出力される。
これらの電気信号は、電気配線３₁を通じて集積化光信
号出力基板２へ入力されるが、このうちｓ_kは半導体発
光素子２１に、ｃ_kは半導体発光素子２３に、またｃ
_k-1とｃ’_k-1は、電気配線３_-1内で合成され（ワイヤ
ードＯＲ）、ｃ”_k-1として２２に入力される。

【００３０】これらは、ここで光信号変換されて、再び
集積化光電論理演算基板１に入力されるが、あらかじめ
決められているように、半導体発光素子２１から出力さ
れる光信号ｓ_kは、演算回路部分１２の光電変換ゲート
１２₁に、半導体発光素子２２から出力される光信号ｃ
_k-1は、１２₂に、また半導体発光素子２３から出力さ
れる光信号ｃ_kは、光電変換ゲート１３に入力され、信
号ループによって一時記憶される。これと同時に次のビ
ットｘ_k+1、ｙ_k+1の光信号が、光電変換ゲート１
１₁、１１₂に入力される。

【００３１】ここで、集積化光電論理演算基板１に組み
込まれた２組の演算回路部分１１と１２で、同時に半加
算演算が行われ、このうち、演算回路部分１２からは、
それぞれＳＵＭ、ＣＡＲＲＹに対応する演算結果
ｓ’_k、ｃ’_kが、電気信号として出力される。同時
に、光電変換ゲート１３からは一時記憶されているＣＡ
ＲＲＹ信号ｃ_kが、同様に電気信号として出力される。

【００３２】これらの電気信号のうち、ｓ’_kは、電気
配線３₂を通じて、集積化光電論理演算基板１に共に集
積された、半導体発光素子２４に入力される。また、ｃ
_kとｃ’_kは、電気配線３₁内で合成され、ｃ”_kとし
て集積化光信号出力基板２内の半導体発光素子２２に入
力される。また演算回路部分１１に入力された（ｋ＋
１）番目の光信号ｘ_k+1、ｙ_k+1は、前述のｋ番目の光
信号と同様の処理がなされる。

【００３３】半導体発光素子２４に入力された電気信号
ｓ’_kは、ここで光信号に変換されて、ｋ番目のビット
の全加算演算結果として外部に出力される。このように
して２組の２進データが下位のビットから順に光信号と
して入力され、全加算演算がｎ回繰り返されることによ
り、その演算結果として下位のビットから順に、光信号
として外部に出力される。

【００３４】ここに述べた直列型全加算演算方式では、
その中心となる半加算演算回路として、高速特性に優れ
たものを用いており、その演算速度は実質的にこれに用
いてある半導体受光素子の応答速度に等しいので、その
受光素子として高速応答のＭＳＭ−ＰＤを用いることに
より１回の半加算演算時間は０．１ｎｓ程度となる。１
ビットの直列型全加算演算は、２回の半加算演算時間
と、これに電気信号の伝播遅延時間、半導体発光素子の
応答時間、光信号の伝播遅延時間が付け加わるだけであ
り、発光素子に面発光レーザ等の半導体レーザを用い、
また全体をモジュール化して信号伝播時間を最小限に抑
えることにより、１ビット分の全加算演算時間が０．３
〜０．５ｎｓ程度と非常に高速の演算システムが実現で
きる。

【００３５】次に、並列型の集積化光電論理演算システ
ムについて述べる。図１２は、図１に示したような、集
積化光電論理演算システムを一単位とし、これを並列に
配置して構成することにより、複数の入力データ、もし
くは入力データの全ビットや複数のビットを同時に演算
処理できるようになされたものである。２次元画像演算
処理等、非常に膨大な数のデータを短時間で演算処理す
る必要がある場合や、入力データの形が空間的な広がり
をもつ場合には、このような並列演算方式が有効であ
る。ここで、・・・，（ｋ−１），ｋ，（ｋ＋１），・
・・は、その１つずつが、図１に示されるような集積化
光電論理演算システムの一単位である。各単位演算ブロ
ックは、それぞれが独立に作用する場合もあり、また隣
の演算システムどうしが、お互いにデータを光信号の形
でやり取りしながら、全体としてまとまった作用をする
場合もある。この場合、各単位演算ブロックが、図のよ
うにお互いに幾何学的に重なり合うように配置されるこ
とによって、レンズや光ファイバ等の光学部品を用いず
に、光学的に結合することも可能である。

【００３６】並列型集積化光電論理演算システムの具体
例として、全加算演算を並列方式で行う場合について述
べる。図１３は、図１０に示したような、全加算演算を
行う集積化光電論理演算システムを一単位とし、これを
空間的に並列に展開して集積した、リップルキャリー方
式の並列型全加算演算システムである。

【００３７】集積化光電論理演算基板１には、光信号の
入力によって半加算演算を行い、その結果を電気信号と
して出力するために、１ビットにつき２組の半加算演算
回路１１、１２と、これらにそれぞれ２個ずつ含まれる
光電変換ゲート１１₁、１１₂、１２₁、１２₂、及び
信号ループを構成して演算結果を一時記憶するための光
電変換ゲート１３が組み込まれ、これらがビット数分だ
け並列に集積化されている。この半加算演算回路は、図
１０において用いられているものと同じものである。光
電変換ゲートとして用いられる半導体受光素子には、前
述のようにＭＳＭ−ＰＤが適してている。さらに、この
基板には、演算結果を光信号に変換して外部に出力する
ための半導体発光素子２４も、１ビットにつき１個ずつ
共に集積されており、図６に示された構成の、実施具体
例に相当する。

【００３８】集積化光信号出力基板２は、集積化光電論
理演算基板１から電気信号が入力され、これを光信号に
変換して、再び集積化光電論理演算基板１に入力するた
めのものであり、集積化光電論理演算基板１と向かい合
わせて配置されることによって、信号ループを構成して
いる。ここには、集積化光電論理演算基板１に組み込ま
れた、演算回路部分１２の光電変換ゲート１２₂に入力
するための光信号を出力する、半導体発光素子２１、及
び１ビット上位の演算回路部分１２の光電変換ゲート１
２₁に入力するための光信号を出力する、半導体発光素
子２２、さらに演算結果を一時記憶するために、光電変
換ゲート１３に入力するための光信号を出力する、半導
体発光素子２３が組み込まれている。また、これら半導
体発光素子には、必要に応じて入力前の電気信号を増幅
するための電子増幅回路が付加、集積される。ここで用
いられる半導体受光素子としては、前述のように面発光
レーザが適している。

【００３９】集積化光電論理演算基板１から出力される
電気信号は、電気配線３₁を介して集積化光信号出力基
板２に入力される。また、集積化光電論理演算基板１内
においては、電気配線３₂を介して演算結果電気信号が
半導体発光素子２４に入力される。このように、ここに
示した並列型の全加算演算システムは、図１０において
示した直列型の全加算演算システムを、単に空間的に展
開したものであり、その作用は全く同一である。このた
め、演算速度は直列型のものに等しいが、画像データ
等、光入力信号が空間的に展開されている場合には、こ
の方式が有効となる。

【００４０】次に本例の作用を、図１４に示したフロー
チャートを用いて説明する。先ほどと同様に、加算演算
される２組の入力データをＸ（・・・，ｘ_k-1，ｘ_k，
ｘ_k+1，・・・）、Ｙ（・・・，ｙ_k-1，ｙ_k，
ｙ_k+1，・・・）とする。これら各２進データは、各ビ
ット毎、すなわち、・・・、（ｘ_k-1，ｙ_k-1）、（ｘ
_k，ｙ_k）、（ｘ_k+1，ｙ_k+1）、・・・のように空間
的に分配され、集積化光電論理演算基板１に組み込まれ
た、それぞれのビットに対応する単位演算ブロック内
の、演算回路部分１１の光電変換ゲート１１₁、１１₂
に、最下位ビットから順に入力される。いま、ｋ番目の
ビットの光入力信号ｘ_k、ｙ_kが、集積化光電論理演算
基板１に組み込まれた演算回路部分１１の光電変換ゲー
ト１１₁及び１１₂に入力されると、ここで半加算演算
処理され、ＳＵＭ、ＣＡＲＲＹに対応する演算結果
ｓ_k、ｃ_kが、それぞれ電気信号として出力される。こ
れらの電気信号は、電気配線３₁を通じて、集積化光信
号出力基板２内の、同じ単位演算ブロック内の半導体発
光素子へ入力されるが、このうちｓ_kは半導体発光素子
２１に、ｃ_kは半導体発光素子２３に入力される。

【００４１】これらは、ここで光信号に変換されて、再
び集積化光電論理演算基板１に入力されるが、ここでは
あらかじめ決められているように、半導体発光素子２１
から出力される光信号ｓ_kは、同じ単位演算ブロック内
の、もう一方の演算回路部分１２の光電変換ゲート１２
₂に、また半導体発光素子２３から出力される光信号ｃ
_kは、光電変換ゲート１３に入力され、信号ループによ
って一時記憶される。またこれと同時に、集積化光信号
出力基板２内に並べて集積された、１ビット下位の単位
演算ブロック内の半導体発光素子２２からは、ＣＡＲＲ
Ｙ”光信号ｃ”_k-1が、演算回路部分１２の光電変換ゲ
ート１２₁に入力される。さらにこれらと同時に、（ｋ
＋１）番目の光入力信号ｘ_k+1、ｙ_k+1が、１ビット上
位の単位演算ブロックの演算回路部分１１の光電変換ゲ
ート１１₁、１１₂に、それぞれ入力される。

【００４２】ここで、集積化光電論理演算基板１におい
て、ｋ番目の単位演算ブロック内の演算回路部分１２、
及び（ｋ＋１）番目の単位演算ブロック内の演算回路部
分１１で、それぞれ同時に半加算演算が行われ、その演
算結果として、前者からは、ＳＵＭ’信号ｓ’_k、及び
ＣＡＲＲＹ’信号ｃ’_kが、後者からは、ＳＵＭ信号ｓ
_k+1及びＣＡＲＲＹ信号ｃ_k+1が、それぞれ電気信号と
して出力される。また一時記憶のために、光電変換ゲー
ト１３に入力されたＣＡＲＲＹ信号ｃ_kは、ここで電気
信号に変換され、出力される。

【００４３】これら電気信号のうち、ｓ’_kは、電気配
線３₂を通じて、集積化光電論理演算基板１に共に組み
込まれた、同じ単位演算ブロック内の半導体発光素子２
４に入力し、光信号に変換されて、ｋビット目の加算演
算結果として、外部に出力される。同時にｃ’_kは、ｃ
_kと共に電気配線３₁内で合成され、ｃ”_kとして集積
化光信号出力基板２内の半導体発光素子２３に入力さ
れ、ここで光信号に変換されて、集積化光電論理演算基
板１に組み込まれた、１ビット上位の単位演算ブロック
内の、演算回路部分１２の光電変換ゲート１２₁に入力
される。このようにして、２組の２進データが、１ビッ
ト毎に光信号として入力され、下位ビットから順に全加
算演算が行われることにより、その演算結果として、光
信号として外部に出力される。

【００４４】ここに述べた並列型全加算演算方式におい
ても、その中心となる半加算演算回路として、高速特性
に優れたものを用いており、その演算速度は実質的にこ
れに用いてある半導体受光素子の応答速度に等しいの
で、その受光素子として高速応答のＭＳＭ−ＰＤを用い
ることにより、１回の半加算演算時間は０．１ｎｓ程度
となる。並列型全加算演算は、ビット数分の半加算演算
時間と、これに電気信号の伝播遅延時間、半導体発光素
子の応答時間、光信号の伝播遅延時間が付け加わるだけ
であり、発光素子に面発光レーザ等の半導体レーザを用
い、また全体をモジュール化して信号伝播時間を最小限
に抑えることにより、１ビット分の全加算演算時間が、
０．３〜０．５ｎｓ程度と、非常に高速の演算システム
が実現できる。

【００４５】ここに述べた、並列型の全加算光電論理演
算システムは、先に述べたいわゆる直列型のシステムに
比べて、半導体基板の大きさがビット数だけ大きくな
り、その分システム全体が大きくなってしまうものの、
２次元画像処理等の空間的な広がりを持つ光入力データ
処理を必要とする場合には、この並列演算方式が適して
いる。また、このシステムでは、ここに用いられている
光電半加算論理演算回路が、その演算結果であるＳＵＭ
とＣＡＲＲＹの電気信号を、全く同時に出力できること
が特徴であるため、このシステムをキャリーセーブ方式
の並列型全加算光電論理演算システムとして用いること
は、非常に有効である。この演算方式は、乗算回路にお
いて多く用いられるが、一般に電子回路、すなわちトラ
ンジスタのみで構成した場合、ＳＵＭとＣＡＲＲＹの出
力は同時に発生しないため、複雑なタイミング回路を組
み込む必要があった。ここでは、前述のようにこの必要
が無いため、非常に簡単に乗算回路を構成することがで
き、またこの分、演算速度を高めることができる。また
一般に、四則演算等の複雑な演算を行う場合にしばしば
必要となる、シフトレジスタ等の信号遅延回路は、各単
位演算ブロック内の信号ループを利用して本光電論理演
算システムに簡単に導入することができる。

【００４６】さらに、このような並列型の全加算回路に
おいては、各ビットの桁上げ（ＣＡＲＲＹ）信号は隣接
された上位ビットの入力ゲートに転送されるため、演算
の結果、電気信号として出力される桁上げ信号は、その
まま隣接上位ビットに電気的に接続されて入力され、必
ずしも光信号に変換される必要はない。すなわち、本特
許で取り扱う光出力信号の利点とは、ある単位演算ブロ
ックから、次段の別の光電論理演算基板内の単位演算ブ
ロックへ転送する場合に、光信号の方が多くの点におい
て優れているということであって、同一論理演算基板の
内部における信号転送、すなわち、内部桁上げ信号等は
光信号に変換しなくても差し支えない。本特許において
は、光信号入出力の概念は、次段光電論理演算基板への
光配線を兼ねることも目的としているので、この場合の
ように、桁上げ信号を光信号に変換しないで転送する場
合も、ＳＵＭ電気信号が光信号に変換され、次段に光信
号として入力されるならば、本発明に含まれるものであ
る。

【００４７】

【発明の効果】本発明により、半導体受光素子と半導体
発光素子を、それぞれ集積した半導体基板を、信号ルー
プを構成するために、お互いに光学的に結合されるよう
に空間的に配置することにより、光信号を用いた全加算
演算等の複雑な論理演算が、簡単な構成で実現できる。
特に、本発明では光信号の入出力系統を空間的に振り分
け、その経路を簡素化したことにより、複雑な光学系、
及びそのクロック毎の複雑な制御が不要になったことが
大きな特徴である。これにより、演算速度はなお一層速
くなり、また演算システム内での光信号の減衰が大幅に
小さくなることが期待される。このため、演算システム
を空間的に配列することによる、大規模な並列演算シス
テムが実質的に可能になり、特に画像演算処理等におい
て、その効果を最大限に発揮するであろうことが期待さ
れる。

【図面の簡単な説明】

【図１】本発明における集積化光電論理演算システムの
基本的な構成を示したものである。

【図２】本発明において集積化光電論理演算基板に用い
られる半導体受光素子として最適な、ＭＳＭ−ＰＤの代
表的な素子構造を示したものである。

【図３】本発明において集積化光信号出力基板に用いら
れる半導体発光素子として最適な、面発光レーザの代表
的な素子構造を示したものである。

【図４】本発明における集積化光電論理演算システムに
おいて、集積化光電論理演算基板を、ＭＳＭ−ＰＤを半
導体基板上に集積して構成する場合の、集積回路の概念
図を示したものである。

【図５】本発明における集積化光電論理演算システムに
おいて、集積化光信号出力基板を、面発光レーザを半導
体基板上に集積して構成する場合の、集積回路の概念図
を示したものである。

【図６】本発明における集積化光電論理演算システムに
おいて、半導体基板にＭＳＭ−ＰＤと面発光レーザとを
用いて、光電論理演算基板と光信号出力基板とを共に集
積する場合の、集積回路の概念図を示したものである。

【図７】本発明における集積化光電論理演算システムに
おいて、半導体基板に、ＭＳＭ−ＰＤと面発光レーザと
を用いて、光電論理演算基板と光信号出力基板とを共に
集積し、これに信号の帰還のための、別の集積化光信号
出力基板を、お互いに対応する光結合関係を満足するよ
うに向かい合わせて重ね合わせ、接着して固定する場合
の概念図を示したものである。

【図８】本発明における集積化光電論理演算システムの
構成例を示したものである。

【図９】本発明における集積化光電論理演算システムの
構成例を示したものである。

【図１０】本発明における集積化光電論理演算システム
として、全加算演算を行う場合の実施例を示したもので
ある。

【図１１】図１０に示した全加算演算システムのフロー
チャートを示したものである。

【図１２】本発明における集積化光電論理演算システム
として、図１に示したような演算システムを一単位と
し、これを空間的に複数個配列し、集積することによっ
て構成された、並列型の集積化光電論理演算システムの
基本的な構成を示したものである。

【図１３】本発明における並列型の集積化光電論理演算
システムとして、全加算演算を行う場合の実施例を示し
たものである。

【図１４】図１３に示した全加算演算システムのフロー
チャートを示したものである。

【図１５】空間光変調素子を発光素子アレイ、および受
光素子アレイと組み合わせて構成される、光演算システ
ムである。

【図１６】半導体受光素子を用いて構成された光電半加
算演算回路である。

【図１７】同じく半導体受光素子を用いて構成された、
光電半加算演算回路である。

【図１８】図１６に示した光電半加算演算回路を、半導
体基板上に集積した場合の集積回路例である。

【図１９】図１７に示した光電半加算演算回路を、半導
体基板上に集積した場合の集積回路例である。

【図２０】図１６や図１７に示した光電半加算演算回路
と、ラッチメモリとを用いて構成される光電全加算演算
システムのブロック図である。

【図２１】半導体受光素子からなる光電排他的論理和
（ＸＯＲ）演算ゲートアレイ、および光電論理積（ＡＮ
Ｄ）演算ゲートアレイを、平面上に配置し、もう一方の
平面上には半導体レーザアレイを配置し、これらをハー
フミラーを用いて光結合し、光信号の帰還を行うように
構成することによって実現される、光電全加算演算シス
テムを示したものである。

【図２２】半導体受光素子からなる光電排他的論理和
（ＸＯＲ）演算ゲート、および光電論理積（ＡＮＤ）演
算ゲートを、半導体発光素子と共に平面上に配置し、コ
ーナーキューブを用いて光信号の帰還を行うように構成
することによってメモリ機能を含んで実現される、光電
全加算演算システムを示したものである。

【符号の簡単な説明】

１…集積化光電論理演算基板１１、１２…演算回路部分１１₁〜１１_n、１２₁〜１２₂、１３、１４…光電変
換ゲート２、２₁、２₂…集積化光信号出力基板２１、２１₁〜２１_n、２２、２２₁〜２２_n、２３、
２４、２５…半導体発光素子３₁、３₂…電気配線４、４₁…半導体基板４₂…活性領域５₁、５₂…ショットキー電極６…絶縁体薄膜７₁…多層膜反射鏡７₂…反射鏡８、８₁〜８_n…半導体受光素子９…導電体薄膜電極１０…コーナーキューブ

フロントページの続き (72)発明者飯田孝静岡県浜松市市野町1126番地の１浜松ホトニクス株式会社内 (72)発明者藁科禎久静岡県浜松市市野町1126番地の１浜松ホトニクス株式会社内 (72)発明者杉本賢一静岡県浜松市市野町1126番地の１浜松ホトニクス株式会社内 (72)発明者鈴木智子静岡県浜松市市野町1126番地の１浜松ホトニクス株式会社内 (72)発明者菅博文静岡県浜松市市野町1126番地の１浜松ホトニクス株式会社内 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03K 19/14

Claims

(57)【特許請求の範囲】

【請求項１】半導体受光素子を入力光電変換ゲートと
し、このゲートの複数個を半導体基板上に配置し、これ
らゲート間の配線、もしくは個々のゲートに与えられる
バイアス電源の極性や大きさによって、あらかじめ決め
られた論理演算を、前記ゲートへの光信号の入力により
行う光電論理演算回路が、複数組集積された集積化光電
論理演算基板と、電気配線により前記集積化光電論理演算基板に電気的に
接続され、前記集積化光電論理演算基板による演算結果
を光信号に変換して出力するため複数個の半導体発光素
子を半導体基板上に集積してなる１個以上の集積化光信
号出力基板とを備え、前記発光素子の一部と前記ゲートの一部とが幾何光学的
結合関係を有するように、前記集積化光信号出力基板と
前記集積化光電論理演算基板と配置することにより、前
記光信号の一部を前記集積化光信号出力基板に帰還する
手段を備えたことを特徴とする集積化光電論理演算シス
テム。
【請求項２】単位演算ブロック内において、前記集積
化光信号出力基板と前記集積化光電論理演算基板とを対
向配置したことを特徴とする請求項１記載の集積化光電
論理演算システム。
【請求項３】単位演算ブロック内において、前記集積
化光信号出力基板を２個備え、その一方は前記集積化光
電論理演算基板の演算結果を前記単位演算ブロックの外
部に出力し、他方は前記光電論理演算基板の演算結果を
前記単位演算ブロック内で帰還することを特徴とする請
求項１記載の集積化光電論理演算システム。
【請求項４】前記集積化光電論理演算基板と、前記集
積化光信号出力基板の一部あるいは全部を、これらを電
気的に接続する電気配線を含めて、同一半導体基板上に
モノリシックに集積し、この半導体基板の一方の面に光
信号が入力され、もう一方の面から光信号が出力される
ことを特徴とする請求項１記載の集積化光電論理演算シ
ステム。
【請求項５】前記集積化光電論理演算基板と、前記集
積化光信号出力基板を、これらを電気的に接続する電気
配線を含めて、同一半導体基板上にモノリシックに集積
し、この半導体基板に信号帰還のための別の集積化光信
号出力基板をお互いに対応する光結合関係を満足するよ
うに向かい合わせて重ね合わせ、固定したことを特徴と
する請求項１記載の集積化光電論理演算システム。
【請求項６】前記集積化光電論理演算基板内に半加算
演算を行うようになされた半加算演算回路を設け、この
演算結果として出力され前記集積化光信号出力基板で光
に変換されたＣＡＲＲＹ光信号を、前記集積化光電論理
演算基板と前記集積化光信号出力基板との間の帰還によ
る信号循環機能によって一時的に記憶し、再び集積化光
電論理演算基板内の前記半加算演算回路に入力すること
によって全加算演算を行うことを特徴とする請求項１記
載の集積化光電論理演算システム。
【請求項７】請求項１に記載の集積化光電論理演算シ
ステムを単位演算ブロックとして複数個並列に配置し、
それぞれの光出力信号の一部を縦続入力するように、前
記単位演算ブロック間を光学的に結合してなり、複数ビ
ットの光信号を前記集積化光電論理演算システムのそれ
ぞれに同時に入力することにより論理演算を同時に並列
に行うようしたことを特徴とする並列型集積化光電論理
演算システム。
【請求項８】複数ビット構成の光入力信号を並列に受
光し、受光に対応して得られる信号を論理回路内で並列
的に配列処理する手段と、複数ビット構成の出力のため
に光出力信号を並列的に配列処理する手段とを含むこと
を特徴とする請求項７記載の並列型集積化光電論理演算
システム。
【請求項９】集積化光電論理演算基板内に、半加算演
算を行う半加算演算回路を設け、この演算結果として集
積化光信号出力基板で変換されたＣＡＲＲＹ光信号を、
並列に配置され光学的に縦続結合された、１ビット上位
の単位演算ブロック内の半加算演算回路部分に入力する
ことにより全体として全加算演算を並列に行うことを特
徴とする請求項７記載の並列型集積化光電論理演算シス
テム。
【請求項１０】並列光信号入力による演算結果として
前記集積化光電論理演算基板から出力されるＣＡＲＲＹ
電気信号を、光信号に変換することなく１ビット上位の
演算ゲートの電気信号入力として利用することを特徴と
する請求項７記載の並列型集積化光電論理演算システ
ム。
【請求項１１】前記半導体受光素子は、前記半導体基
板に実質的に対称な一対のショットキー電極を有するこ
とを特徴とする請求項１記載の集積化光電論理演算シス
テム。
【請求項１２】前記半導体発光素子が、面発光レーザ
であることを特徴とする請求項１記載の集積化光電論理
演算システム。
【請求項１３】前記半導体基板として半絶縁性ＧａＡ
ｓ基板、半絶縁性ＩｎＰ基板、もしくはＧａＰ基板が用
いられたことを特徴とする請求項１記載の集積化光電論
理演算システム。