TWI315131B - Flip flop circuit & same with scan function - Google Patents

Flip flop circuit & same with scan function Download PDF

Info

Publication number
TWI315131B
TWI315131B TW094130488A TW94130488A TWI315131B TW I315131 B TWI315131 B TW I315131B TW 094130488 A TW094130488 A TW 094130488A TW 94130488 A TW94130488 A TW 94130488A TW I315131 B TWI315131 B TW I315131B
Authority
TW
Taiwan
Prior art keywords
signal
node
pulse
inverter
flip
Prior art date
Application number
TW094130488A
Other languages
English (en)
Other versions
TW200618476A (en
Inventor
Chung-Hee Kim
Min-Su Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200618476A publication Critical patent/TW200618476A/zh
Application granted granted Critical
Publication of TWI315131B publication Critical patent/TWI315131B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/033—Monostable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

Η
|5J Bf 1315131 17858pif.doc 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種測試設備，且特別是有關於一種 測η式半導體晶片的測試設備(device f〇r仿血⑹办，dft)。 【先前技術】 —曰一種測試半導體晶片的測試設備技術被廣泛地用於確 疋晶片的品質。同樣地，掃描測試技術也按照慣例在晶片 測試中作為一種重要的技術。 、通常，正反器電路存儲並且連續地傳輸接收到的訊號 ^響應時脈訊號(clock signal)和脈衝訊號(pulse signal)。有 掃，功flb的正反器電路接收到一個掃描測試訊號並在相應 的半導體電路中使用這個掃描測試訊號去測試一個邏輯電 路。因此，如此有掃描功能的正反器電路是根據邏 测試的要求來設計。 .，凋瑪5又備疋虽形成内部掃描鏈（internal scan cham)以減少半導體晶片的測試時間時，而使用的—種使 用掃描單元(scan cell)的晶片測試設備。按照慣例，掃描單 =方法和内置式測試（built_in_test，BIST)方法主 =試設備。這裏’藉由形成多個正反器而實行的掃插單元 去使知晶片的測試更加健全，而且這些正反器是使用 系列移位暫存器(shift register)。當測試晶片時，= =用於正反器或通過移位通道(shift _)(亦即掃插通二 而存儲在正反器的測量值。 圖1疋一個傳統的主僕式正反器的電路圖。 胥θ修正替換頁 1315131 17858pif.doc 如圖1所示，有掃描功能的傳統的主僕式(master-slave) 正反器100包括一個接收一資料訊號D和一反相掃描啟動 訊號(inverted scan enable signal)~SE並對接收資料訊號D 和反相掃描啟動訊號〜SE進行一及操作(AND operation)的 第一及閘(AND gate)102 ; —個接收一掃描輸入訊號SI和 一掃描啟動訊號SE並對掃描輸入訊號SI和掃描啟動訊號 SE進行一及操作的第二及閘104 ; —個對第一及閘ι〇2的 輸出和對第二及閘104的輸出進行非或操作（nor operation)的第一非或閘(N0R gate)1〇6; 一個當反相的時脈 訊號CKB處於邏輯高(logic high)時將第一非或閘1〇6的輸 出反相的第一二態反相器(tri-state inverter) 108 ; —個將第 一三態反相器108的輸出反相的第一反相器ι1〇 ; 一個當 時脈訊號ck處於邏輯高時將第一反相器11〇的輸出反相 並將，相的輸出傳輪到第一反相器11〇的一個輸入端的第 二^態反相器112 ;—個將三態反㈣114的輸出反相的 第=反相H 116;-個當反相時脈訊號CKB處於邏輯高時 將第-反相器11G的輸出反相的第三三態反相器ιΐ4 ; 一 個將三態反相器114的輸出反相的第二反相器116 ; 一個 當時脈訊號CK處於邏輯高時將第二反相器116的輪出反 i目:將第二反相器116的-個輸入端的 如果掃描啟動訊號SE為· 號D通過第一及閘结各』、& )貝J貝料訊 02和弟一非或閘1〇6而輪出。如果時 6 1315131 17858pif.doc
月日修正替換頁 脈訊號CK為邏辑低，目丨丨咨座，丨^ h H #訊號D被傳輸到一個包括反 ，，和112的第一鎖存器latc 12 忍，輯高，則第—三態反相器-將被關閉且 】=D存:於第一鎖存器單元122。然後，第三三態 相並Li ^儲在第—鎖存器單元122的資料訊號〇反 =將^目的資料訊號傳輪到—個包括反相器和US =j存器單元124，且與邏輯低的時脈 =二;;器單元124的資料通過第三反相器12二 ί=:ί片的邏輯電路。第二鎖存器單元124 m祕朗存朗㈣與下—辦觀號同步。 ，、、'、而’圖！所示的傳統主僕式正反器⑽因為 的延遲翻）長料適合於高速操作。 下，在基於脈衝_se_bas，正反器中 =:=?d_q延時般，延時(時脈= 的延遲時間)的負載’以及達到減少正反器一 然而，有著掃描功能的傳統的主律式 電路結構，因此S要較大的面積。料正反◎有複雜的 【發明内容】 本發明的一個或多個實施例能提供一個有 的基於脈衝的正反器，其能夠減少訊號傳輸通道。功能 本發明的一個或多個實施例也提供— 的基於脈衝的正反器，其有較小的尺寸。有•描功能 1315131 197, 8. rb 17858pif.doc *年月日修正替換頁 本發明的一個實施例提供了一個輸出一掃描輸入訊號 和一資料訊號的基於脈衝的正反器。這種正反器可以包 括：一個產生脈衝訊號以調整正反器操作的脈衝發生器； 一個接收資料訊號、掃描輸入訊號和掃描啟動訊號的多工 器(multiplexer)，其用於選擇性地輸出資料訊號和掃描輸入 訊號的其中之一以響應掃描啟動訊號；以及一個鎖存器單 元，其根據脈衝訊號而傳輸從多工器接收到並且通過鎖存 器單元的訊號。 、 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 、° 【實施方式】 在下文中，本發明的實施例將參考附圖給予詳細描 述。在全部的附圖中，同樣的參考數字將對應同樣的元件。 圖2疋本發明的一個實施例中有著掃描功能基於脈衝 的正反器的方塊圖。 如圖2所示，基於脈衝的正反器2〇〇包括一個多工器 202 ’ 一個鎖存器單元204和一個脈衝發生器206。多工p γ〇2 —接收資料訊號D、一掃描輸入訊號si和一掃描啟^ 舌孔號SE。 資料訊號D在半導體晶片正常操作時被提供，而掃描 雨入Λ號SI在半導體晶片被測試時被提供到正反器2〇〇 的輸入：^。掃描啟動訊號是控制㈣)正反哭2〇〇 輸出掃描輸人訊號SI的訊號。換句話說，如果掃描啟動訊
S 1315131 17858pif.doc ’ Ϊ月0修正替換頁
號SE是邏輯低，則正反器測傳輸資料訊號d。相反地， 動訊號犯是邏輯高，則正反器綱傳輸掃描 多工器202 it擇性地輸出掃描輸入訊號幻和資料訊號 〇 ί其中Ϊ一以響應掃描啟動訊號SE。鎖存器單元204維 持從多工器202輸出的資料訊號D或掃描輪入訊號幻，且 根據脈，發生ϋ 2G6產生祕衡訊號將喊傳輸出去。脈 衝發生器206產生脈衝訊號以調整正反器的操作。 ‘圖2 =的正反器200能利用放置在鎖存器單元2〇4之 前的多工器2〇2而選擇性地輸出掃描輸入訊號和資料訊號 一^同樣地，根據脈衝發生器施產生的脈衝訊號 將夕工态202接收到的訊號傳輸到鎖存器單元2〇4，此訊 號從鎖存器單元2〇4輸出的時間相對短些，從而減少^ D-Q延時。 圖3是圖2所示的本發明的一個實施例中脈衝發生 的電路圖。 圖3所示的脈衝發生器2〇6可包括：一個第一 pM〇s 電晶體3 01，其將-第二節點N2連接到一供給電壓(―脚 voltage)以回應一第一節點N1的電壓，而時脈訊號則輸入 此第-節點N1 ;-個將第二節點N2與第三節點N3連接 以回，第一節‘點N1的電壓的第—NM〇s電晶M3〇2; _ ，將第四節點N4連接到供給電屋以回應第一節點N i的電 f的第二PM0S電晶體3〇3 ; —個將第四節點N4與第五 即點N5連接以回應第一節點N1的電壓的第二NM〇s電 9 -寸 — 97 1315131 17858pif.doc 肖·日修正替換頁 晶體304; —個將第三節點N3連接到接地電壓(gr〇und voltage)以回應第四節點N4的電壓的第三NM〇s電晶體 3 0 5 ; —個將第六節點N 6連接到供給電壓以回應第四節點 N4的電壓的第三PM0S電晶體3〇6 ; 一個將第^節點N6 與第二節點N2連接以回應第四節點N4的電壓的第四 PM0S電晶體307;—個將第二節點：^2的電壓反相輸出到 第七節點N7的第一反相器308; 一個將第四節點^^與第 八節點N8連接以回應第七節點的電壓的第四NM〇s 電晶體3 09; —個將第八節點N 8連接到接地電壓以回應第 七節點N7的電壓的第五NM0S電晶體310 ; —個將第四 節點N4的電壓反相輸出到第九節點N9的第二反相器 =1;以及一個將第五節點N5連接到接地電壓以回應第^ 節點N9的電壓的第六NM0S電晶體312。 圖3中’第七節點N7上的訊號代表本發明的一脈衝 訊號P而第二節點N2上的訊號代表本發明的一反相的脈 衝訊號PB。
圖3所不的脈衝發生器206在時脈訊號CK上升時產 生脈衝訊號P和反相脈衝訊號PB。 圖2所示的正反胃200可以使用與圖3所示的脈衝發 生器206不同結構的脈衝發生器。 圖4是本發明的一個實施例中正反器的電路圖。 圖4所不的正反器彻包括-個脈衝發生器（為簡化 說明，未在圖中顯示），也就是，只有圖4所示的正反哭 400的多工器416和鎖存器單元418在圖中顯示，此兩^
1315131 17858pif.doc 刀別相當於圖2所示的正反器2 單元204 ,衝發生器可。、夕工為，與鎖存器 同的脈衝發生器也可以使用 巾的脈衝發生器206,不
正反器400的多工哭41 k 和反相掃描啟動訊號〜S;個對接收資料訊號D 個對掃描輸入靜H 丁及㈣的第一及閘402，· 一 JU和掃描啟動訊號SE進行及择#& g 二及閘404; —個對第―月„逻仃及钿作的弟 的鈐ψ 閘402的輸出和對第二及閘404 令輸出進仃非或操作的非或閘406。 同樣地’正反器400的鎖存器單元418可包括：一個 :t，號Ρ為邏輯高時將非或閘傷的輸出反相的第一 ; Γ個將第—三態反相器_的輸出反相 , 目益410’一個當反相的脈衝訊號ΡΒ為邏輯高時 、·反相盗410的輸出訊號反相並傳輸到第一反相器 彻的-個輸入端的第二三態反相器批以及—個將第一 二態器408的輸出反相並傳輸出去的第二反相器 j14。廷裏，第二反相器414的輸出訊號qB可能是資料訊 號D或掃描輸入訊號SI的反相形式。 、 多工器416當掃描啟動訊號SE為邏輯低時將資料訊 唬D傳輸到第一三態反相器4〇8，當掃描啟動訊號se為 邏輯高時將掃描輸入訊號SI傳輪到第一三態反相器4〇8。 換句話說，多工器416分別地使用資料通道(datapath)和掃 插通道(scan path)，從而，如果掃描啟動訊號SE為“〇，，， 則多工器416對接收到的資料訊號d起著反相器的作用， 而如果掃描啟動訊號SE為“1”，多工器416則對接收到的 11 1315131 :Γ日修正替換頁 n858pif.d〇c 掃描輸入訊號si起著反相器的作用。由於資料在資料通道 中的傳輸應該是很快地，所以資料通道被配置成減少傳播 延遲，也就是在速度方面改善逮度。由於資料在掃描通道 中的傳輸應該是相對緩慢，所以掃描通道則是根據持續違 規(hold violation)，能量消耗，減少面積等方面來配置。 鎖存器單元418可以是基於脈衝並依據脈衝訊號操作 的鎖存盗。脈衝發生(未顯示)產生的脈衝訊號操作鎖存 器單元418的第一三態反相器408和第二三態反相器412 中的一個，並選擇性地鎖存資料訊號和掃描輸入訊號中的 一個。就是說，第一三態反相器408在脈衝發生器產生的 脈衝訊號p為邏輯低時不操作（換句話說，隔離(is〇late))， 而脈衝訊號P為邏輯高時則反相輸出輸入訊號。 當給定的訊號分別通過第一反相器41〇和第二三態反 相器412時’第一二態反相器408輸出的給定訊號的電壓 大小(voltage level)由第一反相器410和第二三態反相器 412來維持。第一反相器410和第二三態反相器412的安 排可視為回路電路(loop circuit)的電壓維持類型（v〇kage maintenance type) ° 如果脈衝訊號P為邏輯低’則第一三態反相器4〇8被 關閉而第二三態反相器412被開啟，因此鎖存哭單元々I8 中的資料被維持。 °° 圖5是圖4所示的本發明的一個實施例中多工器的電 路圖。 圖5所示的多工器416可包括：-個將掃描啟動訊號 12 1315131 17858pif.doc 日修正替換頁] SE反相的第三反相器5〇1 ; 一個將第一節點见連接到供 給電壓VDD以回應掃描輸入訊號幻的第一 ρΜ〇§電晶體 502 ’ -個將第-點N1連接到供給電壓以回應掃 描啟動訊號SE的第二PM〇s電晶體5〇3 ; 一個將第二 點N1與第二節點N2連接以回應資料訊號d的第三？则 電晶體504; -個將第—節點犯與第二節點犯連接以回 應從第三反相器則輪出的反相掃插啟動訊號〜犯的第四 PMOS電晶體505 ; -個將第二節點犯與第三 接以回應資料訊號D的第—NM〇s電晶體篤二個 ^點N2與第四節點N4連接以回應掃描啟動訊號兕的 第一 NMOS電晶體5〇7 ; 一個將第三節點N3連接到接地 電壓VSS以回應反相掃描啟動訊號〜犯的第三職^ =，；-個將細節點N4連接職地電壓vss以回 應掃描輸入訊號SI的第四NM〇s電晶體5〇9。 器單圖5中的第二節點N2可連接到正反器的鎖存 圖6是本發明的一個實施例中正反器的電路圖。 圖6所示的正反||_包括—個 :月’未在圖中顯示），也就是，只有圖6所;= 〇总多，器614和鎖存器單元616在圖中顯 ； 生态可以是圖2中的脈衝發生哭？ 丁 肌與知 也可以使用。 触生$规，不_脈衝發生器 正反器600的多工器614可白乜.一加…_
和反相掃摇啟動職〜SE進行及#1㈣號D 仃及釭作的弟—及閘002 ;— 13 13151 知第94130488號中文說明書無劃線修正頁 悬正替換貝 K —~ΙΙΜΙ1ίΙΡ，—"·Ί，ΙΙ|Ι，ΙΜ"Ι*Τ~Τ，，Ι*ΙΜ 修正曰期:兆年3月12日 個對掃描輸入訊號SI和掃描啟動訊號SE進行及操作的第 二及閘604; —個當脈衝訊號P為邏輯高時對第—及閘6〇2 的輸出和對第二及閘604的輸出進行非或操作的三態"非 閘 606。 ^ 正反器600的鎖存器單元616可包括：一個將：r藥非 或閘606的輸出訊號反相的第一反相器608 ; 一個當^相 的脈衝訊號PB為邏輯高時將第一反相器6〇8的輸出訊號 φ 反相並傳輸到第一反相器608的一個輸入端的第一三態反 相器610 ;以及一個將三態非或閘6〇6的輸出反相並^輸 出去的第二反相器612。 在正反器600中，鎖存器單元616的一個輸入端連接 到多工器614，而沒有圖4所示的正反器4〇〇的第一三態 反相器408。圖6所示的正反器6〇〇中，多工器614藉由 使用三態非或閘來實行。 如果脈衝訊號p為邏輯低，則多工器614阻止訊號輸 出，而鎖存器單元616則通過包含第一反相器6〇8和第一 鲁 二態反相器610的電壓維持類型的回路電路來維持訊號的 大小(level)。同樣地，當脈衝訊號p為邏輯低時，第二反 相器612輸出的訊號QB被維持。 如果脈衝訊號p為邏輯高，則鎖存器單元616的第一 三態反相器6io不操作（或換句話說，阻塞(bl〇ck))，從 • 而訊號的大小不再被維持。多工器614根據掃描啟動訊號 SE的狀態選擇資料訊號D鱗推輸入訊號SI，並將選擇 的訊號傳輸到鎖存器單元616。 14 1315131 月日修正替換頁 17858pif.doc =鎖存^單元616中的三態反相器⑽，正反器繼 有較短的育料通道並獲得較快的速度。 圖7是圖6所示的本發明的_個實施例中多工器的電 圖。 SE 戶斤楚示的多工器614可包括：一個將掃描啟動訊號 SE反相的第三反相器7〇1 徊此贫卜卜 时將弟一郎點N1連接到供 二電[VDD以回應掃描輪入訊號幻的第一 pM〇s電晶體 702 ; -個將第一節點N1連接到供給電壓卿以回應掃 描啟動訊號SE的第二PMOS電晶體7〇3 ; 一個二 點N1與第一即點N2連接以回應資料訊號d的第三PMQ § =體7〇4; 一個將第-節點N1與第二節點N2連接以回 :第二反相杰701輸出的反相掃描啟動訊號〜犯 體705; -個將第二節點犯與第三節點犯連 接以回應反相脈衝訊號PB的第五pM〇s電晶體慕一 =第三節點N3與第四節點N4連接以回應脈衝訊號p 的第一 NM0S電晶體707 ; 一個將第四節點w盘第五節 點回應資料訊號0的第二NM〇s電晶體·; 與第六節點N6連接以回應掃描啟動訊 =的弟三麵S電晶體709; 一個將第五節點n 至^地電壓VSS以回應第三反相器7〇1的反相掃描啟動訊 號〜SE的第四NM0S電晶體7丄〇;以及一個將第灿 連接到接地電壓VSS以回應掃描輸 的第 NMOSf：㈣711。 丄的弟五 廷裏’第三節點N3連接到正反器_的鎖存器單元 15 1315131 17858pif.doc 616 圖8是本發明的一個實施例中正反器的電路圖。 圖=示的正反器_包括—個脈衝發生器(為簡化 沉月，未在圖中顯不），也就是，只有圖8所示的正反器 _。的多工器814和鎖存器單元816在圖中顯#。脈衝^ 生器可以是圖2中的脈衝發生器施，不同的脈衝發生器 也可以使用。 °
在正反器800中，與圖4所示的正反器4〇〇相比較， 三態反及閘(tri-state NAND gate)806包含在多工器814 中，而三態反相器408從鎖存器單元418中除去。 正反器800的多工器814可包括：一個對資料訊號d 和反相掃描啟動訊號〜SE進行反及操作(NAND 〇perati〇n)
。的第-反及閘観；-個對掃描輸人訊號SI和掃描啟動訊 麥U SE進行反及操作的第二反及閘8〇4 ;以及一個當脈衝訊 號P為邏輯高時對第-反及閘8〇2的輸出和第二反及閑 8〇4的輸出進行反及操作的三態反及閘8〇6。 同樣地’正反斋800的鎖存器單元816可包括：一個 將二,％反及閘806的輸出訊號反相的第一反相器8〇8 ; 一 個當反相的脈衝訊號PB為邏輯高時將第一反相器8〇8的 輪出訊號反相並傳輸到第一反相器8〇8的一個輸入端的第 二悲反相态810 ;以及一個將三態反及閘8〇6的輸出反 相並傳輸出去的第二反相器812。 圖9是本發明的一個實施例中正反器的電路圖。 圖9所示的正反器900包括一個脈衝發生器（為簡化 16 1315131 17858pa：doc Γ97：~8：ΤΒ-~ L年月日修正替換f丨 在財顯示），也就是’只有圖9所示的正反界 =的夕工器916和鎖存器單元9】8在圖中顯示。發 生益可以是圖2中的脈衝發生器施，不同的脈衝發生』 也可以使用。 ° /Ϊ正反器_中，與圖8所示的正反器_顯然有別， 二工益916藉由反及卩絲實行，且三態反擁 存器單元918。 m W ίΓf _的多工器916可包括：一個接收資料訊號 D和反相㈣啟動訊號〜SE賴資料織 動訊號〜sE進行反及操作的第—反及閘9〇2 ;
為輸入訊號SI和掃描啟純號SE麟掃浦人訊號SI 和掃描啟動_ SE騎反及的第二反及問耽以及 =個對第-反及閘902的輸出和第二反及μ，的輸出進 行反及操作的第三反及閘906。 正反器900的鎖存器單元918可包括：一個當脈衝訊 =為邏，高時將第三反及閘_的輸出訊號反相的第— 二態反，11 9G8 個將第-三態反相器908的輸出訊號 f相的第反相器910; —個當反相的脈衝訊號pB為邏輯 =時將第一反相器910的輸出訊號反相並傳輸到第一反相 f 9ω的—個輸入端的第二三態反相器912 ;以及—個將 第一二態反相器908的輪出訊號反相並傳輸出去的第二反 相器914。 f工器916傳輸資料訊號D或掃描輸入訊號SI到鎖 子态單兀918以回應掃描啟動訊號SE。換句話說，如果掃 17
1315131 描啟動訊號SE為邏輯低，則多工器916 到鎖存器單元918 ’而如果掃描啟動訊號犯為貝邏輯 工器916則傳輸掃描輸入訊號SI到鎖存器單元％^夕 ^果脈衝訊號p為邏輯高，則鎖翻單元918鎖 。夕工器916輸出的訊號並通過第二反相器914輪 號。如果脈衝訊號P為邏輯低，鎖存的訊朗通過^ 相器910和三態反相器912的電壓維持類型的回路 維持，因此鎖存器單元918的輸出大小被維持。 圖1〇是本發_-個實施例中正反器的電路圖。 圖10所示的正反器1000包括一個脈 （ 化說明’未在圖中顯示），也就是，只有圖1〇所示 器1000的多工器1018和鎖存器單元1〇2〇在圖中顯示。脈 衝發生器可以疋圖2中的脈衝發生器206，不同的脈衝發 生器也可以使用。 在正反器1000中，多工器1018可包括多個傳輸閘 (transmission gate)。 正反器1000的多工器1018可包括：一個將資料訊號 D反相的第一反相器1〇〇2 ; 一個將掃描輸入訊號SI反相 的第二反相器1004;—個當反相掃描啟動訊號〜SE為邏輯 高時傳輸第一反相器1〇〇2的輸出訊號的第一傳輸閘 1006;以及一個當掃描啟動訊號SE為邏輯高時傳輸第二 反相器1004的輸出訊號的第二傳輸閘。 正反器1000的鎖存器單元1020可包括：一個（當脈 衝訊號P為邏輯高時）將從第一傳輸閘1006和第二傳輸 18 1315131 17858pif.doc 赚正替換頁 合訊號反相的第一三態反相器ι〇10，第-H甲06和第二傳輸閘1〇〇8均被 相器麵的輸出訊號反相的第三反相器·;= ===高時將第三反相器_的輪心 1014; 跋將第—二,％反相器1G1G的輪出訊 號反相並傳輪出去的第四反相器1〇16。 圖1G中正反器购的多玉器刪在配置上不同於圖 n=_的多卫器916。換句話說，通過使用傳輪閑 問’如果择描啟動訊號SE為邏輯低則多工器 T傳輸資料訊號D到鎖存器單元删，而 ; 為邏輯高多工器1018則傳輸掃描 : 到鎖存态早兀1020。 圖11是本發明的一個實施例中正反器的電路圖。 Μ ^ 不的正反器譲包括—個脈衝發生器（為簡 器§1〇〇〇^，顯示）’也就是，只有圖11所示的正反 」夕工θ盗1114和鎖存器單元1116在圖中顯示。脈 X Θ可以疋圖2中的脈衝發生器施 脈衝 生器也可以使用。 " f正：器1100巾’多工器1114可包括三態反相器。 結令夕±工$ 1114包括："~個#反相掃描啟動訊號〜SE為邏 =將資料訊號D反相的第—三態反相器i iq2和一個 二#田，動5fl#u SE為邏輯高時將掃描輸入訊號幻反相的 昂二三態反相器11〇4。 19 萃·月日修正替換頁 1315131 17858pif.doc 正反器1100的鎖存器單元1116可包括：一個當脈衝 • 訊號P為邏輯高時將第一三態反相器1102或第二三態反 • 相益1104的輸出訊號反相的第三三態反相器1106 ; —個 將第二三態反相器1106的輸出訊號反相的第一反相器 . U〇8，—個當反相脈衝訊號PB為邏輯高時將第一反相器 Π〇8的輪出訊號反相並傳輪到第一反相器1108的一個輸 入端的第四三態反相器1110;以及一個將第三三態反相器 • 1106的輪出訊號反相並傳輪出去的第二反相器1112。 如果掃描啟動訊號SE為邏輯低，則第一三態反相器 Π〇ϋ皮啟動(activate)，因此將資料訊號D反相並傳輸到鎖 ，，單兀1116。如果掃描啟動訊號SE為邏輯高，則第二 二態反相器1104被啟動，因此將掃描輸入訊號SI反相並 傳輸到鎖存器單元1116。 圖12是本發明的一個實施例中正反器的電路圖。 圖12所示的正反器12〇〇包括一個脈衝發生器（為簡 _ ，說明，未在圖中顯示），也就是，只有圖12所示的正反 二1200的多工态1216和鎖存器單元1218在圖中顯示。脈 衝發生盗可以是圖2中的脈衝發生器2〇6，不同的脈衝發 生器也可以使用。 正反态1200，與圖4所示的正反器400相比較，可包 括曰，傳輪閘12〇8以代替第一三態反相器4〇8。儘管有個 ^疋供給電壓VDD和接地電壓沒有連制傳輸閑，但 是傳輸閘有著快於三態反相H的操作速度。 正反裔1200的多工器1216可包括：一個對資料訊號 20 1315131 17858pif.doc η ΐΐ"正替換ij 正反器1200的鎖存器單元1218可包括：一個當脈衝 訊號P為邏輯高時傳輸非或閘！施的輸 輸
謂:-個將傳輸閘測的輪出訊號反相的第 1210，個當反相脈衝訊號pB為邏輯高時將第—反相器 12=的輪出訊號反相並傳輪到第一反相器ΐ2ι〇的一個^ j的f —二態反相器1212 ;以及—個將傳輸閘12〇8的 輸出訊號反相並傳輸出去的第二反相器1214。 户„ ί工器1216可以圖4中多工器416的方式操作。在鎖 存严1218的中傳輸閘咖可執行訊號捕獲操作 (signal capturing operation)。 圖13是本發明的一個實施例中正反器的電路圖。
D和反相掃描啟動訊號〜8£進行及操作的第一及閘I]们； 了個對掃描輸入訊號SI和掃描啟動訊號SE進行及操作的 f及閘1204 ;以及-個對第一及閘12〇2的輸出訊號和 第二及閘1綱的輸出訊號進行非或操作的非或閑讓。 圖13所示的正反器簡包括一個脈衝發生器（為簡 兄明’未在圖中顯示），也就是，只有圖13所 的多工n⑽和鎖存器單元1320在圖中顯示。脈 可以是圖2中的脈衝發生器施，不同的脈衝發 生器'也可以使用。 D# Γ 13GG的多卫器1318可包括： 一和反相掃描啟動訊號〜SE進行及操作的f_及閘篇； …個對掃描輸人織SI和掃減動訊號s E進行及操作的 弟-及閘13G4 ;以及-個對第—及閘⑽的輸出訊號和 21 1315131 17858pif.doc f f閘13G4的輸出訊號進行非或操作的非或閘m 細的鎖存11單幻32G可包括：一個將非或間 p兔、羅號反相的第—反相器13()8卜個#脈衝訊號 時傳輪第—反相_ !細的輸出訊號的傳輸開 3 0，-铺錄門i的輸㈣歧相的第二反相器 U12 ; -個當反相脈衝訊號PB騎輯高時將第二反相器 1312的輸出訊號反相並傳輸到第二反相器1312的-個輸 入端的第-三態反相器1314 ;以及—個將傳輸閘i3i〇的 輸出訊號反相並傳輪出去的第三反相器1316。 正反器1300可被描述為具有三層結構，其中反相器 1308插入在多n318和傳輸閘131()之間。相反地，圖 12所示的正反n削可被描述為具有兩層結構，其包括 非或閘1206和傳輸閘1208。 圖14是本發明的一個實施例中正反器的電路圖。 圖14所示的正反器14〇〇包括一個脈衝發生器（為簡 化說明，未在圖中顯示），也就是，只有圖14所示的正^ 器1400的多工器1416和鎖存器單元1418在圖中顯示。脈 衝發生器可以是圖2中的脈衝發生器施，不同的發 生器也可以使用。 正反器1400有著這樣的配置：圖13中的鎖存器單元 1320連接到圖9中的正反器900的多工器916。 多工器1416可包括：一個對資料訊號D和反相掃描 啟動訊號〜SE進行反及操作的第一反及閘1402; 一個對掃 描輸入訊號SI和掃描啟動訊號SE進行反及操作的第二反 22
1315131
將第反相H 的輪出訊號反相並傳輸到第一反相器 1410的一個輸人端的第—三態反相器1412;以及-個將傳 輸門剛=輸出峨反相並傳輸出去的第二反相器⑷4。 圖15是本發明的一個實施例中正反器的電路圖。 μ圖15所示的正反器15〇〇包括一個脈衝發生器（為簡 ，說明’ *在圖中顯示）’也就是，只有圖15所示的正反 器1500。的多工器1518和鎖存器單元152〇在圖中顯示。脈 一個將傳輸閘1408的輪出訊號反相 一個當反相脈衝訊號PB為邏輯高時 衝發生益可以是圖2中的脈衝發生|| 2〇6，不同的脈衝發 生器也可以使用。 正反器1500可被描述為有三層結構，其中反相器15〇8 插入在多工器1518(對應於圖4中的多工器1416)和傳輸 閉1510 (對應於圖4中的傳輸閘14〇8)之間。 正反1500的多工器1518可包括：一個對資料訊號 D和反相掃描啟動訊號〜SE進行反及操作的第一反及閘 U02 ; —個對掃描輸入訊號SI和掃插啟動訊號SE進行反 及刼作的第二反及閘1504;以及一個對第一反及閘15〇2 的輪出訊號和第二反及閘1504的輪出訊號進行反及操作 23 1315131 17858pif.doc 碎！· W正替換頁 的第三反及閘1506。 正反益1500的鎖存器單元1520可包括：一個將第三 反及閘1506的輪出訊號反相的第一反相器1508 ; —個當 脈衝訊號P為邏輯高時傳輸第一反相器1508的輸出訊號 的傳輸閘1510 ;—個將傳輸閘151〇的輸出訊號反相的第 一反相态1512 個當反相脈衝訊號pB為邏輯高時將第 二反相器1512的輪出訊號反相並傳輸到第二反相器1512 的一個輸入端的第一三態反相器1514;以及一個將傳輸閘 1510的輸出訊號反相並傳輸出去的第三反相器1516。 圖16是本發明的一個實施例中正反器的電路圖。 ―、圖16所不的正反器16〇〇可包括一個利用傳輸閉選擇 資料讯唬D和掃描輸入訊號SI其中之一的多工器162〇， 如同圖ίο所示的多工器1〇18;以及一個包括反相器161〇 和傳輸閘1612的鎖存器單元1622,其安排類似於圖13中 的鎖存器單元1320。 f工器1620可包括：一個將資料訊號D反相的第一 反相器16〇2」個將掃描輸人訊號si反相的第二反相器 1604，一個當反相掃描啟動訊號〜SE為邏輯高時傳輸第一 反相器16G2的輪出的第—傳輸閘祕；以及—個當掃描 啟動訊號SE為邏輯高時傳輸第二反相器16 二傳輸閘1608。 昂 鎖存器單元1622可包括：一個將第-傳輸閘1606的 輸出=號反相或第二傳輸閘祕的輸出訊號反相的第三 反相器1610;-個當脈衝訊號p為邏輯高時傳輸第三反相 24 1315131 17858pif.doc BTt-5- 日修正替換買 器刪的輪出訊號的第三傳輸開1612，·—個 閘1612的輸出訊號反相的第四反相哭 固夺弟二傳輸 脈衝訊⑽為邏輯高時將第四反相^ 相並傳輸到第四反相器1614的一個輸入端的 去：一個將第三傳輸閘1612的輪出訊;:相 艾傅輸出去的第五反相器1618。 圖Π是本發明的—個實施例中正反器的電路圖。 反相二T，700可包括:一個利用兩個三態 込擇貝料訊唬D和掃描輸入訊號SI Α 此兩個三態反相器如同圖η所示的正反器‘ 17二牙：J14中的兩個二態反相器;以及一個包括反相器 的鎖存器單元1718，其安排類似於圖 中的鎖存器單元132〇。多工器1716可包括：―個告反 相f描啟動訊號〜犯為邏輯高時將資料訊號D反相的第一 :態反相器1702;以及-個當掃描啟動訊號犯為邏輯高 枯將掃描輸入訊號SI反相的第二三態反相器17〇4。 鎖存态單元1718可包括：一個將第一三態反相器17〇2 的輸=訊號反相或第二三態反相器17〇4的輸出訊號反相 的第一反相器17〇6; —個當脈衝訊號p為邏輯高時傳輸第 一反相器1706的輸出訊號的傳輪閘1708 ; —個將傳輸閘 1708的輪出訊號反相的第二反相器171〇;一個當反相脈衝 訊號PB為邏輯高時將第二反相器171〇的輸出訊號反相並 傳輸到第二反相器171〇的一個輸入端的第三三態反相器 1712;以及一個將傳輸閘1708的輸出訊號反相並傳輸出去 25 1315131
9 |· ^ 日秦正替換頁I 的第三反相器1714。 圖18Α〜18FS本發明用於正反器的鎖存器單元的電 路圖。 圖18Α分別是圖4,圖9和圖u中鎖存器單元418, 918和1116的實例電路圖。圖18A所示的鎖存器單元包括 一個鎖存輸入訊號的第一三態反相器181〇和一個電壓維 持類型的回路電路，此電壓轉賴的回路電路包括一第 二三態反相H 1812，其對於被反㈣刪反相過的鎖存 資料再次反相，因此維持了鎖存資料的電壓大小(v〇itage 圖18B所τττ的鎖存器單元有一個電壓維持類型的回 路電路’其以反及閘職代替圖18A令的反相器函。 反及閘1802接收三態反相器⑻〇和1812的輸出以及一個 反相設置訊號(inverted set signal)〜SET，並對輸出和反相設 置訊號〜SET進行反及操作。如果設置訊料邏輯高，鎖 存器單元的輸出則變為邏輯高。因此，鎖存器單元能根據 反相設置訊號〜SET來設置。 圖18C所示的鎖存器單元有一個以非或閘18〇3代替 圖18A中的反相器1801的電壓維持類型的回路電路。非 或閘1803接收三態反相器181〇和1812的輪出以及一個重 定訊號(reset signal)RESET，並對輪出和重定訊號reset 進行非或操作。如果重定訊號RESET為邏輯高，鎖存器 單元的輸出則變為邏輯低。因此，鎖存器單元能根據重i 訊號RESET來重定。 26 1315131 替換頁 圖18D分別是圖12〜圖17中鎖存器單元1218、132〇、 1418、1520、1622和1718的電路圖。圖i8d所示的鎖存 器單元包括一個鎖存輸入訊號的傳輸閘1814和一個電壓 維持類型的回路電路，此電壓維持類型的回路電路包括維 持鎖存資料的電壓大小的反相器1804和三態反相器ι816。 圖18Ε所示的鎖存器單元有一個電壓維持類型的回路 電路，其以反及閘1805代替圖18D中的反相器18〇4。反 及閘1805接收三態反相器1816的輸出以及一個反相設置 訊號〜SET，並對輸出和反相設置訊號〜SET進行反及操 作。如果設置訊號為邏輯高，鎖存器單元的輸出則變為邏 輯咼。因此，鎖存器單元能根據反相設置訊號〜SET來設 置。 圖18F所示的鎖存器單元有一個電壓維持類型的回路 電路，其以非或閘1806代替圖18D中的反相器18〇4。非 或閘1806接收三態反相器1816的輸出以及一個重定訊 RESET ’並對輸出和重定訊號迎附進行非或操作。如 果重定訊號RESET為邏輯高，鎖存器單元的輸出則變為 ，輯低。因此’鎖存器單元能根據重定訊號咖灯來重 定。 = ==’根據本發明的正反器，減少訊號傳輸通 ^的以減> D-Q延遲和/或在小區域内提供掃描功能是可 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何㈣此技藝者，在錢離本發 27 1315131 17858pif.doc 和範圍内，當可作些許之更動與 範圍當視伽0請專·_界定者鲜糾之保護 【圖式簡單說明】 的=圖了描述本發明的實施例而並非用於限制發明 勺耗圍。除非明確地說明，附圖沒有按比例繪製。 圖1疋一個傳統的主僕式正反器的電路圖。
的正^ i本發明的一個實施例中有著掃描功能基於脈衝 的正反态的方塊圖。 J 的電=㉔2所示的本發明的—個實施例中脈衝發生器 圖4是本發明的一個實施例中正反器的電路圖。 圖5是圖4所示的本發明的一個實施例中多 路圖。 〆-的冤 圖6是本發明的一個實施例中正反器的電路圖。 路圖圖7是圖6所示的本發明的一個實施例中多工器的電
圖8是本發明的一個實施例中正反器的電路圖。 圖9是本發明的一個實施例中正反器的電路圖。 圖10是本發明的一個實施例中正反器的電路圖。 圖11是本發明的一個實施例中正反器的電路圖。 圖12是本發明的一個實施例中正反器的電路圖。 圖13是本發明的一個實施例中正反器的電路圖。 圖14是本發明的一個實施例中正反器的電路圖。 圖15是本發明的另一個實施例中正反器的電路圖。 28 1315131 17858pif.doc 圖16是本發明的另一個實施例中正反器的電路圖。 圖17是本發明的另一個實施例中正反器的電路圖。 圖18A〜18F是本發明的實施例中用於正反器的鎖存 器單元的電路圖。 【主要元件符號說明】 100、200、400、600、800、900、1000、1100、12〇〇、 1300、1400、1500、1600、1700 :正反器 202、416、614、814、916、1018、1114、1216、1318、 1416、1518、1620、1716 :多工器 122、124、204、418、616、816、918、1020、1116、 1218、1320、1418、1520、1622、1718 :鎖存器單元 206 :脈衝發生器 102、104、402、404、602、604、1202、1204、1302、 1304 :及閘 106、406、1206、1306、1803、1806 :非或閘 108、112、114、118、408、412、610、810、908、912、 1010、1014、1102、1104、1106、1110、1212、1314、1412、 1514、1616、1702、1704、1712、1810、1812、1816 :三 態反相器 606 :三態非或閘 802、804、902、904、906、1402、1404、1406、1502、 1504、1506、1802、1805 :反及閘 806 :三態反及閘 1006、1008、1208、1310、1510、1606、1608、1612、 29 1315131 17858pif.doc
Fk 肖s修正替换】 1708、1814 :傳輸閘 110、116、120、308、311、410、414、501、608、612、 808、812、910、914、1002、1004、1012、1016、1108、 1112、1210、1214、1308、1312、1316、1410、1414、1508、 t 1512、1516、1602、1604、1610、1614、1618、1706、1710、 • 1714、1801、1804 :反相器 301、303、306、307、502、503、504、505、702、703、 704、705、706 : PMOS 電晶體 • 302、304、305、309、310、312、506、507、508、509、 707、708、709、710、711 : NMOS 電晶體 N1〜N8 :第一〜第八節點 D:資料訊號 QB :輸出訊號 SI :掃描輸入訊號 SE :掃描啟動訊號 -SE :反相掃描啟動訊號 # P :脈衝訊號 PB :反相脈衝訊號 VDD :供給電壓 VSS :接地電壓 ’ 〜SET:反相設置訊號 RESET :重定訊號 30

Claims (1)

1315131 爲第94130488號中文專利範圍無劃線修^ η 2 修正本 修正日期:卯年6月29曰 七、申請專利範圍： 1. 一種基於脈衝且輸出掃描輸入訊號和資料訊號的正 反器，包括： 產生一脈衝訊號以調整正反器操作的一脈衝發生 器’其中該脈衝訊號包括一正相脈衝訊號與一反相脈衝訊 號； 一多工器’其接收該資料訊號和該掃描輸入訊號，且 不受該脈衝發生器之控制而接收所產生的掃描啟動訊號， 其用於選擇性地輸出資料訊號和掃描輸入訊號的其中之一 以響應於掃描啟動訊號；以及 一鎖存器單元，其根據脈衝訊號而傳輸從多工器接收 到且通過鎖存器單元的一訊號’ 其中該k料訊號或該掃描輸入訊號藉由回應該正相 脈衝訊號或該反相脈衝訊號的僅有一次的切換操作而從該 鎖存器單元的輸入節點傳送到該正反器的輪出節點， 其中該鎖存器單元包括： -開_路，連接該多工[根據駐她衝訊號和 ~反相脈衝減其巾之—的致能，選擇性地將接收自該 工器的該訊號傳送至該鎖存器單元内部的一節點； 一輸出電路，連接該節點；以及 厂電塵維持類型的回路電路，連接該節點， 相脈衝訊號和該反她衡峨其中之另_的 地維持該節點的電壓。 b 根據該正 ’選擇性 2.如申請專利範圍第1項所述之基於脈衝且輸出掃插 31 1315131 輸入訊號和資料訊號的正反器，其中脈衝發生器包括： 一第一 PMOS電晶體，其將一第二節點連接到一供給 電壓以回應一第一節點的一電壓，而一時脈訊號則輸入第 一節點； 將第二節點與一第三節點連接以響應第一節點的電 壓的一第一 NMOS電晶體； 將一第四節點連接到供給電壓以回應第一節點的電 壓的一第二PMOS電晶體； 將第四節點與一第五節點連接以回應第一節點的電 壓的一第二NMOS電晶體； 將第三節點連接到一接地電壓以回應第四節點的一 電壓的一第三NMOS電晶體； 將一第六節點連接到供給電壓以回應第四節點的電 壓的一第三PMOS電晶體； 將第六節點與第二節點連接以回應第四節點的電壓 的一第四PMOS電晶體； 將第二節點的一電壓反相輸出到一第七節點的一第 一反相器； 將第四節點與一第八節點連接以回應第七節點的一 電壓的一第四NMOS電晶體； 將第八節點連接到接地電壓以響應第七節點的電壓 的一第五NMOS電晶體； 將第四節點的電壓反相輸出到一第九節點的一第二 反相器，以及 32 1315131 將第五節點連接到接地電壓以回應第九節點的〜_ 壓的一第六NMOS電晶體， 、〜電 其中第七郎點的一輸出是脈衝訊號而第二節點、 輸出是這個脈衝訊號的反相形式(inverted version)。、 . 3.如申請專利範圍第1項所述之基於脈衝且輪出 • 輸入訊號和資料訊號的正反器，其中多工器包括： 知 對資料訊號和一反相掃描啟動訊號進行一及操 一第一及閘； 、的 籲 對掃描輸入訊號和掃描啟動訊號進行一及操作的一 第二及閘；以及 、、一 對第一及閘的一輸出訊號和第二及閘的一輸出訊 進行一非或操作的一非或閘。 ° 4. 如申請專利範圍第3項所述之基於脈衝且輸出掃插 輸入訊號和資料訊號的正反器，其中多工器的非或閘是一 三態非或閘。 5. 如申請專利範圍第1項所述之基於脈衝且輸出掃描 φ 輸入訊號和資料訊號的正反器，其中多工器包括： 將掃描啟動訊號反相的一第三反相器； 將一第一節點連接到一供給電壓以回應掃描輸入訊 號的一第一 pM〇S電晶體； 將第一節點連接到供給電壓以響應掃描啟動訊號的 一第二PMOS電晶體； 將第一節點與一第二節點連接以響應資料訊號的一 第三PMOS電晶體； 33 1315131 將第-即點與第二節點連接以回應第三反相器的一 輪出訊號的一第四PMOS電晶體； 應資料訊號的一 將第一郎點與一第三節點連接以響 第一 NMOS電晶體； 曰 將第二節點與-第四節點連接以回應掃描啟動訊號 的一第二NMOS電晶體； 將第三節點連接到—接地電壓以回應第三反相器的 一輸出訊號的一第三NMOS電晶體；以及
將第四節點連朗接地電壓以回應掃描輸入訊號的 一第四NMOS電晶體， 其中第二節點連接到鎖存器單元。 6·如申請專利範圍第1項所述之基於脈衝且輸出掃描 輸入訊號和資料訊號的正反器，其中多工器包括： 將掃描啟動訊號反相的一第三反相器； 將一第一節點連接到一供給電壓以回應掃描輸入訊 號的一第一 PMOS電晶體；
將第一節點連接到供給電壓以響應掃描啟動訊號的 一第二PMOS電晶體； 將第一節點與一第二節點連接以響應資料訊號的一 第三PMOS電晶體； 將第一節點與第二節點連接以回應第三反相器的一 輸出訊號的一第四PMOS電晶體； 將第二節點與一第三節點連接以響應一反相的脈衝 訊號(an inverted version of the pulse signal)的一第五 PM〇s 34 1315131 電晶體； 將第三節點與一第四節點連接以回應脈衝訊號的一 第一NMOS電晶體； ^ 、一 將第四節點與一第五節點連接以回應資料訊號的一 第二NMOS電晶體； 、 將第四節點與一第六節點連接以回應掃插啟動訊 的一第三NMOS電晶體； °
•將第五節點連接到一接地電壓以回應第三反相器的 一輪出訊號的一第四丽〇8電晶體；以及 ° 、 將第六節點連接到接地電壓以回應掃插輪入訊號 一第五NMOS電晶體， ，、 其中第三節點連接到鎖存器單元。 7.如申請專利範圍第1項所述之基於脈衝且輸出掃推 輸入訊號和資料訊號的正反器，其中多工器包括： 田 將資料訊號反相的一第一反相器； 將掃描輪入訊號反相的一第二反相器； 當反相掃描啟動訊號為邏輯高時傳輸第一反相器的 一輸出的一第一傳輸閘；以及 當掃描啟動訊號為邏輯高時傳輸第二反相器的一輪 出的一第二傳輸閘。 8.如申請專利範圍第1項所述之基於脈衝且輸出掃描 輸入訊號和資料訊號的正反器，其中多工器包括： 當一反相掃描啟動訊號為邏輯高時將資料訊號反相 的一第一三態反相器；以及 35 I315131 當掃描啟動訊號為邏輯高時將掃描輸入訊號反相的 一第二三態反相器。 9. 如申請專利範圍第1項所述之基於脈衝且輸出掃描 輸入訊號和資料訊號的正反器，其中， 鎖存器單元有一通過鎖存器單元的主訊號通道。 10. 如申請專利範圍第9項所述之基於脈衝且輪出掃 撝輪入訊號和資料訊號的正反器，其中該電壓維持類型的 回路電路具有多個節點，且該些節點僅有一節點連接到該 主訊號通道。 11·如申請專利範圍第11項所述之基於脈衝且輸出掃 描輪入訊號和資料訊號的正反器，其中該電壓維持類型的 回路電路包括至少以下之一： ' 一反相’其輸入多工益所輸出的一訊號； 一反及閘’其輸入一反相設置訊號(aninvertedversbn a set signal)和多工器所輸出的一訊號，從而鎖存p單元 的一輸出能根據反相設置訊號來設置；以及 " 〇 —非或閘，其輸入一重定訊號和多工器所輸出的一訊 說’從而鎖存器單元的一輸出能根據重定訊號來重定。 12.如申請專利範圍第1項所述之基於脈衝且輸出掃 插輪入訊號和資料訊號的正反器，其中多工器包括： 對資料訊號和一反相掃描啟動訊號進行—反及彳桑作 的〜第一反及閘； ’、 對掃描輸入訊號和一掃描啟動訊號進行—反及操作 的一第二反及閘；以及 ’、 36 1315131 當脈衝訊號為邏輯高時對第一反及閘的一輪 和第二反及閘的一輸出訊號進行一反及操作的一 ^ _訊號 閘。 昂二反及 13.如申請專利範圍第12項所述之基於脈衝且 插輪入訊號和資料訊號的正反器，其中第三反及間^ ， 態反及閘。 ？疋~'二
14.如申請專利範圍第1項所述之基於脈衝且輪 插輪入訊號和資料訊號的正·反器，其中鎖存器單元~括T 一第一節點，其被提供來自多工器的一訊號；^ . version) 將第一節點上之訊號的一反相形式(inverted 提供給一第二節點的一第一反相器； 將第二節點上的訊號的一反相形式提供給第一狄 的一第二反相器；以及 將第一節點上的訊號的一反相形式提供給—第三扩 點的一第三反相器；以及 ~ 第三節點的一訊號代表鎖存器單元的一輸出。 15. 如申請專利範圍第14項所述之基於脈衝且輸出择 描輸入訊號和資料訊號的正反器，其中第二反相器是 態反相器。 16. 如申請專利範圍第14項所述之基於脈衝且輸出掃 描輸入訊號和資料訊號的正反器，其中鎖存器單元更包括· 將多工器輸出的一訊號的一反相形式提供給一第四 節點的一第四反相器； 其中該得自多工器的訊號是一在第四節點上的訊號。 37 1315131 Π·如申請專利範圍第1項所述之基於脈衝且輸出掃 描輸入訊號和資料訊號的正反器，其中該開關電路包括至 少以下之一： 一三態反相器；以及 一傳輸閘。 18. 如申請專利範圍第1項所述之基於脈衝且輸出掃 描輪入訊號和資料訊號的正反器，其中當該訊號根據該正 才目脈衡訊號和該反相脈衝訊號其中之一的致能而傳送至該 節點時，傳送後的該訊號根據該正相脈衝訊號和該反相脈 衝訊號其中之另一的下一次致能而被鎖存。 19. 一種基於脈衝且選擇性地輸出掃描輸入訊號和資 料訊號的其中之一的正反器，包括： 一脈衝發生元件，以產生一脈衝訊號以調整正反器的 操作’其中該脈衝訊號包括一正相脈衝訊號與一反相脈衝 訊號； 一多工器元件’其可操作於資料訊號、掃描輸入訊號 和一掃描啟動訊號’用以選擇性地輸出資料訊號和掃描輸 入訊號的其中之一以響應掃描啟動訊號；以及 一鎖存元件，其根據脈衝訊號而傳輸從多工器元件接 收到且經過該鎖存元件的一訊號， 其中該資料訊號或該掃描輸入訊號藉由回應該正相 脈衝訊號或該反相脈衝訊號的僅有一次的切換操作而從該 鎖存元件的輸入節點傳送到該正反器的輸出節點， 其申該鎖存器單元包括： 38 1315131 一開關電路，連接該多工器元件，根據該正相脈衝訊 號和該反相脈衝訊號其中之一的致能，選擇性地將接收自 該多工器元件的該訊號傳送至該鎖存元件内部的一節點； 一輸出電路，連接該節點；以及 一電壓維持類型的回路電路，連接該節點，根據該正 相脈衝訊號和該反相脈衝訊號其中之另一的致能，選擇性 地維持該節點的電壓。 20. 如申請專利範圍第19項所述之基於脈衝且選擇性 地輸出掃描輸入訊號和資料訊號的其中之一的正反器，其 中當該訊號根據該正相脈衝訊號和該反相脈衝訊號其中之 一的致能而傳送至該節點時，傳送後的該訊號根據該正相 脈衝訊號和該反相脈衝訊號其中之另一的下一次致能而被 鎖存。 21. —種基於脈衝的正反器，包括： 產生一脈衝訊號以調整正反器操作的一脈衝發生 器，其中該脈衝訊號包括一正相脈衝訊號與一反相脈衝訊 號； 一開關電路，開關電路的一輸出連接到一第一節點， 且開關電路一輸入被提供一通過正反器的訊號，該開關電 路接收一資料訊號和一掃描輸入訊號，且不受該脈衝發生 器之控制而接收所產生的掃描啟動訊號’該開關電路根據 該正相脈衝訊號與該反相脈衝訊號其中之一的致能，選擇 性地傳送該訊號至該第一節點； 連接到第一節點的一輸出電路，其在一第二節點提供 39 1315131 正反器的一輸出；以及 一電壓維持類型的回路電路，連接該第一節點，根據 該正相脈衝訊號和該反相脈衝訊號其中之另一的致能，選 擇性地維持該第一節點的電壓， 其中該訊號藉由回應該正相脈衝訊號或該反相脈衝 訊號的僅有一次的切換操作而傳送至該第二節點。 22·如申請專利範圍第21項所述之基於脈衝的正反 器，其中該電壓維持類型的回路電路包括至少以下之一： 一反相器’其輪入開關電路所輸出的一訊號； 一反及閘，其輸入一反相設置訊號和開關電路所輸出 的一訊號，從而鎖存器單元的一輸出能根據反相設置訊號 來設置；以及 一非或閘’其輸入一重定訊號和開關電路所輸出的一 訊號，從而鎖存器單元的一輸出能根據重定訊號來重定。 23. 如申請專利範圍第21項所述之基於脈衝的正反 器，其中鎖存器單元包括： 將第一節點上的訊號的一反相形式提供給一第三節 點的一第一反相器； 將第三節點上的訊號的一反相形式提供給第一節點 的一第二反相器，且第二反相器為一三態反相器；以及 輸出電路包括一第三反相器，其將第一節點上的訊號 的一反相形式提供給第二節點。 24. 如申請專利範圍第2ι項所述之基於脈衝的正反 器，其中開關電路包括至少以下之一： 1315131 一個三態反相斋，以及 一個傳輸閘。 25.如申請專利範圍第21項所述之基於脈衝的正反 器’其中當該訊號根據該正相脈衝訊號和該反相脈衝訊號 其中之一的致能而傳送至該節點時’傳送後的該訊號根據 該正相脈衝訊號和該反相脈衝訊號其中之另一的下一次致 能而被鎖存。 1315131 17858pif.doc 貸日修正替換頁 L_____.1 七、 指定代表圖： (一） 本案指定代表圖為·圖4。 (二) 本代表圖之元件符號簡單說明： 400 :正反器 ， 402 :第一及閘 ^ 404:第二及閘 406 :非或閘 408 :第一三態反相器 • 410 :第-反相器 412 :第二三態反相器 414 :第二反相器 416 :多工器 418 :鎖存器單元 D ··資料訊號 QB :輸出訊號 SI :掃描輸入訊號 • SE :掃描啟動訊號 〜SE :反相掃描啟動訊號 P :脈衝訊號 • PB :反相脈衝訊號 八、 本案若有化學式時，請揭示最能顯示發明特徵 的化學式： 益
TW094130488A 2004-10-02 2005-09-06 Flip flop circuit & same with scan function TWI315131B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040078548A KR100604904B1 (ko) 2004-10-02 2004-10-02 스캔 입력을 갖는 플립 플롭 회로

Publications (2)

Publication Number Publication Date
TW200618476A TW200618476A (en) 2006-06-01
TWI315131B true TWI315131B (en) 2009-09-21

Family

ID=36182229

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094130488A TWI315131B (en) 2004-10-02 2005-09-06 Flip flop circuit & same with scan function

Country Status (5)

Country Link
US (1) US7590900B2 (zh)
JP (1) JP5041694B2 (zh)
KR (1) KR100604904B1 (zh)
GB (1) GB2418789B (zh)
TW (1) TWI315131B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7461365B1 (en) * 2005-07-09 2008-12-02 Lightspeed Logic, Inc. Increased effective flip-flop density in a structured ASIC
KR100833179B1 (ko) 2006-02-15 2008-05-28 삼성전자주식회사 클러스터드 전압 스케일링을 위한 레벨 컨버팅 플립플롭 및펄스 발생기
US8332793B2 (en) * 2006-05-18 2012-12-11 Otrsotech, Llc Methods and systems for placement and routing
WO2007146849A1 (en) * 2006-06-09 2007-12-21 Lightspeed Logic, Inc. Transparent test method and scan flip-flop
US20090113262A1 (en) * 2007-09-27 2009-04-30 Intel Corporation System and method for conditioning and identifying bad blocks in integrated circuits
KR101314083B1 (ko) * 2007-11-06 2013-10-02 삼성전자주식회사 테스트 입력을 갖는 플립-플롭 회로
KR101418016B1 (ko) * 2008-03-18 2014-07-11 삼성전자주식회사 스캔 입력 신호를 갖는 펄스 기반의 플립플롭
EP2234272A3 (en) * 2009-03-23 2015-09-30 Oticon A/S Low-power dual-edge-triggered storage cell with scan test support and clock gating circuit therefor
US20110066906A1 (en) * 2009-09-14 2011-03-17 LSI Corporate Pulse Triggered Latches with Scan Functionality
US8301943B2 (en) * 2010-02-15 2012-10-30 Apple Inc. Pulse flop with enhanced scan implementation
TW201225529A (en) * 2010-12-03 2012-06-16 Fortune Semiconductor Corp Test mode controller and electronic apparatus with self-testing thereof
FR2972087B1 (fr) * 2011-02-24 2014-05-30 Dolphin Integration Sa Circuit de bascule commandee par impulsions
US20120223756A1 (en) * 2011-03-01 2012-09-06 Morteza Afghahi Method and System for High Speed, Low Power and Small Flip-Flops
US8621303B1 (en) * 2011-12-27 2013-12-31 Altera Corporation Clock control circuitry and methods of utilizing the clock control circuitry
US8990648B2 (en) * 2012-03-28 2015-03-24 International Business Machines Corporation Optimized synchronous scan flip flop circuit
KR102010454B1 (ko) 2012-12-26 2019-08-13 삼성전자주식회사 스캔 플립-플롭, 이의 동작 방법, 및 이를 포함하는 데이터 처리 장치
CN104079290B (zh) * 2013-03-25 2018-10-19 恩智浦美国有限公司 具有电阻性多晶路由的触发器电路
US9024658B2 (en) 2013-05-29 2015-05-05 Qualcomm Incorporated Circuit and layout techniques for flop tray area and power otimization
KR102368072B1 (ko) * 2014-10-02 2022-02-28 삼성전자주식회사 스캔 플립플롭 및 상기 스캔 플립플롭을 포함하는 스캔 테스트 회로
US9753086B2 (en) 2014-10-02 2017-09-05 Samsung Electronics Co., Ltd. Scan flip-flop and scan test circuit including the same
KR102280526B1 (ko) 2014-12-08 2021-07-21 삼성전자주식회사 저전력 작은-면적 고속 마스터-슬레이브 플립-플롭 회로와, 이를 포함하는 장치들
KR102257380B1 (ko) 2014-12-22 2021-05-31 삼성전자주식회사 온칩 클록 컨트롤러를 포함하는 시스템온칩 및 이를 포함하는 모바일 장치
US9473117B2 (en) * 2015-02-13 2016-10-18 Samsung Electronics Co., Ltd. Multi-bit flip-flops and scan chain circuits
US9780082B2 (en) 2015-03-12 2017-10-03 Samsung Electronics Co., Ltd. Semiconductor device, layout system, and standard cell library
KR102374114B1 (ko) * 2015-06-30 2022-03-14 삼성전자주식회사 집적 회로 및 집적 회로를 포함하는 전자 장치
US10033359B2 (en) 2015-10-23 2018-07-24 Qualcomm Incorporated Area efficient flip-flop with improved scan hold-margin
KR102521651B1 (ko) * 2016-04-07 2023-04-13 삼성전자주식회사 멀티 비트 플립플롭들
US10024909B2 (en) * 2016-04-11 2018-07-17 Nxp Usa, Inc. Multi-bit data flip-flop with scan initialization
KR102465497B1 (ko) * 2016-04-28 2022-11-09 삼성전자주식회사 반도체 회로
US9966953B2 (en) 2016-06-02 2018-05-08 Qualcomm Incorporated Low clock power data-gated flip-flop
US11092649B2 (en) * 2019-03-12 2021-08-17 Samsung Electronics Co., Ltd. Method for reducing power consumption in scannable flip-flops without additional circuitry
US11606093B2 (en) * 2020-09-29 2023-03-14 Mediatek Inc. Level converting enable latch

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2557954B2 (ja) * 1988-06-30 1996-11-27 シャープ株式会社 プリセッタブルカウンタ
JP3204690B2 (ja) * 1991-09-03 2001-09-04 株式会社東芝 マルチモード入力回路
US5426380A (en) * 1994-09-30 1995-06-20 Sun Microsystems, Inc. High speed processing flip-flop
GB9421977D0 (en) * 1994-10-31 1994-12-21 Inmos Ltd A scan latch and test method therefor
US5742192A (en) * 1995-06-15 1998-04-21 Intel Corporation Circuit for generating a pulse signal to drive a pulse latch
JPH10111674A (ja) * 1996-04-17 1998-04-28 Toshiba Corp タイミング信号発生回路およびこれを含む表示装置
JP2910677B2 (ja) * 1996-06-21 1999-06-23 日本電気株式会社 同期式半導体記憶回路
US5774003A (en) * 1996-10-09 1998-06-30 National Semiconductor Corporation Flip-flop cell having clock skew protection
US5805608A (en) * 1996-10-18 1998-09-08 Samsung Electronics Co., Ltd. Clock generation for testing of integrated circuits
US5812562A (en) * 1996-11-15 1998-09-22 Samsung Electronics Company, Ltd. Low cost emulation scheme implemented via clock control using JTAG controller in a scan environment
JPH10160804A (ja) 1996-12-04 1998-06-19 Kawasaki Steel Corp スキャンセル
JP3478033B2 (ja) 1996-12-30 2003-12-10 ソニー株式会社 フリップフロップ回路
US5953284A (en) 1997-07-09 1999-09-14 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing of a clock signal used to latch digital signals, and memory device using same
JPH11145788A (ja) * 1997-11-06 1999-05-28 Matsushita Electric Ind Co Ltd フリップフロップ装置および半導体装置
US6061293A (en) 1997-12-31 2000-05-09 Intel Corporation Synchronous interface to a self-timed memory array
US6389566B1 (en) * 1998-06-02 2002-05-14 S3 Incorporated Edge-triggered scan flip-flop and one-pass scan synthesis methodology
JP2000227456A (ja) 1999-02-05 2000-08-15 Kawasaki Steel Corp スキャンフリップフロップ
JP4748828B2 (ja) * 1999-06-22 2011-08-17 ルネサスエレクトロニクス株式会社 半導体記憶装置
US6326829B1 (en) * 1999-10-14 2001-12-04 Hewlett-Packard Company Pulse latch with explicit, logic-enabled one-shot
JP2001195355A (ja) * 2000-01-14 2001-07-19 Sony Corp データ処理回路
KR100448903B1 (ko) * 2000-01-28 2004-09-16 삼성전자주식회사 스캔신호 변환회로를 구비한 반도체 집적회로 장치
JP2001324544A (ja) 2000-05-16 2001-11-22 Oki Electric Ind Co Ltd スキャンパステスト用フリップフロップ回路
GB0013790D0 (en) * 2000-06-06 2000-07-26 Texas Instruments Ltd Improvements in or relating to flip-flop design
US6658632B1 (en) * 2000-06-15 2003-12-02 Sun Microsystems, Inc. Boundary scan cell architecture with complete set of operational modes for high performance integrated circuits
JP2002202347A (ja) * 2000-12-28 2002-07-19 Nec Corp スキャンフリップフロップ回路
US6457161B1 (en) * 2001-03-27 2002-09-24 Benoit Nadeau-Dostie Method and program product for modeling circuits with latch based design
US6608513B2 (en) 2001-03-28 2003-08-19 Intel Corporation Flip-flop circuit having dual-edge triggered pulse generator
US6785855B2 (en) * 2001-11-13 2004-08-31 Sun Microsystems, Inc. Implementation of an assertion check in ATPG models
JP2004037183A (ja) 2002-07-02 2004-02-05 Toshiba Corp スキャンフリップフロップ
JP2004048480A (ja) * 2002-07-12 2004-02-12 Renesas Technology Corp フリップフロップ回路
JP2004061183A (ja) * 2002-07-25 2004-02-26 Renesas Technology Corp 半導体集積回路のテスト装置
KR100446303B1 (ko) * 2002-07-31 2004-08-30 삼성전자주식회사 Ｍｔｃｍｏｓ용 클럭드 스캔 플립플롭
JP2004069492A (ja) * 2002-08-06 2004-03-04 Renesas Technology Corp フリップフロップ回路
US6938225B2 (en) * 2002-09-04 2005-08-30 Intel Corporation Scan design for double-edge-triggered flip-flops
US7038494B2 (en) 2002-10-17 2006-05-02 Stmicroelectronics Limited Scan chain element and associated method
US6753714B2 (en) * 2002-10-22 2004-06-22 Texas Instruments Incorporated Reducing power and area consumption of gated clock enabled flip flops
JP4392681B2 (ja) * 2002-11-15 2010-01-06 エルピーダメモリ株式会社 半導体記憶装置
JP3808831B2 (ja) 2003-01-23 2006-08-16 株式会社東芝 半導体集積回路装置
US7975197B2 (en) * 2003-03-31 2011-07-05 Lsi Corporation On-chip scan clock generator for ASIC testing
US6911845B2 (en) 2003-04-02 2005-06-28 Stmicroelectronics, Inc. Pulse triggered static flip-flop having scan test
US7308627B2 (en) * 2003-04-16 2007-12-11 Lsi Corporation Self-timed reliability and yield vehicle with gated data and clock
JP4321678B2 (ja) * 2003-08-20 2009-08-26 パナソニック株式会社 半導体集積回路
JP4637512B2 (ja) * 2003-11-13 2011-02-23 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US6972592B2 (en) * 2003-11-24 2005-12-06 Lsi Logic Corporation Self-timed scan circuit for ASIC fault testing
JP2005160088A (ja) 2003-11-27 2005-06-16 Samsung Electronics Co Ltd パルスベースフリップフロップ
US7274244B2 (en) * 2004-05-06 2007-09-25 Rambus Inc. Pulse multiplexed output system
KR20050112972A (ko) * 2004-05-28 2005-12-01 삼성전자주식회사 스캔 플립-플롭 회로 및 그를 포함한 반도체 집적 회로 장치
US7447961B2 (en) * 2004-07-29 2008-11-04 Marvell International Ltd. Inversion of scan clock for scan cells
US7379372B2 (en) * 2004-09-15 2008-05-27 Samsung Electronics Co., Ltd. Non-volatile memory device with scanning circuit and method

Also Published As

Publication number Publication date
KR20060029551A (ko) 2006-04-06
TW200618476A (en) 2006-06-01
GB2418789B (en) 2009-08-19
KR100604904B1 (ko) 2006-07-28
US7590900B2 (en) 2009-09-15
JP5041694B2 (ja) 2012-10-03
GB2418789A (en) 2006-04-05
GB0519988D0 (en) 2005-11-09
JP2006109475A (ja) 2006-04-20
US20060085709A1 (en) 2006-04-20

Similar Documents

Publication Publication Date Title
TWI315131B (en) Flip flop circuit & same with scan function
US12003239B2 (en) Low-power flip flop circuit
TWI596487B (zh) 具有元件以增加診斷資料路徑上維持時間之序列閂鎖裝置與方法
JP3552972B2 (ja) スタティッククロックパルス発振器、空間光変調器、およびディスプレイ
US8791739B2 (en) Flip-flop having shared feedback and method of operation
TW201630352A (zh) 多位元正反器以及掃描鏈電路
US7816964B2 (en) Pulse operated flip-flop circuit having test-input function and associated method
TWI589895B (zh) 積體電路及於積體電路中選擇資料的方法
KR20090099736A (ko) 스캔 입력 신호를 갖는 펄스 기반의 플립플롭
US7793178B2 (en) Cell supporting scan-based tests and with reduced time delay in functional mode
US7002374B2 (en) Domino logic compatible scannable flip-flop
TWI752715B (zh) 使用及或反閘及或及反閘的正反器電路及多位元正反器電路
JPH08262115A (ja) フリップフロップ制御器
US8143929B2 (en) Flip-flop having shared feedback and method of operation
US9755618B1 (en) Low-area low clock-power flip-flop
JP3626757B2 (ja) マスタ−スレーブフリップフロップを具える電子回路及びその試験方法
TWI771981B (zh) 掃描輸出觸發器
US5831463A (en) MOS master-slave flip-flop with reduced number of pass gates
TW201901166A (zh) 可掃描電路元件及選擇其掃描模式的方法
US6445236B1 (en) Master-slave flip-flop circuit with embedded hold function and method for holding data in a master-slave flip-flop circuit
TW579481B (en) Improved skew pointer generation
TWI796672B (zh) 多位觸發器及其控制方法
US20240192271A1 (en) Design For Test For Source Synchronous Interfaces
US7801052B2 (en) Apparatus for measuring transmission delay
JP2536478B2 (ja) フリップフロップ回路