TWI307158B - Ferroelectric memory, multivalent data recording method and multivalent data reading method - Google Patents

Ferroelectric memory, multivalent data recording method and multivalent data reading method Download PDF

Info

Publication number
TWI307158B
TWI307158B TW094130832A TW94130832A TWI307158B TW I307158 B TWI307158 B TW I307158B TW 094130832 A TW094130832 A TW 094130832A TW 94130832 A TW94130832 A TW 94130832A TW I307158 B TWI307158 B TW I307158B
Authority
TW
Taiwan
Prior art keywords
semiconductor body
film
region
gate electrode
data
Prior art date
Application number
TW094130832A
Other languages
English (en)
Other versions
TW200623394A (en
Inventor
Yoshihiro Arimoto
Hiroshi Ishihara
Tetsuro Tamura
Hiromasa Hoko
Koji Aizawa
Yoshiaki Tabuchi
Masaomi Yamaguchi
Yasuo Nara
Kazuhiro Takahashi
Satoshi Hasegawa
Original Assignee
Fujitsu Ltd
Tokyo Inst Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Tokyo Inst Tech filed Critical Fujitsu Ltd
Publication of TW200623394A publication Critical patent/TW200623394A/zh
Application granted granted Critical
Publication of TWI307158B publication Critical patent/TWI307158B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Description

1307158 九、發明說明： •【發明所屬之技術領域】 . 本發明係有關強介電質記憶體（Ferroelectric Memory) 裝置’尤有關一種被稱為金屬-強介電質-半導體（Metal-
Ferr〇dectric_Semic〇nduct〇r;簡稱 MFS)類型或金屬-強介 電質-絕緣-半導體（Metal_Ferr〇electric_Insulati〇n_
Semiconductor ;簡稱MFIS)類型的強介電質記憶體裝置， 在此種類型的強介電質記憶體裝置中，記憶單元電晶體的 #通㈣上設有強介電質_，且㈣介電質薄膜上設有該 記憶單元電晶體的閘電極。此外，本發明係有關此種強介 電質記憶體裝置之製程及驅動方法。 【先前技術】 +在，、中包括蜂巢式電話(cellular ph〇ne)的各種可攜式 毛子裝置中’因為由於不足的電池容量而對裝置的持 作時間所加諸的限制、對時脈頻率所加諸的限制、以及 ^憶體容量所加諸的限料之各種問題，而使得目
的進一步改善變得困難。 T 旦在嘗試利用燃料電池以增加電源供應器的溶 :，或…源管理架構，而減少此種電子裝置的電” 极。^而’可‘式電子裝置的性能仍然遠低於以交〉〜 供應器操作的電子裳置。我們現在認知 ：“ 應器或電源管理應不足以將可攜式電子裂置之性：：源伯 與以交流電源供應器操作的電子壯 此提鬲至丨 弘卞衣置類似程度之枓合匕 另一方面，使用以交流電源供應器操作的電；裝3 317395 5 !3〇7158 •蚪’有電源被關閉時資料會喪失的問題，因而有必要將資 料儲存在硬碟裝置或快閃記憶 體裝置中’而該程序需要啟 動及關閉系統的時間，而造成不良的操作性，且增加了電 肖耗。尤其當以交流電源供應器操作的電子裝置發生了 .¾ L不到的電源故障時，*造成資料消失的重大損害。 ♦電源關閉時的資料消失問題、或需要長時間啟動或關 閉私子裝置的問題係肇因於傳統的電子裝置將本質是揮發 ，的DRAM 4 SRAM用於半導體隨機存取記憶體裝置: 鲁因^吾人正在進行藉由將非揮發性半導體記憶體用於電 子裝置的主記憶體而減少啟動或關閉電子裝置所需的時 間、減少處於備用狀態的電力消耗、以及對資料消失提供 保護之研究。 雖然有各種半導體非揮發性記憶體裝置，但是考慮到 強w电貝·^己fe體（FeRAM)以高速執行讀取及寫入作業的能 力而使FeRAM目雨被認為是最有可能性的裝置。触施 已被用於1C卡及其他應用。 •'然而，目前可取得的強介電質記憶體裝置只有i百萬 位元或更少的記憶體容量’且尚未實現將強介電質記憶體 用來作為可攜式電子裝置或個人電腦的主記憶體。因此， 在可攜式電子裝置及以交流電源供應器操作的電子穿置 中’增加強介電質記憶體裝置的容量都是一急迫的議題。 在此種情況下，吾人正在對開發具有小記憶體面積及 大記憶體容量的特徵之單一電晶體秘舰投入大量的努 力，其中單一電晶體FeRAM是—種在聰電晶體的問電 317395 6 1307158 .極中設有強介電質薄膜且以該強介電質薄膜的極化之形式 、.存放資訊的強介電質記憶體裝置。於讀取時，該裝置係利 .用該強介電質薄膜的極化所造成的臨界特性之改變。 第1圖示出MFIS結構的單一電晶體FeRAM(4〇)之 '構造。關於單一電晶體FeRAM ,應參考專利參考文件J 至專利參考文件3。 請參閱第1圖，係在具有由裝置隔離薄膜（42)所界定 的1置區（41A)之η型矽基材（41)上形成FeRAM(4〇)，其中 _ A在政置區（41A)中之p型源極區（43)與p型沒極區（44)之 間形成通道區。此外，係隔介以二氧化給即⑹等材料構 成的緩衝絕緣薄膜（45)而在該通道區上形成以錯欽酸錯 (::τ)等材料構成的強介電質薄膜(46)，且進一步在該強介 電質薄膜(46)上形成以諸如鉑(pt)等材料構成的閘電極 #於使用此種強介電質記憶體裝置⑽)時，係以第Μ 及弟2B圖所示的極化之形式將;杳# & • u 1 t式將#以強介電質薄膜（4 此貧料寫人係藉由將正或負之寫人電壓施加到^ =7讀取時，係以第Μ所示的汲極電流的❹ ^式而制該通道區中因強介電f_(46)的極化而片 應的電荷之存在。因此，使用強介命所 芯 讀取強介電質薄膜（46)的極化，而讀=料時’ ^ Μ例如’第2C圖中以連續線示出之磁滞 圖所示之狀態，其中當將―讀取閘極電壓^ ^力 -於弟2Α圖所示狀態之閘電極（47)時，得到了較大❸ 317395 7 1307158 .極電流。另一方面’第2C圖中以虛線示出之磁滯曲線係 對應於第2B圖所示之狀態’其中可看出當將該讀取電壓 -VR施加到閘電極（47)時，得到較小的汲極電流。 在第2C圖中’低臨界狀態的磁滯曲線及高臨界狀態 、的磁坪曲線所界疋之區域被稱為“記憶窗口 window )。該記憶窗口愈大，讀取可變得愈穩定。此外， s亥低臨界狀態與該高臨界狀態間之汲極電流比被稱為導通 /關斷比（〇n/〇ff ratio)。該導通/關斷比愈大，讀取可變得 0愈穩定。 凊注意，此種單—電晶體FeRAM的歷史是相當久遠 的，且可回溯到1957年（請參考專利參考文件4)。 參考文件 專利麥考文件1.曰本早期公開專利申請案2〇〇2_35342〇 公報 曰本早期公開專利申請案2002-329847 曰本早期公開專利申請案2003-273333 專利參考文件2 公報 峰利參考文件3 '公報 、專利參考文件4 :美國專利2,791，76〇 專利參考文件5:曰本早期公開專利申請案〇8_181289公 報 專利參考文件6 :美國專利6,6〇8,339 專利參考文件7:日本早期公開專利申請案2〇〇〇_243〇9〇 公報 317395 8 1307158 . 專利參考文件8:曰本早期公開專利申請案2001-94065公 . '報 -專利參考文件9:曰本早期公開專利申請案2001-267515 公報 專利參考文件10:曰本早期公開專利申請案2002-269973 '公報 ‘ 專利參考文件11 :曰本早期公開專利申請案2003-288783 公報 馨專利參考文件12:日本早期公開專利申請案2004-47593 公報 專利參考文件13 :曰本早期公開專利申請案5-152578公 報 專利參考文件14:日本早期公開專利申請案7-122661公 報 專利參考文件15 :曰本早期公開專利申請案8-124378公 報 利參考文件16 : WO95/26,570國際專利揭示公報 • 專利參考文件17 :日本早期公開專利申請案11-40759公 > 報 專利參考文件18:日本早期公開專利申請案2000-40378 公報 專利參考文件19 :日本早期公開專利申請案2000-243090 公報 【發明内容】 9 317395 1307158 •種大六旦//間以來已將單一電晶體祕am預期為— '里❿非揮發性半導體記憶體裝置的有前途之裝 ，但是傳統的單一電晶冑FeRAM ♦碰到最長大約為二 :固月㈣資料保存時間之問題，因而延長資料保存時間已 、為羊-電晶體FeRAM這門技術中最重要的課題。 同時’在—個FeRAM t，強介電質薄膜的極化發生 母θθ粒中。因而過去—直都認為在此種強介電質薄膜 對極化的局部控制應是不可能的。因此，在強介電質記 “衣置廷門技術中’完全不曾研究過多價記錄的課題。 ▲此外’ Ik著廣泛地使用了非揮發性記憶體裝置，現在 已岭知10年的育料保存時間對FeRAM不是必需的要求。 個人電腦或數位家電有！ 0年的時間不開機是無法想像的。 因此，對於以單一電晶體FeRAM構成的強介電質記 憶體裝置而言’咸信記憶體容量的增加是比資料保存時間 的延長更急迫的課題。 根據本發明的-面向，提供了一種強介電質記憶體裝 A ’該強介電質記憶體裝置包含： 半導體本體，該半導體本體中包含第一導電性類型的 通道區； ' 經介一強介電質薄膜而在該半導體本體上以對應於該 半導體本體中之該通道區的方式形成之閘電極； Λ 在該半導體本體中之該通道區的各別橫向側形成之第 二導電性類型的第一及第二擴散區， 其中该強介電質薄膜包含：位於該第—擴散區附近之 317395 10 1307158 二擴散區附近之第二區;以及位於該第 、罘—區之間之第三區， 其中該第一、笛_ η # 一 化。 罘一、及乐二區帶有相互獨立的各別極 根據另一面向，士、 、置之多價資料—己錄古 種強介電質記憶體裝 介—強入…/法，該強介電質記憶體裝置包含：經 馭而在包含有第一導電性類型的通 上=上形成之-閘電極，其中該閘電極係以對應於 •'组本體中之該通道區的方式而位於該半導體本體 货以及在财物本體巾之該通道區的各職向側形成 之第二導電性類型的第一及第二擴散區， #其中該強介電質薄膜包含：位於該第一擴散區附近之 弟—區；位於該第二擴散區附近之第二區；以及位於該第 —與第二區之間之第三區， 該記錄方法包含下列步驟：在該第一至第三區中獨立 地感應出極化。 其中，感應出極化之該步驟可包含下列步驟中之任一 $驟：⑴將第一極性的寫入電壓施加到該閘電極，並將該 第一及第二擴散區以及該半導體本體接地；（2)將第二極性 的寫入電壓施加到該閘電極，並將該第一及第二擴散區以 及遠半導體本體接地·’（3)在該步驟（丨）之後，將該第二極性 的該寫入電壓施加到該閘電極、該第一及第二擴散區，並 將垓半導體本體接地；（4)在該步驟（2)之後，將該第—極性 的5亥舄入電壓施加到該閘電極，浮接（fl〇ating)該第一及第 317395 11 1307158 、广j區’並將邊半導體本體接地；（5)在該步驟⑴之後， 將该第二極性的該寫入電壓施加到該開電極、該第一擴散 =及遠半導體本體，並將該第二擴散區接地·，⑹在該步 驟(?之後’將該第二極性的該寫入電壓施加到該閘電極、 =第，擴散區、及該半導體本體，並將該第一擴散區接地； ^亥步驟（2)之後，將該第—極性的該寫人電壓施加到該 =電極及該半導體本體，將該第一擴散區接地，並浮接該 二擴散I以及（8)在該步驟⑺之後’將該第—極性的該 鲁^入電壓施加到該閘f極及該半導體本體，浮接該第一擴 散區，並將該第二擴散區接地。 ’、 夕a 一另自向中本务明提供了一種強介電質記憶體的 :價資料之讀取方法，該強介電質記憶體裝置包含：經介 首強介電質薄膜而在包含有第一導電性類型的通道區之半 =體本體上形成之閘電極，其中該閘電極係以對應於該半 V肢本體中之該通道區的方式而位於該半導體本體上；以 ^在該半導體本體中之該通道區的各職向側形成之第二 ’電性類型的第一及第二擴散區，#中該強介電質薄膜包 含：位㈣第-擴散區附近之第一區；位於該第二擴散區 附近之弟二區’·以及位於該第一與第二區之間之第三區， 該讀取方法包含：第—讀取步驟，該步驟係將—讀^單 施加到該閘電極’並將—第—讀取沒極電壓施加到該第二 擴散Ί偵測-第—汲極電流；在該第—讀取步驟之後 ，行的第二讀取步驟’該步驟係將該讀取電壓施加到該閑 電極’並將-第二讀取汲極電壓施加到該第二擴散區，而 317395 12 1307158 -偵測-第二汲極電流；以及 /合而取得在該H - μ /及極电流的組 弟―、及弟二區中造成的極化之組合。 …錚發明，以強介電質記憶體裝置進行的資訊多價 -質薄膜的第一至第一卩而“式將貝況5己錄到強介電 •加強八+ f 弟二£，而成為可能。因此，能夠大幅增 加強"電質記憶體的記憶體容量。 « 此外使用此種強介電質記情許奘罟昧-tK -K L, * 時藉由將貝己“政置I於資料讀取 -增V 電壓施加到其中-個擴散區， 二：：讀取汲極電塵施加到該強介電質記憶體的 擴放區，而可讀出被寫入該第一至第三區的多價資訊。 半導：本發明’在包含有矽作為主要構成元素之 曰贿t本=積含有二氧化铪（Hf02)作為主要成分之非 ㈣絕緣薄膜（例如’二氧化給卿2)薄膜、聰叫薄膜、 3队薄膜、或氮氧梦給_Ι0Ν)薄膜），然後在氧化環 : 熱氧化處理。因此，於將該非晶體絕緣薄膜轉換 ‘複晶體薄膜時’在和該半導體本體的界面上形成了主要 諸如二氧切_2)薄膜等的㈣氧化物所構成之 體薄膜。由於形成了主要由石夕的氧化物所構成之非晶體i曰 、膜’所以改善了介置於贿s類型的FeRAM的半導體本體 2強介電質薄膜間之高介電係數薄膜的晶體品質。結果， I現了低㈣下的優異之極化特性，且使資料保存特性穩 疋。此外，由於形成了該非晶體界面薄膜，而改善了強介 電質薄膜的薄膜品質。此外’藉由將諸如二氧化銥⑽2)、 乳化釕（RU〇2)、或氧化釕銷（SrRu〇3)等導電氧化物導入到 317395 13 1307158 έ亥閘電極的一部分，而·5Γ /* Sr· 4 敗 而了在驅動電壓及強介電質薄膜的疲 •勞限度之方面進—步改善極化特性。 •由㈣高了強介電f薄膜的薄膜品質，所以縱使在低 二下也貝見了私定的極化特性，且縱使將絕緣薄膜的薄 :厚度增加到某一程度’也不會發生任何問題。因此，抑 問題。因W時間的= = 1的貝枓保存在本發明中是可行的，且 亦能夠實現穩定地讀取及寫入資料。 > ”若參照下文中之詳細說明’並配合各附圖，將可易於 了解本發明之其他目的及進一步之特徵。 【實施方式】 [第一實施例] 第A圖不出根據本發明的第一實施例白勺mfs類型 的FeRAM(lO)的記憶單元之結構。 、 月 > 閲第3A圖，係以淺溝槽隔離（Shallow Trench ^^1〇η;簡稱STI)型的裝置隔離結構（12)界定了石夕基材 川上的裝置區’且切基材⑴）中以對應於該裝置區之方 式形成η型井（13)。 此外在石夕基材⑴）上以對應於欲在装置區⑴）中形成 的通道區之方式形成祕結構（24)，並在裝置區⑴）中之問 極結構（24)的各別橫向側形成ρ型擴散區⑽及⑼。因 此，在該記憶單元中形成了被用來作為記憶單元電晶體的 Ρ通道MOS電晶體。 閘極結構（24)包含堆疊結構的絕緣薄膜’在該絕緣薄 317395 14 1307158 •膜中，係將形成在矽基材（丨1)上的氧化矽薄膜（20)及Hf〇7 --薄膜（19)予以疊合’並在該絕緣薄膜上形成被用來作為強 -介電質薄膜的摻鈥鈦酸鉍（BNT)((B1，Nd)4T13012)薄膜 -(21)。此外，經介以氧化釕鈮（SrRuh)構成的導電氧化物 -薄膜（22)而在BNT _(21)上形成以麵⑽構成之間電極 (23)。 . 使用本發明時，藉由在強介電質薄膜（21)之下形成
Hf02薄膜（19)，而改#•了強介電質薄膜（21)的晶體品質、 _以及強；丨电性。此外，藉由在強介電質薄膜（21)與閘電極 (23)之間插入氧化勰（Sr0)薄膜（22)，而抑制了氧自強介電 質薄膜（21)被吸附至金屬閘電極（2 3 )的情形，且同時也抑: 了金屬元素自強介電質薄膜（21)擴散到金屬閘電極（23)的 情形。因此，可在低驅動電壓下驅動FeRAM〇〇)，且也減 少了強介電質薄膜（21)的疲勞。 ' 长此^，藉由在Hf〇2薄膜（19)與矽基材（11)插入非晶體 ^化矽薄膜（20)，並使該薄膜的厚度最好是2至$奈米， •減少了由氧切薄膜（2〇)及㈣2薄膜（19)構成:間極 •絕緣薄膜中載子的補捉⑽ppmg)，並成功地避免了構成
FeRAM的M〇s電晶體中之諸如記憶窗口移動等的臨界 包i:之不規則交動^此外，藉由在％基材⑴）與複晶體 财〇2薄膜㈣之間插人並無晶粒邊界此種非晶體薄膜，而 可抑制閘極漏電流。 在本發明中，強介電質薄膜（21)並不限於βΝτ，而是 可使用錯鈦酸錯（ΡΖΤ)、㈣㈣⑽丁）、鈦酸賴叫丁）、 317395 1307158 及鍺酸鉛（PGO)等材料中之任-種材料。此外，複晶體絕 -緣薄膜（19)並不限於化學計量成分的Hf〇2,而是也可採用 -諸如HfOx、HfSl〇x、HfA1〇x等非化學計量成分的金屬氧 化物、或諸如或氮氧矽铪（HfSiON)等的金屬氮氧化物。此 外，導電氧化物薄膜（22)並不限於氧化鳃（Sr〇)，而是也可 使用二氧化銀（Ir〇2)或氧化釘（ru〇2)等的材料。 在第3A圖朔之FeRAM(10)中，係以極化的形式將資 訊存放在強介電質薄膜（21)中，其中在本實施例的秘心 馨中，係在擴散區（16)的附近形成強介電質薄膜（21)的第—區 (21A) ’在擴散區（17)的附近形成第二區（21B)，且在第一區 (21A)與第二區（21B)之間形成區域（21C)。因此，係以相互 獨立之方式在這些區域中感應出極化。 弟4A至4H圖不出在這些強介電質區（2ia至21C)中 造成的極化之例子。 。月參閱4寻圖式’在第4A圖之狀態中，在所有該等 區域（21Α至21C)中感應出與資料‘‘〇，，對應的向下極化，因 將該狀態表示為（000)。
另一方面，在第4Β圖之狀態中，在所有該等區域（2 J A 至21C)中感應出與資料“ 1 ’’對應的向上極化，而將該狀態 表不為（111)。 同樣地，在第4C圖之狀態中，在區域（21A)及（21B) 中感應出向下極化，並在區域（21C)中感應出向上極化。因 此，將該狀態表示為（010)。 在第4D圖之狀態中，在區域（21A)及（21B)中感應出向 317395 16 1307158 . 上極化，並在區域（21C)中感應出向下極化。因此’將該狀 k '態表示為（101)。 - 在第4E圖之狀態中，在區域（21A)及（21C)中感應出 - 向下極化，並在區域（21B)中感應出向上極化。因此，將該 - 狀態表示為（001)。 在第4F圖之狀態中，在區域（21A)中感應出向上極 ' 化，並在區域（21B)及（21C)中感應出向下極化。因此，將 該狀態表示為（100)。 • 在第4G圖之狀態中，在區域（21A)及（21C)中感應出 向上極化，並在區域（21B)中感應出向下極化。因此，將該 狀態表示為（110)。 此外，在第4H圖之狀態中，在區域（21A)中感應出向 下極化’並在區域（21B)及（21C)中感應出向上極化。因此， 將該狀態表示為（0 1 1)。 像故樣’可在第3A1I所示結構的具有FeRAM(⑼之 單-記憶單以存放可呈現人個不同值的3位元資訊。 ===之結果’構成該記憶單^通道應 界特性係導致與第3B圖所示 '貝讀叫的多價資料相對應之改變 ^ : 種臨界值的拎增品_， 丄J以猎由偵測此 值的改受而項出此種多價資 者。 寸如將於下文中說明 其次將說明將多價資料寫
(10)之方式。 A圖所不的FeRAM 第5A圖示出寫入資料_)的情形。 317395 1307158 凊麥閱弟5A目’將正寫入電壓+Vg施加到閘電極 仰，同時將？型擴散區（16)及（17)、以及矽基材⑴）都接 她:因此，在強介電質薄膜（21)的所有區域（21A至21〇 中係對應於$ 4A圖所示的狀態而感應出向下極化。 第5B圖示出寫入資料（111)的情形。 請參閱第5B圖，將負寫入電壓_Vg施加到閘電極 (23)，同時將p型擴散區（16)及（17)、以及矽基材（ΐι)都接 地。因此，在強介電質薄膜（21)的所有區域（21A至Η。） 馨中係對應於第4B圖所示的狀態而感應出向上極化。 第6A圖示出寫入資料（010)的情形。 請參閱第6A圖，首先根據第5 A圖所示之程序寫入資 料（〇〇〇) ’然後將該負寫入電壓_Vg施加到閘電極（23)以及 擴散區（16)及（17)，同時將矽基材（U)接地。因此，強介電 質薄膜（2 1)的區域（21C)產生極化的顛倒，因而實現了第4c 圖所示的狀態（010)。 第6B圖示出寫入資料（1〇1)的情形。 _ 請參閱第6B圖，首先根據第5B圖所示之程序寫入資 料（m)，然後將該正寫入電壓+Vg施加到閘電極（23)， 同時將矽基材（11)接地，並將擴散區（16)及（17)浮接。因 此，強介電質薄膜（21)的區域（21C)產生極化的顛倒，因而 實現了第4D圖所示的狀態（101)。 第7A圖示出寫入資料（001)的情形。 請參閱第7A圖，首先根據第5A圖所示之程序寫入資 料（000)，然後將擴散區（Π)接地，同時將該負寫入電壓施 317395 18 1307158 、加到間電極（23)、擴散區（16)、及矽基材⑴）。因此，區域 ' >(21B)產生極化的顛倒，且實現了第4E圖所示的狀態 (001)。 〜 弟7B圖不出寫入資料（1〇〇)的情形。 \ 請參閱第7B圖，首先根據第5A圖所示之程序寫入資 料（000)，然後將擴散區（16)接地，同時將該負寫入電壓施 加到閘電極（23)、擴散區（17)、及矽基材〇1)。因此，區域 (21A)產生極化的顛倒，且實現了第4]ρ圖所示的狀態 φ(100) 〇 表1概述第5Α及5Β圖、第6Α及6Β圖、第7Α及 7Β圖以及第8Α及8Β圊所示之寫入作業。 表1 第 — ___ 第二 VG Vs VD Vsub Vs VD (000), 正 接地 接地 接地 正 接地 接地 v sub 接i也 (111) 負 接地 接地 接地 「__ _ ——-~J Li 接地 接地 •ίέ地 (010) ---- ~ (101) 正 接地 接地 接地 接地 接地 ''| | —負 接地 止 開路 開路 (001) 正 接地 接地 接地 負 _ 接地 接地 — 負 負 ~ΐ~ (100) 正_ "ΙϋΓ 接地 接地 (011) 負 接地 接地 接地 「正， 接地 開路 只 正 (Π0) 負 接地 接地 接地 r正 開路 接地 正 •正寫入電壓 負：負寫入電壓 在表1中，vG代表被施加到閑電極（23)的問極電壓， Vs代表被施加到擴散區（16)的源極電壓’ Vd代表被施加 317395 19 13〇7158 •到擴散區（17)的汲極電壓，且VsuB代表被施加到矽基材（1 〇 „ •的基材電壓。 凊注意，表1所示之上述作業係針對以ρ通道M〇s 電晶體構成該記憶單元電晶體的情形。在n通道M0S電 晶體的情形中，係根據下表2而完成寫入作業。因為易於 自前文之說明而了解該寫入作業，所以將省略對該寫入作 業的進一步說明。 表2
—第9圖示出用來執行表i或表2所示的對 的寫入作業的電路結構之概要。 中，> 閱第9圖，寫入資料先在一資料辨別電路（1 〇 1) 八 辨幻私序，以便辨別與前文所述3位元資料有關的 貝數值，並將辨別的結果提供給一驅動電路（102)。 與動電路（102)在以ρ通道M〇s電晶體構成FeRAM(i〇) 3]7395 20 1307158
’之^ 士中^、查。旬其中儲存有前文所述的表1之ROM •()或者在以11通迢MOS電晶體構成FeRAM(i〇)之 情形中係杳詢其中德左亡& + 、f — 甲储存有刖文所述的表2之R〇M(103)， 並根據表1或表2而將間托+同，x r ^ a 今聞極屯壓VG、源極電壓Vs、汲極 電壓VD、及基材電壓ν-施加到㈣心⑽。 "人將“?'第1〇A及10B圖而說明自FeRAM(lO)讀取 多價資料之方式。 在本發明中’於讀取時，係將一讀取電壓Vg施加到 φ ~电極（23) ’並量測祕電流，而讀出被寫人強介電質薄 膜（21)的極化資訊，其Μ將第1GA及_圖所示之兩步 驟讀取程序用來讀出多價資訊。 打閱S 10Α圖’在第一步驟中，將一讀取電壓％施 7私極⑺），亚將擴散區（Μ)接地，且將一讀取没極電 =VD施加到擴散區（17),㈣測FeRAM(iQ)的第一 %流。 •後在第1 〇B圖所不之第二步驟中，將該讀取電壓 g ^加到閘電極（23) ’並將擴散區（17)接地，且將該讀取 二極电壓VD施加到擴散區〇6)，而偵測FeRAM⑽的一 弟一汲極電流。 此外，係根據下表3而自該第_ a篦—％朽_aa z 人讳 成乐及弟一汲極電流的組 D °貝破寫入FeRAM(l〇)的多價資料。 317395 21 1307158 表 >及極電流1 料
中間程度的 ^間程度的乂 f間程度的；^ ^〇〇〇y —--— 中間程度的小 中間程度的^ 中間程度的小
中間程度的，J
(oToT 因此，當資料（000)被寫入強介電質薄膜（21)時，第 汲極電流（汲極電流1}及第二汲極電流（汲極電流2)都有 大值（大），而此種情形指示被寫入的資料是（000)。 另一方面’在將資料⑴1)寫入強介電質薄膜⑼的 形中’第-沒極電流及第二波極電流都有_小值（小）， 此種情形係表示被寫入的資料為丨〗）。 此外，在將資料_)寫入強介電質薄膜（21)的情. 广該第-汲極電流及該第二汲極電流都具有一中間 =度的小），針間值係小於該大值與該小值的中值， 匕情形係指示被寫入的資料是（〇1〇)。 中，）卜在將資料（1〇1)寫入強介電質薄膜（21)的情9 問/亥第及極電流及該第二汲極電流都具有一中間值〇 此又的Α)_Ή間值係A於該大值與該小值的中值，r? ^形係指示了被寫入的資料是〇〇1)。 在將資料(〇〇1)寫入強介電質薄膜⑼的情形中，該, 317395 22 1307158 一及極電流具有“中間程度的大，，值，而該第二汲極電流具 •有“中間程度的小，，值。由此，指示了被寫入的資料是（〇〇1)。 • 在將資料（110)寫入強介電質薄膜（21)的情形中，該第 一汲極電流具有“小”值，而該第二汲極電流具有“中間程度 的小”值。由此，指示了被寫入的資料是（11〇) ^ 此外，在將資料（〇Π)寫入強介電質薄膜（21)的情形 中，該第一汲極電流具有“中間程度的小，，值，而該第二汲 極電流具有“小”值。由此，指示了被寫入的資料是（〇u)。 .第11圖示出用來根據表3而自FeRAM(10)讀出多 價資料的讀取電路之概要。 請參閱第11圖，將讀取閘極電壓Vg自一個字線選擇 電路（111)供應到FeRAM(l〇)的閘電極（23)，並將讀取汲極 電壓VD自位元線選擇電路（1丨2)供應到第一擴散區（16)。 然後將讀取閘極電壓VD供應到擴散區（17)，且每次由— 感測放大器（Π 3)债測;:及極電流。 此外，將感測放大器（113)的偵測結果提供給一資料判 I電路（114)，而該資料判斷電路（114)參考存放有表3的 ROM(l 15)而決疋所璜出的多價資料。此外，將決定的結果 提供給一輸出端。 第Π圖示出因而自該FeR am讀出的多價資料。 請注意，第12圖所示例子中被讀出的多價資料是具有 一價的值之2位元資料，其中我們可看出：汲極電流係對 應於被寫入強介電質薄膜（21)之二價的值（11)、（1〇)、（〇1)、 及（00)之資料而啦生明頌的改變，而此一現象證明了對此 317395 23 1307158 種多價資料的寫入及讀取確實是可行的。在第n圖所示 之實驗中，寫入電壓vG被設定為8伏特，讀取問極電=
Vg被設定為0.3伏特，且讀取汲極電壓Vd被設定為〇丄 伏特。 〜. 在第12圖所示之寫入/讀取實驗中，只有一個不對稱 的極化，因而於讀取時，無須為了參考表3以前文所述二 式決定極化的位置而交換源極及汲極區並比較汲極電=， 而係以類似於只債測汲極電流一次的傳統方法完成的 _決定。 、，、 在感應出衩數個不對稱的極化而完成資料寫入之情形 中，可交換源極及没極區，並比較因而侦測到的沒極電流 值，而進行資料讀取。 現在將參照其他實施例而說明本實驗所用的 FeRAM(lO)的製程之細節。 因此，採用本發明時’可在單一電晶體類型的ΡαΑΜ J實現多價記錄，而在實現大容量的非揮發性記憶體上已 亀致了傳統FeRAM難以達到的良好前景。 雖然資料保存時間目前仍然短於一個月，但是在許多 情況中，此種短保存時間的現象在實際使用以汉八从時並 不會產生問題’因而將本發明的FeRAM用來作為諸如個 人電腦等的電子裝置之主記憶體是可行的。 此外，雖然對趨勢的推斷並不必然保證正確的結果， 但是從該結果的推斷可預料：超過丨〇8秒（大約等於3年） 的資料保存時間應是可行的。此外，經由將絕緣薄膜⑽ 317395 24 1307158 . 及（2 〇)進—步地最佳化’應可將將資料伴在士 .噠1〇年。 寸十保存日守間延長到多 - 因為本發明的FeRAM(lO)的資料保存時間之延長， 以本發明的FeRAM(l〇)大幅減少了資料保存的電^力= ，耗，且可增加可攜式電子裝置的時脈逮度或記憶^量，， 且此種可攜式電子裝置的長使用時間成為可行的。此:， .使用以交流電源供應器操作的電子裝置時，能夠迅速的啟 動’而大幅改善了此種裝置的便利性。 曰此外，雖然本發明將石夕基材用於半導體基材⑴），但 是基材（11)可以是批次石夕基材（bulk silic〇n滅的⑹、蟲晶 基材中之任一種基材。 此外，基材（11)並不限於矽，而是亦可使 (SiGe)等的矽與其他第IV族 ' 丁'白0此合晶體。在此種情 /务該半導體基材的表面上形成之非晶體絕緣薄膜變成 ^有諸如鍺等的第IV族元切氧化物薄膜。 此外’雖然已針對記憶單元雷s脚s ,
恭 屯日日體疋P通這型MOS 电日日體的情形而說明了該第—者 伙工 只施例，但是本發明並不限 於P通道FeRAM，而是亦可摘田认 疋刀J週用於n通道FeRAM。
此外，雖然已針對單一雷B 』干电日日體構成記憶單元的單一電 日日體FeRAM之情形而說明了呼 兄乃了 5亥貫施例，但是本發明的閘 極、、’。構及驅動方法也適用於聲^山工/ 金曰麻* 用於4如由兩個電晶體等的複數個 電曰曰脰構成-個單-記憶單元之祕施。 此外，本發明並不限於第3A圖所示之MFIS類型的 337395 25 1307158
FeRAM(lO)，而是對省略掉絕緣薄膜（19)及（2〇)的MFs類 .型的FeRAM之情形也是有效的。 -[第二實施例] 在後文中，將說明本發明的第二實施例。 在本實施例中，在將資料寫到該第一實施例的 FeRAM(lO)時，係將被施加到閘電極的脈波電壓之寬度控 制為1微秒或更小（例如100奈秒），以避免發生大量的載 子注入到複晶ft Hf〇2薄膜(19)與二氧化矽薄膜⑽之間 酴的界面’且避免記憶窗口隨著該寫人作業而發生沿著正電 壓或負電壓的方向而相關聯地移動。 此外，使用本實施例時，係在將資料寫到該 FeRAM(lO)之前，先進行資料的讀取，且若所要寫入的資 料與業已被寫入的資料相同’則不進行寫入。因此，將注 入前述之界面的載子減至最少。 此外，若所要寫入的資料與業已被寫入的資料不同， ^在，人之後進行絲，且確認是否正常地執行了該寫 若决疋寫入是不正常的，則重複讀取及寫入作業。 此外，使用本實施例時，於資料寫入時，在提供寫入 貧料脈波之前，先提供相反極性的一寫入脈波。藉此，鑑 於施加一負電壓的情形與施加一正電壓 口移動的不同量，本實施例係於資料寫人時^ = ^ 性的貧料寫八脈波及該資料寫入脈波的脈波電壓及脈波寬 度的至少其中之一，因而抑制了記憶窗口的移動。 如此，在利用一負寫入脈波將資料寫到p通道型 317395 26 1307158 F RAM(IG)之情形中，記憶窗口的移動量大於使用—正寫 •亡” f月形t之移動量’因此’本實施例將正脈波的電 [，同：大於負脈波的電壓。在正電壓脈波具有諸如1〇 伏扣^丨月形中，係將負電壓脈波的電壓設定為-7伏特。 >或者’可將相同的絕對值用於正脈波及負脈波，並改 :正脈波與負脈波間之脈波寬度。例如，可將脈波電壓設 疋為^ 8伏特，並將正脈波寬度設定為6⑻奈秒，且將負 脈波見度設定為80奈秒’而補償資料寫入時的記憶窗口之 φ此種移動。 此外，可同時改變脈波電壓及脈波寬度。 [第三實施例] ^次將說明第3A圖所示FeRAM(1〇)之製程做為本發 月的第二貝％例。在該等圖式中，係以相同的代號表示前 文中已說明過的那些部分，且將省略對該等部分之說明。 请參閱第13圖，本實施例將p型矽基材用來作為矽 ^材（11) ’且以類似於傳統MOSFET製程之方式，在矽美 %(11)上形成STI裝置隔離結構（12)。 土 此外，在矽基材（11)中以對應於裝置隔離結構（12)所界 定的裝置區之方式形成η型井（13)，且在所形成的該裝置 區上形成一假性（dummy)閘極氧化物薄膜〇句及由多晶矽 構成的假性閘電極（15)。 此外’蔣該假性閘電極（15)用來作為一遮罩，而以— 離子植入製程將p型雜質元素導入矽基材（11)的裝置區 〇3)，因此，形成了 p型擴散區（16)及（17)。 ^7395 27 1307158 然後在第Μ目所示之步驟中，去除假㈣電極⑴) •及假性閘極氧化物薄膜（14),且藉由使用二氧化給⑽叫 孝巴材㈣et)的電子束蒸鑛沈積製程在石夕基材⑴）的整個表 面上形成二氧化铪（Hf〇2)的非晶體薄膜〇8)，且該非晶體 薄膜（18)的厚度為3至15奈米，而且最好具有5奈米的厚 度。 然後在第15圖所示之步驟中，在攝氏750至850产 的溫度下’以快速熱退火（RapiDThermal Anneal;簡^ #RTA)製程使第14圖所示之石夕基材⑴）在氧化環境下接受 1至1〇分鐘的熱處理程序。因此，將非晶體二氧化給（㈣，） 薄膜（18)轉換為複晶體二氧化铪（Hf〇2)薄膜（19)，且在複晶 體二氧化铪（Hf〇2)薄膜（19)與p型石夕基材⑴）之間的界面上 形成了厚度為2至5奈米的二氧化石夕（Si〇2)薄膜（2〇)。 此處請注意，複晶體二氧化給（Hf02)薄膜⑽可含有 某一程度的來源為p型矽基材（11)之矽。該二氧化铪 ^專膜自然地處於非晶體狀態。因此’該二氧化铪薄 :可具有非化子计里成分比率。此外，複晶體狀態對該二 氧化給（Hf02)薄膜並不是必要的，且可冑rta製程的條件 最佳化，而形成處於非晶體狀態的二氧化铪（Hf〇2)薄膜。 然後在第16圖所示之步驟中，以溶膠/凝膠（s〇1_gel) 製程在複晶體二氧化銓（Hf〇2)薄膜（19)上形成厚度為2〇〇 至400奈米的BNT強介電質薄膜，且在攝氏7〇〇至8〇〇 度的溫度下’在氧氣環境中進行3〇分鐘的熱退火製程。藉 此’該BNT薄膜經歷了結晶化，而形成了辑鈦礦⑽。她⑽ 317395 28 1307158 結構的複晶體強介電質薄膜（21)。 ，然後在第Π圖所示之步驟中，在強介電質薄膜卯 上沈積厚度為100奈米的諸如氧化舒銷（SrRu〇3)等的導雨 氧化物薄膜（22)，且進-步在該導電氧化物薄膜（22)上沈積 厚度為150奈求的翻（pt)薄膜（23)。此外，根據需求，而在 攝氏7〇〇i_度的溫度下之氧化環境中，對所㈣㈣ 構施加30分鐘之熱退火製程。 然後在第18圖所示之步驟t，對前述薄膜的疊合_ 肇結構施加圖案化製程，因而形成閘極結構（24)。 此外，雖然圖中並未示出，但是在所得到的第18圖 所示之結構上形成-層間絕緣薄膜，並以對應於該p型源 極區、該P型沒極區、及該翻（Pt)薄膜之方式形成若干接 觸孔。此外，以各別的通孔栓（via_plug)填滿該等接觸孔。 此外，根據需求而在該層間絕緣薄膜上形成多層内連 線結構，因而完成了第3A圖所示MFIS結構的單一電晶 體記憶單元（1 〇)之基礎結構。 ❿第19目示出根據本實施例而製造白勺FeRAM(10)之資 料保存時間。 、 請參閱第19圖，可看出：在經過3〇天（大約等於 =6^106秒）的時間之後，被寫入資料“丨，，的記憶單元之汲極 电肌Id具有超過1 〇 7安培的值，而在被寫入資料“〇，，的記 憶單兀中，在經過30天的時間之後，維持小於⑴安培 的一汲極電流Id。因此，縱使在經過3〇天之後，利用本 λ鈀例的製程製造的FeRAM也可偵測出資料“〗，，與資料
31739S 29 1307158 “ο”間之差異。 • 使用本實施例時，係以電子束蒸鍍沈積製程在第16 *圖所示之步驟中沈積出二氧化銓（Hf02)薄膜（18)，但亦可 將諸如有機金屬化學汽相沉積（Metal OrganiCChemical Vapor Deposition;簡稱MOCVD)等其他的薄膜形成製程 用於該目的。在以MOC VD製程形成二氧化铪（Hf02)薄膜 (18)的情形中，可將4-三級丁氧基給（tetratertiarybutoxy hafnium)用來作為氣體源。 | 此外，使用本實施例時，請注意：複晶體絕緣薄膜（19) 並不限於二氧化铪（Hf02)薄膜，而是可將含有二氧化姶 (Hf02)的任何高K值介電質薄膜用來作為主要成分。因 此，可將HfSiOx、HfA10x、或氮氧矽铪（HfSiON)等的薄 膜用來取代二氧化铪（Hf02)薄膜。 此外，雖然本發明係以溶膠/凝膠製程形成強介電質薄 膜（21 )，但是本發明決不限於溶膠/凝膠製程，而是亦可使 用濺鍍製程、MOCVD 製程、或有機金屬裂解 •Metal-OrganiCDecomposition ;簡稱 MOD)製程。 此外，雖然本實施例係以摻鈦鈦酸鉍（BNT)薄膜形成 強介電質薄膜（21)，但是強介電質薄膜（21)並不限於摻鈦鈦 酸鉍（BNT)，而是亦可使用锆鈦酸鉛（PZT)、鈦酸鉍鑭 (BLT)、钽酸锶鉍（SBT)、鈦酸鉍（BTO)、及鍺酸鉛（PGO) 等材料中之任一種材料。此外，可以極小量的鈦（Nd)或鑭 (La)等的材料摻雜該強介電質薄膜。 此外，雖然本實施例在強介電質薄膜（21)上提供了氧 30 317395 1307158 :==之導電氧化物薄膜(22)'但是導電氧化物薄 氧化尋r〇)'而是亦可使用諸如氧㈣ (2或—魏鉉（叫）等的其他導電氧化物。 此外，雖然本實施例將彻用來作為半導 將批切基材、以基材' 及絕緣層上覆 石夕（SOI)基材中之任—種基材用於基材⑴）。 此外，本發明中之半導體基材⑴）並不限於石夕基材， 而是亦可使用諸如石夕鍺（slGe)等的石夕與另一第IV族元素 Ό此"a體。在使用此種混合晶體的情形中，該基材的表 面上，成之非晶體絕緣薄膜變成含有諸如錯等的額外第 IV族元素之氧化矽薄膜。 、 [第四實施例] 第20圖示出根據本發明的第四實施例的FeRAM(i〇A) 之”。構纟中係以相同的代號表示前文中已說明過的第2〇 圖所示之那些部分’且將省略對該等部分之說明。 4^閱第2〇目’在執行第16圖所示之圖案化製程 守本Λ施例在p型源極區（16)及p型汲極區（17)上留下了 複晶體二氧化铪（Hf〇2)薄膜（19)及氧化矽薄膜（2〇)。 根據本發明’由於留下了難以進行圖案化的二氧化銓 (Hf〇2)溥胰，而使閘極結構（25)的圖案化製程變得較容易。 [第五實施例] 第21圖不出根據本發明的第五實施例的FeRAM(1〇B) 之結構，其中係以相同的代號表示前文中已說明過的第2丄 圖所不之那些部分，且將省略對該等部分之說明。 31 317395 1307158 請參閱第21圖，本實施例在形成閘極結構（24)之後， ，進行離子植入製程，以便形成擴散區（16)及〇7)，且係將間 .極結構(24)用來作為自對準遮罩，而不是以第13圖所示之 程序執行該離子植入製程。 根據本實施例，可減少因閘電極與擴散區⑽及（17) 重疊而產生的寄生電容。 此外，雖然已麥照較佳實施例而說明了本發明，但是 ί發明決不限於這些特定實施例，且可在不脫離本發明的 馨範圍下進行各種變化及修改。 【圖式簡單說明】 第 第 原理； 第 FeRAM 第 等 eRAM 第 FeRAM 第 FeRAM 第 FeRAM 第 1圖不出傳統MFIS結構的FeRAM之構造； 2A至2C圖係用來解說第1圖所示FeRAM之操作 3A及3B圖不出根據本發明的第一施例的 之結構及操作； 4A至圖示出根據本發明的該第一實施例的钱 中之多價記錄之概要； 、 二及二圖示出根據本發明的該第一實施脚 中之夕仏δ己錄之—個例子； 、 6:二1示出根據本發明的該第-實施綱 中之多h兄錄之其他例子； 7 A及7 B圖示屮扭4南 中之多價記錄之明的該第-實施雜 8A及犯圖示出根據本發明的該第-實施例的言! 32 317395 1307158
FeRAM中之多價記錄之其他例子； •第9目不出本發明的該第一實施例的該FeRAM所用 '的多價資料記錄電路之結構， 第10A及10B圖示出自本發明的該第一實施例的該 FeRAM讀取多價資料之方式. 第11圖^出本發明白n亥第一實施例的言亥FeRAM所用 的多價資料記錄電路之結構· 、 第12圖不出自本發明的該第一實施例的該FeRAM讀 肇取多價資料之一個例子； 第13至18圖示中柄祕ι_
出根據本發明的第三實施例的FeRAM 之製程； 第19 ϋ不出根據本發明的該第三實施例而製造的 FeRAM之資料保存特性； 第2 0圖示出根據太级 象承發明的第四實施例的FeRAM之結 構；以及 的第五實施例的FeRAM之結 弟21圖示出根據本發明 【主要元件符號說明】 強介電質記憶體 12
14 16,17 20 21A 1〇,10A,10B,40 11 矽基材 13 裝置區 15 假性閑電極 19 一乳化給薄膜 21，46強介電質薄膜 裝置隔離結構 假性閘極氧化物薄膜 擴散區 氧化矽薄膜 第一區 317395 33 1307158 21B 第二區 21C 區域 22 導電氧化物薄膜 23,47 閘電極 24 閘極結構 41 基材 41A 裝置區 42 裝置隔離薄膜 43 源極區 44 >及極區 45 緩衝絕緣薄膜 46 強介電質薄膜 47 閘電極 101 資料辨別電路 102 驅動電路 103,115 唯讀記憶體 丨111 字線選擇電路 112 位元線選擇電路 113 感測放大器 114 資料判斷電路 34 317395

Claims (1)

  1. 第94130832號專利申請案 9 W ?修!)替換頁 1307158 •十、申請專利範圍： • ι\ 一種強介電質記憶體裝置，包含： 半導體本體，係包含第一導電性類型的通道區； 閘電極，係經介強介電質薄膜而在該半導體本體上 以對應於該半導體本體中之該通道區的方式形成；以及 、第二導電性類型的第一及第二擴散區，係形成在該 半導體本體中之該通道區的各別橫向側， 其中，該強介電質薄膜包含：位於該第一擴散區附 近之第一區；位於該第二擴散區附近之第二區；以及位 於該第一與第二區之間之第三區， 其中，該第一、第二、及第三區帶有相互獨立的各 別極化。 2.如申請專利範圍冑1項之強介電質記憶體裝置，進 步包含： 驅動電路，用卩將各別的驅動電壓施加到該間電 •極該第一及第二擴散區、以及該半導體本體，且在該 強介電質薄膜的該第一至第三區中感應出各別的極 化；以及 夕資料辨別電路’係被供應多價資料’且係回應於該 多價資料的值而控制該驅動電路， 其中，該驅動電路係執行：第一寫入步驟，用以將 ^目同的極化感應到該第-至第三區中之所有區；以及在 …第冑入步驿之後的第二寫入步驟’用以使該第一、 第二、及第三區中之一區中之該極化顛倒。 317395修正本 35 第94130832號專利申譆案 丨(%年涵4換頁I 1307158 ( /j H l^JLu^ 3.如申叫專利範圍第2項之強介電質記憶體裝置， .該驅動電路執行下列作業中之任一作業：⑴將第一極性 的一寫入電壓施加到該閘電極，並將該第一及第二擴散 區以及4半導體本體接地；（2)將第二極性的一寫入電壓 施加到該閘電極，並將該第—及第二擴散區以及該半導 體本體接地，（3)在該步驟⑴之後，將該第二極性的該 寫，電壓施加到該閘電極、該第一及第二擴散區，並將 該半導體本體接地；（4)在該步驟（2)之後，將該第一極 性的該寫入電壓施加到該閘電極，浮接該第一及第二擴 散區’並將該半導體本體接地；（5)在該步驟⑴之後， 將該第—極性的該寫人電壓施加到該閘電極、該第一擴 ^區、及該半導體本體，並將該第二擴散區接地；⑹ 该步驟（1)之後，將該第二極性的該寫入電壓施加到該 二：極、該第二擴散區、及該半導體本體，並將該第-^區接地；⑺在該步驟⑺之後，將該第-極性的該 ==壓施加職閘電極及該半導體本體，將該第一擴 =接地，並浮接”二擴散區；以及⑻在該步驟⑺ 二極性！該寫入電壓施加到該閉電極及該 地。々接該第—擴散區’並將該第二擴散區接 =二專利乾圍第】項之強介電質記憶體裝置，進一 :二―讀取電路’該讀取電路係執行：第一讀取步 第-讀取汲極義加該間電極，並將 μ弟擴放區，而偵測第一汲 317395修正本 36 第94130832號專利申請案 1307158 極電流；以及第二讀取步驟，該步驟係將一 堡施加到該閘電極’並將第二讀取汲極電壓施加到該第 二擴散區’而偵測第二汲極電流， 該強介電質記憶體震置進一步包含一個資料 電路1以自該第—及第二汲極電流的組合而決定分別 在。亥第第一、及第三區中所感應出的極化之组合。 5. -種強介電質記憶體裝置之多價資料記錄方法，該強介 電質記憶體裴置包含：經介強介電質薄臈而在包含有第 -導電性類型的通道區之半導體本體上形成之一閘電 極，其中該閘電極係以對應於該半導體本體中之該通道 區的f式而位於該半導體本體上；以及在該半導體本體 :之3亥，道區的各別橫向側形成之第二導電性類型的 第一及第二擴散區，其中該強介電質薄膜包含··位於該 第-擴散區附近之第一區；位於該第二擴散區附近之第 二區；以及位於該第—與第二區之間之第三區， 該記錄方法包含下列步驟：在該第—至第三區中獨 立地感應出極化；而感應出極化之該步 中之任-步驟:0)將第一極性的一寫入電屋 電極’並將該第-及第二擴散區以及該半導體本體接 地:（2)將第二極性的—寫人電壓施加到該間電極，並將 該第一及第二擴散區以及該半導體本體接地在該步 驟⑴之後，將該第二極性的該寫人電M施加到該間$ 極、該第-及第：擴散區’並將該半導體本體接地；⑷ 在該步驟(2)之後’將該第一極性的該寫入電壓施加到該 3Π395修正本 37 第 9413〇pH 利申讀 〔9騎角月雜轉：換頁 >子接該第一及第二擴散區，並將該半導體本體 1307158
    、.，地，（5)在該步驟（1)之後，將該第二極性的該寫入電 壓施1該閘電極、該第—擴散區、及該半導體本體， 並將S亥第二擴散區接地；(6)在該步驟⑴之後，將該第 一極性的該寫入電壓施加到該閘電極、該第二擴散區、 及該半導體本體，並將該第-擴散區接地；⑺在該步驟 (2)之後，將該第一極性的該寫入電壓施加到該閘電極及 鲁'^導體本體，將該第—擴散區接地，並浮接該第二擴 政區，以及（8)在該步驟（2)之後，將該第一極性的該寫 入電壓施加到該閘電極及該半導體本體，浮接該第一擴 散區，並將該第二擴散區接地。 6.種強；丨電貝记憶體的多價資料之讀取方法，該強介電 質記憶體裝置包含：經介強介電質薄膜而在包含有第一 導電性類型的通道區之半導體本體上形成之一閘電 極，其中該閘電極係以對應於該半導體本體中之該通道 _ 區的方式而位於該半導體本體上；以及在該半導體本體 中之該通道區的各別橫向侧形成之第二導電性類型的 第一及第二擴散區，其中該強介電質薄膜包含：位於該 第一擴散區附近之第一區；位於該第二擴散區附近之第 二區；以及位於該第一與第二區之間之第三區 該讀取方法包含： 第一讀取步驟，該步驟係將一讀取電壓施加到該閘 電極，並將第一讀取汲極電壓施加到該第一 谓測第一汲極電流； ’、 而 317395修正本 38 1307158
    9‘
    第94130832號專利申請案 (y?_年-5 月 23 曰)~~Ί 力钫结士 年月日修正替換買 ^ u弟—讀取步驟之後進行的第二讀取一 :係將該讀取電壓施加到該閘電極，並將第二讀取汲極 甩[%加到該第二擴散區，而偵測第二汲極電流；以及 ―、自―該第一及第二汲極電流的組合而決定在該第 第一、及第三區中所被導致的極化之組合。 申二專利圍第6項之方法，其中，該第二汲極區係 在該第—讀取步驟中被接地，且該第1極區係在該第 一績取步驟中被接地。 如申請專利範圍第6 固弟6項之方法，其中，該第一讀取步驟 '、匕3將4第一汲極電流決定為對應於四個電流位準 ^其中-電流位準的步驟，且該第二讀取步驟係包含將 ^第二沒極電流決定為對應於該等四個電流位準之其 中一電流位準的步驟。 種強介電質記憶體裝置，包含： f導體本體，係包含矽作為主要構成元素； 、巴、㈣膜’係以對應於該半導體本體中之通道區的 方式形成在該半導體本體上； 強；I電質薄膜’係形成在該絕緣薄膜上； 問電極，係形成在該強介電質薄膜上；以及 源極及及極區’係形成在在該半導體本體中之該通 道區的各別橫向侧， 其：該絕緣薄膜包含:含有氧化矽作為主要成分之 、/曰體薄膜、以及含有二氧化給卿2)作為主要成分之 设晶體薄膜的層疊體。 3】7395修正本 39 1307158 -.ίο.如申請專利 第94130832號專利申請案 所，·年 5 - 年月日修正替換頁 範圍第9項之強介電質記憶體裝士 ^其-中-T 該非晶體薄膜具有2至5奈来的薄膜厚度。 11 ·如申請專利範圍第9項之強介電質記憶體裝置，其中， 該複晶體薄膜包含二氧化铪（Hf02)、HfSiOx、HfA10x、 及氮氧矽铪（HfSiON)中之任一者。 12. 如申請專利範圍第9項之強介電質記憶體裝置，其中， 該強介電質薄膜包含由鍅鈦酸鉛（Pb(zr，Ti)03)、鉅酸锶 鉍（SrBLTasO9)、摻鑭鈦酸鉍（(Bi，La)4Ti3〇12)、摻鉉鈦酸 錢（(Bi，Nd)4Ti3〇12)、鈦酸叙（Bi4Ti3〇12)、及鍺酸錯 (PbsGesOn)中之任一者所構成之複晶體薄膜。 13. 如申請專利範圍第12項之強介電質記憶體裝置，其 中，係進一步以一微量元素摻雜該強介電質薄膜。 14. 如申請專利範圍第9項之強介電質記憶體裝置，其中， 該閘電極包含一疊合薄膜，該疊合薄膜喺在與該強介電 質薄膜的界面包含一導電氧化物薄膜。 15. 如申请專利範圍第14項之強介電質記憶體裝置，其 中，該導電氧化物薄膜包含二氧化銥（Ir〇2)、氧化釕 (Ru〇2)、及氧化釕鋰（SrRu〇3)中之任一者。 16. -種製造強介電質記憶體震置之方法，包含下列步驟： 在含有矽作為主要構成元素之半導體基底上沈積 含有二氧化銓（Hf〇2)作為主要成分之非晶體絕緣薄 施加熱氧化製程而將該非晶體絕緣薄膜轉換為含 有氧化铪(Hf〇2)作為主要成分之複晶體薄膜， 317395修正本 40 1307158 ㈣觸號專利申請案 ’、中將該非晶體絕緣薄膜轉換為該複 '= 包含下列步驟:同時在與該半導體本體的界:： _化矽作為主要成分之非晶體薄膜。 "電質記憶體裝置之驅動方法’該強介電質記憶 ' ^包含：半導體本體’係包含石夕作為主要成分.絕 ·=，係在該半導體本體上以對應於該半導體本體； 的方切成；在朗緣_上形叙強介電質 ==強介電質薄膜上形成之閘電極;以及在該半 極區，其%^=道區的各別橫向側形成之源極及沒 、 k、心緣潯膜具有將含有氧化矽作為主要 晶體薄膜與含有二氧化_2)作為主要成分 之稷晶體薄膜予以層疊之結構， 要成刀 介電==包含下列步驟:當將新的資料寫到該強 置時’在將資料寫到該強介電質記憶體 :别’先自該強介電質記憶體裝置讀出資料， 所』:將要破寫入的該新的資料與已被寫到該強介 貝記憶體裝置而自該強介 祖相Π症, * "电貝5己憶體裝置讀出的該資 ’二.，该驅動方法係阻止寫入該新的資料， 田將要破寫到該強介f f 體 料與已被寫到該強介電質記憶體裝置而自 記憶體裝置讀出的呤次把τ ^ ^ ^ 之後許出心同時，該驅動方法係在寫入 確地寫到^強:貝料’攸而確認是否已將該新的資料正 確地寫到5亥強介電質記憶體裝置， 當該新的資料並未被正確地寫到該強介電質記憶 3]7395修正本 41 1307158 第94130pl麓專利申靖宏 體裝置時，該驅動太、.上ff ▼歸 - 勒万法重钹該讀取及寫入步 18. -種強介電質記憶體褒 * μ ^ ^ ^ λ . , ^ %助万沄《亥強介電質記憶 :3 . +導體本體’係包含石夕作為主要成分；絕 緣溥膜，録該铸體本體h謂應於料導體本體中 =通道區的方式形成；在該絕緣薄膜上形成之強介電質 薄膜，在該強介電質薄膜上形成之閘電極；以及在該半 導體本體中之該通道區的各別橫向側形成之源極及沒 極區，其中，該絕緣薄膜具有將含有氧化矽作為主要成 分之非晶體薄膜與含有二氧化铪（Hf02)作為主要成分 之複晶體薄膜予以層疊之結構， 當寫入新的資料時，該驅動方法將用於該新的資料 之資料寫入脈波施加到該閘電極， 其中’在施加用於該新的資料之該資料寫入脈波之 前，先施加與用於該新的資料之該資料寫入脈波的極性 相反之反相資料寫入脈波。 籲19.如申請專利範圍第18項之方法，其中，當寫入該新的 資料時，係在該資料寫入脈波與該反相資料寫入脈波之 間改變脈波電壓及脈波寬度的至少其中之以避免記 憶窗口的移動。 17395修正本 42 ^ 1307158 _ ., "月j日修正替換頁
    崙醛/1?蚧 醒：}CS1撅 J >
    竭la1填运 ϋ ·1 > 醒芻
    製»麵.
TW094130832A 2004-09-10 2005-09-08 Ferroelectric memory, multivalent data recording method and multivalent data reading method TWI307158B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004263639 2004-09-10
JP2005252504A JP4785180B2 (ja) 2004-09-10 2005-08-31 強誘電体メモリ、多値データ記録方法、および多値データ読出し方法

Publications (2)

Publication Number Publication Date
TW200623394A TW200623394A (en) 2006-07-01
TWI307158B true TWI307158B (en) 2009-03-01

Family

ID=36179831

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094130832A TWI307158B (en) 2004-09-10 2005-09-08 Ferroelectric memory, multivalent data recording method and multivalent data reading method

Country Status (4)

Country Link
US (1) US7465980B2 (zh)
JP (1) JP4785180B2 (zh)
KR (1) KR100728148B1 (zh)
TW (1) TWI307158B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393961A (zh) * 2016-05-17 2017-11-24 格罗方德半导体公司 半导体装置及方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5081069B2 (ja) * 2008-06-09 2012-11-21 パナソニック株式会社 半導体記憶装置
JP2010079941A (ja) 2008-09-24 2010-04-08 National Institute Of Advanced Industrial Science & Technology 半導体不揮発記憶装置
KR101021973B1 (ko) 2008-09-26 2011-03-16 서울대학교산학협력단 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과정보판독방법
TW201027715A (en) * 2008-12-23 2010-07-16 Ibm Memory element
KR101042520B1 (ko) * 2009-01-05 2011-06-20 한국과학기술원 멀티 비트 저장 가능한 메모리 장치
US8633118B2 (en) * 2012-02-01 2014-01-21 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
US8865538B2 (en) 2012-03-30 2014-10-21 Tokyo Electron Limited Method of integrating buried threshold voltage adjustment layers for CMOS processing
JP5828570B2 (ja) * 2012-06-05 2015-12-09 国立研究開発法人産業技術総合研究所 半導体強誘電体記憶トランジスタおよびその製造方法
JP2014053571A (ja) 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
US8865581B2 (en) 2012-10-19 2014-10-21 Tokyo Electron Limited Hybrid gate last integration scheme for multi-layer high-k gate stacks
US9231206B2 (en) * 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
DE102015015854B4 (de) 2015-12-03 2021-01-28 Namlab Ggmbh Integrierte Schaltung mit einer ferroelektrischen Speicherzelle und Verwendung der integrierten Schaltung
US9934837B2 (en) * 2016-03-01 2018-04-03 Micron Technology, Inc. Ground reference scheme for a memory cell
JP6751866B2 (ja) 2016-04-22 2020-09-09 国立研究開発法人産業技術総合研究所 半導体強誘電体記憶素子の製造方法及び半導体強誘電体記憶トランジスタ
TWI690080B (zh) * 2016-06-08 2020-04-01 聯華電子股份有限公司 半導體元件
KR20180111304A (ko) 2017-03-31 2018-10-11 에스케이하이닉스 주식회사 강유전성 메모리 장치
US10276697B1 (en) * 2017-10-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance FET with improved reliability performance
KR102411185B1 (ko) * 2017-10-31 2022-06-21 에스케이하이닉스 주식회사 강유전성 메모리 소자 및 이의 제조 방법
KR102025007B1 (ko) * 2018-02-23 2019-09-24 서울대학교산학협력단 비휘발성 강유전체 메모리 소자 및 이의 구동 방법
KR102578816B1 (ko) * 2018-03-16 2023-09-15 에스케이하이닉스 주식회사 강유전성 메모리 장치
JP2019169574A (ja) 2018-03-23 2019-10-03 東芝メモリ株式会社 半導体記憶装置
KR102527568B1 (ko) * 2018-06-22 2023-05-03 에스케이하이닉스 주식회사 강유전성 반도체 소자
DE102018212736B4 (de) * 2018-07-31 2022-05-12 Christian-Albrechts-Universität Zu Kiel Ferroelektrische Halbleitervorrichtung mit einer einen Mischkristall aufweisenden ferroelektrischen Speicherschicht und Verfahren zu deren Herstellung
US11380708B2 (en) 2019-08-30 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Analog non-volatile memory device using poly ferroelectric film with random polarization directions
DE102020100777A1 (de) * 2019-08-30 2021-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Analoge nichtflüchtige Speichervorrichtung unter Verwendung eines polyferroelektrischen Films mit zufälligen Polarisationsrichtungen
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
JP2021150523A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置
US11855204B2 (en) 2020-04-20 2023-12-26 Unist (Ulsan National Institute Of Science And Technology) Ultra high-density memory and multi-level memory device and method of fabricating the same
KR20210130090A (ko) * 2020-04-20 2021-10-29 울산과학기술원 초고밀도 메모리 및 멀티레벨 메모리 소자, 및 그 제조 방법
US11508427B2 (en) * 2020-05-28 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and write method
KR102527013B1 (ko) 2020-05-28 2023-04-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 메모리 회로 및 기록 방법
DE102021105038A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mehrbit-speichervorrichtung und verfahren zum betreiben derselben
US11532746B2 (en) 2020-05-29 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-bit memory storage device and method of operating same
FR3116151A1 (fr) * 2020-11-10 2022-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’une structure de piegeage d’un substrat utile
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3602887A1 (de) * 1986-01-31 1987-08-06 Bayer Ag Nichtfluechtiger elektronischer speicher
JPH05152578A (ja) 1991-11-29 1993-06-18 Olympus Optical Co Ltd 強誘電体メモリ装置
JP3098629B2 (ja) * 1992-09-18 2000-10-16 株式会社日立製作所 強誘電体トランジスタ、それを用いた半導体記憶デバイス、半導体応用機器及び人工知能システム
JPH07122661A (ja) 1993-10-27 1995-05-12 Olympus Optical Co Ltd 強誘電体メモリ装置
JPH1140759A (ja) 1994-03-29 1999-02-12 Olympus Optical Co Ltd 強誘電体メモリ装置
WO1995026570A1 (fr) 1994-03-29 1995-10-05 Olympus Optical Co., Ltd. Dispositif a memoire ferro-electrique
JP3588376B2 (ja) 1994-10-21 2004-11-10 新日本製鐵株式会社 強誘電体メモリ
JPH08181289A (ja) 1994-12-26 1996-07-12 Yasuo Tarui 強誘電体薄膜と基体との複合構造体およびその製造方法
JP3221854B2 (ja) * 1997-11-14 2001-10-22 ローム株式会社 強誘電体層を用いた半導体メモリ
JP2000040378A (ja) 1998-07-24 2000-02-08 Toshiba Corp 多値強誘電体メモリ
JP2000243090A (ja) 1999-02-19 2000-09-08 Toshiba Corp ダイナミック型半導体記憶装置
JP2001094065A (ja) 1999-09-20 2001-04-06 Toshiba Corp 強誘電体メモリ及びその製造方法
JP2001102465A (ja) 1999-09-30 2001-04-13 Rohm Co Ltd 不揮発性メモリ
JP2001267515A (ja) 2000-03-16 2001-09-28 Seiko Epson Corp 強誘電体メモリ素子
JP2002269973A (ja) 2000-12-28 2002-09-20 Seiko Epson Corp 強誘電体メモリ装置およびその駆動方法
US6531324B2 (en) 2001-03-28 2003-03-11 Sharp Laboratories Of America, Inc. MFOS memory transistor & method of fabricating same
US6602720B2 (en) 2001-03-28 2003-08-05 Sharp Laboratories Of America, Inc. Single transistor ferroelectric transistor structure with high-K insulator and method of fabricating same
US6609339B1 (en) 2001-06-22 2003-08-26 William Pardue Method and apparatus for coupling wall panels of a building
US6534326B1 (en) 2002-03-13 2003-03-18 Sharp Laboratories Of America, Inc. Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films
JP4206683B2 (ja) 2002-03-27 2009-01-14 セイコーエプソン株式会社 強誘電体メモリ
JP3987389B2 (ja) 2002-07-10 2007-10-10 株式会社東芝 半導体記憶装置
US6714435B1 (en) * 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US7008833B2 (en) * 2004-01-12 2006-03-07 Sharp Laboratories Of America, Inc. In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393961A (zh) * 2016-05-17 2017-11-24 格罗方德半导体公司 半导体装置及方法

Also Published As

Publication number Publication date
JP2006108648A (ja) 2006-04-20
US7465980B2 (en) 2008-12-16
KR20060051154A (ko) 2006-05-19
KR100728148B1 (ko) 2007-06-13
TW200623394A (en) 2006-07-01
US20060081901A1 (en) 2006-04-20
JP4785180B2 (ja) 2011-10-05

Similar Documents

Publication Publication Date Title
TWI307158B (en) Ferroelectric memory, multivalent data recording method and multivalent data reading method
CN104810269B (zh) 具有铁电氧化铪的半导体装置及形成该半导体装置的方法
JP3460095B2 (ja) 強誘電体メモリ
JP4775849B2 (ja) 半導体素子及びそれを用いた半導体記憶装置、及びそのデータ書込み方法、データ読出し方法、及びそれらの製造方法
US9053802B2 (en) Ferroelectric memory cell for an integrated circuit
CN106463513A (zh) 极性、手性及非中心对称铁电材料，包含此类材料的存储器单元及相关装置及方法
US20090261395A1 (en) Integrated Circuit Including a Ferroelectric Memory Cell and Method of Manufacturing the Same
CN104471702B (zh) 半导体铁电存储晶体管及其制造方法
CN101645446A (zh) 具有介电层的集成电路
TW201637172A (zh) 記憶體結構
CN108369956A (zh) 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法
KR20190008047A (ko) 강유전성 메모리 소자
CN107134487A (zh) 一种基于氧化铪的铁电栅结构及其制备工艺
WO2021112247A1 (ja) 不揮発性記憶装置、不揮発性記憶素子及びその製造方法
JPWO2007110950A1 (ja) 半導体記憶装置及びその製造方法
CN107452742A (zh) 半导体强电介质存储元件的制造方法和半导体强电介质存储晶体管
CN101000926A (zh) 铁电场效应晶体管存储器件结构及制备方法
US6960801B2 (en) High density single transistor ferroelectric non-volatile memory
US20220285374A1 (en) Wakeup free approach to improve the ferroelectricity of feram using a stressor layer
JP3627640B2 (ja) 半導体メモリ素子
TW456043B (en) Ferroelectric memory apparatus and manufacturing method therefor
TW502255B (en) Method for reading and storing a state from or in a ferroelectric transistor in a memory cell, and a memory matrix
CN1319256A (zh) 减少四方性的铁电薄膜
WO2005117103A1 (ja) 半導体装置及びその製造方法
TWI277178B (en) Non-volatile memory and fabricating method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees