TWI299871B - Sense amplifier for a memory having at least two distinct resistance states - Google Patents

Description

1299871 玖、發明說明： 【先前申請案參考】 本專利申請係於2002年6月28日提出美國專利申請，專利 申請案號為10/184,784。 【發明所屬之技術領域】 本發明係關於磁電阻式隨機存取記憶體（MRAM)及其它 $己fe體’其中該記憶體位元具有至少兩個不同阻抗狀態， 而且更明確地說，係關於此等記憶體的感測放大器電路。 【先前技術】 非揮發性記憶體裝置（例如快閃記憶體）係電子系統中極 為重要的組件。快閃記憶體是現今使用的主要非揮發性記 憶體裝置。快閃記憶體的缺點包括高電壓要求及緩慢的程 式化和抹除時間。另外，快閃記憶體的寫入持續性極差， 於記憶體失效之前僅有104-106個循環。此外，為保持合理 的貝料圮憶力，必須以該等電子所看見的隧穿屏障來限制 該閘極氧化物的比例。因此，快閃記憶體會受限於其可縮 放的尺寸。 為克服该些缺點’已經有人採用其它類型的非揮發性記 憶體。其中一種此種裝置便係磁電阻式RAM(下文中稱為 MRAM)。不過，為符合市場的實際需求，MRAM必須具有 可相稱於目前記憶體技術的記憶體密度；必須可縮放以供 未來世代使用；必須作業於低電壓下；必須具有低功率消 耗；以及必須具有極佳的讀取/寫入速度。 穿隱接面（TJ)的阻抗會依照該穿隧接面上方與下方的磁 86325 1299871 性層的極化狀態來改變數值。該阻抗會從該等磁場被排列 於相同方向時妁低阻抗數值改變成該等磁場被排列於相反 方向時的較高阻抗數值。該等數值的變化約為百分之三十 。所以，如果低阻抗數值為1 〇 K歐姆的話，高阻抗數值便 約為1 3 K歐姆。MRAM的感測放大器必須偵測數值中的差異 。因為該阻抗的標稱數值會因處理方式而發生變化，所以， 藉由比較一位元中該TJ的阻抗與鄰近中點參考值（其為處於 咼狀悲中的參考位元與處於低狀態中的參考位元的中點）以 偵測一位元的狀態相當地實用。維持對稱性也非常重要，如 此方能平衡該等位元線路之寄生阻抗與電容的負載，以及平 衡行多工處理能力。由Re〇hr等人提出的美國專利案第 6,269,040 號中，標題為“Interc〇nnecti〇n netw〇rk f〇r connecting memory cells to Sense Amplifiers”，便將一單元 的阻抗和咼參考值與低參考值間的平均阻抗作比較。在 Reohr等人提出的電路中，藉由共用兩個不同子陣列的參 考值，用以形成該中點參考值，已經幾乎平衡該負載（但尚 未被完全平衡）。不幸的係，此種解決方式仍然需要兩個感 測放大器來實現。此外，對於需要大量電流對與該等穩態 電流化號相關的位元線路電容進行充電的記憶體陣列而 T，例如在MRAM中，大邵份的感測時間可能都花在進行 位元線路充電與等化處理上。 最為大永熱知的感測放大器的輸出終端非常容易響應該 感測放大器之輸入節點上的移動。當該等輸入節點被充電 至其穩態位準時，此感應性便會於該等輸出節點上造成擺 86325 1299871 動。於電壓擺動期間，電容性不平衡可能會主導該暫能_ 號，因而導致差動信號損失及作業速度損失。 MRAM可確保通用記憶體的高速與非揮發狀態。為實現此 承諾，必須進一步地改良速度與記憶體面積效率，尤其是 已儲存之資料數值的感測速度。 【發明内容】 於&己t思體（1 0)中’感測系統（14)可利用一資料（5 4)許入以 及兩個參考（64、75)輸入來偵測位元狀態，用以感測—被選 到之記憶體位元單元（77)的導電性與一中點參考導電性間 的差異。參考導電性係處於高導電狀態中之記憶體單元（78) 與處於低導電狀態中之記憶體單元（79)的平均導電性。資料 輸入（54)係被耦合至該被選到之記憶體位元單元（7巧。今等 兩個參考輸入可選擇性地被耦合至處於高導電記憶體^餘 或低導電記憶體狀態中的記憶體單元。該感測放大^可Z 用電流偏壓或電壓偏壓，於該等位元單元上施加位於預設 電壓範圍之内的感測電壓。藉由電路設計便可平衡被耦八 至該等感測放大器之互補輸出的電容。在一形式中，$ ^ 兩個參考輸入係於内部互相連接。數個增益級（9〇、ι5〇、 1 3 0)中其中一者會放大該感測放大器輸出，而不會產生 生錯誤。 θ ” 【實施方式】 圖1為一記憶體10，其一般具有一電壓偏壓部12、一感測 放大器14以及一陣列部16。該電壓偏壓部12具有一p通道電 晶體22，其具有被連接至電源供應器電壓終端Vdd的第一 ^ 86325 1299871 流電極或源極。電晶體22的控制電極或閘極係被連接至其節 點24處的第二電流電極或汲極。N通道電晶體％則具有一被 連接土私晶體22之汲極的汲極；一被連接至運算放大器2〇之 輸出的間m-被連接至節點28的源極。運算放大器2〇 具=一被連接至參考電壓Vref的第一或正向（非反向）輸入。 運算放大咨20的第二或負向（反向）輸入則係被連接至節點 28。電阻器30的第一終端係被耦合至節點28。電阻器川的 阻抗值為rhi。電阻器的第二終端係被耦合至Vss參考電壓終 端。P通道電晶體32的源極係被連接至Vdd終端，而閘極與 汲極則係被共同連接至節點2 4。N通道電晶體3 4則具有一被 連接至節點24的汲極；一被連接至運算放大器2〇之輸出的 閘極；以及一被耦合至電阻器36之第一終端的源極。電阻 器36的阻抗值為Rli。電阻器36的第二終端係被耦合至Vss 終端。與電阻器30及電阻器36的連接可能包括耦合裝置（未 _不）’用以匹配下面所述的陣列電阻器77_?9的連接。運算 放大器40具有一被連接至電晶體32之閘極與汲極的正向輸 入，一被連接至其輸出的負向輸入，用以提供一感測預充 電電壓VB1。運算放大器42具有一被連接至電晶體34之源極 的正向輸入，以及一被連接至其輸出的負向輸入，用以提 供一位元預充電電壓VB3。運算放大器2〇的輸出可提供一共 同的閘極偏壓電壓VB2。 於感測放大器14中，P通道電晶體44具有一被連接至Vdd 笔壓終知的源極。電晶體4 4的沒極係於輸出節點4 8處被連 接至N通道電晶體52的汲極。電晶體52的閘極係被連接至 86325 1299871 VB2偏壓電壓。電晶體52的源極係被連接至節點54，並且透 過一個以上的.耦合裝置（未顯示）被耦合至阻抗數值為RB的 位元阻抗77的第一終端。位元阻抗77的第二終端則透過一 個以上的耦合裝置（未顯示）被耦合至Vss電壓終端。P通道電 晶體60的源極係被連接至VDD電壓終端，而閘極係被連接至 其汲極且被連接至電晶體44的閘極。切換器50的第一終端 係被連接至電晶體44的汲極，而第二終端則係於節點46處 被連接至電晶體60的汲極。切換器50係受控於等化控制信 號EQ。N通道電晶體62的汲極係被連接至節點46。電晶體62 的閘極係被連接至VCG偏壓電壓，而源極則係被連接至節點 64。向參考阻抗7 8(Rh2)的第一終端係透過一個以上的搞合 裝置（未顯示）被耦合至節點64。阻抗78的第二終端則透過一 個以上的耦合裝置（未顯示）被耦合至Vss電壓終端。P通道電 晶體66的源極係被連接至VDD電壓終端。電晶體66的閘極係 在節點46處被連接至其汲極且被連接至電晶體60的閘極。 節點46會形成一參考輸出終端OUTREyN通道電晶體68的汲 極係被連接至節點46。電晶體68的閘極係被連接至偏壓電 壓VB2。電晶體68的源極係被連接至節點75，並且透過一個 以上的耦合裝置（未顯示）被耦合至低參考阻抗79(RL2)的第 一終端。阻抗79的第二終端則透過一個以上的耦合裝置（未 顯示）被耦合至Vss電壓終端。切換器80的第一終端係被連接 至運算放大器40的輸出。切換器80的第二終端係被連接至節 點46，而控制終端則係被連接至一預充電控制信號 PRECHARGE-S。切換器81具有一被連接至運算放大器42之 86325 -10- 1299871 輸出的第一終端，一被連接至節點54的第二終端，以及一用 以接收預充電控制信號PRECHARGE-B的控制終端。切換器 82具有一被連接至運算放大器42之輸出的第一終端，一被連 接至節點64的第二終端，以及一用以接收PRECHARGE-B信 號的控制終端。切換器83具有一被連接至運算放大器42之輸 出的第一終端，一被連接至節點75的第二終端，以及一用 以接收PRECHARGE-B信號的控制終端。 作業時，感測放大器14會感測一記憶體單元的狀態，其 係由阻抗77來表示，其可程式化至高狀態或低狀態。可以 一位址與一解碼器（未顯示）來存取感測放大器14中的位元 (B)、高參考值（H)以及低參考值（L)。對MRAM之類的記憶 體而言，高參考值係被程式化為一不同的高阻抗記憶體狀 態的單元，如阻抗78(RH2)所示。同樣地，低參考值係被程 式化為一不同的低阻抗記憶體狀態的單元，如阻抗79(RL2) 所示。位元係一被定址的單元，其由阻抗77所表示的記憶 體狀態RB可能為高位準（由高阻抗狀態來表示）亦可能為低 位準（由低阻抗狀態來表示）。應該瞭解的係，在每個電晶體 52、62、68與其相關的耦合記憶體單元間可能存在著傳送 電晶體（未顯示），因而阻抗77、78、79各表示與存取相關之 記憶體單元有關的累計阻抗。同樣地，傳送電晶體亦可能 存在於阻抗77、78、79與Vss電壓終端之間。 偏壓電路12會產生三個特定的偏壓電壓，用以控制感測 放大器14。感測放大器14會使用共同的閘極電壓VB2對該等 電晶體52、62、68進行偏壓。電晶體52、62、68的偏壓作 86325 -11 - 1299871 的穩態電壓數值的電位將會高於參考電壓〇UTref。 使用預充電及等化技術可增強感測放大器14的速度。

業會在阻抗RB、RH2、Rl2之上產生一實質相同的偏壓電壓， 該電壓接近VB1之下的一個電晶體臨界電壓。此偏壓作業會 建立每個電晶體52、62、68的飽和電流，分別以Ιβ、Ih、^ 來表示。IB、IH、IL的數值接近於跨接其上之實質相同的偏 壓電壓除以與存取RB、Rm、RL2有關的總有效阻抗。於所示 的圖中，電晶體60與66的連接方式可等分“與]^，從而讓流 經每個電晶體60與66的的電流等於（Ih + Il)/(2)。電晶體6〇與 66的偏壓作業可於節點46處建立一參考電壓〇UTref。將電 晶體44的閘極於節點46處連接至電晶體60與66的閘極便可 建乂 一電流鏡，電晶體44的飽和電流位準同樣等於 (Ih+Il)/(2)。而後，節點48處的電壓，即輸出（〇υτ)，將合 反映電晶體44所導通之飽和電流（Ih + Il)/(2)與電晶體52所導 通I飽和電流ιΒ間的差異。就低阻抗狀態的Rb而言，節點Μ 處的之輸出信號的穩態電壓數值的電位將會低於參考電壓 〇utref。就高阻抗狀態的Rb而言，節點料處的之輸出信號 11 4的逯度。利 ’便可大幅地縮短 該電路相關的電容性不平衡效應。

86325 -12- 1299871 與Rli提供預充電電壓與偏壓電壓給感測放大器14。作業中 ’ VB2係雙控於運算放大器2〇，用以維持與節點28處的 輸入電壓相等的電壓。有兩個參考記憶體單元與Ru會被 幸禺合至節點28。RH1阻抗係具有高阻抗狀態的記憶體單元， 而RL 1阻抗則係具有低阻抗狀態的記憶體單元。將Rr !與Rh 連接至運算放大器20的反向輸入，並且讓電晶體26與34的 大小實質等於電晶體52、62與68的大小，便可建立電壓Vb2 ，用以於感測放大器14中產生實質等於Vref值的穩態電壓。 明確地說’該等穩態電壓便係節點54、64與75處的電壓。 可利用運算放大器42所提供的電壓Vb3將節點54、以與乃 預充電至接近其穩態數值的數值。利用大小實質等於電晶 體40、60與66的電晶體22與32，運算放大器4〇便可提供電 壓νΒ1，用以感測放大器14中的節點48與46預充電至接近其 穩態數值的數值。 偏壓部12係被設計成隨著溫度、供應器電壓、以及製程 變化來調整電壓vB1、vB2、Vbs。跟隨偏壓部12與感測放大 口口 14間的私壓數值部份係因為故意讓電壓偏壓部12中的電 晶體與感測放大器14中的電晶體產生裝置尺寸匹配以及使 用參考阻抗RH1與RL1的關係。 66之閘極的電流VB1 圖2為記憶體11，其為記憶體1〇的變化例。為便於解釋， 本文所述之圖式中共同的元件會使相同的元件符號。記情 體"與記憶體1〇的不同處在於’現在係由運算放大器4〇的輸 出提供偏壓電壓’用以鏡射被連接至?通道電晶體扣、6〇、 電晶體44、60、66的閘極不再被連接 86325 -13- 1299871 至節點46。現在係由運算放大器20的輸出來提供被連接至 切換器80之第一終端的感測預充電電壓VB2。現在電晶體52 的閘極僅會被連接至電晶體62與68的閘極，並且於節點46 處被連接至電晶體62的汲極。換言之，電晶體52、62、68 的閘極已經與電壓VB2脫離，並且被連接至節點46。 作業時，感測放大器14’會感測一記憶體單元的狀態，其 係由阻抗77來表示，其可程式化至高狀態或低狀態。偏壓 電路部12可以如同圖1之電壓VB1的方式般來提供電壓VB1。 同樣可以如同圖1之電壓VB2的方式般來提供電壓VB2，並且 可以如同圖1的方式般來提供VB3。電壓VB1會對電晶體44、 60、66設定一共同的飽和電流位準，如（IH1 + IL1)/(2)所示。 由每個電晶體60與66所導通的電流（IH1 + IL1)/(2)會於節點46 處匯集’並且經由電晶體6 2與6 8分佈’用以分別提供I η 2與 IL2給阻抗78與79。電流ΙΗ2與工口會以分別於節點64與75處提 供實質相等電壓的方式分別對阻抗78與79進行偏壓作業。 電晶體62與68的連接方式可於節點46處提供一電壓OUTREF ，其約略分別比節點64與75處的相同電壓高出一個電晶體 臨界電壓。被施加於電晶體52之閘極處的節點46的電壓可 於節點54處提供一電壓，該電壓等於節點64與75處的電壓 。因而可建立電晶體52的飽和電流位準IB。電流IB實質等於 節點54處的電壓除以阻抗77的阻抗值。應該注意的係，與 圖1之N通道電晶體52、62、68的VB2偏壓不同的係，現在係 利用P通道電晶體44、60、66的乂旧偏壓來建立實質等於節 點54、64、75處之電壓的大小值。 86325 -14- 1299871 而後，節點48處的電壓，即輸出（〇υτ)，將會反映電晶骨# 44所導通之飽和電流（Ih+Il)/(2)與電晶體52所導通之飽和電 流！ B間的差異。就低阻抗狀態的R b而言，節點4 8處的之輸: 信號的靜態電壓數值的電位將會低於參考電壓〇uTREF。就 高阻抗狀態的Rb而言，節點48處的之輸出信號的靜 數值的電位將會高於參考電壓〇UTref。 記憶體η的予員充電與等化功能的作業方式與上述之記憶 體10雷同。所以不再贅述。 圖3為記憶體13，其為圖i之記憶體1〇的變化例。為便於 解釋’本文所述之圖式中共同的元件會使相同的元件符號 。记憶體13與記憶體H)的不同處在於〇υτ卿輸出終端不再 於節點46處提供，因此，可移除與電晶體6()、^相關的閑 極電容’不必直接被連接至該輸出終端處。電晶體66與68 的汲極不再被連接至節點46，而係被連接至節點Μ，其為 輸出終端outref。等化切換器85的第一終端係被連接至節 點46，而第二終端則係被連接至節點84處的〇uTREF輸出終 端。等化切換器85的控制終端係被連接至等化（eq)信號。、 此外，電晶體62與68的源極係直接被連接至節點64，並且 可移除節點75。亦可移除預充電切換器83。 dfe體13的作業方式與記憶體1〇的作業方式雷同，為簡 化起見，；F重複說明相同的特性。#等化切換器5()與85導 通時，感測放大器14”的穩態行為便實質等於等化切換器5〇 導通時的感測放大器14。當等化信號（EQ)呈不主動狀態時 ，電晶體60與66便會分別配合電晶體62與68進行運作，而 86325 -15- 1299871 y晶體㈣68之源極間的連接可平分電糾机， 電晶體6G、66、62與68全部具有平均電流（Ih+Il)/(2)。相反 地，如上所述，圖1之記憶體1G中的電流平均處理部份係藉 由電晶體6 0與6 6之汲極的速技品、去 旳運接而達成的。相較於記憶體10 ’記憶體13的優點在於可將輸出節點謝與晴REF設計成 具有相同的總耦合電容信。仿+、i , 包合值依此万式，當於該等輸入上施 加相同的電流偏移量時，該等輸出節點電壓便會以同樣的 万式來追隨。記憶體13的預充電與等化功能的作業方式與 上述之圮憶體1 0雷同。所以不再贅述。 ，圖4為吕己憶體15，其為圖2之記憶體⑽變化例。為便於解 釋本文所述之圖式中共同的元件會使相同的元件符號。 =憶體1 5與記憶體！ ！的不同處在於〇υτ，輸出終端不再於 $ =46處提供，因此，可移除與電晶體62、68相關的閘極 ^不必直接被連接至该輸出終端處。電晶體Μ與μ的 汲極不再被連接至節點46，而係被連接至節點料，其為輸 出終端OUTREF。等化切換器85的第一終端係被連接至節點 46，而第二終端則係被連接至節點84處的0UTREF輸出終端 。等化切換器85的控制終端係被連接至等化（EQ)信號。此 外，電晶體62與68的源極係直接被連接至節點64，並且可 移除節點75。亦可移除預充電切換器83。 記憶體15的作業方式與記憶體Η的作業方式雷同，為簡化 起見’不重複說明相同的特性。不過，圖2中，電晶體62與 68的沒極係被電短路在一起，而電晶體62與68的源極則係 被隔離的；圖4中，電晶體62與68的源極係被電短路在一起 86325 -16- 1299871 ，而汲極則係被隔離的。在記憶體丨丨與丨5中，節點46處的電 壓係以相㈤的方式來建立，並且會被施加至電晶體52的間 極。名1 5優於記憶體丨丨的改良就如同記憶體丨3優於記憶 體ίο的改良。其優點係該等輸出節點〇11丁與〇UTrm都係被 設計成具有相同的總耦合電容值。依此方式，當於該等輸 入上施加相同的電流偏移量時，該等輸出節點電壓便會以 同樣的方式來追隨。記憶體15的預充電與等化功能的作業 方式與上述之記憶體1〇雷同。所以不再贅述。 圖5為記憶體89，其為圖3之記憶體13的變化例。為便於 解釋，本文所述之圖式中共同的元件會使相同的元件符號 。記憶體89與記憶體13的不同處在於，現在電晶體料的閘 極係被連接至節點84，而電晶體66的閘極則係被連接至節 點48。相反地，在記憶體丨3中，電晶體料與％的閘極都係 杰節點46被連接至電晶體6〇的閘極。此外，在記憶體中 加入了等化切換器87。等化切換器87的第一終端係被連接 至輸出（OUT)節點48，而等化切換器87的第二終端則係被連 接至輸出（OUTREF)節點84。等化切換器87的控制終端係被連 接至等化信號（EQ2)。 記憶體89的作業方式與記憶體13的作業方式雷同，為簡 化起見，不重複說明相同的特性。於作業中，當等化切換 器5〇與85導通時，感測放大器丨4，，，，的穩態行為便實質等於圖 34感測放大器14”的穩態行為。讓處於未斷定狀 態時，節點48處的輸出終端〇υτ便會響應。與^⑴+1“）/(2) 間的差異，以如同圖3之記憶體13所述般的方式，移動至一 86325 -17- 1299871 二:。於其中—種形式中，信號卿維持斷^狀態的時間 會比信號EQ稍長’用以降低切換器5〇與切換器85間任何電 容性不平衡所造成的影#。響應節點48處的移動之後 ==體66之閉極的交繼便會輸84處產生輸 u REF，以不同於節點48的方向進行移動。節點84 至電晶體44之閉極的回授會進-步地放大節點48與84中的 移動。記憶ff 89的預充t功能的作業方式與上述之記憶體 10雷同。所以不再贅述。 圖6為記憶體88 ,其與圖4之記憶體15雷同。為便於解釋 ’，本又所述之圖式中共同的元件會使相同的元件符號。記 憶體88與記憶體15的不同處在於，現在電晶體52的間極係 被連接至節點84，而電晶體68的閘極則係被連接至節點48 。相反地，在記憶體15中，電晶體52與68的閘極都係於節 點46被連接至電晶體62的閘極。此外，在記憶體88中加入 了等化切換器87。等化切換器87的第一終端係被連接至輸 出（OUT)節點48，而等化切換器87的第二終端則係被連接至 輸出（〇UTREF)節點84。等化切換器87的控制终端係被連接至 等化信號（EQ2)。 記憶體88的作業方式與記憶體丨5的作業方式雷同，為簡 化起見，不重複說明相同的特性。於作業中，當等化切換 器50與8S導通時，感測放大器i4，，，，，的穩態行為便實質等於 圖4之感測放大器14”，的穩態行為。讓£卩與]£(^2處於未斷定 狀態時，節點48處的輸出終端〇u丁便會響應Ib與 + ili)/(2)間的差異，以如同圖4之記憶體15所述般的方式， 86325 -18- 1299871 移動至一電壓處。於其中一種形式中，信號EQ2維持斷定狀 態的時間會比信號EQ稍長，用以降低切換器50與切換器85 間任何電容性不平衡所造成的影響。響應節點48處的移動 之後，節點48與電晶體68之閘極的交錯耦合便會於節點84 處產生輸出電壓〇UTREF，以不同於節點48的方向進行移動 。節點84至電晶體52之閘極的回授會進一步地放大節點48 與84中的移動。記憶體88的預充電功能的作業方式與上述 之記憶體1 0雷同。所以不再贅述。 圖7為可配合前面圖1、3或5所述之感測放大器中任一者 來使用的增益級90。舉例來說，節點48處的OUT信號係被連 接至IN輸入終端，該IN輸入終端係被連接至每個P通道電晶 體92與P通道電晶體96的閘極。節點46(圖1)或節點84(圖3或 5)處的OUTREF信號係被連接至IN—REF輸入終端，該IN—REF 輸入終端係被連接至每個P通道電晶體102與P通道電晶體 104的閘極。電晶體92具有一被連接至VDD供應器電壓終端 的源極，一用以接收IN信號的閘極，以及一於輸出終端 OUT—B處被連接至N通道電晶體94之汲極的汲極。電晶體94 具有一被連接至節點95的閘極，以及一被連接至Vss供應器 電壓終端的源極。電晶體96具有一被連接至VDD供應器電壓 終端的源極，一用以接收IN信號的閘極，以及一於節點98 處被連接至N通道電晶體1 0 0之沒極的沒極。電晶體1 0 0的閘 極係被連接至其汲極，而電晶體1 00的源極則係被連接至vss 供應器電壓終端。P通道電晶體102具有一被連接至VDD供應 器電壓終端的源極，一用以接收IN_REF信號的閘極，以及 86325 -19- 1299871 一於節點95處被連接至N通道電晶體103之汲極的汲極。電 晶體1 03的汲極係被連接至其閘極。電晶體1 03的源極係被 連接至Vss供應器電壓終端。P通道電晶體104具有一被連接 至VDD供應器電壓終端的源極，一被連接至IN_REF信號的閘 極，以及一於輸出終端OUT處被連接至N通道電晶體106之 汲極的汲極。電晶體1 06的閘極係被連接至節點98。電晶體 106的源極係被連接至Vss供應器電壓終端。 作業時，被施加於電晶體92與96之閘極上的IN信號的電 壓會針對該些兩個電晶體產生一飽和電流位準，該位準係 與[(VDD-IN) + Vthp]2成正比，其中，Vthp為P通道電晶體（例如 電晶體92)的臨界電壓。同樣地，被施加於電晶體102與104 之閘極上的信號IN_REF的電壓會針對該些兩個電晶體產生 一飽和電流位準，該位準係與[(VDD-IN_REF) + Vthp]2成正比 。電晶體96與100會形成增益級90之第一輸入級，其輸出係 位於節點9 8處。由電晶體9 6所導通的電流會經過二極體結 構的電晶體10 0鏡射’用以於電晶體10 6内產生一等於 [(Vdd-IN) + Vthp]2的飽和電流條件。同樣地’電晶體1 02與1 03 會形成第二輸入級，其輸出係位於節點95處。由電晶體102 所導通的電流會經過二極體結構的電晶體103鏡射，用以於 電晶體94内產生一等於[(VDD-IN—REF) + Vthp]2的飽和電流條 件。電晶體92與94會形成一第一輸出級，而電晶體104與106 則會形成一第二輸出級。響應電晶體92與94的飽和電流條 件之後，第二輸出級的輸出便會於OUT JB處產生一電壓， 其會朝高邏輯狀態或低邏輯狀態移動。同樣地，響應電晶 86325 -20- 1299871 體1 04與1 06的飽和電流條件之後，第一輸出級的輸出便會 於OUT處產生一電壓，其會朝與OUT_B之邏輯狀態相反的 邏輯狀態移動。應該注意的係，該等輸入信號的差動放大 程度係取決於增益級90内所有電晶體的大小以及差動輸入 IN與IN—REF的直流偏壓。 圖8為可配合圖2、4或6之感測放大器來使用的增益級150 。IN輸入信號係被連接至N通道電晶體156的閘極以及N通道 電晶體164的閘極。IN_REF信號係被連接至N通道電晶體 170與174的閘極。P通道電晶體152具有一被連接至VDD供應 器電壓終端的源極，一被連接至節點1 5 4的閘極，以及一於 輸出終端〇UT_B處被連接至N通道電晶體156之汲極的沒極 。電晶體1 56的閘極係被連接至輸入信號IN。電晶體1 56的 源極係被連接至Vss供應器電壓終端。P通道電晶體160的源 極係被連接至VDD供應器電壓終端。電晶體1 60的閘極係被 連接至其汲極，並且於節點162處被連接至N通道電晶體164 的汲極。電晶體1 64的閘極係被連接至輸入IN信號。電晶體 164的源極係被連接至Vss供應器電壓終端。P通道電晶體 168的源極係被連接至Vss供應器電壓終端。電晶體168的閘 極係被連接至其汲極，並且於節點154處被連接至N通道電 晶體1 70的汲極。電晶體1 70的閘極係被連接至輸入IN_REF 。電晶體170的源極係被連接至Vss供應器電壓終端。P通道 電晶體1 72的源極係被連接至VDD供應器電壓終端。電晶體 172的閘極係被連接至節點1 62。電晶體172的汲極係被連接 至輸出終端OUT，並且被連接至N通道電晶體174的汲極。 86325 -21 - 1299871 電晶體1 74的閘極係被連接至輸入信號in—ref。電晶體1 74 的源極係被連接至Vss供應器電壓終端。 作業時，被施加於電晶體156與164之閘極上的in信號的 電壓會針對該些兩個電晶體產生一飽和電流位準，該位準 係與[IN-Vss-Vthn]2成正比，其中，vthn為N通道電晶體（例如 電晶體156)的臨界電壓。同樣地，被施加於電晶體17〇與174 之閘極上的信號IN-REF的電壓會針對該些兩個電晶體產生 一飽和電流位準，該位準係與[IN—Ref-Vss-Vthn]2成正比。 由電晶體164所導通的電流會經過二極體結構的電晶體16〇 鏡射，用以於電晶體172内產生一等於[IN-Vss-Vthn]2的飽和 電流條件。同樣地，由電晶體170所導通的電流會經過二極 體結構的電晶體1 6 8鏡射，用以於電晶體1 5 2内產生一等於 [IN—Ref - Vss-Vthn]2的飽和電流條件。響應電晶體152與ι56 的飽和電流條件之後’ OUT_B處的電壓便會朝高邏輯狀態 或低邏輯狀態移動。同樣地，響應電晶體172與174的飽和 電流條件之後，OUT處的電壓便會朝與OUT—B之邏輯狀態 相反的邏輯狀態移動。應該注意的係，該等輸入信號的差 動放大程度係取決於增益級1 5 0内所有電晶體的大小以及 差動輸入IN與IN—REF的直流偏壓。 圖9為可配合前面圖1、3或5所述之感測放大器中任一者 來使用的增益級11〇。P通道電晶體112具有一被連接至VDD 電源供應器終端的源極；一被連接至輸入信號IN的閘極； 以及一於郎點113處被連接至N通道電晶體114之沒極的沒 極，用以提供一輸出信號OUT_B。電晶體114具有一被連接 86325 -22- 1299871 SSH兒壓終端的源才亟，以及一被連接至節點i 16的閑 、、P通迅㈣體118具有—被連接至V⑽供應器電壓終端的 源極，、一被連接用以接收源自感測放大器1、3或5之節點46 勺偏I：私5：的閘極’以及一於節點116處被連接至電晶體114 〈閘極與N通道電晶體m之汲極的汲極。電晶體}綱閑極 =被連接土其;及極，而源極則係被連接至〜供應器電壓終 场P通道私晶體122具有一被連接至vDD供應器電壓終端的 源極，一用以接收IN—REF信號的閘極，以及一用以提供 OUT—REF信號且被連接至而冑電晶體124之沒極的沒極。 電晶體124的閘極係被連接至節點116。電晶體124的源極係 被連接至Vss供應器電壓終端。 作業時’被施加於電晶體112之閘極上的in信號的電壓會 針對此電晶體產生一飽和電流位準，該位準係與[(Vm-IN) + Vthp]成正比，其中，vthp為p通道電晶體（例如電晶體112)的 5¾界電壓。被施加於電晶體122之閘極上的信號in REF的電 壓會針對此電晶體產生一飽和電流位準，該位準係與 [(VDD—IN—REF)+Vthp]2成正比。電晶體118被節點46偏壓之後 ，便會針對此電晶體產生一飽和電流位準，該位準係與 [(VDD—Node 46 bias) + Vthp]2成正比。電晶體118所導通的電流 被電晶體120鏡射之後，便會針對電晶體114與124產生一等 於[(VDDNode 46 bias) + Vthp]2的飽和電流位準。節點113處的 輸出會在由電晶體112所導通之飽和電流[(VDD-IN)+Vthp]2與 電晶體114所導通之飽和電流[(VDD-Node 46 bias)+Vthp]2的 差異所界定的方向中移動。將電晶體11 8的偏壓電壓與感測 86325 -23- 1299871 放大器1、3或5中其中一者的電壓產生連結之後，穩態節點 46偏壓電壓便會實質等於穩態電壓IN_REF。因為偏壓電壓 相同，所以如果電晶體112的偏壓電壓IN低於電壓IN_REF 的話，那麼OUT—B處的電壓便會朝正向移動。同樣地，如 果電晶體112的偏壓電壓IN高於電壓IN_REF的話，那麼 OUT_B處的電壓便會朝負向移動。 輸出處的電壓〇UT_REF係由電晶體122所導通之飽和電 流[(VDD-IN_REF) + Vthp]2與電晶體124所導通之飽和電流 [(VDD-Node 46 bias) + Vthp]2的差異來界定。將電晶體118的 偏壓電壓與感測放大器1、3或5中其中一者的電壓產生連結 之後，穩態節點46偏壓電壓便會實質等於穩態電壓IN_REF 。因為偏壓電壓相同，所以電晶體122所導通之飽和電流會 實質等於電晶體124所導通之飽和電流，而且OUT_REF會維 持在靜電壓參考值。當該等電壓於該感測放大器中係瞬變 的話，那麼源自節點46的偏壓電壓便不會等於IN_REF。於 此期間，節點OUT—B與OUT—REF將會以同樣的方式來響應 節點46之電壓與IN—REF輸入之電壓間的差異。所以，可於 任何瞬變電壓期間保留該差動增益。 圖10為可配合前面圖2、4或6所述之感測放大器中任一者 來使用的增益級130。P通道電晶體132的源極係被連接至 VDD供應器電壓終端。電晶體132的閘極係被連接至節點138 。電晶體132的汲極可於節點133處提供一輸出信號OUT_B ，而且係被連接至N通道電晶體134的汲極。電晶體134的閘 極係被連接至輸入信號IN。電晶體1 34的源極係被連接至 86325 -24- 1299871 VSS供應器電壓終端。p通道電晶體136的源極係被連接至 Vdd t、iC如兒壓終端。電晶體丨3 6的閘極係於節點^ 3 8處被連 接土其汲極。電晶體丨3 6的汲極也會被連接至N通道電晶體 140的汲極。電晶體14〇的閘極係被連接至源自感測放大器2 、4或6之節點46的偏壓電壓。電晶體14〇的源極係被連接至 Vss供應器電壓終端。p通道電晶體144的源極係被連接至 vDD供應器電壓終端。電晶體144的閘極係被連接至節點。^ 。電晶體144的汲極係被連接至輸出終端〇υτ一REF，並且被 連接至N通道電晶體146的汲極。電晶體146的閘極係被連接 至輸入信號IN—REF。電晶體146的源極係被連接至Vss供應 器電壓終端。 作業時，被施加於電晶體B4之閘極上的in信號的電壓會 針對此電晶體產生一飽和電流位準，該位準係與 [IN-Vss-Vthn]2成正比，其中，Vthi^ N通道電晶體（例如電晶 體134)的臨界電壓。被施加於電晶體146之閘極上的信號 IN一REF的電壓會針對此電晶體產生一飽和電流位準，該位 準係與[IN—Ref—Vss—Vthn]2成正比。電晶體14〇被圖2、4或6 的節點46偏壓之後，便會針對此電晶體產生一飽和電流位 準，該位準係與[Node 46 bias-Vss-Vthn]2成正比。電晶體14〇 與1 3 6的作用如同一偏壓級。電晶體1 40所導通的電流被電 晶體136鏡射之後，便會針對電晶體132與144產生一等於 [Node 46 bias-Vss-Vthn]2的飽和電流位準。節點133處的輸 出會在由電晶體丨34所導通之飽和電流[IN-Vss-Vthn]2與電 晶體132所導通之飽和電流[Node 46 bias-Vss—Vthn]2的差異 86325 -25- 1299871 所界定的方向中移動。電晶體132與134的作用如同一第一 輸出級，而電晶體1 44與1 46的作用則如同一第二輸出級。 將電晶體140的偏壓電壓與感測放大器2、4或6中其中一者 的電壓產生連結之後，穩態節點46偏壓電壓便會實質等於 穩態電壓IN__REF。因為偏壓電壓相同，所以如果電晶體1 34 的偏壓電壓IN低於電壓IN—REF的話，那麼OUT—B處的電壓 便會朝正向移動。同樣地，如果電晶體1 34的偏壓電壓IN 高於電壓IN—REF的話，那麼OUT—B處的電壓便會朝負向移 動。 輸出處的電壓〇UT_REF係由電晶體146所導通之飽和電 流[IN—REF-Vss-Vthn]2與電晶體144所導通之飽和電流 [Node 46 bias-Vss_Vthn]的差異來界定。將電晶體140的偏 壓電壓與感測放大器2、4或6中其中一者的電壓產生連結之 後，穩態節點46偏壓電壓便會實質等於穩態電壓IN__REF。 因為偏壓電壓相同，所以電晶體146所導通之飽和電流會實 質等於電晶體I44所導通之飽和電流，而且OUT—REF會維持 在靜電壓參考值。當該等電壓於該感測放大器中係瞬變的 話，那麼源自節點46的偏壓電壓便不會等於IN—REF。於此 期間，節點OUT—B與OUT—REF將會以同樣的方式來響應節 點46之電壓與IN_REF輸入之電壓間的差異。所以，可於任 何瞬變電壓期間保留該差動增益。 圖11為圖1、2、3、4、5或6中所示之偏壓部12的替代偏壓 部12’。電壓偏壓部12’具有一 P通道電晶體，其具有一被連 接至電源供應器終端VDD的第一電流電極或源極，一被連接 86325 -26- 1299871 土運异放大器40之輸出的控制電極或閘極，以及一被連接 至節點24且被連接至N通道電晶體％之汲極的汲極。電晶體 26的閘極係被連接至其汲極，而源極則係被連接至節點μ 。運异放大器40具有一被連接至節點28的第一或正向（非反 向）輸入，以及一係被連接至參考電壓Vref的第二或負向（反 =)輸入。電阻器30具有一經由一個以上耦合裝置被耦合至 即點28的第-終端，以及一經由一個以上镇合裝置被搞合 土 Vss參考電壓終端的第二終端。電阻器3〇的數值為r⑴。p 通道電晶體32具有一被連接至Vdd電壓終端的源極，一被連 接至運算放大器40之輸出的閘極，以及一被連接至節點24且 被連接土 Nuaii電晶體34之汲極的汲極。電晶體34的閘極係 被連接至其汲極，而源極則係被連接至節點28。電阻器“具 有一經由一個以上耦合裝置被耦合至節點28的第一終端，以 及一經由一個以上耦合裝置被耦合至Vss參 二端。電阻器36的數值為Rli。運算放大器具有二連= 至節點24的第-或正向（非反向）輸人；以及—係被連接至其 輸出的第二或負向（反向）輸入，用以提供電壓％广運算放大 器42具有-被連接至節點28的第一或正向（非反向術入；以 及-係被連接至其輸出㈣二或負向（反向）輸入，用以提供 感測預充電電壓VB”運算放大器2G的輸出可提供—電流源 閘極偏壓vB2。 υ 電壓偏歷邵12,會接收一參考輸入電壓％以，並且利用^ 與Ru分別提供預充電電壓與偏壓電壓給圖丨、2、3、4、$ 、6中的感測放大器;u、14，、14”、14”，、14，，，，、14，，，，， 86325 -27- 1299871 業中，VB1係受控於運算放大器40，用以維持與節點28處的 VRAF輸入電壓相等的電壓。有兩個參考記憶體單元與 會被耦合至節點28。Rhi阻抗係具有高阻抗狀態的記憶體單 兀，而RL1阻抗則係具有低阻抗狀態的記憶體單元。將Rhi 與rl1連接至一運算放大器的反向輸入，並且讓電晶體26與 34的大小實質等於圖！、2、3、4、5、6中的電晶體52、62 與68的大小，以及讓電晶體22與32的大小實質等於圖^2 4 5 6中的黾晶體44、60與66的大小，便可建立電 壓VCB，用以分別於圖丨、2、3、4、5、6中的感測放大器14 二14’' 14”、14”’、14’’’’、14””’中產生實質等於VREF值的穩 悲電壓。明確地說，該等穩態電壓便係圖i與2中之節點^ 、64與75以及圖3、4、5與6中之節點54與64處的電壓。 偏壓部12’係被設計成隨著溫度、供應器電壓、以及製程 變化來調整電壓vB1、vB2、Vbs。分別跟隨偏壓部12，與圖i 、2、3、4、5、6中的感測放大器14、14，、14”、14，，，、i4，，,， 14間的電壓數值邵份係因為故意讓電壓偏壓部12,中的 電晶體與圖卜2、3、4、5、6中的感測放大器⑷14，、14” 14 14中的電晶體產生裝置尺寸匹配以及使 用參考阻抗尺⑴與尺以的關係。 現在應該非常清楚的係，MRAM感測放大器電路已經可對 該等=憶體位元單元進行快速且有效的讀取作業。單感測 放大器可利用參考高位元與參考低位元產生—平均參考電 流，利用該電流便可相較於一位元單元電流而產生一差動 信號。於該感測放大器内，謹慎地分佈電容性負載便可於 86325 -28- 1299871 該等位元信號與參考信鲈夕μ盡斗知_ l 曰 5 就爻上產生相寺的電容性負載，因 而便可最佳化該差動作骑。#、0,丨1丄w 勒L唬。感測放大器所採用的有效的預 充電與等化作用可將寄生雷交y | 、 、 丁吁玍^ ^不千衡的效應減低至最小程 度，並且進一步地改良作業速度。 熟習本技術的人士將可輕易地對本文的具體實施例（其係 作為解釋用途）進行各種變化與修改。該些感測放大器及增 益級的改良方式可應料以位元的阻抗數值變化來表示其 狀態的其它記憶體類型。雖然在部份的應用中討論的係 MRAM’不過應該瞭解的係，其它的記憶體以類型亦可運 用本又所揭露的特性。亦可輕易地對電晶體的導電麵性、 電晶體的類型等進行變化。為使此等修改與變化不脫離本 發明的精神’僅經過後面的中請專利範圍的清楚闡述之後 ，希望便可以其範疇來涵蓋該等修改與變化。 關於特定具體實施例的益處、其它優點及問題的解決方 式已如上述。但是，可產生或彰顯任何益處、優點或解決 方式的益處、優點、問題解決方式及任何元件，均不應視 為任何或所有中請專利㈣，鍵、必要或基本特性或元 件。本又中所使用的術語“包括，，、“包含，，或其任何其它變化 ，都是用來涵蓋非專有内含項’使得程序 '方法、物品或 包括元件清單的裝置都不僅包括這些元件，而且還包：未 明確列出或此類程序、方法、物品或裝置原有的其它元件 。本文所使用的“一個，，一詞係被定義為一個以上。本文所使 用的“複數個’，一詞則係被定義為兩個以上。本文所使用的 “另-個”-詞係被定義為至少―第二者或第二者以外的另 86325 -29- 1299871 一者。本文所使用的“包含及/或具有，，_詞係被定義為包括 (即其為開放語言）。本文所使用的“被耦合，，一詞係被定義為 ‘‘被連接，，，不過未必以直接的方式進行，而且未必以機械的 方式進行。 【圖式簡單說明】 熟習本技術的人士從上面本發明的詳細說明，配合下面 的圖式，將可非常明白本發明的前述及進一步且更明確的 目的及優點： 圖1為具有一偏壓電路的感測放大器的概略圖； 圖2為具有一偏壓電路的另一感測放大器的概略圖·， 圖3為具有一偏壓電路的另一感測放大器的概略圖； 圖4為具有一偏壓電路的另一感測放大器的概略圖； 圖5為具有一偏壓電路的另一感測放大器的概略圖； 圖6為具有一偏壓電路的另一感測放大器的概略圖； 圖7為與可作為圖丨、3、5所示之感測放大器中任一者之 感測放大器相關的增益級的概略圖； 圖8為與可作為圖2、4、6所示之感測放大器中任一者之 感測放大咨相關的另一增益級的概略圖； 圖9為與可作為圖丨、3、5所示之感測放大器中任一者之 感測放大器的另—增益級的概略圖； 、固 為Λ 了作為圖2、4、β所示之感測放大器中任一者之 _放大器的另一增益級的概略圖；以及 圖11為用以取代圖1、2、3、4、5或6中任-圖中的偏壓電 路的替代偏壓電路的概略圖。 86325 -30 - 1299871 【圖式代表符號說明】 10, 11，13 記憶體 12, 12’ 電壓偏壓部 14, 14，，14”， 感測放大器 14，， ，，：14，，，，，14，，，， 9 15 記憶體 16 陣列部 20 運算放大器 22 P通道電晶體 24 節點 26 N通道電晶體 28 節點 30 電阻器 32 P通道電晶體 34 N通道電晶體 36 電阻器 40 運算放大器 42 運算放大器 44 P通道電晶體 46 節點 48 節點 50 切換器 52 N通道電晶體 54 節點 -31 - 86325 P通道電晶體 N通道電晶體 節點 P通道電晶體 N通道電晶體 節點 陣列電阻器 陣列電阻器 陣列電阻器 切換器 切換器 切換器 切換器 節點 切換器 切換器 記憶體 記憶體 增益級 P通道電晶體 N通道電晶體 節點 P通道電晶體 節點 -32- N通道電晶體 P通道電晶體 N通道電晶體 P通道電晶體 N通道電晶體 增益級 P通道電晶體 節點 N通道電晶體 節點 P通道電晶體 N通道電晶體 P通道電晶體 N通道電晶體 增益級 P通道電晶體 節點 N通道電晶體 P通道電晶體 節點 N通道電晶體 P通道電晶體 N通道電晶體 增益級 -33- P通道電晶體 節點 N通道電晶體 P通道電晶體 節點 N通道電晶體 P通道電晶體 N通道電晶體 P通道電晶體 N通道電晶體 供應器電壓終端 供應器電壓終端 參考電壓 -34-

Claims (1)

1299871 第092117685號專利申請案 中文申請專利範圍替換本(95年4月） 拾、申請專利範圍： 1. 一種用於感測可程式化成高狀態或低狀態之記憶體單 元狀態的感測放大器，其包括： 一可程式化成高狀態的第一高參考記憶體單元； 一可程式化成低狀態的第一低參考記憶體單元； 一第一導電類型的第一電晶體，其具有一被耦合至該 記憶體單元的第一電流電極，一用以接收偏壓電壓的控 制電極，以及一用以提供輸出信號的第二電流電極； 一第二導電類型的第二電晶體，其具有一被耦合至該 第一電晶體之第二電流電極的第一電流電極，一被耦合 至第一電壓終端的第二電流電極；以及一控制電極； 一第一導電類型的第三電晶體，其具有一被耦合至該 第一高參考記憶體單元的第一電流電極，一被耦合至該 第一電晶體之控制電極的控制電極，以及一第二電流電 極； 一第二導電類型的第四電晶體，其具有一被耦合至該 第二電晶體之第二電流電極的弟一電流電極’一被搞合 至該第四電晶體之第一電流電極且被耦合至該第二電 晶體之控制電極的控制電極，以及一被耦合至第一電壓 終端的第二電流電極， 一第一導電類型的第五電晶體，其具有一被耦合至該 第一低參考記憶體單元的第一電流電極，一被耦合至該 第一電晶體之控制電極的控制電極，以及一用以提供參 考輸出信號的第二電流電極；以及 86325-950420.doc 1299871 一第二導電類型的第六電晶體，其具有一被耦合至該 第五電晶體之第二電流電極的第一電流電極，一直接被 連接至該第六電晶體之第一電流電極且被連接至該第 四電晶體之控制電極的控制電極，以及一被耦合至第一 電壓終端的第二電流電極。 2.如申請專利範圍第1項之感測放大器，進一步包括用以 提供該偏壓電壓的偏壓構件。 3 ·如申請專利範圍第2項之感測放大器，其中該偏壓構件 包括： 一可被程式化成高狀態的第二高參考記憶體單元； 一可被程式化成低狀態的第二低參考記憶體單元； 一第一導電類型的第七電晶體，其具有一被耦合至該 第二高參考記憶體單元的第一電流電極，一控制電極， 以及一第二電流電極； 一運算放大器，其具有一用以接收參考電壓的非反向輸 入，一被耦合至該第七電晶體之第一電流電極的反向輸入 ，以及一被耦合至該第七電晶體之控制電極的輸出； 一第二導電類型的第八電晶體，其具有一被耦合至該 第七電晶體之第二電流電極的第一電流電極，一被耦合 至該第八電晶體之第一電流電極的控制電極，以及一被 耦合至第一電壓終端的第二電流電極； 一第一導電類型的第九電晶體，其具有一被耦合至該 第二低參考記憶體單元且被耦合至該第七電晶體之第 一電流電極的第一電流電極，一被耦合至該運算放大器 86325-950420.doc 1299871 之輸出的控制電極，以及一被耦合至該第八電晶體之第 一電流電極的第二電流電極；以及 一第二導電類型的第十電晶體，其具有一被耦合至該 第九電晶體之第二電流電極的第一電流電極，一被耦合 至該第十電晶體之第一電流電極的控制電極，以及一被 耦合至第一電壓終端的第二電流電極； 其中該等第一、第三、第五、第七、以及第九電晶體 的大小為第一尺寸，而該等第二、第四、第六、第八、 以及第十電晶體的大小為第二尺寸。 4.如申請專利範圍第2項之感測放大器，其中該偏壓構件 包括： 一可被程式化成高狀態的第二高參考記憶體單元； 一可被程式化成低狀態的第二低參考記憶體單元； 一第一導電類型的第七電晶體，其具有一被耦合至該 第二高參考記憶體單元的第一電流電極，一控制電極， 以及一被耦合至其控制電極的第二電流電極； 一第二導電類型的第八電晶體，其具有一被耦合至該 弟七電晶體之弟二電流電極的弟一電流電極’一控制電 極，以及一被耦合至該電壓終端的第二電流電極； 一運算放大器，其具有一用以接收參考電壓的反向輸入 ，一被耦合至該第七電晶體之第一電流電極的非反向輸入 ，以及一被耦合至該第八電晶體之控制電極的輸出； 一第一導電類型的第九電晶體，其具有一被耦合至該 第二低參考記憶體單元且被耦合至該第七電晶體之第 86325-950420.doc 1299871 一電流電極的第一電流電極，一被耦合至該第七電晶體 之控制電極的控制電極，以及一被耦合至該第八電晶體 之第一電流電極的第二電流電極；以及 一第二導電類型的第十電晶體，其具有一被耦合至該 第九電晶體之第二電流電極的第一電流電極，一被耦合 至該運算放大器之輸出的控制電極，以及一被耦合至第 一電壓終端的第二電流電極； 其中該等第一、第三、第五、第七、以及第九電晶體 的大小為第一尺寸，而該等第二、第四、第六、第八、 以及第十電晶體的大小為第二尺寸。 5. 如申請專利範圍第1項之感測放大器，進一步包括： 等化構件，用以等化該第一電晶體、該第三電晶體、 以及該第五電晶體之第二電流電極上的電壓； 第一預充電構件，用以預充電該第一電晶體、該第三 電晶體、以及該第五電晶體之第一^電流電極，以及 第二預充電構件，用以預充電該第一電晶體、該第三 電晶體、以及該弟五電晶體之弟二電流電極。 6. —種包含如申請專利範圍第1項之感測放大器的感測系 統，該感測系統進一步包括一增益級，其中該增益級包括： 一第一輸入級，其具有一用以接收該輸出信號的輸入 ，以及一輸出； 一第二輸入級，其具有一用以接收該參考輸出信號的 輸入，以及一輸出； 一第一輸出級，其具有一用以接收該輸出信號的第一 86325-950420.doc -4- 1299871 輸入，一被耦合至該第二輸入級之輸出的第二輸入，以 及一輸出；以及 —第二輸出級，其具有一用以接收該參考輸出信號的 第一輸入，一被耦合至該第〜輸入級之輸出的第:輸入 ，以及一輸出。 7· —種包含如申請專利範圍第丨項之感測放大器的感測系 統，該感測系統進一步包括一増益級，其中該增益級包括： 一偏壓級，其具有一被耦合至該第四電晶體之第一電 流電極的輸入及一輸出； 一第一輸出級，其具有一用以接收該輸出信號的第一 輸入，一被耦合至該偏壓級之輸出的第二輸入，以及一 輸出；以及 一第二輸出級，其具有一用以接收該參考輸出信號的 第一輸入，一被耦合至該偏壓級之輸出的第二輸入，以 及一輸出。 8 · —種感測放大器，其包含： 一記憶體單元，其可程式化成一高狀態或一低狀態； -參考記憶體單元’其可程式化成該高狀態或該低狀 態之一以提供一參考輸入； 一第一導電類型的第一電晶體，其具有一被耦合至該 記憶體單元的第一電流電極，一用以提供一輸出信號的 第二電流電極，以及一控制電極，該第一電晶體傳導之 所有電流係引導流經該記憶體單元； 一第二導電類型的第二電晶體，其具有一被耦合至該 86325-950420.doc 1299871 弟'一電晶體的該第二電流電極的第一 合至一第一電壓終端的第二電流電極 一偏壓電壓的控制電極； 一該第一導電類型的第三電晶體， 該參考記憶體單元的第一電流電極， 電晶體的該控制電極的控制電極，以 ，該第三電晶體傳導之所有電流係引 體單元；以及 一第二導電類型的第四電晶體，其 第二電晶體的該第二電流電極的第一· 接收該偏壓電壓的控制電極，以及一 壓終端的第二電流電極。 86325-950420.doc 電流電極，一被耦 ，以及一用以接收 其具有一被耦合至 一被耦合至該第一 及一第二電流電極 導流經該參考記憶 具有一被核合至該 電流電極，一用以 被耦合至該第一電