TWI244699B - Semiconductor device and the method for producing the same - Google Patents

Description

1244699 玖、發明說明： 【潑^明戶斤屬之_撕^頁】 技術領域 本發明係有關於包含有元件領域及用以電連接元件領 5域與外部之墊領域的半導體裝置及其製造方法。 【先前】 背景技術 近年來，伴隨著半導體元件之高積體化及晶片尺寸的 縮小化，配線之微小化及多層配線化更加速地發展。於具 10有$述多層配線之邏輯元件中，配線延遲成為元件信號延 遲之其中一支配性要因。元件信號延遲與配線電阻值和配 線電容的乘積成比例，就改善配線延遲而言，即，就提高 凡件的動作速度而言，最重要的是減少配線電阻值。 因此，為求配線之低電阻化，可形成Cu配線來取代過 去的A1配線。然而，在Cu之物質性特性及上述晶片尺寸之 縮小化的背景下，在直接蝕刻Cu膜來形成（：11配線之手法上 開始產生技術上的限制。因此，藉由於層間絕緣膜形成孔 圖案或溝圖案且將線材料埋入該等圖案來形成配線之 P ^ Η 、玉卩，所謂金屬鑲嵌製程之手法的開發更迅速地發展。 ^再者，近年來，在謀求元件之動作速度的高速化方面， 係要求減少同層間、不同層間之電容（配線電容）。因此，提 出在層間絕緣膜使用低介電率絕緣膜，而低介電率絕緣膜 於過去以具有矽氧烧結合之氧化矽膜為原料的材料， 楊氏係數 '硬度、熱膨脹之物性值有拫大的不同，且因此 1244699 產生下述製造步驟上的缺點。 -般而言’為了降低介電率，原子或分子之材料内部 的構造變化是必要的，而原子間距離、分子間距離愈大， 介電率則愈低，但同時因原子間距離、分子間距離大而結 5合力變弱，因而成為容易受到熱或機械性特性'對藥液之 耐藥性等影響的材料。 10 於由精細加工所形成之LSI墊領域令，最後必須形成圖 案較配線構造内找_案大的電轉。於此，電極塾係 用以電連接LSIit件領域與外部，以進行在形成LSI之半導 體構造後的電路實驗、TEG(Test Element g_p)等之開發時 的特性評價等。因此，該電極墊的大小約為，m〜卿m 的整面配線。 半導體通常形成於稱作晶圓之圓形基板上，且在製造 /驟7〇成後切出aa>{，並加卫成可抑制各種干擾對晶片所 15產生之影響的塑膠封裝體或陶兗封裝體。又，封裝體豆有 大小適合外部電路之電極，且當進行用以電連接電極墊與 封裝體側電極之絲焊、凸塊形成時，對塾領域内部施加機 械力’’、、後’進仃用以確認是否已完成良好的連接之拉扯 。 一進行上述由壓入所產生之壓合及拉扯實 會在塾領域内部產生應力。由於低介電率材料之楊 :-般較小’故在對電極墊施加外力時，由低介電率 :成之低"電率層容易變形，且所施加的力最後變 溝圖輯孔圖案所形成之連接孔的配線材料部分來 1244699 承受。 如此-來，當使用揚氏係數較配線材料小之層間絕緣 膜時’因對電極塾進行絲焊、凸塊形成時等之壓入所產生 之壓合及拉扯實驗等所產生之内部應力會集中在配線材料 5部分。-旦該應力集中在配線材料部分且達到降伏應力， 則會對塾領域之配線功能帶來不良影變。 本發明有鑑於上述問題點，以提供一種半導體裝置及 其製造方法為目的，該半導體裝置可防止塾領域中產生内 部應力時該應力偏向且集中在連接孔，並可避免因此造成 10 配線功能降低。 L發明内容]| 發明之揭示 本發明人在專心檢討的結果下，想出以下所述之發明 的各態樣。 15 树明係以半導《置為對象，該半導體裝置包含有 於低介電率絕緣膜具有配線構造之元件領域以及用以電 連接前述元件領域與外部且隨著前述元件領域形成前述低 ;ι電率、緣膜而形成之塾領域。於本發明巾，前述整領域 内形成於前述低介電率絕緣膜之第i連接孔的佔有密度較 20前述元件領域之前述配線構造之任一部位之第2連接孔的 佔有密度高。 又，本發明亦以半導體裝置之製造方法為對象，該半 ^體衣置之f造方法係具有用以電連接元件領域與前述元 件領域與外部之塾領域之半導體裝置的製造方法。與本發 1244699 =關之半導體裝置之製造步驟包括··於前述元件領域及 :述墊谓域形成低介電率絕緣膜；及於前述墊領域及前述

一員域刀別形成第1連接孔及第2連接孔，又，使前述第J 連接孔之佔有密度較前述元件領域之任一部位之前述第2 5連接孔的佔有密度高。 再者，本發明人更想出半導體裝置之設計方法作為本 卷月之另恕樣。該設計方法係以隨著元件領域形成用以 電連接前述元件領域與外部之墊領域的配線構造之半導體 I置的設計方法為對象，即，設計成隨著前述元件領域於 10别述墊領域形成低介電率絕緣膜，且當於前述墊領域及前 述疋件領域分別形成第1連接孔及第2連接孔時，將前述第i 連接孔之佔有密度設計成較前述元件領域之任一部位之前 述第2連接孔的佔有密度高。 圖式簡單說明 15 第1圖係顯示發生在通孔層之内部應力與通孔層中之 的面積比例之關係的圖表。 第2圖係顯示發生在通孔層之内部應力與通孔層中之 的面積比例之關係的圖表。 第3A圖、第3B圖係依步驟順序顯示與本發明之一實施 2〇形態相關之半導體裝置的製造方法之截面圖。 第4A圖、第4B圖係接著第3A圖、第3B圖且依步驟順序 顯示與本發明之一實施形態相關之半導體裝置的製造方法 之截面圖。 第5A圖、第5B圖係接著第4A圖、第B圖且依步驟順序 1244699 顯示與本發明之一實施形態相關之半導體裝置的製造方法 之截面圖。 第6A圖、第6B圖係接著第5A圖、第5B圖且依步驟順序 顯示與本發明之一實施形態相關之半導體裝置的製造方法 5 之截面圖。 第7A圖、第7B圖係接著第6A圖、第6B圖且依步驟順序 顯示與本發明之一實施形態相關之半導體裝置的製造方法 之截面圖。 第8A圖、第8B圖係接著第7A圖、第7B圖且依步驟順序 10 顯示與本發明之一實施形態相關之半導體裝置的製造方法 之截面圖。 第9A圖、第9B圖係接著第8A圖、第8B圖且依步驟順序 顯示與本發明之一實施形態相關之半導體裝置的製造方法 之截面圖。 15 第10A圖、第10B圖係接著第9A圖、第9B圖且依步驟順 序顯示與本發明之一實施形態相關之半導體裝置的製造方 法之截面圖。 第11A圖、第11B圖係接著第10A圖、第10B圖且依步驟 順序顯示與本發明之一實施形態相關之半導體裝置的製造 20 方法之截面圖。 第12圖係接著第11A圖、第11B圖且依步驟順序顯示與 本發明之一實施形態相關之半導體裝置的製造方法之截面 圖。 第13A圖係顯示與本發明第1實施形態相關之墊形成領 1244699 域的Cu多層配線構造之構造的平面圖。 第13B圖係顯示與本發明第1實施形態相關之墊形成領 域的Cu多層配線構造之構造的截面圖。 第14圖係藉由單層鑲嵌法來構成與本發明第1實施形 5 態相關之墊形成領域相同的Cu多層配線構造時之截面圖。 第15A圖係顯示與比較例1相關之墊形成領域的構造例 之平面圖。 第15B圖係顯示與比較例1相關之墊形成領域的構造例 之截面圖。 10 第16圖係說明與比較例1相關之墊形成領域的構造所 產生的問題。 第17圖係說明與比較例1相關之墊形成領域的構造所 產生的其他問題。 第18圖係顯示與比較例2相關之墊形成領域的構造例。 15 第19圖係說明與比較例2相關之墊形成領域的構造所 產生的問題。 第20圖係說明與比較例2相關之墊形成領域的構造所 產生的其他問題。 第21A圖係顯示與本發明第2實施形態相關之墊形成領 20 域的Cu多層配線構造之構造的平面圖。 第21B圖係顯示與本發明第2實施形態相關之墊形成領 域的Cu多層配線構造之構造的截面圖。 第22A圖係顯示與本發明第3實施形態相關之墊形成領 域的Cu多層配線構造之構造的平面圖。 10 1244699 第22B圖係顯示與本發明第3實施形態相關之墊形成領 域的Cu多層配線構造之構造的截面圖。 第23A圖係顯示與本發明第4實施形態相關之墊形成領 域的Cu多層配線構造之構造的平面圖。 5 第2 3 B圖係顯示與本發明第4實施形態相關之墊形成領 域的Cu多層配線構造之構造的截面圖。 第24A圖係顯示與本發明第5實施形態相關之墊形成領 域的Cu多層配線構造之構造的平面圖。 第24B圖係顯示與本發明第5實施形態相關之墊形成領 10 域的Cu多層配線構造之構造的截面圖。 第2 5 A圖係顯示與本發明第6實施形態相關之墊形成領 域的Cu多層配線構造之構造的平面圖。 第25B圖係顯示與本發明第6實施形態相關之墊形成領 域的Cu多層配線構造之構造的截面圖。 15 第26A圖係顯示與本發明第7實施形態相關之墊形成領 域的Cu多層配線構造之構造的平面圖。 第26B圖係顯示與本發明第7實施形態相關之墊形成領 域的Cu多層配線構造之構造的截面圖。 第27圖係顯示與本發明第8實施形態相關之墊形成領 20 域的Cu多層配線構造之構造的平面圖。 第28圖係顯示與本發明第9實施形態相關之墊形成領 域的Cu多層配線構造之構造的平面圖。 第29A圖係顯示與本發明第10實施形態相關之墊形成 領域的Cu多層配線構造之構造的平面圖。 1244699 第29B圖係顯示與本發明第1〇實施形態相關之墊形成 領域的Cu多層配線構造之構造的截面圖。 第3〇A圖係顯示與本發明第11實施形態相關之墊形成 領域的Cu多層配線構造之構造的平面圖。 第30B圖係顯示與本發明第丨丨實施形態相關之墊形成 領域的Cu多層配線構造之構造的截面圖。 第31A圖係顯示與本發明第11實施形態相關之墊形成 領域的其他構造例之平面圖。 10 15 20 第31B圖係顯示與本發明第11實施形態相關之墊形成 領域的其他構造例之截面圖。 第32圖係顯示與本發明第12實施形態相關之元件形成 領域=墊形成領域之Cu多層配線構造的構造之截面圖。 第33圖係顯示與本發明第13實施形態相關之元件形成 領域^跡成销域之Cu多層配線構造的構造之截面圖。 :H ·人. ’、、員示與本發明第14實施形態相關之元件形成 領域及料麵域之〇^層配線構造的構造之截面圖。 、第35圖係顯示與本發明第b實施形態相關之元件形成 邊域^祕成_域之Cu多層配線構造的構造之截面圖。 、第36圖係•與本發明第16實施形態相關之元件形成 員， 成項域之〇11多層配線構造的構造之截面圖。 【實施冷式】 實施發明之最佳形態

一本發明 因 絲焊或形成凸塊 日可所施加的力而在墊領域產生内部 12 1244699 應力。由於配線材料與層間絕緣膜之楊氏係數不同，故内 部應力會偏向且集中在埋有連接材料的連接孔側，一旦該 應力達到例如配線材料之降伏應力點，則會對墊領域之配 線功能帶來不良的影響。為了解決上述習知的問題，本發 5明人想到本發明獨特的構造，即，使墊領域中之連接孔的 佔有密度形成為較元件領域之任一部位之連接孔的佔有密 度南。藉由該構造來防止内部應力偏向且集中在連接孔， 且避免配線功能之可靠性降低。 此處所謂連接孔意指為了連接上層配線與下層配線而 10在通孔填入配線材料之部分配線構造。於以下之說明中， 將該部分配線構造稱作整體配線構造中之通孔部。又，本 發明人所想到的獨特構造亦可為將墊領域之連接孔的佔有 密度形成為較元件領域之任意部位的連接孔之佔有密度 向。該構造同樣可達到上述本發明之作用·效果。 層間纟巴緣膜及配線構造中之通孔（連接孔）的力學 性〜 ' 於此，針對層間絕緣膜及配線構造中之通孔部的力學 特性作說明。在此，以用以評定凸塊對電極塾之接合力的 加拉扯實驗為前提來進行說明。由於層間絕緣膜之水平方向 20的大小較其膜厚大，故為求說明簡單，考量垂直地施加該 =扯力。因此’可設為在通孔部與層間絕緣膜產生等量的 弓曲。此時，若將通孔部之楊氏係數設為化，且將在·.部 及層間絕緣膜所產生之彎曲設為ε，則施加於通孔部之應 力am以下列式子1來表示。 〜 13 1244699 σ m = Emx ε ···(式 l) 同樣地，當將層間絕緣膜之揚氏係數設為Ei，則施加 於層間絕緣膜之應力cri以下列式子2來表示。 σ i = Eix ε ···(式2) 5 由式子1及式子2可知，與Cu膜和層間絕緣膜相關之應 力的比係如下列式子3所示，成為楊氏係數之比。 σ m : σ i = Em : Ei···(式3) 例如，將Cu的揚氏係數設為細，且將低介電率絕緣膜 之811^(80^:0〇〜〇^〇1^1公司之註冊商標，由聚烯丙醚 10系化合物所構成之有機絕緣膜材料）的揚氏係數設為玢，並 代入式子3，又，另一方面，將Cu的揚氏係數設為£111，且 將Si〇2的揚氏係數設為历，並代入式子3以作為比較對象， 而知到下列式子4、式子5。另，cu、，，SiLK，，及Si02則引用 自下述表1。 15 σ(Η1 : crsilk=l : 〇·〇2〇··•(式4) ^cu ： asio=l : 0.55...(^5) 如式子4及式子5所示，與通孔部和層間絕緣膜相關之 内邛應力的比在層間絕緣膜由低介電率絕緣膜所構成時較 由氧化砂膜所構成時，其與層間絕緣膜相關之内部應力的 20 比例較小。 、接著，求出與通孔部和層間絕緣膜相關之應力值的演 算f。因拉扯實驗所產生之外力F與通孔部及層間絕緣膜所 ?又的力之平衡用下列式子6來表示。於此，^為通孔部 的面積，Si為層間絕緣膜的面積。 14 1244699 σπιχ Sm+ σίχ Si·..(式6) 將式子1及式子2代入式子6，而分別以下列式子7或式 子8來表示。 F = σ mx Sm + (Ei/Em)x σ mx Si = σ mx (Sm + 5 (Ei/Em)xSi)···(式 7) F = (Em/Ei)xcrix Sm+crix Si=cjix ((Em/Ei)xSm +

Si)…(式8) 分別就am、ai來解式子7及式子8，而在第丨圖及第2 圖顯不以通孔部與層間絕緣膜之面積比例的函數製成圖表 1〇者。另，於第1圖中顯示對直徑40/zm之圓形的電極墊施加 4〇gf之拉扯力的情形，而於第2圖中顯示對直a5〇#m之圓 形的電極墊施加20gf之拉扯力的情形。 首先，針對第1圖之圖表作說明，當以氧化矽膜來構成 層間絕緣膜且以Cu膜來構成通孔部時（圖中為义〇2/(：^)，即 15使層間絕緣膜之面積比例增加，產生於通孔部之内部應力 也不會增加太多。相對於此，當以”SiLK，，來構成層間絕緣 膜且以Cu膜來構成通孔部時（圖令為”SiLK，，/Cu)，一旦層間 絕緣膜之面積比例增加，產生於通孔部之内部應力則會急 速地增加。 20 又，於第1圖之圖表中顯示晶粒直徑為0.1//m、0.5// m、1.0//m之Cu的降伏應力點，已知當以”SiLK”來構成層 間絕緣膜時，隨著層間絕緣膜之面積比例增加，產生於通 孔部之内部應力會達到降伏應力點。另，所謂€11的降伏應 力點係一旦施加更大的應力則會在Cu產生降伏之應力值。 15 1244699 如上所述，已知當以晶粒直徑相同之Cum來構成通孔部 時，因由”SiLK”來構成層間絕緣膜或由氧化矽膜來構成層 間絕緣膜而達到降伏應力點之層間絕緣膜的面積比例相差 將近2倍。 5 再者，於第1圖之圖表亦顯示由低介電率絕緣材料之多 孔石夕系之”IPS(Interpapenetrated Siloxane ··觸媒化成工業股 伤有限公司之注冊商標）”、含碳氧化石夕（圖中為，，BD(Biake

Diamond): APPLIED MATERIALS(T 7。7 彳卜、7 于 口 了瓜） 么司之5主冊商標”)來構成層間絕緣膜，且以Cu膜來構成通 10孔部之情形（圖中分別為，，IPS，，/Cu、，，BD，，/Cu)。由於”IPS，， 及BD的楊氏係數分別為ll(Gpa)、5.5(Gpa)般低的值，故 與由’’SiLK”來構成層間絕緣膜時相同，伴隨著層間絕緣膜 之面積比例的增加，產生於通孔部之内部應力會急速地增 加0 第2圖之圖表則顯示以”SiLK”來構成層間絕緣膜且以 (：11膜來構成通孔部之情形（圖中為Cu/，，SiLK”）、以氧化矽膜 來構成層間絕緣膜且以Cu膜來構成通孔部之情形（圖中為 Cu/Si〇2)，以及以多孔矽系”lps，，來構成層間絕緣膜且以Cu 膜來構成通孔部之情形（圖中為Cu/，，IPS”）。 第2圖所示之例子係在與第1圖之例子不同的條件下的 所進行實驗，但仍可看出以低介電率絕緣材料”siLK”來形 成層間絕緣膜時，一旦層間絕緣膜之面積比例增加，在通 孔部中内部應力會急速地產生，且達到Cu之降伏應力點。 相對於此，當以氧化矽膜來形成層間絕緣膜時，即使層間 16 1244699 纟邑緣 '' 、之面積比例增加，在通孔部也不會產生那麼多内部 應力’且不會達到Cu降伏應力點。 又，於第2圖亦顯示產生於層間絕緣膜之内部應力，當 以多孔矽系，，Ips，，、，，siLK，，來構成層間絕緣膜時，一旦層間 5 、、、、、、之面積比例增加，施加於層間絕緣膜之内部應力一 疋曰急速地增加，且分別達到破裂應力點。另，此處所謂 破衣應力點意指一旦施加更大的應力則會發生破裂之應力 值。相對於此，當以氧化矽膜來構成層間絕緣膜時，即使 層間、、、巴緣膜之面積比例增加，施加於層間絕緣膜之内部應 10力也不會增加那麼多，且不會達到其破裂應力點。 “於本發明中，為求減少同層間、不同層間之電容(配線 電合）’而以低介電率絕緣材料來構成層間絕緣膜，特別是 省低介電率絕緣材料宜利用含碳氧化 石夕BD、〜[〖”、”們”等揚氏係數在观押以下者^然而， 15如上所述，當以含碳氧化石夕，，bd”、，，siLK”、”們”等低介電 率絕緣材料來構成電極墊下之層間絕緣膜時，容易因内部 應力的產生而在通孔部及層間絕緣膜發生障礙，且有配線 功成之可靠性降低之虞。相對於此，本發明藉由高密度地 配置電極塾下之通孔部，可防止内部應力偏向且集中在通 20 孔部。 、下 面參妝所附圖式一面針對本發明之實施形態 .羊、”田地σ兒月第3A圖〜第12圖係依步驟順序顯示與本發明實 施形態相關之半導體裝置的製造方法之概略戴面圖。 一 MOS電晶體構造之形成一 17 1244699 首先，於矽基板上形成MOS電晶體構造。 具體而言，如第从圖所示，於石夕基板i之元 藉由™。〜一胸成元件分離構^ 且於兀件形成領域劃定元件活性領域，並於塾 面形成元件分離構造2。 取員域整 接著’藉由熱氧化法，僅於元件形成領域之 領域形成閘極絕緣膜3。然後，藉由CVD法，在積 結晶矽膜，並藉由带& $積夕 電極4。 成㈣㈣於元件活性領域形成閑極 10 15 20 接著’以_電極4作為㈣，且在低濃度地 不純物後，㈣懈來犠化賴，朗整面進行^ =向隨刻’错此僅於閘極電極4之側面殘留前述 :二!成邊壁5。然後’以閑極電⑽邊壁5作為掩膜， 再度咼濃度地離子注入又料此 勺释膜 極6。 子左入不純物’而形成咖構造之源極/沒 h ’在整面形成氮切膜7後堆積成為 之氧化矽膜8。然後，於备儿 緣膜 孔9,以mw、 切膜8形案，^形成接觸 錢源極Λ及極6表面的—部份露出。 觸孔:妾者二成成為底膜之™膜10後，堆積鶴來蓋滿接 以復盍接觸孔9之内壁面，且藉由⑽卿 Mechamcal Polishing)法倍 ^ ^ . 吏表面平坦，而形成鎢插頭。另， ^了電連接閉極電極4與配線，於間極電極4上 1Γ-於此’相對於源極/汲極6之插頭與相對於閉極電 之#頭亚不在同―截面上，故在第3A圖及以下所示之圖 18 1244699 式中省略相對於閘極電極4之插頭的圖式。 一Cu配線構造之形成；雙層鑲嵌法一 接著，於上述MOS電晶體構造上形成〇11配線構造。於 此，首先針對藉雙層鑲嵌法來形成⑽層轉之情形作說 如第3B圖所示，在成為配線層之層間絕緣膜的氧化石夕 膜8上以7〇nm左右之膜厚形成成為姓刻播止膜之碳化石夕膜 (膜）11接著，分別以350nm、150nm之膜厚來形成成為 配線層之和絕緣膜之含碳氧化石夕膜(Si〇c膜）12、成為由 1〇 CMP法所進行之研磨步料之㈣膜的氧切膜⑽ T)101，然後塗布光阻13 ^施行曝光、顯像，以形成配 線圖案14。 、# ’如第4A圖所示，以形成有配線圖案14之光阻13 15 20 為掩膜’含有㈣氣體之混合氣體對含碳氧化石夕㈣ 及氧化石夕膜101進行異方向⑽刻至碳化石夕助露出為止。 =，在藉由灰化除去關叙総吸，利用含有 系氣體之混合氣體，且藉由钮刻除去碳化石夕膜u，而 形成配線溝。於此，若氧切膜8未因灰化而受到損害，則 =了二用含有CF系氣體之混合氣體同時钱刻氧化石夕膜 、/碳氧切賴及碳化彻卜終藉由灰化除去 ^ ’加墙曝理’⑽崎來去除碳 夕膜11及含碳氧化梦膜12所吸濕之材料。 接著，在以30邮之膜厚形成由例如氮 之阻障金屬膜15後，—之膜厚形成Cu㈣。)於此成 19 1244699 ΰ、下t方法作為形成Cu膜16的手法，即，在藉由濺射裝 置將種金屬膜形成於阻障金屬膜b上後，使用將種金屬膜 利用在電極之電鍍法來形成Cu膜16。 +接著，如第4B圖所示，在藉由CMp法研磨至氧化石夕膜 5 1〇1路出後’僅於配線溝内殘留Cii膜16。接著，依序形成成 為姓刻播止膜及CU擴散防止膜之碳化石夕膜⑼c^7、成為 1門、巴、、彖膜之含&氧化⑨膜18、成為配線層形成時之钱刻 膜的含碳氧化石夕膜19、成為配線層之層間絕緣膜的含 火氧化碎膜20 ’以及成為法所進行之研磨步驟時之 1〇保叹膜的氧化石夕臈2卜於此，碳化石夕膜17以術就膜厚形 成，含碳氧化石夕膜18以_細之膜厚形成，碳化⑽㈣麵 膜厚形成，含妷氧化矽膜2〇以35〇nm之膜厚形成，氧化矽 膜21以150nm之膜厚形成。 接者，於氧化石夕膜21上塗布光阻22，且施行曝光、顯 像藉此形成用以形成通孔之通孔圖案23。此時，則於塾 ^成領域形成較凡件形成領域之圖案具錢大之截面積的 通孔圖案23。 ^接著，如第5A圖所示，依照氧化矽膜21、含碳氧化矽 膜20石反化石夕膜19、含碳氧化石夕膜丄8之順序，一面改變各 種順序條件面利用含有⑶系氣體之混合氣體來進行異 方向性敍刻至碳化石夕膜17露出為止。藉此，於墊形成領域 形成面積較元件形成領域之通孔大的通孔24。 士接著，在用塗布及溶解之手法將作為保護膜來利用之 ^月曰25埋人通孔之下方部位後，在整面塗布^阻％，且施 20 1244699 行曝光、顯像，以形成配線圖案27。 接者，如第5B圖所示’以形成有配線圖案η之光阻％ 為掩膜，利用含有CF系氣體之混合氣體對氧化石夕膜21及含 碳氧化石夕膜20進行異方向性餘刻至碳化石夕膜19露出為止， 5以形成酉己線溝1〇2。然後，藉由灰化同時去除光阻％及樹脂 25 ° 接著，如第6A圖所示，利用含有〇?系氣體之混合氣 體，對殘留於通孔24底部之碳化矽膜17及殘留於配線溝1〇2 底部之碳化矽膜19進行異方向性蝕刻以去除之。然後，施 1〇加適度的熱處理，且藉由除氣來去除Cu膜16之接觸面、碳 化矽膜17、含碳氧化矽膜18、碳化矽膜19、含碳氧化矽膜 2〇所吸濕的材料，然後，以30nm之膜厚形成由例如氮化鈕 所構成之阻障金屬膜121，並藉由電鍍法以15〇〇nm之膜厚將 Cu膜28蓋滿配線溝1〇2及通孔24。 15 接著，如第6B圖所示，藉由CMP法來研磨cu膜28及阻 I1 羊i屬膜121至氧化石夕膜21露出為止，且使(^^膜28及阻障金 屬膜121僅殘存於配線溝102及通孔24内。然後，當以形成 在Cu膜28之配線作為電極墊時，在將具覆蓋膜之功能的氮 化矽膜29形成於該配線層上後，於其一部份形成開孔。然 2〇後，於該開孔部連接例如金線，以電連接電極墊與外部。 再者，當欲於上層形成配線構造時，可藉由反覆與第3八圖 至第6B圖相同的製造步驟來形成更多的多層配線構造。 又’亦可以下述構造作為電極墊之其他構造例，即， 於Cu膜28上形成A1層，且利用與該A1層結合性佳之A1金線 21 1244699 •電極墊，並於师上 因Cu_之表面露出所造成之射J成凸塊，藉此可防止 :件形成領域形成相::量:=量=形成領域和 塾形成領域之通孔部的佔有密度較元二:孔部，則可使 的佔有密度高。夢此A 季乂兀件开4領域之通孔部 當内部應力發生時，可防μ Μ 負何集中在通孔部， 了防止過度的 10 15 20 對電極-加外力時之配線功能引起降伏等 又，右塾形成領域之通孔部的佔有贫戶 域之任意部位的通孔部高，則當狹^又=形成領 局部性地看it件形心Μ 、 1上述效果，但若 密度最低的部位），而墊=任—部位(例如’通孔部之佔有 較糾位之、域領叙通孔部的佔有密度至少 …ci相佔有密度高，則同樣可發揮上述效果。 層配線構造之形成’·單層鑲嵌法— 接者’料根據叫層配線構造之單層鑲嵌法所進行 2 方法作况明。由於M0S電晶體構造的形成業 第3A圖作說明，故在此省略不提。 尿 首先如第7A_示’於成為層間絕緣膜之氧化石夕膜8 上以70nm之膜厚形成成為㈣m止膜之碳化㈣3〇。然 後刀别、〇nm、15〇nm之膜厚形成含碳氧化矽膜31及氧 化矽膜32。 接著’於氧化石夕膜32上塗布光阻33，且施行曝光、顯 像’以於各石反氧化石夕膜31及氧化石夕膜32形成用以形成配線 22 1244699 5 10 15 20 溝之配線圖案34。 接著，如第7B圖所示，以形成有配線圖案34之光阻^ 為掩膜利用含有⑶系氣體之混合氣體對含碳氧化石夕㈣ 及氧化石夕臈32進行異方向性敍刻至碳化石夕膜3〇露出為止。 接著’在藉灰化除去所殘留之触33後，制含有哪系 氧體之混合氣體且藉由韻刻來去除碳化石夕膜30,而形成配 線溝於此’若氧化石夕膜8未因灰化而受到損害，則亦可利 用含有㈣氣體之混合氣體同時㈣氧化㈣32、含碳氧 切膜及碳化石夕膜3〇，然後，藉由灰化除去光⑽。接 者^加上適度的熱處理，以藉除氣來去除含碳氧化賴W 及碳化矽膜30所吸濕的材料。 所播Γ者如，8 A圖所* ’在以3。n m之膜厚形成由例如TaN 技^阻1^屬膜35後，以15GGnm之膜厚形成Cu膜36。 ^山Γ ’如第8β圖所示，用CMp法進行研磨至氧化石夕膜 球出為止，藉此僅於配線溝㈣留⑽3卜接著，: 形成成為#_切及Cu擴散防止狀碳 通孔層之層—之蝴化卿㈣切膜= 45〇n=^T7()nm之膜厚形成，含碳氧切賴以 膜W成’氧切膜39以15Gnm之膜厚形成。 接者’於氣化石夕膜39上塗布光阻4〇 像，藉此形ώ ® 4九阻4〇 ’且％仃曝光、顯 像错4用以形成通孔之通孔圖案41。此時，則於墊 形、办、域具有較元件形成領域 的通孔圖案41。 口未人之戮面積 的通孔圖案41 接著，如第9a圖所 面改變各種順序條件 面 23 1244699 利用含有CF系氣體之混纟氣體對氧化石夕膜39及含碳氧化石夕 膜38進行異方向性蝕刻至碳化矽膜”露出為止。 接著，如第9B圖所示，利用含有CfiF系氣體之混合氣 體對殘留於通孔42底部之碳化矽膜37進行異方向性蝕刻2 5去除之。藉此，於墊形成領域形成截面積較元件形成領域 中之通孔大的通孔42。然;f爰’在施力口適度的熱處理，且藉 由除氣去除Cu膜36之接觸面、碳化石夕膜37及含碳氧化石夕膜 38所吸濕的材料後，以3〇聰之膜厚形成由氮化组所構成之 阻障金屬膜43，並藉由電艘法以15〇〇nm之膜厚將c順料蓋 10 滿通孔42。 著女第1〇Α圖所示，藉由CMP法來研磨Cu膜44及 P障金屬膜43至氧化⑨膜39露出為止，且使c_44及阻障 金屬膜43僅殘存於通孔42内。 接著，如第10B圖所示，依序形成成為蝕刻擋止膜及 15二擴散防止膜之碳切卿3、成為配線層n絕緣膜的 氧化夕膜104 ’以及成為由CMp法所進行之研磨步驟時 T保護膜的氧切賴5。於此，碳化頻1()3以術m之膜 厚开乂成3石反氧化石夕膜104以350nm之膜厚形成，氧化石夕膜 、〇nm之膜厚形成。接著，於氧化矽膜1〇5上塗布光阻 20 106，且施杆暖也 仃曝先、顯像，藉此形成用以形成配線溝之配線 圖案107。 、 士第11A圖所示，以形成有配線圖案107之光阻 10^掩_ ’利用含有CF系氣體之混合氣體對氧化㈣⑻ 及各反氧化發膜104進行異方向性侧至碳化碎膜103露出 24 1244699 ^止’然後’藉由灰化來去除所殘存之光阻1G6。其後，對 碳^"卿3始異方向性_錢切卿露出為止，而 ^己線溝1U)。接著，施加適度的熱處理，且藉由除氣來 *嗔44之接觸面、含碳氧化销1〇4及碳化賴1〇3所 吸濕的材料。 如弟11B圖所示 > 之膜厚形成由例如 鼠/旦所構成之阻障金屬膜108後，藉由電鑛法以應咖 之膜厚將C_1G9蓋滿配線溝110。 10 15 20 立接著，如第12圖所示，藉由c·法來研磨Cu膜⑽及阻 t屬膜1G8至氧化彻Q5露出為止且使c峨職 =膜⑽僅殘存於配線溝後當以形成於㈣ 之配線作為電極塾時，在將具覆蓋膜之功能的氮化石夕膜 立、成於《亥配線層上後，於其一部份形成開孔且於開孔 P連接例如金線，以電連接電極墊與外部。再者，當欲於 上層形成配線構造時，可藉由反覆與第_至第12圖同樣 的製造步㈣形錢多的多層配線構造。 ’ 又’亦可以下述構造作為電極塾之其他構造例，即， 於Cu膜1 〇9上形成Αι層’ ^利用與該μ層結合性佳之A〗金線 來連接外部與電極塾，並於A1層上形成凸塊，藉此可防止 因Cu膜1〇9之表面露出所造成的腐钱。 々此來藉由單層鑲嵌法亦可於塾形成領域形成截 面積較元件形成領域之通孔部大的通孔部。因此，若於墊 =成領域形成與元件形成領域相同數量或更多數量之通孔 和則可使墊形成領域之通孔部的佔有密度較元件形成領 25 1244699 域的佔有密度高 孔部，除了择 領域與藝形成領域2部之截面積以外，亦可在元件形成 塾形成領財每單位面二㈣的截面獅成通孔部，且使 多。 、之通孔部的數量較元件形成領域 又 為了 密度地形成墊形成領域之通 心 之通孔部的佔《隸元件^ 域之任意部位的通孔_ ^ 件形成領 #呵’則當然可得到上述效果 # 局部性地看元件形成領娀 -右 — … Υ —部位（例如，通孔部之佔有 10 岔度农低的部位成領域之通孔部的佔有密度至少 較_奴通孔部_有密度高，則同樣可發揮上述效果。 (苐1貫施形態） 第圖、第13Β圖係顯示與本發明第i實施形態相關 之塾形成領域之Cu多層配線構造的構造之平面圖及截面 圖。由於以下將說明之第1〜第16實施形態為經過與上述說 15明同樣的製造步驟而製造者，故省略其詳細說明。另，第 13 B圖係顯示沿著第13 A圖之平面圖所示之虛線之塾形成 領域的截面構造。 與第1實施形態相關之墊形成領域係如第13A圖、第 13B圖所示，藉由雙層鑲嵌法所形成，且使多數通孔部均勻 2〇地分布在内包於配線中之領域，並較元件形成領域之任一 部位更高密度地配置通孔部。雖然於第13A圖、第13B圖上 顯示具圓形之截面構造的通孔部，但亦可適用矩形或其他 任意的形狀。製造方法可藉由變更第4B圖所示之光阻22的 通孔圖案23來形成與本實施形態相關之通孔部。另，此處 26 1244699 所謂「所内包之領域」意指配線形成領域下方内包於該領 威中之領域。 又’雖然本實施形態針對藉雙層鑲谈法所形成之塾形 成領域作說明，但亦可如第14圖所示，藉由單層鑲嵌法來 形成具有同樣的通孔部構造之Cu多層配線構造。此時之製 造方法可藉由變更第8B圖所示之光阻40的通孔圖案41來形 成與本實施形態相關之通孔部。。 (比較例1) 10 15 20 於此，以與上述第1實施形態同樣藉由雙層鑲嵌法所形 成之墊A成領域的構造例為比較例1來作說明。第15A圖、 第15B圖係顯示與比較例1相關之塾形成領域的構造例之平 面圖及截面圖。如第15A圖、第15B圖所示，於比較例丨中， 為了防止内部應力偏向且集中在通孔部们側，因此形成有 匕於配線48中之領域已完全除去低介電率絕緣膜之 的通孔部47。 …、、而，為了形成與比較例丨相關之通孔部47，必須形 Z較元件形成領域中之通孔大很多的截面積之通孔:9。 ’當以符合基準之膜厚將配線材料（例如， 疋件形成領域之通孔時，則如第16_ _ ^ 盖滿 側會產生表面段差。所不，在塾形成領域 實和:Γ ΓΓ證在塾形成領域側產生表面段差的事 故尸广 鍍法的成膜為等方向性地進行， 件:::成長的同時，也會從側面產生成長。例如二 域及㈣成領域中軌的深度為_nm.且元件形 27 1244699 成領域之通孔的寬度壯4㈣，則t從兩—所堆積之& 以上時，通孔會完全被蓋滿。另—方面，當於塾 形成領域娜成具有例如4 m之較元件形成領域之通孔大 5的寬度之通孔時，在深度及寬度上則無法完全蓋滿該通 孔’而在該部分形成表面段差。 相對於此，與本發明第1實施形態相關之塾形成領域則 ，成截面積較元件形成領域之通孔大之通孔部的狀 %、’且配置成使該等通孔部均勻地分布。因此在元件形 〇成領域與塾形成領域中完全蓋滿各個通孔時所需之膜厚則 =會相差太大，而可輕易地解決上述表面段差的問題。又， 當如本實施形態或以下將說明之實施形態般實際上高密度 置通孔。ρ時，且5又#成在形成通孔之敍刻步驟後低介 電率絕緣膜不會成為不安定的狀態。 ;、&第17圖係#明與上述比較例_關之塾形成領域的構 ^所產生的其他問題。為了避免與上述表面段差相關的問 ^在將Cu膜50蓋滿通孔49及配線溝川寺，係以一定的膜 旱來真入Cl^5〇。因此，為了使&膜观殘留於通孔料及 t線溝51内’在由⑽找所進行之研磨步驟中，必須隨著 、膜厚而研磨一定的膜厚，如此一來會增加過度抛光(〇雷 Polish)量。 於此，隨著所研磨的膜厚會增加過度拋光量係由於在 由CMP去所進行之研磨步驟中以—定的幅度來研磨對象膜 之故。例如，者祖】 士 又 田對之膜厚的層以10%的幅度進行研磨 、丨“研磨至该膜下方10011111之位置。相對於此，當對15 28 I244699 // m之膜尽的層施行同樣的研磨時，則會研磨至該膜下方 150nm之位置。如此一來，所研磨之膜厚愈厚，過度研磨該 膜下方之層的情形則愈嚴重。 10 如上所述，所研磨之膜厚愈厚過度拋光量則愈多，而 5如第18圖中之虛線所示，隨之凹陷扣osion)量及淺碟 (dishing)量也會增加，並在配線構造產生缺陷。於此，所謂 淺碟係因〜卿與其他的膜之研磨率的差異所產生的現 象，且如本比較例，當柔軟材質之Cu膜50在研磨對象面佔 有廣大面積時，於Cu膜50表面會特別明顯地形成凹陷。 15 又’所明凹陷係與研磨對象層中之Cu膜5〇的密度相關 斤產生的現象’且如本比較例，當匸峨5〇在研磨對象面高 山度地仏成日守’則會削去Cu膜％周邊的阻障金屬膜等，而 路出a反氧化石夕膜52。因此，藉由包含在由法所進行 …研磨的濕製程，含碳氧化㈣辦為已吸濕之狀 Γ 於錢態τ在含碳氧化賴52表面形成碳化石夕膜， 订除氣處理等，藉此降低含碳氧化石夕膜η與碳化石夕膜 間之結合性，並引發剝落等情形發生。 、 在Cu再^ ’ #因淺碟現象而在Cu膜50表面產生段差時，若 +、上方形成—定膜厚之層間絕緣膜，則於該層間絕 2〇 緣膜表面也备嘉；t π丄 、 ㈢座生反映出Cu膜50之表面段差的形狀之段 、二此在塗布於其更上方之光阻的厚度上會出現局部 t的=化且對光阻進行曝光時之散焦幅度會下降。 由於在该層間絕緣膜產生表面段差，因此也會發 ^述問題。例如，當進_步要在Cu獅上形成配線等（Cu 29 1244699 膜）時，則需要下述步驟，即，使形成於上方之層間 絕緣膜形成圖案且填入〜，然後，藉由CMP法來研磨其表 面。然而’由於在層間絕緣膜表面如上所述有段差部分， 在研磨步驟後，不僅形成於層間絕緣膜之通孔或配線 5圖案内’在該段差部分也殘留有Cu。因此，當段差部分内 形成有多數配線或通孔部時’則會因殘存在段差部分的& 導致配線短路，而在配線構造上產生缺陷。 另方面，當對因Cu膜5〇之表面段差而在上層之層間 絕緣膜所產生之段差進行研磨以使之平坦時，Cu膜50之表 10面段差部分上之層間絕緣膜的膜厚會較其他部分厚，並在 之後對該層間絕緣膜所進行之餘刻步驟中導致蚀刻 降。 15 20 、相對於此，與上述第1實施形態相關之塾形成領域則由 件&成領域與㈣成領域巾蓋滿通孔時所需之膜厚 '九因此揲須為了確保表面之平坦性而蓋上復 :的Cu膜。如此一來，可避免因抛光量增加所造成之淺碟 或凹陷現象而導致配線構造的缺陷。 (比較例2) 於此，以由單層鑲嵌法所形成之墊形成領域的構造例 ^較例2加以說明。第18圖係顯示與比較例2相關之塾形 心、或的構k例。如第18圖所示，於比較例2中，為了防止 錢力偏向且集中在通孔部洲，因此形成有在内包於 j不之上層配線中之領域已完全除去低介電率絕緣膜53 <大的通孔。 30 ’’、、而’為了形成通孔部54 領域大很多㈣孔。因此，^=卿成容量較元件形成 料(例如，C啤人元件形^付合基準之膜厚將配線材 示，在墊形成領域 、或之通孔時，則如第19圖所 5 7、或之表面會產生 相對於此， 形成領域則由於形成截面本發明實施形態相關之墊 孔部且使該通孔部均句:::元件形成領域之通孔大的通 成領域中分別蓋滿通孔時二：’故在元件形成領域與塾形 ^ e n 斤而之膜厚不會相差太大，而可 10 ^易崎相上述表面段差所導致的問題。 說明與上述比較例2相關之塾形成領域的構 ζ I、他問題。為了避免與上述表面段差相關的問 遞’在將Cu膜蓋滿通孔時係以—定的臈厚來蓋滿。因此， 在用以形成通孔部54之由CMP法所進行之研磨步驟中因 其膜厚而必須研磨—定的膜厚，如此—來會增加過度抛光 量。如上所述’在與比較例2相關之墊形成領域的製造過程 中，過度抛光量會增加，且如第2〇圖中之虛線所示，隨之 凹陷量及淺碟量也會增加，並在配線構造上產生缺陷。 相對於此，第14圖所示之墊構造則由於在元件形成領 20 域與墊形成領域中分別蓋滿通孔時所需之膜厚不會相差太 大，因此無須為了確保表面之平坦性而蓋上很厚的Cu膜。 如此一來’可避免因拋光量增加所造成之淺碟或凹陷現象 而導致配線構造的缺陷。 (第2實施形態） 第21A圖、第21B圖係顯示與本發明第2實施形態相關 31 1244699 之墊形成領域之Cu多層配線構造的構造之平面圖及截面 圖。另，第21B圖之截面圖係顯示沿著第21A圖之平面圖所 示之虛線之墊形成領域的戴面構造。 與第2實施形態相關之墊形成領域係如第21B圖所示， 5藉由雙層鑲嵌法來形成，且使多數溝狀通孔部55均勻地分 布在内包於配線56中之領域，並較元件形成領域之任一部 位更高密度地配置通孔部。 又，第21A圖之平面圖所示之溝狀通孔部55當然亦可利 用單層鑲嵌法來構成(但，此時之墊形成領域的截面構造則 10與第21B圖不同）。當用雙層鑲嵌法來構成溝狀通孔部55 時，可構成該溝狀通孔部55之領域會限制在内包於配線56 中之領域内，但當用單層鑲嵌法時，則可在墊形成領域中 低介電率絕緣膜112之任意部位形成溝狀通孔部55。 再者，與本實施形態相關之溝狀通孔部55的配置方向 15並沒有特別限定，即，第21A圖所示之溝狀通孔部55可以任 意的方向來形成。 (弟3貫施形態） 第22A圖、第22B圖係顯示與本發明第3實施形態相關 之墊形成領域之Cu多層配線構造的構造之平面圖及截面 20圖。另，第22B圖係顯示沿著第22A圖之平面圖所示之虛線 之塾I成領域的截面構造。 與第3實施形態相關之墊形成領域係如第22B圖所示， 藉由雙層鑲嵌法來形成，且使多數同心溝狀通孔部58均勻 地分布在内包於配線57中之領域，並與第1實施形態同樣較 32 1244699 凡件形成領域更高密度地配置通孔部。 又’第22A圖之平面圖所示之同心溝狀通孔部58當然亦 可利用單層鑲嵌法來構成（但，此時之墊形成領域的截面構 k則與第22B圖不同）。當用雙層鑲嵌法來構成同心溝狀通 孔部58時’可構成該同心溝狀通孔部58之領域會限制在内 包於配線57中之領域内，但當用單層鑲嵌法時，則可在墊 形成領域中低介電率絕緣膜113之任意部位形成同心溝狀 通孔部58。 再者’與本實施形態相關之同心溝狀通孔部58係如第 1〇 22A圖所不，成為周圍被圍住之構造。因此，在因絲焊等所 ^加的外力使同心溝狀通孔部58達到降伏應力，因而在同 心溝狀通孔部58内側之低介電率絕緣膜113產生裂紋時，可 實現用以抑制該裂紋之裂紋擋止的高功能。 (第4實施形態） 15 第23八圖、第23B圖係顯示與本發明第4實施形態相關 之墊形成領域之〇^多層配線構造的構造之平面圖及戴面 圖。另，第23B圖係顯示沿著第23A圖之平面圖所示之虛線 之墊形成領域的截面構造。 與第4實施形態相關之墊形成領域係如第23B圖所示， 20藉由雙層鑲嵌法來形成，且組合多數十字形、T字形及乙字 形之溝狀通孔部61，並使其均勻地分布在内包於配線的中 之領域，並且與第1實施形態同樣較元件形成領域更高密声 地配置通孔部61。 又，第23A圖之平面圖所示之溝狀部61當然亦可利用單 33 1244699 層鑲嵌法來構成(但，此時之墊形成領域的裁面構、匕、 23B圖不同）。當用雙層鑲欲法來構成溝狀通孔々> 構成該溝狀通孔部61之領域會限制在内包於配線可 域，然而，當用單層鑲嵌法時，則可在墊形成領域中低= 電率絕緣膜之任意部位形成溝狀通孔部61。 (第5實施形態） 施形態相關 面圖及截面 第24Α圖、第24Β圖係顯示與本發明第5實 之墊形成領域之Cu多層配線構造的構造之平 10 圖。另，第24B圖係顯示沿著第24A圖之平面圖所示之虛線 之墊形成領域的截面構造。 與第5實施形態相關之墊形成領域係如第24B圖所示， 藉由雙層錶叙法來形成周圍被圍住之格子狀溝狀通孔部 63，且與第1實施形態同樣較元件形成領域更高密度地配置 通孔部。 15 又，第24A圖之平面圖所示之溝狀通孔部63當然亦可利 用單層鑲嵌法來構成（但，此時之墊形成領域的截面構造則 與第24B圖不同）。當用雙層鑲嵌法來構成溝狀通孔部幻 時，可構成該溝狀通孔部63之領域會限制在内包於配線115 中之領域内，但當用單層鑲嵌法時，則可在墊形成領域中 20低介電率絕緣膜116之任意部位形成溝狀通孔部63。 再者’與本實施形態相關之溝狀通孔部63係如第24A 圖所示，成為周圍被圍住之構造。因此，在因絲焊等所施 加的外力使溝狀通孔部63達到降伏應力，因而在溝狀通孔 部63内側之低介電率絕緣膜116產生裂紋時，可實現用以抑 34 1244699 制該裂紋之裂紋擔止的南功能。 (第6實施形態） 第25A圖、第25B圖係顯示與本發明第6實施形態相關 之墊形成領域之Cu多層配線構造的構造之平面圖及截面 5圖。另，第25B圖係顯示沿著第25A圖之平面圖所示之虛線 之墊形成領域的截面構造。 與第6貫％开）怨相關之墊形成領域係如第25B圖所示， 於電極墊形成格子狀配線65。藉此，可降之研磨 對象面中Cu膜的面積及密度，並可減少此時所產生之淺碟 量及凹陷量。 又，與本實施形態相關之墊形成領域在電極墊下具有 與第1貫施形悲相同之通孔部的構造，因此可避免内部應力 偏向且集中在通孔部66。 再者，第25A圖之平面圖所示之溝狀通孔部从當然亦可 15利用單層鑲礙法來構成(但，此時之塾形成領域的截面構造 則與第现圖不同）。當用雙層镶嵌法來構成溝狀通孔部的 時，可構成該溝狀通孔部66之領域會限制在内包於配線幻 甲之領域内，但當用單層鑲後法時，則可在塾形成領域中 低介電率絕緣膜117之任意部位形成通孔部的^ 20 (第7實施形態） 第26A圖、第26B圖係顯示與本發明第7實施形態相關 之墊形成領域之〜多層配線構造的構造之平面圖及戴: 圖。另，第26B圖係顯示沿著第26A圖之平面圖所示之虛線 之墊形成領域的截面構造。 35 1244699 態相同關之墊形成領域係與上述第6實施形 時之研磨==配線67。藉此’ __> 生之淺碟W量喚的面積及密度，並可減少此時所產 5 叙丄 Μ〜丨八也俏關之墊形成領域係形成組合了吝 文十字形、Τ字形及L字形之溝狀通孔部沾，且 能ia F1 « ^ /、弟1貫施形 心同、有較元件形成領域更高密度之通孔部構造 防止内部應力偏向且集中在通孔部68。 10 15 2〇 抑再者，第26A圖之平面圖所示之通孔部⑽當然亦可利用 :層鑲嵌法來構成(但，此時之塾形成領域的截面構造則與 、圖不同）。當用雙層鑲嵌法來構成通孔部68時，可構 成該通孔部68之領域會限制在内包於配線67中之領域内， 但當用單層職法時，則可在墊形成領域巾低介電率絕緣 膜118之任意部位形成通孔部68。 ° (苐8貫施形態） 第27圖係顯示與本發明第8實施形態相關之Cu多層配 線構造之構造的平面圖。與第8實施形態相關之墊形成頷域 係於内包於格子狀配線69中之領域内同方向地形成多數、、籌 狀通孔部70，且與第1實施形態相同，具有較元件形成頷土。、 更高密度之通孔構造。又，於與第8實施形態相關之蝥步、 頌威之電極墊係與上述第6實施形態同樣形成有袼+ 狀酉己 線，因此可在CMP時之研磨對象面縮小Cu膜的面積及& 度，並可減少此時所產生之淺碟量及凹陷量。 + (第9實施形態） 36 1244699 第28圖係顯示與本發明第9實施形態相關之墊形成領 域之Cu多層配線構造之構造的平面圖。與第9實施形態相關 之墊形成領域係於内包於格子狀配線71中之領域内形成朝 同方向延伸之溝狀通孔部72及在溝狀通孔部72之間朝其垂 5直方向延伸之溝狀通孔部73，並與第1實施形態相同，具有 較元件形成領域更高密度之通孔構造。又，於與第9實施形 悲相關之墊形成領域之電極墊係與上述第6實施形態同樣 形成有格子狀配線71。藉此，可在CMp時之研磨對象面縮 小Cu膜之面積及密度，並可減少此時所產生之淺碟量及凹 10 陷量。 (第10實施形態） 第29A圖、第29B圖係顯示與本發明第1〇實施形態相關 之墊形成領域之Cu多層配線構造的構造例之平面圖及截面 圖。另，第29B圖係顯示沿著第29A圖之平面圖所示之虛線 15之墊形成領域的截面構造。 與第10實施形態相關之墊形成領域亦與上述第6實施 形態相同，在電極墊形成有格子狀配線74，故可在匚^^^時 之研磨對象面縮小Cii膜之面積及密度，並可減少此時所產 生之淺碟量及凹陷量。 如第29B圖所示，與本實施形態相關之墊形成領域由雙 層鑲嵌法所形成，且形成形狀與配線74相同之袼子狀通孔 部75，並與第1實施形態相同，具有較元件形成領域更高密 度之通孔構造。又，與本實施形態相關之格子狀通孔部乃 係如第29A圖所示，成為周圍被圍住之構造。因此，在因絲 37 1244699 焊等所施加的外力使格子狀通孔部75達到降伏應力，因而 在格子狀通孔部75内側之低介電率絕緣膜丨19產生裂紋 時，可實現用以抑制該裂紋之裂紋擋止的高功能。 (第11實施形態） 5 第30A圖 '第30B圖係顯示與本發明第11實施形態相關 之Cu多層配線構造的構造例之平面圖及截面圖。另，第3〇B 圖係顯示第30A圖之平面圖所示之墊形成領域的截面構造。 與第11實施形態相關之墊形成領域亦與上述第6實施 形態相同，在電極墊形成格子狀配線76。藉此，可在CMp 10時之研磨對象面縮小Cu膜之面積及密度，並可減少此時所 產生之淺碟量及凹陷量。 如第30B圖所示，與本實施形態相關之墊形成領域由單 層鑲喪法所形成，且形成形狀與配線76相同之格子狀通孔 部77,並與第1實施形態相同，具有較元件形成領域更高密 15度之通孔構造。又，與本實施形態相關之格子狀通孔部77 係如第30B圖所示，成為周圍被圍住之構造。因此，在因絲 焊等所施加的外力使格子狀通孔部77達到降伏應力，因而 在格子狀通孔部77内側之低介電率絕緣膜120產生裂紋 時’可實現用以抑制該裂紋之裂紋擋止的高功能。 20 另，雖然上述第2、第3、第7、第8及第9實施形態之說 明中並未提及，但於該等實施形態中，當然亦可藉由將通 孔部設為溝狀，以隨著裂紋之進行方向達到裂紋擋止的功 能。 再者，於本實施形態中，在内包於格子狀配線76中之 38 1244699 領域形成格子狀通孔部77為其中一例，由於與本實施形態 相關之墊形成領域由單層鑲嵌法所形成，故可在墊形成領 域中之低介電率絕緣膜12〇的任意部位形成通孔部。於第 31A圖、第31B圖顯示其具體例子。另，第31B圖之截面圖 5係顯不第31A圖之平面圖所示之墊形成領域的截面構造，且 在與第30_、第30B圖之各構造相對應之處賦予相同符 號。 ' (第12實施形態） 第32圖係顯示與本發明第12實施形態相關之元件形成 10領域及墊形成領域之Cu多層配線構造之構造的截面圖。與 本實施形態相關之Cu多層配線構造係如第32圖所示，由雙 層鑲嵌法所形成，且具有由多段配線78及多段通孔部乃所 構成之配線構造。 如上所述，與本實施形態相關之〇11多層配線構造係構 15成為藉由分別具有多段配線78及通孔部79來增加墊形成領 域中Cu膜的佔有比例，以分散在各Cu膜產生的内部應力:、 再者，與本實施形態相關之Cu多層配線構造係構成為用多 段配線78及通孔部79來貫通墊形成領域之角部，且藉由氧 化矽膜80使最下層之配線79與矽基板討絕緣。因此，3當1 20孔部79之形狀為溝狀時，通孔部79則具有用以抑制墊形成 領域内所產生之裂紋的進行之裂紋擒止作用。 (第13實施形態） 第33圖係顯示與本發明第u實施形態相關之元件形成 領域及墊形成領域之Cu多層配線構造之構造的截面圖^與 39 1244699 本實施形餘紅⑽層轉構造係構成為與和上述第12 實施形態相關之⑽層配線構造_，具有由多段 及多段通孔部79所構成之配線構造，同時在最下層之配吃 78下具有餘柳，並料π、纽部79 頭㈣貫《形錢域之角部。因此，與本實施形態相 之Cu多層配線構造可抑制墊形成領域内之低介電率絕緣j 86及氧化矽膜87所產生之裂紋的進行。 、 另’於本實施形態中，如上所:，在㈣成領域抑 10 成鶴插頭85，但為求該鎢插祕與石夕基板84之絕緣，因此 在從下方將鶴插頭85内包於其中之石夕基板的部分領域形成 有元件分離構造88。 (第14實施形態） 第34圖係顯示與本發明第14實施形態相關之元件形成 領域及墊形成領域之Cu多層配線構造之構造的截面圖。斑 15本實施形態相關之CU多層配線構造係構成為與和上述如 實施形態相關之Cu多層配線構造相同，由多段配線78、多 段通孔部79及最下層之配線78下的鶴插祕來貫通塾形成 領域之角部。 與本實施形態相關之Cu多層配線構造亦與上述第郎 20施形態㈣，為求鶴插頭85與石夕基板84之絕緣而用奶法在 石夕基板84上形成元件分離構造89。本實施形態與上述第^ 實施形悲就構造而言，在元件分離構造89之形成領域的大 小有所不同，本實施形態係構成為在墊形成領域之矽基板 84幾乎整面形成元件分離構造89，而因該元件分離構造的 40 1244699 使矽基板84相對於墊形成領域之配線構造整體的距離更 遠，因此可減少該配線構造與矽基板84間之雜散電容。 (第15實施形態） 第35圖係顯示與本發明第15實施形態相關之元件形成 5領域及墊形成領域之Cu多層配線構造之構造的截面圖。雖 然已針對用以減少鎢插頭85、配線78及通孔部79之配線構 造整體與矽基板間之雜散電容的構造作為與上述第14實施 形態相關之Cu多層配線構造的構造作說明，但該構造亦可 適用於上述第12實施形態，即，在與上述第12實施形態相 10關之Cu#層配線構造加上前述用以減少雜散電容之構造則 成為本發明第15實施形態。 與本發明第15實施形態相關之Cu多層配線構造係如第 35圖所示’於塾形成領域之矽基板84整面形成元件分離構 造90’而使塾形成領域之矽基板84與形成於其上方之配線 15構造(於此，係由配線78及通孔部79所構成之配線構造）間之 距離更遠’因此可減少該配線構造與矽基板84間之雜散電 容。 (第16實施形態） 第36圖係顯示與本發明第16實施形態相關之元件形成 20領域及墊形成領域之Cu多層配線構造之構造的截面圖。與 本實施形態相關之Cii多層配線構造係如第36圖所示，由單 層鑲甘欠法所形成，且具有由多段配線及多段通孔部82所 構成之配線構造。 本貫施形態係如第36圖所示，為與第η實施形態具有 1244699 相同構造之Cu多層配線構造，而在其製造步驟中，相對於 第12實施形態採用雙層鑲嵌法，本實施形態在採用單層鑲 嵌法上與第12實施形態不同。 與本實施形態相關之Οι多層配線構造因與和第12實施 形態相關之Cu多層配線構造具有相同構造，故根據該構造 之作用效果亦與第12實施形態相同。即，與本實施形態相 關之Cii多層配線構造分別具有多段配線81及通孔部82，以 增加墊形成領域中Cu膜的佔有比例，藉此分散在各(：：11膜產 生之内部應力。 又，與本實施形態相關之Cu多層配線構造藉由構成為 用多段配線81及通孔部82來貫通墊形成領域之角部，可使 通孔部82之形狀為溝狀，以於通孔部82中抑制產生於墊形 成領域内所產生之裂紋的進行。 15 20 雖然上述内容已針對與由單層鑲嵌法所形成之第12實 施形態相對應之Cu多層配線構造作說明，但就扣至第Η 實_態而言’同樣亦可由單層鑲嵌法來形成，且當缺分 別可發揮與第13至第15實_態相同之作用效果。 生術性思想並不限於上述半導體裝置及 方法’践實踐該製造方法之半導體裝置所設計的 =亦包含在本發明之範嘴内。舉例而言，當於元件 絕t i領域分财以相料狀低介電率 緣膜形成通孔部時，設計成較 的通孔部更高密度軌置細成贱之任一部位 亦在本發明之_内。成錢之狀部的設計方法 42 1244699 根據本發明，由於使墊領域之第1連接孔較元件領域之 任一部位的第2連接孔更高密度地配置，故可防止内部應力 產生時該應力偏向且集中在第1連接孔，並可避免因此所造 成之配線功能降低。 5 表1 楊氏係數 (GPa) 波桑 比 熱膨脹係數 (χΙΟ， 硬 度 (GPa) Si 130 0.28 3.0 Cu 128 0.33 16.6 Si3N4 150 0.25 1.0 Si02(Fusedsilica) 70 0.17 0.6 6.3 SiLK 2.5 0.34 66.0 0.38 【圖式簡單說明3 第1圖係顯示發生在通孔層之内部應力與通孔層中之 的面積比例之關係的圖表。 第2圖係顯示發生在通孔層之内部應力與通孔層中之 10 的面積比例之關係的圖表。 第3A圖、第3B圖係依步驟順序顯示與本發明之一實施 形態相關之半導體裝置的製造方法之截面圖。 第4A圖、第4B圖係接著第3A圖、第3B圖且依步驟順序 顯示與本發明之一實施形態相關之半導體裝置的製造方法 15 之截面圖。 第5A圖、第5B圖係接著第4A圖、第B圖且依步驟順序 顯示與本發明之一實施形態相關之半導體裝置的製造方法 之截面圖。 第6A圖、第6B圖係接著第5A圖、第5B圖且依步驟順序 20 顯示與本發明之一實施形態相關之半導體裝置的製造方法 43 1244699 之截面圖。 第7A圖、第7B圖係接著第6A圖、第6B圖且依步驟順序 顯示與本發明之一實施形態相關之半導體裝置的製造方法 之截面圖。 5 第8A圖、第8B圖係接著第7A圖、第7B圖且依步驟順序 顯示與本發明之一實施形態相關之半導體裝置的製造方法 之截面圖。 第9A圖、第9B圖係接著第8A圖、第8B圖且依步驟順序 顯示與本發明之一實施形態相關之半導體裝置的製造方法 10 之截面圖。 第10A圖、第10B圖係接著第9A圖、第9B圖且依步驟順 序顯不與本發明之一實施形態相關之半導體裝置的製造方 法之截面圖。 第11A圖、第11B圖係接著第10A圖、第10B圖且依步驟 15 順序顯示與本發明之一實施形態相關之半導體裝置的製造 方法之截面圖。 第12圖係接著第11A圖、第11B圖且依步驟順序顯示與 本發明之一實施形態相關之半導體裝置的製造方法之截面 圖。 20 第13A圖係顯示與本發明第1實施形態相關之墊形成領 域的Cu多層配線構造之構造的平面圖。 第13B圖係顯示與本發明第1實施形態相關之墊形成領 域的Cu多層配線構造之構造的截面圖。 第14圖係藉由單層鑲嵌法來構成與本發明第1實施形 44 1244699 態相關之墊形成領域相同的Cu多層配線構造時之截面圖。 第15 A圖係顯示與比較例1相關之墊形成領域的構造例 之平面圖。 第15B圖係顯示與比較例1相關之墊形成領域的構造例 5 之截面圖。 第16圖係說明與比較例1相關之墊形成領域的構造所 產生的問題。 第17圖係說明與比較例1相關之墊形成領域的構造所 產生的其他問題。 10 第18圖係顯示與比較例2相關之墊形成領域的構造例。 第19圖係說明與比較例2相關之墊形成領域的構造所 產生的問題。 第20圖係說明與比較例2相關之墊形成領域的構造所 產生的其他問題。 15 第21A圖係顯示與本發明第2實施形態相關之墊形成領 域的Cu多層配線構造之構造的平面圖。 第21B圖係顯示與本發明第2實施形態相關之墊形成領 域的Cu多層配線構造之構造的截面圖。 第22A圖係顯示與本發明第3實施形態相關之墊形成領 20 域的Cu多層配線構造之構造的平面圖。 第22B圖係顯示與本發明第3實施形態相關之墊形成領 域的Cu多層配線構造之構造的截面圖。 第23A圖係顯示與本發明第4實施形態相關之墊形成領 域的Cu多層配線構造之構造的平面圖。 45 1244699 第23B圖係顯示與本發明第4實施形態相關之墊形成領 域的Cu多層配線構造之構造的截面圖。 第24A圖係顯示與本發明第5實施形態相關之墊形成領 域的Cu多層配線構造之構造的平面圖。 5 第24B圖係顯示與本發明第5實施形態相關之墊形成領 域的Cu多層配線構造之構造的截面圖。 第25A圖係顯示與本發明第6實施形態相關之墊形成領 域的Cu多層配線構造之構造的平面圖。 第25B圖係顯示與本發明第6實施形態相關之墊形成領 10 域的Cu多層配線構造之構造的截面圖。 第26A圖係顯示與本發明第7實施形態相關之墊形成領 域的Cu多層配線構造之構造的平面圖。 第26B圖係顯示與本發明第7實施形態相關之墊形成領 域的Cu多層配線構造之構造的截面圖。 15 第27圖係顯示與本發明第8實施形態相關之墊形成領 域的Cu多層配線構造之構造的平面圖。 第28圖係顯示與本發明第9實施形態相關之墊形成領 域的Cu多層配線構造之構造的平面圖。 第29A圖係顯示與本發明第10實施形態相關之墊形成 20 領域的Cu多層配線構造之構造的平面圖。 第29B圖係顯示與本發明第10實施形態相關之墊形成 領域的Cu多層配線構造之構造的截面圖。 第30A圖係顯示與本發明第11實施形態相關之墊形成 領域的Cu多層配線構造之構造的平面圖。 46 1244699 第30B圖係顯示與本發明第丨丨實施形態相關之墊形成 領域的Cu多層配線構造之構造的截面圖。 第31A圖係顯示與本發明第丨丨實施形態相關之墊形成 領域的其他構造例之平面圖。 5 第31B圖係顯示與本發明第丨丨實施形態相關之墊形成 領域的其他構造例之截面圖。 10 15 第32圖係顯示與本發明第12實施形態相關之元件形 領域及墊形成領域之Cu多層配線構造的構造之戴面圖。、 第33圖係顯示與本發明第13實施形態相關之元件形 領域及塾形成領域之以多層配線構造的構造之截面圖。、 第34圖係顯示與本發明第I4實施形態相關之元件 領域及塾形成領域之Cu多層配線構造的構造之戴面圖。/ 第35圖係顯示與本發明第15實施形態相關之元件 領域及㈣成領域之Cu多層配線構造的構造之截面圖。/ 第36圖係_示與本發明第16實施形態相關之元件 領域及^成销域之〜多層配線構造的構造之截面圖。 【圖 > <走要元件代表符號表1 1...矽基板 2···元件分離構造 3...閘極絕緣祺 8···氧化矽膜 9...接觸孔 4...閘極電極 10../ΠΝ 膜 11...碳化矽膜 5.. .邊壁 6.. .源極/沒極 7.. .氮化矽膜 12···含碳氧化矽膜 13…光阻 14···配線圖案 47 1244699 15…阻障金屬膜 4〇···光阻 16.. .CU膜 41···通孔圖案 17.. .碳化矽膜 42···通孔 18、19、20...含碳氧化矽膜 43.··阻障金屬膜 21…氧化矽膜 22…光阻 23.. .通孔圖案 24.. .通孔 25…樹脂 26…光阻 27.. .配線圖案 28.. .CU 膜 29…氮化矽膜 30.. .碳化矽膜 31.. .含碳氧化矽膜 32…氧化矽膜 33…光阻 34…配線圖案 35.. .阻障金屬膜 36".Cu 膜 37.. .碳化矽膜 38…含碳氧化矽膜 39…氧化矽膜 44."Cu 膜 47.. .通孔部 48.. .配線 49.. .通孔部 50."Cu 膜 51.. .配線溝 52.. .含碳氧化矽膜 101…氧化矽膜 102…配線溝 103.. .碳化矽膜 104.. .含碳氧化矽膜 105…氧化矽膜 106.. .光阻 107…配線圖案 108.. .阻障金屬膜 109.. .Cu 膜 110…配線溝 111.. .氮化矽膜 121…阻障金屬膜 48

Claims (1)

124469# 092121676號專利申請案申請專利範圍修正本 修正日期：94年7月 ^ --------------TII··· 丨曜_丨 条(更)正替換頁| 拾、申請專利範圍： 1. 一種半導體裝置，包含有： 元件領域，係於低介電率絕緣膜具有配線構造；及 墊領域，用以電連接前述元件領域與外部，且係隨 5 著前述元件領域形成前述低介電率絕緣膜而形成’ 另，前述墊領域内形成於前述低介電率絕緣膜之第 1連接孔的佔有密度較前述元件領域之前述配線構造之 任一部位之第2連接孔的佔有密度高。 2. 如申請專利範圍第1項之半導體裝置，其中前述第1連 10 接孔係大致均等地分布形成於前述墊領域内。 3. 如申請專利範圍第1項之半導體裝置，其中於前述墊領 域中之前述低介電率絕緣膜上方形成用以電連接前述 元件領域與外部之配線。 4. 如申請專利範圍第3項之半導體裝置，其中前述第1連 15 接孔係内包且直接連接於前述配線。 5. 如申請專利範圍第1項之半導體裝置，其中於前述墊領 域中之前述低介電率絕緣膜上方形成用以電連接前述 元件領域與外部之格子狀配線。 6. 如申請專利範圍第3項之半導體裝置，其中前述第1連 20 接孔係形成於前述低介電率絕緣膜之任意部位。 7. 如申請專利範圍第5項之半導體裝置，其中前述第1連 接孔係形成於前述低介電率絕緣膜之任意部位。 8. 如申請專利範圍第5項之半導體裝置，其中前述第1連 接孔係内包且直接連接於前述格子狀配線。 49 1244699 9. 如申請專利範圍第4項之半導體裝置，其中前述第1連 接孔係形成為溝狀。 10. 如申請專利範圍第6項之半導體裝置，其中前述第1連 接孔係形成為溝狀。 5 11.如申請專利範圍第7項之半導體裝置，其中前述第1連 接孔係形成為溝狀。 12. 如申請專利範圍第8項之半導體裝置，其中前述第1連 接孔係形成為溝狀。 13. 如申請專利範圍第4項之半導體裝置，其中前述第1連 10 接孔係形成為格子狀。 14. 如申請專利範圍第6項之半導體裝置，其中前述第1連 接孔係形成為格子狀。 15. 如申請專利範圍第7項之半導體裝置，其中前述第1連 接孔係形成為格子狀。 15 16.如申請專利範圍第8項之半導體裝置，其中前述第1連 接孔係形成為格子狀。 17. 如申請專利範圍第4項之半導體裝置，其中前述第1連 接孔係由多數同心溝狀之連接孔所形成。 18. 如申請專利範圍第6項之半導體裝置，其中前述第1連 20 接孔係由多數同心溝狀之連接孔所形成。 19. 如申請專利範圍第7項之半導體裝置，其中前述第1連 接孔係由多數同心溝狀之連接孔所形成。 20. 如申請專利範圍第8項之半導體裝置，其中前述第1連 接孔係由多數同心溝狀之連接孔所形成。 50 1244699 21. 如申請專利範圍第1項之半導體裝置，其中前述墊領域 具有隨著前述元件領域形成之多層配線構造。 22. 如申請專利範圍第21項之半導體裝置，其中前述墊領 域中之前述多層配線構造具有貫通前述墊領域之角部 5 的配線構造。 23. 如申請專利範圍第1項之半導體裝置，其中前述第1連 接孔具有較前述第2連接孔大之截面積。 24. 如申請專利範圍第1項之半導體裝置，其中於一定面積 内，前述第1連接孔的數量較前述第2連接孔的數量多。 10 25.如申請專利範圍第1項之半導體裝置，其中前述低介電 率絕緣膜之楊氏係數為20Gpa以下。 26. —種半導體裝置之製造方法，係具有用以電連接元件領 域與前述元件領域與外部之墊領域之半導體裝置的製 造方法， 15 該半導體裝置之製造方法包括下列步驟： 於前述元件領域及前述墊領域形成低介電率絕緣 膜；及 於前述墊領域及前述元件領域分別形成第1連接孔 及第2連接孔， 20 又，使前述第1連接孔之佔有密度較前述元件領域 之任一部位之前述第2連接孔的佔有密度高。 27. 如申請專利範圍第26項之半導體裝置之製造方法，係 使前述第1連接孔大致均等地分布形成於前述墊領域 内0 51 1244699 28. 如申請專利範圍第26項之半導體裝置之製造方法，係 於前述墊領域中之前述低介電率絕緣膜上方形成用以 電連接前述元件領域與外部之配線。 29. 如申請專利範圍第28項之半導體裝置之製造方法，係 5 將前述第1連接孔形成為内包且直接連接於前述配線。 30. 如申請專利範圍第28項之半導體裝置之製造方法，係 使前述配線形成為格子狀。 31. 如申請專利範圍第28項之半導體裝置之製造方法，係 將前述第1連接孔形成於前述低介電率絕緣膜之任意 10 部位。 32. 如申請專利範圍第30項之半導體裝置之製造方法，係 將前述第1連接孔形成於前述低介電率絕緣膜之任意 部位。 33. 如申請專利範圍第30項之半導體裝置之製造方法，係 15 將前述第1連接孔形成為内包且直接連接於前述格子 狀配線。 34. 如申請專利範圍第29項之半導體裝置之製造方法，係 將前述第1連接孔形成為溝狀。 35. 如申請專利範圍第31項之半導體裝置之製造方法，係 20 將前述第1連接孔形成為溝狀。 36. 如申請專利範圍第32項之半導體裝置之製造方法，係 將前述第1連接孔形成為溝狀。 37. 如申請專利範圍第33項之半導體裝置之製造方法，係 將前述第1連接孔形成為溝狀。 52 1244699 38. 如申請專利範圍第29項之半導體裝置之製造方法，係 將前述第1連接孔形成為格子狀。 39. 如申請專利範圍第31項之半導體裝置之製造方法，係 將前述第1連接孔形成為格子狀。 5 40.如申請專利範圍第32項之半導體裝置之製造方法，係 將前述第1連接孔形成為格子狀。 41. 如申請專利範圍第33項之半導體裝置之製造方法，係 將前述第1連接孔形成為格子狀。 42. 如申請專利範圍第29項之半導體裝置之製造方法，係 10 將前述第1連接孔形成為多數同心溝狀。 43. 如申請專利範圍第31項之半導體裝置之製造方法，係 將前述第1連接孔形成為多數同心溝狀。 44. 如申請專利範圍第32項之半導體裝置之製造方法，係 將前述第1連接孔形成為多數同心溝狀。 15 45.如申請專利範圍第33項之半導體裝置之製造方法，係 將前述第1連接孔形成為多數同心溝狀。 46. 如申請專利範圍第26項之半導體裝置之製造方法，係 隨著前述元件領域於前述墊領域形成多層配線構造。 47. 如申請專利範圍第46項之半導體裝置之製造方法，係 20 將前述墊領域中之前述多層配線構造形成為用以貫通 前述墊領域之角部的配線構造。 48. 如申請專利範圍第26項之半導體裝置之製造方法，係 以較前述第2連接孔大之截面積來形成前述第1連接 。 53 1244699 49·如申請專利範圍第26項之半導體裝置之製造方法，係 於一定面積内，使前述第丨連接孔的數量較前述第2連 接孔多。 外如申請專利範圍第％項之半導體裝置之製造方法，其 5 .巾前述低介電率絕緣膜之揚氏係數為2QGpa以下。 A-種半導體裝置之設計方法，係隨著元件領域形成用以 電連接前述元件領域與外部之墊領域的配線構造者， -亥半導體裝置之設計方法係隨著前述元件領域於 前述墊領域形成低介電率絕緣膜，且當於前述墊領域及 1〇冑述元件領域分別形成第1連接孔及第2連接㈣，將前 速弟1連接狀佔有密度設計成較前述元件領域之任一 部位之前述第2連接孔的佔有密度高。 54