CN109755201B - 一种金属焊盘结构及其工艺方法 - Google Patents
一种金属焊盘结构及其工艺方法 Download PDFInfo
- Publication number
- CN109755201B CN109755201B CN201711082639.9A CN201711082639A CN109755201B CN 109755201 B CN109755201 B CN 109755201B CN 201711082639 A CN201711082639 A CN 201711082639A CN 109755201 B CN109755201 B CN 109755201B
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- substrate
- trench
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种金属焊盘结构,包括衬底、填充介质、金属前介电层、顶层金属层及焊球体,衬底表面形成沟槽,填充介质设于沟槽中,金属前介电层设于填充介质与衬底之上,顶层金属层设于金属前介电层之上,焊球体则是设于顶层金属层之上;制程方法是先在衬底表面热生长初始氧化层,之后进行光刻及蚀刻以形成沟槽,并在硅衬底表面及沟槽的侧壁与底部热生长过渡层以及沉积填充介质,在衬底及填充介质上沉积多层介电层及金属层,在介电层中光刻出接触孔并且填充金属,沉积顶层金属层以及钝化层且进行光刻及蚀刻,最后在顶层金属层上形成铅锡焊球。
Description
技术领域
本发明是属于半导体集成电路制造工艺领域,尤指一种在高速集成电路中可降低芯片封装的压焊盘寄生电容的金属焊盘结构及其工艺方法。
背景技术
高速集成电路(IC)是在移动便携式设备中广泛用到的一类集成电路,例如移动处理器接口,超高速USB 3.0开关等等,为满足各种便携式产品的小尺寸,轻薄,数据传输稳定性,散热等等的应用需求,高速IC普遍采用了晶圆级芯片尺寸封装(WLCSP),封装后尺寸与芯片大小基本一致。
但是芯片级封装同时也会带给高速IC一个问题,就是芯片级封装大多采用植球方式,而焊球的直径一般在180um及以上,这样就会要求芯片压焊盘金属的长宽尺寸在200um(微米)以上,这样的压焊盘PAD的面积比普通的打线封装大很多(4~10倍),这样就引入了比普通封装的到衬底大得多的寄生电容,可能会达到数百fF,而对于高速IC的输入信号,即频率会在800M到10G的之间信号而言,数百fF的输入电容会带来相当大的信号衰减,例如对于高速开关IC,高速信号的传输会从输入端到输出端会经过的两个压焊盘,那么压焊盘寄生电容加起来就有可能达到接近1pf,这将会成为产生信号衰减的主要影响因素。
现有的降低寄生电容的办法有增加芯片互联金属层数,例如三层金属变为五层,这样最顶层的压焊盘金属层到接地的硅衬底之间的介质厚度增加,就可实现电容的降低,但是这样带来了很大的工艺成本增加,每增加一层金属就要增加两个工艺光罩层次。这会急剧增加芯片成本。
因此,如何有效降低芯片级封装的压焊盘引入的对地寄生电容,降低高频下的信号衰减,是目前业界亟待解决的问题。
发明内容
为解决上述现有问题,本发明提供一种金属焊盘结构,包括:衬底,衬底的上表面形成具有开口的沟槽;填充介质,设于沟槽中;金属前介电层,设于填充介质与衬底的上表面;顶层金属层,设于金属前介电层之上;以及焊球体,设于顶层金属层之上。
在本发明的一种实施型态中,沟槽的底面小于或等于沟槽的开口。
在本发明的一种实施型态中,沟槽的侧壁具有弧度。
在本发明的一种实施型态中,沟槽的侧壁与底面的夹角是介于90度至135度之间,所述沟槽的侧壁与所述衬底表面的夹角是介于90度至135度之间。
在本发明的一种实施型态中,沟槽的深度是介于0.6um至100um。
在本发明的一种实施型态中,填充介质为氧化硅。
本发明的金属焊盘结构的工艺方法,包括:提供一层衬底,并在衬底上表面热生长一层初始氧化层;在初始氧化层上进行光刻以形成沟槽图形以及对沟槽图形进行蚀刻以形成沟槽;清洗沟槽,并在衬底表面及沟槽的侧壁与底部热生长一层过渡层;在过渡层上进行化学气相沉积以沉积填充介质;进行化学机械抛光以平坦化表面;进行互补式金属氧化物半导体(CMOS)前道工艺;在衬底及填充介质上沉积金属前介电层并且在介电层光刻出接触孔,在接触孔中填充金属,在金属前介电层上沉积金属层并且在金属层光刻出金属层图形,在金属层上沉积金属层间介电层并且进行化学机械研磨至默认厚度;沉积顶层金属层,光刻出顶层金属图形;以及沉积钝化层,并且进行光刻及蚀刻以露出顶层金属层表面,以及在露出的顶层金属层上形成焊球。
相较于现有技术,本专利提出了一种金属焊盘结构和工艺方法,通过在焊盘图形下方刻蚀出深沟槽,并填充氧化硅介质或者其他低介电常数介质的方法,增加了焊盘金属到硅衬底之间的介质厚度,可达到大幅减小甚至基本消除焊盘与衬底之间的寄生电容的效果,完全解决晶圆级封装带来的焊盘金属和硅衬底之间的寄生电容过大的问题。
附图说明
图1为本发明的金属焊盘结构示意图。
图2为本发明的金属焊盘结构的工艺方法流程图。
组件标号说明:
1 衬底
10 初始氧化层
11 沟槽
110 开口
12 源区
13 光刻胶
2 填充介质
30 导引凸柱接触孔
31 金属前介电层
32 金属层间介电层
4 顶层金属层
5 焊球体
6 过渡层
7 钝化层
8 金属层
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式,熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技艺的人士之了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应落在本发明所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用之如「上」、「内」、「外」、「底」及「一」等的用语,亦仅为便于叙述明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本发明可实施的之范畴,合先叙明。
请参阅图1,图1为本发明的金属焊盘结构示意图。如图所示,本发明的金属焊盘结构包括衬底1,衬底1上表面形成有开口110的沟槽11,沟槽11内具有填充介质2填充于其中。本发明的金属焊盘结构还包括金属前介电层31、顶层金属层4及焊球体5,金属前介电层31设于填充介质2与衬底1的上表面并且与填充介质2和衬底1的上表面接触,顶层金属层4设于金属前介电层31上,在顶层金属层4上方则是焊球体5,顶层金属层4是芯片的顶层金属,即为焊盘金属,焊球体5则是晶圆级芯片尺寸封装植入的铅锡焊球,另外,顶层金属层4之上除了焊球体5,通常还会覆盖钝化层7,钝化层7是覆盖在部分的顶层金属层4上。
衬底1可为常用的P型或N型硅衬底,本发明示出的实施例是以P型硅衬底作为说明,本发明的金属焊盘结构与现有技术最主要的区别,在于P型硅衬底上形成一深度介于0.6um至100um的沟槽11,沟槽11的底面可小于或等于沟槽11的开口,其轮廓形状可以是像倒梯形的形貌,让侧壁与底部有明显夹角,较佳者,沟槽11的侧壁与底部的夹角是在90度至135度之间,沟槽11侧壁与沟槽11顶部,即衬底1的水平表面的夹角也是介于90度至135度。需说明的是,在本发明的实施例中沟槽11的轮廓形貌是以倒梯形呈现,但并不限于此,对于本领域具备通常知识的技术人士而言,可以根据具体工艺优化沟槽11轮廓的形貌,例如像是侧壁具弧度的盆形状貌。
本发明提到的深沟槽形成可以增加一块额外的深沟槽图形光罩实现,深沟槽刻蚀窗口的图形一般是从顶层金属焊盘边界扩大延伸出一定尺寸的图形。但是也可以是比顶层金属层4(焊盘金属)图形小,或者以单元图形分布式分布的图形,无论何种深沟槽图形,只要是符合本发明的在焊盘金属下方形成介质填充的深沟槽以减小甚至消除WLCSP焊盘金属寄生电容的思路的方法,均在本发明的权利要求保护范围之内。
沟槽11成形后,会填充有若干厚度的填充介质2,填充介质2的材质可为低介电常数的介质材料,较佳者,在本实施例中是以氧化硅作为填充介质2,前述已经本发明的较佳实施例中的沟槽11深度是介于0.6um至100um,沟槽11深度是指沟槽11底部到硅衬底表面的距离,换言之,当沟槽11中填充氧化硅之后,等于形成厚度0.6um至100um的氧化硅层,这取代了现行工艺中常用的0.35um以上线宽的场氧化层隔离(FOX)或是0.18um线宽以下的浅槽隔离(STI)。顶层金属层4至硅衬底之间的介质厚度大幅增加,可让焊盘金属与芯片地之间的寄生电容大幅降低甚至消除。
更详而言之,现有标准工艺中(以三层金属层为例),顶层金属层4(顶层焊盘金属)到硅表面大概是3um,获得的焊盘电容大概是410fF,在加入本专利的填充氧化硅介质的深沟槽后,比如深沟槽深度27um,那么焊盘金属与硅衬底地之间介质就从现有工艺的约3um增加到了约30um,相应的寄生电容从现有工艺的约410fF减小到了约41fF,减小到现有工艺的十分之一,基本上消除了寄生电容的影响,避免了芯片级封装中的焊盘过大的寄生电容产生的高频信号衰减。
金属前介电层31的存在会隔绝顶层金属层4(焊盘金属)与衬底1(硅衬底)之间的电性连接,通常会利用光罩在金属前介电层31上光刻出接触孔30,各接触孔30是穿设于各金属前介电层31,并且在接触孔30中填充金属以形成通路,介电层除了金属前介电层31之外,还可具有金属层间介电层32,金属层间介电层32的数量通常不只有一层,因为金属层间介电层32的增加可以增加顶层金属层4至接地的硅衬底之间的介质厚度,让寄生电容降低,而为实现通路可在金属前介电层31与金属层间介电层32之间以及两层金属层间介电层32之间形成一层金属层8,若当金属层间介电层32的数量为多层(二层以上),便可在金属层间介电层32的层与层之间皆形成金属层8,接着再利用光刻工艺在各金属层间介电层32上形成接触孔30并且填充金属,而在硅衬底中会形成浓度掺杂的源区12(依照硅衬底的种类可能为P型掺杂或是N型掺杂),填充有金属的接触孔30能够电连接源区12及各层金属层8形成通路,然而,也因此增加多个工艺光罩层次,这会急遽增加芯片的制造成本。
请参阅图2,图2为本发明的金属焊盘结构的工艺方法流程图。本实施例示出的WLCSP芯片的金属焊盘结构流程是以三层金属标准工艺做示例说明,首先是步骤一,提供一层衬底1,衬底1可为常用的P型硅衬底,在衬底1表面热生长一层初始氧化层10;步骤二,在初始氧化层10上以旋转涂布方式涂上光刻胶13,用沟槽图形光罩进行光刻工艺以形成沟槽图形光刻胶窗口,接着再进行深槽刻蚀形成沟槽11,沟槽11深度可介于0.6um至100um,沟槽11轮廓可为盆形或是倒梯形,沟槽11侧壁与底面的夹角是介于90度至135度之间,沟槽11侧壁与衬底1表面的夹角也是介于90度至135度之间;步骤三,清洗在残留的光刻胶13,并且在衬底1表面与沟槽11侧壁及底面上热生长一层过渡层6,过渡层6是一薄层的氧化硅层,其厚度约示大于或等于100A;步骤四,进行化学气相沉积(CVD),将填充介质2(氧化硅)填充于沟槽11内及衬底1表面;步骤五,进行化学机械抛光(CMP)形成平坦化表面。
接着是步骤六,将填充完的沟槽11及衬底1表面平坦化之后,开始进行标准CMOS(互补式金属氧化物半导体)工艺的前道部分工艺;步骤七,进行标准CMOS工艺的后道部分工艺,并在衬底1表面沉积第一层金属层8与衬底1(P型硅衬底)之间的金属前介电层31(第一层介质层),使用图形光罩在介电层3上光刻出接触孔30,再用金属填充接触孔30,接着沉积第一层金属层8并且光刻出需要的金属图形,沉积第一层金属层8与第二层金属层8之间的金属层间介电层32(第二层介质层),并化学机械研磨至默认厚度;步骤八,重复步骤七的动作,沉积第二层金属层8并且光刻出需要的金属图形,沉积第二层金属层8与顶层金属层4之间的金属层间介电层32(第三层介质层),并化学机械研磨至默认厚度,最后沉积顶层金属层4(焊盘金属)并且光刻出顶层金属图形,需说明的是,由于本发明所提出的焊盘结构是要尽量增加其下方的介质(介电系数低)厚度,所以所形成的第一层金属图形或第二层金属图形会形成在顶层金属层4下方以外的范围,尽量不在顶层金属层4下方的金属层间介电层32的堆栈范围内,而是尽量限制在边缘位置,如图1中的金属层8的位置。
最后是步骤九,沉积钝化层7,在钝化层7上光刻出焊盘窗口,露出部分顶层金属层4,合金后完成晶圆工艺过程,之后进入封装工艺,在焊盘窗口里露出的部分顶层金属层4形成焊球体5,即铅锡焊球。
本发明提出的深沟槽及填充工艺模块可以集成在整个集成电路工艺流程的最前面,也可以根据具体情况整合在工艺流程的中间。可以在填充于沟槽11的介质(填充介质2)上淀积栅极多晶硅来避免后续工艺中可能存在的介质层的损失,不管是后续工艺对该填充介质的深沟槽有何影响,只要是符合本专利的在焊盘下方形成介质填充的深沟槽以降低WLCSP焊盘寄生电容的思路的方法就在本发明的权利要求保护范围之内。
综上所述,本发明提出了一种晶圆级芯片尺寸封装的高速集成电路芯片的焊盘结构和及其工艺实现方法,本发明主要的技术特点是在采用晶圆级芯片尺寸封装的高速IC的顶层焊盘金属下方形成填充有介质材料的深沟槽来增加顶层焊盘金属到硅衬底的介质厚度,从而达到大大减小甚至基本消除其引入的对地寄生电容,有效降低高频信号衰减。
任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下,对上述实施例进行修改。因此本发明的权利保护范围,应如权利要求所列。
Claims (8)
1.一种金属焊盘结构,其特征在于,所述金属焊盘结构包括:
衬底,所述衬底具有上表面,且所述衬底形成沟槽,其中所述沟槽具有开口,所述开口位于所述衬底的上表面;
填充介质,设于所述沟槽中;
金属前介电层,设于所述填充介质与所述衬底的上表面,并与所述填充介质和所述衬底的上表面接触;
顶层金属层,设于所述金属前介电层之上;以及
焊球体,设于所述顶层金属层之上;
其中,所述沟槽的深度是介于27um至100um;
所述金属焊盘结构的工艺方法为:
提供一层衬底,并在所述衬底的上表面热生长一层初始氧化层;
在所述初始氧化层上进行光刻以形成沟槽图形以及对所述沟槽图形进行蚀刻以形成沟槽;
清洗所述沟槽,并在所述衬底表面及所述沟槽的侧壁与底面热生长一层过渡层;
在所述过渡层上化学气相沉积填充介质;
进行化学机械抛光以平坦化所述衬底以及所述填充介质的上表面;
进行CMOS前道工艺;
在所述衬底及所述填充介质上沉积金属前介电层并且在所述金属前介电层光刻出接触孔,在所述接触孔中填充金属,在所述金属前介电层上沉积金属层并且在所述金属层光刻出金属层图形,在所述金属层上沉积金属层间介电层并且进行化学机械研磨至默认厚度;
沉积顶层金属层于所述金属层间介电层上,并光刻所述顶层金属层以形成顶层金属图形;以及
沉积钝化层,并且进行光刻及蚀刻以露出所述顶层金属层的上表面,以及在露出的所述顶层金属层上形成焊球。
2.如权利要求1所述的金属焊盘结构,其特征在于,所述沟槽的底面小于或等于所述沟槽的开口。
3.如权利要求1所述的金属焊盘结构,其特征在于,所述沟槽的侧壁具有弧度。
4.如权利要求3所述的金属焊盘结构,其特征在于,所述沟槽的侧壁与底面的夹角是介于90度至135度之间,所述沟槽的侧壁与所述衬底的上表面的夹角是介于90度至135度之间。
5.如权利要求1所述的金属焊盘结构,其特征在于,所述填充介质为氧化硅。
6.一种金属焊盘结构的工艺方法,其特征在于,所述方法包括:
提供一层衬底,并在所述衬底的上表面热生长一层初始氧化层;
在所述初始氧化层上进行光刻以形成沟槽图形以及对所述沟槽图形进行蚀刻以形成沟槽;
清洗所述沟槽,并在所述衬底表面及所述沟槽的侧壁与底面热生长一层过渡层;
在所述过渡层上化学气相沉积填充介质;
进行化学机械抛光以平坦化所述衬底以及所述填充介质的上表面;
进行CMOS前道工艺;
在所述衬底及所述填充介质上沉积金属前介电层并且在所述金属前介电层光刻出接触孔,在所述接触孔中填充金属,在所述金属前介电层上沉积金属层并且在所述金属层光刻出金属层图形,在所述金属层上沉积金属层间介电层并且进行化学机械研磨至默认厚度;
沉积顶层金属层于所述金属层间介电层上,并光刻所述顶层金属层以形成顶层金属图形;以及
沉积钝化层,并且进行光刻及蚀刻以露出所述顶层金属层的上表面,以及在露出的所述顶层金属层上形成焊球;
其中,所述沟槽的深度是介于27um至100um。
7.如权利要求6所述的金属焊盘结构的工艺方法,其特征在于,所述工艺方法还包括
以下步骤:令所述沟槽图形的尺寸大于或小于顶层金属层的尺寸。
8.如权利要求6所述的金属焊盘结构的工艺方法,其特征在于,所述工艺方法还包括
以下步骤:令所述沟槽图形以单元图形分布方式分布在所述衬底。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711082639.9A CN109755201B (zh) | 2017-11-07 | 2017-11-07 | 一种金属焊盘结构及其工艺方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711082639.9A CN109755201B (zh) | 2017-11-07 | 2017-11-07 | 一种金属焊盘结构及其工艺方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109755201A CN109755201A (zh) | 2019-05-14 |
CN109755201B true CN109755201B (zh) | 2022-05-17 |
Family
ID=66399816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711082639.9A Active CN109755201B (zh) | 2017-11-07 | 2017-11-07 | 一种金属焊盘结构及其工艺方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109755201B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1682359A (zh) * | 2002-08-30 | 2005-10-12 | 富士通株式会社 | 半导体器件及其制造方法 |
CN102024774A (zh) * | 2009-09-16 | 2011-04-20 | 上海宏力半导体制造有限公司 | 一种接触焊盘 |
CN102171821A (zh) * | 2011-04-19 | 2011-08-31 | 华为技术有限公司 | 焊盘的防水结构、防水焊盘和形成该防水结构的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6909196B2 (en) * | 2002-06-21 | 2005-06-21 | Micron Technology, Inc. | Method and structures for reduced parasitic capacitance in integrated circuit metallizations |
-
2017
- 2017-11-07 CN CN201711082639.9A patent/CN109755201B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1682359A (zh) * | 2002-08-30 | 2005-10-12 | 富士通株式会社 | 半导体器件及其制造方法 |
CN102024774A (zh) * | 2009-09-16 | 2011-04-20 | 上海宏力半导体制造有限公司 | 一种接触焊盘 |
CN102171821A (zh) * | 2011-04-19 | 2011-08-31 | 华为技术有限公司 | 焊盘的防水结构、防水焊盘和形成该防水结构的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109755201A (zh) | 2019-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10840287B2 (en) | 3DIC interconnect apparatus and method | |
KR101580941B1 (ko) | 스트레인-완화된 tsv에 대한 구조 및 방법 | |
KR101748919B1 (ko) | 3dic 상호 연결 디바이스 및 이를 형성하는 방법 | |
US7626257B2 (en) | Semiconductor devices and methods of manufacture thereof | |
US9330974B2 (en) | Through level vias and methods of formation thereof | |
US11101216B2 (en) | Metal line structure and method | |
KR19990006766A (ko) | 선택적으로 배치된 낮은 케이의 유전체 아이솔레이션 영역들을 가진 이중 인레이드 집적 회로 및 그의 형성 방법 | |
KR20150058778A (ko) | 반도체 장치 및 그 제조 방법, 상기 반도체 장치를 포함하는 반도체 패키지 및 그 제조 방법 | |
US20230260933A1 (en) | Semiconductor arrangement and method of making | |
CN108183087B (zh) | 用于形成应力降低装置的方法 | |
TW201828461A (zh) | 對cmos影像感測器的選擇性沉積與平坦化 | |
CN109755201B (zh) | 一种金属焊盘结构及其工艺方法 | |
US20090057828A1 (en) | Metal-insulator-metal capacitor and method for manufacturing the same | |
CN109411496A (zh) | 半导体器件及其形成方法 | |
US11562974B2 (en) | Hybrid bonding structure and method of fabricating the same | |
CN111223774B (zh) | 用于晶片平坦化的方法和通过其制造的图像传感器 | |
KR100485171B1 (ko) | 반도체 소자의 소자 분리 구조와 이의 형성 방법 | |
CN220543910U (zh) | 一种降低高速开关通道金属寄生电容金属结构 | |
CN111384025B (zh) | 半导体结构及其制备方法 | |
CN110660745B (zh) | 半导体结构及其形成方法 | |
TWI714423B (zh) | 半導體結構及其製造方法 | |
KR100304360B1 (ko) | 기판내에공기가채워진트렌치를구비하는집적소자및그제조방법 | |
US20060073620A1 (en) | Methods and structures for critical dimension and profile measurement | |
CN117766522A (zh) | 硅电容结构及其制作方法 | |
CN117712101A (zh) | 半导体结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 6 / F, building 8, Zilang science and Technology City, Nantong innovation District, 60 Chongzhou Avenue, Nantong City, Jiangsu Province, 226017 Applicant after: Jiangsu Dior Microelectronics Co., Ltd Address before: 226017 No. 16 Wei14 Road, Sutong Science and Technology Industrial Park, Nantong City, Jiangsu Province Applicant before: DIAO MICROELECTRONICS Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |