TW557515B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TW557515B
TW557515B TW091111895A TW91111895A TW557515B TW 557515 B TW557515 B TW 557515B TW 091111895 A TW091111895 A TW 091111895A TW 91111895 A TW91111895 A TW 91111895A TW 557515 B TW557515 B TW 557515B
Authority
TW
Taiwan
Prior art keywords
region
semiconductor layer
type impurity
gate electrode
film
Prior art date
Application number
TW091111895A
Other languages
English (en)
Inventor
Naoki Makita
Misako Nakazawa
Hideto Ohnuma
Takuya Matsuo
Original Assignee
Semiconductor Energy Lab
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab, Sharp Kk filed Critical Semiconductor Energy Lab
Application granted granted Critical
Publication of TW557515B publication Critical patent/TW557515B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

557515 A7 B7 經濟部智慈財產局8工消費合作社印製 五、發明説明（彳） 發明背景 1 ·發明之技術領域 本發明係有關於一種使用包含有矽之結晶半導體薄膜 的半導體裝置以及一種製造該半導體裝置的方法。特別地 ，本發明係有關於一種以包含有砂之結晶半導體薄膜所形 成之具有N通道薄膜電晶體（以下稱作TFT)的半導體裝 置以及一種製造該半導體裝置的方法。 2 ·相關技藝之敘述 近年來，以形成於諸如玻璃基板之絕緣基板上的薄膜 電晶體（TFT)來製造半導體電路的技術已有長足的進步， 而且被應用來製造主動矩陣液晶顯示器裝置與其他電光裝 置。主動矩陣液晶顯不器裝置係爲一種單石（monolithic) 液晶顯示器裝置，其中像素矩陣電路與驅動電路被設置於 相同的基板上。上述之技術也被應用來發展一種使用諸如γ 校正電路、記憶電路與時脈產生電路等邏輯電路的面板上 之系統。 上述之驅動電路與邏輯電路需要操作於高速。因此， 並不適合使用非晶矽薄膜來作爲半導體層，以作爲這些電 路之TFT的主動層。其主動層爲多晶矽薄膜的TFT因而成 爲主流。是以，需要一種玻璃基板來作爲TFT所被形成於 其上的基板，因爲其價錢低廉，而且應用於玻璃基板的低 溫製程之發展正如火如荼地進行。 目前已發展的低溫製程技術之一爲在玻璃基板上形成 (請先閱讀背面之注意事項存填寫本貢〕
1T 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4- 557515 A7 B7 五、發明説明（2) (請先閲讀背面之注意事項再填寫本頁) 一結晶矽薄膜，該技術被揭露於日本專利申請公開案編號 Hei 7- 1 20652中。根據該申請案所描述的技術，一非晶矽薄 膜被提供有一種加速結晶化的催化元素，而且該非晶矽薄 膜接著藉由熱處理而被予以結晶化。這種結晶化技術使其 可以降低非晶矽薄膜被結晶化的溫度，並且縮短結晶化的 時間。該技術允許有低熱阻的玻璃基板在其表面上具有大 面積的結晶矽薄膜，開啓了 TFT內之結晶矽薄膜的使用玻 璃基板的契機。 經濟部智慧財產局員工消贽合作社印製 這種將非晶矽薄膜結晶化的技術使用Ni (鎳）、Co ( 鈷）或類似者作爲其催化元素。因此，當使用於TFT內時 ，藉由這種結晶化技術所獲得之結晶矽薄膜可能影響TFT 的電特性與穩定度。事實上，目前已證實，殘留在結晶矽 薄膜內的催化元素會在晶粒（grain )邊界內被隔離，而且 催化元素被隔離之晶粒邊界區域會作爲微弱電流的漏流路 徑，而導致TFT內的截止電流（OFF current)之突然增加 。之後，藉由一種鹵素元素來吸收（gettering )催化元素的 技術也被提出（參閱日本專利申請公開案編號Hei 10-1 25926 )。這種吸收技術需要在800°C或更高溫的熱處理， 並且不適用於具有低熱阻的玻璃基板。儘管該技術可以將 獲得結晶矽薄膜之結晶溫度降低至低於玻璃基板的熱阻溫 度，以本技術吸收催化元素的溫度並不低於800 °C，使其在 實際上不可能應用該使用催化元素的低溫製程至玻璃基板 上。 基於以上的背景，日本專利申請公開案編號Hei 11- 本紙張尺度適用中.國國家標準（CNS ) A4規格（210 X 297公釐） -5- 557515 經濟部智慈財產局R工消費合作社印製 A 7 B7五、發明説明（3) 05 4760揭露一種十分有效的催化元素吸收技術。根據該申 請案所描述的技術，吸收對象區域（未摻雜有1 3族元素與 15族元素的區域）中的催化元素被熱擴散並且移至吸收區 域，而且催化元素接著在吸收區域內由1 3族元素（通常爲B (硼））與1 5族元素（通常爲P (磷））所吸收。該技術包 括以下三個步驟。 第一步驟爲藉由使用催化元素結晶化非晶矽薄膜，以 獲得一結晶矽薄膜。第二步驟爲藉由以13族元素（通常爲 硼）與15族元素（通常爲磷）選擇性摻雜該結晶矽薄膜， 以形成一吸收區域。第三步驟則爲透過熱處理所引發的熱 擴散將吸收對象區域內的催化元素移至吸收區域，以進行 吸收動作。 在應用上述之吸收技術以進行TFT的製造時，以下提 供三個主要的應用模式。 根據第一應用模式，吸收對象區域係爲一個區域，其 包括以結晶矽薄膜所形成之半導體層並且包括TFT之源極 區域、汲極區域與通道區域。吸收對象區域周圍之區域被 選擇性地摻雜有造成P型導電性之1 3族元素（通常爲硼） 與造成N型導電性之15族元素（通常爲磷），因而形成一 吸收區域。接著，進行熱處理以利吸收。 根據第二應用模式，除了通道區域之結晶矽薄膜的整 個區域係爲吸收區域。換言之，源極區域、汲極區域以及 除了半導體層之外的區域形成該吸收區域。詳而言之，本 應用模式係包括：在使用催化元素（在半導體層被形成之 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） -6- 557515 A7 B7 五、發明説明（4) (請先閱讀背面之注意事項再填寫本頁) 前）而形成結晶矽薄膜之後，形成光阻幕罩於一作爲TFT 之通道區域的區域上之步驟；使用造成P型導電性之1 3族 兀素（通常爲硼）與造成N型導電性之15族元素（通常爲 磷）之摻雜步驟；移除光阻幕罩的步驟；以及透過熱處理 從作爲通道區域之區域中吸收催化元素的吸收步驟。因爲 吸收區域包括源極區域與汲極區域之一部份，第二應用模 式可以具有相較於第一應用模式之更大的吸收區域。 經濟部智慧財產局Μ工消費合作社印製 根據第三應用模式，以結晶矽薄膜所形成的半導體層 中的通道區域係爲吸收對象區域，然而半導體層中的源極 區域與汲極區域則形成吸收區域。源極區域與汲極區域中 的雜質元素加倍而作爲吸收源。詳而言之，本應用模式係 包括：在使用催化元素而形成結晶矽薄膜之後，形成半導 體層之步驟；形成閘極電極之步驟；使用造成P型導電性 之13族元素（通常爲硼）與造成N型導電性之15族元素（ 通常爲磷）來摻雜半導體層，而使用閘極電極作爲幕罩以 形成源極區域與汲極區域的步驟；以及熱活化源極區域與 汲極區域內之雜質元素並且同時以熱處理吸收通道區域內 之催化元素的步驟。因爲吸收區域被侷限於半導體層內， 而且具有相較於第二應用模式之更小的表面積，第三應用 模式在吸收通道區域內之催化元素的效率較低。在另一方 面，第三應用模式整合了導入吸收源以形成吸收區域的步 驟以及形成源極區域與汲極區域之雜質摻雜步驟，因此具 有提昇產能之優勢。 第三應用模式提昇TFT之積集度與產能，因此極爲方 本紙張尺度適用中.國國家標準（CNS ) Α4規格（210Χ297公釐） 557515 A7 B7_^__ 五、發明説明（5) (請先閱讀背面之注意事項再填寫本頁) 便且具有實用性。然而，當第三應用模式被使用來製造N 通道TFT與P通道TFT時，N通道TFT之通道區域內的催 化元素吸收效率低於P通道TFT之通道區域內的催化元素 吸收效率。第三應用模式中N通道TFT之低吸收效率的問 題將在下文中詳細說明。 經濟部智慧財產局員工消费合作社印製 N通道TFT與P通道TFT之半導體層藉由使用閘極電 極來作爲幕罩，而被摻雜有造成N型導電性之N型雜質元 素。接著，P通道TFT的之半導體層藉由使用閘極電極來 作爲幕罩，而被摻雜有造成P型導電性之P型雜質元素， 其劑量大到足以轉換半導體層的導電性。因此形成了 N通 道TFT與P通道TFT之源極區域與汲極區域。P通道TFT 之源極區域與汲極區域包括一種造成N型導電性之元素以 及一種造成P型導電性之元素，其中P型雜質的量超過N 型雜質的量。在另一方面，N通道TFT的源極區域與汲極 區域僅包含一種造成N型導電性之元素。在加倍以作爲雜 質離子活化處理的吸收處理時，P通道TFT之通道區域中 的催化元素係由造成N型導電性之元素以及造成P型導電 性之元素所吸收，並且其劑量超過N型雜質元素的量。在 另一方面，N通道TFT內的催化元素僅由造成N型導電性 之元素所吸收。 目前已經證實當使用造成N型導電性之元素以及造成 P型導電性之元素而且P型雜質元素的濃度超過N型雜質 元素的濃度時，吸收效率會高於當吸收源僅包括造成N型 導電性之元素時（參閱日本專利申請公開案編號Hei 11- 本紙張尺度適用中國國家標準（ CNS ) A4規格（210 X 297公釐1 ^ -8 - 557515 A7 B7 經濟部智慈財產局員工消費合作社印製 五、發明説明（6) 054760 )。換言之，具有包含造成N型導電性之元素之吸 收源的N通道TFT在吸收其通道區域內之催化劑的效率方 面，較不如P通道TFT。 當N通道TFT之吸收其通道區域內之催化劑的效用低 於P通道TFT時，N通道TFT內的吸收可能會產生不足的 情形，而且必須改變吸收處理之條件，以避免吸收不足之 現象。因此，關於N通道TFT之吸收效率的問題可以視爲 吸收處理之製程容限（process margin)所伴隨的問題。 發明之槪述 本發明基於上述問題之考量而被創造，而且本發明之 一目的遂在解決先前技藝的上述問題。詳而言之，本發明 之一目的在於解決N通道TFT之通道區域內的催化元素之 吸收效率不如P通道TFT之吸收效率的問題。本發明之另 一目的在於解決伴隨著吸收效率問題之吸收處理的製程限 度問題。 [N通道TFT之結構] 首先，解決先前技藝之問題的方法將從N通道TFT之 結構的觀點來加以敘述。 日本專利申請公開案編號Hei 11-054760揭露了在改善 催化元素之吸收效率方面，使用造成N型導電性之元素以 及造成P型導電性之元素而且在吸收區域內的P型雜質元 素的濃度超過N型雜質元素的濃度是有效果的。該說明書 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2I0X297公釐） -9- 557515 A7 B7 五、發明説明（7) (請先閱讀背面之注意事項再填寫本頁) 探討了當吸收區域同時具有造成N型導電性之元素（N型 雜質）以及造成P型導電性之元素（P型雜質）時的吸收效 率，並且揭露了關於改善吸收效率之適當濃度範圍的結論 。其結論簡述如下： 第一項結論爲，較佳的催化元素吸收效率係藉由當催 化元素（通常爲鎳）之濃度爲lxlO19至2M019原子/cm3時， 設定摻雜裝置中之造成N型導電性之元素（通常爲磷）以 及造成P型導電性之元素（通常爲硼）之劑量至1x1 〇15原子 /cm2或更高者而獲得。第二項結論爲，較佳的催化元素（通 常爲鎳）吸收效率係藉由設定造成P型導電性之元素（通 常爲硼）之劑量等於或大於造成N型導電性之元素（通常 爲磷）而獲得，在生產的考量下，1至3倍的劑量係爲適合 者。 經濟部智慧財產局8工消費合作社印製 根據第一項結論與第二項結論，造成N型導電性之元 素（通常爲磷）劑量的適當範圍爲lxlO14至lxlO16原子/cm2 ’而且造成P型導電性之元素（通常爲硼）劑量的適當範 圍爲lxlO14至3xl016原子/cm2。當造成N型導電性之元素與 造成P型導電性之元素被使用於上述之劑量範圍，而且滿 足第二項結論中的條件時，吸收效率即可獲得改善。 以上的討論顯示N通道TFT (其源極區域與汲極區域 僅包含造成N型導電性之元素）具有較差於p通道TFT ( 其源極區域與汲極區域包含造成N型導電性之元素與造成 P型導電性之元素，其中P型雜質的濃度大於N型雜質的 濃度）之通道區域內的吸收效率。改善N通道TFT之通道 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公着） -10- 557515 經濟部智慧財產局員工消费合作社印製 A7 B7___五、發明説明（8) 區域內的吸收效率不足的問題之一種措施係爲在源極區域 與汲極區域之一部份中提供一個高效率吸收區域，其中包 括造成N型導電性之元素與造成P型導電性之元素，而且 P型雜質的濃度大於N型雜質的濃度。 在本措施中，N通道TFT之通道區域內的吸收效率基 本上取決於該高效率吸收區域的面積。因此，理論上該高 效率吸收區域的面積越大越好。所以必須在包括有通道區 域、源極區域與汲極區域的半導體層之限制內盡可能地形 成較大的高效率吸收區域。 整體來說，高效率吸收區域具有P型導電性，因爲造 成P型導電性之P型雜質的濃度大於造成N型導電性之N 型雜質的濃度。當高效率吸收區域被提供於N通道TFT之 源極區域與汲極區域的一部份內時，所不欲見之PN接面被 形成於高效率吸收區域以及源極區域與汲極區域之其他部 分之間，因爲源極區域與汲極區域之其他部分具有N型導 電性。如果PN接面被設置而阻塞流經源極區域與汲極區域 之間的電流，N通道TFT的電氣特性將受到影響。因此， PN接面，亦即高效率吸收區域，必須被設置在不影響電流 流經之源極區域與汲極區域內所給定的位置。詳而言之， 必須避免將高效率吸收區域設置在連接至源極區域之接觸 部分與連接至汲極區域之接觸部分之間，因爲流經源極區 域與汲極區域之間的電流會流經該等接觸部分。 基於以上的理由，適合用來固定該高效率吸收區域的 區域從半導體層之一端開始延伸並且終止於連接至源極區 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -11 - 557515 A7 ____B7_ 五、發明説明（9) (請先閱讀背面之注意事項再填寫本頁) 域與汲極區域之接觸部分的前端。高效率吸收區域可以被 設置於非常靠近接觸部分的位置，以給予該高效率吸收區 域較大的表面積。在此情形下，由於製程之光學微影步驟 中的對準誤差，高效率吸收區域很可能會與接觸部分重疊 。因此，必須要設定對準之精準度，使得高效率吸收區域 與接觸部分重疊的面積最差不要大於接觸部分之一半面積 ，並且決定接觸部分與高效率吸收區域之間的設計距離。 經濟部智慧財產局8工消費合作社印製 基於以上的論點，本發明提供一種N通道TFT，其結 構如下所述，以及一種半導體裝置（其包括一 N通道TFT 與一 P通道TFT)，以解決先前技藝之問題。在專利申請 之權項中，僅請求N通道TFT之權項的格式不同於請求包 含N通道TFT與P通道TFT之半導體裝置（互補式電路） 之權項的格式。半導體裝置之應用範圍可以依請求之權項 的格式而有所不同。舉例來說，當僅有請求N通道TFT之 權項時，半導體裝置之應用範圍包括：一 NMOS半導體裝 置，其中被使用來構成電路的TFT均爲N通道TFT ;以及 一 CMOS電路，其中N通道TFT與P通道TFT均被使用來 建構電路。此乃因爲權項並未將任何技術上的限制施加於P 通道TFT上。在另一方面，當具有N通道TFT與P通道 TFT之半導體裝置被請求權項時，半導體裝置之應用範圍 僅包括··一 CMOS半導體裝置。因此，N通道TFT與半導 體裝置在以下被分別敘述。 本發明之結構係爲一半導體裝置（特別是N通道TFT )，其包括：一半導體層；一閘極絕緣薄膜；以及一閘極 本紙張尺度適用中.國國家標隼（CNS ) A4規格(210X297公釐） _ -12- 557515 A7 B7 經濟部智&財產局S工消費合作社印製 五、發明説明（七 電極。其中該半導體層係從藉由提供加速結晶化之催化元 素所獲得一結晶矽薄膜而被形成。該閘極電極被設置於該 半導體層上方而使得該閘極絕緣薄膜被設置於其中間。該 半導體層在該閘極電極之左側與右側分別具有一源極區域 與一汲極區域。該源極區域與該汲極區域（第一濃度區域 )被摻雜有一造成N型導電性之元素。而且該裝置之特徵 在於該源極區域與該汲極區域具有，除了一通道區域之外 ，一個摻雜有一造成N型導電性之元素以及一造成P型導 電性之元素的區域（第二濃度區域）。 本發明之另一結構係爲一半導體裝置（特別是N通道 TFT)，其包括：一半導體層；一閘極絕緣薄膜；一閘極電 極；以及一層間絕緣薄膜。其中該半導體層係從藉由提供 加速結晶化之催化元素所獲得一結晶矽薄膜而被形成。該 閘極電極被設置於該半導體層上方而使得該閘極絕緣薄膜 被設置於其中間。該半導體層在該閘極電極之左側與右側 分別具有一源極區域與一汲極區域。該源極區域與該汲極 區域（第一濃度區域）被摻雜有一造成N型導電性之元素 。該層間絕緣薄膜覆蓋該閘極電極並且具有一對接觸孔， 其延伸到該源極區域與該汲極區域。而且該裝置之特徵在 於該源極區域與該汲極區域具有一個摻雜有一造成N型導 電性之元素以及一造成P型導電性之元素的區域（第二濃 度區域），該第二濃度區域被設置以避免被包夾於該對接 觸孔之間。 本發明之另一結構係爲一半導體裝置（特別是一種包 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -13- 557515 A7 經濟部智慧財產局g(工消費合作社印製 B7五、發明説明（j 括N通道TFT與P通道TFT之互補式電路），其包括第一 與第二半導體層以及第一與第二閘極電極。其中該半導體 層係從藉由提供加速結晶化之催化元素所獲得一結晶矽薄 膜而被形成。該第一與第二閘極電極分別被設置於該第一 與第二半導體層上而具有一閘極絕緣薄膜被設置於其中間 。該裝置之特徵在於： 該第一半導體層係用以形成一 N通道TFT並且具有一 源極區域與一汲極區域（第一濃度區域），其被摻雜有一 造成N型導電性之元素； 該第二半導體層係用以形成一 P通道TFT並且具有~ 源極區域與一汲極區域（第二濃度區域），其被摻雜有一 造成N型導電性之元素以及一造成P型導電性之元素； 該第一半導體層之該源極區域與該汲極區域具有，除 了一通道區域之外，一個摻雜有一造成N型導電性之元素 以及一造成P型導電性之元素的區域（第二濃度區域）。 本發明之另一結構係爲一半導體裝置（特別是一種包 括N通道TFT與P通道TFT之互補式電路），其包括第一 與第二半導體層以及第一與第二閘極電極。其中該半導體 層係從藉由提供加速結晶化之催化元素所獲得一結晶矽薄 膜而被形成。該第一與第二閘極電極分別被設置於該第一 與第二半導體層上而具有一閘極絕緣薄膜被設置於其中間 。該裝置之特徵在於： 該第一半導體層係用以形成一 N通道TFT並且具有一 源極區域與一汲極區域（第一濃度區域），其被摻雜有一 (請先閲讀背面之注意事項再填寫本頁} 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X29*7公釐） -14 - 557515 經濟部智慈財產局K工消費合作社印製 A7 B7五、發明説明（^ 造成N型導電性之元素； 該第二半導體層係用以形成一 P通道TFT並且具有一 源極區域與一汲極區域（第二濃度區域），其被摻雜有一 造成N型導電性之元素以及一造成P型導電性之元素； 延伸到該第一半導體層之該源極區域與該汲極區域之 接觸孔被形成於一層間絕緣薄膜，其覆蓋該第一與第二閘 極電極；以及 該第一半導體層之該源極區域與該汲極區域具有一個 摻雜有一造成N型導電性之元素以及一造成P型導電性之 元素的區域（第二濃度區域），該區域被設置以避免被包 夾於該對接觸孔之間。 被摻雜有一造成N型導電性之元素以及一造成P型導 電性之元素之一第二濃度區域係作爲一高效率吸收區域。 第二濃度區域內之吸收後的催化劑濃度係高於第一濃度區 域內者。 在本發明之上述四種結構中，不同實施態樣描述不同 的半導體裝置，並且包括不同之半導體裝置的應用範圍。 然而，該N通道TFT與CMOS半導體裝置中的N通道TFT 具有實質上相同的結構。 [製造N通道TFT的方法] 接著，解決先前技藝之問題的方法係由N通道TFT的 製造方法之觀點來敘述。再次地，僅請求N逋道TFT之權 項的格式不同於請求包含N通道TFT與P通道TFT之半導 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 一 一~ -15- (請先閲讀背面之注意事項再填寫本頁) 557515 A7 B7 經濟部智慧財產局R工消費合作社印製 五、發明説明（么 體裝置（互補式電路）之權項的、格式。半導體裝置之應用 範圍可以依請求之權項的格式而有所不同。因此，N通道 TFT與半導體裝置在以下被分別敘述。使用加速結晶化之 催化元素來形成結晶矽薄膜的結晶化技術被區分成縱向成 長法與橫向成長法。因此，在以下對於N通道TFT的製造 方法之說明中，縱向成長法與橫向成長法係分別敘述。 縱向成長法與橫向成長法之定義在此再度釐淸。縱向 成長法係爲一種晶體成長法，其中非晶矽薄膜的整個表面 在熱結晶化之前被均勻地提供有一催化元素，而且晶體係 從被提供有催化元素之非晶矽薄膜的表面以縱向方向成長 (垂直於基板平面）。因此，在本說明書中，此法被稱作 縱向成長法。在本說明書中被稱作橫向成長法的方法係爲 一種晶體成長法，其中非晶矽薄膜的一部份在熱結晶化之 前透過幕罩絕緣薄膜中的開窗區域被提供有一催化元素， 而且結晶化係透過從開窗區域向周圍區域之熱擴散而以橫 向方向進行（平行於基板平面）。因此，在本說明書中， 此法被稱作橫向成長法。 本發明之結構係爲製造一種半導體裝置之方法（僅用 來製造N通道TFT之縱向成長法），其包括： 一第一步驟，其形成一非晶矽薄膜於諸如玻璃基板之 一絕緣基板上； 一第二步驟，其提供加速結晶化之一催化元素予該非 晶矽薄膜之整體； 一第三步驟，其將該非晶矽薄膜進行熱處理，以形成 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -16- 557515 經濟部智慧財產局8工消費合作社印製 A7 B7_五、發明説明（士 一結晶矽薄膜； 一第四步驟，其圖案化該非晶矽薄膜，以形成一半導 體層； 一第五步驟，其形成一閘極絕緣薄膜於該半導體層上 y 一第六步驟，其形成一閘極電極於該半導體層上，而 使得該閘極絕緣薄膜設置於兩者之間； 一第七步驟，其藉由使用該閘極電極作爲幕罩而對該 半導體層摻雜一造成N型導電性之N型雜質元素，以形成 一 N型雜質區域； 一第八步驟，其形成一光阻圖案，其在除了一通道區 域之外的N型雜質區域內設置一開窗區域；以及 一第九步驟，其使用作爲幕罩之該光阻圖案，以對該 N型雜質區域摻雜一造成P型導電性之P型雜質元素。 本發明之另一結構係爲製造一種半導體裝置之方法（ 僅用來製造N通道TFT之橫向成長法），其包括： 一第一步驟，其形成一非晶矽薄膜於諸如玻璃基板之 一絕緣基板上； 一第二步驟，其形成一幕罩絕緣薄膜並且在該幕罩絕 緣薄膜之一部份中形成一開窗區域； 一第三步驟，其提供加速結晶化之一催化元素予該幕 罩絕緣薄膜之上表面，並且透過該開窗區域選擇性地提供 該催化元素予該非晶矽薄膜之一部份； 一第四步驟，其將該非晶矽薄膜進行熱處理，以形成 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -17- 557515 A7 B7 五、發明説明（^ 一結晶矽薄膜； (請先閲讀背面之注意事項再填寫本頁} 一第五步驟，其移除在該催化元素引入過程中作爲幕 罩之該幕罩絕緣薄膜； 一第六步驟，其圖案化該非晶矽薄膜，以形成一半導 體層； 一第七步驟，其形成一閘極絕緣薄膜於該半導體層上
J 一第八步驟，其形成一閘極電極於該半導體層上，而 使得該閘極絕緣薄膜設置於兩者之間； 一第九步驟，其藉由使用該閘極電極作爲幕罩而對該 半導體層摻雜一造成N型導電性之N型雜質元素，以形成 一 N型雜質區域； | 一第十步驟，其形成一光阻圖案，其在除了一通道區 域之外的N型雜質區域內設置一開窗區域；以及 一第十一步驟，其使用作爲幕罩之該光阻圖案，以對 該N型雜質區域摻雜一造成P型導電性之P型雜質元素。 經濟部智慧財產局Μ工消費合作社印製 本發明之另一結構係爲製造一種半導體裝置之方法（ 用來製造一具有N通道TFT與P通道TFT之互補式電路的 縱向成長法），其包括： 一第一步驟，其形成一非晶矽薄膜於諸如玻璃基板之 一絕緣基板上； 一第二步驟，其提供加速結晶化之一催化元素予該非 晶矽薄膜之整體； 一第三步驟，其將該非晶矽薄膜進行熱處理，以形成 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X 29：7公釐） " -18- 557515 A7 B7 五、發明説明（^ 一結晶矽薄膜； (請先閲讀背面之注意事項再填寫本頁) 一第四步驟，其圖案化該非晶矽薄膜，以形成一用來 形成一 N通道TFT與一 P通道TFT之半導體層； 一第五步驟，其形成一閘極絕緣薄膜於該半導體層上 9 一第六步驟，其形成一閘極電極於該半導體層上’而 使得該閘極絕緣薄膜設置於兩者之間； 一第七步驟，其藉由使用該閘極電極作爲幕罩而對該 半導體層摻雜一造成N型導電性之N型雜質元素，以形成 一 N型雜質區域； 一第八步驟，其形成一光阻圖案，其在除了一通道區 域之外之用來形成該N通道TFT的N型雜質區域內設置一 開窗區域，並且將用來形成該P通道TFT的半導體層之整 個區域設定爲一開窗區域；以及 一第九步驟，其使用作爲幕罩之該光阻圖案，以對該 N型雜質區域摻雜一造成P型導電性之P型雜質元素。 經濟部智慧財產局員工消費合作社印製 本發明之另一結構係爲製造一種半導體裝置之方法（ 用來製造一具有N通道TFT與P通道TFT之互補式電路的 橫向成長法），其包括： 一第一步驟，其形成一非晶矽薄膜於諸如玻璃基板之 一絕緣基板上； 一第二步驟，其形成一幕罩絕緣薄膜並且在該幕罩絕 緣薄膜之一部份中形成一開窗區域； 一第三步驟，其提供加速結晶化之一催化元素予該幕 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） " ' -19- 557515 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（^ 罩絕緣薄膜之上表面，並且透過該開窗區域選擇性地提供 該催化元素予該非晶矽薄膜之一部份； 一第四步驟，其將該非晶矽薄膜進行熱處理，以形成 一結晶矽薄膜； 一第五步驟，其移除在提供該催化元素過程中作爲幕 罩之該幕罩絕緣薄膜； 一第六步驟，其圖案化該非晶矽薄膜，以形成一用來 形成一 N通道TFT與一 P通道TFT之半導體層； 一第七步驟，其形成一閘極絕緣薄膜於該半導體層上 ， 一第八步驟，其形成一閘極電極於該半導體層上，而 使得該閘極絕緣薄膜設置於兩者之間； 一第九步驟，其藉由使用該閘極電極作爲幕罩而對該 半導體層摻雜一造成N型導電性之N型雜質元素，以形成 一 N型雜質區域； 一第十步驟，其形成一光阻圖案，其在除了一通道區 域之外之用來形成該N通道TFT的N型雜質區域內設置一 開窗區域，並且將用來形成該P通道TFT的半導體層之整 個區域設定爲一開窗區域；以及 一第十一步驟，其使用作爲幕罩之該光阻圖案，以對 該N型雜質區域摻雜一造成P型導電性之P型雜質元素。 [補充] 對於N通道TFT之結構與製造方法的上述說明中之不 (請先閱讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -20- 557515 A7 B7 五、發明説明（^ 淸楚的部分，在以下加以補充說明。 (1) 結晶矽薄膜之定義 在本說明書中，藉由使用結晶化加速催化元素所獲得 之具有結晶之矽薄膜被稱作結晶矽薄膜，並且與一般的多 晶矽薄膜有所區別。結晶矽薄膜與一般的多晶矽薄膜有所 區別之處爲，其特徵在於其晶粒係成長於一個方向，而且 具有較高於一般多晶矽薄膜之電場遷移率。 (2) 具有結晶化加速效應之催化元素 加速結晶化之催化元素係揭露於日本專利申請公開案 編號Hei U-054760。由於本發明包括催化元素之使用，對 於催化元素必須再次予以解釋。催化元素係爲一種使用於 催化非晶矽薄膜的元素。習用之催化元素包括Fe (鐵）、 Co (鈷）、Ni (鎳）、Pd (鈀）、Pt (鉑）、Cu (銅）、 Au (金）與類似者。通常，係使用從上述之元素中所選擇 之一者/但是亦可以使用二或多種催化元素之組合。目前 已發現Ni (鎳）是上述催化元素中最適合者。 (3) 包含造成N型導電性之元素的吸收源 使用閘極電極作爲幕罩，半導體層（包括形成N通道 TFT之半導體層與形成P通道TFT之半導體層）被摻雜有 造成N型導電性之元素（吸收源）。該元素係稱作N型雜 質並且係從P (磷）、As (砷）、sb (銻）與Bi (祕）（ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 Φ. 經濟部智慧財產局員工消費合作社印製 -21 - 557515 A7 ____B7_ 五、發明説明（^ (請先閱讀背面之注意事項再填寫本頁) 在此不包括氮）中選擇。目前已了解P (磷）係爲具有最佳 吸收效果之吸收源（參閱日本專利申請公開案編號Hei 11-054760) 0 (4)包含造成P型導電性之元素的吸收源 造成P型導電性之元素（吸收源）係稱作P型雜質並 且係從B (硼）、A1 (鋁）、Ga (鎵）、In (銦）與T1 (鉈 )中選擇。目前已了解B (硼）係爲具有最佳吸收效果之吸 收源（參閱日本專利申請公開案編號Hei 1 1 -054760 ) 圖式之簡要說明 本發明之特色與優點將自以下之說明而顯現，其係參 照附圖並且藉由用以說明卻不因而爲之所侷限之範例，本 發明之具體實施例係如以下圖式所示，其中： 圖1A至1B係爲具有高效率吸收區域之N通道TFT的 橫截面圖與平面圖； 經濟部智慧財產局員工消費合作社印製 圖2A至2D係爲顯示N通道TFT之高效率吸收區域設 置範例的平面圖； 圖3A至3F係爲顯示製造具有N通道TFT與P通道TFT 之半導體裝置之製程（縱向成長法）的橫截面圖； 圖4A至4C係爲顯示接續圖3A至3F之製程的橫截面圖 圖5 A至5F係爲顯示製造具有N通道TFT與P通道TFT 之半導體裝置之製程（橫向成長法）的橫截面圖； 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X：297公釐） -22- 557515 A7 B7 五、發明説明（d 圖6A至6F係爲顯示從晶體成長到形成吸收對象區域之 製造半導體裝置之製程（縱向成長法）的橫截面圖； 圖7A至7C係爲顯示圖6A至6F之半導體裝置製程（縱 向成長法）的平面圖； 圖8A與8B係爲顯示製造主動矩陣液晶顯示裝置之製程 的橫截面圖； 圖9A與9B係爲顯示製造主動矩陣液晶顯示裝置之製程 的橫截面圖； 圖10A與10B係爲顯示製造主動矩陣液晶顯示裝置之製 程的橫截面圖； 圖11 A與11 B係爲顯示製造主動矩陣液晶顯示裝置之製 程的橫截面圖； 圖12A與12B係爲顯示製造主動矩陣液晶顯示裝置之製 程的橫截面圖； 圖13係爲具有高效率吸收區域之N通道TFT的平面圖 圖14A至14F係爲使用液晶顯示裝置之電子設備範例的 裝置示意圖； 圖15A至15D係爲使用液晶顯示裝置之電子設備範例的 裝置示意圖； 圖1 6A至1 6C係爲使用液晶顯示裝置之電子設備範例的 裝置示意圖。 主要元件對照 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -23- 557515 A7 B7 五、發明説明（d 經濟部智慈財產局員工消費合作社印製 101 玻 璃 基 板 102 基 底 薄 膜 103 通 道 區 域 104 .源 極 域 105 汲 極 區 域 106 局 效 率 吸收 區 域 107 高 效 率 吸收 區 域 108 .閘 極 絕 緣薄 膜 109 聞 極 電 極 110 第 一 層 間絕 緣 薄 膜 111 第 二 層 間絕 緣 薄 膜 112 金 屬 連 線 113 金 屬 連 線 112a 接 觸 部 分 113a 接 觸 部 分 203a 局 效 吸收 區 域 204a 高 效 率 吸收 區 域 205a 閘 極 電 極 203b 高 效 率 吸收 區 域 204b 高 效 吸收 域 205b 閘 極 電 極 203c 高 效 率 吸收 區 域 204c 高 效 率 吸收 區 域 205c 閘 極 電 極 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（2IOX297公釐） -24- 557515 A7 B7 經濟部智慧財產局8工消費合作社印製 、發明説明 (d 203d 高效率吸收區域 204d 高效率吸收區域 205d 閘極電極 206a 接觸部分 206b 接觸部分 206c 接觸部分 207a 接觸部分 207b 接觸部分 207c 接觸部分 301 玻璃基板 302 基底薄膜 303 非晶矽薄膜 304 自然氧化薄膜 305 氧化矽薄膜 306 含鎳層 307 閘極絕緣薄膜 308 結晶矽薄膜 308a 半導體層 308b 半導體層 309 閘極絕緣薄膜 310n 閘極電極 310p 閘極電極 311n 本質區域 312n 高濃度雜質區域 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -25- 557515 A7 B7 經濟部智慈財產局員工消費合作社印製 、發明説明 (2^ 313η 高濃度雜質區域 31 lp 本質區域 312p 高濃度雜質區域 313p 高濃度雜質區域 314 光阻圖案 315η 源極區域 316η 汲極區域 317η 光阻幕罩 318η 雜質區域 319ρ 源極區域 320ρ 汲極區域 321 第一層間絕緣薄膜 322 第二層間絕緣薄膜 323 接觸孔 324 雜質區域 401 玻璃基板 402 基底薄膜 403 非晶矽薄膜 404 幕罩絕緣薄膜 405 開窗區域 406 含鎳層 407 結晶矽薄膜 408η 半導體層 408ρ 半導體層 (請先閲讀背面之注意事項再 ΙΦ-- -ίτ填寫本頁) 、1Τ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -26- 557515 A7 B7 經濟部智慧財產局8工消費合作社印製 、發明説明 ( 2么 409 閘 極絕 緣 薄 膜 410η 閘 極電 極 410ρ 閘 極電 極 411η 本 質區 域 411ρ 本 質區 域 412η 局 濃度 雜 質 區 域 412ρ 尚 濃度 雜 質 區 域 413η 高 濃度 雜 質 區 域 413ρ 局 濃度 雜 質 區 域 414 光 阻圖 案 417η 高 濃度 雜 質 區 域 418η 局 濃度 雜 質 區 域 419ρ 高 濃度 雜 質 1Ε 域 420ρ 高 濃度 雜 質 域 501 玻 璃基 板 502 基 底薄 膜 503 非 晶石夕 薄 膜 504 白 然氧 化 薄 膜 505 氧 化矽 薄 膜 506 含 鎳層 507 結 晶矽 薄 膜 508 幕 罩絕 緣 薄 膜 509 光 阻圖 案 510 高 效率 吸收區 域 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -27- 557515 A7 B7 經濟部智慧財產局8工消費合作社印製 、發明説明 (2¾ 511 吸收對象區域 512 半導體層 512η 半導體層 512ρ 半導體層 513 半導體層 601 玻璃基板 602 基底薄膜 602a 第二層氧氮化矽薄膜 602p 電激螢光驅動薄膜電晶體 603a 非晶矽薄膜 603b 結晶矽薄膜 604 半導體層 605 半導體層 606 半導體層 607 半導體層 608 半導體層 609 閘極絕緣薄膜 610 閘極電極薄膜 611 光阻圖案 612 光阻圖案 613 光阻圖案 614 光阻圖案 615 光阻圖案 616 光阻圖案 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -28- 557515 A7 B7 經濟部智慧財產局員工消費合作社印製 、發明説明 ( 2( 1 617 閘 極 電 極 618 閘 極 電 極 619 閘 極 電 極 620 閘 極 電 極 621 儲 存 電 容 電 極 622 閘 極 電 極 623 閘 極 絕 緣 薄 膜 624 本 質 域 625 本 質 1¾ 域 626 本 質 區 域 627 本 質 區 域 628 本 質 域 629 低 濃 度 雜 質 區 域 630 低 濃 度 雜 質 區 域 631 低 濃 度 雜 質 區 域 632 低 濃 度 雜 質 區 域 633 低 濃 度 雜 質 域 634 光 阻 圖 案 635 光 阻 圖 案 636 光 阻 圖 案 637 高 濃 度 雜 質 Τππ 域 638 1¾ 濃 度 雜 質 Ts 域 639 高 濃 度 雜 質 域 640 濃 度 雜 質 區 域 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -29- 557515 A7 B7 五、發明説明（4 經濟部智慧財產局8工消費合作社印製 642 低 濃 度 雜 質 區 域 643 低 濃 度 雜 質 區 域 644 低 濃 度 雜 質 區 域 645 光 阻 圖 案 646 光 阻 圖 案 647 光 阻 圖 案 648 光 阻 圖 案 649 光 阻 圖 案 650 光 阻 圖 案 651 光 阻 圖 案 652 光 阻 圖 案 653 光 阻 圖 案 654 高 濃 度 雜 質 區 域 655 高 濃 度 雜 質 區 域 656 高 濃 度 雜 質 區 域 657 高 濃 度 雜 質 域 658 高 濃 度 雜 質 區 域 659 高 濃 度 雜 質 域 660 局 濃 度 雜 質 區 域 661 高 濃 度 雜 質 1¾ 域 662 第 一 層 間 絕 緣 薄膜 663 第 二 層 間 絕 緣 薄膜 664 金 屬 連 線 665 金 屬 連 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -30- 557515 A7 B7 經濟部智慧財產局Μ工消f合作杜印製 、發明説明 666 金屬連線 667 金屬連線 668 金屬連線 669 金屬連線 670 連接電極 671 閘極連線 672 連接電極 673 連接電極 674 像素電極 701 N通道薄膜電晶體 702 P通道薄膜電晶體 703 N通道薄膜電晶體 704 像素薄膜電晶體 705 儲存電容 706 驅動電路 707 像素區域 801 源極區域 802 汲極區域 803 高效率吸收區域 804 高效率吸收區域 805 閘極電極 806 接觸部分 807 接觸部分 1001 主機 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -31 - 557515 A7 B7 經濟部智惡財產局Κ工消費合作社印製 、發明説明 (2^ 1002 影像輸入單元 1003 顯示裝置 1101 主機 1102 顯示裝置 1103 音訊輸入單元 1104 操作開關 1105 電池 1106 影像接收單元 1201 主機 1202 攝影單元 1203 影像接收單元 1204 操作開關 1205 顯示裝置 1301 主機 1302 顯示裝置 1303 手臂單元 1401 主機 1402 顯示裝置 1403 揚聲單元 1404 紀錄媒介 1405 操作開關 1501 顯示面板 1502 操作面板 1503 連接單元 (請先閲讀背面之注意事項再填寫. I? 填寫本頁一 訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -32- 557515 A7 B7 經濟部智慈財產局K工消費合作社印製 、發明説明 (3¾ 1504 顯示單元 1505 音訊輸出單元 1506 操作錄 1507 電源開關 1508 音訊輸入單元 1509 天線 1601 光學光源系統與顯示裝置 1602 螢幕 1701 主機 1702 光源光學系統與顯示裝置 1703 鏡子 1704 鏡子 1705 螢幕 1801 光源光學系統 1802 鏡子 1803 雙色鏡 1804 鏡子 1805 鏡子 1806 鏡子 1807 光學系統 1808 顯示裝置 1809 相差板 1810 投影光學系統 1811 反射鏡 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -33- 557515 A7 _ B7 五、發明説明（d 1812 光源 1813 透鏡陣列 (請先閲讀背面之注意事項再填寫本頁) 1814 透鏡陣列 1815 偏極化轉換元件 1816 壓縮器 1901 光源光學系統與顯示裝置 1902 顯示裝置 1903 投影光學系統 1904 相差板 1905 旋轉式RGB色彩濾光碟 1911 光源光學系統 1912 雙色鏡（綠） 1913 雙色鏡（紅） 1914 雙色鏡（藍） 1915 微透鏡陣列 1916 顯示裝置 1917 投影光學系統 經濟部智慧財產局員工消費合作社印製 較佳具體實施例之詳細描沭 [第一具體實施例模式] 本具體實施例模式說明一種半導體裝置，其可解決先 前技藝中，N通道TFT之通道區域內的催化元素吸收效率 不如P通道TFT的問題。本說明係參照圖1A至2D。 圖1 A係爲一 N通道TFT的橫截面圖。氧氮化矽被沉積 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） •34- 557515 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（ 於玻璃基板101，以具有從基底薄膜102算起之lOOnm的厚度 ° N通道TFT係形成於基底薄膜102上。基底薄膜102上之N 通道TFT包括：一半導體層、一閘極絕緣薄膜1〇8、以及一 閘極電極109，其係疊在一起而使得該半導體層成爲下層， 該閘極電極則爲下層。該半導體層係爲一厚度爲50nm之結 晶矽薄膜。閘極絕緣薄膜108爲一厚度爲lOOnm之氧化矽薄 膜。閘極電極109從一高熔點金屬薄膜（通常爲鎢薄膜）被 形成於具有400nm的厚度。半導體層並不侷限於結晶矽薄膜 而可以使用其他材料加以形成，只要所獲得之半導體層具 有結晶性。 從結晶矽薄膜所形成之半導體層具有一實質上爲本質 (intrinsic )區域的通道區域103、具有N型導電性的源極 區域104 ( N +區域）與汲極區域105 ( N +區域）、以及具有P 型導電性的高效率吸收區域106與107。通道區域103被設置 於閘極電極109下方。源極區域104與汲極區域105分別被設 置於通道區域103的左側與右側。高效率吸收區域1 06與107 則位於源極區域104與汲極區域105的外側。（參閱圖1A) 源極區域104與汲極區域105被摻雜有磷，其係爲N型 雜質且劑量爲1.7 xlO15原子/cm2。在摻雜源極區域104與汲極 區域105的同時，高效率吸收區域106與107被摻雜有磷，其 係爲N型雜質且劑量爲1.7X1015離子/cm2。之後，高效率吸 收區域被摻雜有硼，其係爲P型雜質且劑量高到足以轉變 其導電性，該劑量爲爲2.5x10"離子/cm2。（參閱圖1A) 爲了參考，二次離子質譜（SIMS )分析的結果顯示當 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -35- 557515 A7 _____B7 五、發明説明（^ (請先閲讀背面之注意事項再填寫本頁) 使用硼與磷作爲摻雜劑時之摻雜裝置內設定的劑量與結晶 矽薄膜中的雜質濃度之間的關係。質譜分析的樣本藉由在 玻璃基板上形成50nm (其厚度與本具體實施例模式中的結 晶矽薄膜相同）的結晶矽薄膜，並且使用摻雜裝置而以 10kV的加速電壓摻雜濃度分別爲3x 10i5離子/cm2的磷與硼而 製備。接著，所製備之樣本進行SIMS分析。結果，藉由 SIMS分析來確定結晶矽薄膜被摻雜有劑量爲丨X丨〇i5原子/cm2 的磷，而且結晶矽薄膜內之峰値濃度爲2x1 02°原子/cm3。針 對硼進行的SIMS分析同時揭露了幾乎相同於磷的結果，亦 即確定結晶矽薄膜被摻雜有劑量爲lxlO15原子/cm2的硼，而 且結晶矽薄膜內之峰値濃度爲2x 1〇2()原子/cm3。 經濟部智慈財產局8工消費合作社印製 在本具體實施例模式中，結晶矽薄膜被摻雜有劑量爲 1.7M015離子/cm2的磷以及劑量爲2.5M015離子/cm2的硼。由 以上之SIMS分析，所獲得之劑量濃度以及結晶矽薄膜內之 峰値濃度係爲正比。因此從計算中推論包含了劑量大約爲 0.6M015原子/cm2的磷，而且磷的峰値濃度爲l.ixio”原子 /cm3。從計算中推論包含了劑量大約爲0.8 xlO15原子/cm2的 硼，而且硼的峰値濃度爲1.7x10”原子/cm3。 因而形成之半導體層作爲N通道TFT之主動層。該半 導體層係藉由圖案化結晶矽薄膜所形成，該結晶矽薄膜則 藉由以結晶化加速之催化元素摻雜厚度爲50nm非晶矽薄膜 ，再將該非晶矽薄膜進行熱處理而獲得。結晶化過程中大 量使用的催化元素被包含於該半導體層中。所使用之催化 元素係爲如鎳或鈷之金屬元素。在本具體實施例模式中係 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' ~ -36- 557515 A7 B7 五、發明説明（31 (請先閱讀背面之注意事項再填寫本頁) 使用鎳。昨爲催化元素之金屬元素會在矽薄膜中形成深位 階（deep level )，以捕捉載子。當使用金屬元素昨爲催化 元素所獲得之結晶矽薄膜形成TFT之半導體層時，金屬元 素可能會影響TFT之電氣特性與穩定度。因此，在結晶化 之後必須快速移除催化元素或降低催化元素至不會影響 TFT的劑量。（參閱圖1A) 基於以上兩點，包含磷之N型雜質與硼之P型雜質的 區域，即高效率吸收區域106與107，被分離於半導體層中 之通道區域103的兩側，亦即，在源極區域104與汲極區域 105的外側。在雜質活化的熱處理與吸收過程中，由於高效 率吸收區域106與107之有效率的吸收作用，通道區域103中 的催化元素鎳藉由熱擴散被移除至高效率吸收區域106與 107以進行吸收。通道區域103中的鎳因此被降低至不會影 響TFT的劑量。（參閱圖1A) 經濟部智慧財產局員工消費合作社印製 厚度爲150nm的氧氮化矽薄膜之第一層間絕緣薄膜110 被形成於N通道TFT的表面上。厚度爲1.6μιη的丙烯酸樹 脂（acrylic resin)薄膜之第二層間絕緣薄膜111被形成於第 一層間絕緣薄膜110上，以形成一疊合層（laminate )。該 疊合層與第一層間絕緣薄膜110下方的閘極絕緣薄膜1 08由 接觸孔所穿鑿。金屬連線112與11 3被形成以覆蓋接觸孔。 金屬連線112被電連接至源極區域104，而金屬連線113被電 連接至源極區域105。（參閱圖1A) 如上所述，在高效率吸收區域106與107內，P型雜質硼 的濃度高於N型雜質磷的濃度，以提供該區域P型導電性 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） -37- 557515 經濟部智慧財產局員工消費合作社印製 A7 _B7五、發明説明（^ 。當高效率吸收區域106與107被提供於N通道TFT之源極 區域104與源極區域105的一部份內時，所不欲見之PN接面 被形成於高效率吸收區域以及具有N型導電性之源極區域 與汲極區域之其他部分之間。如果PN接面被設置而阻塞流 經源極區域104與汲極區域105之間的電流，N通道TFT的 電氣特性將受到影響。因此，亦即高效率吸收區域1 06與 1 07必須被設置在不影響電流流經之源極區域1 04與汲極區 域1 05內所給定的位置，亦即不會阻擋流經連接至源極區域 104之金屬連線112以及連接至源極區域105之金屬連線113的 電流。（參閱圖1A) 圖1B係爲N通道TFT之平面圖。圖1B中用來代表個 別元件的符號基本上相同於N通道TFT之橫截面圖（圖1 A )中所使用者。如圖1B所示，具有N型雜質與P型雜質之 高效率吸收區域1 06與1 07被設置以避免阻擋流經連接至源 極區域104之接觸部分112a以及連接至汲極區域105之接觸 部分113a的電流，亦即，被設置於接觸部分112a與接觸部 分113a之外側。（參閱圖1B) 圖2A至2D係爲顯示N通道TFT之高效率吸收區域設 置範例的平面圖，其中該高效率吸收區域係設置於通道區 域之外的位置。 在圖2A所示的範例中，具有N型雜質與P型雜質之高 效率吸收區域203a與204a係爲矩形，其長側被設定與一閘 極電極205a平行。這些矩形被設置於半導體層內之通道區 域之外，而且矩形之外部角落係與半導體層之外部角落重 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -38- 557515 A7 B7 _ 五、發明説明（ 疊。在圖2B所示的範例中，高效率吸收區域203 b與204b係 爲矩形，其長側被設定與一閘極電極205b垂直。這些矩形 被設置於半導體層內之通道區域之外，而且矩形之一者的 一個角落係與半導體層之一角落重疊。在圖2C所示的範例 中，高效率吸收區域203c與204c具有複雜形狀，其係結合 長側與一閘極電極205c平行的矩形以及長側與一閘極電極 205c垂直的矩形而獲得。這些多邊形被設置於半導體層內 之通道區域之外，而且多邊形之外部角落係與半導體層之 外部角落重疊。此範例的特徵在於高效率吸收區域之面積 大於圖2A與圖2B中所示者。（參閱圖2A至2C ) 在上述設置範例中的任一者中，高效率吸收區域被設 置以避免阻擋流經連接至源極區域之接觸部分以及連接至 汲極區域之接觸部分之間之電流。爲了更加詳細說明，圖 2A中的高效率吸收區域203a與204a被設置於不會阻擋流經 於連接至源極區域201a之接觸部分206a以及連接至汲極區 域202a之接觸部分207a之間之電流的位置。圖2B中的高效 率吸收區域203b與204b被設置於不會阻擋流經於連接至源 極區域201b之接觸部分206b以及連接至汲極區域202b之接 觸部分207b之間之電流的位置。圖2C中的高效率吸收區域 203c與204c被設置於不會阻擋流經於連接至源極區域201c 之接觸部分206c以及連接至汲極區域202c之接觸部分207c 之間之電流的位置。（參閱圖2 A至2C ) 圖2D顯示一設置範例，其基本上相同於圖2C中的範例 。在圖2D的範例中，高效率吸收區域203d與204d甚至大於 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ -39- (請先閲讀背面之注意事項再填寫本頁)
、1T Φ. 經濟部智慧財產局員工消費合作社印製 557515 A7 _B7 ___ 五、發明説明（ (請先閱讀背面之注意事項再填寫本頁) 圖2C中的高效率吸收區域，以加強吸收效率，而且該高效 率吸收區域203 d與204d部分重疊。基本上，當高效率吸收 區域203 d與204d部分重疊於接觸部分206d與207d時，並不 會造成問題。然而，必須確定高效率吸收區域203d與204d 最差的情況不能與超過接觸部分206d與207d之一半的部分 重疊。因此，接觸部分206d與207d以及高效率吸收區域 203d與204d之間的設計距離必須適當地考慮形成該區域之 光學微影步驟中所使用之曝光裝置的對準精確性。 高效率吸收區域的位置並不受限於本具體實施例模式 中所列舉者。高效率吸收區域可以被提供於任何位置，只 要流經於源極區域以及汲極區域之間之電流不受影響（亦 即只要電流不被阻擋）。高效率吸收區域可以不被設置於 半導體層的端點。當高效率吸收區域，例如803與804，被 設置於相鄰於接觸部分806與807的區域時，其係分別被連 接至源極區域801與802，如圖13所示。參考數字805代表一 聞極電極。（參閱圖13) 經濟部智慧財產局g(工消費合作社印製 [第二具體實施例模式] 本具體實施例模式說明一種製造半導體裝置的方法， 其可解決先前技藝中，N通道TFT之通道區域內的催化元 素吸收效率不如P通道TFT的問題。本說明係參照圖3A至 40 首先，厚度爲100nm之氧氮化矽薄膜藉由電漿化學氣相 沉積（plasma CVD)而被形成於玻璃基板301上，以作基底 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐) " ' -40- 557515 經濟部智慈財產局員工消費合作社印製 A7 ____B7五、發明説明（^ 薄膜302。接著，非晶矽薄膜303立即被形成而具有15至 70nm的厚度，最佳者爲30至60nm。電漿CVD被使用於本具 體實施例模式中，以形成具有厚度爲50nm的非晶矽薄膜303 ’但亦可以使用低壓CVD來進行沉積。在非晶矽薄膜303形 成時，一自然氧化薄膜304藉由空氣中的氧氣效應而被形成 於表面上。（參閱圖3A ) 非晶砂薄膜3 0 3接著被結晶化。在結晶化之前，非晶石夕 薄膜303表面上之被污染的自然氧化薄膜304藉由進行基板 處理而被移除，而在基板上係以稀釋之氟酸而形成有非晶 矽薄膜303。接著，非晶矽薄膜303在氧環境中被照以紫外 光，以形成一非常薄之氧化矽薄膜305於非晶矽薄膜303之 表面。該非常薄之氧化矽薄膜305具有提供改善鎳溶液之滲 透性的功能，該鎳溶液係爲之後藉由旋轉塗佈（spin-coating)所施加之催化元素溶液。（參閱圖3B) 以鎳作爲催化元素的溶液被施加於非晶矽薄膜303之整 個表面（確實地說，是氧化矽薄膜305之表面）。鎳溶液中 的鎳濃度爲0.1至50ppm的重量濃度，較佳者爲1至30ppm的 重量濃度。其濃度範圍被決定來設定非晶矽薄膜303中的鎳 濃度於lxlO15至6xl019原子/cm3之間。在此，非晶矽薄膜中 的鎳濃度被設定於lxlO15至6X1019原子/cm3之間，因爲當其 濃度低於lxlO15原子/cm3時，很難獲得鎳之催化作用。上述 之鎳濃度係藉由SIMS結果之最大量測値來決定。（參閱圖 3B) 在本具體實施例模式中，包含lOppm之鎳的鎳溶液藉由 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -41 - 557515 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（ .旋轉塗佈而被施加。在進行旋轉塗佈時，玻璃基板301被旋 轉以將過量的鎳溶液搖除，進而形成一非常薄的含鎳層306 於非晶矽薄膜303之整個表面（確實地說，是氧化矽薄膜 305之表面）。（參閱圖3B) 接著，將非晶矽薄膜303進行4小時的熱處理於55CTC的 氮氣環境中，以結晶化非晶矽薄膜303並且形成一結晶矽薄 膜307。在施加鎳溶液於非晶矽薄膜303之整個表面之後將 非晶矽薄膜303進行熱處理之這種晶體成長法中，晶體成長 係從摻雜有鎳的非晶矽薄膜303表面朝向基底薄膜302進行 (縱向方向）。因此在本具體實施例模式中，.該法稱爲縱 向成長法。（參閱圖3C ) 上述之熱處理可以在500至700 °C的電熱爐中進行，較 佳者係爲550至650°C。熱處理溫度之上限値必須考慮所使 用之基板的熱阻値而被設定。舉例來說，在使用玻璃基板 3 0 1的情形中，玻璃變形點（d i s t 〇 r t i ο η ρ 〇 i n t )爲大約6 0 0 °C 而且如果其被加熱至超過玻璃變形點的溫度時，玻璃基板 301會明顯地扭曲或皺縮。因此，玻璃基板301必須在600°C 或更低的溫度下進行熱處理。儘管本具體實施例模式使用 電熱爐來進行熱處理，雷射退火、燈照退火、或類似的退 火方法也可以被使用。（參閱圖3C ) 所獲得之結晶矽薄膜307被施以雷射照射來改善其結晶 性。使用電熱爐所進行之熱處理僅能獲得結晶矽薄膜3 07之 不完全的結晶化，其中尙有散佈的非晶成分殘留在薄膜中 。在此’不完全的結晶化藉由將該結晶矽薄膜307用脈衝震 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐） (請先閲讀背面之注意事項再填寫本頁) -42 - 557515 A7 ______B7__ 五、發明説明（j (請先閲讀背面之注意事項再填寫本頁) 盪型KrF準分子雷射（波長·· 248nm)照射而有所改善。準 分子雷射係爲震盪之紫外光，因此瞬間熔合與固體化被重 複於雷射照射對象區域中。如此對於該雷射照射對象區域 帶來一種非平衡狀態，而且使得鎳非常容易移動。雷射照 射步驟可以被省略，但最好是包含此一步驟，因爲該雷射 照射步驟，除了改善結晶性之外，還具有改善之後的吸收 步驟之效率的效果。 接著，結晶矽薄膜307藉著光學微影製程與乾式蝕刻而 被圖案化爲一形成N通道TFT之半導體層308a與一形成P 通道TFT之半導體層308b。半導體層308a與308b之表面具 有所不欲見到之自然氧化薄膜，其藉由稀釋之氟酸處理所 移除。接著，二氧化矽薄膜藉由電漿CVD或低壓CVD而被 形成，以作爲一具有厚度爲lOOnm之閘極絕緣薄膜309。（ 參閱圖3D ) 經濟部智慈財產局Μ工消費合作社印製 接著，作爲閘極電極材料的導電薄膜藉著濺鍍或CVD 被形成（以具有400nm之厚度）。該導電薄膜接著被一般的 光學微影處理所圖案化，並且被乾式蝕刻成爲N通道TFT 之閘極電極310η與P通道TFT之閘極電極3 10p。在此所使 用之閘極電極材料較佳者係爲一可以承受之後的熱處理之 高溫（550至650 °C )的熱阻材料，以進行吸收處理以及雜 質元素的活化。熱阻材料之範例包括高熔點金屬，如Ta ( 組）、Mo (鉬）、Ti (鈦）、W (鎢）、Cr (鉻）、由高熔 點金屬及矽所構成之金屬矽化物、與具有N型或P型導電 性的多晶矽。本具體實施例模式係使用一具有400nm厚度之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐] 一 -43- 557515 A7 B7 經濟部智慧財產局8工消費合作社印製 五、發明説明（4：| 金屬薄膜。（參閱圖3E) 閘極電極310η與310p被使用來作爲摻雜N型雜質之磷 至半導體薄膜時所需的幕罩。摻雜條件包括設定加速電壓 至60到100kV以及劑量至1.7M015離子/cm2。透過摻雜處理 ，具有N型導電性並且作爲源極區域與汲極區域的高濃度 雜質區域（N +區域）312η與313η、以及作爲通道區域之本 質區域31 In被形成於用來形成Ν通道TFT的半導體層308η 中。具有Ν型導電性的高濃度雜質區域（Ν +區域）312ρ與 31 3ρ、以及作爲通道區域之本質區域311ρ透過摻雜處理而 被形成於用來形成Ρ通道TFT的半導體層308ρ中。（參閱 圖3Ε) 接著所形成者爲光阻圖案314，其在形成Ν通道TFT的 半導體層308η中的通道區域之外的一端設置一開窗區域， 並且設定用來形成Ρ通道TFT的半導體層308ρ中整個區域 爲一開窗區域。接著，光阻圖案314與Ρ通道TFT的閘極電 極3 1 Op被使用來作爲幕罩，以將該半導體層摻雜N .型雜質 硼。摻雜條件包括設定加速電壓至60到100kV以及劑量至 2.5X1015離子/cm2。透過摻雜處理，用來形成P通道TFT之 N型雜質區域31 2p與3 13p的導電性被轉換而形成具有P型 導電性之高濃度雜質區域（P +區域）319p與320p。在形成P 型雜質區域319p與320p的同時，被設置於N通道TFT之半 導體層308η內的通道區域31 In之外的光阻圖案314之開窗區 域被使用來作爲形成具有P型導電性之高濃度雜質區域（ P +區域）319p與3 20p的幕罩。（參閱圖3F) (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） -44- 557515 A7 B7 經濟部智慧財產局S工消費合作社印製 五、發明説明（d 在此所形成之高濃度雜質區域（P +區域）319p與320p 以具有P型導電性係爲作爲P通道TFT之源極區域與汲極 區域的區域。除了包括P型導電性還包括N型導電性的區 域319p與320p亦作爲高效率吸收區域，以吸收作爲通道區 域之本質區域311p內的鎳。N通道TFT之半導體層3 08 η內 ，除了通道區域31 lp之外，爲了具有Ρ型導電性的高濃度 雜質區域（P +區域）317η與318η亦作爲高效率吸收區域， 以吸收作爲通道區域之本質區域31 lp內的鎳。（參閱圖3F ) 在光阻圖案314被移除之後，厚度爲100至300 nm的無機 薄膜被形成以作爲一第一層間絕緣薄膜321。本具體實施例 模式中的第一層間絕緣薄膜321係爲使用電漿CVD所形成之 厚度爲150nm的氧氮化矽薄膜。接著，在600°C之電熱爐中 進行熱處理12小時，以熱活化佈植於半導體層308η與308p 內之雜質元素（N型雜質與P型雜質）。這種爲了雜質元 素之熱活化所進行之熱處理在吸收作爲通道區域之本質區 域31 In與31 lp內之不欲見到的催化元素（鎳）時加倍。作 爲通道區域之本質區域311η與311p內之不欲見到的催化元 素（鎳）因此透過熱擴散被移除至高效率吸收區域3 1 7n、 318η、319p、與320p以進行吸收處理。具有以此種方法所 形成之結晶矽薄膜的TFT具有高場效遷移率並且顯示極佳 的電特性，包括降低之截止電流値。之後，半導體層308η 與3 08ρ在包含有3%之氫氣的410°C氫氣環境中被施以1小時 的氫化處理，以終結半導體層內的懸擺鍵（dangling bond) (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -45- 557515 經濟部智慧財產局員工消費合作社印製 A7 ____B7_五、發明説明（ 。（參閱圖4A) 接著，一透明無機薄膜被形成於第一層間絕緣薄膜321 上，以作爲厚度爲1至3μιη之第二層間絕緣薄膜322。本具 體實施例模式中的第二層間絕緣薄膜322係爲具有厚度爲 1·6μΐΉ之丙烯酸樹脂（acrylic resin )薄膜。接著，接觸孔 3 23藉由一般的光學微影處理與乾式蝕刻所形成於該第二層 間絕緣薄膜322、第一層間絕緣薄膜321以及第一層間絕緣 薄膜321下方之聞極絕緣薄膜309中。（參閱圖4B) 之後，一導電金屬薄膜被形成而具有200至800nm的厚 度。在本具體實施例模式中，厚度爲50nm的鈦薄膜與厚度 爲500nm的鋁-鈦合金所構成之疊合層（laminate)藉由濺鍍 而被形成。接著，金屬連線324藉由一般之光學微影處理與 乾式蝕刻處理而被形成。金屬連線324分別透過接觸孔323 而被連接至形成N通道TFT之源極區域315η與汲極區域 316η以及形成Ρ通道TFT之源極區域319ρ與汲極區域320ρ 。（參閱圖4C ) [第三具體實施例模式] 第二具體實施例模式說明一種使用縱向成長法以結晶 化非晶矽薄膜之製造半導體裝置的方法。如上所述，有另 一種可以被使用來結晶化非晶矽薄膜之方法，即橫向成長 法。因此，本具體實施例模式說明一種使用橫向成長法以 結晶化非晶矽薄膜之製造半導體裝置的方法。本說明係參 照圖5Α至5F。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) -46 - 557515 經濟部智慧財產局8工消費合作社印製 A7 _ B7五、發明説明（J 首先，厚度爲lOOnm之氧氮化矽薄膜藉由電漿化學氣相 沉積（plasma CVD)而被形成於玻璃基板401上，以作基底 薄膜402。接著，非晶矽薄膜403立即被形成而具有15至 70nm的厚度，最佳者爲30至60nm。電漿CVD被使用於本具 體實施例模式中，以形成具有厚度爲50nm的非晶矽薄膜403 ，但亦可以使用低壓CVD來進行沉積。氧化矽薄膜藉由電 漿CVD或低壓CVD而被形成以作爲厚度爲70nm的幕罩絕 緣薄膜404於非晶矽薄膜403上。（參閱圖5A) 開窗區域405藉由一般之光學微影處理與濕式蝕刻處理 而被形成於幕罩絕緣薄膜404之一部份中。在這裡所形成的 開窗區域405係用來選擇性地提供催化元素（在本具體實施 例模式中所使用者亦爲鎳）至該非晶砂.薄膜403。非晶矽薄 膜403被曝露於開窗區域405之底部。接著，基板被氧化以 形成一非常薄之氧化矽薄膜（其厚度爲0.5至5nm，未繪示 )於該開窗區域405內之非晶矽薄膜403的曝露區域上。在 本具體實施例模式中，氧化處理藉由持續一段時間的旋轉 製程法（單一晶圓法）而透過臭氧水（ozone water)來進 行。使用淸洗槽之批次製程臭氧水處理也可以被使用來進 行氧化處理。可替換地，單一晶圓法或批次製程過氧化氫 水處理可以被使用，或者基板也可以藉由氧氣環境中的紫 外光所產生的臭氧而被氧化。開窗區域405內之非常薄之氧 化矽薄膜（未繪示）被形成以改善催化元素溶液（通常爲 鎳之水溶液）對於非晶矽薄膜403之滲透性。（參閱圖5B) 接著，作爲催化元素溶液之鎳溶液藉由旋轉塗佈而被 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐） (請先閱讀背面之注意事項再填寫本頁) -47- 557515 經濟部智慧財產局員工消費合作社印製 A7 __B7_五、發明説明（^ 施加於具有開窗區域405之幕罩絕緣薄膜404的整個表面上 ，以選擇性地導入鎳至開窗區域405底部的非晶矽薄膜403 。在本具體實施例模式中，所使用之催化元素溶液係爲包 含lOppm (重量濃度）鎳之醋酸鹽水溶液。非常薄之含鎳層 406透過旋轉塗佈而被形成。（參閱圖5B) 接著，非晶矽薄膜403被施以8小時的熱處理於600°C的 氮氣環境中，以結晶化非晶矽薄膜403並且形成一結晶矽薄 膜407。在結晶化時，透過開窗區域405被選擇性導入之鎳 從開窗區域405被擴散至周圍區域，而且非晶矽薄膜403之 結晶化隨著擴散之進展而持續。結晶化在橫向方向（平行 基板的方向）進行，而且在本具體實施例模式中，本方法 因此被稱作橫向成長法。（參閱圖5C) 所獲得之結晶矽薄膜407被施以雷射照射來改善其結晶 性。雷射照射大幅改善結晶矽薄膜407之結晶性。本發明具 體實施例模式使用脈衝震盪型KrF準分子雷射（波長： 248nm)。準分子雷射不僅改善結晶矽薄膜407之結晶性， 並且使得鎳非常容易被移除。因此，雷射照射除了改善結 晶性之外，還具有改善之後的吸收步驟之效率的效果。 接著，基板藉由稀釋之氟酸處理，以移除被使用來作 爲選擇性提供鎳之幕罩的幕罩絕緣薄膜404。在幕罩絕緣薄 膜404被移除後，結晶矽薄膜407藉著一般光學微影製程與 乾式蝕刻處理而被圖案化爲一形成N通道TFT之半導體層 4〇8a與一形成P通道TFT之半導體層408b。接著，具有厚 度爲100nm之氧化矽薄膜藉由電漿CVD或低壓CVD而被形 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ： -48- (請先閱讀背面之注意事項再填寫本頁) 557515 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（ 成’以作爲一閘極絕緣薄膜409。在形成閘極絕緣薄膜409 之前’基板係以稀釋之氟酸處理來移除基板表面之污染物 (包括自然氧化薄膜）。（參閱圖5D ) 以下步驟之描述係相同於第二具體實施例模式中的圖 3E與3F以及圖4A至4C。因此，以簡化之版本描述之。 導電之高熔點金屬的鎢薄膜藉由濺鍍或CVD而被形成 ，以具有400nm的厚度。鎢薄膜藉著一般光學微影製程與乾 式蝕刻處理而被圖案化爲N通道TFT之閘極電極410η與P 通道TFT之閘極電極410ρ。接著，閘極電極410η與410ρ被 使用來作爲摻雜Ν型雜質磷至半導體層的幕罩。所形成者 爲具有Ν型導電性之高濃度雜質區域（Ν+區域）412η、 412p、413n、413p以及本質區域411n與411p。（參閱圖5E ) 接著形成者爲光阻圖案414，其在形成Ν通道TFT的半 導體層408η中的通道區域41 In之外的一端設置一開窗區域 ，並且設定用來形成P通道TFT的半導體層40 8p中整個區 域爲一開窗區域。接著，光阻圖案414與P通道TFT的閘極 電極41 Op被使用來作爲幕罩，以將該半導體層摻雜N型雜 質硼。透過摻雜處理，具有P型導電性的高濃度雜質區域 (P +區域）419p與420p被形成於用來形成P通道TFT的半 導體層408p中。在高濃度雜質區域419p與420p被形成的同 時，被設置於N通道TFT之半導體層408η內的通道區域 411 η之外的光阻圖案414之開窗區域被使用來作爲形成具有 Ρ型導電性之高濃度雜質區域（Ρ +區域）417η與418η的幕 ^氏張尺度適用中國國家標準（CNS ) Α4規格（210X297公董1 (請先閱讀背面之注意事項再填寫本頁) -49 - 557515 經濟部智慧財產局員工消費合作社印製 A7 ____ B7五、發明説明（ 罩^ N型雜質與p型雜質之摻雜條件係相同於第二具體實 施例模式中的摻雜條件。（參閱圖5F ) 層間絕緣薄膜、接觸孔、與金屬連線接著以相同於圖 4A至4C被形成，以完成具有N通道TFT與P通道TFT之 半導體裝置。 如上所述，當非晶矽薄膜藉由橫向成長法被結晶化時 ’同時具有P型雜質（磷）與N型雜質（硼）的高效率吸 收區域，亦即具有P型導電性之高濃度雜質區域（P +區域 )417η與418η，可以被形成於半導體層408η中之N通道 TFT的通道區域41 In之外。當橫向成長法被使用來結晶化 非晶矽薄膜時，相較於縱向成長法，半導體層408η與408p 包含較低濃度的催化元素。因此，在結晶化該非晶矽薄膜 所使用的橫向成長法提供了一種可以降低吸收處理溫度、 減短吸收處理時間與類似者的效應，其增加製程容限（ process margin ) ° 本發明之特定具體實施例將藉由參照圖6A至15D而被 詳細說明。 [第一具體實施例] 在第二與第三具體實施例模式中，同時具有P型雜質 與N型雜質的區域被形成於TFT之源極區域與汲極區域之 至少一部份中，而且通道區域內之催化元素藉著本區域內 之高效率吸收作用而被移除。這些製造半導體裝置之方法 的特徵在於藉由整合形成吸收區域之導入吸收源步驟以及 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -50- 557515 經濟部智慈財產局員工消費合作社印製 A7 B7五、發明説明（^ 形成源極區域與汲極區域之雜質摻雜步驟而成爲單一步驟 。在另一方面，這些方法可以只形成一侷限面積之吸收區 域並且具有吸收效率之改善空間。本具體實施例說明一種 製造半導體裝置之方法，其可消除這項缺點。 詳而言之，根據本發明之方法，包括一具有TFT之通 道區域、源極區域與汲極區域之半導體層之區域係爲該吸 收對象區域，而且包含N型雜質與P型雜質之高效率吸收 區域則被形成於吸收對象區域周圍，以吸收該吸收對象區 域內的催化元素。透過吸收處理，吸收對象區域內的催化 元素首先可被減少。本具體實施例將參照圖6A至7C而在下 文中詳細說明。圖6A至6F係爲顯示製程之橫截面圖而圖7A 至7C則爲圖6D至6F之平面圖。 首先，厚度爲lOOnm之氧氮化矽薄膜藉由電漿化學氣相 沉積（plasma CVD)而被形成於玻璃基板501上，以作基底 薄膜502。接著，非晶矽薄膜503立即被形成而具有15至 70nm的厚度，最佳者爲30至60nm。電漿CVD被使用於本具 體實施例模式中，以形成具有厚度爲50nm的非晶矽薄膜503 ，但亦可以使用低壓CVD來進行沉積。在非晶矽薄膜503形 成時，一自然氧化薄膜504藉由空氣中的氧氣效應而被形成 於表面上。（參閱圖6A) 非晶矽薄膜503接著被結晶化。在結晶化之前，非晶矽 薄膜503表面上之被污染的自然氧化薄膜504藉由進行基板 處理而被移除，而在基板上係以稀釋之氟酸而形成有非晶 矽薄膜503。接著，基板藉由持續一段時間的旋轉製程法（ 本紙張尺度適用中g|國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -51 - 557515 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（A 單一晶圓法）而進行臭氧水（ozone water )處理，以形成 非常薄之氧化矽薄膜505於非晶矽薄膜503之表面。該非常 薄之氧化矽薄膜505具有提供改善鎳溶液之滲透性的功能， 該鎳溶液係爲之後藉由旋轉塗佈（spin-coating )所施加之 催化元素溶液。之後，包含lOppm (重量濃度）鎳之醋酸鹽 水溶液藉由旋轉塗佈而被使用。所形成之非晶矽薄膜503之 整個表面（確實地說，是氧化矽薄膜505之表面）係爲一非 常薄之含鎳層506。（參閱圖6B) 接著，將非晶矽薄膜503進行4小時的熱處理於5 50°C的 氮氣環境中，以結晶化非晶矽薄膜503並且形成一結晶矽薄 膜5 07。所獲得之結晶矽薄膜507被施以雷射照射來改善其 結晶性。雷射照射大幅改善結晶矽薄膜507之結晶性。本發 明具體實施例模式使用脈衝震盪型KrF準分子雷射（波長 :248nm)。準分子雷射不僅改善結晶矽薄膜507之結晶性 ，並且使得鎳非常容易被移除。因此，還具有藉由吸收原 來改善吸收之效率的效果。（參閱圖6C ) 在雷射照射步驟之後，基板上係以稀釋之氟酸作淸洗 ，以移除非常薄之氧化矽薄膜505以及非常薄之含鎳層506 。接著形成厚度爲30至200nm之幕罩絕緣薄膜508。在本具 體實施例中的幕罩絕緣薄膜508係藉由電漿CVD而被形成厚 度爲50nm的氧化矽薄膜。在光阻圖案509形成之後，未被光 阻圖案509所覆蓋之幕罩絕緣薄膜508的一部份則藉由乾式 蝕刻處理所蝕去。（參閱圖6D與7A ) 接著，使用光阻圖案509作爲幕罩，以摻雜作爲吸收源 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） (請先閱讀背面之注意事項再填寫本頁) -52 - 557515 經濟部智惡財產局員工消費合作社印製 A7 B7五、發明説明（^ 之磷與硼至結晶矽薄膜507。磷摻雜條件包括設定加速電壓 至5到30kV以及劑量至1.7M015離子/cm2。硼摻雜條件包括 設定加速電壓至5到30kV以及劑量至1.7x1 015離子/cm2或更 高。在本具體實施例中，係首先摻雜磷再接著摻雜硼。在 本具體實施例中，詳細的摻雜條件包括對於磷摻雜設定加 速電壓至10kV以及劑量至1.7X1015離子/cm2,並且對於硼摻 雜設定加速電壓至10kV以及劑量至2.5X1015離子/cm2。（參 閱圖6E與7B ) 透過上述使用吸收源（磷與硼）之摻雜處理，未被光 阻圖案509所覆蓋之區域被轉變爲包含高濃度之硼與磷的高 效率吸收區域510。高效率吸收區域510藉著摻雜時之離子 撞擊而變成非晶。在另一方面，光阻圖案509所覆蓋之區域 係爲吸收對象區域5 11，其未被導入吸收源。（參閱圖6E與 7B) 光阻圖案509藉由使用專用釋放劑（release agent)而被 移除。接著，基板被置於電熱爐中以進行吸收所需的熱處 理，以將殘留在吸收對象區域5 11內的鎳藉著熱擴散而移除 到吸收區域510。在本具體實施例中，熱處理係在550 °C的 氮氣環境中進行4小時，以作爲吸收處理。之後，具有與光 阻圖案509相同形狀並且在光阻圖案509被移除之後還保留 的幕罩絕緣薄膜508被使用來作爲幕罩，以藉由乾式蝕刻來 蝕去吸收區域510中的結晶矽薄膜。用來作爲乾式蝕刻之幕 罩的幕罩絕緣薄膜508接著使用稀釋之氟酸來移除。以此方 法，吸收處理進行於包括N通道TFT之半導體層512與P通 I紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -53- 557515 經濟部智慧財產局員工消費合作社印製 A7 B7_五、發明説明（5]| 道TFT之半導體層513的吸收對象區域511上。（參閱圖6F 與7C) 在吸收所需之熱處理中，由於雷射照射使得鎳更容易 被移除而且吸收區域510藉由離子撞擊而變成非晶，更促進 了吸收對象區域511內的鎳透過熱擴散的移動。（參閱圖6F 與7C ) 透過上述之製造步驟，吸收對象區域5 11，亦即，包括 形成N通道TFT之半導體層512η與形成P通道TFT之半導 體層5 1 2p的區域內的鎳濃度被減少。接下來的步驟係根據 第二具體實施例模式中的圖3D至3F以及圖4A至4C而進行 ，以完成具有N通道TFT與P通道TFT之半導體裝置。 在本具體實施例的範例中，包括形成N通道TFT之半 導體層512η與形成P通道TFT之半導體層5 12p的區域內的 鎳，在完成具有N通道TFT與P通道TFT之半導體裝置之 第二具體實施例模式中的製程步驟之前即被吸收。本步驟 與第二具體實施例模式中之源極/汲極吸收步驟結合而成 爲本具體實施例中的兩個吸收步驟。因此，本方法可以更 進一步減少TFT之通道區域內的鎳濃度。本具體實施例中 的吸收對象區域511包括形成N通道TFT之半導體層512η 與形成Ρ·通道TFT之半導體層512ρ，但僅有Ν通道TFT與 P通道TFT之一者被包含於該吸收對象區域中。 儘管步驟數目減少了，本具體實施例可以更加減少 TFT之通道區域內的鎳濃度，因此可以進一步改善N通道 TFT之電氣特性（如場效遷移率與截止電流）與可靠度（ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -54- 557515 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（& 漏電流）。由於具有更高的吸收效率，吸收處理溫度可以 降低而且吸收處理時間也簡短。因此，本方法更有效地加 強吸收處理之製程容限。 [第二具體實施例] 第二具體實施例係爲應用第二具體實施例模式之半導 體裝置製程的範例，以實際製造一種主動矩陣液晶顯示裝 置。詳細的說明將藉由參閱圖8A至12B而加以描述。 厚度爲50nm之第一層氧氮化矽薄膜602a以及厚度爲 100nm之第二層氧氮化矽薄膜602b藉由電漿化學氣相沉積 (plasma CVD)而被形成於玻璃基板601上，以作基底薄膜 602。第一與第二基底薄膜具有不同的組成比。在此所使用 的玻璃基板601係由矽土玻璃（silica glass )、矽酸鋇硼（ batium borosilicate )玻璃、矽酸鋁硼玻璃或類似者所形成 。接著，非晶矽薄膜603a藉由電漿CVD被形成於基底薄膜 602上而具有50nm的厚度。本具體實施例使用電漿CVD， 以形成非晶矽薄膜603a，但亦可以使用低壓CVD來進行沉 積。在非晶矽薄膜603a的形成過程中，空氣中的碳、氧或 氮有可能會混合於其中。根據實驗結果，這種混入之雜質 氣體可能會造成TFT之特性變差。因此，混入之雜質氣體 係爲一種結晶化阻礙因素。雜質氣體所造成的污染必須盡 可能地避免，而且可接受之雜質濃度爲5X1017原子/cm3或更 低（對於碳與氮）以及1M018原子/cm3或更低（對於氧）。 (參閱圖8A ) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -55- 557515 經濟部智慧財1局S工消费合作社印製 A7 _·_B7__五、發明説明（ 下一步驟爲非晶矽薄膜603a結晶化之預先處理步驟。 當基板從低壓CVD設備中取出時，通常會形成一自然氧化 薄膜（未繪示）於非晶矽薄膜603a的表面上，而污染表面 。自然氧化薄膜（未繪示）藉由以稀釋之氟酸淸洗污染之 非晶矽薄膜603a表面而被移除。非晶矽薄膜603a表面更進 一步以臭氧水處理，以氧化非晶矽薄膜603a表面，並且形 成乾淨而非常薄的氧化矽薄膜（未繪示），以具有0.5至 5nm的厚度。非常薄的氧化矽薄膜在隨後的旋轉塗佈步驟 中具有改善改善鎳溶液對於非晶矽薄膜603a之滲透性的功 能，以使該薄膜均勻地吸收鎳。（參閱圖8A ) 含鎳之催化元素溶液接著藉由旋轉塗佈所施加。在本 具體實施例中，所使用之催化元素溶液係爲包含lOppm (重 量濃度）鎳之醋酸鹽水溶液，而且藉由旋轉塗佈所施加。 (參閱圖8A) 爲了要控制非晶矽薄膜603a之氫含量以使得該薄膜包 含5原子％或更少的氫，基板被施以1小時熱處理於電熱爐內 之450°C氮氣環境中。因此，非晶矽薄膜603a被除氫化。在 除氫化處理之後，基板馬上被施以另一 4小時於450 °C的熱 處理，以結晶化非晶矽薄膜603a並且形成一結晶矽薄膜 603b。所獲得之結晶矽薄膜603b被施以雷射照射來改善其 結晶性。雷射照射大幅改善結晶矽薄膜603b之結晶性。本 發明具體實施例模式使用脈衝震盪型KrF準分子雷射（波 長：248nm)。準分子雷射不僅改善結晶砂薄膜603b之結晶 性，並且使得鎳非常容易被移除。因此，還具有藉由吸收 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -56- 557515 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（d 原來改善吸收之效率的效果。（參閱圖8B) 接著，結晶矽薄膜603b藉著一般光學微影製程與乾式 蝕刻處理而被圖案化爲形成N通道TFT之通道區域、源極 區域與汲極區域之半導體層604至608。半導體層604至60 8形 成之後，通道區域被摻雜雜質元素（硼或磷）以控制TFT 之臨界電壓（V?)。（參閱圖9A) 具有厚度爲l〇〇nm之氧氮化矽薄膜藉由電漿CVD被形 成而作爲閘極絕緣薄膜609，以覆蓋半導體層604至608。在 形成閘極絕緣薄膜609之前，形成有自然氧化薄膜（未繪示 )之半導體層604至608之被污染的表面，被已稀釋之氟酸 來移除該自然氧化薄膜。作爲閘極電極之導電薄膜藉由濺 鍍或CVD而被形成於閘極絕緣薄膜609上。在此所使用之閘 極電極材料較佳者係爲可以承受之後的熱處理之高溫（550 至65 0°C )的熱阻材料，以進行吸收處理以及雜質元素的活 化。熱阻材料之範例包括高熔點金屬，如Ta (鉅）、Mo ( 鉬）、Ti (鈦）、W (鎢）、Cr (鉻）、由高熔點金屬及矽 所構成之金屬矽化物、與具有N型或P型導電性的多晶矽 。本具體實施例模式係使用一具有400nm厚度之金屬薄膜以 作爲閘極電極薄膜610。（參閱圖9B) 形成閘極電極之光學微影處理與乾式鈾刻處理被進行 於上述結構之基板上。因而形成者爲閘極電極617至620、 儲存電容電極621、與作爲源極連線之一閘極電極622。在 乾式蝕刻之後，在乾式蝕刻中被使用來作爲幕罩的光阻圖 案611至614被留在閘極電極617至620上。在乾式蝕刻之後所 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -57- 557515 經濟部智慧財產局B工消費合作社印製 A7 B7五、發明説明（^ 留下來的還有儲存電容電極621上之光阻圖案615以及閘極 電極622上的光阻圖案616，該閘極電極622係作爲源極連線 。以氧氮化矽薄膜所形成於下方的閘極絕緣薄膜609藉由乾 式蝕刻而予以薄化，以符合閘極絕緣薄膜623之形狀。（參 閱圖10A ) 將光阻圖案611至616留在其位置上，閘極電極617至620 與儲存電容電極621被使用來作爲N型雜質低濃度摻雜的幕 罩，其係摻雜裝置之第一摻雜處理。第一摻雜處理使用磷 以作爲N型雜質元素，而且其摻雜條件包括設定加速電壓 至60到100kV以及劑量至3M012到3M013離子/cm2。透過第一 摻雜處理，低濃度雜質區域（N·區域）629至633被形成於閘 極電極617至620與儲存電容電極621之外部上的半導體薄膜 604至608中。在同時，作爲TFT之通道區域的本質區域624 至627被形成於閘極電極617至620的正下方。半導體薄膜608 被不是形成TFT之區域，但卻是形成儲存電容705之區域。 因此，作爲電容形成電極之本質區域628被形成於儲存電容 電極621正下方之半導體層608中。（參閱圖10A) 基板接著藉由使用專用釋放劑（release agent)而被淸 洗，以移除光阻圖案611至616，其係作爲乾式蝕刻所使用 的幕罩。在移除之後，用來形成作爲第二摻雜處理之幕罩 的N +區域的光阻圖案634至636被形成，以覆蓋驅動電路706 之N通道TFT 701至703內以及像素區域707之像素TFT 704 內之閘極電極6.17、619與620。第二摻雜處理係針對TFT 701、703、7 04與LDD (低摻雜汲極）結構而實施。N型雜 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -58- 557515 A7 __B7 _；_ 五、發明説明（^ (請先閱讀背面之注意事項再填寫本頁) 質高濃度摻雜被進行於第二摻雜處理中。磷被使用來作爲 N型雜質而且該摻雜條件包括設定加速電壓至60到lOOkV以 及劑量至1.7X1015離子/cm2。透過第二摻雜處理，高濃度雜 質區域（N+區域）637、639與640被形成於光阻圖案634至 636外側的半導體薄膜604、606與607中。藉著高濃度雜質區 域（N +區域）637、639與640的形成，先前被形成之低濃度 雜質區域（N·區域）629至632被區分成高濃度雜質區域（N + 區域）637、639與640以及低濃度雜質區域（N·區域）642至 644。因此形成者爲具有LDD結構之源極區域與汲極區域。 (參閱圖10B) 驅動電路706之P通道TFT 702以及像素區域707之儲存 電容705 (其並不是LDD結構形成區域）被摻雜，其分別使 用閘極電極618與儲存電容電極621以作爲P通道TFT 702與 儲存電容705之幕罩。結果，高濃度N型雜質區域（N +區域 )63 8係形成於位於閘極電極618外側之半導體層605中，而 且高濃度N型雜質區域（N +區域）641係形成於位於儲存電 容電極621外側之半導體層608中。（參閱圖10B) 經濟部智慧財產局員工消費合作杜印製 接下來藉由一般光學微影處理所形成者爲光阻圖案645 至653，其設定形成P通道TFT 702之半導體層605以及形成 儲存電容705之半導體層608，以作爲開窗區域，並且設置 開窗區域於除了用來形成N通道TFT 701、703與像素TFT 704之半導體層604、606、607內的通道區域624、626與627 之外的兩端。接著，光阻圖案645至653藉由一摻雜裝置而 被使用來作爲第三摻雜處理以進行P型雜質高濃度摻雜之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 一 -59- 557515 經濟部智慧財產局員工消費合作社印製 A7 B7 ___五、發明説明（J 幕罩。透過第三摻雜處理，形成P通道TFT 702之半導體層 605使用閘極電極61 8作爲幕罩而被摻雜有P型雜質硼。結 果，高濃度P型雜質區域（P +區域）654係形成於位於閘極 電極61 8外側之半導體層605中。高濃度P型雜質區域（P +區 域）654之前以被摻雜有N型雜質磷。然而，在第三摻雜處 理中，高濃度P型雜質區域（P +區域）654被摻雜有高濃度 的硼，其劑量爲2.5 XI 015離子/cm2，以具有P型導電性並且 作爲源極與汲極區域。在形成儲存電容705的區域中，具有 P型導電性之高濃度雜質區域（P +區域）655同樣地被形成 於位於儲存電容電極621外側之半導體層608中。（參閱圖 11A ) 高濃度雜質區域（P +區域）654與655同時包含磷與硼， 並且作爲本質區域625與628中之用來進行吸收處理的高效 率吸收區域，該本質區域625用來作爲P通道TFT 702之通 道區域，該本質區域628係用來作爲電容形成電極之一者。 (參閱圖11A) 在具有P型導電性之高濃度雜質區域（P +區域）654與 655的同時，具有P型導電性之高濃度雜質區域（P +區域） 656與658被形成於用來形成N通道TFT 701、703與像素 TFT 704之半導體層604、606與607內之通道區域624、626、 627之外的區域。高濃度雜質區域（P +區域）656與658亦包 含磷與硼，因此作爲本質區域624、626、627內之吸收鎳的 .高效率吸收區域，其中本質區域624、626、627係爲通道區 域。藉著高濃度雜質區域（P +區域）656至658的形成，先前 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） 60- 557515 A7 B7 五、發明説明（4 (請先閱讀背面之注意事項再填寫本頁) 被形成之高濃度雜質區域（N +區域）637、639與640被區分 成具有P型導電性之高濃度雜質區域（P +區域）656至65 8以 及具有P型導電性之高濃度雜質區域（P +區域）659至661。 (參閱圖11A) 經濟部智慧財產局員工消費合作社印製 在光阻圖案645至653被移除後，厚度爲I50nm的氮氧化 矽薄膜藉由電漿CVD被形成以作爲一第一層間絕緣薄膜662 。接著，在550 °C的電熱爐中進行4小時的熱處理，以熱活 化佈植於半導體層6 04至60 8之雜質元素磷與硼。在吸收處 理時，對於雜質元素之熱活化所進行的熱處理會加倍。透 過熱處理，包含於作爲通道區域之本質區域624至627以及 作爲電容形成電極之一者的本質區域62 8之鎳，被上述之半 導體層604至608中之包含硼與磷之高效率吸收區域所吸收 。熱活化處理可以在第一層間絕緣薄膜662形成之前進行。 然而，如果閘極電極或其他連線材料具有低熱阻，可以形 成第一層間絕緣薄膜662於熱活化進行之前。之後，半導體 層604至608於包含3%之氮的410°C氮氣環境中進行1小時的 去氫化處理，以終結半導體層內的懸擺鍵（dangling bond) 。（參閱圖11B) 接著，厚度爲1·6μιη的丙嫌酸樹脂（acrylic resin)薄 膜之第二層間絕緣薄膜663被形成於第一層間絕緣薄膜662 上。接著，接觸孔藉由一般光學微影處理與乾式蝕刻處理 而被形成，以穿鑿第二層間絕緣薄膜663與第一層間絕緣薄 膜662以及位於第一層間絕緣薄膜662下方的閘極絕緣薄膜 623。接觸孔被連接至作爲源極連線之閘極電極622以及高 本紙張尺度適用中·國國家標準（CNS ) A4規格（210X297公釐) -61 - 557515 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（^ 濃度雜質區域659至661與654與655。（參閱圖12A) 導電金屬連線664至669接著被形成以電連接至驅動電 路706之高濃度雜質區域654、659與660。相同的導電材料被 使用來形成連接電極670、672與673以及像素區域707之閘極 連線671。本具體實施例使用厚度爲50nm的鈦薄膜與厚度爲 500nm的鋁-鈦合金所構成之疊合層（laminate)，以形成金 屬連線664至669、連接電極670、672與673以及閘極連線671 。連接電極670被形成，使其透過雜質區域661而電連接作 爲源極連線之閘極電極622與像素TFT 704。連接電極672被 電連接至像素TFT 704之雜質區域661。連接電極673被電連 接至儲存電容705之雜質區域655。閘極連線671電連接像素 TFT 704內之複數個閘極電極620。透明導電薄膜，諸如ITO (氧化銦錫）薄膜，被形成以具有80至120nm之厚度，並且 接受光學微影處理以及蝕刻處理，而形成一像素電極674。 像素電極674透過連接電極672被電連接至雜質區域661，其 作爲像素TFT 704之源極區域與汲極區域。像素電極674也 透過連接電極673而被電連接至儲存電容705之雜質區域655 。（參閱圖12B) 主動矩陣液晶顯示裝置，其中N通道TFT具有一 LDD 結構而且P通道TFT具有單一汲極結構，可以藉由上述之 製程而被製造。在具有LDD結構之N通道TFT中，包含有 N型雜質磷與P型雜質的高效率吸收區域被形成於半導體 層內通道區域之外的區域中，此乃本發明之特徵。以本發 明之方法所製造的主動矩陣液晶顯示裝置不僅可以改善P i紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）— (請先閱讀背面之注意事項再填寫本頁) -62- 557515 A7 __ B7___ 五、發明説明（6匕 (請先閲讀背面之注意事項再填寫本頁) 通道TFT之通道區域內的催化元素之吸收效率，也可以透 過相同的處理方式改善N通道TFT通道區域內的催化元素 之吸收效率。因此，本發明在改善N通道TFT與P通道 TFT之電氣特性，諸如場效遷移率與截止電流，方面十分 有效。 [第三具體實施例] 經濟部智慧財產局員工消費合作杜印製 本發明係有關於使用包含矽之結晶矽薄膜的一種半導 體裝置，諸如N通道TFT，以及一種製造該半導體裝置的 方法，而且本發明所揭露者十分適合應用於各種主動矩陣 液晶顯示裝置與製造該顯示裝置的方法。因此，本發明可 以被應用於具有主動矩陣液晶顯示裝置以作爲其顯示媒介 之各種領域的電子設備中。電子設備之特定範例係藉由參 照圖14A至16C而加以說明。這些電子設備之電子設備包括 影像攝影機、數位照相機、投影機（正向投影機（front projector)或背向投影機（rear project〇r))、套頭式顯示器（ 護目型顯示器）、遊戲機、車輛導航系統、個人電腦、可 攜式資料終端機（行動電腦、蜂巢式電話、電子書）等。 圖14A顯示一種個人電腦，其包括主機1001、影像輸入 裝置1002、一顯示裝置1〇〇3與鍵盤1〇〇4。本發明可被應用於 顯示裝置1003與其他電路。 圖14B顯示一種影像攝影機，其包括主機丨丨〇丨、顯示裝 置裝置1102、聲訊輸入單元11〇3、操作開關11〇4、電池11〇5 與影像接收單元1106。本發明可被應用於顯示裝置丨102與其 ^紙張尺度適用中ϋ國家標準（CNS ) A4規格（210X297公釐) — --- -63- 557515 經濟部智慧財產局員工消費合作社印製 A7 ___ B7 五、發明説明（6)| 他電路。 圖14C顯示一種行動電腦，其包括主機12〇1、攝影單元 1 202、影像接收單元1 203、操作開關1204與顯示裝置1 205。 本發明可被應用於顯示裝置1205與其他電路。 圖14D顯示一種套頭式顯示裝置，其包括主機13〇1、顯 示裝置1302、以及手臂單元1 303。本發明可被應用於顯示裝 置1 302與其他電路。 圖14E顯示一種程式控制紀錄媒介（以下簡稱作紀錄媒 介），其包括主機1401、顯示裝置1402、揚聲單元1403、紀 錄媒介1404與操作開關1405。所使用之紀錄媒介可爲DVD 或CD’且其允許音樂節目之重製與影像之顯示以及視訊遊 戲資料的的顯示和網路之使用。本發明可被應用於顯示裝 置1402與其他電路。 圖14F顯示一種可攜式電話，其包括顯示面板1501、操 作面板1 502、連接單元1 503、顯示單元1 504、音訊輸出單元 1 505、操作鑰1 506、電源開關1 507、音訊輸入單元1 508、以 及天線1 509。顯示面板1501透過連接單元1 503而被連接至操 作面板1502。形成於顯示面板1501之顯示單元1 504被設定的 平面與操作面板丨502之操作鑰丨506被設定的平面之間的夾角 Θ可以在連接單元1 503處任意改變。本發明可被應用於顯示 單元1504與其他電路。（參閱圖14A至14F) 圖15A顯示一種正向投影機（front projector)，其包括光 學光源系統與顯示裝置1 601以及一螢幕1602。本發明可被應 用於顯示裝置1601與其他電路。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -64- 557515 A7 ___B7 五、發明説明（ (請先閱讀背面之注意事項再填寫本頁) 圖1 5B顯不一背向投影機（rear projector)，其包括主機 1701、光源光學系統與顯示器裝置1702、鏡子1703與1704以 及螢幕1 705。本發明可被應用於顯示裝置1702與其他電路。 圖15C顯75圖15A之光學光源系統與顯示裝置1601或是 圖15B之光源光學系統與顯示器裝置1702的結構示意圖。光 源光學系統與顯示裝置1 60 1或1 702係包括光源光學系統1 80 1 、鏡子1 802與1 804至1 806、雙色鏡1 803、光學系統1 807、顯 示裝置1 808、相差板1 809、以及投影光學系統1810。投影光 學系統18 10包括複數個提供有投影透鏡之光學透鏡。該結 構係稱作三板型，因爲其使用三個顯示裝置1 808。在圖15C 中的箭頭所示的光路徑中，光學透鏡與具有偏極化功能之 薄膜、用來調整相差之薄膜或是IR薄膜可以任意被提供。 經濟部智慧財產局R工消费合作社印製 圖15D顯示圖15C中的光源光學系統1801之結構的範例 。在本具體實施例中，光源光學系統1 801具有反射鏡1 8 11、 光源1 8 1 2透鏡陣列1 8 1 3與1 8 1 4、偏極化轉換元件1 8 1 5、以及 壓縮器1 8 1 6。圖1 5D顯示之光源光學系統僅爲本發明之一範 例，且本發明不侷限於此。舉例來說，光源光學系統可以 被提供有光源透鏡以及具有偏極化功能之薄膜、用來調整 相差之薄膜或是IR薄膜。（參閱圖15A至15D) 圖1 6 A顯示單一板型式的範例。圖1 6 A中的光源光學系 統與顯示裝置包括有光源光學系統1 9 01、顯示裝置1 9 0 2、投 影光學系統1903以及相差板1904。投影光學系統1 903包括數 個提供有投影透鏡之光學透鏡。圖1 6 A之光源光學系統與顯 示裝置可以被應用於圖15A與圖15B之源光學系統與顯示裝 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -65- 557515 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（ 置1601與1702。圖15D顯示之光源光學系統可以被使用來作 爲光源光學系統1901。該顯示裝置1 902具有色彩濾光片（未 繪示）以顯示彩色的影像。 圖16B顯示圖16A之光源光學系統與顯示裝置的應用範 例。在本範例中，旋轉式RGB色彩濾光碟1 905被使用來取 代色彩濾光片，以顯示彩色的影像。圖1 6B之光源光學系統 與顯示裝置可以被應用於圖1 5 A與圖1 5 B之源光學系統與顯 示裝置1601與1702。 圖1 6C所示之光源光學系統與顯示裝置被稱作單一型色 彩濾光片。此類型藉由提供具有微透鏡陣列19 1 5之顯示裝 置1 9 1 6並且使用雙色鏡（綠）19 1 2、雙色鏡（紅）19 1 3、以 及雙色鏡（藍）1 9 1 4，以顯示彩色影像。投影光學系統19 1 7 包括有複數個提供有投影透鏡的光學透鏡。圖1 6C之光源光 學系統與顯示裝置可以被應用於圖1 5 A與1 5 B中的光源光學 系統與顯示裝置1601與1702。除了光源之外，還具有耦合透 鏡與平行鏡（collimator lens)之光學系統可以被使用來作 爲光學光學系統1911。 如上所述，本發明之半導體裝置及其製造方法的應用 範圍十分廣泛。本發明因此可以適用於具有主動矩陣液晶 翁頁不裝置之各種領域的電子設備。 本發明改善N通道TFT之通道區域內的催化元素之吸 收效率（其不如於P通道TFT內之吸收效率），並且具有 以下的效果。 (效果一）本發明可以解決N通道TFT之通道區域內 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -66- 557515 Μ Β7五、發明説明（6ι 的催化元素之吸收效率不如P通道TFT內之吸收效率的問 題，因此可以有效地改善N通道TFT之電氣特性與可靠度 。（效果二）由於可以改善N通道TFT之通道區域內的催 化元素之吸收效率，因此有助於降低吸收處理溫度並且簡 短吸收處理時間，所以本發明對於加強吸收處理之製程容 限十分有效。（效果三）改善N通道TFT之通道區域內的 催化元素之吸收效率有助於提昇包括複數個TFT之液晶顯 示裝置的品質。 本發明之圖式與描述以較佳實施例說明如上，僅用於 藉以幫助了解本發明之實施，非用以限定本發明之精神， 而熟悉此領域技藝者於領悟本發明之精神後，在不脫離本 發明之精神範圍內，當可作些許更動潤飾及同等之變化替 換，其專利保護範圍當視後附之申請專利範圍及其等同領 域而定。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公楚） -67-

Claims (1)

  1. 557515 A8 B8 C8 _____ P8_____ 六、申請專利範圍 1 1. 一種半導體裝置，包括·· II ! — I .#! (請先閱讀背面之注意事項再填寫本頁) 一結晶半導體層於一基板上，該結晶半導體層包含一 加速一半導體薄膜之結晶化的催化元素；以及 一閘極電極，其與該結晶半導體層相鄰’使得一閘極 絕緣薄膜被設置於該結晶半導體層與該閘極電極之間； 其中，該半導體層具有至少一通道區域、一包括與該 通道區域相鄰之一 Ν型雜質元素的第一區域、以及一包括 與該第一區域相鄰之一 Ρ型雜質元素的第二區域。 2. —種半導體裝置，包括： 一結晶半導體層於一基板上，該結晶半導體層包含一 加速一半導體薄膜之結晶化的催化元素； 一閘極電極，其與該結晶半導體層相鄰，使得一閘極 絕緣薄膜被設置於該結晶半導體層與該閘極電極之間； 一層間絕緣薄膜，其覆蓋至少該閘極電極以及該結晶· 半導體層；以及 一接觸孔於該層間絕緣薄膜中； 經濟部智慧財產局員工消費合作社印製 其中，該半導體層具有至少一通道區域、一包括與該 通道區域相鄰之一 Ν型雜質元素的第一區域、以及一包括 與該第一區域相鄰之一 Ρ型雜質元素的第二區域；以及 其中，該接觸孔被形成以到達該第一區域。 3. —種半導體裝置，包括： ——第一與一第二結晶半導體層於一基板上，該第一與 該第二結晶半導體層包含一加速一半導體薄膜之結晶化的 催化元素；以及 本紙張尺度適用中國國家梂準（CNS ) Α4規格[210X 297公釐）~' 應 -68 - 557515 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8々、申諳專利範圍 2 一第一與一第二閘極電極，其每一者與該第〜與該第 二結晶半導體層相鄰，使得一閘極絕緣薄膜被設置於該結 晶半導體層與該閘極電極之間； 其中，該第一半導體層具有至少一通道區域、一包括 與該通道區域相鄰之一 N型雜質元素的第一區域、以及一 包括與該第一區域相鄰之一 P型雜質元素的第二區域；以 及 其中，該第二半導體層具有至少一通道區域、一包括 與該通道區域相鄰之一 N型雜質元素以及一 P型雜質元素 的第三區域。 4.一種半導體裝置，包括： 一第一與一第二結晶半導體層於一基板上，該第一與 該第二結晶半導體層包含一加速一半導體薄膜之結晶化的 催化元素； 一第一與一第二鬧極電極，其每一者與該第一與該第 二結晶半導體層相鄰，使得一閘極絕緣薄膜被設置於該結 晶半導體層與該閘極電極之間； 一層間絕緣薄膜，其覆蓋至少該第一與該第二閘極電 極以及該第一與該第二結晶半導體層；以及 一接觸孔於該層間絕緣薄膜中； 其中，該半導體層具有至少一通道區域、一包括與該 通道區域相鄰之一 N型雜質元素的第一區域、以及一包括 與該第一區域相鄰之一 P型雜質元素的第二區域； 其中，該第二半導體層具有至少一通道區域、一包括 (請先聞讀背面之注意事項再填寫本頁) 本紙張尺李適用中國國家榡準（CNS ) A4規格（210X：297公釐） -69 - 557515 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8々、申讀專利範圍 3 與該通道區域相鄰之一 N型雜質元素以及一 P型雜質元素 的第三區域；以及 其中，該接觸孔被形成以到達該第一區域。 5. —種半導體裝置，包括： 一結晶半導體層於一基板上，該結晶半導體層包含一 加速一半導體薄膜之結晶化的催化元素；以及 一閘極電極，其與該結晶半導體層相鄰，使得一聞極 絕緣薄膜被設置於該結晶半導體層與該閘極電極之間； 其中，該半導體層具有至少一通道區域、一包括與該 通道區域相鄰之一 N型雜質元素的第一區域、以及一包括 與該第一區域相鄰之一 P型雜質元素的第二區域；以及 其中，該第二區域比該第一區域具有較高濃度之該催 化元素。 6. —種半導體裝置，包括： 一結晶半導體層於一基板上，該結晶半導體層包含一 加速一半導體薄膜之結晶化的催化元素； 一閘極電極，其與該結晶半導體層相鄰，使得一閘極 絕緣薄膜被設置於該結晶半導體層與該閘極電極之間； 一層間絕緣薄膜，其覆蓋至少該閘極電極以及該結晶 半導體層；以及 一接觸孔於該層間絕緣薄膜中； 其中，該半導體層具有至少一通道區域、一包括與該 通道區域相鄰之一 N型雜質元素的第一區域、以及一包括 與該第一區域相鄰之一 P型雜質元素的第二區域； (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） 557515 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圖 4 其中，該第二區域比該第一區域具有較高濃度之該催 化元素；以及 其中，該接觸孔被形成以到達該第一區域。 7·~種半導體裝置，包括： 一第一與一第二結晶半導體層於一基板上，該第一與 該第二結晶半導體層包含一加速一半導體薄膜之結晶化的 催化元素；以及 一第一與一第二閘極電極，其每一者與該第一與該第 二結晶半導體層相鄰，使得一閘極絕緣薄膜被設置於該結 晶半導體層與該閘極電極之間； 其中，該第一半導體層具有至少一通道區域、一包括 與該通道區域相鄰之一 Ν型雜質元素的第一區域、以及一 包括與該第一區域相鄰之一 Ρ型雜質元素的第二區域； 其中，該第二區域比該第一區域具有較高濃度之該催· 化元素；以及 其中，該第二半導體層具有至少一通道區域、一包括 與該通道區域相鄰之一 Ν型雜質元素以及一 ρ型雜質元素 的第三區域。 8. —種半導體裝置，包括： 一第一與一第二結晶半導體層於一基板上，該第一與 該第二結晶半導體層包含一加速一半導體薄膜之結晶化的 催化元素； 一第一與一第二閘極電極，其每一者與該第一與該第 二結晶半導體層相鄰，使得一閘極絕緣薄膜被設置於該結 本紙張尺度適用中國國家梂準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) -71 - 557515 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 々、申請專利範圍 5 晶半導體層與該閘極電極之間； 一層間絕緣薄膜，其覆蓋至少該第一與該第二閘極電 極以及該第一*與該第一結晶半導體層，以及 —*接觸孔於該層間絕緣薄膜中， 其中，該半導體層具有至少一通道區域、一包括與該 通道區域相鄰之一 N型雜質元素的第一區域、以及一包括 與該第一區域相鄰之一 p型雜質元素的第二區域； 其中，該第二區域比該第一區域具有較高濃度之該催 化元素； 其中，該第二半導體層具有至少一通道區域、一包括 與該通道區域相鄰之一 N型雜質元素以及一 p型雜質元素 的第三區域；以及 其中，該接觸孔被形成以到達該第一區域。 9 ·如申請專利範圍第1至8項之任一項的半導體裝置，其. 中該催化元素包括選擇自Fe (鐵）、Co (鈷）、Ni (鎳） 、Pd (鈀）、Pt (鉑）、Cu (銅）與Au (金）之至少一元 素。 10.如申請專利範圍第1至8項之任一項的半導體裝置， 其中該P型雜質元素包括選擇自B (硼）、Ai (鋁）、Ga (鎵）與In (銦）之至少一元素。 11 ·如申請專利範圍第1至8項之任一項的半導體裝置， 其中該N型雜質元素包括選擇自p (磷）、as (砷）與sb (銻）之至少一元素。 12·如申請專利範圍第1至8項之任一項的半導體裝置， 本紙張尺度適用中@家標準（CNS ) ( 21GX 297公釐) ~~ " -72 - (請先閱讀背面之注意事項再填寫本頁)
    557515 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 6 " ~ 其中該P型雜質元素之濃度係1至3倍高於該N型雜質元素 之濃度。 13·如申請專利範圍第1至8項之任一項的半導體裝置， 其中該半導體裝置包括選擇自一個人電腦、一影像攝影機 、一行動電腦、一套頭式顯示器、使用一紀錄媒介之一播 放器、一可攜式電腦、以及一投影機之至少一者。 14.一種製造一半導體裝置之方法，包括·· 形成一包含矽之半導體薄膜於一基板上； 提供加速一半導體薄膜之結晶化之一催化元素予該半 導體薄膜； 藉由熱處理，將被提供有該催化元素之該半導體薄膜 進ί了結晶化， 蝕刻該被結晶化之半導體薄膜而形成一半導體層； 形成一閘極電極，其與該半導體層相鄰，使得一閘極. 絕緣薄膜設置於該結晶半導體層與該閘極電極之間； 藉由使用該閘極電極以作爲一幕罩，而對該半導體層 之一第一部份摻雜一 Ν型雜質元素； 藉由使用一光阻圖案，對該半導體層之除了一通道區 域之外之一第二部分摻雜一 Ρ型雜質元素；以及 藉著熱處理來吸收進入該第一與該第二部分之該催化 元素，以減少該通道區域內之該催化元素之濃度。 15·—種製造一半導體裝置之方法，包括·· 形成一包含矽之半導體薄膜於一基板上； 提供加速一半導體薄膜之結晶化之一催化元素予該半 本紙張尺度適用中國國家揉準（€叫八4胁（21(^297公釐）" (請先聞讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 557515 A8 B8 C8 D8 々、申請專利範圍 7 導體薄膜； 藉由熱處理，將被提供有該催化元素之該半導體薄膜 進行結晶化； 鈾刻該被結晶化之半導體薄膜而形成一第一半導體層 與一第二半導體層； 形成一第一閘極電極與一第二閘極電極，其每一者與 該第一與該第二半導體層相鄰，使得一閘極絕緣薄膜設置 於該結晶半導體層與該閘極電極之間；； 藉由使用該第一與該第二閘極電極以作爲幕罩，而對 該第一半導體層之一第一部份以及該第二半導體層之一第 二部份摻雜一 N型雜質元素； 藉由使用一光阻圖案，對該第一半導體層之除了一通 道區域之外之該第二部分以及一第三部份摻雜一 P型雜質 元素；以及 藉著熱處理來吸收進入該第一與該第三部分之該催化 元素，以減少至少該通道區域內之該催化元素之濃度。 16·—種製造一半導體裝置之方法，包括： 形成一包含矽之半導體薄膜於一基板上； 提供加速一半導體薄膜之結晶化之一催化元素予該半 導體薄膜； 藉由熱處理，將被提供有該催化元素之該半導體薄膜 進行結晶化； 蝕刻該被結晶化之半導體薄膜而形成一半導體層； 形成一閘極電極，其與該半導體層相鄰，使得一閘極 (請先閱讀背面之注意事項再填寫本頁)
    本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -74 - 557515 A8 B8 C8 D8 六、申請專利乾圍 8 絕緣薄膜設置於該結晶半導體層與該閘極電極之間； 藉由使用該閘極電極以作爲一幕罩，而對該半導體層 之一第一部份摻雜一N型雜質元素； 藉由使用一光阻圖案，對該半導體層之除了一通道區 域之外之一第二部分摻雜一 P型雜質元素；以及 藉著熱處理來隔離進入該第一與該第二部分之該催化 元素，以減少該通道區域內之該催化元素之濃度。 17. —種製造一半導體裝置之方法，包括： 形成一包含矽之半導體薄膜於一基板上； 提供加速一半導體薄膜之結晶化之一催化元素予該半 導體薄膜； 藉由熱處理，將被提供有該催化元素之該半導體薄膜 進行結晶化； 蝕刻該被結晶化之半導體薄膜而形成一第一半導體層· 與一第二半導體層； 形成一第一閘極電極與一第二閘極電極，其每一者與 該第一與該第二半導體層相鄰，使得一閘極絕緣薄膜設置 於該結晶半導體層與該閘極電極之間；； 藉由使用該第一與該第二閘極電極以作爲幕罩，而對 該第一半導體層之一第一部份以及該第二半導體層之一第 二部份摻雜一 N型雜質元素； 藉由使用一光阻圖案，對該第一半導體層之除了一通 道區域之外之該第二部分以及一第三部份摻雜一 P型雜質 元素；以及 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " - -----rl·—#! (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -75 - 557515 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範_ 9 藉著熱處理來隔離進入該第一與該第三部分之該催化 元素’以減少至少該通道區域內之該催化元素之濃度。 18·如申請專利範圍第14至17項之任一項的製造一半導 體裝置之方法，其中該催化元素包括選擇自Fe (鐵）、Co (銘）、Ni (鎮）、Pd (鈀）、Pt (鉑）、Cu (銅）與 Au (金）之至少一^元素。 19·如申請專利範圍第14至丨7項之任一項的製造一半導 體裝置之方法，其中該p型雜質元素包括選擇自B (硼） 、A1 (銘）' Ga (鎵）與In (銦）之至少一元素。 20·如申請專利範圍第14至17項之任一項的製造一半導 體裝置之方法，其中該N型雜質元素包括選擇自P (磷） 、As (砷）與sb (銻）之至少一元素。 21·如申請專利範圍第14至17項之任一項的製造一半導 體裝置之方法，其中該P型雜質之劑量爲1M014至3M010離· 子/cm2 ’而且該n型雜質之劑量爲lxl 014至lxlO16離子/cm2 〇 22. 如申請專利範圍第14至I?項之任一項的製造一半導 體裝置之方法，其中該P型雜質元素之濃度係1至3倍高於 該N型雜質元素之濃度。 23. 如申請專利範圍第14至I?項之任一項的製造一半導 ft裝S之方法，其中該半導體裝置包括選擇自一個人電腦 、一影像攝影機、一行動電腦、一套頭式顯示器、使用一 紀錄媒介之一播放器、一可攜式電腦、以及一投影機之至 少一者。 本#氏張尺度適用中國國篆$準（CNS ) A4規格（210X297公釐) ^ -76 - (請先閱讀背面之注意事項再填寫本頁)
TW091111895A 2001-06-28 2002-06-03 Semiconductor device and method of manufacturing the same TW557515B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001195869A JP3961240B2 (ja) 2001-06-28 2001-06-28 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
TW557515B true TW557515B (en) 2003-10-11

Family

ID=19033775

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091111895A TW557515B (en) 2001-06-28 2002-06-03 Semiconductor device and method of manufacturing the same

Country Status (8)

Country Link
US (2) US6998641B2 (zh)
EP (1) EP1271656A3 (zh)
JP (1) JP3961240B2 (zh)
KR (1) KR100913929B1 (zh)
CN (1) CN1293647C (zh)
MY (1) MY139053A (zh)
SG (1) SG121715A1 (zh)
TW (1) TW557515B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737302B2 (en) * 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
JP3961310B2 (ja) 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4115158B2 (ja) * 2002-04-24 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
KR100499956B1 (ko) * 2002-10-24 2005-07-05 전자부품연구원 양자채널이 형성된 모스펫을 이용한 포토디텍터 및 그제조방법
JP4115283B2 (ja) * 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
KR100542986B1 (ko) 2003-04-29 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
KR100543004B1 (ko) 2003-09-18 2006-01-20 삼성에스디아이 주식회사 평판표시장치
EP1782461A4 (en) * 2004-06-28 2008-05-28 Lam Res Corp SYSTEM AND METHOD FOR CLEANING AND CUTTING A SUBSTRATE
TWI336951B (en) * 2005-05-19 2011-02-01 Au Optronics Corp Method of forming thin film transistor
KR100741976B1 (ko) 2005-08-25 2007-07-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
JPWO2007032128A1 (ja) * 2005-09-16 2009-03-19 シャープ株式会社 薄膜トランジスタ
KR100770269B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR100722106B1 (ko) * 2006-06-09 2007-05-25 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법
US7781768B2 (en) * 2006-06-29 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device having the same
JP2008028070A (ja) * 2006-07-20 2008-02-07 Sumco Corp 貼り合わせウェーハの製造方法
US7851277B2 (en) * 2006-12-05 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
KR100878284B1 (ko) 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
KR100858822B1 (ko) * 2007-05-11 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터, 이를 포함한 유기 발광 표시장치 및 유기발광 표시장치의 제조방법
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100848341B1 (ko) * 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) * 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
US7868329B2 (en) * 2008-02-21 2011-01-11 Chi Mei El Corp. Semiconductor device and method for fabricating the same
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) * 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
US7939389B2 (en) * 2008-04-18 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101002666B1 (ko) 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101030027B1 (ko) * 2008-12-18 2011-04-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101711191B1 (ko) * 2010-10-28 2017-03-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP2015023080A (ja) * 2013-07-17 2015-02-02 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
CN106505067B (zh) * 2015-09-08 2019-10-25 鸿富锦精密工业（深圳）有限公司 互补金属氧化物半导体装置及制造方法
US10937665B2 (en) 2016-09-30 2021-03-02 Intel Corporation Methods and apparatus for gettering impurities in semiconductors
KR20200145974A (ko) * 2019-06-21 2020-12-31 삼성전자주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JP2873660B2 (ja) * 1994-01-08 1999-03-24 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP3539821B2 (ja) * 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW548686B (en) * 1996-07-11 2003-08-21 Semiconductor Energy Lab CMOS semiconductor device and apparatus using the same
JP3662371B2 (ja) 1996-10-15 2005-06-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法及び薄膜トランジスタ
JP3844552B2 (ja) * 1997-02-26 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4017706B2 (ja) * 1997-07-14 2007-12-05 株式会社半導体エネルギー研究所 半導体装置
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6294441B1 (en) * 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2000133594A (ja) * 1998-08-18 2000-05-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7235810B1 (en) 1998-12-03 2007-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4531175B2 (ja) * 1998-12-03 2010-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6639244B1 (en) * 1999-01-11 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4860021B2 (ja) * 1999-01-11 2012-01-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
US6777716B1 (en) * 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
JP3547353B2 (ja) * 1999-11-24 2004-07-28 シャープ株式会社 半導体装置の製造方法
US6882012B2 (en) * 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
TW515104B (en) * 2000-11-06 2002-12-21 Semiconductor Energy Lab Electro-optical device and method of manufacturing the same
US6831299B2 (en) * 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2003017500A (ja) 2003-01-17
US7625786B2 (en) 2009-12-01
KR20030003043A (ko) 2003-01-09
US20030025158A1 (en) 2003-02-06
US20050170573A1 (en) 2005-08-04
US6998641B2 (en) 2006-02-14
JP3961240B2 (ja) 2007-08-22
EP1271656A2 (en) 2003-01-02
KR100913929B1 (ko) 2009-08-27
SG121715A1 (en) 2006-05-26
EP1271656A3 (en) 2005-03-30
CN1395319A (zh) 2003-02-05
CN1293647C (zh) 2007-01-03
MY139053A (en) 2009-08-28

Similar Documents

Publication Publication Date Title
TW557515B (en) Semiconductor device and method of manufacturing the same
TW473800B (en) Method of manufacturing a semiconductor device
JP5244885B2 (ja) 半導体装置の作製方法
TW544938B (en) Method of manufacturing a semiconductor device
US7351617B2 (en) Semiconductor device and a method of manufacturing the same
JP4926329B2 (ja) 半導体装置およびその作製方法、電気器具
TWI221645B (en) Method of manufacturing a semiconductor device
TW200400640A (en) Semiconductor device and method for fabricating the same
JP2012089860A (ja) 半導体装置の製造方法
US6756608B2 (en) Semiconductor device and method of manufacturing the same
JP2000133594A (ja) 半導体装置の作製方法
JP4656685B2 (ja) 半導体装置
TWI272667B (en) Semiconductor device and manufacture method thereof
JP4514862B2 (ja) 半導体装置の作製方法
JP2003142402A (ja) 半導体装置の作製方法
JP4689035B2 (ja) 半導体装置の作製方法
JP2003174037A (ja) 薄膜トランジスタ及びその製造方法、インバータ並びに電子機器
JP4127467B2 (ja) 半導体装置の作製方法
JP4357811B2 (ja) 半導体装置の作製方法
JP4932081B2 (ja) 半導体装置の作製方法
JP2003031589A (ja) 半導体装置およびその作製方法
JP2006287240A (ja) 半導体装置の作製方法
JP4766758B2 (ja) 半導体装置の作製方法
JP5072147B2 (ja) 半導体装置の作製方法
JP4712197B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees