TW474009B - Method of manufacturing a semiconductor device with reduced ARC loss in peripheral circuitry region - Google Patents
Method of manufacturing a semiconductor device with reduced ARC loss in peripheral circuitry region Download PDFInfo
- Publication number
- TW474009B TW474009B TW089120842A TW89120842A TW474009B TW 474009 B TW474009 B TW 474009B TW 089120842 A TW089120842 A TW 089120842A TW 89120842 A TW89120842 A TW 89120842A TW 474009 B TW474009 B TW 474009B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate electrode
- layer
- dielectric layer
- photoresist
- memory cell
- Prior art date
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 7
- 230000005641 tunneling Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 4
- 230000000873 masking effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 19
- 239000006117 anti-reflective coating Substances 0.000 description 18
- 239000012535 impurity Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000002079 cooperative effect Effects 0.000 description 4
- 239000013039 cover film Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004575 stone Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001962 electrophoresis Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 240000005979 Hordeum vulgare Species 0.000 description 1
- 235000007340 Hordeum vulgare Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000010977 jade Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Formation Of Insulating Films (AREA)
Description
經濟部智慧財J%局員工消費合作社印製 A7 -—--------B7___ 五、發明說明(1 ) [發明之技術領域] 本發明為有關一種製造尺寸正確之次微米級 (submicron feature)之半導體裝置之方法。本發明尤其是可 應用於製造在周邊電路區域具有設計規範為約〇15微米 及〇·15微米以下,例如約〇,12微米及〇 12微米以下之精 確尺寸之閘電極結構之半導體裝置。 [習知之技術] 由於對超大型積體電路之高密度化與高性能化之需求 曰益升高,需要更高密度與小尺寸之陣列,然而要製造具 有設計規範為約0.15微米及小於〇·15微米,例如〇12微 米及0.12微米以下之尺寸精確度之半導體裝置在實施上 卻有問題。 典型半導體裝置包括一基板與裝設在該基板上的電晶 體及/或記憶單元(memory ceUs)等諸元件。在該半導體基 板上形成各種連接層將這些元件互相電連接並連接至外面 電路。典型之習知製造方法在核心記憶單元區域形成記憶 單元以及形成周邊電路,對核心記憶單元區域之特有構造 之形成方法往往不符合或未必對周邊電路區域之形成為最 適合。例如,習知方法需要在核心記憶單元區域至少使用 3個個別的光阻罩膜,而在製作周邊電路區域中的閘電極 結構圖案(patterning)之前,從周邊電路區域中之閘電極層 上之抗反射塗層(anti-reflective coating,ARC)去除該光阻 罩膜。此種習知技術需要形成並去除用以蝕刻堆疊型閘電 極之不同的光阻罩膜,植入雜質離子以形成淺源極/汲極 ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x^7"公g ) 1 91656 474009 A7 五、發明說明(2 ) 伸部,以及植入雜質離子以形成中度或重度(濃)摻雜源極/ 汲極雜質區域。這些光阻罩膜一般係於周邊電路區域形成 閘電極圖案之前從周邊電路區域去除。然而每次將光阻罩 膜從抗反射塗層(ARC)剝除時,失去ARC之一部分,而致 改變於形成光阻罩膜圖案(patterning)時避免有害反射光 之性能。、結果在後續之下層w電極結構之圖案製作時遭遇 重要尺寸精確度之損失。 隨着小型化之進展,包括在周邊電路區域之尺寸精確 度之損失成為極嚴重的問題。因此,儘管在核心記憶單元 區域要使用多數之光阻罩膜後要剝離,仍有需要能在周邊 電路區域形成精確之閘電極圖案之技術。 訂 [發明之概說] 本發明之優點是提供一種在周邊電路區域中具有精確 尺寸之閘電極結構之半導體裝置之製造方法。 以下說明本發明之其他的優點與特徵。這 徵可由熟習此項技術者鬩綠一 哨孜術f閱唄以下之說明以及實施本發明而 =白以及學到。本發明之優點特別是可由附件之申請專利 範圍所指出之部分實現。 據本發明’ 4述之優點以及其他優點可由以 =導體裝置之製造方法達成。此半導體裝置包括核心記 =凡區域及周邊電路區域,而此半導體裝置之製造 包括下列步驟·· 朽始(思3)在記憶單元區域形成第1開電極堆層,該第1間電 •隹層依次包括:穿隨電介層’電荷儲存電極層例如浮閑 91656 ^474009 五、發明說明(3 ) 電極層;電介質層,枘法 控制閘極層,以及抗反射塗層(ARC); (b) 在周邊電路區域形成第2閘電極堆層,該第2閘電 °隹層依夂包括··電介質層,閘電極層,以及; (c) 在核〜記憶單元區域及周邊電路區域上面沈積第1 層光阻材料層; 、 ⑷在第1閘電極堆層上形成第i光阻罩膜⑽〇_sh mask); &⑷在將第2間電極堆層以第}層光阻材料罩住之狀 。蝕刻第1閘電極堆層,而形成至少"固第^閘電極结 $ ’此第!閘電極結構依次包括··穿随電介f,電荷儲存 電極,閘極間電極,控制閘電極,以及ARC ; (0從核心記憶單元區域去除第i光阻罩膜,以及從周 邊電路區域去除第]層光阻材料; (g) 在核心記憶單元區域與周邊電路區域上面形成 光阻層; (h) 在第2閘電極堆層上面形成第2光阻罩膜; ⑴姓刻第2閘電極堆層以形成堆疊型閘電極結構,該 閘電極結構依次包括:閘電介質層,閘電極,以及AM。 本發明之各實施例X包括下列之操作步冑:從周邊電 路區域去除第2光阻罩膜以及從核心記憶單元區域去除光 阻材料;在核心記憶單元與周邊電路區域上面沈積第3層 光阻材料’·在核心記憶單元區域上面形成第3光阻罩膜; 植入雜質離子而就每一個堆疊型閘電極結構形成淺源極/ 沒極延長植入部;從核心記憶單元區域去除第3絲罩膜 3 91656 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐 消 474009 A7 五、發明說明(4 以及從周邊電路區域去除第3層光阻材料;在核心記情單 疋區域上面形成第4光阻罩膜以及植入雜質離子而形成中 度或重度摻雜源極Λ及極摻雜部,後續之處理包括熱處理以 使離子值入部活性化。 本發明之其他優點可由習知此項技術者從以下為實施 本發明所作之較佳實施例之+ f X她例之不靶之砰細說明而清楚地得 知。由以下之說明可知,本發明可作其他不同之實施態樣, 且在不脫離本發明之範圍内將細節作明顯性的變更。於 是,應知附圖及說明僅供你梦么丨> m 、 乃偟供作靶例之用而無限制之用竟。 [附圖之簡單說明] " 第1圖至第4圖為本發明竇 ^ β ( 貫軛例依製造過程順序 之階段之圖。 [符號之說明] 10 (請先閱讀背面之注意事項再填寫本頁) 裝 • n n ·1 n ! 一 基板 20A 閑電極 浮動閘電極層(電荷儲存電極) 閘電極層 22 控制閘電極層 24A, 光阻材料 Ml 穿隧電介質層 31 閘極間電介質層 33 抗反射塗層 40 閘電極 42 淺源極/汲^機延長部 閘極間電介質層 24B抗反射塗層 光阻罩膜 電荷儲存電極 控制閘電極 閘極電介質層 抗反射塗層 · I I I I I I . 本紙張尺度適用中國國家鮮 ^ "^91656" ^474009 ___ B7 五、發明說明(5 ) [發明之詳細說明] 極:發明係為了解決因為在核心記憶單元區域形成閉電 曰與源極/沒極區域而多次去除光阻步驟之結果,在 ❹電極結構之圖案之前’在周邊電路區域之ARC之損壞 =創者。在習知之製造過程中,在周邊電路區域製作閑 。玉之圖案之前’實施在核心記憶單元區域形成電晶體之 步驟時,由於要使用硫酸以氧氣電泳或不採用氧氣電泳將 至少3層之光阻材料去除而往往有使周邊電路區域令的 ARC之品質下降。於是,依據本發明之實施例則在周邊電 路區域中形成閘電極結構之圖案時對周邊電路區域之 ARC只施加一次光阻去除步驟。 本發明之實施例包括起初蝕刻核心記憶單元區域内之 堆®型閘電極結構然後將光阻罩膜與光阻層去除,由此使 周邊電路區域之ARC曝露之僅一個光阻去除步驟。然後在 周邊電路區域形成第2光阻罩膜並作成周邊電路區域之閘 電極之圖案。繼之在核心記憶單元區域形成淺源極/汲極延 長部以及中度或重度源極/汲極摻雜離子植入部。為了形成 該離子植入部需要附加之2個光阻罩膜以及附帶之光阻層 之剝除。然而該離子值入罩膜之形成附帶之光阻材料之剝 除係在周邊電子區域之閘電極結構圖案作成之後施行,故 不會在圖案作成之前對arc之整體性發生不良之影響,於 疋改善了周邊電路區域之閘電極結構之精確度。繼之,依 習知之方法,施行熱處理以使離子值入區域活性化並使用 磷酸從核心記憶單元及周邊電路區域去除ARC。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐 91656 •I. Μ--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 474009 員 工 消 費 A7 五、發明說明(6 ) 本發明之實施例包括开> &雙擴散、淺源極/汲極延長 部,該雙擴散淺源極/汲極延長部包含如砷 碟等第2雜質,具中,該第2雜質具有比^ 擴散係數或擴散率。例如,淺源極/汲極延長部可藉由將磷 以大約20至大、約100kev之植入能量以大約卜^原子⑽ •2至大約5ΧΗ)"原子…之植入量施行離子植入,而將磷 在大約20至大約100kev之能量以大約& ι〇μ原子饳a 至大約8x 1〇"原子αο·2之植入量施行離子植入。活性: 熱處理可在大約90CTC至大約1〇〇〇t之溫度範圍施行大麥 10至30秒鐘。 第1圖至第4圖表示本發明之一實施例之概略,其中, 類似之部分以類似之參考數字標示。帛!圖中表示核心1 憶單元區域(核心)之一部分及周邊,電路區域(周邊)之—部 分、第1圖中所示之起初階段與習知之方法相同一致,包 括在基板10上形成穿隧電介質層2〇a與閘電極2〇B。然t 後,形成電荷儲存電極層21A以及閘電極層21B、然後在 浮動閘電極層21AJl形成開極間電介質層22,該電介質層 22可包括氧化石夕’氮化石夕,《習知之堆疊型二氧化石夕/氮 化矽/二氧化矽(0N0)結構。然後沈積控制閘電極層U,接 着沈積典型之厚度為大約200埃(A)至大約35〇埃之ARc 層24A與24B。該穿隧電介質層與閉極電介質層2〇六與2〇丑 可包括例如氧化矽,而閘極電介質層21A,21B與23可包 括參雜多晶矽。該ARC層可包括作為ARC之任何習知之 材料’如氧氮化矽。然後沈積等1光阻層ρι,接着沈積第 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 χ 297公釐 — I ^--------^----- (請先閱讀背面之注意事項再填寫本頁) Ψ ’474009 A7 B7 五、發明說明(7 ) 1光阻罩臈Ml於核心之閘電極堆層上。 參照第2圖,使用異向性敍刻法在核心内作成間電極 堆層之圖案,以形成包含有穿隧電介質層3〇,電荷儲存電 極3卜閘極間電介質層32,控制間電極33,以及Μα 之堆疊型閘電極結構。然後剝除光阻材料ρι之第i層與 第U阻罩膜,由此紐之剝除㈣邊内之arcB24b 曝露。 然後,如第2圖所示,沈積光阻材料p2之第2層而 在閘電極堆層上之周邊内形成第2光阻罩膜接着在周曰邊内 使用異向性蝕刻方法形成閘電極堆層之圖案,如第3圖之 示意圖所示,而形成包括閘極電介質層4〇,閘電極Ο以 及ARC 42之閘電極結構。然後將第2光阻罩膜M2及第2 層光阻材料P2剝除。 經濟部智慧財產局員工消費合作社印製 接着如第3圖所示,沈積第3層光阻材料p3並在核 心内形成第3光阻罩膜。然後施行離子植入而形成淺源極/ 汲極延長部43、接着去除第3層光阻材料p3與第3光阻 罩臈M3。然後如第4圖所示,沈積一層例如二氧化石夕等 電介質層P4,並在核心内形成第4罩膜M4、該第4罩膜 M4包括例如二氧化矽構成之電介質側壁隔片(sidewaii spacer) ’該側壁隔片係作為進行離子植入以形成中度或重 度摻雜源極/汲極摻雜部44時之罩膜之用。然後去除電介 質層P4及第4罩膜M4,接着使用磷酸去除ARC 34與42。 為避免模糊本發明之貢獻,前面所提各項處理程序如 在周邊形成源極/汲極摻雜部,活性化熱處理以及特定之沈
本紙張尺度適用巾國國家標準(CNS)A4規格(21〇 χ撕公髮) 91656 474009 A7
474009 A7 B7 五、發明說明(9 ) 未將習知之處理材料與技術詳予說明。 本發明對任何種類之半導體裝置均具有產業上之利用 價值,尤其是構造尺寸在次微米之深根範圍之半導體裝 置,例如在大約0.15微米或0.15微米以下,如大約〇12 微米或0.12微米以下之尺寸特微之半導體裝置。本發明可 用以製造提高周邊電路區域之構造尺寸精確度之高密度積 體電路半導體裝置。 | 本發明之說明書及圖僅揭示並說明較隹之實施例及多 樣化之例,應知本發明可在附件之申請專利範圍所界定之 概念範圍内以各種不同之組合或環境下使用並且可作各種 變更與修飾。 --------^---------^ (請先閱讀背面之注意事項再填寫本頁) 經 濟 部 智 慧, 財 產‘ 局 員 工 消 費 合 作 社 印 製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 9 91656
Claims (1)
- 經 濟 部 中 央 標 準 福 利 委 製 閘電 第89120842號專利申請案 申請專利範圍修正本 0 U 0 ; (9〇年12元哆威 一種半導體裝置之製造方法,係具有核心菰憶草,々拉 與周邊電路區域之半導體裝置之製造方法,此方法。 下列的步驟: (a)在§己憶早元區域形成第一閘電極雉廣’該第 電極堆層依序包括: 穿隧電介質層; 電荷儲存電極層; 電介質層; 控制閘電極層;與 抗反射塗層(ARC); (b)在周圍電路區域中形成第二閘電極堆層,該第二 閘電極堆層依序包括·· 電介質層; 閘電極層;與 ARC ; (c) 在核心記憶單元與周邊電路區域上沈積第一層 光阻材料; (d) 在第一閘電極堆層上形成第一光阻罩膜· (e) 在將第二閘電極堆層以第一層光阻材料罩住之 狀態,蝕刻第一閘電極堆層,以產生至少一 唯叠式 極結構,其依序包括·· 穿隧電介質層; ^_張从適用中國i緖準(CNS) A4規格(— 91656 1 經濟部中央標準局員工福利委員會印製 474009 _H3 9.如申請專利範圍第1項中之方法,其中之ARC包括石夕 氧氮化物。 10·如申請專利範圍第1項中之方法,其中: 該電荷儲存電極包括氮化矽;而 該閘電介質層與閘極間電介質層包括二氧化矽。 本紙張尺度適用中國國家標準(CNS )A4規格(210 X 297公爱) 91656
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/417,131 US6235587B1 (en) | 1999-10-13 | 1999-10-13 | Method of manufacturing a semiconductor device with reduced arc loss in peripheral circuitry region |
Publications (1)
Publication Number | Publication Date |
---|---|
TW474009B true TW474009B (en) | 2002-01-21 |
Family
ID=23652706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089120842A TW474009B (en) | 1999-10-13 | 2000-10-06 | Method of manufacturing a semiconductor device with reduced ARC loss in peripheral circuitry region |
Country Status (9)
Country | Link |
---|---|
US (1) | US6235587B1 (zh) |
EP (1) | EP1222690B1 (zh) |
JP (1) | JP4944328B2 (zh) |
KR (1) | KR100717409B1 (zh) |
CN (1) | CN1186812C (zh) |
AT (1) | ATE385042T1 (zh) |
DE (1) | DE60037901T2 (zh) |
TW (1) | TW474009B (zh) |
WO (1) | WO2001027994A1 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10221884A1 (de) * | 2002-05-16 | 2003-11-27 | Infineon Technologies Ag | Verfahren zum Herstellen einer Schicht-Anordnung, Schicht-Anordnung und Speicher-Anordnung |
US6818141B1 (en) * | 2002-06-10 | 2004-11-16 | Advanced Micro Devices, Inc. | Application of the CVD bilayer ARC as a hard mask for definition of the subresolution trench features between polysilicon wordlines |
KR100549586B1 (ko) * | 2003-07-21 | 2006-02-08 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 트랜지스터 제조방법 |
US7186614B2 (en) * | 2003-11-10 | 2007-03-06 | Intel Corporation | Method for manufacturing high density flash memory and high performance logic on a single die |
US20080085609A1 (en) * | 2006-07-31 | 2008-04-10 | Vasek James E | Method for protecting high-topography regions during patterning of low-topography regions |
KR100760925B1 (ko) * | 2006-09-20 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 반도체 소자 형성방법 |
CN104282630B (zh) * | 2013-07-02 | 2017-05-10 | 中芯国际集成电路制造(上海)有限公司 | 一种制作闪存的方法 |
JP6194684B2 (ja) * | 2013-08-05 | 2017-09-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
CN104425366B (zh) * | 2013-08-20 | 2017-12-29 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的形成方法 |
CN108766879B (zh) * | 2018-06-28 | 2023-08-11 | 长鑫存储技术有限公司 | 晶体管栅极的制备方法及晶体管结构 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2825585B2 (ja) * | 1990-01-29 | 1998-11-18 | 株式会社日立製作所 | 半導体集積回路装置及びその製造方法 |
DE69320582T2 (de) * | 1992-10-07 | 1999-04-01 | Koninklijke Philips Electronics N.V., Eindhoven | Verfahren zur Herstellung eines integrierten Schaltkreises mit einem nichtflüchtigen Speicherelement |
EP0592039B1 (en) | 1992-10-07 | 1998-08-26 | Koninklijke Philips Electronics N.V. | Method of manufacturing an integrated circuit with a non-volatile memory element |
JPH07147397A (ja) * | 1993-11-25 | 1995-06-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JPH07297393A (ja) * | 1994-04-25 | 1995-11-10 | Seiko Instr Inc | 半導体装置およびその製造方法 |
TW360980B (en) | 1994-05-04 | 1999-06-11 | Nippon Precision Circuits | Single transistor EEPROM memory device |
KR0161402B1 (ko) | 1995-03-22 | 1998-12-01 | 김광호 | 불휘발성 메모리 제조방법 |
KR0182974B1 (ko) * | 1996-08-24 | 1999-03-20 | 김광호 | 플래시 불휘발성 반도체 메모리 장치 및 그 제조방법 |
US5920796A (en) | 1997-09-05 | 1999-07-06 | Advanced Micro Devices, Inc. | In-situ etch of BARC layer during formation of local interconnects |
US5933729A (en) | 1997-12-08 | 1999-08-03 | Advanced Micro Devices, Inc. | Reduction of ONO fence during self-aligned etch to eliminate poly stringers |
JP3147847B2 (ja) * | 1998-02-24 | 2001-03-19 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6004843A (en) * | 1998-05-07 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company | Process for integrating a MOS logic device and a MOS memory device on a single semiconductor chip |
-
1999
- 1999-10-13 US US09/417,131 patent/US6235587B1/en not_active Expired - Lifetime
-
2000
- 2000-09-29 WO PCT/US2000/026874 patent/WO2001027994A1/en active Search and Examination
- 2000-09-29 DE DE60037901T patent/DE60037901T2/de not_active Expired - Lifetime
- 2000-09-29 EP EP00967129A patent/EP1222690B1/en not_active Expired - Lifetime
- 2000-09-29 AT AT00967129T patent/ATE385042T1/de not_active IP Right Cessation
- 2000-09-29 CN CNB008141819A patent/CN1186812C/zh not_active Expired - Lifetime
- 2000-09-29 KR KR1020027004726A patent/KR100717409B1/ko active IP Right Grant
- 2000-09-29 JP JP2001530912A patent/JP4944328B2/ja not_active Expired - Fee Related
- 2000-10-06 TW TW089120842A patent/TW474009B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1222690B1 (en) | 2008-01-23 |
CN1378704A (zh) | 2002-11-06 |
KR100717409B1 (ko) | 2007-05-11 |
JP4944328B2 (ja) | 2012-05-30 |
DE60037901D1 (de) | 2008-03-13 |
KR20020047230A (ko) | 2002-06-21 |
ATE385042T1 (de) | 2008-02-15 |
EP1222690A1 (en) | 2002-07-17 |
WO2001027994A1 (en) | 2001-04-19 |
CN1186812C (zh) | 2005-01-26 |
DE60037901T2 (de) | 2009-01-29 |
US6235587B1 (en) | 2001-05-22 |
JP2003511875A (ja) | 2003-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW463381B (en) | New split gate flash cell with extremely small cell size | |
TW454330B (en) | Semiconductor apparatus and its manufacturing method | |
TWI307140B (en) | Semiconductor product including logic, non-volatile and volatile memory device and method for fabrication thereof | |
TW474009B (en) | Method of manufacturing a semiconductor device with reduced ARC loss in peripheral circuitry region | |
JP2001196476A (ja) | 半導体装置及びその製造方法 | |
US7811888B2 (en) | Method for fabricating semiconductor memory device | |
JP3967097B2 (ja) | フラッシュメモリ素子のセル製造方法 | |
TWI353640B (en) | Method of forming semiconductor structure | |
TW557497B (en) | Method for fabricating a silicide layer of flat cell memory | |
TW416135B (en) | Non-volatile semiconductor device and manufacturing method thereof | |
US6197635B1 (en) | Method of manufacturing a semiconductor device with reduced masking and without ARC loss in peripheral circuitry region | |
TW454345B (en) | A novel method to implant NMOS polycrystalline silicon in embedded flash memory applications | |
TW449866B (en) | Semiconductor transistor and process of manufacturing the same | |
KR20000043890A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
TW558796B (en) | A method of forming gate dielectrics having various equivalent oxide thickness | |
KR100444612B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
TW472387B (en) | Manufacturing method of SRAM | |
KR100558540B1 (ko) | 반도체 소자 제조방법 | |
TW425612B (en) | Method for producing gate of embedded DRAM | |
JPH01257364A (ja) | 半導体装置の製造方法 | |
TW424268B (en) | Method for making gate oxides with different thickness | |
TWI233690B (en) | Flash memory structure and method for fabricating the same | |
TW439221B (en) | Formation method for step-up node of boot strap circuit on a semiconductor substrate | |
TW504831B (en) | Manufacturing method of single chip system | |
TW526592B (en) | Stacked spacer structure and process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |