TW454294B - Method for fabricating a capacitor of a semiconductor device and the structure of the same - Google Patents
Method for fabricating a capacitor of a semiconductor device and the structure of the same Download PDFInfo
- Publication number
- TW454294B TW454294B TW085114568A TW85114568A TW454294B TW 454294 B TW454294 B TW 454294B TW 085114568 A TW085114568 A TW 085114568A TW 85114568 A TW85114568 A TW 85114568A TW 454294 B TW454294 B TW 454294B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- ruthenium
- platinum
- patent application
- item
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000003990 capacitor Substances 0.000 title claims abstract description 26
- CFQCIHVMOFOCGH-UHFFFAOYSA-N platinum ruthenium Chemical compound [Ru].[Pt] CFQCIHVMOFOCGH-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 15
- LVPZCFZGMKGEKV-UHFFFAOYSA-N [Ru]=O.[Pt] Chemical compound [Ru]=O.[Pt] LVPZCFZGMKGEKV-UHFFFAOYSA-N 0.000 claims abstract description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 21
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 13
- 229910052707 ruthenium Inorganic materials 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 11
- 229910052697 platinum Inorganic materials 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 230000002079 cooperative effect Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000005477 sputtering target Methods 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 235000015170 shellfish Nutrition 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 2
- 229910003446 platinum oxide Inorganic materials 0.000 claims 2
- 238000001552 radio frequency sputter deposition Methods 0.000 claims 2
- 241000282461 Canis lupus Species 0.000 claims 1
- 235000005206 Hibiscus Nutrition 0.000 claims 1
- 235000007185 Hibiscus lunariifolius Nutrition 0.000 claims 1
- 241001075721 Hibiscus trionum Species 0.000 claims 1
- 229910052770 Uranium Inorganic materials 0.000 claims 1
- XQKVCGXZRKMFSZ-UHFFFAOYSA-N [N].[Pt].[Ru] Chemical compound [N].[Pt].[Ru] XQKVCGXZRKMFSZ-UHFFFAOYSA-N 0.000 claims 1
- MUMZUERVLWJKNR-UHFFFAOYSA-N oxoplatinum Chemical compound [Pt]=O MUMZUERVLWJKNR-UHFFFAOYSA-N 0.000 claims 1
- 238000007747 plating Methods 0.000 claims 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 claims 1
- 229910052727 yttrium Inorganic materials 0.000 claims 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000011049 filling Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 5
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- OLBVUFHMDRJKTK-UHFFFAOYSA-N [N].[O] Chemical compound [N].[O] OLBVUFHMDRJKTK-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000005202 decontamination Methods 0.000 description 1
- 230000003588 decontaminative effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 235000010215 titanium dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Description
Α7 Β7 五、發明説明(1) c發明之背景〕 請 先 閲 ί背 之 注 意 事 項 再 填 寫 本 本發明總體上僳關於一種半導體装置之電容器,且尤 指一種適用於高度整合之半導體裝置的電容器。又*本發 明涉及一種用於製造該電容器结構的方法。 由於半導體裝置為高度蝥合,而晶格一般尺寸較小, 使得其很難固定與存儲電極之表面積成正比之足夠的存儲 電容器◊特別地,於一 DRAM裝置情形下(其單位晶格 包括一 MO S電晶體與一電容器),高度整合之掴點,意圖 增加電容器(其佔據晶片内之一較大面積)之儲存電容量 ,同時減小電容器所佔據之面積。 訂 各種不同的技術已被提出以提升電容器之儲存電容量 ,該電容量由下式表示: E 〇 X E r X A C = _______________
T 經濟部中央樣準局員工消費合作社印装 其中C代表該電容器之儲存電容量,Ε〇代表一真空管介 電常數,Er代表一電介質膜之介電常數| Α代表電容器 之面積,及T代表該電容器之厚度。 例如,一具有高介電常數之電介質膜係由一薄的B S T ((Ba,Sr)Ti03 )或 PZT (PbUryTixfbs )膜構成 * 各膜具一允許半導體装置被高度整合之高介電常数Er。然 而,此技術具一缺點,即代替電容器之下電極之表面上會 形成小丘與小孔,使得装置之電性不穗並使再生性降低。 -3 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 經濟部中央標準局貝工消費合作杜印製 4 5 9 ^ > A7 _B7__ 五、發明説明(V ) 為了克服該缺點,現有另種技術,其中一電容器包括 —下電極與一上電極,兩者均由氧化釕(RU〇2 )或白金 (P t)製成,並且經由熱處理而使之穩定。 當使用氧化釕作電極時,於熱處理之際,電介質膜與 上電極之間出現應力。再者,由於氧氣或矽_上電極及( 或)下電極擴散至電介質膜内,使電介質膜之特性降低。 另一缺點係氧化釕膜製造媛慢。 於上、下電極由白金製成之情形中,於2 0 0〜30 . ., ου之熱處理之際*矽與矽化物將形成於白金表面,使漏 電流顯著增加。因此,不僅電極之電性變弱,且與絕緣膜 之黏連亦變糟。此外,白金可能由於應力而產生小丘*且 薄膜之特性隨著時間延伸而降低。 利用氧化釕與白金之儍點,一種形成一電極之技術被 提出以解決上述問題,如^.41-31131^以於1 9 9 5年之「積 體撖電物質」第8期第151-163頁中所揭示者。然而,以上 < 之傳統技術亦具有缺點*即電容器之預備製程十分複雜, 致使半導體裝置之可靠性下降。進一步地·該複雜的擊程 致使生產成本增加,生產率降低。 因此,半導體裝置之一電容器之以上傳統製造技術並 不適用於高度整合的半導體装置。 / 〔發明之概要〕.
因此,本發明之一目的係在於服前技中遭遇的上述 問題並堤供一種半導體装置之電容器结構*其具有足K . i -4- ' ^ ……--...-. 一 _ 本紙張尺度適:用一中國國家標率(CNS ) A4規格(210 X 297公釐) (锖先閲讀背面之注意事項再填寫本頁) 訂 4B4&94 at t ____B7_ 五、發明説明(^ ) 適用於高度整合之半導,體裝置的高電容量。 本發明之另一目的係在於提供一種用於製造該電容器 結構之方法。 依據本發明之一特點·—種製造半導逋裝置之一電容 器之方法,包括步驟:準備一半導體基片;於該半導體基 片上形成一釕一白金膜;熱處理該釕一白金膜以於該釕一 白金膜上生成一釕一白金氧化物;及於該釕-白金氧化物 上依序形成一電介質膜與一導電膜。 依據本發明之另一特點,一種製造半導體裝置之一電 容器之方法,包括步驟:準備一半導體基片;於該半導體 基片上形成一下絕緣層,該下絕緣曆具一接觸孔*透過該 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 絕下膜白化上 -, 下該鈦 一氮之 器極。 該與化釕金構 容電物 明 於頭氮該白结 電上化 發 ; 插該於 I 獲 之一氧 本 出觸於 Μ 釕所 置Μ金 解 露接;膜該於 裝膜白 理 暴該膜金於及 體質 I 楚 被於鈦白案; 導介釕 清 積 ·,化一圖膜 半電一 將 面頭氮釕加鈦 種、與 述 定插 一該;與。 一極膜 描 預觸與理物鈦極,電金 的 一 接膜處化化板點下白 例 之一 鈦熱氧氮 ~ 特一 I 施 片成一 ; 金該與一之釕 實 基彤成膜白、膜又上一 ,之 髓内形金 膜質之片括 1 圖 導孔序白釕金介明基包明附 半觸依 I 一白電發體極說照 該接上釕成 I 一本導電要參 - 該之一生釕成據半下簡由 孔之層成上該形依 一 該圖藉 觸層緣彤膜、序 括中附 接緣絕上金物依 包其 t 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 454¾ 94 A7 B7 > 五、發明説明( •之其它目的與特點,其中: (請先閱讀背面之注意事項再填寫本頁) 第一圖至第七圖係為剖視示意圃,顯示依據本發明之 一種用於製造半導體裝置之一電容器的方法。 〔較佳實施例的詳细描述) 參看附圖,本發明之較佳實施例之應用將被最佳地理 解,其中相似的參考圖號分別用於相似與對應的部件。 如第一圖所示,首先*於一半導體基片1 1上形成一 下絕緣層1 3,其目的係為令包括一;元件隔離膜(圖中未 示)、一閘極氧化_(圖中未示)及一閘極(圖中未示) 之整個結構平面化。於該閘極彤成,之後,可形成一位元線 。該下絕緣層1 3係由可流動性極佳之絕緣材料製成,如 _隣酸矽玻璃(以下稱為〃 BPSG") ° 隨後,使用一接觸光罩(圔中未示),進行一蝕刻製 程,藉Μ令該下絕緣層1 3選擇性地開放K形成一接觸孔 1 5,透過該接觸孔,一預定面積之半導體基片1 1 ’即 一摻雜面積被暴露出來。 Κ後,於所獲得之结構上(包括該下絕緣層1 3與該 經濟部中央橾準局貝工消費合作杜印装 接觸孔1 5 ),沈積一多晶砂墊層,其後經歷蝕刻Μ於接 . 觸孔1 5内彤成一接觸插頭多晶矽膜L 7. ° -r-—.rJ..-wi—ι.· .; 第二圖係為一钛膜19與一氮化k膜依序形成於 所獲得之结構之後,繼之K沈積一釕一白金膜2 3於該氮 化鈦膜2 1上所取得之剖視圖◊該鈦膜1 9之厚度約為1 00〜30 0A,同時氮化膜2 1之厚度約為200〜4 -6- 本紙張尺度逋用中國國家標準(CNS ) A4規格(210 X 297公釐) Α7 Β7 454^94 五、發明説明(f) (請先閱讀背面之注$項再填寫本頁) Ο 0A。對於一釕一白金膜2 3,可提供之厚度範圍約為 2000〜5000A。為了沈積釕一白金膜23,進行 一濺鍍製程,其中釕與白金同時被用作濺鍍目標。此用於 釕一白金膜2 3之沈積製痠係利用採用一 D C或RF磁源 之濺鍍。該沈積製程最好係於室溫至7 〇 0¾之基片溫度 範圍内、於一5 0〜5 0 0 0瓦功率下、於一 1毫托爾〜 1 00托爾之壓力下執行1〜1 0分鐘°大氣、氮氣、氬 氣或氧氣均可使用。 隨後,於一氧氣下進行半小時至2小時之熱處理以於 釕一白金膜2 3之表®上生成一氧化物2 5,如第三圖所 示。該釕一白金氧化物25係由RuxOyPtz表示(X、 y與z各表示組分比,同時x + y + z = l)。此熱處理製程係於約 500〜800t:之溫度下進行。 第四圃係為一感光膜圖案2 7彩成於所獲得之结構上 之後取得之一剖面。對於此情彭* 一感光膜(圖中未示) 形成於所獲得之结構上並使用一儲存電極光罩(圖中未示 )而被蝕刻。 經濟部中央樣準局員工消費合作社印製 第五圃係為使用該感光膜圖案2 7作為一光罩*該釕 —白金氧化物25、釕一白金膜23、氮化鈦膜2 1及鈦 膜1 9依序被蝕刻以分別彤成一釕一白金氧lb物圖案2 5 a、一釕一白金膜圃案23a、一氮化钛膜圖案2 1 a及 一鈦膜圖案19a,繼之Μ去除該感光膜圖寨2 7之後取 得之剖面。 -7- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 29?公釐) 4 5 4^ 9 4 A7 > B7 五、發明説明(^ ) 此後,一具有高介電常數之電介質2 9於所獲得结構 之上彤成一特定厚度,如第六圖所示。一具有高介電常數 之絕緣膜*如B S T或PZT被用作為電介質膜29。該 電介質膜29最好具一約30◦〜600A之厚度。 最後,如第七圖所示,一導電曆被沈,積於該電介質膜 29之上以形成一板極31,藉此形成一具足夠適用於高 度整合之半導體裝置之電容量的電容器。 如此前所述,由於釕與白金並不形成一複雜的組合结 構,而係同時作為沈積的目標物,故該程序可被簡化。再 者,由於釕與白金之溫合依據本發明可被簡單地控制,故 其可調整電介質膜之特性。此外,釕一白金目標物可使大 氣氧被用於形成釕_白金氧化物之下電極*即儲存電極。 因此,依據本發明*可明顯的提昇半導體裝置之電性 與可靠性,並且最終提供高度整合半導體装置基礎。 本發明已以一舉例_明之方式被描述,可以理解本寨 所用之術語是為了描述之便而無限定之意。
根據本發明之眾多的修改舆變化為可能的。因此可K (請先閲讀背面之注意事項再填寫本頁) *ΤΓ 經濟部中央梯準局員工消費合作社印製 用 Μ 可 明 發 本。 ’ 施 内實 嚼 Κ 範加 之式 圍方 範它 利其 專的 請外 申之 之者 附述 隨描 於別 ' 特 解述 理上 本紙法尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐)
Claims (1)
- ,8 51 U 56 8 須請委tM明示-本案修王後是^^釔原實^杓容 經濟部中央揉準局身工消費合作社印製 Α8 Β8 C8 D8 六、申請專利範圍 1.一種製造半導體裝置之一電容器之方法,包括步 驟: 準備一半導體基片; 藉由一個濺鍍製程,並Μ釕與白金作為濺鍍目標,於 該半導體基片上形成一釕一白金膜; 於氧氣下,熱處理該釕-白金膜,以於該釕一白金膜 上生成一釘一白金氧化物;反 依序鈾刻該釕-白金氧化物膜及該釕一白金膜,以彤 成一個儲存電極; 於該釕一白金氧化物上依序形成一電介質膜與一導電 膜0 2 ·如申請專利範圍第1項所述之方法,更包括於該 半導體基Η與該釕一白金膜之間形成一钛膜及一氮化钛膜 之步驟。 3,如申請專利範圍第1項所述之方法,其中該釕一 白金膜係於溫度為室溫至7 0 0 C、功率為5 0〜5 0 0 瓦、沈積壓力為約1奄托爾〜1 00托爾、持縯時間為1 〜1 0分鐘之DC狼鍍製程中形成。 4 ·如申請專利範園第1項所述之方法,其中該釕一 白金膜係於溫度為室溫至7 0 0Ό之間、功率為5 0〜5 0.0瓦、沈積壓力為約1毫托爾〜1 00托爾、持績時間 為1〜10分鐘之RF濺鍍製程中形成。 5*如申請專利範圍第1項所述之方法,其中該熱處 本紙張尺度適用中國國家標準(CNS > Λ4規格(21 〇 X 297公釐〉 5 4^94 AS Π B8 V C8 D8 六、申請專利範圍 I 理步驟係於約5 0 ◦〜8 0 0 °C下持續進行約0 . 5〜2 小時。 (請先閲讀背面之注意事項再r-v,.本頁) 6 ·—種製逭半等體装置之一電容器之方法*包括步 驟: 準備一半導體基片; 於該半導體基片上形成一下絕緣曆,該下絕緣曆具一 接觸孔,透過該接觸孔,該半導體基Η之一預定面積被暴 露出; 於該下涵緣層之該接觸孔內彤成一接觸插頭; 於該接觸插頭與該下絕緣曆之上依序形成一钛膜與一 氮化鈦膜; - 藉由一個濺鍍製程,並以釕與白金作為濺鍍目標,於 該氮化钛膜上形成一釕一白金膜; 於氧氣下*熱處理該釕一白金膜,Κ於該釕-白金g 上生成一釕一白金氧化物; 選擇性地蝕刻該釕-白金氮化物、該釕一白金膜、該 氮化钛與鈦膜,以形成一個儲存電極;及 經濟部中央橾隼局®ί工消费合作社印製 於所獲结構之上依序形成一電介質膜與一板槿。 7 *如申請專利範圃第6項所述之方法,其中該下絕 緣膜係由具極佳可流動性之硼磷酸矽玻璃材料製成。 8 *如申請專利範圍第6項所述之方法,·其中該接觸 插頭係由多晶矽形成。 9.如申請專利範圃第6項所述之方法,其中該鈦膜 -2 - 本紙張Λ度適用中國國家標準(CNS) Λ4規格(2t〇X297公Μ ) jiwn AS B8 C8 D8 六'申請專利範圍 係形成約1〇0〜3 Ο〇A之厚度。 1 0 ·如申請專利範圍第6項所述之方法,其中該氮 化钛膜係形成約200〜400A之厚度。 1 1 ·如申請專利範圃第S項所述之方法,其中該 釕—白金膜係於溫度為室溫至7 0 〇 °c之間、功率為5 0 〜5 0 0瓦、沈積壓力為約1毫托爾〜1 〇 〇托爾、捋續 時間為1〜10分鐘之DC濺鍍製程中彫成。 1 2 ·如申請專利範園第6項所述之方法V其中該釕 —白金膜係於溫.度為室溫至7 00¾、坊率為50〜50 〇瓦、沈積壓力為約1毫托爾〜1〇〇托爾、持續時間為 1〜10分鐘之RF濺鍍製程中形成。 1 3 ‘如申請專利範圍第6項所述之方法,其中該熱 處理步驟係於約500〜8 5 0D下持鑕進行約〇 . 5〜 2小時。 1 4 ♦如申請專利範圃第6項所述之方法,其中該電 介質膜係形成300〜600A之厚度。 經濟部中央揉準局貝工消費合作社印裝 本紙張尺度適用中國圃家樣率(CNS) Λ4規格{ 210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950045483A KR100200299B1 (ko) | 1995-11-30 | 1995-11-30 | 반도체 소자 캐패시터 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW454294B true TW454294B (en) | 2001-09-11 |
Family
ID=19436944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085114568A TW454294B (en) | 1995-11-30 | 1996-11-26 | Method for fabricating a capacitor of a semiconductor device and the structure of the same |
Country Status (7)
Country | Link |
---|---|
US (1) | US5714402A (zh) |
JP (1) | JP2820930B2 (zh) |
KR (1) | KR100200299B1 (zh) |
CN (1) | CN1065658C (zh) |
DE (1) | DE19649670C2 (zh) |
GB (1) | GB2307789B (zh) |
TW (1) | TW454294B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6243691B1 (en) * | 1996-03-29 | 2001-06-05 | Onsale, Inc. | Method and system for processing and transmitting electronic auction information |
US5930584A (en) * | 1996-04-10 | 1999-07-27 | United Microelectronics Corp. | Process for fabricating low leakage current electrode for LPCVD titanium oxide films |
JP3452763B2 (ja) * | 1996-12-06 | 2003-09-29 | シャープ株式会社 | 半導体記憶装置および半導体記憶装置の製造方法 |
KR100244251B1 (ko) * | 1997-06-19 | 2000-02-01 | 김영환 | 반도체 소자의 커패시터 제조 방법 |
JP3484324B2 (ja) | 1997-07-29 | 2004-01-06 | シャープ株式会社 | 半導体メモリ素子 |
JP3319994B2 (ja) * | 1997-09-29 | 2002-09-03 | シャープ株式会社 | 半導体記憶素子 |
US6911371B2 (en) | 1997-12-19 | 2005-06-28 | Micron Technology, Inc. | Capacitor forming methods with barrier layers to threshold voltage shift inducing material |
US6165833A (en) * | 1997-12-19 | 2000-12-26 | Micron Technology, Inc. | Semiconductor processing method of forming a capacitor |
KR19990057857A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 반도체 장치의 캐패시터 형성 방법 |
US6025624A (en) * | 1998-06-19 | 2000-02-15 | Micron Technology, Inc. | Shared length cell for improved capacitance |
KR100301371B1 (ko) * | 1998-07-03 | 2001-10-27 | 윤종용 | 반도체메모리장치및그의제조방법 |
US6323081B1 (en) * | 1998-09-03 | 2001-11-27 | Micron Technology, Inc. | Diffusion barrier layers and methods of forming same |
DE19858357A1 (de) * | 1998-12-17 | 2000-06-29 | Siemens Ag | Mikroelektronische Struktur sowie Verfahren zu deren Herstellung |
DE19959711A1 (de) * | 1999-12-10 | 2001-06-21 | Infineon Technologies Ag | Verfahren zur Herstellung einer strukturierten Metallschicht |
US6214661B1 (en) * | 2000-01-21 | 2001-04-10 | Infineon Technologoies North America Corp. | Method to prevent oxygen out-diffusion from BSTO containing micro-electronic device |
US6727140B2 (en) * | 2001-07-11 | 2004-04-27 | Micron Technology, Inc. | Capacitor with high dielectric constant materials and method of making |
KR20030025671A (ko) * | 2001-09-22 | 2003-03-29 | 주식회사 하이닉스반도체 | 커패시터의 제조방법 |
US7655556B2 (en) | 2007-03-23 | 2010-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structures for semiconductor devices |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69123422T2 (de) * | 1990-04-24 | 1997-06-05 | Ramtron Int Corp | Halbleiteranordnung mit ferroelektrischem material und verfahren zu deren herstellung |
JPH0485878A (ja) * | 1990-07-26 | 1992-03-18 | Seiko Epson Corp | 半導体装置 |
JP3185220B2 (ja) * | 1990-09-28 | 2001-07-09 | セイコーエプソン株式会社 | 半導体装置 |
EP0490288A3 (en) * | 1990-12-11 | 1992-09-02 | Ramtron Corporation | Process for fabricating pzt capacitors as integrated circuit memory elements and a capacitor storage element |
DE69205063T2 (de) * | 1991-05-16 | 1996-02-29 | Nippon Electric Co | Dünnschichtkondensator. |
JP2690821B2 (ja) * | 1991-05-28 | 1997-12-17 | シャープ株式会社 | 半導体装置 |
US5142437A (en) * | 1991-06-13 | 1992-08-25 | Ramtron Corporation | Conducting electrode layers for ferroelectric capacitors in integrated circuits and method |
US5254217A (en) * | 1992-07-27 | 1993-10-19 | Motorola, Inc. | Method for fabricating a semiconductor device having a conductive metal oxide |
US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
US5381302A (en) * | 1993-04-02 | 1995-01-10 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same |
US5407855A (en) * | 1993-06-07 | 1995-04-18 | Motorola, Inc. | Process for forming a semiconductor device having a reducing/oxidizing conductive material |
JPH0730077A (ja) * | 1993-06-23 | 1995-01-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3319869B2 (ja) * | 1993-06-24 | 2002-09-03 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
JP2682392B2 (ja) * | 1993-09-01 | 1997-11-26 | 日本電気株式会社 | 薄膜キャパシタおよびその製造方法 |
JPH0794680A (ja) * | 1993-09-22 | 1995-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
US5489548A (en) * | 1994-08-01 | 1996-02-06 | Texas Instruments Incorporated | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers |
US5622893A (en) * | 1994-08-01 | 1997-04-22 | Texas Instruments Incorporated | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes |
US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
KR100342296B1 (ko) * | 1994-10-04 | 2002-11-29 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 산소장벽이마련된하부전극을가지는강유전성의메모리소자를포함하는반도체장치와그의제조방법 |
US5555486A (en) * | 1994-12-29 | 1996-09-10 | North Carolina State University | Hybrid metal/metal oxide electrodes for ferroelectric capacitors |
KR0144932B1 (ko) * | 1995-01-26 | 1998-07-01 | 김광호 | 반도체 장치의 캐패시터 및 그 제조방법 |
US5573979A (en) * | 1995-02-13 | 1996-11-12 | Texas Instruments Incorporated | Sloped storage node for a 3-D dram cell structure |
KR100199346B1 (ko) * | 1995-04-04 | 1999-06-15 | 김영환 | 반도체 소자의 전하저장전극 형성방법 |
KR0147640B1 (ko) * | 1995-05-30 | 1998-08-01 | 김광호 | 반도체 장치의 커패시터 및 그 제조방법 |
JPH09102591A (ja) * | 1995-07-28 | 1997-04-15 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1995
- 1995-11-30 KR KR1019950045483A patent/KR100200299B1/ko active IP Right Grant
-
1996
- 1996-11-26 TW TW085114568A patent/TW454294B/zh not_active IP Right Cessation
- 1996-11-27 US US08/757,246 patent/US5714402A/en not_active Expired - Lifetime
- 1996-11-28 CN CN96120755A patent/CN1065658C/zh not_active Expired - Fee Related
- 1996-11-28 GB GB9624828A patent/GB2307789B/en not_active Expired - Fee Related
- 1996-11-29 DE DE19649670A patent/DE19649670C2/de not_active Expired - Fee Related
- 1996-12-02 JP JP8321927A patent/JP2820930B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09199687A (ja) | 1997-07-31 |
CN1158498A (zh) | 1997-09-03 |
GB2307789B (en) | 2000-03-22 |
US5714402A (en) | 1998-02-03 |
DE19649670A1 (de) | 1997-06-05 |
GB9624828D0 (en) | 1997-01-15 |
JP2820930B2 (ja) | 1998-11-05 |
KR970030779A (ko) | 1997-06-26 |
GB2307789A (en) | 1997-06-04 |
DE19649670C2 (de) | 2002-09-05 |
CN1065658C (zh) | 2001-05-09 |
KR100200299B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW454294B (en) | Method for fabricating a capacitor of a semiconductor device and the structure of the same | |
TW301020B (zh) | ||
JP2929435B2 (ja) | 高誘電膜の製造方法及びそれを用いたキャパシタの製造方法 | |
US4464701A (en) | Process for making high dielectric constant nitride based materials and devices using the same | |
TW591719B (en) | Method of etching conductive layers for capacitor and semiconductor device fabrication | |
KR0174594B1 (ko) | 실리콘 웨이퍼상에 백금 박막을 형성하는 방법, 그 방법에 의하여 제조된 실리콘 기판 및 그 기판을 이용한 반도체 소자 | |
EP1217658A3 (en) | Process for producing high quality PZT films for ferroelectric memory integrated circuits | |
JP2727981B2 (ja) | 凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法 | |
TW477039B (en) | Method to manufacture semiconductor memory components | |
JP2002076141A (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
KR100214765B1 (ko) | 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자 | |
TW507325B (en) | Silicon oxide liner for reduced nickel silicide bridging | |
JPH10214797A (ja) | 貴金属含有パターンの形成方法 | |
JP2002026273A (ja) | 半導体素子のキャパシタ製造方法 | |
TW523865B (en) | Method to produce a structurized layer | |
JPS61216331A (ja) | 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法 | |
TW388085B (en) | Method for improving the uniformity of threshold voltage | |
TW388951B (en) | Method for producing mixed mode semiconductor devices | |
JPH0621390A (ja) | 半導体装置の製造方法 | |
JPH07153820A (ja) | 半導体製造用サセプタおよびその製造方法 | |
TW423098B (en) | Method for fabricating capacitor of semiconductor device employing plasma process | |
TW432627B (en) | Method of manufacturing semiconductor device having interconnection composed of doped polysilicon layer | |
TW380293B (en) | Metal silicide-metal silicide capacitor and manufacturing method thereof | |
TW394988B (en) | Method for formation of a dielectric film | |
KR100559720B1 (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |