TW454244B - Semiconductor substrate and method of manufacturing the same - Google Patents
Semiconductor substrate and method of manufacturing the same Download PDFInfo
- Publication number
- TW454244B TW454244B TW088101399A TW88101399A TW454244B TW 454244 B TW454244 B TW 454244B TW 088101399 A TW088101399 A TW 088101399A TW 88101399 A TW88101399 A TW 88101399A TW 454244 B TW454244 B TW 454244B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- insulating layer
- semiconductor
- semiconductor substrate
- peripheral
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 136
- 239000000758 substrate Substances 0.000 title claims abstract description 113
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 230000002093 peripheral effect Effects 0.000 claims abstract description 78
- 238000009413 insulation Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 66
- 229910052710 silicon Inorganic materials 0.000 claims description 62
- 239000010703 silicon Substances 0.000 claims description 62
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 238000011049 filling Methods 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 7
- 230000002079 cooperative effect Effects 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- -1 hydrogen ions Chemical class 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 3
- 238000000926 separation method Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 40
- 229920002120 photoresistant polymer Polymers 0.000 description 34
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 23
- 239000012212 insulator Substances 0.000 description 13
- 239000000243 solution Substances 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 11
- 229910052770 Uranium Inorganic materials 0.000 description 10
- 239000004576 sand Substances 0.000 description 10
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 230000000873 masking effect Effects 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- 239000002245 particle Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 238000010422 painting Methods 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- BJAARRARQJZURR-UHFFFAOYSA-N trimethylazanium;hydroxide Chemical compound O.CN(C)C BJAARRARQJZURR-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 241000894006 Bacteria Species 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 206010011878 Deafness Diseases 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 241000233866 Fungi Species 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- KSOCVFUBQIXVDC-FMQUCBEESA-N p-azophenyltrimethylammonium Chemical compound C1=CC([N+](C)(C)C)=CC=C1\N=N\C1=CC=C([N+](C)(C)C)C=C1 KSOCVFUBQIXVDC-FMQUCBEESA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000008213 purified water Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 150000003463 sulfur Chemical class 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
- Y10T156/1043—Subsequent to assembly
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Weting (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Thin Film Transistor (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Photovoltaic Devices (AREA)
Description
4 5 4^4 4 A7 B7 ~r ' 五、發明說明（1 ) 發明背景： 發明領域： <請先閱讀背面之注意事項再填寫本頁) 本發明係關於一種半導體基體，包括一設於一支持基 底構件上之半導體層。本發明亦關於一製造此半導體基體 的方法。 相關技術： 一般習知’絕緣體上半導體（s 0 I )基體具有一 S 0 I結構’此結構形成於—絕緣層上之單晶半導體層。 具有S 0 I基體的裝置可提供數個勝過普通砂基體的優點 如下： (1)可輕易地進行介質隔離且適用於高級整合 (2 )優異的輻射電阻 (3 )小型雜散電容量和高速裝置的操作潛力 (4 )不需要完美的程序 (5 )可靠的閂鎖預防機制和 (6 )減少薄膜厚度和形成完成貧乏型場效應電晶體 的能力。 經濟部智慧財產局員工消費合作社印製 由於S Q I結構具有上述的優點，過去幾十年來，許 多努力都花在製造具有S 0 I結構之基體的方法。 S〇I技術可以追溯到S 0 S ( silicon on sapphire， 藍寶石上的矽）技術的時代，此技術藉異質外延生長在單 晶藍寶石上形成一砂層，其中使用C V D ( chemical vapor phase growth ’化學蒸汽相生長）方法。當s〇S技術受 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4 - Θ ' 幸 S 紫 s ( ω )3 I ^ 1 I。窗 $□ u Η 斜邙於 s I I 12 Θ 5 β 1 3 5薄逾却丨纖贫_Lt累π_^3滿i Μ 浮郊_ ^ 1 I 3 f Η 3 I 2- 1 ^ 1 i ί § ^ Nf 4 陳许一, i I S I I ί 4 Itbliiis 政 i —- i ^ I uffi 1 I 3 I i s i。辣西 > si 咏爾|娜§ — — — — I 1 i _|殊 § s 適譜 > 它昂挪到掛I i傳陳许。國 一 3>|1 3 E— 環 i^:STr 讲總 锻 f 3 菌 。画 1 3 > I 却 _ i l· I I 5 M Xtb _ I b _ ® 5 & s办In黑習I势 > 加幸啤谦i热淳沌1 I $ 1 _±一 3 _ i _ 2 资_ 3。掛、® i I讅 5 丑 j 资JW 3 3拿i㈣Φ彦 猶I嚷I > 0 I i喪$ §澄卟藤砘徵鄱。掛I i I谋i I .s wa ft- f f ^N i 1 Ϊ ^ ^ ^ i,。含迪淳郊—“法 _ PM 論 i 落 s o H I 1 § f Η ta* I ί ^ s s' i f 1 ^ ^ β 4U u 它fw资_ 3 _±一法s靣3誤$ M i I f。琢_ > 普厕 1 3 靣法侧陳味Η。N漆 > 苔画 1 3 G潘卻 . 商δ漫f 3涑_ IS Ϊ法姗 U 资_ 3 辯I决5 I I $ > 备 top娜办玲I >*溫3黑$ > 离I I。I舔 > I S I § I I $ y fw 淳荀 i 3 N HF § f i 2 Mil—。丨 i fw ϊ _ — 驟 ϊ 腾毋習ιίί 3騰既坳口郊聋_国S辫f Ii 2 § $ - Η Ϊ 3畴ϊ菌对1馨$ 1。&容itb I s 1滿議i画S勝ί > I _ 2 身容资 JW 3 M ~F Κ ¥ i 3 _L·.誤 _ wtf S > _ 许 S 画 13 3D m讲迓f □ ο _法_靣I t f 0,: 荀嚷f i ® I热(画 1 3 w ) 。 该m： > 资_ 3 迹画觀却窟群咏藤砘3誤$ i梁I。 计爹碎4画画科翁卡(ΟΝΰ^ν^奔$ (310 X 297岭嫩) β (珠働舲gi«g㈣) 厂| 广' 1|^(1国画圓画睡_-丨^|讎____画誦丨0 丨圓1··»· A7 B7 4 5 4S 4 4 五、發明說明（4 ) 注意，上述由黏合和蝕刻形成的絕緣上基體5之說明 中，支持構件1和絕緣層2由其間的介面黏合在一起，政 層端部份之下的絕緣層2之一部份因此可被移除。 然而，顯示低黏合強度的矽層3，其端部份一旦被移 除，其剩餘部份之側邊可能被蝕刻到，此時在矽層3下之 絕緣層2之對應端部位被移除，產生一缺口，以至於位於 缺口之矽層之周邊端部位被懸著而完全沒有黏住。於是， 矽層3上懸著的周邊端部位最後將導致脫落現象並產生顆 也丄 拉。 發明摘要 因此，這項發明的目的是提供半導體基體從半導體層 外圍極點不會產生由因切割現象產生的碎片，同時也是提 供製造此半導體基體方法。 依照這項發明的觀點，上述的目的可藉由一種半導體 基體達成，其包括有一支持構件，一設於支持構件之上的 絕緣層，和一設於絕緣層之上的半導體層，特徵爲半導體 層的外圍極點位於支持構件外圍極點的內部，而絕緣層的 外圍極點位於半導體層的外圍極點和支持構件的外圍極點 之間。因此，這包含絕緣層和半導體層的半導體基體的外 圍部分顯示出階梯輪廓。 依照這發明的另一項觀點，它提供一種半導體基體的 製造方法，其包括有一支持構件，一設於支持構件之上的 絕緣層，和一設於絕緣層之上的半導體層。特徵是包含了 ---i--------裝--------訂---------線：V. (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -7- A7 B7 4 5 4¾ 4 4 1/ 五、發明說明（5 ) 自絕緣層和半導體層移去極端部分的步驟，目的是爲了要 使絕緣層的外圍極點和半導體層的外圍極點位於支持構件 的外圍極點以內。同時，.自半導體層移去極端部分是爲了 使半導體層外圍極點置於絕緣層外圍極點之內。 假如絕緣層在製造過程中使用橫向蝕刻，那麼具有上 述構造的半導體基體幾乎不會產生對外圍極點的突出輪廓 ，因此可以大幅度地減低切割現象。 此外，因爲半導體基體的弱接合強度的部分被移除， 所以基體周圍區域產生的碎片也會最少。 圖示之簡要說明： 圖1 A和1 B爲本發明半導體基體的一實施例的簡圖 〇 圖2A、2B、2C、2D、2E和2F爲本發明半 導體基體另一實施例的簡圖，顯示不同的的製造步驟。 圖3A、3B、3C、3D和3E爲本發明半導體基 體另一實施例的簡圖，顯示不同的的製造步驟。 圖4A、4B、4C、4D、4E和4F爲本發明半 導體基體又一實施例的，顯示不同的的製造步驟。 圖 5 A、5 B、5 、5E、5F 和 5FP 爲 本發明半導體基體又一實的簡圖’顯示不同的的製造 步驟。 圖6A、6B、6C、6D、6E和6F爲本發明半 導體基體又一實施例的簡圖，顯示不同的的製造步驟。 (請先閱讀背面之注意事項再填寫本頁) ;裝--------訂---------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用+國國家標準（CNS)A4規格（210 X 297公釐） -8 - A7 五 、發明說明（6 圖7A、7 B、7 C爲本發明半導體基體又一實施例 的簡圖，顯示不同的的製造步驟。 A和8 B爲用於本發明的邊緣蝕刻器。 ®9 A和9 B爲本發明半導體基體又一實施例的部分 剖面圖。 »1 1 Ο A和1 〇 B爲作比較的半導體基體部份剖面圖 圖1 1 和1 2» 爲本發明半導體基體又一實施例的 部分剖面圖。 圖 13A、13B、13C、13D、ι3Ε 爲半導 體基體的剖面圖，顯示出，使用一已知方法製造半導體基 體時的不同步驟。 主要元件對照表 1 支持構件 2，21，22，23，24 絕緣層 3 矽層 4 光電阻 經濟部智慧財產局員工消費合作社印製 5 絕緣體上基體 6 光電阻 7 襯墊 較佳實施例之詳細敘述 (第一實施例） -9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 454^44 A7 B7 五、發明說明（7 ) 圖1 A與1 B是本發明的半導體基體之基本實施例的 平面圖與側邊剖面圖。 (請先閱讀背面之注意事項再填寫本頁) 在這實施例的半導體基體5中’半導體層3的外 點3 A位於支持構件1的外圍極點1 A的內部’而絕緣層 2的外圍極點2 A位於半導體層3的外圍極點3 A和支持 構件1的外圍極點1 A之間。所以，包含了半導體層3和 絕緣層2的此實施例的外圍部分1 〇顯現出階梯輪廓。更詳 細的說，半導體層3的外圍極點底部和絕緣層2的外圍極 點頂部有水平相對偏差d。不像圖1 3 E ’半導體層3的 外圍極點沒有突出輪廓。換言之，這實施例在絕緣層2的 外圍部分形成寬度d的階梯形狀。因此，此半導體層3的 外圍極點幾乎不會產生切割現象和碎片。 爲了達到這項發明的目的，支持構件1最好使用使用 半導體材料如矽、鍺、砷化鎵及磷化銦預形成所製成的基 體，特別最好是使用矽晶圓。 爲了達到這項發明的目的，絕緣層最好使絕緣材料如 氧化砂，氮化砂製成。 經濟部智慧財產局員工消費合作社印製 爲了達到這項發明的目的，半導體層最好包含至少一 層從砂，砂化鍺，碳化砂，砷化鎵，砷錦化鎵，隣化銦.， 氮化鎵中選出的半導體材料。 爲了達到這項發明的目的，水平偏移最好不低於2微 米，更好的是不低於2微米和不超過1 〇 〇 〇微米。 爲了達到這項發明的目的，半導體層的厚度最好不低 於1 0毫微米和不超過1 0微米，更好的是不低於1 〇毫 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10- 4 5 4¾4 4 A7 B7 五、發明說明（8 ) 微米和不超過2微米。 (請先閱讀背面之注意事項再填寫本頁) 爲了達到這項發明的目的，絕緣層的厚度最好不低於 1 ◦毫微米和不超過1 〇微米，更好的是不低於1 0毫微 米和不超過2微米。 爲了達到這項發明的目的，在處理外圍部分之前，爲 了準備一絕緣體上基體5，包含接合步驟的程序是比較好 的。關於可以使用在這發明目的的製造過程的指定例子敘 述在日本專利第2 6 0 8 3 5 1號和美國專利第 5 3 7 1 0 3 7號，日本專利申請公開第 7 _ 3 0 2 8 8 9號，日本專利申請公開第 5 — 2 1 1 1 28號和美國專利第5 374564號。 特別地，在日本專利第2 6 0 8 3 5 1號和美國專利 第5 ,3 7 1 0 3 7號，和日本專利應用公開第 經濟部智慧財產局員工消費合作社印製 7 - 3 0 2 8 8 9號揭露的方法，步驟包含了準備有多孔 單晶半導體層和無孔單晶半導體層的第一構件，及使用絕 緣層插入搭接第一構件和第二構件，是爲了製造在內部有 無孔單晶半導體層的多層結構和從多層結構中移除該無孔 單晶半導體層。包含矽及上述方法的半導體層，可以使用 在準備一個含有結晶度和單結晶圓一樣好的矽單結晶的絕 緣體上基體。 這些揭露在日本專利申請公開第5 — 2 1 1 1 2 8號 和美國專利第5 3 7 4 5 6 4號的方法包含了步驟爲：在 矽單結晶晶圓基體表面形成一氧化矽層，植入氫氣離子或 稀有氣體離子從氧化矽層邊進入晶圓，在單結晶矽晶圓中 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -11 - 454^44 Α7 Β7 五、發明說明（9 ) (請先閱讀背面之注意事項再填寫本頁) 形成微氣泡層，在氧化矽邊如同操作支持構件連接晶圓到 其他的基體然後沿著微氣泡層分開連接基體以產生一 s Ο I基體。然後，這s o I基體可以使用在上述發明的 第一實施例的半導體基體中。 當一個半導體晶圓，例如矽晶圓，被使用在藉由連接 技術的絕緣體上基體之起始材料時，要注意的是在這外圍 極點頂端和底端的晶圓是傾斜的。因此，在s〇I基體中 ’根據本發明，在受到處理外圍部分的操作之前，半導體 層（或絕緣層）的外圍極點和支持構件之間，或許會有小 程度的偏差。 然後，從圖1 A和1 B中顯示出處理包含絕緣層和半 導體層的半導體基體的外圍部分以表示階梯輪廓。 ' 使用於處理操作的較好技術包括使用蝕刻光罩的濕式 或乾式蝕刻和如使用化學機械磨光法（C Μ P )的磨光。 半導體層和絕緣層的外圍部分，可以被處理以顯示出 尖細和傾斜的輪廓，以此方式頂端平面及其水平面以超過 垂直的角度互相交叉，此部分將在後面詳述。 經濟部智慧財產局員工消費合作社印製 假如這半導體基體被鈾刻成階梯輪廓’那麼蝕刻過程 可能是濕式蝕刻或乾式鈾刻。爲了對矽層蝕刻’氫氟化物 和硝酸的混合溶液或是T M A Η (三甲基氫氧化銨）可以 當濕式蝕刻的鈾刻劑，而氯，氟化碳（c F 4 )，氟化硫（ S F 6 )，可以當乾式蝕刻的蝕刻劑。同樣地，爲了蝕刻氧 化矽層（絕緣層2 )，氫氟酸溶液可以廣泛使用在濕式蝕 刻過程，C Η 3可以使用在乾式鈾刻過程。而蝕刻的模式可 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 45魏 44 ^ A7 B7 五、發明說明（1G) 以是等向或是無向的。 一個等向的鈾刻過程中，爲了發明的目的，半導體靥 和絕緣層使用邊緣蝕刻器和邊緣磨光器使其顯示出尖細輪 廓。 下面的實施例可以藉由上述的第一實施例以不同的方 法修正而得。 (第二實施例） 經濟部智慧財產局員工消費合作社印製 下面的製造過程可以使用在第二實施例。首先，絕緣 體上基體5 (圖2 A)可以藉由連接技術而備製。絕緣體 上基體5包括有單矽基體的支持構件1，設於支持構件1 之上的絕緣層2 ，其通常是僅使用氧氣的乾式氧化技術或 是使用蒸氣的濕式氧化技術製成，及藉由化學汽相沉積法 (CVD)磊晶成長在絕緣層2上的（矽）半導體層3。 爲了移去位於矽層2和弱連接強度的矽層3的部分，光阻 4形成在矽層3之上。然後，矽層3使用光阻4當光罩（ 圖2 C )以移除外圍極點。移除光阻4之後，重新使用光 阻6以蝕刻絕緣層2且受到一成型操作（patterning )。爲 了實現位於支持構件1之下的絕緣層2的蝕刻選擇性，絕 緣層2利用氫氟酸當鈾刻劑做濕式蝕刻。但是濕式蝕刻會 不可避免地伴隨產生邊緣蝕刻，這問題可以藉由選擇光罩 尺寸以避免蝕刻到位在矽層3之下的絕緣層2的部分而忽 略掉（圖2E)。最後，藉由移除光阻6可以獲得一 S〇I基體，其剖面圖顯示在圖2 F中。光阻4和光阻6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -13- 4 54S44 y A7 _ B7_____ 五、發明說明（11 ) 可以是一般的正型式或負型式。一個常見正型式的光阻是 藉由旋轉塗敷的樹脂。取代成型此塗敷的光阻，光罩可以 被連接到矽層3，只要蝕刻光罩適當地放在位置上。 對於這實施例準備絕緣體上基體5的方法，並沒有限 制在上面描述的方法，可以適當的方法代替。 (第三實施例） 圖3 A到3 E指示依照此種發明而製造的S Ο I基體 之第三實施例的不同製造步驟。首先，一包含絕緣層2， 和設於支持構件1上的矽層3的絕緣體上基體先備製（圖 3A)。在絕緣體上基體5上塗敷光阻4且受到一成型操 作去得到想要的式樣（圖3 B )。然後，矽層3的端點部 分和絕緣層2的端點部分被連續地蝕刻出來（圖3 C )。 結果造成矽層3和設於支持構件1上的絕緣層2沒有被光 阻4遮蓋的部分可以被連續地移除。在移除光阻4之後， 形成另一個光阻式樣6。這阻抗式樣的外圍極點必須小心 確認是位於第一阻抗式樣的外圍極點內。要注意的是：第 一光阻4只要減少而不須被移除，使得其邊界線位於原邊 界線內，而不用重新再一次塗敷光阻6以引起相同的效果 (圖 3 D )。 然後，只有矽層3的極點部分能夠被蝕刻出來，以使 得矽層3的外圍極點和絕緣層2的外圍極點產生偏移（圖 3 E )。 當光阻使用在上述的製造方法時’—個依照這發明的 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14 - 經濟部智慧財產局員工消費合作社印製 4 5 4^4 4 y A7 _ B7 五、發明說明（12) 半導體基體可以不使用照相平版印刷術製造，而蝕刻操作 可藉由膠帶遮住矽基體作處理。不同地，矽基體的周圍區 域可以藉由只能適於蝕刻物件周圍的邊緣蝕刻器作逐步地 蝕刻。而圖2 F的輪廓的外圍部分可藉由邊緣磨光器作出 來。 (第四實施例） 圖4 A到4 F指示了依照此種發明而作的S〇I基體 的第四實施例之不同製造步驟。首先，如圖4 A，一包含 有2微米厚度的絕緣層2，和設於支持構件1上的2微米 厚度矽層3的SOI基體先準備好。然後如圖4B，在絕 緣體上基體5上塗敷光阻4去得到想要的式樣。當光罩和 使用在曝光和成型操作的晶圓有相同的輪廓時，一個適於 僅暴露出晶圓的周圍部分的晶圓邊緣曝光系統，是被用以 曝光一個圓形區域，此圓形區域是位於支持構件的外圍極 點且具有一寬度L 1，用於在本實施例中的移除。 然如圖4 C，矽層3的端點區域和絕緣體上基體5的 絕緣層2之端點區域被連續地蝕刻。移開光阻4之後，塗 敷第二光阻6 ，藉由晶圓邊緣曝光系統，只有光阻6周圍 寬度L 2的部分被曝光，產生如圖4 D的光阻樣式。因此 ，第二光阻6外圍極點就能位於距離第一光阻4的外圍極 點內（L2 — L1)的地方。 由於一般晶圓邊緣曝光系統的曝光精確寬度是±0 . 1 毫米，所以L 1和L 2最好分別是大約1 . 8毫米和 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線 -15- A7 B7 4 5 4^4 4 Ύ 五、發明說明（13) 2 . 0毫米。在樣式操作中，使用經過改良準確度的曝光 系統，可以減少第一光阻4的外圍極點和第二光阻6的外 圍極點之間的誤差。 然而，在圖4 E的絕緣層蝕刻中，假如使用等向蝕刻 技術，當這絕緣層具有4 5度的尖細輪廓時，邊緣蝕刻的 寬度（2微米）就會等於絕緣層2的厚度。因此，當這寬 度小於絕緣層2邊緣蝕刻的可能程度（2微米）時，矽層 3的底部就可能被切下。 因此，爲了使這實施例可用，第一光阻4和第二光阻 6的寬度之間的距離（L 2 — L 1 )必須大於絕緣層2被 邊緣蝕刻的程度。雖然這距離沒有上限，但當這距離太大 時，會使能從矽活性層製造的設備數量減少。依據曝光系 統的準確度，這距離最好大於5微米。當使用晶圓邊緣曝 光系統時，1 0 0微米到5 0 0微米之間的距離是比較好 的。 在圖4 E中，只有矽層3的外圍部分能夠被蝕刻出來 ，移開光阻6完成移去S Ο I基體的外圍部分之操作以產 生圖4 F的形狀，其中f約等於2 · 0毫米，e約等於 1.8毫米，d約等於198微米。 以此實施例，任何在矽層3和S Ο I基體5上的絕緣 層2的缺口現象可以被避免發生。 (第五實施例） 在這實施例中，絕緣層水平面的傾斜角度小於半導體 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝 I.---訂---------線 經濟部智慧財產局員工消費合作社印製 -16- 4 5 4¾ 4 4 Α7 Β7 五、發明說明（14) 層水平面的傾斜角度。 (請先閲讀背面之注意事項再填寫本頁) 圖5 A到5 F圖表指示依照此種發明而作的s Ο I基 體之第五實施例的不同製造步驟。首先，如圖5 A，一絕 緣體上基體5包含有2微米厚度的氧化矽層作爲絕緣層， 和設於支持矽基體1上的2微米厚度矽層3藉由連接技術 而備製。然後如圖5 B，在絕緣體上基體5上塗敷第一光 阻6去得到想要的式樣。 在此實施例中，實施成型操作藉由使用一個直徑L 2 (=0 . 2毫米）比晶圓小一半，外圍類似晶圓的光罩， 以致只有沿著晶圓邊緣寬度L 2的區域被曝光。 經濟部智慧財產局員工消費合作社印製 如圖5 C，只有矽層3的端點部分能夠被蝕刻出來。 假如是使用濕式鈾刻的話，鹼性T M A Η (三甲基氫氧化 銨）或氫氟酸和硝酸的混合蝕刻液適合使用。但假如是使 用乾式蝕刻的話那麼使用C F 4，S F 6氣體的R I Ε (離 子反應蝕刻）或C D Ε (化學乾式蝕刻）就適合使用。當 等向蝕刻發生在濕式蝕刻系統中時，適用於等向蝕刻的條 件亦可以被選擇用於乾式蝕刻。例如，在一平行板反應離 子蝕刻系統中，使用高壓放電壓力（5 0 P a )氣體S F6 ，0 2的等向基蝕刻操作，且適於縮短離子的平均自由路徑 和離子蝕刻速率。 蝕刻操作等向完美地進行，使得矽層3的水平面變細 ，並和頂端平面的夾角成鈍角。此時，A G 3等於4 5度 (圖5 C P )。同時，可獲得一相當大的蝕刻選擇性在下 面的氧化砂層2和砂層3之間的触刻速率’使得結果只有 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 5 艰4 4 > A7 _____B7 五、發明說明（15) 矽層3能夠被蝕刻成尖細狀。 (請先閱讀背面之注意事項再填寫本頁) 移開光阻6之後，第二光阻4被塗敷到晶圓，且只有 在沿著晶圓邊緣寬度L1區域被曝光藉由使用一個與第一 光罩類似的輪廓，但是比起後者大了 8微米的光罩以產生 —成型光阻4如圖5D中所示。假如L1是1·992毫 米，光阻2的阻抗式樣將有外圍極點，並且離開第一光阻 6達8毫米。 經濟部智慧財產局員工消費合作社印製 如圖5 E，在S Ο I基體5中，只有氧化矽層2的外 圍部分被蝕刻出來。假如是使用濕式鈾刻的話，例如緩衝 氫氟酸（B H F )溶液的蝕刻溶液比較適合用於蝕刻操作 。假如是使用乾式蝕刻的話，那麼使用C F 4，S F 6，或 Η2氣體的R I Ε (離子反應蝕刻）或CDE (化學乾式飩 刻）較適合使用。當等向蝕刻發生在濕式蝕刻的系統中時 ，適合於等向蝕刻的條件亦應選擇用於乾式蝕刻。可以使 用緩衝氫氟酸（B H F )溶液直到氧化矽層2過鈾刻（ over-etched )到一·輕微程度，而且角度A G 2等於3 Ο μ 。同時，在下面的氧化矽層2和矽層3之間的蝕刻速率可 以實現夠大的蝕刻選擇性，以確保只有氧化矽層2能夠被 倉虫刻成角度A G 2等於3 0的尖細狀，如圖5 Ε，（亦參閱 圖 5 F P ) 〇 當氧化矽層2的外圍部分被蝕刻成具有A G 2等於 3 0 °的尖細狀時，厚度有2微米的絕緣氧化矽層發生
I 2 . 8微米的邊緣蝕刻。於是當寬度小於絕緣層2可能的 邊緣碩蝕刻程度時，矽層3的底部可能被切下。 -18- ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 五、發明說明（16) (請先閱讀背面之注意事項再填寫本頁) 因此，爲了使這實施例可用，第一光阻6和第二光阻 4的寬度之間的距離（L 2 — L 1 )必須大於絕緣層2被 邊緣蝕刻的程度。雖然這寬度沒有上限，但當這距離太大 時，會使能從矽層製造的設備數量減少。依據曝光系統的 準確度，這距離最好大於5微米。當使用晶圓邊緣曝光系 統時，1 0 0微米到5 0 0微米之間的距離是比較好的。 最後，如圖5 F，光阻4被移開以產生具有角度 A G 2等於3 0度和梯形寬等於5 . 2微米的尖細梯形輪 廓。使用這尖細且梯形的輪廓，這晶圓在淨化及蝕刻過程 中，不會產生因邊緣蝕刻產生的切割。當矽層3發生切割 現象，且/或淨化水不夠時，任何切割均會產生粒子。假 如這氧化矽層已被期待變成一個邊緣蝕刻的犧牲品，任何 邊緣蝕刻現象可以防止藉由第一光阻6和第二光阻4的寬 度之間提供一個大的差距來使氧化矽層不會發生切割。然 後，當絕緣層的極端部分移去寬度e ( = L1)之後，半 導體基體製造完成。 (第六實施例） 經濟部智慧財產局員工消費合作社印製 圖6 A到6 F圖表指示依照此種發明而作的S Ο I基 體的第六實施例的不同製造步驟。首先，如圖6 A ’ 一 8 吋直徑（2 0 0毫米）SOI基體5包含有以2 0 0毫微 米厚度的氧化矽層2作爲絕緣層，和設於支持矽基體1上 的2 0 0毫微米厚度矽層3藉由連接技術而備製。 如圖6 B，在絕緣體上基體5上使用第一光罩膠帶 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -19- 4 5 4炙 4 4 A7 B7 五、發明說明（17) 1 4，並使其中心對準晶圓的中心。具有直徑是 1 9 6 . 8毫米的光罩膠帶1 4適用於在這實施例中。然 後如圖6 C，矽層3的端點部分和絕緣層2的端點部&丰目 繼被蝕刻出來。藉由控制蝕刻週期，使絕緣層2的水平面 和矽層3的水平面成銳角度的傾斜。 然後，使用剝膠帶器剝去光罩膠帶之後，如圖6 D ’ 使用另一直徑是1 9 6 . 0毫米的光罩膠帶1 6，並使其 中心對準晶圓的中心。這樣就可以使在它的外圍區域的任 何一點的第一光罩膠帶14落於第二光罩膠帶16之內 0 . 4毫米。這個値的選擇是因爲膠帶應用器準確度的需 要。在這實施例中，大約是±0 · 2毫米。假如膠帶應用 器的準確度更好的話，那麼從第一光罩膠帶1 4曝光區域 (L 1 )的寬度和從第二光罩膠帶1 6曝光區域的寬度（ L 2 )之間的距離（L 2 — L 1 )減小。雖然這些寬度（ L 1，L 2 )沒有上限，但當這寬度太大時，會使能從矽 層製造的設備數量減少。因此’依據膠帶應用器的準確度 ，它們最好是在1 0微米和1毫米之間。實際上，1 〇 〇 微米和4 Q 0微米之間是更好的。 然後，如圖6 E，只有矽層3的外圍部分被蝕刻出來 ，在使用剝膠帶器剝去光罩膠帶1 6之後’使得s Ο I基 體外圍部分呈現階梯輪廓，如圖6 F。 雖然由於光罩膠帶1 4和1 6的準確性不能像光阻一 樣使得階梯的高度是在數微米之間’但是使用光罩膠帶 1 4和1 6包含顯影溶液的價格卻只是光阻的一半。特別 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 、裝------— —訂— 1 —--線 經濟部智慧財產局員工消費合作社印製 -20- Α7 Β7 Χ5Α\άΛ ν 五、發明說明（18 ) 是膠帶應用器和剝膠帶器的價格遠低於阻抗塗裝和曝光系 統’也使得這項使用光罩膠帶的技術有很大的益處。 (第七實施例） 圖7 A到7 C圖表指示依照此種發明而作的絕释體上 基體的第七實施例的不同製造步驟。首先，如圖7A，一 8吋直徑（200毫米）SOI基體5包含有以200毫 微米厚度的氧化矽層2作爲絕緣層，和設於支持矽基體1 上的2 0 0毫微米厚度矽層3藉由連接技術而備製。 S〇I基體5的矽層3藉由使用在蝕刻晶圓的旋轉式 薄片邊緣蝕刻器進行蝕刻，其結構圖在圖8 A。如此的邊 緣蝕刻器描述在日本專利第7 — 1 5 8 9 7號。它包含一 個旋轉墊7，使得這晶圓被蝕刻當被壓下這浸泡在蝕刻液 中的旋轉墊7。在蝕刻過程中，氮氣經由基體上方的環型 管口吹出以避免蝕刻液的蒸氣吹向晶圓表面，同時也使這 邊緣蝕刻器不需要使用蝕刻光罩。 用於蝕刻矽層3的旋轉墊7的深度DP 3大約是 1 . 8毫米，適當選擇旋轉墊7反抗晶圓的壓力可以控制 這蝕刻深度。然後，矽層3會在晶圓端蝕刻出約1 . 8至 2 . 0毫米的尖細狀輪廓。同時，在鹼性T M A Η (三甲 基氫氧化銨）溶液中，氧化矽層2和矽層3之間的蝕刻速 率可以獲得一夠大的蝕刻選擇性，以確保只有矽層3能夠 被蝕刻出來。另外也可以選擇適當混合比例的氫氟酸和硝 酸混合液以達到想要的蝕刻選擇性。這矽層是被加工以顯 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ''裝--------訂---------線， 經濟部智慧財產局員工消費合作社印製 -21 - A7 B7 經濟部智慧財產局員工消費合作社印製 4 5 4S4 4 > 五、發明說明（19) 示輪廓如圖7B中所示。 ‘ 在以純水取代做爲蝕刻液後’氧化砂層2的外 可藉由如圖8 B的設備蝕刻。用於蝕刻氧化砂層2 墊8的深度DP2大約是1.4毫米’適當選擇旋 反抗晶圓的壓力可以控制這蝕刻深度。然後’這氧 2的外圍極點被蝕刻，而且從支持構件的相關外圍 得凹陷距離e等於1 · 4到1 . 6毫米以顯示出一 尖細的輪廓。同時，在氫氟酸或緩衝氫氟酸蝕刻液 得氧化矽層2和矽層之間的蝕刻速率可以獲得一夠 刻選擇性，以確保只有氧化矽層2能夠被蝕刻出來 具有階梯和適當尖細形狀的外圍部分顯示在圖7 C。 使用在這實施例包含旋轉墊的邊緣蝕刻器，第 和第二蝕刻的操作具有個別的深度D P 3等於1 . ，DP2等於1 . 8毫米，差了 〇 . 4毫米。曝光 度的差異（ί - e )可以藉選擇適當的參數而縮小 鈾刻操作而得的尖細輪廓可經由蝕刻液，旋轉墊反 的壓力，和其他的因素作修正。 雖然這些寬度（f - e )沒有上限，但當這寬 - e )太大時’會使能從矽層製造的設備數量減少 在一般的邊緣蝕刻器中，這寬度（f 一 e )最好是 微米和1暈米之間。實際上，1〇〇微米和5 〇〇 間是更好的。最後’使用純水代替餓刻液以獲得具 和適當尖細形狀的外圍部分。 當因爲尖細形狀輪廓而必須移去部分的寬度很 圍部分 的旋轉 轉墊7 化ϊ夕層 極點測 個稍微 中，使 大的蝕 。一個 一蝕刻 4毫米 區域寬 ’因爲 抗晶圓 度（f 。所以 在1 0 微米之 有階梯 大時， (請先閱讀背面之注意事項再填寫本頁) V裝--------訂---------線： -22- 4 545,4 4 > Α7 Β7 五、發明說明（20) 因爲沒有使用光阻或膠帶，使用邊緣鈾刻器就成本而論是 有利的。 在這實施例所使用的邊緣蝕刻器，可以旋轉式邊緣磨 光器代替。可以達到本發明目的的邊緣磨光器，是旋轉形 帶有旋轉墊，適合被供應以拋光劑，並且假如在墊子與基 體之間的角度變化時可有效地拋光。磨光產品的輪廓可藉 由按在墊上以反抗基體的壓力，及選擇墊子的材料和硬度 來控制。假如這S 0 I層很厚，而且要移除的S 0 I基體 的外圍部分很寬，那麼磨光的操作會是很費時的。因爲沒 有使用光阻或膠帶，使用邊緣磨光器就成本而論是有利的 〇 此外，膠帶和邊緣蝕刻器（或邊緣磨光器）可以組合 使用，也就是膠帶用在第一（或第二）蝕刻操作，而邊緣 蝕刻器（或邊緣磨光器）使用在第二（或第一，看何者適 合）蝕刻操作。更廣泛地說，從絕緣體上基體移除區域的 寬度，尖細輪廓及處理費用的觀點來說，光阻，膠帶，邊 緣蝕刻器，邊緣磨光器可以適當地組合使用。 (第八實施例） 圖9 A圖表指示依照此種發明而作的第八實施例的半 導體基體的外圍部分。圖9 B圖表指示同樣的實施例經過 水平面飩刻之後的外圍部分（S 12)。另一方面，圖 1 Ο A圖表指示作爲比較用的半導體基體的外圍部分。圖 1 ◦ B圖表指示同樣的半導體基體經過水平面蝕刻之後的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） "Τ' ' (請先閱讀背面之注意事項再填寫本頁) 裝 ----訂---------線： 經濟部智慧財產局員工消費合作社印製 4 5 4^4 4 > A7 B7 五、發明說明（21 ) 外圍部分。 (請先閱讀背面之注意事項再填寫本頁) 在圖1 Ο A的例子中，當半導體基體使用以包含氫氟 酸的淸潔液作R C A淸潔時，會有邊緣蝕刻效應。在半導 體層3外圍極點之下（絕緣層2的外圍極點頂端）會產生 切口 UC，如圖10B。 相反地，在第八實施例的例子中’半導體層3和絕緣 層2在外圍部分產生階梯輪廓，使絕緣層2有個梯形顯示 在圖9 A，絕緣層2的外圍極點頂端和半導體層3的外圍 極點底部之間沒有偏差。假如，絕緣層2的外圍極點頂端 和半導體層3的外圍極點底部之間偏差不低於2微米，則 會有輕微的邊緣蝕刻現象發生。因此，將使在圖9 A的結 構中不會有切口出現。 另一方面，如同在圖1 0A的例子中，半導體層3的 外圍部分和絕緣層2的外圍部分之水平表面互相排列成線 沒有偏移，在絕緣層2的外圍極點頂端就會發生邊緣蝕刻 現象並導致如圖10B切口的發生。 經濟部智慧財產局員工消費合作社印製 在上述圖9 A的結構中，絕緣層2的外圍極點頂端和 半導體層3的外圍極點底部之間偏差d不低於2微米，這 制可以被定義成邊緣蝕刻程度的函數，特別是當邊緣蝕 刻的程度在包含一施加在絕緣層2上的邊緣蝕刻的處理中 是顯著的時。偏移d的下限被定義成邊緣蝕刻程度的函數 時，偏差d的上限也可以被定義成半導體層有效利用程度 的函數，而其視晶圓尺寸，半導體晶片的尺寸和數量，以 及其他因素而定。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -24- A7 B7 4 5 4X4 4 五、發明說明（22 ) 有鑒於一般生產半導體基體的淸潔和操作過程’偏差 d通常不少於2微米且不超過1毫米，最好是不少於5微 米且不超過1毫米，更好的是不少於1 0 〇微米且不超過 5 0 0微米， (第九實施例） 圖1 1圖表指示依照此種發明而作的第九實施例的半 導體基體的外圍部分。這實施例藉由修正圖9人的結構而 得且分別在半導體層3的水平面及支持構件1外圍部分的 底部平面，水平面，頂端平面形成的薄絕緣膜2 4，2 1 ，2 2 和 2 3。 在這實施例中，絕緣層2的外圍極點頂端和半導體層 3的外圍極點底部之間偏差爲d，因爲其不小於2微米’ 所以會在沿著半導體基體的極點產生階梯輪廓並且不會產 生切口。 如此的結構可經由罩住半導體層3的頂端平面，氧化 圖9 A的結構而得，或是氧化圖9 A結構的整個表面，再 把半導體層3頂端平面的氧化膜移除而得到。 (第十實施例） 圖1 2是依照此發明而做的半導體基體第十實施例的 橫切面圖，僅顯示其一外圍部。支持構件1在頂端和底部 的外圍極點是傾斜的。半導體層3的外圍極點底部和絕緣 層2外圍極點頂端位移超過2微米，以使得在絕緣層2頂 適用中國國家標準（CNS)A4規格（210 X 297公釐） Ί J— I! ί !-裝 —1— 訂！^--線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -25 A7 B7 454R44 ~y 五、發明說明（23) 面產生梯形。 此外，絕緣層2的外圍極點底部和支持構件1的外圍 極點的偏差超過1毫米。 當在圖1 2的結構中，半導體層3的厚度大於絕緣層 2的厚度時，前者的厚度可以被改變使其小於後者的厚度 。此外，層2和3的水平面可以被縮小’且在圖1 1中， 支持構件底面的外圍部分的水平面可以塗上絕緣層（2 1 ，2 2 )。要注意的是：依據本發明，半導體基體的支持 構件1的厚度是數百微米，遠比層2，3大得多。 如上所述，在比較好的實施例中，半導體層和絕緣層 可以部分移去弱接合力的區域’特別是在S 0 I基體的外 圍極點部分，使得在沿著半導體層外圍極點和絕緣層的外 圍極點可以產生階梯輪廓以有效避免出現切割現象，製造 出高品質的S 0 I基體。 此外，半導體層和絕緣層的水平面可以傾斜而有效避 免切割現象，以製造出高產量的S〇I基體。 一個S IMOX晶圓可以當做適合此發明的SO I基 體。 (範例）
備製一 8吋矽晶圓當做是原始的晶圓，表面被陽極化 成爲大約1 0微米深的小孔。所產生的多孔層以4 0 0 °C 作熱氧化，然後浸入稀釋的氫氟酸溶液以移去多孔層頂面 的氧化膜。接著將此樣本放入氫氣中預熱，於是以C V D 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ~ ' (請先閱讀背面之注意事項再填寫本頁) 裝 ----訂---------線. 經濟部智慧財產局員工消費合作社印製 4 54144 V A7 、 __B7___ 五、發明說明（24 ) 法在多孔層上磊晶成長1 2 0毫微米的非多孔矽層。 然後把這以磊晶成長的矽層表面氧化產生4 0毫微米 厚的氧化膜。在把它作熱處理之前，把—分開備製的8-inch 晶圚接合到原始晶圓接上作爲操作晶圓。 然後，把這原始晶圓從後面接地再以R I E曝露這多 孔層。藉由包含氫氟酸，過氧化氫和酒精的蝕刻液選擇移 去多孔層。然後再把這樣本放在氫氣中作熱處理’於是這 非多孔矽層的曝光表面轉移到操作晶圓，以產生一 s 0 1 基體。 上述的步驟參考圖7 A到7 C，製成的半導體基體具 有在圖7 C中的結構。 類似的半導體基體的樣本被重複地淸潔和備製。每次 淸潔之後，測量附著在半導體基體樣本上的粒子數。 結果可以發現，直徑大於0 . 1 5微米的粒子數量在 每平公方0 . 0 2到0 . 1之間，而且所有的樣品差別不 大。 (比較例） 就如同上個例子，準備好數個S 0 I基體’再依照圖 1 3 A到1 3 E的方法，然後再對所獲得的半導體基體重 複淸潔，每次淸潔之後·，測量附著在半導體基體樣本上的 粒子數。 結果可以發現，直徑大於0 . 1 5微米的粒子數量在 每平公方0·05到0.4之間，而且每次測量的結果變 (請先閱讀背面之注意事項再填寫本頁) 裝i I I ί I訂·！ ----線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -27- 4 5 4¾ 4 4 > A7 _B7__ 五、發明說明（25 ) 動很大。每次增加的粒子以直徑在0 . 0 5微米到0 . 4 微米的粒子爲最多。 (請先閱讀背面之注意事項再填寫本頁) ''裝--------訂---------線/ 經濟部智慧財產局員工消費合作社印製 -28- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Claims (1)
1545,44 > A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 、申請專利範圍 1 種半導體基體，包含有一支持構件 持構件之上的絕緣層和一設於絕緣層之上的半 特徵爲： 該半導體層的外圍極點位於支持構件外圍 ，而該絕緣層的外圍極點.位於該半導體層的外 支持構件的外圍極點之間以使得包含該絕緣層 層的半導體基體的外圍部分顯示出階梯輪廓。 2 .如申請專利範圍第1項之半導體基體 導體層的外圍極點位於該絕緣層的外圍極點的 導體層外圍極點和該絕緣層外圍極點的分開距 當該絕緣層進行蝕刻時的邊緣蝕刻程度。 3 .如申請專利範圍第1項之半導體基體 緣層具有一梯形在外圍部分的上表面，而且這 平面的傾斜角度不可大於4 5度。 4 . 一種製造半導體基底的方法，製造如 圍第1項的半導體基底，此方法特徵在.於包含 從該絕緣層移去極端部分且亦從該半導體層移 ，以便使該絕緣層的外圍極點和該半導體層的 於該支持構件的外圍極點以內，且從該半導體 部分以便使該半導體層外圍極點置於該絕緣層 內。 5 . —種製造半導體基底的方法，製造如 圍第1項的半導體基底，此方法特徵在於包含 從該半導體層移去極端部分以便使該半導體層 ，一設於支 導體層，其 極點的內部 圍極點和該 和該半導體 ，其中該半 內部，該半 離不可小於 ，其中該絕 外圍部分水 申請專利範 以下步驟： 去極端部分 外圍極點位 層移去極端 外圍極點之 申請專利範 以下步驟： 的外圍極點 (請先閲讀背面之注意事項再填寫本頁) ------訂----------5--—1------ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -29- A8 B8 C8 D8 454¾44 > 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 位於該支持構件的外圍極點和該絕緣層的外圍極點以內， 且移去絕緣層極端部分以便使該絕緣層外圍極點置於該半 導體層和該支持構件的外圍極點之內。 6. 如申請專利範圍第5項之製造半導體基底的方法 ，其中該步驟爲從該半導體移去極端部分及從該絕緣層移 去極端部分，包括一阻抗應用步驟及一蝕刻步驟。 7. 如申請專利範圍第4或5項之製造半導體基底的 方法，進一步包含步驟爲：準備一有多孔單晶矽層和非多 孔單晶矽層，以絕緣層插入連接第一構件和第二構件以製 造有非多孔單晶矽層在內的多層結構，及從該多層結構移 去該多孔單晶矽層，該步驟是被導引在移除該極端部分的 該步驟之前。 經濟部智慧財產局員工消費合作社印製 8 .如申請專利範圍第4或5項之製造半導體基底的 方法，進一步包含步驟爲：在一單晶矽晶圓結構的表面上 形成一氧化矽層，藉由從氧化矽層邊植入氫離子或稀有氣 體離子以在單晶矽晶圓內形成微氣泡層，連接該矽層到一 分開的支持構件，該步驟是被導引在移除該極端部分的該 步驟之前。 9 .如申請專利範圍第4或5項之製造半導體基底的 方法，其中爲了使該半導體層外圍極點位於該絕緣層外圍 極點內部，而用於從該半導體層移去端點部分之步驟的蝕 刻光罩和用於從該絕緣層移去端點部分之步驟的蝕刻光罩 的差異要在5微米和1毫米之間。 10 .如申請專利範圍第4或5項之製造半導體基底 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -30- A8 B8 C8 D8 4-54^4 4 六、申請專利範圍 的方法，其中爲了使該半導體層外圍極點位於該絕緣層外 圍極點內部，而用於從該半導體層移去端點部分之步驟的 蝕刻光罩和用於從該絕緣層移去端點部分之步驟的蝕刻光 罩的差異要在1 0 0微米和5 0 0微米之間。 11.如申請專利範圍第4或5項之製造半導體基底 的方法，其中從該半導體層移去端點部分和從該絕緣層移 去端點部分的步驟包含了連接蝕刻光罩膠帶，蝕刻’和剝 去膠帶等步驟。 12·如申請專利範圍第4或5項之製造半導體基底 的方法，其中從該半導體層移去端點部分和從該絕緣層移 去端點部分的步驟可以藉由邊緣蝕刻器或邊緣磨光器實施 0 1 3 ·如申請專利範圍第1項之半導體基體，其中在 該半導體層外圍極點的底端和該絕緣層外圍極點的頂端之 間的偏差不小於2微米。 1 4 .如申請專利範菌第1或1 3項之半導體基體， 其中該半導體層的外圍部分的水平平面和（或）該絕緣層 的外圍部分的水平平面是傾斜的。 15.如申請專利範圍第1或13項之半導體基體， 其中每一個該半導體層和該絕緣層在水平面和其頂端平面 之間顯示出直角或鈍角。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ¥.--------訂---------線/ 經濟部智慧財產局員工消費合作社印製 -31 -
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306698 | 1998-02-04 | ||
| JP37031698 | 1998-12-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW454244B true TW454244B (en) | 2001-09-11 |
Family
ID=26360364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088101399A TW454244B (en) | 1998-02-04 | 1999-01-29 | Semiconductor substrate and method of manufacturing the same |
Country Status (8)
| Country | Link |
|---|---|
| US (3) | US6417108B1 (zh) |
| EP (1) | EP0935280B1 (zh) |
| KR (1) | KR100360979B1 (zh) |
| CN (1) | CN1145200C (zh) |
| AT (1) | ATE268943T1 (zh) |
| DE (1) | DE69917819T2 (zh) |
| SG (1) | SG78332A1 (zh) |
| TW (1) | TW454244B (zh) |
Families Citing this family (254)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020166284A1 (en) * | 2001-03-12 | 2002-11-14 | Weder Donald E. | Sheets of material having a first printed pattern on an upper surface thereof and a second printed pattern on a lower surface thereof |
| IL119523A0 (en) * | 1996-10-30 | 1997-01-10 | Algotec Systems Ltd | Data distribution system |
| US20050280155A1 (en) * | 2004-06-21 | 2005-12-22 | Sang-Yun Lee | Semiconductor bonding and layer transfer method |
| US8018058B2 (en) * | 2004-06-21 | 2011-09-13 | Besang Inc. | Semiconductor memory device |
| US8058142B2 (en) * | 1996-11-04 | 2011-11-15 | Besang Inc. | Bonded semiconductor structure and method of making the same |
| DE60029578T2 (de) * | 1999-10-14 | 2007-07-26 | Shin-Etsu Handotai Co., Ltd. | Verbundscheiben-herstellungsmethode |
| JP3687848B2 (ja) * | 2001-11-28 | 2005-08-24 | 日立金属株式会社 | 光合分波器用薄膜フィルターおよびその製造方法 |
| KR20030044205A (ko) * | 2001-11-29 | 2003-06-09 | 동부전자 주식회사 | 반도체 제조 장치 및 방법 |
| US6768965B2 (en) * | 2002-04-18 | 2004-07-27 | Seh America, Inc. | Methods and computer program products for characterizing a crystalline structure |
| EP1507292B1 (en) * | 2002-05-20 | 2012-05-02 | Sumco Corporation | Method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method |
| FR2842651B1 (fr) * | 2002-07-17 | 2005-07-08 | Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support | |
| US7594967B2 (en) * | 2002-08-30 | 2009-09-29 | Amberwave Systems Corporation | Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy |
| KR100951898B1 (ko) * | 2002-12-09 | 2010-04-09 | 삼성전자주식회사 | 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법 |
| US20100133695A1 (en) * | 2003-01-12 | 2010-06-03 | Sang-Yun Lee | Electronic circuit with embedded memory |
| FR2850390B1 (fr) * | 2003-01-24 | 2006-07-14 | Soitec Silicon On Insulator | Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite |
| US7122095B2 (en) * | 2003-03-14 | 2006-10-17 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Methods for forming an assembly for transfer of a useful layer |
| FR2852445B1 (fr) * | 2003-03-14 | 2005-05-20 | Soitec Silicon On Insulator | Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique |
| US7022247B2 (en) * | 2003-03-26 | 2006-04-04 | Union Semiconductor Technology Corporation | Process to form fine features using photolithography and plasma etching |
| US8071438B2 (en) * | 2003-06-24 | 2011-12-06 | Besang Inc. | Semiconductor circuit |
| US20100190334A1 (en) * | 2003-06-24 | 2010-07-29 | Sang-Yun Lee | Three-dimensional semiconductor structure and method of manufacturing the same |
| US7105431B2 (en) * | 2003-08-22 | 2006-09-12 | Micron Technology, Inc. | Masking methods |
| US20050045206A1 (en) * | 2003-08-26 | 2005-03-03 | Smith Patricia Beauregard | Post-etch clean process for porous low dielectric constant materials |
| US7354631B2 (en) * | 2003-11-06 | 2008-04-08 | Micron Technology, Inc. | Chemical vapor deposition apparatus and methods |
| US20050161808A1 (en) * | 2004-01-22 | 2005-07-28 | Anderson Douglas G. | Wafer, intermediate wafer assembly and associated method for fabricating a silicon on insulator wafer having an improved edge profile |
| US7115524B2 (en) * | 2004-05-17 | 2006-10-03 | Micron Technology, Inc. | Methods of processing a semiconductor substrate |
| US7364953B2 (en) * | 2004-10-22 | 2008-04-29 | Freescale Semiconductor, Inc. | Manufacturing method to construct semiconductor-on-insulator with conductor layer sandwiched between buried dielectric layer and semiconductor layers |
| DE102004054564B4 (de) * | 2004-11-11 | 2008-11-27 | Siltronic Ag | Halbleitersubstrat und Verfahren zu dessen Herstellung |
| FR2880184B1 (fr) | 2004-12-28 | 2007-03-30 | Commissariat Energie Atomique | Procede de detourage d'une structure obtenue par assemblage de deux plaques |
| CN100437353C (zh) * | 2004-12-29 | 2008-11-26 | 南京大学 | 纳米印章技术中纳米级模板的制备方法 |
| US20110143506A1 (en) * | 2009-12-10 | 2011-06-16 | Sang-Yun Lee | Method for fabricating a semiconductor memory device |
| US8367524B2 (en) * | 2005-03-29 | 2013-02-05 | Sang-Yun Lee | Three-dimensional integrated circuit structure |
| FR2899594A1 (fr) | 2006-04-10 | 2007-10-12 | Commissariat Energie Atomique | Procede d'assemblage de substrats avec traitements thermiques a basses temperatures |
| KR100855834B1 (ko) * | 2007-05-25 | 2008-09-01 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| JP5245380B2 (ja) * | 2007-06-21 | 2013-07-24 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| FR2935536B1 (fr) | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
| FR2935535B1 (fr) * | 2008-09-02 | 2010-12-10 | S O I Tec Silicon On Insulator Tech | Procede de detourage mixte. |
| JP5244650B2 (ja) * | 2009-02-26 | 2013-07-24 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| US8476165B2 (en) | 2009-04-01 | 2013-07-02 | Tokyo Electron Limited | Method for thinning a bonding wafer |
| US9711407B2 (en) | 2009-04-14 | 2017-07-18 | Monolithic 3D Inc. | Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer |
| US8378715B2 (en) | 2009-04-14 | 2013-02-19 | Monolithic 3D Inc. | Method to construct systems |
| US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
| US8405420B2 (en) | 2009-04-14 | 2013-03-26 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
| US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
| US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
| US7986042B2 (en) | 2009-04-14 | 2011-07-26 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8427200B2 (en) | 2009-04-14 | 2013-04-23 | Monolithic 3D Inc. | 3D semiconductor device |
| US8754533B2 (en) | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
| US8373439B2 (en) | 2009-04-14 | 2013-02-12 | Monolithic 3D Inc. | 3D semiconductor device |
| US8362800B2 (en) | 2010-10-13 | 2013-01-29 | Monolithic 3D Inc. | 3D semiconductor device including field repairable logics |
| US8384426B2 (en) | 2009-04-14 | 2013-02-26 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
| US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
| US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
| US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8536023B2 (en) | 2010-11-22 | 2013-09-17 | Monolithic 3D Inc. | Method of manufacturing a semiconductor device and structure |
| US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
| US8294159B2 (en) | 2009-10-12 | 2012-10-23 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8581349B1 (en) | 2011-05-02 | 2013-11-12 | Monolithic 3D Inc. | 3D memory semiconductor device and structure |
| US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
| US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
| US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8450804B2 (en) | 2011-03-06 | 2013-05-28 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
| KR101224140B1 (ko) * | 2009-12-30 | 2013-01-18 | 에스케이하이닉스 주식회사 | 반도체 장치 제조방법 |
| US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
| US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
| US8373230B1 (en) | 2010-10-13 | 2013-02-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
| FR2957189B1 (fr) | 2010-03-02 | 2012-04-27 | Soitec Silicon On Insulator | Procede de realisation d'une structure multicouche avec detourage post meulage. |
| FR2961630B1 (fr) | 2010-06-22 | 2013-03-29 | Soitec Silicon On Insulator Technologies | Appareil de fabrication de dispositifs semi-conducteurs |
| KR101134819B1 (ko) | 2010-07-02 | 2012-04-13 | 이상윤 | 반도체 메모리 장치의 제조 방법 |
| US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
| US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
| US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
| US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
| US8338266B2 (en) | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
| FR2964193A1 (fr) | 2010-08-24 | 2012-03-02 | Soitec Silicon On Insulator | Procede de mesure d'une energie d'adhesion, et substrats associes |
| US8963337B2 (en) * | 2010-09-29 | 2015-02-24 | Varian Semiconductor Equipment Associates | Thin wafer support assembly |
| US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
| US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
| US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
| US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
| US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
| US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
| US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
| US8379458B1 (en) | 2010-10-13 | 2013-02-19 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
| US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
| US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
| US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
| US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
| US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
| US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
| US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
| US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US8329051B2 (en) * | 2010-12-14 | 2012-12-11 | Lam Research Corporation | Method for forming stair-step structures |
| JP5981725B2 (ja) * | 2011-02-18 | 2016-08-31 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
| US8541296B2 (en) * | 2011-09-01 | 2013-09-24 | The Institute of Microelectronics Chinese Academy of Science | Method of manufacturing dummy gates in gate last process |
| US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
| US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
| US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
| US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
| US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
| US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| KR20130137475A (ko) * | 2012-06-07 | 2013-12-17 | 삼성전자주식회사 | 기판 처리방법 및 그에 사용되는 서포트 기판 |
| US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
| US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
| US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
| US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
| US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
| US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US9741603B2 (en) * | 2013-05-01 | 2017-08-22 | Shin-Etsu Chemical Co., Ltd. | Method for producing hybrid substrate, and hybrid substrate |
| CN103560105A (zh) * | 2013-11-22 | 2014-02-05 | 上海新傲科技股份有限公司 | 边缘光滑的半导体衬底的制备方法 |
| US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
| US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9337064B2 (en) * | 2014-09-15 | 2016-05-10 | Micron Technology, Inc. | Methods of protecting peripheries of in-process semiconductor wafers and related in-process wafers and systems |
| US10680017B2 (en) | 2014-11-07 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device |
| US9673057B2 (en) | 2015-03-23 | 2017-06-06 | Lam Research Corporation | Method for forming stair-step structures |
| US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| CN108401468A (zh) | 2015-09-21 | 2018-08-14 | 莫诺利特斯3D有限公司 | 3d半导体器件和结构 |
| US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
| US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
| US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
| US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
| US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US12016181B2 (en) | 2015-10-24 | 2024-06-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US9741563B2 (en) | 2016-01-27 | 2017-08-22 | Lam Research Corporation | Hybrid stair-step etch |
| US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
| US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
| US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
| US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
| US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| CN106803482B (zh) * | 2017-02-14 | 2020-01-24 | 上海华虹宏力半导体制造有限公司 | 一种用于减少晶圆边缘良率测试问题的方法 |
| TWI636165B (zh) | 2017-08-04 | 2018-09-21 | 財團法人工業技術研究院 | 磊晶晶圓 |
| CN108557758B (zh) * | 2018-02-08 | 2020-04-28 | 南京大学 | 一种循环交替刻蚀同质多级坡面台阶引导生长纳米线阵列的方法 |
| US10553474B1 (en) * | 2018-08-29 | 2020-02-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a semiconductor-on-insulator (SOI) substrate |
| CN111785609B (zh) * | 2019-04-04 | 2023-06-23 | 世界先进积体电路股份有限公司 | 半导体结构及其制造方法 |
| US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
| FR3113182B1 (fr) * | 2020-07-31 | 2022-08-12 | Commissariat Energie Atomique | Procédé d'assemblage de plaques par collage moléculaire |
| CN115863144A (zh) * | 2022-11-04 | 2023-03-28 | 湖北三维半导体集成创新中心有限责任公司 | 晶圆的处理方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL149638B (nl) * | 1966-04-14 | 1976-05-17 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting bevattende ten minste een veldeffecttransistor, en halfgeleiderinrichting, vervaardigd volgens deze werkwijze. |
| JPH0719737B2 (ja) * | 1990-02-28 | 1995-03-06 | 信越半導体株式会社 | Ｓ０１基板の製造方法 |
| JPH0636413B2 (ja) * | 1990-03-29 | 1994-05-11 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
| JP2608351B2 (ja) | 1990-08-03 | 1997-05-07 | キヤノン株式会社 | 半導体部材及び半導体部材の製造方法 |
| DE69133004T2 (de) | 1990-08-03 | 2002-10-02 | Canon Kk | Verfahren zur Herstellung eines Halbleiterkörpers |
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| DE69232432T2 (de) | 1991-11-20 | 2002-07-18 | Canon Kk | Verfahren zur Herstellung einer Halbleiteranordnung |
| JP3257580B2 (ja) | 1994-03-10 | 2002-02-18 | キヤノン株式会社 | 半導体基板の作製方法 |
| US5482871A (en) * | 1994-04-15 | 1996-01-09 | Texas Instruments Incorporated | Method for forming a mesa-isolated SOI transistor having a split-process polysilicon gate |
| US5668045A (en) | 1994-11-30 | 1997-09-16 | Sibond, L.L.C. | Process for stripping outer edge of BESOI wafers |
| US5937312A (en) * | 1995-03-23 | 1999-08-10 | Sibond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator wafers |
| JP3250721B2 (ja) | 1995-12-12 | 2002-01-28 | キヤノン株式会社 | Ｓｏｉ基板の製造方法 |
| WO1997027621A1 (en) | 1996-01-26 | 1997-07-31 | Sibond, L.L.C. | Selective-etch edge trimming process for manufacturing semiconductor-on-insulator wafers |
| US6090688A (en) * | 1996-11-15 | 2000-07-18 | Komatsu Electronic Metals Co., Ltd. | Method for fabricating an SOI substrate |
| JP3352896B2 (ja) * | 1997-01-17 | 2002-12-03 | 信越半導体株式会社 | 貼り合わせ基板の作製方法 |
-
1999
- 1999-01-28 DE DE69917819T patent/DE69917819T2/de not_active Expired - Lifetime
- 1999-01-28 EP EP99300620A patent/EP0935280B1/en not_active Expired - Lifetime
- 1999-01-28 US US09/238,571 patent/US6417108B1/en not_active Expired - Lifetime
- 1999-01-28 SG SG1999000225A patent/SG78332A1/en unknown
- 1999-01-28 AT AT99300620T patent/ATE268943T1/de not_active IP Right Cessation
- 1999-01-29 TW TW088101399A patent/TW454244B/zh not_active IP Right Cessation
- 1999-02-04 KR KR1019990003829A patent/KR100360979B1/ko not_active IP Right Cessation
- 1999-02-04 CN CNB991017587A patent/CN1145200C/zh not_active Expired - Fee Related
-
2002
- 2002-05-13 US US10/143,015 patent/US7245002B2/en not_active Expired - Fee Related
-
2007
- 2007-01-22 US US11/625,497 patent/US20070114609A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990072429A (ko) | 1999-09-27 |
| CN1225499A (zh) | 1999-08-11 |
| CN1145200C (zh) | 2004-04-07 |
| US20070114609A1 (en) | 2007-05-24 |
| EP0935280A1 (en) | 1999-08-11 |
| US6417108B1 (en) | 2002-07-09 |
| ATE268943T1 (de) | 2004-06-15 |
| DE69917819D1 (de) | 2004-07-15 |
| EP0935280B1 (en) | 2004-06-09 |
| SG78332A1 (en) | 2001-02-20 |
| KR100360979B1 (ko) | 2002-11-18 |
| DE69917819T2 (de) | 2005-06-23 |
| US7245002B2 (en) | 2007-07-17 |
| US20020132451A1 (en) | 2002-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW454244B (en) | Semiconductor substrate and method of manufacturing the same | |
| US7855129B2 (en) | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method | |
| JP4839818B2 (ja) | 貼り合わせ基板の製造方法 | |
| EP0553857B1 (en) | Process for preparing a semiconductor substrate | |
| EP1026728A2 (en) | Substrate and method of manufacturing the same | |
| CA2233115A1 (en) | Semiconductor substrate and method of manufacturing the same | |
| JPH11354760A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JP3496925B2 (ja) | 半導体基板とその製造方法 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JP3262470B2 (ja) | 半導体基板およびその作製方法 | |
| JP3267199B2 (ja) | 半導体装置の製造方法 | |
| JPH09246506A (ja) | Ｓｏｉ基板の製造方法 | |
| JP4581349B2 (ja) | 貼合せｓｏｉウェーハの製造方法 | |
| CN110739214A (zh) | 一种减少注入损伤制备soi的方法 | |
| JP3945130B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPH01226166A (ja) | 半導体装置基板の製造方法 | |
| JPH06215993A (ja) | 複合半導体基板及びその製造方法 | |
| JP2005347301A (ja) | 基板の作製方法 | |
| JP2778114B2 (ja) | 半導体基板の製法 | |
| JPH04196340A (ja) | 誘電体分離基板 | |
| TW415015B (en) | Method for fabricating shallow trench isolation | |
| JPS59178732A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |