TW400556B - Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof - Google Patents

Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof Download PDF

Info

Publication number
TW400556B
TW400556B TW087101249A TW87101249A TW400556B TW 400556 B TW400556 B TW 400556B TW 087101249 A TW087101249 A TW 087101249A TW 87101249 A TW87101249 A TW 87101249A TW 400556 B TW400556 B TW 400556B
Authority
TW
Taiwan
Prior art keywords
layer
patent application
mow
gate
item
Prior art date
Application number
TW087101249A
Other languages
English (en)
Inventor
Chang-Oh Jeong
Yang-Sun Kim
Myung-Koo Yivr
Young-Jae Tak
Mun-Pyo Hong
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019970040653A external-priority patent/KR100472175B1/ko
Priority claimed from KR1019970047730A external-priority patent/KR100508036B1/ko
Priority claimed from KR1019970047731A external-priority patent/KR100477141B1/ko
Priority claimed from KR1019970047729A external-priority patent/KR100471773B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW400556B publication Critical patent/TW400556B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明(1 ) 發明背景 (1) 發明範圍 本發明係關於用於侑線之组合物、利用此組合物之佈線 及其製造方法’利用此佈線之顯示器及其製造方法。 (2) 相關技藝説明 —般而言’半導體裝置或顯示器之佈線係爲傳遞訊號且 無延遲及不易破裂。 爲防止打開佈線,其建議佈線爲具多層結構,但此結構 乃需數個利用不同蚀刻劑之蚀刻處理步躁.。 爲防止訊號之延遲或扭曲,一般係使用諸如鋁或合金其 具低電阻係數之材料。然而’因銘或銘合金之物理性質並 非良好,也就是説,鋁或鋁合金乃易被氧化或破斷,其需 諸如陽極氧化處理以作爲補償。再者,使用IT〇(氧化銦錫) 以當作諸如液晶顯示器中透明電極之情況下,係有ΙΤ〇及鋁 或铭合金間接觸性質較差的問題。 發明概述 由以上觀點,本發明之目的係提供用於具低點阻係數及 低應力之佈線之組合物。 本發明之另一目的係提供具低電阻係數及類似一種蝕刻 劑之蝕刻速率的雙層佈線。 本發明之另一目的係利用雙層佈線以簡化顯示器之製程 並改良其品質。 本發明之另一目的爲使曝露導電層或金屬侔線之接觸孔 邊緣角成爲傾斜,及防止接觸孔以下導電層之蝕刻。 _______ -4- 本紙張尺度適用中國國家標準(CNS〉Α4規格(2丨Οχ 297公楚) — -----:丨\|--裝----:一—-1Τ------線 (請先閲讀背面之注意事項!^寫本頁) B7 五、發明説明(2 ) 根據本發明之佈線,其在一種蝕刻條件之下爲具有 70。範圍内錐角之雙層結構。另—方面,侔線之上導電層乃 具有大於下導電層7〇_10〇埃/秒之蝕刻速率。 在此,若蝕刻方法爲溼式蝕刻,一種蝕刻條件係指使用 一種姓刻劑。 其中一個導電層係以具有15微歐姆公分以下之低電阻係 數製造,而其Έ導電層係以襯墊材料製造。襯墊材料係指 可被當作襯墊使用的材料。襯墊材料之詳細説明係在詳細 之説明中賦予。 鋁或鋁合金乃被當作其中一個導電層使用。在使用鋁合 金之情況下,鋁合金以鋁及兩者/或過渡金屬及/或小於5% 之稀土金屬組成乃較佳。 其它導電層則以MoW合金製造,其含〇〇1至小於2〇原子 量%的鎢,其餘爲鉬及無法避免的雜質。其較佳乃含有 11原子量%的鎮。 上述之蚀刻劑爲用在鋁或鋁合金之蚀刻劑,其含有 CH3COOH/HN〇3/H3P〇4/H2〇。HN〇3濃度爲 8_ 14% 乃較佳。 雙導%層之佈線可當作閘線或資料線使用,以傳遞顯示 器中之掃描訊號或資料訊號。 本發明之佈線製法乃被加以説明。 下導電層係沈積在基板之上,而對某一種蝕刻劑其蝕刻 速率大於下導電層70-100埃/秒之上導電層乃沈積在下導電 層之上。利用蝕刻劑使上及下導電層圖樣化H,形成佈線。 當佈線具有接收來自外部訊號之襯塾而下導電層是以襯整 -5- 本紙張尺度適用中國國家縣(CNS ) A4規格(21GX297公楚) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(3 ) 材料製造時,使襯墊處之上導電層移除以曝露下導電層。 因此,其用於佈線之MoW组合物乃含0.01至小於20原子 量%的鎢,其餘爲鉬及無法避免的雜質。其較佳乃含有9-11原子量%的鎢。 因具有12至14微歐姆米範圍内之電阻係數並適用在襯 墊,以上组合物之單層係可當作佈線使用》使佈線之錐角 形成於20-70°之範圍内乃較佳,其更佳爲40-50°。佈線乃能 用於顯示器之閘線或資料線。 其無需説明此組合物層及另一導電層可當作佈線。 利用上述佈線之液晶顯示器乃被描述。 根據本發明之薄膜電晶體(於本文後稱爲TFT)基板之製 法,閘襯墊、閘電極及閘線係以含0.01至小於20原子量%的 鎢,其餘爲鉬及無法避免的雜質之MoW層製造。MoW層較 佳係包含9至11原子量%的鶴。 代替個別MoW層,另外將以鋁或鋁合金製造之導電層形 成於MoW層之下側或上侧。利用一種蝕刻劑同時圖樣化導 電層及MoW層。於使用鋁合金之情況下,鋁合金乃含有鋁 及過渡金屬及/或小於5%之稀土金屬。此步驟中所使用之 蝕刻劑爲 CH3COOH/HN03/H3P〇4/H20。HN〇3之密度爲 8 至 14%較佳。 TFT基板之源極電極、汲極電極及資料線係以選自鉻、 鉬(Mo)及MoW合金材料製造之個別層。否則其能以兩個選 自上述之個別層或MoW層及鋁層或鋁合金層之雙層而形 成。當鋁層及鋁合金層被當作上層使用時,移除襯墊處之 -6- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --------- ,---裝----^---1T------線 (請先閱讀背面之注意事項本頁) 五、發明説明(4 ) 銘層或鋁合金層部份乃較佳。 (請先閲讀背面之注意事項寫本頁) 當製成鉻層之雙層被當作下導電層並將M0W層當作上層 時,可利用一個蝕刻條件使上及下層圖樣化。 上述之蝕刻條件爲溼式蝕刻,而溼式蝕刻之蝕刻劑爲用 於鉻之蝕刻劑,其含有。之濃 度爲4-10%及(NH4)2Ce(N〇3)6之濃度爲 10-15%乃較佳。 雖佈線之厚度被加厚,因藉控制其應力乃能不使基板彎 曲,以Mo或MoW製造之佈線係可用於大尺寸之訊號線及高 品質之顯示裝置。 亦根據本發明之半導體裝置之製法,使形成在導電層或 金屬佈線上之絕緣層上之光阻圖樣化,以使其能被當作遮 蔽而利用餘刻絕緣層形成接觸孔。此時,其較佳乃經由二 次步驟或三次步驟形成接觸孔,以使曝露導電層或金屬佈 線之接觸孔錐角成爲平滑,並具有絕緣層薄厚度之接觸孔 下之導電層或金屬層之蝕刻。 經濟部中央榡準局員工消費合作社印製 於二次步驟中’其第一步驟係在光阻及絕緣層蝕刻選擇 率爲1:1至1:1.5範圍内之條件下部份蝕刻光阻及絕緣層。此 時’形成於絕緣層薄厚度侧處之絕緣層及導電層或金屬佈 線部份乃被蝕刻。其第二步驟係在絕緣層及導電層或金屬 層蝕刻選擇率大於15:1範圍内之條件下蝕刻遣留之絕緣 層。 於三次步驟中,其第一步驟爲蝕刻絕緣層以曝露絕緣層 薄厚度侧處之導電層或金屬層。其第二步骤乃利用蝕刻使 聚合物層形成於曝露之表面上。其第三步驟係在絕緣層及 -7- ____________* 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(5 ) 導電層或金屬層蝕刻選擇率大於1:15範圍内之條件下蝕刻 遺留之絕緣層。此處之聚合層乃防止絕緣層側被蝕刻。 以上方法係應用至依序以第一金屬層、絕緣層、第二金 屬層及第二絕緣層形成之結構。若吾等欲説明有關所有, 此方法乃應用至同時形成曝露第二絕緣層之下第二金屬層 之第一接觸孔,及曝露第二及第一絕緣層下第一金屬層之 第二接觸孔。 此方法能被應用在形成曝露襯墊之接觸孔,以使訊號由 外部傳遞至半導體裝置之佈線,其特別之處爲可同時曝露 閘襯蟄及資料襯蟄& 特別是在金屬層爲Mo或MoW層而絕緣層爲氮化物矽層之 情況下,電漿乾式蝕刻氣體爲CF4+02以使Mo或MoW層之蝕 刻最少乃較佳,二或三次步驟之最後步骤爲蚀刻絕緣層。 電漿乾蝕刻氣體爲SF6+HCl(+He)或SF6+Cl2(+He),以在二或 三次步驟之第一步驟中使接觸孔之平滑外形傾斜亦較佳。 於CF4及02之比小於10:4之情況下,經由一次蝕刻步驟同 時曝露Mo或MoW層之閘襯墊及資料襯墊係有可能。 其包含源極電極、汲極電極及資料線之資料圖樣亦可應 用至非晶矽T F T基板,此時,經摻雜之非晶矽層乃和非晶 矽層同時被使用。利用資料圖樣之遮蔽乾蝕刻此經摻雜之 非晶矽層。此處,因Mo或MoW層之資料圖樣易被乾蝕刻, 選擇具小於100埃/秒之蚀刻速率以用於資料圖樣之乾式蝕 刻氣體乃較佳。此乾式蝕刻氣體其至少一個係選自鹵化氫 氣體、CF4、CHF3、CHC1F2、CH3F及C2F6。 -8- 本紙張尺度適用中國國家標準(CNS ) A4規格(21 OX 297公釐) -—ilvlvl--裝----^---1T------線 (請先閲讀背面之注意事項寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(6 ) 附圖之簡單説明 圖1-3乃示出根據本發明具體實施例之MoW層特徵圖。 圖4爲根據本發明具體實施例之MoW層截面圖。 圖5-8爲根據本發明具體實施例其以MoW層及鋁合金層製 造之雙層佈線之截面圖。 圖9 A及9B爲根據本發明具體實施例之TFT基板之配置 圖。 圖10爲沿圖9A中之線段X-X’取下之截面圖。 圖11A-11D爲截面圖,其示出根據本發明具體實施例示於 圖10中之TFT基板之製法。 圖12A-17C爲截面圖,其示出根據本發明具體實施例於 TFT基板上形成接觸孔之方法。 圖18爲根據本發明第二個具體實施例之TFT基板之配置 圖0 圖19爲沿圖18中之線段ΧνΠΙ-ΧνίΙΓ取下之截面圖。 圖20A-20C爲截面圖,其示出根據本發明第二個具體實施 例示於圖19中之TFT基板之製法。 圖21係示出根據本發明第一個實驗中MoW之沈積壓力及 應力之關係圖。 圖22係示出根據本發明第二個實驗中MoW層及蝕刻速率 圖。 圖23爲根據本發明第三個實驗以MoW層及鉻層製造之雙 層截面圖。 圖24爲根據本發明第四個實驗以MoW層及鉻層製造之雙 -9- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------种衣----.--ΐτ------.^ (請先閱讀背面之注意事項^^寫本頁) A7 B7 五、發明説明(7 ) 層截面圖。 圖25爲根據本發明第五個實驗乾式蝕刻氣體所用之MoW 層之蝕刻速率圖。 圖26爲截面圖,其示出根據本發明第六個實驗之TFT之製 法。 圖27乃示出根據本發明第六個實驗之TFT特徵圖。 圖28乃示出根據本發明第一個具體實施例於製造方法之 第七個實驗中,其乾式蝕刻氣體所用之MoW之蝕刻速率 圖。 圖29乃示出根據本發明第七個實驗之TFT特徵圖。. 較佳具體實施例之詳細説明 本發明之較佳具體實施例係參考附圖而加以説明。 經濟部中央標準局員工消费合作社印製 (請先閱讀背面之注意事項寫本頁) 本發明爲一種半導體裝置之佈線,特別是以諸如鋁、鋁 合金、鈿、銅等具有小於15微歐姆公分之低電阻係數之材 料所製造的顯示器。此佈線一般乃含有接收來自外部之外 部電訊號之襯墊。此襯墊於製造過程期間係不應易破裂, 且當其曝露時乃不應被氧化。鋁或鋁合金乃具有非常低的 電阻係數,但因其易被破裂及氧化,其乃不適用於襯墊。 相反的,絡、艇'、鈥、细及其合金乃適用於觀蟄,但其較 鋁有較大之電阻係數。因此,以具有此兩者性質或含有具 低電阻係數之第一導電層及被當作襯墊之第二導電層之雙 導電層材料所製造之佈線乃較佳。 當佈線是以雙層形成時,於相同之蝕刻條件下蝕刻該等 層較佳,特別是利用相同之蝕刻劑及被錐化後具有傾斜外 -10- 本紙張尺度適用中國國家標準(CNS ) A4規格(2l〇X:297公釐) 經濟部中央標準局員工消費合作社印製 ΑΊ Β7 五、發明説明(8 ) 型乃較佳。 其特別之處爲具有於20°-70°範圍内錐角之佈線,或佈線 之上導電層對相同蝕刻劑具有大於下導電層70-100埃/秒之 蚀刻速率。再者,於單層佈線之實例中,佈線具有20°-70° 範圍内之錐角較佳。 其含0.01至小於20原子量%的鎢,其餘爲鉬及無法避免的 雜質之MoW组合物乃被發展在用於佈線。此實例中,MoW 含有5-15原子量%的鎢較佳,其更佳爲9-11原子量%。 圖1-3係示出根據本發明具體實施例之MoW層之特徵圖。 圖1係示出MoW層之沈積特性。水平軸所指示之鎢含量 是以原子量%表示,而垂直轴係指示每單位功率之沈積厚 度。 如圖1所示,MoW層之沈積厚度係在1.20至1.40埃/瓦特之 範圍内。 圖2乃示出根據本發明具體實施例之Mo W層之沈積厚 度,其以原子量%當作鎢含量之函數。 如圖2所示,其含有小於20原子量%鎮含量之MoW合金之 電阻係數乃在12.0至14.0微歐姆公分之範圍内。 因MoW合金具有小於15微歐姆公分之電阻係數及襯墊性 質,其單層係可被當作佈線使用。其乃無需説明其可用於 雙層佈線及鋁或鋁合金層。此佈線係可當作諸如液晶顯示 器之閘線或資料線之訊號線使用。 圖3乃示出根據本發明具體實施例之Mo或MoW合金層之 触刻速率特性,其中是以埃/秒表示用於铭蚀刻劑之MoW合 -11 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----iMi J--裝------訂------線 (請先閱讀背面之注意事項\^寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 B7 " ·~ · 1 1 1 "1 ....... 五、發明説明(9 ) 金層之蝕刻速率’其利用原子量%以鎢含量之函數表示。 此具體實施例所用之餘刻劑爲鋁蝕刻劑 CH3COOH/HN〇3/H3P〇4/H20 ° 如圖3所示,純Mo層之蝕刻速率乃高至25〇埃/秒,但其 含5原子量%鎢之MoW合金層之蝕刻速率爲1〇〇埃/秒。當含 15至20原子量%的鶴時’其钱刻速率係小於5〇埃/秒。 因招或銘合金之薄層對含卜丨4% hn〇3之 C^COOH/HNCVHsPCVHe而言具有4〇_8〇埃/秒範圍内之蚀 刻速率,具有大於鋁層或鋁合金層7〇_1〇〇埃/秒之蝕刻速率 之鉬合金層乃被選用在雙層佈線及鋁或铭合金層。 圖4爲根據本發明具體實施例其利用鋁蝕刻劑蝕刻之 MoW合金層截面圖。 其使含1〇原子量%的鎢之鉬合金沈積至厚度3〇〇〇埃,及 利用鋁蝕刻劑進行蝕刻。 如圖4所示,個別M〇W層乃具有20_25之錐角。 參考圖3,利用調整鎢含量可使鈎合金之蝕刻速率小於 1〇〇埃/秒。可將以鉬合金所製造之個別層錐角形成於3〇_9〇 之範圍内。因此’其可當作液晶顯示器之閑線及資料線佈 線使用。 圖W爲根據本發明具體實施例以M〇w合金層及銘合金層 製造之雙層佈線截面圖。 如圖5-8所不,其具有厚度2〇〇〇埃之鋁層或鋁合金層3乃 被沈積在基板it上’而M〇w合金層2乃被沈積在乂層3上 至厚度爲1,〇〇〇埃。利用A】蝕刻劑CH3C〇〇H/Hn〇3/H3j>〇4/h2〇 ____ -12- 本...氏張尺度用中國國*標率(CNS ) A4現格(2丨。χ297公楚) -----:-丨-J--裝----:--訂------線 (請先閲讀背面之注意事項寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(1〇 ) 依序蝕刻A1合金層3及MoW合金層2,其較佳係含8〜14%的 hno3。 此處之銘合金係包括銘及諸如Ni、Cu、Zr、Nb、Mo、Pd、 Hf、Ta或W之過渡金屬,及諸如Nd、Gd、Dy或Er其小於5原 子量%之稀土金屬。 當MoW含5原子量%的鶴時,如圖5所示,其錐角乃在30-40之範圍内,而當MoW含10原子量%的鎢時,如圖6所示其 錐角係在40-50之範圍内。當MoW含15原子量%的鎢時,如 圖7所示其錐角係在80-90之範圍内,而當MoW含20原子量 %的鶴時,如圖8所示,其錐角乃大於90。 此外,基板及饰線上係無斑點。 因此,其含小於20%鎢之MoW層之錐角乃在30-90之範圍 内,且其隨鶴含量之增加而增加。如圖6所示,較佳之錐 角爲40〜50,其係在當鎢含量於9~ 11原子量%之範圍内時形 成。 利用含MoW層之佈線之TFT基板結構現將特別參考圖 9A、9B及10而加以説明。 圖9A及9B乃示出根據本發明第一個具體實施例之TFT基 板之配置圖,而圖10乃示出沿圖9A中之線段X-X'取下之截 面圖。 其含閘線200、閘線200之分支之閘電極2 10、及連接至閘 線200—端之閘襯墊220之閘門圖樣乃形成在基板100上。閘 電極210及閘襯墊220是以A1或A1合金之下層211及221、及含 0.01〜20.0原子量%的鎢其餘爲鉬之MoW合金之上層212及 -13- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ----J-丨-J--裝----d--訂------線 (請先閱讀背面之注意事項寫本頁) 經濟部中央標準局員工消費合作社印製 Μ Β7 五、發明説明(11 ) 222形成,而閘線200亦以A1或A1合金層及MoW合金層之雙 層形成。此閘襯墊220係將掃描訊號由外部傳遞至閘線200 之路徑。 具有使閘襯墊220之上層222曝露之接觸孔720之閘絕緣層 3〇〇,乃覆蓋閘門圖樣2〇〇、21〇及22〇。使氫非晶矽0-5〗:11) 層400及具有N型雜質之經摻雜氫非晶矽層5 10及520依序形 成在閘電極210上之閘絕緣層300部份上,而經摻雜之非晶 矽層510之部份510及520相對其閘線爲相反。 其跨過閘線200之資料線600乃形成在閘絕緣層300之上, 而用以使影像訊號由外部傳遞至資料線600之資料襯墊630 係被連接至資料線600之一端。資料線600之分支之源極電 極610乃被形成在經摻雜之非晶矽層之一個部份5 10上,而 相對閘電極200與源極電極610爲相反之汲極電極620,係形 成在經摻雜之非晶矽層510及520之其它部份520上。此處其 含資料線600、源極及汲極電極610及620、及資料襯墊630 之資料圖樣係以Mo或MoW合金層形成。另一方面,於圖9B 中,互補閘襯墊640乃另外形成在閘襯墊2 10附近之閘絕緣 層300上。 鈍化層700乃形成在資料圖樣600、610、620及630及未被 資料圖樣覆蓋之非晶矽層500之部份上。鈍化層700乃具有 分別曝露汲極電極620、閘襯墊220之上層222及資料襯墊之 接觸孔710、720及730。另一方面,於圖9B中,鈍化層700乃 具有曝露互補閘襯墊640之接觸孔740。 最後,使利用ITO(氧化銦錫)製造並通過接觸孔710連接 -14- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ^ J ,—_ 批衣 J--------0 (請先閱讀背面之注意事項^^^寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(12 ) 至汲極電極602之像素電極800形成在鈍化層700之上。再 者,通過接觸孔730連接至資料襯墊630及將影像訊號由外 部傳遞至資料線600之資料ITO層820、及通過接觸孔720連 接至閘襯墊220及將掃描訊號由外部傳遞至閘線200之閘ITO 層810係形成在鈍化層700之上。另一方面,於圖9B中,其 延伸至互補閘襯墊640之閘ITO層810乃通過接觸孔740連接 至互補閘襯墊640。 如圖9A及9B所示,訊號直接施加之部份實質上爲閘ITO層 810及資料ITO層820。 TFT基板之製法現將特別參考附圖而加以説明。 圖11A-11D爲截面圖,其示出根據本發明具體實施例示於 圖9A及圖10中利用遮蔽5之TFT基板之製法。 如圖11A所示,依序使具有厚度1,000〜5,000埃之A1或A1合 金製造之下層及以具有厚度200〜1,500埃之MoW合金製造之 上層沈積在透明絕緣基板100之上,及利用第一遮蔽使其圖 樣化以形成閘線200、閘電極210及閘襯墊220。如圖11A所 示,閘電極210及閘襯墊220乃分別以A1或A1合金之下層211 及221及MoW合金之上層212及222形成。雖其未示於圖 11A,閘線200乃能以雙層形成。 利用A1合金之實例中,A1合金乃含有A1及兩者/或過渡金 屬及/或少於5%之稀土金屬。MoW合金乃含有0.01-20.0原 子量%的鎢而其餘爲鉬。鎢含量於9-11原子量%之範圍内較 佳。用於溼蝕刻該等層之蝕刻劑係諸如爲 CH3COOH/HN03/H3P〇4/H20之A1蝕刻劑,其中hno3之密度爲 -15- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----J— I.--裝----^--訂------線 (請先閲讀背面之注意事項寫本頁) A7 B:7 五、發明説明(13 ) 8-14%。 形成閘門圖樣200並具有以一個選自A卜A1合金及MoW合 金製造之單層結構係有可能。如圖11B所示,依序沈積以氮 化矽製造其具厚度2,000〜10,000埃之閘絕緣層300、具有厚 度1,000〜3,000埃之氫非晶矽層400及以N型雜質重度摻雜其 具厚度150〜1,500埃之非本質或經摻雜之氫非晶矽層500,並 以光學微影法利用第二遮蔽使非晶矽層400及非本質非晶矽 層500圖樣化。 如圖11C所示,沈積具有厚度3,000〜20,000埃之鉬(Mo)或 MoW合金層,並以光學微影法利用第三遮蔽以形成含資料 線600、汲極電極620、資料襯墊630之資料圖樣。 於此步驟,資料圖樣可具有以鉻、Mo或MoW製造之單層 結構或包含以Cr、Mo或MoW製造之兩層之雙層結構。除資 料圖樣以外,其可另外包含A1層或A1合金層。 因基板100之尺寸變大及顯示器之像素密度變高,使佈線 之寬度降低乃較佳。另一方面,因佈線具有低電阻,佈線 之厚度必需增加。因此,雖金屬層之厚度增加,金屬層之 應力乃必需不使基板彎曲。Mo或MoW合金層乃在基板上賦 予低應力,其將在第一個實驗中詳加説明》 經濟部中央標準局負工消費合作社印繁 (請先閱讀背面之注意事項*$^寫本頁) 當資料圖樣具有含的鉻層當作下層及含MoW的層當作上 層之雙層結構時,於相同之蝕刻條件下利用依序之圖樣化 使上及下層形成錐形。此將在第二、第三及第四個實驗中 詳細説明。 若上及下層被溼蝕刻,用於此溼蝕刻之蝕刻劑可爲諸如 -16- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(14 ) HN03/(NH4)2Ce(N03)6/H20其用於鉻之蝕刻劑。HN〇3之濃度 爲4至10%,而(NH4)2Ce(N03)6之濃度爲10至15%較佳。 隨後以資料圖樣600、610、620、及630當作蝕刻遮蔽並利 用電漿乾式蚀刻技術蚀刻非本質非晶矽層500,以將非本質 非晶矽層500能相對於閘電極210分成510及520部份,並使 非晶矽層400之中心部份曝露。 此處因以Mo或MoW製造之資料圖樣易被用於蝕刻非本質 非晶矽層之氣體蚀刻,選擇具有小於1〇〇埃/秒之蝕刻速率 其用於Mo或MoW之蝕刻氣體組合物乃較佳。以至少一個選 自包括CF4、CHF3、CHC1F2、CH3F及C2F6與鹵化氫之氣體混 合,並可加入氫(H2)電漿處理以使非晶矽層400之表面安定 化。 此將在第五、第六及第七個實驗中詳細説明。 如圖11D所示,使具有厚度1,000〜10,000埃之鈍化層沈 積,並以光學微影法利用第四遮蔽使其和閘絕緣層300圖樣 化,以在汲極電極620上形成接觸孔710,於閘襯墊220之上 層222之上形成接觸孔720,及在資料襯墊630之上形成接觸 孑L 730 ° 如圖9B所示,互補閘襯墊640乃能在形成資料圖樣之步驟 中形成,而接觸孔740即可被形成。 現將詳細説明形成接觸孔之步驟。 對應於接觸孔710、720、730及740之位置處其具有開口之 光阻乃被形成在鈍化層700之上。鈍化層700及絕緣層300之 氮化矽係以電漿乾式蝕刻利用光阻當作遮蔽進行蝕刻。 -17- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------^----.--π------^ ·.* . (請先閣讀背面之注意事項寫本頁) 經濟部中央橾準局員工消費合作社印製 A7 _______ B7_ 五、發明説明(15 ) 爲獲得接觸孔710、720、73〇及74〇之平滑邊緣外形,其必 需蚀刻光阻及氮化碎層7〇〇及3〇〇。爲此目的,可.增加用於 蚀刻氮化碎層700及300之氧氣量,或SF6+hCi(可選擇之其 它He氣)氣體系統或SF6+C12(可選擇之其它He氣)氣體系統 可在電漿乾钱刻中於高頻率之功率下使用。以SF6+HCl(+He) 及SF6+C!2(+He)之氣體系统,光阻及氮化矽兩者乃具有 2,500〜3,000埃/分鐘之蝕刻速率。然而,因此等氣體系統對 Mo或MoW合金亦具有2,0〇〇埃/分鐘之蝕刻速率,閘襯墊22〇 之上層及以Mo或MoW合金製造之資料圖樣62〇、630及640與 氮化矽層700及300乃易被蝕刻。 特別是在接觸孔710、730及740下之資料圖樣620、630及 640係可能被嚴重過蝕。其係因鈍化層7〇〇及絕緣層3〇〇兩者 是位在閑襯墊220上,但僅鈍化層700位於資料圖樣62〇、 630及640上。因此’資料圖樣62〇、630及64〇較閘襯墊22之 上層曝露至氣體系統有較長的時間。 爲解決上述問題,諸如Cf4+〇2其對Mo或MoW合金具有小 於400埃/分鐘餘刻速率之乾式蚀刻氣體系統乃較佳。 CF4+〇2氣體系統對光阻乃具有小於uoo埃/分鐘之餘刻速 率’而其對氮化矽之蝕刻速率係在6 000〜10 000埃/分鐘之 範圍内。因此’因隨時間經過其在光阻下之氮化矽層7〇〇及 300之橫向部份’與先阻比較下爲過蝕刻,其產生下刻且接 觸孔之逄緣外形並不良好。然而,雖然是使用CF4+〇2,其 邊緣外形係可利用減少蝕刻時間而加以改良。此外,〇2與 CF4之比例小於4/10乃較佳。 -18- 本紙張尺度適用中國國家襟準(CNS ) A4規格(210X297公釐) ----^------裝----^--訂------線 (請先閱讀背面之注意事項一^窍本頁) 經濟部中央標準局員工消費合作社印聚 A7 _B7______ 五、發明説明(16 ) 否則,可考慮使形成接觸孔之步驟經二或三個次步驟實 施以改良上述問題。 圖12A、12B、13A及13B乃示出二步驟蝕刻法之截面圖’ 而圖14A〜14C、15A〜15C、16A〜16C及17A〜17C乃示出三步驟 蝕刻法之截面圖’其中圖12A、12B、14A〜14C及16A~16C乃 示出利用蝕刻覆蓋閘襯墊220之鈍化層700及絕緣層300形成 接觸孔720之步驟,而圖13A、13B、15A-15C及17A〜17C乃示 出利用蝕刻覆蓋資料圖樣620、630及640之鈍化層700形成接 觸孔710、730及740之步驟。 首先,二步驟蝕刻法乃參考圖12A、12B、13A及13D而加 以説明。於此方法中,第一步驟係爲獲得良好之接觸孔邊 .緣外形,而第二步驟係防止消耗Mo或MoW合金。 如圖12A及13B所示,使具有開口之光阻圖樣900形成於鈍 化層700之上,而光阻圖樣900、鈍化層700及絕緣層300之 氮化矽層,係利用對氮化矽具有對光阻而言1至1.5倍範圍 内蝕刻速率之氣體系統進行乾蝕刻,直至曝露以Mo或MoW 合金製造之資料圖樣620、630及640。可將SF6+HCl(+He)或 SF6+Cb(+He)之氣體系統使用於此步驟。於此步驟,可輕微 蝕刻資料圖樣620、630及640。此步驟形成之接觸孔710、 720、73〇及*740之邊緣外形係在30〜80。之範圍内。 如圖12B及13B所示,於閘襯墊220上之絕緣層300其餘厚 度’係利用對氮化矽具有等於或大於對M〇w合金而言15倍 蚀刻速率之氣體系統進行乾蝕刻。於此步驟,氮化矽層7〇0 及3 00之橫向部份亦被钱刻。雖其可能無法良好独刻光阻圖 _ -19- 本紙張尺度適用中國國家榡準(CNS ) A4規格(210X 297公釐) -----J--裝----;--訂------線 (請先閱讀背面之注意事項寫本頁) 經濟部中央標準局貝工消費合作社印裝 A7 B7 五、發明説明(17 ) 樣900,CF4+O2氣體系統乃適用此步驟。 其次,以三步驟其用於形成接觸孔之兩個方法乃較佳, 其中係形成聚合物層。
首先,第一個三步驟蚀刻法乃參考圖14A-14C、15A-15D 而加以説明。 於圖14A及15A所示之第一步驟中,光阻圖樣900及氮化矽 層300及700係利用SF6+HCl(+He)或SF6+Cl2(+He)之氣體系統乾 蚀刻,直至完全曝露接觸孔710、720及730以下Mo或MoW合 金之資料圖樣620、630及640。於此步驟,可將資料圖樣 620、630及640蝕刻至一特定厚度,而此係爲使遺留於閘襯 墊220上之絕緣層300部份厚度變成最小,以使蝕刻其餘閘 絕緣層300之蝕刻時間最少。 於圖MB及15B所示之第二步驟中,利用CF4及出或11(:1於 電漿狀態下反應所產生之聚合物層1000乃被形成在光阻900 之曝露表面及氮化矽層700及300之上。此聚合物層1〇〇〇係 可防止氮化矽層700及300被橫向蝕刻。 最後’於圖14C及15C所示之第三步驟中,閘襯墊220上之 絕緣層300的其餘厚度,係利用對氮化矽具有等於或大於對 MoW合金而言15倍蝕刻速率之氣體系統進行乾蝕刻,而其 可完成接觸孔。雖其可能無法良好蝕刻光阻圖樣900, CF4+〇2氣體系統乃適用在此步驟。於此步驟,氮化層7〇〇及 3 00之橫向部份亦被蝕刻。然而,因m〇W合金之蝕刻速率對 CF4+〇2而言约300埃/分鐘,資料圖樣62〇、63〇及64〇幾乎不 會被蚀刻直至曝露閘襯墊220。再者,因聚合物層1000造成 _____ -20- 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) ----^__.1--裝----^--訂------線 (請先閲讀背面之注意事項\^寫本頁) 經濟部中央標準局員工消費合作杜印策 A7 B7 五、發明説明(18 ) 氮化矽層300及700之橫向蝕刻與閘絕緣層300之垂直蝕刻比 較下係更減少,接觸孔710、720、730及740之橫向部份乃具 有平滑外形。 因氮化矽層300及700可能被形成具有不同之製程特性, 此處鈍化層700及閘絕緣層300之蝕刻速率係可能彼此不 同。 現將説明第二個三步驟蝕刻法。 於第二個方法中,其利用對氮化矽具有等於或大於對Mo 或MoW合金而言15倍蝕刻速率之氣體系統實施兩次電漿乾 式蚀刻,其形成聚合物層之步驟乃在兩個電漿乾式蝕刻之 步驟間加入。 於圖16A及17A所示之第一步驟中,氮化層700及300之部 份係利用CF4+02蝕刻以形成接觸孔710、730及740,直至曝 露MoW合金之資料圖樣620、630及640。 於圖16B及17B所示之第二步驟中,利用CF4及112或11(:1於電 漿狀態下反應所產生之聚合物層1000乃形成在光阻900之曝 露表面及氮化矽層700及300之上。此聚合物層1000係造成 氮化矽層700及300於橫向被蚀刻的較少。再者,光阻圖樣 900係防止離子衝擊在氮化矽層700及300之橫向部份。 最後步驟是以如第一步驟之相同方式完成如圖16C及17C 中所示之接觸孔。 利用用於乾式蚀刻之氣體系統之第二個方法與第一個方 法比較之下係較簡單。 此時,因在第一個方法之第一步驟中光阻900及氮化矽層 -21 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ------::丨--裝----:--訂------線 (請先閱讀背面之注意事項寫本頁)
經濟部中央榡準局—工消費合作社印聚 300及700已被蝕刻至類似程度,鈍化層7〇〇橫向部份上之聚 合物層1000乃直接曝露在蝕刻氣體之衝擊下。然而,於第 一個方法之第步驟中,因CF4+〇2具有小於光阻9〇〇所用之 1,〇〇〇埃/分鐘的低蝕刻速率,鈍化層700之下刻乃產生在如 圖17A所示之光阻900之下。因此,於圖17c所示之第三步 驟中,當利用CF4+〇2蝕刻氮化矽層700及3〇〇時,光阻圖樣 900係可防止形成於鈍化層700橫向部份上之聚合物層丨〇〇〇 曝露至乾式蝕刻氣體。因此,在第二個方法中,光阻圖樣 900乃減少鈍化層7〇〇之橫向蝕刻。 在上述疋電漿乾式蝕刻法中,%相對CF4之比例小於 以使Mo或Mow合金之蝕刻最少乃較佳。 當〇2相對CL之比例小於4/10時,則可經由—個蝕刻步驟 同時形成接觸孔710、720、730及740。 此等方法係可應用至用以形成具有平滑邊緣外形之接觸 孔之所有過程而不消耗金屬層,其中金屬層上之絕緣層具 有不同的厚度。 例如,於其中依序形成第一金屬層、絕緣層、第二金屬 層及^第二絕緣層之結構中,此等方法可應用至同時形成曝 露第二絕緣層以下第二金屬層之第—接觸孔,及曝露第二 及第一絕緣層以下第一金屬層之第二接觸孔。 詳細而言’接觸孔之乎滑邊緣外形,係利用對絕緣層具 有介於光阻1至1.5倍間範圍内蝕刻速率之乾鲜刻氣體系統 J成.而接觸孔係在對絕緣層等於或大於金屬層μ倍之飯 刻速率條件下完成。可加入形成聚合物層以減少絕緣層於 (請先聞讀背面之注意事項一^商本頁) 裝- 訂 線 -22- 經濟部中央標準局員工消費合作社印製 ΑΊ Β7 五、發明説明(2Q ) 橫向被蝕刻之步驟。 當鋁層或鋁合金層被當作資料襯墊的上層使用時,必需 將其消除以防止層與依序沈積之ITO接觸。 最後,沈積具有厚度300〜2,000埃之ITO層並以光學微影 法利用第五遮蔽使其圖樣化,以形成通過接觸孔710連接至 汲極電極620之像素電極800、通過接觸孔720連接至閘襯塾 220之閘ITO層810、及通過接觸孔730連接至資料襯墊63 0 之資料ITO層820,其乃如圖10所示。 此處形成互補閘襯墊640及接觸孔740之實例中,閘ITO層 8 10係延伸至互補閘襯墊640,其如圖9B所示。 利用製造Mo或MoW合金之閘襯墊220之上層以防止由A1或 A1合金與ITO直接接觸造成之氧化係有可能。 圖18乃示出根據本發明第二個據體實施例之TFT基板之配 置圖,圖19乃示出沿圖18之線段XIX-XIX·所取下之截面 圖,而圖9A、9B及10中相同參考數字係指具相同或類似功 能之部份。 使含閘線200、閘線200之分支之閘電極2 10及連接至閘線 200—端之閘襯墊220之閘門圖樣形成在基板1〇〇之上。閘門 圖樣是以MoW合金之個別層製造,而閘門襯墊乃爲使掃描 訊號由外部傳遞至閘線200之路徑。 具有使閘襯墊220曝露之接觸孔720之閘絕緣層300係覆蓋 閘門圖樣200、2 10及220。氫非晶矽層400乃形成在閘絕緣層 300上。非晶矽層400乃位於對應閘電極2 10之位置處,其被 當作TFT(薄膜電晶體)之活性層並於縱向延伸。 -23- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) II;1--裝----:--訂------線 (請先閲讀背面之注意事項:寫本頁) 經濟部中央標準局一.貝工消費合作社印製 A7 B7 五、發明説明(21 ) 具有N型雜質之經摻雜氫非晶矽層5 10及520乃形成在非晶 矽層400上。以MoW合金製造之資料圖樣610及620乃形成在 經摻雜之非晶矽層510及520上,相對閘電極210被分成兩部 份並沿非晶矽層400形成之經摻雜非晶矽層510及520及資料 圖610及620乃具有相同形狀。 以ITO製造之透明導電圖樣830及840乃形成在資料圖樣 610及620上。ITO圖樣之一部份830係沿資料圖樣610及經摻 雜之非晶矽層510形成,而ITO圖樣之其它部份840乃覆蓋資 料圖樣620並沿伸至像素中心以形成像素電極。 最後,其具有接觸孔720及730以分別曝露閘襯墊720及 ITO圖樣830—端之鈍化層700,乃形成在ITO圖樣830及840 上及未被ITO圖樣覆蓋之閘絕緣層300之部份上。 圖18及19中所示之另一種TFT基板之製法現將特別參考附 圖而加以説明。 圖20A-20C爲截面圖,其示出根據本發明具體實施例示於 圖18及19利用4個遮蔽之TFT基板之製法。 如圖20A所示,使利用MoW合金製造其具有厚度 1000〜20,000埃之層沉積於透明絕緣基板100之上,並實施光 學微影法利用第一遮蔽使其圖樣化,以形成含閘線200、閘 電極210及閘襯墊220之閘門圖樣。 此處之MoW合金乃包含0.01〜20.0原子量%的鎢而其餘爲 翻。鶴含量於9-11原子量%之範圍内較佳。當MoW合金層 經溼式蝕刻時,可使用諸如CH3COOH/HN03/H3P〇4/H20之A1 蚀刻劑,而其HN〇3爲8-14%乃較佳。 -24- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1--裝----;--訂------線 (請先閱讀背面之注意事項¾本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(22 ) 其具有Mo或MoW層及A1或A1合金層之雙層結構係可用於 閘門圖樣以代替Mo或MoW層,否則閘門圖樣可具有以一個 選自A1及A1合金製造之單層結構。 在使用A1合金之實例中,此A1合金乃含有A1及兩者/或過 渡金屬及/或少於5 %之稀土金屬。 如圖11B所示,依序沈積以氮化矽製造其具厚度 2,000〜10,000埃之閘絕緣層300、具厚度1,000〜3,000埃之氫 非晶矽層400、以N型雜質重度摻雜其具厚度150〜1,500埃之 非本質氫非晶矽層500及以MoW合金製造其具厚度 3,000〜20,000埃的層,並以光學微影法利用第二遮蔽使其圖 樣化,以形成MoW合金層600、經摻雜之非晶矽層500及非 晶矽400。 於此步驟,可使用鉻(Cr)代替Mo或MoW合金。此外,可 利用具有Mo或MoW層及Cr層或A1或A1合金層之雙層結構代 替Mo或MoW層。可添加A1或A1合金層以降低電阻。 亦當在此雙層結構含有當作下層之鉻層及當作上層之 MoW層時,於相同蝕刻條件下可利用依序之圖樣化使上及 下層具有錐形邊緣。 若上述之蝕刻條件爲溼式蝕刻,溼式蚀刻之蝕刻劑可爲 諸如HN03/(NH4)2Ce(N03)6/H20其用於鉻之蚀刻劑。HN〇3之 濃度爲4至10%而(NH4)2Ce(N03)6之濃度爲10至15%較佳。 沈積具有厚度300〜2,000埃之ITO層並以光學微影法利用 第三遮蔽圖樣化以形成ITO圖樣830及840。MoW合金層600 及非本質非晶矽層500乃利用ITO圖樣830及840當作蚀刻遮 ' -25- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) !_~~:丨--裝----;--訂------線 (請先閱讀背面之注意事項寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(23 ) 蔽以進行溼式及乾式蝕刻,以形成資料圖樣610及620及經 摻雜之非晶矽層510及520,其如圖20C所示。 在此,因以Mo或MoW層製造之資料圖樣610及620被ITO圖 樣覆蓋,其乃不需選用含鹵化氫及一個選自CF4、CHF3、 CHC1F2、CH3F&C2F6之蝕刻氣體系統。 如圖19所示,沈積具有厚度1,000〜10,000埃之鈍化層 700,並以光學微影法利用第四遮蔽使其與閘絕緣層300圖 樣化以形成接觸孔720及730,其分別曝露閘襯墊720及對應 資料圖樣610端部之ITO圖樣830部份。 現將詳細説明第一個實驗至第七個實驗。 第一個實驗 第一個實驗乃關於Mo或MoW合金之沈積品質。在此實驗 中,於約150°C之溫度下使MoW合金層經濺鍍技術利用含10 原子量%鎢之MoW合金靶沈積於基板上。 圖21乃示出MoW合金層之壓力,其爲沈積壓力之函數 圖。 如圖21所示,MoW合金之壓力係在-3.0*109至6.0*109之範 圍内由壓縮應力改變至拉伸應力,其在2-7毫托之範圍内隨 沈積壓力而改變。因此,利用改變沈積壓力以控制MoW合 金層應力係有可能,而因此當沈積厚MoW合金層時其乃不 彎曲基板。因此,可將以Mo或MoW製造之佈線使用在大尺 寸及高解析度液晶顯示器之訊號線,特別是超過370*470毫 米2之尺寸。此佈線之厚度及寬度分別在0.3〜2.0微米及 3.0〜10微米之範圍内較佳。 -26- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I 裝-- - * , (請先閲讀背面之注意事項^^寫本頁) 、v'a 線 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(24 ) 第二至第四個實驗乃關於含鉻層及Mo或MoW合金層結構 之蝕刻速率及邊緣外形。 第二個實驗 純Mo層及MoW合’金層之蝕刻速率係在第二個實驗中測 量0 圖' 22乃示出以MoW層之埃/秒表示對鉻#刻劑 HN〇3/(NH4)2Ce(N03)6/H20之蝕刻速率圖,其爲以原子量%表 示之鎢含量函數。 如圖22所示,純Mo層之蝕刻速率乃高至250埃/秒,但其 含10原子量%鎢之MoW合金層爲100埃/秒。其含15至25原子 量%鎢之MoW合金層層係低至約80〜40埃/秒。 另一方面,鉻層之蝕刻速率對含4〜10% HN〇3、10〜15% (NH4)2Ce(N03)6及H20之鉻蝕刻劑約40〜60埃/秒。因此,當具 有大於40〜60埃/秒蝕刻速率之MoW合金層形成在鉻層上 時,其含此二層之佈線可具有平滑之邊緣外形。 第三個實驗 如圖23所示,其爲具有含上MoW層及下鉻層之雙層結構 截面圖,使具厚度2,000埃之鉻層2000沈積於基板1上,並 使含20原子量%鎢之MoW合金層3000於鉻層2000上沈積至 800埃的厚度。利用鉻蝕刻劑^^〇3/(1^114)2€6(^^〇3)6/112〇依序 蝕刻鉻層2000及MoW合金層3000。 第四個實驗 使具有厚度1,500埃之鉻層2000沈積於基板1之上,並使 MoW合金層3000於鉻層2000上沈積至500埃的厚度。其它條 _ -27- 本紙張尺度適用中国國家g ( CNS ) A4規格(210Χ297&ϋ ----Ί--裝----:--訂------線 (請先閱讀背面之注意事項—寫本頁) 經濟部中央標準局員工消費合作社印製 A 7 B7 五、發明説明(25 ) 件和第三個實驗相同。 如圖24所示,結果其形成具有錐角約12-15的邊緣。 因此,當顯示器之閘門圖樣或資料圖樣含有鉻層及MoW 合金層時,其在相同之飲刻條件下乃形成具有平滑錐角之 邊緣,因此其可使用在大尺寸之顯示器。 其次,利用資料圖樣610及620當作蝕刻圖樣蚀刻經摻雜 非晶矽層之步驟係經由第五個實驗至第七個-實驗加以説 明。 在此實驗中,閘電極210之下A1合金層211之厚度爲2,500 埃,而閘電極210之上MoW層212爲500埃,其乃示於圖 11D。閘絕緣層300之厚度爲4,500埃,非晶矽層400之厚度 爲2,000埃,經摻雜之非晶矽層500之厚度爲500埃,資料圖 樣610及620之厚度爲4,000埃,及鈍化層700之厚度爲3,000 埃,其皆示於圖11D。此處之資料圖樣610及620是以Mo或 Mo W合金製造。 第五個實驗 經摻雜之非晶矽層500係以電漿乾式蝕刻技術利用諸如 HC1+SF64C12+SF6之氣體系統進行蝕刻。 如圖25所示,對HC1+SF6&C12+SF6而言,MoW合金之蝕刻 速率非常的大,其約200〜610埃/分鐘及150〜320埃/分鐘。 第六個實驗 圖26乃示出根據第六假實驗之TFT製法之截面圖。 如圖26所示,使利用MoW合金製造之金屬層圖樣化,以 經溼式蝕刻利用光阻900當作遮蔽形成資料圖樣610及620。 -28- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ---------以氏------丁------ (請先閱讀背面之注意事項寫本頁) 經濟部中央標準局員工消費合作社印f A7 B7 五、發明説明(26 ) 利用HC1+SF6氣體系統及使用光阻900當作蝕刻遮蔽乾蝕刻 經摻雜之非晶矽層500,以防止消耗資料圖樣610及620。 因此,源極及汲極電極610及620乃幾乎不被蝕刻。另一 方面,加入灰化處理以消除乾蚀刻期間硬化之光阻900,並 可選擇性加入H2電漿處理以改良非晶矽層400之表面性質。 圖27乃示出利用第六個實驗製造之TFT特徵圖。其中一條 曲線係指出僅實施灰化處理時TFT之特徵,而另一條係指 出實施灰化處理及H2電漿處理兩者時TFT之特徵。水平軸係 表示閘門電壓Vg,而垂直軸則是以對數標度表示源極及汲 極電極間之電流。 與實施灰化處理及氫電漿處理兩者之情況比較之下,當 僅實施灰化處理時TFT之特性係被劣化。其因使用在灰化 處理之氧氣02造成非晶矽層400之表面氧化,而112電漿處理 係能消除表面之氧化物並減少TFT之OFF電流。 第七個貫驗 經移除資料圖樣610及620上之光阻900後,利用HC1+CF4 之乾蝕刻氣體系統蝕刻經摻雜之非晶矽層500。再者,其乃 未將灰化處理及H2電漿處理加入。 圖28係示出以HC1+CF4氣體系統之MoW蝕刻速率表。如圖 28所示,對HC1+CF4而言,資料圖樣610及620之MoW合金之 蝕刻速率約15〜80埃/分鐘。 與第五個實驗比較之下,以HC1+CF4氣體系統,MoW合金 之蝕刻速率係顯著降低。 圖29乃示出根據第七個實驗之TFT特徵圖,其中水平軸係 -29- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----J I---裝------訂------線 (請先閱讀背面之注意事項寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(27 指出閑門電歷vs ’而左垂直軸是以對數標度表示源極及汲 極電極間之電流’而右垂直軸係指出TFT之特徵梯度。 如圖29所示a於源接及没極電極間經測量之〇n/〇ff 電流特徵爲良好。 於半導體裝置^製法中,f利用M(^M〇w層當作遮蔽以 蝕刻形成於Mo或M〇W層以下經摻雜之非晶矽層時,使用諸 如鹵化氫及主少一個選自CF<4、CHF3、cHC1f2、ch3F及c2f6之 蝕刻氣體系統乃較佳。 根據上述’用以製造根據本發明之液晶顯示器之方法, 因Mo或Mow组合物層具有小於15微歐姆公分之低電阻係 數’及利用A1合金钱刻劑或Cr蝕刻劑對其蝕刻以具有平滑 錐角’ Mo或MoW層及A1層及Cr層係被用於顯示器或半導體 裝置之佈線。因可利用沈積m〇4m〇w層以藉由調整沈積壓 力而賦予基板低應力’個別M〇w層係能利用本身當作佈線 使用。當接觸孔形成於鈍化層或閘絕緣層中時,係利用聚 合物層減少其橫向蚀刻,Cf4+〇2之蝕刻氣體系統乃能防止 Mo或MoW合金層之蚀刻,SF6+HCi(+He)或SF6+Cl2(+He)之蝕 刻氣體乃能形成平滑之接觸孔邊緣外型。亦當利用Mo或 MoW層當作遮蔽以姓刻形成在M〇或m〇w層以下之非晶矽層 之時’使用諸如鹵化氫及至少一個選自CF4、CHF3、 CHClFs、CHsF及CA之蝕刻氣體系統乃能產生良好的TFT特 性’而&電漿處理係能造成TFT特性被改良。 本發明係未限定於以上之具體實施例,而在本發明範圍 及精神内之許多變化對任何熟習此技藝者係有可能乃清楚 地被理解。 30- 本紙張尺度適财ϋϋ家轉(CNS) A4規格(2lQx297公楚) ~τ!.--裝----:-1Τ------線 (請先閲讀背面之注意事項^寫本頁)

Claims (1)

  1. ¢7101249 B8 C8 D8 々、申請專利範圍 1. 一種用於顯示器之佈線,其含有具雙層結構及在相同蝕 刻條件下其角度爲20〜70°之錐形邊緣之導電層。 2. 根據申請專利範圍第1項用於顯示器之佈線,其中導電 層乃包含具有小於15微歐姆公分之電阻係數之下層,友 以襯整材料製造之上層。 3. 根據申請專利範圍第2項用於顯示器之佈線,其中下層 係以A1或A1合金製造,而上層係以含0.01原子量%至20 原子量%的鎢,其餘爲鉬及無法避免的雜質之MoW合金 製造。 4. 根據申請專利範圍第3項用於顯示器之佈線,其中導電 層係利用溼式蝕刻法蝕刻,其使用具有8-14% HN〇3濃度 之 CH3COOH/HN03/H3P〇4/H20。 5. —種用於顯示器佈線之製造方法,其包括以下步驟: 將下導電層沈積在基板上; 於第一個蝕刻條件下,將具有大於下導電層之蝕刻速 率70-1000安培/秒之蝕刻速率的上導電層沈積在下導電 層之上;及 於第一個蝕刻條件下,同時蝕刻上導電層及下導電 層。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項寫本頁) 6. 根據申請專利範圍第5項之製造方法,其中下導電層乃 具有小於15微歐姆公分之電阻係數,而上導電層是以襯 整材科製造。 7. 根據申請專利範圍第6項之製造方法,其中下導電層乃 含有A1或A1合金,而上導電層乃包括含0.01原子量%至 -31 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 經濟部中央樣準局員工消费合作社印策 A8 B8 C8 D8 申請專利範圍 ' ^ 20原子量°/。鎢之MoW合金,其餘爲鉬及無法避免的錐 質。 · 8·根據申請專利範圍第7項之製造方法’其中上及下導電 層乃利用濃度8〜14%之CH3CO〇H/HN〇3/H3P〇4/H20触刻。 9·—種用於顯示器之佈線,其含具有單層結構及以鉬或相 -鎢合金製造之導電層。 10·根據申請專利範圍第9項用於顯示器之佈線,其另外包 含形成在導電層以下之路層。 11·根據申請專利範圍第9項用於顯示器之佈線,其中细_嫣 合金係含0.01原子量%至20原子量%的鹤,其餘爲紐及 無法避免的雜質。 12.—種用於顯示器之TFT基板之製造方法,其包括以下步 驟: 將含有0.01原子量%至20原子量%的鱗,其餘爲翻及 無法避免的雜質之MoW合金層沈積於基板上; 利用姓刻劑使MoW合金層圖樣化,形成閘線、連接至 閘線之閘電極、及連接至閘線之閘襯墊; 沈積閘絕緣層; 形成未經掺雜之非晶矽層及經捧雜之非晶矽層; 形成含資料線、源極及汲極電極、及連接至該資料線 之資料襯墊之資料圖樣; 利用資料圖樣當作蚀刻遮蔽以蚀刻經捧雜之非晶碎 層; 沈積鈍化層; -32- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公旋} ---丨^--r-7--裝----:--,訂------線 f請先閲讀背面之注意事項ί寫本頁) 經濟部中央標準局員工消费合作社印装 A8 B8 C8 D8 六、申請專利範圍 使鈍化層及閘絕緣層圖樣化,以曝露閘襯墊、資料襯 墊及汲極電極部份;及 蚀刻透明導電層,以形成連接至閘襯墊之閘導電層、 及連接至汲極電極之像素電極。 13. 根據申請專利範圍第12項之製造方法,其另外包括以下 步驟: 將A1或A1合金製造之金屬層沈積於MoW合金層之下; 及 利用餘刻劑以蚀刻金屬層及Mo W合金層。 14. 根據申請專利範圍第13項之製造方法,其中金屬層乃含 有鋁及過渡金屬或小於5 %之稀土金屬。 15. 根據申請專利範圍第14項之製造方法,其中蝕刻劑爲具 有 8-14% HN〇3濃度之 CH3COOH/HN03/H3P〇4/H20。 16. 根據申請專利範圍第15項之製造方法,其中資料圖樣乃 包含一個選自包括Cr、Mo或含鎢MoW合金,其餘爲鉬及 無法避免的雜質之單層,或具有兩個選自包括Cr、Mo或 含鶴MoW合金,其餘爲鉬及無法避免的雜質之雙層結構 層。 17. 根據申請專利範圍第16項之製造方法,其中資料圖樣係 含以鉻製造之下層,及含0.01原子量%至25原子量%的 鎢,其餘爲鉬或無法避免的雜質之MoW合金層製造之上 層,而資料圖樣乃利用HN03/(NH4)2Ce(N03)6/H20進行蝕 刻。 18. 根據申請專利範圍第17項之製造方法,其中HN03之濃度 -33- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) ---丨^__Ί--裝-------;訂------線 (請先閱讀背面之注意事項ί寫本頁) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 々、申請專利範圍 爲 4-10%,而(NH4)2Ce(N03)6之濃度爲 10-15%。 19. 根據申請專利範圍第16項之製造方法,其中係利用包含 鹵化氫及至少一個選自包括CF4、CHF3、CHC1F2、CH3F及 CzF6之氣體以乾蝕刻經摻雜之非晶矽層。 20. 根據申請專利範固第16項之製造方法,其中資料圖樣係 以Mo或MoW製造,而圖樣化步驟乃包括以下步驟; 於純化層上形成光阻圖樣,光阻圖樣係於對應閘襯 墊、資料襯墊及汲極電極之位置處具有開口; 在光阻圖樣與絕緣層及鈍化層之選擇率於1:1及1:15之 條件下曝露資料襯蟄及没極電極;及 於閘緣層及鈍化層之蚀刻速率大於15倍之資料圖樣 之蝕刻速率條件下曝露閘襯墊。 21‘根據申請專利範圍第2〇項之製造方法,其中係在曝露資 料襯墊之步驟中使用SF6+HC1或SF6+C12,及在曝露閘襯 墊之步驟中使用汲極電極及CF4+〇2。 22.根據申請專利範圍第16.項之製造方法,其中資料圖樣是 以Mo或MoW製造,而圖樣化步驟乃包括以下步驟: 於蘇化層上形成光阻圖樣,光阻圖樣乃在對應閘襯 墊、資料襯墊及汲極電極之位置處具有開口; 曝露資料襯整及没極電極; 利用Ch及H2或HC1於電漿中反應,以在基板上形成聚 合物層;及 於閘絶緣層及純化層之蚀刻速率大於倍尤資料圖樣 之蝕刻速率條件下曝露閘襯墊。 I I i I I 裝— — __ __ — 訂 II 線 :i --*一 - (請先閱讀背面之注意事項本頁) 34· A8 B8 C8 D8 六 申請專利範圍 23. 根據申請專利範圍第22項用於顯示器之TFT基板之製造 方法’其中CF4+〇2係使用於曝露閘襯墊之步驟,而一個 選自SFe+HC卜SFe+Ch及CF4+〇2係使用在曝露資料襯墊及 汲極電極之步骤。 24. 根據申請專利範圍第16項之製造方法,其中資料圖樣是 以Mo或Mo W製造,而圖樣化步驟乃包括以下步驟; 於純化層上形成光阻圖樣’光阻圖樣乃在對應閘襯 墊、資料襯墊及汲極電極之位置處具有開口; 利用光阻圖樣當作蝕刻遮蔽及利用cf4+〇2使曝露資料 襯墊、汲極電極及閘襯墊。 25. 根據申請專利範圍第24項之製造方法,其中〇^CF4之比 小於4:10。 26. —種用於顯示器之TFT基板之製造方法,其包括以下步 驟,· 將含0.01原子量%至20原子量%的鶴,其餘爲相及無 法避免的雜質之MoW合金層沈積於基板上; 利用蝕刻劑及利用第一遮蔽使M〇W合金層圖樣化,形 成閘線、連接至閘線之閘電極、及連接至閘線之閘襯 依序將閘絕緣層、未經挣雜之非晶矽層、經摻雜之非 晶碎層、及金屬層沈積於基板上; 利用第二遮蔽依序蚀刻金屬層' 經換雜之非晶矽層及 未經摻雜之非晶矽層; 利用第三遮蔽於金屬層上形成具有開口之像素電極; ---------1------ΐτ------.41 . i * t (請先閲讀背面之注意事項Γ寫本頁) 經濟部中央標準局貞工消費合作杜印製 -35- ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 利用像素電極當作遮蔽,使用蝕刻金屬層及經摻雜之 非晶矽層形成資料線、源極及汲極電極、及接觸層; 沈積鈍化層;及 利用第四遮蔽以蝕刻鈍化層及閘襯墊上之間絕緣層。 27. 根據申請專利範圍第26項之製造方法,其另外包括以下 步驟: 將A1或A1合金製造之金屬層沈積在MoW合金層之下; 及 利用蝕刻劑蝕刻金屬層及MoW合金層。 28. 根據申請專利範圍第27項之製造方法,其中金屬層乃含 有銘及過渡金屬或小於5%的稀土金屬。 29. 根據申請專利範圍第28項之製造方法,其中蝕刻劑爲具 有 8-14% HN〇3濃度之 CH3COOH/HN03/H3P〇4/H20。 30. 根據申請專利範圍第29項之製造方法,其中資料圖樣乃 含有一個選自包括Cr、Mo、或含鶴MoW合金,其餘爲姜目 及無法避免的雜質之單層,或具有兩個選自包括Cr、Mo 或含鎢MoW合金,其餘爲鉗及無法避免的雜質之雙層結 構層。 31. 根據申請專利範圍第30項之製造方法,其中資料圖樣係 含有以鉻製造之下層,及含有以0.01原子量%至25原子 量%的鎢,其餘爲鉬及無法避免的雜質之MoW合金層鲅 造之上層,而資料圖樣係利用HN03/(NH4)2Ce(N03)6/H20 進行#刻。 32. 根據申請專利範圍第31項之製造方法,其中HN〇3之濃度 -36- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ---------^------、1T------0 ----·- - (請先閱讀背面之注意事項^<寫本頁) 經濟部中央標準局员工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 爲 4-10% ’ 而(NH4)2Ce(NT〇3)6之濃度爲 1〇15%。 33.根據申請專利範圍第3〇項之製造方法,其中係利用含有 歯化氫及至少一個選自包括CF4、CHF3 ' CHC1F2、CH3FJ^ C2F6之氣體以乾蝕刻經摻雜之非晶矽層。 34_ —種用於顯示器之薄膜電晶體基板’其包含: 一透明之絕緣基板; 形成於透明基板上其含閘線、閘電極及閘襯墊之閘門 圈樣,其係以含0.01原子量%至20原_量%的鎢,.其餘 爲無法避免的雜質之Mo W合金層製造多 覆蓋閘門圖樣之閘絕緣層; 於閘絕緣層上之非晶矽層; 运 形成於非晶矽層上其含資料線、資料襯墊及源極及没 極電極之資料圖樣; 連接至汲極電極之像素電極。 35. 根據申請專利範圍第34项之薄膜電晶體基板,其另外含 有在MoW合金層之下以八丨或八丨合金製造之導電層。 36. 根據申請專利範園第35项之薄膜電晶體基板,其中導電 層乃含有鋁及過渡金屬或小於5 %之稀土金屬。 37:根據申請專利範園第36项之薄膜電晶體基板,其中資科 圖樣乃含有一個選自包括Cr、Mo或含鎢MoW合金,其餘 爲ί目及無法避免的雜質之單層,或具有兩個選自包括 Cr、Mo或含鎢MoW合金,其餘爲鉬及無法避免的雜質之 雙層結構層。 3&根據申請專利範園第37項之薄膜電晶體基板,其中資科 -37- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----Ί::— ~_--5---裝-----„---r 訂------線 (請先閱讀背面之注意事項:寫本頁) A8 B8 C8 D8 六、申請專利範圍 圖樣乃含Mo或MoW合金之單層,基板之尺寸係大於 370*470毫米2。 39.根據申請專利範園第38項之薄膜電晶體基板,其中資料 圖樣之厚度谭在0.3·2·0微米之範圍内。 4〇.根據申請專利範園第38項之薄膜電晶體基板,其中資料 線之寬度係在3.0-10.0微米之範圍内。 41. 一種用於乾蝕刻非晶矽層之氣體,其包含鹵化氫及至少 一個選自包括 CF4、CHF3、CHC1F2、ch3f&c2f6。 42. —種顯示器之製造方法,其包括以下步驟: 於基板上形成經摻雜之非晶矽層; 形成利用Mo或M〇\V合金製造之第一及第二電極; 利用含鹵化氫及至少一個選自包括CF4、CHF3、 CHC1F2、CH#及CA之氣體乾蝕刻經摻雜之非晶矽層, 及利用第一及第二電極以當作触刻遮蔽。 經濟部中央標準局員工消費合作社印製 -38- 本纸張尺度適用中國國家標準(CNS )八扣見格(210 X 297公釐)
TW087101249A 1997-02-26 1998-02-02 Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof TW400556B (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR19970005979 1997-02-26
KR1019970040653A KR100472175B1 (ko) 1997-08-25 1997-08-25 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
KR1019970047730A KR100508036B1 (ko) 1997-02-26 1997-09-19 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
KR1019970047731A KR100477141B1 (ko) 1997-09-19 1997-09-19 금속막과그위에절연층을포함하는반도체장치의제조방법
KR1019970047729A KR100471773B1 (ko) 1997-09-19 1997-09-19 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법

Publications (1)

Publication Number Publication Date
TW400556B true TW400556B (en) 2000-08-01

Family

ID=27532221

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087101249A TW400556B (en) 1997-02-26 1998-02-02 Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof

Country Status (2)

Country Link
JP (2) JP4272272B2 (zh)
TW (1) TW400556B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100623974B1 (ko) * 1998-12-08 2006-12-05 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
GB2350204B (en) 1999-05-21 2003-07-09 Lg Philips Lcd Co Ltd Liquid crystal display and fabrication method thereof
JP4627843B2 (ja) * 1999-07-22 2011-02-09 株式会社半導体エネルギー研究所 半導体装置
TW578028B (en) 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
KR100751185B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP4342711B2 (ja) 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
JP2002244586A (ja) * 2001-02-06 2002-08-30 Internatl Business Mach Corp <Ibm> 表示装置用アレイ基板、アレイ基板の製造方法、および該アレイ基板を用いた表示デバイス
JP4244525B2 (ja) 2001-03-09 2009-03-25 株式会社日立製作所 薄膜トランジスタ基板の製造方法
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP4062171B2 (ja) 2003-05-28 2008-03-19 ソニー株式会社 積層構造の製造方法
JP2004356616A (ja) 2003-05-28 2004-12-16 Samsung Electronics Co Ltd 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
KR100980015B1 (ko) * 2003-08-19 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101087398B1 (ko) 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법
JP2006332209A (ja) * 2005-05-24 2006-12-07 Sharp Corp 薄膜トランジスタ基板及びその製造方法
JP4992205B2 (ja) * 2005-06-27 2012-08-08 ソニー株式会社 加工方法、表示装置及び半導体装置
JP4789737B2 (ja) * 2005-07-29 2011-10-12 京セラ株式会社 有機el素子およびその製造方法
WO2012067030A1 (ja) * 2010-11-16 2012-05-24 株式会社アルバック 電極膜、スパッタリングターゲット、薄膜トランジスタ、薄膜トランジスタ製造方法
CN102655165B (zh) 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
JP2013080160A (ja) * 2011-10-05 2013-05-02 Japan Display East Co Ltd 表示装置
JP5411236B2 (ja) * 2011-11-15 2014-02-12 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR102430573B1 (ko) * 2015-05-14 2022-08-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함한 백플레인 기판

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH039569A (ja) * 1989-06-07 1991-01-17 Toshiba Corp 薄膜トランジスタ
JPH03295130A (ja) * 1990-04-11 1991-12-26 Matsushita Electric Ind Co Ltd 電子放出素子
JP3573778B2 (ja) * 1993-03-12 2004-10-06 株式会社東芝 液晶表示装置
JP3394802B2 (ja) * 1993-12-17 2003-04-07 株式会社東芝 アレイ基板およびこれを用いた表示装置、その製造方法
JPH0818058A (ja) * 1994-06-27 1996-01-19 Furontetsuku:Kk 薄膜トランジスタアレイおよび液晶表示装置
JP3238020B2 (ja) * 1994-09-16 2001-12-10 株式会社東芝 アクティブマトリクス表示装置の製造方法
JP3488551B2 (ja) * 1994-09-29 2004-01-19 株式会社東芝 電極配線材料およびこれを用いた電極配線基板
JP3132310B2 (ja) * 1994-11-18 2001-02-05 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JPH08172202A (ja) * 1994-12-20 1996-07-02 Sharp Corp 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
JPH10240150A (ja) 1998-09-11
JP4272272B2 (ja) 2009-06-03
JP2008098649A (ja) 2008-04-24
JP4903667B2 (ja) 2012-03-28

Similar Documents

Publication Publication Date Title
TW400556B (en) Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US6337520B1 (en) Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
US6686606B2 (en) Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US10923514B2 (en) Etch chemistries for metallization in electronic devices
TW474020B (en) Thin film transistor and method for fabricating the same
TW591276B (en) Liquid crystal display device
US10818706B2 (en) Production method of thin-film transistor, thin-film transistor, array substrate, and display panel
TW200403743A (en) Etchant for wire, method of manufacturing wire using etchant, thin film transistor array panel including wire and manufacturing method thereof
TW201018747A (en) Etchant composition, and method of fabricating metal pattern and thin film transistor array panel using the same
TW572996B (en) An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array panel including the method
KR101232061B1 (ko) 금속 배선의 제조 방법 및 표시 기판의 제조 방법
CN107703687A (zh) 阵列基板的制造方法、阵列基板及反射式液晶显示器
KR100477141B1 (ko) 금속막과그위에절연층을포함하는반도체장치의제조방법
CN107170751A (zh) 阵列基板及其制造方法、显示装置
KR100472175B1 (ko) 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
US10367016B2 (en) Method for manufacturing TFT substrate
CN102646631B (zh) Tft阵列基板的制造方法、tft阵列基板和液晶显示器
TW437094B (en) Process for thin film transistor with composite metal structure
JPH05303111A (ja) アクティブマトリックス基板およびその製造方法
JP2652018B2 (ja) 液晶表示パネル基板,液晶表示パネルおよびその製造方法
TW408500B (en) The manufacture method of thin film transistor-liquid crystal display
JPH06163586A (ja) 薄膜トランジスタマトリックス及びその製造方法
TWI287833B (en) Polysilicon gate structure and manufacturing method thereof
JPS61145530A (ja) 薄膜トランジスタアレイの製造方法
TW383505B (en) Manufacturing method for metal gates of amorphous silicon thin film transistor

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees