TW268133B - - Google Patents

Download PDF

Info

Publication number
TW268133B
TW268133B TW082105812A TW82105812A TW268133B TW 268133 B TW268133 B TW 268133B TW 082105812 A TW082105812 A TW 082105812A TW 82105812 A TW82105812 A TW 82105812A TW 268133 B TW268133 B TW 268133B
Authority
TW
Taiwan
Prior art keywords
film transistor
thin film
field
drain
area
Prior art date
Application number
TW082105812A
Other languages
English (en)
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW268133B publication Critical patent/TW268133B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

2^8：iss A6 . B6 五、發明説明（1 ) 〔產業上之利用領域〕 本發明係關於一種薄膜電晶髓，半導雅裝置等之固髖 裝置，液晶顯示屛等之顯示裝置及薄膜電晶雅之製造方法 ，尤其是，關於一種提高薄膜電晶體之篦氣特性的技術者 0 〔背景技術〕 在液晶顯示屛之活性矩陣基板等中，作爲其交換元件 所載置之薄膜電晶體係如第2 0圖所示，首先在基板 2 2 0 1表面側之矽層2 2 0 2.表面側形成閘極氧化膜 2 2 0 3，並將其表面上之閘極2 2 0 4作爲光軍施行離 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再項寫本頁) 子注入，藉導電化矽層之一部分而使源極領域2 2 0 5及 汲極領域2 2 0 6形成自動對準之狀態。然而，在第2 0 圖所示之構造之薄膜電晶體中，係如第2 1圖之實線L3 所示，在閘極2 2 0 4施加負之閘電應時（斷開狀態）， 也會有很大之汲極電流流動的缺點問題。其理由，乃在反 方向地偏流之汲極領域2 2 0 6之端部，可理解爲Pn接 合崩壞且注入正孔之現象，而其大小係具有：施加於閘極 2 2 0 4與汲極領域2 2 0 6之間的電壓，及藉相對應於 位’在汲極領域2 2 0 6與汲極領域2 2 0 6近旁之閘極 2 2 0 4之端部的矽膜中之陷阱準位所規定之趨勢。因此 ，在相對應於閘極之端部的汲極領域之端部設置低濃度領 域，而採用在該部位之電場强度較小之汲極構造（LDD 構造），故可採用導通斷開電流比較大之構造。製造該 本·纸張尺度適用中國國家標準（CNS)曱4規格（210 X 297公袋） A6 2eStss B6_ 五、發明説明（2) (請先間讀背面.之注意事項再填，s本頁) LDD構造之薄膜電晶體，以往採用以下之製造方法。亦 即，如第.2 2圖（a)所示，在基板2 4 0 1之表面側形 成由矽膜所成之圖型2 4 0 2之後，以閘極絕緣膜 24 〇 3覆盖該表面側，並在該表面側形成擬構成閘極之 導電膜2 4 0 4。 其次，藉離子注入成爲施子或受子之不純物，例如導 入成1 X 1 015cm-2，如第2 2圖（c )所示，自動匹 配地形成源極領域2 4 0 7及汲極領域2 4 0 8。在此， 遮蔽閘極2 4 0 6及抗蝕劑圖型2 4 0 5，而未離子注入 之領域成爲通道形成領域2 4 0 9。 其次，如第2 2圚（b)所示，在導電膜2 4 0 4之 表面側使用光曝光技術，形成抗蝕劑圖型2 4 0 5，並將 此作爲光罩選擇性地施行蝕刻，而形成比抗蝕劑圖型更細 小的閘極2 4 0 6。 經濟部中央標準局3工消费合作社印製 然後，除去抗蝕劑圖型2 4 0 5。在此，欲構成 LDD構造，係如第2 2圖（d )所示，將閘極2 4 0 6 作爲光罩而將1 X 1 〇14cm_2左右之不純物予以離子注 入，俾在相對應於閘極2 4 0 6之端部的領域形成低濃度 領域2410、2411。 然而，在以往之LDD構造之薄膜電晶髋之製造方法 中，由於在形成閘極2 4 0 6之後，才形成源極領域 2 4 0 7，汲極領域2 4 0 8及低濃度領域2 4 1 0、 2 4 1 1 ，而對導入不純物之矽膜施以約1 〇 〇 〇°C之熱 處理將不純物予以活性化時，閘極2 4 Q 6也成爲被加熱 本紙張又度適用中國Η家標準（CNS)甲4规格（210 X 297公泣） A6 B6 2^Stss 五、發明説明（3 ) (請先閲讀背面之注意事項再塡寫本頁) 之狀態，因此作爲可使用於閘極2 4 Ο 6之材料，限定於 矽化合物.等之高耐熱性者，而不得不犧牲其電阻等之缺點 問題。在此，如.液晶顯示屛之活性矩陣基板，在利用與閘 極2 4 0 6同時形成之配線來施行信號之傳達時，則起因 於該電阻較高而使信號之延遲形成較大。如此，有將雷射 光束部分地照射，而在閘極2 4 0 6不會給與熱應力，俾 施行該不純物之活性化的方法，惟在該方法，因無法充分 地修復因導入不純物所擾亂之結晶狀態，因此，成爲增加 陷阱準位，增大斷開電流，而具有失去採用LDD構造之 意義的缺點問題。 鑑於以上之缺點問題，本發明之缺點問題，係改良源 極•汲極領域與閘電極之構成，而可實現可提昇斷開電流 特性等之電氣特性的薄膜電晶體，半導體裝置等之固體裝 置，液晶顯示屛等之顯示裝置及薄膜電晶體之製造方法。 〔發明之揭示〕 經濟部中央標準局員工消費合作社印製 爲要解決上述缺點問題，在本發明之薄膜電晶體所採 用之機構，係在基板之表面側，設置在源極領域與汲極領 域之間可形成通道的通道形成領域，及在該通道形成領域 之表面側經由閘極絕綠膜所對峙之閘極，其中，在源極領 域與汲極領域中，將經由閘極絕緣膜對重叠閘極之端部的 領域，成爲在形成閘極以前之過程所形成的低濃度領域， 即成爲例如不純物濃度爲1 X 1 02〇 cm· 3以下的低濃度 領域。亦即，源極領域及汲極領域，具有重叠於以形成閘 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐） A6 B6 2^8iss 五、發明説明（4 ) 極以前之過程所形成的閘髦極之低濃度領域的構造。又， 源極領域及汲極領域整體爲以形成閘極以前之過程所形成 的低濃度領域，而在該端部具有重叠閘極之構造。 在本發明之薄膜電晶體中，源極領域及汲極領域，係 並不是藉作爲光罩之導入不純物形成閘極，而在形成閘極 之前所形成，而欲活性化所導入之不純物時，閘m極係在 未形成之狀態。因此，不受閘極之構成材料的耐熱性，而 可施行不純物之活性化。尤其是，以低溫過程形成薄膜電 晶體時，由於在導入不純物之後可施行通道部之結晶化， 因此，可減低相對應於閘極之端部之汲極領域及其近旁的 陷阱準位。又，須對峙於閘極，因在源極領域及汲極領域 之低濃度領域，因此在閘極之端部的電場强度較小。故， 可提昇薄膜電晶體之斷開電流特性。 在此，在將依本發明之薄膜電晶體，以將過程最高溫 度抑制在6 〇 o°c左右以下之低溫過程所形成時，最好用 以形成低澳度領域所用之活性化過程，兼具有通道部之結 晶化處理。 亦即，首先形成欲構成低濃度領域及通道形成領域之 砂膜，在選擇性地導入不純物之後，成爲施行兼具不純物 之活性化的結晶化處理。作爲結晶化處理，係可採用對矽 膜照射雷射光束並結晶化這些，而且活性化不純物之雷射 退火法，或可採用對矽膜在低溫度施行長時間之退火並結 晶化這些，而且活性化不純物之固相成長法（S P C法） ，或可採用對矽膜施行塊退火並結晶化這些，而且活性化 本紙張尺度適用中國S家桴準（CNS)甲4規格（210 X 297公货） {請先閱·::?背面之注意事項再塡寫本頁) -裝. 訂· 經濟部中央標準局β工消费合作社印製 ^民两應: 五、發明説明（尽 不純物之快速加熱退火法（RTA法） 在本發明中，在源極領域及汲極領域，最理想是分別 對低澳度領域設置以高不純物澳度相連接之低電阻領域， 或是以厚膜相連接之低電阻領域，俾減低寄生電阻。又， 有以其他過程形成通道形成領域與源極領域及汲極領域整 體或一部分之情形。 又，在本發明中，低濃度領域之膜厚係最理想是與通 道形成領域之膜厚同等者。又，將低澳度領域之膜厚最好 是，在閘極施加有電位時藉低澳度領域之不純物澳度規定 厚度之狀態下所形成之空乏層的厚度相比較設成較薄者。 例如將低澳度領域之膜厚設成約5 0 0A以下。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 道種薄膜《晶體係可利用於三維稹酱電路（半導體裝 置）或感像器等之各種固體裝置。又，將本發明之薄膜電 晶體於活性矩陣行列之像索領域使用作爲像索電晶嫌（構 成元件），可構成液晶顥示屛等之顯示裝置。在此時，可 想像將本發明之薄膜電晶髗以η通道薄膜m晶嫌所構成* 另一方面，在與活性矩陣行列一起形成於同一基板上之驩 動電路部之CMOS電路，使用與薄膜電晶雅之相同構造 之η通道型薄膜電晶髏，與對閘極自動匹配地所形成之p 通道型薄膜電晶嫌之構造。作爲其他之組合，與η通道型 薄膜電晶髗與ρ通道型薄膜電晶體之構造相反地，將ρ通 道型薄膜竃晶谶作爲本發明之構造，而將η通道型薄膜電 晶髗作爲自動匹配型者也可以。在此時，像素部係以Ρ通 道型薄膜電晶髋所構成。 本紙張尺度適用中國國家樣準（CNS ) Α4規格（210Χ297公釐） A6 B6 268:133 五、發明説明（6) (請先閲讀背面之注意事項再塡寫本頁) 又，在像素部使用本發明之薄膜m晶體，另一方面， 在與活性矩陣行列一起形成在相同基板上之驅動電路中， 在構成CMOS®路之薄膜電晶體，均可使用對閘極自動 匹配地形成之η通道型薄膜電晶體及p通道型薄膜電晶體 Ο 以任何組合在構成像素部及驅動電路之薄膜電晶體時 ，作爲各領域之不純物濃度，係例如將自動匹配型之薄膜 電晶體之源極領域及汲極領域作爲不純物澳度爲約1 X 1 0 2°cm_ 3以上之領域，而將非自動匹配型之薄膜電晶 體之低澳度領域作爲不純物澳度爲1 X 1 02°cin_3以外 之領域，又，形成於基板上之薄膜電晶體中，將自動匹配 型之薄膜電晶體之源極領域及汲極領域之膜厚，形成與非 自動匹配型之薄膜電晶體之低濃度領域之膜厚同等者。 在此，在活性矩陣行列中，在構成像素領域之薄膜電 晶髗之汲極部，一般係串聯地連接有保持容量。該保持容 量係例如將前段掃描線作爲上部電極，而可將薄膜電晶體 之閘極絕緣膜構成電容器絕緣膜，並可將延長薄膜電晶體 之汲極領域之延設領域構成作爲下部電極。 經濟部中央標準局8工消#合作社印5农 但是，以以往技術形成薄膜電晶體時，亦即，由於在 形成閘極之後欲形成源極•汲極領域時，因形成閘極以後 ，在其下方側無法施行離子注入，因此，必須追加在閘極 線下方位置事先形成下部電極之過程。但是，在本發明之 薄膜電晶體中，至少形成低濃度領域係在形成閘極之前， 並運用該過程，在汲極領域設置延設領域，而可將其利用 本紙張尺度適用中國因家桴準（CNS)甲4規格（210 X 297公货） 經濟部中央標準局g工消費合作社印*''狄 A6 B6 五、發明説明（7 ) 作爲下部電極。 〔實用發明所用之最好形態〕 以下，參照圖式說明本發明之薄膜電晶體。 〔第一實施例〕 第1圖係表示本例之薄膜電晶體之構成的剖面圖。 在此圖中，本例之薄膜電晶體1 1 〇係形成在玻璃， 石英或藍寶石等之絕綠基板1 1 1上面，且在絕綠基板 1 1 1之表面側具有：添加1 X 1 0 1。C m -3左右之 厚度約5 Ο 0A以下，例如約4 Ο 0A之η -型矽膜（低 濃度領域）所成之η —源極領域1 1 2與η —汲極領域 1 1 3，及位在這些之η —源極領域I 1 2與η-汲極領 域1 1 3之間，並連接這些領域之通道形成領域1 1 4。 在此，η —源極領域1 1 2，η —汲極領域1 1 3及通道 形成領域114係在非晶質矽施有結晶化處理之矽膜，由 於藉其不純物之有無，規定η-源極領域1 1 2 ，η-汲 極領域1 1 3及通道形成領域1 1 4，因此，η —源極領 域1 1 2，η_汲極領域1 1 3及通道形成領域1 4之膜 厚，係均同等約爲4 Ο 0Α。又，在η —源極領域1 1 2 ，η —汲極領域1 1 3及通道形成領域1 1 4之表面側， 具有覆蓋這些整體之矽氧化膜等之絕緣膜所成之閘極絕緣 膜1 1 5，及形成於該閘極絕緣膜1 1 5表面側之閘極 1 1 6，而在該閘極1 1 6係使用隨著搭載有金膺或透明 (請先閱讀背面之注意事項再塡寫本頁) 丨裝· 訂 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公贷）
^^S18S A6 B6 經濟部中央橒準局員工消費合作社印- 五、發明説明（8 ) 之導竃性膜等薄膜電晶髗1 1 〇之裝置之功能的材料。在 此，閘極.1 1 6與η_源極領域1 1 2及H -汲極領域 113並不構成自動匹配者，閘極116之一方側端部 1 1 7與η_源極領域1 1 2之端部i 1 8之間的重叠面 稹及閘極1 1 6之另一方側端部1 1 6與η —源極領域 1 1 3之端部1 2 0之間的重曼面積係在較廣之狀態。 121爲層間絕緣膜，經由該層間絕緣膜121之接觸孔 1 2 2、1 2 3，源極1 2 4及汲極1 2 5導電連接於 η-源極領域1 1 2及n_汲極領域1 1 3。 如此構成之薄膜電晶體1 1 0中，由於η -源極領域 112及η-汲極領域113係形成閘極116之前所形 成者，因此在形成η_源極領域1 1 2及η —汲極領域 1 1 3，而擬活性化所導入之不純物時，閘極1 1 6係尙 未形成。因此在閘極1 1 6，即使例如使用薄片電阻較小 之金屬電極而構成大面稹LCD或高精細LCD時，其耐 熱性，也不限制導入於η —源極領域1 1 2及η —汲極領 域1 1 3之不純物之活性化條件。亦即，由於可充分施行 用以構成η·源極領域1 1 2及η —汲極領域1 1 3所導 入之不純物之活性化，而且藉導入不純物可充分地修復崩 潰之結晶狀態，因此可減低對應於閘極1 1 6之另一方側 端部1 1 9之η —汲極領域1 1 3的端部或其近旁的陷讲 準位。又，由於η -汲極領域1 1 3係在低濃度領域，因 此在閘極116近旁之電場强度較小。故可提升薄膜電晶 體1 1 0之斷開電流特性。_ 木纸張尺度適用中國國家標準（CNS)甲4規格（210 X 297公货） (請先W讀背面之注意事項再填寫本頁) •裝. 訂. -10 - 2^8tS3 A6 B6 經濟部中央標準局員工消費合作社印製 五、發明説明（9) 而且，n_汲極領域1 1 3之厚度及η·汲極領域 1 1 3近旁之厚度均薄約4 0 0A。在此，成爲斷開氰流 之原因之陷阱準位之數保具有隨著其膜厚之增大而增大之 趨勢。因此藉η —汲極領域1 1 3之厚度及η-汲極領域 113近旁之厚度形成較薄，成爲可減低在該領域之陷阱 準位，而可更減低斷開電流。例如，將η —汲極領域 1 1 3之厚度及η —汲極領域1 1 3近旁之厚度成爲 4 Ο Ο Α之各種薄膜電晶體之閘極電壓一汲極電流特性， 在第2圖（a)以實線Li表示，而作爲比較例，將汲極 領域之厚度及汲極領域近旁之厚度成爲2 0 0 0 A之各種 薄膜電晶體之閘極電壓一汲極電流特性，在第2圖（B) 以實線L2表示，則可確認汲極領域之厚度及汲極領域近 旁之厚度爲4 0 0A之較薄者，斷開電流較小，而本例之 薄膜電晶體110有良好之斷開電流特性。 又，在本例之薄膜電晶體1 1 0中，位於閘極1 1 6 之端部近旁的η —汲極領域1 1 3形成平坦，而在閘極 1 1 6之另一方側端部1 1 9與汲極1 1 3之端1 2 0兩 者之間不容易產生電場集中。 又，在本例之薄膜電晶體1 1 0中，由於源極領 域1 1 2與η —汲極領域1 1 3及閘極1 1 6之間的重疊 面積雖較廣，且對η —源極領域1 1 2及η —汲極領域 1 1 3之不純物導入物爲約1X1 01Qcm-3，而厚度爲 約4 Ο 〇A，因此，寄生在閘極1 1 6與例如η-源極頜 域1 1 2之間的容置爲最小。即，在本例中，藉閘極 (請先閱讀背面之注意事項再填寫本頁) Γ 本紙張尺度適用中囡國家標準（CNS)曱4規格（210 X 297公货） 11 A6 B6
2^S13B 五 '發明説明（1()) 116與η-源極領域112兩者之間的氰位所產生之空 乏餍的厚度，若其電位爲一定，則注眼在限定η -源極領 域112之不純物濃度，來設定η-源極領域112之厚 度，使空乏層可達到η -源極領域1 1 2之下面。更具.雔 而言，當在閘極1 1 6與η -源極領域1 1 2兩者之間施 加電位時，如第3圖（a )所示，對應於閘極絕緣膜1 1 5之第1亀容置Ci ，與對應於空乏層12 6·之第2氰容 量C2 ，及對應於基板1 1 1邊之第3電容量Cz成爲串 聯連接之狀態，而其合成電容量較小。而對於在η -源極 領域1 1 2較厚時，如第3圖（b)所示，空乏層1 2 6 之下面係位在η _源極領域1 1 2之厚度方向之途中位置 ，由於僅對應於閘極絕緣膜115之第1電容置Ci ，及 對應於空乏層1 2 6之第2電容量C2成爲串聯連接狀態 ，因此其合成電容量較大。在此，欲將η -源極領域 1 1 2之厚度設定成約4 Ο 0A，其不純物濃度，亦即， 對應於1 X 1 Ο 1α(：ιη-3者，並不限定在此，對應於其不 純物澳度，設定η —源極領域1 1 2之厚度，使空乏層 1 2 6可達到η —源極領域1 1 2之下面（基板1 1 1之 一邊）爲止。具體而言，從控制其不純物濃度之過程上之 限界來看，η —源極領域1 1 2之厚度可形成薄至約 1 ο ο Α之厚度。 其次，參照第4圖（a )〜（d )說明本例之薄膜電 晶體之製造方法。 第4圖（a )〜（d )係均表示本例之薄膜電晶體之 本紙張又度適用中國國家標準（CNS)甲4規格（210 X 297公货） 1.!11-----------(------裝------ΤΓ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -12 - A6 B6 268133 五、發明説明（n) (請先閱讀背面之注意寧項再填寫本頁) 製造方法之一部分的過程剖面圖。 首先.，如第4圖（a)所示，在絕緣基板2 1 1之表 面上，例如溫度在5 5 0 °C〜6 0 0 °C之週遭環境中藉濺 散法或LPCVD法等低溫過程來堆稹非晶質矽之後，使 用光曝光技術形成抗蝕劑圖型2 0 3，將非晶質矽膜予以 圖型化而形成圊型2 0 2 (非晶質矽膜）。在此，在藉雷 丨裝， 射光束之照射將非晶質矽膜予以結晶化之後，也可以施行 導入不純物，惟藉導入不純物，因在結晶狀態產生混亂， 而須再度之修復處理。如此，在本例中，係在施行導入不 純物之後，施行結晶化處理，藉該結晶化處理也同時施行 不純物之活性化。 即，在非晶質矽膜之圖型化後，除去抗蝕劑圖型 2 0 3，如第4圖（b)所示，又在形成另一抗蝕劑圖型 2 0 4之狀態下，將此作爲光罩而離子注入磷，以形成光 罩爲約5X1 018cm_3之η —源極領域2 1 2 (低濃度 領域）及汲極領域2 1 3 (低濃度領域）。在此，非 晶質矽膜之圖型2 0 2中，未導入磷之領域係成爲通道形 成領域2 1 4。 經濟部中央、標準局員工消"合作社印製 其次，在剝離抗蝕劑圖型2 0 4之後，對非晶質矽膜 (圖型2 0 2 )，施行雷射光束照射並將其退火，將非晶 質矽膜施行多結晶化，而且將導入於該膜之不純物予以活 性化。又，對非晶質矽膜，例如在溫度約6 0 0 °C之氮氣 週遭環境中約4小時，施行退火（固相成長法：SPC法 )，將非晶質矽膜施行結晶化，而且將導入於該膜之不純 本纸張尺度適用中國國家標準（CNS)甲4現恪（210 X 297公坌） -13 - 268133 A6 經濟部中央標準局員工消費合作社印" B6_ 五、發明説明（12) 化予以活性化。此時，視需要，在溫度3 5 0 °C之週遭環 境中施行m漿氫處理，或對非晶質矽膜施行rta法，將 非晶質矽膜施行結晶化，而且將導入於該膜之不純物予以 活性化。 . 其次，如第4圖（c)所示，在非晶質矽膜（n_源 極領域212，η -汲極領域21 3及通道形成領·域 214)之表面側，於形成閘極絕緣膜215之後，在閘 極絕緣膜2 1 5之表面側，形成金屬等之閘極2 1 6。在 此，閘極2 1 6之一方側及另一方側端部2 1 7、2 1 8 ，係相對向於η-源極領域2 1 2及η —汲極領域2 1 3 之端部2 1 9、2 2 0的構造者。 然後，如第4圖（d)所示，在閘極2 1 6之表面側 形成層間絕緣膜2 2 1之後，並形成接觸孔2 2 2、 223，利用該接觸孔222、223，對η —源極領域 2 1 2及汲極2 1 3，如第1圖所不，連接源極1 2 4及 汲極1 2 5之後，形成薄膜電晶體1 1 0。 如上所述，依照本例之薄膜電晶體11〇之製造方法 ，在對非晶質矽膜等之矽膜導入不純物之後，對非晶質矽 膜施行結晶化處理，而該結晶化處理本身係也兼具不純物 之活性化處理。而且，在以後之過程中，由於未施行不純 化之導入，因此可簡略化過程，而且結晶化處理後之矽膜 ，係藉不純物之導入而未損壞結晶狀態，在不增加陷阱準 位下可有效地製造出良好斷開電流特性之薄膜電晶體 1 1 0。又，在本寅施例中，作爲矽膜使用非晶質矽膜， 冬紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐） (請先閱讀背面之注意事項再場寫本頁) 乂 丨裝. 訂 -14 - ^βδί33 A 6 Β6 經濟部中央標準局員工消費合作社印製 五、發明説明（13) 惟該膜也可以爲多結晶矽膜。 〔第二實施例〕 其次，參照第5圖（a)〜（c)，說明本發明之第 二實施例的薄膜電晶體及製造方法。 第5圖（a )〜（c )係表示本例之薄膜電晶體之製 造過程之一部分的過程剖面圖。 本例之薄膜電晶體，也與第一實施例之薄膜電晶體同 樣地，爲了改良導通斷開特性，具有如第5圖（c )構造 0 亦即，薄膜電晶體3 0 0係在玻璃，石英，藍寶石等 之絕緣基板3 0 1之表面側，具有添加1 X 1 02°cm_3 左右之磷的η -源極領域3 0 2 (低浪度領域）及n~汲 極領域303 (低濃度領域），在這些之表面側，膜厚具 有約1 0 0 0Α之多結晶矽等之矽薄膜所成之通道形成領 域3 0 4，以連接η -源極領域3 0 2及η-汲極領域 3 0 3。又，在η -源極領域3 0 2，通道形成領域3 0 4及η —汲極領域3 0 3之表面側，具有矽氧化膜等之閘 極絕緣膜3 0 5，而該表面側之閘極3 〇 8端部係經由閘 極絕綠膜3 0 5重曼於η_源極領域3 0 2及η-汲極領 域 3 0 3 ° 欲製造這種構成之薄膜電晶體3 〇 〇時，首先，如第 5圖（a)所示，在絕緣基板3 〇 1之表面側，例如將添 加約1 x 1 0 2°cm_3之磷的多結晶矽等之n~矽薄膜堆 (請先«-.:!?背面之注*事項再塡寫本茛) 丄 -装_ •ΤΓ‘ 丨( 衣紙張尺度適用中國因家I票準（CNS)甲4规格（210 X 29?公發） -15 - 經濟部中央標準局員工消費合作社印製 268133 A6 B6 五、發明説明（Μ) 稹約1 5 Ο 0A之後，選擇性地蝕刻該η-矽薄膜，俾形 成源極領域3 0 2 (低濃度領域）及η —汲極領域 3 0 3 (低濃度領域）。然後，在汲極領域3 0 3之表面 側，形成有連接這些之膜厚爲約1 Ο Ο 0Α之多結晶较等 之矽薄膜所成之通道形成領域3 0 4。然後，將整體予以 熱氧化，形成由矽氧化膜所成之閘極絕緣膜3 0 5，而在 其表面側形成添加金羼，透明導電膜，不純物之多結晶矽 膜等所成的閘極材料306。 其次，如第5圖（b)所示，閘極材料3 0 6之表面 中，對殘存閘極之領域，使用光曝光技術等來形成抗蝕劑 圚型3 0 7，將其作爲光罩而選擇性地蝕刻閘極材料 3 0 6 ，以形成閘極3 0 8。在此，閘極3 0 8之端部係 經由閘極絕緣膜3 0 5重昼於τι —源極領域3 0 2之端部 及η —汲極領域3 0 3之端部。 其次，除去抗蝕劑圚型3 0 5，在其以後，如第5圖 (c )所示，依照一般之過程，形成由矽氧化膜所成之層 間絕緣膜3 0 9。其次，在層間絕緣膜3 0 9形成接觸孔 3 1 0 ，然後，將由金屬，透明導電膜等所成之源極 3 1 1及汲極3 1 2分別連接於η —源極領域3 0 2及 η —汲極領域3 0 3。 因此，本例之薄膜電晶體3 0 0也與第一實施例之薄 膜電晶體同樣地，由於在形成閘極3 0 8之前，形成η _ 源極領域3 0 2及η —汲極領域3 0 3，因此，在構成閘 極3 0 8之材料之耐熱性不受限制，而在理想的狀態下可 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐） (諳先閲讀背面之注意事項再場寫本頁) 丨装· *1Τ. -16 - S68133 經濟部中央標準局員工消費合作社印¾ A6 B6 五、發明説明（15) 形成η-源極領域3 0 2及η —汲極領域3 0 3。因此， 可提昇斷開電流特性。 〔第三賁施例〕 其次，參照第6圖（a)〜（d)，說明本發明之第 三實施例之薄膜®晶體及其製造方法。 第6圖（a )〜（d )係表示本例之薄膜電晶雅之製 造過程之一部分的過程剖面圖。 本例之薄膜電晶體係藉對第一實施例之薄膜電晶體， 於源極領域及汲極領域形成不同濃度之領域，除了提昇斷 開特性之外，還可提昇導通電流特性者。如第6圆（d) 所示，在玻璃等之絕綠基板4 0 1之表面側中，在源極領 域側，具有π +源極領域4 1 2 (髙濃度之低電阻領域） 及η —源極領域4 0 5 (低濃度領域），而在汲極領域側 ，具有η +汲極領域4 1 3 (髙濃度之低電阻領域）及 η —汲極領域4 0 6 (低濃度領域）。在此，閘極4 0 9 之端部係經由閘極絕緣膜4 0 8重S低於低濃度之η •源 極領域4 0 5之端部及η —汲極領域4 0 6之端部。另一 方面，源極4 2 0及汲極4 2 1係連接於高浪度之η +源 極領域4 1 2及η +汲極領域4 1 3。 製造這種構成之薄膜電晶體4 0 0時，首先，如第6 圖（a )所示，在玻璃等之絕緣基板4 Q 1上面，堆稹約 1 5 0 0 A之多結晶矽等之矽薄膜。然後，使用光曝光技 術等，形成抗蝕劑圖型4 0 3，將其作爲光罩選擇性地蝕 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐） (請先閱讀背面之注念事項再填寫本頁) i裝· ,一έ , -17 - A6 ·Β6 268188 五、發明説明（16) 刻矽薄膜，俾形成矽圖型4 Ο 2。 其次.，在除去抗蝕劑圖型4 0 3之後，如第6圚（b )所示，使用光曝光技術，形成新的抗蝕劑圚型4 0 4， 將其作爲光罩離子注入磷，以形成約1 X 1 〇 3之 n_源極領域4 0 5及η-汲極領域4 0 6。在此，未施 行離子注入之領域成爲通道形成領域4 Q 7。 其次，在除去抗蝕劑圖型4 Q 4之後，熱氧化整體， 如第6圖（c )所示，形成由矽氧化膜所成之閘極絕緣膜 4 0 8。該熱處理過程，係具有活性化所注入之離子的效 果。然後，形成添加金屬，透明導電膜，不純物之多結晶 矽膜等所成的閘極4 0 9。在此，閘極4 0 9係經由η_ 源極領域4 0 5及η_汲極領域4 0 6之一部分與閘極絕 緣膜4 0 8互相重叠。 其次，如第6圖（d)所示，在形成由矽氧化膜所成 之層間絕緣膜4 1 0之後，在此形成接觸孔4 1 1。然後 ，將層間絕緣膜410作爲光罩而將磷予以離子注入，而 且照射雷射光束，經活性化所注入之離子，以形成約5 X 1 021cm_3之n +源極領域4 1 2及n +汲極領域 4 13° 此後，與一般之製造方法同樣地，將金靥，透明導電 膜等所成之源極4 2 0及汲極4 2 1分別連接於η·*源極 領域412及η+汲極領域413。 在這種構成之薄膜電晶體4 Ο 1，重叠於閘極4 0 9 之端部之η_源極領域4 0 5及η_汲極領域4 0 6，係 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐） (請先閱讀背面之注意事項再塡寫本頁) -裝· 訂. 經濟部中央標準局WK工消費合作社印製 -18 - 268133 A6 B6 經濟部中央標準局員工消費合作社印製 五、發明説明（17) 在形成閘極4 0 9之前所形成者。因此，即使在閘極 4 0 9使用金屬等，也不受其耐熱性之限制，仍可充分地 施行被導入於η -源極領域4 0 5及η —汲極領域4 0 6 之不純物之活性化，而且可充分地修復藉不純物之導人所 崩潰之結晶狀態，故可減低在η _汲極領域4 0 6之端部 或其近旁之陷阱準位。又，由於η —汲極領域4 0 6係在 低濃度領域，因此在閘極4 0 9之近旁之電場强度較小。 故可提昇薄膜電晶體4 0 1之斷開電流特性。 又，在源極領域及汲極領域之中，將會影響導通斷開 特性等之領域成爲低澳度領域，另一方面，連接有源極 4 2 0及汲極4 2 1之領域係形成高濃度領域，故寄生電 阻較小，可得到較大電流。 〔第四實施例〕 另一方面，代替第三實施例之薄膜電晶體，在第7圖 所示之薄膜電晶體，也可提昇導通斷開特性及導通電流。 第7圖係表示本例之薄膜電晶體之通道方向的剖面圖 ，薄膜電晶體4 3 0也在玻璃，石英，藍寶石等之絕緣基 板3 2 1之表面側具有多結晶矽等之矽薄膜所成之圖型， 在該圖型係具有：包括約5 X 1 02°cm-3之磷的η +源 極領域4 3 2與η +汲極領域4 3 3，及包括約5Χ 1 018cm_3之硼的η -源極領域4 3 4與η —汲極領域 4 3 5，及包括約1X1 〇17cm_3之硼的通道形成領域 4 3 6。在這些之表面側，具有矽絕緣膜等之絕緣膜所成 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝· 訂· -19 - 經濟部中央標準局員工消費合作社印製 ^^8133 A6 ， B6 五、發明説明（18) 之閘極絕緣膜4 3 7，而在其上面具有金靥或透明導電膜 等所成之閘極絕緣膜4 3 8。在此，閘極4 3 8之端部係 經由閘極絕緣膜4 3 7，重叠於源極領域4 3 4及 η·汲極領域4 3 5之端部。在這些之表面側具有矽氧化 膜等之絕緣膜所成之曆間絕緣膜4 3 9，經由形成於該膜 之接觸孔4 4 6，金靥或透明導電膜等所成之源極4 4 1 及汲極4 4 2連接於η +源極領域4 3 2及η +汲極領域 4 3 3 ° 在這種構成之薄膜電晶體4 3 0，省略其製造方法之 說明，惟重叠於閘極4 3 8之端部之η —源極領域4 3 4 及η-汲極領域4 3 5，係在形成閘極4 3 8之前所形成 者，因此，即使在閘極4 3 8使用金屬等，也不受其耐熱 性之限制，仍可充分施行被導入於η —源極領域4 3 4及 η —汲極領域4 3 5之不純物之活性化。又，具有可充分 地修復藉不純物之導入所崩潰之結晶狀態的效果。 又，在源極領域及汲極領域之中，將會影響導通斷開 特性等之領域成爲低濃度領域，另一方面，因設置高濃度 領域（η+源極領域432及η*汲極領域433)，故 寄生電阻較小，可得到較大電流。 〔第五實施例〕 其次，參照第8圖（a )〜第8圖（c )，說明本發 明之第五實施例之薄膜電晶體及其製造方法。 第8圖（a )〜第8圖（c )係表示本例之薄膜電晶 本紙張又度適用中00家標準（CNS)甲4規格（210 X 297公坌） (請先閲汸背面之注意事項再填寫本頁) 丨裝. 訂· 268133 A6 經濟部中央標準局S工消費合作社印製 B6_ 五、發明説明（19) 體之製造過程之一部分的過程剖面圖。 本例之薄膜電晶體係藉對第二實施例之薄膜髦晶體， 於源極頜域及汲極領域形成不同濃度之領域，除了提升斷 開特性之外，還可提昇導通電流特性者，如第8圖（c ) 所示，薄層m晶體4 5 0係玻璃等之絕緣基板4 5 3之表 面側中，在源極領域側，具有硼爲約1 X 1 0 21cm_32 n +源極領域4 5 8 (髙低澳度領域）及硼爲約1 X 1 0 19 c m ·3之η -源極領域4 5 2 (低濃度領域），在 汲極領域側，具有硼爲約1X1 〇21cm_3之η ♦汲極領 域4 5 9 (高澳度領域）及硼爲約1 X 1 019Cm_3之 η —汲極領域4 5 1 (低澳度領域）。在此，閘極4 5 6 之端部係經由閘極絕緣膜4 5 5重叠於低澳度之η -源極 領域4 5 2及η —汲極領域4 5 1。另一方面，源極 4 6 2及汲極4 6 3係連接於高濃度之n +源極領域 4 5 8及η ♦汲極領域4 5 9。 製造這種構成之薄膜電晶體4 5 0時，首先，如第8 圖（a )所示，在玻璃，石英，藍寶石等之絕綠基板 4 5 3上面，形成添加硼爲約1 X 1 0 19cm·3之膜厚約 5 0 0 A之多結晶矽等的低濃度之矽薄膜，選擇性地蝕刻 該矽薄膜，以形成p-源極領域4 5 2及p-汲極領域 4 5 1。其次，其次，在p_源極領域4 5 2及p-汲極 領域4 5 1之表面側相連接這些，並形成膜厚爲2 5 0A 之多結晶矽等之矽薄膜所成的通道形成領域4 5 4。然後 ，在全面施行EC R-CVD法，形成由矽氧化膜所成之 本紙張Μ適用中國國家標準（CNS)甲4規格（210 X 297公货) ~ ~ -21 - (請先閲讀背面之注意事項再填寫本頁) 丨裝_ 訂 乂 33 Α6 Β6 經濟部中央標準局B工消費合作社印*'衣 五、發明説明（20) 閘極絕綠膜4 5 5。然後，形成添加金屬，透明導電膜， 不純物之多結晶矽膜等所成之閘極4 5 6。在此，閘極 4 5 6之端部係經由閘極絕緣膜4 5 5重叠於p_源極領 域452之端部及P—汲極領域453之端部。 其次，如第8圖（b)所示，使用光曝光技術等，以 形成覆蓋p-源極領域4 5 2及p —汲極領域4 5 3之所 定領域的抗蝕劑圖型4 5 7，將其作爲光罩而將硼予以離 子注入。然後，照射雷射光束，施行活性化不純物。 然後，除去抗蝕劑圖型4 5 7，而以後係與一般之過 程同樣地，如第8圖（c )所示，在形成由矽氧化膜所成 之層間絕緣膜4 6 0之後，而在該膜形成接觸孔4 6 1。 然後，將金靥或透明導電膜等所成之源極4 6 2及汲極 4 6 3分別連接於P +源極領域4 5 8及p*汲極領域 4 5 3 ° 在如此所製造之薄膜電晶體4 5 0，由於p_源極領 域4 5 2及p_汲極領域4 5 3係在形成閘極4 5 6之前 所形成，因此，除了可發揮與第二實施例之薄膜電晶髋同 樣之效果以外，也形成P +源極領域4 5 8及p +汲極領 域4 5 9，故寄生電阻較小，可得到較大電流。 〔第六實施例〕 第9圖係表示本發明之第六實施例的薄膜電晶體之構 成的剖面圖。 在此圖中，本例之薄膜電晶體5 0 0，也形成在玻璃 (請先閲讀背面之注意事項再塡寫本頁) J' ·-* Γ 本紙張尺度適用中國國家標準（CNS〉甲4規格（210 X 297公?έ ) A6 B6 268133 五、發明説明（21) ，石英或藍寶石等之絕緣基板5 0 1上面，其源極領域 5 0 2係厚度約5 Ο 0A，具有添加硼爲約1 X 1 018 cm_3之p -矽膜的p_源極領域5 0 3，及添加硼爲約 1 X 1 021cm_3之厚度約2 Ο Ο 0A之P —矽膜的P + 源極領域5 0 4 (高濃度且膜厚較厚之低電阻領域）。另 —方面，汲極領域5 0 5，厚度也約5 Ο 0A，具有添加 硼爲約1X1 018cm_3之p -型矽膜的p —汲極領域 5 0 6，及添加硼爲約1X1 021cm_3之厚度約 2 Ο Ο 0A之P +型矽膜的P*汲極領域5 0 7 (高濃度 且膜厚較厚之低電阻領域）。又，在源極領域502及汲 極領域5 0 5之間，具有在這些之領域形成於連接之狀態 的矽膜等所成之通道形成領域5 0 8，及锾羞這些之整體 的矽氧化膜等之絕緣膜所成的閘極絕緣膜5 0 9，及形成 於該閘極絕緣膜5 0 9之表面側之金屬或透明之導電性膜 等所構成的閘極5 1 0。在此，閘極5 1 0，及源極領域 5 0 2與汲極領域5 0 5，係未構成自動匹配之構造，閘 極5 1 0之其中一方側端部5 1 1 ，與源極領域5 0 2之 P —源極領域5 0 2之p-汲極領域5 0 3 (端部），係 具有較廣重叠面稹而相對峙，同樣地，閘極5 1 0之另一 方側端部5 1 2，與汲極領域5 0 5之P-汲極領域 5 0 6 (端部），係具有較廣重曼面積而相對峙。又， 513爲層間絕綠膜，經由該層間絕緣膜513之接觸孔 5 1 4、5 1 5，源極5 1 6及汲極5 1 7係導電連接於 源極領域5 0 2之p +源極領域5 0 4及汲極領域5 0 5 衣紙張尺度適用中國國家標準（cis\s)甲4規格（210 X 297公發） — ,—r--------------^------裝------# (諳先閱"背面之注念事項再填寫本頁) 經濟部4-央櫺準局3工消費合作社印製 -23 - A6 B6 268133 五、發明説明（22) 之P*汲極領域507。 在道種構成之薄膜電晶體5 0 0中，例如，在汲極領 域5 0 5邊相對峙於閘極5 1 0，由於在p-汲極領域 5 0 6，而位於閘極5 1 0近旁之電場强度較小，故可提 昇斷開電流特性。在此，源極領域5 0 2及汲極領域 5 0 5，係對閘極5 1 0來構成自動匹配之構造。亦即， 並不是藉將閘極510作爲光罩之離子注入來形成源極領 域5 0 2及汲極領域5 0 5者，因源極領域5 0 2及汲極 領域5 0 5係在形成閘極5 1 0之前所形成者，因此，閘 極5 1 0之耐熱性例如在6 0 0 °C等較低者，也不受其耐 熱限界之限制，可對源極領域及汲極領域施行不純物之活 性化。因此，藉不純物之導入，由於可充分地修復崩溃結 晶狀態之狀態，因此，可減低相對應於閘極5 1 0之端部 的汲極領域5 0 5或其近旁之陷阱準位。故可更提昇薄膜 電晶體5 0 0之斷開電流特性。 第1 0圖（a )〜（c )係表示本例之薄膜電晶體之 製造方法之一部分的過程剖面圖。 首先，如第10圖（a)所示，在玻璃，石英，藍寶 石等之絕緣基板6 0 1之上面，例如將添加約1X1 〇2° cm-3硼之非晶質矽薄膜藉低溫過程堆稹2 0 0 0A。選 擇性地蝕刻該非晶質矽薄膜而形成P +領域6 0 2、6 0 3 ° 其次，在P +領域6 0 2、6 0 3之表面側，而在連 接這些之領域之狀態形成約2 5 0 A之非晶質矽膜6 0 4 衣紙張尺度適用中國园家標準（CNS)甲4规格（210 X 297公货） ,11-----------------ί------裝------ΤΓ (請先M-讀背面之注意事項再壤寫本頁) 經濟部中央標準局員工消費合作社印製 -24 - A6 B6 ^68133 五、發明説明（23) ，又在其上面形成抗蝕劑圖型605。 其次.，如第1 0圇（b )所示，將抗蝕劑圖型6 0 5 作爲光罩，例如將硼予以離子注入，形成澳度爲約5 X 1017cm-3 之 p -領域 606、607〇 在此，使P*領域6 0 2與p_領域6 0 6成爲源極 領域6 0 8，並使p +領域6 0 3與p-領域6 0 7成爲 汲極領域6 0 9。又，未被抗蝕劑圇型6 0 5掩蔽且未施 行離子注入之領域，係成爲通道形成領域6 1 0。 其次，剝離抗蝕劑圓型6 0 5之後，例如在溫度約 6 0 0 °C之氮氣週遭環境中，施行退火（固相成長法： SPC法），且將非晶質矽膜加以結晶化，而且活性化被 導入P+領域602、603及p-領域606、607 之不純物。 其次，在整體，藉ECR—CVD法，形成由矽氧化 膜所成之閘極絕緣膜611。 其次，在閘極絕緣膜611之表面側堆稹由金靥所成 之閘極材料，並利用光曝光技術等選擇性地蝕刻該閘極材 料，以形成閘極6 1 2。在此，在蝕刻形成閘極6 1 2時 ，則將閘極6 1 2之其中一方側端部6 1 3及另一方側端 部6 1 4重S於p-領域6 0 6、6 0 7之其中一方側端 部0 以後，依照一般之過程，如第1 〇圖（c )所示，在 形成由矽氧化膜所成之層間絕綠膜6 1 5，接觸孔6 1 6 、6 1 7之後，形成導電連接於源極領域之高濃度源極領 本纸張尺度適用中國國家標準（CNS)甲4規格（210 X 297公坌） .1,.---Ί----------<------裝------ΤΓ------( {請先閲讀背面之注意事項再場寫本頁) 經濟部中央標準局β工消費合作社印製 -25 - 268133 A6 B6 五、發明説明（24) (請先閲讀背面之注意事項再填寫本頁) 域（P*領域6 Q 2 )的源極，及導電連接於汲極領域之 高澳度汲極領域（p*領域6 0 3 )，之後，形成表示於 第9圚之薄膜電晶體500。 〔第七實施例〕 參照第1 1圖（a )〜（e )說明具備以第--第六 實施例之薄膜電晶體所構成之CMO S電路的半導體裝置 之一例子。 如第11圖（e)所示，本例之半導體裝置之CMO S電路7 Q 0，係在玻璃，石英，藍寶石等之同一之絕緣 基板7 0 1的表面側，具有η通道型薄膜電晶讎7 0 0 a ，及P通道型薄膜電晶體7 0 0 b，所有薄膜電晶體，閘 極7 1 4、7 1 5之端部均經由閘極絕緣膜7 1 2、 7 1 3相重叠，乃爲η·源極領域7 0 6，η —汲極領域 7 0 7，ρ_源極領域708及ρ-汲極領域7 0 9 (低 經濟部中央標準局員工消費合作社印5秋 濃度領域）。對此，連接有源極7 2 4、7 2 5及汲極 7 2 6、7 2 7，乃爲η +源極領域7 1 9，ρ +源極領 域，η +汲極領域72〇及Ρ +汲極領域7 2 3 (高濃度領域 )0 製造這種構成之CMOS電路7 0 0時，首先，如第 1 1圖（a )所示，在玻璃，石英，藍寶石等之絕緣板 7 0 1之表面側，形成膜厚爲約7 0 0A之多結晶矽等之 矽薄膜之後，將其選擇性蝕刻，形成矽薄膜之圖型7 0 2 、7 0 3、7 0 4、7 0 5。然後，藉周知之方法，在矽 本紙張尺度適用中國a家標芈（CN'S)甲4規格（210 X 297公货） -26 - 268133 A6 B6 經濟部中央標準局員工消費合作社印製 五、發明説明（25) 薄膜之圖型7 0 2、7 0 3離子注入磷之後，將其成爲約 5X1 018cm~3之η -源極領域7 0 6及n_汲極領域 7 0 7。另一方面，在矽薄膜之圖型7 〇 4、7 0 5離子 注入硼之後，將其成爲約5X1 018cm·3之P —源極領 域708及p_汲極領域709 其次，如第11圖（b)所示，形成膜厚爲約 1 0 0 0 A之多結晶矽等之矽薄膜所成之通道形成領域 7 1 0、7 1 1，而連接有n -源極領域7 0 6及η —汲 極領域7 0 7彼此間，以及ρ -源極領域7 0 8及ρ —汲 極領域7 0 9彼此間。然後，熱氧化整體，以形成由矽氧 化膜所成之閘極絕緣膜7 1 2、7 1 3。該熱氧化處理係 具有活性化離子注入之η _源極領域7 0 6，η-汲極領 域7 0 7，Ρ —源極領域7 0 8及ρ_汲極領域7 0 9之 不純物的效果。其次，在閘極絕緣膜712、713之上 面，形成添加金屬，透明導電膜，不純物之多結晶矽等所 成之閘極71 4、71 5。在此，閘極7 1 4、71 5之 端部係經由閘極絕綠膜7 1 2、7 1 3，重曼於η —源極 領域7 0 6，η —汲極領域7 0 7，ρ —源極領域7 0 8 及Ρ —汲極領域7 0 9之端部。 其次，如第11圖（c)所示，在形成由矽氧化膜所 成之層間絕緣膜7 1 6之後，在該膜形成接觸孔7 1 7。 然後，使用光曝光技術等，形成覆蓋ρ-源極領域7 0 8 及Ρ_汲極領域7 0 9之一邊（ρ通道型薄膜電晶體 7 0 0 b之一邊）的抗蝕劑圖型7 1 8，將此抗蝕劑圖型 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公货） (請先閲讀背面之注意事項再塡寫本頁) i裝. 訂 乂 -27 - A6 B6 ^68133 五、發明説明（26) 718與餍間絕緣膜716作爲光罩施行離子注入磷，以 形成約5.X1 021cvm_3之n +源極領域7 1 9及η-汲極領域7 2 0。 其次，除去抗蝕劑圖型7 1 8之後，如第1 1圖（c )所示，使用光曝光技術等，形成覆蓋η _源極領域 7 0 6及η-汲極領域7 0 7之一邊（η通道型薄膜電晶 體7 0 0 a之一邊）的抗蝕劑圖型7 2 1，將此抗蝕劑圇 型7 2 1與層間絕緣膜7 1 6作爲光罩施行離子注入硼， 以形成5 X 1 021 cm·3之p +源極領域7 2 2及p*汲 極領域7 2 3 〇 其次，除去抗蝕劑圖型7 2 1之後，照射雷射光束， 並活性化離子注入之各不純物。然後，第1 1圖（e )所 示，依照一般之過程，將金屬或透明導電膜等所成之源極 724、725及汲極726、727分別連接於η*源 極領域7 1 9，ρ +源極領域7 2 2，η +汲極領域 7 2 0及ρ +汲極領域7 2 3。 如此，形成於同一之絕綠基板7 0 1之η通道型薄膜 電晶體7 0 0 a及ρ通道型薄膜電晶體7 0 0 b，均可提 昇斷開電流特性及導通電流特性。 〔第八實施例〕 ’ 其次，作爲本發明之第八實施例，說明作爲具備薄膜 電晶體之代表性裝置之液晶顯屛的周邊電路內藏型活性矩 陣基板之構成。 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐） .ί---—----------------裝------tr------{ (請先閱琦背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 -28 - A 6 B6 268133 五、發明説明（27) 第12圖係表示本例之活性矩陣基板之整體構成的方 塊圖，在圓中，活性矩陣基板8 0 0係區分成像素部 8 0 0 a與周邊電路部8 0 0 b、8 0 0 c (驅動電路部 )，而在像素部8 0 0 a，係如第13圖所示，藉連接於 周邊電路8 0 0 b·(掃描線驅動電路）之掃描線（閘極線 )801a、801b (801)，及連接於周邊電路部 8 〇 0 c (信號線驅動電路）之信號線8 0 2，區盡形成 有像素領域8 0 3。在此，在像素部8 0 0 a，具有依據 來自掃描線8 0 1 a之掃描信號，將信號線8 0 2之一邊 ，與像素電極8 Q 4之一邊切換成連接之狀態及遮斷之狀 態的薄膜電晶體8 0 0 d，而在該薄膜電晶體8 0 0 d被 要求斷開電流最好爲較小之特性。對此，周邊電路部 8 0 0 b、8 0 0 c係藉不相同導電型之薄膜電晶體來構 成CMOS電路，而在該CMOS電路，動作被要求須高 速。因此，想像在像素部8 0 0 a使用本發明之薄膜電晶 體，而在周邊電路部8 0 0 b、8 0 0 c，使用自動匹配 構造之薄膜電晶體。 以下，說明其構成。 在第1 4圖，並排表示形成於本例之活性矩陣基板之 像素部的薄膜電晶體及形成於周邊電路部的參個薄膜電晶 體 900a、930a、960ao 在第1 4圖中，表示於圖式右邊者爲形成於像素部之 η通道型薄膜電晶體9 6 0 a，表示於圖式之中央者爲形 成於周邊電路部之η通道型薄膜電晶體9 3 0 a，而表示 ；M氏張又度適用中國0家標準（CNS>甲4規格（210 X 297公釐） (請先閲讀背面之注意事項再塡寫本頁) •裝- 訂. 經濟部中央標準局S工消费合作社印製 -29 - A6 B6 268133 五、發明説明（28) (請先閲讀背面之注意事項再塡寫本頁) 於圖式之左邊者爲形成於周邊電路部之P通道型薄膜竃晶 體9 0 0 .a，在周邊《路部中，藉p通道型薄膜電晶壢 9 0 0 a與η通道型薄膜電晶體9 3 0 a形成有CMOS 電路。 在這些之薄膜電晶镫9 0 0a、9 3 0a、9 6 0a 之中，使用於像素部之η通道型薄膜電晶體9 6 0 a係如 第一實施例至第二實施例所說明，源極領域9 6 1 a及汲 極領域962a係對閘極963a形成非自動匹配，且在 其η —源極領域9 6 4 a (低濃度源極領域）及η·汲極 領域9 6 5 a (低濃度汲極領域）成爲相對峙於閘極 9 6 3 a之端部的構造。對此，形成於周邊電路部之p通 道型薄膜電晶體9 0 0 a、9 3 0 a係形成自動匹配之構 造。又，在液晶顯示屛中，在像素部之η通道型薄膜電晶 體9 6 0 a之汲極領域9 6 2 a，像素電極成爲導電連接 之構造，惟在以下之說明，圖示與源極領域9 6 1 a同樣 地一般之鋁電極作爲導電連接之構造。 經濟部中央標準局R工消費合作社印製 在這種構成之活性矩陣基板9 5 0 a中，在像素部， η通道型薄膜電晶體9 6 0 a爲LDD構造，而且，由於 成爲減低陷阱準位之構造，因此減低其斷開竄流。對此， 形成於周邊電路部之η通道型，P通道型薄膜電晶體 9 0 0 a、9 3 0 a係形成寄生電容量較小之自動匹配構 造。因此，不會犧牲周邊電路部之動作速度。 〔第九實施例〕___ 衣紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公坌） -30 - A6 B6 ^68133 五、發明説明（29) 其次，說明第九實施例之液晶顯示屛之周邊電路內藏 型活性矩陣基板之構成。 本例之周邊電路內藏型活性矩陣基板，與第八實施例 之周邊電路內藏型活性矩陣基板，係基本上之構成形成相 同，惟使用於像素領域及周邊電路部（驅動電路部）之薄 膜電晶體之組合有所不同，在本例中，可提髙使用於像索 部8 0 0 a之薄膜電晶镣之斷開電流特性，且不會犧牲在 周邊電路部800b、800c之動作速度，可減少在活 性矩陣基板8 0 0之製造過程所使用之光罩數，可減低生 成本。 以下，說明該薄膜電晶體之構造。 第15圖係在第12圖及第13圖所示之液晶顯示屛 中，表示形成於活性矩陣基板之像素部的薄膜電晶體及形 成於周邊電路部的薄膜電晶體之構成的剖面圖。 在第1 5圇中，表示於圖式右邊者爲形成於像素部之 η通道型薄膜電晶體9 6 0，表示於圖式之中央者爲形成 於周邊電路部之η通道型薄膜電晶體9 3 0，而表示於圖 式之左邊者爲形成於周邊電路部之ρ通道型薄膜電晶體 9 0 0 ，在周邊電路部中，藉ρ通道型薄膜電晶體9 〇 〇 與η通道型薄膜電晶體9 3 〇形成有CMOS電路。 在這些之薄膜電晶體9 〇 〇、9 3 0、9 6 0之中， 使用於像素部之η通道型薄膜電晶體9 6 0及形成於周邊 電路部之η通道型薄膜電晶體9 3 0係均如第一實施例至 第七實施例所說明，源極領域9 3 1、. 9 6 1及汲極領域 本紙張又度適用中國國家標準（CNS)甲4規格（210 X 297^-j ' -31 - (請先閱讀背面之注意事項再塡寫本頁) •裝· 訂‘ 經濟部中央標準局R工消費合作社印製 ^268133 A6 B6 經濟部中央標準局員工消費合作社印- 五、發明説明（30) 9 3 2、9 6 2係對閘極9 3 3、9 6 3形成非自動匹配 ，且在其η —源極領域9 3 4、9 6 4 (低澳度源極領域 )及η—汲極領域935、965 (低澳度汲極領域）成 爲相對峙於閘極9 3 3、9 6 3之端部的構造，對此，形 成於周邊電路部之Ρ通道型薄膜電晶體9 0 0，係形成自 動匹配之構造。又，在液晶顯示屛中，在像素部之η通道 型薄膜電晶體9 6 0之汲極領域9 6 2，像素電極成爲導 電連接之構造，惟在以下之說明，圖示與源極領域9 6 1 同樣地一般之鋁電極作爲導電連接之構造。 在這種構成之活性矩陣基板9 5 0中，在像素部，η 通道型薄膜電晶體9 6 0爲LDD構造，而且，由於成爲 減低陷阱準位之構造，因此減低其減低斷開電流。對此， 形成於周邊電路部之·η通道型薄膜電晶體9 3 0中，由於 不是形成自動匹配構造，因此與自動匹配構造相比較，寄 生電容量較大，而擔心其動作速度緩慢。但是，η通道型 與Ρ通道型薄膜電晶體之中的任一方係形成寄生髦容量較 小之自動匹配構造（本實施例寺係ρ通道型薄膜電晶體） 。又，即使在未形成自動匹配構造之薄膜m晶體中，由於 與閘極重曼之源極•汲極領域也形成低濃度領域，因此， 幾乎可忽略施加有空乏層所延伸方向之偏向時的寄生電容 S 〇 由此可知，即使以如本例之構成形成CMO S電路， 其動作速度係與η通道型，ρ通道型薄膜電晶體之雙方均 爲自動匹配構造時相比較，具有也不遜色之速度。因此， 本纸張又度適用中國國私標準（CNS)甲4規格（210 X 297公坌） (請备汸背面之注意事項再塡寫本頁) 丨裝· 訂· -32 A6 B6 ^68133 五、發明説明（31) 在本例中，因將兩種型式之薄膜電晶體形成於活性矩陣基 板9 5 0，故與使用三種型式之薄膜電晶體之第八實施例 的活性矩陣基板9 5 Q a相比較，可減少在活性矩陣基板 之製造過程所使用之光軍數，而可提髙生產性。 〔第十實施例〕 第1 6圖（a)〜（d)係表示如第九實施例將兩種 型式之薄膜電晶髏形成於液晶顯示屛之活性矩陣基板上時 ，像素部及周邊電路部之各薄膜電晶體之製造方法之一部 分的過程剖面圖。 首先，如第1 6圖（a)所示，在玻璃，石英，藍寶 石等之絕緣基板1 0 0 1之表面，將非晶質矽膜1 〇 〇 2 堆積成例如約5 0 0A之厚度。在該上面形成抗蝕劑圖型 1 0 0 3、1 0 0 4、1 0 0 5，將其作爲光罩而離子注 入磷，以形成不純物約1 X 1 0 17cm—3之低濃度領域 1006'1007'1008° 其次，對非晶質矽膜1 〇 〇 2照射雷射光束之後將其 退火，將非晶質矽膜予以多結晶化，而且活性化導入於該 膜之不純物。 然後，如第1 6圖（b)所示，對非晶質矽膜 1 0 0 2施行選擇蝕刻以形成矽薄膜圇型1 0 〇 9、 1010、1011。在此，矽薄膜圖型1009、 1 0 1 0係分別成爲在周邊電路部之P通道型，η通道型 薄膜電晶體之活性領域，矽薄膜圖型1011係成爲像素 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公货） (請先閱讀背面之注意事項再填寫本頁) ---裝· 訂. 經濟部中央標準局負工消費合作社印製 -33 - A6 ^68133 B6 五、發明説明（32) 部之η通道型薄膜電晶體之活性領域。又，上述之低澳度 領域1 0.0 6、1 0 0 7、1 0 0 8係成爲η通道型薄膜 髦晶體之η-源極領域1 〇 1 2、1 0 13 (低濃源極領 域）及η_汲極領域1 〇 1 4、1 0 1 5 (低濃度汲極領 域）。又，在η通道型薄膜電晶體之活性領域1 〇 1 〇、 1011之中未導入不純物之領域，係成爲通道形成領域 10 16-1017° 其次，在道些表面整體，藉ECR — CVD法形成矽 氧化膜所成之閘極絕緣膜1〇18之後，在其表面側，形 成金屬等所成之各閘極1 〇 1 9、1 0 2 0、1 0 2 1。 在此，各閘極1019、1020、1021之中，須構 成η通道型薄膜電晶體1 〇 2 3、1 0 2 4之閘極 1 0 2 0、1 0 2 1之端部係經由η —源極領域1 0 1 2 、1 0 1 3及η_汲極領域1 0 1 4、1 0 1 5與閘極絕 緣膜1018形成相對峙之狀態。又，在使用於像素部之 薄膜電晶體1 0 2 4之汲極領域1 0 1 5之延設部 1015a (下部電極），重疊有前段之閘極1025而 形成保持電容量部。 其次，利用光曝光技術等，如第1 6圖（c)所示， 在形成覆蓋η通道型薄膜電晶體1 0 2 3、1 0 2 4之形 成領域的抗蝕劑圖型1 0 2 6之狀態施行硼之離子注入。 在該離子注入中，閘極1 0 1 9利用作爲光罩，而在薄膜 電晶體1 0 2 2中自動匹配地形成有不純物濃度約5 X 1 021cm_3之源極領域1 0 2 7及汲極領域1 0 2 8。 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公坌） (請先閱讀背面之注意事項再塡寫本頁) •裝· 訂. 經濟部中央標準局員工消費合作社印製 34 Α6 Β6 268:133 五、發明説明（33) 其次，除去抗蝕劑圖型1 0 2 6，藉雷射光束之照射 施行不純物之活性化。該雷射光束之照射’，係將不純物施 行活性化成爲低電阻化者，並不是藉導入不純物修復崩溃 之結晶狀態者，惟在使用周邊電路部之P通道型薄膜電晶 糖1 0 2 2中，無法要求較小之斷開電流。因此，在此過 程中，藉雷射光束之照射，可將不純物予以活性化而可施 行低電阻化，但不被要求結晶狀態之修復。 然後，如第1 6圖（d)所示，形成層間絕緣膜 1 0 2 9，並利用其接觸孔，而對各薄膜電晶體1 0 2 2 、1023、1024，導電連接源極1031及汲極 1 0 3 2 ° 如上所述，在本例之活性矩陣基板之製造方法中，在 不純物之導入的光罩圖型，可對應於兩片之光單圖型 1 0 0 3、1 0 2 6。對此，將構成周邊電路部之η通道 型及Ρ通道型薄膜電晶體之雙方形成自動匹配型，而在將 使用於像素部之薄膜電晶體成爲本發明之構造時，則形成 必須三片之光罩。在此，電路之動作速度係如在第九實施 例所述，兩者（第八實施例與第九實施例）之間幾乎沒有 變化。因此，不會犧牲動作速度等即可減少光罩數，而可 減低生產成本。 又，在本實施例中，將使用於像素部之薄膜電晶體成 爲η通道型，惟即使此爲ρ逋道型也不會超出本發明之要 旨0 又，在液晶顯示屛中，係如第1 3圖所示，爲要在像 本紙張尺度適用中园S家標準（CNS)甲4規格（210 X 297公釐） (請先_閲讀背面之注意事項再填寫本頁) ,裝· 訂· 經濟部中央標準局員工消费合作社印製 35 經濟部中央標準局8工消費合作社印製 268133 A6 _._B6 五、發明説明（34) 素部構成電荷之保持電容量部8 0 5，在汲極領域側設g 延設部，另一方面，對該延設部，前段之掃描線採用重曼 之構造之趨勢。爲要形成該構造之保持電容置部時，在作 爲比較例之以往之製造方法中，係如第1 7圖（a )、（ b)所示，在將多結晶矽膜1101之端部形成開窗之抗 蝕劑光罩1 1 0 2之狀態下注入離子，並將延設部 1 1 0 3形成低濃度領域，然後，施行將閘極1 1 0 4作 爲光罩之高濃度之不純物的離子注入，惟依照本例之製造 方法，如第16圖（a) 、（b)所示，在導入低澳度之 不純物之過程中，延設部1 0 1 5 a也自動地成爲低浪度 領域。然後，以後之過程係如第1 6圖（b)所示，在形 成閘極1 0 1 9、1 0 2 0、1 〇 2 1時，將與其同時所 形成之前段掃描線1 0 2 5重叠在延設部1 0 1 5 a即可 。因此，不必追加其他過程，即可運用在像素部製造薄膜 電晶體1 0 2 4之過程製造出電容量保持部。 〔第十一實施例〕 第1 8圖（a )〜（e )係表示藉非自動匹配構造之 η通道型薄膜電晶體，與寄生電容量小且可髙速動作之自 動匹配構造之Ρ通道型薄膜電晶體來構成驅動部之 CMO S電路，像素部之η通道型薄膜電晶體也形成非自 動匹配構造之液晶顯示屛之周邊電路內藏型之矩陣基板的 製造方法之一部分的過程剖面圖。 在圖中，η通道型薄膜電晶體1 3 0 0 a、 (請先閱讀背面之注意事項再填寫本頁) 裝· -11. 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 29?公货） -36 ' 268133 A6 B6 五、發明説明（35) 1 3 0 〇 c係具有以膜厚不相同之矽膜所構成之源極領域 及汲極領域，其中，對於膜較薄，且不純物澳度在1 X 1 019cm-3以下之n_源極領域1 3 0 1、1 3 1 1及 n_汲極領域1 3 1 2、1 3 1 3之一部分，經由閘極絕 緣膜1 3 1 6重*有閘極1 3 1 7、1 3 1 8。另一方面 ，P通道型薄膜電晶體3 0 0 b係p +源極領域1 3 2 3 及P*汲極領域1 3 2 4對閘極1 3 1 9形成自動匹配之 構造。 在此，η通道型薄膜電晶體1 3 0 0 a、1 3 0 0 c 之源極領域及汲極領域中，由於以膜較厚之矽膜所構成之 領域，係成爲不純物澳度較高之η*源極領域1 3 0 2、 1 3 0 3及η +汲極領域1 3 0 4、1 3 0 5，因此可防 止因寄生竃阻所產生之導通電流之降低。 欲製造這種構造之矩陣基板時，首先，如第8圖（a )所示，在玻璃，石英，藍寶石等之絕緣基板1 3 0 1上 面，形成膜厚約2 Ο Ο 0A，添加約5X1 021cm_3之 多結晶矽等n +矽薄膜所成之n +源極領域1 3 0 2、 經濟部中央標準局R工消費合作社印5« (請先閱讀背面之注意事項再塡寫本頁) -裝· 1 3 0 3及η*汲極領域1 3 0 4、1 3 0 5，在其表面 側形成雙方可連接之膜厚約5 Ο 0Α之矽圖型1 3 0 6、 1 3 0 7，此外，也形成有用以形成ρ通道型薄膜電晶體 300b所用之矽圖型1308。
其次，如第18圖（b)所示，使用光曝光技術來形 成抗蝕劑圖型1 3 0 9，將其作爲光罩施行離子注入，將 矽薄膜之圖型1 3 0 6、1 3 0 7之一部分成爲約5X 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公诠） ^68133 A6 B6 經濟部中央標爭局員工消费合作社印製 五、發明説明（36) 1 0+18cm·3之濃度。此領域係成爲所謂GOLDD型 (Gate, Overlap LDD型）之薄膜《晶體之η ·源極領域 1310、1311 及汲極領域 1312、1313〇 另 —方面，矽圖型1 3 0 6、1 3 0 7之中，未離子注入之 領域成爲通道形成領域1 3 1 4、13 1 5。 其次，剝離抗蝕劑圖型1 3 0 9之後，在表面整嫌照 射雷射光束，將所注入之離子施行活性化，而且可增大通 道形成領域1 3 1 4、1 3 1 5之結晶性，而可提昇電晶 體特性。 其次，如第18圖（c)所示，在表面整酱，形成由 较氧化膜等之絕緣膜所成之閘極氧化膜1 3 1 6，而在其 上面形成添加金靥，透明導電膜，不純物之多結晶矽膜等 之閘極1317、1318、1319。在此，閘極 1 3 1 7、1 3 1 8係經由η —源極領域1 3 1 0、 1 3 1 1及汲極領域1 3 1 2、1 3 1 3之一部分與閘極 絕緣膜1316互相重簦。又，使用於像索部之薄膜電晶 體之η +汲極領域1 3 0 5之一部分係經由閘極絕緣膜 1 3 1 6重疊於前段之閘極1 3 2 0，以形成保持電容量 〇 其次，如第18圖（d)所示，使用光曝光技術，形 成覆蓋η通道型薄膜電晶體1 3 0 0 a與像素部之η通道 型薄膜電晶體1 3 0 0 c之抗蝕劑圇型1 3 2 1、 1 3 2 2，將其作爲光罩而將硼施行離子注入，形成約5 XI 021cm—3之ρ ♦源極領域1 3 2 3及ρ +汲極領域 本纸張尺度適用中國0家標準（CKS)甲4規格（210 X 297公延） (請先·背面之注意事項再塡寫本頁) 裝· 訂· -38 - A6 B6 268133 五、發明説明（37) 1 3 2 4。在此，未施行離子注入之領域係成爲通道形成 領域1 3 .2 5。 其次，除去抗蝕劑圖型1 3 2 1、1 3 2 2之後，照 射雷射光束，施行不純物活性化。以後，依照一般之過程 ，如第18圖（c)所示，形成由矽氧化膜所成之層間絕 緣膜1 3 2 6之後，開設接觸孔1 3 2 7，經由道些接鵃 孔1 3 2 7，在n +源極領域1 3 0 2，n +源極領域 1 3 0 3及p*源極領域連接源極1 3 2 8、13 2 9、 1 3 3 0，而在η*汲極領域1 3 0 4與p*汲極領域 1324連接汲極1331、1332。又，在像素部之 薄膜電晶體之η +汲極領域1 3 0 5連接像素電極。 如上所述，在本例中，在形成閘極1 3 1 7、 1318之前，爲要活性化η-源極領域1311及η_ 汲極領域1 3 1 3，因不受其活性化條件之限制，而可選 擇閘極1 3 1 8之材質，故可以以金屬構成閘極1 3 1 8 鼙 0 又，在像素部設置斷開電流較小之η通道型薄膜m晶 體1 3 0 0 C，因形成與周邊電路部之η通道型薄膜電晶 體1 3 0 0 a相同構造，因此可簡化其製造過程。在此時 ，因在周邊電路部構成CMOS電路之p通道型薄膜電晶 體1 3 0 0 b，也形成自動匹配構造，因此，不會犧牲動 作速度。又，P通道型薄膜電晶體1 3 0 0 b，因不必顧 慮斷開電流特性，故以一個矽圖型所形成之髙浪度的源極 領域及汲極領域所構成，而可將過程數之增大過止在最小 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝. 訂· 經濟部中央標準局0工消費合作社印製 -39 - ^68133 A6 B6 經濟部中央標準局3工消費合作社印製 五、發明説明（38) 限度。 〔第十二實施例〕 在本例中，係將η通道型薄膜電晶體使用於周邊電路 內藏型之液晶顯示裝置之像素部，而以寄生電容置較小且 可高速動作之自動匹配構造之薄膜®晶體來構成CMOS «路，相當於使用三種型式之薄膜電晶體的第八實施例的 變形例。 第1 9圖（a)〜第1 9圖（e)係表示其過程剖面 圇0 如第1 9圇（e )所示，本例之活性矩陣基板，係共 通之絕緣棊板1 4 0 1之表面之中，在像素部形成所謂 GOLDD構造之η逋道型薄膜電晶體1 4 0 0 a，在周 邊電路部，以自動匹配構造之η通道型薄膜電晶體 1 4 0 Ob、1 4 0 0 c 構成 CMOS 電路。 欲製造這些之薄膜電晶體，係首先如第1 9圇（a ) 所示，在玻璃等之絕緣基板1 4 0 1之表面，堆稹例如約 1 0 0 0 A之多結晶矽薄膜，將其選擇性地蝕刻，以形成 矽薄膜之圖型 1402、1403、1404、1405 、1 4 0 6、1 4 0 7。然後，全面地離子注入磷，而將 矽薄膜之圖型 1402、1403、1404、1405 、1 4 0 6、1 4 0 7 形成約 5X1 0+18cm-3 之濃度 〇 其次，連接矽薄膜之圖型140 2、1403彼此間 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公货） (請先間筇背面之注意事項再填寫本頁) —裝· -40 - 268133 經濟部中央標準局3工消骨合作社印製 A6 B6 五、發明説明（39) ，連接圖型1 4 0 4、1 4 0 5彼此間，及連接圖型 1 4 0 6、1 4 0 7彼此間，以形成約1 Ο Ο 0A之多結 晶矽膜等之矽薄膜所成的通道形成領域1 4 0 8、 1409'1410° 其次，如第1 9圖（b)所示，將這些之表面整«I施 行熱氧化，以形成矽氧化膜所成之閘極絕緣膜1 4 1 1、 1 4 1 2、1 4 1 3。該熱處理過程係也具有活性化所注 入之離子。其次，在閘極絕綠膜1 4 1 1、1 4 1 2、 1413表面之所定領域，形成添加金靥，透明導電膜， 不純物之多結晶矽膜等所成的閘極1 4 1 4、1 4 1 5、 1 4 1 6。在此，閘極1 4 1 1係經由η—矽薄膜之圇型 1 4 0 2、1 4 0 3之一部分與閘極絕綠膜1 4 1 1施行 互相重叠。對此，閘極1 4 1 5、1 4 1 6係未分別重叠 η_矽薄膜之圖型1 4 0 4、1 4 0 5。 其次，如第19圖（c)所示，使用光曝光技術，形 成抗蝕劑圖型1 4 1 7、1 4 1 8，以覆蓋ρ通道型薄膜 電晶體及像素部之η通道型薄膜電晶體之至少閘極端部， 將其作爲光罩而離子注入硼，以形成約5 X 1 021cm-3 之P +源極領域1 4 2 5及p +汲極領域1 4 2 6。 其次，在除去抗蝕劑圖型1 4 1 7、1 4 1 8之後， 如第1 9圖（e )所示，照射雷射光束，施行不純物之活 性化。以後，依照一般之過程，將金屬或透明導電膜等所 成之源極1427、1428、1429及汲極1430 、1 4 3 1、1 4 3 2分別連接於η’源極領域i 4 1 9 冬紙張尺度適用中國Η家栉準（CNS)甲4規格（210 X 297公货） λΛ (請先閲讀背面之注念事喟再^寫本頁) _裝_ 訂· 經濟部中央標準局員工消費合作社印*'机 268133 A6 _·_B6_ 五、發明説明（40) 、1420，p*源極領域1425，n+汲極領域 1 4 2 1、1 4 2 2及p-汲極領域1 4 2 6，而在像素 部形成所謂G Ο L D D構造之η通道型薄膜鼇晶體 1 4 0 0 a，在周邊竄路部形成自動匹配檐造之η通道型 及Ρ通道型薄膜電晶體1 4 0 0 b、1 4 0 0 c。 〔產業上之利用可能性〕 如上所述，在本發明中，在源極領域及汲極領域，對 閘極之端部經由閘極絕緣膜所重叠之領域，係具有形成閘 極之以前所形成之過程的低濃度領域的特徴。因此，依照 本發明，將導入於源極領域或汲極領域之不純物予以活性 化時，閘極係成爲未形成之狀態。因此，不受閘極之構成 材料之耐熱性的限制，可施行不純物之活性化，由於可充 分地修復因導入不純物所產生之結晶狀態的崩溃，因此可 減低在汲極領域或其近旁之陷阱準位。又，由於汲極領域 係以低濃度領域重叠於閘極，因此，在該處之電場强度較 小，故可提昇薄膜電晶體之斷開電流特性。 將低濃度領域，對矽膜導入不純物之後，在作爲施加 其結晶化處理之領域時，除了減少過程數又可提髙生產性 之外，在施行結晶化處理以後，不會產生因導入不純物所 發生之結晶狀態之崩潰，又可提高斷開電流特性。 在低濃度領域之膜厚具有與通道形成領域之膜厚同等 時，由於表面形成平坦化，沒有電場之局部性集中，因此 ，可提髙斷開電流特性。又，將低澳度領域之膜厚，與藉 (請先閱:^背面之注-事項再堉寫本頁) 装. 訂 本纸張尺度適用中國园家標準（CNS)甲<4規格（210 X 297公货） 42 268133 A6 ___·_._B6_ 五、發明説明（41 ) 其不純物澳度所規定之空乏層之厚度相比較較薄時，由於 空乏層可達到低澳度領域之下面，因此可增加所串聯連接 之電容量，故寄生電容量成爲較小。 在源極領域及汲極領域，設e連接於低满度領域之膜 厚較厚之領域或高澳度領域時，由於這些可減低寄生《阻 ，因此不會犧牲動作速度。 在將上述之薄膜電晶體（η通道型薄膜電晶體）具備 於像素部之液晶顳示屛中，在驅動電路部之CMOSm路 也利用此η通道型薄膜電晶體，另一面，在其與構成 CMO S電路之Ρ通道型薄膜電晶體採用自動匹配構造時 ，最大限地運用各該過程，可簡化過程，而且也可實現驅 動m路之高速動作。在此，自動匹配構造之薄膜電晶髏， 係在驅動電路部，由於在斷開電流特性不施加嚴酷條件， 因形成作爲一體之高澳度領域，故可最小限地遏止過程數 之增大。 又，在液晶顯示屛中，在汲極領域同時形成低澳度領 域等，且在與前段之閘極線之間設置欲形成保持電容量之 延設領域時，可一面運用其他過程一面構成保持電容量。 經濟部中央標準局8工消费合作社印製 (請先閱功背面之注意事項再墙.^本頁) 丨裝· 〔圖式之簡單說明〕 第1圖係表示本發明之第一實施例的薄膜電晶體之構 造的剖面圖。 第2圖（a )係表示於第1圖之薄膜電晶體之斷開電 流特性的圖表，第2圇（b)係表示其比較例之薄膜電晶 本纸張又度適用中國國家標準（CNS)甲4規格（210 X 297公发） -43 - 經濟部中央標準局員工消費合作社印製 268丄33 A6 __.____B6 _ 五、發明説明（42) 體之斷開電流特性的圖表。 第3ffl ( a )係表示於第1圖之薄膜電晶雔之寄生電 容量的說明圖，第3圇（b )係表示其比較例之薄膜電晶 體之寄生電容的說明圚。 第4圖（a〉至（d )係表示於第1圇之薄膜電晶髋 之製造方法之一部分的過程剖面圖。 第5圖（a )至（c )係表示本發明之第二實施例的 薄膜電晶體之製造方法之—部分的過程剖面圖。 第6圖（a )至（d )係表示本發明之第三實施例的 薄膜電晶體之製造方法之—部分的過程剖面圚。 第7圖係表示本發明之第四實施例的薄膜電晶體之構 造的剖面圖。 第8圖（a )至（c )係表示本發明之第五實施例的 薄膜電晶體之製造方法之一部分的過程剖面圖。 第9圖係表示本發明之第六實施例的薄膜電晶體之構 造的剖面圖。 第1 0圖（a )至（c )係表示於第9圖的薄膜電晶 體之製造方法之一部分的過程剖面圖。 第1 1圖（a )至（e )係表示具備本發明之第七寅 施例的薄膜電晶體之cmos電路（半導體裝e)之製造 方法之一部分的過程剖面圖。 第1 2圖係表示液晶顯示屛之構成的方塊圖。 第1 3圖係表示於第1 2圖之液晶顯示屛之像素部的 各像素領域之構成的平面圖。 木紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐） (請先閲汸背面之注-事項再塡寫本頁) .丨裝. 訂. -44 - ^θθ!33 Α6 Β6 經濟部中央標準局w工消费合作社印製 五、發明説明（43) 第1 4圖係表示形成於本發明之第八實施例之液晶顯 示屛的活性矩陣基板之薄膜電晶體的剖面圜。 第15圖係表示形成於本發明之第九實施例之液晶顯 示屛的活性矩陣基板之薄膜電晶體的剖面圊。 第1 6圖（a )至（d )係表示形成於本發明之第十 實施例之液晶顯示屛的活性矩陣基板之薄膜m晶體之製造 方法之一部分的過程剖面圖。 第1 7圖（a )及（b )係表示在以往之液晶顯示屛 中，在像素部製造電容量保持部之方法之一部分的過程剖 面圖0 第1 8圖（a )至（e )係表示形成於本發明之第 十一實施例之液晶顯示屛之活性矩陣基板的薄膜電晶體之 製造方法之一部分的過程剖面圖。 第1 9圖（a )至（e )係表示形成於本發明之第 十二實施例之液晶顯示屛之活性矩陣基板的薄膜電晶體之 製造方法之一部分的過程剖面圖。 第2 0圖係表示電晶體之構成的剖面圖。 第21圖係表示以往之薄膜電晶體之斷開電流特性的 圖表。 第2 2圖（a )至（d )係表示其他之以往的薄膜電 晶體之製造方法的剖面圖。 (請先閲讀背面之注意事項再塡寫本頁)
J 丨裝· 訂. 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公坌） 45 -

Claims (1)

  1. 268l3s A8 B8 C8 D8 /n /(.Q 經濟部中央梂準局貝工消费合作社印製 六、申請專利範圍 第82 1 058 1 2號專利申請案 中文申請專利範圍修正本 民國84年1月修正 1 .—種薄膜電晶體，其特徵爲：在基板之表面側具 有在源極領域與汲極領域之其等間所形成通道的通道形成 領域，及在該通道形成領域之表面側經由閘極絕緣膜相對 峙的閘極，而在上述源極領域及上述汲極領域，對於上述 閘極之端部經由上述閘極絕緣膜相重疊之領域，爲形成上 述閘極以前之過程所形成的低濃度領域者。 2.如申請專利範圍第1項所述之薄膜電晶體，其中 ，低濃度領域之不純物濃度係1 X 1 02° cm —3以者。 3 .如申請專利範圍第1項或第2項所述之薄膜電晶 體，其中，上述低濃度領域係在不純物導入在形成在上述 基板之表面側之矽膜之後，施加其結晶化處理之領域者。 4. 如申請專利範圍第1項至第2項中任何一項所述 之薄膜電晶體，其中，上述源極領域及上述汲極頜域係分 別具有以高不純物濃度連接於上述低濃度領域之低電阻領 域者。 5. 如申請專利範圍第1項至第2項中之任何一項所 述之薄膜電晶體，其中，上述源極領域及上述汲極領域係 分別具有以較厚膜厚連接於上述低濃度領域之低電阻領域 者。 6. 如申請專利範圍第1項至第2項中之任何一項所 述之薄膜電晶體，其中，上述通道形成領域與上述源極領 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------{衣-- (請先聞讀背面之注意事項再填寫本頁) ,1T 經濟部中央標準局男工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 域及上述汲極領域係以其他過程所形成之領域者。 7. 如申請專利範圍第1項至第2項中之任何一項所 述之薄膜電晶體，其中，上述低濃度領域之膜厚係具有與 上述通道形成領域之膜厚同等者。 8. 如申請專利範圍第1項至第2項中之任何一項所 述之薄膜電晶體，其中，上述低濃度領域之膜厚，係與在 上述閘極施加電位時，在藉上述低濃度領域之不純物濃度 來規定厚度之狀態所形成的空乏層之厚度相比較形成較薄 者。 9. 如申請專利範圍第1項至第2項中之任何一項所 述之薄膜電晶體，其中，上述低濃度領域之膜厚約 5 〇 Ο A以下者。 1 〇 .—種固體裝置，其特徵爲：具有規定於申請專 利範圍第1項至第2項中之任何一項的薄膜電晶體者。 1 1 .—種固體裝置，其特徵爲具有：規定於申請專 利範圍第1項至第2項中任何一項的薄膜電晶體，及對該 薄膜電晶體形成逆導電型，且使用源極領域及汲極領域對 閘極形成自動匹配之薄膜電晶體所構成的CMO S電路者 〇 1 2 . —種顯示裝置，其特徵爲具有：將規定於申請 專利範圍第1項至第2項中之任何一項的薄膜電晶體作爲 活性矩陣行陣之像素電晶體者。 1 3.如申請專利範圍第1 2項所述之顯示裝置，其 中，上述汲極領域係與其構成部分同時形成，且在與前段 本紙張尺度適用中國國家標準（CNS ) A4現格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -e Γ 經濟部中央標準局员工消费合作社印製 26^133 Λ8 B8 C8 ___ D8 夂、申請專利範圍 之掃描線之間具有須形成保持電容量之延設領域者。 1 4 .如申請專利範圍第_1 2項至第1 3項所述之顯 示裝置，其中，在與上述活性矩陣行列一起形成在相同基 板上之驅動電路部，係在其CMO S電路具有：與上述薄 膜電晶體相同構造之非自動匹配型的薄膜電晶體，及對該 薄膜電晶體形成導電型相反，且對閘極形成自動匹配型的 薄膜電晶體者。 15.如申請專利範圍第12項至第13項所述之顯 示裝置，其中，在與上述活性矩陣行列一起形成在相同基 板上之驅動電路，係其CMOS電路以對閘極形成自動匹 配型的η通道型薄膜電晶體及p通道型薄膜電晶體所構成 者。 1 6.如申請專利範圍第1 4項所述之顯示裝置，其 中，形成於上述基板上之薄膜電晶體中，上述之自動匹配 型薄膜電晶體之源極領域及汲極領域的膜厚，係與上述之 非自動匹配型薄膜電晶體之上述低濃度領域之膜厚形成相 等者。 1 7 .如申請專利範圍第1 5項所述之顯示裝置，其 中，形成於上述基板上之薄膜電晶體中，上述之自動匹配 型薄膜電晶體之源極領域及汲極領域的膜厚，係與上述之 非自動匹配型薄膜電晶體之上述低濃度頜域之膜厚形成相 等者。 18.如申請專利範圍第14項之顯示裝置，其中， 上述之自動匹配型薄膜電晶體之源極領域及汲極領域係不 本紙張尺度逋用中國國家樣準（CNS ) Α4現格（210Χ297公釐〉 I ----------- (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部中央梯芈局負工消费合作社印製 2他33 it C8 D8 六、申請專利範圍 純物濃度爲約1X1 〇2。cm—3以上，且上述之非自動匹 配型薄膜電晶體之上述低濃度領域係不純物濃度爲約1 X 1 〇2〇cm_3以下者。 1 9 ·如申請專利範圍第1 5項之顯示裝置，其中， 上述之自動匹配型薄膜電晶體之源極領域及汲極領域係不 純物濃度爲約1X1 〇2。cm·3以上，且上述之非自動匹 配型薄膜電晶體之上述低濃度領域係不純物濃度爲約1X 1 〇2〇cm—3以下者。 2 0.如申請專利範圍第1 6項之顯示裝置，其中， 上述之自動匹配型薄膜電晶體之源極領域及汲極領域係不 純物濃度爲約1X1 02Dcm_ 3以上，且上述之非自動匹 配型薄膜電晶體之上述低濃度領域係不純物濃度爲約1X 1 0 2〇 c m —3以下者。 2 1.如申請專利範圍第1 7項之顯示裝置，其中， 上述之自動匹配型薄膜電晶體之源極領域及汲極領域係不 純物濃度爲約1X1 02° cm—3以上，且上述之非自動匹 配型薄膜電晶體之上述低濃度領域係不純物濃度爲約1X 1 02°cm_3以下者。 2 2 .—種薄膜電晶體之製造方法，其特徵爲：規定 於申請專利範圍第1項之薄膜電晶體之製造方法，將在上 述基板之表面側形成上述低濃度領域之過程，至少在形成 上述閘極之過程以前施行者。 2 3.如申請專利範圍第2 2項所述之薄膜電晶體之 製造方法，其中，當將至少須形成上述低濃度領域之矽膜 本紙張尺度逋用中國國家標準（CNS ) A4規格（2丨〇><297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 ^68133 as B8 C8 - D8 々、申請專利範圍 加以形成，並在上述矽膜之內部導入不純物之後，對上述 矽膜施行之結晶化處理兼具不純物之活性化者。 2 4 .如申請專利範圍第2 2項所述之薄膜電晶體之 製造方法，其中，上述結晶化處理係對上述矽膜照射雷射 光束且將其予以結晶化，而且將其內部之不純物予以活性 化的雷射退火法者。 2 5 .如申請專利範圍第2 2項所述之薄膜電晶體之 製造方法，其中，上述結晶化處理係對上述矽膜以低溫施 行長時間之退火且將其予以結晶化，而且將其內部之不純 物予以活性化的固相成長法者。 2 6 .如申請專利範圍第2 2項所述之薄膜電晶體之 製造方法，其中，上述結晶化處理係對上述矽膜施行光退 火且將其予以結晶化，而且將其內部之不純物予以活性化 的快速，熱量，快速加熱退火（RTA)法者。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局员工消费合作社印製 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐）
TW082105812A 1992-06-24 1993-07-21 TW268133B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP16602192 1992-06-24
JP31533192 1992-11-25
JP32531592 1992-12-04

Publications (1)

Publication Number Publication Date
TW268133B true TW268133B (zh) 1996-01-11

Family

ID=27322616

Family Applications (1)

Application Number Title Priority Date Filing Date
TW082105812A TW268133B (zh) 1992-06-24 1993-07-21

Country Status (6)

Country Link
US (2) US5508216A (zh)
EP (1) EP0602250B1 (zh)
KR (1) KR100309934B1 (zh)
DE (1) DE69326123T2 (zh)
TW (1) TW268133B (zh)
WO (1) WO1994000882A1 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953582A (en) * 1993-02-10 1999-09-14 Seiko Epson Corporation Active matrix panel manufacturing method including TFTS having variable impurity concentration levels
DE19500380C2 (de) * 1994-05-20 2001-05-17 Mitsubishi Electric Corp Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
JP3403812B2 (ja) * 1994-05-31 2003-05-06 株式会社半導体エネルギー研究所 薄膜トランジスタを用いた半導体装置の作製方法
US6133620A (en) 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3494720B2 (ja) * 1994-11-01 2004-02-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法、ならびにアクティブマトリクス型の液晶ディスプレー及びイメージセンサー
KR0146899B1 (ko) * 1994-11-28 1998-09-15 김광호 액정 디스플레이 박막트랜지스터소자 및 제조 방법
KR0145900B1 (ko) * 1995-02-11 1998-09-15 김광호 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법
JP3292657B2 (ja) * 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
US6933182B1 (en) * 1995-04-20 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and manufacturing system thereof
KR100218500B1 (ko) 1995-05-17 1999-09-01 윤종용 실리콘막 및 그 제조 방법과 이를 포함하는 박막트랜지스터 및 그 제조방법
JPH0955499A (ja) * 1995-08-11 1997-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100192593B1 (ko) * 1996-02-21 1999-07-01 윤종용 폴리 실리콘 박막 트랜지스터의 제조방법
JP3527009B2 (ja) * 1996-03-21 2004-05-17 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3525316B2 (ja) * 1996-11-12 2004-05-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US6140160A (en) 1997-07-28 2000-10-31 Micron Technology, Inc. Method for fabricating a simplified CMOS polysilicon thin film transistor and resulting structure
KR100269600B1 (ko) * 1997-09-24 2000-10-16 김영환 박막트랜지스터의 제조방법
JPH11112002A (ja) * 1997-10-07 1999-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその製造方法
KR19990039940A (ko) * 1997-11-15 1999-06-05 구자홍 박막트랜지스터 제조방법
US6338987B1 (en) * 1998-08-27 2002-01-15 Lg.Philips Lcd Co., Ltd. Method for forming polycrystalline silicon layer and method for fabricating thin film transistor
JP4536186B2 (ja) * 1998-11-16 2010-09-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501098B2 (en) 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
KR20000033832A (ko) * 1998-11-26 2000-06-15 윤종용 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4641582B2 (ja) * 1998-12-18 2011-03-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4372943B2 (ja) 1999-02-23 2009-11-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6674136B1 (en) * 1999-03-04 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having driver circuit and pixel section provided over same substrate
US6531713B1 (en) 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
TW444257B (en) * 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
KR100333276B1 (ko) * 1999-05-20 2002-04-24 구본준, 론 위라하디락사 액정표시장치의 ｔｆｔ 및 그 제조방법
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
TW515109B (en) * 1999-06-28 2002-12-21 Semiconductor Energy Lab EL display device and electronic device
JP2001015553A (ja) * 1999-06-29 2001-01-19 Rohm Co Ltd 半導体装置の製造方法
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP4727029B2 (ja) * 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6274465B1 (en) * 2000-03-30 2001-08-14 International Business Machines Corporataion DC electric field assisted anneal
SG100658A1 (en) 2000-03-30 2003-12-26 Ibm Dc or ac electric field business anneal
TWI224806B (en) * 2000-05-12 2004-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JPWO2002095834A1 (ja) * 2001-05-18 2004-09-09 三洋電機株式会社 薄膜トランジスタ及びアクティブマトリクス型表示装置及びそれらの製造方法
JP5038560B2 (ja) 2001-08-01 2012-10-03 ゲットナー・ファンデーション・エルエルシー 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法
JP4256087B2 (ja) * 2001-09-27 2009-04-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6638776B2 (en) * 2002-02-15 2003-10-28 Lsi Logic Corporation Thermal characterization compensation
JP4271413B2 (ja) * 2002-06-28 2009-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100623230B1 (ko) * 2003-11-29 2006-09-18 삼성에스디아이 주식회사 박막 트랜지스터의 제조 방법
JP4211644B2 (ja) * 2004-03-15 2009-01-21 セイコーエプソン株式会社 電気光学装置の製造方法
TWI267213B (en) * 2006-01-27 2006-11-21 Ind Tech Res Inst Organic light emitting device with integrated color filter and method of manufacturing the same
WO2007118332A1 (en) * 2006-04-19 2007-10-25 Ignis Innovation Inc. Stable driving scheme for active matrix displays
US8896065B2 (en) * 2008-04-14 2014-11-25 Sharp Laboratories Of America, Inc. Top gate thin film transistor with independent field control for off-current suppression
JP5234333B2 (ja) 2008-05-28 2013-07-10 Ｎｌｔテクノロジー株式会社 ゲート線駆動回路、アクティブマトリクス基板及び液晶表示装置
JP2015065202A (ja) 2013-09-24 2015-04-09 株式会社東芝 半導体素子、表示装置、半導体素子の製造方法及び表示装置の製造方法
KR102324764B1 (ko) * 2014-11-21 2021-11-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9508860B2 (en) * 2014-12-31 2016-11-29 Shenzhen China Star Optoelectronics Technology Co., Ltd. Lateral gate electrode TFT switch and liquid crystal display device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58142566A (ja) 1982-02-19 1983-08-24 Seiko Epson Corp 薄膜半導体装置
US6294796B1 (en) * 1982-04-13 2001-09-25 Seiko Epson Corporation Thin film transistors and active matrices including same
JPS58206121A (ja) * 1982-05-27 1983-12-01 Toshiba Corp 薄膜半導体装置の製造方法
JPH0697694B2 (ja) * 1983-08-25 1994-11-30 セイコーエプソン株式会社 相補型薄膜トランジスタ
JPH0740607B2 (ja) * 1984-10-03 1995-05-01 ソニー株式会社 薄膜トランジスタの製造方法
JPS61104371A (ja) * 1984-10-22 1986-05-22 Sony Corp 誤り率測定方法
JPS61104671A (ja) * 1984-10-29 1986-05-22 Sharp Corp 電界効果トランジスタ
JPS61170724A (ja) * 1985-01-25 1986-08-01 Seiko Instr & Electronics Ltd アクテイブマトリクス表示装置用基板
JPH02246277A (ja) * 1989-03-20 1990-10-02 Matsushita Electron Corp Ｍｏｓトランジスタおよびその製造方法
JPH0783127B2 (ja) * 1989-04-20 1995-09-06 三菱電機株式会社 半導体装置
JP2811786B2 (ja) * 1989-08-22 1998-10-15 セイコーエプソン株式会社 薄膜トランジスタ
JP2979196B2 (ja) * 1990-09-05 1999-11-15 セイコーインスツルメンツ株式会社 光弁用半導体基板装置及びその製造方法
JPH04139764A (ja) * 1990-10-01 1992-05-13 Canon Inc 絶縁ゲート薄膜トランジスタの製造方法
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
US5266504A (en) * 1992-03-26 1993-11-30 International Business Machines Corporation Low temperature emitter process for high performance bipolar devices

Also Published As

Publication number Publication date
EP0602250A4 (en) 1996-01-03
EP0602250A1 (en) 1994-06-22
US5757048A (en) 1998-05-26
KR940702312A (ko) 1994-07-28
US5508216A (en) 1996-04-16
WO1994000882A1 (en) 1994-01-06
DE69326123D1 (de) 1999-09-30
KR100309934B1 (ko) 2002-06-20
EP0602250B1 (en) 1999-08-25
DE69326123T2 (de) 1999-12-23

Similar Documents

Publication Publication Date Title
TW268133B (zh)
KR100197780B1 (ko) 트랜지스터 및 반도체 회로 제조 방법
KR100253611B1 (ko) 활성-매트릭스액정표시장치및그제조방법
KR101043508B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
KR100863446B1 (ko) 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자
US7476901B2 (en) Poly-silicon thin film transistor array substrate and method for fabricating the same
US7375375B2 (en) Semiconductor device and method for forming the same
US8247273B2 (en) Semiconductor device provided with thin film transistor and method for manufacturing the semiconductor device
KR20020089355A (ko) 반도체층의 도핑 방법, 박막 반도체 소자의 제조 방법, 및박막 반도체 소자
KR100966420B1 (ko) 폴리실리콘 액정표시소자 및 그 제조방법
JP2004228480A (ja) 薄膜トランジスタ基板とその製造方法
KR100554329B1 (ko) 박막 트랜지스터의 제조 방법
JPH07169975A (ja) 半導体装置およびその作製方法
TWI237304B (en) Method manufacturing of the semiconductor film
JP3645100B2 (ja) 相補型回路、周辺回路、アクティブマトリックス基板及び電子機器
JP3318439B2 (ja) 半導体集積回路およびその作製方法、並びに半導体装置およびその作製方法
KR100188090B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법
JP4547857B2 (ja) トランジスタの製造方法
JP4197270B2 (ja) 半導体集積回路の作製方法
JP2001036097A (ja) 半導体装置
US7060544B2 (en) Fabricating method of thin film transistor
JP3393535B2 (ja) 液晶表示パネル
JP3578424B2 (ja) アクティブマトリクス基板の製造方法
JP4249512B2 (ja) 絶縁ゲイト型半導体装置
JP3401531B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent