KR20000033832A - 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법 - Google Patents
액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법 Download PDFInfo
- Publication number
- KR20000033832A KR20000033832A KR1019980050876A KR19980050876A KR20000033832A KR 20000033832 A KR20000033832 A KR 20000033832A KR 1019980050876 A KR1019980050876 A KR 1019980050876A KR 19980050876 A KR19980050876 A KR 19980050876A KR 20000033832 A KR20000033832 A KR 20000033832A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- insulating film
- forming
- contact hole
- polycrystalline silicon
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 title claims abstract description 20
- 239000010409 thin film Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 12
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 13
- 239000000872 buffer Substances 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 39
- 239000012535 impurity Substances 0.000 claims description 28
- 150000002500 ions Chemical class 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 11
- 239000002019 doping agent Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 abstract 6
- 238000002513 implantation Methods 0.000 abstract 1
- 239000011241 protective layer Substances 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 239000003795 chemical substances by application Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000006173 Good's buffer Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
엘디디 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 있어서, 기판 위에 버퍼층을 형성하고 다결정 규소 패턴을 형성하고 다결정 규소 패턴 위에 절연막을 적층한다. 절연막 위에 게이트 전극을 형성한 후 다결정 규소 패턴에 저농도의 n형 불순물을 도핑하고 내부 절연막을 적층하고 패터닝하여 n형 불순물이 저농도로 도핑된 다결정 규소 패턴을 노출시키는 접촉구를 형성하고 n형 불순물을 고농도로 도핑하여 소스 및 드레인 영역을 형성한다. 다음, 소스 및 드레인 전극을 형성하고 보호막을 적층하고 드레인 전극을 형성하는 접촉구를 형성한 후 화소 전극을 형성한다. 이렇게 하면, 제조 공정수를 줄일 수 있고 저에너지 이온 주입 및 저온 열처리를 사용하여 엘디디 구조를 가지는 다결정 규소 박막 트랜지스터 기판을 형성할 수 있다.
Description
본 발명은 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 특히 LDD(lightly doped drain) 구조를 가지는 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
다결정 규소 박막 트랜지스터에 있어서는 누설 전류(leakage current)를 감소시키기 위하여 LDD 구조를 형성하는 것이 보통이다. 이러한 LDD 구조를 형성하는 방법으로는 게이트 금속의 양극 산화를 이용하는 방법, 2중 게이트 절연막 형성에 의하는 방법 및 감광제를 마스크(mask)로 이용하는 방법 등이 있다. 이 중에서 게이트 금속의 양극산화를 이용하는 방법은 양극산화를 위한 별도의 설비가 필요한 단점이 있고, 2중 게이트 절연막 형성에 의하는 방법은 별도의 절연막 증착 및 사진 식각 공정을 필요로 하므로 공정수가 증가하는 단점이 있다. 따라서 감광제를 마스크로 이용하는 방법이 가장 일반적으로 사용되고 있다.
그러면 감광제를 마스크로 이용하여 LDD를 형성하는 종래의 방법을 도면을 참고로 하여 설명한다.
도 1a 내지 도 1e는 종래의 기술에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 나타낸 도면이다.
먼저, 기판(1) 위에 버퍼(buffer) 금속을 증착하고 패터닝(patterning)하여 나중의 공정에서 소스 영역(21) 및 드레인 영역(22)과 소스 전극(71) 및 드레인 전극(72)간의 접촉을 각각 좋게 하는 버퍼 패턴(buffer pattern)(도시하지 않음)을 형성한다.
다음, 도 1a와 같이, 비정질 규소를 증착하고 레이저(laser)를 조사하여 결정화하고 패터닝하여 다결정 규소 패턴(2)을 형성한 후, 게이트 절연막(3)을 증착하고, 게이트 절연막(3) 위에 게이트 금속을 증착하고 패터닝하여 게이트 전극(4)을 형성한다.
도 1b와 같이, 감광제를 도포하고 현상하여 감광제 패턴(5)을 형성하고 n형 불순물 이온을 고농도로 주입하여 다결정 규소 패턴(2)에 소스 영역(21) 및 드레인 영역(22)을 형성한다. 이 때, 감광제 대신 금속을 마스크 재료로 사용하기도 하는데, 이는 구동 회로 형성을 위해 n형 불순물 이온을 주입하면 감광제가 잘 제거되지 않는 문제점이 있기 때문이다. 그러나 금속을 마스크 재료로 사용하더라도 게이트 금속과의 사이에 전기 화학 반응으로 인하여 마스크 금속이 잘 제거되지 않는 경우가 있으므로 마스크 금속 선택에 있어 신중을 기하여야 한다. 또, 불순물 이온이 게이트 절연막(3)을 통과하여 다결정 규소 패턴(22)에 주입되어야 하므로 고에너지로 이온을 주입하여야 하고 이에 따라 고온 열처리를 필요로 한다.
다음, 도 1c와 같이, 감광제 패턴(5)을 제거하고 n형 불순물을 저농도로 주입하여 LDD 영역(23)을 형성한다.
계속해서 도면에 나타내지는 않았으나 구동 회로 형성을 위하여 p형 불순물 이온을 주입하는 단계를 거치는 것이 보통이고 이어서, 도 1d에 나타낸 바와 같이, 내부 절연막(6)을 증착하고 패터닝하여 소스 영역(21) 및 드레인 영역(22)을 노출시키는 접촉구(61)를 형성한다.
마지막으로, 도 1e에 나타낸 바와 같이, 금속을 증착하고 패터닝하여 소스 전극(71) 및 드레인 전극(72)을 형성하고, 보호막(8)을 증착하고 패터닝하여 드레인 전극(72)을 노출시키는 접촉구(81)를 형성하고, ITO(indium tin oxide)를 증착하고 패터닝하여 화소 전극(9)을 형성한다.
이와 같이 감광제를 마스크로 이용하여 LDD를 형성하는 종래의 방법은 9매의 마스크를 사용하여야 하며 마스크 재료인 감광제나 금속의 제거에 있어서 문제가 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 LDD 구조를 가지는 박막 트랜지스터 기판 제조를 위한 공정수를 감소시키는 것이다.
본 발명의 또 다른 과제는 저에너지 이온 주입 및 저온 열처리를 통하여 LDD 구조를 가지는 박막 트랜지스터 기판을 형성하는 것이다.
도 1a 내지 도 1e는 종래의 기술에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 나타낸 도면이고,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 나타낸 도면이다.
이와 같은 목적을 달성하기 위하여 본 발명에서는 게이트 전극 형성 후 게이트 전극을 마스크로 하여 저농도 불순물 도핑을 하고, 내부 절연막을 적층하고 다결정 규소 패턴을 노출시키는 접촉구를 형성한 후 고농도 불순물 도핑을 한다.
구체적으로는, 다결정 규소 패턴을 형성하는 단계, 다결정 규소 패턴을 덮는 게이트 절연막을 적층하는 단계, 게이트 절연막 위에 게이트 전극을 형성하는 단계, 게이트 전극을 마스크로 하여 다결정 규소 패턴을 저농도의 불순물로 도핑하는 단계, 내부 절연막을 적층하는 단계, 내부 절연막 및 게이트 절연막에 다결정 규소 패턴 중의 저농도로 불순물이 도핑된 영역을 노출시키는 제1 접촉구를 형성하는 단계, 내부 절연막을 마스크로 하여 다결정 규소 패턴 중의 노출된 부분을 고농도의 불순물 이온으로 도핑하는 단계, 제1 접촉구에 소스 전극 및 드레인 전극을 형성하는 단계, 소스 전극 및 드레인 전극을 덮는 보호막을 형성하는 단계, 드레인 전극을 노출시키는 제2 접촉구를 형성하는 단계, 제2 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 거쳐 액정 표시 장치용 박막 트랜지스터 기판을 제조한다.
여기서, 다결정 규소 패턴을 형성하는 단계 이전에 버퍼층을 형성하는 단계를 더 포함할 수 있고, 고농도의 n형 불순물을 도핑하는 단계와 소스 전극 및 드레인 전극을 형성하는 단계 사이에 p형 불순물을 도핑하는 단계를 더 포함할 수 있으며, 화소 전극은 ITO로 형성할 수 있다.
이러한 방법을 통하여 다음과 같은 구조의 박막 트랜지스터 기판을 제조할 수 있다. 다결정 규소 패턴이 절연 기판 위에 형성되어 있고, 저농도의 불순물이 도핑되어 있는 제1 영역이 다결정 규소 패턴의 양편에 형성되어 있고, 고농도의 불순물이 도핑되어 있는 제2 영역이 제1 영역의 바깥쪽 일부에 형성되어 있다. 제2 영역의 상측 표면 전부를 그리고 제2 영역의 상측 표면만을 노출시키는 제1 접촉구를 가지는 게이트 절연막이 다결정 규소 패턴 위에 적층되어 있으며, 게이트 전극이 다결정 규소 패턴의 제1 영역 사이의 게이트 절연막 위에 형성되어 있고, 게이트 절연막에 형성되어 있는 제1 접촉구와 일치하는 제1 접촉구를 가지는 내부 절연막게이트 전극 위에 형성되어 있으며, 게이트 절연막 및 내부 절연막에 형성되어 있는 제1 접촉구를 통하여 제2 영역과 연결되어 있는 소스 전극 및 드레인 전극이 내부 절연막 위에 형성되어 있다. 드레인 전극을 노출시키는 제2 접촉구를 가지는 보호막이 소스 전극 및 드레인 전극 위에 형성되어 있으며, 제2 접촉구를 통하여 드레인 전극과 연결되어 있는 화소 전극이 보호막 위에 형성되어 있다.
이제 도면을 참고로 하여 본 발명의 실시예에 따른 액정표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 상세히 설명한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 나타낸 도면이다.
먼저, 기판(10) 위에 버퍼(buffer) 금속을 증착하고 패터닝(patterning)하여 나중의 공정에서 소스 영역(210) 및 드레인 영역(220)과 소스 전극(710) 및 드레인 전극(720)간의 접촉을 각각 좋게 하는 버퍼 패턴(도시하지 않음)을 형성한다.
다음, 도 2a와 같이, 비정질 규소를 증착하고 레이저를 조사하여 결정화하고 패터닝하여 다결정 규소 패턴(20)을 형성한 후, 게이트 절연막(30)을 증착하고, 게이트 절연막(30) 위에 게이트 금속을 증착하고 패터닝하여 게이트 전극(40)을 형성한다.
이어서, 도 2b와 같이, 게이트 전극(40)을 마스크로 하여 n형 불순물 이온을 저농도로 주입하고 열처리하여 LDD 영역(230)을 형성한다.
계속해서, 도 2c와 같이, 내부 절연막(60)을 증착하고 내부 절연막(60)과 게이트 절연막(30)을 패터닝하여 LDD 영역(230)의 바깥쪽 일부를 노출시키는 접촉구(610)를 형성한다.
여기에, 도 2d와 같이, 내부 절연막(60)을 마스크로 하여 n불순물 이온을 고농도로 주입하고 열처리하여 활성화시킴으로써 소스 영역(210) 및 드레인 영역(220)을 형성한다. 여기서, 불순물이 주입될 다결정 규소 패턴(20)의 LDD 영역(230)이 직접 외부에 노출되어 있으므로 불순물 이온은 낮은 에너지로도 주입 가능하다. 따라서 열처리도 레이저를 사용하는 고온 열처리 대신 가열로를 사용하는 저온 열처리로 할 수 있다.
이후, p형 불순물 이온을 주입하기 위한 접촉구(도시하지 않음)를 형성하고 p형 불순물 이온을 주입한 다음, 도 2e에 나타낸 바와 같이, 금속층을 증착하고 패터닝하여 소스 전극(710) 및 드레인 전극(720)을 형성하고, 보호막(80)을 증착하고 패터닝하여 드레인 전극(720)을 노출시키는 접촉구(810)를 형성한 후, ITO 등의 물질을 증착하고 패터닝하여 화소 전극(90)을 형성한다. 여기서, 화소 전극(90) 재료는 반사형 액정 표시 장치에 있어서는 알루미늄 등의 금속이 사용되기도 한다.
이와 같이 내부 절연막을 마스크로 이용하여 불순물 이온을 주입함으로써 감광제 도포 및 현상 과정을 생략할 수 있고, 마스크로 사용된 감광제나 금속층이 제거되지 않음으로 인한 문제가 발생할 여지가 없다. 또한, 고농도 불순물 이온 도핑(doping)시 다결정 규소층에 직접 주입할 수 있어서 이온 주입 에너지가 낮아도 되며 따라서 활성화를 위한 열처리도 저온 열처리로 할 수 있다.
Claims (5)
- 다결정 규소 패턴을 형성하는 단계,상기 다결정 규소 패턴을 덮는 게이트 절연막을 적층하는 단계,상기 게이트 절연막 위에 게이트 전극을 형성하는 단계,상기 게이트 전극을 마스크로 하여 상기 다결정 규소 패턴을 저농도의 불순물로 도핑하는 단계,내부 절연막을 적층하는 단계,상기 내부 절연막 및 게이트 절연막에 상기 다결정 규소 패턴 중 저농도로 불순물이 도핑된 영역의 바깥쪽 일부를 노출시키는 제1 접촉구를 형성하는 단계,상기 내부 절연막을 마스크로 하여 상기 다결정 규소 패턴 중 노출된 부분을 고농도의 불순물 이온으로 도핑하는 단계,상기 제1 접촉구에 소스 전극 및 드레인 전극을 형성하는 단계,상기 소스 전극 및 드레인 전극을 덮는 보호막을 형성하는 단계,상기 드레인 전극을 노출시키는 제2 접촉구를 형성하는 단계,상기 제2 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 다결정 규소 패턴을 형성하는 단계 이전에 버퍼층을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항 또는 제2항에서,상기 고농도의 n형 불순물을 도핑하는 단계와 소스 전극 및 드레인 전극을 형성하는 단계 사이에 p형 불순물을 도핑하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제3항에서,상기 화소 전극은 ITO로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 절연 기판 위에 형성되어 있는 다결정 규소 패턴,상기 다결정 규소 패턴의 양편에 저농도의 불순물이 도핑되어 있는 제1 영역,상기 제1 영역의 바깥쪽 일부에 고농도의 불순물이 도핑되어 있는 제2 영역,상기 다결정 규소 패턴 위에 적층되어 있으며, 상기 제2 영역의 상측 표면 전부를 그리고 상기 제2 영역의 상측 표면만을 노출시키는 제1 접촉구를 가지는 게이트 절연막,상기 다결정 규소 패턴의 제1 영역 사이의 게이트 절연막 위에 형성되어 있는 게이트 전극,상기 게이트 전극 위에 형성되어 있으며, 상기 게이트 절연막에 형성되어 있는 제1 접촉구와 일치하는 제1 접촉구를 가지는 내부 절연막,상기 게이트 절연막 및 내부 절연막에 형성되어 있는 제1 접촉구를 통하여 상기 제2 영역과 연결되어 있으며, 상기 내부 절연막 위에 형성되어 있는 소스 전극 및 드레인 전극,상기 소스 전극 및 드레인 전극 위에 형성되어 있으며, 상기 드레인 전극을 노출시키는 제2 접촉구를 가지는 보호막,상기 보호막 위에 형성되어 있으며 상기 제2 접촉구를 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980050876A KR20000033832A (ko) | 1998-11-26 | 1998-11-26 | 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980050876A KR20000033832A (ko) | 1998-11-26 | 1998-11-26 | 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000033832A true KR20000033832A (ko) | 2000-06-15 |
Family
ID=19559778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980050876A KR20000033832A (ko) | 1998-11-26 | 1998-11-26 | 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000033832A (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508216A (en) * | 1992-06-24 | 1996-04-16 | Seiko Epson Corporation | Thin film transistor, solid device, display device and manufacturing method of a thin film transistor |
| JPH08186264A (ja) * | 1994-12-28 | 1996-07-16 | Seiko Epson Corp | 薄膜トランジスタおよびその製造方法 |
| KR19980044186A (ko) * | 1996-12-06 | 1998-09-05 | 구자홍 | 박막트랜지스터 및 그의 제조방법 |
| KR19980077750A (ko) * | 1997-04-22 | 1998-11-16 | 윤종용 | 박막 트랜지스터 액정표시장치(tft-lcd) 및 그 제조방법 |
-
1998
- 1998-11-26 KR KR1019980050876A patent/KR20000033832A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508216A (en) * | 1992-06-24 | 1996-04-16 | Seiko Epson Corporation | Thin film transistor, solid device, display device and manufacturing method of a thin film transistor |
| JPH08186264A (ja) * | 1994-12-28 | 1996-07-16 | Seiko Epson Corp | 薄膜トランジスタおよびその製造方法 |
| KR19980044186A (ko) * | 1996-12-06 | 1998-09-05 | 구자홍 | 박막트랜지스터 및 그의 제조방법 |
| KR19980077750A (ko) * | 1997-04-22 | 1998-11-16 | 윤종용 | 박막 트랜지스터 액정표시장치(tft-lcd) 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537843B2 (en) | Thin film transistor and method of manufacturing the same | |
| US7674658B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5429962A (en) | Method for fabricating a liquid crystal display | |
| US20060071216A1 (en) | Thin film transistor having a short channel formed by using an exposure mask with slits | |
| KR100330165B1 (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| KR100928490B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| US7700483B2 (en) | Method for fabricating pixel structure | |
| KR100307459B1 (ko) | 박막트랜지스터 제조방법 | |
| KR0175408B1 (ko) | 액정표시장치용 박막 트랜지스터 기판의 제조방법 | |
| JP3185759B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100587363B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조방법 | |
| KR100486717B1 (ko) | 액정표시장치및그제조방법 | |
| JPH05152325A (ja) | 薄膜トランジスタの製造方法 | |
| US6730548B1 (en) | Method of fabricating a thin film transistor | |
| KR20000033832A (ko) | 액정 표시 장치용 다결정 규소 박막 트랜지스터 기판의 제조 방법 | |
| KR100308852B1 (ko) | 액정표시장치의트랜지스터제조방법 | |
| KR20040058714A (ko) | 액정 표시 장치의 박막 트랜지스터 제조 방법 | |
| KR970003742B1 (ko) | 자기정열구조의 박막트랜지스터 제조방법 | |
| KR100837883B1 (ko) | 박막 트랜지스터 형성 방법 | |
| KR100504537B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR20040059158A (ko) | 액정 표시 장치의 박막 트랜지스터 제조 방법 | |
| KR100923054B1 (ko) | 디스플레이 픽셀 및 이의 제조 방법 | |
| KR20040058699A (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR100269290B1 (ko) | 자기정합된오프셋구조를갖는박막트랜지스터의제조방법및이를이용한액정표시장치의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |